Timing Analyzer report for afu_default
Sat Jun  5 10:56:57 2021
Quartus Prime Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Delays: Final Snapshot
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Slow 900mV 100C Model Fmax Summary
  8. Timing Closure Recommendations
  9. Slow 900mV 100C Model Setup Summary
 10. Slow 900mV 100C Model Hold Summary
 11. Slow 900mV 100C Model Recovery Summary
 12. Slow 900mV 100C Model Removal Summary
 13. Slow 900mV 100C Model Minimum Pulse Width Summary
 14. Slow 900mV 100C Model Max Skew Summary
 15. Slow 900mV 100C Model Net Delay Summary
 16. Slow 900mV 100C Model Metastability Summary
 17. Slow 900mV 0C Model Fmax Summary
 18. Slow 900mV 0C Model Setup Summary
 19. Slow 900mV 0C Model Hold Summary
 20. Slow 900mV 0C Model Recovery Summary
 21. Slow 900mV 0C Model Removal Summary
 22. Slow 900mV 0C Model Minimum Pulse Width Summary
 23. Slow 900mV 0C Model Max Skew Summary
 24. Slow 900mV 0C Model Net Delay Summary
 25. Slow 900mV 0C Model Metastability Summary
 26. Fast 900mV 100C Model Setup Summary
 27. Fast 900mV 100C Model Hold Summary
 28. Fast 900mV 100C Model Recovery Summary
 29. Fast 900mV 100C Model Removal Summary
 30. Fast 900mV 100C Model Minimum Pulse Width Summary
 31. Fast 900mV 100C Model Max Skew Summary
 32. Fast 900mV 100C Model Net Delay Summary
 33. Fast 900mV 100C Model Metastability Summary
 34. Fast 900mV 0C Model Setup Summary
 35. Fast 900mV 0C Model Hold Summary
 36. Fast 900mV 0C Model Recovery Summary
 37. Fast 900mV 0C Model Removal Summary
 38. Fast 900mV 0C Model Minimum Pulse Width Summary
 39. Fast 900mV 0C Model Max Skew Summary
 40. Fast 900mV 0C Model Net Delay Summary
 41. Fast 900mV 0C Model Metastability Summary
 42. Multicorner Timing Analysis Summary
 43. Board Trace Model Assignments
 44. Input Transition Times
 45. Signal Integrity Metrics (Slow 900mv 100c Model)
 46. Signal Integrity Metrics (Fast 900mv 0c Model)
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Timing Analyzer Messages
 52. Unconstrained Paths Summary
 53. Clock Status Summary
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                  ;
+-----------------------+------------------------------------------------------------------+
; Quartus Prime Version ; Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition ;
; Timing Analyzer       ; Timing Analyzer                                                  ;
; Revision Name         ; afu_default                                                      ;
; Device Family         ; Arria 10                                                         ;
; Device Name           ; 10AX115N2F40E2LG                                                 ;
; Snapshot              ; final                                                            ;
; Timing Models         ; Final                                                            ;
; Delay Model           ; Combined                                                         ;
; Rise/Fall Delays      ; Enabled                                                          ;
+-----------------------+------------------------------------------------------------------+


+---------------------------------------------+
; Timing Delays: Final Snapshot               ;
+----------------------------------+----------+
; Snapshot                         ; final    ;
; Periphery block cell delays      ; Sign-off ;
; Core block cell delays           ; Sign-off ;
; Routing interconnect (IC) delays ; Sign-off ;
+----------------------------------+----------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 80     ;
; Maximum allowed            ; 16     ;
; Maximum used               ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------+----------+--------+--------------------------+-----------------+
; SDC File Path                                                                                                                   ; Instance ; Status ; Read at                  ; Processing Time ;
+---------------------------------------------------------------------------------------------------------------------------------+----------+--------+--------------------------+-----------------+
; platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_dc_fifo.sdc                                                      ;          ; OK     ; Sat Jun  5 10:56:41 2021 ; 00:00:00        ;
; platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc                                               ;          ; OK     ; Sat Jun  5 10:56:41 2021 ; 00:00:00        ;
; platform_if/par/platform_if.sdc                                                                                                 ;          ; OK     ; Sat Jun  5 10:56:41 2021 ; 00:00:00        ;
; dcp_bbs.sdc                                                                                                                     ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:02        ;
; platform/green_bs.sdc                                                                                                           ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; reset.sdc                                                                                                                       ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; user_clock.sdc                                                                                                                  ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; BBB_cci_mpf/hw/par/sdc_cci_mpf.sdc                                                                                              ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ip/ddr_board/ddr_board_mm_clock_crossing_bridge_1/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc    ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ase/altera_reset_controller_191/synth/altera_reset_controller.sdc                                                               ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ip/ddr_board/ddr_board_mm_clock_crossing_bridge_2/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc    ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ddr_board/altera_reset_controller_191/synth/altera_reset_controller.sdc                                                         ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ip/board/board_kernel_interface/mem_org_mode_100/synth/mem_org_mode.sdc                                                         ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ip/board/board_kernel_interface/altera_reset_controller_191/synth/altera_reset_controller.sdc                                   ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ip/board/board_kernel_interface/altera_avalon_st_handshake_clock_crosser_191/synth/altera_avalon_st_handshake_clock_crosser.sdc ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ip/ddr_board/ddr_board_mm_clock_crossing_bridge_4/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc    ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ip/ddr_board/ddr_board_mm_clock_crossing_bridge_0/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc    ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; ip/ddr_board/ddr_board_acl_memory_bank_divider_0/altera_reset_controller_191/synth/altera_reset_controller.sdc                  ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
; board/altera_reset_controller_191/synth/altera_reset_controller.sdc                                                             ;          ; OK     ; Sat Jun  5 10:56:43 2021 ; 00:00:00        ;
+---------------------------------------------------------------------------------------------------------------------------------+----------+--------+--------------------------+-----------------+
Note: All paths for non-entity SDC files are reported relative to the project directory (/home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/).


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------+-----------+----------+-------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                                         ; Type      ; Period   ; Frequency   ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                                                                             ; Source                                                                                                                                                                                                                                                                                                                                                            ; Targets                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------+-----------+----------+-------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altera_reserved_tck                                                                                                ; Base      ; 100.000  ; 10.0 MHz    ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { altera_reserved_tck }                                                                                                                                                                                                                                                                                                                                                ;
; altera_ts_clk                                                                                                      ; Base      ; 1000.000 ; 1.0 MHz     ; 0.000 ; 500.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_sensor_0|temp_sense_0|sd1~sn_adc_ts_clk.reg }                                                                                                                                                                                                           ;
; DDR4_RefClk                                                                                                        ; Base      ; 3.752    ; 266.52 MHz  ; 0.000 ; 1.876   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4_RefClk }                                                                                                                                                                                                                                                                                                                                                        ;
; DDR4A_DQS_P[0]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[0] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[1]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[1] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[2]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[2] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[3]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[3] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[4]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[4] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[5]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[5] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[6]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[6] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[7]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[7] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[0]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[0] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[1]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[1] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[2]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[2] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[3]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[3] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[4]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[4] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[5]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[5] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[6]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[6] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[7]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[7] }                                                                                                                                                                                                                                                                                                                                                     ;
; ETH_RefClk                                                                                                         ; Base      ; 3.103    ; 322.27 MHz  ; 0.000 ; 1.551   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { ETH_RefClk }                                                                                                                                                                                                                                                                                                                                                         ;
; filtered_sclk_negedge                                                                                              ; Generated ; 250.000  ; 4.0 MHz     ; 0.000 ; 5.000   ; 2.00       ; 1         ; 1           ;       ;        ;           ;            ; false    ; fspi_sclk                                                                                                          ; fspi_sclk                                                                                                                                                                                                                                                                                                                                                         ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl|filtered_sclk_negedge|q }                                                                                                                                                        ;
; flash_oe_clk                                                                                                       ; Base      ; 40.000   ; 25.0 MHz    ; 0.000 ; 20.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|csr_control_data_reg[0] }                                                                                                                                                            ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; Base      ; 3.420    ; 292.4 MHz   ; 0.000 ; 1.710   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[0] }                                                                                                                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; Base      ; 1.710    ; 584.8 MHz   ; 0.000 ; 0.855   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[1] }                                                                                                                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; Generated ; 0.193    ; 5156.3 MHz  ; 0.000 ; 0.096   ; 50.00      ; 1         ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_lc_refclk_select_mux_inst|lvpecl_in                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|cpulse_out_bus[5] }                                                                                                                                                                                                                    ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; SYS_RefClk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                                                                                                                               ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_r_0_outclk0                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                               ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user }                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_t_outclk0                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] }                                                                                                                              ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user }                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; SYS_RefClk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                                                                                                                               ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_r_0_outclk0                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                               ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user }                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_t_outclk0                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] }                                                                                                                              ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user }                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; SYS_RefClk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                                                                                                                               ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_r_0_outclk0                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                               ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11]                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11]                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user }                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_t_outclk0                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] }                                                                                                                              ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user }                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; SYS_RefClk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                                                                                                                               ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_r_0_outclk0                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                               ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11]                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11]                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user }                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_t_outclk0                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] }                                                                                                                              ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user }                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface|hip_cmn_clk[0] }   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys~CORE_CLK_OUTCLKENA0|outclk                                                                                                                                                                                                                                         ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys|pld_clk }                                                                                                                                                                                                                                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_refclk_select_inst|ref_iqclk[11]                                                                                                                                                                             ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_inst|hclk_out }                                                                                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; Generated ; 0.250    ; 4000.0 MHz  ; 0.125 ; 0.250   ; 50.00      ; 1         ; 40          ;       ;        ;           ;            ; true     ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_lc_refclk_select_mux_inst|ref_iqclk[11]                                                                                                                   ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst|clk0_8g }                                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 5         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|clk_fpll_b                                                                                                                                ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|cpulse_out_bus[0] }                                                                                                                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pld_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; Generated ; 0.400    ; 2500.0 MHz  ; 0.000 ; 0.200   ; 50.00      ; 1         ; 25          ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_refclk_select_inst|ref_iqclk[11]                                                                                                                                                                             ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_inst|clk0 }                                                                                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys|pll_fixed_clk_central                                                                                                                                                                                                                                              ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys|core_clk_out }                                                                                                                                                                                                                                                        ;
; fspi_sclk                                                                                                          ; Base      ; 250.000  ; 4.0 MHz     ; 0.000 ; 125.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fspi_sclk }                                                                                                                                                                                                                                                                                                                                                          ;
; hssi_pll_r_0_outclk0                                                                                               ; Base      ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|fpll_inst|outclk[0] }                                                                                                                                                                                                                                                                                   ;
; hssi_pll_r_0_outclk1                                                                                               ; Base      ; 3.800    ; 263.16 MHz  ; 0.000 ; 1.900   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|fpll_inst|outclk[1] }                                                                                                                                                                                                                                                                                   ;
; hssi_pll_t_outclk0                                                                                                 ; Base      ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|fpll_inst|outclk[0] }                                                                                                                                                                                                                                                                                     ;
; hssi_pll_t_outclk1                                                                                                 ; Base      ; 3.800    ; 263.16 MHz  ; 0.000 ; 1.900   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|fpll_inst|outclk[1] }                                                                                                                                                                                                                                                                                     ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; Generated ; 6.566    ; 152.3 MHz   ; 0.000 ; 3.283   ;            ; 7         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|outclk[3] }                                                                                                                                                                                                                                                                                                         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|pa_core_clk_out[0] }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|loaden[0] }                                                                                                                                                                                                                                                                                                         ;
; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|loaden[0] }                                                                                                                                                                                                                                                                                            ;
; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|loaden[0] }                                                                                                                                                                                                                                                                                              ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|lvds_clk[0] }                                                                                                                                                                                                                                                                                                       ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|lvds_clk[0] }                                                                                                                                                                                                                                                                                          ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|lvds_clk[0] }                                                                                                                                                                                                                                                                                            ;
; mem|ddr4a|ddr4a_vco_clk                                                                                            ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0] }                                                                                                                                                                                                                                                                                                          ;
; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] }                                                                                                                                                                                                                                                                                             ;
; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0] }                                                                                                                                                                                                                                                                                               ;
; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|loaden[0] }                                                                                                                                                                                                                                                                                                         ;
; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|loaden[0] }                                                                                                                                                                                                                                                                                            ;
; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|loaden[0] }                                                                                                                                                                                                                                                                                              ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|lvds_clk[0] }                                                                                                                                                                                                                                                                                                       ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|lvds_clk[0] }                                                                                                                                                                                                                                                                                          ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|lvds_clk[0] }                                                                                                                                                                                                                                                                                            ;
; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0] }                                                                                                                                                                                                                                                                                                          ;
; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] }                                                                                                                                                                                                                                                                                             ;
; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0] }                                                                                                                                                                                                                                                                                               ;
; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; PCIE_REFCLK                                                                                                        ; Base      ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { PCIE_REFCLK }                                                                                                                                                                                                                                                                                                                                                        ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; Generated ; 10.000   ; 100.0 MHz   ; 5.000 ; 10.000  ;            ; 1         ; 1           ;       ;        ;           ;            ; true     ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[3]                                                                                                                                                                                                                                                                                           ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|enable_dclk_reg2 }                                                                                                                                                                                              ;
; SYS_RefClk                                                                                                         ; Base      ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { SYS_RefClk }                                                                                                                                                                                                                                                                                                                                                         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; Generated ; 5.000    ; 200.0 MHz   ; 0.000 ; 2.500   ; 50.00      ; 4         ; 8           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|refclk[0]                                                                                                                                                                                                                                                                                           ; { u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[1] }                                                                                                                                                                                                                                                                                            ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; Generated ; 40.000   ; 25.0 MHz    ; 0.000 ; 20.000  ; 50.00      ; 32        ; 8           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|refclk[0]                                                                                                                                                                                                                                                                                           ; { u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[4] }                                                                                                                                                                                                                                                                                            ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; Generated ; 20.000   ; 50.0 MHz    ; 0.000 ; 10.000  ; 50.00      ; 16        ; 8           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|refclk[0]                                                                                                                                                                                                                                                                                           ; { u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[2] }                                                                                                                                                                                                                                                                                            ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 8         ; 8           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|refclk[0]                                                                                                                                                                                                                                                                                           ; { u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[3] }                                                                                                                                                                                                                                                                                            ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; Generated ; 3.420    ; 292.4 MHz   ; 0.000 ; 1.710   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[0]                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_freq_u0|vl_qph_user_clk_clkpsc|combout }                                                                                                                                                                                                                                          ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; Generated ; 1.710    ; 584.8 MHz   ; 0.000 ; 0.855   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[1]                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_freq_u0|vl_qph_user_clk_clkpsc|combout }                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------+-----------+----------+-------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Fmax Summary                                                                                                                                                                   ;
+-------------+-----------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                                                                         ; Note                                            ;
+-------------+-----------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+
; 7.52 MHz    ; 7.52 MHz        ; fspi_sclk                                                                                                          ;                                                 ;
; 51.48 MHz   ; 51.48 MHz       ; altera_reserved_tck                                                                                                ;                                                 ;
; 106.13 MHz  ; 106.13 MHz      ; PCIE_REFCLK                                                                                                        ;                                                 ;
; 106.47 MHz  ; 106.47 MHz      ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ;                                                 ;
; 135.37 MHz  ; 135.37 MHz      ; SYS_RefClk                                                                                                         ;                                                 ;
; 161.32 MHz  ; 161.32 MHz      ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ;                                                 ;
; 185.01 MHz  ; 185.01 MHz      ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ;                                                 ;
; 209.16 MHz  ; 209.16 MHz      ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ;                                                 ;
; 256.48 MHz  ; 256.48 MHz      ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ;                                                 ;
; 291.8 MHz   ; 291.8 MHz       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ;                                                 ;
; 293.94 MHz  ; 293.94 MHz      ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ;                                                 ;
; 631.31 MHz  ; 631.31 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ;                                                 ;
; 635.73 MHz  ; 635.73 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ;                                                 ;
; 693.0 MHz   ; 645.16 MHz      ; DDR4_RefClk                                                                                                        ; limit due to minimum pulse width violation      ;
; 694.93 MHz  ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; limit due to minimum pulse width violation      ;
; 742.94 MHz  ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; limit due to minimum pulse width violation      ;
; 933.71 MHz  ; 289.86 MHz      ; filtered_sclk_negedge                                                                                              ; limit due to high minimum pulse width violation ;
; 1129.94 MHz ; 645.16 MHz      ; hssi_pll_r_0_outclk0                                                                                               ; limit due to minimum pulse width violation      ;
; 1168.22 MHz ; 645.16 MHz      ; hssi_pll_r_0_outclk1                                                                                               ; limit due to minimum pulse width violation      ;
; 1173.71 MHz ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; limit due to minimum pulse width violation      ;
; 1186.24 MHz ; 645.16 MHz      ; hssi_pll_t_outclk0                                                                                                 ; limit due to minimum pulse width violation      ;
; 1206.27 MHz ; 645.16 MHz      ; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; limit due to minimum pulse width violation      ;
; 1228.5 MHz  ; 645.16 MHz      ; hssi_pll_t_outclk1                                                                                                 ; limit due to minimum pulse width violation      ;
; 1253.13 MHz ; 645.16 MHz      ; ETH_RefClk                                                                                                         ; limit due to minimum pulse width violation      ;
; 1364.26 MHz ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; limit due to minimum pulse width violation      ;
+-------------+-----------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Setup Summary                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.018  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 0.029  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 0.078  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 0.082  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.101  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 0.115  ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.198  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.219  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 0.288  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.304  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 0.477  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.539  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.578  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 0.605  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 1.161  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 1.535  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 2.294  ; 0.000         ;
; ETH_RefClk                                                                                                         ; 2.305  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 2.305  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 2.309  ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 2.315  ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 2.357  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 2.439  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 2.532  ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 2.944  ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 2.986  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 3.198  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 3.269  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 3.432  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 4.357  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 4.434  ; 0.000         ;
; fspi_sclk                                                                                                          ; 4.764  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 4.946  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 5.231  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 5.473  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 5.547  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 5.666  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 5.695  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 6.012  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 6.426  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 7.409  ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 10.208 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 18.260 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 19.171 ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 19.717 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 40.287 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Hold Summary                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                              ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.044 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.047 ; 0.000         ;
; SYS_RefClk                                                                                                         ; 0.048 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.051 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 0.052 ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.053 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.055 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.055 ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 0.057 ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.058 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.059 ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.059 ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 0.060 ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 0.064 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.068 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 0.069 ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 0.077 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 0.078 ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 0.087 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 0.088 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.090 ; 0.000         ;
; ETH_RefClk                                                                                                         ; 0.097 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.097 ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 0.097 ; 0.000         ;
; fspi_sclk                                                                                                          ; 0.141 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.220 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 0.244 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 0.275 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 0.294 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 0.310 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 0.314 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 0.325 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 0.446 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 0.639 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 0.742 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 0.826 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 0.871 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 0.980 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 0.995 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 1.061 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 1.174 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 1.257 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 1.437 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 1.571 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 1.802 ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 6.992 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Recovery Summary                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.283  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.438  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.569  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1.169  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.301  ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 1.930  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 1.953  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 2.055  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 2.496  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 2.859  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 2.863  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 2.940  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 2.948  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 3.036  ; 0.000         ;
; fspi_sclk                                                                                                          ; 4.529  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 4.899  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 14.727 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 15.188 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 15.297 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 15.322 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 15.355 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 15.588 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 15.607 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 16.480 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 16.805 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 16.944 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 17.053 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 17.078 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 17.082 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 17.111 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 17.344 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 17.363 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 39.729 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 39.828 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 40.022 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 40.421 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 41.854 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 42.213 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 42.349 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 42.453 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 97.226 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Removal Summary                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; SYS_RefClk                                                                                                         ; 0.322  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.340  ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.343  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.347  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.359  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.375  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.378  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 0.395  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.412  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.422  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.434  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.452  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.462  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.479  ; 0.000         ;
; altera_reserved_tck                                                                                                ; 0.954  ; 0.000         ;
; fspi_sclk                                                                                                          ; 2.160  ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 5.167  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 8.470  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 8.473  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 8.730  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 8.768  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 8.782  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 8.835  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 9.306  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 9.383  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 10.089 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 10.106 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 10.310 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 10.337 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 10.377 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 10.433 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 10.837 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 12.463 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 52.212 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 52.699 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 52.779 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 52.838 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 53.594 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 53.905 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 54.008 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 54.081 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Minimum Pulse Width Summary                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                                              ; Slack   ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+
; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; 0.092   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; 0.124   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; 0.160   ; 0.000         ;
; DDR4A_DQS_P[1]_IN                                                                                                  ; 0.181   ; 0.000         ;
; DDR4A_DQS_P[2]_IN                                                                                                  ; 0.181   ; 0.000         ;
; DDR4A_DQS_P[5]_IN                                                                                                  ; 0.181   ; 0.000         ;
; DDR4A_DQS_P[6]_IN                                                                                                  ; 0.181   ; 0.000         ;
; DDR4B_DQS_P[1]_IN                                                                                                  ; 0.181   ; 0.000         ;
; DDR4B_DQS_P[2]_IN                                                                                                  ; 0.181   ; 0.000         ;
; DDR4B_DQS_P[5]_IN                                                                                                  ; 0.181   ; 0.000         ;
; DDR4B_DQS_P[6]_IN                                                                                                  ; 0.181   ; 0.000         ;
; DDR4A_DQS_P[0]_IN                                                                                                  ; 0.182   ; 0.000         ;
; DDR4A_DQS_P[3]_IN                                                                                                  ; 0.182   ; 0.000         ;
; DDR4A_DQS_P[4]_IN                                                                                                  ; 0.182   ; 0.000         ;
; DDR4A_DQS_P[7]_IN                                                                                                  ; 0.182   ; 0.000         ;
; DDR4B_DQS_P[0]_IN                                                                                                  ; 0.182   ; 0.000         ;
; DDR4B_DQS_P[3]_IN                                                                                                  ; 0.182   ; 0.000         ;
; DDR4B_DQS_P[4]_IN                                                                                                  ; 0.182   ; 0.000         ;
; DDR4B_DQS_P[7]_IN                                                                                                  ; 0.182   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; 0.200   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk                                                                                            ; 0.439   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; 0.456   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; 0.456   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; 0.461   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; 0.461   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; 0.462   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; 0.462   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; 0.464   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.606   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; 0.795   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; 0.795   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; 0.795   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; 0.795   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; 0.795   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; 0.795   ; 0.000         ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; 0.809   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 0.833   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 0.833   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 0.833   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 0.833   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 0.833   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 0.833   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 0.833   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 0.833   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; 0.852   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; 0.852   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; 0.852   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; 0.852   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; 0.852   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; 0.852   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; 0.852   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; 0.852   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 0.854   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 0.854   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 0.854   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 0.854   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 0.854   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 0.854   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 0.854   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 0.854   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; 0.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; 0.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; 0.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; 0.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; 0.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; 0.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; 0.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; 0.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; 0.892   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; 0.901   ; 0.000         ;
; ETH_RefClk                                                                                                         ; 1.250   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.293   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 1.436   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 1.436   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 1.436   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 1.436   ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1.477   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; 1.478   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; 1.478   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; 1.478   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; 1.478   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1.509   ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 1.563   ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 1.568   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 1.595   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 1.595   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 1.595   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 1.595   ; 0.000         ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; 1.643   ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 1.697   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 1.736   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 1.736   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 1.736   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 1.736   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 1.736   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 1.736   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 1.772   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 1.772   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 1.772   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 1.772   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 1.836   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; 1.855   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; 1.855   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; 1.855   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; 1.855   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; 1.855   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; 1.855   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; 1.855   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; 1.855   ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 1.862   ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 1.867   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 2.055   ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 2.909   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 3.103   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 3.106   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; 3.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 3.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 3.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 3.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 3.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 3.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 3.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 3.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 3.879   ; 0.000         ;
; SYS_RefClk                                                                                                         ; 4.560   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 4.566   ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 4.618   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 4.849   ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 4.861   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 4.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 4.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 4.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 4.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 4.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 4.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 4.863   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 4.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 4.879   ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 4.931   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 9.935   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 19.582  ; 0.000         ;
; flash_oe_clk                                                                                                       ; 19.872  ; 0.000         ;
; altera_reserved_tck                                                                                                ; 49.870  ; 0.000         ;
; fspi_sclk                                                                                                          ; 124.827 ; 0.000         ;
; altera_ts_clk                                                                                                      ; 500.000 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Max Skew Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+
; Name         ; Slack ; Required Skew ; Actual Skew ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Options ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+
; set_max_skew ; 2.196 ; 2.736         ; 0.540       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}]  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] ;              ;             ;         ;
; set_max_skew ; 2.243 ; 2.736         ; 0.493       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|in_wr_ptr_gray[*]}]  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[*].u|din_s1}] ;              ;             ;         ;
; set_max_skew ; 2.412 ; 3.200         ; 0.788       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.467 ; 3.200         ; 0.733       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.500 ; 3.001         ; 0.501       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}]  ;              ;             ;         ;
; set_max_skew ; 2.504 ; 3.001         ; 0.497       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 2.536 ; 3.001         ; 0.465       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 2.540 ; 3.001         ; 0.461       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 2.558 ; 3.001         ; 0.443       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 2.558 ; 3.001         ; 0.443       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|out_rd_ptr_gray[*]}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[*].u|din_s1}]  ;              ;             ;         ;
; set_max_skew ; 2.615 ; 3.200         ; 0.585       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                   ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                  ;              ;             ;         ;
; set_max_skew ; 2.666 ; 3.200         ; 0.534       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.683 ; 3.200         ; 0.517       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.779 ; 3.200         ; 0.421       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                                     ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                    ;              ;             ;         ;
; set_max_skew ; 2.988 ; 4.000         ; 1.012       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.096 ; 4.000         ; 0.904       ; [get_keepers {fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q}]                                                                                                                      ; [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}]                                                                                              ;              ;             ;         ;
; set_max_skew ; 3.235 ; 4.000         ; 0.765       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.322 ; 4.000         ; 0.678       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.329 ; 4.000         ; 0.671       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]            ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                  ;              ;             ;         ;
; set_max_skew ; 3.372 ; 4.000         ; 0.628       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 3.375 ; 4.000         ; 0.625       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 3.389 ; 4.000         ; 0.611       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 3.424 ; 4.000         ; 0.576       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.426 ; 4.000         ; 0.574       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                    ;              ;             ;         ;
; set_max_skew ; 3.434 ; 4.000         ; 0.566       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 3.470 ; 4.000         ; 0.530       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*]}]                              ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[*].u|din_s1}]                               ;              ;             ;         ;
; set_max_skew ; 3.476 ; 4.000         ; 0.524       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}]                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}]                              ;              ;             ;         ;
; set_max_skew ; 7.418 ; 8.000         ; 0.582       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}]                              ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}]                               ;              ;             ;         ;
; set_max_skew ; 7.420 ; 8.000         ; 0.580       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*]}]                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[*].u|din_s1}]                              ;              ;             ;         ;
; set_max_skew ; 7.427 ; 8.000         ; 0.573       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|in_wr_ptr_gray[*]}]                                                                                                       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[*].u|din_s1}]                                                                                                      ;              ;             ;         ;
; set_max_skew ; 7.475 ; 8.000         ; 0.525       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|out_rd_ptr_gray[*]}]                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[*].u|din_s1}]                                                                                                       ;              ;             ;         ;
; set_max_skew ; 7.498 ; 8.000         ; 0.502       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[*]}]                                                                                                       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[*].u|din_s1}]                                                                                                      ;              ;             ;         ;
; set_max_skew ; 7.525 ; 8.000         ; 0.475       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|out_rd_ptr_gray[*]}]                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[*].u|din_s1}]                                                                                                       ;              ;             ;         ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Net Delay Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; Name          ; Slack  ; Required ; Actual ; From                                                                                                                                                                                                                     ; To                                                                                                                                                                                                                             ; Type ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; set_net_delay ; 1.552  ; 2.736    ; 1.184  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]                  ; max  ;
; set_net_delay ; 2.033  ; 2.736    ; 0.703  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]              ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]     ; max  ;
; set_net_delay ; 2.198  ; 4.000    ; 1.802  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                          ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                          ; max  ;
; set_net_delay ; 2.202  ; 3.200    ; 0.998  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.224  ; 3.200    ; 0.976  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.250  ; 3.200    ; 0.950  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.359  ; 2.736    ; 0.377  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}] ; max  ;
; set_net_delay ; 2.386  ; 2.736    ; 0.350  ; [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}]                                                                                                                                                                   ; [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]                                                                                                              ; max  ;
; set_net_delay ; 2.433  ; 3.200    ; 0.767  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.450  ; 3.200    ; 0.750  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 2.474  ; 4.000    ; 1.526  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 2.529  ; 3.200    ; 0.671  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                             ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 2.531  ; 3.200    ; 0.669  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.551  ; 3.200    ; 0.649  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.571  ; 4.000    ; 1.429  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 2.601  ; 3.001    ; 0.400  ; [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}]                                                                                                                                                                    ; [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]                                                                                                             ; max  ;
; set_net_delay ; 2.620  ; 4.000    ; 1.380  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 2.632  ; 3.200    ; 0.568  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                 ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 2.635  ; 3.200    ; 0.565  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.674  ; 3.200    ; 0.526  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.682  ; 3.200    ; 0.518  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                                                   ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 2.865  ; 4.000    ; 1.135  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.870  ; 4.000    ; 1.130  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.875  ; 4.000    ; 1.125  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 2.896  ; 4.000    ; 1.104  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 2.897  ; 4.000    ; 1.103  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.897  ; 4.000    ; 1.103  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]              ; max  ;
; set_net_delay ; 2.906  ; 4.000    ; 1.094  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 3.218  ; 4.000    ; 0.782  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.227  ; 4.000    ; 0.773  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]     ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]     ; max  ;
; set_net_delay ; 3.234  ; 4.000    ; 0.766  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.247  ; 4.000    ; 0.753  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 3.293  ; 4.000    ; 0.707  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.343  ; 4.000    ; 0.657  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                             ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.357  ; 4.000    ; 0.643  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.382  ; 4.000    ; 0.618  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.429  ; 4.000    ; 0.571  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                        ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 3.464  ; 4.000    ; 0.536  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.479  ; 4.000    ; 0.521  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.493  ; 4.000    ; 0.507  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.497  ; 4.000    ; 0.503  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                                                          ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.556  ; 4.000    ; 0.444  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.637  ; 4.000    ; 0.363  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]          ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}] ; max  ;
; set_net_delay ; 5.539  ; 8.000    ; 2.461  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 5.619  ; 8.000    ; 2.381  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 6.478  ; 8.000    ; 1.522  ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped}]                                                                               ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer|din_s1}]                                                                               ; max  ;
; set_net_delay ; 7.026  ; 8.000    ; 0.974  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.070  ; 8.000    ; 0.930  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.382  ; 8.000    ; 0.618  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.481  ; 8.000    ; 0.519  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 30.384 ; 32.000   ; 1.616  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 30.403 ; 32.000   ; 1.597  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]                                                   ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                          ; max  ;
; set_net_delay ; 30.661 ; 32.000   ; 1.339  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 30.837 ; 32.000   ; 1.163  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 30.941 ; 32.000   ; 1.059  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]                                                       ; max  ;
; set_net_delay ; 31.288 ; 32.000   ; 0.712  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 73.767 ; 80.000   ; 6.233  ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_data_toggle}]                                                                                        ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1}]                                                                               ; max  ;
; set_net_delay ; 78.929 ; 80.000   ; 1.071  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_buffer*}]                                                                                            ; max  ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+


-----------------------------------------------
; Slow 900mV 100C Model Metastability Summary ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 403
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.300
Worst Case Available Settling Time: 2.991 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 0C Model Fmax Summary                                                                                                                                                                     ;
+-------------+-----------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                                                                         ; Note                                            ;
+-------------+-----------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+
; 7.36 MHz    ; 7.36 MHz        ; fspi_sclk                                                                                                          ;                                                 ;
; 53.81 MHz   ; 53.81 MHz       ; altera_reserved_tck                                                                                                ;                                                 ;
; 109.16 MHz  ; 109.16 MHz      ; PCIE_REFCLK                                                                                                        ;                                                 ;
; 110.64 MHz  ; 110.64 MHz      ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ;                                                 ;
; 148.92 MHz  ; 148.92 MHz      ; SYS_RefClk                                                                                                         ;                                                 ;
; 177.84 MHz  ; 177.84 MHz      ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ;                                                 ;
; 195.01 MHz  ; 195.01 MHz      ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ;                                                 ;
; 217.11 MHz  ; 217.11 MHz      ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ;                                                 ;
; 256.74 MHz  ; 256.74 MHz      ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ;                                                 ;
; 294.55 MHz  ; 294.55 MHz      ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ;                                                 ;
; 314.56 MHz  ; 314.56 MHz      ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ;                                                 ;
; 654.02 MHz  ; 645.16 MHz      ; DDR4_RefClk                                                                                                        ; limit due to minimum pulse width violation      ;
; 657.46 MHz  ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; limit due to minimum pulse width violation      ;
; 657.46 MHz  ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; limit due to minimum pulse width violation      ;
; 716.33 MHz  ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; limit due to minimum pulse width violation      ;
; 751.31 MHz  ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; limit due to minimum pulse width violation      ;
; 995.02 MHz  ; 285.71 MHz      ; filtered_sclk_negedge                                                                                              ; limit due to high minimum pulse width violation ;
; 1128.67 MHz ; 645.16 MHz      ; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; limit due to minimum pulse width violation      ;
; 1140.25 MHz ; 645.16 MHz      ; hssi_pll_r_0_outclk0                                                                                               ; limit due to minimum pulse width violation      ;
; 1170.96 MHz ; 645.16 MHz      ; hssi_pll_r_0_outclk1                                                                                               ; limit due to minimum pulse width violation      ;
; 1199.04 MHz ; 645.16 MHz      ; hssi_pll_t_outclk0                                                                                                 ; limit due to minimum pulse width violation      ;
; 1245.33 MHz ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; limit due to minimum pulse width violation      ;
; 1277.14 MHz ; 645.16 MHz      ; hssi_pll_t_outclk1                                                                                                 ; limit due to minimum pulse width violation      ;
; 1277.14 MHz ; 645.16 MHz      ; ETH_RefClk                                                                                                         ; limit due to minimum pulse width violation      ;
; 1356.85 MHz ; 645.16 MHz      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; limit due to minimum pulse width violation      ;
+-------------+-----------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 0C Model Setup Summary                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.025  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 0.074  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 0.081  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.103  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 0.119  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 0.194  ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.223  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 0.274  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.394  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.481  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.494  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 0.602  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 0.635  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.839  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 1.438  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 1.696  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 2.223  ; 0.000         ;
; ETH_RefClk                                                                                                         ; 2.320  ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 2.323  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 2.357  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 2.357  ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 2.366  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 2.482  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 2.547  ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 2.946  ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 3.017  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 3.706  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 3.754  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 3.812  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 4.761  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 4.767  ; 0.000         ;
; fspi_sclk                                                                                                          ; 4.844  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 5.308  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 5.596  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 5.604  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 5.662  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 5.836  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 6.063  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 6.316  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 6.631  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 7.518  ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 10.662 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 18.344 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 19.114 ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 19.572 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 40.708 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 0C Model Hold Summary                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                              ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.032 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.038 ; 0.000         ;
; SYS_RefClk                                                                                                         ; 0.044 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.045 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 0.046 ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.047 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.049 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.049 ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.057 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.057 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.057 ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 0.058 ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 0.059 ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.059 ; 0.000         ;
; ETH_RefClk                                                                                                         ; 0.064 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 0.064 ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 0.064 ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 0.067 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 0.076 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.076 ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 0.080 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.086 ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 0.093 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 0.094 ; 0.000         ;
; fspi_sclk                                                                                                          ; 0.101 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 0.145 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 0.181 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 0.189 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 0.192 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 0.219 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.254 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 0.269 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 0.483 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 0.593 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 0.651 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 0.725 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 0.773 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 0.853 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 0.910 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 0.913 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 1.028 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 1.124 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 1.325 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 1.409 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 1.622 ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 6.775 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 0C Model Recovery Summary                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.492  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.545  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.758  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1.351  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.400  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 2.000  ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 2.103  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 2.479  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 2.630  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 2.861  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 2.868  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 2.950  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 2.952  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 3.043  ; 0.000         ;
; fspi_sclk                                                                                                          ; 4.654  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 5.092  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 14.223 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 14.760 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 14.882 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 14.897 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 14.926 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 15.202 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 15.221 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 16.104 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 16.446 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 16.641 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 16.763 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 16.776 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 16.778 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 16.807 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 17.083 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 17.102 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 40.236 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 40.334 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 40.457 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 40.827 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 42.449 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 42.773 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 42.863 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 42.897 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 97.332 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 0C Model Removal Summary                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.164  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 0.325  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.336  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.340  ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.342  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.346  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.365  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.370  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.381  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 0.402  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.411  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.434  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.437  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.461  ; 0.000         ;
; altera_reserved_tck                                                                                                ; 0.882  ; 0.000         ;
; fspi_sclk                                                                                                          ; 1.878  ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 4.964  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 8.547  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 8.547  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 8.844  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 8.875  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 8.896  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 8.952  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 9.486  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 9.513  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 10.242 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 10.258 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 10.501 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 10.516 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 10.570 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 10.623 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 11.094 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 12.749 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 51.952 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 52.465 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 52.537 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 52.586 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 53.433 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 53.750 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 53.774 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 53.909 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 0C Model Minimum Pulse Width Summary                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                                              ; Slack   ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+
; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; 0.092   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; 0.124   ; 0.000         ;
; DDR4A_DQS_P[3]_IN                                                                                                  ; 0.142   ; 0.000         ;
; DDR4A_DQS_P[4]_IN                                                                                                  ; 0.142   ; 0.000         ;
; DDR4B_DQS_P[3]_IN                                                                                                  ; 0.142   ; 0.000         ;
; DDR4B_DQS_P[4]_IN                                                                                                  ; 0.142   ; 0.000         ;
; DDR4A_DQS_P[0]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4A_DQS_P[1]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4A_DQS_P[2]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4A_DQS_P[5]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4A_DQS_P[6]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4A_DQS_P[7]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4B_DQS_P[0]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4B_DQS_P[1]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4B_DQS_P[2]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4B_DQS_P[5]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4B_DQS_P[6]_IN                                                                                                  ; 0.143   ; 0.000         ;
; DDR4B_DQS_P[7]_IN                                                                                                  ; 0.143   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; 0.160   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; 0.200   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; 0.432   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; 0.432   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; 0.432   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; 0.432   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; 0.433   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; 0.433   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk                                                                                            ; 0.437   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; 0.445   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; 0.445   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; 0.445   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; 0.445   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; 0.445   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; 0.445   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; 0.464   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; 0.464   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.574   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; 0.773   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; 0.773   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; 0.773   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; 0.773   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; 0.773   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; 0.773   ; 0.000         ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; 0.777   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 0.807   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 0.807   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 0.807   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 0.807   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 0.807   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 0.807   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 0.807   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 0.807   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; 0.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; 0.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; 0.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; 0.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; 0.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; 0.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; 0.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; 0.826   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 0.828   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 0.828   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 0.828   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 0.828   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 0.828   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 0.828   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 0.828   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 0.828   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; 0.838   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; 0.838   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; 0.838   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; 0.838   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; 0.838   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; 0.838   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; 0.838   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; 0.838   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; 0.879   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; 0.880   ; 0.000         ;
; ETH_RefClk                                                                                                         ; 1.227   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.281   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 1.406   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 1.406   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 1.406   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 1.406   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1.436   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; 1.456   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; 1.456   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; 1.456   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; 1.456   ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1.477   ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 1.558   ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 1.564   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 1.573   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 1.573   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 1.573   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 1.573   ; 0.000         ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; 1.612   ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 1.697   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 1.714   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 1.714   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 1.714   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 1.714   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 1.714   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 1.714   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 1.744   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 1.744   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 1.744   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 1.744   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 1.806   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; 1.837   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; 1.837   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; 1.837   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; 1.837   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; 1.837   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; 1.837   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; 1.837   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; 1.837   ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 1.863   ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 1.863   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 2.035   ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 2.888   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 3.092   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 3.134   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; 3.792   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 3.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 3.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 3.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 3.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 3.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 3.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 3.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 3.856   ; 0.000         ;
; SYS_RefClk                                                                                                         ; 4.523   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 4.560   ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 4.561   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 4.825   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 4.839   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 4.839   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 4.839   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 4.839   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 4.839   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 4.839   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 4.839   ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 4.847   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 4.856   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 4.856   ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 4.930   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 9.931   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 19.601  ; 0.000         ;
; flash_oe_clk                                                                                                       ; 19.859  ; 0.000         ;
; altera_reserved_tck                                                                                                ; 49.803  ; 0.000         ;
; fspi_sclk                                                                                                          ; 124.830 ; 0.000         ;
; altera_ts_clk                                                                                                      ; 500.000 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 0C Model Max Skew Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+
; Name         ; Slack ; Required Skew ; Actual Skew ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Options ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+
; set_max_skew ; 2.188 ; 2.736         ; 0.548       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}]  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] ;              ;             ;         ;
; set_max_skew ; 2.219 ; 2.736         ; 0.517       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|in_wr_ptr_gray[*]}]  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[*].u|din_s1}] ;              ;             ;         ;
; set_max_skew ; 2.417 ; 3.200         ; 0.783       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.418 ; 3.200         ; 0.782       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.458 ; 3.001         ; 0.543       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 2.493 ; 3.001         ; 0.508       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}]  ;              ;             ;         ;
; set_max_skew ; 2.523 ; 3.001         ; 0.478       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 2.527 ; 3.001         ; 0.474       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 2.529 ; 3.001         ; 0.472       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 2.544 ; 3.001         ; 0.457       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|out_rd_ptr_gray[*]}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[*].u|din_s1}]  ;              ;             ;         ;
; set_max_skew ; 2.598 ; 3.200         ; 0.602       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                   ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                  ;              ;             ;         ;
; set_max_skew ; 2.636 ; 3.200         ; 0.564       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.692 ; 3.200         ; 0.508       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.756 ; 3.200         ; 0.444       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                                     ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                    ;              ;             ;         ;
; set_max_skew ; 2.992 ; 4.000         ; 1.008       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.089 ; 4.000         ; 0.911       ; [get_keepers {fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q}]                                                                                                                      ; [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}]                                                                                              ;              ;             ;         ;
; set_max_skew ; 3.212 ; 4.000         ; 0.788       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.249 ; 4.000         ; 0.751       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]            ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                  ;              ;             ;         ;
; set_max_skew ; 3.318 ; 4.000         ; 0.682       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.371 ; 4.000         ; 0.629       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 3.374 ; 4.000         ; 0.626       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 3.384 ; 4.000         ; 0.616       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 3.404 ; 4.000         ; 0.596       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                    ;              ;             ;         ;
; set_max_skew ; 3.405 ; 4.000         ; 0.595       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.417 ; 4.000         ; 0.583       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 3.444 ; 4.000         ; 0.556       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*]}]                              ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[*].u|din_s1}]                               ;              ;             ;         ;
; set_max_skew ; 3.449 ; 4.000         ; 0.551       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}]                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}]                              ;              ;             ;         ;
; set_max_skew ; 7.379 ; 8.000         ; 0.621       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*]}]                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[*].u|din_s1}]                              ;              ;             ;         ;
; set_max_skew ; 7.393 ; 8.000         ; 0.607       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}]                              ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}]                               ;              ;             ;         ;
; set_max_skew ; 7.413 ; 8.000         ; 0.587       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|in_wr_ptr_gray[*]}]                                                                                                       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[*].u|din_s1}]                                                                                                      ;              ;             ;         ;
; set_max_skew ; 7.444 ; 8.000         ; 0.556       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|out_rd_ptr_gray[*]}]                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[*].u|din_s1}]                                                                                                       ;              ;             ;         ;
; set_max_skew ; 7.470 ; 8.000         ; 0.530       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[*]}]                                                                                                       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[*].u|din_s1}]                                                                                                      ;              ;             ;         ;
; set_max_skew ; 7.513 ; 8.000         ; 0.487       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|out_rd_ptr_gray[*]}]                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[*].u|din_s1}]                                                                                                       ;              ;             ;         ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 900mV 0C Model Net Delay Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; Name          ; Slack  ; Required ; Actual ; From                                                                                                                                                                                                                     ; To                                                                                                                                                                                                                             ; Type ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; set_net_delay ; 1.645  ; 2.736    ; 1.091  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]                  ; max  ;
; set_net_delay ; 2.059  ; 2.736    ; 0.677  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]              ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]     ; max  ;
; set_net_delay ; 2.262  ; 3.200    ; 0.938  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.284  ; 3.200    ; 0.916  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.294  ; 3.200    ; 0.906  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.323  ; 4.000    ; 1.677  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                          ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                          ; max  ;
; set_net_delay ; 2.376  ; 2.736    ; 0.360  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}] ; max  ;
; set_net_delay ; 2.436  ; 2.736    ; 0.300  ; [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}]                                                                                                                                                                   ; [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]                                                                                                              ; max  ;
; set_net_delay ; 2.470  ; 3.200    ; 0.730  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.482  ; 3.200    ; 0.718  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 2.525  ; 3.200    ; 0.675  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                             ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 2.573  ; 3.200    ; 0.627  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.576  ; 3.200    ; 0.624  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.647  ; 4.000    ; 1.353  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 2.650  ; 3.001    ; 0.351  ; [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}]                                                                                                                                                                    ; [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]                                                                                                             ; max  ;
; set_net_delay ; 2.651  ; 3.200    ; 0.549  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                 ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 2.673  ; 3.200    ; 0.527  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.694  ; 3.200    ; 0.506  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.701  ; 4.000    ; 1.299  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 2.702  ; 3.200    ; 0.498  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                                                   ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 2.742  ; 4.000    ; 1.258  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 2.941  ; 4.000    ; 1.059  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.961  ; 4.000    ; 1.039  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.964  ; 4.000    ; 1.036  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 2.968  ; 4.000    ; 1.032  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]              ; max  ;
; set_net_delay ; 2.969  ; 4.000    ; 1.031  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.981  ; 4.000    ; 1.019  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 2.992  ; 4.000    ; 1.008  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.248  ; 4.000    ; 0.752  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 3.264  ; 4.000    ; 0.736  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.287  ; 4.000    ; 0.713  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]     ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]     ; max  ;
; set_net_delay ; 3.290  ; 4.000    ; 0.710  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.352  ; 4.000    ; 0.648  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.381  ; 4.000    ; 0.619  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                             ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.398  ; 4.000    ; 0.602  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.402  ; 4.000    ; 0.598  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.457  ; 4.000    ; 0.543  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                        ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 3.496  ; 4.000    ; 0.504  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.506  ; 4.000    ; 0.494  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.515  ; 4.000    ; 0.485  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.520  ; 4.000    ; 0.480  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                                                          ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.585  ; 4.000    ; 0.415  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.654  ; 4.000    ; 0.346  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]          ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}] ; max  ;
; set_net_delay ; 5.768  ; 8.000    ; 2.232  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 5.878  ; 8.000    ; 2.122  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 6.609  ; 8.000    ; 1.391  ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped}]                                                                               ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer|din_s1}]                                                                               ; max  ;
; set_net_delay ; 7.106  ; 8.000    ; 0.894  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.119  ; 8.000    ; 0.881  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.408  ; 8.000    ; 0.592  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.489  ; 8.000    ; 0.511  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 30.525 ; 32.000   ; 1.475  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]                                                   ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                          ; max  ;
; set_net_delay ; 30.554 ; 32.000   ; 1.446  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 30.764 ; 32.000   ; 1.236  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 30.912 ; 32.000   ; 1.088  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 31.036 ; 32.000   ; 0.964  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]                                                       ; max  ;
; set_net_delay ; 31.322 ; 32.000   ; 0.678  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 74.101 ; 80.000   ; 5.899  ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_data_toggle}]                                                                                        ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1}]                                                                               ; max  ;
; set_net_delay ; 79.025 ; 80.000   ; 0.975  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_buffer*}]                                                                                            ; max  ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+


---------------------------------------------
; Slow 900mV 0C Model Metastability Summary ;
---------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 403
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.300
Worst Case Available Settling Time: 3.142 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 100C Model Setup Summary                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.799  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 1.077  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 1.095  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 1.131  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1.240  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.270  ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1.295  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 1.331  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 1.402  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 1.509  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1.572  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 1.600  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 1.630  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 2.546  ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 2.606  ; 0.000         ;
; ETH_RefClk                                                                                                         ; 2.626  ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 2.659  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 2.798  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 2.837  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 2.944  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 2.980  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 3.037  ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 3.249  ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 3.274  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 3.403  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 3.907  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 4.729  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 4.993  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 5.121  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 5.788  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 5.850  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 5.927  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 5.977  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 6.153  ; 0.000         ;
; fspi_sclk                                                                                                          ; 6.232  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 6.365  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 6.622  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 6.882  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 7.098  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 7.368  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 8.068  ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 11.281 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 18.748 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 19.472 ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 23.109 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 42.629 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 100C Model Hold Summary                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                              ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.013 ; 0.000         ;
; SYS_RefClk                                                                                                         ; 0.014 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.015 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.015 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 0.016 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.017 ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.018 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.018 ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.020 ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 0.021 ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.021 ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 0.021 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.021 ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 0.021 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.024 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 0.024 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.025 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 0.026 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.026 ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 0.026 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 0.027 ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 0.029 ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 0.030 ; 0.000         ;
; ETH_RefClk                                                                                                         ; 0.031 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.076 ; 0.000         ;
; fspi_sclk                                                                                                          ; 0.108 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 0.192 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 0.216 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 0.222 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 0.222 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 0.241 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 0.248 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 0.264 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 0.465 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 0.608 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 0.661 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 0.730 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 0.810 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 0.853 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 0.892 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 0.981 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 0.985 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 1.139 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 1.293 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 1.400 ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 6.670 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 100C Model Recovery Summary                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1.107  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1.663  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 1.734  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.924  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 2.240  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 3.200  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 3.226  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 3.231  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 3.287  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 3.304  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 3.353  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 3.355  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 4.284  ; 0.000         ;
; fspi_sclk                                                                                                          ; 6.064  ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 6.098  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 6.248  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 17.528 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 17.562 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 17.724 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 17.758 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 17.784 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 17.818 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 17.844 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 17.878 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 17.888 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 17.888 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 17.922 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 17.978 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 18.005 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 18.012 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 18.039 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 18.499 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 42.829 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 42.908 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 43.159 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 43.388 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 44.220 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 44.451 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 44.634 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 44.734 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 97.999 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 100C Model Removal Summary                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; SYS_RefClk                                                                                                         ; 0.167  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.179  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.188  ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.188  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.195  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.196  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.206  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 0.216  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.239  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.245  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.252  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.261  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.274  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.298  ; 0.000         ;
; altera_reserved_tck                                                                                                ; 0.661  ; 0.000         ;
; fspi_sclk                                                                                                          ; 1.712  ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 1.871  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 10.011 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 10.035 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 10.051 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 10.067 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 10.114 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 10.165 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 10.174 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 10.183 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 10.218 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 10.237 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 10.237 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 10.282 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 10.409 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 10.474 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 10.584 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 11.116 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 51.562 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 51.831 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 51.972 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 52.044 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 52.607 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 52.738 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 52.919 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 52.983 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 100C Model Minimum Pulse Width Summary                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                                              ; Slack   ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+
; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; 0.093   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; 0.125   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; 0.160   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; 0.200   ; 0.000         ;
; DDR4A_DQS_P[0]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4A_DQS_P[1]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4A_DQS_P[3]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4A_DQS_P[4]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4A_DQS_P[6]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4A_DQS_P[7]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4B_DQS_P[0]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4B_DQS_P[1]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4B_DQS_P[3]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4B_DQS_P[4]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4B_DQS_P[6]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4B_DQS_P[7]_IN                                                                                                  ; 0.202   ; 0.000         ;
; DDR4A_DQS_P[2]_IN                                                                                                  ; 0.203   ; 0.000         ;
; DDR4A_DQS_P[5]_IN                                                                                                  ; 0.203   ; 0.000         ;
; DDR4B_DQS_P[2]_IN                                                                                                  ; 0.203   ; 0.000         ;
; DDR4B_DQS_P[5]_IN                                                                                                  ; 0.203   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; 0.429   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; 0.429   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; 0.429   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; 0.454   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; 0.454   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; 0.457   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; 0.457   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; 0.457   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; 0.457   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk                                                                                            ; 0.461   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; 0.466   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; 0.466   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; 0.466   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; 0.466   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; 0.466   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.816   ; 0.000         ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; 0.822   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; 0.885   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; 0.885   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; 0.885   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; 0.885   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; 0.885   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; 0.885   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; 0.896   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; 0.949   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; 0.970   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.351   ; 0.000         ;
; ETH_RefClk                                                                                                         ; 1.384   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 1.539   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 1.539   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 1.539   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 1.539   ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 1.546   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; 1.548   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; 1.548   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; 1.548   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; 1.548   ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 1.554   ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1.556   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1.650   ; 0.000         ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; 1.671   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 1.769   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 1.769   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 1.769   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 1.769   ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 1.785   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 1.824   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 1.824   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 1.824   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 1.824   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 1.824   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 1.824   ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 1.852   ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 1.867   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 1.876   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 1.876   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 1.876   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 1.876   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 1.939   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 2.124   ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 2.934   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 3.157   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 3.175   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; 3.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 3.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 3.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 3.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 3.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 3.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 3.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 3.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 3.955   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 4.638   ; 0.000         ;
; SYS_RefClk                                                                                                         ; 4.658   ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 4.666   ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 4.944   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 4.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 4.955   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 4.955   ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 4.974   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 9.934   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 19.643  ; 0.000         ;
; flash_oe_clk                                                                                                       ; 19.877  ; 0.000         ;
; altera_reserved_tck                                                                                                ; 49.800  ; 0.000         ;
; fspi_sclk                                                                                                          ; 124.797 ; 0.000         ;
; altera_ts_clk                                                                                                      ; 500.000 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 100C Model Max Skew Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+
; Name         ; Slack ; Required Skew ; Actual Skew ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Options ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+
; set_max_skew ; 2.414 ; 2.736         ; 0.322       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}]  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] ;              ;             ;         ;
; set_max_skew ; 2.449 ; 2.736         ; 0.287       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|in_wr_ptr_gray[*]}]  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[*].u|din_s1}] ;              ;             ;         ;
; set_max_skew ; 2.677 ; 3.200         ; 0.523       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.695 ; 3.001         ; 0.306       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 2.707 ; 3.001         ; 0.294       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}]  ;              ;             ;         ;
; set_max_skew ; 2.709 ; 3.001         ; 0.292       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|out_rd_ptr_gray[*]}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[*].u|din_s1}]  ;              ;             ;         ;
; set_max_skew ; 2.731 ; 3.001         ; 0.270       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 2.750 ; 3.001         ; 0.251       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 2.754 ; 3.001         ; 0.247       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 2.758 ; 3.200         ; 0.442       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.867 ; 3.200         ; 0.333       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                   ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                  ;              ;             ;         ;
; set_max_skew ; 2.899 ; 3.200         ; 0.301       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.928 ; 3.200         ; 0.272       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.993 ; 3.200         ; 0.207       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                                     ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                    ;              ;             ;         ;
; set_max_skew ; 3.269 ; 4.000         ; 0.731       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.346 ; 4.000         ; 0.654       ; [get_keepers {fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q}]                                                                                                                      ; [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}]                                                                                              ;              ;             ;         ;
; set_max_skew ; 3.490 ; 4.000         ; 0.510       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.555 ; 4.000         ; 0.445       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.556 ; 4.000         ; 0.444       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]            ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                  ;              ;             ;         ;
; set_max_skew ; 3.580 ; 4.000         ; 0.420       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 3.582 ; 4.000         ; 0.418       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 3.588 ; 4.000         ; 0.412       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 3.608 ; 4.000         ; 0.392       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.613 ; 4.000         ; 0.387       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                    ;              ;             ;         ;
; set_max_skew ; 3.629 ; 4.000         ; 0.371       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 3.656 ; 4.000         ; 0.344       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*]}]                              ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[*].u|din_s1}]                               ;              ;             ;         ;
; set_max_skew ; 3.661 ; 4.000         ; 0.339       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}]                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}]                              ;              ;             ;         ;
; set_max_skew ; 7.610 ; 8.000         ; 0.390       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}]                              ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}]                               ;              ;             ;         ;
; set_max_skew ; 7.637 ; 8.000         ; 0.363       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*]}]                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[*].u|din_s1}]                              ;              ;             ;         ;
; set_max_skew ; 7.665 ; 8.000         ; 0.335       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|in_wr_ptr_gray[*]}]                                                                                                       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[*].u|din_s1}]                                                                                                      ;              ;             ;         ;
; set_max_skew ; 7.701 ; 8.000         ; 0.299       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|out_rd_ptr_gray[*]}]                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[*].u|din_s1}]                                                                                                       ;              ;             ;         ;
; set_max_skew ; 7.702 ; 8.000         ; 0.298       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|out_rd_ptr_gray[*]}]                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[*].u|din_s1}]                                                                                                       ;              ;             ;         ;
; set_max_skew ; 7.720 ; 8.000         ; 0.280       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[*]}]                                                                                                       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[*].u|din_s1}]                                                                                                      ;              ;             ;         ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 100C Model Net Delay Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; Name          ; Slack  ; Required ; Actual ; From                                                                                                                                                                                                                     ; To                                                                                                                                                                                                                             ; Type ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; set_net_delay ; 1.902  ; 2.736    ; 0.834  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]                  ; max  ;
; set_net_delay ; 2.301  ; 2.736    ; 0.435  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]              ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]     ; max  ;
; set_net_delay ; 2.491  ; 2.736    ; 0.245  ; [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}]                                                                                                                                                                   ; [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]                                                                                                              ; max  ;
; set_net_delay ; 2.501  ; 2.736    ; 0.235  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}] ; max  ;
; set_net_delay ; 2.510  ; 3.200    ; 0.690  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.536  ; 3.200    ; 0.664  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.545  ; 3.200    ; 0.655  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.648  ; 4.000    ; 1.352  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                          ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                          ; max  ;
; set_net_delay ; 2.712  ; 3.200    ; 0.488  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.715  ; 3.200    ; 0.485  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 2.734  ; 3.001    ; 0.267  ; [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}]                                                                                                                                                                    ; [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]                                                                                                             ; max  ;
; set_net_delay ; 2.751  ; 3.200    ; 0.449  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.793  ; 3.200    ; 0.407  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.807  ; 3.200    ; 0.393  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                             ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 2.855  ; 3.200    ; 0.345  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                 ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 2.856  ; 3.200    ; 0.344  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.871  ; 3.200    ; 0.329  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.877  ; 3.200    ; 0.323  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                                                   ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 2.930  ; 4.000    ; 1.070  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 2.933  ; 4.000    ; 1.067  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 3.077  ; 4.000    ; 0.923  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.142  ; 4.000    ; 0.858  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.182  ; 4.000    ; 0.818  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.220  ; 4.000    ; 0.780  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]              ; max  ;
; set_net_delay ; 3.223  ; 4.000    ; 0.777  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.244  ; 4.000    ; 0.756  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.251  ; 4.000    ; 0.749  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.274  ; 4.000    ; 0.726  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 3.444  ; 4.000    ; 0.556  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.460  ; 4.000    ; 0.540  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]     ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]     ; max  ;
; set_net_delay ; 3.517  ; 4.000    ; 0.483  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 3.524  ; 4.000    ; 0.476  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.542  ; 4.000    ; 0.458  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.569  ; 4.000    ; 0.431  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                             ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.585  ; 4.000    ; 0.415  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.619  ; 4.000    ; 0.381  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.646  ; 4.000    ; 0.354  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.647  ; 4.000    ; 0.353  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                        ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 3.670  ; 4.000    ; 0.330  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.700  ; 4.000    ; 0.300  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.709  ; 4.000    ; 0.291  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                                                          ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.718  ; 4.000    ; 0.282  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.774  ; 4.000    ; 0.226  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]          ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}] ; max  ;
; set_net_delay ; 6.028  ; 8.000    ; 1.972  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 6.293  ; 8.000    ; 1.707  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 6.838  ; 8.000    ; 1.162  ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped}]                                                                               ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer|din_s1}]                                                                               ; max  ;
; set_net_delay ; 7.322  ; 8.000    ; 0.678  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.402  ; 8.000    ; 0.598  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.588  ; 8.000    ; 0.412  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.670  ; 8.000    ; 0.330  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 30.839 ; 32.000   ; 1.161  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]                                                   ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                          ; max  ;
; set_net_delay ; 30.916 ; 32.000   ; 1.084  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 31.104 ; 32.000   ; 0.896  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 31.154 ; 32.000   ; 0.846  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 31.297 ; 32.000   ; 0.703  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]                                                       ; max  ;
; set_net_delay ; 31.541 ; 32.000   ; 0.459  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 75.502 ; 80.000   ; 4.498  ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_data_toggle}]                                                                                        ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1}]                                                                               ; max  ;
; set_net_delay ; 79.232 ; 80.000   ; 0.768  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_buffer*}]                                                                                            ; max  ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+


-----------------------------------------------
; Fast 900mV 100C Model Metastability Summary ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 403
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.300
Worst Case Available Settling Time: 3.541 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 0C Model Setup Summary                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.803  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 1.462  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 1.465  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 1.477  ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1.613  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 1.615  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.632  ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 1.633  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1.645  ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 1.907  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 1.970  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 2.129  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 2.151  ; 0.000         ;
; ETH_RefClk                                                                                                         ; 2.690  ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 2.696  ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 2.739  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 2.958  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 2.993  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 3.044  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 3.099  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 3.141  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 3.197  ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 3.325  ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 3.331  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 4.408  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 4.695  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 5.647  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 5.804  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 5.865  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 5.943  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 6.008  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 6.521  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 6.622  ; 0.000         ;
; fspi_sclk                                                                                                          ; 6.686  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 6.804  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 7.012  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 7.197  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 7.417  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 7.553  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 7.777  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 8.369  ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 11.816 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 18.943 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 19.530 ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 23.821 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 43.843 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 0C Model Hold Summary                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                              ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.011 ; 0.000         ;
; SYS_RefClk                                                                                                         ; 0.012 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.013 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.013 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.014 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 0.015 ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.015 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.016 ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.018 ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 0.018 ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 0.019 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.019 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.019 ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 0.019 ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.019 ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 0.020 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 0.020 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 0.021 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.021 ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 0.022 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.023 ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 0.023 ; 0.000         ;
; ETH_RefClk                                                                                                         ; 0.024 ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 0.025 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 0.080 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.084 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 0.086 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 0.087 ; 0.000         ;
; fspi_sclk                                                                                                          ; 0.092 ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 0.093 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 0.105 ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 0.118 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 0.143 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 0.355 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 0.493 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 0.505 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 0.563 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 0.587 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 0.632 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 0.705 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 0.725 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 0.751 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 0.908 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 1.047 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 1.095 ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 6.329 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 0C Model Recovery Summary                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1.609  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 2.022  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 2.196  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 2.202  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 2.680  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 3.285  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 3.318  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 3.363  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 3.382  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 3.422  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 3.512  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 4.026  ; 0.000         ;
; SYS_RefClk                                                                                                         ; 4.948  ; 0.000         ;
; fspi_sclk                                                                                                          ; 6.552  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 6.885  ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 7.268  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 17.694 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 17.886 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 17.940 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 17.944 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 17.982 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 18.074 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 18.097 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 18.546 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 18.648 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 18.848 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 18.902 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 18.906 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 18.944 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 18.954 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 19.036 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 19.059 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 44.130 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 44.187 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 44.381 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 44.578 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 45.301 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 45.473 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 45.631 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 45.703 ; 0.000         ;
; altera_reserved_tck                                                                                                ; 98.343 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 0C Model Removal Summary                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                              ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+
; SYS_RefClk                                                                                                         ; 0.147  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.153  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.159  ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.161  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.165  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.171  ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.172  ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 0.174  ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 0.192  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.193  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.202  ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.215  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.221  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.243  ; 0.000         ;
; altera_reserved_tck                                                                                                ; 0.530  ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 0.866  ; 0.000         ;
; fspi_sclk                                                                                                          ; 1.327  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 9.075  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 9.089  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 9.190  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 9.214  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 9.241  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 9.256  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 9.445  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 9.594  ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 10.008 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 10.028 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 10.109 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 10.127 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 10.166 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 10.179 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 10.347 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 11.077 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 51.216 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 51.461 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 51.574 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 51.605 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 52.054 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 52.171 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 52.317 ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 52.343 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 0C Model Minimum Pulse Width Summary                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                                              ; Slack   ; End Point TNS ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+
; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; 0.093   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; 0.124   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; 0.160   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; 0.200   ; 0.000         ;
; DDR4A_DQS_P[2]_IN                                                                                                  ; 0.204   ; 0.000         ;
; DDR4A_DQS_P[3]_IN                                                                                                  ; 0.204   ; 0.000         ;
; DDR4A_DQS_P[4]_IN                                                                                                  ; 0.204   ; 0.000         ;
; DDR4A_DQS_P[5]_IN                                                                                                  ; 0.204   ; 0.000         ;
; DDR4B_DQS_P[2]_IN                                                                                                  ; 0.204   ; 0.000         ;
; DDR4B_DQS_P[3]_IN                                                                                                  ; 0.204   ; 0.000         ;
; DDR4B_DQS_P[4]_IN                                                                                                  ; 0.204   ; 0.000         ;
; DDR4B_DQS_P[5]_IN                                                                                                  ; 0.204   ; 0.000         ;
; DDR4A_DQS_P[0]_IN                                                                                                  ; 0.205   ; 0.000         ;
; DDR4A_DQS_P[1]_IN                                                                                                  ; 0.205   ; 0.000         ;
; DDR4A_DQS_P[6]_IN                                                                                                  ; 0.205   ; 0.000         ;
; DDR4A_DQS_P[7]_IN                                                                                                  ; 0.205   ; 0.000         ;
; DDR4B_DQS_P[0]_IN                                                                                                  ; 0.205   ; 0.000         ;
; DDR4B_DQS_P[1]_IN                                                                                                  ; 0.205   ; 0.000         ;
; DDR4B_DQS_P[6]_IN                                                                                                  ; 0.205   ; 0.000         ;
; DDR4B_DQS_P[7]_IN                                                                                                  ; 0.205   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; 0.446   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk                                                                                            ; 0.458   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; 0.461   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; 0.461   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; 0.463   ; 0.000         ;
; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; 0.463   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; 0.463   ; 0.000         ;
; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; 0.463   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; 0.466   ; 0.000         ;
; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; 0.466   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; 0.466   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; 0.466   ; 0.000         ;
; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; 0.466   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.825   ; 0.000         ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; 0.831   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; 0.889   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; 0.889   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; 0.889   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; 0.889   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; 0.889   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; 0.889   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 0.937   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 0.947   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; 0.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; 0.953   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; 0.969   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 1.400   ; 0.000         ;
; ETH_RefClk                                                                                                         ; 1.456   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 1.538   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 1.538   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 1.538   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 1.538   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; 1.548   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; 1.548   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; 1.548   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; 1.548   ; 0.000         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1.558   ; 0.000         ;
; hssi_pll_r_0_outclk0                                                                                               ; 1.588   ; 0.000         ;
; hssi_pll_t_outclk0                                                                                                 ; 1.589   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1.609   ; 0.000         ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; 1.696   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 1.780   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 1.780   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 1.780   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 1.780   ; 0.000         ;
; DDR4_RefClk                                                                                                        ; 1.789   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 1.827   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 1.827   ; 0.000         ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 1.827   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 1.827   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 1.827   ; 0.000         ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 1.827   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 1.876   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 1.876   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 1.876   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 1.876   ; 0.000         ;
; hssi_pll_t_outclk1                                                                                                 ; 1.887   ; 0.000         ;
; hssi_pll_r_0_outclk1                                                                                               ; 1.888   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 1.938   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; 1.941   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 2.177   ; 0.000         ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 2.970   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 3.111   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 3.114   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; 3.934   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 3.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 3.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 3.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 3.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 3.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 3.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 3.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 3.956   ; 0.000         ;
; PCIE_REFCLK                                                                                                        ; 4.675   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 4.681   ; 0.000         ;
; SYS_RefClk                                                                                                         ; 4.689   ; 0.000         ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 4.939   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 4.950   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 4.951   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 4.956   ; 0.000         ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 4.956   ; 0.000         ;
; filtered_sclk_negedge                                                                                              ; 4.979   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 9.988   ; 0.000         ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 19.685  ; 0.000         ;
; flash_oe_clk                                                                                                       ; 19.881  ; 0.000         ;
; altera_reserved_tck                                                                                                ; 49.784  ; 0.000         ;
; fspi_sclk                                                                                                          ; 124.829 ; 0.000         ;
; altera_ts_clk                                                                                                      ; 500.000 ; 0.000         ;
+--------------------------------------------------------------------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 0C Model Max Skew Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+
; Name         ; Slack ; Required Skew ; Actual Skew ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Options ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+
; set_max_skew ; 2.462 ; 2.736         ; 0.274       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}]  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] ;              ;             ;         ;
; set_max_skew ; 2.484 ; 2.736         ; 0.252       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|in_wr_ptr_gray[*]}]  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[*].u|din_s1}] ;              ;             ;         ;
; set_max_skew ; 2.745 ; 3.001         ; 0.256       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 2.750 ; 3.001         ; 0.251       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}]  ;              ;             ;         ;
; set_max_skew ; 2.761 ; 3.001         ; 0.240       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|out_rd_ptr_gray[*]}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[*].u|din_s1}]  ;              ;             ;         ;
; set_max_skew ; 2.764 ; 3.200         ; 0.436       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.767 ; 3.001         ; 0.234       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 2.778 ; 3.001         ; 0.223       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 2.780 ; 3.001         ; 0.221       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 2.818 ; 3.200         ; 0.382       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.920 ; 3.200         ; 0.280       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                   ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                  ;              ;             ;         ;
; set_max_skew ; 2.934 ; 3.200         ; 0.266       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 2.963 ; 3.200         ; 0.237       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.023 ; 3.200         ; 0.177       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                                     ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                    ;              ;             ;         ;
; set_max_skew ; 3.362 ; 4.000         ; 0.638       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.397 ; 4.000         ; 0.603       ; [get_keepers {fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q}]                                                                                                                      ; [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}]                                                                                              ;              ;             ;         ;
; set_max_skew ; 3.542 ; 4.000         ; 0.458       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.588 ; 4.000         ; 0.412       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]            ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                  ;              ;             ;         ;
; set_max_skew ; 3.606 ; 4.000         ; 0.394       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]               ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.624 ; 4.000         ; 0.376       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 3.631 ; 4.000         ; 0.369       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 3.634 ; 4.000         ; 0.366       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|out_rd_ptr_gray[*]}]   ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[*].u|din_s1}]    ;              ;             ;         ;
; set_max_skew ; 3.643 ; 4.000         ; 0.357       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                      ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                     ;              ;             ;         ;
; set_max_skew ; 3.661 ; 4.000         ; 0.339       ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                    ;              ;             ;         ;
; set_max_skew ; 3.662 ; 4.000         ; 0.338       ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|in_wr_ptr_gray[*]}]    ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|write_crosser|sync[*].u|din_s1}]   ;              ;             ;         ;
; set_max_skew ; 3.682 ; 4.000         ; 0.318       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}]                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}]                              ;              ;             ;         ;
; set_max_skew ; 3.687 ; 4.000         ; 0.313       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*]}]                              ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[*].u|din_s1}]                               ;              ;             ;         ;
; set_max_skew ; 7.644 ; 8.000         ; 0.356       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}]                              ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}]                               ;              ;             ;         ;
; set_max_skew ; 7.654 ; 8.000         ; 0.346       ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*]}]                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[*].u|din_s1}]                              ;              ;             ;         ;
; set_max_skew ; 7.705 ; 8.000         ; 0.295       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|in_wr_ptr_gray[*]}]                                                                                                       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[*].u|din_s1}]                                                                                                      ;              ;             ;         ;
; set_max_skew ; 7.735 ; 8.000         ; 0.265       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|out_rd_ptr_gray[*]}]                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[*].u|din_s1}]                                                                                                       ;              ;             ;         ;
; set_max_skew ; 7.747 ; 8.000         ; 0.253       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|out_rd_ptr_gray[*]}]                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[*].u|din_s1}]                                                                                                       ;              ;             ;         ;
; set_max_skew ; 7.750 ; 8.000         ; 0.250       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[*]}]                                                                                                       ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[*].u|din_s1}]                                                                                                      ;              ;             ;         ;
+--------------+-------+---------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 900mV 0C Model Net Delay Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; Name          ; Slack  ; Required ; Actual ; From                                                                                                                                                                                                                     ; To                                                                                                                                                                                                                             ; Type ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; set_net_delay ; 2.023  ; 2.736    ; 0.713  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]                  ; max  ;
; set_net_delay ; 2.371  ; 2.736    ; 0.365  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]              ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]     ; max  ;
; set_net_delay ; 2.541  ; 2.736    ; 0.195  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}] ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}] ; max  ;
; set_net_delay ; 2.563  ; 2.736    ; 0.173  ; [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}]                                                                                                                                                                   ; [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]                                                                                                              ; max  ;
; set_net_delay ; 2.625  ; 3.200    ; 0.575  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.625  ; 3.200    ; 0.575  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.670  ; 3.200    ; 0.530  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.791  ; 3.200    ; 0.409  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.793  ; 3.200    ; 0.407  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 2.811  ; 3.001    ; 0.190  ; [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}]                                                                                                                                                                    ; [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]                                                                                                             ; max  ;
; set_net_delay ; 2.843  ; 3.200    ; 0.357  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.849  ; 3.200    ; 0.351  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                             ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 2.869  ; 4.000    ; 1.131  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                          ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                          ; max  ;
; set_net_delay ; 2.874  ; 3.200    ; 0.326  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.921  ; 3.200    ; 0.279  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                 ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 2.929  ; 3.200    ; 0.271  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.934  ; 3.200    ; 0.266  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 2.951  ; 3.200    ; 0.249  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                                                   ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.118  ; 4.000    ; 0.882  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 3.142  ; 4.000    ; 0.858  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 3.239  ; 4.000    ; 0.761  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.278  ; 4.000    ; 0.722  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.323  ; 4.000    ; 0.677  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.352  ; 4.000    ; 0.648  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]              ; max  ;
; set_net_delay ; 3.356  ; 4.000    ; 0.644  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.381  ; 4.000    ; 0.619  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.390  ; 4.000    ; 0.610  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.393  ; 4.000    ; 0.607  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 3.523  ; 4.000    ; 0.477  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                              ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.559  ; 4.000    ; 0.441  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]     ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]     ; max  ;
; set_net_delay ; 3.590  ; 4.000    ; 0.410  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 3.611  ; 4.000    ; 0.389  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.636  ; 4.000    ; 0.364  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.649  ; 4.000    ; 0.351  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                             ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.664  ; 4.000    ; 0.336  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.668  ; 4.000    ; 0.332  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.700  ; 4.000    ; 0.300  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 3.723  ; 4.000    ; 0.277  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                        ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                 ; max  ;
; set_net_delay ; 3.738  ; 4.000    ; 0.262  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.758  ; 4.000    ; 0.242  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                           ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.766  ; 4.000    ; 0.234  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]                                                                          ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]                                                                   ; max  ;
; set_net_delay ; 3.779  ; 4.000    ; 0.221  ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]                                    ; [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]                                    ; max  ;
; set_net_delay ; 3.813  ; 4.000    ; 0.187  ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]          ; [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}] ; max  ;
; set_net_delay ; 6.388  ; 8.000    ; 1.612  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 6.613  ; 8.000    ; 1.387  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 7.050  ; 8.000    ; 0.950  ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped}]                                                                               ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer|din_s1}]                                                                               ; max  ;
; set_net_delay ; 7.440  ; 8.000    ; 0.560  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.507  ; 8.000    ; 0.493  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.651  ; 8.000    ; 0.349  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 7.711  ; 8.000    ; 0.289  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 31.056 ; 32.000   ; 0.944  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]                                                   ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                          ; max  ;
; set_net_delay ; 31.126 ; 32.000   ; 0.874  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 31.260 ; 32.000   ; 0.740  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_toggle_flopped}]                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 31.293 ; 32.000   ; 0.707  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]                                                   ; max  ;
; set_net_delay ; 31.428 ; 32.000   ; 0.572  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]                                                       ; max  ;
; set_net_delay ; 31.617 ; 32.000   ; 0.383  ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]                                               ; [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]                                      ; max  ;
; set_net_delay ; 76.168 ; 80.000   ; 3.832  ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_data_toggle}]                                                                                        ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1}]                                                                               ; max  ;
; set_net_delay ; 79.372 ; 80.000   ; 0.628  ; [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]                                                                                                                                                      ; [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_buffer*}]                                                                                            ; max  ;
+---------------+--------+----------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+


---------------------------------------------
; Fast 900mV 0C Model Metastability Summary ;
---------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 403
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.300
Worst Case Available Settling Time: 3.783 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                                                                               ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                                    ; 0.018  ; 0.011 ; 0.283    ; 0.147   ; 0.092               ;
;  DDR4A_DQS_P[0]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4A_DQS_P[1]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4A_DQS_P[2]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4A_DQS_P[3]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.142               ;
;  DDR4A_DQS_P[4]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.142               ;
;  DDR4A_DQS_P[5]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4A_DQS_P[6]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4A_DQS_P[7]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4B_DQS_P[0]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4B_DQS_P[1]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4B_DQS_P[2]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4B_DQS_P[3]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.142               ;
;  DDR4B_DQS_P[4]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.142               ;
;  DDR4B_DQS_P[5]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4B_DQS_P[6]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4B_DQS_P[7]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.143               ;
;  DDR4_RefClk                                                                                                        ; 2.223  ; 0.020 ; 2.863    ; 0.192   ; 1.697               ;
;  ETH_RefClk                                                                                                         ; 2.305  ; 0.024 ; N/A      ; N/A     ; 1.227               ;
;  PCIE_REFCLK                                                                                                        ; 0.578  ; 0.018 ; 4.899    ; 0.174   ; 4.561               ;
;  SYS_RefClk                                                                                                         ; 1.535  ; 0.012 ; 1.953    ; 0.147   ; 4.523               ;
;  altera_reserved_tck                                                                                                ; 40.287 ; 0.015 ; 97.226   ; 0.530   ; 49.784              ;
;  altera_ts_clk                                                                                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 500.000             ;
;  filtered_sclk_negedge                                                                                              ; 19.572 ; 0.019 ; 1.930    ; 0.866   ; 4.930               ;
;  flash_oe_clk                                                                                                       ; N/A    ; N/A   ; N/A      ; N/A     ; 19.859              ;
;  fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.018  ; 0.013 ; 1.301    ; 0.153   ; 1.281               ;
;  fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.160               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; N/A    ; N/A   ; N/A      ; N/A     ; 0.092               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 3.432  ; 0.705 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; N/A    ; N/A   ; N/A      ; N/A     ; 1.456               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 2.294  ; 0.019 ; 2.940    ; 0.159   ; 1.744               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 5.662  ; 0.020 ; N/A      ; N/A     ; 3.092               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; N/A    ; N/A   ; 42.213   ; 51.574  ; 1.406               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; N/A    ; N/A   ; 39.828   ; 52.317  ; 1.573               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 5.547  ; 0.021 ; N/A      ; N/A     ; 3.106               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 3.198  ; 0.563 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; N/A    ; N/A   ; N/A      ; N/A     ; 1.456               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 2.532  ; 0.023 ; 3.036    ; 0.202   ; 1.744               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; N/A    ; N/A   ; 41.854   ; 51.605  ; 1.406               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; N/A    ; N/A   ; 39.729   ; 52.343  ; 1.573               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 3.269  ; 0.493 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; N/A    ; N/A   ; N/A      ; N/A     ; 1.456               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 2.439  ; 0.019 ; 2.948    ; 0.221   ; 1.744               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; N/A    ; N/A   ; 42.453   ; 51.461  ; 1.406               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; N/A    ; N/A   ; 40.421   ; 52.171  ; 1.573               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 4.357  ; 1.047 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; N/A    ; N/A   ; N/A      ; N/A     ; 1.456               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 2.305  ; 0.021 ; 2.859    ; 0.243   ; 1.744               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; N/A    ; N/A   ; 42.349   ; 51.216  ; 1.406               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; N/A    ; N/A   ; 40.022   ; 52.054  ; 1.573               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 7.409  ; 0.355 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 1.837               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.826               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; N/A    ; N/A   ; 16.446   ; 11.077  ; 4.825               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; N/A    ; N/A   ; 16.776   ; 9.383   ; 0.807               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 3.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 6.426  ; 0.505 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 1.837               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.826               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; N/A    ; N/A   ; 14.897   ; 10.166  ; 4.839               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; N/A    ; N/A   ; 16.778   ; 8.782   ; 0.807               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 3.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 6.012  ; 0.587 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 1.837               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.826               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; N/A    ; N/A   ; 15.202   ; 10.028  ; 4.839               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; N/A    ; N/A   ; 17.083   ; 8.473   ; 0.807               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 3.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 5.695  ; 0.632 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 1.837               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.826               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; N/A    ; N/A   ; 15.221   ; 10.008  ; 4.839               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; N/A    ; N/A   ; 17.102   ; 8.470   ; 0.807               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 3.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 5.473  ; 0.725 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 1.837               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.826               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; N/A    ; N/A   ; 14.926   ; 10.109  ; 4.839               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; N/A    ; N/A   ; 16.807   ; 8.730   ; 0.807               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 3.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 5.231  ; 0.751 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 1.837               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.826               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; N/A    ; N/A   ; 14.882   ; 10.127  ; 4.839               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; N/A    ; N/A   ; 16.763   ; 8.768   ; 0.807               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 3.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 4.946  ; 1.095 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 1.837               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.826               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; N/A    ; N/A   ; 14.760   ; 10.179  ; 4.839               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; N/A    ; N/A   ; 16.641   ; 8.835   ; 0.807               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 3.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 4.434  ; 0.908 ; N/A      ; N/A     ; 4.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 1.837               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.826               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; N/A    ; N/A   ; 14.223   ; 10.347  ; 4.839               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; N/A    ; N/A   ; 16.104   ; 9.306   ; 0.807               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 3.856               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.879               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 0.477  ; 0.143 ; N/A      ; N/A     ; 1.806               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; N/A    ; N/A   ; N/A      ; N/A     ; 0.880               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.838               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.838               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.838               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.838               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.838               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.838               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.838               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.838               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.124               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.494  ; 0.076 ; N/A      ; N/A     ; 0.574               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; N/A    ; N/A   ; N/A      ; N/A     ; 3.792               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.828               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.828               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.828               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.828               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.828               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.828               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.828               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.828               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.200               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.101  ; 0.011 ; 0.438    ; 0.164   ; 1.436               ;
;  fspi_sclk                                                                                                          ; 4.764  ; 0.092 ; 4.529    ; 1.327   ; 124.797             ;
;  hssi_pll_r_0_outclk0                                                                                               ; 2.315  ; 0.019 ; N/A      ; N/A     ; 1.546               ;
;  hssi_pll_r_0_outclk1                                                                                               ; 2.944  ; 0.023 ; N/A      ; N/A     ; 1.852               ;
;  hssi_pll_t_outclk0                                                                                                 ; 2.357  ; 0.022 ; N/A      ; N/A     ; 1.554               ;
;  hssi_pll_t_outclk1                                                                                                 ; 2.986  ; 0.018 ; N/A      ; N/A     ; 1.863               ;
;  mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 1.161  ; 0.019 ; 2.055    ; 0.172   ; 2.888               ;
;  mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.198  ; 0.015 ; 0.283    ; 0.161   ; 1.477               ;
;  mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.773               ;
;  mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.773               ;
;  mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.773               ;
;  mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 0.605  ; 0.118 ; N/A      ; N/A     ; 1.714               ;
;  mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 0.082  ; 0.105 ; N/A      ; N/A     ; 1.714               ;
;  mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 0.029  ; 0.080 ; N/A      ; N/A     ; 1.714               ;
;  mem|ddr4a|ddr4a_vco_clk                                                                                            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.437               ;
;  mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.464               ;
;  mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.464               ;
;  mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.432               ;
;  mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.433               ;
;  mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.432               ;
;  mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.773               ;
;  mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.773               ;
;  mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.773               ;
;  mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 0.081  ; 0.086 ; N/A      ; N/A     ; 1.714               ;
;  mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 0.074  ; 0.087 ; N/A      ; N/A     ; 1.714               ;
;  mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 0.274  ; 0.093 ; N/A      ; N/A     ; 1.714               ;
;  mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.464               ;
;  mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.464               ;
;  mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.464               ;
;  mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.432               ;
;  mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.433               ;
;  mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.432               ;
;  mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.429               ;
;  pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 10.208 ; 6.329 ; N/A      ; N/A     ; 4.847               ;
;  u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.304  ; 0.014 ; 1.169    ; 0.165   ; 4.560               ;
;  u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.219  ; 0.013 ; 0.569    ; 0.171   ; 2.035               ;
;  u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 18.260 ; 0.016 ; 2.496    ; 0.215   ; 19.582              ;
;  u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 19.114 ; 0.025 ; N/A      ; N/A     ; 9.931               ;
;  vl_qph_user_clk_clkpsc_clk0                                                                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 1.612               ;
;  vl_qph_user_clk_clkpsc_clk1                                                                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.777               ;
; Design-wide TNS                                                                                                     ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  DDR4A_DQS_P[0]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4A_DQS_P[1]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4A_DQS_P[2]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4A_DQS_P[3]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4A_DQS_P[4]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4A_DQS_P[5]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4A_DQS_P[6]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4A_DQS_P[7]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4B_DQS_P[0]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4B_DQS_P[1]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4B_DQS_P[2]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4B_DQS_P[3]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4B_DQS_P[4]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4B_DQS_P[5]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4B_DQS_P[6]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4B_DQS_P[7]_IN                                                                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  DDR4_RefClk                                                                                                        ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  ETH_RefClk                                                                                                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PCIE_REFCLK                                                                                                        ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  SYS_RefClk                                                                                                         ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                                                                                                ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_ts_clk                                                                                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  filtered_sclk_negedge                                                                                              ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  flash_oe_clk                                                                                                       ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fspi_sclk                                                                                                          ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  hssi_pll_r_0_outclk0                                                                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  hssi_pll_r_0_outclk1                                                                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  hssi_pll_t_outclk0                                                                                                 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  hssi_pll_t_outclk1                                                                                                 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_vco_clk                                                                                            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  vl_qph_user_clk_clkpsc_clk0                                                                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  vl_qph_user_clk_clkpsc_clk1                                                                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------+-------------------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard            ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+-------------------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DDR4A_RESET_L       ; 1.2 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_RESET_L       ; 1.2 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(0)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(1)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(2)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(3)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(4)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(5)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(6)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(7)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(8)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(9)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(10)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(11)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(12)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(13)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(14)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(15)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_A(16)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_ACT_L         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_BA(0)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_BA(1)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_BG            ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_CKE           ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_CS_L          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_ODT           ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_CK_P          ; Differential 1.2-V SSTL ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_CK_N          ; Differential 1.2-V SSTL ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_PAR           ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(0)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(1)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(2)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(3)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(4)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(5)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(6)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(7)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(8)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(9)          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(10)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(11)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(12)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(13)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(14)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(15)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_A(16)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_ACT_L         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_BA(0)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_BA(1)         ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_BG            ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_CKE           ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_CS_L          ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_ODT           ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_CK_P          ; Differential 1.2-V SSTL ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_CK_N          ; Differential 1.2-V SSTL ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_PAR           ; SSTL-12                 ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 25 Ohm        ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_L_0             ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_L_1             ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_L_2             ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_L_3             ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FPGA_I2C_MASTER_L   ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MACID_WP            ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QSFP1_LP            ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QSFP1_RST_L         ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fcomp_l             ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MACID_SCL           ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MACID_SDA           ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(0)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(1)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(2)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(3)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(4)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(5)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(6)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(7)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(8)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(9)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(10)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(11)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(12)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(13)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(14)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(15)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(16)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(17)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(18)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(19)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(20)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(21)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(22)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(23)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(24)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(25)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(26)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(27)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(28)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(29)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(30)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(31)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(32)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(33)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(34)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(35)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(36)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(37)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(38)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(39)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(40)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(41)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(42)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(43)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(44)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(45)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(46)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(47)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(48)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(49)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(50)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(51)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(52)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(53)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(54)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(55)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(56)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(57)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(58)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(59)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(60)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(61)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(62)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQ(63)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_P(0)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_P(1)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_P(2)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_P(3)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_P(4)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_P(5)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_P(6)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_P(7)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_N(0)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_N(1)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_N(2)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_N(3)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_N(4)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_N(5)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_N(6)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DQS_N(7)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4A_DBI_L(0)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DBI_L(1)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DBI_L(2)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DBI_L(3)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DBI_L(4)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DBI_L(5)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DBI_L(6)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4A_DBI_L(7)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(0)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(1)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(2)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(3)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(4)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(5)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(6)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(7)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(8)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(9)         ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(10)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(11)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(12)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(13)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(14)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(15)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(16)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(17)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(18)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(19)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(20)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(21)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(22)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(23)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(24)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(25)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(26)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(27)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(28)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(29)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(30)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(31)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(32)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(33)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(34)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(35)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(36)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(37)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(38)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(39)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(40)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(41)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(42)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(43)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(44)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(45)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(46)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(47)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(48)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(49)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(50)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(51)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(52)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(53)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(54)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(55)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(56)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(57)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(58)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(59)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(60)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(61)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(62)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQ(63)        ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_P(0)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_P(1)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_P(2)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_P(3)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_P(4)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_P(5)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_P(6)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_P(7)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_N(0)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_N(1)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_N(2)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_N(3)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_N(4)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_N(5)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_N(6)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DQS_N(7)      ; Differential 1.2-V POD  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; open               ; n/a           ; n/a             ; n/a         ;
; DDR4B_DBI_L(0)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DBI_L(1)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DBI_L(2)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DBI_L(3)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DBI_L(4)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DBI_L(5)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DBI_L(6)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; DDR4B_DBI_L(7)      ; 1.2-V POD               ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; 34 Ohm        ; open            ; open  ; vccio               ; -                  ; n/a           ; n/a             ; n/a         ;
; fspi_miso           ; 1.8 V                   ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+-------------------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------------+
; Input Transition Times                                                           ;
+---------------------+------------------------+-----------------+-----------------+
; Pin                 ; I/O Standard           ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+------------------------+-----------------+-----------------+
; MACID_SCL           ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; MACID_SDA           ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; DDR4A_DQ(0)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(1)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(2)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(3)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(4)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(5)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(6)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(7)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(8)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(9)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(10)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(11)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(12)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(13)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(14)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(15)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(16)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(17)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(18)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(19)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(20)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(21)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(22)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(23)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(24)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(25)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(26)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(27)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(28)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(29)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(30)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(31)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(32)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(33)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(34)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(35)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(36)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(37)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(38)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(39)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(40)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(41)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(42)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(43)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(44)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(45)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(46)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(47)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(48)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(49)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(50)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(51)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(52)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(53)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(54)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(55)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(56)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(57)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(58)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(59)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(60)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(61)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(62)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQ(63)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_P(0)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_P(1)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_P(2)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_P(3)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_P(4)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_P(5)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_P(6)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_P(7)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_N(0)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_N(1)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_N(2)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_N(3)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_N(4)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_N(5)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_N(6)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DQS_N(7)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4A_DBI_L(0)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DBI_L(1)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DBI_L(2)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DBI_L(3)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DBI_L(4)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DBI_L(5)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DBI_L(6)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4A_DBI_L(7)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(0)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(1)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(2)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(3)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(4)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(5)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(6)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(7)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(8)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(9)         ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(10)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(11)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(12)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(13)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(14)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(15)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(16)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(17)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(18)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(19)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(20)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(21)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(22)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(23)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(24)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(25)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(26)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(27)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(28)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(29)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(30)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(31)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(32)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(33)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(34)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(35)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(36)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(37)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(38)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(39)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(40)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(41)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(42)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(43)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(44)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(45)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(46)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(47)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(48)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(49)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(50)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(51)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(52)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(53)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(54)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(55)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(56)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(57)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(58)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(59)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(60)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(61)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(62)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQ(63)        ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_P(0)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_P(1)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_P(2)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_P(3)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_P(4)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_P(5)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_P(6)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_P(7)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_N(0)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_N(1)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_N(2)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_N(3)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_N(4)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_N(5)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_N(6)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DQS_N(7)      ; Differential 1.2-V POD ; 960 ps          ; 960 ps          ;
; DDR4B_DBI_L(0)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DBI_L(1)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DBI_L(2)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DBI_L(3)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DBI_L(4)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DBI_L(5)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DBI_L(6)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; DDR4B_DBI_L(7)      ; 1.2-V POD              ; 960 ps          ; 960 ps          ;
; fspi_miso           ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; SYS_RefClk          ; LVDS                   ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tck ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tdi ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tms ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; DDR4A_ALERT_L       ; 1.2 V                  ; 960 ps          ; 960 ps          ;
; DDR4B_ALERT_L       ; 1.2 V                  ; 960 ps          ; 960 ps          ;
; RZQ_3C              ; 1.2 V                  ; 960 ps          ; 960 ps          ;
; RZQ_3F              ; 1.2 V                  ; 960 ps          ; 960 ps          ;
; PCIE_RESET_N        ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; DDR4_RefClk         ; LVDS                   ; 1440 ps         ; 1440 ps         ;
; ETH_RefClk          ; LVDS                   ; 1440 ps         ; 1440 ps         ;
; fspi_cs_l           ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; fspi_sclk           ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; QSFP1_INT_L         ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; QSFP1_PRS_L         ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; fspi_mosi           ; 1.8 V                  ; 1440 ps         ; 1440 ps         ;
; SYS_RefClk(n)       ; LVDS                   ; 1440 ps         ; 1440 ps         ;
; DDR4_RefClk(n)      ; LVDS                   ; 1440 ps         ; 1440 ps         ;
; ETH_RefClk(n)       ; LVDS                   ; 1440 ps         ; 1440 ps         ;
+---------------------+------------------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 900mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------+-------------------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard            ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+-------------------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DDR4A_RESET_L       ; 1.2 V                   ; 0 s                 ; 0 s                 ; 1.1 V                        ; 2.87e-06 V                   ; 1.16 V              ; -0.0661 V           ; 0.111 V                              ; 0.103 V                              ; 1.35e-10 s                  ; 1.32e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 2.87e-06 V                  ; 1.16 V             ; -0.0661 V          ; 0.111 V                             ; 0.103 V                             ; 1.35e-10 s                 ; 1.32e-10 s                 ; No                        ; No                        ;
; DDR4B_RESET_L       ; 1.2 V                   ; 0 s                 ; 0 s                 ; 1.1 V                        ; 2.87e-06 V                   ; 1.16 V              ; -0.0661 V           ; 0.111 V                              ; 0.103 V                              ; 1.35e-10 s                  ; 1.32e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 2.87e-06 V                  ; 1.16 V             ; -0.0661 V          ; 0.111 V                             ; 0.103 V                             ; 1.35e-10 s                 ; 1.32e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 3.7e-06 V                    ; 1.73 V              ; -0.0751 V           ; 0.178 V                              ; 0.161 V                              ; 1.41e-10 s                  ; 1.39e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 3.7e-06 V                   ; 1.73 V             ; -0.0751 V          ; 0.178 V                             ; 0.161 V                             ; 1.41e-10 s                 ; 1.39e-10 s                 ; No                        ; No                        ;
; DDR4A_A(0)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(1)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(2)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(3)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(4)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(5)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(6)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(7)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(8)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(9)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(10)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(11)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(12)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(13)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(14)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(15)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_A(16)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_ACT_L         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_BA(0)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_BA(1)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_BG            ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_CKE           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_CS_L          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_ODT           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4A_CK_P          ; Differential 1.2-V SSTL ; 0 s                 ; 0 s                 ; 1.1 V                        ; -1.1 V                       ; -                   ; -                   ; -                                    ; -                                    ; 1.33e-10 s                  ; 1.33e-10 s                  ; No                         ; No                         ; 1.1 V                       ; -1.1 V                      ; -                  ; -                  ; -                                   ; -                                   ; 1.33e-10 s                 ; 1.33e-10 s                 ; No                        ; No                        ;
; DDR4A_CK_N          ; Differential 1.2-V SSTL ; 0 s                 ; 0 s                 ; 1.1 V                        ; -1.1 V                       ; -                   ; -                   ; -                                    ; -                                    ; 1.33e-10 s                  ; 1.33e-10 s                  ; No                         ; No                         ; 1.1 V                       ; -1.1 V                      ; -                  ; -                  ; -                                   ; -                                   ; 1.33e-10 s                 ; 1.33e-10 s                 ; No                        ; No                        ;
; DDR4A_PAR           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(0)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(1)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(2)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(3)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(4)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(5)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(6)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(7)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(8)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(9)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(10)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(11)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(12)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(13)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(14)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(15)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_A(16)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_ACT_L         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_BA(0)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_BA(1)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_BG            ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_CKE           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_CS_L          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_ODT           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; DDR4B_CK_P          ; Differential 1.2-V SSTL ; 0 s                 ; 0 s                 ; 1.1 V                        ; -1.1 V                       ; -                   ; -                   ; -                                    ; -                                    ; 1.33e-10 s                  ; 1.33e-10 s                  ; No                         ; No                         ; 1.1 V                       ; -1.1 V                      ; -                  ; -                  ; -                                   ; -                                   ; 1.33e-10 s                 ; 1.33e-10 s                 ; No                        ; No                        ;
; DDR4B_CK_N          ; Differential 1.2-V SSTL ; 0 s                 ; 0 s                 ; 1.1 V                        ; -1.1 V                       ; -                   ; -                   ; -                                    ; -                                    ; 1.33e-10 s                  ; 1.33e-10 s                  ; No                         ; No                         ; 1.1 V                       ; -1.1 V                      ; -                  ; -                  ; -                                   ; -                                   ; 1.33e-10 s                 ; 1.33e-10 s                 ; No                        ; No                        ;
; DDR4B_PAR           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.1 V                        ; 3.15e-06 V                   ; 1.17 V              ; -0.0632 V           ; 0.118 V                              ; 0.115 V                              ; 1.32e-10 s                  ; 1.34e-10 s                  ; No                         ; No                         ; 1.1 V                       ; 3.15e-06 V                  ; 1.17 V             ; -0.0632 V          ; 0.118 V                             ; 0.115 V                             ; 1.32e-10 s                 ; 1.34e-10 s                 ; No                        ; No                        ;
; LED_L_0             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; LED_L_1             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; LED_L_2             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; LED_L_3             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; FPGA_I2C_MASTER_L   ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; MACID_WP            ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; QSFP1_LP            ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; QSFP1_RST_L         ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; fcomp_l             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; MACID_SCL           ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; MACID_SDA           ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; DDR4A_DQ(0)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(1)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(2)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(3)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(4)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(5)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(6)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(7)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(8)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(9)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(10)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(11)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(12)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(13)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(14)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(15)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(16)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(17)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(18)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(19)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(20)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(21)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(22)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(23)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(24)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(25)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(26)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(27)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(28)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(29)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(30)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(31)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(32)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(33)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(34)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(35)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(36)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(37)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(38)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(39)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(40)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(41)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(42)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(43)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(44)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(45)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(46)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(47)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(48)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(49)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(50)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(51)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(52)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(53)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(54)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(55)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(56)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(57)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(58)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(59)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(60)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(61)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(62)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(63)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(0)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(1)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(2)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(3)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(4)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(5)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(6)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(7)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(0)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(1)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(2)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(3)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(4)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(5)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(6)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(7)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(0)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(1)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(2)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(3)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(4)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(5)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(6)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(7)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(0)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(1)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(2)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(3)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(4)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(5)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(6)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(7)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(8)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(9)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(10)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(11)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(12)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(13)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(14)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(15)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(16)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(17)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(18)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(19)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(20)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(21)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(22)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(23)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(24)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(25)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(26)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(27)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(28)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(29)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(30)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(31)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(32)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(33)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(34)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(35)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(36)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(37)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(38)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(39)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(40)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(41)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(42)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(43)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(44)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(45)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(46)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(47)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(48)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(49)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(50)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(51)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(52)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(53)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(54)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(55)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(56)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(57)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(58)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(59)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(60)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(61)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(62)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(63)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(0)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(1)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(2)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(3)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(4)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(5)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(6)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(7)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(0)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(1)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(2)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(3)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(4)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(5)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(6)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(7)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.669 V                      ; -0.669 V                     ; -                   ; -                   ; -                                    ; -                                    ; 7.63e-11 s                  ; 7.63e-11 s                  ; Yes                        ; Yes                        ; 0.669 V                     ; -0.669 V                    ; -                  ; -                  ; -                                   ; -                                   ; 7.63e-11 s                 ; 7.63e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(0)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(1)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(2)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(3)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(4)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(5)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(6)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(7)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.1 V                        ; 0.435 V                      ; 1.11 V              ; 0.387 V             ; 0 V                                  ; 0.001 V                              ; 7.1e-11 s                   ; 7.38e-11 s                  ; Yes                        ; Yes                        ; 1.1 V                       ; 0.435 V                     ; 1.11 V             ; 0.387 V            ; 0 V                                 ; 0.001 V                             ; 7.1e-11 s                  ; 7.38e-11 s                 ; Yes                       ; Yes                       ;
; fspi_miso           ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
+---------------------+-------------------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 900mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------+-------------------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard            ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+-------------------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DDR4A_RESET_L       ; 1.2 V                   ; 0 s                 ; 0 s                 ; 1.26 V                       ; 8.64e-08 V                   ; 1.45 V              ; -0.196 V            ; 0.227 V                              ; 0.245 V                              ; 3.86e-11 s                  ; 3.71e-11 s                  ; No                         ; No                         ; 1.26 V                      ; 8.64e-08 V                  ; 1.45 V             ; -0.196 V           ; 0.227 V                             ; 0.245 V                             ; 3.86e-11 s                 ; 3.71e-11 s                 ; No                        ; No                        ;
; DDR4B_RESET_L       ; 1.2 V                   ; 0 s                 ; 0 s                 ; 1.26 V                       ; 8.64e-08 V                   ; 1.45 V              ; -0.196 V            ; 0.227 V                              ; 0.245 V                              ; 3.86e-11 s                  ; 3.71e-11 s                  ; No                         ; No                         ; 1.26 V                      ; 8.64e-08 V                  ; 1.45 V             ; -0.196 V           ; 0.227 V                             ; 0.245 V                             ; 3.86e-11 s                 ; 3.71e-11 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 2.67e-07 V                   ; 2.04 V              ; -0.174 V            ; 0.277 V                              ; 0.146 V                              ; 5.32e-11 s                  ; 1.16e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 2.67e-07 V                  ; 2.04 V             ; -0.174 V           ; 0.277 V                             ; 0.146 V                             ; 5.32e-11 s                 ; 1.16e-10 s                 ; No                        ; No                        ;
; DDR4A_A(0)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(1)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(2)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(3)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(4)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(5)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(6)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(7)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(8)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(9)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(10)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(11)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(12)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(13)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(14)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(15)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_A(16)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_ACT_L         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_BA(0)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_BA(1)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_BG            ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_CKE           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_CS_L          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_ODT           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_CK_P          ; Differential 1.2-V SSTL ; 0 s                 ; 0 s                 ; 1.26 V                       ; -1.26 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; -1.26 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_CK_N          ; Differential 1.2-V SSTL ; 0 s                 ; 0 s                 ; 1.26 V                       ; -1.26 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; -1.26 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4A_PAR           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(0)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(1)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(2)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(3)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(4)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(5)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(6)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(7)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(8)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(9)          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(10)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(11)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(12)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(13)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(14)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(15)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_A(16)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_ACT_L         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_BA(0)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_BA(1)         ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_BG            ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_CKE           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_CS_L          ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_ODT           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_CK_P          ; Differential 1.2-V SSTL ; 0 s                 ; 0 s                 ; 1.26 V                       ; -1.26 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; -1.26 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_CK_N          ; Differential 1.2-V SSTL ; 0 s                 ; 0 s                 ; 1.26 V                       ; -1.26 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; -1.26 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; DDR4B_PAR           ; SSTL-12                 ; 0 s                 ; 0 s                 ; 1.26 V                       ; 1.54e-07 V                   ; 1.35 V              ; -0.103 V            ; 0.139 V                              ; 0.163 V                              ; 1.31e-10 s                  ; 1.31e-10 s                  ; No                         ; No                         ; 1.26 V                      ; 1.54e-07 V                  ; 1.35 V             ; -0.103 V           ; 0.139 V                             ; 0.163 V                             ; 1.31e-10 s                 ; 1.31e-10 s                 ; No                        ; No                        ;
; LED_L_0             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; LED_L_1             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; LED_L_2             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; LED_L_3             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; FPGA_I2C_MASTER_L   ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; MACID_WP            ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; QSFP1_LP            ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; QSFP1_RST_L         ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; fcomp_l             ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; MACID_SCL           ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; MACID_SDA           ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
; DDR4A_DQ(0)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(1)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(2)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(3)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(4)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(5)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(6)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(7)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(8)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(9)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(10)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(11)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(12)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(13)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(14)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(15)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(16)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(17)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(18)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(19)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(20)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(21)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(22)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(23)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(24)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(25)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(26)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(27)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(28)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(29)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(30)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(31)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(32)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(33)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(34)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(35)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(36)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(37)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(38)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(39)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(40)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(41)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(42)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(43)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(44)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(45)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(46)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(47)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(48)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(49)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(50)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(51)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(52)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(53)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(54)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(55)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(56)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(57)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(58)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(59)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(60)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(61)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(62)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQ(63)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(0)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(1)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(2)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(3)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(4)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(5)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(6)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_P(7)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(0)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(1)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(2)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(3)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(4)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(5)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(6)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DQS_N(7)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(0)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(1)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(2)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(3)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(4)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(5)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(6)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4A_DBI_L(7)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(0)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(1)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(2)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(3)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(4)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(5)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(6)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(7)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(8)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(9)         ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(10)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(11)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(12)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(13)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(14)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(15)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(16)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(17)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(18)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(19)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(20)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(21)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(22)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(23)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(24)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(25)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(26)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(27)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(28)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(29)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(30)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(31)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(32)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(33)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(34)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(35)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(36)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(37)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(38)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(39)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(40)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(41)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(42)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(43)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(44)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(45)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(46)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(47)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(48)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(49)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(50)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(51)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(52)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(53)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(54)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(55)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(56)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(57)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(58)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(59)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(60)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(61)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(62)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQ(63)        ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(0)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(1)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(2)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(3)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(4)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(5)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(6)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_P(7)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(0)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(1)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(2)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(3)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(4)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(5)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(6)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DQS_N(7)      ; Differential 1.2-V POD  ; 0 s                 ; 0 s                 ; 0.821 V                      ; -0.821 V                     ; -                   ; -                   ; -                                    ; -                                    ; 6.83e-11 s                  ; 6.83e-11 s                  ; Yes                        ; Yes                        ; 0.821 V                     ; -0.821 V                    ; -                  ; -                  ; -                                   ; -                                   ; 6.83e-11 s                 ; 6.83e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(0)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(1)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(2)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(3)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(4)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(5)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(6)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; DDR4B_DBI_L(7)      ; 1.2-V POD               ; 0 s                 ; 0 s                 ; 1.26 V                       ; 0.439 V                      ; 1.27 V              ; 0.369 V             ; 0 V                                  ; 0.001 V                              ; 6.44e-11 s                  ; 6.92e-11 s                  ; Yes                        ; Yes                        ; 1.26 V                      ; 0.439 V                     ; 1.27 V             ; 0.369 V            ; 0 V                                 ; 0.001 V                             ; 6.44e-11 s                 ; 6.92e-11 s                 ; Yes                       ; Yes                       ;
; fspi_miso           ; 1.8 V                   ; 0 s                 ; 0 s                 ; 1.89 V                       ; 3.2e-07 V                    ; 2 V                 ; -0.181 V            ; 0.163 V                              ; 0.18 V                               ; 1.29e-10 s                  ; 1.22e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 3.2e-07 V                   ; 2 V                ; -0.181 V           ; 0.163 V                             ; 0.18 V                              ; 1.29e-10 s                 ; 1.22e-10 s                 ; No                        ; No                        ;
+---------------------+-------------------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+------------+------------+----------+
; From Clock                                                                                                         ; To Clock                                                                                                           ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+------------+------------+----------+
; altera_reserved_tck                                                                                                ; altera_reserved_tck                                                                                                ; 7071       ; 0          ; 43         ; 2        ;
; SYS_RefClk                                                                                                         ; altera_reserved_tck                                                                                                ; false path ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; altera_reserved_tck                                                                                                ; false path ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; altera_reserved_tck                                                                                                ; false path ; 0          ; 0          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                        ; 258        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_vco_clk                                                                                            ; DDR4_RefClk                                                                                                        ; 0          ; 4          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 88         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 88         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; DDR4_RefClk                                                                                                        ; 10         ; 10         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; DDR4_RefClk                                                                                                        ; 12         ; 12         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; DDR4_RefClk                                                                                                        ; 8          ; 8          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 4          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 88         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 88         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; DDR4_RefClk                                                                                                        ; 10         ; 10         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; DDR4_RefClk                                                                                                        ; 12         ; 12         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; DDR4_RefClk                                                                                                        ; 8          ; 8          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[0]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[1]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[2]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[3]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[4]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[5]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[6]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[7]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[0]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[1]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[2]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[3]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[4]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[5]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[6]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[7]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; ETH_RefClk                                                                                                         ; ETH_RefClk                                                                                                         ; 22         ; 0          ; 0          ; 0        ;
; filtered_sclk_negedge                                                                                              ; filtered_sclk_negedge                                                                                              ; 46         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; filtered_sclk_negedge                                                                                              ; 2          ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; flash_oe_clk                                                                                                       ; false path ; 0          ; false path ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 350995     ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; false path ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; 2          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 25         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 285        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 22         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 22         ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 25         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 256        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; false path ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 25         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 256        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; false path ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 25         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 252        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; false path ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 44         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 42         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 297        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 48         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 48         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 382        ; 1          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 389321     ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 43         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1          ; 0          ; 0          ; 0        ;
; fspi_sclk                                                                                                          ; fspi_sclk                                                                                                          ; 63         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fspi_sclk                                                                                                          ; 81         ; 0          ; 0          ; 0        ;
; hssi_pll_r_0_outclk0                                                                                               ; hssi_pll_r_0_outclk0                                                                                               ; 22         ; 0          ; 0          ; 0        ;
; hssi_pll_r_0_outclk1                                                                                               ; hssi_pll_r_0_outclk1                                                                                               ; 22         ; 0          ; 0          ; 0        ;
; hssi_pll_t_outclk0                                                                                                 ; hssi_pll_t_outclk0                                                                                                 ; 22         ; 0          ; 0          ; 0        ;
; hssi_pll_t_outclk1                                                                                                 ; hssi_pll_t_outclk1                                                                                                 ; 22         ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 1194       ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; false path ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 324624     ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 653        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 656        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 256        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 256        ; 0          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 654        ; 0          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 691        ; 0          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 256        ; 0          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 288        ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 31         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 31         ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 117        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 576        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 576        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; 3          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; 4          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; 4          ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 182        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 608        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 608        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; 3          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; 4          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; 4          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; PCIE_REFCLK                                                                                                        ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK                                                                                                        ; 275678     ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 1          ; 32         ; 0          ; 0        ;
; altera_reserved_tck                                                                                                ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; ETH_RefClk                                                                                                         ; SYS_RefClk                                                                                                         ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; SYS_RefClk                                                                                                         ; 12         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; SYS_RefClk                                                                                                         ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; SYS_RefClk                                                                                                         ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; SYS_RefClk                                                                                                         ; 12         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; SYS_RefClk                                                                                                         ; 12         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; SYS_RefClk                                                                                                         ; 12         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; hssi_pll_r_0_outclk0                                                                                               ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; hssi_pll_r_0_outclk1                                                                                               ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; hssi_pll_t_outclk0                                                                                                 ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; hssi_pll_t_outclk1                                                                                                 ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; SYS_RefClk                                                                                                         ; 45902      ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; SYS_RefClk                                                                                                         ; 64         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; SYS_RefClk                                                                                                         ; 2          ; 0          ; 0          ; 0        ;
; altera_reserved_tck                                                                                                ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; false path ; false path ; 0          ; 0        ;
; filtered_sclk_negedge                                                                                              ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 31         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 64         ; 0          ; 0          ; 0        ;
; fspi_sclk                                                                                                          ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 3          ; 1          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 36         ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 66         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 6406247    ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 68         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 9753       ; 0          ; 0          ; 0        ;
; flash_oe_clk                                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; false path ; false path ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 110        ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 45783      ; 8          ; 111        ; 105      ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 2          ; 0          ; 0          ; 0        ;
; altera_reserved_tck                                                                                                ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; false path ; 0          ; 0          ; 0        ;
; altera_ts_clk                                                                                                      ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; false path ; false path ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1          ; 0          ; 0          ; 0        ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 3          ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 581        ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 41587      ; 32         ; 33         ; 0        ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1          ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1          ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; vl_qph_user_clk_clkpsc_clk0                                                                                        ; 10         ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; vl_qph_user_clk_clkpsc_clk0                                                                                        ; false path ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; vl_qph_user_clk_clkpsc_clk1                                                                                        ; false path ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; vl_qph_user_clk_clkpsc_clk1                                                                                        ; 10         ; 0          ; 0          ; 0        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+------------+------------+----------+
; From Clock                                                                                                         ; To Clock                                                                                                           ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+------------+------------+----------+
; altera_reserved_tck                                                                                                ; altera_reserved_tck                                                                                                ; 7071       ; 0          ; 43         ; 2        ;
; SYS_RefClk                                                                                                         ; altera_reserved_tck                                                                                                ; false path ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; altera_reserved_tck                                                                                                ; false path ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; altera_reserved_tck                                                                                                ; false path ; 0          ; 0          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                        ; 258        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_vco_clk                                                                                            ; DDR4_RefClk                                                                                                        ; 0          ; 4          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 88         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 88         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; DDR4_RefClk                                                                                                        ; 10         ; 10         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; DDR4_RefClk                                                                                                        ; 12         ; 12         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; DDR4_RefClk                                                                                                        ; 8          ; 8          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 4          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 88         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; DDR4_RefClk                                                                                                        ; 0          ; 88         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; DDR4_RefClk                                                                                                        ; 10         ; 10         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; DDR4_RefClk                                                                                                        ; 12         ; 12         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; DDR4_RefClk                                                                                                        ; 8          ; 8          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; DDR4_RefClk                                                                                                        ; 22         ; 22         ; 0          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[0]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[1]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[2]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[3]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[4]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[5]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[6]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4A_DQS_P[7]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[0]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[1]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[2]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[3]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[4]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[5]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[6]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4B_DQS_P[7]_IN                                                                                                  ; 9          ; 0          ; 9          ; 0        ;
; ETH_RefClk                                                                                                         ; ETH_RefClk                                                                                                         ; 22         ; 0          ; 0          ; 0        ;
; filtered_sclk_negedge                                                                                              ; filtered_sclk_negedge                                                                                              ; 46         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; filtered_sclk_negedge                                                                                              ; 2          ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; flash_oe_clk                                                                                                       ; false path ; 0          ; false path ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 350995     ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; false path ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; 2          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; 25         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 285        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; 22         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; 22         ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; 25         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 256        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; false path ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; 25         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 256        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; false path ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; 25         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 252        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; false path ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; 43         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; 44         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; 42         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 5          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; 297        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 48         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 48         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 2          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 382        ; 1          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 389321     ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 43         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 1          ; 0          ; 0          ; 0        ;
; fspi_sclk                                                                                                          ; fspi_sclk                                                                                                          ; 63         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fspi_sclk                                                                                                          ; 81         ; 0          ; 0          ; 0        ;
; hssi_pll_r_0_outclk0                                                                                               ; hssi_pll_r_0_outclk0                                                                                               ; 22         ; 0          ; 0          ; 0        ;
; hssi_pll_r_0_outclk1                                                                                               ; hssi_pll_r_0_outclk1                                                                                               ; 22         ; 0          ; 0          ; 0        ;
; hssi_pll_t_outclk0                                                                                                 ; hssi_pll_t_outclk0                                                                                                 ; 22         ; 0          ; 0          ; 0        ;
; hssi_pll_t_outclk1                                                                                                 ; hssi_pll_t_outclk1                                                                                                 ; 22         ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 1194       ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; false path ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 324624     ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 653        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 656        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 256        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 256        ; 0          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 654        ; 0          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 691        ; 0          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 256        ; 0          ; 0          ; 0        ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 288        ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 31         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 31         ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 117        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 576        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 576        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; 3          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; 4          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; 4          ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 182        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 608        ; 0          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 608        ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; 3          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; 4          ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; 4          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; PCIE_REFCLK                                                                                                        ; 673        ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; PCIE_REFCLK                                                                                                        ; 5          ; 0          ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK                                                                                                        ; 275678     ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; 1          ; 32         ; 0          ; 0        ;
; altera_reserved_tck                                                                                                ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; ETH_RefClk                                                                                                         ; SYS_RefClk                                                                                                         ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; SYS_RefClk                                                                                                         ; 12         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; SYS_RefClk                                                                                                         ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; SYS_RefClk                                                                                                         ; 1          ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; SYS_RefClk                                                                                                         ; 12         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; SYS_RefClk                                                                                                         ; 12         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; SYS_RefClk                                                                                                         ; 12         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; hssi_pll_r_0_outclk0                                                                                               ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; hssi_pll_r_0_outclk1                                                                                               ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; hssi_pll_t_outclk0                                                                                                 ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; hssi_pll_t_outclk1                                                                                                 ; SYS_RefClk                                                                                                         ; false path ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; SYS_RefClk                                                                                                         ; 45902      ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; SYS_RefClk                                                                                                         ; 64         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; SYS_RefClk                                                                                                         ; 2          ; 0          ; 0          ; 0        ;
; altera_reserved_tck                                                                                                ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; false path ; false path ; 0          ; 0        ;
; filtered_sclk_negedge                                                                                              ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 31         ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; false path ; 0          ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 64         ; 0          ; 0          ; 0        ;
; fspi_sclk                                                                                                          ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 3          ; 1          ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 36         ; 0          ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 66         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 6406247    ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 68         ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 9753       ; 0          ; 0          ; 0        ;
; flash_oe_clk                                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; false path ; false path ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 110        ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 45783      ; 8          ; 111        ; 105      ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; 2          ; 0          ; 0          ; 0        ;
; altera_reserved_tck                                                                                                ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; false path ; 0          ; 0          ; 0        ;
; altera_ts_clk                                                                                                      ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; false path ; false path ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1          ; 0          ; 0          ; 0        ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 3          ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 581        ; 0          ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 41587      ; 32         ; 33         ; 0        ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1          ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 1          ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; vl_qph_user_clk_clkpsc_clk0                                                                                        ; 10         ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; vl_qph_user_clk_clkpsc_clk0                                                                                        ; false path ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; vl_qph_user_clk_clkpsc_clk1                                                                                        ; false path ; 0          ; 0          ; 0        ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; vl_qph_user_clk_clkpsc_clk1                                                                                        ; 10         ; 0          ; 0          ; 0        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+----------+------------+----------+
; From Clock                                                                                                         ; To Clock                                                                                                           ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+----------+------------+----------+
; altera_reserved_tck                                                                                                ; altera_reserved_tck                                                                                                ; 63         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; altera_reserved_tck                                                                                                ; false path ; 0        ; 0          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                        ; 19         ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; filtered_sclk_negedge                                                                                              ; 19         ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; flash_oe_clk                                                                                                       ; false path ; 0        ; false path ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 7931       ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 37         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 12         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 36         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 12         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 36         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 12         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 35         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 12         ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 8          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 527        ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 2          ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 884        ; 0        ; 0          ; 0        ;
; fspi_sclk                                                                                                          ; fspi_sclk                                                                                                          ; 14         ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fspi_sclk                                                                                                          ; 14         ; 0        ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 13         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 1          ; 0        ; 0          ; 0        ;
; DDR4_RefClk                                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 12         ; 0        ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 9807       ; 0        ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 12         ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 10         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 4          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 5          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 5          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 4          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 5          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 5          ; 0        ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK                                                                                                        ; 3709       ; 0        ; 0          ; 0        ;
; altera_reserved_tck                                                                                                ; SYS_RefClk                                                                                                         ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; SYS_RefClk                                                                                                         ; 1551       ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; SYS_RefClk                                                                                                         ; 2          ; 0        ; 0          ; 0        ;
; fspi_sclk                                                                                                          ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 5          ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 6619       ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 5          ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 1657       ; 0        ; 43         ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 658        ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 207        ; 0        ; 0          ; 0        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+----------+------------+----------+
; From Clock                                                                                                         ; To Clock                                                                                                           ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+----------+------------+----------+
; altera_reserved_tck                                                                                                ; altera_reserved_tck                                                                                                ; 63         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; altera_reserved_tck                                                                                                ; false path ; 0        ; 0          ; 0        ;
; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                        ; 19         ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; filtered_sclk_negedge                                                                                              ; 19         ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; flash_oe_clk                                                                                                       ; false path ; 0        ; false path ; 0        ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 7931       ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; 37         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; 12         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; 36         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; 12         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; 36         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; 12         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; 35         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; 3          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; 12         ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; 2          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; 8          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; 1          ; 0        ; 0          ; 0        ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 527        ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 2          ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; 884        ; 0        ; 0          ; 0        ;
; fspi_sclk                                                                                                          ; fspi_sclk                                                                                                          ; 14         ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; fspi_sclk                                                                                                          ; 14         ; 0        ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 13         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; 1          ; 0        ; 0          ; 0        ;
; DDR4_RefClk                                                                                                        ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 12         ; 0        ; 0          ; 0        ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 9807       ; 0        ; 0          ; 0        ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 12         ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 10         ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; 4          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; 5          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; 5          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; 1          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; 4          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; 5          ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; 5          ; 0        ; 0          ; 0        ;
; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK                                                                                                        ; 3709       ; 0        ; 0          ; 0        ;
; altera_reserved_tck                                                                                                ; SYS_RefClk                                                                                                         ; false path ; 0        ; 0          ; 0        ;
; SYS_RefClk                                                                                                         ; SYS_RefClk                                                                                                         ; 1551       ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; SYS_RefClk                                                                                                         ; 2          ; 0        ; 0          ; 0        ;
; fspi_sclk                                                                                                          ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 5          ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 6619       ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 5          ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; 1657       ; 0        ; 43         ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 658        ; 0        ; 0          ; 0        ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; 207        ; 0        ; 0          ; 0        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition
    Info: Processing started: Sat Jun  5 10:56:21 2021
Info: Command: quartus_sta dcp -c afu_default --report_script=/glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/hld/ip/board/bsp/failing_clocks.tcl
Info: Using INI file /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/quartus.ini
Info: qsta_default_script.tcl version: #1
Info (16677): Loading final database
Info (16734): Loading "final" snapshot for partition "root_partition".
Info (16734): Loading "final" snapshot for partition "root_partition_2cedade0".
Info (16734): Loading "final" snapshot for partition "green_region".
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_dc_fifo.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "platform_if/par/platform_if.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "dcp_bbs.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "platform/green_bs.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "reset.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "user_clock.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "BBB_cci_mpf/hw/par/sdc_cci_mpf.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design contains file: "ip/board/board_kernel_interface/mem_org_mode_100/synth/mem_org_mode.sdc", assignment in base design does not contain file).  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/hssi_eth/e10/phy/altera_eth_10gbaser_phy/altera_xcvr_native_a10_191/synth/altera_xcvr_native_a10_false_paths.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/hssi_eth/native_xcvr/altera_xcvr_native_a10_191/synth/altera_xcvr_native_a10_false_paths.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/remote_stp/QSYS_IPs/PR_190/ip/SLD_HUB_CONT_SYS_WO_SLD_EP/SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0/altera_streaming_sld_hub_controller_core_without_sldep_180/synth/altera_streaming_sld_hub_controller_without_sldep.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/fme/ptmgr/TEMPERATURE_SourceTree/ptmgr_temp_sensor/altera_temp_sense_191/synth/altera_temp_sense.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/top/dcp_top.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/sdc/fabric.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/sdc/fme.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/sdc/fiu.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/afu/green_bs.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/partial_reconfig/PR_IP/alt_pr_191/synth/rtl/alt_pr.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/pcie/ips/pcie_sriov_ep_g3x8/pcie_sriov_ep_g3x8/altera_xcvr_native_a10_191/synth/altera_xcvr_native_a10_false_paths.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/pcie/ips/pcie_sriov_ep_g3x8/pcie_sriov_ep_g3x8/altera_pcie_a10_hip_191/synth/altera_pci_express.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/afu/nlb_400/nlb_400.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/bmc_mailbox/ip/bmc_mailbox/bmc_mailbox_spi_slave_to_avalon_mm_master_bridge_1/spi_slave_to_avalon_mm_master_bridge_191/synth/spiphyslave.sdc").  Check that the assignment in the current design is correct.
Warning (18502): The SDC_FILE assignment in the current design does not match the base design (assignment in current design does not contain file, assignment in base design contains file: "../design/tcm/ip/tcm/tcm_alt_pr_0/alt_pr_191/synth/rtl/alt_pr.sdc").  Check that the assignment in the current design is correct.
Info (16678): Successfully loaded final database: elapsed time is 00:00:08
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info (21076): Core supply voltage operating condition is not set. Assuming a default value of '0.9V'.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity MISOctl
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *SPIPhy_altera_avalon_st_idle_inserter|received_esc*|*] -to [get_pins -no_case -compatibility_mode *|rdshiftreg*|*]
    Info (332165): Entity MOSIctl
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
        Info (332166): set_false_path -from [get_pins -no_case -compatibility_mode *|stsourcedata*|*] -to [get_registers *] 
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity alt_sync1r1
        Info (332166): set_false_path -to [get_keepers *alt_sync1r1*ff_meta[*]]
    Info (332165): Entity alt_sync_regs_m2
        Info (332166): set_multicycle_path -to [get_keepers *sync_regs_m*din_meta[*]] 2
        Info (332166): set_multicycle_path -to [get_keepers *sync_regs_m*din_meta[*]] 2
        Info (332166): set_false_path -hold -to [get_keepers *sync_regs_m*din_meta[*]]
        Info (332166): set_false_path -hold -to [get_keepers *sync_regs_m*din_meta[*]]
    Info (332165): Entity alt_xcvr_resync
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_resync*sync_r[0]]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity altpcie_reset_delay_sync
        Info (332166): set_false_path -from [get_fanins -async *app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl*rs_meta[*]] -to [get_keepers *app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl*rs_meta[*]]
        Info (332166): set_false_path -from [get_fanins -async *por_sync_altpcie_reset_delay_sync*rs_meta[*]] -to [get_keepers *por_sync_altpcie_reset_delay_sync*rs_meta[*]]
    Info (332165): Entity altpcie_sc_bitsync
        Info (332166): set_multicycle_path -to [get_keepers *pld_clk_in_use_altpcie_sc_bitsync*altpcie_sc_bitsync_meta_dff[*]] 3
        Info (332166): set_false_path -hold -to [get_keepers *pld_clk_in_use_altpcie_sc_bitsync*altpcie_sc_bitsync_meta_dff[*]]
        Info (332166): set_multicycle_path -to [get_keepers *reset_status_altpcie_sc_bitsync*altpcie_sc_bitsync_meta_dff[*]] 3
        Info (332166): set_false_path -hold -to [get_keepers *reset_status_altpcie_sc_bitsync*altpcie_sc_bitsync_meta_dff[*]]
    Info (332165): Entity dcfifo_tsr1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_t5c:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_r5c:dffpipe12|dffe13a* 
    Info (332165): Entity alt_sld_fab_0_altera_a10_xcvr_reset_sequencer_191_yjmdoba
        Info (332166): if { [get_collection_size [get_pins -compatibility_mode -nowarn ~ALTERA_CLKUSR~~ibuf|o]] > 0 } { create_clock -name ~ALTERA_CLKUSR~ -period 8 [get_pins -compatibility_mode -nowarn ~ALTERA_CLKUSR~~ibuf|o] }
    Info (332165): Entity dcfifo_f6l1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_cnb:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_bnb:dffpipe13|dffe14a* 
Warning (332174): Ignored filter at qsta_default_script.tcl(1322): *ws_dgrp|dffpipe_cnb:dffpipe16|dffe17a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/quartus/common/tcl/internal/qsta_default_script.tcl Line: 1322
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1322): Argument <to> is not an object ID File: /glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/quartus/common/tcl/internal/qsta_default_script.tcl Line: 1322
    Info (332050): read_sdc File: /glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/quartus/common/tcl/internal/qsta_default_script.tcl Line: 1322
Warning (332174): Ignored filter at qsta_default_script.tcl(1322): *rs_dgwp|dffpipe_bnb:dffpipe13|dffe14a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/quartus/common/tcl/internal/qsta_default_script.tcl Line: 1322
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1322): Argument <to> is not an object ID File: /glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/quartus/common/tcl/internal/qsta_default_script.tcl Line: 1322
    Info (332050): read_sdc File: /glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/quartus/common/tcl/internal/qsta_default_script.tcl Line: 1322
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:04.
Info (332104): Reading SDC File: 'platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_dc_fifo.sdc'
Critical Warning: get_entity_instances : Could not find any instances of entity platform_utils_dc_fifo
Info (332104): Reading SDC File: 'platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc'
Warning (332174): Ignored filter at platform_utils_avalon_dc_fifo.sdc(20): *|platform_utils_dcfifo_synchronizer_bundle:write_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1 could not be matched with a register File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 20
Warning (332049): Ignored set_max_delay at platform_utils_avalon_dc_fifo.sdc(20): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 20
    Info (332050): set_max_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|platform_utils_dcfifo_synchronizer_bundle:write_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 20
Warning (332049): Ignored set_min_delay at platform_utils_avalon_dc_fifo.sdc(21): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 21
    Info (332050): set_min_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|platform_utils_dcfifo_synchronizer_bundle:write_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 21
Warning (332174): Ignored filter at platform_utils_avalon_dc_fifo.sdc(23): *|platform_utils_dcfifo_synchronizer_bundle:read_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1 could not be matched with a register File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 23
Warning (332049): Ignored set_max_delay at platform_utils_avalon_dc_fifo.sdc(23): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 23
    Info (332050): set_max_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|platform_utils_dcfifo_synchronizer_bundle:read_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 23
Warning (332049): Ignored set_min_delay at platform_utils_avalon_dc_fifo.sdc(24): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 24
    Info (332050): set_min_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|platform_utils_dcfifo_synchronizer_bundle:read_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 24
Warning (332049): Ignored set_net_delay at platform_utils_avalon_dc_fifo.sdc(26): argument -to with value [get_registers {*|platform_utils_dcfifo_synchronizer_bundle:write_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 26
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}] -to [get_registers {*|platform_utils_dcfifo_synchronizer_bundle:write_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1}]  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 26
Warning (332049): Ignored set_net_delay at platform_utils_avalon_dc_fifo.sdc(27): argument -to with value [get_registers {*|platform_utils_dcfifo_synchronizer_bundle:read_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 27
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}] -to [get_registers {*|platform_utils_dcfifo_synchronizer_bundle:read_crosser|platform_utils_std_synchronizer_nocut:sync[*].u|din_s1}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/rtl/platform_shims/utils/quartus_ip/platform_utils_avalon_dc_fifo.sdc Line: 27
Info (332104): Reading SDC File: 'platform_if/par/platform_if.sdc'
Warning (332174): Ignored filter at platform_if.sdc(9): *|platform_shim_ccip|c.ccip_async_shim|reset[0] could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 9
Warning (332049): Ignored set_false_path at platform_if.sdc(9): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 9
    Info (332050): set_false_path -from [get_keepers *|platform_shim_ccip|c.ccip_async_shim|reset[0]] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 9
Warning (332174): Ignored filter at platform_if.sdc(10): *|platform_shim_ccip|c.ccip_async_shim|error[0] could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 10
Warning (332049): Ignored set_false_path at platform_if.sdc(10): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 10
    Info (332050): set_false_path -from [get_keepers *|platform_shim_ccip|c.ccip_async_shim|error[0]] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 10
Warning (332174): Ignored filter at platform_if.sdc(11): *|platform_shim_ccip|c.ccip_async_shim|pwrState[0]* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 11
Warning (332049): Ignored set_false_path at platform_if.sdc(11): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 11
    Info (332050): set_false_path -from [get_keepers *|platform_shim_ccip|c.ccip_async_shim|pwrState[0]*] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 11
Warning (332174): Ignored filter at platform_if.sdc(12): *|platform_shim_ccip|c.ccip_async_shim|async_shim_error_bb* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 12
Warning (332049): Ignored set_false_path at platform_if.sdc(12): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 12
    Info (332050): set_false_path -from [get_keepers *|platform_shim_ccip|c.ccip_async_shim|async_shim_error_bb*] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 12
Warning (332174): Ignored filter at platform_if.sdc(17): *|platform_shim_avalon_mem_if|c.mm_async*.local_mem_reset_pipe[0] could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 17
Warning (332049): Ignored set_false_path at platform_if.sdc(17): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 17
    Info (332050): set_false_path -to [get_keepers *|platform_shim_avalon_mem_if|c.mm_async*.local_mem_reset_pipe[0]] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/platform_if/par/platform_if.sdc Line: 17
Info (332104): Reading SDC File: 'dcp_bbs.sdc'
Warning (332174): Ignored filter at dcp_bbs.sdc(2863): *aclr_filter*aclr_meta[*] could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2863
Warning (332049): Ignored get_fanins at dcp_bbs.sdc(2863): Argument with value [get_keepers {*aclr_filter*aclr_meta[*]}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2863
    Info (332050): get_fanins -asynch [get_keepers {*aclr_filter*aclr_meta[*]}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2863
Warning (332049): Ignored set_false_path at dcp_bbs.sdc(2863): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2863
    Info (332050): set_false_path -from [get_fanins -asynch [get_keepers {*aclr_filter*aclr_meta[*]}]] -to [get_keepers {*aclr_filter*aclr_meta[*]}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2863
Warning (332049): Ignored set_false_path at dcp_bbs.sdc(2863): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2863
Warning (332174): Ignored filter at dcp_bbs.sdc(2864): *flag_mx_meta[*] could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2864
Warning (332049): Ignored set_false_path at dcp_bbs.sdc(2864): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2864
    Info (332050): set_false_path -to [get_keepers {*flag_mx_meta[*]}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 2864
Warning (332174): Ignored filter at dcp_bbs.sdc(3092): mem|ddr4b|ddr4b|arch|arch_inst|seq_if_inst|afi_cal_success_sync_inst|din_s1|d could not be matched with a pin File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3092
Warning (332174): Ignored filter at dcp_bbs.sdc(3094): mem|ddr4b|ddr4b|arch|arch_inst|seq_if_inst|afi_cal_fail_sync_inst|din_s1|*data could not be matched with a pin File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3094
Warning (332174): Ignored filter at dcp_bbs.sdc(3106): mem|ddr4a|ddr4a|arch|arch_inst|seq_if_inst|afi_cal_success_sync_inst|din_s1|d could not be matched with a pin File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3106
Warning (332174): Ignored filter at dcp_bbs.sdc(3108): mem|ddr4a|ddr4a|arch|arch_inst|seq_if_inst|afi_cal_fail_sync_inst|din_s1|d could not be matched with a pin File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3108
Warning (332174): Ignored filter at dcp_bbs.sdc(3153): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3153
Warning (332174): Ignored filter at dcp_bbs.sdc(3153): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3153
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3153): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3153
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3153
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3153): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3153
Warning (332174): Ignored filter at dcp_bbs.sdc(3154): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3154
Warning (332174): Ignored filter at dcp_bbs.sdc(3154): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3154
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3154): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3154
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3154
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3154): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3154
Warning (332174): Ignored filter at dcp_bbs.sdc(3155): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3155
Warning (332174): Ignored filter at dcp_bbs.sdc(3155): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3155
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3155): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3155
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3155
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3155): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3155
Warning (332174): Ignored filter at dcp_bbs.sdc(3156): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3156
Warning (332174): Ignored filter at dcp_bbs.sdc(3156): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3156
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3156): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3156
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3156
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3156): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3156
Warning (332174): Ignored filter at dcp_bbs.sdc(3157): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3157
Warning (332174): Ignored filter at dcp_bbs.sdc(3157): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3157
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3157): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3157
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3157
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3157): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3157
Warning (332174): Ignored filter at dcp_bbs.sdc(3158): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3158
Warning (332174): Ignored filter at dcp_bbs.sdc(3158): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3158
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3158): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3158
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3158
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3158): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3158
Warning (332174): Ignored filter at dcp_bbs.sdc(3159): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3159
Warning (332174): Ignored filter at dcp_bbs.sdc(3159): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3159
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3159): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3159
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3159
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3159): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3159
Warning (332174): Ignored filter at dcp_bbs.sdc(3160): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3160
Warning (332174): Ignored filter at dcp_bbs.sdc(3160): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3160
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3160): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3160
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3160
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3160): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3160
Warning (332174): Ignored filter at dcp_bbs.sdc(3161): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3161
Warning (332174): Ignored filter at dcp_bbs.sdc(3161): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|ddr_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn could not be matched with a pin File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3161
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3161): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3161
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|ddr_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3161
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3161): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3161
Warning (332174): Ignored filter at dcp_bbs.sdc(3162): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|wraclr|*|clrn could not be matched with a pin File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3162
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3162): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3162
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|wraclr|*|clrn}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3162
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3162): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3162
Warning (332174): Ignored filter at dcp_bbs.sdc(3163): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rdaclr|*|clrn could not be matched with a pin File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3163
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3163): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3163
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rdaclr|*|clrn}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3163
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3163): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3163
Warning (332174): Ignored filter at dcp_bbs.sdc(3164): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|inst_green_ccip_interface_reg|pck_cp2af_softReset_T0_q could not be matched with a keeper File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3164
Warning (332174): Ignored filter at dcp_bbs.sdc(3164): fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|Clk_100_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn could not be matched with a pin File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3164
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3164): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3164
    Info (332050): set_max_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|inst_green_ccip_interface_reg|pck_cp2af_softReset_T0_q}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|Clk_100_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] 100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3164
Warning (332049): Ignored set_max_delay at dcp_bbs.sdc(3164): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3164
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3200): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3200
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3200
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3200): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3200
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3201): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3201
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3201
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3201): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3201
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3202): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3202
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3202
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3202): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3202
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3203): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3203
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3203
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3203): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3203
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3204): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3204
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3204
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3204): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3204
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3205): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3205
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3205
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3205): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3205
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3206): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3206
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3206
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3206): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3206
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3207): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3207
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3207
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3207): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3207
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3208): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3208
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|ddr_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3208
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3208): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3208
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3209): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3209
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|wraclr|*|clrn}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3209
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3209): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3209
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3210): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3210
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rdaclr|*|clrn}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3210
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3210): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3210
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3211): Argument <from> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3211
    Info (332050): set_min_delay -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|inst_green_ccip_interface_reg|pck_cp2af_softReset_T0_q}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|Clk_100_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -100.000 File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3211
Warning (332049): Ignored set_min_delay at dcp_bbs.sdc(3211): Argument <to> is an empty collection File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3211
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3252): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3252
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3252
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3253): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3253
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3253
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3254): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3254
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3254
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3255): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3255
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3255
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3256): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3256
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3256
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3257): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3257
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3257
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3258): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3258
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3258
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3259): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3259
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3259
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3260): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3260
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3260
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3261): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3261
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3261
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3262): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3262
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3262
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3263): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3263
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3263
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3264): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3264
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3264
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3265): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3265
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3265
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3266): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3266
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3266
Warning (332049): Ignored set_net_delay at dcp_bbs.sdc(3267): argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3267
    Info (332050): set_net_delay -max -value_multiplier 0.800 -get_value_from_clock_period dst_clock_period -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3267
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3316): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3316
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3316
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3316): Argument -to with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3316
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3317): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3317
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3317
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3317): Argument -to with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3317
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3318): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3318
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3318
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3318): Argument -to with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3318
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3319): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3319
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3319
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3319): Argument -to with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3319
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3320): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3320
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3320
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3320): Argument -to with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3320
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3321): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3321
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3321
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3321): Argument -to with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4a_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3321
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3322): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3322
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3322
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3322): Argument -to with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3322
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3323): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3323
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3323
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3323): Argument -to with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4b_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3323
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3324): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3324
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|ddr_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3324
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3324): Argument -to with value [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|ddr_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3324
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3325): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3325
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|wraclr|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3325
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3325): Argument -to with value [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_res_fifo|fifo_0|dcfifo_component|auto_generated|wraclr|*|clrn}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3325
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3326): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3326
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|SoftReset_mem}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rdaclr|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3326
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3326): Argument -to with value [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|inst_local_mem|ddr4*_mem_if|afu_cmd_fifo|fifo_0|dcfifo_component|auto_generated|rdaclr|*|clrn}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3326
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3327): Argument -from with value [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|inst_green_ccip_interface_reg|pck_cp2af_softReset_T0_q}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3327
    Info (332050): set_max_skew -from [get_keepers {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|inst_green_ccip_interface_reg|pck_cp2af_softReset_T0_q}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|Clk_100_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800  File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3327
Warning (332049): Ignored set_max_skew at dcp_bbs.sdc(3327): Argument -to with value [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|inst_ccip_std_afu|nlb_lpbk|Clk_100_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] contains zero elements File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/dcp_bbs.sdc Line: 3327
Info (332104): Reading SDC File: 'platform/green_bs.sdc'
Info (332104): Reading SDC File: 'reset.sdc'
Warning (332174): Ignored filter at reset.sdc(2): fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ccip_avmm_bridge_inst|rst_controller_003|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 2
Warning (332049): Ignored set_multicycle_path at reset.sdc(2): Argument <to> is not an object ID File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 2
    Info (332050): set_multicycle_path -from * -setup 4 -to {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ccip_avmm_bridge_inst|rst_controller_003|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*} File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 2
Warning (332049): Ignored set_multicycle_path at reset.sdc(3): Argument <to> is not an object ID File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 3
    Info (332050): set_multicycle_path -from * -hold 3 -to {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ccip_avmm_bridge_inst|rst_controller_003|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*} File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 3
Warning (332174): Ignored filter at reset.sdc(5): fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 5
Warning (332049): Ignored set_multicycle_path at reset.sdc(5): Argument <to> is not an object ID File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 5
    Info (332050): set_multicycle_path -from * -setup 4 -to {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*} File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 5
Warning (332049): Ignored set_multicycle_path at reset.sdc(6): Argument <to> is not an object ID File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 6
    Info (332050): set_multicycle_path -from * -hold 3 -to {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*} File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 6
Warning (332174): Ignored filter at reset.sdc(19): fpga_top|inst_green_bs|freeze_wrapper_inst|*|kernel|theacl_clock2x_dummy_consumer|twoXclock_consumer_NO_SHIFT_REG could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 19
Warning (332049): Ignored set_false_path at reset.sdc(19): Argument <to> is not an object ID File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 19
    Info (332050): set_false_path -from * -to {fpga_top|inst_green_bs|freeze_wrapper_inst|*|kernel|theacl_clock2x_dummy_consumer|twoXclock_consumer_NO_SHIFT_REG} File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/reset.sdc Line: 19
Info (332104): Reading SDC File: 'user_clock.sdc'
Warning (332043): Overwriting existing clock: fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0
Warning (332043): Overwriting existing clock: fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1
Info (332104): Reading SDC File: 'BBB_cci_mpf/hw/par/sdc_cci_mpf.sdc'
Info: Applying MPF multicycle constraints...
Info (332104): Reading SDC File: 'ip/ddr_board/ddr_board_mm_clock_crossing_bridge_1/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc'
Warning (332174): Ignored filter at altera_avalon_dc_fifo.sdc(31): fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*] could not be matched with a register File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/ip/ddr_board/ddr_board_mm_clock_crossing_bridge_1/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc Line: 31
Warning (332174): Ignored filter at altera_avalon_dc_fifo.sdc(35): fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*] could not be matched with a register File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/ip/ddr_board/ddr_board_mm_clock_crossing_bridge_1/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc Line: 35
Warning (332174): Ignored filter at altera_avalon_dc_fifo.sdc(31): fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|rsp_fifo|in_wr_ptr_gray[*] could not be matched with a register File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/ip/ddr_board/ddr_board_mm_clock_crossing_bridge_1/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc Line: 31
Warning (332174): Ignored filter at altera_avalon_dc_fifo.sdc(35): fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|rsp_fifo|out_rd_ptr_gray[*] could not be matched with a register File: /home/u76112/zhw/A10_OPENCL_AFU/bin/hello_world_fpga/build/ip/ddr_board/ddr_board_mm_clock_crossing_bridge_1/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc Line: 35
Info (332104): Reading SDC File: 'ase/altera_reset_controller_191/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/ddr_board/ddr_board_mm_clock_crossing_bridge_2/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'ddr_board/altera_reset_controller_191/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/board/board_kernel_interface/mem_org_mode_100/synth/mem_org_mode.sdc'
Info (332104): Reading SDC File: 'ip/board/board_kernel_interface/altera_reset_controller_191/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/board/board_kernel_interface/altera_avalon_st_handshake_clock_crosser_191/synth/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'ip/ddr_board/ddr_board_mm_clock_crossing_bridge_4/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'ip/ddr_board/ddr_board_mm_clock_crossing_bridge_0/altera_avalon_mm_clock_crossing_bridge_191/synth/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'ip/ddr_board/ddr_board_acl_memory_bank_divider_0/altera_reset_controller_191/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'board/altera_reset_controller_191/synth/altera_reset_controller.sdc'
Critical Warning (19294): Synopsys Design Constraints File file not found for instance '': '/nfs/site/disks/pac_build_1/psgpacbuild/SC/adapt/nightly/19.1/367/l64/work/platform/dcp_1.0-rc/build/qdb/_compiler/dcp/_flat/19.2.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_avalon_dc_fifo_191/synth/alt_sld_fab_0_altera_avalon_dc_fifo_191_27jzy3q.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Critical Warning (19294): Synopsys Design Constraints File file not found for instance '': '/nfs/site/disks/pac_build_1/psgpacbuild/SC/adapt/nightly/19.1/367/l64/work/platform/dcp_1.0-rc/build/qdb/_compiler/dcp/_flat/19.2.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Critical Warning (19294): Synopsys Design Constraints File file not found for instance '': '/nfs/site/disks/pac_build_1/psgpacbuild/SC/adapt/nightly/19.1/367/l64/work/platform/dcp_1.0-rc/build/qdb/_compiler/dcp/_flat/19.2.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_reset_controller_191/synth/altera_reset_controller.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Critical Warning (19294): Synopsys Design Constraints File file not found for instance '': '/p/psg/swip/releases/acds/19.2/57/linux64/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (19449): Reading SDC files elapsed 00:00:02.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.obuf  from: oe  to: o
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 with period: 3.420 found on PLL node: fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[0] does not match the period requirement: 10.000
    Warning (332056): Clock: fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 with period: 1.710 found on PLL node: fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[1] does not match the period requirement: 10.000
    Warning (332056): Clock: hssi_pll_t_outclk0 with period: 3.200 found on PLL node: fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|fpll_inst|outclk[0] does not match the period requirement: 6.400
    Warning (332056): Clock: hssi_pll_t_outclk1 with period: 3.800 found on PLL node: fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|fpll_inst|outclk[1] does not match the period requirement: 6.400
    Warning (332056): Clock: hssi_pll_r_0_outclk0 with period: 3.200 found on PLL node: fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|fpll_inst|outclk[0] does not match the period requirement: 6.400
    Warning (332056): Clock: hssi_pll_r_0_outclk1 with period: 3.800 found on PLL node: fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|fpll_inst|outclk[1] does not match the period requirement: 6.400
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from mem|ddr4b|ddr4b_phy_clk_0 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.268 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4b|ddr4b_phy_clk_0 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.272 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4b|ddr4b_phy_clk_l_0 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.268 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4b|ddr4b_phy_clk_l_0 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.272 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4b|ddr4b_phy_clk_l_1 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.268 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4b|ddr4b_phy_clk_l_1 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.272 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4b|ddr4b_phy_clk_l_2 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.268 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4b|ddr4b_phy_clk_l_2 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.272 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4a|ddr4a_phy_clk_l_1 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.268 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4a|ddr4a_phy_clk_l_1 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.272 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4a|ddr4a_phy_clk_l_2 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.268 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4a|ddr4a_phy_clk_l_2 (Rise) to mem|ddr4a|ddr4a_core_usr_clk (Rise) has uncertainty 0.272 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4b|ddr4b_phy_clk_l_0 (Rise) has uncertainty 0.289 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4b|ddr4b_phy_clk_l_0 (Rise) has uncertainty 0.320 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4b|ddr4b_phy_clk_l_1 (Rise) has uncertainty 0.289 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4b|ddr4b_phy_clk_l_1 (Rise) has uncertainty 0.320 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4b|ddr4b_phy_clk_l_2 (Rise) has uncertainty 0.289 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4b|ddr4b_phy_clk_l_2 (Rise) has uncertainty 0.320 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4a|ddr4a_phy_clk_l_1 (Rise) has uncertainty 0.289 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4a|ddr4a_phy_clk_l_1 (Rise) has uncertainty 0.320 that is less than the recommended uncertainty 0.360
    Info (332172): Setup clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4a|ddr4a_phy_clk_l_2 (Rise) has uncertainty 0.289 that is less than the recommended uncertainty 0.360
    Info (332172): Hold clock transfer from mem|ddr4a|ddr4a_core_usr_clk (Rise) to mem|ddr4a|ddr4a_phy_clk_l_2 (Rise) has uncertainty 0.320 that is less than the recommended uncertainty 0.360
Warning (332088): No paths exist between clock target "fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl|filtered_sclk_negedge|q" of clock "filtered_sclk_negedge" and its clock source. Assuming zero source clock latency.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Using custom scripts: /glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/hld/ip/board/bsp/failing_clocks.tcl
Info: Analyzing Slow 900mV 100C Model
Info (332146): Worst-case setup slack is 0.018
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.018               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.029               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     0.078               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     0.082               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     0.101               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.115               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     0.198               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.219               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.288               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     0.304               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.477               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     0.539               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.578               0.000 PCIE_REFCLK 
    Info (332119):     0.605               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     1.161               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     1.535               0.000 SYS_RefClk 
    Info (332119):     2.294               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     2.305               0.000 ETH_RefClk 
    Info (332119):     2.305               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     2.309               0.000 DDR4_RefClk 
    Info (332119):     2.315               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     2.357               0.000 hssi_pll_t_outclk0 
    Info (332119):     2.439               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     2.532               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     2.944               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     2.986               0.000 hssi_pll_t_outclk1 
    Info (332119):     3.198               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     3.269               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     3.432               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.357               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.434               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     4.764               0.000 fspi_sclk 
    Info (332119):     4.946               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     5.231               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     5.473               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     5.547               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     5.666               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     5.695               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     6.012               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     6.426               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     7.409               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):    10.208               0.000 pr_clk_enable_dclk_reg2_user_clk 
    Info (332119):    18.260               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):    19.171               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):    19.717               0.000 filtered_sclk_negedge 
    Info (332119):    40.287               0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.044
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.044               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.047               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.048               0.000 SYS_RefClk 
    Info (332119):     0.051               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     0.052               0.000 altera_reserved_tck 
    Info (332119):     0.053               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.055               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.055               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.057               0.000 DDR4_RefClk 
    Info (332119):     0.058               0.000 PCIE_REFCLK 
    Info (332119):     0.059               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.059               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     0.060               0.000 filtered_sclk_negedge 
    Info (332119):     0.064               0.000 hssi_pll_t_outclk1 
    Info (332119):     0.068               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.069               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     0.077               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     0.078               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     0.087               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     0.088               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):     0.090               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.097               0.000 ETH_RefClk 
    Info (332119):     0.097               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.097               0.000 hssi_pll_t_outclk0 
    Info (332119):     0.141               0.000 fspi_sclk 
    Info (332119):     0.220               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.244               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     0.275               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     0.294               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     0.310               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     0.314               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     0.325               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     0.446               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     0.639               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     0.742               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     0.871               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     0.980               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     0.995               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     1.061               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     1.174               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     1.257               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     1.437               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     1.571               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     1.802               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     6.992               0.000 pr_clk_enable_dclk_reg2_user_clk 
Info (332146): Worst-case recovery slack is 0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.283               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.438               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.569               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     1.169               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     1.301               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     1.930               0.000 filtered_sclk_negedge 
    Info (332119):     1.953               0.000 SYS_RefClk 
    Info (332119):     2.055               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     2.496               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     2.859               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     2.863               0.000 DDR4_RefClk 
    Info (332119):     2.940               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     2.948               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     3.036               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     4.529               0.000 fspi_sclk 
    Info (332119):     4.899               0.000 PCIE_REFCLK 
    Info (332119):    14.727               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):    15.188               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):    15.297               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):    15.322               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):    15.355               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):    15.588               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):    15.607               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):    16.480               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):    16.805               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):    16.944               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):    17.053               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):    17.078               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):    17.082               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):    17.111               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):    17.344               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):    17.363               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):    39.729               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):    39.828               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):    40.022               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):    40.421               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):    41.854               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):    42.213               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):    42.349               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):    42.453               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):    97.226               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.322
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.322               0.000 SYS_RefClk 
    Info (332119):     0.340               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.343               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.347               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.359               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.375               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     0.378               0.000 PCIE_REFCLK 
    Info (332119):     0.395               0.000 DDR4_RefClk 
    Info (332119):     0.412               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.422               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.434               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.452               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     0.462               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.479               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.954               0.000 altera_reserved_tck 
    Info (332119):     2.160               0.000 fspi_sclk 
    Info (332119):     5.167               0.000 filtered_sclk_negedge 
    Info (332119):     8.470               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     8.473               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     8.730               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):     8.768               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):     8.782               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     8.835               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):     9.306               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):     9.383               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):    10.089               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):    10.106               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):    10.310               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):    10.337               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):    10.377               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):    10.433               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):    10.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):    12.463               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):    52.212               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):    52.699               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):    52.779               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):    52.838               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):    53.594               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):    53.905               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):    54.008               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):    54.081               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
Info (332146): Worst-case minimum pulse width slack is 0.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.092               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk 
    Info (332119):     0.124               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G 
    Info (332119):     0.160               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 
    Info (332119):     0.181               0.000 DDR4A_DQS_P[1]_IN 
    Info (332119):     0.181               0.000 DDR4A_DQS_P[2]_IN 
    Info (332119):     0.181               0.000 DDR4A_DQS_P[5]_IN 
    Info (332119):     0.181               0.000 DDR4A_DQS_P[6]_IN 
    Info (332119):     0.181               0.000 DDR4B_DQS_P[1]_IN 
    Info (332119):     0.181               0.000 DDR4B_DQS_P[2]_IN 
    Info (332119):     0.181               0.000 DDR4B_DQS_P[5]_IN 
    Info (332119):     0.181               0.000 DDR4B_DQS_P[6]_IN 
    Info (332119):     0.182               0.000 DDR4A_DQS_P[0]_IN 
    Info (332119):     0.182               0.000 DDR4A_DQS_P[3]_IN 
    Info (332119):     0.182               0.000 DDR4A_DQS_P[4]_IN 
    Info (332119):     0.182               0.000 DDR4A_DQS_P[7]_IN 
    Info (332119):     0.182               0.000 DDR4B_DQS_P[0]_IN 
    Info (332119):     0.182               0.000 DDR4B_DQS_P[3]_IN 
    Info (332119):     0.182               0.000 DDR4B_DQS_P[4]_IN 
    Info (332119):     0.182               0.000 DDR4B_DQS_P[7]_IN 
    Info (332119):     0.200               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk 
    Info (332119):     0.439               0.000 mem|ddr4a|ddr4a_vco_clk 
    Info (332119):     0.456               0.000 mem|ddr4a|ddr4a_wf_clk_0 
    Info (332119):     0.456               0.000 mem|ddr4b|ddr4b_wf_clk_0 
    Info (332119):     0.461               0.000 mem|ddr4a|ddr4a_wf_clk_2 
    Info (332119):     0.461               0.000 mem|ddr4b|ddr4b_wf_clk_2 
    Info (332119):     0.462               0.000 mem|ddr4a|ddr4a_wf_clk_1 
    Info (332119):     0.462               0.000 mem|ddr4b|ddr4b_wf_clk_1 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_vco_clk_1 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_vco_clk_2 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_wf_clk_10 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_wf_clk_3 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_wf_clk_4 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_wf_clk_5 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_wf_clk_6 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_wf_clk_7 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_wf_clk_8 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_wf_clk_9 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_vco_clk_0 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_vco_clk_1 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_vco_clk_2 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_wf_clk_10 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_wf_clk_3 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_wf_clk_4 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_wf_clk_5 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_wf_clk_6 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_wf_clk_7 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_wf_clk_8 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_wf_clk_9 
    Info (332119):     0.606               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.795               0.000 mem|ddr4a|ddr4a_phy_clk_0 
    Info (332119):     0.795               0.000 mem|ddr4a|ddr4a_phy_clk_1 
    Info (332119):     0.795               0.000 mem|ddr4a|ddr4a_phy_clk_2 
    Info (332119):     0.795               0.000 mem|ddr4b|ddr4b_phy_clk_0 
    Info (332119):     0.795               0.000 mem|ddr4b|ddr4b_phy_clk_1 
    Info (332119):     0.795               0.000 mem|ddr4b|ddr4b_phy_clk_2 
    Info (332119):     0.809               0.000 vl_qph_user_clk_clkpsc_clk1 
    Info (332119):     0.833               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.833               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.833               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.833               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.833               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):     0.833               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):     0.833               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):     0.833               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):     0.852               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk 
    Info (332119):     0.852               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk 
    Info (332119):     0.852               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk 
    Info (332119):     0.852               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk 
    Info (332119):     0.852               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk 
    Info (332119):     0.852               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk 
    Info (332119):     0.852               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk 
    Info (332119):     0.852               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk 
    Info (332119):     0.854               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0] 
    Info (332119):     0.854               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1] 
    Info (332119):     0.854               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2] 
    Info (332119):     0.854               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3] 
    Info (332119):     0.854               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4] 
    Info (332119):     0.854               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5] 
    Info (332119):     0.854               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6] 
    Info (332119):     0.854               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7] 
    Info (332119):     0.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0] 
    Info (332119):     0.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1] 
    Info (332119):     0.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2] 
    Info (332119):     0.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3] 
    Info (332119):     0.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4] 
    Info (332119):     0.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5] 
    Info (332119):     0.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6] 
    Info (332119):     0.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7] 
    Info (332119):     0.892               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk 
    Info (332119):     0.901               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0] 
    Info (332119):     1.250               0.000 ETH_RefClk 
    Info (332119):     1.293               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     1.436               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):     1.436               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):     1.436               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):     1.436               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):     1.477               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     1.478               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin 
    Info (332119):     1.478               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin 
    Info (332119):     1.478               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin 
    Info (332119):     1.478               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin 
    Info (332119):     1.509               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     1.563               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     1.568               0.000 hssi_pll_t_outclk0 
    Info (332119):     1.595               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):     1.595               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):     1.595               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):     1.595               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):     1.643               0.000 vl_qph_user_clk_clkpsc_clk0 
    Info (332119):     1.697               0.000 DDR4_RefClk 
    Info (332119):     1.736               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     1.736               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     1.736               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     1.736               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     1.736               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     1.736               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     1.772               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     1.772               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     1.772               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     1.772               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     1.836               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     1.855               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2 
    Info (332119):     1.855               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2 
    Info (332119):     1.855               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2 
    Info (332119):     1.855               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2 
    Info (332119):     1.855               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2 
    Info (332119):     1.855               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2 
    Info (332119):     1.855               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2 
    Info (332119):     1.855               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2 
    Info (332119):     1.862               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     1.867               0.000 hssi_pll_t_outclk1 
    Info (332119):     2.055               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     2.909               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     3.103               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     3.106               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     3.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout 
    Info (332119):     3.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk 
    Info (332119):     3.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk 
    Info (332119):     3.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk 
    Info (332119):     3.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk 
    Info (332119):     3.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk 
    Info (332119):     3.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk 
    Info (332119):     3.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk 
    Info (332119):     3.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk 
    Info (332119):     4.560               0.000 SYS_RefClk 
    Info (332119):     4.566               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     4.618               0.000 PCIE_REFCLK 
    Info (332119):     4.849               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):     4.861               0.000 pr_clk_enable_dclk_reg2_user_clk 
    Info (332119):     4.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):     4.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):     4.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):     4.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):     4.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):     4.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):     4.863               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     4.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     4.931               0.000 filtered_sclk_negedge 
    Info (332119):     9.935               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):    19.582               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):    19.872               0.000 flash_oe_clk 
    Info (332119):    49.870               0.000 altera_reserved_tck 
    Info (332119):   124.827               0.000 fspi_sclk 
    Info (332119):   500.000               0.000 altera_ts_clk 
Warning (332182): No path is found satisfying assignment "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_control_out|pio_0|data_out[0]}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 ". This assignment will be ignored.
Info (332115): Worst-case slack is 2.196 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.243 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.412 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.467 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.500 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.504 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.536 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.540 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.558 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.558 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.615 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.666 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.683 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.779 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.988 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.096 for "set_max_skew -from [get_keepers {fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.235 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.322 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.329 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.372 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.375 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.389 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.424 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.426 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.434 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.470 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.476 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.418 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.420 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.427 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|in_wr_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.475 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|out_rd_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.498 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.525 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|out_rd_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332163): Slow 900mV 100C Model Net Delay Summary
    Info (332163): 
    Info (332163):          Name  Slack    Req Actual            From              To Type 
    Info (332163): ============= ====== ====== ====== =============== =============== ==== 
    Info (332163): set_net_delay  1.552  2.736  1.184 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.033  2.736  0.703 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.198  4.000  1.802 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.202  3.200  0.998 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.224  3.200  0.976 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.250  3.200  0.950 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.359  2.736  0.377 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.386  2.736  0.350 [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}]
    Info (332163):  [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.433  3.200  0.767 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.450  3.200  0.750 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.474  4.000  1.526 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.529  3.200  0.671 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.531  3.200  0.669 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.551  3.200  0.649 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.571  4.000  1.429 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.601  3.001  0.400 [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}]
    Info (332163):  [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.620  4.000  1.380 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.632  3.200  0.568 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.635  3.200  0.565 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.674  3.200  0.526 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.682  3.200  0.518 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.865  4.000  1.135 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.870  4.000  1.130 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.875  4.000  1.125 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.896  4.000  1.104 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.897  4.000  1.103 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.897  4.000  1.103 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.906  4.000  1.094 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.218  4.000  0.782 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.227  4.000  0.773 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.234  4.000  0.766 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.247  4.000  0.753 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.293  4.000  0.707 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.343  4.000  0.657 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.357  4.000  0.643 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.382  4.000  0.618 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.429  4.000  0.571 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.464  4.000  0.536 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.479  4.000  0.521 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.493  4.000  0.507 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.497  4.000  0.503 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.556  4.000  0.444 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.637  4.000  0.363 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  5.539  8.000  2.461 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  5.619  8.000  2.381 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  6.478  8.000  1.522 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.026  8.000  0.974 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.070  8.000  0.930 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.382  8.000  0.618 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.481  8.000  0.519 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.384 32.000  1.616 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.403 32.000  1.597 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.661 32.000  1.339 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.837 32.000  1.163 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.941 32.000  1.059 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.288 32.000  0.712 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 73.767 80.000  6.233 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_data_toggle}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 78.929 80.000  1.071 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_buffer*}]
    Info (332163):                                                                     max 
Info (332114): Report Metastability: Found 403 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 403
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.300
    Info (332114): Worst Case Available Settling Time: 2.991 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info: Analyzing Slow 900mV 0C Model
Info (332146): Worst-case setup slack is 0.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.025               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.074               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     0.081               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     0.103               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.119               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     0.194               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     0.223               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.274               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     0.394               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.481               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.494               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.602               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     0.635               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     0.839               0.000 PCIE_REFCLK 
    Info (332119):     1.438               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     1.696               0.000 SYS_RefClk 
    Info (332119):     2.223               0.000 DDR4_RefClk 
    Info (332119):     2.320               0.000 ETH_RefClk 
    Info (332119):     2.323               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     2.357               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     2.357               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     2.366               0.000 hssi_pll_t_outclk0 
    Info (332119):     2.482               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     2.547               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     2.946               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     3.017               0.000 hssi_pll_t_outclk1 
    Info (332119):     3.706               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     3.754               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     3.812               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.761               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.767               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     4.844               0.000 fspi_sclk 
    Info (332119):     5.308               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     5.596               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     5.604               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     5.662               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     5.836               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     6.063               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     6.316               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     6.631               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     7.518               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):    10.662               0.000 pr_clk_enable_dclk_reg2_user_clk 
    Info (332119):    18.344               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):    19.114               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):    19.572               0.000 filtered_sclk_negedge 
    Info (332119):    40.708               0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.032
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.032               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.038               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.044               0.000 SYS_RefClk 
    Info (332119):     0.045               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     0.046               0.000 altera_reserved_tck 
    Info (332119):     0.047               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.049               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.049               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.057               0.000 PCIE_REFCLK 
    Info (332119):     0.057               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.057               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.058               0.000 filtered_sclk_negedge 
    Info (332119):     0.059               0.000 DDR4_RefClk 
    Info (332119):     0.059               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     0.064               0.000 ETH_RefClk 
    Info (332119):     0.064               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     0.064               0.000 hssi_pll_t_outclk1 
    Info (332119):     0.067               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     0.076               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     0.076               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.080               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     0.086               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.093               0.000 hssi_pll_t_outclk0 
    Info (332119):     0.094               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):     0.101               0.000 fspi_sclk 
    Info (332119):     0.145               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     0.181               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     0.189               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     0.192               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     0.219               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     0.254               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.269               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     0.483               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     0.593               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     0.651               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     0.725               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     0.773               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     0.853               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     0.910               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     0.913               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     1.028               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     1.124               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     1.325               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     1.409               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     1.622               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     6.775               0.000 pr_clk_enable_dclk_reg2_user_clk 
Info (332146): Worst-case recovery slack is 0.492
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.492               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.545               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.758               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     1.351               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     1.400               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     2.000               0.000 SYS_RefClk 
    Info (332119):     2.103               0.000 filtered_sclk_negedge 
    Info (332119):     2.479               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     2.630               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     2.861               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     2.868               0.000 DDR4_RefClk 
    Info (332119):     2.950               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     2.952               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     3.043               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     4.654               0.000 fspi_sclk 
    Info (332119):     5.092               0.000 PCIE_REFCLK 
    Info (332119):    14.223               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):    14.760               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):    14.882               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):    14.897               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):    14.926               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):    15.202               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):    15.221               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):    16.104               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):    16.446               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):    16.641               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):    16.763               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):    16.776               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):    16.778               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):    16.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):    17.083               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):    17.102               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):    40.236               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):    40.334               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):    40.457               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):    40.827               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):    42.449               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):    42.773               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):    42.863               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):    42.897               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):    97.332               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.164               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.325               0.000 SYS_RefClk 
    Info (332119):     0.336               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.340               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.342               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.346               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.365               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.370               0.000 PCIE_REFCLK 
    Info (332119):     0.381               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     0.402               0.000 DDR4_RefClk 
    Info (332119):     0.411               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.434               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.437               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     0.461               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.882               0.000 altera_reserved_tck 
    Info (332119):     1.878               0.000 fspi_sclk 
    Info (332119):     4.964               0.000 filtered_sclk_negedge 
    Info (332119):     8.547               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     8.547               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     8.844               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):     8.875               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):     8.896               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     8.952               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):     9.486               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):     9.513               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):    10.242               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):    10.258               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):    10.501               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):    10.516               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):    10.570               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):    10.623               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):    11.094               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):    12.749               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):    51.952               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):    52.465               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):    52.537               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):    52.586               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):    53.433               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):    53.750               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):    53.774               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):    53.909               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
Info (332146): Worst-case minimum pulse width slack is 0.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.092               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk 
    Info (332119):     0.124               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G 
    Info (332119):     0.142               0.000 DDR4A_DQS_P[3]_IN 
    Info (332119):     0.142               0.000 DDR4A_DQS_P[4]_IN 
    Info (332119):     0.142               0.000 DDR4B_DQS_P[3]_IN 
    Info (332119):     0.142               0.000 DDR4B_DQS_P[4]_IN 
    Info (332119):     0.143               0.000 DDR4A_DQS_P[0]_IN 
    Info (332119):     0.143               0.000 DDR4A_DQS_P[1]_IN 
    Info (332119):     0.143               0.000 DDR4A_DQS_P[2]_IN 
    Info (332119):     0.143               0.000 DDR4A_DQS_P[5]_IN 
    Info (332119):     0.143               0.000 DDR4A_DQS_P[6]_IN 
    Info (332119):     0.143               0.000 DDR4A_DQS_P[7]_IN 
    Info (332119):     0.143               0.000 DDR4B_DQS_P[0]_IN 
    Info (332119):     0.143               0.000 DDR4B_DQS_P[1]_IN 
    Info (332119):     0.143               0.000 DDR4B_DQS_P[2]_IN 
    Info (332119):     0.143               0.000 DDR4B_DQS_P[5]_IN 
    Info (332119):     0.143               0.000 DDR4B_DQS_P[6]_IN 
    Info (332119):     0.143               0.000 DDR4B_DQS_P[7]_IN 
    Info (332119):     0.160               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 
    Info (332119):     0.200               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk 
    Info (332119):     0.432               0.000 mem|ddr4a|ddr4a_wf_clk_0 
    Info (332119):     0.432               0.000 mem|ddr4a|ddr4a_wf_clk_2 
    Info (332119):     0.432               0.000 mem|ddr4b|ddr4b_wf_clk_0 
    Info (332119):     0.432               0.000 mem|ddr4b|ddr4b_wf_clk_2 
    Info (332119):     0.433               0.000 mem|ddr4a|ddr4a_wf_clk_1 
    Info (332119):     0.433               0.000 mem|ddr4b|ddr4b_wf_clk_1 
    Info (332119):     0.437               0.000 mem|ddr4a|ddr4a_vco_clk 
    Info (332119):     0.445               0.000 mem|ddr4a|ddr4a_wf_clk_10 
    Info (332119):     0.445               0.000 mem|ddr4a|ddr4a_wf_clk_5 
    Info (332119):     0.445               0.000 mem|ddr4a|ddr4a_wf_clk_8 
    Info (332119):     0.445               0.000 mem|ddr4b|ddr4b_wf_clk_3 
    Info (332119):     0.445               0.000 mem|ddr4b|ddr4b_wf_clk_5 
    Info (332119):     0.445               0.000 mem|ddr4b|ddr4b_wf_clk_8 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_3 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_4 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_6 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_7 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_9 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_10 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_4 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_6 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_7 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_9 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_vco_clk_1 
    Info (332119):     0.464               0.000 mem|ddr4a|ddr4a_vco_clk_2 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_vco_clk_0 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_vco_clk_1 
    Info (332119):     0.464               0.000 mem|ddr4b|ddr4b_vco_clk_2 
    Info (332119):     0.574               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.773               0.000 mem|ddr4a|ddr4a_phy_clk_0 
    Info (332119):     0.773               0.000 mem|ddr4a|ddr4a_phy_clk_1 
    Info (332119):     0.773               0.000 mem|ddr4a|ddr4a_phy_clk_2 
    Info (332119):     0.773               0.000 mem|ddr4b|ddr4b_phy_clk_0 
    Info (332119):     0.773               0.000 mem|ddr4b|ddr4b_phy_clk_1 
    Info (332119):     0.773               0.000 mem|ddr4b|ddr4b_phy_clk_2 
    Info (332119):     0.777               0.000 vl_qph_user_clk_clkpsc_clk1 
    Info (332119):     0.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):     0.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):     0.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):     0.807               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk 
    Info (332119):     0.826               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk 
    Info (332119):     0.828               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0] 
    Info (332119):     0.828               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1] 
    Info (332119):     0.828               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2] 
    Info (332119):     0.828               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3] 
    Info (332119):     0.828               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4] 
    Info (332119):     0.828               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5] 
    Info (332119):     0.828               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6] 
    Info (332119):     0.828               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7] 
    Info (332119):     0.838               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0] 
    Info (332119):     0.838               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1] 
    Info (332119):     0.838               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2] 
    Info (332119):     0.838               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3] 
    Info (332119):     0.838               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4] 
    Info (332119):     0.838               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5] 
    Info (332119):     0.838               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6] 
    Info (332119):     0.838               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7] 
    Info (332119):     0.879               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0] 
    Info (332119):     0.880               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk 
    Info (332119):     1.227               0.000 ETH_RefClk 
    Info (332119):     1.281               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     1.406               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):     1.406               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):     1.406               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):     1.406               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):     1.436               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     1.456               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin 
    Info (332119):     1.456               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin 
    Info (332119):     1.456               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin 
    Info (332119):     1.456               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin 
    Info (332119):     1.477               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     1.558               0.000 hssi_pll_t_outclk0 
    Info (332119):     1.564               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     1.573               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):     1.573               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):     1.573               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):     1.573               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):     1.612               0.000 vl_qph_user_clk_clkpsc_clk0 
    Info (332119):     1.697               0.000 DDR4_RefClk 
    Info (332119):     1.714               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     1.714               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     1.714               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     1.714               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     1.714               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     1.714               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     1.744               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     1.744               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     1.744               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     1.744               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     1.806               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     1.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2 
    Info (332119):     1.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2 
    Info (332119):     1.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2 
    Info (332119):     1.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2 
    Info (332119):     1.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2 
    Info (332119):     1.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2 
    Info (332119):     1.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2 
    Info (332119):     1.837               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2 
    Info (332119):     1.863               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     1.863               0.000 hssi_pll_t_outclk1 
    Info (332119):     2.035               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     2.888               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     3.092               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     3.134               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     3.792               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout 
    Info (332119):     3.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk 
    Info (332119):     3.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk 
    Info (332119):     3.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk 
    Info (332119):     3.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk 
    Info (332119):     3.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk 
    Info (332119):     3.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk 
    Info (332119):     3.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk 
    Info (332119):     3.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk 
    Info (332119):     4.523               0.000 SYS_RefClk 
    Info (332119):     4.560               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     4.561               0.000 PCIE_REFCLK 
    Info (332119):     4.825               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):     4.839               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):     4.839               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):     4.839               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):     4.839               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):     4.839               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):     4.839               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):     4.839               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):     4.847               0.000 pr_clk_enable_dclk_reg2_user_clk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     4.856               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     4.930               0.000 filtered_sclk_negedge 
    Info (332119):     9.931               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):    19.601               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):    19.859               0.000 flash_oe_clk 
    Info (332119):    49.803               0.000 altera_reserved_tck 
    Info (332119):   124.830               0.000 fspi_sclk 
    Info (332119):   500.000               0.000 altera_ts_clk 
Warning (332182): No path is found satisfying assignment "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_control_out|pio_0|data_out[0]}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 ". This assignment will be ignored.
Info (332115): Worst-case slack is 2.188 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.219 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.417 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.418 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.458 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.493 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.523 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.527 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.529 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.544 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.598 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.636 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.692 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.756 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.992 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.089 for "set_max_skew -from [get_keepers {fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.212 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.249 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.318 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.371 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.374 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.384 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.404 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.405 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.417 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.444 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.449 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.379 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.393 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.413 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|in_wr_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.444 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|out_rd_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.470 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.513 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|out_rd_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332163): Slow 900mV 0C Model Net Delay Summary
    Info (332163): 
    Info (332163):          Name  Slack    Req Actual            From              To Type 
    Info (332163): ============= ====== ====== ====== =============== =============== ==== 
    Info (332163): set_net_delay  1.645  2.736  1.091 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.059  2.736  0.677 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.262  3.200  0.938 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.284  3.200  0.916 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.294  3.200  0.906 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.323  4.000  1.677 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.376  2.736  0.360 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.436  2.736  0.300 [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}]
    Info (332163):  [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.470  3.200  0.730 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.482  3.200  0.718 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.525  3.200  0.675 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.573  3.200  0.627 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.576  3.200  0.624 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.647  4.000  1.353 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.650  3.001  0.351 [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}]
    Info (332163):  [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.651  3.200  0.549 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.673  3.200  0.527 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.694  3.200  0.506 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.701  4.000  1.299 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.702  3.200  0.498 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.742  4.000  1.258 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.941  4.000  1.059 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.961  4.000  1.039 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.964  4.000  1.036 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.968  4.000  1.032 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.969  4.000  1.031 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.981  4.000  1.019 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.992  4.000  1.008 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.248  4.000  0.752 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.264  4.000  0.736 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.287  4.000  0.713 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.290  4.000  0.710 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.352  4.000  0.648 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.381  4.000  0.619 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.398  4.000  0.602 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.402  4.000  0.598 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.457  4.000  0.543 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.496  4.000  0.504 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.506  4.000  0.494 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.515  4.000  0.485 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.520  4.000  0.480 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.585  4.000  0.415 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.654  4.000  0.346 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  5.768  8.000  2.232 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  5.878  8.000  2.122 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  6.609  8.000  1.391 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.106  8.000  0.894 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.119  8.000  0.881 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.408  8.000  0.592 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.489  8.000  0.511 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.525 32.000  1.475 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.554 32.000  1.446 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.764 32.000  1.236 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.912 32.000  1.088 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.036 32.000  0.964 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.322 32.000  0.678 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 74.101 80.000  5.899 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_data_toggle}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 79.025 80.000  0.975 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_buffer*}]
    Info (332163):                                                                     max 
Info (332114): Report Metastability: Found 403 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 403
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.300
    Info (332114): Worst Case Available Settling Time: 3.142 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info: Analyzing Fast 900mV 100C Model
Info (332146): Worst-case setup slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     1.077               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     1.095               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     1.131               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     1.240               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     1.270               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     1.295               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     1.331               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     1.402               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     1.509               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     1.572               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     1.600               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     1.630               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     2.546               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     2.606               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     2.626               0.000 ETH_RefClk 
    Info (332119):     2.659               0.000 hssi_pll_t_outclk0 
    Info (332119):     2.798               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     2.837               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     2.944               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     2.980               0.000 DDR4_RefClk 
    Info (332119):     3.037               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     3.249               0.000 hssi_pll_t_outclk1 
    Info (332119):     3.274               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     3.403               0.000 PCIE_REFCLK 
    Info (332119):     3.907               0.000 SYS_RefClk 
    Info (332119):     4.729               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.993               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     5.121               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     5.788               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     5.850               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     5.927               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     5.977               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     6.153               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     6.232               0.000 fspi_sclk 
    Info (332119):     6.365               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     6.622               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     6.882               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     7.098               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     7.368               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     8.068               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):    11.281               0.000 pr_clk_enable_dclk_reg2_user_clk 
    Info (332119):    18.748               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):    19.472               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):    23.109               0.000 filtered_sclk_negedge 
    Info (332119):    42.629               0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.013               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.014               0.000 SYS_RefClk 
    Info (332119):     0.015               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.015               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.016               0.000 altera_reserved_tck 
    Info (332119):     0.017               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.018               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.018               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     0.020               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     0.021               0.000 DDR4_RefClk 
    Info (332119):     0.021               0.000 PCIE_REFCLK 
    Info (332119):     0.021               0.000 filtered_sclk_negedge 
    Info (332119):     0.021               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.021               0.000 hssi_pll_t_outclk1 
    Info (332119):     0.024               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.024               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     0.025               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.026               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     0.026               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.026               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     0.027               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):     0.029               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     0.030               0.000 hssi_pll_t_outclk0 
    Info (332119):     0.031               0.000 ETH_RefClk 
    Info (332119):     0.076               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.108               0.000 fspi_sclk 
    Info (332119):     0.192               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     0.216               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     0.222               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     0.222               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     0.241               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     0.248               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     0.264               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     0.465               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     0.608               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     0.661               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     0.730               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     0.810               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     0.853               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     0.892               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     0.981               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     0.985               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     1.139               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     1.293               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     1.400               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     6.670               0.000 pr_clk_enable_dclk_reg2_user_clk 
Info (332146): Worst-case recovery slack is 1.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.107               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     1.663               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     1.734               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     1.924               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     2.240               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     3.200               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     3.226               0.000 DDR4_RefClk 
    Info (332119):     3.231               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     3.287               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     3.304               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     3.353               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     3.355               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     4.284               0.000 SYS_RefClk 
    Info (332119):     6.064               0.000 fspi_sclk 
    Info (332119):     6.098               0.000 filtered_sclk_negedge 
    Info (332119):     6.248               0.000 PCIE_REFCLK 
    Info (332119):    17.528               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):    17.562               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):    17.724               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):    17.758               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):    17.784               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):    17.818               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):    17.844               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):    17.878               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):    17.888               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):    17.888               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):    17.922               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):    17.978               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):    18.005               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):    18.012               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):    18.039               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):    18.499               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):    42.829               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):    42.908               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):    43.159               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):    43.388               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):    44.220               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):    44.451               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):    44.634               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):    44.734               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):    97.999               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.167               0.000 SYS_RefClk 
    Info (332119):     0.179               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.188               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.188               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.195               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.196               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     0.206               0.000 PCIE_REFCLK 
    Info (332119):     0.216               0.000 DDR4_RefClk 
    Info (332119):     0.239               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.245               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.252               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.261               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     0.274               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.298               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.661               0.000 altera_reserved_tck 
    Info (332119):     1.712               0.000 fspi_sclk 
    Info (332119):     1.871               0.000 filtered_sclk_negedge 
    Info (332119):    10.011               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):    10.035               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):    10.051               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):    10.067               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):    10.114               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):    10.165               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):    10.174               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):    10.183               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):    10.218               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):    10.237               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):    10.237               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):    10.282               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):    10.409               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):    10.474               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):    10.584               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):    11.116               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):    51.562               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):    51.831               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):    51.972               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):    52.044               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):    52.607               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):    52.738               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):    52.919               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):    52.983               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
Info (332146): Worst-case minimum pulse width slack is 0.093
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.093               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk 
    Info (332119):     0.125               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G 
    Info (332119):     0.160               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 
    Info (332119):     0.200               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk 
    Info (332119):     0.202               0.000 DDR4A_DQS_P[0]_IN 
    Info (332119):     0.202               0.000 DDR4A_DQS_P[1]_IN 
    Info (332119):     0.202               0.000 DDR4A_DQS_P[3]_IN 
    Info (332119):     0.202               0.000 DDR4A_DQS_P[4]_IN 
    Info (332119):     0.202               0.000 DDR4A_DQS_P[6]_IN 
    Info (332119):     0.202               0.000 DDR4A_DQS_P[7]_IN 
    Info (332119):     0.202               0.000 DDR4B_DQS_P[0]_IN 
    Info (332119):     0.202               0.000 DDR4B_DQS_P[1]_IN 
    Info (332119):     0.202               0.000 DDR4B_DQS_P[3]_IN 
    Info (332119):     0.202               0.000 DDR4B_DQS_P[4]_IN 
    Info (332119):     0.202               0.000 DDR4B_DQS_P[6]_IN 
    Info (332119):     0.202               0.000 DDR4B_DQS_P[7]_IN 
    Info (332119):     0.203               0.000 DDR4A_DQS_P[2]_IN 
    Info (332119):     0.203               0.000 DDR4A_DQS_P[5]_IN 
    Info (332119):     0.203               0.000 DDR4B_DQS_P[2]_IN 
    Info (332119):     0.203               0.000 DDR4B_DQS_P[5]_IN 
    Info (332119):     0.429               0.000 mem|ddr4a|ddr4a_wf_clk_10 
    Info (332119):     0.429               0.000 mem|ddr4a|ddr4a_wf_clk_3 
    Info (332119):     0.429               0.000 mem|ddr4a|ddr4a_wf_clk_4 
    Info (332119):     0.429               0.000 mem|ddr4a|ddr4a_wf_clk_5 
    Info (332119):     0.429               0.000 mem|ddr4a|ddr4a_wf_clk_6 
    Info (332119):     0.429               0.000 mem|ddr4a|ddr4a_wf_clk_7 
    Info (332119):     0.429               0.000 mem|ddr4a|ddr4a_wf_clk_8 
    Info (332119):     0.429               0.000 mem|ddr4a|ddr4a_wf_clk_9 
    Info (332119):     0.429               0.000 mem|ddr4b|ddr4b_wf_clk_10 
    Info (332119):     0.429               0.000 mem|ddr4b|ddr4b_wf_clk_3 
    Info (332119):     0.429               0.000 mem|ddr4b|ddr4b_wf_clk_4 
    Info (332119):     0.429               0.000 mem|ddr4b|ddr4b_wf_clk_5 
    Info (332119):     0.429               0.000 mem|ddr4b|ddr4b_wf_clk_6 
    Info (332119):     0.429               0.000 mem|ddr4b|ddr4b_wf_clk_7 
    Info (332119):     0.429               0.000 mem|ddr4b|ddr4b_wf_clk_8 
    Info (332119):     0.429               0.000 mem|ddr4b|ddr4b_wf_clk_9 
    Info (332119):     0.454               0.000 mem|ddr4a|ddr4a_wf_clk_0 
    Info (332119):     0.454               0.000 mem|ddr4b|ddr4b_wf_clk_0 
    Info (332119):     0.457               0.000 mem|ddr4a|ddr4a_wf_clk_1 
    Info (332119):     0.457               0.000 mem|ddr4a|ddr4a_wf_clk_2 
    Info (332119):     0.457               0.000 mem|ddr4b|ddr4b_wf_clk_1 
    Info (332119):     0.457               0.000 mem|ddr4b|ddr4b_wf_clk_2 
    Info (332119):     0.461               0.000 mem|ddr4a|ddr4a_vco_clk 
    Info (332119):     0.466               0.000 mem|ddr4a|ddr4a_vco_clk_1 
    Info (332119):     0.466               0.000 mem|ddr4a|ddr4a_vco_clk_2 
    Info (332119):     0.466               0.000 mem|ddr4b|ddr4b_vco_clk_0 
    Info (332119):     0.466               0.000 mem|ddr4b|ddr4b_vco_clk_1 
    Info (332119):     0.466               0.000 mem|ddr4b|ddr4b_vco_clk_2 
    Info (332119):     0.816               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.822               0.000 vl_qph_user_clk_clkpsc_clk1 
    Info (332119):     0.885               0.000 mem|ddr4a|ddr4a_phy_clk_0 
    Info (332119):     0.885               0.000 mem|ddr4a|ddr4a_phy_clk_1 
    Info (332119):     0.885               0.000 mem|ddr4a|ddr4a_phy_clk_2 
    Info (332119):     0.885               0.000 mem|ddr4b|ddr4b_phy_clk_0 
    Info (332119):     0.885               0.000 mem|ddr4b|ddr4b_phy_clk_1 
    Info (332119):     0.885               0.000 mem|ddr4b|ddr4b_phy_clk_2 
    Info (332119):     0.896               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7] 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0] 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1] 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2] 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3] 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4] 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5] 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6] 
    Info (332119):     0.949               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7] 
    Info (332119):     0.970               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0] 
    Info (332119):     1.351               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     1.384               0.000 ETH_RefClk 
    Info (332119):     1.539               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):     1.539               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):     1.539               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):     1.539               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):     1.546               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     1.548               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin 
    Info (332119):     1.548               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin 
    Info (332119):     1.548               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin 
    Info (332119):     1.548               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin 
    Info (332119):     1.554               0.000 hssi_pll_t_outclk0 
    Info (332119):     1.556               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     1.650               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     1.671               0.000 vl_qph_user_clk_clkpsc_clk0 
    Info (332119):     1.769               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):     1.769               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):     1.769               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):     1.769               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):     1.785               0.000 DDR4_RefClk 
    Info (332119):     1.824               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     1.824               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     1.824               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     1.824               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     1.824               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     1.824               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     1.852               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     1.867               0.000 hssi_pll_t_outclk1 
    Info (332119):     1.876               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     1.876               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     1.876               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     1.876               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     1.939               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2 
    Info (332119):     2.124               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     2.934               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     3.157               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     3.175               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     3.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout 
    Info (332119):     3.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk 
    Info (332119):     3.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk 
    Info (332119):     3.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk 
    Info (332119):     3.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk 
    Info (332119):     3.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk 
    Info (332119):     3.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk 
    Info (332119):     3.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk 
    Info (332119):     3.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk 
    Info (332119):     4.638               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     4.658               0.000 SYS_RefClk 
    Info (332119):     4.666               0.000 PCIE_REFCLK 
    Info (332119):     4.944               0.000 pr_clk_enable_dclk_reg2_user_clk 
    Info (332119):     4.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     4.955               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     4.974               0.000 filtered_sclk_negedge 
    Info (332119):     9.934               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):    19.643               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):    19.877               0.000 flash_oe_clk 
    Info (332119):    49.800               0.000 altera_reserved_tck 
    Info (332119):   124.797               0.000 fspi_sclk 
    Info (332119):   500.000               0.000 altera_ts_clk 
Warning (332182): No path is found satisfying assignment "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_control_out|pio_0|data_out[0]}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 ". This assignment will be ignored.
Info (332115): Worst-case slack is 2.414 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.449 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.677 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.695 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.707 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.709 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.731 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.750 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.754 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.758 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.867 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.899 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.928 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.993 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.269 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.346 for "set_max_skew -from [get_keepers {fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.490 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.555 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.556 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.580 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.582 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.588 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.608 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.613 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.629 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.656 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.661 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.610 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.637 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.665 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|in_wr_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.701 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|out_rd_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.702 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|out_rd_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.720 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332163): Fast 900mV 100C Model Net Delay Summary
    Info (332163): 
    Info (332163):          Name  Slack    Req Actual            From              To Type 
    Info (332163): ============= ====== ====== ====== =============== =============== ==== 
    Info (332163): set_net_delay  1.902  2.736  0.834 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.301  2.736  0.435 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.491  2.736  0.245 [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}]
    Info (332163):  [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.501  2.736  0.235 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.510  3.200  0.690 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.536  3.200  0.664 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.545  3.200  0.655 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.648  4.000  1.352 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.712  3.200  0.488 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.715  3.200  0.485 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.734  3.001  0.267 [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}]
    Info (332163):  [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.751  3.200  0.449 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.793  3.200  0.407 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.807  3.200  0.393 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.855  3.200  0.345 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.856  3.200  0.344 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.871  3.200  0.329 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.877  3.200  0.323 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.930  4.000  1.070 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.933  4.000  1.067 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.077  4.000  0.923 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.142  4.000  0.858 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.182  4.000  0.818 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.220  4.000  0.780 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.223  4.000  0.777 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.244  4.000  0.756 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.251  4.000  0.749 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.274  4.000  0.726 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.444  4.000  0.556 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.460  4.000  0.540 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.517  4.000  0.483 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.524  4.000  0.476 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.542  4.000  0.458 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.569  4.000  0.431 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.585  4.000  0.415 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.619  4.000  0.381 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.646  4.000  0.354 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.647  4.000  0.353 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.670  4.000  0.330 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.700  4.000  0.300 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.709  4.000  0.291 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.718  4.000  0.282 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.774  4.000  0.226 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  6.028  8.000  1.972 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  6.293  8.000  1.707 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  6.838  8.000  1.162 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.322  8.000  0.678 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.402  8.000  0.598 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.588  8.000  0.412 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.670  8.000  0.330 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.839 32.000  1.161 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 30.916 32.000  1.084 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.104 32.000  0.896 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.154 32.000  0.846 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.297 32.000  0.703 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.541 32.000  0.459 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 75.502 80.000  4.498 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_data_toggle}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 79.232 80.000  0.768 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_buffer*}]
    Info (332163):                                                                     max 
Info (332114): Report Metastability: Found 403 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 403
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.300
    Info (332114): Worst Case Available Settling Time: 3.541 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info: Analyzing Fast 900mV 0C Model
Info (332146): Worst-case setup slack is 0.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.803               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     1.462               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     1.465               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     1.477               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     1.613               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     1.615               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     1.632               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     1.633               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     1.645               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     1.907               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     1.970               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     2.129               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     2.151               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     2.690               0.000 ETH_RefClk 
    Info (332119):     2.696               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     2.739               0.000 hssi_pll_t_outclk0 
    Info (332119):     2.958               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     2.993               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     3.044               0.000 DDR4_RefClk 
    Info (332119):     3.099               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     3.141               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     3.197               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     3.325               0.000 hssi_pll_t_outclk1 
    Info (332119):     3.331               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     4.408               0.000 PCIE_REFCLK 
    Info (332119):     4.695               0.000 SYS_RefClk 
    Info (332119):     5.647               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     5.804               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     5.865               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     5.943               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     6.008               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     6.521               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     6.622               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     6.686               0.000 fspi_sclk 
    Info (332119):     6.804               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     7.012               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     7.197               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     7.417               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     7.553               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     7.777               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     8.369               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):    11.816               0.000 pr_clk_enable_dclk_reg2_user_clk 
    Info (332119):    18.943               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):    19.530               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):    23.821               0.000 filtered_sclk_negedge 
    Info (332119):    43.843               0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.011               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.012               0.000 SYS_RefClk 
    Info (332119):     0.013               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.013               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.014               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.015               0.000 altera_reserved_tck 
    Info (332119):     0.015               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.016               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     0.018               0.000 PCIE_REFCLK 
    Info (332119):     0.018               0.000 hssi_pll_t_outclk1 
    Info (332119):     0.019               0.000 filtered_sclk_negedge 
    Info (332119):     0.019               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.019               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.019               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     0.019               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     0.020               0.000 DDR4_RefClk 
    Info (332119):     0.020               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     0.021               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     0.021               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.022               0.000 hssi_pll_t_outclk0 
    Info (332119):     0.023               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.023               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     0.024               0.000 ETH_RefClk 
    Info (332119):     0.025               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):     0.080               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     0.084               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.086               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     0.087               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     0.092               0.000 fspi_sclk 
    Info (332119):     0.093               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     0.105               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     0.118               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     0.143               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     0.355               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     0.493               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     0.505               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     0.563               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     0.587               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     0.632               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     0.705               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     0.725               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     0.751               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     0.908               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     1.047               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     1.095               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     6.329               0.000 pr_clk_enable_dclk_reg2_user_clk 
Info (332146): Worst-case recovery slack is 1.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.609               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     2.022               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     2.196               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     2.202               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     2.680               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     3.285               0.000 DDR4_RefClk 
    Info (332119):     3.318               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     3.363               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     3.382               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     3.422               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     3.512               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     4.026               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     4.948               0.000 SYS_RefClk 
    Info (332119):     6.552               0.000 fspi_sclk 
    Info (332119):     6.885               0.000 PCIE_REFCLK 
    Info (332119):     7.268               0.000 filtered_sclk_negedge 
    Info (332119):    17.694               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):    17.886               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):    17.940               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):    17.944               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):    17.982               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):    18.074               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):    18.097               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):    18.546               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):    18.648               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):    18.848               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):    18.902               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):    18.906               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):    18.944               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):    18.954               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):    19.036               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):    19.059               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):    44.130               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):    44.187               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):    44.381               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):    44.578               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):    45.301               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):    45.473               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):    45.631               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):    45.703               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):    98.343               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.147               0.000 SYS_RefClk 
    Info (332119):     0.153               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     0.159               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.161               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     0.165               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     0.171               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     0.172               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     0.174               0.000 PCIE_REFCLK 
    Info (332119):     0.192               0.000 DDR4_RefClk 
    Info (332119):     0.193               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     0.202               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.215               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):     0.221               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.243               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.530               0.000 altera_reserved_tck 
    Info (332119):     0.866               0.000 filtered_sclk_negedge 
    Info (332119):     1.327               0.000 fspi_sclk 
    Info (332119):     9.075               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     9.089               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     9.190               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):     9.214               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):     9.241               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     9.256               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):     9.445               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):     9.594               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):    10.008               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):    10.028               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):    10.109               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):    10.127               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):    10.166               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):    10.179               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):    10.347               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):    11.077               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):    51.216               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):    51.461               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):    51.574               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):    51.605               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):    52.054               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):    52.171               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):    52.317               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):    52.343               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
Info (332146): Worst-case minimum pulse width slack is 0.093
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.093               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk 
    Info (332119):     0.124               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G 
    Info (332119):     0.160               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 
    Info (332119):     0.200               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk 
    Info (332119):     0.204               0.000 DDR4A_DQS_P[2]_IN 
    Info (332119):     0.204               0.000 DDR4A_DQS_P[3]_IN 
    Info (332119):     0.204               0.000 DDR4A_DQS_P[4]_IN 
    Info (332119):     0.204               0.000 DDR4A_DQS_P[5]_IN 
    Info (332119):     0.204               0.000 DDR4B_DQS_P[2]_IN 
    Info (332119):     0.204               0.000 DDR4B_DQS_P[3]_IN 
    Info (332119):     0.204               0.000 DDR4B_DQS_P[4]_IN 
    Info (332119):     0.204               0.000 DDR4B_DQS_P[5]_IN 
    Info (332119):     0.205               0.000 DDR4A_DQS_P[0]_IN 
    Info (332119):     0.205               0.000 DDR4A_DQS_P[1]_IN 
    Info (332119):     0.205               0.000 DDR4A_DQS_P[6]_IN 
    Info (332119):     0.205               0.000 DDR4A_DQS_P[7]_IN 
    Info (332119):     0.205               0.000 DDR4B_DQS_P[0]_IN 
    Info (332119):     0.205               0.000 DDR4B_DQS_P[1]_IN 
    Info (332119):     0.205               0.000 DDR4B_DQS_P[6]_IN 
    Info (332119):     0.205               0.000 DDR4B_DQS_P[7]_IN 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_10 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_3 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_4 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_5 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_6 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_7 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_8 
    Info (332119):     0.446               0.000 mem|ddr4a|ddr4a_wf_clk_9 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_10 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_3 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_4 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_5 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_6 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_7 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_8 
    Info (332119):     0.446               0.000 mem|ddr4b|ddr4b_wf_clk_9 
    Info (332119):     0.458               0.000 mem|ddr4a|ddr4a_vco_clk 
    Info (332119):     0.461               0.000 mem|ddr4a|ddr4a_wf_clk_0 
    Info (332119):     0.461               0.000 mem|ddr4b|ddr4b_wf_clk_0 
    Info (332119):     0.463               0.000 mem|ddr4a|ddr4a_wf_clk_1 
    Info (332119):     0.463               0.000 mem|ddr4a|ddr4a_wf_clk_2 
    Info (332119):     0.463               0.000 mem|ddr4b|ddr4b_wf_clk_1 
    Info (332119):     0.463               0.000 mem|ddr4b|ddr4b_wf_clk_2 
    Info (332119):     0.466               0.000 mem|ddr4a|ddr4a_vco_clk_1 
    Info (332119):     0.466               0.000 mem|ddr4a|ddr4a_vco_clk_2 
    Info (332119):     0.466               0.000 mem|ddr4b|ddr4b_vco_clk_0 
    Info (332119):     0.466               0.000 mem|ddr4b|ddr4b_vco_clk_1 
    Info (332119):     0.466               0.000 mem|ddr4b|ddr4b_vco_clk_2 
    Info (332119):     0.825               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0] 
    Info (332119):     0.831               0.000 vl_qph_user_clk_clkpsc_clk1 
    Info (332119):     0.889               0.000 mem|ddr4a|ddr4a_phy_clk_0 
    Info (332119):     0.889               0.000 mem|ddr4a|ddr4a_phy_clk_1 
    Info (332119):     0.889               0.000 mem|ddr4a|ddr4a_phy_clk_2 
    Info (332119):     0.889               0.000 mem|ddr4b|ddr4b_phy_clk_0 
    Info (332119):     0.889               0.000 mem|ddr4b|ddr4b_phy_clk_1 
    Info (332119):     0.889               0.000 mem|ddr4b|ddr4b_phy_clk_2 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk 
    Info (332119):     0.937               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6] 
    Info (332119):     0.947               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7] 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0] 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1] 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2] 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3] 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4] 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5] 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6] 
    Info (332119):     0.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7] 
    Info (332119):     0.953               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk 
    Info (332119):     0.969               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0] 
    Info (332119):     1.400               0.000 fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 
    Info (332119):     1.456               0.000 ETH_RefClk 
    Info (332119):     1.538               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin 
    Info (332119):     1.538               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin 
    Info (332119):     1.538               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin 
    Info (332119):     1.538               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin 
    Info (332119):     1.548               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin 
    Info (332119):     1.548               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin 
    Info (332119):     1.548               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin 
    Info (332119):     1.548               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin 
    Info (332119):     1.558               0.000 mem|ddr4a|ddr4a_core_usr_clk 
    Info (332119):     1.588               0.000 hssi_pll_r_0_outclk0 
    Info (332119):     1.589               0.000 hssi_pll_t_outclk0 
    Info (332119):     1.609               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT 
    Info (332119):     1.696               0.000 vl_qph_user_clk_clkpsc_clk0 
    Info (332119):     1.780               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk 
    Info (332119):     1.780               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk 
    Info (332119):     1.780               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk 
    Info (332119):     1.780               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk 
    Info (332119):     1.789               0.000 DDR4_RefClk 
    Info (332119):     1.827               0.000 mem|ddr4a|ddr4a_phy_clk_l_0 
    Info (332119):     1.827               0.000 mem|ddr4a|ddr4a_phy_clk_l_1 
    Info (332119):     1.827               0.000 mem|ddr4a|ddr4a_phy_clk_l_2 
    Info (332119):     1.827               0.000 mem|ddr4b|ddr4b_phy_clk_l_0 
    Info (332119):     1.827               0.000 mem|ddr4b|ddr4b_phy_clk_l_1 
    Info (332119):     1.827               0.000 mem|ddr4b|ddr4b_phy_clk_l_2 
    Info (332119):     1.876               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk 
    Info (332119):     1.876               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk 
    Info (332119):     1.876               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk 
    Info (332119):     1.876               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk 
    Info (332119):     1.887               0.000 hssi_pll_t_outclk1 
    Info (332119):     1.888               0.000 hssi_pll_r_0_outclk1 
    Info (332119):     1.938               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2 
    Info (332119):     1.941               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2 
    Info (332119):     2.177               0.000 u0|dcp_iopll|dcp_iopll|clk1x 
    Info (332119):     2.970               0.000 mem|ddr4a|ddr4a_core_cal_slave_clk 
    Info (332119):     3.111               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk 
    Info (332119):     3.114               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk 
    Info (332119):     3.934               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout 
    Info (332119):     3.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk 
    Info (332119):     3.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk 
    Info (332119):     3.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk 
    Info (332119):     3.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk 
    Info (332119):     3.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk 
    Info (332119):     3.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk 
    Info (332119):     3.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk 
    Info (332119):     3.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk 
    Info (332119):     4.675               0.000 PCIE_REFCLK 
    Info (332119):     4.681               0.000 u0|dcp_iopll|dcp_iopll|clk100 
    Info (332119):     4.689               0.000 SYS_RefClk 
    Info (332119):     4.939               0.000 pr_clk_enable_dclk_reg2_user_clk 
    Info (332119):     4.950               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref 
    Info (332119):     4.951               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk 
    Info (332119):     4.956               0.000 fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk 
    Info (332119):     4.979               0.000 filtered_sclk_negedge 
    Info (332119):     9.988               0.000 u0|dcp_iopll|dcp_iopll|clk50 
    Info (332119):    19.685               0.000 u0|dcp_iopll|dcp_iopll|clk25 
    Info (332119):    19.881               0.000 flash_oe_clk 
    Info (332119):    49.784               0.000 altera_reserved_tck 
    Info (332119):   124.829               0.000 fspi_sclk 
    Info (332119):   500.000               0.000 altera_ts_clk 
Warning (332182): No path is found satisfying assignment "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_control_out|pio_0|data_out[0]}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 ". This assignment will be ignored.
Info (332115): Worst-case slack is 2.462 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.484 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.745 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.750 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.761 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.764 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.767 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.778 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.780 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.818 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.920 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.934 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 2.963 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.023 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.362 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.397 for "set_max_skew -from [get_keepers {fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q}] -to [get_pins {fpga_top|inst_green_bs|bsp_interface_inst|ddr4*_reset_sync|resync_chains[0].synchronizer_nocut|*|clrn}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.542 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.588 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.606 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.624 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.631 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.634 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_host|ddr_board_mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.643 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.661 for "set_max_skew -from [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}] -to [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.662 for "set_max_skew -from [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.682 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 3.687 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.644 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|out_rd_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.654 for "set_max_skew -from [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|in_wr_ptr_gray[*]}] -to [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.705 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|in_wr_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.735 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|out_rd_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.747 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|out_rd_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332115): Worst-case slack is 7.750 for "set_max_skew -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[*].u|din_s1}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800 "
Info (332163): Fast 900mV 0C Model Net Delay Summary
    Info (332163): 
    Info (332163):          Name  Slack    Req Actual            From              To Type 
    Info (332163): ============= ====== ====== ====== =============== =============== ==== 
    Info (332163): set_net_delay  2.023  2.736  0.713 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.371  2.736  0.365 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.541  2.736  0.195 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.563  2.736  0.173 [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}]
    Info (332163):  [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.625  3.200  0.575 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.625  3.200  0.575 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.670  3.200  0.530 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.791  3.200  0.409 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.793  3.200  0.407 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.811  3.001  0.190 [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}]
    Info (332163):  [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.843  3.200  0.357 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.849  3.200  0.351 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.869  4.000  1.131 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.874  3.200  0.326 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.921  3.200  0.279 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.929  3.200  0.271 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.934  3.200  0.266 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  2.951  3.200  0.249 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.118  4.000  0.882 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.142  4.000  0.858 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.239  4.000  0.761 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.278  4.000  0.722 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.323  4.000  0.677 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.352  4.000  0.648 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.356  4.000  0.644 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.381  4.000  0.619 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.390  4.000  0.610 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.393  4.000  0.607 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.523  4.000  0.477 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.559  4.000  0.441 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.590  4.000  0.410 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.611  4.000  0.389 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.636  4.000  0.364 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.649  4.000  0.351 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.664  4.000  0.336 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.668  4.000  0.332 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.700  4.000  0.300 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.723  4.000  0.277 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.738  4.000  0.262 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.758  4.000  0.242 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.766  4.000  0.234 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|*rdptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.779  4.000  0.221 [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g*}]
    Info (332163):  [get_keepers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  3.813  4.000  0.187 [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|kernel_interface|kernel_interface|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  6.388  8.000  1.612 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  6.613  8.000  1.387 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.050  8.000  0.950 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.440  8.000  0.560 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.507  8.000  0.493 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.651  8.000  0.349 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay  7.711  8.000  0.289 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.056 32.000  0.944 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.126 32.000  0.874 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.260 32.000  0.740 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_data_toggle_flopped}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.293 32.000  0.707 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.428 32.000  0.572 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_data_buffer*}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 31.617 32.000  0.383 [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_data_toggle}]
    Info (332163):  [get_registers {fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 76.168 80.000  3.832 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_data_toggle}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|din_s1}]
    Info (332163):                                                                     max 
    Info (332163): 
    Info (332163): set_net_delay 79.372 80.000  0.628 [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}]
    Info (332163):  [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_data_buffer*}]
    Info (332163):                                                                     max 
Info (332114): Report Metastability: Found 403 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 403
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.300
    Info (332114): Worst Case Available Settling Time: 3.783 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (21076): Core supply voltage operating condition is not set. Assuming a default value of '0.9V'.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info: There are no clock domains failing timing
Info: Finished custom script, /glob/development-tools/versions/fpgasupportstack/a10/1.2.1/intelFPGA_pro/hld/ip/board/bsp/failing_clocks.tcl : elapsed time is 00:00:02
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 197 warnings
    Info: Peak virtual memory: 5994 megabytes
    Info: Processing ended: Sat Jun  5 10:56:59 2021
    Info: Elapsed time: 00:00:38
Info (19538): Reading SDC files took 00:00:02 cumulatively in this process.


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 396   ; 396  ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-----------+-------------+
; Target                                                                                                                                                                                                                                                                                                                                                             ; Clock                                                                                                              ; Type      ; Status      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-----------+-------------+
; DDR4A_DQS_P[0]                                                                                                                                                                                                                                                                                                                                                     ; DDR4A_DQS_P[0]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4A_DQS_P[1]                                                                                                                                                                                                                                                                                                                                                     ; DDR4A_DQS_P[1]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4A_DQS_P[2]                                                                                                                                                                                                                                                                                                                                                     ; DDR4A_DQS_P[2]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4A_DQS_P[3]                                                                                                                                                                                                                                                                                                                                                     ; DDR4A_DQS_P[3]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4A_DQS_P[4]                                                                                                                                                                                                                                                                                                                                                     ; DDR4A_DQS_P[4]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4A_DQS_P[5]                                                                                                                                                                                                                                                                                                                                                     ; DDR4A_DQS_P[5]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4A_DQS_P[6]                                                                                                                                                                                                                                                                                                                                                     ; DDR4A_DQS_P[6]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4A_DQS_P[7]                                                                                                                                                                                                                                                                                                                                                     ; DDR4A_DQS_P[7]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4B_DQS_P[0]                                                                                                                                                                                                                                                                                                                                                     ; DDR4B_DQS_P[0]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4B_DQS_P[1]                                                                                                                                                                                                                                                                                                                                                     ; DDR4B_DQS_P[1]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4B_DQS_P[2]                                                                                                                                                                                                                                                                                                                                                     ; DDR4B_DQS_P[2]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4B_DQS_P[3]                                                                                                                                                                                                                                                                                                                                                     ; DDR4B_DQS_P[3]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4B_DQS_P[4]                                                                                                                                                                                                                                                                                                                                                     ; DDR4B_DQS_P[4]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4B_DQS_P[5]                                                                                                                                                                                                                                                                                                                                                     ; DDR4B_DQS_P[5]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4B_DQS_P[6]                                                                                                                                                                                                                                                                                                                                                     ; DDR4B_DQS_P[6]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4B_DQS_P[7]                                                                                                                                                                                                                                                                                                                                                     ; DDR4B_DQS_P[7]_IN                                                                                                  ; Base      ; Constrained ;
; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                        ; DDR4_RefClk                                                                                                        ; Base      ; Constrained ;
; ETH_RefClk                                                                                                                                                                                                                                                                                                                                                         ; ETH_RefClk                                                                                                         ; Base      ; Constrained ;
; PCIE_REFCLK                                                                                                                                                                                                                                                                                                                                                        ; PCIE_REFCLK                                                                                                        ; Base      ; Constrained ;
; SYS_RefClk                                                                                                                                                                                                                                                                                                                                                         ; SYS_RefClk                                                                                                         ; Base      ; Constrained ;
; altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                ; altera_reserved_tck                                                                                                ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[0]                                                                                                                                                                                                                                     ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[1]                                                                                                                                                                                                                                     ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_freq_u0|vl_qph_user_clk_clkpsc|combout                                                                                                                                                                                                                                          ; vl_qph_user_clk_clkpsc_clk0                                                                                        ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_freq_u0|vl_qph_user_clk_clkpsc|combout                                                                                                                                                                                                                                          ; vl_qph_user_clk_clkpsc_clk1                                                                                        ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl|filtered_sclk_negedge|q                                                                                                                                                        ; filtered_sclk_negedge                                                                                              ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|enable_dclk_reg2                                                                                                                                                                                              ; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|csr_control_data_reg[0]                                                                                                                                                            ; flash_oe_clk                                                                                                       ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_sensor_0|temp_sense_0|sd1~sn_adc_ts_clk.reg                                                                                                                                                                                                           ; altera_ts_clk                                                                                                      ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|cpulse_out_bus[5]                                                                                                                                                                                                                    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                                                                                                                     ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user                                                                                                                                ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0]                                                                                                                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user                                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                                                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                                                                                                                     ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user                                                                                                                                ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_div_clk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0]                                                                                                                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user                                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_div_clk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                                                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                                                                                                                     ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user                                                                                                                                ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_div_clk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0]                                                                                                                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user                                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_div_clk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                                                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                                                                                                                     ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user                                                                                                                                ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_div_clk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0]                                                                                                                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user                                                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_div_clk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                                                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|fpll_inst|outclk[0]                                                                                                                                                                                                                                                                                   ; hssi_pll_r_0_outclk0                                                                                               ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|fpll_inst|outclk[1]                                                                                                                                                                                                                                                                                   ; hssi_pll_r_0_outclk1                                                                                               ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|fpll_inst|outclk[0]                                                                                                                                                                                                                                                                                     ; hssi_pll_t_outclk0                                                                                                 ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|fpll_inst|outclk[1]                                                                                                                                                                                                                                                                                     ; hssi_pll_t_outclk1                                                                                                 ; Base      ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_inst|clk0                                                                                                                                                                                                     ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_inst|hclk_out                                                                                                                                                                                                 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst|clk0_8g                                                                                                                                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|cpulse_out_bus[0]                                                                                                                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clkout                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref                               ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clkout                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref                               ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clkout                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref                               ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clkout                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface|hip_cmn_clk[0]   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref                               ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clkout                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref                               ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clkout                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref                               ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clkout                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref                               ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out                          ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clkout                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1                              ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref                               ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys|core_clk_out                                                                                                                                                                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; Generated ; Constrained ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys|pld_clk                                                                                                                                                                                                                                                             ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; Generated ; Constrained ;
; fspi_sclk                                                                                                                                                                                                                                                                                                                                                          ; fspi_sclk                                                                                                          ; Base      ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|pa_core_clk_out[0]                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                                                                                                                                                                                                         ; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|lvds_clk[0]                                                                                                                                                                                                                                                                                                       ; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|outclk[3]                                                                                                                                                                                                                                                                                                         ; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                          ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|loaden[0]                                                                                                                                                                                                                                                                                            ; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|lvds_clk[0]                                                                                                                                                                                                                                                                                          ; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                             ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|loaden[0]                                                                                                                                                                                                                                                                                              ; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|lvds_clk[0]                                                                                                                                                                                                                                                                                            ; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; Generated ; Constrained ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                               ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst~out_phy_reg                                                                                                                                                                                                                                                      ; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                                                                                                                                                                                                         ; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|lvds_clk[0]                                                                                                                                                                                                                                                                                                       ; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                          ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|loaden[0]                                                                                                                                                                                                                                                                                            ; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|lvds_clk[0]                                                                                                                                                                                                                                                                                          ; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                             ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|loaden[0]                                                                                                                                                                                                                                                                                              ; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|lvds_clk[0]                                                                                                                                                                                                                                                                                            ; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; Generated ; Constrained ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                               ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; Generated ; Constrained ;
; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[1]                                                                                                                                                                                                                                                                                            ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; Generated ; Constrained ;
; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[2]                                                                                                                                                                                                                                                                                            ; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; Generated ; Constrained ;
; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[3]                                                                                                                                                                                                                                                                                            ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; Generated ; Constrained ;
; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[4]                                                                                                                                                                                                                                                                                            ; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; Generated ; Constrained ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-----------+-------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                  ;
+---------------------+--------------------------------------------------------------------------------------+
; Input Port          ; Comment                                                                              ;
+---------------------+--------------------------------------------------------------------------------------+
; PCIE_RESET_N        ; Partially constrained                                                                ;
; altera_reserved_tdi ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; altera_reserved_tms ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                  ;
+---------------------+---------------------------------------------------------------------------------------+
; Output Port         ; Comment                                                                               ;
+---------------------+---------------------------------------------------------------------------------------+
; FPGA_I2C_MASTER_L   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; altera_reserved_tdo ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                  ;
+---------------------+--------------------------------------------------------------------------------------+
; Input Port          ; Comment                                                                              ;
+---------------------+--------------------------------------------------------------------------------------+
; PCIE_RESET_N        ; Partially constrained                                                                ;
; altera_reserved_tdi ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; altera_reserved_tms ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                  ;
+---------------------+---------------------------------------------------------------------------------------+
; Output Port         ; Comment                                                                               ;
+---------------------+---------------------------------------------------------------------------------------+
; FPGA_I2C_MASTER_L   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; altera_reserved_tdo ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+---------------------------------------------------------------------------------------+


