
# Serpent-VHDL
![logo ubs](https://www.univ-ubs.fr/skins/UBS/resources/img/logo.png)

Implémenter l'algo Serpent en VHDL sur une carte Basys 3

## Cahier des charges :

### Expression des besoins

- Code VHDL première version fonctionnelle de l'algo Serpent avec une version utilisant une **construction itérative**.
- Code (VHDL) du Test bench associé
- Rapport de performance
    - Cractérisation de nombre de slice
    - Debit du chiffrement
    - Conso
    - Surface utilisé
- Test et validation de l'IP seulsur cible
- Intégré l'IP de développée dans la plateforme de tests et validation du client
    - Creer un IP qui communnique en liaison série avec le PC
- Bonus
    - Chiffrement en mode pipeline
    - code VHDL du banc de test
    - Rapport de performance

### Liste des exigences

- Support
- Testbench du chiffreur
- Rapport de performances pour 128bits
- Test et validation sur basys3
- Intégration à la plateforme de test du client
- Doc technique en PDF
- Présentation
