<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üñïüèΩ üîë üë©üèº‚Äç‚öïÔ∏è Un nuevo enfoque para el almacenamiento en cach√© del procesador üçà üßñüèª üë®üèª‚Äç‚úàÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Los chips en la mayor√≠a de las computadoras de escritorio modernas tienen cuatro n√∫cleos, pero los fabricantes de chips ya han anunciado planes para a...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Un nuevo enfoque para el almacenamiento en cach√© del procesador</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/405229/"> Los chips en la mayor√≠a de las computadoras de escritorio modernas tienen cuatro n√∫cleos, pero los fabricantes de chips ya han anunciado planes para actualizar a seis n√∫cleos, y los procesadores de 16 n√∫cleos distan mucho de ser poco comunes para los servidores de alto rendimiento. <br><br>  Cuantos m√°s n√∫cleos, mayor es el problema de asignaci√≥n de memoria entre todos los n√∫cleos mientras trabajan juntos.  Con el aumento en el n√∫mero de n√∫cleos, se est√° volviendo cada vez m√°s rentable minimizar la p√©rdida de tiempo en la gesti√≥n de los n√∫cleos durante el procesamiento de datos, porque la tasa de intercambio de datos va a la zaga de la velocidad del procesador y el procesamiento de datos en la memoria.  Puede recurrir f√≠sicamente al cach√© r√°pido de otra persona, o puede usar su propio lento, pero ahorre tiempo de transferencia de datos.  La tarea se complica por el hecho de que la cantidad de memoria solicitada por los programas no corresponde claramente a los tama√±os de cach√© de cada tipo. <br><br>  Solo se puede ubicar f√≠sicamente una cantidad muy limitada de memoria lo m√°s cerca posible del procesador, un cach√© de procesador de nivel L1, cuya cantidad es extremadamente peque√±a.  Daniel S√°nchez, Po-An Tsai y Nathan Beckmann, investigadores del Laboratorio del Instituto de Ciencias de la Computaci√≥n e Inteligencia Artificial de Massachusetts, le <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">ense√±aron a la</a> computadora <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">c√≥mo</a> configurar diferentes tipos de memoria para adaptarse a una jerarqu√≠a flexible de programas en en tiempo real  El nuevo sistema, llamado Jenga, analiza las necesidades volum√©tricas y la frecuencia del acceso del programa a la memoria y redistribuye la potencia de cada uno de los 3 tipos de cach√© del procesador en combinaciones que proporcionan una mayor eficiencia y ahorro de energ√≠a. <br><br><img src="https://habrastorage.org/web/529/973/dab/529973dabf5740f28e7c90654392fdc7.jpg"><br><a name="habracut"></a><br>  Para empezar, los investigadores probaron el aumento del rendimiento con una combinaci√≥n de memoria est√°tica y din√°mica al trabajar en programas para un procesador de un solo n√∫cleo y obtuvieron la jerarqu√≠a principal, cuando es la mejor combinaci√≥n para usar.  De 2 tipos de memoria o de uno.  Se evaluaron dos par√°metros: retraso de la se√±al (latencia) y consumo de energ√≠a durante la operaci√≥n de cada programa.  Alrededor del 40% de los programas comenzaron a funcionar peor con una combinaci√≥n de tipos de memoria, el resto, mejor.  Despu√©s de haber arreglado qu√© programas "gustaban" del rendimiento mixto y cu√°les, el tama√±o de la memoria, los investigadores construyeron su sistema Jenga. <br><br>  Pr√°cticamente probaron 4 tipos de programas en una computadora virtual con 36 n√∫cleos.  Probado el programa: <br><br><ul><li>  omnet: banco de pruebas de red modular objetivo, biblioteca de modelado C y plataforma de herramientas de modelado de red (azul en la imagen) </li><li>  mcf - Meta Content Framework (rojo) </li><li>  astar - software para mostrar realidad virtual (verde) </li><li>  bzip2 - archivador (color morado) </li></ul><br><img src="https://habrastorage.org/web/418/a86/477/418a864779484950a405f6757cd7054f.JPG"><br>  La imagen muestra d√≥nde y c√≥mo se procesaron los datos de cada programa.  Las letras indican d√≥nde se ejecuta cada aplicaci√≥n (una por cuadrante), los colores indican d√≥nde se encuentran sus datos y la eclosi√≥n indica el segundo nivel de la jerarqu√≠a virtual cuando est√° presente. <br><br><div class="spoiler">  <b class="spoiler_title">Niveles de cach√©</b> <div class="spoiler_text">  El cach√© de la CPU se divide en varios niveles.  Para procesadores universales: hasta 3. La memoria m√°s r√°pida es el cach√© de primer nivel: cach√© L1, porque est√° ubicado en el mismo chip que el procesador.  Consiste en un cach√© de comandos y un cach√© de datos.  Algunos procesadores sin cach√© L1 no pueden funcionar.  El cach√© L1 se ejecuta a la frecuencia del procesador y se puede acceder a √©l en cada ciclo de reloj.  A menudo es posible realizar m√∫ltiples operaciones de lectura / escritura al mismo tiempo.  El volumen suele ser peque√±o, no m√°s de 128 KB. <br><br>  El cach√© L1 interact√∫a con un cach√© de segundo nivel: L2.  Es el segundo m√°s r√°pido.  Por lo general, se encuentra en el chip, como L1, o en las inmediaciones del n√∫cleo, por ejemplo, en un cartucho de procesador.  En procesadores m√°s antiguos, un chipset en la placa base.  El tama√±o del cach√© L2 es de 128 KB a 12 MB.  En los procesadores modernos de varios n√∫cleos, el cach√© de segundo nivel, ubicado en el mismo chip, es una memoria compartida, con un tama√±o de cach√© total de 8 MB, 2 MB por n√∫cleo.  Por lo general, la latencia de la cach√© L2 ubicada en el chip central es de entre 8 y 20 ciclos de reloj.  En tareas relacionadas con numerosos accesos a un √°rea limitada de memoria, por ejemplo, un DBMS, su uso completo hace que la productividad se multiplique por diez. <br><br>  El cach√© L3 suele ser a√∫n m√°s grande, aunque un poco m√°s lento que L2 (debido al hecho de que el bus entre L2 y L3 es m√°s estrecho que el bus entre L1 y L2).  L3 generalmente se encuentra separado del n√∫cleo de la CPU, pero puede ser grande: m√°s de 32 MB.  El cach√© L3 es m√°s lento que los cach√©s anteriores, pero a√∫n m√°s r√°pido que la RAM.  En sistemas multiprocesador es de uso com√∫n.  El uso de la cach√© de tercer nivel se justifica en un rango muy limitado de tareas y puede no solo no aumentar la productividad, sino viceversa y conducir a una disminuci√≥n general en el rendimiento del sistema. <br><br>  Deshabilitar el cach√© del segundo y tercer nivel es m√°s √∫til en problemas matem√°ticos cuando la cantidad de datos es menor que el tama√±o del cach√©.  En este caso, puede cargar todos los datos inmediatamente en la memoria cach√© L1 y luego procesarlos. <br></div></div><br>  Peri√≥dicamente, Jenga a nivel del sistema operativo reconfigura las jerarqu√≠as virtuales para minimizar el intercambio de datos, dadas las limitaciones de recursos y el comportamiento de la aplicaci√≥n.  Cada reconfiguraci√≥n consta de cuatro pasos. <br><br><img src="https://habrastorage.org/web/ce8/15c/03a/ce815c03aa5349de9e3d344b056770de.JPG"><br><br>  Jenga distribuye datos no solo en funci√≥n de los programas que se env√≠an: amando la memoria grande de una sola velocidad o amando el rendimiento de cach√©s mixtas, sino tambi√©n dependiendo de la proximidad f√≠sica de las celdas de memoria a los datos que se procesan.  Independientemente del tipo de cach√© que el programa requiera por defecto o jerarqu√≠a.  Lo principal es minimizar el retraso de la se√±al y el consumo de energ√≠a.  Dependiendo de cu√°ntos tipos de memoria le gusta al programa, Jenga modela la latencia de cada jerarqu√≠a virtual con uno o dos niveles.  Las jerarqu√≠as de dos niveles forman una superficie, las jerarqu√≠as de un solo nivel forman una curva.  Jenga luego dise√±a el retraso m√≠nimo en tama√±os VL1, lo que da dos curvas.  Finalmente, Jenga usa estas curvas para seleccionar la mejor jerarqu√≠a (es decir, el tama√±o VL1). <br><br>  El uso de Jenga le dio un efecto tangible.  El chip virtual de 36 n√∫cleos era un 30 por ciento m√°s r√°pido y usaba un 85 por ciento menos de energ√≠a.  Por supuesto, si bien Jenga es solo una simulaci√≥n de una computadora en funcionamiento, tomar√° alg√∫n tiempo antes de que vea ejemplos reales de este cach√© e incluso antes de que los fabricantes de chips lo acepten si les gusta la tecnolog√≠a. <br><br><h2>  Configuraci√≥n condicional de 36 m√°quinas nucleares </h2><br><ul><li>  <b>Procesadores</b> .  36 n√∫cleos, x86-64 ISA, 2.4 GHz, tipo Silvermont OOO: ancho 8B <br>  ifetch  Bpred de 2 niveles con BHSR de 512 √ó 10 bits + PHT de 1024 √ó 2 bits, decodificaci√≥n / emisi√≥n / cambio de nombre / confirmaci√≥n de 2 v√≠as, IQ y ROB de 32 entradas, LQ de 10 entradas, SQ de 16 entradas;  371 pJ / instrucci√≥n, 163 mW / n√∫cleo de potencia est√°tica </li><li>  <b>Caches de nivel L1</b> .  32 KB, conjunto asociativo de 8 v√≠as, datos divididos y cach√©s de instrucciones, <br>  Latencia de 3 ciclos;  15/33 pJ por hit / miss </li><li>  <b>Prefetchers Prefetch Service</b> .  Prefetchers de flujo de 16 entradas modeladas y validadas seg√∫n <br>  Nehalem </li><li>  <b>Caches de nivel L2</b> .  128 KB privados por n√∫cleo, latencia asociativa de 8 v√≠as, inclusiva, de 6 ciclos;  46/93 pJ por hit / miss </li><li>  <b>Modo coherente (coherencia)</b> .  Bancos de directorios de latencia de 16 v√≠as y 6 ciclos para Jenga;  directorios L3 en cach√© para otros </li><li>  <b>Global NoC</b> .  Malla 6 √ó 6, flits y enlaces de 128 bits, enrutamiento XY, enrutadores canalizados de 2 ciclos, enlaces de 1 ciclo;  63/71 pJ por enrutador / enlace transversal, 12 / 4mW enrutador / enlace de energ√≠a est√°tica </li><li>  <b>Bloques de memoria est√°tica SRAM</b> .  18 MB, un banco de 512 KB por mosaico, zcache de 4 v√≠as y 52 candidatos, latencia bancaria de 9 ciclos, partici√≥n Vantage;  240/500 pJ por hit / miss, 28 mW / banco de potencia est√°tica </li><li>  <b>Memoria din√°mica multicapa DRAM apilada</b> .  1152 MB, una b√≥veda de 128 MB por 4 mosaicos, aleaci√≥n con MAP-I DDR3-3200 (1600 MHz), bus de 128 bits, 16 rangos, 8 bancos / rango, b√∫fer de fila de 2 KB;  4.4 / 6.2 nJ por hit / miss, 88 mW / b√≥veda de potencia est√°tica </li><li>  <b>Memoria principal</b>  4 canales DDR3-1600, bus de 64 bits, 2 rangos / canal, 8 bancos / rango, b√∫fer de fila de 8 KB;  20 nJ / acceso, 4W de potencia est√°tica </li><li>  <b>Tiempos de DRAM</b> .  tCAS = 8, tRCD = 8, tRTP = 4, tRAS = 24, tRP = 8, tRRD = 4, tWTR = 4, tWR = 8, tFAW = 18 (todos los tiempos en tCK; DRAM apilada tiene la mitad de tCK como memoria principal ) </li></ul></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es405229/">https://habr.com/ru/post/es405229/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es405219/index.html">Gran vuelo de peque√±os sat√©lites.</a></li>
<li><a href="../es405221/index.html">En el hielo del continente flotante: una historia de exploraci√≥n √°rtica</a></li>
<li><a href="../es405223/index.html">Trabajando con el protocolo Modbus en la aplicaci√≥n iRidium lite (video)</a></li>
<li><a href="../es405225/index.html">Gu√≠a paso a paso de la c√°mara VKS</a></li>
<li><a href="../es405227/index.html">Estabilidad de neutrones en el n√∫cleo at√≥mico</a></li>
<li><a href="../es405235/index.html">Procesadores Intel Xeon escalables: nuevos nombres y nuevos modelos</a></li>
<li><a href="../es405237/index.html">Dinero del sol: en ICO se lanz√≥ un proyecto de una plataforma p2p para el comercio de electricidad "limpia"</a></li>
<li><a href="../es405239/index.html">EVAPOLAR: una breve prueba con una c√°mara termogr√°fica</a></li>
<li><a href="../es405241/index.html">DARPA ha encargado el desarrollo de implantes cerebrales de alta resoluci√≥n para la interfaz cerebro-computadora</a></li>
<li><a href="../es405243/index.html">Investigaci√≥n: los juegos cognitivos del cerebro son in√∫tiles</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>