// Verilog netlist generated by RFSiP netlister
// Cadence Design Systems, Inc.

module comparator (
T4,M3,VDD,GND,T3,M1,M2,T1,M0,T0,M4,OUT,T2 );
input  T4;
input  M3;
input  VDD;
input  GND;
input  T3;
input  M1;
input  M2;
input  T1;
input  M0;
input  T0;
input  M4;
output  OUT;
input  T2;
wire VDD;
wire M2;
wire net29;
wire net34;
wire net052;
wire net056;
wire net054;
wire M4;
wire net059;
wire T1;
wire T0;
wire OUT;
wire net27;
wire GND;
wire net057;
wire M3;
wire T2;
wire T4;
wire net063;
wire net18;
wire M1;
wire net064;
wire net021;
wire net19;
wire M0;
wire net26;
wire net060;
wire net32;
wire net21;
wire net33;
wire net28;
wire net065;
wire net25;
wire net31;
wire net044;
wire T3;
wire net050;
wire net35;
wire net20;
wire net055;
wire net30;

INVX1    
 I55  ( .VDD( VDD ), .Y( net20 ), .A( M2 ), .VSS( GND ) );

INVX1    
 I49  ( .VDD( VDD ), .Y( net32 ), .A( T3 ), .VSS( GND ) );

INVX1    
 I48  ( .VDD( VDD ), .Y( net19 ), .A( M3 ), .VSS( GND ) );

INVX1    
 I62  ( .VDD( VDD ), .Y( net063 ), .A( T0 ), .VSS( GND ) );

INVX1    
 I56  ( .VDD( VDD ), .Y( net21 ), .A( T2 ), .VSS( GND ) );

INVX1    
 I58  ( .VDD( VDD ), .Y( net064 ), .A( T1 ), .VSS( GND ) );

INVX1    
 I57  ( .VDD( VDD ), .Y( net065 ), .A( M1 ), .VSS( GND ) );

INVX1    
 I43  ( .VDD( VDD ), .Y( net18 ), .A( T4 ), .VSS( GND ) );

INVX1    
 I42  ( .VDD( VDD ), .Y( net35 ), .A( M4 ), .VSS( GND ) );

AND2X1    
 I53  ( .VDD( VDD ), .Y( net29 ), .A( M2 ), .B( net21 ), .VSS( GND ) );

AND2X1    
 I52  ( .VDD( VDD ), .Y( net26 ), .A( net20 ), .B( T2 ), .VSS( GND ) );

AND2X1    
 I51  ( .VDD( VDD ), .Y( net28 ), .A( M3 ), .B( net32 ), .VSS( GND ) );

AND2X1    
 I50  ( .VDD( VDD ), .Y( net25 ), .A( net19 ), .B( T3 ), .VSS( GND ) );

AND2X1    
 I68  ( .VDD( VDD ), .Y( net059 ), .A( net054 ), .B( net050 ), .VSS( GND ) );

AND2X1    
 I63  ( .VDD( VDD ), .Y( net050 ), .A( M0 ), .B( net063 ), .VSS( GND ) );

AND2X1    
 I64  ( .VDD( VDD ), .Y( net057 ), .A( net34 ), .B( net28 ), .VSS( GND ) );

AND2X1    
 I45  ( .VDD( VDD ), .Y( net27 ), .A( M4 ), .B( net18 ), .VSS( GND ) );

AND2X1    
 I59  ( .VDD( VDD ), .Y( net044 ), .A( net065 ), .B( T1 ), .VSS( GND ) );

AND2X1    
 I60  ( .VDD( VDD ), .Y( net021 ), .A( M1 ), .B( net064 ), .VSS( GND ) );

AND2X1    
 I44  ( .VDD( VDD ), .Y( net30 ), .A( net35 ), .B( T4 ), .VSS( GND ) );

OR4X1    
 I69  ( .VDD( VDD ), .C( net056 ), .Y( net060 ), .A( net27 ), .B( net057 ), .D( net055 ), .VSS( GND ) );

OR2X1    
 I70  ( .VDD( VDD ), .Y( OUT ), .A( net060 ), .B( net059 ), .VSS( GND ) );

NOR2X1    
 I76  ( .VDD( VDD ), .Y( net31 ), .A( net26 ), .B( net29 ), .VSS( GND ) );

NOR2X1    
 I75  ( .VDD( VDD ), .Y( net33 ), .A( net25 ), .B( net28 ), .VSS( GND ) );

NOR2X1    
 I74  ( .VDD( VDD ), .Y( net34 ), .A( net30 ), .B( net27 ), .VSS( GND ) );

NOR2X1    
 I61  ( .VDD( VDD ), .Y( net052 ), .A( net044 ), .B( net021 ), .VSS( GND ) );

AND3X1    
 I65  ( .VDD( VDD ), .C( net29 ), .Y( net056 ), .A( net34 ), .B( net33 ), .VSS( GND ) );

AND4X1    
 I67  ( .VDD( VDD ), .C( net31 ), .Y( net054 ), .A( net34 ), .D( net052 ), .B( net33 ), .VSS( GND ) );

AND4X1    
 I66  ( .VDD( VDD ), .C( net31 ), .Y( net055 ), .A( net34 ), .D( net021 ), .B( net33 ), .VSS( GND ) );

endmodule

