library ieee;
use ieee.std_logic_1164.all;

entity parte1 is
    port(
        clk, reset, entrada: in std_logic;
        saida: out std_logic_vector(1 downto 0)
    );
end entity parte1;

architecture comportamento of parte1 is

type estado is (Reset, A, B, C, D);
signal estado_atual, proximo_estado: estado;

begin

    -- processo para definição do sincronismo da FSM
    sincrono: process(clk, reset)
    begin
        if reset = '1' then
            estado_atual <= Reset;
        elsif rising_edge(clk) then
            estado_atual <= proximo_estado;
        end if;
    end process sincrono;

    -- processo para a lógica combinacional da máquina
    combinacional: process(estado_atual)
    begin
        case estado_atual is
            when Reset =>
                saida <= "00";
                proximo_estado <= A;
            when A =>
                saida <= "00";
                proximo_estado <= B;
            when B =>
                saida <= "01";
                proximo_estado <= C;
            when C =>
                saida <= "10";
                proximo_estado <= D;
            when D =>
                saida <= "11";
                proximo_estado <= A;
        end case;
    end process combinacional;
end architecture comportamento;