# **always_comb中的控制语句：if和for**



## if

## for

for在always_comb中，会被解释为循环展开。

循环变量的上下界都应为常数。

```verilog
always_comb 
```

