

### 1 Вступ
У цій вправі ви ознайомитесь з основами роботи з платою розробки програмованої логічної інтегральної схеми (FPGA). Спочатку ви отримаєте загальне уявлення про те, що потрібно для опису апаратного дизайну на FPGA. Далі ви пройдете кроки розгортання базового дизайну на FPGA, дослідите його функціональність та зрозумієте його компоненти. Нарешті, ви перевірите свої знання, взявши інший дизайн, який додає нову функціональність, але також містить деякі недоліки. Ви розгорнете цей дизайн і виправите його, щоб він працював правильно.

Більшість запитань у цій вправі сформульовані відкрито, оскільки вони стосуються принципів і концепцій, а не конкретних рішень. Щоб забезпечити найкращий навчальний досвід, обговорюйте виникаючі запитання та свої відповіді на проблеми з одним із асистентів час від часу. Активна комунікація з викладачами є ключем до успішного виконання вправи.


### 2 Підготовка
#### Завдання 1 (Налаштування):
Налаштуйте робочий каталог для цієї вправи, виконавши наш інсталяційний скрипт і перейшовши до щойно створеного каталогу:
```bash
sh > /home/vlsi1/ex1/install.sh  
sh > cd ex1
```

### 3 Опис апаратного забезпечення на FPGA
Перед тим, як зануритись у використання інструментів, розглянемо короткий огляд опису апаратного забезпечення на FPGA.

#### 3.1 Ресурси FPGA
Кожна FPGA складається з фіксованого набору базових елементів різних типів. Налаштовуючи та з'єднуючи ці елементи у власний спосіб, ви, як розробник апаратного забезпечення, можете реалізувати користувацькі дизайни на готовій FPGA.

Xilinx Zynq-7020 System-on-Chip (SoC), з яким ви працюєте, має п'ять різних типів базових елементів FPGA: конфігуровані логічні блоки (CLB), блочні запам'ятовуючі пристрої з довільним доступом (BRAM), блоки цифрової обробки сигналів (DSP), блоки введення/виведення (IOB) та ресурси тактування. На рисунку 1а показано структуру FPGA серії Xilinx 7, які мають однакові елементи з родиною Zynq-7000. FPGA організована у кілька областей тактування (шість блоків на рисунку), кожна з яких містить 50 CLB. Основна обробка виконується CLB та DSP, які працюють із BRAM, але розуміння ресурсів введення/виведення та тактування також є важливим. Нижче подано короткий огляд кожного типу елементів.

#### 3.1.1 Конфігурований логічний блок (CLB)
Кожен CLB складається з двох логічних слайсів. Спрощену діаграму слайсу CLB показано на рисунку 1b. Кожен слайс містить:
- Чотири таблиці відповідностей (LUT) з шістьма незалежними входами та двома незалежними виходами. LUT може реалізовувати будь-яку булеву функцію своїх входів, зберігаючи та обчислюючи таблицю істинності функції.
- Вісім тригерів (FF), які можуть зберігати виходи LUT.
- Один 4-бітний арифметичний ланцюжок переносу.
- Чотири 1-бітні функціональні мультиплексори.

Від 25 до 50 % усіх слайсів можуть використовувати кожен зі своїх LUT як 64 × 1-бітну розподілену пам’ять, як 32-бітний регістр зсуву або як два 16-бітні регістри зсуву. Ця меншість слайсів належить до типу SLICEM (оптимізована для пам'яті), тоді як більшість належать до типу SLICEL (оптимізована для логіки). Інструменти синтезу враховують властивості та індивідуальні можливості кожного слайсу та автоматично намагаються використовувати їх оптимальним чином.

> Для отримання додаткової інформації див. посібник користувача для конфігурованого логічного блоку FPGA серії 7 від Xilinx (UG474).

### 3.1.2 Блоки оперативної пам’яті з довільним доступом (BRAM)
Кожен BRAM зберігає до 36 Кібіт даних. У типовій конфігурації BRAM містить 1024 записи, кожен з яких має ширину 36 біт (32 біти плюс один біт парності на байт). BRAM дуже гнучкий у налаштуванні кількості записів і ширини кожного запису. У режимі з двома портами — інтерфейс якого показано на рис. 1c — кожен BRAM має два незалежні порти з вхідними даними (32+4) біти, можливістю байтового запису, 16-бітною адресою, вихідними даними (32+4) біти та окремими сигналами тактування, скидання і включення.

### 3.1.3 Цифровий сигналопроцесорний (DSP) блок
Основна функціональність DSP-блоку показана на рис. 1d. Кожен блок включає 25×18-бітний множник з доповненням до двійкового коду, 48-бітний акумулятор, 25-бітний передаддер, додатковий логічний блок для генерації до 10 різних логічних функцій для двох операндів та детектор шаблонів для округлення. Кожен DSP-блок також містить додаткові вхідні, конвеєрні та вихідні регістри. Для повної швидкості операцій множення та накопичення необхідно щонайменше три конвеєрні регістри.

### 3.1.4 Блоки введення/виведення (IOB)
Існує два типи блоків введення/виведення (IOB): високопродуктивні (HP) та широкодіапазонні (HR). HP-блоки розроблені для задоволення вимог високошвидкісної пам'яті та інших інтерфейсів між чіпами з напругою до 1,8 В. HR-блоки підтримують ширший діапазон стандартів введення/виведення з напругою до 3,3 В. IOB також мають можливість програмування затримки введення/виведення, серіалізатори/паралелізатори та програмовану опорну напругу.

### 3.1.5 Ресурси тактування
FPGA має три рівні тактування: входи, що підтримують тактування, глобальні та регіональні ресурси тактування. Зовнішній тактовий сигнал подається через спеціальні входи, які забезпечують швидкісний доступ до глобальних ресурсів тактування через спеціальні лінії передачі. Глобальні ресурси тактування складаються з тактового модуля керування (CMT) та глобальних буферів тактування, які створюють копії вхідного тактового сигналу для кількох навантажень з мінімальними перешкодами та швидким перехідним процесом.

### 3.2 Процес проєктування та впровадження FPGA
Рисунок 2 показує процес проєктування FPGA від специфікацій користувача до налаштування FPGA.

Ви проведете значну частину курсу на етапі перетворення алгоритму в апаратну архітектуру, описану на рівні регістрів (RTL). Для одного алгоритму може бути безліч різних апаратних архітектур, кожна з яких має свої компроміси. Як тільки апаратну частину описано, можливості змін властивостей фінального обладнання обмежені.

Світло-сірі блоки представляють етапи, які проходить ваше проєктування перед впровадженням на FPGA. У цьому завданні ви пройдете ці етапи. Хоча більшість з них автоматизовані, важливо розуміти їхню суть і як це впливає на проєктування. Розглянемо кожен етап.

#### 3.2.1 Розробка
Під час цього етапу генерується нетліст з логічних і арифметичних елементів на основі опису RTL. Наприклад, додавання двох сигналів перетворюється в суматор із відповідними входами. Цей етап не залежить від технології. Розробка нетліста займає кілька хвилин і зазвичай триває лічені секунди для невеликих проєктів.

#### 3.2.2 Синтез
Під час синтезу нетліст прив'язується до елементів обраної родини FPGA. Інструменти також надають перші оцінки використання ресурсів і часу виконання проєкту. Якщо оцінки значно відхиляються від вимог, потрібно внести зміни в опис RTL.

#### 3.2.3 Впровадження
На цьому етапі синтезований нетліст розміщується на фізичних елементах FPGA і маршрутизуються сигнали між ними. Інструменти намагаються мінімізувати затримки сигналу, але це може бути складно на щільно завантажених FPGA. Якщо дизайн не відповідає вимогам щодо ресурсів чи часу, необхідно внести зміни в RTL. 

#### 3.2.4 Генерація бістріму
Бістрім — це послідовність бітів, яка конфігурує транзистори FPGA. Під час цього етапу бістрім генерується на основі впровадженого нетліста.
