# PADS2005/PowerPCB布线步骤（每次画完必看,比对有何漏洞） - xqhrs232的专栏 - CSDN博客
2013年11月27日 21:57:37[xqhrs232](https://me.csdn.net/xqhrs232)阅读数：1700
个人分类：[PCB/EDA/硬件设计与仿真](https://blog.csdn.net/xqhrs232/article/category/906926)
原文地址::[http://wenku.baidu.com/link?url=bDlbTD0npaLagPxDymCuKz9OqldKUf62rm7ht5GB3Zuvqt6OO19A8D3L1LhJRRLHUAggTnwRUEJb6wgkeBoLuXHkH5cCyUirWqG2phKoKqe](http://wenku.baidu.com/link?url=bDlbTD0npaLagPxDymCuKz9OqldKUf62rm7ht5GB3Zuvqt6OO19A8D3L1LhJRRLHUAggTnwRUEJb6wgkeBoLuXHkH5cCyUirWqG2phKoKqe)
1、导入网表。
2、设置Board Outline，然后DisperseComponents。
3、关掉各个器件的Label属性。
4、大器件初步布局，观看走线是否顺畅。如有必要需ECO调整。
5、设置GND、Power net成不同颜色，并设置成不显示unrouted的net。
6、设置Layer Definition ，指定属于不同层的网络。
7、设置Pad Stacks，指定via属性。
8、设置 Design Rule，然后设置特殊net的Design Rule，如GND、Power、Clk、DP、DM。
9、开始走一些关键信号，如clk。
10、           手动完成其他net走线。
11、           对power、gnd平面分块，并完成power、gnd网络连接。
12、           对top和bottom设置copper pour区域。
13、           设置solder mask top /bottom区域。
14、           打开器件Label属性，选中所有label，设置成同样size，正确摆放Lable.
15、           在silkscreen top放置logo、board name、date信息，添加相关必要的指示性text。
16、           自动测量板长板宽。
17、           在空闲区域放置glued gnd via。
18、           Copper Pour。
19、           Verifyconnectivity ，Verify clearance。
20、           RS274X格式CAM输出。
21、           使用CAM350参看gerber文件。

PowerPCB电路板设计规范
1 概述 
本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查。
2 设计流程 
PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤. 
2.1 网表输入 
网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输入进来。
2.2 规则设置 
如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。如果修改了设计规则，必须同步原理图，保证原理图和PCB的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks，需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔，一定要加上Layer 25。
注意： 
PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在PowerLogic中，使用OLEPowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。
2.3 元器件布局 
网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手工布局和自动布局。
2.3.1 手工布局 
1.       工具印制板的结构尺寸画出板边（Board Outline）。 
2.       将元器件分散（Disperse Components），元器件会排列在板边的周围。 
3.       把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。 
2.3.2 自动布局 
PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想，不推荐使用。 
2.3.3 注意事项 
a.       布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起 
b.       数字器件和模拟器件要分开，尽量远离 
c.       去耦电容尽量靠近器件的VCC 
d.       放置器件时要考虑以后的焊接，不要太密集 
e.       多使用软件提供的Array和Union功能，提高布局的效率 
2.4 布线 
布线的方式也有两种，手工布线和自动布线。PowerPCB提供的手工布线功能十分强大，包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引擎进行，通常这两种方法配合使用，常用的步骤是手工—自动—手工。
2.4.1 手工布线 
1. 自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如BGA，自动布线很难布得有规则，也要用手工布线。
2. 自动布线以后，还要用手工布线对PCB的走线进行调整。 
2.4.2 自动布线 
手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动Specctra布线器的接口，设置好DO文件，按Continue就启动了Specctra布线器自动布线，结束后如果布通率为100%，那么就可以进行手工调整布线了；如果不到100%，说明布局或手工布线有问题，需要调整布局或手工布线，直至全部布通为止。
2.4.3 注意事项 
a. 电源线和地线尽量加粗 
b. 去耦电容尽量与VCC直接连接 
c. 设置Specctra的DO文件时，首先添加Protectall wires命令，保护手工布的线不被自动布线器重布 
d. 如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分割，布完线之后，使用Pour Manager的PlaneConnect进行覆铜
e. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的管脚， 修改属性，在Thermal选项前打勾 
f. 手动布线时把DRC选项打开，使用动态布线（Dynamic Route） 
2.5 检查 
检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（HighSpeed）和电源层（Plane），这些项目可以选择Tools->VerifyDesign进行。如果设置了高速规则，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。
注意： 
有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。 
2.6 复查 
复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者分别签字。
2.7 设计输出 
PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次设计的成败，下面将着重说明输出光绘文件的注意事项。
a. 需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层和GND层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层阻焊），另外还要生成钻孔文件（NC Drill）
b. 如果电源层设置为Split/Mixed，那么在AddDocument窗口的Document项选择Routing，并且每次输出光绘文件之前，都要对PCB图使用PourManager的Plane Connect进行覆铜；如果设置为CAMPlane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Layer25层中选择Pads和Vias
c. 在设备设置窗口（按Device Setup），将Aperture的值改为199 
d. 在设置每层的Layer时，将BoardOutline选上 
e. 设置丝印层的Layer时，不要选择PartType，选择顶层（底层）和丝印层的Outline、Text、Line 
f. 设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情况确定 
g. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动
h. 所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检查表”检查  


PCB Layout指南
作者:网络单片机 imcu译
内容:Rockwell Layout Guildlines
1. 一般规则
    1.1 PCB板上预划分数字、模拟、DAA信号布线区域。
    1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 
    1.3 高速数字信号走线尽量短。
    1.4 敏感模拟信号走线尽量短。
    1.5 合理分配电源和地。
    1.6 DGND、AGND、实地分开。
    1.7 电源及临界信号走线使用宽线。
    1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 
    2. 元器件放置
    2.1 在系统电路原理图中：
    a) 划分数字、模拟、DAA电路及其相关电路；
    b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；
    c) 注意各IC芯片电源和信号引脚的定位。
    2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。
    Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。
    2.3 初步划分完毕後，从Connector和Jack开始放置元器件：
    a) Connector和Jack周围留出插件的位置；
    b) 元器件周围留出电源和地走线的空间；
    c) Socket周围留出相应插件的位置。
    2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：
    a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；
    b) 将元器件放置在数字和模拟信号布线区域的交界处。
    2.5 放置所有的模拟器件：
    a) 放置模拟电路元器件，包括DAA电路；
    b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；
    c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件； 
    d) 对於串行DTE模块，DTEEIA/TIA-232-E 
    系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。
    2.6 放置数字元器件及去耦电容：
    a) 数字元器件集中放置以减少走线长度；
    b) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI；
    c) 对并行总线模块，元器件紧靠 
    Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；
    d) 对串行DTE模块，接口电路靠近Connector；
    e) 晶振电路尽量靠近其驱动器件。
    2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。
    3. 信号走线
    3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。
Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示： 
===============================================================
| Noise Source | neutral | noise 
sensitive
-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |
-----------+----------------+----------------+-----------------
Crystal | 52,53 | | 
-----------+----------------+----------------+-----------------
Reset | | 35 |
-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |
-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |
-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33
-----------+----------------+----------------+-----------------
Audio | | | 23,26-29
-----------+----------------+----------------+-----------------
串行DTE | 40-41 | 11,14-22,55-57 | 
===============================================================
===============================================================
| Noise Source | neutral | noise 
sensitive
-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |
-----------+----------------+----------------+-----------------
Crystal | 52,53 | | 
-----------+----------------+----------------+-----------------
Reset | | 35 |
-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |
-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |
-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33
-----------+----------------+----------------+-----------------
Audio | | | 23,26-29
-----------+----------------+----------------+-----------------
并行总线 | 11,14-22,40-41 | | 
| 55-57 | | 
===============================================================
    3.2 数字信号走线尽量放置在数字信号布线区域内；
    模拟信号走线尽量放置在模拟信号布线区域内；
    (可预先放置隔离走线加以限定，以防走线布出布线区域) 
    数字信号走线和模拟信号走线垂直以减小交叉耦合。 
    3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。
    a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil； 
    b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。 
    3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如/HCS、/HRD、/HWT、/RESET。 
    3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
    3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。
    3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。
    3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面， 隔离地线可走到PCB的另一面以跳过信号走线而保持连续。
    3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。
    3.10 高频信号走线应减少使用过孔连接。
    3.11 所有信号走线远离晶振电路。
    3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。
    3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。
    3.14 清除地线环路，以防意外电流回馈影响电源。 
4. 电源
    4.1 确定电源连接关系。
    4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。
    4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理)
    4.4 一般地，先布电源走线，再布信号走线。
    5. 地
    5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
    5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
    5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。
    5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。
    5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。
    5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。 
    5.7 所有地线走线尽量宽，25-50mil。
    5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。 
    6. 晶振电路
    6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器)
    6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上
    离晶振最近的DGND引脚，且尽量减少过孔。 
    6.3 如可能，晶振外壳接地。
    6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。
    6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电容和Modem的GND引脚。
    7. 使用EIA/TIA-232接口的独立Modem设计
    7.1 使用金属外壳。 如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。
    7.2 各电源线上放置相同模式的Choke。
    7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。
    7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。
    7.5 EIA/TIA-232电缆信号地接至数字地。
    7.6 以下情况EIA/TIA-232电缆屏蔽不用接至Modem外壳;空接;通过Bead接到数字地;EIA/TIA-232电缆靠近Modem外壳处放置一磁环时直接连到数字地。
    8. VC及VREF电路电容走线尽量短，且位於中性区域。
    8.1 10uF VC电解电容正极与0.1uFVC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)。
    8.2 10uF VC电解电容负极与0.1uFVC电容的连接端通过Bead後用独立走线连至Modem的AGND引脚(PIN34)。
    8.3 10uF VREF电解电容正极与0.1uFVC电容的连接端通过独立走线连至Modem的VREF引脚(PIN25)。
    8.4 10uF VREF电解电容负极与0.1uFVC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)；注意与8.1走线相独立。
VREF ------+--------+ 
┿ 10u ┿ 0.1u
VC ------+--------+
┿ 10u ┿ 0.1u
+--------+-----~~~~~---+ AGND 
使用之Bead应满足：
100MHz时，阻抗=70W;;
额定电流=200mA;;
最大电阻=0.5W。
    9. 电话和Handset接口
    9.1 Tip和Ring线接口处放置Choke。
    9.2 电话线的去耦方法与电源去耦类似，使用增加电感组合体、Choke、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意， 一般做法是预留这些器件的位置，以便性能/EMI测试认证时调整。
    9.3 Tip和Ring线到数字地间放置耐压高的滤波电容(0.001uF/1KV)。
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
    自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
    对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
1 电源、地线的处理
    既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
    对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述： 
众所周知的是在电源、地线之间加上去耦电容。 
尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) 
用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
2 数字电路与模拟电路的共地处理
    现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
    数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
3 信号线布在电（地）层上
    在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
4 大面积导体中连接腿的处理
    在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
5 布线中网络系统的作用
    在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
    标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6 设计规则检查（DRC）
    布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 
电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。 
对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。 
模拟电路和数字电路部分，是否有各自独立的地线。 
后加在PCB中的图形（如图标、注标）是否会造成信号短路。 
对一些不理想的线形进行修改。 
在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。 
多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。  
摘要：随着微孔和单片高密度集成系统等新硬件技术的应用，自由角度布线、自动布局和3D布局布线等新型软件将会成为电路板设计人员必备的设计工具之一。 
在早期的电路板设计工具中，布局有专门的布局软件，布线也有专门的布线软件，两者之间没什么联系。随着球栅阵列封装的高密度单芯片、高密度连接器、微孔内建技术以及3D板在印刷电路板设计中的应用，布局和布线已越来越一体化，并成为设计过程的重要组成部分。
自动布局和自由角度布线等软件技术已渐渐成为解决这类高度一体化问题的重要方法，利用此类软件能在规定时间范围内设计出可制造的电路板。在目前产品上市时间越来越短的情况下，手动布线极为耗时，不合时宜。因此，现在要求布局布线工具具有自动布线功能，以快速响应市场对产品设计提出的要求。
**设计约束条件 **
由于要考虑电磁兼容(EMC)及电磁干扰、串扰、信号延迟和差分对布线等高密度设计因素，布局布线的约束条件每年都在增加。例如，在几年前，一般的电路板仅需6个差分对来进行布线，而现在则需600对。在一定时间内仅依赖手动布线来实现这600对布线是不可能的，因此自动布线工具必不可少。
尽管与几年前相比，当今设计中的节点(net)数目没有大的改变，只是硅片复杂性有所增加，但是设计中重要节点的比例大大增加了。当然，对于某些特别重要的节点，要求布局布线工具能够加以区分，但无需对每个管脚或节点都加以限制。
**自由角度布线 **
随着单片器件上集成的功能越来越多，其输出管脚数目也大大增加，但其封装尺寸并没随之扩大。因此，再加上管脚间距和阻抗因素的限制，这类器件必须采用更细的线宽。同时产品尺寸的总体减小也意味着用于布局布线的空间也大大减小了。在某些消费类产品中，底板的大小与其上器件大小相差无几，元件占据的板面积高达80%。
某些高密度元件管脚交错，即使采用具45°布线功能的工具也无法进行自动布线。尽管45°布线工具能对某些恰成45°的线段进行完美的处理，但自由角度布线工具具有更大的灵活性，并能最大程度提高布线密度。
拉紧(pull-tight)功能使每个节点在布线后自动缩短以适应空间要求，它能大大降低信号延迟，同时降低平行路径数，有助于避免串扰的产生。 
尽管自由角度设计具有可制造性，并且性能良好，但是这种设计会导致主板看起来不如以前的设计美观。主板设计在上市时间之后，就可能不再是一件艺术品了。 
**高密度器件 **
最新的高密度系统级芯片采用BGA或COB封装，管脚间距日益减小。球间距已低至1mm，并且还会继续降低，导致封装件信号线不可能采用传统布线工具来引出。目前有两种方法可解决这个问题：一是通过球下面的孔将信号线从下层引出；二是采用极细布线和自由角度布线在球栅阵列中找出一条引线通道。对这种高密度器件而言，采用宽度和空间极小的布线方式是唯一可行的，只有这样，才能保证较高的成品率。现代的布线技术也要求能自动地应用这些约束条件。
自由布线方法可减少布线层数，降低产品成本。同时也意味着在成本不变的情况下，可以增加一些接地层和电源层来提高信号完整性和EMC性能。 
**下一代电路板设计技术 **
微孔等离子蚀刻技术在多层板，尤其是在蜂窝电话和家用电器中的应用大大改变了对布局布线工具的要求。采用等离子蚀刻法在路径宽度内添加一个新孔不会导致底板本身或制造成本的增加，因为对等离子蚀刻法而言，制作一千个孔的成本与制作一个孔的成本一样低廉(这与激光钻孔法大不一样)。
这就要求布线工具具有更大的灵活性，它必须能够应用不同的约束条件，能适应不同的微孔和构建技术的要求。 
元件密度的不断增加也对布局设计产生了某些影响。布局布线工具总是假设板上有足够的空间让元件拾放机来拾放表面安装元件，而不会对板上已有元件产生影响。但是元件顺序放置会产生这样一个问题，即每当放置一个新元件后，板上每个元件的最佳位置都会发生改变。
这就是布局设计过程自动化程度低而人工干预程度高的原因。尽管目前的布局工具对依次布局的元件数没什么限制，但是某些工程师认为布局工具用于依次布局时实际上是受到限制的，这个限制大约为500个元件。还有一些工程师认为当在一个板上放置的元件多达4,000个时，会产生很大问题。
同顺序算法技术相比，并行布局技术能实现更好的自动布局效果。因此，当Zuken收购Incases公司后，Incases的并行布局技术使Zuken获益非浅。 
**三维布局 **
3D工具针对目前应用日益广泛的异形和定形板进行布局布线。如 Zuken的Freedom最新工具采用三维底板模型来进行元件的空间布局，随后再进行二维布线。此过程也能告知：此板是否具备可制造性？
将来，诸如在两个不同层上采用阴影差分对的设计方法将会变得日益重要，布线工具也必须能处理这种设计，而且信号速率也将会继续提高。 
目前也出现了将布局布线工具同用于虚拟原型的高级仿真工具集成起来的工具，如Zuken的Hot Stage工具，所以即使在虚拟原型时也能对布线问题进行考虑。 
现在，自动布线技术已极为普及。我们相信，自由角度布线、自动布局和3D布局等新型软件技术也会同自动布线技术一样成为底板设计人员的日常设计工具，设计人员可用这些新工具来解决微孔和单片高密度集成系统等新型硬件技术问题。
[High-Density Interconnect] 
