<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:39.2039</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.04</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7019084</applicationNumber><claimCount>11</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.08.08</openDate><openNumber>10-2025-0120292</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.06.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 높은 성능과 높은 생산성이 양립된 반도체 장치를 제공한다. 제 1 트랜지스터와 제 2 트랜지스터를 기판 위에 포함하는 반도체 장치. 제 1 트랜지스터는 제 1 도전층과, 제 1 절연층과, 제 2 도전층을 이 순서대로 포함하고, 제 1 절연층 및 제 2 도전층에 제공된 개구에서 제 1 도전층 위에 제 1 반도체층과, 제 2 절연층과, 제 3 도전층을 이 순서대로 포함한다. 제 2 트랜지스터는 제 1 절연층과, 제 4 도전층 및 제 5 도전층과, 제 2 반도체층과, 제 2 절연층과, 제 6 도전층을 이 순서대로 포함하고, 제 2 반도체층은 제 2 절연층과 접하는 영역과, 제 4 도전층 또는 제 5 도전층을 개재하여 제 2 절연층과 중첩된 영역을 포함한다. 제 2 도전층, 제 4 도전층, 및 제 5 도전층은 같은 막으로 형성할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.06.13</internationOpenDate><internationOpenNumber>WO2024121698</internationOpenNumber><internationalApplicationDate>2023.12.04</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/062163</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와 제 2 트랜지스터를 기판 위에 포함하고,상기 제 1 트랜지스터는 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 1 절연층과, 제 2 절연층과, 제 1 반도체층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 위치하고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고,상기 제 1 절연층 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 1 반도체층은 상기 개구에서 상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 상기 제 2 도전층의 측면, 및 상기 제 2 도전층의 상면과 접하고,상기 제 2 절연층은 상기 제 1 반도체층 위에 위치하고,상기 제 3 도전층은 상기 제 2 절연층을 사이에 두고 상기 제 1 반도체층 위에 위치하고,상기 제 2 트랜지스터는 제 4 도전층과, 제 5 도전층과, 제 6 도전층과, 상기 제 1 절연층과, 상기 제 2 절연층과, 제 2 반도체층을 포함하고,상기 제 4 도전층 및 상기 제 5 도전층은 상기 제 1 절연층 위에 위치하고,상기 제 2 반도체층은 상기 제 4 도전층의 상면, 상기 제 4 도전층의 측면, 상기 제 1 절연층의 상면, 상기 제 5 도전층의 측면, 및 상기 제 5 도전층의 상면과 접하고,상기 제 2 절연층은 상기 제 2 반도체층 위에 위치하고,상기 제 6 도전층은 상기 제 2 절연층을 사이에 두고 상기 제 2 반도체층 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 2 도전층, 상기 제 4 도전층, 및 상기 제 5 도전층은 같은 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 3 도전층 및 상기 제 6 도전층은 같은 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 2 트랜지스터는 제 3 절연층을 포함하고,상기 제 2 반도체층은 상기 제 2 절연층을 사이에 두고 상기 제 3 절연층 위에 위치하고,상기 제 2 절연층에 포함되는 산소의 농도는 상기 제 3 절연층에 포함되는 산소의 농도보다 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,제 1 트랜지스터와 제 2 트랜지스터를 기판 위에 포함하고,상기 제 1 트랜지스터는 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 4 도전층과, 제 1 절연층과, 제 2 절연층과, 제 3 절연층과, 제 1 반도체층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 위치하고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고,상기 제 2 절연층은 상기 제 2 도전층의 상면 및 측면을 덮고,상기 제 3 도전층은 상기 제 2 절연층 위에 위치하고,상기 제 1 절연층, 상기 제 2 절연층, 및 상기 제 3 도전층은 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 1 반도체층은, 상기 개구에서 상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 상기 제 3 도전층의 측면, 및 상기 제 3 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 1 반도체층 위에 위치하고,상기 제 4 도전층은 상기 제 3 절연층을 사이에 두고 상기 제 1 반도체층 위에 위치하고,상기 제 2 트랜지스터는 제 5 도전층과, 제 6 도전층과, 제 7 도전층과, 제 8 도전층과, 상기 제 1 절연층과, 상기 제 2 절연층과, 상기 제 3 절연층과, 제 2 반도체층을 포함하고,상기 제 1 절연층은 상기 제 5 도전층 위에 위치하고,상기 제 2 절연층은 상기 제 1 절연층 위에 위치하고,상기 제 6 도전층 및 상기 제 7 도전층은 상기 제 2 절연층 위에 위치하고,상기 제 2 반도체층은 상기 제 6 도전층의 상면, 상기 제 6 도전층의 측면, 상기 제 2 절연층의 상면, 상기 제 7 도전층의 측면, 및 상기 제 7 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 2 반도체층 위에 위치하고,상기 제 8 도전층은 상기 제 3 절연층을 사이에 두고 상기 제 2 반도체층 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 3 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층은 같은 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서,상기 제 1 도전층 및 상기 제 5 도전층은 같은 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 5 항에 있어서,상기 제 2 트랜지스터는 제 4 절연층을 포함하고,상기 제 2 반도체층은 상기 제 3 절연층을 사이에 두고 상기 제 4 절연층 위에 위치하고,상기 제 3 절연층에 포함되는 산소의 농도는 상기 제 4 절연층에 포함되는 산소의 농도보다 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 금속 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,상기 제 1 반도체층과 상기 제 2 반도체층은 같은 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,상기 제 1 반도체층과 상기 제 2 반도체층은 상이한 재료를 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>DOBASHI, Masayoshi</engName><name>도바시 마사요시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.12.09</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-196811</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.06.10</receiptDate><receiptNumber>1-1-2025-0643500-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.07.14</receiptDate><receiptNumber>1-5-2025-0117935-23</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257019084.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93bea0ae743ce7a51b74265164247b6a8c7607000420ddb0fd2bd45c9f43b1d2a1bcbd21c22991c7c88593aebca0a350e488df55b9aa3dee58</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7a5b6846ac3233fbde6becd842e8692f513e244bb9431d7a129dee914d7ff82538d082a6fd5eb335353b99418645d97a462de2d3cedcb467</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>