{{noteTA
|T=zh-cn:同相器; zh-hk:緩衝門; zh-tw:緩衝閘;
|1=zh-cn:同相器; zh-hk:緩衝門; zh-tw:緩衝閘;
|2=zh-cn:是门; zh-hk:是門; zh-tw:是閘;
|3=zh-cn:同门; zh-hk:同門; zh-tw:同閘;
|4=zh-hans:电压跟随器; zh-hant:電壓隨耦器;
|5=zh-cn:蕴涵门; zh-hk:蘊含門; zh-tw:蘊含閘;
|6=zh-cn:恒真门; zh-hk:恆真門; zh-tw:恆真閘;
|7=zh-cn:恒假门; zh-hk:恆假門; zh-tw:恆假閘;
|G1=Electronics
}}
{{Otheruses
|subject=一種[[邏輯閘|-{zh-cn:逻辑门; zh-hk:邏輯門; zh-tw:邏輯閘;}-]]
|other=名稱相近或相同的[[電路元件|電路元件]]
|电压跟随器
}}
{{逻辑门}}
{| class="wikitable" align=right
|- bgcolor="#ddeeff" align="center"
|'''輸入'''<br/>A || '''輸出''' <br/> BUF(A)
|- bgcolor="#ddffdd" align="center"
|0 || 0
|- bgcolor="#ddffdd" align="center"
|1 || 1
|}
[[File:Buffer_ANSI_Labelled.svg|thumb]]
'''緩衝閘'''<ref>[http://terms.naer.edu.tw/detail/1273782/ buffer gate] {{Wayback|url=http://terms.naer.edu.tw/detail/1273782/ |date=20151002003510 }} terms.naer.edu.tw [[國家教育研究院|國家教育研究院]] 2003-6 [2015-10-1]</ref>（{{lang-en|'''Buffer gate'''}}）又稱'''-{zh-cn:缓冲门; zh-hk:同相器; zh-tw:同相器;}-'''、'''同閘'''、'''是閘'''（{{lang-en|'''YES gate'''}}）<ref>[http://2012.igem.org/Team:Technion/Project/YES_gates YES gates] {{Wayback|url=http://2012.igem.org/Team:Technion/Project/YES_gates |date=20160304185427 }} 2012.igem.org  [2015-10-1]</ref>、'''驅動器'''或'''放大器'''，是一種會輸出一個與輸入相同邏輯訊號的[[邏輯閘|邏輯閘]]，是數位邏輯中實現[[緩衝|緩衝]]或[[放大器|放大]]用的[[邏輯閘|邏輯閘]]，也可使當成數位邏輯中實現[[邏輯命題|邏輯命題]]的邏輯閘，功能見右側[[真值表|真值表]]。

雖然這似乎是一個毫無意義的事情，它也有實際的應用。例如：一個微弱的信號源可以透過緩衝閘而增強訊號<ref>[http://logic.ly/lessons/buffer/ Buffer gate] {{Wayback|url=http://logic.ly/lessons/buffer/ |date=20160927093003 }} logic.ly [2015-10-1]</ref>。緩衝閘前後的邏輯電平是不變的，因此有時也作為數位[[中繼器|中繼器]]<ref>[http://www.allaboutcircuits.com/textbook/digital/chpt-3/buffer-gate/ The “Buffer” Gate] {{Wayback|url=http://www.allaboutcircuits.com/textbook/digital/chpt-3/buffer-gate/ |date=20151002080424 }} allaboutcircuits.com [2015-10-1]</ref>。

緩衝閘與直接導通不同，緩衝閘與其他邏輯閘一樣都有延遲，因此緩衝閘有時被做為數位電路的訊號延遲元件<ref>[http://macao.communications.museum/eng/exhibition/secondfloor/moreinfo/LogicGates1.html Logic gates] {{Wayback|url=http://macao.communications.museum/eng/exhibition/secondfloor/moreinfo/LogicGates1.html |date=20180326080229 }} 章節1：Inverter (NOT Gate) and Buffer, 第二部分：Buffer Gate, macao.communications.museum [2015-10-1]</ref>。

緩衝閘是一種單一輸入邏輯閘，另外一種單一輸入邏輯閘是[[反相器|反相器]]，功能正好相反。

== 概述 ==
下列包括邏輯閘的3種符號：形狀特徵型符號（ANSI/IEEE Std 91-1984）、IEC矩形國標符號（IEC 60617-12）和不再使用的[[DIN|DIN]]符號（DIN 40700）。其他的邏輯閘符號詳見[[逻辑门#符號表|逻辑门符号表]]。
{| class="wikitable" 
|- 
! rowspan="2" class="wikitable"| 表達式
! colspan="3" class="wikitable"| 符號
! rowspan="2" class="wikitable"| 功能表
|- class="wikitable"
|ANSI/IEEE Std 91-1984
|IEC 60617-12
|DIN 40700
|-
| <math>Y = X</math>
|[[File:Buffer_ANSI.svg|125px]]
|[[File:Buffer_IEC.svg|125px]]<br/>[[File:Da-yes.jpg|125px]]
|[[File:Buffer_DIN.svg|125px]]
|align="center"|
{| class="prettytable"  
|----- align="center"
! width="50%" style="background-color:#f0f0f0;"| X 
! width="50%" style="background-color:#f0f0f0;"| BUF(X)
|----- align="center"
| 0 || '''0'''
|----- align="center"
| 1 || '''1'''
|}
|}
== 性質 ==
因為緩衝閘的輸出端訊號等於輸入端訊號，所以它並不會執行任何邏輯運算功能。但在數位電路中有時會需要使用緩衝閘來增加訊號強度，例如有一個邏輯閘的[[扇出|扇出]]數為4<ref group="註">輸出端可接的標準負載個數的最大值</ref>，但是該邏輯電路需要將其輸出再接到超過五個邏輯閘，此時可以在中間串接一個緩衝閘，由於緩衝閘不會使電路的邏輯行為發生改變，因此此舉可以確保電路的邏輯行為正確無誤。另外在單純NMOS或PMOS的邏輯電路中也可以使用緩衝閘來減少PMOS對高電平的電壓降與NMOS對低電平的電壓升。

此外由於邏輯閘運作時都會有延遲，但緩衝閘不會執行任何邏輯運算功能，因此也可以做為電路中訊號延遲的元件。

== 電路實現 ==
[[File:7407_Hex_Buffer.png|thumb]]
[[File:4050_Pinout.svg|thumb]]
<gallery>
File:NMOS BUF gate.png|NMOS緩衝閘
File:PMOS BUF gate.png|PMOS緩衝閘
File:TTL BUF gate.png|TTL緩衝閘
File:CMOS BUF gate.png|靜態CMOS緩衝閘
</gallery>
緩衝閘電路輸出電壓所代表的邏輯電平與輸入相同，這剛好與[[反相器|反相器]]相反，由於邏輯[[對合律|對合律]]，因此緩衝閘可由兩個[[反相器|反相器]]組合而成，反相器可以僅用一個NMOS電晶體或一個PMOS連接一個電阻來構建，因此緩衝閘也可以使用串接的兩個NMOS電晶體或PMOS電晶體構成，而[[CMOS|CMOS]]則是將這兩種加以組合，達到互補的效果。
=== 積體電路 ===
六同相器是一種包含6個緩衝閘的積體電路。例如，7407 TTL晶片有14個引腳，4050 CMOS晶片有16個引腳，兩種晶片都各有2個引腳用於電源供電/基準電壓，12個引腳用於6個緩衝閘的輸入和輸出（4050有2個引腳懸空）<ref>[[Texas_Instruments|Texas Instruments]]：[http://focus.ti.com/docs/prod/folders/print/cd4050b.html 4050b CMOS六同相緩衝器/轉換器] {{Wayback|url=http://focus.ti.com/docs/prod/folders/print/cd4050b.html |date=20110604214009 }}，資料表：[http://www.ti.com/lit/ds/symlink/cd4050b.pdf CMOS Hex Buffer/Converters] {{Wayback|url=http://www.ti.com/lit/ds/symlink/cd4050b.pdf |date=20150926125640 }}</ref>。此外，741G34也是一種緩衝閘<ref>[http://www.ti.com/lit/ds/symlink/sn74lvc1g34.pdf 741G34（SN74LVC1G34）的資料表] {{Wayback|url=http://www.ti.com/lit/ds/symlink/sn74lvc1g34.pdf |date=20171122035908 }} ti.com [2015-10-1]</ref>，但裡面只有單一個緩衝閘。

=== 備選方案 ===
<gallery>
File:Buffer Gate from Not Gate.png|利用反相器實現的緩衝閘
File:Buffer_from_AND.svg|利用及閘實現的緩衝閘
File:Buffer from OR.svg|利用或閘實現的緩衝閘
File:Buffer Gate from NAND Gate.png|利用反及閘實現的緩衝閘
File:Buffer Gate from NOR Gate.png|利用反或閘實現的緩衝閘
</gallery>
緩衝閘只要是邏輯輸出等於邏輯輸入的組合皆能使用，但不能使用電線代替，有些情況可以先用電壓跟隨器代替，但可能會有潛在的問題，最安全的方式是將兩個反相器串接。

由於緩衝閘要實現的等同於邏輯命題，因此只要輸入與輸出相等的函數皆能使用，例如邏輯的：[[冪等律|冪等律]]、[[有界律|有界律]]、[[對合律|對合律]]與[[吸收律|吸收律]]。
{| cellpadding=5
|<math>a \lor a = a</math>
|<math>a \land a = a </math>
| [[幂等律|幂等律]]
|-
|<math>a \lor 0 = a </math>
|<math>a \land 1 = a </math>
| [[有界律|有界律]]
|-
|<math> \lnot \lnot a = a </math>
|
| [[對合律|對合律]]
|-
|<math>a  \lor(a \land b) = a </math>
|<math>a \land(a \lor b) = a </math>
| [[吸收律|吸收律]]
|}
<gallery>
File:BUF from AND with Bounded law.png|<math>a \land 1 = a </math>
File:BUF from OR with Bounded law.png|<math>a \lor 0 = a </math>
</gallery>
最簡單的兩種方式是將[[或閘|或閘]]或[[與閘|與閘]]的兩個輸入接在一起即可完成一個緩衝閘<ref>[http://cpuville.com/logic_gates.htm logic gate] {{Wayback|url=http://cpuville.com/logic_gates.htm |date=20170808142140 }} 段落 YES gate, cpuville.com [2015-10-1]</ref>。另外，也能使用被認為是「通用的邏輯閘電路」的[[反及閘|反及閘]]與[[反或閘|反或閘]]<ref>Mano, M. Morris and Charles R. Kime. ''Logic and Computer Design Fundamentals, Third Edition.'' Prentice Hall, 2004. p. 73.</ref>來實現。若用反及閘實現緩衝閘，則將兩個反及閘的兩個輸入接在一起，然後將之串接；若用反或閘實現緩衝閘，則將兩個反或閘的四個輸入接在一起作為輸入，然後將兩個輸出接在第三個反或閘的兩個輸入即完成一個緩衝閘。

== 三態邏輯運用 ==
{{main|三態邏輯}}
[[File:Tristate.png|thumb]]
一般邏輯閘輸出的高電位大部分是使用V<sub><small>DD</small></sub>端接高電位或電源而完成，但若將緩衝閘的V<sub><small>DD</small></sub>端接也作為輸入的話則可以達成三態邏輯的效果<ref>[http://www.electronics-tutorials.ws/logic/logic_9.html Tri-state use buffer gate] {{Wayback|url=http://www.electronics-tutorials.ws/logic/logic_9.html |date=20151002104021 }} lectronics-tutorials.ws [2015-10-1]</ref>。
這個效果則允許輸出端在0和1兩種邏輯電平之外呈現高阻態，等效於將輸出的影響從後級電路中移除。這允許多個電路共同使用同一個輸出線（例如匯流排）。
{| class="wikitable"
|- bgcolor="#ddeeff" align="center"
|colspan=2|'''輸入'''<br>A   B || '''輸出'''<br> C
|- bgcolor="#ddffdd" align="center"
|0 || rowspan="2" | 1 || 0
|- bgcolor="#ddffdd" align="center"
|1	|| 1
|- bgcolor="#ddffdd" align="center"
|X || 0 || [[高阻态|Z]]
|}
{{clear}}

== 單一輸入邏輯閘 ==
緩衝閘是一種單一輸入邏輯閘，另外一種單一輸入邏輯閘是[[反相器|反相器]]。在布林代數中，單一輸入的[[布林函數|布林函數]]共有四種：
:<math>Y = X</math>
:<math>Y = \overline{X}</math>
:<math>Y = 1</math>
:<math>Y = 0</math>
其中兩種就是'''緩衝閘'''與[[反相器|反相器]]，分別實現[[邏輯命題|邏輯命題]]與[[邏輯非|邏輯非]]，而另外兩種分別為[[恆真|邏輯永真]]以及[[恆假|邏輯永假]]。
{| class="wikitable"
|- bgcolor="#ddeeff" align="center"
| rowspan="2" |[[邏輯閘|邏輯閘]] ||[[邏輯命題|邏輯命題]] || [[邏輯非|邏輯非]]
|  [[恆真|邏輯永真]] || [[恆假|邏輯永假]]
|- bgcolor="#ddeeff" align="center"
|  '''緩衝閘''' || [[反相器|相反閘]]
|  恆真閘 || 恆假閘
|- bgcolor="#ddeeff" align="center"
|'''輸入'''<br>A || '''輸出''' <br> BUF(A) || '''輸出''' <br> <math>\overline{X}</math>
| '''輸出''' <br> 永真  || '''輸出''' <br> 永假
|- 
| bgcolor="#cceecc" align="center" |0 || bgcolor="#ddffdd" align="center"| 0
| bgcolor="#ffdddd" align="center"|1
| bgcolor="#ddddff" align="center"|1
| bgcolor="#ffddff" align="center"|0
|- 
|bgcolor="#cceecc" align="center" |1 || bgcolor="#ddffdd" align="center"|  1
| bgcolor="#ffdddd" align="center"|0
| bgcolor="#ddddff" align="center"|1
| bgcolor="#ffddff" align="center"|0
|}
<gallery>
File:Tautology gate single input.svg|'''恆真閘'''的IEC記號
File:Contradiction gate single input.svg|'''恆假閘'''的IEC記號
File:TRUE from IMPLY.svg|[[蘊含閘|蘊含閘]]組成的'''恆真閘'''
File:FALSE from IMPLY NOT.svg|[[蘊含閘|蘊含閘]]、[[反相器|相反閘]]組成的'''恆假閘'''

</gallery>
但在數位邏輯電路中通常不會出現恆真閘與恆假閘，因為恆真閘實際上就是指[[短路|短路]]、電源或高電位（邏輯真）的供應元件，反之恆假閘就是指[[斷路|斷路]]或[[接地|接地]]，且這兩種-{zh-cn:门; zh-hk:門; zh-tw:閘;}-的輸出與輸入無關。

== 參見 ==
{{portal|电子学}}
{{Commonscat|YES_gates}}
*[[布林代數|布林代數]]
*[[數位邏輯|數位邏輯]]
*[[反相器|反相器]]
*[[緩衝放大器|緩衝放大器]]

== 註釋 ==
<references group="註"/>

== 參考文獻 ==
{{reflist}}
== 延伸閱讀 ==
*{{AnyLink|http://en.wikichip.org/wiki/Main_Page|name=數位電路維基|tip=數位電路維基|type=ext}}中的[http://en.wikichip.org/wiki/Buffer_gate 緩衝閘]相關內容

{{数字电路}}
{{逻辑联结词}}

[[Category:逻辑门|Category:逻辑门]]