#ifndef IP_DESIGN_1_VERSAL_CIPS_0_0_H_
#define IP_DESIGN_1_VERSAL_CIPS_0_0_H_

// (c) Copyright 1995-2021 Xilinx, Inc. All rights reserved.
// 
// This file contains confidential and proprietary information
// of Xilinx, Inc. and is protected under U.S. and
// international copyright and other intellectual property
// laws.
// 
// DISCLAIMER
// This disclaimer is not a license and does not grant any
// rights to the materials distributed herewith. Except as
// otherwise provided in a valid license issued to you by
// Xilinx, and to the maximum extent permitted by applicable
// law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND
// WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES
// AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING
// BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-
// INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and
// (2) Xilinx shall not be liable (whether in contract or tort,
// including negligence, or under any other theory of
// liability) for any loss or damage of any kind or nature
// related to, arising under or in connection with these
// materials, including for any direct, or any indirect,
// special, incidental, or consequential loss or damage
// (including loss of data, profits, goodwill, or any type of
// loss or damage suffered as a result of any action brought
// by a third party) even if such damage or loss was
// reasonably foreseeable or Xilinx had been advised of the
// possibility of the same.
// 
// CRITICAL APPLICATIONS
// Xilinx products are not designed or intended to be fail-
// safe, or for use in any application requiring fail-safe
// performance, such as life-support or safety devices or
// systems, Class III medical devices, nuclear facilities,
// applications related to the deployment of airbags, or any
// other applications that could lead to death, personal
// injury, or severe property or environmental damage
// (individually and collectively, "Critical
// Applications"). Customer assumes the sole risk and
// liability of any use of Xilinx products in Critical
// Applications, subject only to applicable laws and
// regulations governing limitations on product liability.
// 
// THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS
// PART OF THIS FILE AT ALL TIMES.
// 
// DO NOT MODIFY THIS FILE.


#ifndef XTLM
#include "xtlm.h"
#endif
#ifndef SYSTEMC_INCLUDED
#include <systemc>
#endif

#if defined(_MSC_VER)
#define DllExport __declspec(dllexport)
#elif defined(__GNUC__)
#define DllExport __attribute__ ((visibility("default")))
#else
#define DllExport
#endif

#include "design_1_versal_cips_0_0_sc.h"




#ifdef XILINX_SIMULATOR
class DllExport design_1_versal_cips_0_0 : public design_1_versal_cips_0_0_sc
{
public:

  design_1_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > fpd_cci_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi0_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi1_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi2_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_awuser;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi3_wuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_wstrb;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arqos;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_wstrb;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arqos;
  sc_core::sc_out< bool > lpd_axi_noc_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_awburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_awuser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_wstrb;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wlast;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wvalid;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_bresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_bvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_arburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_aruser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_rresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rlast;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_arlen;
  sc_core::sc_out< bool > pmc_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_aruser;
  sc_core::sc_out< bool > pmc_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_awlen;
  sc_core::sc_out< bool > pmc_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_awuser;
  sc_core::sc_out< bool > pmc_noc_axi0_awvalid;
  sc_core::sc_out< bool > pmc_noc_axi0_bready;
  sc_core::sc_out< bool > pmc_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > pmc_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wid;
  sc_core::sc_out< bool > pmc_noc_axi0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > pmc_noc_axi0_wuser;
  sc_core::sc_out< bool > pmc_noc_axi0_wvalid;
  sc_core::sc_out< bool > pmc_axi_noc_axi0_clk;
  sc_core::sc_in< bool > pmc_noc_axi0_arready;
  sc_core::sc_in< bool > pmc_noc_axi0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_bresp;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_buser;
  sc_core::sc_in< bool > pmc_noc_axi0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > pmc_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_rid;
  sc_core::sc_in< bool > pmc_noc_axi0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_rresp;
  sc_core::sc_in< sc_dt::sc_bv<17> > pmc_noc_axi0_ruser;
  sc_core::sc_in< bool > pmc_noc_axi0_rvalid;
  sc_core::sc_in< bool > pmc_noc_axi0_wready;
  sc_core::sc_out< sc_dt::sc_bv<94> > gem0_tsu_timer_cnt;
  sc_core::sc_out< bool > pcie0_user_clk;
  sc_core::sc_out< bool > pcie1_user_clk;
  sc_core::sc_out< bool > dma0_axi_aresetn;
  sc_core::sc_in< bool > dma0_soft_resetn;
  sc_core::sc_out< bool > pcie1_user_reset;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_out< bool > dma0_irq;
  sc_core::sc_out< bool > pcie0_user_lnk_up;
  sc_core::sc_out< bool > pcie1_user_lnk_up;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_rq_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_rq_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tlast;
  sc_core::sc_in< sc_dt::sc_bv<179> > pcie1_s_axis_rq_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_rq_tready;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_cc_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_cc_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tlast;
  sc_core::sc_in< sc_dt::sc_bv<81> > pcie1_s_axis_cc_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_cc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_rc_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_rc_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tlast;
  sc_core::sc_out< sc_dt::sc_bv<161> > pcie1_m_axis_rc_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_rc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_cq_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_cq_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tlast;
  sc_core::sc_out< sc_dt::sc_bv<183> > pcie1_m_axis_cq_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_cq_tready;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_int;
  sc_core::sc_out< bool > pcie1_cfg_interrupt_sent;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_pending;
  sc_core::sc_in< sc_dt::sc_bv<1> > xdma0_usr_irq_req;
  sc_core::sc_out< sc_dt::sc_bv<1> > xdma0_usr_irq_ack;
  sc_core::sc_out< sc_dt::sc_bv<4> > pcie1_cfg_msi_enable;
  sc_core::sc_out< sc_dt::sc_bv<12> > pcie1_cfg_msi_mmenable;
  sc_core::sc_out< sc_dt::sc_bv<32> > pcie1_cfg_msi_data;
  sc_core::sc_in< sc_dt::sc_bv<3> > pcie1_cfg_msi_attr;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_function_number;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_int_vector;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_pending_status;
  sc_core::sc_in< bool > pcie1_cfg_msi_pending_status_data_enable;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_pending_status_function_number;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_select;
  sc_core::sc_in< bool > pcie1_cfg_msi_tph_present;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_tph_st_tag;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_tph_type;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txp;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txp;
  sc_core::sc_in< bool > gt_refclk0_n;
  sc_core::sc_in< bool > gt_refclk0_p;
  sc_core::sc_in< bool > gt_refclk1_n;
  sc_core::sc_in< bool > gt_refclk1_p;
  sc_core::sc_in< bool > dma0_st_rx_msg_rdy;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma0_st_rx_msg_data;
  sc_core::sc_out< bool > dma0_st_rx_msg_valid;
  sc_core::sc_out< bool > dma0_st_rx_msg_last;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_0_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_1_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_2_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_2_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_3_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_3_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_FPD_AXI_NOC_0_transactor;
  sc_signal< bool > m_FPD_AXI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_NOC_LPD_AXI_0_transactor;
  sc_signal< bool > m_NOC_LPD_AXI_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,16,18,17>* mp_PMC_NOC_AXI_0_transactor;
  sc_signal< bool > m_PMC_NOC_AXI_0_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,179,1,1,1,1>* mp_pcie1_s_axis_rq_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_rq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_rq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_rq_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,81,1,1,1,1>* mp_pcie1_s_axis_cc_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_cc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_cc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_cc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,183,1,1,1,1>* mp_pcie1_m_axis_cq_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_cq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_cq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_cq_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,161,1,1,1,1>* mp_pcie1_m_axis_rc_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_rc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_rc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_rc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma0_st_rx_msg_transactor;
  sc_signal< bool > m_dma0_st_rx_msg_transactor_rst_signal;

};
#endif // XILINX_SIMULATOR




#ifdef XM_SYSTEMC
class DllExport design_1_versal_cips_0_0 : public design_1_versal_cips_0_0_sc
{
public:

  design_1_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > fpd_cci_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi0_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi1_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi2_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_awuser;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi3_wuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_wstrb;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arqos;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_wstrb;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arqos;
  sc_core::sc_out< bool > lpd_axi_noc_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_awburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_awuser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_wstrb;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wlast;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wvalid;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_bresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_bvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_arburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_aruser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_rresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rlast;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_arlen;
  sc_core::sc_out< bool > pmc_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_aruser;
  sc_core::sc_out< bool > pmc_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_awlen;
  sc_core::sc_out< bool > pmc_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_awuser;
  sc_core::sc_out< bool > pmc_noc_axi0_awvalid;
  sc_core::sc_out< bool > pmc_noc_axi0_bready;
  sc_core::sc_out< bool > pmc_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > pmc_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wid;
  sc_core::sc_out< bool > pmc_noc_axi0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > pmc_noc_axi0_wuser;
  sc_core::sc_out< bool > pmc_noc_axi0_wvalid;
  sc_core::sc_out< bool > pmc_axi_noc_axi0_clk;
  sc_core::sc_in< bool > pmc_noc_axi0_arready;
  sc_core::sc_in< bool > pmc_noc_axi0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_bresp;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_buser;
  sc_core::sc_in< bool > pmc_noc_axi0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > pmc_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_rid;
  sc_core::sc_in< bool > pmc_noc_axi0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_rresp;
  sc_core::sc_in< sc_dt::sc_bv<17> > pmc_noc_axi0_ruser;
  sc_core::sc_in< bool > pmc_noc_axi0_rvalid;
  sc_core::sc_in< bool > pmc_noc_axi0_wready;
  sc_core::sc_out< sc_dt::sc_bv<94> > gem0_tsu_timer_cnt;
  sc_core::sc_out< bool > pcie0_user_clk;
  sc_core::sc_out< bool > pcie1_user_clk;
  sc_core::sc_out< bool > dma0_axi_aresetn;
  sc_core::sc_in< bool > dma0_soft_resetn;
  sc_core::sc_out< bool > pcie1_user_reset;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_out< bool > dma0_irq;
  sc_core::sc_out< bool > pcie0_user_lnk_up;
  sc_core::sc_out< bool > pcie1_user_lnk_up;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_rq_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_rq_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tlast;
  sc_core::sc_in< sc_dt::sc_bv<179> > pcie1_s_axis_rq_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_rq_tready;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_cc_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_cc_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tlast;
  sc_core::sc_in< sc_dt::sc_bv<81> > pcie1_s_axis_cc_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_cc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_rc_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_rc_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tlast;
  sc_core::sc_out< sc_dt::sc_bv<161> > pcie1_m_axis_rc_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_rc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_cq_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_cq_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tlast;
  sc_core::sc_out< sc_dt::sc_bv<183> > pcie1_m_axis_cq_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_cq_tready;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_int;
  sc_core::sc_out< bool > pcie1_cfg_interrupt_sent;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_pending;
  sc_core::sc_in< sc_dt::sc_bv<1> > xdma0_usr_irq_req;
  sc_core::sc_out< sc_dt::sc_bv<1> > xdma0_usr_irq_ack;
  sc_core::sc_out< sc_dt::sc_bv<4> > pcie1_cfg_msi_enable;
  sc_core::sc_out< sc_dt::sc_bv<12> > pcie1_cfg_msi_mmenable;
  sc_core::sc_out< sc_dt::sc_bv<32> > pcie1_cfg_msi_data;
  sc_core::sc_in< sc_dt::sc_bv<3> > pcie1_cfg_msi_attr;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_function_number;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_int_vector;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_pending_status;
  sc_core::sc_in< bool > pcie1_cfg_msi_pending_status_data_enable;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_pending_status_function_number;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_select;
  sc_core::sc_in< bool > pcie1_cfg_msi_tph_present;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_tph_st_tag;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_tph_type;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txp;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txp;
  sc_core::sc_in< bool > gt_refclk0_n;
  sc_core::sc_in< bool > gt_refclk0_p;
  sc_core::sc_in< bool > gt_refclk1_n;
  sc_core::sc_in< bool > gt_refclk1_p;
  sc_core::sc_in< bool > dma0_st_rx_msg_rdy;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma0_st_rx_msg_data;
  sc_core::sc_out< bool > dma0_st_rx_msg_valid;
  sc_core::sc_out< bool > dma0_st_rx_msg_last;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_0_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_1_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_2_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_2_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_3_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_3_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_FPD_AXI_NOC_0_transactor;
  sc_signal< bool > m_FPD_AXI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_NOC_LPD_AXI_0_transactor;
  sc_signal< bool > m_NOC_LPD_AXI_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,16,18,17>* mp_PMC_NOC_AXI_0_transactor;
  sc_signal< bool > m_PMC_NOC_AXI_0_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,179,1,1,1,1>* mp_pcie1_s_axis_rq_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_rq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_rq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_rq_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,81,1,1,1,1>* mp_pcie1_s_axis_cc_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_cc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_cc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_cc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,183,1,1,1,1>* mp_pcie1_m_axis_cq_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_cq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_cq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_cq_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,161,1,1,1,1>* mp_pcie1_m_axis_rc_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_rc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_rc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_rc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma0_st_rx_msg_transactor;
  sc_signal< bool > m_dma0_st_rx_msg_transactor_rst_signal;

};
#endif // XM_SYSTEMC




#ifdef RIVIERA
class DllExport design_1_versal_cips_0_0 : public design_1_versal_cips_0_0_sc
{
public:

  design_1_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > fpd_cci_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi0_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi1_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi2_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_awuser;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi3_wuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_wstrb;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arqos;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_wstrb;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arqos;
  sc_core::sc_out< bool > lpd_axi_noc_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_awburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_awuser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_wstrb;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wlast;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wvalid;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_bresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_bvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_arburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_aruser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_rresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rlast;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_arlen;
  sc_core::sc_out< bool > pmc_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_aruser;
  sc_core::sc_out< bool > pmc_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_awlen;
  sc_core::sc_out< bool > pmc_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_awuser;
  sc_core::sc_out< bool > pmc_noc_axi0_awvalid;
  sc_core::sc_out< bool > pmc_noc_axi0_bready;
  sc_core::sc_out< bool > pmc_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > pmc_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wid;
  sc_core::sc_out< bool > pmc_noc_axi0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > pmc_noc_axi0_wuser;
  sc_core::sc_out< bool > pmc_noc_axi0_wvalid;
  sc_core::sc_out< bool > pmc_axi_noc_axi0_clk;
  sc_core::sc_in< bool > pmc_noc_axi0_arready;
  sc_core::sc_in< bool > pmc_noc_axi0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_bresp;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_buser;
  sc_core::sc_in< bool > pmc_noc_axi0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > pmc_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_rid;
  sc_core::sc_in< bool > pmc_noc_axi0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_rresp;
  sc_core::sc_in< sc_dt::sc_bv<17> > pmc_noc_axi0_ruser;
  sc_core::sc_in< bool > pmc_noc_axi0_rvalid;
  sc_core::sc_in< bool > pmc_noc_axi0_wready;
  sc_core::sc_out< sc_dt::sc_bv<94> > gem0_tsu_timer_cnt;
  sc_core::sc_out< bool > pcie0_user_clk;
  sc_core::sc_out< bool > pcie1_user_clk;
  sc_core::sc_out< bool > dma0_axi_aresetn;
  sc_core::sc_in< bool > dma0_soft_resetn;
  sc_core::sc_out< bool > pcie1_user_reset;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_out< bool > dma0_irq;
  sc_core::sc_out< bool > pcie0_user_lnk_up;
  sc_core::sc_out< bool > pcie1_user_lnk_up;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_rq_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_rq_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tlast;
  sc_core::sc_in< sc_dt::sc_bv<179> > pcie1_s_axis_rq_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_rq_tready;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_cc_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_cc_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tlast;
  sc_core::sc_in< sc_dt::sc_bv<81> > pcie1_s_axis_cc_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_cc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_rc_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_rc_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tlast;
  sc_core::sc_out< sc_dt::sc_bv<161> > pcie1_m_axis_rc_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_rc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_cq_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_cq_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tlast;
  sc_core::sc_out< sc_dt::sc_bv<183> > pcie1_m_axis_cq_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_cq_tready;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_int;
  sc_core::sc_out< bool > pcie1_cfg_interrupt_sent;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_pending;
  sc_core::sc_in< sc_dt::sc_bv<1> > xdma0_usr_irq_req;
  sc_core::sc_out< sc_dt::sc_bv<1> > xdma0_usr_irq_ack;
  sc_core::sc_out< sc_dt::sc_bv<4> > pcie1_cfg_msi_enable;
  sc_core::sc_out< sc_dt::sc_bv<12> > pcie1_cfg_msi_mmenable;
  sc_core::sc_out< sc_dt::sc_bv<32> > pcie1_cfg_msi_data;
  sc_core::sc_in< sc_dt::sc_bv<3> > pcie1_cfg_msi_attr;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_function_number;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_int_vector;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_pending_status;
  sc_core::sc_in< bool > pcie1_cfg_msi_pending_status_data_enable;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_pending_status_function_number;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_select;
  sc_core::sc_in< bool > pcie1_cfg_msi_tph_present;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_tph_st_tag;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_tph_type;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txp;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txp;
  sc_core::sc_in< bool > gt_refclk0_n;
  sc_core::sc_in< bool > gt_refclk0_p;
  sc_core::sc_in< bool > gt_refclk1_n;
  sc_core::sc_in< bool > gt_refclk1_p;
  sc_core::sc_in< bool > dma0_st_rx_msg_rdy;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma0_st_rx_msg_data;
  sc_core::sc_out< bool > dma0_st_rx_msg_valid;
  sc_core::sc_out< bool > dma0_st_rx_msg_last;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_0_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_1_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_2_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_2_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_3_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_3_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_FPD_AXI_NOC_0_transactor;
  sc_signal< bool > m_FPD_AXI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_NOC_LPD_AXI_0_transactor;
  sc_signal< bool > m_NOC_LPD_AXI_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,16,18,17>* mp_PMC_NOC_AXI_0_transactor;
  sc_signal< bool > m_PMC_NOC_AXI_0_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,179,1,1,1,1>* mp_pcie1_s_axis_rq_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_rq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_rq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_rq_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,81,1,1,1,1>* mp_pcie1_s_axis_cc_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_cc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_cc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_cc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,183,1,1,1,1>* mp_pcie1_m_axis_cq_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_cq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_cq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_cq_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,161,1,1,1,1>* mp_pcie1_m_axis_rc_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_rc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_rc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_rc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma0_st_rx_msg_transactor;
  sc_signal< bool > m_dma0_st_rx_msg_transactor_rst_signal;

};
#endif // RIVIERA




#ifdef VCSSYSTEMC
#include "utils/xtlm_aximm_initiator_stub.h"

#include "utils/xtlm_axis_initiator_stub.h"

#include "utils/xtlm_axis_target_stub.h"

class DllExport design_1_versal_cips_0_0 : public design_1_versal_cips_0_0_sc
{
public:

  design_1_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > fpd_cci_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi0_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi1_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi2_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_awuser;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi3_wuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_wstrb;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arqos;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_wstrb;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arqos;
  sc_core::sc_out< bool > lpd_axi_noc_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_awburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_awuser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_wstrb;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wlast;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wvalid;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_bresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_bvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_arburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_aruser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_rresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rlast;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_arlen;
  sc_core::sc_out< bool > pmc_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_aruser;
  sc_core::sc_out< bool > pmc_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_awlen;
  sc_core::sc_out< bool > pmc_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_awuser;
  sc_core::sc_out< bool > pmc_noc_axi0_awvalid;
  sc_core::sc_out< bool > pmc_noc_axi0_bready;
  sc_core::sc_out< bool > pmc_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > pmc_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wid;
  sc_core::sc_out< bool > pmc_noc_axi0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > pmc_noc_axi0_wuser;
  sc_core::sc_out< bool > pmc_noc_axi0_wvalid;
  sc_core::sc_out< bool > pmc_axi_noc_axi0_clk;
  sc_core::sc_in< bool > pmc_noc_axi0_arready;
  sc_core::sc_in< bool > pmc_noc_axi0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_bresp;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_buser;
  sc_core::sc_in< bool > pmc_noc_axi0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > pmc_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_rid;
  sc_core::sc_in< bool > pmc_noc_axi0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_rresp;
  sc_core::sc_in< sc_dt::sc_bv<17> > pmc_noc_axi0_ruser;
  sc_core::sc_in< bool > pmc_noc_axi0_rvalid;
  sc_core::sc_in< bool > pmc_noc_axi0_wready;
  sc_core::sc_out< sc_dt::sc_bv<94> > gem0_tsu_timer_cnt;
  sc_core::sc_out< bool > pcie0_user_clk;
  sc_core::sc_out< bool > pcie1_user_clk;
  sc_core::sc_out< bool > dma0_axi_aresetn;
  sc_core::sc_in< bool > dma0_soft_resetn;
  sc_core::sc_out< bool > pcie1_user_reset;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_out< bool > dma0_irq;
  sc_core::sc_out< bool > pcie0_user_lnk_up;
  sc_core::sc_out< bool > pcie1_user_lnk_up;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_rq_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_rq_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tlast;
  sc_core::sc_in< sc_dt::sc_bv<179> > pcie1_s_axis_rq_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_rq_tready;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_cc_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_cc_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tlast;
  sc_core::sc_in< sc_dt::sc_bv<81> > pcie1_s_axis_cc_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_cc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_rc_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_rc_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tlast;
  sc_core::sc_out< sc_dt::sc_bv<161> > pcie1_m_axis_rc_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_rc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_cq_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_cq_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tlast;
  sc_core::sc_out< sc_dt::sc_bv<183> > pcie1_m_axis_cq_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_cq_tready;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_int;
  sc_core::sc_out< bool > pcie1_cfg_interrupt_sent;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_pending;
  sc_core::sc_in< sc_dt::sc_bv<1> > xdma0_usr_irq_req;
  sc_core::sc_out< sc_dt::sc_bv<1> > xdma0_usr_irq_ack;
  sc_core::sc_out< sc_dt::sc_bv<4> > pcie1_cfg_msi_enable;
  sc_core::sc_out< sc_dt::sc_bv<12> > pcie1_cfg_msi_mmenable;
  sc_core::sc_out< sc_dt::sc_bv<32> > pcie1_cfg_msi_data;
  sc_core::sc_in< sc_dt::sc_bv<3> > pcie1_cfg_msi_attr;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_function_number;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_int_vector;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_pending_status;
  sc_core::sc_in< bool > pcie1_cfg_msi_pending_status_data_enable;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_pending_status_function_number;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_select;
  sc_core::sc_in< bool > pcie1_cfg_msi_tph_present;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_tph_st_tag;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_tph_type;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txp;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txp;
  sc_core::sc_in< bool > gt_refclk0_n;
  sc_core::sc_in< bool > gt_refclk0_p;
  sc_core::sc_in< bool > gt_refclk1_n;
  sc_core::sc_in< bool > gt_refclk1_p;
  sc_core::sc_in< bool > dma0_st_rx_msg_rdy;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma0_st_rx_msg_data;
  sc_core::sc_out< bool > dma0_st_rx_msg_valid;
  sc_core::sc_out< bool > dma0_st_rx_msg_last;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_0_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_1_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_2_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_2_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_3_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_3_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_FPD_AXI_NOC_0_transactor;
  sc_signal< bool > m_FPD_AXI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_NOC_LPD_AXI_0_transactor;
  sc_signal< bool > m_NOC_LPD_AXI_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,16,18,17>* mp_PMC_NOC_AXI_0_transactor;
  sc_signal< bool > m_PMC_NOC_AXI_0_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,179,1,1,1,1>* mp_pcie1_s_axis_rq_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_rq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_rq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_rq_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,81,1,1,1,1>* mp_pcie1_s_axis_cc_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_cc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_cc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_cc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,183,1,1,1,1>* mp_pcie1_m_axis_cq_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_cq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_cq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_cq_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,161,1,1,1,1>* mp_pcie1_m_axis_rc_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_rc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_rc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_rc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma0_st_rx_msg_transactor;
  sc_signal< bool > m_dma0_st_rx_msg_transactor_rst_signal;

  // Transactor stubs
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_1_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_1_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_AXI_NOC_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_AXI_NOC_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_1_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_1_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_2_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_2_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_3_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_3_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * NOC_LPD_AXI_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * NOC_LPD_AXI_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * PMC_NOC_AXI_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * PMC_NOC_AXI_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_axis_initiator_stub * dma0_st_rx_msg_transactor_initiator_socket_stub;
  xtlm::xtlm_axis_initiator_stub * pcie1_m_axis_cq_transactor_initiator_socket_stub;
  xtlm::xtlm_axis_initiator_stub * pcie1_m_axis_rc_transactor_initiator_socket_stub;
  xtlm::xtlm_axis_target_stub * pcie1_s_axis_cc_transactor_target_socket_stub;
  xtlm::xtlm_axis_target_stub * pcie1_s_axis_rq_transactor_target_socket_stub;

  // Socket stubs

};
#endif // VCSSYSTEMC




#ifdef MTI_SYSTEMC
#include "utils/xtlm_aximm_initiator_stub.h"

#include "utils/xtlm_axis_initiator_stub.h"

#include "utils/xtlm_axis_target_stub.h"

class DllExport design_1_versal_cips_0_0 : public design_1_versal_cips_0_0_sc
{
public:

  design_1_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > fpd_cci_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi0_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi0_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi1_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi1_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi1_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi1_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi1_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi1_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_awuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi2_wuser;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi2_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi2_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi2_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi2_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi2_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi2_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi2_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi2_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi2_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi2_arqos;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_awburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_awprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_awuser;
  sc_core::sc_out< sc_dt::sc_bv<17> > fpd_cci_noc_axi3_wuser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_wstrb;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wlast;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_wvalid;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_bresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_bvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_cci_noc_axi3_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_cci_noc_axi3_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_arburst;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_cci_noc_axi3_arprot;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_cci_noc_axi3_aruser;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_cci_noc_axi3_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_cci_noc_axi3_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_cci_noc_axi3_rresp;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rlast;
  sc_core::sc_in< bool > fpd_cci_noc_axi3_rvalid;
  sc_core::sc_out< bool > fpd_cci_noc_axi3_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_cci_noc_axi3_arqos;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_awburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_awprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_awuser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_wstrb;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wlast;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_wvalid;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_bresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_bvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > fpd_axi_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > fpd_axi_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_arburst;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > fpd_axi_noc_axi0_arprot;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > fpd_axi_noc_axi0_aruser;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > fpd_axi_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > fpd_axi_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > fpd_axi_noc_axi0_rresp;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rlast;
  sc_core::sc_in< bool > fpd_axi_noc_axi0_rvalid;
  sc_core::sc_out< bool > fpd_axi_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > fpd_axi_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi0_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi0_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi0_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi0_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi0_arqos;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_awburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_awprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_awuser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_wstrb;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wlast;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_wvalid;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_bresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_bvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > cpm_pcie_noc_axi1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > cpm_pcie_noc_axi1_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_arburst;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > cpm_pcie_noc_axi1_arprot;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > cpm_pcie_noc_axi1_aruser;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > cpm_pcie_noc_axi1_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > cpm_pcie_noc_axi1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > cpm_pcie_noc_axi1_rresp;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rlast;
  sc_core::sc_in< bool > cpm_pcie_noc_axi1_rvalid;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > cpm_pcie_noc_axi1_arqos;
  sc_core::sc_out< bool > lpd_axi_noc_clk;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_awburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_awprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_awuser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_awready;
  sc_core::sc_out< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_wstrb;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wlast;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_wvalid;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_bresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_bvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<64> > noc_lpd_axi_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > noc_lpd_axi_axi0_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_arburst;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > noc_lpd_axi_axi0_arprot;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<18> > noc_lpd_axi_axi0_aruser;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > noc_lpd_axi_axi0_rid;
  sc_core::sc_in< sc_dt::sc_bv<128> > noc_lpd_axi_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > noc_lpd_axi_axi0_rresp;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rlast;
  sc_core::sc_in< bool > noc_lpd_axi_axi0_rvalid;
  sc_core::sc_out< bool > noc_lpd_axi_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > noc_lpd_axi_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_arlen;
  sc_core::sc_out< bool > pmc_noc_axi0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_arregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_aruser;
  sc_core::sc_out< bool > pmc_noc_axi0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > pmc_noc_axi0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > pmc_noc_axi0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > pmc_noc_axi0_awlen;
  sc_core::sc_out< bool > pmc_noc_axi0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > pmc_noc_axi0_awregion;
  sc_core::sc_out< sc_dt::sc_bv<3> > pmc_noc_axi0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > pmc_noc_axi0_awuser;
  sc_core::sc_out< bool > pmc_noc_axi0_awvalid;
  sc_core::sc_out< bool > pmc_noc_axi0_bready;
  sc_core::sc_out< bool > pmc_noc_axi0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > pmc_noc_axi0_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wid;
  sc_core::sc_out< bool > pmc_noc_axi0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > pmc_noc_axi0_wstrb;
  sc_core::sc_out< sc_dt::sc_bv<17> > pmc_noc_axi0_wuser;
  sc_core::sc_out< bool > pmc_noc_axi0_wvalid;
  sc_core::sc_out< bool > pmc_axi_noc_axi0_clk;
  sc_core::sc_in< bool > pmc_noc_axi0_arready;
  sc_core::sc_in< bool > pmc_noc_axi0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_bresp;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_buser;
  sc_core::sc_in< bool > pmc_noc_axi0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > pmc_noc_axi0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pmc_noc_axi0_rid;
  sc_core::sc_in< bool > pmc_noc_axi0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > pmc_noc_axi0_rresp;
  sc_core::sc_in< sc_dt::sc_bv<17> > pmc_noc_axi0_ruser;
  sc_core::sc_in< bool > pmc_noc_axi0_rvalid;
  sc_core::sc_in< bool > pmc_noc_axi0_wready;
  sc_core::sc_out< sc_dt::sc_bv<94> > gem0_tsu_timer_cnt;
  sc_core::sc_out< bool > pcie0_user_clk;
  sc_core::sc_out< bool > pcie1_user_clk;
  sc_core::sc_out< bool > dma0_axi_aresetn;
  sc_core::sc_in< bool > dma0_soft_resetn;
  sc_core::sc_out< bool > pcie1_user_reset;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_out< bool > dma0_irq;
  sc_core::sc_out< bool > pcie0_user_lnk_up;
  sc_core::sc_out< bool > pcie1_user_lnk_up;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_rq_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_rq_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tlast;
  sc_core::sc_in< sc_dt::sc_bv<179> > pcie1_s_axis_rq_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_rq_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_rq_tready;
  sc_core::sc_in< sc_dt::sc_bv<512> > pcie1_s_axis_cc_tdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > pcie1_s_axis_cc_tkeep;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tlast;
  sc_core::sc_in< sc_dt::sc_bv<81> > pcie1_s_axis_cc_tuser;
  sc_core::sc_in< bool > pcie1_s_axis_cc_tvalid;
  sc_core::sc_out< bool > pcie1_s_axis_cc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_rc_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_rc_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tlast;
  sc_core::sc_out< sc_dt::sc_bv<161> > pcie1_m_axis_rc_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_rc_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_rc_tready;
  sc_core::sc_out< sc_dt::sc_bv<512> > pcie1_m_axis_cq_tdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > pcie1_m_axis_cq_tkeep;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tlast;
  sc_core::sc_out< sc_dt::sc_bv<183> > pcie1_m_axis_cq_tuser;
  sc_core::sc_out< bool > pcie1_m_axis_cq_tvalid;
  sc_core::sc_in< bool > pcie1_m_axis_cq_tready;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_int;
  sc_core::sc_out< bool > pcie1_cfg_interrupt_sent;
  sc_core::sc_in< sc_dt::sc_bv<4> > pcie1_cfg_interrupt_pending;
  sc_core::sc_in< sc_dt::sc_bv<1> > xdma0_usr_irq_req;
  sc_core::sc_out< sc_dt::sc_bv<1> > xdma0_usr_irq_ack;
  sc_core::sc_out< sc_dt::sc_bv<4> > pcie1_cfg_msi_enable;
  sc_core::sc_out< sc_dt::sc_bv<12> > pcie1_cfg_msi_mmenable;
  sc_core::sc_out< sc_dt::sc_bv<32> > pcie1_cfg_msi_data;
  sc_core::sc_in< sc_dt::sc_bv<3> > pcie1_cfg_msi_attr;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_function_number;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_int_vector;
  sc_core::sc_in< sc_dt::sc_bv<32> > pcie1_cfg_msi_pending_status;
  sc_core::sc_in< bool > pcie1_cfg_msi_pending_status_data_enable;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_pending_status_function_number;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_select;
  sc_core::sc_in< bool > pcie1_cfg_msi_tph_present;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_cfg_msi_tph_st_tag;
  sc_core::sc_in< sc_dt::sc_bv<2> > pcie1_cfg_msi_tph_type;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie0_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie0_gt_txp;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxn;
  sc_core::sc_in< sc_dt::sc_bv<8> > pcie1_gt_rxp;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txn;
  sc_core::sc_out< sc_dt::sc_bv<8> > pcie1_gt_txp;
  sc_core::sc_in< bool > gt_refclk0_n;
  sc_core::sc_in< bool > gt_refclk0_p;
  sc_core::sc_in< bool > gt_refclk1_n;
  sc_core::sc_in< bool > gt_refclk1_p;
  sc_core::sc_in< bool > dma0_st_rx_msg_rdy;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma0_st_rx_msg_data;
  sc_core::sc_out< bool > dma0_st_rx_msg_valid;
  sc_core::sc_out< bool > dma0_st_rx_msg_last;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_0_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_1_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_2_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_2_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,1>* mp_FPD_CCI_NOC_3_transactor;
  sc_signal< bool > m_FPD_CCI_NOC_3_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_FPD_AXI_NOC_0_transactor;
  sc_signal< bool > m_FPD_AXI_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,1,1,18,1>* mp_NOC_LPD_AXI_0_transactor;
  sc_signal< bool > m_NOC_LPD_AXI_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,16,18,17>* mp_PMC_NOC_AXI_0_transactor;
  sc_signal< bool > m_PMC_NOC_AXI_0_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,179,1,1,1,1>* mp_pcie1_s_axis_rq_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_rq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_rq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_rq_transactor_rst_signal;
  xtlm::xaxis_pin2xtlm_t<64,81,1,1,1,1>* mp_pcie1_s_axis_cc_transactor;
  xsc::common::vector2vector_converter<16,64>* mp_pcie1_s_axis_cc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_s_axis_cc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_s_axis_cc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,183,1,1,1,1>* mp_pcie1_m_axis_cq_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_cq_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_cq_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_cq_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<64,161,1,1,1,1>* mp_pcie1_m_axis_rc_transactor;
  xsc::common::vector2vector_converter<64,16>* mp_pcie1_m_axis_rc_tkeep_converter;
  sc_signal< sc_bv<64> > m_pcie1_m_axis_rc_tkeep_converter_signal;
  sc_signal< bool > m_pcie1_m_axis_rc_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma0_st_rx_msg_transactor;
  sc_signal< bool > m_dma0_st_rx_msg_transactor_rst_signal;

  // Transactor stubs
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_1_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_1_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_AXI_NOC_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_AXI_NOC_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_1_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_1_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_2_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_2_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_3_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * FPD_CCI_NOC_3_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * NOC_LPD_AXI_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * NOC_LPD_AXI_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * PMC_NOC_AXI_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * PMC_NOC_AXI_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_axis_initiator_stub * dma0_st_rx_msg_transactor_initiator_socket_stub;
  xtlm::xtlm_axis_initiator_stub * pcie1_m_axis_cq_transactor_initiator_socket_stub;
  xtlm::xtlm_axis_initiator_stub * pcie1_m_axis_rc_transactor_initiator_socket_stub;
  xtlm::xtlm_axis_target_stub * pcie1_s_axis_cc_transactor_target_socket_stub;
  xtlm::xtlm_axis_target_stub * pcie1_s_axis_rq_transactor_target_socket_stub;

  // Socket stubs

};
#endif // MTI_SYSTEMC
#endif // IP_DESIGN_1_VERSAL_CIPS_0_0_H_
