/*
 * Copyright (c) 2015 Actions Semi Co., Ltd.
 *
 * SPDX-License-Identifier:	GPL-2.0+
 */

#ifndef __ASM_ARCH_REGS_ATS3605_H__
#define __ASM_ARCH_REGS_ATS3605_H__

/*-------------------------- CMU --------------------------*/
#define CMU_BASE					0xB0150000
#define CMU_COREPLL					(CMU_BASE+0x0000)
#define CMU_DEVPLL					(CMU_BASE+0x0004)
#define CMU_DDRPLL					(CMU_BASE+0x0008)
#define CMU_NANDPLL					(CMU_BASE+0x000C)
#define CMU_DISPLAYPLL				(CMU_BASE+0x0010)
#define CMU_AUDIOPLL				(CMU_BASE+0x0014)
#define CMU_TVOUTPLL				(CMU_BASE+0x0018)
#define CMU_BUSCLK					(CMU_BASE+0x001C)
#define CMU_SENSORCLK				(CMU_BASE+0x0020)
#define CMU_LCDCLK					(CMU_BASE+0x0024)
#define CMU_DSICLK					(CMU_BASE+0x0028)
#define CMU_DECLK					(CMU_BASE+0x0030)
#define CMU_SICLK					(CMU_BASE+0x0034)
#define CMU_VDECLK					(CMU_BASE+0x0040)
#define CMU_VCECLK					(CMU_BASE+0x0044)
#define CMU_GPUCLK                  (CMU_BASE+0x0048)
#define CMU_NANDCCLK				(CMU_BASE+0x004C)
#define CMU_SD0CLK					(CMU_BASE+0x0050)
#define CMU_SD1CLK					(CMU_BASE+0x0054)
#define CMU_SD2CLK					(CMU_BASE+0x0058)
#define CMU_UART0CLK				(CMU_BASE+0x005C)
#define CMU_UART1CLK				(CMU_BASE+0x0060)
#define CMU_UART2CLK				(CMU_BASE+0x0064)
#define CMU_DMACLK              	(CMU_BASE+0x006C)
#define CMU_PWM0CLK                 (CMU_BASE+0x0070)
#define CMU_PWM1CLK                 (CMU_BASE+0x0074)
#define CMU_PWM2CLK                 (CMU_BASE+0x0078)
#define CMU_PWM3CLK                 (CMU_BASE+0x007C)
#define CMU_USBCLK                  (CMU_BASE+0x0080)
#define CMU_120MPLL                 (CMU_BASE+0x0084)
#define CMU_TLSCLK                  (CMU_BASE+0x0088)
#define CMU_ETHERNETCLK             (CMU_BASE+0x0094)
#define CMU_DEVCLKEN0				(CMU_BASE+0x00A0)
#define CMU_DEVCLKEN1				(CMU_BASE+0x00A4)
#define CMU_DEVRST0					(CMU_BASE+0x00A8)
#define CMU_DEVRST1					(CMU_BASE+0x00AC)
#define CMU_UART3CLK                (CMU_BASE+0x00B0)
#define CMU_UART4CLK                (CMU_BASE+0x00B4)
#define CMU_UART5CLK                (CMU_BASE+0x00B8)
#define CMU_DIGITALDEBUG            (CMU_BASE+0x00D0)
#define CMU_ANALOGDEBUG             (CMU_BASE+0x00D4)
#define CMU_COREPLLDEBUG            (CMU_BASE+0x00D8)
#define CMU_DEVPLLDEBUG             (CMU_BASE+0x00DC)
#define CMU_DDRPLLDEBUG             (CMU_BASE+0x00E0)
#define CMU_NANDPLLDEBUG            (CMU_BASE+0x00E4)
#define CMU_DISPLAYPLLDEBUG         (CMU_BASE+0x00E8)
#define CMU_TVOUTPLL0DEBUG          (CMU_BASE+0x00EC)
#define CMU_TVOUTPLL1DEBUG          (CMU_BASE+0x00F0)
#define CMU_DCPPLLDEBUG             (CMU_BASE+0x00F4)
#define CMU_AUDIOPLL_120MPLL_DEBUG  (CMU_BASE+0x00F8)

/*-------------------------- SPS_PG --------------------------*/
#define SPS_PG_BASE				0xB01C0100
#define SPS_PG_CTL				(SPS_PG_BASE + 0x0000)
#define SPS_PG_ACK				(SPS_PG_BASE + 0x0004)
#define SPS_BDG_CTL				(SPS_PG_BASE + 0x0008)
#define SPS_RST_CTL				(SPS_PG_BASE + 0x0004)
#define SPS_BIAS_CTL			(SPS_PG_BASE + 0x0010)
#define SPS_LDO_CTL				(SPS_PG_BASE + 0x0014)
#define SPS_PG_RAM				(SPS_PG_BASE + 0x0018)
#define CPU_VDD_CTL				(SPS_PG_BASE + 0x0028)

/*-------------------------- GPIO_MFP_PWM --------------------------*/
#define GPIO_MFP_PWM_BASE		0xb01C0000
#define GPIO_AOUTEN				(GPIO_MFP_PWM_BASE+0x0000)
#define GPIO_AINEN				(GPIO_MFP_PWM_BASE+0x0004)
#define GPIO_ADAT				(GPIO_MFP_PWM_BASE+0x0008)
#define GPIO_BOUTEN				(GPIO_MFP_PWM_BASE+0x000C)
#define GPIO_BINEN				(GPIO_MFP_PWM_BASE+0x0010)
#define GPIO_BDAT				(GPIO_MFP_PWM_BASE+0x0014)
#define GPIO_COUTEN				(GPIO_MFP_PWM_BASE+0x0018)
#define GPIO_CINEN				(GPIO_MFP_PWM_BASE+0x001C)
#define GPIO_CDAT				(GPIO_MFP_PWM_BASE+0x0020)
#define GPIO_DOUTEN				(GPIO_MFP_PWM_BASE+0x0024)
#define GPIO_DINEN				(GPIO_MFP_PWM_BASE+0x0028)
#define GPIO_DDAT				(GPIO_MFP_PWM_BASE+0x002C)
#define GPIO_EOUTEN				(GPIO_MFP_PWM_BASE+0x0030)
#define GPIO_EINEN				(GPIO_MFP_PWM_BASE+0x0034)
#define GPIO_EDAT				(GPIO_MFP_PWM_BASE+0x0038)
#define MFP_CTL0				(GPIO_MFP_PWM_BASE+0x0040)
#define MFP_CTL1				(GPIO_MFP_PWM_BASE+0x0044)
#define MFP_CTL2				(GPIO_MFP_PWM_BASE+0x0048)
#define MFP_CTL3				(GPIO_MFP_PWM_BASE+0x004C)
#define PWM_CTL0				(GPIO_MFP_PWM_BASE+0X50)
#define PWM_CTL1				(GPIO_MFP_PWM_BASE+0X54)
#define PWM_CTL2				(GPIO_MFP_PWM_BASE+0X58)
#define PWM_CTL3				(GPIO_MFP_PWM_BASE+0X5C)
#define PAD_PULLCTL0			(GPIO_MFP_PWM_BASE+0x0060)
#define PAD_PULLCTL1			(GPIO_MFP_PWM_BASE+0x0064)
#define PAD_PULLCTL2			(GPIO_MFP_PWM_BASE+0x0068)
#define PAD_ST0					(GPIO_MFP_PWM_BASE+0x006C)
#define PAD_ST1					(GPIO_MFP_PWM_BASE+0x0070)
#define PAD_CTL					(GPIO_MFP_PWM_BASE+0x0074)
#define PWM_CTL4				(GPIO_MFP_PWM_BASE+0x0078)
#define PWM_CTL5				(GPIO_MFP_PWM_BASE+0x007C)
#define PAD_DRV0				(GPIO_MFP_PWM_BASE+0x0080)
#define PAD_DRV1				(GPIO_MFP_PWM_BASE+0x0084)
#define PAD_DRV2				(GPIO_MFP_PWM_BASE+0x0088)
#define INTC_EXTCTL				(GPIO_MFP_PWM_BASE+0x0200)
#define INTC_GPIOCTL			(GPIO_MFP_PWM_BASE+0x0204)
#define INTC_GPIOA_PD			(GPIO_MFP_PWM_BASE+0x0208)
#define INTC_GPIOA_MSK			(GPIO_MFP_PWM_BASE+0x020c)
#define INTC_GPIOB_PD			(GPIO_MFP_PWM_BASE+0x0210)
#define INTC_GPIOB_MSK			(GPIO_MFP_PWM_BASE+0x0214)
#define INTC_GPIOC_PD			(GPIO_MFP_PWM_BASE+0x0218)
#define INTC_GPIOC_MSK			(GPIO_MFP_PWM_BASE+0x021c)
#define INTC_GPIOD_PD			(GPIO_MFP_PWM_BASE+0x0220)
#define INTC_GPIOD_MSK			(GPIO_MFP_PWM_BASE+0x0224)
#define INTC_GPIOE_PD			(GPIO_MFP_PWM_BASE+0x0228)
#define INTC_GPIOE_MSK			(GPIO_MFP_PWM_BASE+0x022c)
#define INTC_GPIOA_TYPE0		(GPIO_MFP_PWM_BASE+0x0230)
#define INTC_GPIOA_TYPE1		(GPIO_MFP_PWM_BASE+0x0234)
#define INTC_GPIOB_TYPE0		(GPIO_MFP_PWM_BASE+0x0238)
#define INTC_GPIOB_TYPE1		(GPIO_MFP_PWM_BASE+0x023c)
#define INTC_GPIOC_TYPE0		(GPIO_MFP_PWM_BASE+0x0240)
#define INTC_GPIOC_TYPE1		(GPIO_MFP_PWM_BASE+0x0244)
#define INTC_GPIOD_TYPE0		(GPIO_MFP_PWM_BASE+0x0248)
#define INTC_GPIOD_TYPE1		(GPIO_MFP_PWM_BASE+0x024C)
#define INTC_GPIOE_TYPE			(GPIO_MFP_PWM_BASE+0x0250)
#define NAND_PAD_PULL			(GPIO_MFP_PWM_BASE+0x0300)
#define NAND_PAD_SR0			(GPIO_MFP_PWM_BASE+0x0304)
#define NAND_PAD_SR1			(GPIO_MFP_PWM_BASE+0x0308)
#define NAND_PAD_DRV0			(GPIO_MFP_PWM_BASE+0x030C)
#define NAND_PAD_DRV1			(GPIO_MFP_PWM_BASE+0x0310)
#define NAND_PAD_DRV2			(GPIO_MFP_PWM_BASE+0x0314)
#define NAND_PAD_DRV3			(GPIO_MFP_PWM_BASE+0x0318)
#define NAND_PAD_DRV4			(GPIO_MFP_PWM_BASE+0x031C)
#define SD1_PAD_PULL			(GPIO_MFP_PWM_BASE+0x0400)
#define SD1_PAD_SR				(GPIO_MFP_PWM_BASE+0x0404)
#define SD1_PAD_DRV0			(GPIO_MFP_PWM_BASE+0x0408)
#define SD1_PAD_DRV1			(GPIO_MFP_PWM_BASE+0x040C)

#define DMA_GLOBAL_BASE				(0xB0220000)
#define DMA0_BASE					(0xB0220000)

#define  TIMER_2HZ_BASE            0xb0158000
#define  TWOHZ0_CTL                    (TIMER_2HZ_BASE+0x0000)
#define  T0_CTL                             (TIMER_2HZ_BASE+0x0008)
#define  T0_CMP                             (TIMER_2HZ_BASE+0x000C)
#define  T0_VAL                             (TIMER_2HZ_BASE+0x0010)
#define  T1_CTL                              (TIMER_2HZ_BASE+0x0014)
#define  T1_CMP                             (TIMER_2HZ_BASE+0x0018)
#define  T1_VAL                              (TIMER_2HZ_BASE+0x001C)
#define  TWOHZ1_CTL                     (TIMER_2HZ_BASE+0x0020)

#endif /* __ASM_ARCH_REGS_S700_H__ */
