----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -1.201 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_100c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_100c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 100C Model

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.201 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.297     ; 5.808      ;
; -1.201 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.297     ; 5.808      ;
; -1.201 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.297     ; 5.808      ;
; -1.201 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.297     ; 5.808      ;
; -1.201 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.297     ; 5.808      ;
; -1.201 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.297     ; 5.808      ;
; -1.201 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.297     ; 5.808      ;
; -1.201 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.297     ; 5.808      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[374] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[246] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[502] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[94]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[350] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[478] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[126] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[382] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[254] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.198 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.307     ; 5.797      ;
; -1.191 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.266     ; 5.831      ;
; -1.191 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.266     ; 5.831      ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -1.201 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.380                                                                                          ;
; Data Required Time ; 14.179                                                                                          ;
; Slack              ; -1.201 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.297 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.808  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.319       ; 92         ; 0.000 ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.119       ; 100        ; 8.119 ; 8.119 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.380   ; 5.808   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.845 ;   0.114 ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   14.952 ;   0.107 ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.030 ;   0.078 ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.195 ;   0.165 ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.319 ;   0.124 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.379 ;   0.060 ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.380 ;   0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N58                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442]|ena                  ;
;   15.380 ;   0.000 ; FF ; CELL ; 1      ; FF_X33_Y51_N58                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.275   ; 9.275   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.119 ;   8.119 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.275 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.125   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.179   ; 0.054   ;    ; uTsu ; 1      ; FF_X33_Y51_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -1.201 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.380                                                                                         ;
; Data Required Time ; 14.179                                                                                         ;
; Slack              ; -1.201 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.297 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.808  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.319       ; 92         ; 0.000 ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.119       ; 100        ; 8.119 ; 8.119 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.380   ; 5.808   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.845 ;   0.114 ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   14.952 ;   0.107 ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.030 ;   0.078 ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.195 ;   0.165 ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.319 ;   0.124 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.379 ;   0.060 ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.380 ;   0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N26                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26]|ena                   ;
;   15.380 ;   0.000 ; FF ; CELL ; 1      ; FF_X33_Y51_N26                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26]                       ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.275   ; 9.275   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.119 ;   8.119 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.275 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.125   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.179   ; 0.054   ;    ; uTsu ; 1      ; FF_X33_Y51_N26 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -1.201 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.380                                                                                          ;
; Data Required Time ; 14.179                                                                                          ;
; Slack              ; -1.201 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.297 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.808  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.319       ; 92         ; 0.000 ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.119       ; 100        ; 8.119 ; 8.119 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.380   ; 5.808   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.845 ;   0.114 ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   14.952 ;   0.107 ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.030 ;   0.078 ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.195 ;   0.165 ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.319 ;   0.124 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.379 ;   0.060 ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.380 ;   0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N28                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282]|ena                  ;
;   15.380 ;   0.000 ; FF ; CELL ; 1      ; FF_X33_Y51_N28                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.275   ; 9.275   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.119 ;   8.119 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.275 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.125   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.179   ; 0.054   ;    ; uTsu ; 1      ; FF_X33_Y51_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -1.201 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.380                                                                                          ;
; Data Required Time ; 14.179                                                                                          ;
; Slack              ; -1.201 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.297 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.808  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.319       ; 92         ; 0.000 ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.119       ; 100        ; 8.119 ; 8.119 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.380   ; 5.808   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.845 ;   0.114 ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   14.952 ;   0.107 ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.030 ;   0.078 ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.195 ;   0.165 ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.319 ;   0.124 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.379 ;   0.060 ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.380 ;   0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N8                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154]|ena                  ;
;   15.380 ;   0.000 ; FF ; CELL ; 1      ; FF_X33_Y51_N8                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.275   ; 9.275   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.119 ;   8.119 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.275 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.125   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.179   ; 0.054   ;    ; uTsu ; 1      ; FF_X33_Y51_N8 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -1.201 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.380                                                                                          ;
; Data Required Time ; 14.179                                                                                          ;
; Slack              ; -1.201 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.297 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.808  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.319       ; 92         ; 0.000 ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.119       ; 100        ; 8.119 ; 8.119 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.380   ; 5.808   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.845 ;   0.114 ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   14.952 ;   0.107 ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.030 ;   0.078 ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.195 ;   0.165 ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.319 ;   0.124 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.379 ;   0.060 ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.380 ;   0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N10                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410]|ena                  ;
;   15.380 ;   0.000 ; FF ; CELL ; 1      ; FF_X33_Y51_N10                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.275   ; 9.275   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.119 ;   8.119 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.275 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.125   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.179   ; 0.054   ;    ; uTsu ; 1      ; FF_X33_Y51_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -1.201 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.380                                                                                         ;
; Data Required Time ; 14.179                                                                                         ;
; Slack              ; -1.201 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.297 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.808  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.319       ; 92         ; 0.000 ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.119       ; 100        ; 8.119 ; 8.119 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.380   ; 5.808   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.845 ;   0.114 ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   14.952 ;   0.107 ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.030 ;   0.078 ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.195 ;   0.165 ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.319 ;   0.124 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.379 ;   0.060 ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.380 ;   0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N49                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58]|ena                   ;
;   15.380 ;   0.000 ; FF ; CELL ; 1      ; FF_X33_Y51_N49                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58]                       ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.275   ; 9.275   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.119 ;   8.119 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.275 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.125   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.179   ; 0.054   ;    ; uTsu ; 1      ; FF_X33_Y51_N49 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -1.201 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.380                                                                                          ;
; Data Required Time ; 14.179                                                                                          ;
; Slack              ; -1.201 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.297 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.808  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.319       ; 92         ; 0.000 ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.119       ; 100        ; 8.119 ; 8.119 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.380   ; 5.808   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.845 ;   0.114 ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   14.952 ;   0.107 ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.030 ;   0.078 ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.195 ;   0.165 ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.319 ;   0.124 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.379 ;   0.060 ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.380 ;   0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N52                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314]|ena                  ;
;   15.380 ;   0.000 ; FF ; CELL ; 1      ; FF_X33_Y51_N52                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.275   ; 9.275   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.119 ;   8.119 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.275 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.125   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.179   ; 0.054   ;    ; uTsu ; 1      ; FF_X33_Y51_N52 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -1.201 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.380                                                                                          ;
; Data Required Time ; 14.179                                                                                          ;
; Slack              ; -1.201 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.297 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.808  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.319       ; 92         ; 0.000 ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.119       ; 100        ; 8.119 ; 8.119 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.380   ; 5.808   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.845 ;   0.114 ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   14.952 ;   0.107 ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.030 ;   0.078 ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.195 ;   0.165 ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.319 ;   0.124 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.379 ;   0.060 ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.380 ;   0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N56                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186]|ena                  ;
;   15.380 ;   0.000 ; FF ; CELL ; 1      ; FF_X33_Y51_N56                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.275   ; 9.275   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.119 ;   8.119 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.275 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.125   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.179   ; 0.054   ;    ; uTsu ; 1      ; FF_X33_Y51_N56 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[374] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N10                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[374]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N10                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[374]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[374] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[246] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N52                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[246]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N52                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[246]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N52 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[246] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[502] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N49                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[502]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N49                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[502]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N49 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[502] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -1.198 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[94] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.369                                                                                         ;
; Data Required Time ; 14.171                                                                                         ;
; Slack              ; -1.198 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N31                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[94]|ena                   ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N31                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[94]                       ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.265   ; 9.265   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.109 ;   8.109 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.265 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.115   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N31 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[94] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[350] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N25                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[350]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N25                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[350]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N25 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[350] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[478] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N35                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[478]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N35                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[478]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N35 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[478] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[126] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N8                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[126]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N8                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[126]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N8 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[126] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[382] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N1                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[382]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N1                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[382]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N1 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[382] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[254] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N4                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[254]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N4                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[254]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N4 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[254] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -1.198 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.369                                                                                          ;
; Data Required Time ; 14.171                                                                                          ;
; Slack              ; -1.198 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.307 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.797  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 39    ; 5.310       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.109       ; 100        ; 8.109  ; 8.109 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.369   ; 5.797    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 155    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[5] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.730 ;   0.066  ; RF ; RE   ; 6      ; LAB_RE_X43_Y49_N0_I95                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.829 ;   0.099  ; FF ; RE   ; 3      ; R3_X40_Y49_N0_I12                           ; High Speed ; H3                                                                                                                   ;
;   14.952 ;   0.123  ; FF ; RE   ; 2      ; R6_X34_Y49_N0_I41                           ; High Speed ; H6                                                                                                                   ;
;   15.056 ;   0.104  ; FF ; RE   ; 1      ; R3_X33_Y49_N0_I13                           ; High Speed ; H3                                                                                                                   ;
;   15.149 ;   0.093  ; FF ; RE   ; 1      ; C4_X32_Y50_N0_I2                            ; High Speed ; V4                                                                                                                   ;
;   15.248 ;   0.099  ; FF ; RE   ; 1      ; R3_X33_Y50_N0_I7                            ; High Speed ; H3                                                                                                                   ;
;   15.315 ;   0.067  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y50_N0_I35           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.370 ;   0.055  ; FF ; RE   ; 10     ; LAB_RE_X33_Y50_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.369 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y50_N28                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]|ena                  ;
;   15.369 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y50_N28                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.265   ; 9.265   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.109 ;   8.109 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.265 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.115   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.171   ; 0.056   ;    ; uTsu ; 1      ; FF_X33_Y50_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -1.191 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.403                                                                                          ;
; Data Required Time ; 14.212                                                                                          ;
; Slack              ; -1.191 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.266 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.831  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 37    ; 5.344       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.150       ; 100        ; 8.150  ; 8.150 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.403   ; 5.831    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.961 ;   0.230  ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.150 ;   0.189  ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.262 ;   0.112  ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.349 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.404 ;   0.055  ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.403 ;   -0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N4                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178]|ena                  ;
;   15.403 ;   0.000  ; FF ; CELL ; 1      ; FF_X49_Y44_N4                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.306   ; 9.306   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.150 ;   8.150 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.306 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.156   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.212   ; 0.056   ;    ; uTsu ; 1      ; FF_X49_Y44_N4 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -1.191 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.403                                                                                         ;
; Data Required Time ; 14.212                                                                                         ;
; Slack              ; -1.191 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.266 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.831  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.270       ; 5          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 37    ; 5.344       ; 92         ; 0.000  ; 0.474 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.150       ; 100        ; 8.150  ; 8.150 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.403   ; 5.831    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.518 ;   0.350  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.784 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.930 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.079 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.257 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.446 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.553 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.649 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.704 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.704 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.748 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.754 ;   0.006  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.754 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   11.813 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.011 ;   0.198  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.164 ;   0.153  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.164 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.638 ;   0.474  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   12.971 ;   0.333  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.293  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.264 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.596 ;   0.332  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.809 ;   0.213  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   13.904 ;   0.095  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.171 ;   0.267  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.328 ;   0.157  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.468 ;   0.140  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.554 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.609 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.610 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.658 ;   0.048  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.664 ;   0.006  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.664 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.731 ;   0.067  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.961 ;   0.230  ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.150 ;   0.189  ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.262 ;   0.112  ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.349 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.404 ;   0.055  ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.403 ;   -0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N56                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52]|ena                   ;
;   15.403 ;   0.000  ; FF ; CELL ; 1      ; FF_X49_Y44_N56                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52]                       ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.306   ; 9.306   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.150 ;   8.150 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.306 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.156   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.212   ; 0.056   ;    ; uTsu ; 1      ; FF_X49_Y44_N56 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


