## 处理器需求分析

在单核情况下，一个系统内部，大致分为三个板块：输入、存储、输出

应该有一块专门用于处理的处理器(Processor)，用于存储的内存(Memory),还有用于对接两者的处理器-内存接口(Processor-Memory Interface)

> 缓存(Cache)是指可以进行高速数据交换的存储器

### 功能层面上的CPU定义

CPU(Central Processing Unit)：能够通过输入的机器码，执行相应的操作、并保持相应状态的数字电路

### CPU的组成部分

- 数据通路：是处理器中执行操作的硬件
    - 执行控制器的操作（例如:控制器“告诉”数据通路，执行add指令，则数据通路就会将相应操作数传给加法器/运算器...）
- 控制器：是对数据通路要做什么操作进行调度的硬件
    - “告诉”数据通路需要执行什么操作？需要读内存吗？读哪个寄存器？需要写寄存器吗？写哪个寄存器？...

例：`addi t0,x0,6` `000000000110 00000 000 00101 0010011`

- 数据通路：
    - 根据收到的控制器信息可知：
        - 操作数为0号寄存器的值和立即数“6”
        - 执行加法运算—>选择0号寄存器的值和立即数作为操作数，并选择加法器的结果作为最终结果
        - 加法运算结果写入目的寄存器t0
- 控制器
    - 要让数据通路执行什么操作？（人工查表...）
        - 加减乘除...、分支...
    - 源操作数应该如何选择？ 
    - **哪个寄存器？**t0(x5), x0 
    - 立即数是什么？
    - 指令执行完，PC如何改变？

### 处理器设计步骤

1. 分析指令系统，得出对数据通路的需求
2. 为数据通路选择合适组件
3. 根据指令需求连接组件建立数据通路
4. 分析每条指令的实现，以确定控制信号
5. 集成控制信号，形成完整的控制逻辑

### 部分指令需求

R型指令: `op dst,src1,src2`

- 需求：算术逻辑运算器，可读写的寄存器（需要同时读2个）

I型指令: `opi dst,src,imm`、`load dst，offffsfset(bAddrReg) `、`jalr rd, offffsfset(rs1)`

- 新增需求：立即数扩展、PC寄存器、存储器可读、加法器

S型指令： `store src, offset(bAddrReg)`

- 新增需求：存储器可写、立即数生成器

B型指令：`bxx src1,src2, label`

- 新增需求：多路选择器、更复杂的立即数生成器

J型指令：`jal rd, offset`

- 新增需求：更复杂的立即数生成器

U型指令：AUIPC将长立即数加到PC并写入目的寄存器

- ...

### 需求汇总

- 算术逻辑单元（ALU）
    - 运算类型：加、减、或、比较等各种运算
- 立即数生成器 
    - 零扩展、符号扩展、字段拼接等
- 程序计数器（PC）
- 存储组件
    - 寄存器堆(RF:Register File)，存储器(Memory)

## RISC-V数据通路的组件选择

### 组件分类

1. 组合逻辑单元
2. 时序逻辑单元（状态单元）

### 冯诺依曼架构 vs 哈佛架构

冯诺依曼架构（X86）

- 程序空间和数据空间一体
- 指令和数据的**宽度相同**
- 指令和数不能同时进行操作，只能顺序进行

哈佛架构（ARM、DSP）

- 存储器分为数据存储器和程序存储器，总线分为程序存储器的数据总线和地址总线以及数据存储器的数据总线和地址总线
- 可以对数据和程序同时进行操作，有较高的执行效率
- 指令和数据可以有**不同的宽度**

### 数据通路中的主要状态单元（存储器）

- 将指令和数据保存在**字节寻址**的存储空间中
- 指令存储器和数据存储器**分开**
- 从指令存储器**读**（取）指令，在数据存储器读写数据

### 数据存储器（DM）

![img](https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz6-1.png?raw=true){width=300 align=right}

读写控制

- Address：指定一个存储单元，将其内容送到数据输出端
- WriteEnable：写使能。在时钟信号（clk）的上升沿，如果该信号有效，将输入数据存入地址信号指定的存储单元

> 存储器的读操作不受时钟控制


### 指令存储器（IM）

![img](https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz6-2.png?raw=true){width=300 align=right}

- 输入总线：Instruction Address
- 输出总线：Instruction
- 数据通路中**不会写**指令存储器
- “读操作”可以视为组合逻辑电路

### 寄存器堆（RF）

- 内部由32个寄存器构成

![img](https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz6-3.png?raw=true){width=300}

- 读写控制
    - Ra/Rb(5位)：将对应编号的寄存器的内容放到busA/A/busB(读) 
    - Rw(5位)：在时钟信号(clk)的上升沿，如果写使能信号(WriteEnable)有效，将busW的内容存入Rw号寄存器

> 寄存器堆的读操作不受时钟控制

### 数据通路要求

- 算术逻辑单元(ALU)
- 立即数扩展部件
- 程序计数器(PC)

## RISC-V部分指令的数据通路设计

### 所有指令的共同需求——取指令、更新PC

- 取指令
    - ==程序计数器PC的内容是当前指令的地址==
    - 用PC的内容作为地址，访问指令存储器，获得指令编码
- 顺序执行更新PC
    - PC←PC+4
- 发生分支时更新
    - PC←分布目标地址

### 实现add指令

`add rd,rs1,rs2`

- 指令对机器状态进行两次更改：
  1. 寄存器内容发生改变
  2. PC内容改变(PC=PC+4)
- 控制器根据IM的输出分析指令的opcode和funct域，确定控制信号
- 根据IM的输出读出RF中相应2个寄存器的值

![img](https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz6-4.png?raw=true){width=450}

### 实现sub指令

与`add`几乎相同，inst[30]在加法和减法之间进行选择

![img](https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz6-5.png?raw=true){width=450}

### 实现addi指令

在`sub`电路中的`Reg[rs2]`处添加一个多路复用器用于选择立即数与`Reg[rs2]`，并且将12位的立即数扩展为32位

![img](https://github.com/DINOREXNB/DINOREXNB.github.io/blob/main/docs/images/jz6-6.png?raw=true){width=450}

## RISC-V控制器