# 绘制2.1，2.2，2.3的SoC设计流程

## Question

仿照如下2.2的SoC设计流程的mermaid代码（可直接复制到obsidian并进行可视化），试着绘制自己版本的2.1，2.2，2.3的SoC设计流程（没有标准答案），在下次课上进行简单讨论。

```mermaid

flowchart TD

1[硬件设计定义说明（Hardware Design Specification）] 

--> |芯片总体架构、规格参数、模块划分（包括各模块的定义）、使用的总线| 2[模块设计及IP复用（Module Design & IP Reuse）] 

--> |相当于图2-1的“RTL设计与集成这部分”，设计的输入采用HDL（Verilog、VHDL）| 3[顶层模块集成（Top Level Integration）--得到RTL代码]

--> |HDL| 4[前仿真（Pre-layout Simulation）--RTL级仿真--功能仿真]

--> |通过HDL仿真器验证的有效的电路逻辑设计| 5[逻辑综合（Logic Synthesis）--得到Netlist]

--> |生成含有电路逻辑设计和约束条件的网表Netlist| 6[版图布局规划（Floorplan）]

--> |各个模块的实际位置| 7[电源网络功耗分析（Power Network Analysis）]

--> |电源网络功耗分析结果（动态结果、静态结果）| 8[单元布局和优化（Placement & Optimization）]

--> 10[可测性电路插入（DFT，Design for Test）]

--> |对于逻辑电路采用扫描链的可测试结构

对于芯片的I/O端口采用边界扫描的可测试结构| 11[时钟树综合（Clock Tree Synthesis）]

--> |构造芯片内部全局或局部平衡的时钟链| 12[布线设计（Routing）]

--> 13[功耗分析]

--> 14[信号完整性]

--> 15[优化]

--> 16[寄生参数提取（Parasitic Extraction）]

--> |提取版图上内部互连所产生的寄生电阻和电容值

转换成标准延迟的格式后被反标回设计网表Netlist

以用于静态时序分析和后仿真| 17[后仿真（Post-layout Simulation）--门级仿真--时序仿真--带反标的仿真]

--> |使用SDF（Standard Delay Format）文件输入延时信息

验证网表Netlist的功能和时序是正确的

但在设计的最后阶段发现个别路径有时序问题或逻辑错误| 18[ECO修改（ECO，Engineering Change Order）]

--> |对设计进行小范围的修改和重新布线| 19[物理验证（Physical Verification）]

--> |对版图的设计规则检查（DRC，Design Rule Check）

对逻辑图网表和版图网表的比较（LVS，Layout Vs. Schematic）| 20[交付芯片制造厂（Tape Out）]





12[布线设计（Routing）]-->|完成所有节点的连接

先进行全局布线

然后进行时序信息的提取

得到的时序信息将

被反标（Back Annotation）到设计网表Netlist

以用于静态时序分析

当时序得到满足时再进行详细布线

最终得到精确的时序信息/延迟参数和网表Netlist| 17[后仿真（Post-layout Simulation）--门级仿真--时序仿真--带反标的仿真] --> |使用SDF（Standard Delay Format）

文件输入延时信息

验证网表Netlist的

功能和时序是正确的| 19[物理验证（Physical Verification）]



3[顶层模块集成（Top Level Integration）--得到RTL代码] <--> 

|形式验证（Formal Verification）

指的是逻辑功能上的等效性检查

RTL代码之间

门级网表Netlist与RTL代码之间

门级网表Netlist之间| 5[逻辑综合（Logic Synthesis）--得到Netlist]



8[单元布局和优化（Placement & Optimization）] --> 4[前仿真（Pre-layout Simulation）]
```

## Answer

### 图2-1

图2-1：

```mermaid
graph TD
A[系统需求说明、基本输入/输出、基本算法需求] 
--> |用于设计的技术文档| B[高级算法建模与仿真]
--> |软硬件协同仿真所需的可执行的说明文档| C[软硬件划分与任务分配、计算模型、通信模型]
--> D[软硬件接口定义]

D[软硬件接口定义] --> E1[精确的系统级建模] --> F[性能评估、协同仿真、协同验证]
--> G1[RTL设计与集成] --> H1[综合、布局布线] --> I1[流片制造、原型机生产] --> J[硬件系统测试]

F[性能评估、协同仿真、协同验证] --> 
|将应用一一在系统架构上映射
建立系统的事务级模型---搭建系统的虚拟平台
在虚拟平台上进行性能评估
多次优化系统架构（成本-性能权衡）| C[软硬件划分与任务分配、计算模型、通信模型]

D[软硬件接口定义] --> E2[软件编程] --> F[性能评估、协同仿真、协同验证]
--> G2[软件优化] --> H2[详细应用开发、调整和验证] --> I2[RTOS、IO驱动和应用集成] --> J[硬件系统测试]
```

### 图2-2

图2-2：

```mermaid
flowchart TD
1[硬件设计定义说明（Hardware Design Specification）] 
--> |芯片总体架构、规格参数、模块划分（包括各模块的定义）、使用的总线| 2[模块设计及IP复用（Module Design & IP Reuse）] 
--> |相当于图2-1的“RTL设计与集成这部分”，设计的输入采用HDL（Verilog、VHDL）| 3[顶层模块集成（Top Level Integration）--得到RTL代码]
--> |HDL| 4[前仿真（Pre-layout Simulation）--RTL级仿真--功能仿真]
--> |通过HDL仿真器验证的有效的电路逻辑设计| 5[逻辑综合（Logic Synthesis）--得到Netlist]
--> |生成含有电路逻辑设计和约束条件的网表Netlist| 6[版图布局规划（Floorplan）]
--> |各个模块的实际位置| 7[电源网络功耗分析（Power Network Analysis）]
--> |电源网络功耗分析结果（动态结果、静态结果）| 8[单元布局和优化（Placement & Optimization）]
--> 10[可测性电路插入（DFT，Design for Test）]
--> |对于逻辑电路采用扫描链的可测试结构
对于芯片的I/O端口采用边界扫描的可测试结构| 11[时钟树综合（Clock Tree Synthesis）]
--> |构造芯片内部全局或局部平衡的时钟链| 12[布线设计（Routing）]
--> 13[功耗分析]
--> 14[信号完整性]
--> 15[优化]
--> 16[寄生参数提取（Parasitic Extraction）]
--> |提取版图上内部互连所产生的寄生电阻和电容值
转换成标准延迟的格式后被反标回设计网表Netlist
以用于静态时序分析和后仿真| 17[后仿真（Post-layout Simulation）--门级仿真--时序仿真--带反标的仿真]
--> |使用SDF（Standard Delay Format）文件输入延时信息
验证网表Netlist的功能和时序是正确的
但在设计的最后阶段发现个别路径有时序问题或逻辑错误| 18[ECO修改（ECO，Engineering Change Order）]
--> |对设计进行小范围的修改和重新布线| 19[物理验证（Physical Verification）]
--> |对版图的设计规则检查（DRC，Design Rule Check）
对逻辑图网表和版图网表的比较（LVS，Layout Vs. Schematic）| 20[交付芯片制造厂（Tape Out）]


12[布线设计（Routing）]-->|完成所有节点的连接
先进行全局布线
然后进行时序信息的提取
得到的时序信息将
被反标（Back Annotation）到设计网表Netlist
以用于静态时序分析
当时序得到满足时再进行详细布线
最终得到精确的时序信息/延迟参数和网表Netlist| 17[后仿真（Post-layout Simulation）--门级仿真--时序仿真--带反标的仿真] --> |使用SDF（Standard Delay Format）
文件输入延时信息
验证网表Netlist的
功能和时序是正确的| 19[物理验证（Physical Verification）]

3[顶层模块集成（Top Level Integration）--得到RTL代码] <--> 
|形式验证（Formal Verification）
指的是逻辑功能上的等效性检查
RTL代码之间
门级网表Netlist与RTL代码之间
门级网表Netlist之间| 5[逻辑综合（Logic Synthesis）--得到Netlist]

8[单元布局和优化（Placement & Optimization）] --> 4[前仿真（Pre-layout Simulation）]
```

### 图2-7

图2-7：

```mermaid
flowchart TD
1[电路功能设计]-->|基于工作速度、
芯片本身的资源、
成本等方面权衡的
FPGA芯片选择|2[设计输入（HDL/Schematic）]-->|将所涉及的系统或电路
以FPGA EDA工具要求的某种形式表示出来
并输入给EDA工具| 3[前仿真（功能仿真）]-->|仿真没有延迟信息
仅对初步的功能进行
逻辑功能验证| 4[综合]-->|将设计编译为
由基本逻辑单元构成的
逻辑连接网表Netlist
并非真实门级电路
然后根据目标与要求
优化所生成的逻辑连接
供FPGA布局布线软件来实现|5[综合后仿真]-->|把综合生成的标准延时文件
反标注到综合仿真模型
用于评估门延时带来的影响
检查综合结果是否和原设计一致|2[设计输入（HDL/Schematic）]

4[综合]-->|将设计编译为
由基本逻辑单元构成的
逻辑连接网表Netlist
并非真实门级电路
然后根据目标与要求
优化所生成的逻辑连接
供FPGA布局布线软件来实现|6[实现]-->|将逻辑网表配置到FPGA|7[芯片编程]

4[综合]-->|将设计编译为
由基本逻辑单元构成的
逻辑连接网表Netlist
并非真实门级电路
然后根据目标与要求
优化所生成的逻辑连接
供FPGA布局布线软件来实现|8[布局]-->|将逻辑网表中的单元配置到
芯片内部的固有硬件结构
权衡速度和面积|9[布线]-->|根据布局的拓扑
利用芯片内的连线资源
合理连接各元件
有时序约束条件时，
利用时序驱动的引擎进行布局布线
布线结束后
FPGA EDA工具自动生成
设计中各部分资源使用情况的报告
布局布线必须选择FPGA芯片开发商
提供的工具|7[芯片编程（产生使用的数据文件）与
芯片调试（使用内嵌的在线逻辑分析仪）]

9[布线]-->|根据布局的拓扑
利用芯片内的连线资源
合理连接各元件
有时序约束条件时，
利用时序驱动的引擎进行布局布线
布线结束后
FPGA EDA工具自动生成
设计中各部分资源使用情况的报告
布局布线必须选择FPGA芯片开发商
提供的工具|10[时序仿真（后仿真）与验证]-->|将布局布线的延时信息
反标注到设计网表中
检测有无时序违规|2[设计输入（HDL/Schematic）]

9[布线]-->|根据布局的拓扑
利用芯片内的连线资源
合理连接各元件
有时序约束条件时，
利用时序驱动的引擎进行布局布线
布线结束后
FPGA EDA工具自动生成
设计中各部分资源使用情况的报告
布局布线必须选择FPGA芯片开发商
提供的工具|11[板级仿真与验证]-->|分析信号完整性和
电子干扰等特性|2[设计输入（HDL/Schematic）]
```
