# Progetto-Reti-Logiche-2019-20---Polimi---Prof.-Salice-


Progetto finale del corso Reti Logiche (Prof. Salice) AA 2019/20 Politecnico di Milano, valutazione finale 30.

Lo scopo del progetto era di descrivere in <b>VHDL</b> e sintetizzare il componente Hardware che implementa il metodo di codifica a bassa dissipazione di potenza denominato <b> "Working Zone".</b>

Realizzato da:
   *   [Lorini Giorgio](https://github.com/giorgiolorini)
   *   [Malmusi Davide](https://github.com/malmu99)  


Link utili:
   *  [Regole Progetto](https://github.com/malmu99/Progetto-Reti-Logiche-2019-20---Polimi---Prof.-Salice-/blob/main/Specifiche%20e%20Regole/Regole%20Progetto.pdf)
   *  [Specifica Progetto](https://github.com/malmu99/Progetto-Reti-Logiche-2019-20---Polimi---Prof.-Salice-/blob/main/Specifiche%20e%20Regole/Specifica%20Progetto.pdf)

