

================================================================
== Vivado HLS Report for 'conv'
================================================================
* Date:           Mon Jun  3 15:49:41 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        conv
* Solution:       W_Row_puf_2
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    17.869|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +--------+--------+--------+--------+---------+
    |     Latency     |     Interval    | Pipeline|
    |   min  |   max  |   min  |   max  |   Type  |
    +--------+--------+--------+--------+---------+
    |  437537|  437537|  437537|  437537|   none  |
    +--------+--------+--------+--------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+--------+--------+----------+-----------+-----------+------+----------+
        |                                  |     Latency     | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |   min  |   max  |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+--------+--------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop_Filter2_Loop  |  437536|  437536|       226|          -|          -|  1936|    no    |
        | + W_Row_Loop                     |     218|     218|       147|        144|          1|     1|    yes   |
        +----------------------------------+--------+--------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      0|       0|    934|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      5|     421|    962|    -|
|Memory           |       18|      -|      32|      8|    -|
|Multiplexer      |        -|      -|       -|   1704|    -|
|Register         |        -|      -|    3061|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       18|      6|    3514|   3608|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        6|      2|       3|      6|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |conv_fadd_32ns_32tde_U1  |conv_fadd_32ns_32tde  |        0|      2|  227|  403|    0|
    |conv_fcmp_32ns_32vdy_U3  |conv_fcmp_32ns_32vdy  |        0|      0|   66|  239|    0|
    |conv_fmul_32ns_32udo_U2  |conv_fmul_32ns_32udo  |        0|      3|  128|  320|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                    |                      |        0|      5|  421|  962|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +-------------------------+----------------------+--------------+
    |         Instance        |        Module        |  Expression  |
    +-------------------------+----------------------+--------------+
    |conv_mac_muladd_4wdI_U4  |conv_mac_muladd_4wdI  | i0 + i1 * i2 |
    +-------------------------+----------------------+--------------+

    * Memory: 
    +--------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |       Memory       |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +--------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_bias_U         |conv_conv_bias        |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_U  |conv_conv_weightsbkb  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_0_1_U  |conv_conv_weightscud  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_0_2_U  |conv_conv_weightsdEe  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_0_3_U  |conv_conv_weightseOg  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_0_4_U  |conv_conv_weightsfYi  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_0_5_U  |conv_conv_weightsg8j  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_1_0_U  |conv_conv_weightshbi  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_1_1_U  |conv_conv_weightsibs  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_1_2_U  |conv_conv_weightsjbC  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_1_3_U  |conv_conv_weightskbM  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_1_4_U  |conv_conv_weightslbW  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_1_5_U  |conv_conv_weightsmb6  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_2_0_U  |conv_conv_weightsncg  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_2_1_U  |conv_conv_weightsocq  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_2_2_U  |conv_conv_weightspcA  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_2_3_U  |conv_conv_weightsqcK  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_2_4_U  |conv_conv_weightsrcU  |        1|   0|   0|    0|    48|   32|     1|         1536|
    |conv_weights_2_5_U  |conv_conv_weightssc4  |        1|   0|   0|    0|    48|   32|     1|         1536|
    +--------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total               |                      |       18|  32|   8|    0|   880|  608|    19|        28160|
    +--------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |mul_ln26_1_fu_1426_p2     |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_fu_1289_p2       |     *    |      0|  0|  13|           4|           4|
    |add_ln11_fu_1885_p2       |     +    |      0|  0|  15|           1|           9|
    |add_ln26_10_fu_1352_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_11_fu_1432_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_12_fu_1442_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_13_fu_1452_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_14_fu_1514_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_15_fu_1524_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_16_fu_1534_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_17_fu_1544_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_18_fu_1498_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_19_fu_1594_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_20_fu_1604_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_21_fu_1614_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_22_fu_1624_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_23_fu_1390_p2    |     +    |      0|  0|  15|           7|           7|
    |add_ln26_24_fu_1502_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_25_fu_1674_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_26_fu_1684_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_27_fu_1694_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_28_fu_1704_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_29_fu_1506_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_2_fu_1055_p2     |     +    |      0|  0|  13|           4|           2|
    |add_ln26_30_fu_1754_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_31_fu_1764_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_32_fu_1774_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_33_fu_1784_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_34_fu_1510_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_35_fu_1834_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_36_fu_1844_p2    |     +    |      0|  0|  13|          11|           2|
    |add_ln26_37_fu_1854_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_38_fu_1864_p2    |     +    |      0|  0|  13|          11|           3|
    |add_ln26_3_fu_1417_p2     |     +    |      0|  0|  13|           4|           4|
    |add_ln26_4_fu_1139_p2     |     +    |      0|  0|  13|           4|           1|
    |add_ln26_5_fu_1178_p2     |     +    |      0|  0|  13|           4|           2|
    |add_ln26_6_fu_1196_p2     |     +    |      0|  0|  13|           4|           2|
    |add_ln26_7_fu_1253_p2     |     +    |      0|  0|  15|           7|           7|
    |add_ln26_8_fu_1295_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_9_fu_1342_p2     |     +    |      0|  0|  13|          11|           2|
    |add_ln26_fu_1280_p2       |     +    |      0|  0|  13|           4|           4|
    |add_ln35_1_fu_1226_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln8_fu_1067_p2        |     +    |      0|  0|  13|          11|           1|
    |c_fu_1049_p2              |     +    |      0|  0|  13|           4|           1|
    |f_fu_1880_p2              |     +    |      0|  0|  15|           1|           5|
    |r_fu_1073_p2              |     +    |      0|  0|  13|           4|           1|
    |sub_ln26_1_fu_1476_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_2_fu_1572_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_3_fu_1652_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_4_fu_1732_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_5_fu_1812_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_fu_1320_p2       |     -    |      0|  0|  13|          11|          11|
    |and_ln34_fu_1934_p2       |    and   |      0|  0|   2|           1|           1|
    |and_ln35_fu_1133_p2       |    and   |      0|  0|   2|           1|           1|
    |ap_condition_1217         |    and   |      0|  0|   2|           1|           1|
    |ap_condition_1235         |    and   |      0|  0|   2|           1|           1|
    |ap_condition_1250         |    and   |      0|  0|   2|           1|           1|
    |ap_condition_1268         |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_1079_p2      |   icmp   |      0|  0|  13|           9|           8|
    |icmp_ln14_fu_1127_p2      |   icmp   |      0|  0|  11|           5|           6|
    |icmp_ln18_fu_1368_p2      |   icmp   |      0|  0|   8|           2|           2|
    |icmp_ln34_1_fu_1922_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln34_fu_1916_p2      |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_1061_p2       |   icmp   |      0|  0|  13|          11|           8|
    |or_ln18_fu_1362_p2        |    or    |      0|  0|   2|           2|           1|
    |or_ln26_1_fu_1487_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_2_fu_1583_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_3_fu_1663_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_4_fu_1743_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_5_fu_1823_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_fu_1331_p2        |    or    |      0|  0|  11|          11|           1|
    |or_ln34_fu_1928_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln35_fu_1145_p2        |    or    |      0|  0|   2|           1|           1|
    |conv_out_d0               |  select  |      0|  0|  32|           1|          32|
    |select_ln11_fu_1891_p3    |  select  |      0|  0|   9|           1|           1|
    |select_ln35_1_fu_1093_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_2_fu_1105_p3  |  select  |      0|  0|   4|           1|           1|
    |select_ln35_3_fu_1113_p3  |  select  |      0|  0|   4|           1|           2|
    |select_ln35_4_fu_1151_p3  |  select  |      0|  0|   5|           1|           1|
    |select_ln35_5_fu_1159_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_6_fu_1184_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_7_fu_1202_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_fu_1085_p3    |  select  |      0|  0|   4|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln18_fu_1874_p2       |    xor   |      0|  0|   3|           2|           3|
    |xor_ln35_fu_1121_p2       |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0| 934|         605|         343|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------------+-----+-----------+-----+-----------+
    |               Name              | LUT | Input Size| Bits| Total Bits|
    +---------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                        |  677|        153|    1|        153|
    |ap_enable_reg_pp0_iter1          |    9|          2|    1|          2|
    |ap_phi_mux_wr_0_0_phi_fu_912_p4  |    9|          2|    2|          4|
    |c_0_reg_886                      |    9|          2|    4|          8|
    |conv_weights_0_0_address0        |   15|          3|    6|         18|
    |conv_weights_0_1_address0        |   15|          3|    6|         18|
    |conv_weights_0_2_address0        |   15|          3|    6|         18|
    |conv_weights_0_3_address0        |   15|          3|    6|         18|
    |conv_weights_0_4_address0        |   15|          3|    6|         18|
    |conv_weights_0_5_address0        |   15|          3|    6|         18|
    |conv_weights_1_0_address0        |   15|          3|    6|         18|
    |conv_weights_1_1_address0        |   15|          3|    6|         18|
    |conv_weights_1_2_address0        |   15|          3|    6|         18|
    |conv_weights_1_3_address0        |   15|          3|    6|         18|
    |conv_weights_1_4_address0        |   15|          3|    6|         18|
    |conv_weights_1_5_address0        |   15|          3|    6|         18|
    |conv_weights_2_0_address0        |   15|          3|    6|         18|
    |conv_weights_2_1_address0        |   15|          3|    6|         18|
    |conv_weights_2_2_address0        |   15|          3|    6|         18|
    |conv_weights_2_3_address0        |   15|          3|    6|         18|
    |conv_weights_2_4_address0        |   15|          3|    6|         18|
    |conv_weights_2_5_address0        |   15|          3|    6|         18|
    |f_0_reg_897                      |    9|          2|    5|         10|
    |grp_fu_932_p0                    |   15|          3|   32|         96|
    |grp_fu_932_p1                    |  137|         30|   32|        960|
    |grp_fu_938_p0                    |  165|         37|   32|       1184|
    |grp_fu_938_p1                    |  101|         21|   32|        672|
    |indvar_flatten21_reg_852         |    9|          2|   11|         22|
    |indvar_flatten_reg_874           |    9|          2|    9|         18|
    |input_r_address0                 |   93|         19|   10|        190|
    |input_r_address1                 |   93|         19|   10|        190|
    |r_0_reg_863                      |    9|          2|    4|          8|
    |reg_1004                         |    9|          2|   32|         64|
    |reg_1016                         |    9|          2|   32|         64|
    |reg_1027                         |    9|          2|   32|         64|
    |reg_1038                         |    9|          2|   32|         64|
    |reg_960                          |    9|          2|   32|         64|
    |reg_971                          |    9|          2|   32|         64|
    |reg_982                          |    9|          2|   32|         64|
    |reg_993                          |    9|          2|   32|         64|
    |w_sum_0_0_reg_920                |    9|          2|   32|         64|
    |wr_0_0_reg_908                   |    9|          2|    2|          4|
    +---------------------------------+-----+-----------+-----+-----------+
    |Total                            | 1704|        370|  583|       4421|
    +---------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+-----+----+-----+-----------+
    |               Name               |  FF | LUT| Bits| Const Bits|
    +----------------------------------+-----+----+-----+-----------+
    |add_ln26_18_reg_2446              |    8|   0|    8|          0|
    |add_ln26_24_reg_2452              |    8|   0|    8|          0|
    |add_ln26_29_reg_2458              |    8|   0|    8|          0|
    |add_ln26_34_reg_2464              |    8|   0|    8|          0|
    |add_ln8_reg_1962                  |   11|   0|   11|          0|
    |ap_CS_fsm                         |  152|   0|  152|          0|
    |ap_enable_reg_pp0_iter0           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |    1|   0|    1|          0|
    |c_0_reg_886                       |    4|   0|    4|          0|
    |conv_out_addr_reg_2018            |   11|   0|   11|          0|
    |conv_weights_0_1_loa_1_reg_2343   |   32|   0|   32|          0|
    |conv_weights_0_1_loa_reg_2147     |   32|   0|   32|          0|
    |conv_weights_0_2_loa_1_reg_2348   |   32|   0|   32|          0|
    |conv_weights_0_2_loa_reg_2152     |   32|   0|   32|          0|
    |conv_weights_0_3_loa_1_reg_2353   |   32|   0|   32|          0|
    |conv_weights_0_3_loa_reg_2157     |   32|   0|   32|          0|
    |conv_weights_0_4_loa_1_reg_2358   |   32|   0|   32|          0|
    |conv_weights_0_4_loa_reg_2162     |   32|   0|   32|          0|
    |conv_weights_0_5_loa_1_reg_2363   |   32|   0|   32|          0|
    |conv_weights_0_5_loa_reg_2167     |   32|   0|   32|          0|
    |conv_weights_1_0_loa_1_reg_2368   |   32|   0|   32|          0|
    |conv_weights_1_0_loa_reg_2172     |   32|   0|   32|          0|
    |conv_weights_1_1_loa_1_reg_2373   |   32|   0|   32|          0|
    |conv_weights_1_1_loa_reg_2177     |   32|   0|   32|          0|
    |conv_weights_1_2_loa_1_reg_2378   |   32|   0|   32|          0|
    |conv_weights_1_2_loa_reg_2182     |   32|   0|   32|          0|
    |conv_weights_1_3_loa_1_reg_2383   |   32|   0|   32|          0|
    |conv_weights_1_3_loa_reg_2187     |   32|   0|   32|          0|
    |conv_weights_1_4_loa_1_reg_2388   |   32|   0|   32|          0|
    |conv_weights_1_4_loa_reg_2192     |   32|   0|   32|          0|
    |conv_weights_1_5_loa_1_reg_2393   |   32|   0|   32|          0|
    |conv_weights_1_5_loa_reg_2197     |   32|   0|   32|          0|
    |conv_weights_2_0_loa_1_reg_2398   |   32|   0|   32|          0|
    |conv_weights_2_0_loa_reg_2202     |   32|   0|   32|          0|
    |conv_weights_2_1_loa_1_reg_2403   |   32|   0|   32|          0|
    |conv_weights_2_1_loa_reg_2207     |   32|   0|   32|          0|
    |conv_weights_2_2_loa_1_reg_2408   |   32|   0|   32|          0|
    |conv_weights_2_2_loa_reg_2212     |   32|   0|   32|          0|
    |conv_weights_2_3_loa_1_reg_2413   |   32|   0|   32|          0|
    |conv_weights_2_3_loa_reg_2217     |   32|   0|   32|          0|
    |conv_weights_2_4_loa_1_reg_2418   |   32|   0|   32|          0|
    |conv_weights_2_4_loa_reg_2222     |   32|   0|   32|          0|
    |conv_weights_2_5_loa_1_reg_2423   |   32|   0|   32|          0|
    |conv_weights_2_5_loa_reg_2227     |   32|   0|   32|          0|
    |f_0_reg_897                       |    5|   0|    5|          0|
    |f_reg_2812                        |    5|   0|    5|          0|
    |icmp_ln11_reg_1967                |    1|   0|    1|          0|
    |icmp_ln18_reg_2232                |    1|   0|    1|          0|
    |icmp_ln18_reg_2232_pp0_iter1_reg  |    1|   0|    1|          0|
    |indvar_flatten21_reg_852          |   11|   0|   11|          0|
    |indvar_flatten_reg_874            |    9|   0|    9|          0|
    |input_load_17_reg_2528            |   32|   0|   32|          0|
    |input_load_19_reg_2561            |   32|   0|   32|          0|
    |input_load_21_reg_2581            |   32|   0|   32|          0|
    |input_load_23_reg_2609            |   32|   0|   32|          0|
    |input_load_25_reg_2629            |   32|   0|   32|          0|
    |input_load_27_reg_2644            |   32|   0|   32|          0|
    |input_load_29_reg_2672            |   32|   0|   32|          0|
    |input_load_31_reg_2692            |   32|   0|   32|          0|
    |input_load_33_reg_2712            |   32|   0|   32|          0|
    |input_load_35_reg_2717            |   32|   0|   32|          0|
    |mul_ln26_1_reg_2326               |    8|   0|    8|          0|
    |mul_ln26_reg_2113                 |    8|   0|    8|          0|
    |r_0_reg_863                       |    4|   0|    4|          0|
    |reg_1004                          |   32|   0|   32|          0|
    |reg_1010                          |   32|   0|   32|          0|
    |reg_1016                          |   32|   0|   32|          0|
    |reg_1022                          |   32|   0|   32|          0|
    |reg_1027                          |   32|   0|   32|          0|
    |reg_1033                          |   32|   0|   32|          0|
    |reg_1038                          |   32|   0|   32|          0|
    |reg_1044                          |   32|   0|   32|          0|
    |reg_950                           |   32|   0|   32|          0|
    |reg_955                           |   32|   0|   32|          0|
    |reg_960                           |   32|   0|   32|          0|
    |reg_966                           |   32|   0|   32|          0|
    |reg_971                           |   32|   0|   32|          0|
    |reg_977                           |   32|   0|   32|          0|
    |reg_982                           |   32|   0|   32|          0|
    |reg_988                           |   32|   0|   32|          0|
    |reg_993                           |   32|   0|   32|          0|
    |reg_999                           |   32|   0|   32|          0|
    |select_ln11_reg_2817              |    9|   0|    9|          0|
    |select_ln35_1_reg_1972            |    4|   0|    4|          0|
    |select_ln35_4_reg_1979            |    5|   0|    5|          0|
    |select_ln35_5_reg_1984            |    4|   0|    4|          0|
    |sub_ln26_1_reg_2428               |   10|   0|   11|          1|
    |sub_ln26_2_reg_2490               |   10|   0|   11|          1|
    |sub_ln26_3_reg_2533               |   10|   0|   11|          1|
    |sub_ln26_4_reg_2591               |   10|   0|   11|          1|
    |sub_ln26_5_reg_2654               |   10|   0|   11|          1|
    |sub_ln26_reg_2119                 |   10|   0|   11|          1|
    |tmp_1_0_1_3_reg_2566              |   32|   0|   32|          0|
    |tmp_1_0_1_4_reg_2586              |   32|   0|   32|          0|
    |tmp_1_0_1_5_reg_2614              |   32|   0|   32|          0|
    |tmp_1_0_2_1_reg_2649              |   32|   0|   32|          0|
    |tmp_1_0_2_2_reg_2677              |   32|   0|   32|          0|
    |tmp_1_0_2_3_reg_2697              |   32|   0|   32|          0|
    |tmp_1_0_2_5_reg_2722              |   32|   0|   32|          0|
    |tmp_1_1_0_1_reg_2732              |   32|   0|   32|          0|
    |tmp_1_1_0_3_reg_2737              |   32|   0|   32|          0|
    |tmp_1_1_0_4_reg_2742              |   32|   0|   32|          0|
    |tmp_1_1_0_5_reg_2747              |   32|   0|   32|          0|
    |tmp_1_1_1_1_reg_2752              |   32|   0|   32|          0|
    |tmp_1_1_1_2_reg_2757              |   32|   0|   32|          0|
    |tmp_1_1_1_3_reg_2762              |   32|   0|   32|          0|
    |tmp_1_1_1_5_reg_2767              |   32|   0|   32|          0|
    |tmp_1_1_2_1_reg_2777              |   32|   0|   32|          0|
    |tmp_1_1_2_3_reg_2782              |   32|   0|   32|          0|
    |tmp_1_1_2_4_reg_2787              |   32|   0|   32|          0|
    |tmp_1_1_2_5_reg_2792              |   32|   0|   32|          0|
    |tmp_1_1_2_reg_2772                |   32|   0|   32|          0|
    |tmp_1_1_reg_2727                  |   32|   0|   32|          0|
    |w_sum_0_0_reg_920                 |   32|   0|   32|          0|
    |wr_0_0_reg_908                    |    2|   0|    2|          0|
    |xor_ln18_reg_2797                 |    2|   0|    2|          0|
    |zext_ln26_reg_2007                |    5|   0|   64|         59|
    |zext_ln35_1_reg_1989              |    4|   0|    8|          4|
    |zext_ln35_2_reg_1995              |    4|   0|    8|          4|
    |zext_ln35_3_reg_2001              |    4|   0|    8|          4|
    |zext_ln35_4_reg_2012              |    5|   0|    7|          2|
    +----------------------------------+-----+----+-----+-----------+
    |Total                             | 3061|   0| 3140|         79|
    +----------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_start           |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_done            | out |    1| ap_ctrl_hs |     conv     | return value |
|ap_idle            | out |    1| ap_ctrl_hs |     conv     | return value |
|ap_ready           | out |    1| ap_ctrl_hs |     conv     | return value |
|input_r_address0   | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce0        | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q0         |  in |   32|  ap_memory |    input_r   |     array    |
|input_r_address1   | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce1        | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q1         |  in |   32|  ap_memory |    input_r   |     array    |
|conv_out_address0  | out |   11|  ap_memory |   conv_out   |     array    |
|conv_out_ce0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_we0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_d0        | out |   32|  ap_memory |   conv_out   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

