`timescale 1 ns / 1 ps 
module reg32 ( clr ,clk ,DOUT ,D ); 
input clr ; 
wire clr ; 
input clk ; 
wire clk ; 
input wire [31:0] D ;  
output [7:0] DOUT ; 
reg [7:0] DOUT ; 

always @ ( posedge clk or posedge clr) 
begin 
　　if (clr==1) 
　　　　DOUT <= 0; 
　　else DOUT <= D ; 
end 
endmodule