## 建立时间与保持时间
* [1 锁存器、触发器以及寄存器](#1-锁存器、触发器以及寄存器) 
 
### 1 锁存器、触发器以及寄存器
* 锁存器(latch)：锁存器对电平敏感，是电平触发的存储单元。使能时，输出随着输入数据发生变化；锁存时，输出保持不变，输入信号不起作用。
锁存器也被称为透明的锁存器，指的是不锁存时，输出对输入是透明的。常见的锁存器有门控RS锁存器、D锁存器，门级电路原理图如图2-1所示。
<p align="center">  
    <img src=https://github.com/zcl-tju/interview_digital_IC/blob/master/img/fig2-1.png width="60%" height="60%"/> 
    <p align="center">  
        图2-1 锁存器门级原理图  
     
* 触发器(flip-flop, FF)：触发器边沿触发，又被称为双稳态触发器。触发器一直保持其状态，直到收到输入脉冲。当收到输入脉冲时，触发器的输出
根据规则改变状态，然后保持这种状态直到收到另一个脉冲。触发器可以理解为两个不同电平敏感的锁存器串联而成，前一个锁存器决定触发器的建立时间，
后一个锁存器决定了保持时间，下降沿触发的D触发器如图2-2所示。  
<p align="center">  
    <img src=https://github.com/zcl-tju/interview_digital_IC/blob/master/img/fig2-2.png width="50%" height="50%"/> 
    <p align="center">  
        图2-2 D触发器 
     
 * 寄存器(register)：寄存器是用来暂时存放参与运算的数据和运算结果，它被广泛应用于各类数字系统和计算机中。触发器是寄存器的基本构成单元，一个
 触发器能够存储一位数据。  
 
 ### 2 锁存器与触发器的区别
 锁存器和触发器是具有记忆功能的二进制存储器件，是组成各种时序逻辑电路的基本器件之一。主要区别如下：  
 (1) 锁存器由电平触发，非同步控制；触发器由时钟沿触发，同步控制。  
 (2) 锁存器对电平敏感，输出容易产生毛刺；触发器可过滤毛刺。  
 (3) 使用门电路来搭建锁存器和触发器时，锁存器消耗的门资源比触发器少。在ASIC中，使用孙存取的集成度比触发器高，但通常在FPGA中正好相反，因为
 FPGA中没有标准的锁存器单元，但有触发器单元。一个锁存器需要多个LUT才能实现。
 (4) 锁存器将静态时序分析变得极为复杂
 
 **一般的设计规则是：** 在绝大多数设计中避免产生latch。它会让你设计的时序完蛋，并且它的隐蔽性很强，非老手不能查出。锁存器最大的危害在于不能过滤毛刺。这对于下一级电路是极其危险的。所以，只要能用触发器的地方，就不用锁存器。在if语句和case语句中，情况不全很容易产生锁存器。
 
 ### 3 建立时间与保持时间的概念
 电路设计的难点在时序设计，时序设计的实质就是满足每一个触发器的建立/保持时间的要求。
 * 建立时间(setup time)：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的时间。如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；
 * 保持时间(hold time)：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的时间。如果保持时间不够，数据同样不能被打入触发器。
 <p align="center">  
    <img src=https://github.com/zcl-tju/interview_digital_IC/blob/master/img/fig2-3.jpg width="50%" height="50%"/> 
    <p align="center">  
        图2-3 建立时间与保持时间 

### 4 为什么触发器要满足建立时间和保持时间
从物理层面来讲，需要建立时间是因为触发器的D端像一个锁存器在接受数据，前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。  

从后果层面讲，如果不满足建立和保持时间，触发器将进入亚稳态，而且0-1中间电压会使亚稳态向后级电路传播。

### 5 建立时间和保持时间不满足该如何处理
(1) 降低时钟频率  
(2) 更换更好的器件  
建立时间不满足：减少组合逻辑时间(流水线处理)，减小扇出  
保持时间不满足：可能需要增加组合逻辑时间

### 6 什么是亚稳态
亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。  
进入亚稳态后触发器的输出将不稳定，在0和1之间乱飘，这时需要经过一个恢复时间(决断时间Tmet），其输出才能稳定，但稳定后的值是随机的，与输入无关。而只要有异步设计，亚稳态就是无法避免的。

### 7 如何防止亚稳态
(1) 降低时钟频率  
(2) 使用反应速度更快的触发器(建立时间和保持时间更小)  
(3) 用边沿变化更快的时钟信号  
(4) 对于单比特异步输入数据，用两级触发器同步  
(5) 异步fifo对多比特数据同步  
(6) 复位电路采用异步复位，同步释放  

### 8 什么是recovery time和removal time



