# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../../progetto2VociParrottaLinarello.srcs/sim_1/new/SimulazioneSommaTreRegistri.vhd" \

# Do not sort compile order
nosort
