
`define YSYX_23060077_INST_WIDTH          32
`define YSYX_23060077_DATA_WIDTH          32
`define YSYX_23060077_REG_WIDTH            5


`define YSYX_23060077_ALU_OPT_WIDTH      16
`define YSYX_23060077_ALU_ADD           'd0
`define YSYX_23060077_ALU_SUB           'd1
`define YSYX_23060077_ALU_SLL           'd2
`define YSYX_23060077_ALU_SLT           'd3
`define YSYX_23060077_ALU_SLTU          'd4
`define YSYX_23060077_ALU_XOR           'd5
`define YSYX_23060077_ALU_SRL           'd6
`define YSYX_23060077_ALU_SRA           'd7
`define YSYX_23060077_ALU_OR            'd8
`define YSYX_23060077_ALU_AND           'd9
`define YSYX_23060077_ALU_PC            'd10
`define YSYX_23060077_ALU_BRU           'd11
`define YSYX_23060077_ALU_MUL           'd12
`define YSYX_23060077_ALU_DIV           'd13
`define YSYX_23060077_ALU_MULDIV_BIT0   'd14
`define YSYX_23060077_ALU_MULDIV_BIT1   'd15


`define YSYX_23060077_SRC_SEL_WIDTH      2

// csr reg addr
`define YSYX_23060077_CSR_ADDR_WIDTH     12



`define YSYX_23060077_EXU_OPT_WIDTH       9
`define YSYX_23060077_EX_LSU_LOAD       'd0
`define YSYX_23060077_EX_LSU_STORE      'd1
`define YSYX_23060077_EX_CSR_ECALL      'd2
`define YSYX_23060077_EX_CSR_MRET       'd3
`define YSYX_23060077_EX_FUN3_BIT2      'd4
`define YSYX_23060077_EX_00             'd5
`define YSYX_23060077_EX_01             'd6
`define YSYX_23060077_EX_10             'd7
`define YSYX_23060077_EX_11             'd8

`define YSYX_23060077_WBU_OPT_WIDTH       3
`define YSYX_23060077_WBU_EXU           'd0
`define YSYX_23060077_WBU_LSU           'd1
`define YSYX_23060077_WBU_CSR           'd2


`define YSYX_23060077_AXI_ADDR_WIDTH          32
`define YSYX_23060077_AXI_DATA_WIDTH          64

