{
  "module_name": "dpaux.h",
  "hash_id": "5d7e7f3785a153ff2805b9e63a356f342ff486b490c98eeba83293cf58ff6530",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/tegra/dpaux.h",
  "human_readable_source": " \n \n\n#ifndef DRM_TEGRA_DPAUX_H\n#define DRM_TEGRA_DPAUX_H\n\n#define DPAUX_CTXSW 0x00\n\n#define DPAUX_INTR_EN_AUX 0x01\n#define DPAUX_INTR_AUX 0x05\n#define DPAUX_INTR_AUX_DONE (1 << 3)\n#define DPAUX_INTR_IRQ_EVENT (1 << 2)\n#define DPAUX_INTR_UNPLUG_EVENT (1 << 1)\n#define DPAUX_INTR_PLUG_EVENT (1 << 0)\n\n#define DPAUX_DP_AUXDATA_WRITE(x) (0x09 + ((x) << 2))\n#define DPAUX_DP_AUXDATA_READ(x) (0x19 + ((x) << 2))\n#define DPAUX_DP_AUXADDR 0x29\n\n#define DPAUX_DP_AUXCTL 0x2d\n#define DPAUX_DP_AUXCTL_TRANSACTREQ (1 << 16)\n#define DPAUX_DP_AUXCTL_CMD_AUX_RD (9 << 12)\n#define DPAUX_DP_AUXCTL_CMD_AUX_WR (8 << 12)\n#define DPAUX_DP_AUXCTL_CMD_MOT_RQ (6 << 12)\n#define DPAUX_DP_AUXCTL_CMD_MOT_RD (5 << 12)\n#define DPAUX_DP_AUXCTL_CMD_MOT_WR (4 << 12)\n#define DPAUX_DP_AUXCTL_CMD_I2C_RQ (2 << 12)\n#define DPAUX_DP_AUXCTL_CMD_I2C_RD (1 << 12)\n#define DPAUX_DP_AUXCTL_CMD_I2C_WR (0 << 12)\n#define DPAUX_DP_AUXCTL_CMD_ADDRESS_ONLY (1 << 8)\n#define DPAUX_DP_AUXCTL_CMDLEN(x) ((x) & 0xff)\n\n#define DPAUX_DP_AUXSTAT 0x31\n#define DPAUX_DP_AUXSTAT_HPD_STATUS (1 << 28)\n#define DPAUX_DP_AUXSTAT_REPLY_TYPE_MASK (0xf0000)\n#define DPAUX_DP_AUXSTAT_NO_STOP_ERROR (1 << 11)\n#define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR (1 << 10)\n#define DPAUX_DP_AUXSTAT_RX_ERROR (1 << 9)\n#define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR (1 << 8)\n#define DPAUX_DP_AUXSTAT_REPLY_MASK (0xff)\n\n#define DPAUX_DP_AUX_SINKSTAT_LO 0x35\n#define DPAUX_DP_AUX_SINKSTAT_HI 0x39\n\n#define DPAUX_HPD_CONFIG 0x3d\n#define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME(x) (((x) & 0xffff) << 16)\n#define DPAUX_HPD_CONFIG_PLUG_MIN_TIME(x) ((x) & 0xffff)\n\n#define DPAUX_HPD_IRQ_CONFIG 0x41\n#define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME(x) ((x) & 0xffff)\n\n#define DPAUX_DP_AUX_CONFIG 0x45\n\n#define DPAUX_HYBRID_PADCTL 0x49\n#define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV (1 << 15)\n#define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV (1 << 14)\n#define DPAUX_HYBRID_PADCTL_AUX_CMH(x) (((x) & 0x3) << 12)\n#define DPAUX_HYBRID_PADCTL_AUX_DRVZ(x) (((x) & 0x7) << 8)\n#define DPAUX_HYBRID_PADCTL_AUX_DRVI(x) (((x) & 0x3f) << 2)\n#define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV (1 << 1)\n#define DPAUX_HYBRID_PADCTL_MODE_I2C (1 << 0)\n#define DPAUX_HYBRID_PADCTL_MODE_AUX (0 << 0)\n\n#define DPAUX_HYBRID_SPARE 0x4d\n#define DPAUX_HYBRID_SPARE_PAD_POWER_DOWN (1 << 0)\n\n#define DPAUX_SCRATCH_REG0 0x51\n#define DPAUX_SCRATCH_REG1 0x55\n#define DPAUX_SCRATCH_REG2 0x59\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}