41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Lee, Simon
22 12 54 64 34 0 \NUL
siaulee
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 31 89 11 0 \NUL
Lee, Simon
22 12 54 64 34 0 \NUL
siaulee
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 312 29 484 9 0 \NUL
ALU Arithmetic Left Shifter
20 671 314 730 295 0
alu_2
20 242 506 301 487 0
alu_1
20 670 507 729 488 0
alu_0
14 87 393 136 344
14 103 575 152 526
14 525 403 574 354
14 525 587 574 538
19 69 534 128 515 0
in1_1
19 68 551 127 532 0
in1_0
19 48 357 107 338 0
in1_1
19 48 375 107 356 0
in1_0
19 489 365 548 346 0
in1_1
19 489 383 548 364 0
in1_0
19 470 543 529 524 0
in1_1
19 470 561 529 542 0
in1_0
19 42 321 101 302 0
in2_3
19 48 304 107 285 0
in2_2
19 46 287 105 268 0
in2_1
19 44 268 103 249 0
in2_0
19 490 323 549 304 0
in2_2
19 490 306 549 287 0
in2_1
19 490 288 549 269 0
in2_0
19 69 497 128 478 0
in2_1
19 69 477 128 458 0
in2_0
19 465 501 524 482 0
in2_0
31 135 340 184 255 0 0
19 47 340 106 321 0
in1_2
14 76 235 125 186
31 580 350 629 265 0 0
31 159 542 208 457 0 0
31 582 543 631 458 0 0
19 487 347 546 328 0
in1_2
19 69 515 128 496 0
in1_2
19 468 524 527 505 0
in1_2
14 514 245 563 196
14 518 461 567 412
14 95 437 144 388
22 221 53 596 33 0 \NUL
If switch is zero then there is no shift and they hold value
22 236 77 573 57 0 \NUL
If shift is 1 then bit 3 left shifts and is now bit 2, etc.
22 238 103 571 83 0 \NUL
if shift is 2 then bit 3 left shifts and is now bit1, etc.
22 267 127 533 107 0 \NUL
As you can see it follows a clear pattern 
22 272 149 531 129 0 \NUL
if there are no more values to left shift, 
22 306 173 490 153 0 \NUL
automatically grounded to 0
22 657 460 685 440 0 \NUL
bit0
22 201 423 229 403 0 \NUL
bit1
22 202 257 230 237 0 \NUL
bit3
22 654 249 682 229 0 \NUL
bit2
20 240 304 299 285 0
alu_3
22 262 197 534 177 0 \NUL
so any shift 4 or above is automatically 0
1 136 312 103 330
1 136 318 104 347
1 136 324 104 365
1 136 336 133 368
1 136 300 98 311
1 136 294 104 294
1 136 288 102 277
1 136 282 100 258
1 136 276 122 210
1 136 270 122 210
1 136 264 122 210
1 136 258 122 210
1 581 346 571 378
1 581 334 545 373
1 581 328 545 355
1 581 322 543 337
1 581 310 546 313
1 581 304 546 296
1 581 292 560 220
1 581 286 560 220
1 581 280 560 220
1 581 274 560 220
1 581 268 560 220
1 672 304 626 304
1 160 538 149 550
1 160 526 124 541
1 160 520 125 524
1 160 514 125 505
1 160 490 141 412
1 160 484 141 412
1 160 478 141 412
1 160 472 141 412
1 160 466 141 412
1 160 460 141 412
1 243 496 205 496
1 583 539 571 562
1 583 527 526 551
1 583 521 526 533
1 583 515 524 514
1 583 503 521 491
1 583 497 564 436
1 583 491 564 436
1 583 485 564 436
1 583 473 564 436
1 583 479 564 436
1 583 467 564 436
1 583 461 564 436
1 671 497 628 497
1 241 294 181 294
1 160 502 125 487
1 160 496 125 467
1 546 278 581 298
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Lee, Simon
22 12 54 64 34 0 \NUL
siaulee
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 135 291 115 0 \NUL
Write Register Select Logic (2 to 4 DeMux)
19 40 242 99 223 0
wadr_1
19 39 260 98 241 0
wadr_0
24 374 154 423 82 1 1 1
22 358 34 429 14 0 \NUL
Register 3
19 333 171 392 152 0
clr
15 341 96 390 47
20 191 187 250 168 0
clk3.3
19 307 133 366 114 0
clk3.3
19 23 284 82 265 0
update
20 454 112 513 93 0
reg3_3
19 308 112 367 93 0
Val3.3
24 376 287 425 215 1 1 1
19 335 304 394 285 0
clr
15 343 229 392 180
19 311 275 370 256 0
clk3.2
19 310 245 369 226 0
Val3.2
24 385 416 434 344 1 1 1
19 344 433 403 414 0
clr
15 352 358 401 309
19 320 404 379 385 0
clk3.1
19 319 374 378 355 0
Val3.1
24 382 561 431 489 1 1 1
19 341 578 400 559 0
clr
15 349 503 398 454
19 317 549 376 530 0
clk3.0
19 316 519 375 500 0
Val3.0
20 456 245 515 226 0
reg3_2
20 451 374 510 355 0
reg3_1
20 458 519 517 500 0
reg3_0
24 624 153 673 81 1 1 1
22 608 33 679 13 0 \NUL
Register 2
19 583 170 642 151 0
clr
15 591 95 640 46
19 559 141 618 122 0
clk2.3
19 558 111 617 92 0
Val2.3
24 626 286 675 214 1 1 1
19 585 303 644 284 0
clr
15 593 228 642 179
19 561 274 620 255 0
clk2.2
19 560 244 619 225 0
Val2.2
24 635 415 684 343 1 1 1
19 594 432 653 413 0
clr
15 602 357 651 308
19 570 403 629 384 0
clk2.1
19 569 373 628 354 0
Val2.1
24 632 560 681 488 1 1 1
19 591 576 650 557 0
clr
15 599 502 648 453
19 567 548 626 529 0
clk2.0
19 566 518 625 499 0
Val2.0
20 191 206 250 187 0
clk2.3
20 714 110 773 91 0
reg2_3
20 711 245 770 226 0
reg2_2
20 713 373 772 354 0
reg2_1
20 706 518 765 499 0
reg2_0
20 192 226 251 207 0
clk1.3
19 39 333 98 314 0
wadr_1
19 39 350 98 331 0
wadr_0
20 191 285 250 266 0
clk3.2
19 13 375 72 356 0
update
20 192 304 251 285 0
clk2.2
20 195 327 254 308 0
clk1.2
19 43 430 102 411 0
wadr_1
19 42 448 101 429 0
wadr_0
20 193 378 252 359 0
clk3.1
19 9 487 68 468 0
update
20 193 398 252 379 0
clk2.1
20 197 420 256 401 0
clk1.1
19 42 540 101 521 0
wadr_1
19 43 558 102 539 0
wadr_0
20 207 502 266 483 0
clk3.0
19 19 584 78 565 0
update
20 208 522 267 503 0
clk2.0
20 211 544 270 525 0
clk1.0
22 489 35 557 15 0 \NUL
Flip Flops
20 457 144 516 125 0
pas3.3
20 456 276 515 257 0
pas3.2
20 452 404 511 385 0
pas3.1
20 459 546 518 527 0
pas3.0
20 708 546 767 527 0
pas2.0
20 715 404 774 385 0
pas2.1
20 714 275 773 256 0
pas2.2
20 715 134 774 115 0
pas2.3
20 458 171 517 152 0
sas3.3
20 717 166 776 147 0
sas2.3
20 456 306 515 287 0
sas3.2
20 715 308 774 289 0
sas2.2
20 453 437 512 418 0
sas3.1
20 716 437 775 418 0
sas2.1
20 460 579 519 560 0
sas3.0
20 708 576 767 557 0
sas2.0
31 123 258 172 173 0 4
31 132 357 181 272 0 4
31 133 471 182 386 0 4
31 136 575 185 490 0 4
5 83 598 132 549 0
5 76 500 125 451 0
5 85 390 134 341 0
5 94 300 143 251 0
20 192 245 251 226 0
clk0.3
20 196 346 255 327 0
clk0.2
20 199 438 258 419 0
clk0.1
20 215 566 274 547 0
clk0.0
22 160 596 315 576 0 \NUL
clk implemented per bit
22 11 206 110 186 0 \NUL
swith & update
22 414 62 571 42 0 \NUL
outputs for ALU readers
22 279 570 299 550 0 \NUL
<--
22 278 545 298 525 0 \NUL
<--
22 278 522 298 502 0 \NUL
<--
22 279 500 299 480 0 \NUL
<--
22 519 144 539 124 0 \NUL
<--
22 522 172 542 152 0 \NUL
<--
22 468 86 513 66 0 \NUL
per bit
1 389 161 388 150
1 388 84 387 71
1 375 120 363 123
1 455 102 420 102
1 364 102 375 102
1 391 294 390 283
1 390 217 389 204
1 377 253 367 265
1 366 235 377 235
1 400 423 399 412
1 399 346 398 333
1 386 382 376 394
1 375 364 386 364
1 397 568 396 557
1 396 491 395 478
1 383 527 373 539
1 372 509 383 509
1 457 235 422 235
1 452 364 431 364
1 459 509 428 509
1 639 160 638 149
1 638 83 637 70
1 625 119 615 131
1 614 101 625 101
1 641 293 640 282
1 640 216 639 203
1 627 252 617 264
1 616 234 627 234
1 650 422 649 411
1 649 345 648 332
1 636 381 626 393
1 625 363 636 363
1 647 566 646 556
1 646 490 645 477
1 633 526 623 538
1 622 508 633 508
1 707 508 678 508
1 714 363 681 363
1 712 235 672 234
1 715 100 670 101
1 420 102 458 134
1 422 235 457 266
1 431 364 453 394
1 428 509 460 536
1 670 101 716 124
1 672 234 715 265
1 681 363 716 394
1 678 508 709 536
1 420 102 459 161
1 422 235 457 296
1 431 364 454 427
1 428 509 461 569
1 678 508 709 566
1 681 363 717 427
1 672 234 716 298
1 670 101 718 156
1 124 236 96 232
1 124 242 95 250
1 192 177 169 200
1 192 196 169 206
1 193 216 169 212
1 133 335 95 323
1 133 341 95 340
1 192 275 178 299
1 193 294 178 305
1 196 317 178 311
1 134 449 99 420
1 134 455 98 438
1 194 368 179 413
1 194 388 179 419
1 198 410 179 425
1 137 559 99 548
1 137 553 98 530
1 208 492 182 517
1 209 512 182 523
1 212 534 182 529
1 95 275 79 274
1 124 254 140 275
1 133 353 131 365
1 86 365 69 365
1 134 467 122 475
1 77 475 65 477
1 137 571 129 573
1 84 573 75 574
1 169 218 193 235
1 178 317 197 336
1 179 431 200 428
1 182 535 216 556
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Lee, Simon
22 12 54 64 34 0 \NUL
siaulee
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 83 131 262 111 0 \NUL
Keypad Output (2 to 1 Mux)
31 158 230 207 145 0 2
19 42 225 101 206 0
sel
14 114 249 163 200
20 240 155 299 136 0
Val3.3
19 53 407 112 388 0
kpad_1
19 44 307 103 288 0
kpad_2
19 40 200 99 181 0
kpad_3
19 52 531 111 512 0
kpad_0
31 161 336 210 251 0 2
19 46 330 105 311 0
sel
14 99 357 148 308
31 163 437 212 352 0 2
19 55 432 114 413 0
sel
14 94 457 143 408
31 164 556 213 471 0 2
19 52 550 111 531 0
sel
14 97 576 146 527
20 251 501 310 482 0
Val3.0
20 245 385 304 366 0
Val3.1
20 245 276 304 257 0
Val3.2
20 240 179 299 160 0
Val2.3
20 245 302 304 283 0
Val2.2
20 246 409 305 390 0
Val2.1
20 252 527 311 508 0
Val2.0
24 397 150 446 78 1 1 1
22 379 31 450 11 0 \NUL
Register 1
19 356 167 415 148 0
clr
15 364 92 413 43
19 332 137 391 118 0
clk1.3
19 332 109 391 90 0
Val1.3
24 399 283 448 211 1 1 1
19 358 300 417 281 0
clr
15 366 225 415 176
19 334 272 393 253 0
clk1.2
19 333 241 392 222 0
Val1.2
24 408 412 457 340 1 1 1
19 367 429 426 410 0
clr
15 375 354 424 305
19 343 401 402 382 0
clk1.1
19 342 370 401 351 0
Val1.1
24 405 557 454 485 1 1 1
19 364 574 423 555 0
clr
15 372 499 421 450
19 340 545 399 526 0
clk1.0
19 339 516 398 497 0
Val1.0
22 620 26 691 6 0 \NUL
Register 0
20 241 208 300 189 0
Val1.3
20 246 331 305 312 0
Val1.2
20 247 432 306 413 0
Val1.1
20 250 555 309 536 0
Val1.0
20 474 107 533 88 0
reg1_3
20 475 244 534 225 0
reg1_2
20 476 378 535 359 0
reg1_1
20 477 513 536 494 0
reg1_0
22 497 30 565 10 0 \NUL
Flip Flops
20 475 130 534 111 0
pas1.3
20 476 269 535 250 0
pas1.2
20 478 403 537 384 0
pas1.1
20 478 539 537 520 0
pas1.0
20 482 158 541 139 0
sas1.3
20 480 298 539 279 0
sas1.2
20 481 434 540 415 0
sas1.1
20 481 570 540 551 0
sas1.0
24 624 148 673 76 1 1 1
19 583 165 642 146 0
clr
15 591 90 640 41
19 559 135 618 116 0
clk0.3
19 560 107 619 88 0
Val0.3
24 626 281 675 209 1 1 1
19 585 298 644 279 0
clr
15 593 223 642 174
19 561 270 620 251 0
clk0.2
19 560 239 619 220 0
Val0.2
24 635 410 684 338 1 1 1
19 594 427 653 408 0
clr
15 602 352 651 303
19 570 399 629 380 0
clk0.1
19 569 368 628 349 0
Val0.1
24 632 555 681 483 1 1 1
19 591 572 650 553 0
clr
15 599 497 648 448
19 567 543 626 524 0
clk0.0
19 565 514 624 495 0
Val0.0
20 701 105 760 86 0
reg0_3
20 702 242 761 223 0
reg0_2
20 703 376 762 357 0
reg0_1
20 704 511 763 492 0
reg0_0
20 702 128 761 109 0
pas0.3
20 703 267 762 248 0
pas0.2
20 705 401 764 382 0
pas0.1
20 705 537 764 518 0
pas0.0
20 709 156 768 137 0
sas0.3
20 707 296 766 277 0
sas0.2
20 708 432 767 413 0
sas0.1
20 708 568 767 549 0
sas0.0
20 242 231 301 212 0
Val0.3
20 251 354 310 335 0
Val0.2
20 251 457 310 438 0
Val0.1
20 255 580 314 561 0
Val0.0
19 39 177 98 158 0
alu_3
19 41 281 100 262 0
alu_2
19 55 379 114 360 0
alu_1
19 52 504 111 485 0
alu_0
22 278 54 348 34 0 \NUL
Keyboard/
22 265 79 372 59 0 \NUL
ALU result input
22 304 108 328 88 0 \NUL
--->
1 98 215 159 214
1 160 224 159 226
1 102 320 162 320
1 145 332 162 332
1 111 422 164 421
1 140 432 164 433
1 108 540 165 540
1 143 551 165 552
1 159 190 96 190
1 162 296 100 297
1 164 397 109 397
1 165 516 108 521
1 241 145 204 184
1 246 266 207 290
1 246 375 209 391
1 252 491 210 510
1 241 169 204 184
1 246 292 207 290
1 247 399 209 391
1 253 517 210 510
1 412 157 411 146
1 411 80 410 67
1 398 116 388 127
1 388 99 398 98
1 414 290 413 279
1 413 213 412 200
1 400 249 390 262
1 389 231 400 231
1 423 419 422 408
1 422 342 421 329
1 409 378 399 391
1 398 360 409 360
1 420 564 419 553
1 419 487 418 474
1 406 523 396 535
1 395 506 406 505
1 242 198 204 184
1 247 321 207 290
1 251 545 210 510
1 248 422 209 391
1 475 97 443 98
1 476 234 445 231
1 477 368 454 360
1 478 503 451 505
1 479 529 451 505
1 479 393 454 360
1 477 259 445 231
1 476 120 443 98
1 443 98 483 148
1 445 231 481 288
1 454 360 482 424
1 451 505 482 560
1 639 155 638 144
1 638 78 637 65
1 625 114 615 125
1 616 97 625 96
1 641 288 640 277
1 640 211 639 198
1 627 247 617 260
1 616 229 627 229
1 650 417 649 406
1 649 340 648 327
1 636 376 626 389
1 625 358 636 358
1 647 562 646 551
1 646 485 645 472
1 633 521 623 533
1 621 504 633 503
1 702 95 670 96
1 703 232 672 229
1 704 366 681 358
1 705 501 678 503
1 706 527 678 503
1 706 391 681 358
1 704 257 672 229
1 703 118 670 96
1 670 96 710 146
1 672 229 708 286
1 681 358 709 422
1 678 503 709 558
1 210 510 256 570
1 209 391 252 447
1 207 290 252 344
1 204 184 243 221
1 159 184 95 167
1 162 290 97 271
1 164 391 111 369
1 165 510 108 494
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 31 89 11 0 \NUL
Lee, Simon
22 12 54 64 34 0 \NUL
siaulee
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 78 133 183 113 0 \NUL
Clear Registers
19 37 163 96 144 0
clear
5 114 178 163 129 0
20 171 163 230 144 0
clr
22 245 30 496 10 0 \NUL
Read Address 1 (ALU Input 1 - Shifter) 
31 383 136 432 51 0 1
19 295 123 354 104 0
adr1_1
19 295 141 354 122 0
adr1_0
14 335 163 384 114
19 293 53 352 34 0
pas3.3
19 292 71 351 52 0
pas2.3
19 292 87 351 68 0
pas1.3
19 292 104 351 85 0
pas0.3
31 378 267 427 182 0 1
19 290 254 349 235 0
adr1_1
19 290 272 349 253 0
adr1_0
14 330 294 379 245
19 288 184 347 165 0
pas3.2
19 287 202 346 183 0
pas2.2
19 287 218 346 199 0
pas1.2
19 287 235 346 216 0
pas0.2
31 379 404 428 319 0 1
19 291 391 350 372 0
adr1_1
19 291 409 350 390 0
adr1_0
14 331 431 380 382
19 289 321 348 302 0
pas3.1
19 288 339 347 320 0
pas2.1
19 288 355 347 336 0
pas1.1
19 288 372 347 353 0
pas0.1
31 377 543 426 458 0 1
19 289 530 348 511 0
adr1_1
19 289 548 348 529 0
adr1_0
14 329 570 378 521
19 287 460 346 441 0
pas3.0
19 286 478 345 459 0
pas2.0
19 286 494 345 475 0
pas1.0
19 286 511 345 492 0
pas0.0
22 532 31 788 11 0 \NUL
Read Address 2 (ALU Input 2 - Number)
31 643 136 692 51 0 1
14 595 163 644 114
19 553 53 612 34 0
sas3.3
19 552 71 611 52 0
sas2.3
19 552 87 611 68 0
sas1.3
19 552 104 611 85 0
sas0.3
31 638 267 687 182 0 1
14 590 294 639 245
19 548 184 607 165 0
sas3.2
19 547 202 606 183 0
sas2.2
19 547 218 606 199 0
sas1.2
19 547 235 606 216 0
sas0.2
31 639 404 688 319 0 1
14 591 431 640 382
19 549 321 608 302 0
sas3.1
19 548 339 607 320 0
sas2.1
19 548 355 607 336 0
sas1.1
19 548 372 607 353 0
sas0.1
31 637 543 686 458 0 1
14 589 570 638 521
19 547 461 606 442 0
sas3.0
19 546 478 605 459 0
sas2.0
19 546 494 605 475 0
sas1.0
19 546 511 605 492 0
sas0.0
20 453 100 512 81 0
in1_3
20 451 232 510 213 0
in1_2
20 450 366 509 347 0
in1_1
20 447 506 506 487 0
in1_0
20 715 101 774 82 0
in2_3
20 713 229 772 210 0
in2_2
20 712 368 771 349 0
in2_1
20 708 504 767 485 0
in2_0
19 545 530 604 511 0
adr2_1
19 544 548 603 529 0
adr2_0
19 552 124 611 105 0
adr2_1
19 552 142 611 123 0
adr2_0
19 548 254 607 235 0
adr2_1
19 547 273 606 254 0
adr2_0
19 548 391 607 372 0
adr2_1
19 548 409 607 390 0
adr2_0
1 115 153 93 153
1 172 153 160 153
1 384 114 351 113
1 384 120 351 131
1 384 132 381 138
1 349 43 384 78
1 348 61 384 84
1 348 77 384 90
1 348 94 384 96
1 379 245 346 244
1 379 251 346 262
1 379 263 376 269
1 344 174 379 209
1 343 192 379 215
1 343 208 379 221
1 343 225 379 227
1 380 382 347 381
1 380 388 347 399
1 380 400 377 406
1 345 311 380 346
1 344 329 380 352
1 344 345 380 358
1 344 362 380 364
1 378 521 345 520
1 378 527 345 538
1 378 539 375 545
1 343 450 378 485
1 342 468 378 491
1 342 484 378 497
1 342 501 378 503
1 644 132 641 138
1 609 43 644 78
1 608 61 644 84
1 608 77 644 90
1 608 94 644 96
1 639 263 636 269
1 604 174 639 209
1 603 192 639 215
1 603 208 639 221
1 603 225 639 227
1 640 400 637 406
1 605 311 640 346
1 604 329 640 352
1 604 345 640 358
1 604 362 640 364
1 638 539 635 545
1 603 451 638 485
1 602 468 638 491
1 602 484 638 497
1 602 501 638 503
1 608 114 644 114
1 644 120 608 132
1 603 263 639 251
1 604 244 639 245
1 604 381 640 382
1 604 399 640 388
1 601 520 638 521
1 600 538 638 527
1 429 90 454 90
1 424 221 452 222
1 425 358 451 356
1 423 497 448 496
1 689 90 716 91
1 684 221 714 219
1 685 358 713 358
1 683 497 709 494
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
