
作者x0315x (祐子)看板Tech_Job標題[請益] Design Verification 有相關的入門書嗎!?時間Mon Feb 10 22:14:09 2014
各位科技板上的大大你們好...

小弟是剛步入社會沒多久的菜鳥一隻..

日前有幸錄取了驗證工程師一職...

不過小弟本身是電路設計出身..

對於 SystemVerilog 跟 UVM 可說是完全沒有接觸過...

所以想請教一下板上的大大們..

有沒有推薦的關於 Design Verification 的入門書可供學習及參考!?

謝謝^^

