m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/simulation/modelsim
vclkDivide
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1568630124
!i10b 1
!s100 Rb6W8a1kdc3^R?Mn_ghmH0
ID?EncY0z;ER1QBePUN59H3
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 clkDivide_sv_unit
S1
R0
w1568625922
8C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/clkDivide.sv
FC:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/clkDivide.sv
L0 1
Z4 OV;L;10.5b;63
r1
!s85 0
31
Z5 !s108 1568630124.000000
!s107 C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/clkDivide.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA|C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/clkDivide.sv|
!i113 1
Z6 o-sv -work work
Z7 !s92 -sv -work work +incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA
Z8 tCvgOpt 0
nclk@divide
vdmem
R1
Z9 !s110 1568630125
!i10b 1
!s100 RV<POSe0Vb7>WM3NOzQO92
I=0XbaECM@M^T3fQfn;_9Q2
R3
!s105 dmem_sv_unit
S1
R0
w1568627457
8C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/dmem.sv
FC:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/dmem.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/dmem.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA|C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/dmem.sv|
!i113 1
R6
R7
R8
vdraw_pixel
R1
R2
!i10b 1
!s100 QOPI689W_^HhjS0XQYAAz0
Iog@^8CXlEh0?bGaTSGV8E0
R3
!s105 draw_pixel_sv_unit
S1
R0
w1568627181
8C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/draw_pixel.sv
FC:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/draw_pixel.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/draw_pixel.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA|C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/draw_pixel.sv|
!i113 1
R6
R7
R8
vsdramtest
R2
!i10b 1
!s100 <5<AK=KhZG>[o?KQE6;m_0
IB=bINY^3_0lifDo3<7Lf[1
R3
R0
w1568625098
8C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/sdramtest.v
FC:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/sdramtest.v
L0 39
R4
r1
!s85 0
31
R5
!s107 C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/sdramtest.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA|C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/sdramtest.v|
!i113 1
o-vlog01compat -work work
!s92 -vlog01compat -work work +incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA
R8
vsystem
R1
R2
!i10b 1
!s100 Fd1;0@ijEF:abR_Zl=daB0
I8eZSC>SKP0z>jlYG8@F0n2
R3
!s105 system_sv_unit
S1
R0
w1568629487
8C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/system.sv
FC:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/system.sv
L0 2
R4
r1
!s85 0
31
R5
!s107 C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/system.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA|C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/system.sv|
!i113 1
R6
R7
R8
vtb_system
R1
R9
!i10b 1
!s100 <;1b963oSYfcm?PECHc7R0
IiPi^W`0?eKdU86DP^_7?63
R3
!s105 tb_system_sv_unit
S1
R0
w1568628950
8C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/tb_system.sv
FC:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/tb_system.sv
L0 2
R4
r1
!s85 0
31
!s108 1568630125.000000
!s107 C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/tb_system.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA|C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/tb_system.sv|
!i113 1
R6
R7
R8
vvga_contollerTest
R1
R2
!i10b 1
!s100 MDTN05SL9;XjnPQTK:HWd3
InKAMLn@ik`Ghh84Rf<GLH1
R3
!s105 vga_contollerTest_sv_unit
S1
R0
w1568629480
8C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/vga_contollerTest.sv
FC:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/vga_contollerTest.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/vga_contollerTest.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA|C:/Users/Pablo/Documents/1-TEC/Arqui1/Proyecto1/Controlador_VGA/vga_contollerTest.sv|
!i113 1
R6
R7
R8
nvga_contoller@test
