TimeQuest Timing Analyzer report for BT8
Mon Apr 14 14:53:26 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; BT8                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 242.01 MHz ; 235.07 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.132 ; -242.758      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.685 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -282.430              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                          ;
+--------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.132 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.181      ;
; -3.069 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.118      ;
; -2.975 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.024      ;
; -2.842 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.891      ;
; -2.827 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.876      ;
; -2.803 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.852      ;
; -2.783 ; sp[2]     ; sp[3]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.819      ;
; -2.774 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.082      ; 3.821      ;
; -2.764 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.813      ;
; -2.740 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.789      ;
; -2.720 ; sp[0]     ; sp[3]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.756      ;
; -2.681 ; sp[2]     ; sp[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.002      ; 3.719      ;
; -2.670 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.719      ;
; -2.646 ; sp[2]     ; out[0]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[2]     ; out[2]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[2]     ; out[7]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[2]     ; out[9]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[2]     ; out[10]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[2]     ; out[13]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[2]     ; out[14]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[2]     ; out[22]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[2]     ; out[26]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.646 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.695      ;
; -2.642 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.691      ;
; -2.635 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.684      ;
; -2.626 ; sp[1]     ; sp[3]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.662      ;
; -2.618 ; sp[0]     ; sp[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.002      ; 3.656      ;
; -2.583 ; sp[0]     ; out[0]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.583 ; sp[0]     ; out[2]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.583 ; sp[0]     ; out[7]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.583 ; sp[0]     ; out[9]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.583 ; sp[0]     ; out[10]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.583 ; sp[0]     ; out[13]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.583 ; sp[0]     ; out[14]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.583 ; sp[0]     ; out[22]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.583 ; sp[0]     ; out[26]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.626      ;
; -2.579 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.628      ;
; -2.572 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.621      ;
; -2.537 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.586      ;
; -2.524 ; sp[1]     ; sp[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.002      ; 3.562      ;
; -2.513 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.562      ;
; -2.493 ; sp[3]     ; sp[3]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.529      ;
; -2.489 ; sp[1]     ; out[0]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.489 ; sp[1]     ; out[2]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.489 ; sp[1]     ; out[7]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.489 ; sp[1]     ; out[9]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.489 ; sp[1]     ; out[10]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.489 ; sp[1]     ; out[13]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.489 ; sp[1]     ; out[14]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.489 ; sp[1]     ; out[22]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.489 ; sp[1]     ; out[26]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.532      ;
; -2.485 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.534      ;
; -2.478 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.084      ; 3.527      ;
; -2.469 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.082      ; 3.516      ;
; -2.445 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.082      ; 3.492      ;
; -2.425 ; sp[2]     ; out[1]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[3]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[4]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[5]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[6]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[8]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[11]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[12]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[16]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[19]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[25]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[28]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[2]     ; out[31]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.469      ;
; -2.425 ; sp[4]     ; sp[3]                                                                                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.459      ;
; -2.393 ; sp[2]     ; out[15]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[17]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[18]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[20]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[21]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[23]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[24]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[27]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[29]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.393 ; sp[2]     ; out[30]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.420      ;
; -2.391 ; sp[3]     ; sp[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.002      ; 3.429      ;
; -2.362 ; sp[0]     ; out[1]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[3]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[4]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[5]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[6]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[8]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[11]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[12]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[16]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[19]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[25]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[28]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.362 ; sp[0]     ; out[31]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.008      ; 3.406      ;
; -2.356 ; sp[3]     ; out[0]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.399      ;
; -2.356 ; sp[3]     ; out[2]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.399      ;
; -2.356 ; sp[3]     ; out[7]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.399      ;
; -2.356 ; sp[3]     ; out[9]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 3.399      ;
; -2.356 ; sp[3]     ; out[10]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.399      ;
; -2.356 ; sp[3]     ; out[13]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.399      ;
; -2.356 ; sp[3]     ; out[14]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 3.399      ;
+--------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.685 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.975      ;
; 0.698 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.988      ;
; 0.941 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.231      ;
; 0.969 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.257      ;
; 1.253 ; sp[4]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.517      ;
; 1.258 ; sp[3]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.350 ; sp[4]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.616      ;
; 1.391 ; sp[1]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
; 1.414 ; sp[2]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.680      ;
; 1.417 ; sp[2]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.683      ;
; 1.428 ; sp[4]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.692      ;
; 1.485 ; sp[0]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.496 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.786      ;
; 1.532 ; sp[1]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.798      ;
; 1.543 ; sp[1]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.809      ;
; 1.548 ; sp[2]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.814      ;
; 1.698 ; sp[4]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.962      ;
; 1.703 ; sp[4]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.967      ;
; 1.740 ; sp[3]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.006      ;
; 1.795 ; sp[1]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.061      ;
; 1.819 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.054      ; 2.107      ;
; 1.878 ; sp[3]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 2.146      ;
; 1.907 ; sp[0]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.173      ;
; 1.910 ; sp[3]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.176      ;
; 1.910 ; sp[0]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.176      ;
; 1.941 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.259      ;
; 1.946 ; sp[0]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.212      ;
; 1.948 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.266      ;
; 1.965 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.283      ;
; 2.010 ; sp[3]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.276      ;
; 2.027 ; sp[0]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 2.295      ;
; 2.030 ; sp[2]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.296      ;
; 2.064 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.382      ;
; 2.068 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.386      ;
; 2.071 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.389      ;
; 2.086 ; sp[2]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 2.354      ;
; 2.098 ; sp[1]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 2.366      ;
; 2.135 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 2.425      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.054      ; 2.430      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.054      ; 2.430      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.054      ; 2.430      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 2.430      ;
; 2.142 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.429      ;
; 2.193 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.511      ;
; 2.218 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.536      ;
; 2.220 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.538      ;
; 2.268 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 2.558      ;
; 2.362 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 2.652      ;
; 2.395 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.713      ;
; 2.425 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 2.715      ;
; 2.437 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.755      ;
; 2.450 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.084      ; 2.768      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
; 2.458 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.747      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 3.464 ; 3.464 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 3.972 ; 3.972 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 4.010 ; 4.010 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 3.498 ; 3.498 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 3.959 ; 3.959 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 3.686 ; 3.686 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 3.569 ; 3.569 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 3.915 ; 3.915 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 3.506 ; 3.506 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 3.974 ; 3.974 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 3.433 ; 3.433 ; Rise       ; clk             ;
; pop          ; clk        ; 5.333 ; 5.333 ; Rise       ; clk             ;
; push         ; clk        ; 6.465 ; 6.465 ; Rise       ; clk             ;
; rst          ; clk        ; 5.764 ; 5.764 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -3.164 ; -3.164 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -3.458 ; -3.458 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -3.195 ; -3.195 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -3.288 ; -3.288 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -3.703 ; -3.703 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -3.741 ; -3.741 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -3.501 ; -3.501 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -3.773 ; -3.773 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -3.400 ; -3.400 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -3.727 ; -3.727 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -3.695 ; -3.695 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -3.666 ; -3.666 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -3.456 ; -3.456 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -3.418 ; -3.418 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -3.634 ; -3.634 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -3.622 ; -3.622 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -3.665 ; -3.665 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -3.249 ; -3.249 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -3.229 ; -3.229 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -3.253 ; -3.253 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -3.690 ; -3.690 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -3.483 ; -3.483 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -3.400 ; -3.400 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -3.417 ; -3.417 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -3.300 ; -3.300 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -3.646 ; -3.646 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -3.396 ; -3.396 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -3.237 ; -3.237 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -3.269 ; -3.269 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -3.692 ; -3.692 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -3.405 ; -3.405 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -3.705 ; -3.705 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -3.164 ; -3.164 ; Rise       ; clk             ;
; pop          ; clk        ; -3.646 ; -3.646 ; Rise       ; clk             ;
; push         ; clk        ; -4.442 ; -4.442 ; Rise       ; clk             ;
; rst          ; clk        ; -3.860 ; -3.860 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out[*]    ; clk        ; 10.381 ; 10.381 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 10.106 ; 10.106 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 9.865  ; 9.865  ; Rise       ; clk             ;
;  out[2]   ; clk        ; 10.381 ; 10.381 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 9.892  ; 9.892  ; Rise       ; clk             ;
;  out[4]   ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
;  out[5]   ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
;  out[6]   ; clk        ; 10.094 ; 10.094 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  out[8]   ; clk        ; 10.046 ; 10.046 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 10.092 ; 10.092 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  out[11]  ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  out[12]  ; clk        ; 9.639  ; 9.639  ; Rise       ; clk             ;
;  out[13]  ; clk        ; 10.301 ; 10.301 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 10.301 ; 10.301 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 9.616  ; 9.616  ; Rise       ; clk             ;
;  out[16]  ; clk        ; 9.822  ; 9.822  ; Rise       ; clk             ;
;  out[17]  ; clk        ; 9.619  ; 9.619  ; Rise       ; clk             ;
;  out[18]  ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
;  out[19]  ; clk        ; 9.837  ; 9.837  ; Rise       ; clk             ;
;  out[20]  ; clk        ; 9.599  ; 9.599  ; Rise       ; clk             ;
;  out[21]  ; clk        ; 9.389  ; 9.389  ; Rise       ; clk             ;
;  out[22]  ; clk        ; 9.835  ; 9.835  ; Rise       ; clk             ;
;  out[23]  ; clk        ; 9.386  ; 9.386  ; Rise       ; clk             ;
;  out[24]  ; clk        ; 9.703  ; 9.703  ; Rise       ; clk             ;
;  out[25]  ; clk        ; 9.911  ; 9.911  ; Rise       ; clk             ;
;  out[26]  ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  out[27]  ; clk        ; 9.415  ; 9.415  ; Rise       ; clk             ;
;  out[28]  ; clk        ; 9.853  ; 9.853  ; Rise       ; clk             ;
;  out[29]  ; clk        ; 9.608  ; 9.608  ; Rise       ; clk             ;
;  out[30]  ; clk        ; 9.388  ; 9.388  ; Rise       ; clk             ;
;  out[31]  ; clk        ; 9.767  ; 9.767  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out[*]    ; clk        ; 9.386  ; 9.386  ; Rise       ; clk             ;
;  out[0]   ; clk        ; 10.106 ; 10.106 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 9.865  ; 9.865  ; Rise       ; clk             ;
;  out[2]   ; clk        ; 10.381 ; 10.381 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 9.892  ; 9.892  ; Rise       ; clk             ;
;  out[4]   ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
;  out[5]   ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
;  out[6]   ; clk        ; 10.094 ; 10.094 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  out[8]   ; clk        ; 10.046 ; 10.046 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 10.092 ; 10.092 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  out[11]  ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  out[12]  ; clk        ; 9.639  ; 9.639  ; Rise       ; clk             ;
;  out[13]  ; clk        ; 10.301 ; 10.301 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 10.301 ; 10.301 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 9.616  ; 9.616  ; Rise       ; clk             ;
;  out[16]  ; clk        ; 9.822  ; 9.822  ; Rise       ; clk             ;
;  out[17]  ; clk        ; 9.619  ; 9.619  ; Rise       ; clk             ;
;  out[18]  ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
;  out[19]  ; clk        ; 9.837  ; 9.837  ; Rise       ; clk             ;
;  out[20]  ; clk        ; 9.599  ; 9.599  ; Rise       ; clk             ;
;  out[21]  ; clk        ; 9.389  ; 9.389  ; Rise       ; clk             ;
;  out[22]  ; clk        ; 9.835  ; 9.835  ; Rise       ; clk             ;
;  out[23]  ; clk        ; 9.386  ; 9.386  ; Rise       ; clk             ;
;  out[24]  ; clk        ; 9.703  ; 9.703  ; Rise       ; clk             ;
;  out[25]  ; clk        ; 9.911  ; 9.911  ; Rise       ; clk             ;
;  out[26]  ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  out[27]  ; clk        ; 9.415  ; 9.415  ; Rise       ; clk             ;
;  out[28]  ; clk        ; 9.853  ; 9.853  ; Rise       ; clk             ;
;  out[29]  ; clk        ; 9.608  ; 9.608  ; Rise       ; clk             ;
;  out[30]  ; clk        ; 9.388  ; 9.388  ; Rise       ; clk             ;
;  out[31]  ; clk        ; 9.767  ; 9.767  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; out[*]    ; clk        ; 6.305 ;      ; Rise       ; clk             ;
;  out[0]   ; clk        ; 6.800 ;      ; Rise       ; clk             ;
;  out[1]   ; clk        ; 6.326 ;      ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.788 ;      ; Rise       ; clk             ;
;  out[3]   ; clk        ; 6.527 ;      ; Rise       ; clk             ;
;  out[4]   ; clk        ; 6.306 ;      ; Rise       ; clk             ;
;  out[5]   ; clk        ; 6.316 ;      ; Rise       ; clk             ;
;  out[6]   ; clk        ; 6.525 ;      ; Rise       ; clk             ;
;  out[7]   ; clk        ; 6.305 ;      ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.525 ;      ; Rise       ; clk             ;
;  out[9]   ; clk        ; 6.526 ;      ; Rise       ; clk             ;
;  out[10]  ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.576 ;      ; Rise       ; clk             ;
;  out[12]  ; clk        ; 6.315 ;      ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.776 ;      ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.522 ;      ; Rise       ; clk             ;
;  out[15]  ; clk        ; 6.875 ;      ; Rise       ; clk             ;
;  out[16]  ; clk        ; 6.511 ;      ; Rise       ; clk             ;
;  out[17]  ; clk        ; 6.652 ;      ; Rise       ; clk             ;
;  out[18]  ; clk        ; 6.639 ;      ; Rise       ; clk             ;
;  out[19]  ; clk        ; 6.506 ;      ; Rise       ; clk             ;
;  out[20]  ; clk        ; 6.361 ;      ; Rise       ; clk             ;
;  out[21]  ; clk        ; 6.643 ;      ; Rise       ; clk             ;
;  out[22]  ; clk        ; 6.305 ;      ; Rise       ; clk             ;
;  out[23]  ; clk        ; 6.378 ;      ; Rise       ; clk             ;
;  out[24]  ; clk        ; 6.375 ;      ; Rise       ; clk             ;
;  out[25]  ; clk        ; 6.546 ;      ; Rise       ; clk             ;
;  out[26]  ; clk        ; 6.533 ;      ; Rise       ; clk             ;
;  out[27]  ; clk        ; 6.651 ;      ; Rise       ; clk             ;
;  out[28]  ; clk        ; 6.328 ;      ; Rise       ; clk             ;
;  out[29]  ; clk        ; 6.644 ;      ; Rise       ; clk             ;
;  out[30]  ; clk        ; 6.384 ;      ; Rise       ; clk             ;
;  out[31]  ; clk        ; 6.315 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; out[*]    ; clk        ; 6.305 ;      ; Rise       ; clk             ;
;  out[0]   ; clk        ; 6.800 ;      ; Rise       ; clk             ;
;  out[1]   ; clk        ; 6.326 ;      ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.788 ;      ; Rise       ; clk             ;
;  out[3]   ; clk        ; 6.527 ;      ; Rise       ; clk             ;
;  out[4]   ; clk        ; 6.306 ;      ; Rise       ; clk             ;
;  out[5]   ; clk        ; 6.316 ;      ; Rise       ; clk             ;
;  out[6]   ; clk        ; 6.525 ;      ; Rise       ; clk             ;
;  out[7]   ; clk        ; 6.305 ;      ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.525 ;      ; Rise       ; clk             ;
;  out[9]   ; clk        ; 6.526 ;      ; Rise       ; clk             ;
;  out[10]  ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.576 ;      ; Rise       ; clk             ;
;  out[12]  ; clk        ; 6.315 ;      ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.776 ;      ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.522 ;      ; Rise       ; clk             ;
;  out[15]  ; clk        ; 6.875 ;      ; Rise       ; clk             ;
;  out[16]  ; clk        ; 6.511 ;      ; Rise       ; clk             ;
;  out[17]  ; clk        ; 6.652 ;      ; Rise       ; clk             ;
;  out[18]  ; clk        ; 6.639 ;      ; Rise       ; clk             ;
;  out[19]  ; clk        ; 6.506 ;      ; Rise       ; clk             ;
;  out[20]  ; clk        ; 6.361 ;      ; Rise       ; clk             ;
;  out[21]  ; clk        ; 6.643 ;      ; Rise       ; clk             ;
;  out[22]  ; clk        ; 6.305 ;      ; Rise       ; clk             ;
;  out[23]  ; clk        ; 6.378 ;      ; Rise       ; clk             ;
;  out[24]  ; clk        ; 6.375 ;      ; Rise       ; clk             ;
;  out[25]  ; clk        ; 6.546 ;      ; Rise       ; clk             ;
;  out[26]  ; clk        ; 6.533 ;      ; Rise       ; clk             ;
;  out[27]  ; clk        ; 6.651 ;      ; Rise       ; clk             ;
;  out[28]  ; clk        ; 6.328 ;      ; Rise       ; clk             ;
;  out[29]  ; clk        ; 6.644 ;      ; Rise       ; clk             ;
;  out[30]  ; clk        ; 6.384 ;      ; Rise       ; clk             ;
;  out[31]  ; clk        ; 6.315 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; out[*]    ; clk        ; 6.305     ;           ; Rise       ; clk             ;
;  out[0]   ; clk        ; 6.800     ;           ; Rise       ; clk             ;
;  out[1]   ; clk        ; 6.326     ;           ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.788     ;           ; Rise       ; clk             ;
;  out[3]   ; clk        ; 6.527     ;           ; Rise       ; clk             ;
;  out[4]   ; clk        ; 6.306     ;           ; Rise       ; clk             ;
;  out[5]   ; clk        ; 6.316     ;           ; Rise       ; clk             ;
;  out[6]   ; clk        ; 6.525     ;           ; Rise       ; clk             ;
;  out[7]   ; clk        ; 6.305     ;           ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.525     ;           ; Rise       ; clk             ;
;  out[9]   ; clk        ; 6.526     ;           ; Rise       ; clk             ;
;  out[10]  ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.576     ;           ; Rise       ; clk             ;
;  out[12]  ; clk        ; 6.315     ;           ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.776     ;           ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.522     ;           ; Rise       ; clk             ;
;  out[15]  ; clk        ; 6.875     ;           ; Rise       ; clk             ;
;  out[16]  ; clk        ; 6.511     ;           ; Rise       ; clk             ;
;  out[17]  ; clk        ; 6.652     ;           ; Rise       ; clk             ;
;  out[18]  ; clk        ; 6.639     ;           ; Rise       ; clk             ;
;  out[19]  ; clk        ; 6.506     ;           ; Rise       ; clk             ;
;  out[20]  ; clk        ; 6.361     ;           ; Rise       ; clk             ;
;  out[21]  ; clk        ; 6.643     ;           ; Rise       ; clk             ;
;  out[22]  ; clk        ; 6.305     ;           ; Rise       ; clk             ;
;  out[23]  ; clk        ; 6.378     ;           ; Rise       ; clk             ;
;  out[24]  ; clk        ; 6.375     ;           ; Rise       ; clk             ;
;  out[25]  ; clk        ; 6.546     ;           ; Rise       ; clk             ;
;  out[26]  ; clk        ; 6.533     ;           ; Rise       ; clk             ;
;  out[27]  ; clk        ; 6.651     ;           ; Rise       ; clk             ;
;  out[28]  ; clk        ; 6.328     ;           ; Rise       ; clk             ;
;  out[29]  ; clk        ; 6.644     ;           ; Rise       ; clk             ;
;  out[30]  ; clk        ; 6.384     ;           ; Rise       ; clk             ;
;  out[31]  ; clk        ; 6.315     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; out[*]    ; clk        ; 6.305     ;           ; Rise       ; clk             ;
;  out[0]   ; clk        ; 6.800     ;           ; Rise       ; clk             ;
;  out[1]   ; clk        ; 6.326     ;           ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.788     ;           ; Rise       ; clk             ;
;  out[3]   ; clk        ; 6.527     ;           ; Rise       ; clk             ;
;  out[4]   ; clk        ; 6.306     ;           ; Rise       ; clk             ;
;  out[5]   ; clk        ; 6.316     ;           ; Rise       ; clk             ;
;  out[6]   ; clk        ; 6.525     ;           ; Rise       ; clk             ;
;  out[7]   ; clk        ; 6.305     ;           ; Rise       ; clk             ;
;  out[8]   ; clk        ; 6.525     ;           ; Rise       ; clk             ;
;  out[9]   ; clk        ; 6.526     ;           ; Rise       ; clk             ;
;  out[10]  ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  out[11]  ; clk        ; 6.576     ;           ; Rise       ; clk             ;
;  out[12]  ; clk        ; 6.315     ;           ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.776     ;           ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.522     ;           ; Rise       ; clk             ;
;  out[15]  ; clk        ; 6.875     ;           ; Rise       ; clk             ;
;  out[16]  ; clk        ; 6.511     ;           ; Rise       ; clk             ;
;  out[17]  ; clk        ; 6.652     ;           ; Rise       ; clk             ;
;  out[18]  ; clk        ; 6.639     ;           ; Rise       ; clk             ;
;  out[19]  ; clk        ; 6.506     ;           ; Rise       ; clk             ;
;  out[20]  ; clk        ; 6.361     ;           ; Rise       ; clk             ;
;  out[21]  ; clk        ; 6.643     ;           ; Rise       ; clk             ;
;  out[22]  ; clk        ; 6.305     ;           ; Rise       ; clk             ;
;  out[23]  ; clk        ; 6.378     ;           ; Rise       ; clk             ;
;  out[24]  ; clk        ; 6.375     ;           ; Rise       ; clk             ;
;  out[25]  ; clk        ; 6.546     ;           ; Rise       ; clk             ;
;  out[26]  ; clk        ; 6.533     ;           ; Rise       ; clk             ;
;  out[27]  ; clk        ; 6.651     ;           ; Rise       ; clk             ;
;  out[28]  ; clk        ; 6.328     ;           ; Rise       ; clk             ;
;  out[29]  ; clk        ; 6.644     ;           ; Rise       ; clk             ;
;  out[30]  ; clk        ; 6.384     ;           ; Rise       ; clk             ;
;  out[31]  ; clk        ; 6.315     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -90.224       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.286 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -282.430              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -0.784 ; sp[2]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.849      ;
; -0.756 ; sp[0]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.821      ;
; -0.740 ; sp[2]                                                                                 ; out[0]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.740 ; sp[2]                                                                                 ; out[2]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.740 ; sp[2]                                                                                 ; out[7]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.740 ; sp[2]                                                                                 ; out[9]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.740 ; sp[2]                                                                                 ; out[10]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.740 ; sp[2]                                                                                 ; out[13]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.740 ; sp[2]                                                                                 ; out[14]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.740 ; sp[2]                                                                                 ; out[22]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.740 ; sp[2]                                                                                 ; out[26]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.779      ;
; -0.712 ; sp[0]                                                                                 ; out[0]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.712 ; sp[0]                                                                                 ; out[2]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.712 ; sp[0]                                                                                 ; out[7]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.712 ; sp[0]                                                                                 ; out[9]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.712 ; sp[0]                                                                                 ; out[10]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.712 ; sp[0]                                                                                 ; out[13]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.712 ; sp[0]                                                                                 ; out[14]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.712 ; sp[0]                                                                                 ; out[22]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.712 ; sp[0]                                                                                 ; out[26]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.751      ;
; -0.705 ; sp[2]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.770      ;
; -0.685 ; sp[1]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.750      ;
; -0.677 ; sp[0]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.742      ;
; -0.664 ; sp[2]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.729      ;
; -0.654 ; sp[2]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.719      ;
; -0.654 ; sp[2]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.719      ;
; -0.652 ; sp[2]                                                                                 ; sp[3]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.684      ;
; -0.642 ; sp[2]                                                                                 ; out[1]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[3]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[4]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[5]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[6]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[8]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[11]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[12]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[16]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[19]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[25]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[28]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.642 ; sp[2]                                                                                 ; out[31]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.683      ;
; -0.641 ; sp[1]                                                                                 ; out[0]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.641 ; sp[1]                                                                                 ; out[2]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.641 ; sp[1]                                                                                 ; out[7]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.641 ; sp[1]                                                                                 ; out[9]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.641 ; sp[1]                                                                                 ; out[10]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.641 ; sp[1]                                                                                 ; out[13]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.641 ; sp[1]                                                                                 ; out[14]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.641 ; sp[1]                                                                                 ; out[22]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.641 ; sp[1]                                                                                 ; out[26]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.007      ; 1.680      ;
; -0.637 ; sp[2]                                                                                 ; out[15]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[17]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[18]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[20]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[21]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[23]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[24]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[27]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[29]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.637 ; sp[2]                                                                                 ; out[30]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 1.660      ;
; -0.636 ; sp[0]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.701      ;
; -0.633 ; sp[3]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.698      ;
; -0.626 ; sp[0]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.691      ;
; -0.626 ; sp[0]                                                                                 ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.066      ; 1.691      ;
; -0.624 ; sp[0]                                                                                 ; sp[3]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.656      ;
; -0.614 ; sp[0]                                                                                 ; out[1]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.655      ;
; -0.614 ; sp[0]                                                                                 ; out[3]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.655      ;
; -0.614 ; sp[0]                                                                                 ; out[4]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.655      ;
; -0.614 ; sp[0]                                                                                 ; out[5]~en                                                                             ; clk          ; clk         ; 1.000        ; 0.009      ; 1.655      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                          ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.286 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.486      ;
; 0.294 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.494      ;
; 0.410 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.423 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.622      ;
; 0.545 ; sp[3]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.562 ; sp[4]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.713      ;
; 0.583 ; sp[4]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.597 ; sp[1]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.622 ; sp[2]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.626 ; sp[2]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.636 ; sp[4]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.787      ;
; 0.649 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.849      ;
; 0.668 ; sp[0]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.673 ; sp[1]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.680 ; sp[1]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.696 ; sp[2]     ; sp[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.848      ;
; 0.752 ; sp[4]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.903      ;
; 0.757 ; sp[4]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.908      ;
; 0.761 ; sp[3]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.765 ; sp[1]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.794 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.993      ;
; 0.810 ; sp[0]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.962      ;
; 0.814 ; sp[0]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.827 ; sp[3]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.980      ;
; 0.829 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.033      ;
; 0.833 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.037      ;
; 0.834 ; sp[0]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.986      ;
; 0.836 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.040      ;
; 0.842 ; sp[3]     ; sp[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.877 ; sp[3]     ; sp[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.029      ;
; 0.878 ; sp[0]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.031      ;
; 0.886 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.090      ;
; 0.888 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.092      ;
; 0.888 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.092      ;
; 0.895 ; sp[2]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.048      ;
; 0.895 ; sp[1]     ; sp[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.048      ;
; 0.912 ; sp[2]     ; sp[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.919 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.119      ;
; 0.947 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.151      ;
; 0.948 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.152      ;
; 0.957 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.161      ;
; 0.971 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.171      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.215      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.215      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.215      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.215      ;
; 1.016 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.020 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.224      ;
; 1.040 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.244      ;
; 1.040 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.244      ;
; 1.042 ; sp[0]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.242      ;
; 1.057 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.260      ;
; 1.068 ; sp[4]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.271      ;
; 1.069 ; sp[1]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.273      ;
; 1.070 ; sp[2]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.270      ;
; 1.079 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.283      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.141 ; sp[3]     ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 2.143 ; 2.143 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 1.983 ; 1.983 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 1.878 ; 1.878 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 1.926 ; 1.926 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 2.102 ; 2.102 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 2.112 ; 2.112 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 2.001 ; 2.001 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 2.143 ; 2.143 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 1.933 ; 1.933 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 2.115 ; 2.115 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 2.111 ; 2.111 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 2.085 ; 2.085 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 1.970 ; 1.970 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 1.938 ; 1.938 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 2.038 ; 2.038 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 2.033 ; 2.033 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 2.071 ; 2.071 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 1.890 ; 1.890 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 1.872 ; 1.872 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 1.914 ; 1.914 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 2.095 ; 2.095 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 1.984 ; 1.984 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 1.924 ; 1.924 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 1.949 ; 1.949 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 1.935 ; 1.935 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 2.071 ; 2.071 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 1.926 ; 1.926 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 1.884 ; 1.884 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 1.915 ; 1.915 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 2.095 ; 2.095 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 1.936 ; 1.936 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 2.100 ; 2.100 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 1.823 ; 1.823 ; Rise       ; clk             ;
; pop          ; clk        ; 2.836 ; 2.836 ; Rise       ; clk             ;
; push         ; clk        ; 3.177 ; 3.177 ; Rise       ; clk             ;
; rst          ; clk        ; 2.991 ; 2.991 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -1.844 ; -1.844 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.739 ; -1.739 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -1.963 ; -1.963 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.973 ; -1.973 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.862 ; -1.862 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -2.004 ; -2.004 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.976 ; -1.976 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -1.972 ; -1.972 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.799 ; -1.799 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -1.932 ; -1.932 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -1.751 ; -1.751 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -1.733 ; -1.733 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -1.956 ; -1.956 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -1.845 ; -1.845 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -1.796 ; -1.796 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -1.932 ; -1.932 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -1.745 ; -1.745 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -1.776 ; -1.776 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -1.956 ; -1.956 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -1.797 ; -1.797 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -1.961 ; -1.961 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
; pop          ; clk        ; -1.983 ; -1.983 ; Rise       ; clk             ;
; push         ; clk        ; -2.331 ; -2.331 ; Rise       ; clk             ;
; rst          ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 5.825 ; 5.825 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 5.696 ; 5.696 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 5.702 ; 5.702 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 5.920 ; 5.920 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 5.818 ; 5.818 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 5.889 ; 5.889 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 5.921 ; 5.921 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 5.826 ; 5.826 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 5.699 ; 5.699 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 5.720 ; 5.720 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.016 ; 6.016 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.046 ; 6.046 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 5.710 ; 5.710 ; Rise       ; clk             ;
;  out[16]  ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
;  out[17]  ; clk        ; 5.711 ; 5.711 ; Rise       ; clk             ;
;  out[18]  ; clk        ; 5.700 ; 5.700 ; Rise       ; clk             ;
;  out[19]  ; clk        ; 5.796 ; 5.796 ; Rise       ; clk             ;
;  out[20]  ; clk        ; 5.687 ; 5.687 ; Rise       ; clk             ;
;  out[21]  ; clk        ; 5.611 ; 5.611 ; Rise       ; clk             ;
;  out[22]  ; clk        ; 5.799 ; 5.799 ; Rise       ; clk             ;
;  out[23]  ; clk        ; 5.605 ; 5.605 ; Rise       ; clk             ;
;  out[24]  ; clk        ; 5.758 ; 5.758 ; Rise       ; clk             ;
;  out[25]  ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  out[26]  ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
;  out[27]  ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  out[28]  ; clk        ; 5.816 ; 5.816 ; Rise       ; clk             ;
;  out[29]  ; clk        ; 5.701 ; 5.701 ; Rise       ; clk             ;
;  out[30]  ; clk        ; 5.605 ; 5.605 ; Rise       ; clk             ;
;  out[31]  ; clk        ; 5.792 ; 5.792 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 5.605 ; 5.605 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 5.825 ; 5.825 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 5.696 ; 5.696 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 5.702 ; 5.702 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 5.920 ; 5.920 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 5.818 ; 5.818 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 5.889 ; 5.889 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 5.921 ; 5.921 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 5.826 ; 5.826 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 5.699 ; 5.699 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 5.720 ; 5.720 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.016 ; 6.016 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.046 ; 6.046 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 5.710 ; 5.710 ; Rise       ; clk             ;
;  out[16]  ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
;  out[17]  ; clk        ; 5.711 ; 5.711 ; Rise       ; clk             ;
;  out[18]  ; clk        ; 5.700 ; 5.700 ; Rise       ; clk             ;
;  out[19]  ; clk        ; 5.796 ; 5.796 ; Rise       ; clk             ;
;  out[20]  ; clk        ; 5.687 ; 5.687 ; Rise       ; clk             ;
;  out[21]  ; clk        ; 5.611 ; 5.611 ; Rise       ; clk             ;
;  out[22]  ; clk        ; 5.799 ; 5.799 ; Rise       ; clk             ;
;  out[23]  ; clk        ; 5.605 ; 5.605 ; Rise       ; clk             ;
;  out[24]  ; clk        ; 5.758 ; 5.758 ; Rise       ; clk             ;
;  out[25]  ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  out[26]  ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
;  out[27]  ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  out[28]  ; clk        ; 5.816 ; 5.816 ; Rise       ; clk             ;
;  out[29]  ; clk        ; 5.701 ; 5.701 ; Rise       ; clk             ;
;  out[30]  ; clk        ; 5.605 ; 5.605 ; Rise       ; clk             ;
;  out[31]  ; clk        ; 5.792 ; 5.792 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; out[*]    ; clk        ; 3.594 ;      ; Rise       ; clk             ;
;  out[0]   ; clk        ; 3.835 ;      ; Rise       ; clk             ;
;  out[1]   ; clk        ; 3.616 ;      ; Rise       ; clk             ;
;  out[2]   ; clk        ; 3.828 ;      ; Rise       ; clk             ;
;  out[3]   ; clk        ; 3.695 ;      ; Rise       ; clk             ;
;  out[4]   ; clk        ; 3.596 ;      ; Rise       ; clk             ;
;  out[5]   ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  out[6]   ; clk        ; 3.695 ;      ; Rise       ; clk             ;
;  out[7]   ; clk        ; 3.594 ;      ; Rise       ; clk             ;
;  out[8]   ; clk        ; 3.694 ;      ; Rise       ; clk             ;
;  out[9]   ; clk        ; 3.692 ;      ; Rise       ; clk             ;
;  out[10]  ; clk        ; 3.614 ;      ; Rise       ; clk             ;
;  out[11]  ; clk        ; 3.726 ;      ; Rise       ; clk             ;
;  out[12]  ; clk        ; 3.602 ;      ; Rise       ; clk             ;
;  out[13]  ; clk        ; 3.817 ;      ; Rise       ; clk             ;
;  out[14]  ; clk        ; 3.691 ;      ; Rise       ; clk             ;
;  out[15]  ; clk        ; 3.873 ;      ; Rise       ; clk             ;
;  out[16]  ; clk        ; 3.680 ;      ; Rise       ; clk             ;
;  out[17]  ; clk        ; 3.776 ;      ; Rise       ; clk             ;
;  out[18]  ; clk        ; 3.762 ;      ; Rise       ; clk             ;
;  out[19]  ; clk        ; 3.675 ;      ; Rise       ; clk             ;
;  out[20]  ; clk        ; 3.622 ;      ; Rise       ; clk             ;
;  out[21]  ; clk        ; 3.769 ;      ; Rise       ; clk             ;
;  out[22]  ; clk        ; 3.594 ;      ; Rise       ; clk             ;
;  out[23]  ; clk        ; 3.641 ;      ; Rise       ; clk             ;
;  out[24]  ; clk        ; 3.634 ;      ; Rise       ; clk             ;
;  out[25]  ; clk        ; 3.714 ;      ; Rise       ; clk             ;
;  out[26]  ; clk        ; 3.701 ;      ; Rise       ; clk             ;
;  out[27]  ; clk        ; 3.775 ;      ; Rise       ; clk             ;
;  out[28]  ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  out[29]  ; clk        ; 3.766 ;      ; Rise       ; clk             ;
;  out[30]  ; clk        ; 3.645 ;      ; Rise       ; clk             ;
;  out[31]  ; clk        ; 3.606 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; out[*]    ; clk        ; 3.594 ;      ; Rise       ; clk             ;
;  out[0]   ; clk        ; 3.835 ;      ; Rise       ; clk             ;
;  out[1]   ; clk        ; 3.616 ;      ; Rise       ; clk             ;
;  out[2]   ; clk        ; 3.828 ;      ; Rise       ; clk             ;
;  out[3]   ; clk        ; 3.695 ;      ; Rise       ; clk             ;
;  out[4]   ; clk        ; 3.596 ;      ; Rise       ; clk             ;
;  out[5]   ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  out[6]   ; clk        ; 3.695 ;      ; Rise       ; clk             ;
;  out[7]   ; clk        ; 3.594 ;      ; Rise       ; clk             ;
;  out[8]   ; clk        ; 3.694 ;      ; Rise       ; clk             ;
;  out[9]   ; clk        ; 3.692 ;      ; Rise       ; clk             ;
;  out[10]  ; clk        ; 3.614 ;      ; Rise       ; clk             ;
;  out[11]  ; clk        ; 3.726 ;      ; Rise       ; clk             ;
;  out[12]  ; clk        ; 3.602 ;      ; Rise       ; clk             ;
;  out[13]  ; clk        ; 3.817 ;      ; Rise       ; clk             ;
;  out[14]  ; clk        ; 3.691 ;      ; Rise       ; clk             ;
;  out[15]  ; clk        ; 3.873 ;      ; Rise       ; clk             ;
;  out[16]  ; clk        ; 3.680 ;      ; Rise       ; clk             ;
;  out[17]  ; clk        ; 3.776 ;      ; Rise       ; clk             ;
;  out[18]  ; clk        ; 3.762 ;      ; Rise       ; clk             ;
;  out[19]  ; clk        ; 3.675 ;      ; Rise       ; clk             ;
;  out[20]  ; clk        ; 3.622 ;      ; Rise       ; clk             ;
;  out[21]  ; clk        ; 3.769 ;      ; Rise       ; clk             ;
;  out[22]  ; clk        ; 3.594 ;      ; Rise       ; clk             ;
;  out[23]  ; clk        ; 3.641 ;      ; Rise       ; clk             ;
;  out[24]  ; clk        ; 3.634 ;      ; Rise       ; clk             ;
;  out[25]  ; clk        ; 3.714 ;      ; Rise       ; clk             ;
;  out[26]  ; clk        ; 3.701 ;      ; Rise       ; clk             ;
;  out[27]  ; clk        ; 3.775 ;      ; Rise       ; clk             ;
;  out[28]  ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  out[29]  ; clk        ; 3.766 ;      ; Rise       ; clk             ;
;  out[30]  ; clk        ; 3.645 ;      ; Rise       ; clk             ;
;  out[31]  ; clk        ; 3.606 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; out[*]    ; clk        ; 3.594     ;           ; Rise       ; clk             ;
;  out[0]   ; clk        ; 3.835     ;           ; Rise       ; clk             ;
;  out[1]   ; clk        ; 3.616     ;           ; Rise       ; clk             ;
;  out[2]   ; clk        ; 3.828     ;           ; Rise       ; clk             ;
;  out[3]   ; clk        ; 3.695     ;           ; Rise       ; clk             ;
;  out[4]   ; clk        ; 3.596     ;           ; Rise       ; clk             ;
;  out[5]   ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  out[6]   ; clk        ; 3.695     ;           ; Rise       ; clk             ;
;  out[7]   ; clk        ; 3.594     ;           ; Rise       ; clk             ;
;  out[8]   ; clk        ; 3.694     ;           ; Rise       ; clk             ;
;  out[9]   ; clk        ; 3.692     ;           ; Rise       ; clk             ;
;  out[10]  ; clk        ; 3.614     ;           ; Rise       ; clk             ;
;  out[11]  ; clk        ; 3.726     ;           ; Rise       ; clk             ;
;  out[12]  ; clk        ; 3.602     ;           ; Rise       ; clk             ;
;  out[13]  ; clk        ; 3.817     ;           ; Rise       ; clk             ;
;  out[14]  ; clk        ; 3.691     ;           ; Rise       ; clk             ;
;  out[15]  ; clk        ; 3.873     ;           ; Rise       ; clk             ;
;  out[16]  ; clk        ; 3.680     ;           ; Rise       ; clk             ;
;  out[17]  ; clk        ; 3.776     ;           ; Rise       ; clk             ;
;  out[18]  ; clk        ; 3.762     ;           ; Rise       ; clk             ;
;  out[19]  ; clk        ; 3.675     ;           ; Rise       ; clk             ;
;  out[20]  ; clk        ; 3.622     ;           ; Rise       ; clk             ;
;  out[21]  ; clk        ; 3.769     ;           ; Rise       ; clk             ;
;  out[22]  ; clk        ; 3.594     ;           ; Rise       ; clk             ;
;  out[23]  ; clk        ; 3.641     ;           ; Rise       ; clk             ;
;  out[24]  ; clk        ; 3.634     ;           ; Rise       ; clk             ;
;  out[25]  ; clk        ; 3.714     ;           ; Rise       ; clk             ;
;  out[26]  ; clk        ; 3.701     ;           ; Rise       ; clk             ;
;  out[27]  ; clk        ; 3.775     ;           ; Rise       ; clk             ;
;  out[28]  ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  out[29]  ; clk        ; 3.766     ;           ; Rise       ; clk             ;
;  out[30]  ; clk        ; 3.645     ;           ; Rise       ; clk             ;
;  out[31]  ; clk        ; 3.606     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; out[*]    ; clk        ; 3.594     ;           ; Rise       ; clk             ;
;  out[0]   ; clk        ; 3.835     ;           ; Rise       ; clk             ;
;  out[1]   ; clk        ; 3.616     ;           ; Rise       ; clk             ;
;  out[2]   ; clk        ; 3.828     ;           ; Rise       ; clk             ;
;  out[3]   ; clk        ; 3.695     ;           ; Rise       ; clk             ;
;  out[4]   ; clk        ; 3.596     ;           ; Rise       ; clk             ;
;  out[5]   ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  out[6]   ; clk        ; 3.695     ;           ; Rise       ; clk             ;
;  out[7]   ; clk        ; 3.594     ;           ; Rise       ; clk             ;
;  out[8]   ; clk        ; 3.694     ;           ; Rise       ; clk             ;
;  out[9]   ; clk        ; 3.692     ;           ; Rise       ; clk             ;
;  out[10]  ; clk        ; 3.614     ;           ; Rise       ; clk             ;
;  out[11]  ; clk        ; 3.726     ;           ; Rise       ; clk             ;
;  out[12]  ; clk        ; 3.602     ;           ; Rise       ; clk             ;
;  out[13]  ; clk        ; 3.817     ;           ; Rise       ; clk             ;
;  out[14]  ; clk        ; 3.691     ;           ; Rise       ; clk             ;
;  out[15]  ; clk        ; 3.873     ;           ; Rise       ; clk             ;
;  out[16]  ; clk        ; 3.680     ;           ; Rise       ; clk             ;
;  out[17]  ; clk        ; 3.776     ;           ; Rise       ; clk             ;
;  out[18]  ; clk        ; 3.762     ;           ; Rise       ; clk             ;
;  out[19]  ; clk        ; 3.675     ;           ; Rise       ; clk             ;
;  out[20]  ; clk        ; 3.622     ;           ; Rise       ; clk             ;
;  out[21]  ; clk        ; 3.769     ;           ; Rise       ; clk             ;
;  out[22]  ; clk        ; 3.594     ;           ; Rise       ; clk             ;
;  out[23]  ; clk        ; 3.641     ;           ; Rise       ; clk             ;
;  out[24]  ; clk        ; 3.634     ;           ; Rise       ; clk             ;
;  out[25]  ; clk        ; 3.714     ;           ; Rise       ; clk             ;
;  out[26]  ; clk        ; 3.701     ;           ; Rise       ; clk             ;
;  out[27]  ; clk        ; 3.775     ;           ; Rise       ; clk             ;
;  out[28]  ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  out[29]  ; clk        ; 3.766     ;           ; Rise       ; clk             ;
;  out[30]  ; clk        ; 3.645     ;           ; Rise       ; clk             ;
;  out[31]  ; clk        ; 3.606     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.132   ; 0.286 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -3.132   ; 0.286 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -242.758 ; 0.0   ; 0.0      ; 0.0     ; -282.43             ;
;  clk             ; -242.758 ; 0.000 ; N/A      ; N/A     ; -282.430            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 3.464 ; 3.464 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 3.972 ; 3.972 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 4.010 ; 4.010 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 3.498 ; 3.498 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 3.959 ; 3.959 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 3.686 ; 3.686 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 3.569 ; 3.569 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 3.915 ; 3.915 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 3.506 ; 3.506 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 3.974 ; 3.974 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 3.433 ; 3.433 ; Rise       ; clk             ;
; pop          ; clk        ; 5.333 ; 5.333 ; Rise       ; clk             ;
; push         ; clk        ; 6.465 ; 6.465 ; Rise       ; clk             ;
; rst          ; clk        ; 5.764 ; 5.764 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -1.844 ; -1.844 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.739 ; -1.739 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -1.963 ; -1.963 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.973 ; -1.973 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.862 ; -1.862 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -2.004 ; -2.004 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.976 ; -1.976 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -1.972 ; -1.972 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.799 ; -1.799 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -1.932 ; -1.932 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -1.751 ; -1.751 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -1.733 ; -1.733 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -1.956 ; -1.956 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -1.845 ; -1.845 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -1.796 ; -1.796 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -1.932 ; -1.932 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -1.745 ; -1.745 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -1.776 ; -1.776 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -1.956 ; -1.956 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -1.797 ; -1.797 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -1.961 ; -1.961 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
; pop          ; clk        ; -1.983 ; -1.983 ; Rise       ; clk             ;
; push         ; clk        ; -2.331 ; -2.331 ; Rise       ; clk             ;
; rst          ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out[*]    ; clk        ; 10.381 ; 10.381 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 10.106 ; 10.106 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 9.865  ; 9.865  ; Rise       ; clk             ;
;  out[2]   ; clk        ; 10.381 ; 10.381 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 9.892  ; 9.892  ; Rise       ; clk             ;
;  out[4]   ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
;  out[5]   ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
;  out[6]   ; clk        ; 10.094 ; 10.094 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  out[8]   ; clk        ; 10.046 ; 10.046 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 10.092 ; 10.092 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  out[11]  ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  out[12]  ; clk        ; 9.639  ; 9.639  ; Rise       ; clk             ;
;  out[13]  ; clk        ; 10.301 ; 10.301 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 10.301 ; 10.301 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 9.616  ; 9.616  ; Rise       ; clk             ;
;  out[16]  ; clk        ; 9.822  ; 9.822  ; Rise       ; clk             ;
;  out[17]  ; clk        ; 9.619  ; 9.619  ; Rise       ; clk             ;
;  out[18]  ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
;  out[19]  ; clk        ; 9.837  ; 9.837  ; Rise       ; clk             ;
;  out[20]  ; clk        ; 9.599  ; 9.599  ; Rise       ; clk             ;
;  out[21]  ; clk        ; 9.389  ; 9.389  ; Rise       ; clk             ;
;  out[22]  ; clk        ; 9.835  ; 9.835  ; Rise       ; clk             ;
;  out[23]  ; clk        ; 9.386  ; 9.386  ; Rise       ; clk             ;
;  out[24]  ; clk        ; 9.703  ; 9.703  ; Rise       ; clk             ;
;  out[25]  ; clk        ; 9.911  ; 9.911  ; Rise       ; clk             ;
;  out[26]  ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  out[27]  ; clk        ; 9.415  ; 9.415  ; Rise       ; clk             ;
;  out[28]  ; clk        ; 9.853  ; 9.853  ; Rise       ; clk             ;
;  out[29]  ; clk        ; 9.608  ; 9.608  ; Rise       ; clk             ;
;  out[30]  ; clk        ; 9.388  ; 9.388  ; Rise       ; clk             ;
;  out[31]  ; clk        ; 9.767  ; 9.767  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out[*]    ; clk        ; 5.605 ; 5.605 ; Rise       ; clk             ;
;  out[0]   ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  out[1]   ; clk        ; 5.825 ; 5.825 ; Rise       ; clk             ;
;  out[2]   ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  out[3]   ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  out[4]   ; clk        ; 5.696 ; 5.696 ; Rise       ; clk             ;
;  out[5]   ; clk        ; 5.702 ; 5.702 ; Rise       ; clk             ;
;  out[6]   ; clk        ; 5.920 ; 5.920 ; Rise       ; clk             ;
;  out[7]   ; clk        ; 5.818 ; 5.818 ; Rise       ; clk             ;
;  out[8]   ; clk        ; 5.889 ; 5.889 ; Rise       ; clk             ;
;  out[9]   ; clk        ; 5.921 ; 5.921 ; Rise       ; clk             ;
;  out[10]  ; clk        ; 5.826 ; 5.826 ; Rise       ; clk             ;
;  out[11]  ; clk        ; 5.699 ; 5.699 ; Rise       ; clk             ;
;  out[12]  ; clk        ; 5.720 ; 5.720 ; Rise       ; clk             ;
;  out[13]  ; clk        ; 6.016 ; 6.016 ; Rise       ; clk             ;
;  out[14]  ; clk        ; 6.046 ; 6.046 ; Rise       ; clk             ;
;  out[15]  ; clk        ; 5.710 ; 5.710 ; Rise       ; clk             ;
;  out[16]  ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
;  out[17]  ; clk        ; 5.711 ; 5.711 ; Rise       ; clk             ;
;  out[18]  ; clk        ; 5.700 ; 5.700 ; Rise       ; clk             ;
;  out[19]  ; clk        ; 5.796 ; 5.796 ; Rise       ; clk             ;
;  out[20]  ; clk        ; 5.687 ; 5.687 ; Rise       ; clk             ;
;  out[21]  ; clk        ; 5.611 ; 5.611 ; Rise       ; clk             ;
;  out[22]  ; clk        ; 5.799 ; 5.799 ; Rise       ; clk             ;
;  out[23]  ; clk        ; 5.605 ; 5.605 ; Rise       ; clk             ;
;  out[24]  ; clk        ; 5.758 ; 5.758 ; Rise       ; clk             ;
;  out[25]  ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  out[26]  ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
;  out[27]  ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  out[28]  ; clk        ; 5.816 ; 5.816 ; Rise       ; clk             ;
;  out[29]  ; clk        ; 5.701 ; 5.701 ; Rise       ; clk             ;
;  out[30]  ; clk        ; 5.605 ; 5.605 ; Rise       ; clk             ;
;  out[31]  ; clk        ; 5.792 ; 5.792 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 662      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 662      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 202   ; 202  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 192   ; 192  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 14 14:53:25 2025
Info: Command: quartus_sta BT8 -c BT8
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BT8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.132
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.132      -242.758 clk 
Info (332146): Worst-case hold slack is 0.685
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.685         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -282.430 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -90.224 clk 
Info (332146): Worst-case hold slack is 0.286
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.286         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -282.430 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Mon Apr 14 14:53:26 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


