Classic Timing Analyzer report for status_reg
Sat Nov 09 12:23:30 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk_in'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                 ;
+------------------------------+-------+---------------+------------------------------------------------+------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From       ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.610 ns                                       ; abus_in[6] ; mem_reg[4]  ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.774 ns                                       ; mem_reg[6] ; dbus_out[6] ; clk_in     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.923 ns                                      ; abus_in[6] ; dbus_out[6] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.129 ns                                      ; c_in       ; mem_reg[0]  ; --         ; clk_in   ; 0            ;
; Clock Setup: 'clk_in'        ; N/A   ; None          ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; mem_reg[0] ; mem_reg[0]  ; clk_in     ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;            ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+------------+-------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_in'                                                                                                                                                                        ;
+-------+------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From       ; To         ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; mem_reg[2] ; mem_reg[2] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; mem_reg[1] ; mem_reg[1] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; mem_reg[0] ; mem_reg[0] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.396 ns                ;
+-------+------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------+
; tsu                                                                    ;
+-------+--------------+------------+------------+------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To         ; To Clock ;
+-------+--------------+------------+------------+------------+----------+
; N/A   ; None         ; 4.610 ns   ; abus_in[6] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.610 ns   ; abus_in[6] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.610 ns   ; abus_in[6] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.610 ns   ; abus_in[6] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.610 ns   ; abus_in[6] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.531 ns   ; abus_in[3] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.531 ns   ; abus_in[3] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.531 ns   ; abus_in[3] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.531 ns   ; abus_in[3] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.531 ns   ; abus_in[3] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.408 ns   ; abus_in[6] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.407 ns   ; abus_in[6] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.329 ns   ; abus_in[3] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.328 ns   ; abus_in[3] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.313 ns   ; abus_in[6] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.234 ns   ; abus_in[3] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.009 ns   ; abus_in[0] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.009 ns   ; abus_in[0] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.009 ns   ; abus_in[0] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.009 ns   ; abus_in[0] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.009 ns   ; abus_in[0] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.950 ns   ; abus_in[4] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.950 ns   ; abus_in[4] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.950 ns   ; abus_in[4] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.950 ns   ; abus_in[4] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.950 ns   ; abus_in[4] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.855 ns   ; abus_in[1] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.855 ns   ; abus_in[1] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.855 ns   ; abus_in[1] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.855 ns   ; abus_in[1] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.855 ns   ; abus_in[1] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.847 ns   ; abus_in[2] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.847 ns   ; abus_in[2] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.847 ns   ; abus_in[2] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.847 ns   ; abus_in[2] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.847 ns   ; abus_in[2] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.807 ns   ; abus_in[0] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.806 ns   ; abus_in[0] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.775 ns   ; abus_in[7] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.775 ns   ; abus_in[7] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.775 ns   ; abus_in[7] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.775 ns   ; abus_in[7] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.775 ns   ; abus_in[7] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.748 ns   ; abus_in[4] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.747 ns   ; abus_in[4] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.712 ns   ; abus_in[0] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.653 ns   ; abus_in[4] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.653 ns   ; abus_in[1] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.652 ns   ; abus_in[1] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.645 ns   ; abus_in[2] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.644 ns   ; abus_in[2] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.573 ns   ; abus_in[7] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.572 ns   ; abus_in[7] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.558 ns   ; abus_in[1] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.550 ns   ; abus_in[2] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.532 ns   ; wr_en      ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.532 ns   ; wr_en      ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.532 ns   ; wr_en      ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.532 ns   ; wr_en      ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.532 ns   ; wr_en      ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.494 ns   ; dc_in      ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.478 ns   ; abus_in[7] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.475 ns   ; abus_in[8] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.475 ns   ; abus_in[8] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.475 ns   ; abus_in[8] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.475 ns   ; abus_in[8] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.475 ns   ; abus_in[8] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.422 ns   ; abus_in[5] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.422 ns   ; abus_in[5] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.422 ns   ; abus_in[5] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.422 ns   ; abus_in[5] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.422 ns   ; abus_in[5] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.374 ns   ; dbus_in[3] ; mem_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.330 ns   ; wr_en      ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.329 ns   ; wr_en      ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.273 ns   ; abus_in[8] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.272 ns   ; abus_in[8] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.235 ns   ; wr_en      ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.220 ns   ; abus_in[5] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.219 ns   ; abus_in[5] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.178 ns   ; abus_in[8] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.125 ns   ; abus_in[5] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.077 ns   ; dbus_in[0] ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 2.970 ns   ; z_in       ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 2.951 ns   ; dbus_in[1] ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 2.834 ns   ; z_wr_en    ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 2.698 ns   ; dbus_in[2] ; mem_reg[2] ; clk_in   ;
; N/A   ; None         ; 2.671 ns   ; dbus_in[7] ; mem_reg[7] ; clk_in   ;
; N/A   ; None         ; 2.660 ns   ; c_wr_en    ; mem_reg[0] ; clk_in   ;
; N/A   ; None         ; 2.569 ns   ; dbus_in[4] ; mem_reg[4] ; clk_in   ;
; N/A   ; None         ; 2.566 ns   ; dbus_in[6] ; mem_reg[6] ; clk_in   ;
; N/A   ; None         ; 2.563 ns   ; dc_wr_en   ; mem_reg[1] ; clk_in   ;
; N/A   ; None         ; 2.505 ns   ; dbus_in[5] ; mem_reg[5] ; clk_in   ;
; N/A   ; None         ; 2.368 ns   ; c_in       ; mem_reg[0] ; clk_in   ;
+-------+--------------+------------+------------+------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To          ; From Clock ;
+-------+--------------+------------+------------+-------------+------------+
; N/A   ; None         ; 7.774 ns   ; mem_reg[6] ; dbus_out[6] ; clk_in     ;
; N/A   ; None         ; 7.504 ns   ; mem_reg[7] ; irp_out     ; clk_in     ;
; N/A   ; None         ; 7.193 ns   ; mem_reg[3] ; dbus_out[3] ; clk_in     ;
; N/A   ; None         ; 6.926 ns   ; mem_reg[1] ; dbus_out[1] ; clk_in     ;
; N/A   ; None         ; 6.916 ns   ; mem_reg[1] ; dc_out      ; clk_in     ;
; N/A   ; None         ; 6.890 ns   ; mem_reg[7] ; dbus_out[7] ; clk_in     ;
; N/A   ; None         ; 6.874 ns   ; mem_reg[6] ; rp_out[1]   ; clk_in     ;
; N/A   ; None         ; 6.265 ns   ; mem_reg[0] ; dbus_out[0] ; clk_in     ;
; N/A   ; None         ; 5.613 ns   ; mem_reg[4] ; dbus_out[4] ; clk_in     ;
; N/A   ; None         ; 5.610 ns   ; mem_reg[2] ; dbus_out[2] ; clk_in     ;
; N/A   ; None         ; 5.600 ns   ; mem_reg[2] ; z_out       ; clk_in     ;
; N/A   ; None         ; 5.446 ns   ; mem_reg[5] ; dbus_out[5] ; clk_in     ;
; N/A   ; None         ; 5.313 ns   ; mem_reg[0] ; c_out       ; clk_in     ;
; N/A   ; None         ; 5.238 ns   ; mem_reg[5] ; rp_out[0]   ; clk_in     ;
+-------+--------------+------------+------------+-------------+------------+


+------------------------------------------------------------------------+
; tpd                                                                    ;
+-------+-------------------+-----------------+------------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To          ;
+-------+-------------------+-----------------+------------+-------------+
; N/A   ; None              ; 10.923 ns       ; abus_in[6] ; dbus_out[6] ;
; N/A   ; None              ; 10.842 ns       ; abus_in[3] ; dbus_out[6] ;
; N/A   ; None              ; 10.745 ns       ; abus_in[6] ; dbus_out[3] ;
; N/A   ; None              ; 10.745 ns       ; abus_in[6] ; dbus_out[1] ;
; N/A   ; None              ; 10.691 ns       ; abus_in[6] ; dbus_out[7] ;
; N/A   ; None              ; 10.664 ns       ; abus_in[3] ; dbus_out[3] ;
; N/A   ; None              ; 10.664 ns       ; abus_in[3] ; dbus_out[1] ;
; N/A   ; None              ; 10.610 ns       ; abus_in[3] ; dbus_out[7] ;
; N/A   ; None              ; 10.320 ns       ; abus_in[0] ; dbus_out[6] ;
; N/A   ; None              ; 10.261 ns       ; abus_in[4] ; dbus_out[6] ;
; N/A   ; None              ; 10.258 ns       ; rd_en      ; dbus_out[6] ;
; N/A   ; None              ; 10.166 ns       ; abus_in[1] ; dbus_out[6] ;
; N/A   ; None              ; 10.158 ns       ; abus_in[2] ; dbus_out[6] ;
; N/A   ; None              ; 10.142 ns       ; abus_in[0] ; dbus_out[3] ;
; N/A   ; None              ; 10.142 ns       ; abus_in[0] ; dbus_out[1] ;
; N/A   ; None              ; 10.088 ns       ; abus_in[0] ; dbus_out[7] ;
; N/A   ; None              ; 10.088 ns       ; abus_in[7] ; dbus_out[6] ;
; N/A   ; None              ; 10.083 ns       ; abus_in[4] ; dbus_out[3] ;
; N/A   ; None              ; 10.083 ns       ; abus_in[4] ; dbus_out[1] ;
; N/A   ; None              ; 10.080 ns       ; rd_en      ; dbus_out[3] ;
; N/A   ; None              ; 10.080 ns       ; rd_en      ; dbus_out[1] ;
; N/A   ; None              ; 10.029 ns       ; abus_in[4] ; dbus_out[7] ;
; N/A   ; None              ; 10.026 ns       ; rd_en      ; dbus_out[7] ;
; N/A   ; None              ; 9.988 ns        ; abus_in[1] ; dbus_out[3] ;
; N/A   ; None              ; 9.988 ns        ; abus_in[1] ; dbus_out[1] ;
; N/A   ; None              ; 9.980 ns        ; abus_in[2] ; dbus_out[3] ;
; N/A   ; None              ; 9.980 ns        ; abus_in[2] ; dbus_out[1] ;
; N/A   ; None              ; 9.934 ns        ; abus_in[1] ; dbus_out[7] ;
; N/A   ; None              ; 9.926 ns        ; abus_in[2] ; dbus_out[7] ;
; N/A   ; None              ; 9.910 ns        ; abus_in[7] ; dbus_out[3] ;
; N/A   ; None              ; 9.910 ns        ; abus_in[7] ; dbus_out[1] ;
; N/A   ; None              ; 9.856 ns        ; abus_in[7] ; dbus_out[7] ;
; N/A   ; None              ; 9.788 ns        ; abus_in[8] ; dbus_out[6] ;
; N/A   ; None              ; 9.735 ns        ; abus_in[5] ; dbus_out[6] ;
; N/A   ; None              ; 9.610 ns        ; abus_in[8] ; dbus_out[3] ;
; N/A   ; None              ; 9.610 ns        ; abus_in[8] ; dbus_out[1] ;
; N/A   ; None              ; 9.570 ns        ; abus_in[6] ; dbus_out[0] ;
; N/A   ; None              ; 9.557 ns        ; abus_in[5] ; dbus_out[3] ;
; N/A   ; None              ; 9.557 ns        ; abus_in[5] ; dbus_out[1] ;
; N/A   ; None              ; 9.556 ns        ; abus_in[8] ; dbus_out[7] ;
; N/A   ; None              ; 9.503 ns        ; abus_in[5] ; dbus_out[7] ;
; N/A   ; None              ; 9.489 ns        ; abus_in[3] ; dbus_out[0] ;
; N/A   ; None              ; 8.967 ns        ; abus_in[0] ; dbus_out[0] ;
; N/A   ; None              ; 8.954 ns        ; abus_in[6] ; dbus_out[2] ;
; N/A   ; None              ; 8.944 ns        ; abus_in[6] ; dbus_out[4] ;
; N/A   ; None              ; 8.917 ns        ; abus_in[6] ; dbus_out[5] ;
; N/A   ; None              ; 8.908 ns        ; abus_in[4] ; dbus_out[0] ;
; N/A   ; None              ; 8.905 ns        ; rd_en      ; dbus_out[0] ;
; N/A   ; None              ; 8.873 ns        ; abus_in[3] ; dbus_out[2] ;
; N/A   ; None              ; 8.863 ns        ; abus_in[3] ; dbus_out[4] ;
; N/A   ; None              ; 8.836 ns        ; abus_in[3] ; dbus_out[5] ;
; N/A   ; None              ; 8.813 ns        ; abus_in[1] ; dbus_out[0] ;
; N/A   ; None              ; 8.805 ns        ; abus_in[2] ; dbus_out[0] ;
; N/A   ; None              ; 8.735 ns        ; abus_in[7] ; dbus_out[0] ;
; N/A   ; None              ; 8.435 ns        ; abus_in[8] ; dbus_out[0] ;
; N/A   ; None              ; 8.382 ns        ; abus_in[5] ; dbus_out[0] ;
; N/A   ; None              ; 8.351 ns        ; abus_in[0] ; dbus_out[2] ;
; N/A   ; None              ; 8.341 ns        ; abus_in[0] ; dbus_out[4] ;
; N/A   ; None              ; 8.314 ns        ; abus_in[0] ; dbus_out[5] ;
; N/A   ; None              ; 8.292 ns        ; abus_in[4] ; dbus_out[2] ;
; N/A   ; None              ; 8.289 ns        ; rd_en      ; dbus_out[2] ;
; N/A   ; None              ; 8.282 ns        ; abus_in[4] ; dbus_out[4] ;
; N/A   ; None              ; 8.279 ns        ; rd_en      ; dbus_out[4] ;
; N/A   ; None              ; 8.255 ns        ; abus_in[4] ; dbus_out[5] ;
; N/A   ; None              ; 8.252 ns        ; rd_en      ; dbus_out[5] ;
; N/A   ; None              ; 8.197 ns        ; abus_in[1] ; dbus_out[2] ;
; N/A   ; None              ; 8.189 ns        ; abus_in[2] ; dbus_out[2] ;
; N/A   ; None              ; 8.187 ns        ; abus_in[1] ; dbus_out[4] ;
; N/A   ; None              ; 8.179 ns        ; abus_in[2] ; dbus_out[4] ;
; N/A   ; None              ; 8.160 ns        ; abus_in[1] ; dbus_out[5] ;
; N/A   ; None              ; 8.152 ns        ; abus_in[2] ; dbus_out[5] ;
; N/A   ; None              ; 8.119 ns        ; abus_in[7] ; dbus_out[2] ;
; N/A   ; None              ; 8.109 ns        ; abus_in[7] ; dbus_out[4] ;
; N/A   ; None              ; 8.082 ns        ; abus_in[7] ; dbus_out[5] ;
; N/A   ; None              ; 7.819 ns        ; abus_in[8] ; dbus_out[2] ;
; N/A   ; None              ; 7.809 ns        ; abus_in[8] ; dbus_out[4] ;
; N/A   ; None              ; 7.782 ns        ; abus_in[8] ; dbus_out[5] ;
; N/A   ; None              ; 7.766 ns        ; abus_in[5] ; dbus_out[2] ;
; N/A   ; None              ; 7.756 ns        ; abus_in[5] ; dbus_out[4] ;
; N/A   ; None              ; 7.729 ns        ; abus_in[5] ; dbus_out[5] ;
+-------+-------------------+-----------------+------------+-------------+


+------------------------------------------------------------------------------+
; th                                                                           ;
+---------------+-------------+-----------+------------+------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To         ; To Clock ;
+---------------+-------------+-----------+------------+------------+----------+
; N/A           ; None        ; -2.129 ns ; c_in       ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -2.266 ns ; dbus_in[5] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -2.324 ns ; dc_wr_en   ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -2.327 ns ; dbus_in[6] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -2.330 ns ; dbus_in[4] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -2.421 ns ; c_wr_en    ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -2.432 ns ; dbus_in[7] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -2.459 ns ; dbus_in[2] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -2.595 ns ; z_wr_en    ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -2.712 ns ; dbus_in[1] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -2.731 ns ; z_in       ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -2.838 ns ; dbus_in[0] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -2.886 ns ; abus_in[5] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -2.939 ns ; abus_in[8] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -2.980 ns ; abus_in[5] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -2.981 ns ; abus_in[5] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -2.996 ns ; wr_en      ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.033 ns ; abus_in[8] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.034 ns ; abus_in[8] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.090 ns ; wr_en      ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.091 ns ; wr_en      ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.135 ns ; dbus_in[3] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.183 ns ; abus_in[5] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.183 ns ; abus_in[5] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.183 ns ; abus_in[5] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.183 ns ; abus_in[5] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.183 ns ; abus_in[5] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.236 ns ; abus_in[8] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.236 ns ; abus_in[8] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.236 ns ; abus_in[8] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.236 ns ; abus_in[8] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.236 ns ; abus_in[8] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.239 ns ; abus_in[7] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.255 ns ; dc_in      ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.293 ns ; wr_en      ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.293 ns ; wr_en      ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.293 ns ; wr_en      ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.293 ns ; wr_en      ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.293 ns ; wr_en      ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.311 ns ; abus_in[2] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.319 ns ; abus_in[1] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.333 ns ; abus_in[7] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.334 ns ; abus_in[7] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.405 ns ; abus_in[2] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.406 ns ; abus_in[2] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.413 ns ; abus_in[1] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.414 ns ; abus_in[4] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.414 ns ; abus_in[1] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.473 ns ; abus_in[0] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.508 ns ; abus_in[4] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.509 ns ; abus_in[4] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.536 ns ; abus_in[7] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.536 ns ; abus_in[7] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.536 ns ; abus_in[7] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.536 ns ; abus_in[7] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.536 ns ; abus_in[7] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.567 ns ; abus_in[0] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.568 ns ; abus_in[0] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.608 ns ; abus_in[2] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.608 ns ; abus_in[2] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.608 ns ; abus_in[2] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.608 ns ; abus_in[2] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.608 ns ; abus_in[2] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.616 ns ; abus_in[1] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.616 ns ; abus_in[1] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.616 ns ; abus_in[1] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.616 ns ; abus_in[1] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.616 ns ; abus_in[1] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.711 ns ; abus_in[4] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.711 ns ; abus_in[4] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.711 ns ; abus_in[4] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.711 ns ; abus_in[4] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.711 ns ; abus_in[4] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.770 ns ; abus_in[0] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.770 ns ; abus_in[0] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.770 ns ; abus_in[0] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.770 ns ; abus_in[0] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.770 ns ; abus_in[0] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.995 ns ; abus_in[3] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.074 ns ; abus_in[6] ; mem_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.089 ns ; abus_in[3] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.090 ns ; abus_in[3] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.168 ns ; abus_in[6] ; mem_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.169 ns ; abus_in[6] ; mem_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.292 ns ; abus_in[3] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.292 ns ; abus_in[3] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.292 ns ; abus_in[3] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.292 ns ; abus_in[3] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.292 ns ; abus_in[3] ; mem_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.371 ns ; abus_in[6] ; mem_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.371 ns ; abus_in[6] ; mem_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.371 ns ; abus_in[6] ; mem_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.371 ns ; abus_in[6] ; mem_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.371 ns ; abus_in[6] ; mem_reg[4] ; clk_in   ;
+---------------+-------------+-----------+------------+------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Nov 09 12:23:30 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off status_reg -c status_reg --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: Clock "clk_in" Internal fmax is restricted to 500.0 MHz between source register "mem_reg[2]" and destination register "mem_reg[2]"
    Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 0.396 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X29_Y26_N1; Fanout = 3; REG Node = 'mem_reg[2]'
            Info: 2: + IC(0.000 ns) + CELL(0.241 ns) = 0.241 ns; Loc. = LCCOMB_X29_Y26_N0; Fanout = 1; COMB Node = 'mem_reg~0'
            Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 0.396 ns; Loc. = LCFF_X29_Y26_N1; Fanout = 3; REG Node = 'mem_reg[2]'
            Info: Total cell delay = 0.396 ns ( 100.00 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk_in" to destination register is 2.488 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk_in'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
                Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X29_Y26_N1; Fanout = 3; REG Node = 'mem_reg[2]'
                Info: Total cell delay = 1.472 ns ( 59.16 % )
                Info: Total interconnect delay = 1.016 ns ( 40.84 % )
            Info: - Longest clock path from clock "clk_in" to source register is 2.488 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk_in'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
                Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X29_Y26_N1; Fanout = 3; REG Node = 'mem_reg[2]'
                Info: Total cell delay = 1.472 ns ( 59.16 % )
                Info: Total interconnect delay = 1.016 ns ( 40.84 % )
        Info: + Micro clock to output delay of source is 0.094 ns
        Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "mem_reg[7]" (data pin = "abus_in[6]", clock pin = "clk_in") is 4.610 ns
    Info: + Longest pin to register delay is 7.008 ns
        Info: 1: + IC(0.000 ns) + CELL(0.847 ns) = 0.847 ns; Loc. = PIN_Y8; Fanout = 2; PIN Node = 'abus_in[6]'
        Info: 2: + IC(4.824 ns) + CELL(0.357 ns) = 6.028 ns; Loc. = LCCOMB_X29_Y26_N4; Fanout = 8; COMB Node = 'process_0~0'
        Info: 3: + IC(0.234 ns) + CELL(0.746 ns) = 7.008 ns; Loc. = LCFF_X29_Y26_N3; Fanout = 2; REG Node = 'mem_reg[7]'
        Info: Total cell delay = 1.950 ns ( 27.83 % )
        Info: Total interconnect delay = 5.058 ns ( 72.17 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.488 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X29_Y26_N3; Fanout = 2; REG Node = 'mem_reg[7]'
        Info: Total cell delay = 1.472 ns ( 59.16 % )
        Info: Total interconnect delay = 1.016 ns ( 40.84 % )
Info: tco from clock "clk_in" to destination pin "dbus_out[6]" through register "mem_reg[6]" is 7.774 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.488 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X29_Y26_N23; Fanout = 2; REG Node = 'mem_reg[6]'
        Info: Total cell delay = 1.472 ns ( 59.16 % )
        Info: Total interconnect delay = 1.016 ns ( 40.84 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 5.192 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X29_Y26_N23; Fanout = 2; REG Node = 'mem_reg[6]'
        Info: 2: + IC(3.240 ns) + CELL(1.952 ns) = 5.192 ns; Loc. = PIN_W12; Fanout = 0; PIN Node = 'dbus_out[6]'
        Info: Total cell delay = 1.952 ns ( 37.60 % )
        Info: Total interconnect delay = 3.240 ns ( 62.40 % )
Info: Longest tpd from source pin "abus_in[6]" to destination pin "dbus_out[6]" is 10.923 ns
    Info: 1: + IC(0.000 ns) + CELL(0.847 ns) = 0.847 ns; Loc. = PIN_Y8; Fanout = 2; PIN Node = 'abus_in[6]'
    Info: 2: + IC(4.824 ns) + CELL(0.357 ns) = 6.028 ns; Loc. = LCCOMB_X29_Y26_N6; Fanout = 8; COMB Node = 'dbus_out~8'
    Info: 3: + IC(2.953 ns) + CELL(1.942 ns) = 10.923 ns; Loc. = PIN_W12; Fanout = 0; PIN Node = 'dbus_out[6]'
    Info: Total cell delay = 3.146 ns ( 28.80 % )
    Info: Total interconnect delay = 7.777 ns ( 71.20 % )
Info: th for register "mem_reg[0]" (data pin = "c_in", clock pin = "clk_in") is -2.129 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.488 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X29_Y26_N31; Fanout = 3; REG Node = 'mem_reg[0]'
        Info: Total cell delay = 1.472 ns ( 59.16 % )
        Info: Total interconnect delay = 1.016 ns ( 40.84 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 4.766 ns
        Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_B6; Fanout = 1; PIN Node = 'c_in'
        Info: 2: + IC(3.701 ns) + CELL(0.053 ns) = 4.611 ns; Loc. = LCCOMB_X29_Y26_N30; Fanout = 1; COMB Node = 'mem_reg~2'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 4.766 ns; Loc. = LCFF_X29_Y26_N31; Fanout = 3; REG Node = 'mem_reg[0]'
        Info: Total cell delay = 1.065 ns ( 22.35 % )
        Info: Total interconnect delay = 3.701 ns ( 77.65 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 88 megabytes
    Info: Processing ended: Sat Nov 09 12:23:30 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


