Fitter report for TimeMachine
Thu Sep 05 16:47:46 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Resource Usage Summary
  5. Input Pins
  6. Output Pins
  7. Bidir Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Control Signals
 13. Global & Other Fast Signals
 14. Non-Global High Fan-Out Signals
 15. Parallel Expander
 16. Fitter Device Options
 17. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Failed - Thu Sep 05 16:47:46 2019               ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; TimeMachine                                     ;
; Top-level Entity Name     ; TimeMachine                                     ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-15                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 84 / 128 ( 66 % )                               ;
; Total pins                ; 68 / 68 ( 100 % )                               ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Fitter Effort                                                              ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 84 / 128 ( 66 % ) ;
; Registers                    ; 38 / 128 ( 30 % ) ;
; Number of pterms used        ; 193               ;
; I/O pins                     ; 68 / 68 ( 100 % ) ;
;     -- Clock pins            ; 0 / 2 ( 0 % )     ;
;     -- Dedicated input pins  ; 0 / 2 ( 0 % )     ;
;                              ;                   ;
; Global signals               ; 2                 ;
; Shareable expanders          ; 0 / 128 ( 0 % )   ;
; Parallel expanders           ; 1 / 120 ( < 1 % ) ;
; Cells using turbo bit        ; 84 / 128 ( 66 % ) ;
; Maximum fan-out              ; 38                ;
; Highest non-global fan-out   ; 37                ;
; Total fan-out                ; 616               ;
; Average fan-out              ; 4.05              ;
+------------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                      ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name       ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; A[0]       ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[10]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[11]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[12]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[13]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[14]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[15]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[1]       ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[2]       ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[3]       ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[4]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[5]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[6]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[7]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[8]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[9]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C7M        ; Unassigned ; --       ; 38                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; PHI1in     ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RAMROMCSgb ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nDEVSEL    ; Unassigned ; --       ; 22                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nIOSEL     ; Unassigned ; --       ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nIOSTRB    ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nRES       ; Unassigned ; --       ; 38                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; nWE        ; Unassigned ; --       ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                  ;
+-----------+------------+----------+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin #      ; I/O Bank ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+------------+----------+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; RAMCS     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[0]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[10]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[11]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[12]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[13]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[14]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[15]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[16]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[17]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[18]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[19]    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[1]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[2]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[3]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[4]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[5]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[6]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[7]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[8]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RA[9]     ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; nINH      ; Unassigned ; --       ; no              ; no             ; yes        ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; nRAMROMCS ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nROMCS    ; Unassigned ; --       ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+------------+----------+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                      ;
+-------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; Name  ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; D[0]  ; Unassigned ; --       ; 5                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[1]  ; Unassigned ; --       ; 5                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[2]  ; Unassigned ; --       ; 5                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[3]  ; Unassigned ; --       ; 5                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[4]  ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[5]  ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[6]  ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[7]  ; Unassigned ; --       ; 5                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; RD[0] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~1               ; -                   ;
; RD[1] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~1               ; -                   ;
; RD[2] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~1               ; -                   ;
; RD[3] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~1               ; -                   ;
; RD[4] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~1               ; -                   ;
; RD[5] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~1               ; -                   ;
; RD[6] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~1               ; -                   ;
; RD[7] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~1               ; -                   ;
+-------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------+
; I/O Bank Usage                                  ;
+----------+-------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+-------+---------------+--------------+
; Unknown  ; 68    ; --            ;              ;
+----------+-------+---------------+--------------+


+------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                     ;
+----------+------------+----------+----------------+-------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.  ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+-------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;       ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;       ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 5        ; 4          ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 6        ; 5          ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 7        ; 6          ; --       ; GND            ; gnd   ;              ;         ;                 ;
; 8        ; 7          ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 9        ; 8          ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 10       ; 9          ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 11       ; 10         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 12       ; 11         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 15       ; 14         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 18       ; 17         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 19       ; 18         ; --       ; GND            ; gnd   ;              ;         ;                 ;
; 20       ; 19         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 21       ; 20         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 22       ; 21         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 23       ; 22         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 24       ; 23         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 25       ; 24         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 26       ; 25         ; --       ; VCCIO          ; power ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 28       ; 27         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 29       ; 28         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 30       ; 29         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 31       ; 30         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 32       ; 31         ; --       ; GND            ; gnd   ;              ;         ;                 ;
; 33       ; 32         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 34       ; 33         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 35       ; 34         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 36       ; 35         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 37       ; 36         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 38       ; 37         ; --       ; VCCIO          ; power ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 40       ; 39         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 41       ; 40         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 42       ; 41         ; --       ; GND            ; gnd   ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 45       ; 44         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 46       ; 45         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 47       ; 46         ; --       ; GND            ; gnd   ;              ;         ;                 ;
; 48       ; 47         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 49       ; 48         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 50       ; 49         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 51       ; 50         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 52       ; 51         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 53       ; 52         ; --       ; VCCIO          ; power ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 55       ; 54         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 56       ; 55         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 57       ; 56         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 58       ; 57         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd   ;              ;         ;                 ;
; 60       ; 59         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 61       ; 60         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 62       ; 61         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 63       ; 62         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 68       ; 67         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 71       ; 70         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 72       ; 71         ; --       ; GND            ; gnd   ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 80       ; 79         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 81       ; 80         ; --       ; RESERVED       ;       ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd   ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;       ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;       ;              ;         ;                 ;
+----------+------------+----------+----------------+-------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |TimeMachine               ; 84         ; 68   ; |TimeMachine        ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+----------------------------------------------------------------------------------------------------+
; Control Signals                                                                                    ;
+-----------+------------+---------+--------------+--------+----------------------+------------------+
; Name      ; Location   ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------+------------+---------+--------------+--------+----------------------+------------------+
; BankWR_MC ; Unassigned ; 7       ; Clock enable ; no     ; --                   ; --               ;
; C7M       ; Unassigned ; 38      ; Clock        ; yes    ; On                   ; Not Available    ;
; PHI1b9_MC ; Unassigned ; 5       ; Clock enable ; no     ; --                   ; --               ;
; S[0]      ; Unassigned ; 35      ; Clock enable ; no     ; --                   ; --               ;
; S[1]      ; Unassigned ; 36      ; Clock enable ; no     ; --                   ; --               ;
; S[2]      ; Unassigned ; 37      ; Clock enable ; no     ; --                   ; --               ;
; nIOSEL    ; Unassigned ; 5       ; Clock enable ; no     ; --                   ; --               ;
; nRES      ; Unassigned ; 38      ; Async. clear ; yes    ; On                   ; Not Available    ;
+-----------+------------+---------+--------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------+
; Global & Other Fast Signals                                           ;
+------+------------+---------+----------------------+------------------+
; Name ; Location   ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+------------+---------+----------------------+------------------+
; C7M  ; Unassigned ; 38      ; On                   ; Not Available    ;
; nRES ; Unassigned ; 38      ; On                   ; Not Available    ;
+------+------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; S[2]        ; 37                ;
; S[1]        ; 36                ;
; S[0]        ; 35                ;
; nDEVSEL     ; 22                ;
; A[3]        ; 14                ;
; A[2]        ; 14                ;
; A[1]        ; 14                ;
; A[0]        ; 14                ;
; Addr[0]     ; 11                ;
; IncAddrM    ; 11                ;
; Addr[8]     ; 11                ;
; Addr[9]     ; 10                ;
; Addr[1]     ; 10                ;
; IncAddrL    ; 10                ;
; Addr[10]    ; 9                 ;
; Addr[2]     ; 9                 ;
; AddrLWR_MC  ; 9                 ;
; AddrMWR_MC  ; 9                 ;
; Addr[3]     ; 8                 ;
; Addr[11]    ; 8                 ;
; RDOE~1      ; 8                 ;
; DOE~5       ; 8                 ;
; Addr[12]    ; 7                 ;
; Addr[4]     ; 7                 ;
; BankWR_MC   ; 7                 ;
; nWE         ; 6                 ;
; Addr[16]    ; 6                 ;
; Addr[5]     ; 6                 ;
; Addr[13]    ; 6                 ;
; REGEN       ; 6                 ;
; D[7]~7      ; 5                 ;
; D[3]~3      ; 5                 ;
; D[2]~2      ; 5                 ;
; D[1]~1      ; 5                 ;
; D[0]~0      ; 5                 ;
; nIOSEL      ; 5                 ;
; IncAddrH    ; 5                 ;
; Addr[6]     ; 5                 ;
; Addr[14]    ; 5                 ;
; Addr[17]    ; 5                 ;
; PHI1b9_MC   ; 5                 ;
; D[6]~6      ; 4                 ;
; D[5]~5      ; 4                 ;
; D[4]~4      ; 4                 ;
; nIOSTRB     ; 4                 ;
; Addr[15]    ; 4                 ;
; Addr[7]     ; 4                 ;
; Addr[18]    ; 4                 ;
; AddrHWR_MC  ; 4                 ;
; IOROMEN     ; 4                 ;
; CSDBEN      ; 4                 ;
; Addr[19]    ; 3                 ;
; RAMSEL_MC   ; 3                 ;
; PHI0seen    ; 3                 ;
; PHI1reg     ; 3                 ;
; RAMROMCSgb  ; 2                 ;
; PHI1in      ; 2                 ;
; RD[7]~7     ; 1                 ;
; RD[6]~6     ; 1                 ;
; RD[5]~5     ; 1                 ;
; RD[4]~4     ; 1                 ;
; RD[3]~3     ; 1                 ;
; RD[2]~2     ; 1                 ;
; RD[1]~1     ; 1                 ;
; RD[0]~0     ; 1                 ;
; A[11]       ; 1                 ;
; A[10]       ; 1                 ;
; A[9]        ; 1                 ;
; A[8]        ; 1                 ;
; A[7]        ; 1                 ;
; A[6]        ; 1                 ;
; A[5]        ; 1                 ;
; A[4]        ; 1                 ;
; ~VCC~0      ; 1                 ;
; IncAddrM~15 ; 1                 ;
; RA~47       ; 1                 ;
; Bank[0]     ; 1                 ;
; RA~44       ; 1                 ;
; RA~41       ; 1                 ;
; RA~38       ; 1                 ;
; Bank[6]     ; 1                 ;
; RA~35       ; 1                 ;
; RA~32       ; 1                 ;
; Bank[5]     ; 1                 ;
; RA~29       ; 1                 ;
; Bank[4]     ; 1                 ;
; Bank[3]     ; 1                 ;
; RA~26       ; 1                 ;
; Bank[2]     ; 1                 ;
; Bank[1]     ; 1                 ;
; comb~42     ; 1                 ;
; comb~37     ; 1                 ;
; comb~35     ; 1                 ;
; PHI1b8_MC   ; 1                 ;
; PHI1b7_MC   ; 1                 ;
; PHI1b6_MC   ; 1                 ;
; PHI1b5_MC   ; 1                 ;
; PHI1b4_MC   ; 1                 ;
; PHI1b3_MC   ; 1                 ;
; PHI1b2_MC   ; 1                 ;
; PHI1b1_MC   ; 1                 ;
; PHI1b0_MC   ; 1                 ;
; D[7]~38     ; 1                 ;
; D[6]~36     ; 1                 ;
; D[5]~34     ; 1                 ;
; D[4]~32     ; 1                 ;
; D[3]~30     ; 1                 ;
; D[2]~28     ; 1                 ;
; D[1]~26     ; 1                 ;
; D[0]~24     ; 1                 ;
; Dout[7]~95  ; 1                 ;
; Dout[6]~89  ; 1                 ;
; Dout[5]~83  ; 1                 ;
; Dout[4]~77  ; 1                 ;
; Dout[3]~71  ; 1                 ;
; Dout[2]~65  ; 1                 ;
; Dout[1]~59  ; 1                 ;
; Dout[0]~53  ; 1                 ;
+-------------+-------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 1                            ;
+--------------------------+------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-15 for design "TimeMachine"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "C7M_2" is assigned to location or region, but does not exist in design
Error (163051): Not enough I/O pins used -- assigned too many input pins
Error (163000): Cannot find fit.
Error: Quartus II 32-bit Fitter was unsuccessful. 2 errors, 3 warnings
    Error: Peak virtual memory: 287 megabytes
    Error: Processing ended: Thu Sep 05 16:47:47 2019
    Error: Elapsed time: 00:00:04
    Error: Total CPU time (on all processors): 00:00:04


