$date
	Wed Mar 19 17:14:55 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module tb_counter_gen $end
$var wire 8 ! cnt [7:0] $end
$var parameter 32 " NBIT $end
$var parameter 32 # RST_CYCLES $end
$var parameter 96 $ RST_TIME $end
$var parameter 32 % SIM_CYCLES $end
$var parameter 96 & SIM_TIME $end
$var parameter 64 ' TCLK $end
$var parameter 32 ( TCLK_2 $end
$var reg 1 ) clk $end
$var reg 1 * rstn $end
$scope module dut $end
$var wire 1 ) clk $end
$var wire 1 * rstn $end
$var parameter 32 + NBIT $end
$var reg 8 , out [7:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b1000 +
b101 (
b1010 '
b11001000 &
b10100 %
b10100 $
b10 #
b1000 "
$end
#0
$dumpvars
b0 ,
0*
0)
b0 !
$end
#5
1)
#10
0)
#15
1)
#20
0)
1*
#25
b1 !
b1 ,
1)
#30
0)
#35
b10 !
b10 ,
1)
#40
0)
#45
b11 !
b11 ,
1)
#50
0)
#55
b100 !
b100 ,
1)
#60
0)
#65
b101 !
b101 ,
1)
#70
0)
#75
b110 !
b110 ,
1)
#80
0)
#85
b111 !
b111 ,
1)
#90
0)
#95
b1000 !
b1000 ,
1)
#100
0)
#105
b1001 !
b1001 ,
1)
#110
0)
#115
b1010 !
b1010 ,
1)
#120
0)
#125
b1011 !
b1011 ,
1)
#130
0)
#135
b1100 !
b1100 ,
1)
#140
0)
#145
b1101 !
b1101 ,
1)
#150
0)
#155
b1110 !
b1110 ,
1)
#160
0)
#165
b1111 !
b1111 ,
1)
#170
0)
#175
b10000 !
b10000 ,
1)
#180
0)
#185
b10001 !
b10001 ,
1)
#190
0)
#195
b10010 !
b10010 ,
1)
#200
0)
#205
b10011 !
b10011 ,
1)
#210
0)
#215
b10100 !
b10100 ,
1)
#220
0)
