Fitter report for Controller_fil
Mon Nov 07 15:09:56 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Optimized GXB Elements
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Nov 07 15:09:56 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; Controller_fil                              ;
; Top-level Entity Name           ; Controller_fil                              ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7D6F31C7ES                            ;
; Timing Models                   ; Preliminary                                 ;
; Logic utilization (in ALMs)     ; 1,665 / 56,480 ( 3 % )                      ;
; Total registers                 ; 2311                                        ;
; Total pins                      ; 17 / 522 ( 3 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 95,360 / 7,024,640 ( 1 % )                  ;
; Total RAM Blocks                ; 15 / 686 ( 2 % )                            ;
; Total DSP Blocks                ; 10 / 156 ( 6 % )                            ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 1 / 16 ( 6 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7D6F31C7ES                      ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.5%      ;
;     Processor 3            ;   4.4%      ;
;     Processor 4            ;   4.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll3_outclk~CLKENA0                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; ETH_RXCLK~inputCLKENA0                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll3_outclk                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; DIVCLK    ;                ; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk                                                                                                        ; DIVCLK           ;                       ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll3_outclk~CLKENA0                                          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK    ;                ; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0                                                                                                ; OUTCLK           ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[0]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[1]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[2]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[3]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[4]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[5]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[6]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[7]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[8]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ram_block1a8 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[0]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[1]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[2]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[3]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[4]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[5]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[6]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[7]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[8]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a8 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|rd_doutB[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ram_block1a0                                  ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|rd_doutB[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ram_block1a1                                  ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|rd_doutB[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ram_block1a2                                  ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|rd_doutB[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ram_block1a3                                  ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|rd_doutB[4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ram_block1a4                                  ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|rd_doutB[5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ram_block1a5                                  ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|rd_doutB[6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ram_block1a6                                  ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|rd_doutB[7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ram_block1a7                                  ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|status_state.STATUS_WAIT_RDY                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|status_state.STATUS_WAIT_RDY~DUPLICATE                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|wr_addr_bin[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|wr_addr_bin[3]~DUPLICATE                                                          ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|wr_addr_bin[4]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|wr_addr_bin[4]~DUPLICATE                                                          ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|empty                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|empty~DUPLICATE                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_cnt[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_cnt[2]~DUPLICATE                                                                                    ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_cnt[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_cnt[3]~DUPLICATE                                                                                    ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_cnt[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_cnt[6]~DUPLICATE                                                                                    ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_cnt[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_cnt[13]~DUPLICATE                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_state.TX_IDLE                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_state.TX_IDLE~DUPLICATE                                                                             ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILPktMUX:u_FILPktMUX|state.IDLE                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILPktMUX:u_FILPktMUX|state.IDLE~DUPLICATE                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|dataVldIn_d                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|dataVldIn_d~DUPLICATE                                                                                      ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdAddr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdAddr[0]~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdAddr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdAddr[3]~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdAddr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdAddr[4]~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdDataVld                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdDataVld~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[1]~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[4]~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[5]~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[7]~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[8]~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[1]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[1]~DUPLICATE                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[2]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[2]~DUPLICATE                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[3]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[3]~DUPLICATE                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[4]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[4]~DUPLICATE                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[6]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[6]~DUPLICATE                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[7]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[7]~DUPLICATE                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[11]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[11]~DUPLICATE                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|pktInfo_wrAddr[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|pktInfo_wrAddr[0]~DUPLICATE                                             ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[2]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[2]~DUPLICATE                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[3]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[3]~DUPLICATE                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[5]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[5]~DUPLICATE                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[7]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[7]~DUPLICATE                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[11]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[11]~DUPLICATE                                                    ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|wrAddr[1]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|wrAddr[1]~DUPLICATE                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|wrAddr[7]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|wrAddr[7]~DUPLICATE                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|wrAddr[11]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|wrAddr[11]~DUPLICATE                                                    ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[0]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[0]~DUPLICATE                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[1]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[1]~DUPLICATE                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[2]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[2]~DUPLICATE                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[3]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[3]~DUPLICATE                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[0]~DUPLICATE                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[2]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[2]~DUPLICATE                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[3]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[3]~DUPLICATE                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[4]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[4]~DUPLICATE                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|wrAddr[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|wrAddr[0]~DUPLICATE                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|wrAddr[2]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|wrAddr[2]~DUPLICATE                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[3]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[3]~DUPLICATE                                                                           ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[5]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[5]~DUPLICATE                                                                           ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[6]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[6]~DUPLICATE                                                                           ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.DATA_PKT_HEADER                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.DATA_PKT_HEADER~DUPLICATE                                                             ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.DATA_PKT_PAYLOAD                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.DATA_PKT_PAYLOAD~DUPLICATE                                                            ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.PKT_READY                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.PKT_READY~DUPLICATE                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.STATUS_MODE                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.STATUS_MODE~DUPLICATE                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[0]~DUPLICATE                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[1]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[1]~DUPLICATE                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[3]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[3]~DUPLICATE                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[7]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[7]~DUPLICATE                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[11]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[11]~DUPLICATE                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[12]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[12]~DUPLICATE                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[14]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[14]~DUPLICATE                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|statusPKTEn                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|statusPKTEn~DUPLICATE                                                                          ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|txReady_d[1]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|txReady_d[1]~DUPLICATE                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[0]~DUPLICATE                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[1]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[1]~DUPLICATE                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|RxCRCBad                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|RxCRCBad~DUPLICATE                                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|arppulse1                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|arppulse1~DUPLICATE                                                                                                      ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arp_htype1                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arp_htype1~DUPLICATE                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arp_oper1                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arp_oper1~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arp_ptype1                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arp_ptype1~DUPLICATE                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arp_spa1                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arp_spa1~DUPLICATE                                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arppadding                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.arppadding~DUPLICATE                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.dstmac5                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.dstmac5~DUPLICATE                                                                                          ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.idle                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.idle~DUPLICATE                                                                                             ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ipfcs2                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ipfcs2~DUPLICATE                                                                                           ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ipfcs3                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ipfcs3~DUPLICATE                                                                                           ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ippadding                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ippadding~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingdata                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingdata~DUPLICATE                                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingdstip1                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingdstip1~DUPLICATE                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingdstip4                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingdstip4~DUPLICATE                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingfcs3                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingfcs3~DUPLICATE                                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingsrcip1                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingsrcip1~DUPLICATE                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingsrcip4                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingsrcip4~DUPLICATE                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.srcip4                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.srcip4~DUPLICATE                                                                                           ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.udpchecksum2                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.udpchecksum2~DUPLICATE                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.udpdst2                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.udpdst2~DUPLICATE                                                                                          ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[10]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[10]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[12]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[12]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[15]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[15]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[17]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[17]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[18]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[18]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[26]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[26]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[27]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[27]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[28]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[28]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[30]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[30]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rx_dv_reg                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rx_dv_reg~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rxd_reg[3]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rxd_reg[3]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rxd_reg[6]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rxd_reg[6]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rxd_reg[7]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rxd_reg[7]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostipaddr2reg[5]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostipaddr2reg[5]~DUPLICATE                                                                                              ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr1reg[7]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr1reg[7]~DUPLICATE                                                                                             ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr4reg[2]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr4reg[2]~DUPLICATE                                                                                             ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|iplen2reg[4]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|iplen2reg[4]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|iplen2reg[7]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|iplen2reg[7]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[2]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[2]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[6]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[6]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[8]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[8]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[10]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[10]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[11]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pinglencount[11]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pingpulse1                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pingpulse1~DUPLICATE                                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pingwren                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pingwren~DUPLICATE                                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[2]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[2]~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[12]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[12]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[13]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[13]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[15]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[15]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[395]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[395]~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[0]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[0]~DUPLICATE                                                                                                      ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[2]~DUPLICATE                                                                                                      ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[1]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[1]~DUPLICATE                                                                                                  ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[2]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[2]~DUPLICATE                                                                                                  ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[6]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[6]~DUPLICATE                                                                                                  ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[7]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[7]~DUPLICATE                                                                                                  ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[8]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[8]~DUPLICATE                                                                                                  ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[10]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[10]~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[12]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[12]~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[14]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[14]~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[15]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[15]~DUPLICATE                                                                                                 ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.arp_pkt                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.arp_pkt~DUPLICATE                                                                                          ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ipAddr                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ipAddr~DUPLICATE                                                                                           ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ipfcs2                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ipfcs2~DUPLICATE                                                                                           ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.iphdrchecksum1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.iphdrchecksum1~DUPLICATE                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.iphdrchecksum2                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.iphdrchecksum2~DUPLICATE                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ippadding                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ippadding~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.iptotal_len1                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.iptotal_len1~DUPLICATE                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.iptotal_len2                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.iptotal_len2~DUPLICATE                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ipttl                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ipttl~DUPLICATE                                                                                            ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ping_pkt                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.ping_pkt~DUPLICATE                                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.pingicmp2                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.pingicmp2~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.pingicmpdata                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.pingicmpdata~DUPLICATE                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.preamble1                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.preamble1~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.preamble2                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.preamble2~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.preamble3                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.preamble3~DUPLICATE                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.udpdata                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.udpdata~DUPLICATE                                                                                          ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.udplen2                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.udplen2~DUPLICATE                                                                                          ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|dataTxFlag                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|dataTxFlag~DUPLICATE                                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[4]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[4]~DUPLICATE                                                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[9]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[9]~DUPLICATE                                                                                                         ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[10]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[10]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[13]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[13]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[16]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[16]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[17]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[17]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[24]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[24]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[25]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[25]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[27]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[27]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[29]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[29]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[30]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[30]~DUPLICATE                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|ipAddrCnt[1]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|ipAddrCnt[1]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|ipAddrCnt[2]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|ipAddrCnt[2]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[0]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[0]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[1]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[2]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[2]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[3]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[3]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[4]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[4]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[6]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[6]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[7]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[7]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[8]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[8]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[9]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[9]~DUPLICATE                                                                                               ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[11]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[11]~DUPLICATE                                                                                              ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[12]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[12]~DUPLICATE                                                                                              ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[14]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[14]~DUPLICATE                                                                                              ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[15]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[15]~DUPLICATE                                                                                              ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|macSrcDstCnt[2]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|macSrcDstCnt[2]~DUPLICATE                                                                                                ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[1]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[4]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingflag                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingflag~DUPLICATE                                                                                                       ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[0]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[0]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[1]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[1]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[4]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[4]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[6]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[6]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[7]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[7]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[9]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[9]~DUPLICATE                                                                                                   ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[15]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[15]~DUPLICATE                                                                                                  ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[20]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[20]~DUPLICATE                                                            ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[25]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[25]~DUPLICATE                                                            ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[0]~DUPLICATE                                                                      ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[3]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[3]~DUPLICATE                                                                      ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[4]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[4]~DUPLICATE                                                                      ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[7]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[7]~DUPLICATE                                                                      ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[10]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[10]~DUPLICATE                                                                     ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[12]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|simrem[12]~DUPLICATE                                                                     ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|d2b_fifo_valid                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|d2b_fifo_valid~DUPLICATE                                                                       ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|remword[1]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|remword[1]~DUPLICATE                                                                           ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|rd_addr[1]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|rd_addr[1]~DUPLICATE                                                               ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|wr_addr[0]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|wr_addr[0]~DUPLICATE                                                               ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|rd_addr[1]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|rd_addr[1]~DUPLICATE                                                                            ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|rd_addr[2]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|rd_addr[2]~DUPLICATE                                                                            ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|sclr_d1                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|sclr_d1~DUPLICATE                                                                               ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|wr_addr[1]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|wr_addr[1]~DUPLICATE                                                                            ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|wr_addr[3]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|wr_addr[3]~DUPLICATE                                                                            ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|MDIOROM:u_rom|data_out[10]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|MDIOROM:u_rom|data_out[10]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|counter[1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|counter[1]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|counter[3]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|counter[3]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|mdio_cnt[0]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|mdio_cnt[0]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|mdio_cnt[1]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|mdio_cnt[1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[0]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|rom_addr[0]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[1]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|rom_addr[1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[2]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|rom_addr[2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[3]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|rom_addr[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[4]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|rom_addr[4]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[5]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MWMdioAdv:u_MWMdioAdv|rom_addr[5]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4954 ) ; 0.00 % ( 0 / 4954 )        ; 0.00 % ( 0 / 4954 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4954 ) ; 0.00 % ( 0 / 4954 )        ; 0.00 % ( 0 / 4954 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4909 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 45 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/test/Documents/MATLAB/FIL/pid_ethernet/fpgaproj/Controller_fil.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,665 / 56,480        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 1,665                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,990 / 56,480        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 601                   ;       ;
;         [b] ALMs used for LUT logic                         ; 961                   ;       ;
;         [c] ALMs used for registers                         ; 428                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 350 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 11                    ;       ;
;         [c] Due to LAB input limits                         ; 14                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 263 / 5,648           ; 5 %   ;
;     -- Logic LABs                                           ; 263                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,672                 ;       ;
;     -- 7 input functions                                    ; 8                     ;       ;
;     -- 6 input functions                                    ; 458                   ;       ;
;     -- 5 input functions                                    ; 537                   ;       ;
;     -- 4 input functions                                    ; 518                   ;       ;
;     -- <=3 input functions                                  ; 1,151                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 451                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,291                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,056 / 112,960       ; 2 %   ;
;         -- Secondary logic registers                        ; 235 / 112,960         ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,079                 ;       ;
;         -- Routing optimization registers                   ; 212                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 17 / 522              ; 3 %   ;
;     -- Clock pins                                           ; 2 / 15                ; 13 %  ;
;     -- Dedicated input pins                                 ; 0 / 29                ; 0 %   ;
; I/O registers                                               ; 20                    ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 15 / 686              ; 2 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 95,360 / 7,024,640    ; 1 %   ;
; Total block memory implementation bits                      ; 153,600 / 7,024,640   ; 2 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 10 / 156              ; 6 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 7                 ; 14 %  ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.3% / 1.3% / 1.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 18.2% / 18.2% / 18.2% ;       ;
; Maximum fan-out                                             ; 1040                  ;       ;
; Highest non-global fan-out                                  ; 409                   ;       ;
; Total fan-out                                               ; 19572                 ;       ;
; Average fan-out                                             ; 3.56                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1665 / 56480 ( 3 % )   ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1665                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1990 / 56480 ( 4 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 601                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 961                    ; 0                              ;
;         [c] ALMs used for registers                         ; 428                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 350 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 11                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 14                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 263 / 5648 ( 5 % )     ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 263                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 2672                   ; 0                              ;
;     -- 7 input functions                                    ; 8                      ; 0                              ;
;     -- 6 input functions                                    ; 458                    ; 0                              ;
;     -- 5 input functions                                    ; 537                    ; 0                              ;
;     -- 4 input functions                                    ; 518                    ; 0                              ;
;     -- <=3 input functions                                  ; 1151                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 451                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 2056 / 112960 ( 2 % )  ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 235 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 2079                   ; 0                              ;
;         -- Routing optimization registers                   ; 212                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 3                      ; 14                             ;
; I/O registers                                               ; 0                      ; 20                             ;
; Total block memory bits                                     ; 95360                  ; 0                              ;
; Total block memory implementation bits                      ; 153600                 ; 0                              ;
; M10K block                                                  ; 15 / 686 ( 2 % )       ; 0 / 686 ( 0 % )                ;
; DSP block                                                   ; 10 / 156 ( 6 % )       ; 0 / 156 ( 0 % )                ;
; Clock enable block                                          ; 0 / 122 ( 0 % )        ; 3 / 122 ( 2 % )                ;
; Double data rate I/O input circuitry                        ; 0 / 480 ( 0 % )        ; 5 / 480 ( 1 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 480 ( 0 % )        ; 5 / 480 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 7 ( 0 % )          ; 1 / 7 ( 14 % )                 ;
; PLL Output Counter                                          ; 0 / 63 ( 0 % )         ; 2 / 63 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 7 ( 0 % )          ; 1 / 7 ( 14 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 7 ( 0 % )          ; 1 / 7 ( 14 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 2433                   ; 10                             ;
;     -- Registered Input Connections                         ; 2389                   ; 0                              ;
;     -- Output Connections                                   ; 11                     ; 2432                           ;
;     -- Registered Output Connections                        ; 10                     ; 15                             ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 19956                  ; 2538                           ;
;     -- Registered Connections                               ; 10857                  ; 15                             ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 2                      ; 2442                           ;
;     -- hard_block:auto_generated_inst                       ; 2442                   ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 8                      ; 18                             ;
;     -- Output Ports                                         ; 8                      ; 20                             ;
;     -- Bidir Ports                                          ; 1                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 10                             ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ETH_RXCLK  ; G17   ; 7A       ; 56           ; 81           ; 17           ; 685                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ETH_RXD[0] ; AF8   ; 3A       ; 12           ; 0            ; 34           ; 0                     ; 3                  ; no     ; yes            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ETH_RXD[1] ; AB9   ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 3                  ; no     ; yes            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ETH_RXD[2] ; AA9   ; 3A       ; 10           ; 0            ; 74           ; 0                     ; 3                  ; no     ; yes            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ETH_RXD[3] ; AH7   ; 3A       ; 16           ; 0            ; 51           ; 0                     ; 3                  ; no     ; yes            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ETH_RX_CTL ; D19   ; 7A       ; 66           ; 81           ; 40           ; 0                     ; 3                  ; no     ; yes            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sysclk_n   ; AA15  ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; sysclk_p   ; Y15   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ETH_MDC     ; C17   ; 7A       ; 58           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ETH_RESET_n ; J17   ; 7A       ; 52           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ETH_TXCLK   ; U9    ; 3A       ; 16           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ETH_TXD[0]  ; AG7   ; 3A       ; 16           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ETH_TXD[1]  ; AB8   ; 3A       ; 14           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ETH_TXD[2]  ; AA8   ; 3A       ; 14           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ETH_TXD[3]  ; AG8   ; 3A       ; 12           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ETH_TX_CTL  ; K20   ; 7A       ; 76           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------+
; ETH_MDIO ; D18   ; 7A       ; 66           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MWMdioAdv:u_MWMdioAdv|ETH_MDIO~en (inverted) ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 9 / 32 ( 28 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 6 / 80 ( 8 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A3       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A23      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A29      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 78         ; 3A       ; ETH_TXD[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 70         ; 3A       ; ETH_RXD[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 128        ; 3B       ; sysclk_n                        ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA28     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ; 272        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA30     ; 274        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB8      ; 76         ; 3A       ; ETH_TXD[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ; 68         ; 3A       ; ETH_RXD[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB11     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB21     ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB25     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 273        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 275        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC1      ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC9      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC13     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC14     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC22     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC24     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC26     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC27     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC29     ; 271        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AD7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD8      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD12     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD17     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD24     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD25     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD27     ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ; 267        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD29     ; 269        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE7      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE8      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE12     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE15     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE20     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE25     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 265        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE30     ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF6      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 75         ; 3A       ; ETH_RXD[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF18     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF23     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF25     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF26     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF28     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 261        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 263        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG5      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AG6      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 83         ; 3A       ; ETH_TXD[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG8      ; 73         ; 3A       ; ETH_TXD[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG11     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG16     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH4      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 81         ; 3A       ; ETH_RXD[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH9      ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH14     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AH17     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH19     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH29     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ4      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ9      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ14     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ17     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ24     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK3      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK10     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK11     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK16     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK18     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK20     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK25     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK26     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B6       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B28      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B29      ; 355        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C9       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C14      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 433        ; 7A       ; ETH_MDC                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C19      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C27      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C28      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 419        ; 7A       ; ETH_MDIO                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D19      ; 417        ; 7A       ; ETH_RX_CTL                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D20      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D24      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D25      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D29      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E23      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E25      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E26      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E27      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E30      ; 339        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F8       ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F23      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G10      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G12      ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G14      ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G17      ; 439        ; 7A       ; ETH_RXCLK                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G24      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G26      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G30      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H14      ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H27      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H29      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J9       ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J12      ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ; 447        ; 7A       ; ETH_RESET_n                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J18      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J23      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 371        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J27      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 0          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 1          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K7       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K16      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ; 397        ; 7A       ; ETH_TX_CTL                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K25      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 3          ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 2          ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L11      ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L14      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L15      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L16      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L19      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L20      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L21      ; 358        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L23      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 4          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 5          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ; 356        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M27      ; 305        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 307        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N1       ; 7          ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 6          ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 13         ; B2L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N12      ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N24      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N29      ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 8          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 9          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 12         ; B2L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P12      ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P27      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P28      ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P29      ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 11         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 10         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R8       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R20      ; 340        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 326        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R25      ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 306        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R30      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T8       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 82         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 342        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T23      ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 278        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T27      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T28      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ; 80         ; 3A       ; ETH_TXCLK                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U11      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U21      ; 260        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U22      ; 262        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U24      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U26      ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 268        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 270        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U30      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V12      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V21      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V22      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V27      ; 264        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V29      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W22      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W27      ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ; 266        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W29      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y10      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y13      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 130        ; 3B       ; sysclk_p                        ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y20      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y23      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y30      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                      ; Removed Component                                                                                       ;
+----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; PLL Output Counters                                                                                      ;                                                                                                         ;
;  MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  ;                                                                                                         ;
;   --                                                                                                     ; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll3~PLL_OUTPUT_COUNTER  ;
; Clock enable blocks                                                                                      ;                                                                                                         ;
;  MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0 ;                                                                                                         ;
;   --                                                                                                     ; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll3_outclk~CLKENA0 ;
+----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; ETH_RESET_n ; Incomplete set of assignments ;
; ETH_TXCLK   ; Incomplete set of assignments ;
; ETH_TX_CTL  ; Incomplete set of assignments ;
; ETH_TXD[0]  ; Incomplete set of assignments ;
; ETH_TXD[1]  ; Incomplete set of assignments ;
; ETH_TXD[2]  ; Incomplete set of assignments ;
; ETH_TXD[3]  ; Incomplete set of assignments ;
; ETH_MDC     ; Incomplete set of assignments ;
; ETH_MDIO    ; Incomplete set of assignments ;
; ETH_RXCLK   ; Incomplete set of assignments ;
; ETH_RXD[3]  ; Incomplete set of assignments ;
; ETH_RXD[2]  ; Incomplete set of assignments ;
; ETH_RXD[1]  ; Incomplete set of assignments ;
; ETH_RXD[0]  ; Incomplete set of assignments ;
; ETH_RX_CTL  ; Incomplete set of assignments ;
+-------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                   ;                            ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                                               ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                    ; Global Clock               ;
;     -- PLL Bandwidth                                                                                              ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                    ; 2000000 to 1500000 Hz      ;
;     -- Reference Clock Frequency                                                                                  ; 125.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                          ; 375.0 MHz                  ;
;     -- PLL Operation Mode                                                                                         ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                          ; 100.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                          ; 266.666666 MHz             ;
;     -- PLL Enable                                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                                    ; N/A                        ;
;     -- M Counter                                                                                                  ; 6                          ;
;     -- N Counter                                                                                                  ; 2                          ;
;     -- PLL Refclk Select                                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                                         ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                 ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                                    ; N/A                        ;
;             -- CLKIN(1) source                                                                                    ; u_ibufa                    ;
;             -- CLKIN(2) source                                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                                         ;                            ;
;         -- MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                             ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; On                         ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 15                         ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;         -- MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                             ; 125.0 MHz                  ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; On                         ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 3                          ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;                                                                                                                   ;                            ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                       ; Entity Name        ; Library Name ;
+----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; |Controller_fil                                          ; 1664.5 (0.5)         ; 1989.0 (0.5)                     ; 349.0 (0.0)                                       ; 24.5 (0.0)                       ; 0.0 (0.0)            ; 2672 (1)            ; 2291 (0)                  ; 20 (20)       ; 95360             ; 15    ; 10         ; 17   ; 0            ; |Controller_fil                                                                                                                                                                                                           ; Controller_fil     ; work         ;
;    |FILCore:u_FILCore|                                   ; 1592.9 (0.0)         ; 1907.0 (0.0)                     ; 338.6 (0.0)                                       ; 24.5 (0.0)                       ; 0.0 (0.0)            ; 2563 (0)            ; 2162 (0)                  ; 0 (0)         ; 95360             ; 15    ; 10         ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore                                                                                                                                                                                         ; FILCore            ; work         ;
;       |FILCommLayer:u_FILCommLayer|                      ; 1402.9 (0.0)         ; 1690.0 (0.0)                     ; 310.7 (0.0)                                       ; 23.6 (0.0)                       ; 0.0 (0.0)            ; 2232 (0)            ; 1906 (0)                  ; 0 (0)         ; 94336             ; 13    ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer                                                                                                                                                             ; FILCommLayer       ; work         ;
;          |FILPktProc:u_FILPktProc|                       ; 429.9 (0.0)          ; 510.2 (0.0)                      ; 81.9 (0.0)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 740 (0)             ; 777 (0)                   ; 0 (0)         ; 90240             ; 12    ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc                                                                                                                                     ; FILPktProc         ; work         ;
;             |FILCmdProc:u_FILCmdProc|                    ; 31.7 (31.7)          ; 36.0 (36.0)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc                                                                                                             ; FILCmdProc         ; work         ;
;             |FILDataProc:u_FILDataProc|                  ; 209.4 (89.0)         ; 254.8 (108.0)                    ; 46.4 (19.1)                                       ; 1.1 (0.1)                        ; 0.0 (0.0)            ; 367 (156)           ; 339 (129)                 ; 0 (0)         ; 55296             ; 7     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc                                                                                                           ; FILDataProc        ; work         ;
;                |MWAsyncFIFO:u_rxFIFO|                    ; 59.6 (59.2)          ; 69.5 (69.0)                      ; 10.9 (10.8)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 102 (101)           ; 109 (109)                 ; 0 (0)         ; 36864             ; 5     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO                                                                                      ; MWAsyncFIFO        ; work         ;
;                   |MWDPRAM:dpram|                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 36864             ; 5     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram                                                                        ; MWDPRAM            ; work         ;
;                      |altsyncram:memory_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36864             ; 5     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0                                                ; altsyncram         ; work         ;
;                         |altsyncram_5no1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36864             ; 5     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated                 ; altsyncram_5no1    ; work         ;
;                |MWAsyncFIFO:u_txFIFO|                    ; 60.8 (60.3)          ; 77.2 (76.9)                      ; 16.4 (16.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (108)           ; 101 (101)                 ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO                                                                                      ; MWAsyncFIFO        ; work         ;
;                   |MWDPRAM:dpram|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram                                                                        ; MWDPRAM            ; work         ;
;                      |altsyncram:memory_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0                                                ; altsyncram         ; work         ;
;                         |altsyncram_umo1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated                 ; altsyncram_umo1    ; work         ;
;             |FILPktMUX:u_FILPktMUX|                      ; 15.1 (15.1)          ; 16.1 (16.1)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILPktMUX:u_FILPktMUX                                                                                                               ; FILPktMUX          ; work         ;
;             |FILUDPCRC:u_FILUDPCRC|                      ; 20.2 (20.2)          ; 27.4 (27.4)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 59 (59)                   ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC                                                                                                               ; FILUDPCRC          ; work         ;
;                |MWDPRAM:u_MWDPRAM|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|MWDPRAM:u_MWDPRAM                                                                                             ; MWDPRAM            ; work         ;
;                   |altsyncram:memory_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0                                                                     ; altsyncram         ; work         ;
;                      |altsyncram_ojs1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_ojs1:auto_generated                                      ; altsyncram_ojs1    ; work         ;
;             |MWUDPPKTBuilder:u_MWUDPPKTBuilder|          ; 153.6 (66.3)         ; 175.9 (67.5)                     ; 22.9 (1.7)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 250 (101)           ; 285 (109)                 ; 0 (0)         ; 16512             ; 3     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder                                                                                                   ; MWUDPPKTBuilder    ; work         ;
;                |MWPKTBuffer:u_DATA_BUF|                  ; 55.4 (38.9)          ; 71.3 (42.8)                      ; 15.9 (3.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (81)             ; 119 (59)                  ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF                                                                            ; MWPKTBuffer        ; work         ;
;                   |MWDPRAM:u_MWDPRAM|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_MWDPRAM                                                          ; MWDPRAM            ; work         ;
;                      |altsyncram:memory_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0                                  ; altsyncram         ; work         ;
;                         |altsyncram_cis1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_cis1:auto_generated   ; altsyncram_cis1    ; work         ;
;                   |MWDPRAM:u_PKTINFO|                    ; 16.4 (16.4)          ; 28.5 (28.5)                      ; 12.1 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO                                                          ; MWDPRAM            ; work         ;
;                |MWPKTBuffer:u_STATUS_BUF|                ; 31.9 (21.4)          ; 37.2 (21.8)                      ; 5.2 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (41)             ; 57 (32)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF                                                                          ; MWPKTBuffer        ; work         ;
;                   |MWDPRAM:u_MWDPRAM|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM                                                        ; MWDPRAM            ; work         ;
;                      |altsyncram:memory_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0                                ; altsyncram         ; work         ;
;                         |altsyncram_nds1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_nds1:auto_generated ; altsyncram_nds1    ; work         ;
;                   |MWDPRAM:u_PKTINFO|                    ; 10.5 (10.5)          ; 15.3 (15.3)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO                                                        ; MWDPRAM            ; work         ;
;          |MWMAC:u_MWMAC|                                 ; 973.0 (0.0)          ; 1179.8 (0.0)                     ; 228.8 (0.0)                                       ; 22.0 (0.0)                       ; 0.0 (0.0)            ; 1492 (0)            ; 1129 (0)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC                                                                                                                                               ; MWMAC              ; work         ;
;             |mwpingram:u_mwpingram|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram                                                                                                                         ; mwpingram          ; work         ;
;                |MWDPRAM:dpram_1|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1                                                                                                         ; MWDPRAM            ; work         ;
;                   |altsyncram:memory_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0                                                                                 ; altsyncram         ; work         ;
;                      |altsyncram_2ko1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated                                                  ; altsyncram_2ko1    ; work         ;
;             |mwrxmac:u_mwrxmac|                          ; 276.9 (276.9)        ; 351.3 (351.3)                    ; 78.9 (78.9)                                       ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 473 (473)           ; 468 (468)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac                                                                                                                             ; mwrxmac            ; work         ;
;             |mwtxmac:u_mwtxmac|                          ; 696.1 (696.1)        ; 828.5 (828.5)                    ; 149.9 (149.9)                                     ; 17.5 (17.5)                      ; 0.0 (0.0)            ; 1019 (1019)         ; 661 (661)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac                                                                                                                             ; mwtxmac            ; work         ;
;       |mwfil_chiftop:u_mwfil_chiftop|                    ; 190.0 (0.0)          ; 217.0 (0.0)                      ; 27.9 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 331 (0)             ; 256 (0)                   ; 0 (0)         ; 1024              ; 2     ; 10         ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop                                                                                                                                                           ; mwfil_chiftop      ; work         ;
;          |Controller_wrapper:u_dut|                      ; 58.0 (0.0)           ; 58.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut                                                                                                                                  ; Controller_wrapper ; work         ;
;             |Controller:u_Controller|                    ; 58.0 (31.0)          ; 58.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (64)            ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller                                                                                                          ; Controller         ; work         ;
;                |D_component:u_D_component|               ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|D_component:u_D_component                                                                                ; D_component        ; work         ;
;                |I_component:u_I_component|               ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component                                                                                ; I_component        ; work         ;
;          |mwfil_chifcore:u_mwfil_chifcore|               ; 131.0 (0.0)          ; 159.0 (0.0)                      ; 28.9 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 213 (0)             ; 202 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore                                                                                                                           ; mwfil_chifcore     ; work         ;
;             |mwfil_bus2dut:\NormalBlock:u_bus2dut|       ; 12.4 (12.4)          ; 18.7 (18.7)                      ; 6.7 (6.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 15 (15)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut                                                                                      ; mwfil_bus2dut      ; work         ;
;             |mwfil_controller:u_controller|              ; 40.9 (40.9)          ; 41.7 (41.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller                                                                                             ; mwfil_controller   ; work         ;
;             |mwfil_dut2bus:u_dut2bus|                    ; 21.8 (21.8)          ; 24.5 (24.5)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus                                                                                                   ; mwfil_dut2bus      ; work         ;
;             |mwfil_udfifo:\NormalBlock:u_b2dfifo|        ; 28.4 (28.4)          ; 36.4 (36.4)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 46 (46)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo                                                                                       ; mwfil_udfifo       ; work         ;
;                |mwfil_dpscram:u_dpscram|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram                                                               ; mwfil_dpscram      ; work         ;
;                   |altsyncram:mem_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0                                          ; altsyncram         ; work         ;
;                      |altsyncram_95t1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated           ; altsyncram_95t1    ; work         ;
;             |mwfil_udfifo:u_d2bfifo|                     ; 27.5 (27.5)          ; 37.8 (37.8)                      ; 10.7 (10.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 53 (53)             ; 50 (50)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo                                                                                                    ; mwfil_udfifo       ; work         ;
;                |mwfil_dpscram:u_dpscram|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram                                                                            ; mwfil_dpscram      ; work         ;
;                   |altsyncram:mem_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0                                                       ; altsyncram         ; work         ;
;                      |altsyncram_95t1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Controller_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated                        ; altsyncram_95t1    ; work         ;
;    |MWClkMgr:u_ClockManager|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|MWClkMgr:u_ClockManager                                                                                                                                                                                   ; MWClkMgr           ; work         ;
;       |altpll:u_dcm|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|MWClkMgr:u_ClockManager|altpll:u_dcm                                                                                                                                                                      ; altpll             ; work         ;
;          |clockmodule_altpll:auto_generated|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated                                                                                                                                    ; clockmodule_altpll ; work         ;
;    |MWMdioAdv:u_MWMdioAdv|                               ; 67.0 (55.7)          ; 73.0 (61.8)                      ; 6.0 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (88)            ; 112 (98)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|MWMdioAdv:u_MWMdioAdv                                                                                                                                                                                     ; MWMdioAdv          ; work         ;
;       |MDIOROM:u_rom|                                    ; 11.2 (11.2)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|MWMdioAdv:u_MWMdioAdv|MDIOROM:u_rom                                                                                                                                                                       ; MDIOROM            ; work         ;
;    |altddio_in:u_ALTDDIO_IN|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|altddio_in:u_ALTDDIO_IN                                                                                                                                                                                   ; altddio_in         ; work         ;
;       |ddio_in_n5i:auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|altddio_in:u_ALTDDIO_IN|ddio_in_n5i:auto_generated                                                                                                                                                        ; ddio_in_n5i        ; work         ;
;    |altddio_out:u_ALTDDIO_OUT|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|altddio_out:u_ALTDDIO_OUT                                                                                                                                                                                 ; altddio_out        ; work         ;
;       |ddio_out_hgj:auto_generated|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|altddio_out:u_ALTDDIO_OUT|ddio_out_hgj:auto_generated                                                                                                                                                     ; ddio_out_hgj       ; work         ;
;    |rgmiiBridge:u_RGMIIBridge|                           ; 4.1 (4.1)            ; 8.5 (8.5)                        ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Controller_fil|rgmiiBridge:u_RGMIIBridge                                                                                                                                                                                 ; rgmiiBridge        ; work         ;
+----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+-------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; ETH_RESET_n ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ETH_TXCLK   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ETH_TX_CTL  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; ETH_TXD[0]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; ETH_TXD[1]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; ETH_TXD[2]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; ETH_TXD[3]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; ETH_MDC     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ETH_MDIO    ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sysclk_p    ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sysclk_n    ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ETH_RXCLK   ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ETH_RXD[3]  ; Input    ; (7)  ; (3)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ETH_RXD[2]  ; Input    ; (7)  ; (3)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ETH_RXD[1]  ; Input    ; (8)  ; (3)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ETH_RXD[0]  ; Input    ; (8)  ; (3)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ETH_RX_CTL  ; Input    ; (8)  ; (3)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; ETH_MDIO                                                              ;                   ;         ;
; sysclk_p                                                              ;                   ;         ;
; sysclk_n                                                              ;                   ;         ;
; ETH_RXCLK                                                             ;                   ;         ;
; ETH_RXD[3]                                                            ;                   ;         ;
;      - altddio_in:u_ALTDDIO_IN|ddio_in_n5i:auto_generated|ddio_ina[4] ; 0                 ; 3       ;
; ETH_RXD[2]                                                            ;                   ;         ;
;      - altddio_in:u_ALTDDIO_IN|ddio_in_n5i:auto_generated|ddio_ina[3] ; 0                 ; 3       ;
; ETH_RXD[1]                                                            ;                   ;         ;
;      - altddio_in:u_ALTDDIO_IN|ddio_in_n5i:auto_generated|ddio_ina[2] ; 0                 ; 3       ;
; ETH_RXD[0]                                                            ;                   ;         ;
;      - altddio_in:u_ALTDDIO_IN|ddio_in_n5i:auto_generated|ddio_ina[1] ; 0                 ; 3       ;
; ETH_RX_CTL                                                            ;                   ;         ;
;      - altddio_in:u_ALTDDIO_IN|ddio_in_n5i:auto_generated|ddio_ina[0] ; 0                 ; 3       ;
+-----------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                         ; Location                   ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; ETH_RXCLK                                                                                                                                                    ; PIN_G17                    ; 685     ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|cmdReg[3]~0                                                    ; LABCELL_X37_Y40_N3         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|dutrst                                                         ; FF_X29_Y39_N41             ; 304     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|rxrst_int                                                      ; FF_X48_Y34_N53             ; 368     ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|statusVld                                                      ; FF_X43_Y37_N38             ; 10      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|txrst_int                                                      ; FF_X37_Y34_N53             ; 409     ; Clock enable, Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|memory~22                 ; LABCELL_X37_Y40_N36        ; 31      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|rd_addr_bin[0]~0                        ; MLABCELL_X34_Y39_N0        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|rst_clkin_sync2                         ; FF_X35_Y40_N53             ; 54      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|memory~21                 ; MLABCELL_X28_Y41_N54       ; 14      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|dvld                                    ; FF_X24_Y35_N56             ; 6       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rd_addr_bin[10]~11                      ; LABCELL_X24_Y35_N12        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rst_clkin_sync2                         ; FF_X34_Y39_N8              ; 114     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rst_clkout_sync2                        ; FF_X24_Y35_N26             ; 62      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|dut_dout_reg[3]~0                                            ; LABCELL_X35_Y42_N57        ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|dut_dout_reg[3]~1                                            ; LABCELL_X27_Y42_N24        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|dut_doutvld_reg                                              ; FF_X28_Y38_N50             ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|rx_state~20                                                  ; LABCELL_X30_Y40_N0         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|simcycle[6]~0                                                ; MLABCELL_X28_Y42_N21       ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|simcycle_low[0]~0                                            ; LABCELL_X30_Y41_N57        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_dlen[12]~0                                                ; LABCELL_X30_Y40_N15        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_dlen_actual[0]~0                                          ; LABCELL_X36_Y41_N57        ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_dlen_actual[0]~1                                          ; LABCELL_X36_Y41_N54        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_dlen_low[3]~0                                             ; LABCELL_X30_Y40_N57        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_state.TX_DATA                                             ; FF_X30_Y38_N14             ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|txfifo_din[4]~0                                              ; LABCELL_X29_Y40_N48        ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdAddr[0]~0                                                      ; LABCELL_X42_Y35_N42        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddrFirst[9]~0                                                 ; LABCELL_X45_Y35_N57        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddrLast[4]~0                                                  ; LABCELL_X45_Y35_N39        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[5]~0                                                      ; LABCELL_X45_Y35_N42        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrState.WR_CHECKCRC                                              ; FF_X45_Y34_N8              ; 20      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|Add6~0                        ; LABCELL_X35_Y38_N36        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~85   ; LABCELL_X35_Y38_N12        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~86   ; LABCELL_X35_Y38_N15        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~87   ; LABCELL_X35_Y38_N39        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[5]~0               ; LABCELL_X33_Y38_N42        ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[5]~1               ; LABCELL_X33_Y38_N45        ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|pktInfo_wrAddr[0]~0           ; LABCELL_X33_Y38_N51        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[11]~0                  ; LABCELL_X27_Y36_N21        ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|Add6~1                      ; LABCELL_X35_Y41_N33        ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~43 ; LABCELL_X35_Y41_N9         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~44 ; LABCELL_X35_Y41_N6         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~45 ; LABCELL_X35_Y41_N24        ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[1]~1             ; LABCELL_X37_Y38_N0         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|pktInfo_wrAddr[0]~1         ; LABCELL_X37_Y38_N51        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|dataHeaderReg[21]~0                                  ; LABCELL_X31_Y36_N42        ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|dataHeaderReg[21]~1                                  ; MLABCELL_X34_Y36_N12       ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[1]~2                                         ; LABCELL_X31_Y36_N39        ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[1]~3                                         ; LABCELL_X31_Y36_N36        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[13]~0                                      ; MLABCELL_X39_Y39_N51       ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|RxDataValid                                                                    ; FF_X48_Y35_N13             ; 10      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|RxData[0]~0                                                                    ; LABCELL_X48_Y36_N54        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|arplencount[2]~1                                                               ; LABCELL_X46_Y36_N54        ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|arplencount[2]~2                                                               ; LABCELL_X46_Y37_N45        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|fcs[6]~5                                                                       ; LABCELL_X51_Y36_N30        ; 41      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rx_er_reg                                                                 ; FF_X47_Y36_N23             ; 25      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostipaddr1reg[1]~0                                                            ; LABCELL_X53_Y36_N33        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostipaddr2reg[7]~1                                                            ; LABCELL_X53_Y36_N36        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostipaddr3reg[7]~0                                                            ; LABCELL_X53_Y36_N6         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostipaddr4reg[6]~0                                                            ; MLABCELL_X52_Y36_N54       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr1reg[1]~0                                                           ; LABCELL_X43_Y34_N39        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr2reg[0]~0                                                           ; LABCELL_X53_Y36_N27        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr3reg[0]~0                                                           ; LABCELL_X46_Y36_N15        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr4reg[2]~0                                                           ; MLABCELL_X52_Y36_N39       ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr5reg[7]~0                                                           ; LABCELL_X53_Y36_N3         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|hostmacaddr6reg[4]~0                                                           ; LABCELL_X53_Y36_N39        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|iplen1reg[7]~0                                                                 ; LABCELL_X43_Y36_N18        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|iplen2reg[1]~0                                                                 ; LABCELL_X46_Y34_N54        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pingaddr[2]~2                                                                  ; LABCELL_X48_Y34_N42        ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pingaddr[2]~3                                                                  ; LABCELL_X46_Y36_N0         ; 126     ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pingaddr[2]~7                                                                  ; LABCELL_X50_Y36_N0         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|pingwren~DUPLICATE                                                             ; FF_X47_Y33_N52             ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|rxaddrvalidreg~0                                                               ; LABCELL_X46_Y36_N57        ; 28      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udpdstport0_1reg[2]~0                                                          ; LABCELL_X43_Y34_N15        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udpdstrx1reg[7]~0                                                              ; LABCELL_X46_Y36_N51        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udpdstrx2reg[2]~0                                                              ; LABCELL_X43_Y34_N48        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplen1reg[2]~0                                                                ; LABCELL_X46_Y36_N24        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplen2reg[6]~0                                                                ; LABCELL_X46_Y36_N12        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[4]~1                                                               ; MLABCELL_X47_Y39_N51       ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udplencount[4]~2                                                               ; MLABCELL_X47_Y36_N30       ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udpsrcrx1reg[6]~0                                                              ; LABCELL_X46_Y36_N9         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|udpsrcrx2reg[6]~0                                                              ; LABCELL_X46_Y36_N36        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[12]~78                                                               ; LABCELL_X43_Y31_N18        ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[12]~79                                                               ; LABCELL_X43_Y31_N51        ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[159]~10                                                              ; MLABCELL_X39_Y35_N51       ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[221]~8                                                               ; MLABCELL_X39_Y35_N9        ; 95      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[25]~77                                                               ; MLABCELL_X39_Y31_N48       ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[293]~7                                                               ; LABCELL_X40_Y35_N0         ; 48      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[393]~3                                                               ; MLABCELL_X39_Y35_N6        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[393]~4                                                               ; MLABCELL_X39_Y35_N48       ; 81      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[398]~1                                                               ; MLABCELL_X39_Y35_N36       ; 49      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[398]~2                                                               ; MLABCELL_X39_Y34_N42       ; 401     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[3]~80                                                                ; MLABCELL_X39_Y35_N45       ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[87]~13                                                               ; LABCELL_X42_Y35_N45        ; 64      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader~5                                                                    ; LABCELL_X37_Y34_N21        ; 119     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[4]~1                                                                    ; MLABCELL_X34_Y37_N0        ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[0]~10                                                               ; LABCELL_X35_Y35_N45        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|byte_count[9]~15                                                               ; LABCELL_X35_Y35_N24        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.idle                                                             ; FF_X37_Y34_N20             ; 131     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|fcs[22]~13                                                                     ; MLABCELL_X34_Y32_N6        ; 43      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|gmii_txd[5]~9                                                                  ; MLABCELL_X34_Y32_N30       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|hdrchecksum[3]~1                                                               ; LABCELL_X37_Y31_N21        ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|ipAddrCnt[3]~1                                                                 ; LABCELL_X36_Y33_N27        ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|iptotallenreg[2]~17                                                            ; LABCELL_X36_Y33_N39        ; 29      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|macSrcDstCnt[3]~1                                                              ; LABCELL_X29_Y35_N48        ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[3]~1                                                                   ; MLABCELL_X34_Y35_N39       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingaddr~16                                                                    ; LABCELL_X35_Y34_N6         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingaddr~6                                                                     ; LABCELL_X36_Y34_N15        ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|udp_count[8]~0                                                                 ; MLABCELL_X34_Y29_N45       ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|counter[6]~0                            ; MLABCELL_X25_Y38_N12       ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|counter[6]~1                            ; MLABCELL_X25_Y38_N18       ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[8]~0                           ; MLABCELL_X25_Y38_N21       ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|b2d_fifo_rdreq                                 ; LABCELL_X29_Y39_N30        ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|dut_enable_int                                 ; FF_X37_Y41_N26             ; 83      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|dout[7]~0                                            ; LABCELL_X31_Y43_N21        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|remword_next~0                                       ; LABCELL_X24_Y40_N39        ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|shiftreg[0]~1                                        ; MLABCELL_X34_Y41_N45       ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|shiftreg[24]~25                                      ; MLABCELL_X34_Y41_N27       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|rd_addr[2]~0                             ; LABCELL_X37_Y41_N42        ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|wr_addr[2]~0                             ; LABCELL_X29_Y42_N48        ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|wr_en                                    ; LABCELL_X29_Y42_N18        ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|rd_addr[0]~1                                          ; LABCELL_X30_Y42_N3         ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|wr_addr[2]~1                                          ; LABCELL_X30_Y42_N27        ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|wr_en                                                 ; LABCELL_X30_Y42_N42        ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_locked                                                              ; FRACTIONALPLL_X0_Y15_N0    ; 108     ; Async. clear, Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_outclk                                                              ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 610     ; Clock                                               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk                                                              ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 1030    ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; MWMdioAdv:u_MWMdioAdv|ETH_MDIO~12                                                                                                                            ; LABCELL_X40_Y56_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|ETH_MDIO~en                                                                                                                            ; FF_X40_Y59_N22             ; 2       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|Equal0~1                                                                                                                               ; LABCELL_X40_Y63_N33        ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|clk_en                                                                                                                                 ; FF_X40_Y63_N56             ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|cmdReg[0]~0                                                                                                                            ; LABCELL_X40_Y59_N3         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|counter[5]~0                                                                                                                           ; LABCELL_X37_Y55_N57        ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|mdio_cnt[1]~0                                                                                                                          ; LABCELL_X40_Y56_N30        ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|mdio_cnt[5]                                                                                                                            ; FF_X39_Y56_N17             ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|mdio_reg_addr[0]~0                                                                                                                     ; LABCELL_X40_Y56_N36        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|mdiodv~0                                                                                                                               ; LABCELL_X40_Y59_N0         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|process_2~0                                                                                                                            ; LABCELL_X40_Y56_N27        ; 18      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|reg_write[15]~1                                                                                                                        ; LABCELL_X40_Y56_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[5]~3                                                                                                                          ; LABCELL_X40_Y59_N42        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MWMdioAdv:u_MWMdioAdv|state~15                                                                                                                               ; LABCELL_X40_Y59_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; ETH_RXCLK                                                                                       ; PIN_G17                    ; 685     ; Global Clock         ; GCLK13           ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|fb_clkin                 ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 610     ; Global Clock         ; GCLK1            ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 1030    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                   ; Location                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_5no1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 9            ; 4096         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 36864 ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5           ; 0     ; db/Controller_fil.ram0_MWDPRAM_6502bd12.hdl.mif       ; M10K_X38_Y40_N0, M10K_X41_Y40_N0, M10K_X41_Y39_N0, M10K_X38_Y39_N0, M10K_X38_Y41_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 18432 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 2           ; 0     ; db/Controller_fil.ram0_MWDPRAM_6502bd71.hdl.mif       ; M10K_X26_Y36_N0, M10K_X26_Y35_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_ojs1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 2           ; 0     ; db/Controller_fil.ram0_MWDPRAM_6502bd71.hdl.mif       ; M10K_X41_Y36_N0, M10K_X41_Y35_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_cis1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0     ; db/Controller_fil.ram0_MWDPRAM_4d214765.hdl.mif       ; M10K_X26_Y37_N0, M10K_X26_Y34_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_nds1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; db/Controller_fil.ram0_MWDPRAM_fbbd6693.hdl.mif       ; M10K_X38_Y38_N0                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwpingram:u_mwpingram|MWDPRAM:dpram_1|altsyncram:memory_rtl_0|altsyncram_2ko1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0     ; db/Controller_fil.ram0_MWDPRAM_fbbd6173.hdl.mif       ; M10K_X38_Y34_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; db/Controller_fil.ram0_mwfil_dpscram_a8e1bef2.hdl.mif ; M10K_X26_Y40_N0                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; db/Controller_fil.ram0_mwfil_dpscram_a8e1bef2.hdl.mif ; M10K_X26_Y41_N0                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 5           ;
; Independent 18x18 plus 36         ; 5           ;
; Total number of DSP blocks        ; 10          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 5           ;
; Fixed Point Mixed Sign Multiplier ; 5           ;
+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                        ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|D_component:u_D_component|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X32_Y41_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X20_Y41_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|Mult0~mult_hlmac                           ; Independent 18x18 plus 36 ; DSP_X20_Y43_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|D_component:u_D_component|Mult1~318        ; Two Independent 18x18     ; DSP_X32_Y45_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Mult1~318        ; Two Independent 18x18     ; DSP_X20_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|Mult0~318                                  ; Two Independent 18x18     ; DSP_X20_Y45_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|D_component:u_D_component|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X32_Y43_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X20_Y37_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|D_component:u_D_component|Mult0~318        ; Two Independent 18x18     ; DSP_X32_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Mult0~318        ; Two Independent 18x18     ; DSP_X32_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 6,444 / 374,484 ( 2 % ) ;
; C12 interconnects            ; 48 / 16,664 ( < 1 % )   ;
; C2 interconnects             ; 2,258 / 155,012 ( 1 % ) ;
; C4 interconnects             ; 1,200 / 72,600 ( 2 % )  ;
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 714 / 374,484 ( < 1 % ) ;
; Global clocks                ; 3 / 16 ( 19 % )         ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Local interconnects          ; 1,519 / 112,960 ( 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 93 / 15,868 ( < 1 % )   ;
; R14/C12 interconnect drivers ; 132 / 27,256 ( < 1 % )  ;
; R3 interconnects             ; 2,595 / 169,296 ( 2 % ) ;
; R6 interconnects             ; 3,681 / 330,800 ( 1 % ) ;
; Spine clocks                 ; 21 / 480 ( 4 % )        ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 17        ; 10           ; 17        ; 0            ; 0            ; 17        ; 17        ; 0            ; 17        ; 17        ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 11           ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 7            ; 0         ; 17           ; 17           ; 0         ; 0         ; 17           ; 0         ; 0         ; 17           ; 8            ; 17           ; 17           ; 17           ; 17           ; 8            ; 17           ; 17           ; 17           ; 17           ; 8            ; 17           ; 17           ; 17           ; 17           ; 17           ; 6            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ETH_RESET_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_TXCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_TX_CTL         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_TXD[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_TXD[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_TXD[2]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_TXD[3]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_MDC            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_MDIO           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; sysclk_p           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; sysclk_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ETH_RXCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ETH_RXD[3]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ETH_RXD[2]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ETH_RXD[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ETH_RXD[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ETH_RX_CTL         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                               ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                            ; Destination Clock(s)                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk ; u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk ; 96.1              ;
; u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 75.3              ;
; ETH_RXCLK                                                                  ; ETH_RXCLK                                                                  ; 65.9              ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                              ; Destination Register                                                                                                                                                                                                                      ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                    ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 1.574             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|txfifo_din_vld                                               ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 1.170             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|wr_addr_bin[2]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.860             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|wr_addr_bin[1]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.860             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|wr_addr_bin[6]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.860             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|wr_addr_bin[5]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.860             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|wr_addr_bin[4]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.860             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|wr_addr_bin[3]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.860             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|wr_addr_bin[0]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.860             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rd_addr_gray_sync2[4]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.690             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rd_addr_gray_sync2[5]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.690             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rd_addr_gray_sync2[2]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.690             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rd_addr_gray_sync2[3]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.690             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[19]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.499             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[7]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.499             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[18]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.496             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[27]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.495             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|wrAddr[0]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_nds1:auto_generated|ram_block1a2~porta_address_reg0 ; 0.495             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[15]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.490             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[1]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.490             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[12]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.490             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[9]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.489             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[0]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.489             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[21]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.488             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|wrAddr[1]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_nds1:auto_generated|ram_block1a2~porta_address_reg0 ; 0.488             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|wrAddr[2]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_nds1:auto_generated|ram_block1a2~porta_address_reg0 ; 0.488             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[29]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.487             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[20]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.487             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[13]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.438             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[8]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.437             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[5]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.437             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[28]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.435             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[25]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.435             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[3]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.431             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[23]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.429             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[16]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.427             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[6]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.427             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[26]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.425             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|wrAddr[9]                     ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_umo1:auto_generated|ram_block1a5~portb_address_reg0                 ; 0.418             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|hdrchecksum[15]                                                                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|hdrchecksum[15]                                                                                                                                             ; 0.413             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|hdrchecksum[7]                                                                 ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|hdrchecksum[7]                                                                                                                                              ; 0.401             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[8]                             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a0~porta_datain_reg0            ; 0.381             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[9]                             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a1~porta_datain_reg0            ; 0.381             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[15]                            ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a7~porta_datain_reg0            ; 0.381             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[17]                            ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a9~porta_datain_reg0            ; 0.381             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[21]                            ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a13~porta_datain_reg0           ; 0.381             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[24]                            ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a16~porta_datain_reg0           ; 0.381             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|rd_addr_bin[2]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|empty                                                                                                                ; 0.378             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[11]                            ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0            ; 0.375             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[13]                            ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a5~porta_datain_reg0            ; 0.375             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[16]                            ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a8~porta_datain_reg0            ; 0.375             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[25]                            ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a17~porta_datain_reg0           ; 0.375             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|rd_addr_bin[3]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|empty                                                                                                                ; 0.368             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[1]                                                                     ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|pingCnt[4]                                                                                                                                                  ; 0.365             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.preamble1                                                        ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|hdrchecksum[7]                                                                                                                                              ; 0.363             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[81]                                                                  ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|EthHeader[89]                                                                                                                                               ; 0.363             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[3]                                                                      ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[4]                                                                                                                                                   ; 0.363             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[2]                                                                      ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpCnt[4]                                                                                                                                                   ; 0.363             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[0]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|rdAddr[1]                                                                                                ; 0.363             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[0]                                         ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[3]                                                                                                                      ; 0.362             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktState.DATA_PKT_PAYLOAD                            ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|dataPKTEn                                                                                                                         ; 0.362             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[2]                                         ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[3]                                                                                                                      ; 0.361             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[1]                                         ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|waitCycle[3]                                                                                                                      ; 0.360             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrState.WR_IDLE                                                  ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrState.WR_DATA                                                                                                                               ; 0.360             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[2]               ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[3]                                                                                            ; 0.360             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[0]               ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[3]                                                                                            ; 0.360             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ipfcs3                                                           ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ipfcs4                                                                                                                                        ; 0.360             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingfcs3                                                         ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingfcs4                                                                                                                                      ; 0.360             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingfcs2                                                         ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.pingfcs3                                                                                                                                      ; 0.360             ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[3]                                                                                                                            ; MWMdioAdv:u_MWMdioAdv|MDIOROM:u_rom|data_out[6]                                                                                                                                                                                           ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rd_addr_gray_sync2[7]                   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|full                                                                                                                 ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|arpflag                                                                        ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwtxmac:u_mwtxmac|current_state.arp_pkt                                                                                                                                       ; 0.359             ;
; MWMdioAdv:u_MWMdioAdv|state.CTRL_INIT_STATE                                                                                                                  ; MWMdioAdv:u_MWMdioAdv|ETH_RESET_n                                                                                                                                                                                                         ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~32 ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|rd_doutB[1]                                                                            ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~49   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|rd_doutB[4]                                                                              ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~35 ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|rd_doutB[4]                                                                            ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~48   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|rd_doutB[3]                                                                              ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~34 ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|rd_doutB[3]                                                                            ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~31 ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|rd_doutB[0]                                                                            ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~55   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|rd_doutB[10]                                                                             ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~51   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|rd_doutB[6]                                                                              ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~52   ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|rd_doutB[7]                                                                              ; 0.359             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|status_state.STATUS_IDLE                                       ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|statusVld                                                                                                                                   ; 0.359             ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[0]                                                                                                                            ; MWMdioAdv:u_MWMdioAdv|rom_addr[3]                                                                                                                                                                                                         ; 0.358             ;
; MWMdioAdv:u_MWMdioAdv|rom_addr[2]                                                                                                                            ; MWMdioAdv:u_MWMdioAdv|rom_addr[3]                                                                                                                                                                                                         ; 0.357             ;
; MWMdioAdv:u_MWMdioAdv|mdcCnt[3]                                                                                                                              ; MWMdioAdv:u_MWMdioAdv|mdcClk                                                                                                                                                                                                              ; 0.357             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdDataVld                                                        ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILPktMUX:u_FILPktMUX|state.CMD_WAIT_EOP                                                                                                                            ; 0.356             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILPktMUX:u_FILPktMUX|state.IDLE                                                       ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILPktMUX:u_FILPktMUX|state.DATA_WAIT_EOP                                                                                                                           ; 0.356             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ipfcs2                                                           ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.ipfcs3                                                                                                                                        ; 0.356             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|gmii_rxd_reg[5]                                                                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWMAC:u_MWMAC|mwrxmac:u_mwrxmac|current_state.dstmac1                                                                                                                                       ; 0.356             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[17]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.355             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rst_clkout_sync2                        ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|dvld                                                                                                                 ; 0.355             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|rd_addr[0]                               ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|rd_addr[2]                                                                                                            ; 0.354             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|wr_addr[0]                               ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|wr_addr[2]                                                                                                            ; 0.354             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[2]              ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.354             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|rd_addr_bin[4]                          ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|empty                                                                                                                ; 0.353             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|rdreq_d1                                 ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|reg_out[1]                                                                                                            ; 0.352             ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|Controller_wrapper:u_dut|Controller:u_Controller|I_component:u_I_component|Unit_Delay_1_out1[22]             ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_95t1:auto_generated|ram_block1a3~porta_datain_reg0                         ; 0.352             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILPktMUX:u_FILPktMUX|cmdVldOut                                                        ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|cmd_state                                                                                                                                   ; 0.349             ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|pktInfo_rdAddr[0]           ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|pktInfo_rdAddr[2]                                                                                        ; 0.346             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC7D6F31C7ES for design "Controller_fil"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning: RST port on the PLL is not properly connected on instance MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll3. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: C:/Users/test/Documents/MATLAB/FIL/pid_ethernet/fpgaproj/db/clockmodule_altpll.v Line: 92
    Info: Must be connected
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 659 fanout uses global clock CLKCTRL_G1
    Info (11162): MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0 with 970 fanout uses global clock CLKCTRL_G0
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): ETH_RXCLK~inputCLKENA0 with 638 fanout uses global clock CLKCTRL_G13
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: '../filsrc/Controller_fil.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -multiply_by 3 -duty_cycle 50.00 -name {u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk} {u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
    Info (332098): Cell: u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.000    ETH_RXCLK
    Info (332111):    8.000       sysclk
    Info (332111):    2.666 u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    8.000 u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    8.000  virtual_clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 26 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:33
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:17
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during the Fitter is 12.93 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC7D6F31C7ES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC7D6F31C7ES are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:37
Info (144001): Generated suppressed messages file C:/Users/test/Documents/MATLAB/FIL/pid_ethernet/fpgaproj/Controller_fil.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 7093 megabytes
    Info: Processing ended: Mon Nov 07 15:10:00 2022
    Info: Elapsed time: 00:03:11
    Info: Total CPU time (on all processors): 00:04:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/test/Documents/MATLAB/FIL/pid_ethernet/fpgaproj/Controller_fil.fit.smsg.


