{{NoteTA
|G1 = IT
}}
'''高级验证'''（{{lang-en|'''High-level verification, HLV'''}}），或称'''系统级验证'''，是指在高抽象级别（层次）对所设计的电路系统进行验证的任务。高级验证主要是检验高抽象级别（通常在[[寄存器传输级|寄存器传输级]]之上）的模型设计是否代表了实际的硬件电路。高级验证与[[高级综合|高级综合]]的关系，正类似[[功能验证|功能验证]]和[[逻辑综合|逻辑综合]]的关系。

[[数字电路|数字电子系统]]设计已经从低抽象级别，即[[逻辑门|逻辑门]]级的设计，发展到[[寄存器传输级|寄存器传输级]]的设计。高于寄存器传输级的抽象层次，通常被称为“高级”，或“系统级”、“行为算法级”。

在[[高级综合|高级综合]]里，系统的行为、算法设计通常以[[C语言|C语言]]、[[C++|C++]]和[[SystemC|SystemC]]代码等来书写，通过高级综合，这些代码被转换到寄存器传输级，然后再通过[[逻辑综合|逻辑综合]]转换到逻辑门级的[[网表|网表]]。[[功能验证|功能验证]]被用来确保寄存器传输级或逻辑门级的硬件表示在功能上与设计目标一致。由于逻辑综合工具不断发展，大多数功能验证都在寄存器传输级完成，而非逻辑门级。现在，逻辑综合工具已经足够可靠，因此人们不像以前那样重点关注从寄存器传输级描述到逻辑门级的转换过程的功能验证。

时至今日，高级综合仍然是一种新兴技术。目前，高级验证有两个重要的研究领域：
# 保证高级综合的翻译过程的正确性，通常通过[[形式验证|形式验证]]的方式进行；
# 保证用C语言、C++、SystemC代码书写的设计与预期目的符合，这一步通常用[[计算机仿真|计算机仿真]]来完成。

== 相关条目 ==
* [[硬件验证语言|硬件验证语言]]
* [[SystemC|SystemC]]
* [[SystemVerilog|SystemVerilog]]
* [[功能验证|功能验证]]
* [[形式等效性检查|形式等效性检查]]（[[形式验证|形式验证]]）

== 参考文献 ==
* 1800-2005 IEEE Standard for System Verilog: Unified Hardware Design, Specification and Verification Language
* Accellera PSL v1.1 LRM, Accellera
* [http://www.nascug.org/events/4th/NASCUG-2006-JEDA-presentation.pdf "Native SystemC Assertion for OCP property checking" ] www.nascug.org
* [http://www.nascug.org/events/10th/NASCUG10-1.pdf "Checking for TLM2.0 Compliance, Why bother?" ] www.nascug.org

== 外部链接 ==
* [https://web.archive.org/web/20081006172519/http://systemc.org/ OSCI ( Open SystemC Initiative )]

[[Category:电子设计自动化|H]]