<?xml version='1.0' encoding='UTF-8' standalone='no'?>
<section xmlns="http://docbook.org/ns/docbook" version="5.0" xmlns:xlink="http://www.w3.org/1999/xlink" xml:id="_stm32f4xx__tim_8h_source" xml:lang="en-US">
<title>stm32f4xx_tim.h</title>
<indexterm><primary>CUBE_IDE/VGA/Core/Inc/stm32f4xx_tim.h</primary></indexterm>
Go to the documentation of this file.<programlisting linenumbering="unnumbered">1 
23 <emphasis role="comment">/*&#32;Define&#32;to&#32;prevent&#32;recursive&#32;inclusion&#32;-------------------------------------*/</emphasis>
24 <emphasis role="preprocessor">#ifndef&#32;__STM32F4xx_TIM_H</emphasis>
25 <emphasis role="preprocessor">#define&#32;__STM32F4xx_TIM_H</emphasis>
26 
27 <emphasis role="preprocessor">#ifdef&#32;__cplusplus</emphasis>
28 &#32;<emphasis role="keyword">extern</emphasis>&#32;<emphasis role="stringliteral">&quot;C&quot;</emphasis>&#32;{
29 <emphasis role="preprocessor">#endif</emphasis>
30 
31 <emphasis role="comment">/*&#32;Includes&#32;------------------------------------------------------------------*/</emphasis>
32 <emphasis role="preprocessor">#include&#32;&quot;<link linkend="_stm32f4xx_8h">stm32f4xx.h</link>&quot;</emphasis>
33 
42 <emphasis role="comment">/*&#32;Exported&#32;types&#32;------------------------------------------------------------*/</emphasis>
43 
49 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
50 {
51 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___time_base_init_type_def_1a30c6857997a4ddd7d3d66fd3a8907c37">TIM_Prescaler</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
54 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___time_base_init_type_def_1adfc97c66bfce30e74ce779ab04c156e9">TIM_CounterMode</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
57 &#32;&#32;uint32_t&#32;<link linkend="_struct_t_i_m___time_base_init_type_def_1a642ee05352126af48248167939742034">TIM_Period</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
61 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___time_base_init_type_def_1a2142bf86a7116c8c98ab015d5606fc98">TIM_ClockDivision</link>;&#32;&#32;&#32;&#32;&#32;
64 &#32;&#32;uint8_t&#32;<link linkend="_struct_t_i_m___time_base_init_type_def_1a121b27ced71ccb2c85f1d9825ae8d496">TIM_RepetitionCounter</link>;&#32;&#32;
72 }&#32;<link linkend="_struct_t_i_m___time_base_init_type_def">TIM_TimeBaseInitTypeDef</link>;&#32;
73 
78 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
79 {
80 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___o_c_init_type_def_1afa69e616eb0b11bd238062dd8a5ceaa5">TIM_OCMode</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
83 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___o_c_init_type_def_1a1e88e3081574da1e1abc089df87985ba">TIM_OutputState</link>;&#32;&#32;&#32;
86 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___o_c_init_type_def_1a74a30f1a994c6676c0ce2b56243ed184">TIM_OutputNState</link>;&#32;&#32;
90 &#32;&#32;uint32_t&#32;<link linkend="_struct_t_i_m___o_c_init_type_def_1afd7020848ac0ad264aa3c4687f3c3ec4">TIM_Pulse</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
93 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___o_c_init_type_def_1acc7066b59671f62f2696c382c879c9c8">TIM_OCPolarity</link>;&#32;&#32;&#32;&#32;
96 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___o_c_init_type_def_1aa392739b843a7974702c5ec71864f982">TIM_OCNPolarity</link>;&#32;&#32;&#32;
100 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___o_c_init_type_def_1afb328e9ef4de6eb9d78390d7366b9a6e">TIM_OCIdleState</link>;&#32;&#32;&#32;
104 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___o_c_init_type_def_1a68f0241aa8d57bb42cd8e56c153f8e48">TIM_OCNIdleState</link>;&#32;&#32;
107 }&#32;<link linkend="_struct_t_i_m___o_c_init_type_def">TIM_OCInitTypeDef</link>;
108 
113 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
114 {
115 
116 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___i_c_init_type_def_1ac736e711f51054bef8b486b8521ef611">TIM_Channel</link>;&#32;&#32;&#32;&#32;&#32;&#32;
119 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___i_c_init_type_def_1a71dc0cc2f4eb59451ea323719b0741bb">TIM_ICPolarity</link>;&#32;&#32;&#32;
122 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___i_c_init_type_def_1a052908740c8c618054ef82b3ec89e9b3">TIM_ICSelection</link>;&#32;&#32;
125 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___i_c_init_type_def_1abdff50beb0809a640ccf2cebde439a00">TIM_ICPrescaler</link>;&#32;&#32;
128 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___i_c_init_type_def_1a751574b5d1f66bea6c3405d2975e420a">TIM_ICFilter</link>;&#32;&#32;&#32;&#32;&#32;
130 }&#32;<link linkend="_struct_t_i_m___i_c_init_type_def">TIM_ICInitTypeDef</link>;
131 
137 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
138 {
139 
140 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def_1a5d0ca05d766b82cde0a56a6b61c02f8b">TIM_OSSRState</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
143 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def_1afc160a2e65a93ea65c81bf05aa6f085d">TIM_OSSIState</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
146 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def_1acba399df603976d328261af5cd9ae011">TIM_LOCKLevel</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
149 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def_1a136119743510d706b94e605f86b31f82">TIM_DeadTime</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
153 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def_1a7f141e06bab7928bc0b8327f0d20e664">TIM_Break</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
156 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def_1a71f25c4b4d7207152436dd716a6cb2f1">TIM_BreakPolarity</link>;&#32;&#32;&#32;&#32;
159 &#32;&#32;uint16_t&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def_1a85ef0b5598749ffd67dd360e615bcf9a">TIM_AutomaticOutput</link>;&#32;&#32;
161 }&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def">TIM_BDTRInitTypeDef</link>;
162 
163 <emphasis role="comment">/*&#32;Exported&#32;constants&#32;--------------------------------------------------------*/</emphasis>
164 
169 <emphasis role="preprocessor">#define&#32;IS_TIM_ALL_PERIPH(PERIPH)&#32;(((PERIPH)&#32;==&#32;TIM1)&#32;||&#32;\</emphasis>
170 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM2)&#32;||&#32;\</emphasis>
171 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM3)&#32;||&#32;\</emphasis>
172 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM4)&#32;||&#32;\</emphasis>
173 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM5)&#32;||&#32;\</emphasis>
174 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM6)&#32;||&#32;\</emphasis>
175 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM7)&#32;||&#32;\</emphasis>
176 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM8)&#32;||&#32;\</emphasis>
177 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM9)&#32;||&#32;\</emphasis>
178 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM10)&#32;||&#32;\</emphasis>
179 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM11)&#32;||&#32;\</emphasis>
180 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM12)&#32;||&#32;\</emphasis>
181 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(((PERIPH)&#32;==&#32;TIM13)&#32;||&#32;\</emphasis>
182 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM14)))</emphasis>
183 <emphasis role="comment">/*&#32;LIST1:&#32;TIM1,&#32;TIM2,&#32;TIM3,&#32;TIM4,&#32;TIM5,&#32;TIM8,&#32;TIM9,&#32;TIM10,&#32;TIM11,&#32;TIM12,&#32;TIM13&#32;and&#32;TIM14&#32;*/</emphasis>&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
184 <emphasis role="preprocessor">#define&#32;IS_TIM_LIST1_PERIPH(PERIPH)&#32;(((PERIPH)&#32;==&#32;TIM1)&#32;||&#32;\</emphasis>
185 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM2)&#32;||&#32;\</emphasis>
186 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM3)&#32;||&#32;\</emphasis>
187 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM4)&#32;||&#32;\</emphasis>
188 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM5)&#32;||&#32;\</emphasis>
189 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM8)&#32;||&#32;\</emphasis>
190 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM9)&#32;||&#32;\</emphasis>
191 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM10)&#32;||&#32;\</emphasis>
192 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM11)&#32;||&#32;\</emphasis>
193 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM12)&#32;||&#32;\</emphasis>
194 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM13)&#32;||&#32;\</emphasis>
195 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM14))</emphasis>
196 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
197 <emphasis role="comment">/*&#32;LIST2:&#32;TIM1,&#32;TIM2,&#32;TIM3,&#32;TIM4,&#32;TIM5,&#32;TIM8,&#32;TIM9&#32;and&#32;TIM12&#32;*/</emphasis>
198 <emphasis role="preprocessor">#define&#32;IS_TIM_LIST2_PERIPH(PERIPH)&#32;(((PERIPH)&#32;==&#32;TIM1)&#32;||&#32;\</emphasis>
199 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM2)&#32;||&#32;\</emphasis>
200 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM3)&#32;||&#32;\</emphasis>
201 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM4)&#32;||&#32;\</emphasis>
202 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM5)&#32;||&#32;\</emphasis>
203 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM8)&#32;||&#32;\</emphasis>
204 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM9)&#32;||&#32;\</emphasis>
205 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM12))</emphasis>
206 <emphasis role="comment">/*&#32;LIST3:&#32;TIM1,&#32;TIM2,&#32;TIM3,&#32;TIM4,&#32;TIM5&#32;and&#32;TIM8&#32;*/</emphasis>
207 <emphasis role="preprocessor">#define&#32;IS_TIM_LIST3_PERIPH(PERIPH)&#32;(((PERIPH)&#32;==&#32;TIM1)&#32;||&#32;\</emphasis>
208 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM2)&#32;||&#32;\</emphasis>
209 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM3)&#32;||&#32;\</emphasis>
210 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM4)&#32;||&#32;\</emphasis>
211 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM5)&#32;||&#32;\</emphasis>
212 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM8))</emphasis>
213 <emphasis role="comment">/*&#32;LIST4:&#32;TIM1&#32;and&#32;TIM8&#32;*/</emphasis>
214 <emphasis role="preprocessor">#define&#32;IS_TIM_LIST4_PERIPH(PERIPH)&#32;(((PERIPH)&#32;==&#32;TIM1)&#32;||&#32;\</emphasis>
215 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM8))</emphasis>
216 <emphasis role="comment">/*&#32;LIST5:&#32;TIM1,&#32;TIM2,&#32;TIM3,&#32;TIM4,&#32;TIM5,&#32;TIM6,&#32;TIM7&#32;and&#32;TIM8&#32;*/</emphasis>
217 <emphasis role="preprocessor">#define&#32;IS_TIM_LIST5_PERIPH(PERIPH)&#32;(((PERIPH)&#32;==&#32;TIM1)&#32;||&#32;\</emphasis>
218 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM2)&#32;||&#32;\</emphasis>
219 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM3)&#32;||&#32;\</emphasis>
220 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM4)&#32;||&#32;\</emphasis>
221 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM5)&#32;||&#32;\</emphasis>
222 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM6)&#32;||&#32;\</emphasis>
223 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM7)&#32;||&#32;\</emphasis>
224 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PERIPH)&#32;==&#32;TIM8))</emphasis>
225 <emphasis role="comment">/*&#32;LIST6:&#32;TIM2,&#32;TIM5&#32;and&#32;TIM11&#32;*/</emphasis>&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
226 <emphasis role="preprocessor">#define&#32;IS_TIM_LIST6_PERIPH(TIMx)(((TIMx)&#32;==&#32;TIM2)&#32;||&#32;\</emphasis>
227 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIMx)&#32;==&#32;TIM5)&#32;||&#32;\</emphasis>
228 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIMx)&#32;==&#32;TIM11))</emphasis>
229 
234 <emphasis role="preprocessor">#define&#32;TIM_OCMode_Timing&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
235 <emphasis role="preprocessor">#define&#32;TIM_OCMode_Active&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0010)</emphasis>
236 <emphasis role="preprocessor">#define&#32;TIM_OCMode_Inactive&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0020)</emphasis>
237 <emphasis role="preprocessor">#define&#32;TIM_OCMode_Toggle&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0030)</emphasis>
238 <emphasis role="preprocessor">#define&#32;TIM_OCMode_PWM1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0060)</emphasis>
239 <emphasis role="preprocessor">#define&#32;TIM_OCMode_PWM2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0070)</emphasis>
240 <emphasis role="preprocessor">#define&#32;IS_TIM_OC_MODE(MODE)&#32;(((MODE)&#32;==&#32;TIM_OCMode_Timing)&#32;||&#32;\</emphasis>
241 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_Active)&#32;||&#32;\</emphasis>
242 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_Inactive)&#32;||&#32;\</emphasis>
243 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_Toggle)||&#32;\</emphasis>
244 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_PWM1)&#32;||&#32;\</emphasis>
245 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_PWM2))</emphasis>
246 <emphasis role="preprocessor">#define&#32;IS_TIM_OCM(MODE)&#32;(((MODE)&#32;==&#32;TIM_OCMode_Timing)&#32;||&#32;\</emphasis>
247 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_Active)&#32;||&#32;\</emphasis>
248 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_Inactive)&#32;||&#32;\</emphasis>
249 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_Toggle)||&#32;\</emphasis>
250 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_PWM1)&#32;||&#32;\</emphasis>
251 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OCMode_PWM2)&#32;||&#32;&#32;&#32;&#32;\</emphasis>
252 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_ForcedAction_Active)&#32;||&#32;\</emphasis>
253 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_ForcedAction_InActive))</emphasis>
262 <emphasis role="preprocessor">#define&#32;TIM_OPMode_Single&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)</emphasis>
263 <emphasis role="preprocessor">#define&#32;TIM_OPMode_Repetitive&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
264 <emphasis role="preprocessor">#define&#32;IS_TIM_OPM_MODE(MODE)&#32;(((MODE)&#32;==&#32;TIM_OPMode_Single)&#32;||&#32;\</emphasis>
265 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_OPMode_Repetitive))</emphasis>
274 <emphasis role="preprocessor">#define&#32;TIM_Channel_1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
275 <emphasis role="preprocessor">#define&#32;TIM_Channel_2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
276 <emphasis role="preprocessor">#define&#32;TIM_Channel_3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)</emphasis>
277 <emphasis role="preprocessor">#define&#32;TIM_Channel_4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000C)</emphasis>
278 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
279 <emphasis role="preprocessor">#define&#32;IS_TIM_CHANNEL(CHANNEL)&#32;(((CHANNEL)&#32;==&#32;TIM_Channel_1)&#32;||&#32;\</emphasis>
280 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CHANNEL)&#32;==&#32;TIM_Channel_2)&#32;||&#32;\</emphasis>
281 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CHANNEL)&#32;==&#32;TIM_Channel_3)&#32;||&#32;\</emphasis>
282 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CHANNEL)&#32;==&#32;TIM_Channel_4))</emphasis>
283 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
284 <emphasis role="preprocessor">#define&#32;IS_TIM_PWMI_CHANNEL(CHANNEL)&#32;(((CHANNEL)&#32;==&#32;TIM_Channel_1)&#32;||&#32;\</emphasis>
285 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CHANNEL)&#32;==&#32;TIM_Channel_2))</emphasis>
286 <emphasis role="preprocessor">#define&#32;IS_TIM_COMPLEMENTARY_CHANNEL(CHANNEL)&#32;(((CHANNEL)&#32;==&#32;TIM_Channel_1)&#32;||&#32;\</emphasis>
287 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CHANNEL)&#32;==&#32;TIM_Channel_2)&#32;||&#32;\</emphasis>
288 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CHANNEL)&#32;==&#32;TIM_Channel_3))</emphasis>
297 <emphasis role="preprocessor">#define&#32;TIM_CKD_DIV1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
298 <emphasis role="preprocessor">#define&#32;TIM_CKD_DIV2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0100)</emphasis>
299 <emphasis role="preprocessor">#define&#32;TIM_CKD_DIV4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0200)</emphasis>
300 <emphasis role="preprocessor">#define&#32;IS_TIM_CKD_DIV(DIV)&#32;(((DIV)&#32;==&#32;TIM_CKD_DIV1)&#32;||&#32;\</emphasis>
301 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((DIV)&#32;==&#32;TIM_CKD_DIV2)&#32;||&#32;\</emphasis>
302 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((DIV)&#32;==&#32;TIM_CKD_DIV4))</emphasis>
311 <emphasis role="preprocessor">#define&#32;TIM_CounterMode_Up&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
312 <emphasis role="preprocessor">#define&#32;TIM_CounterMode_Down&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0010)</emphasis>
313 <emphasis role="preprocessor">#define&#32;TIM_CounterMode_CenterAligned1&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0020)</emphasis>
314 <emphasis role="preprocessor">#define&#32;TIM_CounterMode_CenterAligned2&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
315 <emphasis role="preprocessor">#define&#32;TIM_CounterMode_CenterAligned3&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0060)</emphasis>
316 <emphasis role="preprocessor">#define&#32;IS_TIM_COUNTER_MODE(MODE)&#32;(((MODE)&#32;==&#32;TIM_CounterMode_Up)&#32;||&#32;&#32;\</emphasis>
317 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_CounterMode_Down)&#32;||&#32;\</emphasis>
318 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_CounterMode_CenterAligned1)&#32;||&#32;\</emphasis>
319 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_CounterMode_CenterAligned2)&#32;||&#32;\</emphasis>
320 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_CounterMode_CenterAligned3))</emphasis>
329 <emphasis role="preprocessor">#define&#32;TIM_OCPolarity_High&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
330 <emphasis role="preprocessor">#define&#32;TIM_OCPolarity_Low&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)</emphasis>
331 <emphasis role="preprocessor">#define&#32;IS_TIM_OC_POLARITY(POLARITY)&#32;(((POLARITY)&#32;==&#32;TIM_OCPolarity_High)&#32;||&#32;\</emphasis>
332 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((POLARITY)&#32;==&#32;TIM_OCPolarity_Low))</emphasis>
341 <emphasis role="preprocessor">#define&#32;TIM_OCNPolarity_High&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
342 <emphasis role="preprocessor">#define&#32;TIM_OCNPolarity_Low&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)</emphasis>
343 <emphasis role="preprocessor">#define&#32;IS_TIM_OCN_POLARITY(POLARITY)&#32;(((POLARITY)&#32;==&#32;TIM_OCNPolarity_High)&#32;||&#32;\</emphasis>
344 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((POLARITY)&#32;==&#32;TIM_OCNPolarity_Low))</emphasis>
353 <emphasis role="preprocessor">#define&#32;TIM_OutputState_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
354 <emphasis role="preprocessor">#define&#32;TIM_OutputState_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)</emphasis>
355 <emphasis role="preprocessor">#define&#32;IS_TIM_OUTPUT_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OutputState_Disable)&#32;||&#32;\</emphasis>
356 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OutputState_Enable))</emphasis>
365 <emphasis role="preprocessor">#define&#32;TIM_OutputNState_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
366 <emphasis role="preprocessor">#define&#32;TIM_OutputNState_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
367 <emphasis role="preprocessor">#define&#32;IS_TIM_OUTPUTN_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OutputNState_Disable)&#32;||&#32;\</emphasis>
368 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OutputNState_Enable))</emphasis>
377 <emphasis role="preprocessor">#define&#32;TIM_CCx_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)</emphasis>
378 <emphasis role="preprocessor">#define&#32;TIM_CCx_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
379 <emphasis role="preprocessor">#define&#32;IS_TIM_CCX(CCX)&#32;(((CCX)&#32;==&#32;TIM_CCx_Enable)&#32;||&#32;\</emphasis>
380 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CCX)&#32;==&#32;TIM_CCx_Disable))</emphasis>
389 <emphasis role="preprocessor">#define&#32;TIM_CCxN_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
390 <emphasis role="preprocessor">#define&#32;TIM_CCxN_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
391 <emphasis role="preprocessor">#define&#32;IS_TIM_CCXN(CCXN)&#32;(((CCXN)&#32;==&#32;TIM_CCxN_Enable)&#32;||&#32;\</emphasis>
392 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CCXN)&#32;==&#32;TIM_CCxN_Disable))</emphasis>
401 <emphasis role="preprocessor">#define&#32;TIM_Break_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x1000)</emphasis>
402 <emphasis role="preprocessor">#define&#32;TIM_Break_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
403 <emphasis role="preprocessor">#define&#32;IS_TIM_BREAK_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_Break_Enable)&#32;||&#32;\</emphasis>
404 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_Break_Disable))</emphasis>
413 <emphasis role="preprocessor">#define&#32;TIM_BreakPolarity_Low&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
414 <emphasis role="preprocessor">#define&#32;TIM_BreakPolarity_High&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x2000)</emphasis>
415 <emphasis role="preprocessor">#define&#32;IS_TIM_BREAK_POLARITY(POLARITY)&#32;(((POLARITY)&#32;==&#32;TIM_BreakPolarity_Low)&#32;||&#32;\</emphasis>
416 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((POLARITY)&#32;==&#32;TIM_BreakPolarity_High))</emphasis>
425 <emphasis role="preprocessor">#define&#32;TIM_AutomaticOutput_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x4000)</emphasis>
426 <emphasis role="preprocessor">#define&#32;TIM_AutomaticOutput_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
427 <emphasis role="preprocessor">#define&#32;IS_TIM_AUTOMATIC_OUTPUT_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_AutomaticOutput_Enable)&#32;||&#32;\</emphasis>
428 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_AutomaticOutput_Disable))</emphasis>
437 <emphasis role="preprocessor">#define&#32;TIM_LOCKLevel_OFF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
438 <emphasis role="preprocessor">#define&#32;TIM_LOCKLevel_1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0100)</emphasis>
439 <emphasis role="preprocessor">#define&#32;TIM_LOCKLevel_2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0200)</emphasis>
440 <emphasis role="preprocessor">#define&#32;TIM_LOCKLevel_3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0300)</emphasis>
441 <emphasis role="preprocessor">#define&#32;IS_TIM_LOCK_LEVEL(LEVEL)&#32;(((LEVEL)&#32;==&#32;TIM_LOCKLevel_OFF)&#32;||&#32;\</emphasis>
442 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LEVEL)&#32;==&#32;TIM_LOCKLevel_1)&#32;||&#32;\</emphasis>
443 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LEVEL)&#32;==&#32;TIM_LOCKLevel_2)&#32;||&#32;\</emphasis>
444 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LEVEL)&#32;==&#32;TIM_LOCKLevel_3))</emphasis>
453 <emphasis role="preprocessor">#define&#32;TIM_OSSIState_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0400)</emphasis>
454 <emphasis role="preprocessor">#define&#32;TIM_OSSIState_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
455 <emphasis role="preprocessor">#define&#32;IS_TIM_OSSI_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OSSIState_Enable)&#32;||&#32;\</emphasis>
456 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OSSIState_Disable))</emphasis>
465 <emphasis role="preprocessor">#define&#32;TIM_OSSRState_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0800)</emphasis>
466 <emphasis role="preprocessor">#define&#32;TIM_OSSRState_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
467 <emphasis role="preprocessor">#define&#32;IS_TIM_OSSR_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OSSRState_Enable)&#32;||&#32;\</emphasis>
468 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OSSRState_Disable))</emphasis>
477 <emphasis role="preprocessor">#define&#32;TIM_OCIdleState_Set&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0100)</emphasis>
478 <emphasis role="preprocessor">#define&#32;TIM_OCIdleState_Reset&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
479 <emphasis role="preprocessor">#define&#32;IS_TIM_OCIDLE_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OCIdleState_Set)&#32;||&#32;\</emphasis>
480 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OCIdleState_Reset))</emphasis>
489 <emphasis role="preprocessor">#define&#32;TIM_OCNIdleState_Set&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0200)</emphasis>
490 <emphasis role="preprocessor">#define&#32;TIM_OCNIdleState_Reset&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
491 <emphasis role="preprocessor">#define&#32;IS_TIM_OCNIDLE_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OCNIdleState_Set)&#32;||&#32;\</emphasis>
492 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OCNIdleState_Reset))</emphasis>
501 <emphasis role="preprocessor">#define&#32;&#32;TIM_ICPolarity_Rising&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
502 <emphasis role="preprocessor">#define&#32;&#32;TIM_ICPolarity_Falling&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)</emphasis>
503 <emphasis role="preprocessor">#define&#32;&#32;TIM_ICPolarity_BothEdge&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000A)</emphasis>
504 <emphasis role="preprocessor">#define&#32;IS_TIM_IC_POLARITY(POLARITY)&#32;(((POLARITY)&#32;==&#32;TIM_ICPolarity_Rising)&#32;||&#32;\</emphasis>
505 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((POLARITY)&#32;==&#32;TIM_ICPolarity_Falling)||&#32;\</emphasis>
506 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((POLARITY)&#32;==&#32;TIM_ICPolarity_BothEdge))</emphasis>
515 <emphasis role="preprocessor">#define&#32;TIM_ICSelection_DirectTI&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)&#32;</emphasis>
517 <emphasis role="preprocessor">#define&#32;TIM_ICSelection_IndirectTI&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)&#32;</emphasis>
519 <emphasis role="preprocessor">#define&#32;TIM_ICSelection_TRC&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0003)&#32;</emphasis>
520 <emphasis role="preprocessor">#define&#32;IS_TIM_IC_SELECTION(SELECTION)&#32;(((SELECTION)&#32;==&#32;TIM_ICSelection_DirectTI)&#32;||&#32;\</emphasis>
521 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_ICSelection_IndirectTI)&#32;||&#32;\</emphasis>
522 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_ICSelection_TRC))</emphasis>
531 <emphasis role="preprocessor">#define&#32;TIM_ICPSC_DIV1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)&#32;</emphasis>
532 <emphasis role="preprocessor">#define&#32;TIM_ICPSC_DIV2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)&#32;</emphasis>
533 <emphasis role="preprocessor">#define&#32;TIM_ICPSC_DIV4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)&#32;</emphasis>
534 <emphasis role="preprocessor">#define&#32;TIM_ICPSC_DIV8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000C)&#32;</emphasis>
535 <emphasis role="preprocessor">#define&#32;IS_TIM_IC_PRESCALER(PRESCALER)&#32;(((PRESCALER)&#32;==&#32;TIM_ICPSC_DIV1)&#32;||&#32;\</emphasis>
536 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PRESCALER)&#32;==&#32;TIM_ICPSC_DIV2)&#32;||&#32;\</emphasis>
537 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PRESCALER)&#32;==&#32;TIM_ICPSC_DIV4)&#32;||&#32;\</emphasis>
538 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PRESCALER)&#32;==&#32;TIM_ICPSC_DIV8))</emphasis>
547 <emphasis role="preprocessor">#define&#32;TIM_IT_Update&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)</emphasis>
548 <emphasis role="preprocessor">#define&#32;TIM_IT_CC1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)</emphasis>
549 <emphasis role="preprocessor">#define&#32;TIM_IT_CC2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
550 <emphasis role="preprocessor">#define&#32;TIM_IT_CC3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)</emphasis>
551 <emphasis role="preprocessor">#define&#32;TIM_IT_CC4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0010)</emphasis>
552 <emphasis role="preprocessor">#define&#32;TIM_IT_COM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0020)</emphasis>
553 <emphasis role="preprocessor">#define&#32;TIM_IT_Trigger&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
554 <emphasis role="preprocessor">#define&#32;TIM_IT_Break&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0080)</emphasis>
555 <emphasis role="preprocessor">#define&#32;IS_TIM_IT(IT)&#32;((((IT)&#32;&amp;&#32;(uint16_t)0xFF00)&#32;==&#32;0x0000)&#32;&amp;&amp;&#32;((IT)&#32;!=&#32;0x0000))</emphasis>
556 
557 <emphasis role="preprocessor">#define&#32;IS_TIM_GET_IT(IT)&#32;(((IT)&#32;==&#32;TIM_IT_Update)&#32;||&#32;\</emphasis>
558 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((IT)&#32;==&#32;TIM_IT_CC1)&#32;||&#32;\</emphasis>
559 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((IT)&#32;==&#32;TIM_IT_CC2)&#32;||&#32;\</emphasis>
560 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((IT)&#32;==&#32;TIM_IT_CC3)&#32;||&#32;\</emphasis>
561 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((IT)&#32;==&#32;TIM_IT_CC4)&#32;||&#32;\</emphasis>
562 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((IT)&#32;==&#32;TIM_IT_COM)&#32;||&#32;\</emphasis>
563 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((IT)&#32;==&#32;TIM_IT_Trigger)&#32;||&#32;\</emphasis>
564 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((IT)&#32;==&#32;TIM_IT_Break))</emphasis>
573 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CR1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
574 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CR2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)</emphasis>
575 <emphasis role="preprocessor">#define&#32;TIM_DMABase_SMCR&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)</emphasis>
576 <emphasis role="preprocessor">#define&#32;TIM_DMABase_DIER&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0003)</emphasis>
577 <emphasis role="preprocessor">#define&#32;TIM_DMABase_SR&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
578 <emphasis role="preprocessor">#define&#32;TIM_DMABase_EGR&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0005)</emphasis>
579 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CCMR1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0006)</emphasis>
580 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CCMR2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0007)</emphasis>
581 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CCER&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)</emphasis>
582 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CNT&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0009)</emphasis>
583 <emphasis role="preprocessor">#define&#32;TIM_DMABase_PSC&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000A)</emphasis>
584 <emphasis role="preprocessor">#define&#32;TIM_DMABase_ARR&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000B)</emphasis>
585 <emphasis role="preprocessor">#define&#32;TIM_DMABase_RCR&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000C)</emphasis>
586 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CCR1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000D)</emphasis>
587 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CCR2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000E)</emphasis>
588 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CCR3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x000F)</emphasis>
589 <emphasis role="preprocessor">#define&#32;TIM_DMABase_CCR4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0010)</emphasis>
590 <emphasis role="preprocessor">#define&#32;TIM_DMABase_BDTR&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0011)</emphasis>
591 <emphasis role="preprocessor">#define&#32;TIM_DMABase_DCR&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0012)</emphasis>
592 <emphasis role="preprocessor">#define&#32;TIM_DMABase_OR&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0013)</emphasis>
593 <emphasis role="preprocessor">#define&#32;IS_TIM_DMA_BASE(BASE)&#32;(((BASE)&#32;==&#32;TIM_DMABase_CR1)&#32;||&#32;\</emphasis>
594 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CR2)&#32;||&#32;\</emphasis>
595 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_SMCR)&#32;||&#32;\</emphasis>
596 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_DIER)&#32;||&#32;\</emphasis>
597 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_SR)&#32;||&#32;\</emphasis>
598 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_EGR)&#32;||&#32;\</emphasis>
599 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CCMR1)&#32;||&#32;\</emphasis>
600 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CCMR2)&#32;||&#32;\</emphasis>
601 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CCER)&#32;||&#32;\</emphasis>
602 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CNT)&#32;||&#32;\</emphasis>
603 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_PSC)&#32;||&#32;\</emphasis>
604 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_ARR)&#32;||&#32;\</emphasis>
605 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_RCR)&#32;||&#32;\</emphasis>
606 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CCR1)&#32;||&#32;\</emphasis>
607 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CCR2)&#32;||&#32;\</emphasis>
608 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CCR3)&#32;||&#32;\</emphasis>
609 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_CCR4)&#32;||&#32;\</emphasis>
610 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_BDTR)&#32;||&#32;\</emphasis>
611 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_DCR)&#32;||&#32;\</emphasis>
612 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((BASE)&#32;==&#32;TIM_DMABase_OR))&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
621 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_1Transfer&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
622 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_2Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0100)</emphasis>
623 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_3Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0200)</emphasis>
624 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_4Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0300)</emphasis>
625 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_5Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0400)</emphasis>
626 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_6Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0500)</emphasis>
627 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_7Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0600)</emphasis>
628 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_8Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0700)</emphasis>
629 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_9Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0800)</emphasis>
630 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_10Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0900)</emphasis>
631 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_11Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0A00)</emphasis>
632 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_12Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0B00)</emphasis>
633 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_13Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0C00)</emphasis>
634 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_14Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0D00)</emphasis>
635 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_15Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0E00)</emphasis>
636 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_16Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0F00)</emphasis>
637 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_17Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x1000)</emphasis>
638 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_18Transfers&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x1100)</emphasis>
639 <emphasis role="preprocessor">#define&#32;IS_TIM_DMA_LENGTH(LENGTH)&#32;(((LENGTH)&#32;==&#32;TIM_DMABurstLength_1Transfer)&#32;||&#32;\</emphasis>
640 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_2Transfers)&#32;||&#32;\</emphasis>
641 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_3Transfers)&#32;||&#32;\</emphasis>
642 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_4Transfers)&#32;||&#32;\</emphasis>
643 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_5Transfers)&#32;||&#32;\</emphasis>
644 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_6Transfers)&#32;||&#32;\</emphasis>
645 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_7Transfers)&#32;||&#32;\</emphasis>
646 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_8Transfers)&#32;||&#32;\</emphasis>
647 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_9Transfers)&#32;||&#32;\</emphasis>
648 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_10Transfers)&#32;||&#32;\</emphasis>
649 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_11Transfers)&#32;||&#32;\</emphasis>
650 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_12Transfers)&#32;||&#32;\</emphasis>
651 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_13Transfers)&#32;||&#32;\</emphasis>
652 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_14Transfers)&#32;||&#32;\</emphasis>
653 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_15Transfers)&#32;||&#32;\</emphasis>
654 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_16Transfers)&#32;||&#32;\</emphasis>
655 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_17Transfers)&#32;||&#32;\</emphasis>
656 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((LENGTH)&#32;==&#32;TIM_DMABurstLength_18Transfers))</emphasis>
665 <emphasis role="preprocessor">#define&#32;TIM_DMA_Update&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0100)</emphasis>
666 <emphasis role="preprocessor">#define&#32;TIM_DMA_CC1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0200)</emphasis>
667 <emphasis role="preprocessor">#define&#32;TIM_DMA_CC2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0400)</emphasis>
668 <emphasis role="preprocessor">#define&#32;TIM_DMA_CC3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0800)</emphasis>
669 <emphasis role="preprocessor">#define&#32;TIM_DMA_CC4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x1000)</emphasis>
670 <emphasis role="preprocessor">#define&#32;TIM_DMA_COM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x2000)</emphasis>
671 <emphasis role="preprocessor">#define&#32;TIM_DMA_Trigger&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x4000)</emphasis>
672 <emphasis role="preprocessor">#define&#32;IS_TIM_DMA_SOURCE(SOURCE)&#32;((((SOURCE)&#32;&amp;&#32;(uint16_t)0x80FF)&#32;==&#32;0x0000)&#32;&amp;&amp;&#32;((SOURCE)&#32;!=&#32;0x0000))</emphasis>
673 
682 <emphasis role="preprocessor">#define&#32;TIM_ExtTRGPSC_OFF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
683 <emphasis role="preprocessor">#define&#32;TIM_ExtTRGPSC_DIV2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x1000)</emphasis>
684 <emphasis role="preprocessor">#define&#32;TIM_ExtTRGPSC_DIV4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x2000)</emphasis>
685 <emphasis role="preprocessor">#define&#32;TIM_ExtTRGPSC_DIV8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x3000)</emphasis>
686 <emphasis role="preprocessor">#define&#32;IS_TIM_EXT_PRESCALER(PRESCALER)&#32;(((PRESCALER)&#32;==&#32;TIM_ExtTRGPSC_OFF)&#32;||&#32;\</emphasis>
687 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PRESCALER)&#32;==&#32;TIM_ExtTRGPSC_DIV2)&#32;||&#32;\</emphasis>
688 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PRESCALER)&#32;==&#32;TIM_ExtTRGPSC_DIV4)&#32;||&#32;\</emphasis>
689 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PRESCALER)&#32;==&#32;TIM_ExtTRGPSC_DIV8))</emphasis>
698 <emphasis role="preprocessor">#define&#32;TIM_TS_ITR0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
699 <emphasis role="preprocessor">#define&#32;TIM_TS_ITR1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0010)</emphasis>
700 <emphasis role="preprocessor">#define&#32;TIM_TS_ITR2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0020)</emphasis>
701 <emphasis role="preprocessor">#define&#32;TIM_TS_ITR3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0030)</emphasis>
702 <emphasis role="preprocessor">#define&#32;TIM_TS_TI1F_ED&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
703 <emphasis role="preprocessor">#define&#32;TIM_TS_TI1FP1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0050)</emphasis>
704 <emphasis role="preprocessor">#define&#32;TIM_TS_TI2FP2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0060)</emphasis>
705 <emphasis role="preprocessor">#define&#32;TIM_TS_ETRF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0070)</emphasis>
706 <emphasis role="preprocessor">#define&#32;IS_TIM_TRIGGER_SELECTION(SELECTION)&#32;(((SELECTION)&#32;==&#32;TIM_TS_ITR0)&#32;||&#32;\</emphasis>
707 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_ITR1)&#32;||&#32;\</emphasis>
708 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_ITR2)&#32;||&#32;\</emphasis>
709 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_ITR3)&#32;||&#32;\</emphasis>
710 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_TI1F_ED)&#32;||&#32;\</emphasis>
711 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_TI1FP1)&#32;||&#32;\</emphasis>
712 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_TI2FP2)&#32;||&#32;\</emphasis>
713 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_ETRF))</emphasis>
714 <emphasis role="preprocessor">#define&#32;IS_TIM_INTERNAL_TRIGGER_SELECTION(SELECTION)&#32;(((SELECTION)&#32;==&#32;TIM_TS_ITR0)&#32;||&#32;\</emphasis>
715 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_ITR1)&#32;||&#32;\</emphasis>
716 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_ITR2)&#32;||&#32;\</emphasis>
717 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SELECTION)&#32;==&#32;TIM_TS_ITR3))</emphasis>
726 <emphasis role="preprocessor">#define&#32;TIM_TIxExternalCLK1Source_TI1&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0050)</emphasis>
727 <emphasis role="preprocessor">#define&#32;TIM_TIxExternalCLK1Source_TI2&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0060)</emphasis>
728 <emphasis role="preprocessor">#define&#32;TIM_TIxExternalCLK1Source_TI1ED&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
729 
737 <emphasis role="preprocessor">#define&#32;TIM_ExtTRGPolarity_Inverted&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x8000)</emphasis>
738 <emphasis role="preprocessor">#define&#32;TIM_ExtTRGPolarity_NonInverted&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
739 <emphasis role="preprocessor">#define&#32;IS_TIM_EXT_POLARITY(POLARITY)&#32;(((POLARITY)&#32;==&#32;TIM_ExtTRGPolarity_Inverted)&#32;||&#32;\</emphasis>
740 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((POLARITY)&#32;==&#32;TIM_ExtTRGPolarity_NonInverted))</emphasis>
749 <emphasis role="preprocessor">#define&#32;TIM_PSCReloadMode_Update&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
750 <emphasis role="preprocessor">#define&#32;TIM_PSCReloadMode_Immediate&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)</emphasis>
751 <emphasis role="preprocessor">#define&#32;IS_TIM_PRESCALER_RELOAD(RELOAD)&#32;(((RELOAD)&#32;==&#32;TIM_PSCReloadMode_Update)&#32;||&#32;\</emphasis>
752 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((RELOAD)&#32;==&#32;TIM_PSCReloadMode_Immediate))</emphasis>
761 <emphasis role="preprocessor">#define&#32;TIM_ForcedAction_Active&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0050)</emphasis>
762 <emphasis role="preprocessor">#define&#32;TIM_ForcedAction_InActive&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
763 <emphasis role="preprocessor">#define&#32;IS_TIM_FORCED_ACTION(ACTION)&#32;(((ACTION)&#32;==&#32;TIM_ForcedAction_Active)&#32;||&#32;\</emphasis>
764 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((ACTION)&#32;==&#32;TIM_ForcedAction_InActive))</emphasis>
773 <emphasis role="preprocessor">#define&#32;TIM_EncoderMode_TI1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)</emphasis>
774 <emphasis role="preprocessor">#define&#32;TIM_EncoderMode_TI2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)</emphasis>
775 <emphasis role="preprocessor">#define&#32;TIM_EncoderMode_TI12&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0003)</emphasis>
776 <emphasis role="preprocessor">#define&#32;IS_TIM_ENCODER_MODE(MODE)&#32;(((MODE)&#32;==&#32;TIM_EncoderMode_TI1)&#32;||&#32;\</emphasis>
777 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_EncoderMode_TI2)&#32;||&#32;\</emphasis>
778 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_EncoderMode_TI12))</emphasis>
788 <emphasis role="preprocessor">#define&#32;TIM_EventSource_Update&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)</emphasis>
789 <emphasis role="preprocessor">#define&#32;TIM_EventSource_CC1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)</emphasis>
790 <emphasis role="preprocessor">#define&#32;TIM_EventSource_CC2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
791 <emphasis role="preprocessor">#define&#32;TIM_EventSource_CC3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)</emphasis>
792 <emphasis role="preprocessor">#define&#32;TIM_EventSource_CC4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0010)</emphasis>
793 <emphasis role="preprocessor">#define&#32;TIM_EventSource_COM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0020)</emphasis>
794 <emphasis role="preprocessor">#define&#32;TIM_EventSource_Trigger&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
795 <emphasis role="preprocessor">#define&#32;TIM_EventSource_Break&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0080)</emphasis>
796 <emphasis role="preprocessor">#define&#32;IS_TIM_EVENT_SOURCE(SOURCE)&#32;((((SOURCE)&#32;&amp;&#32;(uint16_t)0xFF00)&#32;==&#32;0x0000)&#32;&amp;&amp;&#32;((SOURCE)&#32;!=&#32;0x0000))&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
797 &#32;&#32;
806 <emphasis role="preprocessor">#define&#32;TIM_UpdateSource_Global&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)&#32;</emphasis>
809 <emphasis role="preprocessor">#define&#32;TIM_UpdateSource_Regular&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)&#32;</emphasis>
810 <emphasis role="preprocessor">#define&#32;IS_TIM_UPDATE_SOURCE(SOURCE)&#32;(((SOURCE)&#32;==&#32;TIM_UpdateSource_Global)&#32;||&#32;\</emphasis>
811 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SOURCE)&#32;==&#32;TIM_UpdateSource_Regular))</emphasis>
820 <emphasis role="preprocessor">#define&#32;TIM_OCPreload_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)</emphasis>
821 <emphasis role="preprocessor">#define&#32;TIM_OCPreload_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
822 <emphasis role="preprocessor">#define&#32;IS_TIM_OCPRELOAD_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OCPreload_Enable)&#32;||&#32;\</emphasis>
823 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OCPreload_Disable))</emphasis>
832 <emphasis role="preprocessor">#define&#32;TIM_OCFast_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
833 <emphasis role="preprocessor">#define&#32;TIM_OCFast_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
834 <emphasis role="preprocessor">#define&#32;IS_TIM_OCFAST_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OCFast_Enable)&#32;||&#32;\</emphasis>
835 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OCFast_Disable))</emphasis>
836 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
845 <emphasis role="preprocessor">#define&#32;TIM_OCClear_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0080)</emphasis>
846 <emphasis role="preprocessor">#define&#32;TIM_OCClear_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
847 <emphasis role="preprocessor">#define&#32;IS_TIM_OCCLEAR_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_OCClear_Enable)&#32;||&#32;\</emphasis>
848 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_OCClear_Disable))</emphasis>
857 <emphasis role="preprocessor">#define&#32;TIM_TRGOSource_Reset&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
858 <emphasis role="preprocessor">#define&#32;TIM_TRGOSource_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0010)</emphasis>
859 <emphasis role="preprocessor">#define&#32;TIM_TRGOSource_Update&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0020)</emphasis>
860 <emphasis role="preprocessor">#define&#32;TIM_TRGOSource_OC1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0030)</emphasis>
861 <emphasis role="preprocessor">#define&#32;TIM_TRGOSource_OC1Ref&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
862 <emphasis role="preprocessor">#define&#32;TIM_TRGOSource_OC2Ref&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0050)</emphasis>
863 <emphasis role="preprocessor">#define&#32;TIM_TRGOSource_OC3Ref&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0060)</emphasis>
864 <emphasis role="preprocessor">#define&#32;TIM_TRGOSource_OC4Ref&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0070)</emphasis>
865 <emphasis role="preprocessor">#define&#32;IS_TIM_TRGO_SOURCE(SOURCE)&#32;(((SOURCE)&#32;==&#32;TIM_TRGOSource_Reset)&#32;||&#32;\</emphasis>
866 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SOURCE)&#32;==&#32;TIM_TRGOSource_Enable)&#32;||&#32;\</emphasis>
867 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SOURCE)&#32;==&#32;TIM_TRGOSource_Update)&#32;||&#32;\</emphasis>
868 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SOURCE)&#32;==&#32;TIM_TRGOSource_OC1)&#32;||&#32;\</emphasis>
869 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SOURCE)&#32;==&#32;TIM_TRGOSource_OC1Ref)&#32;||&#32;\</emphasis>
870 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SOURCE)&#32;==&#32;TIM_TRGOSource_OC2Ref)&#32;||&#32;\</emphasis>
871 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SOURCE)&#32;==&#32;TIM_TRGOSource_OC3Ref)&#32;||&#32;\</emphasis>
872 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SOURCE)&#32;==&#32;TIM_TRGOSource_OC4Ref))</emphasis>
881 <emphasis role="preprocessor">#define&#32;TIM_SlaveMode_Reset&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
882 <emphasis role="preprocessor">#define&#32;TIM_SlaveMode_Gated&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0005)</emphasis>
883 <emphasis role="preprocessor">#define&#32;TIM_SlaveMode_Trigger&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0006)</emphasis>
884 <emphasis role="preprocessor">#define&#32;TIM_SlaveMode_External1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0007)</emphasis>
885 <emphasis role="preprocessor">#define&#32;IS_TIM_SLAVE_MODE(MODE)&#32;(((MODE)&#32;==&#32;TIM_SlaveMode_Reset)&#32;||&#32;\</emphasis>
886 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_SlaveMode_Gated)&#32;||&#32;\</emphasis>
887 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_SlaveMode_Trigger)&#32;||&#32;\</emphasis>
888 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MODE)&#32;==&#32;TIM_SlaveMode_External1))</emphasis>
897 <emphasis role="preprocessor">#define&#32;TIM_MasterSlaveMode_Enable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0080)</emphasis>
898 <emphasis role="preprocessor">#define&#32;TIM_MasterSlaveMode_Disable&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
899 <emphasis role="preprocessor">#define&#32;IS_TIM_MSM_STATE(STATE)&#32;(((STATE)&#32;==&#32;TIM_MasterSlaveMode_Enable)&#32;||&#32;\</emphasis>
900 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((STATE)&#32;==&#32;TIM_MasterSlaveMode_Disable))</emphasis>
908 <emphasis role="preprocessor">#define&#32;TIM2_TIM8_TRGO&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
909 <emphasis role="preprocessor">#define&#32;TIM2_ETH_PTP&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0400)</emphasis>
910 <emphasis role="preprocessor">#define&#32;TIM2_USBFS_SOF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0800)</emphasis>
911 <emphasis role="preprocessor">#define&#32;TIM2_USBHS_SOF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0C00)</emphasis>
912 
913 <emphasis role="preprocessor">#define&#32;TIM5_GPIO&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
914 <emphasis role="preprocessor">#define&#32;TIM5_LSI&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
915 <emphasis role="preprocessor">#define&#32;TIM5_LSE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0080)</emphasis>
916 <emphasis role="preprocessor">#define&#32;TIM5_RTC&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x00C0)</emphasis>
917 
918 <emphasis role="preprocessor">#define&#32;TIM11_GPIO&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0000)</emphasis>
919 <emphasis role="preprocessor">#define&#32;TIM11_HSE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)</emphasis>
920 
921 <emphasis role="preprocessor">#define&#32;IS_TIM_REMAP(TIM_REMAP)&#32;&#32;(((TIM_REMAP)&#32;==&#32;TIM2_TIM8_TRGO)||\</emphasis>
922 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM2_ETH_PTP)||\</emphasis>
923 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM2_USBFS_SOF)||\</emphasis>
924 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM2_USBHS_SOF)||\</emphasis>
925 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM5_GPIO)||\</emphasis>
926 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM5_LSI)||\</emphasis>
927 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM5_LSE)||\</emphasis>
928 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM5_RTC)||\</emphasis>
929 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM11_GPIO)||\</emphasis>
930 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((TIM_REMAP)&#32;==&#32;TIM11_HSE))</emphasis>
931 
939 <emphasis role="preprocessor">#define&#32;TIM_FLAG_Update&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0001)</emphasis>
940 <emphasis role="preprocessor">#define&#32;TIM_FLAG_CC1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0002)</emphasis>
941 <emphasis role="preprocessor">#define&#32;TIM_FLAG_CC2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0004)</emphasis>
942 <emphasis role="preprocessor">#define&#32;TIM_FLAG_CC3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0008)</emphasis>
943 <emphasis role="preprocessor">#define&#32;TIM_FLAG_CC4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0010)</emphasis>
944 <emphasis role="preprocessor">#define&#32;TIM_FLAG_COM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0020)</emphasis>
945 <emphasis role="preprocessor">#define&#32;TIM_FLAG_Trigger&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0040)</emphasis>
946 <emphasis role="preprocessor">#define&#32;TIM_FLAG_Break&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0080)</emphasis>
947 <emphasis role="preprocessor">#define&#32;TIM_FLAG_CC1OF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0200)</emphasis>
948 <emphasis role="preprocessor">#define&#32;TIM_FLAG_CC2OF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0400)</emphasis>
949 <emphasis role="preprocessor">#define&#32;TIM_FLAG_CC3OF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x0800)</emphasis>
950 <emphasis role="preprocessor">#define&#32;TIM_FLAG_CC4OF&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint16_t)0x1000)</emphasis>
951 <emphasis role="preprocessor">#define&#32;IS_TIM_GET_FLAG(FLAG)&#32;(((FLAG)&#32;==&#32;TIM_FLAG_Update)&#32;||&#32;\</emphasis>
952 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_CC1)&#32;||&#32;\</emphasis>
953 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_CC2)&#32;||&#32;\</emphasis>
954 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_CC3)&#32;||&#32;\</emphasis>
955 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_CC4)&#32;||&#32;\</emphasis>
956 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_COM)&#32;||&#32;\</emphasis>
957 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_Trigger)&#32;||&#32;\</emphasis>
958 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_Break)&#32;||&#32;\</emphasis>
959 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_CC1OF)&#32;||&#32;\</emphasis>
960 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_CC2OF)&#32;||&#32;\</emphasis>
961 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_CC3OF)&#32;||&#32;\</emphasis>
962 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FLAG)&#32;==&#32;TIM_FLAG_CC4OF))</emphasis>
963 
972 <emphasis role="preprocessor">#define&#32;IS_TIM_IC_FILTER(ICFILTER)&#32;((ICFILTER)&#32;&lt;=&#32;0xF)&#32;</emphasis>
981 <emphasis role="preprocessor">#define&#32;IS_TIM_EXT_FILTER(EXTFILTER)&#32;((EXTFILTER)&#32;&lt;=&#32;0xF)</emphasis>
990 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_1Byte&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_1Transfer</emphasis>
991 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_2Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_2Transfers</emphasis>
992 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_3Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_3Transfers</emphasis>
993 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_4Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_4Transfers</emphasis>
994 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_5Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_5Transfers</emphasis>
995 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_6Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_6Transfers</emphasis>
996 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_7Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_7Transfers</emphasis>
997 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_8Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_8Transfers</emphasis>
998 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_9Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_9Transfers</emphasis>
999 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_10Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_10Transfers</emphasis>
1000 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_11Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_11Transfers</emphasis>
1001 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_12Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_12Transfers</emphasis>
1002 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_13Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_13Transfers</emphasis>
1003 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_14Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_14Transfers</emphasis>
1004 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_15Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_15Transfers</emphasis>
1005 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_16Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_16Transfers</emphasis>
1006 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_17Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_17Transfers</emphasis>
1007 <emphasis role="preprocessor">#define&#32;TIM_DMABurstLength_18Bytes&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;TIM_DMABurstLength_18Transfers</emphasis>
1016 <emphasis role="comment">/*&#32;Exported&#32;macro&#32;------------------------------------------------------------*/</emphasis>
1017 <emphasis role="comment">/*&#32;Exported&#32;functions&#32;--------------------------------------------------------*/</emphasis>&#32;
1018 
1019 <emphasis role="comment">/*&#32;TimeBase&#32;management&#32;********************************************************/</emphasis>
1020 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga1659cc0ce503ac151568e0c7c02b1ba5">TIM_DeInit</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx);
1021 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga83fd58c9416802d9638bbe1715c98932">TIM_TimeBaseInit</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;<link linkend="_struct_t_i_m___time_base_init_type_def">TIM_TimeBaseInitTypeDef</link>*&#32;TIM_TimeBaseInitStruct);
1022 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga1556a0b9a5d53506875fd7de0cbc6b1f">TIM_TimeBaseStructInit</link>(<link linkend="_struct_t_i_m___time_base_init_type_def">TIM_TimeBaseInitTypeDef</link>*&#32;TIM_TimeBaseInitStruct);
1023 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga45c6fd9041baf7f64c121e0172f305c7">TIM_PrescalerConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;Prescaler,&#32;uint16_t&#32;TIM_PSCReloadMode);
1024 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga93941c1db20bf3794f377307df90a67b">TIM_CounterModeConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_CounterMode);
1025 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga18173e7955a85d5c2598c643eada2692">TIM_SetCounter</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint32_t&#32;Counter);
1026 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gad6a388d498c7f299d00a9d0871943041">TIM_SetAutoreload</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint32_t&#32;Autoreload);
1027 uint32_t&#32;<link linkend="_group___t_i_m_1ga53607976e0866ab424e294cda9f6036e">TIM_GetCounter</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx);
1028 uint16_t&#32;<link linkend="_group___t_i_m_1ga427eb6e533480e02a27cd0ca876183d6">TIM_GetPrescaler</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx);
1029 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gace2384dd33e849a054f61b8e1fc7e7c3">TIM_UpdateDisableConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;FunctionalState&#32;NewState);
1030 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga1d7a8f952e209de142499e67a653fc1f">TIM_UpdateRequestConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_UpdateSource);
1031 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga42b44b9fc2b0798d733720dd6bac1ac0">TIM_ARRPreloadConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;FunctionalState&#32;NewState);
1032 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gadd2cca5fac6c1291dc4339098d5c9562">TIM_SelectOnePulseMode</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OPMode);
1033 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga20ef804dc32c723662d11ee7da3baab2">TIM_SetClockDivision</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_CKD);
1034 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga2bdc275bcbd2ce9d1ba632e6c89896b7">TIM_Cmd</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;FunctionalState&#32;NewState);
1035 
1036 <emphasis role="comment">/*&#32;Output&#32;Compare&#32;management&#32;**************************************************/</emphasis>
1037 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gafcdb6ff00158862aef7fed5e7a554a3e">TIM_OC1Init</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;<link linkend="_struct_t_i_m___o_c_init_type_def">TIM_OCInitTypeDef</link>*&#32;TIM_OCInitStruct);
1038 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga2017455121d910d6ff63ac6f219842c5">TIM_OC2Init</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;<link linkend="_struct_t_i_m___o_c_init_type_def">TIM_OCInitTypeDef</link>*&#32;TIM_OCInitStruct);
1039 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga90d4a358d4e6d4c5ed17dc1d6beb5f30">TIM_OC3Init</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;<link linkend="_struct_t_i_m___o_c_init_type_def">TIM_OCInitTypeDef</link>*&#32;TIM_OCInitStruct);
1040 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga64571ebbb58cac39a9e760050175f11c">TIM_OC4Init</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;<link linkend="_struct_t_i_m___o_c_init_type_def">TIM_OCInitTypeDef</link>*&#32;TIM_OCInitStruct);
1041 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga394683c78ae02837882e36014e11643e">TIM_OCStructInit</link>(<link linkend="_struct_t_i_m___o_c_init_type_def">TIM_OCInitTypeDef</link>*&#32;TIM_OCInitStruct);
1042 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga83ea0af5a7c1af521236ce5e4d2c42b0">TIM_SelectOCxM</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_Channel,&#32;uint16_t&#32;TIM_OCMode);
1043 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga48631e66c32bb905946664f4722b2546">TIM_SetCompare1</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint32_t&#32;Compare1);
1044 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga3de36754f3ba5d46b9ef2bf8e77575c7">TIM_SetCompare2</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint32_t&#32;Compare2);
1045 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gac372fbbbbc20329802659dd6c6b4e051">TIM_SetCompare3</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint32_t&#32;Compare3);
1046 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga99ba6c2afa87a239c9d32a49762b4245">TIM_SetCompare4</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint32_t&#32;Compare4);
1047 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga4f58c12e6493a0d8b9555c9097b831d6">TIM_ForcedOC1Config</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ForcedAction);
1048 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga3d2902b6fbab8dd55cd531055ffcc63d">TIM_ForcedOC2Config</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ForcedAction);
1049 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga920b0fb4ca44fceffd1c3e441feebd8f">TIM_ForcedOC3Config</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ForcedAction);
1050 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gaf0a0bbe74251e56d4b835d20b0a3aa63">TIM_ForcedOC4Config</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ForcedAction);
1051 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga60e6c29ad8f919bef616cf8e3306dd64">TIM_OC1PreloadConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCPreload);
1052 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga75b4614c6dd2cd52f2c5becdb6590c10">TIM_OC2PreloadConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCPreload);
1053 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga8b2391685a519e60e596b7d596f86f09">TIM_OC3PreloadConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCPreload);
1054 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga8bf4dfb35ff0c7b494dd96579f50b1ec">TIM_OC4PreloadConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCPreload);
1055 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gaec82031ca62f31f5483195c09752a83a">TIM_OC1FastConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCFast);
1056 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga413359c87f46c69f1ffe2dc8fb3a65e7">TIM_OC2FastConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCFast);
1057 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gab2f3698e6e56bd9b0a4be7056ba789e1">TIM_OC3FastConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCFast);
1058 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga58279a04e8ea5333f1079d3cce8dde12">TIM_OC4FastConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCFast);
1059 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga34e926cd8a99cfcc7480b2d6de5118b6">TIM_ClearOC1Ref</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCClear);
1060 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gac474ebc815d24c8a589969e0c68b27b0">TIM_ClearOC2Ref</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCClear);
1061 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga0bd9476a14bd346c319945ec4fa2bc67">TIM_ClearOC3Ref</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCClear);
1062 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gaeee5fa66b26e7c6f71850272dc3028f3">TIM_ClearOC4Ref</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCClear);
1063 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga03878f78163485c8a3508cff2111c297">TIM_OC1PolarityConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCPolarity);
1064 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga3cb91578e7dd34ea7d09862482960445">TIM_OC1NPolarityConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCNPolarity);
1065 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga6831cacaac1ef50291af94db94450797">TIM_OC2PolarityConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCPolarity);
1066 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga2fa6ea3a89f446b52b4e699272b70cad">TIM_OC2NPolarityConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCNPolarity);
1067 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga1ef43b03fe666495e80aac9741ae7ab0">TIM_OC3PolarityConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCPolarity);
1068 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gac710acc5b682e892584fc6f089f61dc2">TIM_OC3NPolarityConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCNPolarity);
1069 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gad678410f7c7244f83daad93ce9d1056e">TIM_OC4PolarityConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_OCPolarity);
1070 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga3ecc4647d9ede261beb5e0535cf29ebb">TIM_CCxCmd</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_Channel,&#32;uint16_t&#32;TIM_CCx);
1071 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga304ff7c8a1615498da749bf2507e9f2b">TIM_CCxNCmd</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_Channel,&#32;uint16_t&#32;TIM_CCxN);
1072 
1073 <emphasis role="comment">/*&#32;Input&#32;Capture&#32;management&#32;***************************************************/</emphasis>
1074 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga9e6a153dd6552e4e1188eba227316f7f">TIM_ICInit</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;<link linkend="_struct_t_i_m___i_c_init_type_def">TIM_ICInitTypeDef</link>*&#32;TIM_ICInitStruct);
1075 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga5005dac8e4e8a4c7fc2a0ef05b77cc50">TIM_ICStructInit</link>(<link linkend="_struct_t_i_m___i_c_init_type_def">TIM_ICInitTypeDef</link>*&#32;TIM_ICInitStruct);
1076 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gaa71f9296556310f85628d6c748a06475">TIM_PWMIConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;<link linkend="_struct_t_i_m___i_c_init_type_def">TIM_ICInitTypeDef</link>*&#32;TIM_ICInitStruct);
1077 uint32_t&#32;<link linkend="_group___t_i_m_1ga6bd39ca543305ff0cd06fce0f678d94d">TIM_GetCapture1</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx);
1078 uint32_t&#32;<link linkend="_group___t_i_m_1ga2524cb5db14e388fb7f20c99fb3d58a5">TIM_GetCapture2</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx);
1079 uint32_t&#32;<link linkend="_group___t_i_m_1ga71ee9ce2c535ec0fb3fac5f9119221f7">TIM_GetCapture3</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx);
1080 uint32_t&#32;<link linkend="_group___t_i_m_1ga420b022cbc71ac603b5dd4922687abb1">TIM_GetCapture4</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx);
1081 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gaf0f684dea88e222de9689d8ed0ca8805">TIM_SetIC1Prescaler</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ICPSC);
1082 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga3cc4869b5fe73271808512c89322a325">TIM_SetIC2Prescaler</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ICPSC);
1083 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga76f906383b8132ebe00dffadb70cf7f9">TIM_SetIC3Prescaler</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ICPSC);
1084 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga0f2c784271356d6b64b8c0da64dbdbc2">TIM_SetIC4Prescaler</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ICPSC);
1085 
1086 <emphasis role="comment">/*&#32;Advanced-control&#32;timers&#32;(TIM1&#32;and&#32;TIM8)&#32;specific&#32;features&#32;******************/</emphasis>
1087 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga3df4ba3f0727f63ce621e2b2e6035d4f">TIM_BDTRConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;<link linkend="_struct_t_i_m___b_d_t_r_init_type_def">TIM_BDTRInitTypeDef</link>&#32;*TIM_BDTRInitStruct);
1088 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gaea0f49938cda8ae0738162194798afc6">TIM_BDTRStructInit</link>(<link linkend="_struct_t_i_m___b_d_t_r_init_type_def">TIM_BDTRInitTypeDef</link>*&#32;TIM_BDTRInitStruct);
1089 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga3e59ebced2ab8e0b817c460f1670e97d">TIM_CtrlPWMOutputs</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;FunctionalState&#32;NewState);
1090 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gaff2e7f9959b1b36e830df028c14accc8">TIM_SelectCOM</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;FunctionalState&#32;NewState);
1091 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga0a935254e44312b1d78e8684a58db3c1">TIM_CCPreloadControl</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;FunctionalState&#32;NewState);
1092 
1093 <emphasis role="comment">/*&#32;Interrupts,&#32;DMA&#32;and&#32;flags&#32;management&#32;***************************************/</emphasis>
1094 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga70e3d6c09d55ee69002e154c85cd40e4">TIM_ITConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_IT,&#32;FunctionalState&#32;NewState);
1095 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga38bd4ffda920dd4f7655a0a2c6100a6e">TIM_GenerateEvent</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_EventSource);
1096 FlagStatus&#32;<link linkend="_group___t_i_m_1ga0adcbbd5e838ec8642e7a9b80075f41f">TIM_GetFlagStatus</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_FLAG);
1097 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga46568c7b254941dc53e785342d60baf3">TIM_ClearFlag</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_FLAG);
1098 ITStatus&#32;<link linkend="_group___t_i_m_1ga0827a0b411707304f76d33050727c24d">TIM_GetITStatus</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_IT);
1099 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga9eb1e95af71ed380f51a2c6d585cc5d6">TIM_ClearITPendingBit</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_IT);
1100 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gad7156f84c436c8ac92cd789611826d09">TIM_DMAConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_DMABase,&#32;uint16_t&#32;TIM_DMABurstLength);
1101 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga24700389cfa3ea9b42234933b23f1399">TIM_DMACmd</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_DMASource,&#32;FunctionalState&#32;NewState);
1102 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga5273cb65acb885fe7982827b1c6b7d75">TIM_SelectCCDMA</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;FunctionalState&#32;NewState);
1103 
1104 <emphasis role="comment">/*&#32;Clocks&#32;management&#32;**********************************************************/</emphasis>
1105 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga2394f0221709c0659874f9a4184cf86e">TIM_InternalClockConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx);
1106 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gabef227d21d9e121e6a4ec5ab6223f5a9">TIM_ITRxExternalClockConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_InputTriggerSource);
1107 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1gaf460e7d9c9969044e364130e209937fc">TIM_TIxExternalClockConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_TIxExternalCLKSource,
1108 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;uint16_t&#32;TIM_ICPolarity,&#32;uint16_t&#32;ICFilter);
1109 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga47c05638b93aabcd641dbc8859e1b2df">TIM_ETRClockMode1Config</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ExtTRGPrescaler,&#32;uint16_t&#32;TIM_ExtTRGPolarity,
1110 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;uint16_t&#32;ExtTRGFilter);
1111 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga0a9cbcbab32326cbbdaf4c111f59ec20">TIM_ETRClockMode2Config</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ExtTRGPrescaler,&#32;
1112 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;uint16_t&#32;TIM_ExtTRGPolarity,&#32;uint16_t&#32;ExtTRGFilter);
1113 
1114 <emphasis role="comment">/*&#32;Synchronization&#32;management&#32;*************************************************/</emphasis>
1115 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga4252583c6ae8a73d6fc66f7e951dbc35">TIM_SelectInputTrigger</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_InputTriggerSource);
1116 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga28745aaa549e2067e42c19569209e6c6">TIM_SelectOutputTrigger</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_TRGOSource);
1117 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga2f19ce1d90990691cf037e419ba08003">TIM_SelectSlaveMode</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_SlaveMode);
1118 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga4dcc3d11b670c381d0ff9cb7e9fd01e2">TIM_SelectMasterSlaveMode</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_MasterSlaveMode);
1119 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga8bdde400b7a30f3e747fe8e4962c0abe">TIM_ETRConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_ExtTRGPrescaler,&#32;uint16_t&#32;TIM_ExtTRGPolarity,
1120 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;uint16_t&#32;ExtTRGFilter);
1121 
1122 <emphasis role="comment">/*&#32;Specific&#32;interface&#32;management&#32;**********************************************/</emphasis>&#32;&#32;&#32;
1123 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga0fc7e76c47a3bd1ba1ebc71427832b51">TIM_EncoderInterfaceConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_EncoderMode,
1124 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;uint16_t&#32;TIM_IC1Polarity,&#32;uint16_t&#32;TIM_IC2Polarity);
1125 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga42c2d1025a3937c9d9f38631af86ffa4">TIM_SelectHallSensor</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;FunctionalState&#32;NewState);
1126 
1127 <emphasis role="comment">/*&#32;Specific&#32;remapping&#32;management&#32;**********************************************/</emphasis>
1128 <emphasis role="keywordtype">void</emphasis>&#32;<link linkend="_group___t_i_m_1ga08ffb6f2bfa96b6fbcbb8d8001cb8ba9">TIM_RemapConfig</link>(<link linkend="_struct_t_i_m___type_def">TIM_TypeDef</link>*&#32;TIMx,&#32;uint16_t&#32;TIM_Remap);
1129 
1130 <emphasis role="preprocessor">#ifdef&#32;__cplusplus</emphasis>
1131 }
1132 <emphasis role="preprocessor">#endif</emphasis>
1133 
1134 <emphasis role="preprocessor">#endif&#32;</emphasis><emphasis role="comment">/*__STM32F4xx_TIM_H&#32;*/</emphasis><emphasis role="preprocessor"></emphasis>
1135 
1144 <emphasis role="comment">/*******************&#32;(C)&#32;COPYRIGHT&#32;2011&#32;STMicroelectronics&#32;*****END&#32;OF&#32;FILE****/</emphasis>
</programlisting></section>
