TimeQuest Timing Analyzer report for main
Sun Jun 23 12:13:36 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'div_clk:U0|temp'
 12. Setup: 'CLK_IN'
 13. Hold: 'CLK_IN'
 14. Hold: 'div_clk:U0|temp'
 15. Minimum Pulse Width: 'CLK_IN'
 16. Minimum Pulse Width: 'div_clk:U0|temp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; main                                               ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM240T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; CLK_IN          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_IN }          ;
; div_clk:U0|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_clk:U0|temp } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+-------------------------------------------------------+
; Fmax Summary                                          ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 100.99 MHz ; 100.99 MHz      ; div_clk:U0|temp ;      ;
; 122.34 MHz ; 122.34 MHz      ; CLK_IN          ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Setup Summary                            ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; div_clk:U0|temp ; -8.902 ; -140.901      ;
; CLK_IN          ; -7.174 ; -247.400      ;
+-----------------+--------+---------------+


+------------------------------------------+
; Hold Summary                             ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CLK_IN          ; -1.781 ; -1.781        ;
; div_clk:U0|temp ; 2.107  ; 0.000         ;
+-----------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------+
; Minimum Pulse Width Summary              ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CLK_IN          ; -2.289 ; -2.289        ;
; div_clk:U0|temp ; 0.234  ; 0.000         ;
+-----------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup: 'div_clk:U0|temp'                                                                                                  ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; -8.902 ; adc:U1|count[1]  ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.569      ;
; -8.897 ; adc:U1|count[1]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.564      ;
; -8.894 ; adc:U1|count[1]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.561      ;
; -8.892 ; adc:U1|count[1]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.559      ;
; -8.878 ; adc:U1|count[1]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.545      ;
; -8.873 ; adc:U1|count[1]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.540      ;
; -8.719 ; adc:U1|count[3]  ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.386      ;
; -8.714 ; adc:U1|count[3]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.381      ;
; -8.711 ; adc:U1|count[3]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.378      ;
; -8.709 ; adc:U1|count[3]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.376      ;
; -8.695 ; adc:U1|count[3]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.362      ;
; -8.690 ; adc:U1|count[3]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.357      ;
; -8.514 ; adc:U1|count[1]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.181      ;
; -8.514 ; adc:U1|count[1]  ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.181      ;
; -8.513 ; adc:U1|count[1]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.180      ;
; -8.441 ; adc:U1|count[0]  ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.108      ;
; -8.439 ; adc:U1|count[1]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.106      ;
; -8.433 ; adc:U1|count[0]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.100      ;
; -8.431 ; adc:U1|count[0]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.098      ;
; -8.428 ; adc:U1|count[2]  ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.095      ;
; -8.423 ; adc:U1|count[2]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.090      ;
; -8.420 ; adc:U1|count[2]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.087      ;
; -8.418 ; adc:U1|count[2]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.085      ;
; -8.417 ; adc:U1|count[0]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.084      ;
; -8.412 ; adc:U1|count[0]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.079      ;
; -8.404 ; adc:U1|count[2]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.071      ;
; -8.399 ; adc:U1|count[2]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.066      ;
; -8.361 ; adc:U1|count[0]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 9.028      ;
; -8.331 ; adc:U1|count[3]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.998      ;
; -8.331 ; adc:U1|count[3]  ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.998      ;
; -8.330 ; adc:U1|count[3]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.997      ;
; -8.289 ; adc:U1|count[1]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.956      ;
; -8.288 ; adc:U1|count[1]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.955      ;
; -8.287 ; adc:U1|count[1]  ; adc:U1|count[0]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.954      ;
; -8.285 ; adc:U1|count[1]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.952      ;
; -8.256 ; adc:U1|count[3]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.923      ;
; -8.255 ; adc:U1|count[8]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.922      ;
; -8.249 ; adc:U1|count[5]  ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.916      ;
; -8.244 ; adc:U1|count[5]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.911      ;
; -8.241 ; adc:U1|count[5]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.908      ;
; -8.239 ; adc:U1|count[5]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.906      ;
; -8.225 ; adc:U1|count[5]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.892      ;
; -8.220 ; adc:U1|count[5]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.887      ;
; -8.206 ; adc:U1|count[1]  ; adc:U1|start     ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.873      ;
; -8.189 ; adc:U1|count[6]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.856      ;
; -8.162 ; adc:U1|count[4]  ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.829      ;
; -8.157 ; adc:U1|count[4]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.824      ;
; -8.154 ; adc:U1|count[4]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.821      ;
; -8.152 ; adc:U1|count[4]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.819      ;
; -8.138 ; adc:U1|count[4]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.805      ;
; -8.133 ; adc:U1|count[4]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.800      ;
; -8.106 ; adc:U1|count[3]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.773      ;
; -8.105 ; adc:U1|count[3]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.772      ;
; -8.104 ; adc:U1|count[3]  ; adc:U1|count[0]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.771      ;
; -8.102 ; adc:U1|count[3]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.769      ;
; -8.089 ; adc:U1|count[10] ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.756      ;
; -8.054 ; adc:U1|count[9]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.721      ;
; -8.053 ; adc:U1|count[0]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.720      ;
; -8.053 ; adc:U1|count[0]  ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.720      ;
; -8.052 ; adc:U1|count[0]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.719      ;
; -8.040 ; adc:U1|count[2]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.707      ;
; -8.040 ; adc:U1|count[2]  ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.707      ;
; -8.039 ; adc:U1|count[2]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.706      ;
; -8.023 ; adc:U1|count[3]  ; adc:U1|start     ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.690      ;
; -7.978 ; adc:U1|count[0]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.645      ;
; -7.965 ; adc:U1|count[2]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.632      ;
; -7.878 ; adc:U1|count[7]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.545      ;
; -7.861 ; adc:U1|count[5]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.528      ;
; -7.861 ; adc:U1|count[5]  ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.528      ;
; -7.860 ; adc:U1|count[5]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.527      ;
; -7.828 ; adc:U1|count[0]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.495      ;
; -7.827 ; adc:U1|count[0]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.494      ;
; -7.826 ; adc:U1|count[0]  ; adc:U1|count[0]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.493      ;
; -7.824 ; adc:U1|count[0]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.491      ;
; -7.815 ; adc:U1|count[2]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.482      ;
; -7.814 ; adc:U1|count[2]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.481      ;
; -7.813 ; adc:U1|count[2]  ; adc:U1|count[0]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.480      ;
; -7.811 ; adc:U1|count[2]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.478      ;
; -7.786 ; adc:U1|count[5]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.453      ;
; -7.774 ; adc:U1|count[4]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.441      ;
; -7.774 ; adc:U1|count[4]  ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.441      ;
; -7.773 ; adc:U1|count[4]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.440      ;
; -7.763 ; adc:U1|count[10] ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.430      ;
; -7.755 ; adc:U1|count[10] ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.422      ;
; -7.753 ; adc:U1|count[10] ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.420      ;
; -7.739 ; adc:U1|count[10] ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.406      ;
; -7.734 ; adc:U1|count[10] ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.401      ;
; -7.732 ; adc:U1|count[2]  ; adc:U1|start     ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.399      ;
; -7.712 ; adc:U1|count[8]  ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.379      ;
; -7.704 ; adc:U1|count[8]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.371      ;
; -7.702 ; adc:U1|count[8]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.369      ;
; -7.699 ; adc:U1|count[4]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.366      ;
; -7.688 ; adc:U1|count[8]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.355      ;
; -7.683 ; adc:U1|count[8]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.350      ;
; -7.670 ; adc:U1|count[0]  ; adc:U1|start     ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.337      ;
; -7.646 ; adc:U1|count[6]  ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.313      ;
; -7.638 ; adc:U1|count[6]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.305      ;
; -7.636 ; adc:U1|count[5]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.303      ;
; -7.636 ; adc:U1|count[6]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.303      ;
; -7.635 ; adc:U1|count[5]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 1.000        ; 0.000      ; 8.302      ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_IN'                                                                                                                 ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -7.174 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_out        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.841      ;
; -7.070 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_out        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.737      ;
; -7.063 ; lcd:U3|command[0]        ; lcd:U3|data_out[3]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.730      ;
; -7.031 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_counter[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.698      ;
; -7.006 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_counter[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.673      ;
; -7.006 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_counter[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.673      ;
; -7.005 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_counter[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.672      ;
; -7.003 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_counter[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.670      ;
; -6.995 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_counter[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.662      ;
; -6.987 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_counter[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.654      ;
; -6.982 ; pwm:U2|pwm_counter[1]    ; pwm:U2|pwm_counter[7] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.649      ;
; -6.952 ; pwm:U2|pwm_counter[6]    ; pwm:U2|pwm_counter[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.619      ;
; -6.927 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_counter[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.594      ;
; -6.927 ; pwm:U2|pwm_counter[6]    ; pwm:U2|pwm_counter[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.594      ;
; -6.927 ; pwm:U2|pwm_counter[6]    ; pwm:U2|pwm_counter[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.594      ;
; -6.926 ; pwm:U2|pwm_counter[6]    ; pwm:U2|pwm_counter[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.593      ;
; -6.924 ; pwm:U2|pwm_counter[6]    ; pwm:U2|pwm_counter[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.591      ;
; -6.916 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_out        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.583      ;
; -6.916 ; pwm:U2|pwm_counter[6]    ; pwm:U2|pwm_counter[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.583      ;
; -6.908 ; pwm:U2|pwm_counter[6]    ; pwm:U2|pwm_counter[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.575      ;
; -6.903 ; pwm:U2|pwm_counter[6]    ; pwm:U2|pwm_counter[7] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.570      ;
; -6.902 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_counter[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.569      ;
; -6.902 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_counter[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.569      ;
; -6.901 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_counter[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.568      ;
; -6.899 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_counter[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.566      ;
; -6.891 ; lcd:U3|command[1]        ; lcd:U3|data_out[3]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.558      ;
; -6.891 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_counter[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.558      ;
; -6.883 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_counter[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.550      ;
; -6.879 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_out        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.546      ;
; -6.878 ; pwm:U2|pwm_counter[2]    ; pwm:U2|pwm_counter[7] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.545      ;
; -6.812 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_out        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.479      ;
; -6.811 ; lcd:U3|command[3]        ; lcd:U3|data_out[3]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.478      ;
; -6.792 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_counter[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.459      ;
; -6.773 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_counter[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.440      ;
; -6.767 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_counter[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.434      ;
; -6.767 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_counter[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.434      ;
; -6.766 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_counter[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.433      ;
; -6.764 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_counter[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.431      ;
; -6.759 ; pwm:U2|duty_cycle_raw[3] ; pwm:U2|chuc[0]        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.426      ;
; -6.756 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_counter[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.423      ;
; -6.748 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_counter[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.415      ;
; -6.748 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_counter[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.415      ;
; -6.748 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_counter[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.415      ;
; -6.747 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_counter[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.414      ;
; -6.745 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_counter[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.412      ;
; -6.743 ; pwm:U2|pwm_counter[3]    ; pwm:U2|pwm_counter[7] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.410      ;
; -6.737 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_counter[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.404      ;
; -6.729 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_counter[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.396      ;
; -6.725 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_counter[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.392      ;
; -6.724 ; pwm:U2|pwm_counter[0]    ; pwm:U2|pwm_counter[7] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.391      ;
; -6.710 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_counter[0] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.377      ;
; -6.700 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_counter[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.367      ;
; -6.700 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_counter[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.367      ;
; -6.699 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_counter[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.366      ;
; -6.697 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_counter[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.364      ;
; -6.689 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_counter[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.356      ;
; -6.685 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_counter[2] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.352      ;
; -6.685 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_counter[5] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.352      ;
; -6.684 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_counter[3] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.351      ;
; -6.682 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_counter[6] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.349      ;
; -6.681 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_counter[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.348      ;
; -6.676 ; pwm:U2|pwm_counter[4]    ; pwm:U2|pwm_counter[7] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.343      ;
; -6.674 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_counter[1] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.341      ;
; -6.666 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_counter[4] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.333      ;
; -6.661 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_counter[7] ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.328      ;
; -6.610 ; lcd:U3|command[0]        ; lcd:U3|data_out[1]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.277      ;
; -6.438 ; lcd:U3|command[1]        ; lcd:U3|data_out[1]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.105      ;
; -6.358 ; lcd:U3|command[3]        ; lcd:U3|data_out[1]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.025      ;
; -6.357 ; lcd:U3|command[0]        ; lcd:U3|command[2]     ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.024      ;
; -6.341 ; pwm:U2|pwm_counter[5]    ; pwm:U2|pwm_out        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.008      ;
; -6.336 ; lcd:U3|command[0]        ; lcd:U3|data_out[7]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.003      ;
; -6.335 ; lcd:U3|command[0]        ; lcd:U3|data_out[2]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 7.002      ;
; -6.267 ; lcd:U3|index[3]          ; lcd:U3|data_out[3]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.934      ;
; -6.233 ; lcd:U3|index[2]          ; lcd:U3|data_out[3]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.900      ;
; -6.222 ; lcd:U3|command[0]        ; lcd:U3|data_out[4]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.889      ;
; -6.222 ; lcd:U3|command[0]        ; lcd:U3|data_out[5]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.889      ;
; -6.185 ; pwm:U2|duty_cycle_raw[3] ; pwm:U2|don_vi[0]      ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.852      ;
; -6.185 ; lcd:U3|command[1]        ; lcd:U3|command[2]     ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.852      ;
; -6.171 ; pwm:U2|duty_cycle_raw[2] ; pwm:U2|chuc[0]        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.838      ;
; -6.168 ; lcd:U3|index[2]          ; lcd:U3|data_out[2]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.835      ;
; -6.164 ; lcd:U3|command[1]        ; lcd:U3|data_out[7]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.831      ;
; -6.163 ; lcd:U3|command[1]        ; lcd:U3|data_out[2]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.830      ;
; -6.145 ; pwm:U2|duty_cycle_raw[3] ; pwm:U2|don_vi[1]      ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.812      ;
; -6.105 ; lcd:U3|command[3]        ; lcd:U3|command[2]     ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.772      ;
; -6.104 ; lcd:U3|index[0]          ; lcd:U3|data_out[2]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.771      ;
; -6.091 ; pwm:U2|duty_cycle_raw[1] ; pwm:U2|pwm_out        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.758      ;
; -6.086 ; lcd:U3|command[0]        ; lcd:U3|data_out[6]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.753      ;
; -6.084 ; lcd:U3|command[3]        ; lcd:U3|data_out[7]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.751      ;
; -6.083 ; lcd:U3|command[3]        ; lcd:U3|data_out[2]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.750      ;
; -6.059 ; lcd:U3|command[0]        ; lcd:U3|index[1]       ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.726      ;
; -6.059 ; lcd:U3|command[0]        ; lcd:U3|index[0]       ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.726      ;
; -6.059 ; lcd:U3|command[0]        ; lcd:U3|index[2]       ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.726      ;
; -6.059 ; lcd:U3|command[0]        ; lcd:U3|index[3]       ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.726      ;
; -6.050 ; lcd:U3|command[1]        ; lcd:U3|data_out[4]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.717      ;
; -6.050 ; lcd:U3|command[1]        ; lcd:U3|data_out[5]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.717      ;
; -6.025 ; pwm:U2|duty_cycle_raw[4] ; pwm:U2|chuc[0]        ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.692      ;
; -5.985 ; lcd:U3|index[1]          ; lcd:U3|data_out[2]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.652      ;
; -5.975 ; pwm:U2|duty_cycle_raw[7] ; pwm:U2|don_vi[0]      ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.642      ;
; -5.970 ; lcd:U3|command[3]        ; lcd:U3|data_out[4]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.637      ;
; -5.970 ; lcd:U3|command[3]        ; lcd:U3|data_out[5]    ; CLK_IN       ; CLK_IN      ; 1.000        ; 0.000      ; 6.637      ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_IN'                                                                                                                     ;
+--------+--------------------------+-----------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+-----------------+-------------+--------------+------------+------------+
; -1.781 ; div_clk:U0|temp          ; div_clk:U0|temp       ; div_clk:U0|temp ; CLK_IN      ; 0.000        ; 3.348      ; 2.164      ;
; -1.281 ; div_clk:U0|temp          ; div_clk:U0|temp       ; div_clk:U0|temp ; CLK_IN      ; -0.500       ; 3.348      ; 2.164      ;
; 1.644  ; pwm:U2|don_vi[0]         ; pwm:U2|hang_don_vi[0] ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.865      ;
; 1.674  ; pwm:U2|chuc[0]           ; pwm:U2|hang_chuc[0]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.895      ;
; 1.714  ; div_clk:U0|count[3]      ; div_clk:U0|count[3]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.935      ;
; 1.717  ; div_clk:U0|count[3]      ; div_clk:U0|count[2]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.938      ;
; 1.718  ; div_clk:U0|count[3]      ; div_clk:U0|count[0]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.939      ;
; 1.722  ; div_clk:U0|count[3]      ; div_clk:U0|count[1]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.943      ;
; 1.739  ; lcd:U3|index[2]          ; lcd:U3|index[2]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.960      ;
; 1.740  ; lcd:U3|index[2]          ; lcd:U3|index[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.961      ;
; 1.743  ; lcd:U3|count[1]          ; lcd:U3|count[2]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.964      ;
; 1.751  ; lcd:U3|index[2]          ; lcd:U3|index[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.972      ;
; 1.752  ; lcd:U3|index[2]          ; lcd:U3|index[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 1.973      ;
; 1.785  ; lcd:U3|count[3]          ; lcd:U3|count[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.006      ;
; 1.799  ; lcd:U3|count[3]          ; lcd:U3|count[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.020      ;
; 1.800  ; lcd:U3|count[3]          ; lcd:U3|count[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.021      ;
; 1.935  ; pwm:U2|don_vi[1]         ; pwm:U2|don_vi[1]      ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.156      ;
; 1.943  ; lcd:U3|RS                ; lcd:U3|RS             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.164      ;
; 1.943  ; pwm:U2|don_vi[1]         ; pwm:U2|hang_don_vi[1] ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.164      ;
; 1.968  ; div_clk:U0|count[2]      ; div_clk:U0|count[0]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.189      ;
; 1.986  ; div_clk:U0|count[0]      ; div_clk:U0|count[1]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.207      ;
; 1.987  ; lcd:U3|count[2]          ; lcd:U3|count[2]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.208      ;
; 1.990  ; lcd:U3|count[2]          ; lcd:U3|count[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.211      ;
; 1.993  ; lcd:U3|count[2]          ; lcd:U3|count[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.214      ;
; 2.004  ; lcd:U3|count[2]          ; lcd:U3|count[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.225      ;
; 2.034  ; pwm:U2|don_vi[2]         ; pwm:U2|hang_don_vi[2] ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.255      ;
; 2.050  ; lcd:U3|index[3]          ; lcd:U3|index[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.271      ;
; 2.056  ; lcd:U3|index[3]          ; lcd:U3|index[2]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.277      ;
; 2.075  ; lcd:U3|index[3]          ; lcd:U3|index[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.296      ;
; 2.076  ; lcd:U3|index[3]          ; lcd:U3|index[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.297      ;
; 2.108  ; lcd:U3|data_out[7]       ; lcd:U3|data_out[7]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.329      ;
; 2.150  ; lcd:U3|data_out[1]       ; lcd:U3|data_out[1]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.371      ;
; 2.158  ; lcd:U3|data_out[3]       ; lcd:U3|data_out[3]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.379      ;
; 2.186  ; div_clk:U0|count[1]      ; div_clk:U0|count[1]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.407      ;
; 2.200  ; div_clk:U0|count[1]      ; div_clk:U0|count[0]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.421      ;
; 2.206  ; div_clk:U0|count[1]      ; div_clk:U0|count[3]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.427      ;
; 2.210  ; div_clk:U0|count[1]      ; div_clk:U0|count[2]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.431      ;
; 2.212  ; lcd:U3|data_out[2]       ; lcd:U3|data_out[2]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.433      ;
; 2.223  ; div_clk:U0|count[3]      ; div_clk:U0|temp       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.444      ;
; 2.232  ; lcd:U3|data_out[6]       ; lcd:U3|data_out[6]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.453      ;
; 2.234  ; pwm:U2|don_vi[3]         ; pwm:U2|don_vi[3]      ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.455      ;
; 2.251  ; lcd:U3|index[1]          ; lcd:U3|index[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.472      ;
; 2.252  ; lcd:U3|index[1]          ; lcd:U3|index[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.473      ;
; 2.253  ; lcd:U3|count[0]          ; lcd:U3|count[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.474      ;
; 2.255  ; lcd:U3|count[0]          ; lcd:U3|count[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.476      ;
; 2.256  ; lcd:U3|count[0]          ; lcd:U3|count[2]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.477      ;
; 2.257  ; lcd:U3|EN                ; lcd:U3|EN             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.478      ;
; 2.263  ; lcd:U3|count[0]          ; lcd:U3|count[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.484      ;
; 2.272  ; lcd:U3|st                ; lcd:U3|st             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.493      ;
; 2.272  ; lcd:U3|index[1]          ; lcd:U3|index[2]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.493      ;
; 2.273  ; lcd:U3|index[1]          ; lcd:U3|index[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.494      ;
; 2.284  ; lcd:U3|data_out[0]       ; lcd:U3|data_out[0]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.505      ;
; 2.293  ; lcd:U3|command[0]        ; lcd:U3|command[0]     ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.514      ;
; 2.310  ; div_clk:U0|count[0]      ; div_clk:U0|count[0]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.531      ;
; 2.314  ; div_clk:U0|count[0]      ; div_clk:U0|count[3]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.535      ;
; 2.315  ; lcd:U3|st                ; lcd:U3|count[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.536      ;
; 2.315  ; lcd:U3|st                ; lcd:U3|count[2]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.536      ;
; 2.315  ; lcd:U3|st                ; lcd:U3|count[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.536      ;
; 2.315  ; lcd:U3|st                ; lcd:U3|count[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.536      ;
; 2.315  ; lcd:U3|st                ; lcd:U3|EN             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.536      ;
; 2.317  ; div_clk:U0|count[0]      ; div_clk:U0|count[2]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.538      ;
; 2.319  ; lcd:U3|index[0]          ; lcd:U3|index[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.540      ;
; 2.321  ; lcd:U3|count[1]          ; lcd:U3|count[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.542      ;
; 2.322  ; lcd:U3|index[0]          ; lcd:U3|index[1]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.543      ;
; 2.323  ; lcd:U3|count[1]          ; lcd:U3|count[0]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.544      ;
; 2.330  ; lcd:U3|count[1]          ; lcd:U3|count[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.551      ;
; 2.334  ; lcd:U3|index[0]          ; lcd:U3|index[2]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.555      ;
; 2.334  ; lcd:U3|index[0]          ; lcd:U3|index[3]       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.555      ;
; 2.348  ; div_clk:U0|count[2]      ; div_clk:U0|count[2]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.569      ;
; 2.351  ; div_clk:U0|count[2]      ; div_clk:U0|count[3]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.572      ;
; 2.369  ; pwm:U2|don_vi[3]         ; pwm:U2|hang_don_vi[3] ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.590      ;
; 2.370  ; pwm:U2|duty_cycle_raw[1] ; pwm:U2|chuc[3]        ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.591      ;
; 2.399  ; pwm:U2|chuc[1]           ; pwm:U2|hang_chuc[1]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.620      ;
; 2.504  ; pwm:U2|chuc[3]           ; pwm:U2|hang_chuc[3]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.725      ;
; 2.541  ; pwm:U2|chuc[2]           ; pwm:U2|hang_chuc[2]   ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.762      ;
; 2.577  ; lcd:U3|command[2]        ; lcd:U3|command[0]     ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.798      ;
; 2.577  ; lcd:U3|command[2]        ; lcd:U3|command[1]     ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.798      ;
; 2.580  ; lcd:U3|command[0]        ; lcd:U3|data_out[4]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.801      ;
; 2.581  ; lcd:U3|command[2]        ; lcd:U3|RS             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.802      ;
; 2.581  ; lcd:U3|command[0]        ; lcd:U3|data_out[5]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.802      ;
; 2.606  ; div_clk:U0|count[1]      ; div_clk:U0|temp       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.827      ;
; 2.641  ; lcd:U3|command[3]        ; lcd:U3|command[0]     ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.862      ;
; 2.729  ; lcd:U3|index[3]          ; lcd:U3|command[1]     ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.950      ;
; 2.732  ; lcd:U3|index[3]          ; lcd:U3|RS             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.953      ;
; 2.733  ; lcd:U3|index[1]          ; lcd:U3|command[3]     ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.954      ;
; 2.746  ; div_clk:U0|count[2]      ; div_clk:U0|temp       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 2.967      ;
; 2.792  ; pwm:U2|duty_cycle_raw[6] ; pwm:U2|chuc[2]        ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.013      ;
; 2.804  ; pwm:U2|duty_cycle_raw[6] ; pwm:U2|chuc[1]        ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.025      ;
; 2.812  ; lcd:U3|st                ; lcd:U3|data_out[0]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.033      ;
; 2.823  ; lcd:U3|command[2]        ; lcd:U3|command[3]     ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.044      ;
; 2.824  ; lcd:U3|count[3]          ; lcd:U3|st             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.045      ;
; 2.824  ; lcd:U3|count[3]          ; lcd:U3|EN             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.045      ;
; 2.851  ; pwm:U2|chuc[0]           ; pwm:U2|chuc[0]        ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.072      ;
; 2.883  ; lcd:U3|command[2]        ; lcd:U3|data_out[7]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.104      ;
; 2.945  ; div_clk:U0|count[0]      ; div_clk:U0|temp       ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.166      ;
; 3.137  ; lcd:U3|count[2]          ; lcd:U3|st             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.358      ;
; 3.137  ; lcd:U3|count[2]          ; lcd:U3|EN             ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.358      ;
; 3.231  ; pwm:U2|duty_cycle_raw[4] ; pwm:U2|don_vi[3]      ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.452      ;
; 3.237  ; lcd:U3|index[2]          ; lcd:U3|data_out[0]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.458      ;
; 3.252  ; lcd:U3|command[0]        ; lcd:U3|data_out[1]    ; CLK_IN          ; CLK_IN      ; 0.000        ; 0.000      ; 3.473      ;
+--------+--------------------------+-----------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold: 'div_clk:U0|temp'                                                                                                  ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; 2.107 ; adc:U1|oe        ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 2.328      ;
; 2.221 ; adc:U1|led       ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 2.442      ;
; 2.233 ; adc:U1|flag      ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 2.454      ;
; 2.529 ; adc:U1|start     ; adc:U1|start     ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 2.750      ;
; 2.863 ; adc:U1|flag      ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 3.084      ;
; 3.378 ; adc:U1|count[0]  ; adc:U1|count[0]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 3.599      ;
; 3.389 ; adc:U1|count[2]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 3.610      ;
; 3.680 ; adc:U1|count[4]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 3.901      ;
; 3.746 ; adc:U1|count[5]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 3.967      ;
; 4.390 ; adc:U1|count[4]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.611      ;
; 4.396 ; adc:U1|count[1]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.617      ;
; 4.418 ; adc:U1|count[12] ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.639      ;
; 4.526 ; adc:U1|count[3]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.747      ;
; 4.547 ; adc:U1|count[1]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.768      ;
; 4.567 ; adc:U1|count[6]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.788      ;
; 4.568 ; adc:U1|count[7]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.789      ;
; 4.573 ; adc:U1|count[0]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.794      ;
; 4.618 ; adc:U1|count[2]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.839      ;
; 4.632 ; adc:U1|count[2]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.853      ;
; 4.680 ; adc:U1|count[10] ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 4.901      ;
; 4.787 ; adc:U1|count[0]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.008      ;
; 4.817 ; adc:U1|count[1]  ; adc:U1|start     ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.038      ;
; 4.884 ; adc:U1|count[0]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.105      ;
; 4.919 ; adc:U1|count[2]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.140      ;
; 4.921 ; adc:U1|count[3]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.142      ;
; 4.929 ; adc:U1|count[1]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.150      ;
; 4.935 ; adc:U1|count[3]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.156      ;
; 4.981 ; adc:U1|count[7]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.202      ;
; 5.080 ; adc:U1|count[1]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.301      ;
; 5.094 ; adc:U1|count[1]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.315      ;
; 5.122 ; adc:U1|count[12] ; adc:U1|count[11] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.343      ;
; 5.150 ; adc:U1|count[11] ; adc:U1|count[11] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.371      ;
; 5.160 ; adc:U1|count[4]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.381      ;
; 5.194 ; adc:U1|count[0]  ; adc:U1|start     ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.415      ;
; 5.229 ; adc:U1|count[0]  ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.450      ;
; 5.263 ; adc:U1|count[5]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.484      ;
; 5.279 ; adc:U1|count[6]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.500      ;
; 5.296 ; adc:U1|count[0]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.517      ;
; 5.297 ; adc:U1|count[9]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.518      ;
; 5.333 ; adc:U1|count[12] ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.554      ;
; 5.348 ; adc:U1|count[0]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.569      ;
; 5.370 ; adc:U1|count[8]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.591      ;
; 5.381 ; adc:U1|count[1]  ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.602      ;
; 5.402 ; adc:U1|count[2]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.623      ;
; 5.435 ; adc:U1|count[11] ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.656      ;
; 5.458 ; adc:U1|count[8]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.679      ;
; 5.467 ; adc:U1|count[9]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.688      ;
; 5.497 ; adc:U1|count[12] ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.718      ;
; 5.499 ; adc:U1|count[12] ; adc:U1|count[0]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.720      ;
; 5.500 ; adc:U1|count[12] ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.721      ;
; 5.501 ; adc:U1|count[12] ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.722      ;
; 5.540 ; adc:U1|count[11] ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.761      ;
; 5.562 ; adc:U1|count[6]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.783      ;
; 5.644 ; adc:U1|count[4]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.865      ;
; 5.705 ; adc:U1|count[3]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.926      ;
; 5.725 ; adc:U1|count[12] ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.946      ;
; 5.726 ; adc:U1|count[12] ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.947      ;
; 5.726 ; adc:U1|count[12] ; adc:U1|oe        ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.947      ;
; 5.747 ; adc:U1|count[5]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.968      ;
; 5.762 ; adc:U1|count[0]  ; adc:U1|flag      ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.983      ;
; 5.765 ; adc:U1|count[7]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.986      ;
; 5.776 ; adc:U1|count[4]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 5.997      ;
; 5.832 ; adc:U1|count[0]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.053      ;
; 5.847 ; adc:U1|count[7]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.068      ;
; 5.864 ; adc:U1|count[1]  ; adc:U1|count[10] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.085      ;
; 5.870 ; adc:U1|count[4]  ; adc:U1|count[11] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.091      ;
; 5.879 ; adc:U1|count[5]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.100      ;
; 5.883 ; adc:U1|count[10] ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.104      ;
; 5.886 ; adc:U1|count[2]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.107      ;
; 5.964 ; adc:U1|count[0]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.185      ;
; 5.970 ; adc:U1|count[12] ; adc:U1|start     ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.191      ;
; 5.973 ; adc:U1|count[5]  ; adc:U1|count[11] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.194      ;
; 6.018 ; adc:U1|count[2]  ; adc:U1|count[7]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.239      ;
; 6.058 ; adc:U1|count[0]  ; adc:U1|count[11] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.279      ;
; 6.063 ; adc:U1|count[6]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.284      ;
; 6.085 ; adc:U1|count[12] ; adc:U1|count[1]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.306      ;
; 6.090 ; adc:U1|count[12] ; adc:U1|count[3]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.311      ;
; 6.104 ; adc:U1|count[12] ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.325      ;
; 6.106 ; adc:U1|count[12] ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.327      ;
; 6.112 ; adc:U1|count[2]  ; adc:U1|count[11] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.333      ;
; 6.114 ; adc:U1|count[12] ; adc:U1|led       ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.335      ;
; 6.127 ; adc:U1|count[7]  ; adc:U1|count[11] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.348      ;
; 6.137 ; adc:U1|count[4]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.358      ;
; 6.145 ; adc:U1|count[6]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.366      ;
; 6.150 ; adc:U1|count[11] ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.371      ;
; 6.152 ; adc:U1|count[11] ; adc:U1|count[0]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.373      ;
; 6.153 ; adc:U1|count[11] ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.374      ;
; 6.154 ; adc:U1|count[11] ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.375      ;
; 6.155 ; adc:U1|count[4]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.376      ;
; 6.166 ; adc:U1|count[4]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.387      ;
; 6.184 ; adc:U1|count[7]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.405      ;
; 6.189 ; adc:U1|count[3]  ; adc:U1|count[6]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.410      ;
; 6.236 ; adc:U1|count[8]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.457      ;
; 6.240 ; adc:U1|count[5]  ; adc:U1|count[9]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.461      ;
; 6.258 ; adc:U1|count[5]  ; adc:U1|count[12] ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.479      ;
; 6.269 ; adc:U1|count[5]  ; adc:U1|count[8]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.490      ;
; 6.288 ; adc:U1|count[7]  ; adc:U1|count[5]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.509      ;
; 6.290 ; adc:U1|count[7]  ; adc:U1|count[0]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.511      ;
; 6.291 ; adc:U1|count[7]  ; adc:U1|count[2]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.512      ;
; 6.292 ; adc:U1|count[7]  ; adc:U1|count[4]  ; div_clk:U0|temp ; div_clk:U0|temp ; 0.000        ; 0.000      ; 6.513      ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK_IN'                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; CLK_IN ; Rise       ; CLK_IN                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; div_clk:U0|count[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; div_clk:U0|count[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; div_clk:U0|count[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; div_clk:U0|count[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; div_clk:U0|count[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; div_clk:U0|count[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; div_clk:U0|count[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; div_clk:U0|count[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; div_clk:U0|temp          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; div_clk:U0|temp          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|EN                ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|EN                ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|RS                ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|RS                ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|command[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|command[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|command[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|command[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|command[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|command[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|command[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|command[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|count[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|count[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|count[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|count[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|count[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|count[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|count[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|count[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|data_out[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|data_out[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|data_out[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|data_out[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|data_out[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|data_out[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|data_out[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|data_out[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|data_out[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|data_out[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|data_out[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|data_out[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|data_out[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|data_out[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|data_out[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|data_out[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|index[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|index[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|index[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|index[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|index[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|index[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|index[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|index[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; lcd:U3|st                ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; lcd:U3|st                ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|chuc[0]           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|chuc[0]           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|chuc[1]           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|chuc[1]           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|chuc[2]           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|chuc[2]           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|chuc[3]           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|chuc[3]           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|don_vi[0]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|don_vi[0]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|don_vi[1]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|don_vi[1]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|don_vi[2]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|don_vi[2]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|don_vi[3]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|don_vi[3]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|duty_cycle_raw[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|hang_chuc[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|hang_chuc[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|hang_chuc[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|hang_chuc[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|hang_chuc[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|hang_chuc[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|hang_chuc[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|hang_chuc[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|hang_don_vi[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_IN ; Rise       ; pwm:U2|hang_don_vi[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK_IN ; Rise       ; pwm:U2|hang_don_vi[1]    ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'div_clk:U0|temp'                                                                     ;
+-------+--------------+----------------+------------------+-----------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+-----------------+------------+------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[10] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[10] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[11] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[11] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[12] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[12] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[8]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[8]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|count[9]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|count[9]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|flag      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|flag      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|led       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|led       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|oe        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|oe        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; adc:U1|start     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; adc:U1|start     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U0|temp|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U0|temp|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[0]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[0]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[10]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[10]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[11]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[11]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[12]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[12]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[1]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[1]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[2]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[2]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[3]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[3]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[4]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[4]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[5]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[5]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[6]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[6]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[7]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[7]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[8]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[8]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|count[9]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|count[9]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|flag|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|flag|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|led|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|led|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|oe|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|oe|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; div_clk:U0|temp ; Rise       ; U1|start|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; div_clk:U0|temp ; Rise       ; U1|start|clk     ;
+-------+--------------+----------------+------------------+-----------------+------------+------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; BUFFER_ADC[*]  ; CLK_IN          ; 3.785 ; 3.785 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[0] ; CLK_IN          ; 3.785 ; 3.785 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[1] ; CLK_IN          ; 3.343 ; 3.343 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[2] ; CLK_IN          ; 3.161 ; 3.161 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[3] ; CLK_IN          ; 2.743 ; 2.743 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[4] ; CLK_IN          ; 2.766 ; 2.766 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[5] ; CLK_IN          ; 2.733 ; 2.733 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[6] ; CLK_IN          ; 2.729 ; 2.729 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[7] ; CLK_IN          ; 3.286 ; 3.286 ; Rise       ; CLK_IN          ;
; BUFFER_ADC[*]  ; div_clk:U0|temp ; 6.136 ; 6.136 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[0] ; div_clk:U0|temp ; 5.798 ; 5.798 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[1] ; div_clk:U0|temp ; 6.136 ; 6.136 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[2] ; div_clk:U0|temp ; 5.711 ; 5.711 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[3] ; div_clk:U0|temp ; 5.298 ; 5.298 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[4] ; div_clk:U0|temp ; 4.208 ; 4.208 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[5] ; div_clk:U0|temp ; 5.093 ; 5.093 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[6] ; div_clk:U0|temp ; 3.672 ; 3.672 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[7] ; div_clk:U0|temp ; 4.435 ; 4.435 ; Rise       ; div_clk:U0|temp ;
; EOC            ; div_clk:U0|temp ; 4.635 ; 4.635 ; Rise       ; div_clk:U0|temp ;
+----------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+----------------+-----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-----------------+--------+--------+------------+-----------------+
; BUFFER_ADC[*]  ; CLK_IN          ; -2.175 ; -2.175 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[0] ; CLK_IN          ; -3.231 ; -3.231 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[1] ; CLK_IN          ; -2.789 ; -2.789 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[2] ; CLK_IN          ; -2.607 ; -2.607 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[3] ; CLK_IN          ; -2.189 ; -2.189 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[4] ; CLK_IN          ; -2.212 ; -2.212 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[5] ; CLK_IN          ; -2.179 ; -2.179 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[6] ; CLK_IN          ; -2.175 ; -2.175 ; Rise       ; CLK_IN          ;
;  BUFFER_ADC[7] ; CLK_IN          ; -2.732 ; -2.732 ; Rise       ; CLK_IN          ;
; BUFFER_ADC[*]  ; div_clk:U0|temp ; -3.118 ; -3.118 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[0] ; div_clk:U0|temp ; -5.244 ; -5.244 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[1] ; div_clk:U0|temp ; -5.582 ; -5.582 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[2] ; div_clk:U0|temp ; -5.157 ; -5.157 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[3] ; div_clk:U0|temp ; -4.744 ; -4.744 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[4] ; div_clk:U0|temp ; -3.654 ; -3.654 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[5] ; div_clk:U0|temp ; -4.539 ; -4.539 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[6] ; div_clk:U0|temp ; -3.118 ; -3.118 ; Rise       ; div_clk:U0|temp ;
;  BUFFER_ADC[7] ; div_clk:U0|temp ; -3.881 ; -3.881 ; Rise       ; div_clk:U0|temp ;
; EOC            ; div_clk:U0|temp ; -3.649 ; -3.649 ; Rise       ; div_clk:U0|temp ;
+----------------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+--------------+-----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-----------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLK_IN          ; 9.431 ; 9.431 ; Rise       ; CLK_IN          ;
;  LCD_DATA[0] ; CLK_IN          ; 8.545 ; 8.545 ; Rise       ; CLK_IN          ;
;  LCD_DATA[1] ; CLK_IN          ; 8.847 ; 8.847 ; Rise       ; CLK_IN          ;
;  LCD_DATA[2] ; CLK_IN          ; 9.431 ; 9.431 ; Rise       ; CLK_IN          ;
;  LCD_DATA[3] ; CLK_IN          ; 8.884 ; 8.884 ; Rise       ; CLK_IN          ;
;  LCD_DATA[4] ; CLK_IN          ; 8.766 ; 8.766 ; Rise       ; CLK_IN          ;
;  LCD_DATA[5] ; CLK_IN          ; 8.690 ; 8.690 ; Rise       ; CLK_IN          ;
;  LCD_DATA[6] ; CLK_IN          ; 8.784 ; 8.784 ; Rise       ; CLK_IN          ;
;  LCD_DATA[7] ; CLK_IN          ; 8.324 ; 8.324 ; Rise       ; CLK_IN          ;
; LCD_E        ; CLK_IN          ; 7.478 ; 7.478 ; Rise       ; CLK_IN          ;
; LCD_RS       ; CLK_IN          ; 8.821 ; 8.821 ; Rise       ; CLK_IN          ;
; PWM_OUT      ; CLK_IN          ; 8.630 ; 8.630 ; Rise       ; CLK_IN          ;
; CLK_OUT      ; div_clk:U0|temp ; 4.989 ;       ; Rise       ; div_clk:U0|temp ;
; LED          ; div_clk:U0|temp ; 8.900 ; 8.900 ; Rise       ; div_clk:U0|temp ;
; OE           ; div_clk:U0|temp ; 8.974 ; 8.974 ; Rise       ; div_clk:U0|temp ;
; START        ; div_clk:U0|temp ; 8.869 ; 8.869 ; Rise       ; div_clk:U0|temp ;
; CLK_OUT      ; div_clk:U0|temp ;       ; 4.989 ; Fall       ; div_clk:U0|temp ;
+--------------+-----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+--------------+-----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-----------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLK_IN          ; 8.324 ; 8.324 ; Rise       ; CLK_IN          ;
;  LCD_DATA[0] ; CLK_IN          ; 8.545 ; 8.545 ; Rise       ; CLK_IN          ;
;  LCD_DATA[1] ; CLK_IN          ; 8.847 ; 8.847 ; Rise       ; CLK_IN          ;
;  LCD_DATA[2] ; CLK_IN          ; 9.431 ; 9.431 ; Rise       ; CLK_IN          ;
;  LCD_DATA[3] ; CLK_IN          ; 8.884 ; 8.884 ; Rise       ; CLK_IN          ;
;  LCD_DATA[4] ; CLK_IN          ; 8.766 ; 8.766 ; Rise       ; CLK_IN          ;
;  LCD_DATA[5] ; CLK_IN          ; 8.690 ; 8.690 ; Rise       ; CLK_IN          ;
;  LCD_DATA[6] ; CLK_IN          ; 8.784 ; 8.784 ; Rise       ; CLK_IN          ;
;  LCD_DATA[7] ; CLK_IN          ; 8.324 ; 8.324 ; Rise       ; CLK_IN          ;
; LCD_E        ; CLK_IN          ; 7.478 ; 7.478 ; Rise       ; CLK_IN          ;
; LCD_RS       ; CLK_IN          ; 8.821 ; 8.821 ; Rise       ; CLK_IN          ;
; PWM_OUT      ; CLK_IN          ; 8.630 ; 8.630 ; Rise       ; CLK_IN          ;
; CLK_OUT      ; div_clk:U0|temp ; 4.989 ;       ; Rise       ; div_clk:U0|temp ;
; LED          ; div_clk:U0|temp ; 8.900 ; 8.900 ; Rise       ; div_clk:U0|temp ;
; OE           ; div_clk:U0|temp ; 8.974 ; 8.974 ; Rise       ; div_clk:U0|temp ;
; START        ; div_clk:U0|temp ; 8.869 ; 8.869 ; Rise       ; div_clk:U0|temp ;
; CLK_OUT      ; div_clk:U0|temp ;       ; 4.989 ; Fall       ; div_clk:U0|temp ;
+--------------+-----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; CLK_IN          ; CLK_IN          ; 1324     ; 0        ; 0        ; 0        ;
; div_clk:U0|temp ; CLK_IN          ; 1        ; 1        ; 0        ; 0        ;
; div_clk:U0|temp ; div_clk:U0|temp ; 2595     ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; CLK_IN          ; CLK_IN          ; 1324     ; 0        ; 0        ; 0        ;
; div_clk:U0|temp ; CLK_IN          ; 1        ; 1        ; 0        ; 0        ;
; div_clk:U0|temp ; div_clk:U0|temp ; 2595     ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jun 23 12:13:35 2024
Info: Command: quartus_sta ADC -c main
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_IN CLK_IN
    Info (332105): create_clock -period 1.000 -name div_clk:U0|temp div_clk:U0|temp
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.902            -140.901 div_clk:U0|temp 
    Info (332119):    -7.174            -247.400 CLK_IN 
Info (332146): Worst-case hold slack is -1.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.781              -1.781 CLK_IN 
    Info (332119):     2.107               0.000 div_clk:U0|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK_IN 
    Info (332119):     0.234               0.000 div_clk:U0|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Sun Jun 23 12:13:36 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


