# Лабораторная работа 1

## Сборка базового проекта на основе Zynq ???? - как правильно назвать zynq design?

---

## Системные требования

Для выполнения лабораторной работы должны быть выполнены следующие системные программные и аппаратные требования:

## Программное обеспечение

* Операционная система, поддерживающая Xilinx Vivado Design Suite 2023.1
* Xilinx Vivado Design Suite 2023.1
* Cypress CY7C64225 USB-to-UART Bridge Driver
  * [www.zedboard.org](www.zedboard.org) -> Documentation -> ZetBoard [Cypress USB-to-UART Setub Guide](www.zedboard.org/sites/default/files/documentations/CY7C64225_Setup_Guide_1_1.pdf)

## Аппаратное обеспечение

????? А это вообще нужно?????

---

## Предисловие

Для лабораторной работы представлена обобщенная инструкция. Можете выполнять лабораторную работу по ней, если вам это под силу. Если же нет, то в лабораторной работе представлена пошаговая инструкция.

---

## Обзор

Vivado Design Suite WebPACK содержит в себе все необходимые средства для проектирования ???(как designs норм перевести) на базе FPGA и систем на кристале, включая SDK для разработки программных средств. Для выполнения лабораторной работы также потребуется поддержка Vivado Logic Analyzer.

В отличии от традиционных процессоров, процессорная система Zynq (PS - Processing System) содержит настраиваемый набор встроенной периферии. Более того, имеется прямой доступ к программируемой логике (PL - Programmable Logic), с помощью которой можно собрать любой сложнофункциональный блок (IP - intellectual property). Более того PS может быть использован без программирования PL. Однако, для использования какого-то IP в PL или использования процессорной системой периферии относящейся к PL потребуется программирование PL.

Практическая часть лабораторной работы соответствует указаниям Xilinx из UltraFast Design Methodology. Термин "методология" для разных людей трактуется по-разному. Блок-схемы, методы, принципы, правила, политики - вот лишь некоторые из возможных тем. Данная методология не предоставляет пошаговую инструкцию для успешного выполнения задачи. Вместо этого цель состоит в том, чтобы снабдить разработчиков информацией и руководством по проектированию встраиваемых систем, чтобы они могли принимать обоснованные решения при использовании предоставленного набора инструментов. Некоторая часть содержания применима в целом к встраиваемым системам, в то время как другая часть специфична для продуктов Xilinx® All-Programmable SoC. Для получения дополнительной информации о преимуществах методологии UltraFast Design, пожалуйста, обратитесь к документам Xilinx User Guide UG949 и UG1046. Ссылки на эти два документа приведены в конце этой лабораторной работы.

Эта лабораторная работа проиллюстрирует пример того, как создать новый проект Zynq с использованием UltraFast Design Methodology с помощью набора инструментов Vivado Design Suite.

---

## Цель работы

После выполнения лабораторной работы вы сможете:

* Создавать новый проект в Vivado
* ??? Target устройство как сказать
* ??? тоже хз че то с циклом разработки
* Добавить встроенное ядро ARM-процессора в проект

---

## Эксперимент 1: Создание проекта Zynq в Vivado

Vivado имеет большое количество встроенных платформ для разработки, такие как Avnet ZedBoard или MicroZed. Однако для данной работы проект Zynq будет создан с нуля.

### **Обобщенная инструкция:**

Запустите Vivado 2023.1 и создайте проект в заданной директории:

```
  C:\ZynqHW\2023.1\
```

### **Пошаговая инструкция:**

1. Запустите Vivado 2023.1 с помощью иконки на рабочем столе.

2. В поле **Quick Start** выберите **Create Project**.
![Создание проекта Vivado](./resources/Vivado%20Project%20Creation.png)

3. В появившемся окне нажмите кнопку **Next**

4. В окне *Project Name* Установите поле *Project Name* как `ZynqDesign`. В поле *Project Location* введите директорию, в которой будет располагаться проект. Например, `D:\ZynqHW\2023.1\`. Убедитесь, что включено создание поддиректории проекта(чекбокс *Create project subdirectory*).
![Имя проекта и его локация](./resources/New%20Project%20Name%20and%20Location.png)

5. Нажмите кнопку **Next**.

6. В окне *Project Type* для данной лабораторной работы необходимо выбрать пункт RTL Project. Нажмите кнопку **Next**.
![Настройка типа проекта](./resources/Project%20Type%20Settings.png)

7. Важно: в окне *Add Sources* в поле *Target Language* выберите **VHDL**. Нажмите кнопку **Next** два раза.
![Настройка добавления исходников](./resources/Add%20Sources%20Settings.png)

8. Далее в окне *Default Part* необходимо выбрать целевое устройство. Для этого можно выбрать определенные части устройства или плату целиком. Несмотря на то, что здесь мы можем выбрать плату *ZedBoard*, мы не будем делать этого, так как для данной лабораторной работы целью является создание своей собственной сборки. В поле *Select* необходимо выбрать опцию **Parts**. Выберите следующие опции фильтра:
    * *Category* — **General Purpose**
    * *Famlily* — **Zynq-7000**
    * *Package* — **clg484**
    * *Speed* — **-1**
    * *Temperature* — **All Remaining**
    * *Static power* — **All Remaining**

    В списке устройств необходимо выбрать **xc7z020clg484-1**. Нажмите кнопку **Next**.
![Выбор целевого устройства](./resources/Target%20Device%20Config.png)

9. В окне *New Project Summary* появилась общая информация о проекте. Нажмите кнопку **Finish**.
![Общая информация о проекте](./resources/New%20Project%20Summary.png)

В результате появится интерфейс Vivado Design. Изучите доступные функции и ответьте на вопросы ниже.

![Интерфейс Vivado Design](./resources/Vivado%20Design%20Cockpit.png)

---

### **Вопросы:**

* Какое устройство выбрано? Почему в проекте отсутствует верхний модуль иерархии (Top Module)?
* Что такое стратегия синтеза и имплементации Vivado (Vivado Synthesis and Implementation Strategies)?
* Какая еще информация доступна в краткой информации о проекте (Project Summary)?

---

## Эксперимент 2: Создать новый ????блочный дизайн(Block Design) в Vivado