![](imagen/portadatcnm.png)

#    Tecnol贸gico Nacional de M茅xico
#   Instituto Tecnol贸gico de Tijuana
#        Subdirecci贸n Acad茅mica

# Departamento de Sistemas y Computaci贸n
# Ingenier铆a en Sistemas Computacionales
# Lenguajes de interfaz 

# Practica Bloque: 
## Exposici贸n de bloques ARM32
# Objetivo: 
## Exponer el tema "Registros del poster de ARM32"


#  Apellidos, Nombres y Num Control
## Armenta Pe帽a Jos茅 Francisco 18212146
## Diaz Dzib Victor Ivan 18212170
## Dom铆nguez Ortiz Oscar Ivan 18212174
## Martinez Estrada Ana Karen 16320885
## Medina Isiordia Pedro Luis 18212218
## Mendoza Perez Max William 17620246
## Rodr铆guez Emmanuel Arturo 18212261
   

# Profesor:
# MC. Ren茅 Solis Reyes
# Semestre sep - ene 2020








![](https://images.cooltext.com/5478067.png)

<a href="http://cooltext.com" target="_top"><img src="https://cooltext.com/images/ct_pixel.gif" width="80" height="15" alt="Cool Text: Logo and Graphics Generator" border="0" /></a>


## 驴Qu茅 son los registros?

Los registros son la memoria m谩s cercana a un procesador que existe y por tanto la m谩s r谩pida; se trata de memorias muy peque帽as que pueden ser manipuladas de manera directa por la unidad de control del procesador. Los registros permiten guardar transitoriamente y acceder a valores muy usados, generalmente en operaciones matem谩ticas.

La arquitectura ARMv6 presenta un conjunto de 17 registros (16 principales m谩s uno de estado) de 32 bits cada uno. 



*   Registros Generales. Su funci贸n es el almacenamiento temporal de datos. Son los 13 registros que van R0 hasta R12. 
*   Registros Especiales. Son los 煤ltimos 3 registros principales: R13, R14 y R15. Como son de prop贸sito especial, tienen nombres alternativos.
*   Registro de estado: Almacena las banderas condicionales y los bits de control.



![alt_text](https://github.com/tectijuana/armposter-the_kings_of_arm/blob/main/imagen/image1.PNG)


## Registros generales (R0 a R12) 

 


![alt_text](https://github.com/tectijuana/armposter-the_kings_of_arm/blob/main/imagen/image2.PNG)

** 	**

Los registros del R0 al R12 son registros de prop贸sito general, enfocados principalmente para realizar operaciones.

Estos est谩n divididos en registros altos y bajos debido a que algunas instrucciones Thumb solo acceden del R0 a R7.

Registros de prop贸sito general R0-R7: **(32 bits) tambi茅n llamados registros bajos se puede acceder mediante instrucciones de Thumb de 16-bit y Thumb-2 de 23 bits. Su valor luego del reset es impredecible.

Registros de prop贸sito general R8-R12: **(32 bits) tambi茅n llamados registros bajos se puede acceder mediante instrucciones de Thumb-2 mas no por todas las instrucciones Thumb Thumb de 16 bits, su valor luego del reset es impredecible.

## Registros especiales (R13,R14,R15)

Son los 煤ltimos 3 registros principales: R13, R14 y R15. Como son de prop贸sito especial, tienen nombres alternativos.

**SP/R13.** Stack Pointer o Puntero de Pila. Sirve como puntero para almacenar variables locales y registros en llamadas a funciones.

**LR/R14.** Link Register o Registro de Enlace. Almacena la direcci贸n de retorno cuando una instrucci贸n BL 贸 BLX ejecuta una llamada a una rutina.

**PC/R15.** Program Counter o Contador de Programa. Es un registro que indica la posici贸n donde est谩 el procesador en su secuencia de instrucciones. Se incrementa de 4 en 4 cada vez que se ejecuta una instrucci贸n, salvo que 茅sta provoque un salto.

## 驴Qu茅 es Registro de estado (CPSR)?

El CPSR(The Current Program Status Register) es un registro de 32 bits de ancho que se utiliza en la arquitectura ARM para registrar varias piezas de informaci贸n sobre el estado del programa que est谩 ejecutando el procesador y el estado del procesador. Esta informaci贸n se registra estableciendo o borrando bits espec铆ficos en el registro.



![alt_text](https://github.com/tectijuana/armposter-the_kings_of_arm/blob/main/imagen/image3.PNG)

Los cuatro bits superiores (bits 31, 30, 29 y 28) son los bits del c贸digo de condici贸n (cc) y son los que m谩s nos interesan. Los bits de c贸digo de condici贸n a veces se denominan "flags". Los 8 bits m谩s bajos (del bit 7 al bit 0) almacenan informaci贸n sobre el propio estado del procesador. Los bits restantes (es decir, el bit 27 al bit 8) actualmente no se utilizan en la mayor铆a de los procesadores ARM.

## Bits de control  y Flags (N,Z,C,V)


![alt_text](https://github.com/tectijuana/armposter-the_kings_of_arm/blob/main/imagen/image4.PNG)


Los bits de control muestran la ubicaci贸n en el 谩rea de entrada/salida de la memoria de datos.

Las banderas (flags) son las que reflejan el resultado de la ejecuci贸n de algunas instrucciones (principalmente aritm茅ticas, l贸gicas, etc.)

**Bit 7 - I: Habilitaci贸n de Interrupci贸n Global (Global Interrupt Enable)**

El bit de habilitaci贸n de interrupci贸n global se debe establecer para las interrupciones que se activen. Si el registro de activaci贸n global de interrupciones se borra, ninguna de las interrupciones estar谩 habilitada independientemente de la configuraci贸n individual. El I-bit se borra por hardware despu茅s de haberse producido una interrupci贸n, y se establece por la instrucci贸n RETI con el fin de habilitar las interrupciones posteriores. El bit I tambi茅n se puede establecer y borrar por software con las instrucciones de SEI y CLI, como se describe en la referencia del conjunto de instrucciones(instruction set).i

**Bit 6 - T: Bit Copy Storage**

Las instrucciones de copia de bits BLD (Bit LoaD) y BST (Bit STore) utilizan el T-bit como origen o destino para el bit operado. Un bit de un registro en el archivo de Registro se puede copiar en T por la instrucci贸n BST, y un bit en T se puede copiar en un bit en un registro en el archivo de registro con la instrucci贸n BLD.

**Bit 5 - H: Bandera de medio acarreo (Half Carry Flag)**

La bandera de half-carry H indica un Carry intermedio en algunas operaciones aritm茅ticas. El medio acarreo es 煤til en aritm茅tica BCD. Ver la secci贸n "Instruction set Description" para obtener informaci贸n detallada.(ver datasheet)

**Bit 4 - S: Bit de Signo, S = N XOR V**

El bit-S es siempre una OR exclusiva entre la bandera negativa N y la bandera V - desbordamiento en complemento a 2. Ver la secci贸n "Instruction set Description" para obtener informaci贸n detallada.(ver datasheet)

**Bit 3 - V: Bandera de desborde en complemento a 2.**

Utilizada en aritm茅tica en complemento a 2.

**Bit 2 - N: Bandera Negativo.**

Indica si el resultado de una operaci贸n aritm茅tica o l贸gica es negativo.

**Bit 1 - Z: Bandera Cero**

Indica si el resultado de una operaci贸n aritm茅tica o l贸gica es cero.

**Bit 0 - C: Bandera de Carry**

La bandera de carry C indica una llevada en una operaci贸n aritm茅tica o l贸gica.

## 驴Qu茅 es Endianness?

El t茅rmino ingl茅s endianness ("extremidad") designa el formato en el que se almacenan los datos de m谩s de un byte en un ordenador. El problema es similar a los idiomas en los que se escriben de derecha a izquierda, como el 谩rabe, o el hebreo, frente a los que se escriben de izquierda a derecha, pero trasladado de la escritura al almacenamiento en memoria de los bytes.

No se debe confundir trivialmente el orden de escritura textual en este art铆culo con el orden de escritura en memoria, por ello establecemos que lo que escribimos primero lleva 铆ndices de memoria m谩s bajos, y lo que escribimos a continuaci贸n lleva 铆ndices m谩s elevados, que lo que lleva 铆ndices bajos es previo en memoria, y as铆 sucesivamente, siguiendo la ordenaci贸n natural de menor a mayor, por ejemplo la secuencia {0,1,2} indicar铆a, -algo m谩s all谩 de la intuici贸n- que 0 es previo y contiguo en el espacio de memoria a 1, etc.

Usando este criterio el sistema big-endian adoptado por Motorola entre otros, consiste en representar los bytes en el orden "natural": as铆 el valor hexadecimal 0x4A3B2C1D se codificar铆a en memoria en la secuencia {4A, 3B, 2C, 1D}. En el sistema little-endian adoptado por Intel, entre otros, el mismo valor se codificar铆a como {1D, 2C, 3B, 4A}, de manera que de este modo se hace m谩s intuitivo el acceso a datos, porque se efect煤a f谩cilmente de manera incremental de menos relevante a m谩s relevante (siempre se opera con incrementos de contador en la memoria), en un paralelismo a "lo importante no es como empiezan las cosas, sino como acaban."

Algunas arquitecturas de microprocesador pueden trabajar con ambos formatos (ARM, PowerPC, DEC Alpha, PA-RISC, Arquitectura MIPS), y a veces son denominadas sistemas middle-endian.

## Big Endian, Little Endian

Cuando se trata de trabajar con datos de m谩s de un byte , a la hora de expresar estos datos tenemos que definir el concepto de byte m谩s representativo (MSB) y byte menos representativo (LSB), que se le denomina as铆 al byte que al modificarlo altera el dato en  mayor medida y al que lo hace en menor medida.

Para esto existen dos formatos Big Endian que es aquel que ordena los bytes del m谩s significativo al menos significativo y el Little Endian es aquel que lo hace del menos significativo al m谩s significativo.

![alt_text](https://github.com/tectijuana/armposter-the_kings_of_arm/blob/main/imagen/image5.PNG)

**Big Endian**

Este formato que puede parecer una forma m谩s "natural" de escritura es utilizado por procesadores usados en m谩quinas Apple entre otras.

Los datos 13 y "trece" expresados en hexadecimal son **0x3133** y **0x74726563650d0a**, pues bien escritos como datos de 2 bytes en formato Big Endian quedan:** 0x31 0x33 **y** 0x74 0x72 0x65 0x63 0x65 0x0d 0x0a**

**Little Endian**

Este formato es adoptado por la mayor铆a de procesadores Intel. Los datos 13 y "trece" expresados en hexadecimal son **0x3133** y **0x74726563650d0a** como datos de 2 bytes en formato Little Endian quedan: **0x33 0x31** y **0x0a 0x0d 0x65 0x63 0x65** **0x72 0x74**

## Fuentes consultadas:

[https://riuma.uma.es/xmlui/bitstream/handle/10630/10214/LibroDePracticas.pdf?sequence=1&isAllowed=y](https://riuma.uma.es/xmlui/bitstream/handle/10630/10214/LibroDePracticas.pdf?sequence=1&isAllowed=y) 
**Consultado el 28/10/2020**

[https://www.cs.buap.mx/~andrex/ensamblador/EnsambladorInstrucciones.pdf](https://www.cs.buap.mx/~andrex/ensamblador/EnsambladorInstrucciones.pdf) **Consultado el 20/10/2020**

[http://www.tugurium.com/docs/endianness.php](http://www.tugurium.com/docs/endianness.php) **Consultado el 28/10/2020**

[https://agilescientific.com/blog/2017/3/31/little-endian-is-legal](https://agilescientific.com/blog/2017/3/31/little-endian-is-legal) **Consultado el 28/10/2020**

[http://catarina.udlap.mx/u_dl_a/tales/documentos/lem/jimenez_a_fy/capitulo2.pdf](http://catarina.udlap.mx/u_dl_a/tales/documentos/lem/jimenez_a_fy/capitulo2.pdf) **Consultado el 29/10/2020**

[http://laboratorios.fi.uba.ar/lse/seminario/material-1erC2010/Tecnicas_Digitales_II-R4052-2010-Cortex_M3-Fundamentos.pdf](http://laboratorios.fi.uba.ar/lse/seminario/material-1erC2010/Tecnicas_Digitales_II-R4052-2010-Cortex_M3-Fundamentos.pdf)  **Consultado el 29/10/2020**

[http://www.sc.ehu.es/sbweb/webcentro/automatica/web_avr/archivos/Manual_AT90S8515/Arquitectura/registro_estado&stack_pointer.htm](http://www.sc.ehu.es/sbweb/webcentro/automatica/web_avr/archivos/Manual_AT90S8515/Arquitectura/registro_estado&stack_pointer.htm) **Consultado el 29/10/2020**

[https://gulliver.readthedocs.io/en/stable/What-is-Endianness.html](https://gulliver.readthedocs.io/en/stable/What-is-Endianness.html) **Consultado el 29/10/2020**



**liga de meet**
https://meet.google.com/tzt-pxso-iru
