<img width=100% src="https://capsule-render.vercel.app/api?type=waving&color=00bfbf&height=120&section=header"/>

[![Typing SVG](https://readme-typing-svg.herokuapp.com/?color=00bfbf&size=35&center=true&vCenter=true&width=1000&lines=+Lógica+Digital+:%29)](https://git.io/typing-svg) 

<p>Bora começar aos aprendizados de ld, aqui estão labs e demais ferramentas para os estudos!</p>





## ☕︎ Minhas listas

 `Aqui estão os meus exercícios de verilog pelo HDLBits`
Tópico       | Meus Arquivos | Link HDLBits
:----------- | :----: | :----:
Vetores		|  [[Vector 0](hdl/Vetores)]   | [[0](https://hdlbits.01xz.net/wiki/Vector0)] 
Vetores  |  [[Vector 1](hdl/Vetores)] |  [[01](https://hdlbits.01xz.net/wiki/Vector1)]
Vetores  |  [[Vector 2](hdl/Vetores/Vector2.v)] |  [[02](https://hdlbits.01xz.net/wiki/Vector2)]
Vetores  |  [[VectorGates](hdl/Vetores/Vectorgates)] |  [[03](https://hdlbits.01xz.net/wiki/Vectorgates)]
Vetores  |  [[Gates 4](hdl/Vetores/Vectorgates/Gates4.v)] |  [[04](https://hdlbits.01xz.net/wiki/Gates4)]
Vetores  |  [[Vector 3](hdl/Vetores/Vectorgates/Vector3.v)] |  [[05](https://hdlbits.01xz.net/wiki/Vector3)]
Vetores  |  [[Vectorr](hdl/Vetores/017_vectorr)] |  [[06](https://hdlbits.01xz.net/wiki/Vectorr)]
Vetores  |  [[Vector 4](hdl/Vetores/018_vector4.v)] |  [[07](https://hdlbits.01xz.net/wiki/Vector4)]
Vetores  |  [[Vector 5](hdl/Vetores/019_vector5.v)] |  [[08](https://hdlbits.01xz.net/wiki/Vector5)]
Módulo  |  [[Module](hdl/modulos/modulo.v)] |  [[09](https://hdlbits.01xz.net/wiki/Module)]
Módulo  |  [[Module Pos](hdl/modulos/module_pos.v)] |  [[10](https://hdlbits.01xz.net/wiki/Module_pos)]
Módulo  |  [[Module Shift](hdl/modulos/module_shift)] |  [[11](https://hdlbits.01xz.net/wiki/Module_shift)]
Módulo  |  [[Module Shift8](hdl/modulos/module_shift8)] |  [[12](https://hdlbits.01xz.net/wiki/Module_shift8)]
Módulo  |  [[Module Add](hdl/modulos/module_add/module_add.v)] |  [[13](https://hdlbits.01xz.net/wiki/Module_add)]
Módulo  |  [[Module Fadd](hdl/modulos/module_fadd)] |  [[14](https://hdlbits.01xz.net/wiki/Module_fadd)]
Módulo  |  [[Module cseladd](hdl/modulos/module_cseladd)] |  [[15](https://hdlbits.01xz.net/wiki/Module_cseladd)]
Módulo  |  [[Module addsub](hdl/modulos/module_addsub)] |  [[16](https://hdlbits.01xz.net/wiki/Module_addsub)]






## ☞ Sobre HDLBits
- HDL BIts nada mais é que uma coleção de pequenos exercícios de design de circuitos para praticar o design de hardware digital usando a Verilog Hardware Description Language (HDL). Problemas anteriores seguem um estilo tutorial, enquanto problemas posteriores desafiarão cada vez mais suas habilidades de design de circuito.
 - [HDLBits — Verilog Practice](https://hdlbits.01xz.net/wiki/Main_Page)

<img width=100% src="https://capsule-render.vercel.app/api?type=waving&color=00bfbf&height=120&section=footer"/>
