+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                                                                                                                             ; 33    ; 29             ; 0            ; 29             ; 2      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                                                                                                                                 ; 32    ; 29             ; 0            ; 29             ; 1      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                                                                                                                                     ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                                        ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                                                                        ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_to_master_0_master_rsp_width_adapter|uncompressor                                                                                                                                                                                                                                      ; 48    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_to_master_0_master_rsp_width_adapter                                                                                                                                                                                                                                                   ; 105   ; 3              ; 0            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_to_sgdma_0_m_read_rsp_width_adapter                                                                                                                                                                                                                                                    ; 105   ; 3              ; 2            ; 3              ; 91     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_to_nios2_gen2_0_data_master_rsp_width_adapter|uncompressor                                                                                                                                                                                                                             ; 48    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_to_nios2_gen2_0_data_master_rsp_width_adapter                                                                                                                                                                                                                                          ; 105   ; 3              ; 0            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|master_0_master_to_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                   ; 123   ; 3              ; 0            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_to_sdram_controller_0_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                       ; 48    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_to_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                    ; 96    ; 8              ; 0            ; 8              ; 100    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_data_master_to_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                                          ; 123   ; 3              ; 0            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_005|arb|adder                                                                                                                                                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_005|arb                                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_005                                                                                                                                                                                                                                                                                                  ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_004                                                                                                                                                                                                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_003                                                                                                                                                                                                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002|arb|adder                                                                                                                                                                                                                                                                                        ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002|arb                                                                                                                                                                                                                                                                                              ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                                                                                                                                  ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                                                                  ; 93    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                      ; 588   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                                                                                ; 104   ; 9              ; 2            ; 9              ; 298    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                                                                ; 124   ; 25             ; 2            ; 25             ; 586    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                                                                ; 122   ; 9              ; 2            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                    ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                                                                                                                                                                        ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                                                                                                                                                              ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                                                                  ; 300   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                                                                                                                                        ; 20    ; 5              ; 0            ; 5              ; 10     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                                                                                                                              ; 9     ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                                                                  ; 588   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                                                                                                                                                        ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                                                                                                                                                              ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                                                                  ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                      ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_005                                                                                                                                                                                                                                                                                                ; 126   ; 4              ; 6            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_004                                                                                                                                                                                                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_003                                                                                                                                                                                                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                                                                                                                                ; 127   ; 9              ; 5            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                                                                ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                    ; 124   ; 25             ; 2            ; 25             ; 586    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                                                                                                                                                              ; 102   ; 3              ; 5            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_burst_adapter                                                                                                                                                                                                                                                                          ; 102   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                                      ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|master_0_master_limiter                                                                                                                                                                                                                                                                                      ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_010                                                                                                                                                                                                                                                                                                   ; 96    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_009                                                                                                                                                                                                                                                                                                   ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_008                                                                                                                                                                                                                                                                                                   ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                                                                                                                                                                                                                   ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                                                                                                                                                                                   ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                                                                                                                                                                                   ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                                                                                                                                                                                   ; 114   ; 9              ; 5            ; 9              ; 118    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                                   ; 114   ; 9              ; 5            ; 9              ; 118    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                                   ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                   ; 87    ; 9              ; 5            ; 9              ; 91     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                       ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                       ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; 136   ; 39             ; 0            ; 39             ; 95     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_agent|uncompressor                                                                                                                                                                                                                                                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_agent                                                                                                                                                                                                                                                                                  ; 239   ; 22             ; 27           ; 22             ; 265    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                           ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                                                                                                                                                                                       ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                                                                                                                                                                                    ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                  ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                                                                                                                                                                              ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                           ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_agent|uncompressor                                                                                                                                                                                                                                                                               ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_agent                                                                                                                                                                                                                                                                                            ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|parallel_port_0_avalon_parallel_port_slave_agent_rsp_fifo                                                                                                                                                                                                                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|parallel_port_0_avalon_parallel_port_slave_agent|uncompressor                                                                                                                                                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|parallel_port_0_avalon_parallel_port_slave_agent                                                                                                                                                                                                                                                             ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                        ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_descriptor_write_agent                                                                                                                                                                                                                                                                               ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_descriptor_read_agent                                                                                                                                                                                                                                                                                ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|master_0_master_agent                                                                                                                                                                                                                                                                                        ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_agent                                                                                                                                                                                                                                                                                         ; 139   ; 37             ; 80           ; 37             ; 95     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                               ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_0_s1_translator                                                                                                                                                                                                                                                                             ; 80    ; 4              ; 10           ; 4              ; 61     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                               ; 115   ; 7              ; 20           ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                      ; 115   ; 5              ; 23           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_translator                                                                                                                                                                                                                                                                                       ; 115   ; 6              ; 28           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|parallel_port_0_avalon_parallel_port_slave_translator                                                                                                                                                                                                                                                        ; 115   ; 6              ; 30           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                   ; 108   ; 59             ; 2            ; 59             ; 109    ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_descriptor_write_translator                                                                                                                                                                                                                                                                          ; 116   ; 19             ; 2            ; 19             ; 76     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_descriptor_read_translator                                                                                                                                                                                                                                                                           ; 116   ; 51             ; 2            ; 51             ; 109    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|master_0_master_translator                                                                                                                                                                                                                                                                                   ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_translator                                                                                                                                                                                                                                                                                    ; 65    ; 22             ; 2            ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                          ; 108   ; 20             ; 0            ; 20             ; 108    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                                                                                                                                              ; 439   ; 0              ; 1            ; 0              ; 368    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|st2vga_0|simple_vga_inst                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|st2vga_0                                                                                                                                                                                                                                                                                                                       ; 13    ; 0              ; 1            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_status_token_fifo|system_t3_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_status_token_fifo|system_t3_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_status_token_fifo|system_t3_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_status_token_fifo|system_t3_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                            ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_status_token_fifo|system_t3_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo                                                                                                                                                                                                    ; 29    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_status_token_fifo|system_t3_sgdma_0_status_token_fifo_status_token_fifo|auto_generated                                                                                                                                                                                                           ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_status_token_fifo                                                                                                                                                                                                                                                                                ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_desc_address_fifo|system_t3_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_desc_address_fifo|system_t3_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_desc_address_fifo|system_t3_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|rd_ptr|auto_generated                                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_desc_address_fifo|system_t3_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                                                                                             ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_desc_address_fifo                                                                                                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_command_fifo|system_t3_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_command_fifo|system_t3_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_command_fifo|system_t3_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_command_fifo|system_t3_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                           ; 110   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_command_fifo|system_t3_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo                                                                                                                                                                                                                   ; 109   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_command_fifo|system_t3_sgdma_0_command_fifo_command_fifo|auto_generated                                                                                                                                                                                                                          ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_command_fifo                                                                                                                                                                                                                                                                                     ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo|system_t3_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo|system_t3_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo|system_t3_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo|system_t3_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|two_comparison                                                                                                                                                   ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo|system_t3_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                             ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo|system_t3_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                          ; 30    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo|system_t3_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo|system_t3_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated                                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo|the_system_t3_sgdma_0_m_readfifo_m_readfifo                                                                                                                                                                                                                                           ; 14    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_readfifo                                                                                                                                                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_m_read                                                                                                                                                                                                                                                                                           ; 74    ; 0              ; 9            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_command_grabber                                                                                                                                                                                                                                                                                  ; 109   ; 0              ; 45           ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain|the_descriptor_write_which_resides_within_system_t3_sgdma_0                                                                                                                                                                                                                                ; 93    ; 0              ; 16           ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain|the_descriptor_read_which_resides_within_system_t3_sgdma_0|the_descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_full_compare|auto_generated  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain|the_descriptor_read_which_resides_within_system_t3_sgdma_0|the_descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain|the_descriptor_read_which_resides_within_system_t3_sgdma_0|the_descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|rd_ptr|auto_generated                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain|the_descriptor_read_which_resides_within_system_t3_sgdma_0|the_descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|last_row_data_out_mux|auto_generated              ; 15    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain|the_descriptor_read_which_resides_within_system_t3_sgdma_0|the_descriptor_read_which_resides_within_system_t3_sgdma_0_control_bits_fifo                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain|the_descriptor_read_which_resides_within_system_t3_sgdma_0                                                                                                                                                                                                                                 ; 106   ; 0              ; 32           ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain|the_control_status_slave_which_resides_within_system_t3_sgdma_0                                                                                                                                                                                                                            ; 84    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_t3_sgdma_0_chain                                                                                                                                                                                                                                                                                            ; 163   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0                                                                                                                                                                                                                                                                                                                        ; 87    ; 0              ; 0            ; 0              ; 175    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_controller_0|the_system_t3_sdram_controller_0_input_efifo_module                                                                                                                                                                                                                                                         ; 45    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_controller_0                                                                                                                                                                                                                                                                                                             ; 45    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|parallel_port_0                                                                                                                                                                                                                                                                                                                ; 47    ; 0              ; 38           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                 ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2_0                                                                                                                                                                                                                                                                                                               ; 55    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_gen2_0|cpu                                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_gen2_0                                                                                                                                                                                                                                                                                                                   ; 150   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|rst_controller                                                                                                                                                                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|p2b_adapter                                                                                                                                                                                                                                                                                                           ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|b2p_adapter                                                                                                                                                                                                                                                                                                           ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|transacto|p2m                                                                                                                                                                                                                                                                                                         ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|transacto                                                                                                                                                                                                                                                                                                             ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|p2b                                                                                                                                                                                                                                                                                                                   ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|b2p                                                                                                                                                                                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|fifo                                                                                                                                                                                                                                                                                                                  ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|timing_adt                                                                                                                                                                                                                                                                                                            ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                                                                                ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                                                                                 ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                                                                              ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                                                                                                                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                                                                                                                                 ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                                                                      ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|master_0                                                                                                                                                                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                                                                                                                ; 6     ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; clkinter0|altclkctrl_0|clkinter_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                        ; 5     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkinter0|altclkctrl_0                                                                                                                                                                                                                                                                                                            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkinter0                                                                                                                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkinter1|altclkctrl_0|clkinter_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                        ; 5     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkinter1|altclkctrl_0                                                                                                                                                                                                                                                                                                            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkinter1                                                                                                                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll1_i|altpll_component|auto_generated                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll1_i                                                                                                                                                                                                                                                                                                                            ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
