INFO: [VRFC 10-163] Analyzing VHDL file "/home/lorenzo/Desktop/Labo_3/codigo/clase_FSM/ejercicio_fsm/ejercicio_fsm.srcs/sim_1/new/deteccion_secuencia_test.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'deteccion_secuencia_test'
