[{"caption":"三个D触发器构成模8的同步二进制加法计数器的初态为，经2016个时钟后，计数器状态为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/4A989479FC068026EAAD0C1D6EA498D4.gif\"style=\"font-family:宋体;font-size:16px;white-space:normal;\"\/>","analysis":"<b>解析：<\/b>  B、该计数器每经过8个时钟后状态回到101，由于2016可以整除8，所以2016个时钟后，状态正好又是101。"},{"caption":"有一同步时序电路，由三个上升沿触发的D触发器构成，其控制输入，，，则该电路可产生循环长度为7的序列，设起始状态，由输出，则此序列为。","answer":"<spanstyle=\"font-size:12px;font-family:'Arial','sans-serif';\"><\/span><spanstyle=\"font-size:14px;font-family:'Calibri','sans-serif';\">1001011<\/span><spanstyle=\"font-size:12px;font-family:'Arial','sans-serif';\"><\/span>","analysis":"<b>解析：<\/b>  D、分析此电路可知它有7个有效工作状态，这意味着该电路在时钟脉冲的作用下只是在这7个状态里进行循环，故由其产生的序列的循环长度就是7。具体分析该电路可知，由Q1端输出的序列1001011，由Q2端输出的序列1100101，由Q3端输出的序列1110010。"},{"caption":"已知一个序列101检测器，若该检测器的输入序列和输出序列如下：输入A：0101011010输出Z：0001000010则以下两个状态图中，是该检测器的状态图。（初始状态为）","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/3E12935145345EDB57FAFBFBF5782D47.png?imageView&amp;thumbnail=520x520&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  C、由所给的该检测器输入序列和输出序列的例子可知，若检测到了序列101，则最后的1 是不会作为下一个可能出现的101 的第一位。两个状态图中都只有三个状态，其中S0表示接收到0，S1表示接收到1，S2表示接收到10，选项1中的状态图表明，接收到10（即S2）之后若再接收到的是1，则输出1，即表示检测到一次101，同时状态转换到接收到1这个状态（即S1），也就是说最后接收到的这个1既是前一个101的最后一位，同时又作为下一个可能出现的101的第一位了。而选项2中的状态图则不同，在S2的情况下（即接收到10之后），无论接收到的是0还是1，下一个状态都是S0，不同之处只是若接收到的是1，则输出1，表明检测到一次101；若接收到的是0，则输出0，表示没有检测到。但无论有没有检测到，状态都转换到S0即开始新一轮检测。"},{"caption":"用n个触发器构成计数器，可得到的最大计数容量（即计数模）为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/E4E40860FFD5E55B33FC90ED628EE030.gif\"\/>","analysis":"<b>解析：<\/b>  A、一个触发器有两个状态，n个触发器共有n个2相乘，即2的n次方个状态，对于计数器来说，这就是它的最大计数模（或计数容量）。"},{"caption":"如图所示的数字逻辑部件。其中各方框中均是用模N的计数器作N次分频器，则A处的频率是400kHz，B处的频率是40kHz，C处的频率是。","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">2500Hz<\/span>","analysis":"<b>解析：<\/b>  C、C处的频率：40KHz\/16=2500Hz。"},{"caption":"有，两个状态，条件可确定和不等价。","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">输出不同<\/span>","analysis":"<b>解析：<\/b>  A、若输出不同肯定两个状态不等价。"},{"caption":"时序电路如图所示，分析电路确定电路的有效循环状态数为，能否自启动。","answer":"7，能","analysis":"<b>解析：<\/b>  B、这是异步时序电路。(1) 列出各逻辑方程组，包括： 触发器时钟方程，输出方程，激励方程，最后得到转换方程（2）列出转换表，对应于每个时钟下降沿，cp0=cp1=1即有有效沿，首先有Q1Q0的现态推导出它们的次态，Q1是否从1跳变到0来确定cp2是否为1，再决定 Q2的次态，由此得到状态转换表，其计数循环为000→001→010→011→100→101→110→000，111次态为000，电路可以自启动。"},{"caption":"状态图如图所示，电路的输入为A，输出为Y，试用下降沿触发的D触发器设计该电路，则各个触发器的激励方程及输出方程为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/80435697EAC0F59EBD7618635BE00D6D.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  A、由状态图列出转换表，无效的次态可用无关项×表示。然后画出激励信号和输出信号的卡诺图。由卡诺图得到最简激励方程组和输出方程"},{"caption":"已知可以重叠检测101序列检测器的输入序列、输出序列如下，其状态图为。输入A：010101101输出Z：000101001","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/38C40D4B16D0DB3F1DF3E8A4A2B76EEA.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"style=\"width:228px;height:195px;\"\/>","analysis":"<b>解析：<\/b>  A、该序列检测器有四个状态：初始状态、接收到1、接收到10、接收到101，将它们分别用S0、S1、S2、S3表示。根据已知序列，当输入A为序列10101，即序列101重叠出现时，相应输出Z为00101，于是可画出其原始状态图如图(B)所示。"},{"caption":"已知不可以重叠检测101序列检测器的输入序列、输出序列如下，其状态图为。输入A：0101011010输出Z：0001000010","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/4960180B54128F328E994BDCB9BA59C6.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"style=\"width:243px;height:198px;\"\/>","analysis":"<b>解析：<\/b>  D、该序列检测器有四个状态：初始状态、接收到1、接收到10、接收到101，将它们分别用S0、S1、S2、S3表示。根据已知序列，当输入A为序列10101，即序列101重叠出现时，相应输出Z为00100，于是可画出其原始状态图如图(C)所示。"},{"caption":"用触发器实现下图所示输出波形，每一个和的周期内，可以等分为段时间间隔相等的状态，需要电路有种状态来实现。","answer":"4,4","analysis":"<b>解析：<\/b>  C、从输出波形图可以看出，对于每一个Z1或Z2周期，可等分为4段时间间隔相等的状态，即Z2Z1=00、Z2Z1=01、Z2Z1=11、和Z2Z1=01。因此，该电路可设定为4个状态：00、01、10、11。"},{"caption":"电路如图所示，假设初始状态=000。由FF1和FF0构成的电路是进制计数器。这个电路为进制计数器。","answer":"<spanstyle=\"font-size:14px;font-family:'TimesNewRoman',serif;\">3<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">，<\/span><spanstyle=\"font-size:14px;font-family:'TimesNewRoman',serif;\">6<\/span>","analysis":"<b>解析：<\/b>  C、先分析FF1和FF0构成的电路，它在00—01—10三个状态循环，是3进制计数器。FF2单独构成2进制计数器。Q1作为FF2的CP信号，因此，整体电路在000—001—010—100—101—110六个状态循环，是6进制计数器。"},{"caption":"分析下图所示电路，判断启动信号过后，电路输出的状态依次为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/43A8828B302DFFD198D753F6FCFAF24F.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"style=\"width:241px;height:82px;\"\/>","analysis":"<b>解析：<\/b>  B、当启动信号端输入一低电平时，使S1=1，这时有S0=S1=1，移位寄存器74HC194执行并行输入功能，Q3Q2Q1Q0=D3D2D1D0=1110。启动信号撤消后，由于Q0=0，经两级与非门后，使S1=0，这时有S1S0=01，移位寄存器开始执行右移操作。在移位过程中，因为Q3、Q2、Q1、Q0中总有一个为0，因而能够维持S1S0=01状态，使右移操作持续进行下去。"},{"caption":"电路如图所示。输入依次为，则电路构成模7计数器。","answer":"1001","analysis":"<b>解析：<\/b>  A、电路用“反馈置数法”，Q3Q2Q1Q0变成1111，使进位信号TC=1，并行置数使能端由1变化为0，使74HCT161置入1001，则计数器有效循环为1001~1111七个状态。因此，数据输入端D3D2D1D0=1001可用实现。"},{"caption":"电路如图所示，经CP脉冲作用后，欲使，则A、B输入应为。","answer":"<em><spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">A<\/span><\/em><spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">=1,<em>B<\/em>=1<\/span>,<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\"><em>A<\/em>=0,<em>B<\/em>=0<\/span>,","analysis":"<b>解析：<\/b>  C、JK触发器的激励信号J=K=0时，状态不变，因此输入A与B应该取相同的值，才能使异或门输出0。"},{"caption":"图示电路。","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">电路能自启动<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">是同步时序电路<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">能产生<\/span><spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">0111<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">序列<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">可作模<\/span><spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">4<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">计数器<\/span>,","analysis":"<b>解析：<\/b>  A、四个触发器共享同一时钟信号，所以是同步时序电路；从Z端口可重复地获得0111序列。由该电路的状态转换图可见它的有效工作状态是4个，四个状态码是循环右移的关系，因此可作为模4计数器，并且它还是可自启动的。"},{"caption":"下图所示电路是。","answer":"异步,能自启动,模16,递增,","analysis":"<b>解析：<\/b>  B、四个触发器没有共用同一时钟信号，所以是异步时序电路。每一个时钟下降沿FF0翻转。每一个Q0下降沿FF1翻转，每一个Q1下降沿FF2翻转，每一个Q2下降沿FF3翻转，电路输出Q3Q2Q1Q0可以从0000一直到1111计数，每来一个时钟脉冲，计数器加1。它是一个异步二进制递增计数器，模为16，并且可以自启动。"},{"caption":"同步计数器和异步计数器比较，同步计数器的显著优点是工作速度快。这个说法正确吗？","answer":"correct","analysis":"<b>解析：<\/b>异步计数器中各触发器不是在同一时钟边沿作用下同时翻转，而是逐级脉动翻转实现计数进位，且每一级的触发器翻转都需要一段传输延迟时间；与此相反，同步计数器中所有触发器共享同一计数脉冲（时钟信号），当计数脉冲沿到来时，所有应翻转的触发器同步翻转，所以同步计数器可以获得较高的计数速度。"},{"caption":"在图(a)所示电路中，CP脉冲的频率为2kHz，则输出端Q的频率为4kHz；图(b)所示电路中，CP脉冲的频率为4kHz，则输出端Q的频率为4kHz。对吗？","answer":"wrong","analysis":"<b>解析：<\/b>（a）中触发器的状态在CP的每一个上升沿发生改变，因此输出端Q的频率应为CP频率的一半，即1kHz。同理，（b）中触发器的状态在CP的每一个下降沿发生改变，因此输出端Q的频率也为CP频率的一半，即2kHz。"},{"caption":"某电视机水平–垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，构成此分频器至少需要9个触发器。对吗？","answer":"wrong","analysis":"<b>解析：<\/b>计数器可用作分频器。若用9个触发器构成计数器，计数容量最多达到2的9次方，获得的最低频率为31500 Hz \/ 2的9次方 = 512Hz > 60Hz，因此需要至少10个触发器。"},{"caption":"根据最简二进制状态表确定输出函数表达式时，与所选触发器的类型无关。","answer":"correct","analysis":"<b>解析：<\/b>输出函数表达式是现态的函数，也就是电路中各个触发器输出的函数，因此，与所选的触发器类型无关。"},{"caption":"时序电路的根本特征是它任意时刻的输出不仅取决于当时的输入，而且还取决于电路原来的状态。因此，除了时钟CP外，没有输入变量的电路不是时序电路。","answer":"wrong","analysis":"<b>解析：<\/b>有些时序电路电路可以没有输入变量。"},{"caption":"五个D触发器构成基本环形计数器，其有效循环状态数为。","answer":"5","analysis":"<b>解析：<\/b>  B、该基本环形计数器的五个计数状态分别为00001,00010,00100,01000和10000。"},{"caption":"某时序电路的状态转换图如图所示，若输入序列X=110101（从最左边的位依次输入）时，设起始状态为，则输出序列为。","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">101101<\/span>","analysis":""},{"caption":"某时序电路的状态图如图所示，该电路至少需要个控制输入端。","answer":"2","analysis":"<b>解析：<\/b>  A、从状态图可见总共有6个状态，因此表示状态的二进制代码至少需要三位，每个触发器表示一位，所以至少需三个触发器。且从状态图可见，每一个状态在某种条件下，都可能保持状态或转换到其他两种不同的状态去，因此至少有两个控制状态转换的条件变量。"},{"caption":"一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲作用之后的值为。","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">0101<\/span>","analysis":"<b>解析：<\/b>  C、四位二进制计数器的计数容量是16,每经过16个时钟脉冲作用之后值又到达1001，而100除以16余4，1001在4个时钟脉冲作用下数值减为0101。"},{"caption":"某时序电路的输入为X，输出为Z，状态按排序，其状态转换真值表如下所示，则该电路的逻辑功能是。","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">模<\/span><spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">3<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">可逆计数器<\/span>","analysis":"<b>解析：<\/b>  A、当X=0时，该时序电路做减计数，当X=1时，该时序电路做加计数。该计数器总共三个计数状态，分别是00,01,10。"},{"caption":"有一双向移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数，则需将该移位寄存器中的数左移位。","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">2<\/span>","analysis":"<b>解析：<\/b>  A、该移位寄存器的高位在左，低位在右，做乘法运算需要左移，数值增大，且左移1位相当于乘以(2)D，现在要乘以(4)D，所以左移2位。"},{"caption":"有，两个状态，条件可确定和不等价。","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">输出不同<\/span>","analysis":"<b>解析：<\/b>  C、若输出不同肯定两个状态不等价。"},{"caption":"某同步时序电路的状态图如下图所示，用D触发器设计时的最简激励方程组为,电路能否自启动。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/8FD1BC72B0E1BAEDD4D8E43D89BB84CD.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  D、由状态图可知，实现该同步时序电路需要用三个D触发器。列出状态转换真值表，根据真值表得出最简激励方程组 。将000代入激励方程得到次态为111，111的次态为000，因此，电路不具有自启动功能。"},{"caption":"状态图如图所示，电路的输入为A，输出为Y，试用两个上升沿触发的JK触发器设计该电路，要求电路使用的门电路最少。则各个触发器的激励方程及输出方程为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/060AA8E714E700A3B9AB852DF559C055.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  C、根据状态图和JK触发器的激励表，可列出相应的状态转换真值表和激励信号。根据现态，输入及激励信号的关系，用卡诺图化简，可以求出最简激励方程组和输出方程。"},{"caption":"状态图如图所示，电路的输入为A，输出为Y，试用下降沿触发的D触发器设计该电路，则各个触发器的激励方程及输出方程为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/80435697EAC0F59EBD7618635BE00D6D.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  C、由状态图列出转换表，无效的次态可用无关项×表示。然后画出激励信号和输出信号的卡诺图。由卡诺图得到最简激励方程组和输出方程"},{"caption":"在某计数器的输出端观察到如图所示的波形，该计数器的模为。","answer":"6","analysis":"<b>解析：<\/b>  A、该计数器计数过程中，在连续出现010、000、001、100、011、101六个不同状态后，又按原来顺序变换了四个状态，故计数器的模可能为6。"},{"caption":"某时序电路的状态图如图所示，设电路的初始状态为00，当序列A=110010自左至右输入时，该电路输出Z的序列为。","answer":"<spanstyle='font-size:14px;font-family:\"TimesNewRoman\",serif;color:rgb(102,102,102);'>101101<\/span>","analysis":"<b>解析：<\/b>  D、由状态图可知，当初态为00，输入信号的序列A=110010时，该时序电路将按下图的顺序改变状态，因而对应的输出序列为Z=101101。"},{"caption":"电路如图所示。输入依次为，则电路构成模7计数器。","answer":"1001","analysis":"<b>解析：<\/b>  D、电路用“反馈置数法”，Q3Q2Q1Q0变成1111，使进位信号TC=1，并行置数使能端由1变化为0，使74HCT161置入1001，则计数器有效循环为1001~1111七个状态。因此，数据输入端D3D2D1D0=1001可用实现。"},{"caption":"由三个触发器构成的移位寄存器状态转换图如图所示，现要设计一个模3的移位型计数器，状态分配可能是。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/B97640485FA61C2DD20A0297B50B6C1C.png?imageView&amp;thumbnail=520x520&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/B68C0737310AD13F5B401FBC3ECC1C08.png?imageView&amp;thumbnail=520x520&amp;quality=100\"\/>,","analysis":"<b>解析：<\/b>  A、选项1中状态010的次态是000，选项4中状态100的次态是011，但从状态转换图可看出，状态000的次态要么是它本身，要么是状态001；而状态100的次态也不可能是状态011，而是000或001。"},{"caption":"任何一个同步时序逻辑电路的结构和功能可以用下面的函数表达式完整地描述。","answer":"状态转换方程,激励方程,<spanstyle=\"font-size:14px;font-family:宋体;\">输出方程<\/span>,","analysis":"<b>解析：<\/b>  A、描述时序电路的方程包括：输出方程、激励方程和状态转换方程。输入方程、时钟方程和特性方程不是描述同步时序电路必须的方程。"},{"caption":"下图所示电路是。","answer":"能自启动,递增,模16,异步,","analysis":"<b>解析：<\/b>  A、四个触发器没有共用同一时钟信号，所以是异步时序电路。每一个时钟下降沿FF0翻转。每一个Q0下降沿FF1翻转，每一个Q1下降沿FF2翻转，每一个Q2下降沿FF3翻转，电路输出Q3Q2Q1Q0可以从0000一直到1111计数，每来一个时钟脉冲，计数器加1。它是一个异步二进制递增计数器，模为16，并且可以自启动。"},{"caption":"描述同步时序电路的方程组有激励方程组、转换方程组和输出方程组，而描述异步时序电路的方程组除了以上三类之外，还多了一类时钟信号方程组，不过异步时序电路的这三类方程组与同步时序电路的这三类方程组相同。这个说法正确吗？","answer":"wrong","analysis":"<b>解析：<\/b>同步时序电路的转换方程组中只包含激励信号变量、现态和次态变量，而异步时序电路的转换方程组中除了这些变量，还包含时钟信号变量，需要体现出时钟信号的作用。"},{"caption":"用D锁存器不能构成移位寄存器，这个说法正确吗？","answer":"correct","analysis":"<b>解析：<\/b>寄存器只能由对脉冲边沿敏感的触发器构成，而不能由对电平敏感的锁存器构成，因为在敏感电平期间，锁存器的输出会跟随输入变化而变化，并且没有统一的时钟脉冲控制端，不能对移位进行控制。"},{"caption":"有一同步时序电路，由三个上升沿触发的D触发器构成，其控制输入，，，则该电路可产生循环长度为7的序列，设起始状态，由输出，则此序列为。","answer":"<spanstyle=\"font-size:12px;font-family:'Arial','sans-serif';\"><\/span><spanstyle=\"font-size:14px;font-family:'Calibri','sans-serif';\">1001011<\/span><spanstyle=\"font-size:12px;font-family:'Arial','sans-serif';\"><\/span>","analysis":"<b>解析：<\/b>  B、分析此电路可知它有7个有效工作状态，这意味着该电路在时钟脉冲的作用下只是在这7个状态里进行循环，故由其产生的序列的循环长度就是7。具体分析该电路可知，由Q1端输出的序列1001011，由Q2端输出的序列1100101，由Q3端输出的序列1110010。"},{"caption":"某时序电路的状态图如图所示，该电路至少需要个控制输入端。","answer":"2","analysis":"<b>解析：<\/b>  B、从状态图可见总共有6个状态，因此表示状态的二进制代码至少需要三位，每个触发器表示一位，所以至少需三个触发器。且从状态图可见，每一个状态在某种条件下，都可能保持状态或转换到其他两种不同的状态去，因此至少有两个控制状态转换的条件变量。"},{"caption":"用n个触发器构成计数器，可得到的最大计数容量（即计数模）为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/E4E40860FFD5E55B33FC90ED628EE030.gif\"\/>","analysis":"<b>解析：<\/b>  D、一个触发器有两个状态，n个触发器共有n个2相乘，即2的n次方个状态，对于计数器来说，这就是它的最大计数模（或计数容量）。"},{"caption":"有一双向移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数，则需将该移位寄存器中的数左移位。","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">2<\/span>","analysis":"<b>解析：<\/b>  D、该移位寄存器的高位在左，低位在右，做乘法运算需要左移，数值增大，且左移1位相当于乘以(2)D，现在要乘以(4)D，所以左移2位。"},{"caption":"如图所示同步时序电路的初始状态为00，以下三个选项中分别是、和输出Z对应于的波形图，其中不正确。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/7BED67AF39706F40A8B141E85539A1FD.png?imageView&amp;thumbnail=520x520&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  A、Q1的波形错在第二个脉冲出现的时间，应该与第一个脉冲间隔两个CP周期。"},{"caption":"某同步时序电路的状态图如下图所示，用D触发器设计时的最简激励方程组为,电路能否自启动。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/8FD1BC72B0E1BAEDD4D8E43D89BB84CD.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  A、由状态图可知，实现该同步时序电路需要用三个D触发器。列出状态转换真值表，根据真值表得出最简激励方程组 。将000代入激励方程得到次态为111，111的次态为000，因此，电路不具有自启动功能。"},{"caption":"一个模6计数器，其状态转换关系如下图，用T触发器设计时的最简激励方程组为,电路能否自启动。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/ED63383E28FFCF1321549DF15B763EA4.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  D、由状态图可知，该同步时序电路需要用三个T触发器。列出状态转换真值表及激励表。由此得出最简激励方程组 。将010代入激励方程得到次态为101，101的次态为010，因此，电路不具有自启动功能。"},{"caption":"时序电路如图所示，分析电路确定电路的有效循环状态数为，能否自启动。","answer":"<spanstyle=\"font-size:14px;font-family:'TimesNewRoman',serif;\">6<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">，能<\/span>","analysis":"<b>解析：<\/b>  C、这是异步时序电路。(1) 列出各逻辑方程组，包括： 触发器时钟方程，输出方程，激励方程，最后得到转换方程（2）列出转换表，对应于每个CP下降沿，cp0=cp1=1即有有效沿，Q1由1变0时cp2=1。首先有Q1Q0的现态推导出它们的次态，Q1是否从1跳变到0来确定cp2是否为1，再决定 Q2的次态，由此得到状态转换表，可见其计数循环为000-001-010-100-101-110-000,111次态为000,011次态为100，电路可以自启动。"},{"caption":"状态图如图所示，电路的输入为A，输出为Y，试用下降沿触发的D触发器设计该电路，则各个触发器的激励方程及输出方程为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/80435697EAC0F59EBD7618635BE00D6D.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"\/>","analysis":"<b>解析：<\/b>  B、由状态图列出转换表，无效的次态可用无关项×表示。然后画出激励信号和输出信号的卡诺图。由卡诺图得到最简激励方程组和输出方程"},{"caption":"已知可以重叠检测101序列检测器的输入序列、输出序列如下，其状态图为。输入A：010101101输出Z：000101001","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/38C40D4B16D0DB3F1DF3E8A4A2B76EEA.bmp?imageView&amp;type=jpeg&amp;thumbnail=890x0&amp;quality=100\"style=\"width:228px;height:195px;\"\/>","analysis":"<b>解析：<\/b>  C、该序列检测器有四个状态：初始状态、接收到1、接收到10、接收到101，将它们分别用S0、S1、S2、S3表示。根据已知序列，当输入A为序列10101，即序列101重叠出现时，相应输出Z为00101，于是可画出其原始状态图如图(B)所示。"},{"caption":"电路如图所示。输入依次为，则电路构成模7计数器。","answer":"1001","analysis":"<b>解析：<\/b>  B、电路用“反馈置数法”，Q3Q2Q1Q0变成1111，使进位信号TC=1，并行置数使能端由1变化为0，使74HCT161置入1001，则计数器有效循环为1001~1111七个状态。因此，数据输入端D3D2D1D0=1001可用实现。"},{"caption":"电路如图所示。输入依次为，则电路构成模174计数器。","answer":"<spanstyle=\"color:rgb(102,102,102);\"><spanstyle='font-size:14px;font-family:\"TimesNewRoman\",serif;'>0<\/span><spanstyle=\"font-size:14px;font-family:Calibri,sans-serif;\">1010010<\/span><\/span>","analysis":"<b>解析：<\/b>  A、电路用“反馈置数法”，数据输入端的数据为01010010时，它所对应的十进制数为82，以此状态开始计数，当高位片进位信号TC=1，并行置数使能端由1变化为0，使两片74HCT161置入01010010，则计数器有效循环为01010010~11111111即174个状态。"},{"caption":"由三个触发器构成的移位寄存器状态转换图如图所示，现要设计一个模3的移位型计数器，状态分配可能是。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/B68C0737310AD13F5B401FBC3ECC1C08.png?imageView&amp;thumbnail=520x520&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/B97640485FA61C2DD20A0297B50B6C1C.png?imageView&amp;thumbnail=520x520&amp;quality=100\"\/>,","analysis":"<b>解析：<\/b>  D、选项1中状态010的次态是000，选项4中状态100的次态是011，但从状态转换图可看出，状态000的次态要么是它本身，要么是状态001；而状态100的次态也不可能是状态011，而是000或001。"},{"caption":"下图所示电路是。","answer":"递增,模16,异步,","analysis":""},{"caption":"三个D触发器构成模8的同步二进制加法计数器的初态为，经2016个时钟后，计数器状态为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/4A989479FC068026EAAD0C1D6EA498D4.gif\"style=\"font-family:宋体;font-size:16px;white-space:normal;\"\/>","analysis":"<b>解析：<\/b>  D、该计数器每经过8个时钟后状态回到101，由于2016可以整除8，所以2016个时钟后，状态正好又是101。"}]