Timing Analyzer report for Box_Muller
Fri Apr 15 14:48:01 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gclk'
 13. Slow 1200mV 85C Model Hold: 'gclk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'gclk'
 22. Slow 1200mV 0C Model Hold: 'gclk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'gclk'
 30. Fast 1200mV 0C Model Hold: 'gclk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Box_Muller                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.6%      ;
;     Processor 3            ;   5.5%      ;
;     Processor 4            ;   3.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; gclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.69 MHz ; 76.69 MHz       ; gclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; gclk  ; -12.039 ; -963.771          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; gclk  ; 0.330 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; gclk  ; -3.000 ; -625.914                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gclk'                                                                                                                                                                                                       ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.039 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.260      ; 13.337     ;
; -12.000 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.312     ;
; -11.998 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.310     ;
; -11.990 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.302     ;
; -11.974 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.286     ;
; -11.973 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.285     ;
; -11.951 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.263     ;
; -11.927 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.260      ; 13.225     ;
; -11.876 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.188     ;
; -11.868 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.180     ;
; -11.830 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.142     ;
; -11.788 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.100     ;
; -11.755 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.067     ;
; -11.741 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.053     ;
; -11.688 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 13.000     ;
; -11.632 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.944     ;
; -11.627 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.939     ;
; -11.611 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.923     ;
; -11.593 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.905     ;
; -11.305 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.653     ;
; -11.297 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.645     ;
; -11.283 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.595     ;
; -11.248 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.360      ; 12.606     ;
; -11.183 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.531     ;
; -11.138 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.360      ; 12.496     ;
; -11.137 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.485     ;
; -11.098 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.446     ;
; -11.093 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.441     ;
; -11.086 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.434     ;
; -11.083 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.431     ;
; -11.080 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.428     ;
; -11.062 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.410     ;
; -11.052 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.275      ; 12.365     ;
; -11.051 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.363     ;
; -11.042 ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.158     ; 11.922     ;
; -11.006 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.354     ;
; -10.946 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.258     ;
; -10.939 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.287     ;
; -10.934 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.282     ;
; -10.900 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.248     ;
; -10.889 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.158     ; 11.769     ;
; -10.877 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.225     ;
; -10.858 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.170     ;
; -10.834 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 12.146     ;
; -10.824 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.172     ;
; -10.781 ; LFSR_33:LF33|shift_register[1]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.158     ; 11.661     ;
; -10.747 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.095     ;
; -10.702 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.050     ;
; -10.694 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 12.042     ;
; -10.645 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.360      ; 12.003     ;
; -10.617 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 11.530     ;
; -10.602 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.505     ;
; -10.590 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.938     ;
; -10.580 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.928     ;
; -10.576 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.479     ;
; -10.575 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.478     ;
; -10.553 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.456     ;
; -10.537 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 11.849     ;
; -10.535 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.360      ; 11.893     ;
; -10.535 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.438     ;
; -10.534 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.882     ;
; -10.527 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.430     ;
; -10.505 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 11.418     ;
; -10.499 ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.274      ; 11.811     ;
; -10.495 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.843     ;
; -10.490 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.838     ;
; -10.483 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.831     ;
; -10.480 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.828     ;
; -10.477 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.825     ;
; -10.470 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.373     ;
; -10.465 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.368     ;
; -10.459 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.807     ;
; -10.403 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.751     ;
; -10.397 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.300     ;
; -10.367 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.270     ;
; -10.361 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.709     ;
; -10.359 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.351      ; 11.708     ;
; -10.349 ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.082     ; 11.265     ;
; -10.343 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.246     ;
; -10.336 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.684     ;
; -10.333 ; LFSR_33:LF33|shift_register[3]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.158     ; 11.213     ;
; -10.331 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.679     ;
; -10.323 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.226     ;
; -10.322 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 11.235     ;
; -10.307 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.210     ;
; -10.297 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.645     ;
; -10.290 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.193     ;
; -10.281 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.184     ;
; -10.280 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.183     ;
; -10.274 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.622     ;
; -10.258 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.161     ;
; -10.253 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.601     ;
; -10.221 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.350      ; 11.569     ;
; -10.213 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.116     ;
; -10.210 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 11.123     ;
; -10.202 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.105     ;
; -10.196 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.082     ; 11.112     ;
; -10.194 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.097     ;
; -10.179 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.082     ;
; -10.175 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.095     ; 11.078     ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gclk'                                                                                                                                                                                                    ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.330 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.443      ; 0.995      ;
; 0.338 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.443      ; 1.003      ;
; 0.346 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.443      ; 1.011      ;
; 0.350 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.444      ; 1.016      ;
; 0.354 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.443      ; 1.019      ;
; 0.364 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.024      ;
; 0.365 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.444      ; 1.031      ;
; 0.370 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.030      ;
; 0.373 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.442      ; 1.037      ;
; 0.374 ; sincos:sc|dSinpLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.442      ; 1.038      ;
; 0.383 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.043      ;
; 0.386 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.437      ; 1.045      ;
; 0.392 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.052      ;
; 0.399 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.443      ; 1.064      ;
; 0.427 ; sincos:sc|d[7]                  ; sincos:sc|dSinpLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.695      ;
; 0.428 ; LFSR_16:LF16|shift_register[6]  ; sincos:sc|d[2]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|d[0]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|d[1]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.696      ;
; 0.434 ; sincos:sc|d[7]                  ; sincos:sc|dCos[7]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.702      ;
; 0.435 ; sincos:sc|d[1]                  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.702      ;
; 0.436 ; sincos:sc|d[9]                  ; sincos:sc|dCos[9]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.703      ;
; 0.436 ; sincos:sc|d[0]                  ; sincos:sc|d[5]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.703      ;
; 0.437 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.704      ;
; 0.438 ; sincos:sc|d[8]                  ; sincos:sc|dCos[8]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.706      ;
; 0.444 ; sincos:sc|d[1]                  ; sincos:sc|d[6]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.711      ;
; 0.459 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.726      ;
; 0.460 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.727      ;
; 0.542 ; sincos:sc|dCos[7]               ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.810      ;
; 0.542 ; sincos:sc|dCos[9]               ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.809      ;
; 0.543 ; sincos:sc|dCos[8]               ; sincos:sc|dSinpLUT[8]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.811      ;
; 0.548 ; LFSR_16:LF16|shift_register[1]  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.815      ;
; 0.549 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.816      ;
; 0.595 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.862      ;
; 0.599 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|d[3]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; sincos:sc|d[4]                  ; sincos:sc|d[9]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.869      ;
; 0.601 ; sincos:sc|d[6]                  ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.869      ;
; 0.606 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|d[4]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.873      ;
; 0.607 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[5]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.874      ;
; 0.608 ; sincos:sc|d[6]                  ; sincos:sc|m                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.876      ;
; 0.608 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[8]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.875      ;
; 0.610 ; LFSR_16:LF16|shift_register[1]  ; LFSR_16:LF16|shift_register[6]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.877      ;
; 0.612 ; sincos:sc|dSinpLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.443      ; 1.277      ;
; 0.625 ; sincos:sc|d[5]                  ; sincos:sc|dSinpLUT[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.893      ;
; 0.633 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[20]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.901      ;
; 0.636 ; sincos:sc|d[5]                  ; sincos:sc|n                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.904      ;
; 0.638 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.444      ; 1.304      ;
; 0.640 ; sincos:sc|dSinpLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.300      ;
; 0.643 ; sincos:sc|d[8]                  ; sincos:sc|dSinpLUT[3]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.911      ;
; 0.643 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; sincos:sc|d[9]                  ; sincos:sc|dSinpLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; LFSR_33:LF33|shift_register[23] ; LFSR_33:LF33|shift_register[28]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; LFSR_33:LF33|shift_register[24] ; LFSR_33:LF33|shift_register[29]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.912      ;
; 0.646 ; sincos:sc|d[0]                  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; LFSR_16:LF16|shift_register[8]  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.914      ;
; 0.647 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.914      ;
; 0.651 ; LFSR_33:LF33|shift_register[25] ; LFSR_33:LF33|shift_register[30]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.918      ;
; 0.657 ; sincos:sc|d[1]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.924      ;
; 0.671 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.331      ;
; 0.672 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.439      ; 1.333      ;
; 0.673 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.333      ;
; 0.675 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.942      ;
; 0.677 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.443      ; 1.342      ;
; 0.677 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.337      ;
; 0.677 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.439      ; 1.338      ;
; 0.681 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.439      ; 1.342      ;
; 0.682 ; sincos:sc|dCospLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.342      ;
; 0.685 ; sincos:sc|dSinpLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.438      ; 1.345      ;
; 0.689 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.956      ;
; 0.702 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.442      ; 1.366      ;
; 0.707 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.439      ; 1.368      ;
; 0.720 ; sincos:sc|d[5]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.987      ;
; 0.723 ; sincos:sc|dCospLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.439      ; 1.384      ;
; 0.723 ; sincos:sc|d[5]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.990      ;
; 0.774 ; sincos:sc|d[7]                  ; sincos:sc|dCospLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.042      ;
; 0.795 ; LFSR_33:LF33|shift_register[13] ; LFSR_33:LF33|shift_register[18]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.063      ;
; 0.815 ; sincos:sc|d[6]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.082      ;
; 0.867 ; sincos:sc|d[4]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.134      ;
; 0.867 ; sincos:sc|d[4]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.134      ;
; 0.873 ; sincos:sc|d[3]                  ; sincos:sc|d[8]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.088      ; 1.147      ;
; 0.878 ; sincos:sc|d[3]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.145      ;
; 0.878 ; sincos:sc|d[3]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.145      ;
; 0.884 ; mulres2[21]                     ; U2[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.077     ; 0.993      ;
; 0.885 ; mulres1[21]                     ; U1[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.076     ; 0.995      ;
; 0.889 ; sincos:sc|dCos[7]               ; sincos:sc|dCospLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.157      ;
; 0.892 ; sincos:sc|dCos[9]               ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.159      ;
; 0.893 ; sincos:sc|dCos[8]               ; sincos:sc|dCospLUT[8]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.161      ;
; 0.906 ; mulres2[18]                     ; U2[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.077     ; 1.015      ;
; 0.907 ; mulres1[17]                     ; U1[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.076     ; 1.017      ;
; 0.908 ; mulres1[30]                     ; U1[15]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; -0.076     ; 1.018      ;
; 0.909 ; sincos:sc|d[2]                  ; sincos:sc|d[7]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.088      ; 1.183      ;
; 0.930 ; mulres1[24]                     ; U1[9]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.074     ; 1.042      ;
; 0.930 ; mulres1[22]                     ; U1[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.074     ; 1.042      ;
; 0.930 ; mulres2[29]                     ; U2[14]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; -0.074     ; 1.042      ;
; 0.932 ; mulres2[22]                     ; U2[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.074     ; 1.044      ;
; 0.932 ; sincos:sc|dCospLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.443      ; 1.597      ;
; 0.938 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.437      ; 1.597      ;
; 0.943 ; sincos:sc|m                     ; sincos:sc|dCospLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.210      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 82.93 MHz ; 82.93 MHz       ; gclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; gclk  ; -11.058 ; -847.072         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.340 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -622.702                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                        ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.058 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.227      ; 12.315     ;
; -10.978 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 12.246     ;
; -10.972 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 12.240     ;
; -10.966 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 12.234     ;
; -10.964 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 12.232     ;
; -10.956 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.227      ; 12.213     ;
; -10.891 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 12.159     ;
; -10.889 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 12.157     ;
; -10.846 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 12.115     ;
; -10.819 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 12.088     ;
; -10.781 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 12.049     ;
; -10.766 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 12.034     ;
; -10.740 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 12.009     ;
; -10.678 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 11.947     ;
; -10.678 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 11.947     ;
; -10.668 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 11.937     ;
; -10.568 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 11.837     ;
; -10.564 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 11.833     ;
; -10.520 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 11.789     ;
; -10.184 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 11.453     ;
; -10.140 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.336      ; 11.475     ;
; -10.119 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.445     ;
; -10.118 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.444     ;
; -10.046 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.336      ; 11.381     ;
; -10.033 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.240      ; 11.303     ;
; -10.026 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 11.351     ;
; -10.009 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 11.277     ;
; -9.994  ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 11.319     ;
; -9.988  ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 11.313     ;
; -9.986  ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.156     ; 10.860     ;
; -9.982  ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 11.307     ;
; -9.980  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 11.305     ;
; -9.978  ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.304     ;
; -9.968  ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.294     ;
; -9.915  ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.239      ; 11.184     ;
; -9.905  ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 11.230     ;
; -9.898  ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 11.223     ;
; -9.868  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.194     ;
; -9.864  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.190     ;
; -9.861  ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 11.129     ;
; -9.845  ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.156     ; 10.719     ;
; -9.828  ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 11.096     ;
; -9.820  ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.146     ;
; -9.797  ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 11.122     ;
; -9.763  ; LFSR_33:LF33|shift_register[1]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.156     ; 10.637     ;
; -9.756  ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.082     ;
; -9.694  ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 11.020     ;
; -9.615  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.336      ; 10.950     ;
; -9.597  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.075     ; 10.521     ;
; -9.594  ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.920     ;
; -9.593  ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.919     ;
; -9.539  ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 10.807     ;
; -9.538  ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.452     ;
; -9.532  ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.446     ;
; -9.526  ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.440     ;
; -9.524  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.438     ;
; -9.521  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.336      ; 10.856     ;
; -9.501  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.826     ;
; -9.495  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.075     ; 10.419     ;
; -9.493  ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.238      ; 10.761     ;
; -9.484  ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.810     ;
; -9.481  ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.396     ;
; -9.469  ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.794     ;
; -9.463  ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.788     ;
; -9.457  ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.782     ;
; -9.455  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.780     ;
; -9.453  ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.779     ;
; -9.451  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.365     ;
; -9.449  ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.363     ;
; -9.443  ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.769     ;
; -9.431  ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.346     ;
; -9.380  ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.705     ;
; -9.377  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.075     ; 10.301     ;
; -9.373  ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.698     ;
; -9.372  ; LFSR_33:LF33|shift_register[3]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.156     ; 10.246     ;
; -9.343  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.669     ;
; -9.341  ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.255     ;
; -9.339  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.665     ;
; -9.333  ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.328      ; 10.660     ;
; -9.326  ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.240     ;
; -9.318  ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.232     ;
; -9.312  ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.226     ;
; -9.309  ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.634     ;
; -9.306  ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.220     ;
; -9.304  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.218     ;
; -9.302  ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.217     ;
; -9.300  ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.215     ;
; -9.295  ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.621     ;
; -9.280  ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.195     ;
; -9.275  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.075     ; 10.199     ;
; -9.272  ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.326      ; 10.597     ;
; -9.246  ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.068     ; 10.177     ;
; -9.238  ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.153     ;
; -9.231  ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.557     ;
; -9.231  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.145     ;
; -9.229  ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.085     ; 10.143     ;
; -9.211  ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.327      ; 10.537     ;
; -9.194  ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.109     ;
; -9.181  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.096     ;
; -9.177  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.084     ; 10.092     ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                     ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.396      ; 0.937      ;
; 0.346 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.396      ; 0.943      ;
; 0.350 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.396      ; 0.947      ;
; 0.351 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.398      ; 0.950      ;
; 0.352 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.398      ; 0.951      ;
; 0.361 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.398      ; 0.960      ;
; 0.365 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.390      ; 0.956      ;
; 0.371 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.390      ; 0.962      ;
; 0.374 ; sincos:sc|dSinpLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.396      ; 0.971      ;
; 0.379 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.396      ; 0.976      ;
; 0.382 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.390      ; 0.973      ;
; 0.383 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.390      ; 0.974      ;
; 0.387 ; sincos:sc|d[7]                  ; sincos:sc|dSinpLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.631      ;
; 0.393 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.390      ; 0.984      ;
; 0.393 ; sincos:sc|d[1]                  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.636      ;
; 0.394 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.398      ; 0.993      ;
; 0.396 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|d[1]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; LFSR_16:LF16|shift_register[6]  ; sincos:sc|d[2]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|d[0]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.640      ;
; 0.401 ; sincos:sc|d[7]                  ; sincos:sc|dCos[7]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.645      ;
; 0.403 ; sincos:sc|d[9]                  ; sincos:sc|dCos[9]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.647      ;
; 0.403 ; sincos:sc|d[0]                  ; sincos:sc|d[5]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.646      ;
; 0.403 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.646      ;
; 0.404 ; sincos:sc|d[8]                  ; sincos:sc|dCos[8]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.648      ;
; 0.410 ; sincos:sc|d[1]                  ; sincos:sc|d[6]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.653      ;
; 0.417 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.660      ;
; 0.418 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.661      ;
; 0.491 ; sincos:sc|dCos[9]               ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.735      ;
; 0.492 ; sincos:sc|dCos[7]               ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.736      ;
; 0.492 ; sincos:sc|dCos[8]               ; sincos:sc|dSinpLUT[8]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.736      ;
; 0.497 ; LFSR_16:LF16|shift_register[1]  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.740      ;
; 0.498 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.741      ;
; 0.539 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.783      ;
; 0.541 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.785      ;
; 0.541 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.785      ;
; 0.549 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|d[3]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.792      ;
; 0.553 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|d[4]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.796      ;
; 0.555 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[5]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.798      ;
; 0.557 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[8]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.800      ;
; 0.557 ; sincos:sc|d[6]                  ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.801      ;
; 0.558 ; LFSR_16:LF16|shift_register[1]  ; LFSR_16:LF16|shift_register[6]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.801      ;
; 0.558 ; sincos:sc|d[4]                  ; sincos:sc|d[9]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.802      ;
; 0.565 ; sincos:sc|d[6]                  ; sincos:sc|m                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.809      ;
; 0.580 ; sincos:sc|d[5]                  ; sincos:sc|dSinpLUT[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.824      ;
; 0.580 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[20]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.824      ;
; 0.587 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; sincos:sc|d[9]                  ; sincos:sc|dSinpLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.831      ;
; 0.587 ; LFSR_33:LF33|shift_register[23] ; LFSR_33:LF33|shift_register[28]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.831      ;
; 0.587 ; LFSR_33:LF33|shift_register[24] ; LFSR_33:LF33|shift_register[29]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; sincos:sc|d[8]                  ; sincos:sc|dSinpLUT[3]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.833      ;
; 0.590 ; sincos:sc|d[0]                  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; sincos:sc|d[5]                  ; sincos:sc|n                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.835      ;
; 0.592 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; LFSR_16:LF16|shift_register[8]  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.836      ;
; 0.595 ; sincos:sc|dSinpLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.398      ; 1.194      ;
; 0.595 ; LFSR_33:LF33|shift_register[25] ; LFSR_33:LF33|shift_register[30]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.839      ;
; 0.600 ; sincos:sc|d[1]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.843      ;
; 0.615 ; sincos:sc|dSinpLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.208      ;
; 0.617 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.398      ; 1.216      ;
; 0.617 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.860      ;
; 0.628 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.872      ;
; 0.644 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.237      ;
; 0.645 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.238      ;
; 0.647 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.240      ;
; 0.647 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.240      ;
; 0.648 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.241      ;
; 0.655 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.398      ; 1.254      ;
; 0.656 ; sincos:sc|dSinpLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.249      ;
; 0.656 ; sincos:sc|dCospLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.390      ; 1.247      ;
; 0.657 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.250      ;
; 0.663 ; sincos:sc|d[5]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.906      ;
; 0.666 ; sincos:sc|d[5]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.909      ;
; 0.673 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.266      ;
; 0.674 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.396      ; 1.271      ;
; 0.696 ; sincos:sc|dCospLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.392      ; 1.289      ;
; 0.709 ; sincos:sc|d[7]                  ; sincos:sc|dCospLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.953      ;
; 0.735 ; LFSR_33:LF33|shift_register[13] ; LFSR_33:LF33|shift_register[18]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.979      ;
; 0.757 ; sincos:sc|d[6]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.000      ;
; 0.762 ; mulres2[21]                     ; U2[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.054     ; 0.879      ;
; 0.763 ; mulres1[21]                     ; U1[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.054     ; 0.880      ;
; 0.780 ; mulres2[18]                     ; U2[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.054     ; 0.897      ;
; 0.782 ; mulres1[17]                     ; U1[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.054     ; 0.899      ;
; 0.783 ; mulres1[30]                     ; U1[15]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; -0.054     ; 0.900      ;
; 0.796 ; sincos:sc|d[3]                  ; sincos:sc|d[8]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.046      ;
; 0.796 ; sincos:sc|d[3]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.039      ;
; 0.797 ; sincos:sc|d[3]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.040      ;
; 0.798 ; mulres1[24]                     ; U1[9]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.918      ;
; 0.798 ; mulres1[22]                     ; U1[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.918      ;
; 0.798 ; mulres2[29]                     ; U2[14]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.918      ;
; 0.800 ; mulres2[22]                     ; U2[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.920      ;
; 0.804 ; sincos:sc|d[4]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.047      ;
; 0.805 ; sincos:sc|d[4]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.048      ;
; 0.812 ; sincos:sc|dCos[7]               ; sincos:sc|dCospLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.056      ;
; 0.813 ; sincos:sc|dCos[9]               ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.057      ;
; 0.814 ; sincos:sc|dCos[8]               ; sincos:sc|dCospLUT[8]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.058      ;
; 0.830 ; sincos:sc|d[2]                  ; sincos:sc|d[7]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.080      ;
; 0.853 ; sincos:sc|dCospLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.396      ; 1.450      ;
; 0.860 ; sincos:sc|m                     ; sincos:sc|dCospLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.104      ;
; 0.861 ; sincos:sc|m                     ; sincos:sc|dCospLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.105      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -5.487 ; -328.040          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.134 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -327.541                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                       ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.487 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.122      ; 6.618      ;
; -5.479 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.619      ;
; -5.467 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.607      ;
; -5.465 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.605      ;
; -5.458 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.598      ;
; -5.427 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.122      ; 6.558      ;
; -5.408 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.548      ;
; -5.407 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.547      ;
; -5.339 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.479      ;
; -5.338 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.478      ;
; -5.327 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.467      ;
; -5.319 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.459      ;
; -5.308 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.448      ;
; -5.305 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.445      ;
; -5.288 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.428      ;
; -5.250 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.390      ;
; -5.209 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.349      ;
; -5.207 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.347      ;
; -5.198 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.338      ;
; -4.977 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.117      ;
; -4.962 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.106      ;
; -4.953 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.097      ;
; -4.946 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.163      ; 6.096      ;
; -4.944 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.084      ;
; -4.943 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.087      ;
; -4.941 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.085      ;
; -4.939 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.083      ;
; -4.932 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.076      ;
; -4.926 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.132      ; 6.067      ;
; -4.923 ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.072     ; 5.860      ;
; -4.890 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.030      ;
; -4.887 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 6.027      ;
; -4.886 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.163      ; 6.036      ;
; -4.882 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.026      ;
; -4.881 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.025      ;
; -4.878 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.022      ;
; -4.867 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 6.011      ;
; -4.847 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.991      ;
; -4.830 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 5.970      ;
; -4.813 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.957      ;
; -4.791 ; LFSR_33:LF33|shift_register[1]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.072     ; 5.728      ;
; -4.782 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.926      ;
; -4.771 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.915      ;
; -4.770 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.072     ; 5.707      ;
; -4.769 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.913      ;
; -4.760 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.698      ;
; -4.760 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.904      ;
; -4.753 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.043     ; 5.697      ;
; -4.748 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.686      ;
; -4.746 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.684      ;
; -4.739 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.677      ;
; -4.724 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.868      ;
; -4.693 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.043     ; 5.637      ;
; -4.689 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.627      ;
; -4.688 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.626      ;
; -4.677 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.821      ;
; -4.669 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 5.809      ;
; -4.668 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.812      ;
; -4.661 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.163      ; 5.811      ;
; -4.658 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.802      ;
; -4.656 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.800      ;
; -4.654 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.798      ;
; -4.647 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.791      ;
; -4.640 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.578      ;
; -4.621 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.559      ;
; -4.620 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.558      ;
; -4.608 ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.131      ; 5.748      ;
; -4.608 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.546      ;
; -4.601 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.163      ; 5.751      ;
; -4.601 ; LFSR_33:LF33|shift_register[3]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; -0.072     ; 5.538      ;
; -4.601 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.745      ;
; -4.597 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.741      ;
; -4.596 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.740      ;
; -4.593 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.737      ;
; -4.589 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.527      ;
; -4.582 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.726      ;
; -4.569 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.507      ;
; -4.562 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.706      ;
; -4.553 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.491      ;
; -4.546 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.484      ;
; -4.545 ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.046     ; 5.486      ;
; -4.539 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.043     ; 5.483      ;
; -4.534 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.472      ;
; -4.532 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.470      ;
; -4.531 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.469      ;
; -4.528 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.672      ;
; -4.525 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.463      ;
; -4.506 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.650      ;
; -4.497 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.641      ;
; -4.488 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.158      ; 5.633      ;
; -4.486 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.630      ;
; -4.484 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.628      ;
; -4.479 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.043     ; 5.423      ;
; -4.475 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.413      ;
; -4.475 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.619      ;
; -4.474 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.412      ;
; -4.457 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.395      ;
; -4.455 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.393      ;
; -4.449 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.157      ; 5.593      ;
; -4.446 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; -0.049     ; 5.384      ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                     ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.134 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.229      ; 0.467      ;
; 0.139 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.473      ;
; 0.141 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.229      ; 0.474      ;
; 0.141 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.229      ; 0.474      ;
; 0.142 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.232      ; 0.478      ;
; 0.146 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.232      ; 0.482      ;
; 0.152 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.227      ; 0.483      ;
; 0.152 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.227      ; 0.483      ;
; 0.154 ; sincos:sc|dSinpLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.227      ; 0.485      ;
; 0.155 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.227      ; 0.486      ;
; 0.156 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.227      ; 0.487      ;
; 0.159 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.225      ; 0.488      ;
; 0.160 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.494      ;
; 0.163 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.227      ; 0.494      ;
; 0.188 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|d[0]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|d[1]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; LFSR_16:LF16|shift_register[6]  ; sincos:sc|d[2]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.314      ;
; 0.190 ; sincos:sc|d[7]                  ; sincos:sc|dCos[7]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.317      ;
; 0.192 ; sincos:sc|d[0]                  ; sincos:sc|d[5]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.318      ;
; 0.193 ; sincos:sc|d[7]                  ; sincos:sc|dSinpLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.320      ;
; 0.193 ; sincos:sc|d[9]                  ; sincos:sc|dCos[9]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.319      ;
; 0.194 ; sincos:sc|d[8]                  ; sincos:sc|dCos[8]                                                                                                     ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.321      ;
; 0.194 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.320      ;
; 0.196 ; sincos:sc|d[1]                  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.322      ;
; 0.197 ; sincos:sc|d[1]                  ; sincos:sc|d[6]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.323      ;
; 0.210 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.336      ;
; 0.211 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.337      ;
; 0.246 ; sincos:sc|dCos[7]               ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.373      ;
; 0.247 ; sincos:sc|dCos[8]               ; sincos:sc|dSinpLUT[8]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.374      ;
; 0.247 ; sincos:sc|dCos[9]               ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.373      ;
; 0.249 ; LFSR_16:LF16|shift_register[1]  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.375      ;
; 0.250 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.376      ;
; 0.261 ; sincos:sc|d[4]                  ; sincos:sc|d[9]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|d[3]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.388      ;
; 0.264 ; sincos:sc|d[6]                  ; sincos:sc|m                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.390      ;
; 0.265 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|d[4]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.391      ;
; 0.266 ; sincos:sc|d[6]                  ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[5]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.392      ;
; 0.268 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[8]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.394      ;
; 0.269 ; LFSR_16:LF16|shift_register[1]  ; LFSR_16:LF16|shift_register[6]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.395      ;
; 0.271 ; sincos:sc|dSinpLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.605      ;
; 0.276 ; sincos:sc|d[5]                  ; sincos:sc|dSinpLUT[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.402      ;
; 0.277 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.403      ;
; 0.277 ; sincos:sc|d[5]                  ; sincos:sc|n                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.403      ;
; 0.278 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.404      ;
; 0.279 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.405      ;
; 0.279 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[20]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.406      ;
; 0.281 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.232      ; 0.617      ;
; 0.284 ; sincos:sc|dSinpLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.228      ; 0.616      ;
; 0.286 ; LFSR_33:LF33|shift_register[23] ; LFSR_33:LF33|shift_register[28]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.412      ;
; 0.286 ; LFSR_33:LF33|shift_register[24] ; LFSR_33:LF33|shift_register[29]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.412      ;
; 0.286 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.413      ;
; 0.291 ; LFSR_33:LF33|shift_register[25] ; LFSR_33:LF33|shift_register[30]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; sincos:sc|d[9]                  ; sincos:sc|dSinpLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; sincos:sc|d[8]                  ; sincos:sc|dSinpLUT[3]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.628      ;
; 0.294 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; sincos:sc|d[0]                  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.228      ; 0.627      ;
; 0.295 ; LFSR_16:LF16|shift_register[8]  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.421      ;
; 0.296 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.630      ;
; 0.297 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.228      ; 0.629      ;
; 0.299 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.633      ;
; 0.299 ; sincos:sc|d[1]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.634      ;
; 0.301 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.228      ; 0.633      ;
; 0.304 ; sincos:sc|dSinpLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.228      ; 0.636      ;
; 0.304 ; sincos:sc|dCospLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.227      ; 0.635      ;
; 0.308 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.227      ; 0.639      ;
; 0.309 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.643      ;
; 0.309 ; sincos:sc|d[2]                  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.435      ;
; 0.317 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.443      ;
; 0.324 ; sincos:sc|dCospLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.230      ; 0.658      ;
; 0.324 ; sincos:sc|d[5]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.450      ;
; 0.326 ; sincos:sc|d[5]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.452      ;
; 0.348 ; LFSR_33:LF33|shift_register[13] ; LFSR_33:LF33|shift_register[18]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.475      ;
; 0.350 ; sincos:sc|d[7]                  ; sincos:sc|dCospLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.477      ;
; 0.364 ; sincos:sc|d[6]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.490      ;
; 0.385 ; sincos:sc|d[3]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.511      ;
; 0.385 ; sincos:sc|d[3]                  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.511      ;
; 0.386 ; sincos:sc|d[4]                  ; LFSR_16:LF16|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.512      ;
; 0.387 ; sincos:sc|d[4]                  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.513      ;
; 0.401 ; sincos:sc|d[3]                  ; sincos:sc|d[8]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.045      ; 0.530      ;
; 0.403 ; sincos:sc|dCos[7]               ; sincos:sc|dCospLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.530      ;
; 0.407 ; sincos:sc|dCos[8]               ; sincos:sc|dCospLUT[8]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.534      ;
; 0.407 ; sincos:sc|dCos[9]               ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.533      ;
; 0.411 ; sincos:sc|dCospLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.229      ; 0.744      ;
; 0.415 ; sincos:sc|d[2]                  ; sincos:sc|d[7]                                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.045      ; 0.544      ;
; 0.422 ; sincos:sc|d[6]                  ; sincos:sc|dCospLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.548      ;
; 0.429 ; mulres2[21]                     ; U2[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.462      ;
; 0.430 ; mulres1[21]                     ; U1[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.463      ;
; 0.431 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.225      ; 0.760      ;
; 0.434 ; sincos:sc|d[5]                  ; sincos:sc|dCospLUT[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.560      ;
; 0.434 ; sincos:sc|m                     ; sincos:sc|dCospLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.560      ;
; 0.435 ; sincos:sc|m                     ; sincos:sc|dCospLUT[4]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.561      ;
; 0.437 ; mulres2[18]                     ; U2[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.470      ;
; 0.437 ; sincos:sc|m                     ; sincos:sc|dCospLUT[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.563      ;
; 0.439 ; mulres1[17]                     ; U1[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.472      ;
; 0.440 ; mulres1[30]                     ; U1[15]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; -0.051     ; 0.473      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.039  ; 0.134 ; N/A      ; N/A     ; -3.000              ;
;  gclk            ; -12.039  ; 0.134 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -963.771 ; 0.0   ; 0.0      ; 0.0     ; -625.914            ;
;  gclk            ; -963.771 ; 0.000 ; N/A      ; N/A     ; -625.914            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; U1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; greset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 1390105  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 1390105  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; gclk   ; gclk  ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; U1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; U1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Apr 15 14:47:56 2022
Info: Command: quartus_sta Box_Muller -c Box_Muller
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Box_Muller.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gclk gclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.039            -963.771 gclk 
Info (332146): Worst-case hold slack is 0.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.330               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -625.914 gclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.058            -847.072 gclk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -622.702 gclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.487            -328.040 gclk 
Info (332146): Worst-case hold slack is 0.134
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.134               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -327.541 gclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4841 megabytes
    Info: Processing ended: Fri Apr 15 14:48:01 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


