TimeQuest Timing Analyzer report for counter
Wed Jun 14 01:54:16 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; counter                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; Clock Name                                                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; CLK                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                                               ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q } ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                                          ;
+------------+-----------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                        ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------+
; 377.36 MHz ; 377.36 MHz      ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;                                                               ;
; 484.5 MHz  ; 420.17 MHz      ; CLK                                                                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                   ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; -1.650 ; -27.280       ;
; CLK                                                                               ; -1.064 ; -6.122        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                    ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; CLK                                                                               ; -1.989 ; -8.825        ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.391  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                     ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; CLK                                                                               ; -1.380 ; -7.380        ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; -0.500 ; -22.000       ;
+-----------------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -1.650 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.686      ;
; -1.611 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.647      ;
; -1.559 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.596      ;
; -1.555 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.590      ;
; -1.527 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.564      ;
; -1.494 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.530      ;
; -1.435 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.470      ;
; -1.427 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.462      ;
; -1.416 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.451      ;
; -1.411 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.446      ;
; -1.409 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.446      ;
; -1.396 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.431      ;
; -1.388 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.423      ;
; -1.372 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.407      ;
; -1.364 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.400      ;
; -1.314 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.349      ;
; -1.294 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.330      ;
; -1.291 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.326      ;
; -1.281 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.318      ;
; -1.279 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.314      ;
; -1.271 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.306      ;
; -1.271 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.307      ;
; -1.255 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.290      ;
; -1.251 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.287      ;
; -1.251 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.287      ;
; -1.250 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.285      ;
; -1.248 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.284      ;
; -1.232 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.269      ;
; -1.232 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.268      ;
; -1.231 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.268      ;
; -1.229 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.266      ;
; -1.228 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.264      ;
; -1.228 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.264      ;
; -1.225 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.261      ;
; -1.210 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.246      ;
; -1.208 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.244      ;
; -1.204 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.241      ;
; -1.197 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.232      ;
; -1.196 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.232      ;
; -1.193 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.230      ;
; -1.193 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.229      ;
; -1.192 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.228      ;
; -1.192 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.229      ;
; -1.190 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.227      ;
; -1.177 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.213      ;
; -1.177 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.213      ;
; -1.174 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.209      ;
; -1.173 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.208      ;
; -1.171 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.207      ;
; -1.170 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.205      ;
; -1.169 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.205      ;
; -1.165 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.202      ;
; -1.157 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.193      ;
; -1.153 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.189      ;
; -1.149 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.184      ;
; -1.147 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.182      ;
; -1.141 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.176      ;
; -1.141 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.177      ;
; -1.136 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.172      ;
; -1.135 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.170      ;
; -1.135 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.171      ;
; -1.134 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.170      ;
; -1.134 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.170      ;
; -1.134 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.169      ;
; -1.131 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.167      ;
; -1.125 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.160      ;
; -1.124 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.159      ;
; -1.107 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.142      ;
; -1.094 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.129      ;
; -1.093 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.129      ;
; -1.076 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.113      ;
; -1.076 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.112      ;
; -1.075 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.112      ;
; -1.073 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.110      ;
; -1.066 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.103      ;
; -1.061 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.096      ;
; -1.058 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.093      ;
; -1.055 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.090      ;
; -1.055 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.090      ;
; -1.054 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.090      ;
; -1.053 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.088      ;
; -1.052 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.088      ;
; -1.052 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.088      ;
; -1.051 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.087      ;
; -1.048 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.085      ;
; -1.047 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.082      ;
; -1.040 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.076      ;
; -1.038 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.073      ;
; -1.036 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.072      ;
; -1.035 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.071      ;
; -1.035 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.070      ;
; -1.032 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.069      ;
; -1.027 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.001      ; 2.064      ;
; -1.024 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.060      ;
; -1.024 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.060      ;
; -1.024 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.060      ;
; -1.024 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.059      ;
; -1.021 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.057      ;
; -1.019 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 2.055      ;
; -1.018 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 2.053      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.064 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.100      ;
; -0.971 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.007      ;
; -0.971 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.007      ;
; -0.971 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.007      ;
; -0.971 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.007      ;
; -0.971 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 2.007      ;
; -0.850 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.886      ;
; -0.850 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.886      ;
; -0.850 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.886      ;
; -0.850 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.886      ;
; -0.850 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.886      ;
; -0.802 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.838      ;
; -0.714 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.750      ;
; -0.714 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.750      ;
; -0.714 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.750      ;
; -0.714 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.750      ;
; -0.714 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.750      ;
; -0.709 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.745      ;
; -0.588 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.624      ;
; -0.584 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.620      ;
; -0.584 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.620      ;
; -0.584 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.620      ;
; -0.584 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.620      ;
; -0.584 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.620      ;
; -0.452 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.488      ;
; -0.322 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.358      ;
; 0.735  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.181      ;
; 0.735  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.181      ;
; 0.735  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.181      ;
; 0.735  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.181      ;
; 0.735  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.181      ;
; 0.997  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 1.919      ;
; 1.235  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.181      ;
; 1.235  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.181      ;
; 1.235  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.181      ;
; 1.235  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.181      ;
; 1.235  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.181      ;
; 1.497  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 1.919      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.989 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 0.657      ;
; -1.520 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.126      ;
; -1.513 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.133      ;
; -1.513 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.133      ;
; -1.489 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 0.657      ;
; -1.146 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.500      ;
; -1.144 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.502      ;
; -1.020 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.126      ;
; -1.013 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.133      ;
; -1.013 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.133      ;
; -0.646 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.500      ;
; -0.644 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.502      ;
; 0.391  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.547  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.813      ;
; 0.547  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.813      ;
; 0.809  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.075      ;
; 0.854  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.120      ;
; 0.939  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.205      ;
; 0.941  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.207      ;
; 0.986  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.252      ;
; 1.064  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.330      ;
; 1.066  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.332      ;
; 1.092  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.358      ;
; 1.222  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.260  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.354  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.620      ;
; 1.354  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.620      ;
; 1.354  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.620      ;
; 1.358  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.624      ;
; 1.479  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.745      ;
; 1.484  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.750      ;
; 1.484  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.750      ;
; 1.484  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.750      ;
; 1.484  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.750      ;
; 1.572  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.838      ;
; 1.741  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 2.007      ;
; 1.741  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 2.007      ;
; 1.834  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.740 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.007      ;
; 0.965 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.231      ;
; 0.965 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.231      ;
; 1.036 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.302      ;
; 1.078 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.344      ;
; 1.125 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.390      ;
; 1.130 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.397      ;
; 1.147 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.414      ;
; 1.147 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.414      ;
; 1.147 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.414      ;
; 1.151 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.418      ;
; 1.194 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.460      ;
; 1.195 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.461      ;
; 1.195 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.462      ;
; 1.199 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.465      ;
; 1.203 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.469      ;
; 1.203 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.469      ;
; 1.206 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.472      ;
; 1.206 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.472      ;
; 1.207 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.473      ;
; 1.208 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.474      ;
; 1.210 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.476      ;
; 1.212 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.478      ;
; 1.225 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.493      ;
; 1.239 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.506      ;
; 1.240 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.507      ;
; 1.242 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.508      ;
; 1.246 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.512      ;
; 1.248 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.515      ;
; 1.253 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.522      ;
; 1.271 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.537      ;
; 1.297 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.563      ;
; 1.314 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.580      ;
; 1.315 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.581      ;
; 1.316 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.582      ;
; 1.355 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.621      ;
; 1.356 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.622      ;
; 1.360 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.625      ;
; 1.363 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.629      ;
; 1.371 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.637      ;
; 1.384 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.650      ;
; 1.392 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.658      ;
; 1.401 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.667      ;
; 1.408 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.674      ;
; 1.415 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.681      ;
; 1.423 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.689      ;
; 1.432 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.699      ;
; 1.437 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.704      ;
; 1.446 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.711      ;
; 1.449 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.714      ;
; 1.492 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.758      ;
; 1.495 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.761      ;
; 1.501 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.767      ;
; 1.506 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.772      ;
; 1.507 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.773      ;
; 1.508 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.774      ;
; 1.536 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.802      ;
; 1.541 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.807      ;
; 1.551 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.817      ;
; 1.556 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.823      ;
; 1.556 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.823      ;
; 1.557 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.823      ;
; 1.557 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.824      ;
; 1.558 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.824      ;
; 1.558 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.823      ;
; 1.561 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 1.828      ;
; 1.562 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.828      ;
; 1.569 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.834      ;
; 1.572 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.837      ;
; 1.572 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.837      ;
; 1.576 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 1.842      ;
; 1.578 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.843      ;
; 1.579 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 1.844      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst5|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst5|Q|clk                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'                                                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst0|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst0|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst1|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst1|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst2|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst2|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst3|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst3|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst4|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst4|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst0|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst0|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst1|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst1|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst2|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst2|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst3|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst3|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst4|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst4|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst0|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst0|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst1|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst1|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst2|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst2|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst3|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst3|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst4|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst4|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst5|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst5|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst0|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst0|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst1|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst1|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst2|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst2|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst3|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst3|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst4|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst4|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst5|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst5|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|bit_register_6|inst0|Q|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|bit_register_6|inst0|Q|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq|datad                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq|datad                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~0|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~0|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~0|dataa                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~0|dataa                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~clkctrl|inclk[0]                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~clkctrl|inclk[0]                                               ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                    ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; RESET     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.486 ; 0.486 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                     ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; RESET     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.513 ; 0.513 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                              ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port     ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; OUT_DATA[*]   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.615 ; 7.615 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[0]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.357 ; 7.357 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[1]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.100 ; 7.100 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[2]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.361 ; 7.361 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[3]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.109 ; 7.109 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[4]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.336 ; 7.336 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[5]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.354 ; 7.354 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[6]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.332 ; 7.332 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[7]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.324 ; 7.324 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[8]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.354 ; 7.354 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[9]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.334 ; 7.334 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[10] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.102 ; 7.102 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[11] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.101 ; 7.101 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[12] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.357 ; 7.357 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[13] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.615 ; 7.615 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[14] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.100 ; 7.100 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[15] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.317 ; 7.317 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[16] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.121 ; 7.121 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[17] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.088 ; 7.088 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[18] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.327 ; 7.327 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[19] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.334 ; 7.334 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[20] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.339 ; 7.339 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[21] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.340 ; 7.340 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; T             ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 8.218 ; 8.218 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                      ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port     ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; OUT_DATA[*]   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.088 ; 7.088 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[0]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.357 ; 7.357 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[1]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.100 ; 7.100 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[2]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.361 ; 7.361 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[3]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.109 ; 7.109 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[4]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.336 ; 7.336 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[5]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.354 ; 7.354 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[6]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.332 ; 7.332 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[7]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.324 ; 7.324 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[8]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.354 ; 7.354 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[9]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.334 ; 7.334 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[10] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.102 ; 7.102 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[11] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.101 ; 7.101 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[12] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.357 ; 7.357 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[13] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.615 ; 7.615 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[14] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.100 ; 7.100 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[15] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.317 ; 7.317 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[16] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.121 ; 7.121 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[17] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.088 ; 7.088 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[18] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.327 ; 7.327 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[19] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.334 ; 7.334 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[20] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.339 ; 7.339 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[21] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.340 ; 7.340 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; T             ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.627 ; 7.627 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                   ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; -0.194 ; -1.046        ;
; CLK                                                                               ; -0.013 ; -0.065        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                    ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; CLK                                                                               ; -1.078 ; -5.252        ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                     ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; CLK                                                                               ; -1.380 ; -7.380        ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; -0.500 ; -22.000       ;
+-----------------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -0.194 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.002     ; 1.224      ;
; -0.180 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.002     ; 1.210      ;
; -0.172 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.203      ;
; -0.170 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.201      ;
; -0.160 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.191      ;
; -0.131 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.002     ; 1.161      ;
; -0.121 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.152      ;
; -0.113 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.144      ;
; -0.112 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.143      ;
; -0.107 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.138      ;
; -0.107 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.138      ;
; -0.106 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.137      ;
; -0.099 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.130      ;
; -0.092 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.123      ;
; -0.059 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.091      ;
; -0.058 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.089      ;
; -0.057 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.089      ;
; -0.057 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.089      ;
; -0.055 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.002     ; 1.085      ;
; -0.054 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.086      ;
; -0.053 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.085      ;
; -0.051 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.083      ;
; -0.050 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.081      ;
; -0.048 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.080      ;
; -0.047 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.078      ;
; -0.043 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.074      ;
; -0.041 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.072      ;
; -0.039 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.070      ;
; -0.037 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.068      ;
; -0.036 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.067      ;
; -0.036 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.067      ;
; -0.035 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.066      ;
; -0.022 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.053      ;
; -0.019 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.050      ;
; -0.018 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.049      ;
; -0.017 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.048      ;
; -0.016 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.048      ;
; -0.015 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.047      ;
; -0.014 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.046      ;
; -0.013 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.045      ;
; -0.010 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.042      ;
; -0.009 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.041      ;
; -0.008 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.039      ;
; -0.007 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.038      ;
; -0.006 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.037      ;
; -0.004 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.035      ;
; 0.001  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.030      ;
; 0.003  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.029      ;
; 0.004  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.028      ;
; 0.006  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.025      ;
; 0.007  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.024      ;
; 0.007  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.024      ;
; 0.008  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.024      ;
; 0.008  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.024      ;
; 0.009  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.023      ;
; 0.013  ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.019      ;
; 0.013  ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.019      ;
; 0.015  ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.017      ;
; 0.018  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.013      ;
; 0.024  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 1.008      ;
; 0.026  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.005      ;
; 0.029  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.002      ;
; 0.030  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.001      ;
; 0.031  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 1.000      ;
; 0.032  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.999      ;
; 0.033  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.998      ;
; 0.035  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.996      ;
; 0.042  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.989      ;
; 0.043  ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.989      ;
; 0.043  ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.989      ;
; 0.045  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.986      ;
; 0.045  ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.987      ;
; 0.052  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.980      ;
; 0.052  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.979      ;
; 0.053  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.979      ;
; 0.055  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.976      ;
; 0.056  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.975      ;
; 0.057  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.975      ;
; 0.057  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.975      ;
; 0.058  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.974      ;
; 0.060  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.972      ;
; 0.060  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.971      ;
; 0.062  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.969      ;
; 0.065  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.967      ;
; 0.065  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.967      ;
; 0.065  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.966      ;
; 0.066  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.966      ;
; 0.066  ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.965      ;
; 0.067  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.965      ;
; 0.068  ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.963      ;
; 0.068  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.963      ;
; 0.069  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.963      ;
; 0.071  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.960      ;
; 0.072  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; 0.000      ; 0.960      ;
; 0.072  ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 1.000        ; -0.001     ; 0.959      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.013 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 1.045      ;
; 0.035  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.997      ;
; 0.098  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.934      ;
; 0.144  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.888      ;
; 0.171  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.861      ;
; 0.193  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.839      ;
; 0.219  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.813      ;
; 0.282  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.750      ;
; 0.328  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.704      ;
; 0.377  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 1.000        ; 0.000      ; 0.655      ;
; 0.750  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.075      ;
; 0.750  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.075      ;
; 0.750  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.075      ;
; 0.750  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.075      ;
; 0.750  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.075      ;
; 0.934  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 0.891      ;
; 1.250  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.075      ;
; 1.250  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.075      ;
; 1.250  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.075      ;
; 1.250  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.075      ;
; 1.250  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.075      ;
; 1.434  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 0.891      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.078 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.367      ;
; -0.908 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.537      ;
; -0.901 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.544      ;
; -0.901 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.544      ;
; -0.733 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.712      ;
; -0.731 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.714      ;
; -0.578 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.367      ;
; -0.408 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.537      ;
; -0.401 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.544      ;
; -0.401 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.544      ;
; -0.233 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.712      ;
; -0.231 ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.714      ;
; 0.215  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.258  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.410      ;
; 0.258  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.410      ;
; 0.366  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.385  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.537      ;
; 0.419  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.571      ;
; 0.421  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.573      ;
; 0.445  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.597      ;
; 0.489  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.641      ;
; 0.491  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.643      ;
; 0.503  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.552  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.567  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.719      ;
; 0.598  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.750      ;
; 0.661  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.813      ;
; 0.687  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.687  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.687  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.709  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.861      ;
; 0.736  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.888      ;
; 0.845  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.997      ;
; 0.845  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 0.997      ;
; 0.893  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; CLK                                                                               ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.341 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 0.494      ;
; 0.430 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.582      ;
; 0.432 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.584      ;
; 0.461 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.613      ;
; 0.494 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.647      ;
; 0.505 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.656      ;
; 0.510 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 0.663      ;
; 0.511 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 0.664      ;
; 0.511 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 0.664      ;
; 0.515 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.666      ;
; 0.541 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.704      ;
; 0.554 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.001      ; 0.708      ;
; 0.556 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.710      ;
; 0.563 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.718      ;
; 0.571 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.726      ;
; 0.584 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.736      ;
; 0.594 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.746      ;
; 0.601 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.753      ;
; 0.609 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.761      ;
; 0.615 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.767      ;
; 0.617 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.769      ;
; 0.617 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.769      ;
; 0.624 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.776      ;
; 0.627 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.778      ;
; 0.632 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.784      ;
; 0.635 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.787      ;
; 0.641 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.793      ;
; 0.642 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.794      ;
; 0.644 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.795      ;
; 0.645 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.797      ;
; 0.649 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.800      ;
; 0.659 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.811      ;
; 0.670 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.822      ;
; 0.675 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.831      ;
; 0.681 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.833      ;
; 0.684 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.835      ;
; 0.688 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.839      ;
; 0.689 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.840      ;
; 0.689 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.840      ;
; 0.689 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.840      ;
; 0.692 ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.843      ;
; 0.695 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.849      ;
; 0.700 ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.852      ;
; 0.712 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.863      ;
; 0.715 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.867      ;
; 0.718 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.870      ;
; 0.719 ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; 0.000      ; 0.871      ;
; 0.720 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.871      ;
; 0.720 ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.000        ; -0.001     ; 0.871      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst5|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|div|bit_register_6|inst5|Q|clk                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q'                                                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_ff_d_5bits:bit_register_5|ff_d:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst0|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst1|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst2|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst3|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_ff_d_5bits:register_5|ff_d:inst4|Q       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter:counter0|counter_wload_6:seconds|reg_ff_d_6bits:bit_register_6|ff_d:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst0|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst0|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst1|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst1|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst2|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst2|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst3|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst3|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst4|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst4|Q|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst0|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst0|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst1|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst1|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst2|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst2|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst3|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst3|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst4|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|hours|register_5|inst4|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst0|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst0|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst1|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst1|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst2|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst2|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst3|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst3|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst4|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst4|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst5|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst5|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst0|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst0|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst1|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst1|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst2|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst2|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst3|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst3|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst4|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst4|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst5|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst5|Q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|bit_register_6|inst0|Q|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|bit_register_6|inst0|Q|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq|datad                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq|datad                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~0|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~0|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~0|dataa                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~0|dataa                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~clkctrl|inclk[0]                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; Rise       ; divfrq|div|comp06|eq~clkctrl|inclk[0]                                               ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                    ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; RESET     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.012 ; 0.012 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                     ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; RESET     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.453 ; 0.453 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                              ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port     ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; OUT_DATA[*]   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.109 ; 4.109 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[0]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.005 ; 4.005 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[1]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.876 ; 3.876 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[2]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.008 ; 4.008 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[3]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.880 ; 3.880 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[4]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.985 ; 3.985 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[5]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.998 ; 3.998 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[6]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.984 ; 3.984 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[7]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.980 ; 3.980 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[8]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.999 ; 3.999 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[9]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.985 ; 3.985 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[10] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.877 ; 3.877 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[11] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.871 ; 3.871 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[12] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.997 ; 3.997 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[13] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.109 ; 4.109 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[14] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.875 ; 3.875 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[15] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.972 ; 3.972 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[16] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.886 ; 3.886 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[17] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.862 ; 3.862 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[18] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.968 ; 3.968 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[19] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.979 ; 3.979 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[20] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.979 ; 3.979 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[21] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.984 ; 3.984 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; T             ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.358 ; 4.358 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                      ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port     ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; OUT_DATA[*]   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.862 ; 3.862 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[0]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.005 ; 4.005 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[1]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.876 ; 3.876 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[2]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.008 ; 4.008 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[3]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.880 ; 3.880 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[4]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.985 ; 3.985 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[5]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.998 ; 3.998 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[6]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.984 ; 3.984 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[7]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.980 ; 3.980 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[8]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.999 ; 3.999 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[9]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.985 ; 3.985 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[10] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.877 ; 3.877 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[11] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.871 ; 3.871 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[12] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.997 ; 3.997 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[13] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.109 ; 4.109 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[14] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.875 ; 3.875 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[15] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.972 ; 3.972 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[16] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.886 ; 3.886 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[17] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.862 ; 3.862 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[18] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.968 ; 3.968 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[19] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.979 ; 3.979 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[20] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.979 ; 3.979 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[21] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.984 ; 3.984 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; T             ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.108 ; 4.108 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                              ;
+------------------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                                              ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                                                   ; -1.650  ; -1.989 ; N/A      ; N/A     ; -1.380              ;
;  CLK                                                                               ; -1.064  ; -1.989 ; N/A      ; N/A     ; -1.380              ;
;  divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; -1.650  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                                                    ; -33.402 ; -8.825 ; 0.0      ; 0.0     ; -29.38              ;
;  CLK                                                                               ; -6.122  ; -8.825 ; N/A      ; N/A     ; -7.380              ;
;  divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; -27.280 ; 0.000  ; N/A      ; N/A     ; -22.000             ;
+------------------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                    ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; RESET     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.486 ; 0.486 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                     ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; RESET     ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 0.513 ; 0.513 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                              ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port     ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; OUT_DATA[*]   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.615 ; 7.615 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[0]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.357 ; 7.357 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[1]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.100 ; 7.100 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[2]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.361 ; 7.361 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[3]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.109 ; 7.109 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[4]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.336 ; 7.336 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[5]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.354 ; 7.354 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[6]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.332 ; 7.332 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[7]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.324 ; 7.324 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[8]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.354 ; 7.354 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[9]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.334 ; 7.334 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[10] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.102 ; 7.102 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[11] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.101 ; 7.101 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[12] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.357 ; 7.357 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[13] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.615 ; 7.615 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[14] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.100 ; 7.100 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[15] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.317 ; 7.317 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[16] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.121 ; 7.121 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[17] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.088 ; 7.088 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[18] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.327 ; 7.327 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[19] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.334 ; 7.334 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[20] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.339 ; 7.339 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[21] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 7.340 ; 7.340 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; T             ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 8.218 ; 8.218 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                      ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port     ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; OUT_DATA[*]   ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.862 ; 3.862 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[0]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.005 ; 4.005 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[1]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.876 ; 3.876 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[2]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.008 ; 4.008 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[3]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.880 ; 3.880 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[4]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.985 ; 3.985 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[5]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.998 ; 3.998 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[6]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.984 ; 3.984 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[7]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.980 ; 3.980 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[8]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.999 ; 3.999 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[9]  ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.985 ; 3.985 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[10] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.877 ; 3.877 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[11] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.871 ; 3.871 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[12] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.997 ; 3.997 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[13] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.109 ; 4.109 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[14] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.875 ; 3.875 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[15] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.972 ; 3.972 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[16] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.886 ; 3.886 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[17] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.862 ; 3.862 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[18] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.968 ; 3.968 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[19] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.979 ; 3.979 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[20] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.979 ; 3.979 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
;  OUT_DATA[21] ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 3.984 ; 3.984 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
; T             ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 4.108 ; 4.108 ; Rise       ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ;
+---------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLK                                                                               ; CLK                                                                               ; 45       ; 0        ; 0        ; 0        ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; 12       ; 12       ; 0        ; 0        ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 281      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLK                                                                               ; CLK                                                                               ; 45       ; 0        ; 0        ; 0        ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; CLK                                                                               ; 12       ; 12       ; 0        ; 0        ;
; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q ; 281      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 14 01:54:15 2023
Info: Command: quartus_sta counter -c counter
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.650
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.650       -27.280 divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q 
    Info (332119):    -1.064        -6.122 CLK 
Info (332146): Worst-case hold slack is -1.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.989        -8.825 CLK 
    Info (332119):     0.391         0.000 divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -7.380 CLK 
    Info (332119):    -0.500       -22.000 divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.194        -1.046 divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q 
    Info (332119):    -0.013        -0.065 CLK 
Info (332146): Worst-case hold slack is -1.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.078        -5.252 CLK 
    Info (332119):     0.215         0.000 divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -7.380 CLK 
    Info (332119):    -0.500       -22.000 divide_freq:divfrq|counter_wload_6:div|reg_ff_d_6bits:bit_register_6|ff_d:inst0|Q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Wed Jun 14 01:54:16 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


