<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2016.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="14" Path="E:/work/FPGA/zedboard/Vivado/axi_txdesc_middleware_v1_0_project/axi_txdesc_middleware_v1_0_project.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="97762d8ef344462e9415e83410253b6c"/>
    <Option Name="Part" Val="xc7z015clg485-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val="em.avnet.com:picozed_7015_fmc2:part0:1.1"/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="IPRepoPath" Val="$PSRCDIR/sources_1"/>
    <Option Name="IPRepoPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0"/>
    <Option Name="IPRepoPath" Val="$PPRDIR/../ip_repo/simple_adder_1.0"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="XPMLibraries" Val="XPM_MEMORY"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PPRDIR/axi_txdesc_middleware_v1_0_project.ip_user_files"/>
    <Option Name="IPStaticSourceDir" Val="$PPRDIR/axi_txdesc_middleware_v1_0_project.ip_user_files/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSABoardId" Val="picozed_7015_fmc2"/>
    <Option Name="WTXSimLaunchSim" Val="0"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="1"/>
    <Option Name="WTModelSimExportSim" Val="1"/>
    <Option Name="WTQuestaExportSim" Val="1"/>
    <Option Name="WTIesExportSim" Val="1"/>
    <Option Name="WTVcsExportSim" Val="1"/>
    <Option Name="WTRivieraExportSim" Val="1"/>
    <Option Name="WTActivehdlExportSim" Val="1"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/lib_pkg_v1_0_2/lib_pkg.vhd">
        <FileInfo>
          <Attr Name="Library" Val="lib_pkg_v1_0_2"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../FPGA-watermark/ip_repo-newstate-2/src/lib_pkg_v1_0_2/lib_pkg.vhd"/>
          <Attr Name="ImportTime" Val="1501992982"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lib_srl_fifo_v1_0_2/dynshreg_f.vhd">
        <FileInfo>
          <Attr Name="Library" Val="lib_srl_fifo_v1_0_2"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../FPGA-watermark/ip_repo-newstate-2/src/lib_srl_fifo_v1_0_2/dynshreg_f.vhd"/>
          <Attr Name="ImportTime" Val="1501992982"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lib_srl_fifo_v1_0_2/cntr_incr_decr_addn_f.vhd">
        <FileInfo>
          <Attr Name="Library" Val="lib_srl_fifo_v1_0_2"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../FPGA-watermark/ip_repo-newstate-2/src/lib_srl_fifo_v1_0_2/cntr_incr_decr_addn_f.vhd"/>
          <Attr Name="ImportTime" Val="1501992982"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lib_srl_fifo_v1_0_2/srl_fifo_rbu_f.vhd">
        <FileInfo>
          <Attr Name="Library" Val="lib_srl_fifo_v1_0_2"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../FPGA-watermark/ip_repo-newstate-2/src/lib_srl_fifo_v1_0_2/srl_fifo_rbu_f.vhd"/>
          <Attr Name="ImportTime" Val="1501992982"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lib_srl_fifo_v1_0_2/srl_fifo_f.vhd">
        <FileInfo>
          <Attr Name="Library" Val="lib_srl_fifo_v1_0_2"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../FPGA-watermark/ip_repo-newstate-2/src/lib_srl_fifo_v1_0_2/srl_fifo_f.vhd"/>
          <Attr Name="ImportTime" Val="1501992982"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_wr_demux.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_wr_demux.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_strb_gen.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_strb_gen.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_rdmux.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_rdmux.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_fifo.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_fifo.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_wr_status_cntl.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_wr_status_cntl.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_wrdata_cntl.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_wrdata_cntl.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_stbs_set.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_stbs_set.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_skid_buf.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_skid_buf.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_skid2mm_buf.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_skid2mm_buf.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_rd_status_cntl.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_rd_status_cntl.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_rddata_cntl.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_rddata_cntl.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_pcc.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_pcc.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_first_stb_offset.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_first_stb_offset.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_addr_cntl.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_addr_cntl.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/family_support.vhd">
        <FileInfo>
          <Attr Name="Library" Val="proc_common_v4_0"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0/hdl/family_support.vhd"/>
          <Attr Name="ImportTime" Val="1413799324"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/proc_common_pkg.vhd">
        <FileInfo>
          <Attr Name="Library" Val="proc_common_v4_0"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0/hdl/proc_common_pkg.vhd"/>
          <Attr Name="ImportTime" Val="1413799324"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_wr_llink.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_wr_llink.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_reset.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_reset.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_rd_wr_cntlr.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_rd_wr_cntlr.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_rd_llink.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_rd_llink.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst_cmd_status.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst_cmd_status.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/axi_master_lite_reset.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_lite_v3_0"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0/hdl/axi_master_lite_reset.vhd"/>
          <Attr Name="ImportTime" Val="1413798828"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/axi_master_lite_cntlr.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_lite_v3_0"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0/hdl/axi_master_lite_cntlr.vhd"/>
          <Attr Name="ImportTime" Val="1413798828"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/txdesc_processor.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0/hdl/txdesc_processor.v"/>
          <Attr Name="ImportTime" Val="1507887509"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/src/ipic_state_machine.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../FPGA-watermark/ip_repo-newstate-2/src/ipic_state_machine.v"/>
          <Attr Name="ImportTime" Val="1502086366"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/vhdl/axi_master_burst.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_burst_v2_0_7"/>
          <Attr Name="ImportPath" Val="G:/Xilinx/Vivado/2016.2/data/ip/xilinx/axi_master_burst_v2_0/hdl/src/vhdl/axi_master_burst.vhd"/>
          <Attr Name="ImportTime" Val="1465086167"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/axi_txdesc_middleware_v1_0_S00_AXI.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0/hdl/axi_txdesc_middleware_v1_0_S00_AXI.v"/>
          <Attr Name="ImportTime" Val="1507887543"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/axi_master_lite.vhd">
        <FileInfo>
          <Attr Name="Library" Val="axi_master_lite_v3_0"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0/hdl/axi_master_lite.vhd"/>
          <Attr Name="ImportTime" Val="1413798828"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/axi_txdesc_middleware_v1_0.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ip_repo/axi_txdesc_middleware_1.0/hdl/axi_txdesc_middleware_v1_0.v"/>
          <Attr Name="ImportTime" Val="1507884165"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/component.xml">
        <FileInfo SFType="IPXACT"/>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="axi_txdesc_middleware_v1_0"/>
        <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/axi_txdesc_middleware_1.0/hdl/axi_txdesc_middleware_v1_0.v"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="axi_txdesc_middleware_v1_0"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="cmd_fifo" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cmd_fifo">
      <File Path="$PSRCDIR/sources_1/ip/cmd_fifo/cmd_fifo.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="cmd_fifo"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7z015clg485-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="cmd_fifo_synth_1" Type="Ft3:Synth" SrcSet="cmd_fifo" Part="xc7z015clg485-1" ConstrsSet="cmd_fifo" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/cmd_fifo_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7z015clg485-1" ConstrsSet="constrs_1" Description="Default settings for Implementation." State="current" SynthRun="synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="cmd_fifo_impl_1" Type="Ft2:EntireDesign" Part="xc7z015clg485-1" ConstrsSet="cmd_fifo" Description="Default settings for Implementation." SynthRun="cmd_fifo_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
</Project>
