一些Verilog模块的重构代码
