<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üëû üå•Ô∏è üñêüèæ DDR SDRAM: caracter√≠sticas de dise√±o e integridad de la se√±al üëÄ üßùüèø ü§ë</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="El dise√±o de dispositivos electr√≥nicos que utilizan m√≥dulos de memoria SDRAM DDR r√°pidos requiere especial atenci√≥n a la integridad de la se√±al. El ar...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>DDR SDRAM: caracter√≠sticas de dise√±o e integridad de la se√±al</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/nanosoft/blog/425435/"><div style="text-align:center;"><img src="https://habrastorage.org/webt/df/8g/9l/df8g9l1jwkb9pgjrxxqm7buza3m.jpeg"></div><br><br>  <i>El dise√±o de dispositivos electr√≥nicos que utilizan m√≥dulos de memoria SDRAM DDR r√°pidos requiere especial atenci√≥n a la integridad de la se√±al.</i>  <i>El art√≠culo habla sobre una herramienta de modelado moderna para resolver tales problemas.</i> <br><a name="habracut"></a><br>  Hoy, casi todos los dispositivos electr√≥nicos modernos est√°n equipados con m√≥dulos de memoria.  Los servidores, las computadoras, los tel√©fonos inteligentes, las consolas de juegos, los navegadores GPS y la mayor√≠a de los otros dispositivos est√°n dise√±ados en base a procesadores y FPGA.  Dichos dispositivos requieren una memoria de alta velocidad con un ancho de banda de canal grande o memoria de memoria de doble frecuencia (DDR).  Con cada nueva generaci√≥n de DDR SDRAM (memoria din√°mica sincr√≥nica con acceso aleatorio y velocidad de transferencia de datos duplicada), se reduce la velocidad de intercambio de datos, la capacidad y el consumo de memoria. <br><br>  Al dise√±ar las placas de circuito impreso de dispositivos con memoria DDR, pueden surgir una serie de dificultades, una de las cuales es el problema de la integridad de la se√±al.  Este art√≠culo aborda los problemas de garantizar la integridad de las se√±ales en dispositivos que utilizan memoria DDR. <br><br><h2>  Ruido y jitter de la se√±al de datos digitales. </h2><br>  Al recibir / transmitir la se√±al de reloj del bus de memoria desde el controlador al microcircuito, pueden producirse diversas interferencias debido a la propia fluctuaci√≥n de fase de los transmisores y receptores, p√©rdidas en las l√≠neas de transmisi√≥n, ruido e interferencia.  Todo esto lleva a la aparici√≥n de jitter y distorsi√≥n de la forma de la se√±al de la interfaz digital. <br><br>  Cualquier energ√≠a no deseada a√±adida a una se√±al ideal puede considerarse como ruido.  Puede ser causada por la interferencia de las l√≠neas vecinas, el canal de transmisi√≥n mal dise√±ado, la impedancia inconsistente y otros factores que conducen al desenfoque del frente del pulso.  En ausencia de ruido, la se√±al real es id√©ntica a la ideal. <br><br>  Cualquier desviaci√≥n de la forma de onda ideal afecta su integridad.  Las desviaciones de tiempo (fluctuaci√≥n de fase) y las desviaciones de amplitud / voltaje (ruido) tambi√©n afectan el rendimiento del sistema.  Si no garantiza la integridad de las se√±ales, el sistema DDR utilizar√° la informaci√≥n incorrecta, lo que aumentar√° significativamente la intensidad de los errores de bit BER (tasa de error de bit).  Finalmente, el sistema funcionar√° de manera incorrecta e ineficiente. <br><br>  Considere un ejemplo espec√≠fico.  Si el ingeniero conecta el transmisor a un receptor inconsistente ubicado a cierta distancia de √©l, la forma de onda ser√° similar a la que se muestra en la Figura 1a: aqu√≠ puede ver claramente el "timbre" en el nivel de 0.86 V y las emisiones espurias crecientes en el nivel de 1.75 V a una se√±al de 1.2 V. Todo esto puede conducir a un mal funcionamiento de la l√≥gica DDR4 y, si la placa de circuito est√° dise√±ada con dicha topolog√≠a, se producir√°n errores de probabilidad del 100% en el flujo de datos, lo que, a su vez, puede conducir a un funcionamiento incorrecto del sistema . <br><br>  Te√≥ricamente, es posible resolver problemas con "timbres" y emisiones reduciendo la longitud de la l√≠nea de transmisi√≥n, pero, desafortunadamente, esto rara vez funciona en la pr√°ctica.  La forma m√°s efectiva es hacer coincidir el receptor / transmisor por impedancia, como resultado de lo cual el nivel de ruido disminuye y la forma de la se√±al mejora mucho (ver Fig. 1b). <br><br><img src="https://habrastorage.org/webt/5y/sm/nu/5ysmnuplzo9aoo7jmzuvqe1m9l4.jpeg"><br>  <i>Fig.</i>  <i>1. Una topolog√≠a que tiene problemas con la calidad de la se√±al: a) antes de la coordinaci√≥n b) despu√©s de la coordinaci√≥n</i> <br><br>  A este respecto, surge la pregunta de qu√© √≠ndice de aprobaci√≥n usar y c√≥mo calcularlo, porque incluso un peque√±o cambio en el √≠ndice puede afectar significativamente el rendimiento del sistema.  La √∫nica forma de resolver este problema es simulando, en particular, utilizando los asistentes de reconciliaci√≥n interactivos utilizados en HyperLynx. <br><br><h2>  Problemas de tiempo en DDRx </h2><br>  Dado que los buses paralelos que operan a frecuencias de gigahercios, como DDR3 / 4, se utilizan cada vez m√°s en el dise√±o de placas de circuito impreso, los problemas de integridad de la se√±al son especialmente graves.  DDR3 SDRAM, por ejemplo, difiere significativamente en t√©rminos de velocidad y rendimiento de frecuencia de DDR2: la frecuencia de reloj m√°xima de DDR2 es de 800 MHz, y la frecuencia m√°xima de DDR3 es de 1600 MHz.  Debido a la reducci√≥n del voltaje de suministro de las c√©lulas, los creadores del nuevo tipo de RAM lograron reducir su consumo de energ√≠a hasta en un 15%, lo que, dado el impresionante rendimiento de DDR2, se puede llamar un verdadero avance.  DDR3 utiliza una topolog√≠a de bus de comando / direcci√≥n / control de red "fly-by" con coincidencia intram√≥dulo (ODT).  Al mismo tiempo, DDR3 crea nuevos problemas de integridad de se√±al, en particular, asociados con circuitos ODT, velocidades de datos m√°s altas y distorsi√≥n de tiempo. <br><br>  A pesar del hecho de que hay controladores que realizan la calibraci√≥n autom√°tica de lectura / escritura, optimizando los intervalos de tiempo, el desarrollador debe garantizar la sincronizaci√≥n correcta.  Los l√≠mites de tiempo en las interfaces DDR3 son tan peque√±os que el enfoque emp√≠rico para la optimizaci√≥n ya no es suficiente, y para garantizar el funcionamiento de la interfaz a altas velocidades, es necesario un an√°lisis detallado del circuito. <br><br>  Tales relaciones temporales complejas son dif√≠ciles de analizar sin la ayuda de herramientas adicionales.  Para identificar y eliminar problemas potenciales en general o para calcular relaciones temporales complejas, los ingenieros deben analizar las relaciones causa-efecto, que es una tarea compleja y que requiere mucho tiempo. <br><br>  Tales problemas de dise√±o a menudo conducen a demoras en la planificaci√≥n del proyecto y, como resultado, aumentan significativamente el tiempo que tarda el producto terminado en ingresar al mercado.  Las herramientas de simulaci√≥n avanzadas y potentes pueden ayudar a los ingenieros a encontrar y corregir errores r√°pidamente al optimizar las se√±ales a un nivel aceptable de BER. <br><br><h2>  An√°lisis de integridad de la se√±al de los sistemas DDR SDRAM </h2><br>  El Comit√© de Normalizaci√≥n de Ingenier√≠a de Semiconductores de JEDEC ha aprobado una lista de requisitos que deben seguirse al desarrollar productos de calidad.  Es fundamental que las SDRAM DDR cumplan estos requisitos para garantizar un funcionamiento adecuado y evitar problemas de integridad de la se√±al.  Sin embargo, llevar a cabo todas las mediciones y c√°lculos necesarios a menudo est√° lleno de muchas dificultades. <br><br>  A veces, estos c√°lculos se pueden evitar por completo siguiendo estrictamente las instrucciones de dise√±o proporcionadas por el proveedor del controlador.  Pero, ¬øqu√© pasa si tales recomendaciones no se pueden implementar debido a varias limitaciones en proyectos espec√≠ficos?  ¬øQu√© hacer si toma mucho tiempo asegurarse de que el proyecto cumpla con todas las recomendaciones y requisitos?  En tales situaciones, debe usar herramientas para verificar r√°pidamente el proyecto antes de ponerlo en producci√≥n. <br><br>  Usando HyperLynx DDR (ver Figura 2), puede simular todo el canal DDR en una iteraci√≥n.  Para hacer esto, solo necesita vincular los modelos de dispositivo apropiados que est√°n disponibles en los sitios web de los fabricantes.  Despu√©s de eso, el tiempo de configuraci√≥n para la simulaci√≥n tomar√° solo diez minutos, lo que permitir√° un mayor modelado sin demora. <br><br><img src="https://habrastorage.org/webt/h3/2y/mh/h32ymhqncxhxswsiqokazjs7jhc.jpeg"><br>  <i>Fig.</i>  <i>2. Modelado con el ayudante interactivo HyperLynx DDR</i> <br><br>  El proceso de configuraci√≥n es intuitivamente simple, ya que el asistente solicita todos los par√°metros necesarios para configurar la simulaci√≥n de forma interactiva.  El usuario simplemente ingresa informaci√≥n relevante, como la elecci√≥n de modelos IBIS para controladores y dispositivos de memoria, tasas de transferencia para ciclos de lectura / escritura, ODT, etc. Todas las configuraciones creadas se pueden guardar para uso futuro, lo que reducir√° el tiempo de configuraci√≥n en proyectos futuros.  Las simulaciones se pueden realizar antes o despu√©s del rastreo, lo que ayuda a determinar los requisitos para la pila de PCB. <br><br><h2>  An√°lisis de resultados de simulaci√≥n. </h2><br>  La simulaci√≥n incluye an√°lisis de integridad de se√±al y sincronizaci√≥n de todo el bus DDR.  Al finalizar el proceso de simulaci√≥n, se crea un informe que incluye datos sobre el paso (no paso) de las verificaciones, de acuerdo con la informaci√≥n de configuraci√≥n y los datos que se ingresaron en el asistente interactivo.  Los resultados se pueden filtrar y organizar adecuadamente para un estudio cuidadoso de los problemas de temporizaci√≥n e integridad de la se√±al en los ciclos de lectura / escritura de datos, en buses de direcci√≥n y comando o circuitos diferenciales.  Todos los resultados del informe est√°n vinculados a los datos de simulaci√≥n correspondientes, para un acceso r√°pido a la herramienta para ver formas de onda gr√°ficas de se√±ales. <br><br>  Los datos de simulaci√≥n en modo por lotes creados por el asistente DDRx se pueden guardar en el disco, lo que le permite utilizar el osciloscopio HyperLynx para simular varios circuitos simult√°neamente y estudiar en detalle los problemas de integridad de la se√±al en modo fuera de l√≠nea. <br><br><h2>  Conclusi√≥n </h2><br>  DDR SDRAM abre nuevas posibilidades en el desarrollo de dispositivos electr√≥nicos.  Al igual que con otras interfaces de alta velocidad, el uso de la memoria DDR tiene varias caracter√≠sticas.  El problema de la integridad de la se√±al debe estudiarse cuidadosamente para evitar iteraciones innecesarias y costosas en la fabricaci√≥n de productos.  El modelado es una excelente manera de resolver este problema, ya que le permite tener en cuenta los efectos a nivel de la placa, como los cambios en la impedancia y los retrasos, proporcionando un control completo sobre la interfaz de memoria.  Las potentes herramientas de an√°lisis ayudar√°n a garantizar que los proyectos cumplan con las recomendaciones de JEDEC y garantizar√°n que el producto final funcionar√° con alto rendimiento y confiabilidad. <br><br>  HyperLynx DDR puede ser compartido por muchas empresas de dise√±o de PCB CAD, incluidos PADS y Xpedition. <br><br>  <i>Este art√≠culo fue publicado en la revista MODERN ELECTRONICS No. 7, 2018 (www.soel.ru)</i> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es425435/">https://habr.com/ru/post/es425435/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es425421/index.html">Viernes Los delirios de un programador</a></li>
<li><a href="../es425423/index.html">A la pregunta de los pandas o al pr√≥ximo grito de Yaroslavna</a></li>
<li><a href="../es425425/index.html">Revisi√≥n de paquetes R para marketing en Internet, parte 1</a></li>
<li><a href="../es425431/index.html">Informes en video de Deerploy DevOps MeetUp</a></li>
<li><a href="../es425433/index.html">Competencia, nuevos cursos y caracter√≠sticas (noticias de oto√±o de Hakeslet)</a></li>
<li><a href="../es425437/index.html">¬øC√≥mo agregar nitidez a una cuchilla usando un arco de plasma?</a></li>
<li><a href="../es425443/index.html">"Fot√≥n en el microondas": la creaci√≥n de un sistema controlado de fotones de dos niveles</a></li>
<li><a href="../es425445/index.html">Los partidarios de todos los pa√≠ses se han unido. Hablando sobre Backend United # 2</a></li>
<li><a href="../es425447/index.html">Desarrollo de interfaces accesibles.</a></li>
<li><a href="../es425449/index.html">Actualizaci√≥n del enfoque de la publicidad contextual: Yandex.Direct Turbo Pages</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>