<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(690,190)" to="(690,200)"/>
    <wire from="(340,190)" to="(340,260)"/>
    <wire from="(570,200)" to="(620,200)"/>
    <wire from="(650,180)" to="(700,180)"/>
    <wire from="(560,190)" to="(620,190)"/>
    <wire from="(240,280)" to="(290,280)"/>
    <wire from="(300,200)" to="(300,210)"/>
    <wire from="(340,340)" to="(640,340)"/>
    <wire from="(520,180)" to="(620,180)"/>
    <wire from="(340,260)" to="(340,340)"/>
    <wire from="(340,260)" to="(570,260)"/>
    <wire from="(670,190)" to="(670,230)"/>
    <wire from="(650,190)" to="(670,190)"/>
    <wire from="(310,190)" to="(340,190)"/>
    <wire from="(690,200)" to="(710,200)"/>
    <wire from="(300,210)" to="(320,210)"/>
    <wire from="(670,230)" to="(700,230)"/>
    <wire from="(300,330)" to="(320,330)"/>
    <wire from="(290,200)" to="(290,240)"/>
    <wire from="(290,240)" to="(290,280)"/>
    <wire from="(570,200)" to="(570,260)"/>
    <wire from="(290,240)" to="(560,240)"/>
    <wire from="(560,190)" to="(560,240)"/>
    <wire from="(320,210)" to="(320,330)"/>
    <wire from="(310,180)" to="(380,180)"/>
    <comp lib="0" loc="(240,280)" name="Clock"/>
    <comp lib="4" loc="(520,180)" name="ROM">
      <a name="addrWidth" val="5"/>
      <a name="dataWidth" val="2"/>
      <a name="contents">addr/data: 5 2
0 3 0 4*3 1 1 2 0
0 2 3 1 2 3 1 2
3 2 2 0 2 1 0 3
3 2 0 0 3
</a>
    </comp>
    <comp lib="0" loc="(300,330)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(700,230)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="4" loc="(310,180)" name="Counter">
      <a name="width" val="5"/>
      <a name="max" val="0x1f"/>
    </comp>
    <comp lib="0" loc="(640,340)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(700,180)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
