// Verilog
// c17
// Ninputs 5
// Noutputs 2
// NtotalGates 6
// NAND2 6

module c17 (N1,N2,N3,N4,N5,O1);

input N1,N2,N3,N4,N5;

output O1;

wire I1,I2;

and AND_1 (I1, N1,N2, N3);
or OR_1 (I2, N4, N5);
nand NAND2_3 (O1, I1, I2);

endmodule
