Timing Analyzer report for module_display
Sat Apr 10 15:55:07 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'module_display1:MA|clk_divider:CK_DIV|c_out'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'module_display1:MA|clk_divider:CK_DIV|c_out'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'module_display1:MA|clk_divider:CK_DIV|c_out'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'module_display1:MA|clk_divider:CK_DIV|c_out'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'module_display1:MA|clk_divider:CK_DIV|c_out'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'module_display1:MA|clk_divider:CK_DIV|c_out'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; module_display                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; clk                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                         ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { module_display1:MA|clk_divider:CK_DIV|c_out } ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                ;
+------------+-----------------+---------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note ;
+------------+-----------------+---------------------------------------------+------+
; 296.47 MHz ; 296.47 MHz      ; module_display1:MA|clk_divider:CK_DIV|c_out ;      ;
+------------+-----------------+---------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                  ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; module_display1:MA|clk_divider:CK_DIV|c_out ; -2.373 ; -60.281       ;
; clk                                         ; -0.321 ; -0.321        ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; clk                                         ; 0.364 ; 0.000         ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.566 ; 0.000         ;
+---------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk                                         ; -3.000 ; -4.000        ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; -1.000 ; -38.000       ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'module_display1:MA|clk_divider:CK_DIV|c_out'                                                                                                                                                              ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.373 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.652      ;
; -2.373 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.652      ;
; -2.373 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.652      ;
; -2.373 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.652      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.325 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.575      ;
; -2.307 ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.106     ; 3.196      ;
; -2.278 ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.076     ; 3.197      ;
; -2.255 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.288      ; 3.538      ;
; -2.255 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.288      ; 3.538      ;
; -2.255 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.288      ; 3.538      ;
; -2.255 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.288      ; 3.538      ;
; -2.205 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.484      ;
; -2.205 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.484      ;
; -2.205 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.484      ;
; -2.205 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.484      ;
; -2.204 ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.106     ; 3.093      ;
; -2.195 ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.076     ; 3.114      ;
; -2.190 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.067     ; 3.118      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.184 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.438      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.157 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.407      ;
; -2.151 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.430      ;
; -2.151 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.430      ;
; -2.151 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.430      ;
; -2.151 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.430      ;
; -2.150 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.432      ;
; -2.150 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.432      ;
; -2.150 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.432      ;
; -2.150 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.432      ;
; -2.148 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.430      ;
; -2.148 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.430      ;
; -2.148 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.430      ;
; -2.148 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.430      ;
; -2.139 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.421      ;
; -2.139 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.421      ;
; -2.139 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.421      ;
; -2.139 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.287      ; 3.421      ;
; -2.134 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.413      ;
; -2.134 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.413      ;
; -2.134 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.413      ;
; -2.134 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.413      ;
; -2.100 ; module_display1:MA|vga_controller:V1|vcs[2] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.379      ;
; -2.100 ; module_display1:MA|vga_controller:V1|vcs[2] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.379      ;
; -2.100 ; module_display1:MA|vga_controller:V1|vcs[2] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.379      ;
; -2.100 ; module_display1:MA|vga_controller:V1|vcs[2] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.284      ; 3.379      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.092 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.345      ;
; -2.091 ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.076     ; 3.010      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
; -2.073 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.323      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -0.321 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 0.500        ; 1.542      ; 2.547      ;
; 0.211  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 1.000        ; 1.542      ; 2.515      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 0.364 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 0.000        ; 1.603      ; 2.353      ;
; 0.886 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; -0.500       ; 1.603      ; 2.375      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'module_display1:MA|clk_divider:CK_DIV|c_out'                                                                                                                                                                  ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.566 ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.786      ;
; 0.567 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.787      ;
; 0.568 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.788      ;
; 0.575 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.795      ;
; 0.575 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.795      ;
; 0.577 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.797      ;
; 0.580 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.800      ;
; 0.586 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.806      ;
; 0.587 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.807      ;
; 0.590 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.810      ;
; 0.593 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.813      ;
; 0.598 ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.818      ;
; 0.600 ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.820      ;
; 0.684 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 0.903      ;
; 0.706 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.926      ;
; 0.712 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 0.932      ;
; 0.733 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 0.952      ;
; 0.840 ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.060      ;
; 0.841 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.061      ;
; 0.849 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.069      ;
; 0.850 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.070      ;
; 0.855 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.075      ;
; 0.857 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.077      ;
; 0.857 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.077      ;
; 0.859 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.079      ;
; 0.861 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.081      ;
; 0.865 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.085      ;
; 0.865 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.085      ;
; 0.867 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.087      ;
; 0.869 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.089      ;
; 0.876 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.096      ;
; 0.881 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.101      ;
; 0.883 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.103      ;
; 0.937 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.157      ;
; 0.947 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.397      ; 1.501      ;
; 0.951 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.171      ;
; 0.953 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.173      ;
; 0.957 ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.177      ;
; 0.959 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.179      ;
; 0.961 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.181      ;
; 0.962 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.182      ;
; 0.969 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.189      ;
; 0.971 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.191      ;
; 0.973 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.193      ;
; 0.977 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 1.196      ;
; 0.979 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.199      ;
; 0.979 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.199      ;
; 0.986 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.206      ;
; 0.988 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.208      ;
; 0.990 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 1.209      ;
; 0.990 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.064      ; 1.211      ;
; 0.993 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.213      ;
; 0.995 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.215      ;
; 0.995 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.215      ;
; 0.999 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.219      ;
; 1.001 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.221      ;
; 1.020 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 1.239      ;
; 1.023 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.243      ;
; 1.038 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.258      ;
; 1.038 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 1.257      ;
; 1.043 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.263      ;
; 1.048 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.398      ; 1.603      ;
; 1.059 ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|vga_controller:V1|vcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.279      ;
; 1.072 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.292      ;
; 1.073 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.293      ;
; 1.083 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.303      ;
; 1.083 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.303      ;
; 1.085 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.305      ;
; 1.089 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.309      ;
; 1.091 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.311      ;
; 1.098 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.318      ;
; 1.100 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.064      ; 1.321      ;
; 1.100 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.320      ;
; 1.113 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.333      ;
; 1.114 ; module_display1:MA|vga_controller:V1|k[9]     ; module_display1:MA|vga_controller:V1|k[9]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.076      ; 1.347      ;
; 1.117 ; module_display1:MA|vga_controller:V1|k[11]    ; module_display1:MA|vga_controller:V1|k[11]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.076      ; 1.350      ;
; 1.139 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.397      ; 1.693      ;
; 1.139 ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.076      ; 1.372      ;
; 1.153 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.373      ;
; 1.155 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.375      ;
; 1.162 ; module_display1:MA|vga_controller:V1|k[14]    ; module_display1:MA|vga_controller:V1|k[14]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.076      ; 1.395      ;
; 1.167 ; module_display1:MA|vga_controller:V1|k[7]     ; module_display1:MA|vga_controller:V1|k[7]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.076      ; 1.400      ;
; 1.171 ; module_display1:MA|vga_controller:V1|k[1]     ; module_display1:MA|vga_controller:V1|k[1]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.076      ; 1.404      ;
; 1.174 ; module_display1:MA|vga_controller:V1|k[15]    ; module_display1:MA|vga_controller:V1|k[15]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.076      ; 1.407      ;
; 1.183 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.403      ;
; 1.193 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.413      ;
; 1.194 ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.414      ;
; 1.195 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.415      ;
; 1.196 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 1.415      ;
; 1.197 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 1.416      ;
; 1.197 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.417      ;
; 1.201 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.421      ;
; 1.203 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.423      ;
; 1.206 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.394      ; 1.757      ;
; 1.223 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.063      ; 1.443      ;
; 1.232 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 1.451      ;
; 1.233 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|k[2]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.394      ; 1.784      ;
; 1.234 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.397      ; 1.788      ;
; 1.236 ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.062      ; 1.455      ;
; 1.240 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|k[13]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.394      ; 1.791      ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                 ;
+------------+-----------------+---------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note ;
+------------+-----------------+---------------------------------------------+------+
; 328.73 MHz ; 328.73 MHz      ; module_display1:MA|clk_divider:CK_DIV|c_out ;      ;
+------------+-----------------+---------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; module_display1:MA|clk_divider:CK_DIV|c_out ; -2.042 ; -50.448       ;
; clk                                         ; -0.217 ; -0.217        ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; clk                                         ; 0.297 ; 0.000         ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.509 ; 0.000         ;
+---------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk                                         ; -3.000 ; -4.000        ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; -1.000 ; -38.000       ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'module_display1:MA|clk_divider:CK_DIV|c_out'                                                                                                                                                               ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.042 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.292      ;
; -2.042 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.292      ;
; -2.042 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.292      ;
; -2.042 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.292      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -2.000 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.222      ;
; -1.973 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.227      ;
; -1.973 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.227      ;
; -1.973 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.227      ;
; -1.973 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.259      ; 3.227      ;
; -1.935 ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.095     ; 2.835      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.907 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.231      ; 3.133      ;
; -1.905 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.059     ; 2.841      ;
; -1.899 ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.067     ; 2.827      ;
; -1.895 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.145      ;
; -1.895 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.145      ;
; -1.895 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.145      ;
; -1.895 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.145      ;
; -1.876 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.129      ;
; -1.876 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.129      ;
; -1.876 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.129      ;
; -1.876 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.129      ;
; -1.868 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.121      ;
; -1.868 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.121      ;
; -1.868 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.121      ;
; -1.868 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.121      ;
; -1.866 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.119      ;
; -1.866 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.119      ;
; -1.866 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.119      ;
; -1.866 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.258      ; 3.119      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.227      ; 3.075      ;
; -1.853 ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.095     ; 2.753      ;
; -1.846 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.096      ;
; -1.846 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.096      ;
; -1.846 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.096      ;
; -1.846 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.096      ;
; -1.837 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.087      ;
; -1.837 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.087      ;
; -1.837 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.087      ;
; -1.837 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.087      ;
; -1.830 ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.067     ; 2.758      ;
; -1.800 ; module_display1:MA|vga_controller:V1|vcs[2] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.050      ;
; -1.800 ; module_display1:MA|vga_controller:V1|vcs[2] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.050      ;
; -1.800 ; module_display1:MA|vga_controller:V1|vcs[2] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.050      ;
; -1.800 ; module_display1:MA|vga_controller:V1|vcs[2] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.255      ; 3.050      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.796 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.021      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
; -1.792 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.230      ; 3.017      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -0.217 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 0.500        ; 1.422      ; 2.304      ;
; 0.316  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 1.000        ; 1.422      ; 2.271      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 0.297 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 0.000        ; 1.476      ; 2.127      ;
; 0.822 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; -0.500       ; 1.476      ; 2.152      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'module_display1:MA|clk_divider:CK_DIV|c_out'                                                                                                                                                                   ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.509 ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.708      ;
; 0.509 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.708      ;
; 0.511 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.710      ;
; 0.517 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.720      ;
; 0.526 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.725      ;
; 0.527 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.726      ;
; 0.530 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.729      ;
; 0.534 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.733      ;
; 0.538 ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.737      ;
; 0.539 ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.738      ;
; 0.622 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 0.820      ;
; 0.632 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.831      ;
; 0.648 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.847      ;
; 0.672 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 0.870      ;
; 0.754 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.953      ;
; 0.760 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.962      ;
; 0.767 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.970      ;
; 0.774 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.973      ;
; 0.777 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.976      ;
; 0.782 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.981      ;
; 0.783 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.982      ;
; 0.790 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 0.989      ;
; 0.843 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.042      ;
; 0.846 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.045      ;
; 0.850 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.049      ;
; 0.852 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.051      ;
; 0.857 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.056      ;
; 0.859 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.058      ;
; 0.859 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.058      ;
; 0.863 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.352      ; 1.359      ;
; 0.863 ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.062      ;
; 0.866 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.065      ;
; 0.866 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.065      ;
; 0.867 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.066      ;
; 0.870 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.069      ;
; 0.871 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.070      ;
; 0.878 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.077      ;
; 0.879 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.078      ;
; 0.886 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.085      ;
; 0.887 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 1.085      ;
; 0.892 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.091      ;
; 0.897 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.096      ;
; 0.900 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 1.098      ;
; 0.900 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.056      ; 1.100      ;
; 0.904 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.103      ;
; 0.919 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.118      ;
; 0.933 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.132      ;
; 0.933 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 1.131      ;
; 0.942 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 1.140      ;
; 0.944 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.353      ; 1.441      ;
; 0.946 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.145      ;
; 0.946 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.145      ;
; 0.955 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.154      ;
; 0.956 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.155      ;
; 0.959 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.158      ;
; 0.962 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.161      ;
; 0.963 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.162      ;
; 0.966 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.165      ;
; 0.967 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.166      ;
; 0.970 ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|vga_controller:V1|vcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.169      ;
; 0.974 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.173      ;
; 0.988 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.056      ; 1.188      ;
; 1.000 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.199      ;
; 1.016 ; module_display1:MA|vga_controller:V1|k[9]     ; module_display1:MA|vga_controller:V1|k[9]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.067      ; 1.227      ;
; 1.019 ; module_display1:MA|vga_controller:V1|k[11]    ; module_display1:MA|vga_controller:V1|k[11]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.067      ; 1.230      ;
; 1.028 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.227      ;
; 1.037 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.352      ; 1.533      ;
; 1.039 ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.067      ; 1.250      ;
; 1.042 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.241      ;
; 1.044 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.243      ;
; 1.051 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.250      ;
; 1.052 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.251      ;
; 1.054 ; module_display1:MA|vga_controller:V1|k[15]    ; module_display1:MA|vga_controller:V1|k[15]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.067      ; 1.265      ;
; 1.055 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.254      ;
; 1.059 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.258      ;
; 1.062 ; module_display1:MA|vga_controller:V1|k[14]    ; module_display1:MA|vga_controller:V1|k[14]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.067      ; 1.273      ;
; 1.062 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.261      ;
; 1.068 ; module_display1:MA|vga_controller:V1|k[1]     ; module_display1:MA|vga_controller:V1|k[1]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.067      ; 1.279      ;
; 1.074 ; module_display1:MA|vga_controller:V1|k[7]     ; module_display1:MA|vga_controller:V1|k[7]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.067      ; 1.285      ;
; 1.083 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.349      ; 1.576      ;
; 1.088 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 1.286      ;
; 1.089 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 1.287      ;
; 1.089 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.288      ;
; 1.090 ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.289      ;
; 1.105 ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.054      ; 1.303      ;
; 1.106 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|k[2]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.349      ; 1.599      ;
; 1.111 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.310      ;
; 1.112 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.055      ; 1.311      ;
; 1.113 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|k[13]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.349      ; 1.606      ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; module_display1:MA|clk_divider:CK_DIV|c_out ; -0.882 ; -17.873       ;
; clk                                         ; 0.023  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                   ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; clk                                         ; 0.192 ; 0.000         ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.302 ; 0.000         ;
+---------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk                                         ; -3.000 ; -4.038        ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; -1.000 ; -38.000       ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'module_display1:MA|clk_divider:CK_DIV|c_out'                                                                                                                                                               ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -0.882 ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.059     ; 1.810      ;
; -0.879 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 2.015      ;
; -0.879 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 2.015      ;
; -0.879 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 2.015      ;
; -0.879 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 2.015      ;
; -0.858 ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.043     ; 1.802      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.847 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.968      ;
; -0.839 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.979      ;
; -0.839 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.979      ;
; -0.839 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.979      ;
; -0.839 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.979      ;
; -0.829 ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.059     ; 1.757      ;
; -0.812 ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.043     ; 1.756      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.807 ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.932      ;
; -0.787 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.923      ;
; -0.787 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.923      ;
; -0.787 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.923      ;
; -0.787 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.923      ;
; -0.777 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.913      ;
; -0.777 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.913      ;
; -0.777 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.913      ;
; -0.777 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.913      ;
; -0.774 ; module_display1:MA|vga_controller:V1|vcs[8] ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.041     ; 1.720      ;
; -0.765 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.905      ;
; -0.765 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.905      ;
; -0.765 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.905      ;
; -0.765 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.905      ;
; -0.753 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.893      ;
; -0.753 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.893      ;
; -0.753 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.893      ;
; -0.753 ; module_display1:MA|vga_controller:V1|hcs[3] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.893      ;
; -0.751 ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.043     ; 1.695      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.751 ; module_display1:MA|vga_controller:V1|vcs[0] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.872      ;
; -0.749 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.889      ;
; -0.749 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.889      ;
; -0.749 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.889      ;
; -0.749 ; module_display1:MA|vga_controller:V1|hcs[2] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.153      ; 1.889      ;
; -0.748 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.884      ;
; -0.748 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.884      ;
; -0.748 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.884      ;
; -0.748 ; module_display1:MA|vga_controller:V1|vcs[4] ; module_display1:MA|vga_controller:V1|k[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.149      ; 1.884      ;
; -0.746 ; module_display1:MA|vga_controller:V1|k[4]   ; module_display1:MA|vga_controller:V1|k[12]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.044     ; 1.689      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.745 ; module_display1:MA|vga_controller:V1|vcs[6] ; module_display1:MA|vga_controller:V1|k[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.134      ; 1.866      ;
; -0.738 ; module_display1:MA|vga_controller:V1|vcs[3] ; module_display1:MA|vga_controller:V1|vcs[9] ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.041     ; 1.684      ;
; -0.735 ; module_display1:MA|vga_controller:V1|k[5]   ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; -0.059     ; 1.663      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[15]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[14]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[13]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[11]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[10]  ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
; -0.733 ; module_display1:MA|vga_controller:V1|hcs[1] ; module_display1:MA|vga_controller:V1|k[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1.000        ; 0.138      ; 1.858      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 0.023 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 0.500        ; 0.848      ; 1.407      ;
; 0.544 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 1.000        ; 0.848      ; 1.386      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 0.192 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; 0.000        ; 0.884      ; 1.295      ;
; 0.703 ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; clk         ; -0.500       ; 0.884      ; 1.306      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'module_display1:MA|clk_divider:CK_DIV|c_out'                                                                                                                                                                   ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.302 ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.423      ;
; 0.308 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.436      ;
; 0.317 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.441      ;
; 0.322 ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.444      ;
; 0.360 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.480      ;
; 0.378 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.498      ;
; 0.386 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.507      ;
; 0.391 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.511      ;
; 0.451 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.572      ;
; 0.457 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.591      ;
; 0.472 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.594      ;
; 0.476 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.597      ;
; 0.478 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.599      ;
; 0.481 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.602      ;
; 0.503 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.624      ;
; 0.513 ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.635      ;
; 0.514 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.635      ;
; 0.517 ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.638      ;
; 0.520 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.640      ;
; 0.523 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.648      ;
; 0.529 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.656      ;
; 0.538 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.660      ;
; 0.539 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.659      ;
; 0.539 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.660      ;
; 0.542 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.217      ; 0.843      ;
; 0.542 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.663      ;
; 0.544 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.665      ;
; 0.546 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.667      ;
; 0.547 ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.668      ;
; 0.551 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[4]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.672      ;
; 0.560 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.680      ;
; 0.564 ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|vga_controller:V1|vcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.685      ;
; 0.572 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.693      ;
; 0.587 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.589 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.709      ;
; 0.590 ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.711      ;
; 0.592 ; module_display1:MA|vga_controller:V1|k[9]     ; module_display1:MA|vga_controller:V1|k[9]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.043      ; 0.719      ;
; 0.593 ; module_display1:MA|vga_controller:V1|k[11]    ; module_display1:MA|vga_controller:V1|k[11]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.043      ; 0.720      ;
; 0.593 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.714      ;
; 0.596 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.717      ;
; 0.599 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.719      ;
; 0.602 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.723      ;
; 0.605 ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.043      ; 0.732      ;
; 0.605 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.218      ; 0.907      ;
; 0.605 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.726      ;
; 0.605 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.725      ;
; 0.605 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.726      ;
; 0.608 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.729      ;
; 0.611 ; module_display1:MA|vga_controller:V1|k[14]    ; module_display1:MA|vga_controller:V1|k[14]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.043      ; 0.738      ;
; 0.613 ; module_display1:MA|vga_controller:V1|k[15]    ; module_display1:MA|vga_controller:V1|k[15]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.043      ; 0.740      ;
; 0.614 ; module_display1:MA|vga_controller:V1|k[1]     ; module_display1:MA|vga_controller:V1|k[1]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.043      ; 0.741      ;
; 0.614 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.735      ;
; 0.617 ; module_display1:MA|vga_controller:V1|vcs[3]   ; module_display1:MA|vga_controller:V1|vcs[6]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.738      ;
; 0.619 ; module_display1:MA|vga_controller:V1|k[7]     ; module_display1:MA|vga_controller:V1|k[7]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.043      ; 0.746      ;
; 0.623 ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.744      ;
; 0.637 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.757      ;
; 0.639 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.759      ;
; 0.646 ; module_display1:MA|vga_controller:V1|hcs[3]   ; module_display1:MA|vga_controller:V1|k[6]     ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.217      ; 0.947      ;
; 0.652 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.772      ;
; 0.655 ; module_display1:MA|vga_controller:V1|hcs[4]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.775      ;
; 0.659 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.780      ;
; 0.660 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|vsenable ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.780      ;
; 0.662 ; module_display1:MA|vga_controller:V1|vcs[1]   ; module_display1:MA|vga_controller:V1|vcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.783      ;
; 0.662 ; module_display1:MA|vga_controller:V1|hcs[0]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.782      ;
; 0.667 ; module_display1:MA|vga_controller:V1|k[13]    ; module_display1:MA|vga_controller:V1|k[13]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.043      ; 0.794      ;
; 0.668 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.788      ;
; 0.668 ; module_display1:MA|vga_controller:V1|hcs[2]   ; module_display1:MA|vga_controller:V1|hcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.788      ;
; 0.668 ; module_display1:MA|vga_controller:V1|vcs[0]   ; module_display1:MA|vga_controller:V1|vcs[7]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.789      ;
; 0.669 ; module_display1:MA|vga_controller:V1|vcs[2]   ; module_display1:MA|vga_controller:V1|k[10]    ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.214      ; 0.967      ;
; 0.670 ; module_display1:MA|vga_controller:V1|hcs[1]   ; module_display1:MA|vga_controller:V1|hcs[8]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.036      ; 0.790      ;
; 0.671 ; module_display1:MA|vga_controller:V1|hcs[9]   ; module_display1:MA|vga_controller:V1|hcs[5]   ; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 0.000        ; 0.037      ; 0.792      ;
+-------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+----------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                        ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                             ; -2.373  ; 0.192 ; N/A      ; N/A     ; -3.000              ;
;  clk                                         ; -0.321  ; 0.192 ; N/A      ; N/A     ; -3.000              ;
;  module_display1:MA|clk_divider:CK_DIV|c_out ; -2.373  ; 0.302 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                              ; -60.602 ; 0.0   ; 0.0      ; 0.0     ; -42.038             ;
;  clk                                         ; -0.321  ; 0.000 ; N/A      ; N/A     ; -4.038              ;
;  module_display1:MA|clk_divider:CK_DIV|c_out ; -60.281 ; 0.000 ; N/A      ; N/A     ; -38.000             ;
+----------------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; module_display1:MA|clk_divider:CK_DIV|c_out ; clk                                         ; 1        ; 1        ; 0        ; 0        ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1612     ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; module_display1:MA|clk_divider:CK_DIV|c_out ; clk                                         ; 1        ; 1        ; 0        ; 0        ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; 1612     ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 148   ; 148  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                           ;
+---------------------------------------------+---------------------------------------------+------+-------------+
; Target                                      ; Clock                                       ; Type ; Status      ;
+---------------------------------------------+---------------------------------------------+------+-------------+
; clk                                         ; clk                                         ; Base ; Constrained ;
; module_display1:MA|clk_divider:CK_DIV|c_out ; module_display1:MA|clk_divider:CK_DIV|c_out ; Base ; Constrained ;
+---------------------------------------------+---------------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sat Apr 10 15:55:03 2021
Info: Command: quartus_sta module_display -c module_display
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'module_display.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name module_display1:MA|clk_divider:CK_DIV|c_out module_display1:MA|clk_divider:CK_DIV|c_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.373             -60.281 module_display1:MA|clk_divider:CK_DIV|c_out 
    Info (332119):    -0.321              -0.321 clk 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 clk 
    Info (332119):     0.566               0.000 module_display1:MA|clk_divider:CK_DIV|c_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.000 clk 
    Info (332119):    -1.000             -38.000 module_display1:MA|clk_divider:CK_DIV|c_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.042             -50.448 module_display1:MA|clk_divider:CK_DIV|c_out 
    Info (332119):    -0.217              -0.217 clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk 
    Info (332119):     0.509               0.000 module_display1:MA|clk_divider:CK_DIV|c_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.000 clk 
    Info (332119):    -1.000             -38.000 module_display1:MA|clk_divider:CK_DIV|c_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.882
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.882             -17.873 module_display1:MA|clk_divider:CK_DIV|c_out 
    Info (332119):     0.023               0.000 clk 
Info (332146): Worst-case hold slack is 0.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.192               0.000 clk 
    Info (332119):     0.302               0.000 module_display1:MA|clk_divider:CK_DIV|c_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.038 clk 
    Info (332119):    -1.000             -38.000 module_display1:MA|clk_divider:CK_DIV|c_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 475 megabytes
    Info: Processing ended: Sat Apr 10 15:55:07 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


