/****************************************************************/
/*   Author             :    Mohamed Altahan 				    */
/*	 Date 				:    23 OCT 2019 						*/
/*	 Version 			:    1.0V 							 	*/
/*	 Description 		:    PRIVATE file for USART			 	*/
/****************************************************************/
#ifndef _USART_PRIV_H
#define _USART_PRIV_H


/****************************************************************/
/**			        All are Memory mapped Registers             */
/****************************************************************/

/****************************************************************/
/**			   UCSRA : USART Control and Status Register A  	*/
/****************************************************************/
#define UCSRA        *((volatile u8 * ) (0X2B))

/****************************************************************/
/**			   UCSRB : USART Control and Status Register B 	 	*/
/****************************************************************/
#define UCSRB		*((volatile u8 * ) (0X2A))

/****************************************************************/
/**			   UCSRC : USART Control and Status Register C		*/
/****************************************************************/
#define UCSRC		*((volatile u8 * ) (0X40))

/****************************************************************/
/**			   UBRRH : USART Baud Rate Register					*/
/****************************************************************/
#define UBRRH      *((volatile u8 * ) (0X40))

/****************************************************************/
/**			   UBRRL : USART Baud Rate Register					*/
/****************************************************************/
#define UBRRL        *((volatile u8 * ) (0X29))

/****************************************************************/
/**			   UDR : I/O Data Register							*/
/****************************************************************/

#define UDR			*((volatile u8 * ) (0X2C))

/****************************************************************/
/*        STATUS REGISTER - HAS GLOBAL INTERRPT ENABLE -        */
/****************************************************************/
#define SREG  	 *((volatile u8*)0x5F)


/****************************************************************/
/**             SPEED_OPERATION							   		*/
/****************************************************************/
#define DOUBLE_SPEED_MODE			0
#define NORMAL_SPEED_MODE			1

/****************************************************************/
/**   mode of operation ASYNCHRONOUS or SYNCHRONOUS  	   		*/
/****************************************************************/

#define ASYNCHRONOUS                0
#define SYNCHRONOUS                 1
/****************************************************************/
/**     stop bits         			    				   		*/
/****************************************************************/
#define ONE_BIT                     1
#define TWO_BIT                     2
/****************************************************************/
/**              clock polarity                              	*/
/* This bit is used for Synchronous mode only                   */
/****************************************************************/

#define RISING                      1
#define FALLING                     2

/****************************************************************/
/**             		Parity Mode  					   		*/
/****************************************************************/
#define DISABLED                     0
#define EVEN                         1
#define ODD                          2


#endif	/*  End of the guard [_USART_PRIV_H]  */
