TimeQuest Timing Analyzer report for ProcesadorBase
Tue Mar 21 23:58:26 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_clock[2]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'counter_clock[2]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'counter_clock[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'counter_clock[2]'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'counter_clock[2]'
 34. Fast Model Minimum Pulse Width: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'counter_clock[2]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ProcesadorBase                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; CLOCK_50         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }         ;
; counter_clock[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_clock[2] } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                         ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 85.27 MHz  ; 85.27 MHz       ; counter_clock[2] ;                                                               ;
; 792.39 MHz ; 380.08 MHz      ; CLOCK_50         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow Model Setup Summary                   ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; counter_clock[2] ; -10.728 ; -1462.032     ;
; CLOCK_50         ; -0.364  ; -1.668        ;
+------------------+---------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -2.703 ; -2.703        ;
; counter_clock[2] ; 0.445  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.631 ; -10.185       ;
; counter_clock[2] ; -0.611 ; -195.520      ;
+------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_clock[2]'                                                                                                                                                                        ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -10.728 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.738     ;
; -10.726 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.736     ;
; -10.724 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.734     ;
; -10.722 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.732     ;
; -10.617 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 11.656     ;
; -10.613 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 11.652     ;
; -10.570 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.580     ;
; -10.568 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.578     ;
; -10.528 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.555     ;
; -10.524 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.551     ;
; -10.514 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.016     ; 11.536     ;
; -10.510 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.016     ; 11.532     ;
; -10.504 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.535     ;
; -10.500 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.531     ;
; -10.500 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.531     ;
; -10.496 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.527     ;
; -10.484 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.518     ;
; -10.483 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.517     ;
; -10.482 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.509     ;
; -10.481 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~45  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.512     ;
; -10.481 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.512     ;
; -10.481 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.491     ;
; -10.480 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.006     ; 11.512     ;
; -10.480 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.514     ;
; -10.479 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.489     ;
; -10.479 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.513     ;
; -10.478 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.505     ;
; -10.477 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~45  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.508     ;
; -10.477 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.508     ;
; -10.476 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.006     ; 11.508     ;
; -10.475 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.509     ;
; -10.472 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.506     ;
; -10.471 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.505     ;
; -10.468 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.502     ;
; -10.459 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 11.498     ;
; -10.443 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.010     ; 11.471     ;
; -10.439 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.010     ; 11.467     ;
; -10.436 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.470     ;
; -10.436 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 11.472     ;
; -10.435 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.469     ;
; -10.435 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~65  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 11.471     ;
; -10.432 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.466     ;
; -10.432 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 11.468     ;
; -10.431 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.465     ;
; -10.431 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~65  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 11.467     ;
; -10.420 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.451     ;
; -10.420 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 11.457     ;
; -10.419 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.450     ;
; -10.418 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 11.455     ;
; -10.416 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.447     ;
; -10.416 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 11.453     ;
; -10.415 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.446     ;
; -10.414 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 11.451     ;
; -10.405 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.010     ; 11.433     ;
; -10.404 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~61  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 11.439     ;
; -10.401 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.010     ; 11.429     ;
; -10.400 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~61  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 11.435     ;
; -10.397 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.424     ;
; -10.393 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.420     ;
; -10.370 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 11.409     ;
; -10.370 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.397     ;
; -10.356 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.016     ; 11.378     ;
; -10.348 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 11.387     ;
; -10.346 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.377     ;
; -10.344 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 11.383     ;
; -10.342 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.373     ;
; -10.338 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.348     ;
; -10.336 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.028     ; 11.346     ;
; -10.326 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.360     ;
; -10.325 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.359     ;
; -10.324 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.351     ;
; -10.323 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~45  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.354     ;
; -10.323 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.354     ;
; -10.322 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.006     ; 11.354     ;
; -10.317 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.351     ;
; -10.314 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.348     ;
; -10.305 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~34  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.336     ;
; -10.301 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~34  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.332     ;
; -10.294 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.321     ;
; -10.291 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.318     ;
; -10.290 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.317     ;
; -10.287 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.314     ;
; -10.285 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.010     ; 11.313     ;
; -10.281 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 11.308     ;
; -10.278 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.312     ;
; -10.278 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 11.314     ;
; -10.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 11.311     ;
; -10.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~65  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 11.313     ;
; -10.267 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.016     ; 11.289     ;
; -10.263 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~42  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 11.302     ;
; -10.262 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.293     ;
; -10.262 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 11.299     ;
; -10.261 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.292     ;
; -10.260 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 11.297     ;
; -10.259 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~42  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 11.298     ;
; -10.257 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.288     ;
; -10.253 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.284     ;
; -10.253 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.284     ;
; -10.251 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.282     ;
; -10.249 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 11.280     ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -0.364 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 2.005      ;
; -0.363 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 2.004      ;
; -0.362 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 2.003      ;
; -0.359 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 2.000      ;
; -0.341 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.982      ;
; -0.340 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.981      ;
; -0.339 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.980      ;
; -0.336 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.977      ;
; -0.262 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.300      ;
; -0.220 ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.258      ;
; -0.210 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.851      ;
; -0.209 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.850      ;
; -0.208 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.849      ;
; -0.205 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.846      ;
; -0.150 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.188      ;
; -0.060 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.701      ;
; -0.059 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.700      ;
; -0.059 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.058 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.699      ;
; -0.055 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.696      ;
; -0.022 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.022 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; 0.127  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.911      ;
; 0.140  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.898      ;
; 0.143  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.498      ;
; 0.278  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.363      ;
; 0.282  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.359      ;
; 0.288  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.603      ; 1.353      ;
; 0.307  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 2.955  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.500        ; 2.871      ; 0.731      ;
; 3.455  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 2.871      ; 0.731      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.703 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 2.871      ; 0.731      ;
; -2.203 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; -0.500       ; 2.871      ; 0.731      ;
; 0.445  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.464  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.353      ;
; 0.470  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.359      ;
; 0.474  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.363      ;
; 0.609  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.498      ;
; 0.612  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.625  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.774  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.774  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.807  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.696      ;
; 0.810  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.699      ;
; 0.811  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.700      ;
; 0.811  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.812  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.701      ;
; 0.902  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.188      ;
; 0.957  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.846      ;
; 0.960  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.849      ;
; 0.961  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.850      ;
; 0.962  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.851      ;
; 0.972  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 1.014  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.088  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.977      ;
; 1.091  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.980      ;
; 1.092  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.981      ;
; 1.093  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 1.982      ;
; 1.111  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 2.000      ;
; 1.114  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 2.003      ;
; 1.115  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 2.004      ;
; 1.116  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.603      ; 2.005      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_clock[2]'                                                                                                                                                                    ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.445 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.911      ;
; 0.968 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 1.015 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.020 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.306      ;
; 1.400 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.686      ;
; 1.404 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.448 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.453 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.739      ;
; 1.453 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.739      ;
; 1.480 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.796      ;
; 1.528 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.814      ;
; 1.528 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.819      ;
; 1.560 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.846      ;
; 1.567 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.876      ;
; 1.608 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.894      ;
; 1.608 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.627 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.913      ;
; 1.640 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.926      ;
; 1.647 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.670 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.956      ;
; 1.688 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.974      ;
; 1.688 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.975      ;
; 1.707 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.993      ;
; 1.707 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.993      ;
; 1.720 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.006      ;
; 1.727 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.728 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.743 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.029      ;
; 1.750 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.036      ;
; 1.768 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.054      ;
; 1.787 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.073      ;
; 1.787 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.073      ;
; 1.800 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.086      ;
; 1.807 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.093      ;
; 1.823 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.109      ;
; 1.830 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.116      ;
; 1.848 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.134      ;
; 1.862 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.148      ;
; 1.867 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.153      ;
; 1.867 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.153      ;
; 1.880 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.166      ;
; 1.902 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.188      ;
; 1.903 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.189      ;
; 1.910 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.196      ;
; 1.942 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.228      ;
; 1.947 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.233      ;
; 1.947 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.233      ;
; 1.981 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.267      ;
; 1.982 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.268      ;
; 1.983 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.269      ;
; 1.990 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.276      ;
; 2.022 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.308      ;
; 2.027 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.313      ;
; 2.027 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.313      ;
; 2.054 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.340      ;
; 2.061 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.347      ;
; 2.062 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.348      ;
; 2.063 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.349      ;
; 2.102 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.388      ;
; 2.107 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.393      ;
; 2.107 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.393      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_clock[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 8.826 ; 8.826 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 6.055 ; 6.055 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.408 ; 7.408 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 6.892 ; 6.892 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 7.196 ; 7.196 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 6.224 ; 6.224 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 6.358 ; 6.358 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 7.561 ; 7.561 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 7.640 ; 7.640 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 8.826 ; 8.826 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 7.915 ; 7.915 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 7.120 ; 7.120 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 7.934 ; 7.934 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 7.001 ; 7.001 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 6.829 ; 6.829 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 7.275 ; 7.275 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 7.639 ; 7.639 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 2.624 ; 2.624 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 2.624 ; 2.624 ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -3.807 ; -3.807 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -4.447 ; -4.447 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -5.756 ; -5.756 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -4.166 ; -4.166 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -4.498 ; -4.498 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -3.988 ; -3.988 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -4.824 ; -4.824 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -4.895 ; -4.895 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -4.559 ; -4.559 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -3.807 ; -3.807 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -4.151 ; -4.151 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -4.210 ; -4.210 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -3.949 ; -3.949 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -4.210 ; -4.210 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -4.436 ; -4.436 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -4.467 ; -4.467 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -4.641 ; -4.641 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; -0.927 ; -0.927 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; -0.927 ; -0.927 ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 8.018  ; 8.018  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 18.444 ; 18.444 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 18.289 ; 18.289 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 18.412 ; 18.412 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 18.098 ; 18.098 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 18.097 ; 18.097 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 18.329 ; 18.329 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 18.442 ; 18.442 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 18.444 ; 18.444 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 19.200 ; 19.200 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 19.186 ; 19.186 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 19.156 ; 19.156 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 19.146 ; 19.146 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 19.163 ; 19.163 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 19.172 ; 19.172 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 19.196 ; 19.196 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 19.200 ; 19.200 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 19.209 ; 19.209 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 19.055 ; 19.055 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 18.840 ; 18.840 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 18.850 ; 18.850 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 18.881 ; 18.881 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 19.083 ; 19.083 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 19.183 ; 19.183 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 19.209 ; 19.209 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 22.059 ; 22.059 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 20.844 ; 20.844 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 21.358 ; 21.358 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 22.059 ; 22.059 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 21.330 ; 21.330 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 20.854 ; 20.854 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 21.242 ; 21.242 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 21.792 ; 21.792 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 17.938 ; 17.938 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 14.909 ; 14.909 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 16.302 ; 16.302 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 16.435 ; 16.435 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 17.169 ; 17.169 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 15.687 ; 15.687 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 16.599 ; 16.599 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 16.599 ; 16.599 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 17.125 ; 17.125 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 16.702 ; 16.702 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 16.870 ; 16.870 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 16.659 ; 16.659 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 16.722 ; 16.722 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 17.938 ; 17.938 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 16.669 ; 16.669 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 17.212 ; 17.212 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 13.239 ; 13.239 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 10.810 ; 10.810 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 10.091 ; 10.091 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 10.587 ; 10.587 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 9.600  ; 9.600  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 10.372 ; 10.372 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 10.270 ; 10.270 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 11.351 ; 11.351 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 10.670 ; 10.670 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 13.149 ; 13.149 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 12.721 ; 12.721 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 12.922 ; 12.922 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 13.239 ; 13.239 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 13.032 ; 13.032 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 11.936 ; 11.936 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 13.238 ; 13.238 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 12.553 ; 12.553 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 15.457 ; 15.457 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 14.939 ; 14.939 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 8.018  ; 8.018  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 10.165 ; 10.165 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 10.357 ; 10.357 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 10.480 ; 10.480 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 10.166 ; 10.166 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 10.165 ; 10.165 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 10.397 ; 10.397 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 10.510 ; 10.510 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 10.512 ; 10.512 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 9.885  ; 9.885  ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 9.925  ; 9.925  ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 9.895  ; 9.895  ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 9.885  ; 9.885  ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 9.902  ; 9.902  ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 9.911  ; 9.911  ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 9.935  ; 9.935  ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 9.939  ; 9.939  ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 10.470 ; 10.470 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 10.686 ; 10.686 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 10.470 ; 10.470 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 10.510 ; 10.510 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 10.514 ; 10.514 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 10.716 ; 10.716 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 10.811 ; 10.811 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 10.842 ; 10.842 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 9.814  ; 9.814  ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 10.176 ; 10.176 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 9.891  ; 9.891  ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 11.391 ; 11.391 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 9.863  ; 9.863  ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 10.185 ; 10.185 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 9.814  ; 9.814  ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 11.122 ; 11.122 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 7.138  ; 7.138  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 9.115  ; 9.115  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 9.181  ; 9.181  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 8.503  ; 8.503  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 7.908  ; 7.908  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 8.138  ; 8.138  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 9.353  ; 9.353  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 10.067 ; 10.067 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 9.912  ; 9.912  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 9.300  ; 9.300  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 9.712  ; 9.712  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 8.999  ; 8.999  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 7.976  ; 7.976  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 7.355  ; 7.355  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 7.754  ; 7.754  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 7.138  ; 7.138  ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 6.958  ; 6.958  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 7.639  ; 7.639  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 7.969  ; 7.969  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 8.023  ; 8.023  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 8.164  ; 8.164  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 8.403  ; 8.403  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 8.249  ; 8.249  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 8.841  ; 8.841  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 8.020  ; 8.020  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 8.228  ; 8.228  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 8.471  ; 8.471  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 7.190  ; 7.190  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 7.856  ; 7.856  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 8.237  ; 8.237  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 6.958  ; 6.958  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 7.772  ; 7.772  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 8.034  ; 8.034  ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 7.230  ; 7.230  ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 7.936  ; 7.936  ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------+
; Output Enable Times                                                             ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 14.999 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 15.344 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 15.354 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 15.082 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 15.092 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 15.666 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 15.664 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 15.937 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 15.682 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 15.284 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 15.284 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 14.999 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 15.287 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 15.307 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 15.009 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 15.287 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 15.282 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------+------------------+-------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 6.923 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 7.657 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.667 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 7.395 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 7.405 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 7.979 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 7.977 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 8.250 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 7.995 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 7.208 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 7.208 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 6.923 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 7.211 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 7.231 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 6.933 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 7.211 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 7.206 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Output Disable Times                                                                    ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 14.999    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 15.344    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 15.354    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 15.082    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 15.092    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 15.666    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 15.664    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 15.937    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 15.682    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 15.284    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 15.284    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 14.999    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 15.287    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 15.307    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 15.009    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 15.287    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 15.282    ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                            ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 6.923     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 7.657     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.667     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 7.395     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 7.405     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 7.979     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 7.977     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 8.250     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 7.995     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 7.208     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 7.208     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 6.923     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 7.211     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 7.231     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 6.933     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 7.211     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 7.206     ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-------------------------------------------+
; Fast Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; counter_clock[2] ; -3.443 ; -450.670      ;
; CLOCK_50         ; 0.491  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.730 ; -1.730        ;
; counter_clock[2] ; 0.215  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.380 ; -8.380        ;
; counter_clock[2] ; -0.500 ; -160.000      ;
+------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_clock[2]'                                                                                                                                                                       ;
+--------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -3.443 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.451      ;
; -3.442 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.450      ;
; -3.441 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 4.473      ;
; -3.439 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.447      ;
; -3.438 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.446      ;
; -3.437 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 4.469      ;
; -3.388 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.409      ;
; -3.384 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.392      ;
; -3.384 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.405      ;
; -3.383 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.016     ; 4.399      ;
; -3.383 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.391      ;
; -3.382 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 4.414      ;
; -3.379 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.016     ; 4.395      ;
; -3.359 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 4.386      ;
; -3.358 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 4.385      ;
; -3.355 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 4.382      ;
; -3.354 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 4.381      ;
; -3.349 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.377      ;
; -3.348 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.376      ;
; -3.345 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.373      ;
; -3.344 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.372      ;
; -3.342 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.363      ;
; -3.339 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~45  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.363      ;
; -3.339 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.363      ;
; -3.339 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.364      ;
; -3.338 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.359      ;
; -3.337 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.365      ;
; -3.336 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.364      ;
; -3.335 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.360      ;
; -3.335 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~45  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.359      ;
; -3.335 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.359      ;
; -3.335 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.360      ;
; -3.333 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.361      ;
; -3.332 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.360      ;
; -3.331 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.361      ;
; -3.331 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.356      ;
; -3.330 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~65  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.360      ;
; -3.329 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.350      ;
; -3.327 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.352      ;
; -3.327 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.351      ;
; -3.327 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.357      ;
; -3.326 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~65  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.356      ;
; -3.325 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.349      ;
; -3.324 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.016     ; 4.340      ;
; -3.323 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.353      ;
; -3.323 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.353      ;
; -3.323 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.348      ;
; -3.323 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.347      ;
; -3.322 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.330      ;
; -3.321 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.329      ;
; -3.321 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.345      ;
; -3.320 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 4.352      ;
; -3.319 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.349      ;
; -3.319 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.349      ;
; -3.317 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.338      ;
; -3.316 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~61  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.344      ;
; -3.313 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.334      ;
; -3.313 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.334      ;
; -3.312 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~61  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.340      ;
; -3.309 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.330      ;
; -3.307 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.328      ;
; -3.303 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.324      ;
; -3.300 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 4.327      ;
; -3.299 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 4.326      ;
; -3.290 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.318      ;
; -3.289 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.317      ;
; -3.285 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 4.317      ;
; -3.284 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.308      ;
; -3.283 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.307      ;
; -3.283 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.304      ;
; -3.281 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 4.313      ;
; -3.280 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~45  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.304      ;
; -3.280 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.304      ;
; -3.280 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.305      ;
; -3.280 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.304      ;
; -3.279 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.303      ;
; -3.278 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.306      ;
; -3.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.305      ;
; -3.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.305      ;
; -3.276 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.301      ;
; -3.273 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.301      ;
; -3.272 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.302      ;
; -3.271 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~34  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.295      ;
; -3.271 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~65  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.301      ;
; -3.270 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.298      ;
; -3.268 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 4.293      ;
; -3.268 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.292      ;
; -3.267 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.275      ;
; -3.267 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.288      ;
; -3.267 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~34  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.291      ;
; -3.266 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.024     ; 4.274      ;
; -3.266 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 4.290      ;
; -3.266 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.294      ;
; -3.265 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 4.297      ;
; -3.264 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.294      ;
; -3.264 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 4.294      ;
; -3.262 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.016     ; 4.278      ;
; -3.258 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.279      ;
; -3.257 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~61  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 4.285      ;
; -3.254 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.011     ; 4.275      ;
+--------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.491 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.541      ;
; 0.517 ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.515      ;
; 0.523 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.509      ;
; 0.539 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.827      ;
; 0.541 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.491      ;
; 0.549 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.817      ;
; 0.557 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.809      ;
; 0.558 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.808      ;
; 0.561 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.805      ;
; 0.567 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.799      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.798      ;
; 0.571 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.795      ;
; 0.587 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.445      ;
; 0.587 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.445      ;
; 0.615 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.751      ;
; 0.633 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.733      ;
; 0.634 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.732      ;
; 0.635 ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.397      ;
; 0.637 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.729      ;
; 0.644 ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.388      ;
; 0.663 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.703      ;
; 0.665 ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.681 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.685      ;
; 0.682 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.684      ;
; 0.685 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.334      ; 0.681      ;
; 0.766 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 0.601      ;
; 0.806 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 0.561      ;
; 0.811 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 0.556      ;
; 0.813 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 0.554      ;
; 2.110 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.500        ; 1.804      ; 0.367      ;
; 2.610 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 1.804      ; 0.367      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -1.730 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 1.804      ; 0.367      ;
; -1.230 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; -0.500       ; 1.804      ; 0.367      ;
; 0.067  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 0.554      ;
; 0.069  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 0.556      ;
; 0.074  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 0.561      ;
; 0.114  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 0.601      ;
; 0.195  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.681      ;
; 0.198  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.684      ;
; 0.199  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.685      ;
; 0.215  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.217  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.703      ;
; 0.236  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.243  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.729      ;
; 0.245  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.732      ;
; 0.247  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.733      ;
; 0.265  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.751      ;
; 0.293  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.309  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.795      ;
; 0.312  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.798      ;
; 0.313  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.799      ;
; 0.319  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.805      ;
; 0.322  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.808      ;
; 0.323  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.809      ;
; 0.331  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.817      ;
; 0.339  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.491      ;
; 0.341  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.334      ; 0.827      ;
; 0.357  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.363  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.389  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_clock[2]'                                                                                                                                                                    ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.355 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.493 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.528 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.721      ;
; 0.581 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.735      ;
; 0.589 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.750      ;
; 0.602 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.608 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.760      ;
; 0.616 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.618 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.770      ;
; 0.624 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.776      ;
; 0.633 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.785      ;
; 0.637 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.643 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.795      ;
; 0.651 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.659 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.820      ;
; 0.672 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.824      ;
; 0.678 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.830      ;
; 0.678 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.830      ;
; 0.686 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.838      ;
; 0.694 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.850      ;
; 0.703 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.855      ;
; 0.712 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.864      ;
; 0.713 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.865      ;
; 0.713 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.865      ;
; 0.729 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.885      ;
; 0.747 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.899      ;
; 0.748 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.900      ;
; 0.764 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.916      ;
; 0.766 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.918      ;
; 0.767 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.920      ;
; 0.782 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.934      ;
; 0.783 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.935      ;
; 0.787 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 0.940      ;
; 0.797 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.949      ;
; 0.801 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.953      ;
; 0.802 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.955      ;
; 0.817 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.969      ;
; 0.818 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.970      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_clock[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 3.750 ; 3.750 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 2.679 ; 2.679 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 3.177 ; 3.177 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 3.008 ; 3.008 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 3.109 ; 3.109 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 2.750 ; 2.750 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 2.799 ; 2.799 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 3.238 ; 3.238 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 3.291 ; 3.291 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 3.750 ; 3.750 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 3.335 ; 3.335 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 3.112 ; 3.112 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 3.336 ; 3.336 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 3.015 ; 3.015 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 2.942 ; 2.942 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 3.094 ; 3.094 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 3.261 ; 3.261 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.699 ; 0.699 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.699 ; 0.699 ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -1.766 ; -1.766 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -2.005 ; -2.005 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -2.510 ; -2.510 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -1.907 ; -1.907 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -2.023 ; -2.023 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -1.865 ; -1.865 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -2.149 ; -2.149 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -2.189 ; -2.189 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -2.059 ; -2.059 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -1.766 ; -1.766 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -1.885 ; -1.885 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -1.926 ; -1.926 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -1.807 ; -1.807 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -1.929 ; -1.929 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -1.994 ; -1.994 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -2.002 ; -2.002 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -2.066 ; -2.066 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.064  ; 0.064  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.064  ; 0.064  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.201 ; 4.201 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 7.916 ; 7.916 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 7.826 ; 7.826 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 7.896 ; 7.896 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 7.782 ; 7.782 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 7.782 ; 7.782 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 7.867 ; 7.867 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 7.915 ; 7.915 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 7.916 ; 7.916 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 8.269 ; 8.269 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 8.256 ; 8.256 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 8.224 ; 8.224 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 8.217 ; 8.217 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 8.231 ; 8.231 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 8.242 ; 8.242 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 8.266 ; 8.266 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 8.269 ; 8.269 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 8.312 ; 8.312 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 8.231 ; 8.231 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 8.158 ; 8.158 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 8.200 ; 8.200 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 8.195 ; 8.195 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 8.255 ; 8.255 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 8.292 ; 8.292 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 8.312 ; 8.312 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 9.442 ; 9.442 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 8.980 ; 8.980 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 9.172 ; 9.172 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 9.442 ; 9.442 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 9.118 ; 9.118 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 8.929 ; 8.929 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 9.148 ; 9.148 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 9.369 ; 9.369 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 7.814 ; 7.814 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 6.622 ; 6.622 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 7.142 ; 7.142 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 7.146 ; 7.146 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 7.444 ; 7.444 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 6.884 ; 6.884 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 7.247 ; 7.247 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 7.292 ; 7.292 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 7.510 ; 7.510 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 7.323 ; 7.323 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 7.412 ; 7.412 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 7.319 ; 7.319 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 7.331 ; 7.331 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 7.814 ; 7.814 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 7.306 ; 7.306 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 7.547 ; 7.547 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 6.034 ; 6.034 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 5.120 ; 5.120 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.863 ; 4.863 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 5.052 ; 5.052 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.698 ; 4.698 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.951 ; 4.951 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.914 ; 4.914 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 5.335 ; 5.335 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 5.082 ; 5.082 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 6.016 ; 6.016 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 5.823 ; 5.823 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 5.879 ; 5.879 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 5.989 ; 5.989 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 5.986 ; 5.986 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 5.526 ; 5.526 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 6.034 ; 6.034 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 5.709 ; 5.709 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 6.747 ; 6.747 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 6.561 ; 6.561 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.201 ; 4.201 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 4.891 ; 4.891 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 4.935 ; 4.935 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 5.005 ; 5.005 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 4.891 ; 4.891 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 4.891 ; 4.891 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 4.976 ; 4.976 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 5.024 ; 5.024 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 5.025 ; 5.025 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 4.816 ; 4.816 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 4.855 ; 4.855 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 4.823 ; 4.823 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 4.816 ; 4.816 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 4.830 ; 4.830 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 4.841 ; 4.841 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 4.865 ; 4.865 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 4.868 ; 4.868 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 5.007 ; 5.007 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 5.077 ; 5.077 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 5.007 ; 5.007 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 5.047 ; 5.047 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 5.049 ; 5.049 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 5.105 ; 5.105 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 5.138 ; 5.138 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 5.166 ; 5.166 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 4.810 ; 4.810 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 4.976 ; 4.976 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 4.869 ; 4.869 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 5.434 ; 5.434 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 4.810 ; 4.810 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 4.921 ; 4.921 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 4.841 ; 4.841 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 5.362 ; 5.362 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 3.766 ; 3.766 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 4.503 ; 4.503 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 4.526 ; 4.526 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 4.255 ; 4.255 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 4.043 ; 4.043 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 4.153 ; 4.153 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 4.616 ; 4.616 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 4.833 ; 4.833 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 4.853 ; 4.853 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 4.569 ; 4.569 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 4.746 ; 4.746 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 4.452 ; 4.452 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 4.046 ; 4.046 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 3.829 ; 3.829 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 3.968 ; 3.968 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 3.766 ; 3.766 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 3.675 ; 3.675 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 3.971 ; 3.971 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.061 ; 4.061 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 4.125 ; 4.125 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.184 ; 4.184 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.249 ; 4.249 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.172 ; 4.172 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 4.380 ; 4.380 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 4.124 ; 4.124 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 4.179 ; 4.179 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 4.242 ; 4.242 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 3.746 ; 3.746 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 4.056 ; 4.056 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 4.181 ; 4.181 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 3.675 ; 3.675 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 3.985 ; 3.985 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 4.075 ; 4.075 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 3.777 ; 3.777 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 4.033 ; 4.033 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------+------------------+-------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 6.583 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 6.751 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 6.761 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 6.657 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 6.667 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 6.879 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 6.876 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 6.979 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 6.892 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 6.694 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 6.694 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 6.583 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 6.692 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 6.712 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 6.593 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 6.695 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 6.690 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------+------------------+-------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 3.666 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 3.936 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 3.946 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 3.842 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 3.852 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 4.064 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 4.061 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 4.164 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 4.077 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 3.777 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 3.777 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 3.666 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 3.775 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 3.795 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 3.676 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 3.778 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 3.773 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Output Disable Times                                                                    ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 6.583     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 6.751     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 6.761     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 6.657     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 6.667     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 6.879     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 6.876     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 6.979     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 6.892     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 6.694     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 6.694     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 6.583     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 6.692     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 6.712     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 6.593     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 6.695     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 6.690     ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                            ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 3.666     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 3.936     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 3.946     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 3.842     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 3.852     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 4.064     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 4.061     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 4.164     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 4.077     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 3.777     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 3.777     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 3.666     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 3.775     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 3.795     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 3.676     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 3.778     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 3.773     ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Clock             ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -10.728   ; -2.703 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50         ; -0.364    ; -2.703 ; N/A      ; N/A     ; -1.631              ;
;  counter_clock[2] ; -10.728   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS   ; -1463.7   ; -2.703 ; 0.0      ; 0.0     ; -205.705            ;
;  CLOCK_50         ; -1.668    ; -2.703 ; N/A      ; N/A     ; -10.185             ;
;  counter_clock[2] ; -1462.032 ; 0.000  ; N/A      ; N/A     ; -195.520            ;
+-------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 8.826 ; 8.826 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 6.055 ; 6.055 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.408 ; 7.408 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 6.892 ; 6.892 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 7.196 ; 7.196 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 6.224 ; 6.224 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 6.358 ; 6.358 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 7.561 ; 7.561 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 7.640 ; 7.640 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 8.826 ; 8.826 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 7.915 ; 7.915 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 7.120 ; 7.120 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 7.934 ; 7.934 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 7.001 ; 7.001 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 6.829 ; 6.829 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 7.275 ; 7.275 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 7.639 ; 7.639 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 2.624 ; 2.624 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 2.624 ; 2.624 ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -1.766 ; -1.766 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -2.005 ; -2.005 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -2.510 ; -2.510 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -1.907 ; -1.907 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -2.023 ; -2.023 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -1.865 ; -1.865 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -2.149 ; -2.149 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -2.189 ; -2.189 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -2.059 ; -2.059 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -1.766 ; -1.766 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -1.885 ; -1.885 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -1.926 ; -1.926 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -1.807 ; -1.807 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -1.929 ; -1.929 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -1.994 ; -1.994 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -2.002 ; -2.002 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -2.066 ; -2.066 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.064  ; 0.064  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.064  ; 0.064  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 8.018  ; 8.018  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 18.444 ; 18.444 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 18.289 ; 18.289 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 18.412 ; 18.412 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 18.098 ; 18.098 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 18.097 ; 18.097 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 18.329 ; 18.329 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 18.442 ; 18.442 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 18.444 ; 18.444 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 19.200 ; 19.200 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 19.186 ; 19.186 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 19.156 ; 19.156 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 19.146 ; 19.146 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 19.163 ; 19.163 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 19.172 ; 19.172 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 19.196 ; 19.196 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 19.200 ; 19.200 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 19.209 ; 19.209 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 19.055 ; 19.055 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 18.840 ; 18.840 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 18.850 ; 18.850 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 18.881 ; 18.881 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 19.083 ; 19.083 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 19.183 ; 19.183 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 19.209 ; 19.209 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 22.059 ; 22.059 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 20.844 ; 20.844 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 21.358 ; 21.358 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 22.059 ; 22.059 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 21.330 ; 21.330 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 20.854 ; 20.854 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 21.242 ; 21.242 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 21.792 ; 21.792 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 17.938 ; 17.938 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 14.909 ; 14.909 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 16.302 ; 16.302 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 16.435 ; 16.435 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 17.169 ; 17.169 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 15.687 ; 15.687 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 16.599 ; 16.599 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 16.599 ; 16.599 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 17.125 ; 17.125 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 16.702 ; 16.702 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 16.870 ; 16.870 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 16.659 ; 16.659 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 16.722 ; 16.722 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 17.938 ; 17.938 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 16.669 ; 16.669 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 17.212 ; 17.212 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 13.239 ; 13.239 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 10.810 ; 10.810 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 10.091 ; 10.091 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 10.587 ; 10.587 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 9.600  ; 9.600  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 10.372 ; 10.372 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 10.270 ; 10.270 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 11.351 ; 11.351 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 10.670 ; 10.670 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 13.149 ; 13.149 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 12.721 ; 12.721 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 12.922 ; 12.922 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 13.239 ; 13.239 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 13.032 ; 13.032 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 11.936 ; 11.936 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 13.238 ; 13.238 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 12.553 ; 12.553 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 15.457 ; 15.457 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 14.939 ; 14.939 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.201 ; 4.201 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 4.891 ; 4.891 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 4.935 ; 4.935 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 5.005 ; 5.005 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 4.891 ; 4.891 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 4.891 ; 4.891 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 4.976 ; 4.976 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 5.024 ; 5.024 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 5.025 ; 5.025 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 4.816 ; 4.816 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 4.855 ; 4.855 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 4.823 ; 4.823 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 4.816 ; 4.816 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 4.830 ; 4.830 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 4.841 ; 4.841 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 4.865 ; 4.865 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 4.868 ; 4.868 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 5.007 ; 5.007 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 5.077 ; 5.077 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 5.007 ; 5.007 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 5.047 ; 5.047 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 5.049 ; 5.049 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 5.105 ; 5.105 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 5.138 ; 5.138 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 5.166 ; 5.166 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 4.810 ; 4.810 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 4.976 ; 4.976 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 4.869 ; 4.869 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 5.434 ; 5.434 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 4.810 ; 4.810 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 4.921 ; 4.921 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 4.841 ; 4.841 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 5.362 ; 5.362 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 3.766 ; 3.766 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 4.503 ; 4.503 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 4.526 ; 4.526 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 4.255 ; 4.255 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 4.043 ; 4.043 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 4.153 ; 4.153 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 4.616 ; 4.616 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 4.833 ; 4.833 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 4.853 ; 4.853 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 4.569 ; 4.569 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 4.746 ; 4.746 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 4.452 ; 4.452 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 4.046 ; 4.046 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 3.829 ; 3.829 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 3.968 ; 3.968 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 3.766 ; 3.766 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 3.675 ; 3.675 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 3.971 ; 3.971 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.061 ; 4.061 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 4.125 ; 4.125 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.184 ; 4.184 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.249 ; 4.249 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.172 ; 4.172 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 4.380 ; 4.380 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 4.124 ; 4.124 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 4.179 ; 4.179 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 4.242 ; 4.242 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 3.746 ; 3.746 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 4.056 ; 4.056 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 4.181 ; 4.181 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 3.675 ; 3.675 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 3.985 ; 3.985 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 4.075 ; 4.075 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 3.777 ; 3.777 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 4.033 ; 4.033 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLOCK_50         ; CLOCK_50         ; 11       ; 0        ; 0        ; 0        ;
; counter_clock[2] ; CLOCK_50         ; 21       ; 1        ; 0        ; 0        ;
; counter_clock[2] ; counter_clock[2] ; 93946    ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLOCK_50         ; CLOCK_50         ; 11       ; 0        ; 0        ; 0        ;
; counter_clock[2] ; CLOCK_50         ; 21       ; 1        ; 0        ; 0        ;
; counter_clock[2] ; counter_clock[2] ; 93946    ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 383   ; 383  ;
; Unconstrained Output Ports      ; 62    ; 62   ;
; Unconstrained Output Port Paths ; 4515  ; 4515 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 21 23:58:25 2023
Info: Command: quartus_sta proc -c ProcesadorBase
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorBase.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_clock[2] counter_clock[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.728
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.728     -1462.032 counter_clock[2] 
    Info (332119):    -0.364        -1.668 CLOCK_50 
Info (332146): Worst-case hold slack is -2.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.703        -2.703 CLOCK_50 
    Info (332119):     0.445         0.000 counter_clock[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -10.185 CLOCK_50 
    Info (332119):    -0.611      -195.520 counter_clock[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.443
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.443      -450.670 counter_clock[2] 
    Info (332119):     0.491         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -1.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.730        -1.730 CLOCK_50 
    Info (332119):     0.215         0.000 counter_clock[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -8.380 CLOCK_50 
    Info (332119):    -0.500      -160.000 counter_clock[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4560 megabytes
    Info: Processing ended: Tue Mar 21 23:58:26 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


