module synchro(clk,in_d,en,out_d,clr);
	input clk;
	input in_d;
	input en;
	input clr;
	output reg out_d;
	always@(posedge clk)
	begin
		if(en && clr==0)
			out_d<=in_d;
		else if(en &&clr==1)
			out_d=0;
		else
			out_d<=out_d;
	end	
endmodule
