# Пример просто тесбенча на языку SystemVerilog

Для запуска симуляции в ModelSim:
  1. Запустите ModelSim
  2. В консоли ModelSim переместитесь в это папку:
     # cd <путь_до_папки>
  3. Выполните:
     # do make_sim.do
  4. Если временные диаграммы не появились, откройте окно Wave:
     View -> Wave
