## 组合逻辑电路的分析
流程：
1. 通过逻辑图写出逻辑表达式
2. 化简逻辑表达式
3. 写出逻辑状态表
4. 分析逻辑功能

## 组合逻辑电路的设计
流程：
1. 通过已知的逻即要求分清信号与输出
2. 列出逻辑状态表
3. 写逻辑表达式
4. 运用逻辑代数化简或变换
5. 画逻辑图

因为一般电路中使用与非门较多，但逻辑状态表得到的是或门，可以通过取两次反得到与非门表达式
$$
Y=AB+CD=\overline {\overline{AB+CD}}=\overline{\overline{AB}\ \overline{CD}}
$$
即AB与CD的与非结果再取与非。
## 常见的组合逻辑电路
1. 加法器
    1. 半加器
    2. 全加器
2. 数字比较器
3. 编码器