vendor_name = ModelSim
source_file = 1, allu.vhd
source_file = 1, mux.vhd
source_file = 1, multiplexor.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/memoriaRam.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/programCounter.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/registerFichero.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/memoriaInstrucciones.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/unidadControl.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/controlAllu.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/allu.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/mips.vhd
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/Componentes/Waveform.vwf
source_file = 1, D:/Universidad/Arquitectura de computadora/procesador01/Componente-Procesador-Monociclo/Componente-Procesador-Monociclo/db/procesadorMono.cbx.xml
source_file = 1, d:/quartus/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, d:/quartus/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, d:/quartus/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, d:/quartus/quartus/libraries/vhdl/ieee/timing_p.vhd
design_name = mips
instance = comp, \Clock~I , Clock, mips, 1
