Fitter report for my_jtd
Tue Mar 08 16:24:44 2022
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Tue Mar 08 16:24:44 2022           ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                   ; my_jtd                                          ;
; Top-level Entity Name           ; my_jtd                                          ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 4,638 / 32,070 ( 14 % )                         ;
; Total registers                 ; 4171                                            ;
; Total pins                      ; 186 / 457 ( 41 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                           ;
; Total RAM Blocks                ; 0 / 397 ( 0 % )                                 ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                             ; On                  ; On                                    ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.4%      ;
;     Processor 3            ;   4.2%      ;
;     Processor 4            ;   4.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                             ;
+----------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                       ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+----------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; pka_1or2m_gck~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+----------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; G1         ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; G2         ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; R1         ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; R2         ; PIN_Y19       ; QSF Assignment ;
; Location ;                ;              ; Y1         ; PIN_V16       ; QSF Assignment ;
; Location ;                ;              ; Y2         ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; a200       ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; a201       ; PIN_AD26      ; QSF Assignment ;
; Location ;                ;              ; a250       ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; a251       ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; a50        ; PIN_AE26      ; QSF Assignment ;
; Location ;                ;              ; a51        ; PIN_AJ29      ; QSF Assignment ;
; Location ;                ;              ; b200       ; PIN_AE29      ; QSF Assignment ;
; Location ;                ;              ; b201       ; PIN_AC27      ; QSF Assignment ;
; Location ;                ;              ; b250       ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; b251       ; PIN_AA28      ; QSF Assignment ;
; Location ;                ;              ; b50        ; PIN_AE27      ; QSF Assignment ;
; Location ;                ;              ; b51        ; PIN_AH29      ; QSF Assignment ;
; Location ;                ;              ; c200       ; PIN_AD29      ; QSF Assignment ;
; Location ;                ;              ; c201       ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; c250       ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; c251       ; PIN_Y27       ; QSF Assignment ;
; Location ;                ;              ; c50        ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; c51        ; PIN_AH30      ; QSF Assignment ;
; Location ;                ;              ; clk        ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; d200       ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; d201       ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; d250       ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; d251       ; PIN_AB27      ; QSF Assignment ;
; Location ;                ;              ; d50        ; PIN_AG27      ; QSF Assignment ;
; Location ;                ;              ; d51        ; PIN_AG30      ; QSF Assignment ;
; Location ;                ;              ; e200       ; PIN_AD30      ; QSF Assignment ;
; Location ;                ;              ; e201       ; PIN_AB28      ; QSF Assignment ;
; Location ;                ;              ; e250       ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; e251       ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; e50        ; PIN_AF28      ; QSF Assignment ;
; Location ;                ;              ; e51        ; PIN_AF29      ; QSF Assignment ;
; Location ;                ;              ; f200       ; PIN_AC29      ; QSF Assignment ;
; Location ;                ;              ; f201       ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; f250       ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; f251       ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; f50        ; PIN_AG28      ; QSF Assignment ;
; Location ;                ;              ; f51        ; PIN_AF30      ; QSF Assignment ;
; Location ;                ;              ; g200       ; PIN_AC30      ; QSF Assignment ;
; Location ;                ;              ; g201       ; PIN_AB22      ; QSF Assignment ;
; Location ;                ;              ; g250       ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; g251       ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; g50        ; PIN_AH28      ; QSF Assignment ;
; Location ;                ;              ; g51        ; PIN_AD27      ; QSF Assignment ;
; Location ;                ;              ; rst        ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; sen1       ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; sen2       ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; ys         ; PIN_AF10      ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12035 ) ; 0.00 % ( 0 / 12035 )       ; 0.00 % ( 0 / 12035 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12035 ) ; 0.00 % ( 0 / 12035 )       ; 0.00 % ( 0 / 12035 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12035 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HP/Desktop/bluetooth/test_fsm/output_files/my_jtd.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,638 / 32,070        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 4,638                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,005 / 32,070        ; 16 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,059                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,919                 ;       ;
;         [c] ALMs used for registers                         ; 27                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 746 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 379 / 32,070          ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 341                   ;       ;
;         [c] Due to LAB input limits                         ; 38                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,107 / 3,207         ; 35 %  ;
;     -- Logic LABs                                           ; 1,107                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 7,459                 ;       ;
;     -- 7 input functions                                    ; 2                     ;       ;
;     -- 6 input functions                                    ; 2,826                 ;       ;
;     -- 5 input functions                                    ; 318                   ;       ;
;     -- 4 input functions                                    ; 4,110                 ;       ;
;     -- <=3 input functions                                  ; 203                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 7                     ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,171                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,171 / 64,140        ; 7 %   ;
;         -- Secondary logic registers                        ; 0 / 64,140            ; 0 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,171                 ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 186 / 457             ; 41 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 397               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,065,280         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 8.5% / 8.4% / 8.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 40.1% / 39.1% / 43.3% ;       ;
; Maximum fan-out                                             ; 4258                  ;       ;
; Highest non-global fan-out                                  ; 4258                  ;       ;
; Total fan-out                                               ; 56539                 ;       ;
; Average fan-out                                             ; 4.70                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4638 / 32070 ( 14 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4638                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5005 / 32070 ( 16 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2059                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2919                  ; 0                              ;
;         [c] ALMs used for registers                         ; 27                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 746 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 379 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 341                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 38                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1107 / 3207 ( 35 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1107                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 7459                  ; 0                              ;
;     -- 7 input functions                                    ; 2                     ; 0                              ;
;     -- 6 input functions                                    ; 2826                  ; 0                              ;
;     -- 5 input functions                                    ; 318                   ; 0                              ;
;     -- 4 input functions                                    ; 4110                  ; 0                              ;
;     -- <=3 input functions                                  ; 203                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 7                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 4171 / 64140 ( 7 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 64140 ( 0 % )     ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 4171                  ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 186                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 32                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 32                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 56539                 ; 0                              ;
;     -- Registered Connections                               ; 8446                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 64                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 153                   ; 0                              ;
;     -- Output Ports                                         ; 1                     ; 0                              ;
;     -- Bidir Ports                                          ; 32                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; BLE_ACC_ADDR[0]     ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[10]    ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[11]    ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[12]    ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[13]    ; G15   ; 8A       ; 40           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[14]    ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[15]    ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[16]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[17]    ; Y19   ; 4A       ; 84           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[18]    ; AG8   ; 3A       ; 8            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[19]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[1]     ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[20]    ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[21]    ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[22]    ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[23]    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[24]    ; AH28  ; 5A       ; 89           ; 4            ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[25]    ; V17   ; 4A       ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[26]    ; B12   ; 8A       ; 38           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[27]    ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[28]    ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[29]    ; AC25  ; 5A       ; 89           ; 4            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[2]     ; A13   ; 8A       ; 40           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[30]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[31]    ; AF15  ; 3B       ; 32           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[3]     ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[4]     ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[5]     ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[6]     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[7]     ; AK2   ; 3B       ; 20           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[8]     ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ACC_ADDR[9]     ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[0]   ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[10]  ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[11]  ; AC22  ; 4A       ; 86           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[12]  ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[13]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[14]  ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[15]  ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[1]   ; AB15  ; 3B       ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[2]   ; AH23  ; 4A       ; 70           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[3]   ; AH2   ; 3A       ; 10           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[4]   ; C7    ; 8A       ; 32           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[5]   ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[6]   ; AK29  ; 4A       ; 82           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[7]   ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[8]   ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_HEADER[9]   ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_ADV_STATE       ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CI[0]           ; Y21   ; 5A       ; 89           ; 6            ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CI[1]           ; W15   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[0]     ; AH13  ; 3B       ; 30           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[10]    ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[11]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[12]    ; E1    ; 8A       ; 6            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[13]    ; Y23   ; 5A       ; 89           ; 13           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[14]    ; AG1   ; 3A       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[15]    ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[16]    ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[17]    ; AB23  ; 5A       ; 89           ; 9            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[18]    ; D10   ; 8A       ; 34           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[19]    ; AG3   ; 3A       ; 6            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[1]     ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[20]    ; F6    ; 8A       ; 2            ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[21]    ; AG28  ; 5A       ; 89           ; 13           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[22]    ; AG6   ; 3A       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[23]    ; D11   ; 8A       ; 34           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[2]     ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[3]     ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[4]     ; B3    ; 8A       ; 14           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[5]     ; AF13  ; 3B       ; 22           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[6]     ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[7]     ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[8]     ; C2    ; 8A       ; 12           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_CRC_INIT[9]     ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[0]  ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[10] ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[11] ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[12] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[13] ; H14   ; 8A       ; 28           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[14] ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[15] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[1]  ; E9    ; 8A       ; 30           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[2]  ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[3]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[4]  ; AG12  ; 3B       ; 26           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[5]  ; AD27  ; 5A       ; 89           ; 8            ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[6]  ; W19   ; 4A       ; 80           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[7]  ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[8]  ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_DATA_HEADER[9]  ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TERM1[0]        ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TERM1[1]        ; AH29  ; 5A       ; 89           ; 6            ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TERM1[2]        ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TERM2[0]        ; C13   ; 8A       ; 38           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TERM2[1]        ; AB26  ; 5A       ; 89           ; 9            ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TERM2[2]        ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TX_RX_EN        ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TYPE[0]         ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TYPE[1]         ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_TYPE[2]         ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_WHITEN_INIT[0]  ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_WHITEN_INIT[1]  ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_WHITEN_INIT[2]  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_WHITEN_INIT[3]  ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_WHITEN_INIT[4]  ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_WHITEN_INIT[5]  ; A8    ; 8A       ; 34           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BLE_WHITEN_INIT[6]  ; AA13  ; 3B       ; 20           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[0]         ; AG15  ; 3B       ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[10]        ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[11]        ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[12]        ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[13]        ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[14]        ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[15]        ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[16]        ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[17]        ; C12   ; 8A       ; 36           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[18]        ; W20   ; 5A       ; 89           ; 6            ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[19]        ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[1]         ; A11   ; 8A       ; 38           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[20]        ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[21]        ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[22]        ; AG27  ; 5A       ; 89           ; 4            ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[23]        ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[24]        ; AG13  ; 3B       ; 26           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[25]        ; W17   ; 4A       ; 60           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[26]        ; AH15  ; 3B       ; 38           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[27]        ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[28]        ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[29]        ; H15   ; 8A       ; 40           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[2]         ; V18   ; 4A       ; 80           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[30]        ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[31]        ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[3]         ; AF28  ; 5A       ; 89           ; 13           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[4]         ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[5]         ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[6]         ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[7]         ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[8]         ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Preamble[9]         ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pka_1or2m_gck       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 4171                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_a1[0]           ; AD14  ; 3B       ; 24           ; 0            ; 0            ; 494                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_a1[1]           ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 494                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_a1[2]           ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 485                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_a1[3]           ; AE27  ; 5A       ; 89           ; 11           ; 77           ; 485                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_a1[4]           ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 558                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_a1[5]           ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 558                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_a1[6]           ; AC14  ; 3B       ; 28           ; 0            ; 17           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_cs1             ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_oe1             ; AB13  ; 3B       ; 20           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_we1             ; AH14  ; 3B       ; 30           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst_n               ; W16   ; 4A       ; 52           ; 0            ; 17           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; start_flag          ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; r_fsm_data ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------+
; ram_d1[0]  ; AK12  ; 3B       ; 36           ; 0            ; 34           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[10] ; AH12  ; 3B       ; 38           ; 0            ; 34           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[11] ; W24   ; 5A       ; 89           ; 15           ; 20           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[12] ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[13] ; AG7   ; 3A       ; 10           ; 0            ; 91           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[14] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[15] ; AH5   ; 3A       ; 14           ; 0            ; 51           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[16] ; V16   ; 4A       ; 52           ; 0            ; 0            ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[17] ; V25   ; 5B       ; 89           ; 20           ; 60           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[18] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[19] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[1]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[20] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[21] ; V23   ; 5A       ; 89           ; 15           ; 3            ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[22] ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[23] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[24] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[25] ; AK13  ; 3B       ; 36           ; 0            ; 51           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[26] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[27] ; W22   ; 5A       ; 89           ; 8            ; 20           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[28] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[29] ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[2]  ; AH3   ; 3A       ; 16           ; 0            ; 51           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[30] ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[31] ; AG2   ; 3A       ; 16           ; 0            ; 34           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[3]  ; AE13  ; 3B       ; 22           ; 0            ; 0            ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[4]  ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[5]  ; AF11  ; 3B       ; 18           ; 0            ; 40           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[6]  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[7]  ; AE26  ; 5A       ; 89           ; 8            ; 37           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[8]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
; ram_d1[9]  ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 128                   ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; my_ram:u2|d1~32 (inverted) ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 14 / 32 ( 44 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 41 / 48 ( 85 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 77 / 80 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 21 / 32 ( 66 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 21 / 80 ( 26 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 489        ; 8A             ; BLE_CRC_INIT[9]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; BLE_WHITEN_INIT[5]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 463        ; 8A             ; Preamble[1]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; BLE_ACC_ADDR[2]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 382        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; BLE_WHITEN_INIT[6]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; ram_d1[29]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; Preamble[6]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; BLE_ACC_ADDR[27]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; BLE_DATA_HEADER[7]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; BLE_ACC_ADDR[9]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; Preamble[27]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; BLE_CRC_INIT[16]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; ram_d1[4]              ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; ram_oe1                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; BLE_ADV_HEADER[1]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; Preamble[13]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; BLE_CRC_INIT[6]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; BLE_CRC_INIT[17]       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; BLE_TERM2[1]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; BLE_CRC_INIT[2]        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB29     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; BLE_WHITEN_INIT[3]     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; BLE_CRC_INIT[1]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; ram_a1[6]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; BLE_ACC_ADDR[14]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; BLE_ADV_HEADER[8]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; BLE_ADV_HEADER[11]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; BLE_ACC_ADDR[29]       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC26     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; BLE_WHITEN_INIT[1]     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; ram_d1[14]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; ram_d1[28]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; BLE_WHITEN_INIT[4]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; BLE_ACC_ADDR[19]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; ram_d1[23]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; ram_a1[0]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; BLE_TYPE[0]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; BLE_ADV_HEADER[5]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; BLE_ACC_ADDR[0]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; BLE_DATA_HEADER[0]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; BLE_DATA_HEADER[12]    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; BLE_DATA_HEADER[5]     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; ram_d1[19]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; ram_d1[26]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; ram_d1[3]              ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; ram_d1[9]              ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; ram_d1[30]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; BLE_ACC_ADDR[8]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; Preamble[10]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; Preamble[9]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; BLE_ACC_ADDR[12]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; BLE_ACC_ADDR[20]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; ram_d1[7]              ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; ram_a1[3]              ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; ram_d1[20]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; BLE_WHITEN_INIT[0]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; ram_d1[5]              ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; BLE_CRC_INIT[5]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; BLE_ACC_ADDR[31]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; BLE_CRC_INIT[3]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; ram_d1[22]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; BLE_TERM1[2]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; BLE_ADV_HEADER[7]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; BLE_ACC_ADDR[11]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; BLE_ADV_HEADER[15]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; BLE_ADV_HEADER[0]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; BLE_CRC_INIT[10]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; BLE_CRC_INIT[15]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF27     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; Preamble[3]            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; BLE_CRC_INIT[14]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; ram_d1[31]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; BLE_CRC_INIT[19]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; BLE_CRC_INIT[22]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; ram_d1[13]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; BLE_ACC_ADDR[18]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; Preamble[28]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; BLE_DATA_HEADER[4]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; Preamble[24]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; Preamble[0]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; BLE_DATA_HEADER[10]    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; BLE_DATA_HEADER[11]    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; Preamble[30]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; BLE_TX_RX_EN           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; Preamble[19]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; BLE_ACC_ADDR[22]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; BLE_TYPE[2]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; BLE_ADV_HEADER[9]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; Preamble[11]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; Preamble[22]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; BLE_CRC_INIT[21]       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; ram_d1[18]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; BLE_ADV_HEADER[3]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; ram_d1[2]              ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; ram_d1[15]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; BLE_DATA_HEADER[15]    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; Preamble[4]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; ram_d1[10]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; BLE_CRC_INIT[0]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; ram_we1                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; Preamble[26]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; BLE_ADV_HEADER[10]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; BLE_ACC_ADDR[28]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; BLE_DATA_HEADER[14]    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; BLE_ACC_ADDR[30]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; BLE_TERM1[0]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; BLE_ADV_HEADER[2]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; Preamble[7]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; BLE_DATA_HEADER[2]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; BLE_ACC_ADDR[24]       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; BLE_TERM1[1]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; ram_d1[24]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; ram_a1[4]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; BLE_ACC_ADDR[3]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; BLE_ACC_ADDR[1]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; ram_cs1                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; BLE_TERM2[2]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; BLE_ACC_ADDR[5]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; Preamble[16]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; BLE_TYPE[1]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; ram_a1[2]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; r_fsm_data             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; Preamble[31]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; Preamble[23]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; start_flag             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; Preamble[8]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; BLE_ACC_ADDR[16]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; BLE_ADV_STATE          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; Preamble[15]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; BLE_ADV_HEADER[12]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; BLE_ACC_ADDR[21]       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; BLE_ACC_ADDR[7]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; Preamble[21]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; ram_a1[5]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; ram_a1[1]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; BLE_DATA_HEADER[3]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; BLE_ADV_HEADER[13]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; ram_d1[1]              ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; ram_d1[0]              ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; ram_d1[25]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; ram_d1[8]              ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; BLE_ACC_ADDR[4]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; Preamble[20]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; BLE_ADV_HEADER[14]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; BLE_ACC_ADDR[6]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; BLE_ACC_ADDR[10]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; Preamble[14]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; BLE_DATA_HEADER[9]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; BLE_DATA_HEADER[8]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; BLE_ACC_ADDR[23]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; Preamble[5]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; BLE_ADV_HEADER[6]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B3       ; 513        ; 8A             ; BLE_CRC_INIT[4]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 464        ; 8A             ; BLE_ACC_ADDR[26]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 381        ; 7A             ; ^HPS_TDI               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; BLE_CRC_INIT[8]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; BLE_ADV_HEADER[4]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; Preamble[17]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; BLE_TERM2[0]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 472        ; 8A             ; BLE_CRC_INIT[18]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; BLE_CRC_INIT[23]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D23      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0              ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ; 527        ; 8A             ; BLE_CRC_INIT[12]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; BLE_CRC_INIT[7]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 478        ; 8A             ; BLE_DATA_HEADER[1]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E20      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; BLE_CRC_INIT[20]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 468        ; 8A             ; BLE_CRC_INIT[11]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;                ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; BLE_ACC_ADDR[13]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 482        ; 8A             ; BLE_DATA_HEADER[13]    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; Preamble[29]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; BLE_WHITEN_INIT[2]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P23      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T22      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U21      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; ram_d1[16]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; BLE_ACC_ADDR[25]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; Preamble[2]            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; ram_d1[21]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; ram_d1[17]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; BLE_CI[1]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; rst_n                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; Preamble[25]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; BLE_DATA_HEADER[6]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; Preamble[18]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W22      ; 223        ; 5A             ; ram_d1[27]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; ram_d1[11]             ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; ram_d1[12]             ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; Preamble[12]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; BLE_ACC_ADDR[15]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; BLE_ACC_ADDR[17]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; BLE_CI[0]              ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; BLE_CRC_INIT[13]       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; ram_d1[6]              ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; pka_1or2m_gck          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; r_fsm_data          ; Incomplete set of assignments ;
; BLE_WHITEN_INIT[0]  ; Incomplete set of assignments ;
; BLE_WHITEN_INIT[1]  ; Incomplete set of assignments ;
; BLE_WHITEN_INIT[2]  ; Incomplete set of assignments ;
; BLE_WHITEN_INIT[3]  ; Incomplete set of assignments ;
; BLE_WHITEN_INIT[4]  ; Incomplete set of assignments ;
; BLE_WHITEN_INIT[5]  ; Incomplete set of assignments ;
; BLE_WHITEN_INIT[6]  ; Incomplete set of assignments ;
; BLE_CRC_INIT[0]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[1]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[2]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[3]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[4]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[5]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[6]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[7]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[8]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[9]     ; Incomplete set of assignments ;
; BLE_CRC_INIT[10]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[11]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[12]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[13]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[14]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[15]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[16]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[17]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[18]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[19]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[20]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[21]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[22]    ; Incomplete set of assignments ;
; BLE_CRC_INIT[23]    ; Incomplete set of assignments ;
; ram_d1[0]           ; Incomplete set of assignments ;
; ram_d1[1]           ; Incomplete set of assignments ;
; ram_d1[2]           ; Incomplete set of assignments ;
; ram_d1[3]           ; Incomplete set of assignments ;
; ram_d1[4]           ; Incomplete set of assignments ;
; ram_d1[5]           ; Incomplete set of assignments ;
; ram_d1[6]           ; Incomplete set of assignments ;
; ram_d1[7]           ; Incomplete set of assignments ;
; ram_d1[8]           ; Incomplete set of assignments ;
; ram_d1[9]           ; Incomplete set of assignments ;
; ram_d1[10]          ; Incomplete set of assignments ;
; ram_d1[11]          ; Incomplete set of assignments ;
; ram_d1[12]          ; Incomplete set of assignments ;
; ram_d1[13]          ; Incomplete set of assignments ;
; ram_d1[14]          ; Incomplete set of assignments ;
; ram_d1[15]          ; Incomplete set of assignments ;
; ram_d1[16]          ; Incomplete set of assignments ;
; ram_d1[17]          ; Incomplete set of assignments ;
; ram_d1[18]          ; Incomplete set of assignments ;
; ram_d1[19]          ; Incomplete set of assignments ;
; ram_d1[20]          ; Incomplete set of assignments ;
; ram_d1[21]          ; Incomplete set of assignments ;
; ram_d1[22]          ; Incomplete set of assignments ;
; ram_d1[23]          ; Incomplete set of assignments ;
; ram_d1[24]          ; Incomplete set of assignments ;
; ram_d1[25]          ; Incomplete set of assignments ;
; ram_d1[26]          ; Incomplete set of assignments ;
; ram_d1[27]          ; Incomplete set of assignments ;
; ram_d1[28]          ; Incomplete set of assignments ;
; ram_d1[29]          ; Incomplete set of assignments ;
; ram_d1[30]          ; Incomplete set of assignments ;
; ram_d1[31]          ; Incomplete set of assignments ;
; pka_1or2m_gck       ; Incomplete set of assignments ;
; rst_n               ; Incomplete set of assignments ;
; BLE_ACC_ADDR[0]     ; Incomplete set of assignments ;
; BLE_TYPE[0]         ; Incomplete set of assignments ;
; BLE_TYPE[1]         ; Incomplete set of assignments ;
; BLE_TYPE[2]         ; Incomplete set of assignments ;
; BLE_TERM1[0]        ; Incomplete set of assignments ;
; BLE_TERM2[0]        ; Incomplete set of assignments ;
; Preamble[0]         ; Incomplete set of assignments ;
; BLE_CI[0]           ; Incomplete set of assignments ;
; BLE_ADV_HEADER[0]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[0]  ; Incomplete set of assignments ;
; BLE_ADV_STATE       ; Incomplete set of assignments ;
; start_flag          ; Incomplete set of assignments ;
; BLE_TX_RX_EN        ; Incomplete set of assignments ;
; ram_cs1             ; Incomplete set of assignments ;
; ram_we1             ; Incomplete set of assignments ;
; ram_oe1             ; Incomplete set of assignments ;
; BLE_ACC_ADDR[1]     ; Incomplete set of assignments ;
; BLE_TERM1[1]        ; Incomplete set of assignments ;
; BLE_TERM2[1]        ; Incomplete set of assignments ;
; Preamble[1]         ; Incomplete set of assignments ;
; BLE_CI[1]           ; Incomplete set of assignments ;
; BLE_ADV_HEADER[1]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[1]  ; Incomplete set of assignments ;
; ram_a1[2]           ; Incomplete set of assignments ;
; ram_a1[3]           ; Incomplete set of assignments ;
; ram_a1[0]           ; Incomplete set of assignments ;
; ram_a1[1]           ; Incomplete set of assignments ;
; ram_a1[6]           ; Incomplete set of assignments ;
; ram_a1[4]           ; Incomplete set of assignments ;
; ram_a1[5]           ; Incomplete set of assignments ;
; BLE_ADV_HEADER[14]  ; Incomplete set of assignments ;
; BLE_DATA_HEADER[14] ; Incomplete set of assignments ;
; BLE_ADV_HEADER[15]  ; Incomplete set of assignments ;
; BLE_DATA_HEADER[15] ; Incomplete set of assignments ;
; BLE_ADV_HEADER[10]  ; Incomplete set of assignments ;
; BLE_DATA_HEADER[10] ; Incomplete set of assignments ;
; BLE_ADV_HEADER[11]  ; Incomplete set of assignments ;
; BLE_DATA_HEADER[11] ; Incomplete set of assignments ;
; BLE_ADV_HEADER[12]  ; Incomplete set of assignments ;
; BLE_DATA_HEADER[12] ; Incomplete set of assignments ;
; BLE_ADV_HEADER[13]  ; Incomplete set of assignments ;
; BLE_DATA_HEADER[13] ; Incomplete set of assignments ;
; BLE_ADV_HEADER[8]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[8]  ; Incomplete set of assignments ;
; BLE_ADV_HEADER[9]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[9]  ; Incomplete set of assignments ;
; BLE_ACC_ADDR[2]     ; Incomplete set of assignments ;
; BLE_ADV_HEADER[2]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[2]  ; Incomplete set of assignments ;
; BLE_TERM2[2]        ; Incomplete set of assignments ;
; BLE_TERM1[2]        ; Incomplete set of assignments ;
; Preamble[2]         ; Incomplete set of assignments ;
; BLE_ACC_ADDR[3]     ; Incomplete set of assignments ;
; BLE_ADV_HEADER[3]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[3]  ; Incomplete set of assignments ;
; Preamble[3]         ; Incomplete set of assignments ;
; BLE_ACC_ADDR[4]     ; Incomplete set of assignments ;
; BLE_ADV_HEADER[4]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[4]  ; Incomplete set of assignments ;
; Preamble[4]         ; Incomplete set of assignments ;
; BLE_ACC_ADDR[5]     ; Incomplete set of assignments ;
; BLE_ADV_HEADER[5]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[5]  ; Incomplete set of assignments ;
; Preamble[5]         ; Incomplete set of assignments ;
; BLE_ACC_ADDR[6]     ; Incomplete set of assignments ;
; BLE_ADV_HEADER[6]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[6]  ; Incomplete set of assignments ;
; Preamble[6]         ; Incomplete set of assignments ;
; BLE_ACC_ADDR[7]     ; Incomplete set of assignments ;
; BLE_ADV_HEADER[7]   ; Incomplete set of assignments ;
; BLE_DATA_HEADER[7]  ; Incomplete set of assignments ;
; Preamble[7]         ; Incomplete set of assignments ;
; BLE_ACC_ADDR[8]     ; Incomplete set of assignments ;
; Preamble[8]         ; Incomplete set of assignments ;
; BLE_ACC_ADDR[9]     ; Incomplete set of assignments ;
; Preamble[9]         ; Incomplete set of assignments ;
; BLE_ACC_ADDR[10]    ; Incomplete set of assignments ;
; Preamble[10]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[11]    ; Incomplete set of assignments ;
; Preamble[11]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[12]    ; Incomplete set of assignments ;
; Preamble[12]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[13]    ; Incomplete set of assignments ;
; Preamble[13]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[14]    ; Incomplete set of assignments ;
; Preamble[14]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[15]    ; Incomplete set of assignments ;
; Preamble[15]        ; Incomplete set of assignments ;
; Preamble[16]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[16]    ; Incomplete set of assignments ;
; Preamble[17]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[17]    ; Incomplete set of assignments ;
; Preamble[18]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[18]    ; Incomplete set of assignments ;
; Preamble[19]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[19]    ; Incomplete set of assignments ;
; Preamble[20]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[20]    ; Incomplete set of assignments ;
; Preamble[21]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[21]    ; Incomplete set of assignments ;
; Preamble[22]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[22]    ; Incomplete set of assignments ;
; Preamble[23]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[23]    ; Incomplete set of assignments ;
; Preamble[24]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[24]    ; Incomplete set of assignments ;
; Preamble[25]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[25]    ; Incomplete set of assignments ;
; Preamble[26]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[26]    ; Incomplete set of assignments ;
; Preamble[27]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[27]    ; Incomplete set of assignments ;
; Preamble[28]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[28]    ; Incomplete set of assignments ;
; Preamble[29]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[29]    ; Incomplete set of assignments ;
; Preamble[30]        ; Incomplete set of assignments ;
; BLE_ACC_ADDR[30]    ; Incomplete set of assignments ;
; BLE_ACC_ADDR[31]    ; Incomplete set of assignments ;
; Preamble[31]        ; Incomplete set of assignments ;
; r_fsm_data          ; Missing location assignment   ;
; BLE_WHITEN_INIT[0]  ; Missing location assignment   ;
; BLE_WHITEN_INIT[1]  ; Missing location assignment   ;
; BLE_WHITEN_INIT[2]  ; Missing location assignment   ;
; BLE_WHITEN_INIT[3]  ; Missing location assignment   ;
; BLE_WHITEN_INIT[4]  ; Missing location assignment   ;
; BLE_WHITEN_INIT[5]  ; Missing location assignment   ;
; BLE_WHITEN_INIT[6]  ; Missing location assignment   ;
; BLE_CRC_INIT[0]     ; Missing location assignment   ;
; BLE_CRC_INIT[1]     ; Missing location assignment   ;
; BLE_CRC_INIT[2]     ; Missing location assignment   ;
; BLE_CRC_INIT[3]     ; Missing location assignment   ;
; BLE_CRC_INIT[4]     ; Missing location assignment   ;
; BLE_CRC_INIT[5]     ; Missing location assignment   ;
; BLE_CRC_INIT[6]     ; Missing location assignment   ;
; BLE_CRC_INIT[7]     ; Missing location assignment   ;
; BLE_CRC_INIT[8]     ; Missing location assignment   ;
; BLE_CRC_INIT[9]     ; Missing location assignment   ;
; BLE_CRC_INIT[10]    ; Missing location assignment   ;
; BLE_CRC_INIT[11]    ; Missing location assignment   ;
; BLE_CRC_INIT[12]    ; Missing location assignment   ;
; BLE_CRC_INIT[13]    ; Missing location assignment   ;
; BLE_CRC_INIT[14]    ; Missing location assignment   ;
; BLE_CRC_INIT[15]    ; Missing location assignment   ;
; BLE_CRC_INIT[16]    ; Missing location assignment   ;
; BLE_CRC_INIT[17]    ; Missing location assignment   ;
; BLE_CRC_INIT[18]    ; Missing location assignment   ;
; BLE_CRC_INIT[19]    ; Missing location assignment   ;
; BLE_CRC_INIT[20]    ; Missing location assignment   ;
; BLE_CRC_INIT[21]    ; Missing location assignment   ;
; BLE_CRC_INIT[22]    ; Missing location assignment   ;
; BLE_CRC_INIT[23]    ; Missing location assignment   ;
; ram_d1[0]           ; Missing location assignment   ;
; ram_d1[1]           ; Missing location assignment   ;
; ram_d1[2]           ; Missing location assignment   ;
; ram_d1[3]           ; Missing location assignment   ;
; ram_d1[4]           ; Missing location assignment   ;
; ram_d1[5]           ; Missing location assignment   ;
; ram_d1[6]           ; Missing location assignment   ;
; ram_d1[7]           ; Missing location assignment   ;
; ram_d1[8]           ; Missing location assignment   ;
; ram_d1[9]           ; Missing location assignment   ;
; ram_d1[10]          ; Missing location assignment   ;
; ram_d1[11]          ; Missing location assignment   ;
; ram_d1[12]          ; Missing location assignment   ;
; ram_d1[13]          ; Missing location assignment   ;
; ram_d1[14]          ; Missing location assignment   ;
; ram_d1[15]          ; Missing location assignment   ;
; ram_d1[16]          ; Missing location assignment   ;
; ram_d1[17]          ; Missing location assignment   ;
; ram_d1[18]          ; Missing location assignment   ;
; ram_d1[19]          ; Missing location assignment   ;
; ram_d1[20]          ; Missing location assignment   ;
; ram_d1[21]          ; Missing location assignment   ;
; ram_d1[22]          ; Missing location assignment   ;
; ram_d1[23]          ; Missing location assignment   ;
; ram_d1[24]          ; Missing location assignment   ;
; ram_d1[25]          ; Missing location assignment   ;
; ram_d1[26]          ; Missing location assignment   ;
; ram_d1[27]          ; Missing location assignment   ;
; ram_d1[28]          ; Missing location assignment   ;
; ram_d1[29]          ; Missing location assignment   ;
; ram_d1[30]          ; Missing location assignment   ;
; ram_d1[31]          ; Missing location assignment   ;
; pka_1or2m_gck       ; Missing location assignment   ;
; rst_n               ; Missing location assignment   ;
; BLE_ACC_ADDR[0]     ; Missing location assignment   ;
; BLE_TYPE[0]         ; Missing location assignment   ;
; BLE_TYPE[1]         ; Missing location assignment   ;
; BLE_TYPE[2]         ; Missing location assignment   ;
; BLE_TERM1[0]        ; Missing location assignment   ;
; BLE_TERM2[0]        ; Missing location assignment   ;
; Preamble[0]         ; Missing location assignment   ;
; BLE_CI[0]           ; Missing location assignment   ;
; BLE_ADV_HEADER[0]   ; Missing location assignment   ;
; BLE_DATA_HEADER[0]  ; Missing location assignment   ;
; BLE_ADV_STATE       ; Missing location assignment   ;
; start_flag          ; Missing location assignment   ;
; BLE_TX_RX_EN        ; Missing location assignment   ;
; ram_cs1             ; Missing location assignment   ;
; ram_we1             ; Missing location assignment   ;
; ram_oe1             ; Missing location assignment   ;
; BLE_ACC_ADDR[1]     ; Missing location assignment   ;
; BLE_TERM1[1]        ; Missing location assignment   ;
; BLE_TERM2[1]        ; Missing location assignment   ;
; Preamble[1]         ; Missing location assignment   ;
; BLE_CI[1]           ; Missing location assignment   ;
; BLE_ADV_HEADER[1]   ; Missing location assignment   ;
; BLE_DATA_HEADER[1]  ; Missing location assignment   ;
; ram_a1[2]           ; Missing location assignment   ;
; ram_a1[3]           ; Missing location assignment   ;
; ram_a1[0]           ; Missing location assignment   ;
; ram_a1[1]           ; Missing location assignment   ;
; ram_a1[6]           ; Missing location assignment   ;
; ram_a1[4]           ; Missing location assignment   ;
; ram_a1[5]           ; Missing location assignment   ;
; BLE_ADV_HEADER[14]  ; Missing location assignment   ;
; BLE_DATA_HEADER[14] ; Missing location assignment   ;
; BLE_ADV_HEADER[15]  ; Missing location assignment   ;
; BLE_DATA_HEADER[15] ; Missing location assignment   ;
; BLE_ADV_HEADER[10]  ; Missing location assignment   ;
; BLE_DATA_HEADER[10] ; Missing location assignment   ;
; BLE_ADV_HEADER[11]  ; Missing location assignment   ;
; BLE_DATA_HEADER[11] ; Missing location assignment   ;
; BLE_ADV_HEADER[12]  ; Missing location assignment   ;
; BLE_DATA_HEADER[12] ; Missing location assignment   ;
; BLE_ADV_HEADER[13]  ; Missing location assignment   ;
; BLE_DATA_HEADER[13] ; Missing location assignment   ;
; BLE_ADV_HEADER[8]   ; Missing location assignment   ;
; BLE_DATA_HEADER[8]  ; Missing location assignment   ;
; BLE_ADV_HEADER[9]   ; Missing location assignment   ;
; BLE_DATA_HEADER[9]  ; Missing location assignment   ;
; BLE_ACC_ADDR[2]     ; Missing location assignment   ;
; BLE_ADV_HEADER[2]   ; Missing location assignment   ;
; BLE_DATA_HEADER[2]  ; Missing location assignment   ;
; BLE_TERM2[2]        ; Missing location assignment   ;
; BLE_TERM1[2]        ; Missing location assignment   ;
; Preamble[2]         ; Missing location assignment   ;
; BLE_ACC_ADDR[3]     ; Missing location assignment   ;
; BLE_ADV_HEADER[3]   ; Missing location assignment   ;
; BLE_DATA_HEADER[3]  ; Missing location assignment   ;
; Preamble[3]         ; Missing location assignment   ;
; BLE_ACC_ADDR[4]     ; Missing location assignment   ;
; BLE_ADV_HEADER[4]   ; Missing location assignment   ;
; BLE_DATA_HEADER[4]  ; Missing location assignment   ;
; Preamble[4]         ; Missing location assignment   ;
; BLE_ACC_ADDR[5]     ; Missing location assignment   ;
; BLE_ADV_HEADER[5]   ; Missing location assignment   ;
; BLE_DATA_HEADER[5]  ; Missing location assignment   ;
; Preamble[5]         ; Missing location assignment   ;
; BLE_ACC_ADDR[6]     ; Missing location assignment   ;
; BLE_ADV_HEADER[6]   ; Missing location assignment   ;
; BLE_DATA_HEADER[6]  ; Missing location assignment   ;
; Preamble[6]         ; Missing location assignment   ;
; BLE_ACC_ADDR[7]     ; Missing location assignment   ;
; BLE_ADV_HEADER[7]   ; Missing location assignment   ;
; BLE_DATA_HEADER[7]  ; Missing location assignment   ;
; Preamble[7]         ; Missing location assignment   ;
; BLE_ACC_ADDR[8]     ; Missing location assignment   ;
; Preamble[8]         ; Missing location assignment   ;
; BLE_ACC_ADDR[9]     ; Missing location assignment   ;
; Preamble[9]         ; Missing location assignment   ;
; BLE_ACC_ADDR[10]    ; Missing location assignment   ;
; Preamble[10]        ; Missing location assignment   ;
; BLE_ACC_ADDR[11]    ; Missing location assignment   ;
; Preamble[11]        ; Missing location assignment   ;
; BLE_ACC_ADDR[12]    ; Missing location assignment   ;
; Preamble[12]        ; Missing location assignment   ;
; BLE_ACC_ADDR[13]    ; Missing location assignment   ;
; Preamble[13]        ; Missing location assignment   ;
; BLE_ACC_ADDR[14]    ; Missing location assignment   ;
; Preamble[14]        ; Missing location assignment   ;
; BLE_ACC_ADDR[15]    ; Missing location assignment   ;
; Preamble[15]        ; Missing location assignment   ;
; Preamble[16]        ; Missing location assignment   ;
; BLE_ACC_ADDR[16]    ; Missing location assignment   ;
; Preamble[17]        ; Missing location assignment   ;
; BLE_ACC_ADDR[17]    ; Missing location assignment   ;
; Preamble[18]        ; Missing location assignment   ;
; BLE_ACC_ADDR[18]    ; Missing location assignment   ;
; Preamble[19]        ; Missing location assignment   ;
; BLE_ACC_ADDR[19]    ; Missing location assignment   ;
; Preamble[20]        ; Missing location assignment   ;
; BLE_ACC_ADDR[20]    ; Missing location assignment   ;
; Preamble[21]        ; Missing location assignment   ;
; BLE_ACC_ADDR[21]    ; Missing location assignment   ;
; Preamble[22]        ; Missing location assignment   ;
; BLE_ACC_ADDR[22]    ; Missing location assignment   ;
; Preamble[23]        ; Missing location assignment   ;
; BLE_ACC_ADDR[23]    ; Missing location assignment   ;
; Preamble[24]        ; Missing location assignment   ;
; BLE_ACC_ADDR[24]    ; Missing location assignment   ;
; Preamble[25]        ; Missing location assignment   ;
; BLE_ACC_ADDR[25]    ; Missing location assignment   ;
; Preamble[26]        ; Missing location assignment   ;
; BLE_ACC_ADDR[26]    ; Missing location assignment   ;
; Preamble[27]        ; Missing location assignment   ;
; BLE_ACC_ADDR[27]    ; Missing location assignment   ;
; Preamble[28]        ; Missing location assignment   ;
; BLE_ACC_ADDR[28]    ; Missing location assignment   ;
; Preamble[29]        ; Missing location assignment   ;
; BLE_ACC_ADDR[29]    ; Missing location assignment   ;
; Preamble[30]        ; Missing location assignment   ;
; BLE_ACC_ADDR[30]    ; Missing location assignment   ;
; BLE_ACC_ADDR[31]    ; Missing location assignment   ;
; Preamble[31]        ; Missing location assignment   ;
+---------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Entity Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; |my_jtd                    ; 4637.5 (205.0)       ; 5004.0 (209.0)                   ; 744.5 (4.2)                                       ; 378.0 (0.2)                      ; 0.0 (0.0)            ; 7459 (351)          ; 4171 (11)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 186  ; 0            ; |my_jtd             ; my_jtd      ; work         ;
;    |my_ram:u2|             ; 4432.5 (4432.5)      ; 4795.0 (4795.0)                  ; 740.4 (740.4)                                     ; 377.8 (377.8)                    ; 0.0 (0.0)            ; 7108 (7108)         ; 4160 (4160)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |my_jtd|my_ram:u2   ; my_ram      ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; r_fsm_data          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BLE_WHITEN_INIT[0]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_WHITEN_INIT[1]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_WHITEN_INIT[2]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_WHITEN_INIT[3]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_WHITEN_INIT[4]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_WHITEN_INIT[5]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_WHITEN_INIT[6]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[0]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[1]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[2]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[3]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[4]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[5]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[6]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[7]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[8]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[9]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[10]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[11]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[12]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[13]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[14]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[15]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[16]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[17]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[18]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[19]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[20]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[21]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[22]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CRC_INIT[23]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_d1[0]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[1]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[2]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[3]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[4]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[5]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[6]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[7]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[8]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[9]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[10]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[11]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[12]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[13]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[14]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[15]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[16]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[17]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[18]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[19]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[20]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[21]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[22]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[23]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[24]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[25]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[26]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[27]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[28]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[29]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[30]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_d1[31]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pka_1or2m_gck       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst_n               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[0]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TYPE[0]         ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TYPE[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TYPE[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TERM1[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TERM2[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CI[0]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_STATE       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; start_flag          ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TX_RX_EN        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_cs1             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_we1             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_oe1             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[1]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TERM1[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TERM2[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_CI[1]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_a1[2]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_a1[3]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_a1[0]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_a1[1]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_a1[6]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_a1[4]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_a1[5]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[14]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[15]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[10]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[11]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[13]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[8]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[2]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TERM2[2]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_TERM1[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[3]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[3]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[4]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[4]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[5]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[5]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[6]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[6]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[7]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ADV_HEADER[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_DATA_HEADER[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[7]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[8]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[8]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[9]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[9]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[10]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[10]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[11]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[11]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[12]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[12]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[13]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[13]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[14]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[14]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[15]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[15]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[16]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[16]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[17]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[17]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[18]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[18]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[19]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[19]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[20]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[20]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[21]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[21]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[22]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[22]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[23]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[23]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[24]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[24]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[25]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[25]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[26]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[26]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[27]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[27]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[28]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[28]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[29]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[29]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[30]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[30]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BLE_ACC_ADDR[31]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Preamble[31]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; BLE_WHITEN_INIT[0]                    ;                   ;         ;
; BLE_WHITEN_INIT[1]                    ;                   ;         ;
; BLE_WHITEN_INIT[2]                    ;                   ;         ;
; BLE_WHITEN_INIT[3]                    ;                   ;         ;
; BLE_WHITEN_INIT[4]                    ;                   ;         ;
; BLE_WHITEN_INIT[5]                    ;                   ;         ;
; BLE_WHITEN_INIT[6]                    ;                   ;         ;
; BLE_CRC_INIT[0]                       ;                   ;         ;
; BLE_CRC_INIT[1]                       ;                   ;         ;
; BLE_CRC_INIT[2]                       ;                   ;         ;
; BLE_CRC_INIT[3]                       ;                   ;         ;
; BLE_CRC_INIT[4]                       ;                   ;         ;
; BLE_CRC_INIT[5]                       ;                   ;         ;
; BLE_CRC_INIT[6]                       ;                   ;         ;
; BLE_CRC_INIT[7]                       ;                   ;         ;
; BLE_CRC_INIT[8]                       ;                   ;         ;
; BLE_CRC_INIT[9]                       ;                   ;         ;
; BLE_CRC_INIT[10]                      ;                   ;         ;
; BLE_CRC_INIT[11]                      ;                   ;         ;
; BLE_CRC_INIT[12]                      ;                   ;         ;
; BLE_CRC_INIT[13]                      ;                   ;         ;
; BLE_CRC_INIT[14]                      ;                   ;         ;
; BLE_CRC_INIT[15]                      ;                   ;         ;
; BLE_CRC_INIT[16]                      ;                   ;         ;
; BLE_CRC_INIT[17]                      ;                   ;         ;
; BLE_CRC_INIT[18]                      ;                   ;         ;
; BLE_CRC_INIT[19]                      ;                   ;         ;
; BLE_CRC_INIT[20]                      ;                   ;         ;
; BLE_CRC_INIT[21]                      ;                   ;         ;
; BLE_CRC_INIT[22]                      ;                   ;         ;
; BLE_CRC_INIT[23]                      ;                   ;         ;
; ram_d1[0]                             ;                   ;         ;
;      - my_ram:u2|mem[127][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][0]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][0]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][0]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][0]            ; 0                 ; 0       ;
; ram_d1[1]                             ;                   ;         ;
;      - my_ram:u2|mem[127][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][1]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][1]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][1]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][1]            ; 0                 ; 0       ;
; ram_d1[2]                             ;                   ;         ;
;      - my_ram:u2|mem[127][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][2]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][2]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][2]            ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][2]            ; 0                 ; 0       ;
; ram_d1[3]                             ;                   ;         ;
;      - my_ram:u2|mem[127][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][3]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][3]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][3]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][3]            ; 1                 ; 0       ;
; ram_d1[4]                             ;                   ;         ;
;      - my_ram:u2|mem[127][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][4]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][4]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][4]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][4]            ; 1                 ; 0       ;
; ram_d1[5]                             ;                   ;         ;
;      - my_ram:u2|mem[127][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][5]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][5]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][5]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][5]            ; 1                 ; 0       ;
; ram_d1[6]                             ;                   ;         ;
;      - my_ram:u2|mem[127][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][6]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][6]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][6]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][6]            ; 1                 ; 0       ;
; ram_d1[7]                             ;                   ;         ;
;      - my_ram:u2|mem[127][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][7]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][7]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][7]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][7]            ; 1                 ; 0       ;
; ram_d1[8]                             ;                   ;         ;
;      - my_ram:u2|mem[127][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][8]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][8]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][8]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][8]            ; 1                 ; 0       ;
; ram_d1[9]                             ;                   ;         ;
;      - my_ram:u2|mem[127][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][9]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][9]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][9]            ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][9]            ; 1                 ; 0       ;
; ram_d1[10]                            ;                   ;         ;
;      - my_ram:u2|mem[127][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][10]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][10]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][10]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][10]           ; 1                 ; 0       ;
; ram_d1[11]                            ;                   ;         ;
;      - my_ram:u2|mem[127][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][11]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][11]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][11]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][11]           ; 0                 ; 0       ;
; ram_d1[12]                            ;                   ;         ;
;      - my_ram:u2|mem[127][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][12]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][12]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][12]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][12]           ; 0                 ; 0       ;
; ram_d1[13]                            ;                   ;         ;
;      - my_ram:u2|mem[127][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][13]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][13]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][13]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][13]           ; 0                 ; 0       ;
; ram_d1[14]                            ;                   ;         ;
;      - my_ram:u2|mem[127][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][14]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][14]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][14]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][14]           ; 1                 ; 0       ;
; ram_d1[15]                            ;                   ;         ;
;      - my_ram:u2|mem[127][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][15]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][15]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][15]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][15]           ; 0                 ; 0       ;
; ram_d1[16]                            ;                   ;         ;
;      - my_ram:u2|mem[127][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][16]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][16]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][16]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][16]           ; 1                 ; 0       ;
; ram_d1[17]                            ;                   ;         ;
;      - my_ram:u2|mem[127][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][17]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][17]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][17]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][17]           ; 0                 ; 0       ;
; ram_d1[18]                            ;                   ;         ;
;      - my_ram:u2|mem[127][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][18]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][18]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][18]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][18]           ; 1                 ; 0       ;
; ram_d1[19]                            ;                   ;         ;
;      - my_ram:u2|mem[127][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][19]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][19]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][19]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][19]           ; 1                 ; 0       ;
; ram_d1[20]                            ;                   ;         ;
;      - my_ram:u2|mem[127][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][20]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][20]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][20]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][20]           ; 1                 ; 0       ;
; ram_d1[21]                            ;                   ;         ;
;      - my_ram:u2|mem[127][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][21]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][21]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][21]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][21]           ; 1                 ; 0       ;
; ram_d1[22]                            ;                   ;         ;
;      - my_ram:u2|mem[127][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][22]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][22]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][22]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][22]           ; 0                 ; 0       ;
; ram_d1[23]                            ;                   ;         ;
;      - my_ram:u2|mem[127][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][23]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][23]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][23]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][23]           ; 0                 ; 0       ;
; ram_d1[24]                            ;                   ;         ;
;      - my_ram:u2|mem[127][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][24]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][24]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][24]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][24]           ; 1                 ; 0       ;
; ram_d1[25]                            ;                   ;         ;
;      - my_ram:u2|mem[127][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][25]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][25]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][25]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][25]           ; 1                 ; 0       ;
; ram_d1[26]                            ;                   ;         ;
;      - my_ram:u2|mem[127][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][26]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][26]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][26]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][26]           ; 1                 ; 0       ;
; ram_d1[27]                            ;                   ;         ;
;      - my_ram:u2|mem[127][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][27]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][27]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][27]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][27]           ; 0                 ; 0       ;
; ram_d1[28]                            ;                   ;         ;
;      - my_ram:u2|mem[127][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][28]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][28]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][28]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][28]           ; 1                 ; 0       ;
; ram_d1[29]                            ;                   ;         ;
;      - my_ram:u2|mem[127][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][29]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][29]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][29]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][29]           ; 1                 ; 0       ;
; ram_d1[30]                            ;                   ;         ;
;      - my_ram:u2|mem[127][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[126][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[125][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[124][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[123][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[122][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[121][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[120][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[119][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[118][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[117][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[116][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[115][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[114][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[113][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[112][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[111][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[110][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[109][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[108][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[107][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[106][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[105][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[104][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[103][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[102][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[101][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[100][30]         ; 1                 ; 0       ;
;      - my_ram:u2|mem[99][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[98][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[97][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[96][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[95][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[94][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[93][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[92][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[91][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[90][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[89][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[88][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[87][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[86][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[85][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[84][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[83][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[82][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[81][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[80][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[79][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[78][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[77][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[76][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[75][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[74][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[73][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[72][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[71][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[70][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[69][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[68][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[67][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[66][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[65][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[64][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[63][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[62][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[61][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[60][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[59][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[58][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[57][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[56][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[55][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[54][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[53][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[52][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[51][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[50][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[49][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[48][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[47][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[46][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[45][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[44][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[43][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[42][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[41][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[40][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[39][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[38][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[37][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[36][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[35][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[34][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[33][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[32][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[31][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[30][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[29][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[28][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[27][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[26][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[25][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[24][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[23][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[22][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[21][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[20][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[19][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[18][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[17][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[16][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[15][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[14][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[13][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[12][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[11][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[10][30]          ; 1                 ; 0       ;
;      - my_ram:u2|mem[9][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[8][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[7][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[6][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[5][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[4][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[3][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[2][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[1][30]           ; 1                 ; 0       ;
;      - my_ram:u2|mem[0][30]           ; 1                 ; 0       ;
; ram_d1[31]                            ;                   ;         ;
;      - my_ram:u2|mem[127][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][31]         ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][31]          ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][31]           ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][31]           ; 0                 ; 0       ;
; pka_1or2m_gck                         ;                   ;         ;
; rst_n                                 ;                   ;         ;
;      - current_state.s_reset          ; 0                 ; 0       ;
;      - current_state.s_wait_crc       ; 0                 ; 0       ;
;      - current_state.s_end            ; 0                 ; 0       ;
;      - current_state.s_idle           ; 0                 ; 0       ;
;      - current_state.s_tx_preamble    ; 0                 ; 0       ;
;      - current_state.s_tx_ci          ; 0                 ; 0       ;
;      - current_state.s_tx_term1       ; 0                 ; 0       ;
;      - current_state.s_tx_term2       ; 0                 ; 0       ;
;      - current_state.s_tx_access      ; 0                 ; 0       ;
;      - current_state.s_tx_pdu_payload ; 0                 ; 0       ;
;      - current_state.s_tx_pdu_header  ; 0                 ; 0       ;
; BLE_ACC_ADDR[0]                       ;                   ;         ;
;      - Selector10~0                   ; 1                 ; 0       ;
; BLE_TYPE[0]                           ;                   ;         ;
;      - r_tx_shift_reg~1               ; 1                 ; 0       ;
;      - Equal2~0                       ; 1                 ; 0       ;
;      - Selector53~0                   ; 0                 ; 0       ;
;      - Equal0~0                       ; 1                 ; 0       ;
;      - Selector92~1                   ; 1                 ; 0       ;
;      - Selector99~1                   ; 1                 ; 0       ;
;      - Selector103~1                  ; 1                 ; 0       ;
;      - Selector94~0                   ; 1                 ; 0       ;
;      - Selector90~1                   ; 0                 ; 0       ;
; BLE_TYPE[1]                           ;                   ;         ;
;      - r_tx_shift_reg~1               ; 0                 ; 0       ;
;      - Equal2~0                       ; 0                 ; 0       ;
;      - Selector53~0                   ; 0                 ; 0       ;
;      - Equal0~0                       ; 0                 ; 0       ;
;      - Selector92~1                   ; 0                 ; 0       ;
;      - Selector99~1                   ; 0                 ; 0       ;
;      - Selector103~1                  ; 0                 ; 0       ;
;      - Selector94~0                   ; 0                 ; 0       ;
;      - Selector90~1                   ; 0                 ; 0       ;
; BLE_TYPE[2]                           ;                   ;         ;
;      - r_tx_shift_reg~1               ; 1                 ; 0       ;
;      - Equal2~0                       ; 1                 ; 0       ;
;      - Selector53~0                   ; 1                 ; 0       ;
;      - Equal0~0                       ; 1                 ; 0       ;
;      - Selector92~1                   ; 1                 ; 0       ;
;      - Selector99~1                   ; 1                 ; 0       ;
;      - Selector103~1                  ; 1                 ; 0       ;
;      - Selector94~0                   ; 1                 ; 0       ;
;      - Selector90~1                   ; 1                 ; 0       ;
; BLE_TERM1[0]                          ;                   ;         ;
;      - Selector10~2                   ; 1                 ; 0       ;
; BLE_TERM2[0]                          ;                   ;         ;
;      - Selector10~1                   ; 0                 ; 0       ;
; Preamble[0]                           ;                   ;         ;
;      - Selector10~1                   ; 1                 ; 0       ;
; BLE_CI[0]                             ;                   ;         ;
;      - Selector10~4                   ; 0                 ; 0       ;
; BLE_ADV_HEADER[0]                     ;                   ;         ;
;      - Selector10~3                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[0]                    ;                   ;         ;
;      - Selector10~3                   ; 0                 ; 0       ;
; BLE_ADV_STATE                         ;                   ;         ;
;      - Selector10~3                   ; 1                 ; 0       ;
;      - Selector84~8                   ; 1                 ; 0       ;
;      - Selector45~0                   ; 1                 ; 0       ;
;      - Selector70~0                   ; 1                 ; 0       ;
;      - Selector113~0                  ; 1                 ; 0       ;
;      - Selector48~0                   ; 1                 ; 0       ;
;      - Selector73~0                   ; 1                 ; 0       ;
;      - Selector72~0                   ; 1                 ; 0       ;
;      - r_bytes~0                      ; 1                 ; 0       ;
;      - r_bytes~2                      ; 1                 ; 0       ;
;      - Selector83~2                   ; 1                 ; 0       ;
;      - Selector82~1                   ; 1                 ; 0       ;
;      - Selector81~1                   ; 1                 ; 0       ;
;      - Selector80~1                   ; 1                 ; 0       ;
;      - Selector79~1                   ; 1                 ; 0       ;
;      - Selector78~1                   ; 1                 ; 0       ;
;      - Selector75~0                   ; 1                 ; 0       ;
;      - Selector74~0                   ; 1                 ; 0       ;
;      - Selector71~0                   ; 1                 ; 0       ;
; start_flag                            ;                   ;         ;
;      - Selector111~0                  ; 0                 ; 0       ;
;      - Selector109~0                  ; 1                 ; 0       ;
;      - Selector107~0                  ; 0                 ; 0       ;
; BLE_TX_RX_EN                          ;                   ;         ;
;      - Selector111~0                  ; 1                 ; 0       ;
;      - Selector109~0                  ; 1                 ; 0       ;
;      - r_bytes[0]~1                   ; 1                 ; 0       ;
;      - Selector107~0                  ; 0                 ; 0       ;
;      - Selector114~2                  ; 1                 ; 0       ;
; ram_cs1                               ;                   ;         ;
;      - my_ram:u2|d1~32                ; 1                 ; 0       ;
;      - my_ram:u2|always2~0            ; 1                 ; 0       ;
; ram_we1                               ;                   ;         ;
;      - my_ram:u2|d1~32                ; 1                 ; 0       ;
;      - my_ram:u2|always2~0            ; 1                 ; 0       ;
; ram_oe1                               ;                   ;         ;
;      - my_ram:u2|d1~32                ; 1                 ; 0       ;
; BLE_ACC_ADDR[1]                       ;                   ;         ;
;      - Selector84~5                   ; 0                 ; 0       ;
; BLE_TERM1[1]                          ;                   ;         ;
;      - Selector84~7                   ; 1                 ; 0       ;
; BLE_TERM2[1]                          ;                   ;         ;
;      - Selector84~6                   ; 1                 ; 0       ;
; Preamble[1]                           ;                   ;         ;
;      - Selector84~6                   ; 1                 ; 0       ;
; BLE_CI[1]                             ;                   ;         ;
;      - Selector84~9                   ; 1                 ; 0       ;
; BLE_ADV_HEADER[1]                     ;                   ;         ;
;      - Selector84~8                   ; 0                 ; 0       ;
; BLE_DATA_HEADER[1]                    ;                   ;         ;
;      - Selector84~8                   ; 0                 ; 0       ;
; ram_a1[2]                             ;                   ;         ;
;      - my_ram:u2|Mux0~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~9               ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~14              ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~19              ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~24              ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux0~40              ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~5              ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~6              ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~7              ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~8              ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~10             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~11             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~12             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~13             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~15             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~16             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~17             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~18             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~5              ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~6              ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~7              ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~8              ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~10             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~11             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~12             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~13             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~15             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~16             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~17             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~18             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~9              ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~14             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~15             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~16             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~17             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~18             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~4              ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~10             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~15             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~20             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~35             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~41             ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~9              ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~14             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~19             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~9              ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~14             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~19             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~9              ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~14             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~19             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~9              ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~14             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~19             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~9              ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~14             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~19             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~9              ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~14             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~19             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~9              ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~14             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~19             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~24             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~0              ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~1              ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~2              ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~3              ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~25             ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~30             ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~31             ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~32             ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~33             ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~34             ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~40             ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~9               ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~14              ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~19              ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~24              ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~40              ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~25              ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~40              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~9               ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~14              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~19              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~24              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~40              ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~25              ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~40              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~9               ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~14              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~19              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~24              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~40              ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~25              ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~40              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~9               ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~14              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~19              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~24              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~40              ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~0               ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~1               ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~2               ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~3               ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~25              ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~30              ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~31              ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~32              ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~33              ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~34              ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~40              ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~0           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~1           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~2           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~3           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~4           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~5           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~6           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~7           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~8           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~9           ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~10          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~11          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~12          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~13          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~14          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~15          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~16          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~17          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~18          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~19          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~20          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~21          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~22          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~23          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~24          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~25          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~26          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~27          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~28          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~29          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~30          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~31          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~32          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~33          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~34          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~35          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~36          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~37          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~38          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~39          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~40          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~41          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~42          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~43          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~44          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~45          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~46          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~47          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~48          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~49          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~50          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~51          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~52          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~53          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~54          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~55          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~56          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~57          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~58          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~59          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~60          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~61          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~62          ; 0                 ; 0       ;
;      - my_ram:u2|Decoder0~63          ; 0                 ; 0       ;
; ram_a1[3]                             ;                   ;         ;
;      - my_ram:u2|Mux0~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~40              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~1              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~2              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~3              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~31             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~32             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~33             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~34             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~40              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~40              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~40              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~40              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~40              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~40              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~40              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~0               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~1               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~2               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~3               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~30              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~31              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~32              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~33              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~34              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~40              ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~0           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~1           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~2           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~3           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~4           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~5           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~6           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~7           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~8           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~9           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~10          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~11          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~12          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~13          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~14          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~15          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~16          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~17          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~18          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~19          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~20          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~21          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~22          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~23          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~24          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~25          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~26          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~27          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~28          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~29          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~30          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~31          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~32          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~33          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~34          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~35          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~36          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~37          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~38          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~39          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~40          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~41          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~42          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~43          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~44          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~45          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~46          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~47          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~48          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~49          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~50          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~51          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~52          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~53          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~54          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~55          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~56          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~57          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~58          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~59          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~60          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~61          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~62          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~63          ; 1                 ; 0       ;
; ram_a1[0]                             ;                   ;         ;
;      - my_ram:u2|Mux0~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~39              ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~0           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~1           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~2           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~3           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~4           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~5           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~6           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~7           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~8           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~9           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~10          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~11          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~12          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~13          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~14          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~15          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~16          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~17          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~18          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~19          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~20          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~21          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~22          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~23          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~24          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~25          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~26          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~27          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~28          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~29          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~30          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~31          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~32          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~33          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~34          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~35          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~36          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~37          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~38          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~39          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~40          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~41          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~42          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~43          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~44          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~45          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~46          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~47          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~48          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~49          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~50          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~51          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~52          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~53          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~54          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~55          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~56          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~57          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~58          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~59          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~60          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~61          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~62          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~63          ; 1                 ; 0       ;
; ram_a1[1]                             ;                   ;         ;
;      - my_ram:u2|Mux0~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~30             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~40             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~25             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~4              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~26             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~27             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~28             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~29             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~35             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~36             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~37             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~38             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~39             ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~25              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~39              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~4               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~9               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~14              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~19              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~24              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~26              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~27              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~28              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~29              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~35              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~36              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~37              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~38              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~39              ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~0           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~1           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~2           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~3           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~4           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~5           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~6           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~7           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~8           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~9           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~10          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~11          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~12          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~13          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~14          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~15          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~16          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~17          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~18          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~19          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~20          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~21          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~22          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~23          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~24          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~25          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~26          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~27          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~28          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~29          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~30          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~31          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~32          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~33          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~34          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~35          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~36          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~37          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~38          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~39          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~40          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~41          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~42          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~43          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~44          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~45          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~46          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~47          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~48          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~49          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~50          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~51          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~52          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~53          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~54          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~55          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~56          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~57          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~58          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~59          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~60          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~61          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~62          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~63          ; 1                 ; 0       ;
; ram_a1[6]                             ;                   ;         ;
;      - my_ram:u2|Mux0~42              ; 0                 ; 0       ;
;      - my_ram:u2|Mux32~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux31~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux30~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux29~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux28~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux27~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux26~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux25~43             ; 0                 ; 0       ;
;      - my_ram:u2|Mux24~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux23~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux22~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux21~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux20~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux19~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux18~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux17~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux16~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux15~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux14~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux13~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux12~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux11~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux10~42             ; 0                 ; 0       ;
;      - my_ram:u2|Mux9~42              ; 0                 ; 0       ;
;      - my_ram:u2|Mux8~42              ; 0                 ; 0       ;
;      - my_ram:u2|Mux7~42              ; 0                 ; 0       ;
;      - my_ram:u2|Mux6~42              ; 0                 ; 0       ;
;      - my_ram:u2|Mux5~42              ; 0                 ; 0       ;
;      - my_ram:u2|Mux4~42              ; 0                 ; 0       ;
;      - my_ram:u2|Mux3~42              ; 0                 ; 0       ;
;      - my_ram:u2|Mux2~42              ; 0                 ; 0       ;
;      - my_ram:u2|mem[32][0]~1         ; 0                 ; 0       ;
;      - my_ram:u2|mem[36][0]~3         ; 0                 ; 0       ;
;      - my_ram:u2|mem[40][0]~5         ; 0                 ; 0       ;
;      - my_ram:u2|mem[44][0]~7         ; 0                 ; 0       ;
;      - my_ram:u2|mem[33][0]~9         ; 0                 ; 0       ;
;      - my_ram:u2|mem[37][0]~11        ; 0                 ; 0       ;
;      - my_ram:u2|mem[41][0]~13        ; 0                 ; 0       ;
;      - my_ram:u2|mem[45][0]~15        ; 0                 ; 0       ;
;      - my_ram:u2|mem[34][0]~17        ; 0                 ; 0       ;
;      - my_ram:u2|mem[38][0]~19        ; 0                 ; 0       ;
;      - my_ram:u2|mem[42][0]~21        ; 0                 ; 0       ;
;      - my_ram:u2|mem[46][0]~23        ; 0                 ; 0       ;
;      - my_ram:u2|mem[35][0]~25        ; 0                 ; 0       ;
;      - my_ram:u2|mem[39][0]~27        ; 0                 ; 0       ;
;      - my_ram:u2|mem[43][0]~29        ; 0                 ; 0       ;
;      - my_ram:u2|mem[47][0]~31        ; 0                 ; 0       ;
;      - my_ram:u2|mem[64][0]~33        ; 0                 ; 0       ;
;      - my_ram:u2|mem[80][0]~35        ; 0                 ; 0       ;
;      - my_ram:u2|mem[96][0]~37        ; 0                 ; 0       ;
;      - my_ram:u2|mem[112][0]~39       ; 0                 ; 0       ;
;      - my_ram:u2|mem[68][0]~41        ; 0                 ; 0       ;
;      - my_ram:u2|mem[84][0]~43        ; 0                 ; 0       ;
;      - my_ram:u2|mem[100][0]~45       ; 0                 ; 0       ;
;      - my_ram:u2|mem[116][0]~47       ; 0                 ; 0       ;
;      - my_ram:u2|mem[72][0]~49        ; 0                 ; 0       ;
;      - my_ram:u2|mem[88][0]~51        ; 0                 ; 0       ;
;      - my_ram:u2|mem[104][0]~53       ; 0                 ; 0       ;
;      - my_ram:u2|mem[120][0]~55       ; 0                 ; 0       ;
;      - my_ram:u2|mem[76][0]~57        ; 0                 ; 0       ;
;      - my_ram:u2|mem[92][0]~59        ; 0                 ; 0       ;
;      - my_ram:u2|mem[108][0]~61       ; 0                 ; 0       ;
;      - my_ram:u2|mem[124][0]~63       ; 0                 ; 0       ;
;      - my_ram:u2|mem[65][0]~65        ; 0                 ; 0       ;
;      - my_ram:u2|mem[81][0]~67        ; 0                 ; 0       ;
;      - my_ram:u2|mem[97][0]~69        ; 0                 ; 0       ;
;      - my_ram:u2|mem[113][0]~71       ; 0                 ; 0       ;
;      - my_ram:u2|mem[69][0]~73        ; 0                 ; 0       ;
;      - my_ram:u2|mem[85][0]~75        ; 0                 ; 0       ;
;      - my_ram:u2|mem[101][0]~77       ; 0                 ; 0       ;
;      - my_ram:u2|mem[117][0]~79       ; 0                 ; 0       ;
;      - my_ram:u2|mem[73][0]~81        ; 0                 ; 0       ;
;      - my_ram:u2|mem[89][0]~83        ; 0                 ; 0       ;
;      - my_ram:u2|mem[105][0]~85       ; 0                 ; 0       ;
;      - my_ram:u2|mem[121][0]~87       ; 0                 ; 0       ;
;      - my_ram:u2|mem[77][0]~89        ; 0                 ; 0       ;
;      - my_ram:u2|mem[93][0]~91        ; 0                 ; 0       ;
;      - my_ram:u2|mem[109][0]~93       ; 0                 ; 0       ;
;      - my_ram:u2|mem[125][0]~95       ; 0                 ; 0       ;
;      - my_ram:u2|mem[66][0]~97        ; 0                 ; 0       ;
;      - my_ram:u2|mem[82][0]~99        ; 0                 ; 0       ;
;      - my_ram:u2|mem[98][0]~101       ; 0                 ; 0       ;
;      - my_ram:u2|mem[114][0]~103      ; 0                 ; 0       ;
;      - my_ram:u2|mem[70][0]~105       ; 0                 ; 0       ;
;      - my_ram:u2|mem[86][0]~107       ; 0                 ; 0       ;
;      - my_ram:u2|mem[102][0]~109      ; 0                 ; 0       ;
;      - my_ram:u2|mem[118][0]~111      ; 0                 ; 0       ;
;      - my_ram:u2|mem[74][0]~113       ; 0                 ; 0       ;
;      - my_ram:u2|mem[90][0]~115       ; 0                 ; 0       ;
;      - my_ram:u2|mem[106][0]~117      ; 0                 ; 0       ;
;      - my_ram:u2|mem[122][0]~119      ; 0                 ; 0       ;
;      - my_ram:u2|mem[78][0]~121       ; 0                 ; 0       ;
;      - my_ram:u2|mem[94][0]~123       ; 0                 ; 0       ;
;      - my_ram:u2|mem[110][0]~125      ; 0                 ; 0       ;
;      - my_ram:u2|mem[126][0]~127      ; 0                 ; 0       ;
;      - my_ram:u2|mem[67][0]~129       ; 0                 ; 0       ;
;      - my_ram:u2|mem[83][0]~131       ; 0                 ; 0       ;
;      - my_ram:u2|mem[99][0]~133       ; 0                 ; 0       ;
;      - my_ram:u2|mem[115][0]~135      ; 0                 ; 0       ;
;      - my_ram:u2|mem[71][0]~137       ; 0                 ; 0       ;
;      - my_ram:u2|mem[87][0]~139       ; 0                 ; 0       ;
;      - my_ram:u2|mem[103][0]~141      ; 0                 ; 0       ;
;      - my_ram:u2|mem[119][0]~143      ; 0                 ; 0       ;
;      - my_ram:u2|mem[75][0]~145       ; 0                 ; 0       ;
;      - my_ram:u2|mem[91][0]~147       ; 0                 ; 0       ;
;      - my_ram:u2|mem[107][0]~149      ; 0                 ; 0       ;
;      - my_ram:u2|mem[123][0]~151      ; 0                 ; 0       ;
;      - my_ram:u2|mem[79][0]~153       ; 0                 ; 0       ;
;      - my_ram:u2|mem[95][0]~155       ; 0                 ; 0       ;
;      - my_ram:u2|mem[111][0]~157      ; 0                 ; 0       ;
;      - my_ram:u2|mem[127][0]~159      ; 0                 ; 0       ;
;      - my_ram:u2|mem[0][0]~161        ; 0                 ; 0       ;
;      - my_ram:u2|mem[1][0]~163        ; 0                 ; 0       ;
;      - my_ram:u2|mem[2][0]~165        ; 0                 ; 0       ;
;      - my_ram:u2|mem[3][0]~167        ; 0                 ; 0       ;
;      - my_ram:u2|mem[4][0]~169        ; 0                 ; 0       ;
;      - my_ram:u2|mem[5][0]~171        ; 0                 ; 0       ;
;      - my_ram:u2|mem[6][0]~173        ; 0                 ; 0       ;
;      - my_ram:u2|mem[7][0]~175        ; 0                 ; 0       ;
;      - my_ram:u2|mem[8][0]~177        ; 0                 ; 0       ;
;      - my_ram:u2|mem[9][0]~179        ; 0                 ; 0       ;
;      - my_ram:u2|mem[10][0]~181       ; 0                 ; 0       ;
;      - my_ram:u2|mem[11][0]~183       ; 0                 ; 0       ;
;      - my_ram:u2|mem[12][0]~185       ; 0                 ; 0       ;
;      - my_ram:u2|mem[13][0]~187       ; 0                 ; 0       ;
;      - my_ram:u2|mem[14][0]~189       ; 0                 ; 0       ;
;      - my_ram:u2|mem[15][0]~191       ; 0                 ; 0       ;
;      - my_ram:u2|mem[48][0]~193       ; 0                 ; 0       ;
;      - my_ram:u2|mem[52][0]~195       ; 0                 ; 0       ;
;      - my_ram:u2|mem[56][0]~197       ; 0                 ; 0       ;
;      - my_ram:u2|mem[60][0]~199       ; 0                 ; 0       ;
;      - my_ram:u2|mem[49][0]~201       ; 0                 ; 0       ;
;      - my_ram:u2|mem[53][0]~203       ; 0                 ; 0       ;
;      - my_ram:u2|mem[57][0]~205       ; 0                 ; 0       ;
;      - my_ram:u2|mem[61][0]~207       ; 0                 ; 0       ;
;      - my_ram:u2|mem[50][0]~209       ; 0                 ; 0       ;
;      - my_ram:u2|mem[54][0]~211       ; 0                 ; 0       ;
;      - my_ram:u2|mem[58][0]~213       ; 0                 ; 0       ;
;      - my_ram:u2|mem[62][0]~215       ; 0                 ; 0       ;
;      - my_ram:u2|mem[51][0]~217       ; 0                 ; 0       ;
;      - my_ram:u2|mem[55][0]~219       ; 0                 ; 0       ;
;      - my_ram:u2|mem[59][0]~221       ; 0                 ; 0       ;
;      - my_ram:u2|mem[63][0]~223       ; 0                 ; 0       ;
;      - my_ram:u2|mem[16][0]~225       ; 0                 ; 0       ;
;      - my_ram:u2|mem[17][0]~227       ; 0                 ; 0       ;
;      - my_ram:u2|mem[18][0]~229       ; 0                 ; 0       ;
;      - my_ram:u2|mem[19][0]~231       ; 0                 ; 0       ;
;      - my_ram:u2|mem[20][0]~233       ; 0                 ; 0       ;
;      - my_ram:u2|mem[21][0]~235       ; 0                 ; 0       ;
;      - my_ram:u2|mem[22][0]~237       ; 0                 ; 0       ;
;      - my_ram:u2|mem[23][0]~239       ; 0                 ; 0       ;
;      - my_ram:u2|mem[24][0]~241       ; 0                 ; 0       ;
;      - my_ram:u2|mem[25][0]~243       ; 0                 ; 0       ;
;      - my_ram:u2|mem[26][0]~245       ; 0                 ; 0       ;
;      - my_ram:u2|mem[27][0]~247       ; 0                 ; 0       ;
;      - my_ram:u2|mem[28][0]~249       ; 0                 ; 0       ;
;      - my_ram:u2|mem[29][0]~251       ; 0                 ; 0       ;
;      - my_ram:u2|mem[30][0]~253       ; 0                 ; 0       ;
;      - my_ram:u2|mem[31][0]~255       ; 0                 ; 0       ;
; ram_a1[4]                             ;                   ;         ;
;      - my_ram:u2|Mux25~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~42             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~41              ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~0           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~1           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~2           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~3           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~4           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~5           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~6           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~7           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~8           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~9           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~10          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~11          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~12          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~13          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~14          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~15          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~16          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~17          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~18          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~19          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~20          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~21          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~22          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~23          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~24          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~25          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~26          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~27          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~28          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~29          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~30          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~31          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~32          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~33          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~34          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~35          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~36          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~37          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~38          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~39          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~40          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~41          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~42          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~43          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~44          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~45          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~46          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~47          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~48          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~49          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~50          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~51          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~52          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~53          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~54          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~55          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~56          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~57          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~58          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~59          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~60          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~61          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~62          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~63          ; 1                 ; 0       ;
; ram_a1[5]                             ;                   ;         ;
;      - my_ram:u2|Mux25~0              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux0~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux32~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux31~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux30~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux29~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux28~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux27~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux26~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~9              ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~14             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~19             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~24             ; 1                 ; 0       ;
;      - my_ram:u2|Mux25~42             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux24~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux23~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux22~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux21~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux20~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux19~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux18~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux17~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux16~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux15~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux14~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux13~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux12~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux11~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~5              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~6              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~7              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~8              ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~10             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~11             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~12             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~13             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~15             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~16             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~17             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~18             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~20             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~21             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~22             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~23             ; 1                 ; 0       ;
;      - my_ram:u2|Mux10~41             ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux9~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux8~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux7~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux6~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux5~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux4~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux3~41              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~5               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~6               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~7               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~8               ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~10              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~11              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~12              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~13              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~15              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~16              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~17              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~18              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~20              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~21              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~22              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~23              ; 1                 ; 0       ;
;      - my_ram:u2|Mux2~41              ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~0           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~1           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~2           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~3           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~4           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~5           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~6           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~7           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~8           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~9           ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~10          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~11          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~12          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~13          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~14          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~15          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~16          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~17          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~18          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~19          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~20          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~21          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~22          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~23          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~24          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~25          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~26          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~27          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~28          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~29          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~30          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~31          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~32          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~33          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~34          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~35          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~36          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~37          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~38          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~39          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~40          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~41          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~42          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~43          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~44          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~45          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~46          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~47          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~48          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~49          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~50          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~51          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~52          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~53          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~54          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~55          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~56          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~57          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~58          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~59          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~60          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~61          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~62          ; 1                 ; 0       ;
;      - my_ram:u2|Decoder0~63          ; 1                 ; 0       ;
; BLE_ADV_HEADER[14]                    ;                   ;         ;
;      - Selector45~0                   ; 0                 ; 0       ;
;      - Selector71~0                   ; 0                 ; 0       ;
; BLE_DATA_HEADER[14]                   ;                   ;         ;
;      - Selector45~0                   ; 1                 ; 0       ;
;      - Selector71~0                   ; 1                 ; 0       ;
; BLE_ADV_HEADER[15]                    ;                   ;         ;
;      - Selector70~0                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[15]                   ;                   ;         ;
;      - Selector70~0                   ; 1                 ; 0       ;
; BLE_ADV_HEADER[10]                    ;                   ;         ;
;      - Selector113~0                  ; 0                 ; 0       ;
;      - Selector75~0                   ; 0                 ; 0       ;
; BLE_DATA_HEADER[10]                   ;                   ;         ;
;      - Selector113~0                  ; 1                 ; 0       ;
;      - Selector75~0                   ; 1                 ; 0       ;
; BLE_ADV_HEADER[11]                    ;                   ;         ;
;      - Selector48~0                   ; 0                 ; 0       ;
;      - Selector74~0                   ; 0                 ; 0       ;
; BLE_DATA_HEADER[11]                   ;                   ;         ;
;      - Selector48~0                   ; 0                 ; 0       ;
;      - Selector74~0                   ; 0                 ; 0       ;
; BLE_ADV_HEADER[12]                    ;                   ;         ;
;      - Selector73~0                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[12]                   ;                   ;         ;
;      - Selector73~0                   ; 0                 ; 0       ;
; BLE_ADV_HEADER[13]                    ;                   ;         ;
;      - Selector72~0                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[13]                   ;                   ;         ;
;      - Selector72~0                   ; 0                 ; 0       ;
; BLE_ADV_HEADER[8]                     ;                   ;         ;
;      - r_bytes~0                      ; 0                 ; 0       ;
; BLE_DATA_HEADER[8]                    ;                   ;         ;
;      - r_bytes~0                      ; 1                 ; 0       ;
; BLE_ADV_HEADER[9]                     ;                   ;         ;
;      - r_bytes~2                      ; 0                 ; 0       ;
; BLE_DATA_HEADER[9]                    ;                   ;         ;
;      - r_bytes~2                      ; 0                 ; 0       ;
; BLE_ACC_ADDR[2]                       ;                   ;         ;
;      - Selector83~1                   ; 1                 ; 0       ;
; BLE_ADV_HEADER[2]                     ;                   ;         ;
;      - Selector83~2                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[2]                    ;                   ;         ;
;      - Selector83~2                   ; 1                 ; 0       ;
; BLE_TERM2[2]                          ;                   ;         ;
;      - Selector83~6                   ; 1                 ; 0       ;
; BLE_TERM1[2]                          ;                   ;         ;
;      - Selector83~6                   ; 0                 ; 0       ;
; Preamble[2]                           ;                   ;         ;
;      - Selector83~6                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[3]                       ;                   ;         ;
;      - Selector82~0                   ; 1                 ; 0       ;
; BLE_ADV_HEADER[3]                     ;                   ;         ;
;      - Selector82~1                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[3]                    ;                   ;         ;
;      - Selector82~1                   ; 1                 ; 0       ;
; Preamble[3]                           ;                   ;         ;
;      - Selector82~2                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[4]                       ;                   ;         ;
;      - Selector81~0                   ; 0                 ; 0       ;
; BLE_ADV_HEADER[4]                     ;                   ;         ;
;      - Selector81~1                   ; 0                 ; 0       ;
; BLE_DATA_HEADER[4]                    ;                   ;         ;
;      - Selector81~1                   ; 1                 ; 0       ;
; Preamble[4]                           ;                   ;         ;
;      - Selector81~2                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[5]                       ;                   ;         ;
;      - Selector80~0                   ; 1                 ; 0       ;
; BLE_ADV_HEADER[5]                     ;                   ;         ;
;      - Selector80~1                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[5]                    ;                   ;         ;
;      - Selector80~1                   ; 1                 ; 0       ;
; Preamble[5]                           ;                   ;         ;
;      - Selector80~2                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[6]                       ;                   ;         ;
;      - Selector79~0                   ; 0                 ; 0       ;
; BLE_ADV_HEADER[6]                     ;                   ;         ;
;      - Selector79~1                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[6]                    ;                   ;         ;
;      - Selector79~1                   ; 0                 ; 0       ;
; Preamble[6]                           ;                   ;         ;
;      - Selector79~2                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[7]                       ;                   ;         ;
;      - Selector78~0                   ; 1                 ; 0       ;
; BLE_ADV_HEADER[7]                     ;                   ;         ;
;      - Selector78~1                   ; 1                 ; 0       ;
; BLE_DATA_HEADER[7]                    ;                   ;         ;
;      - Selector78~1                   ; 0                 ; 0       ;
; Preamble[7]                           ;                   ;         ;
;      - Selector78~2                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[8]                       ;                   ;         ;
;      - Selector77~0                   ; 1                 ; 0       ;
; Preamble[8]                           ;                   ;         ;
;      - Selector77~1                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[9]                       ;                   ;         ;
;      - Selector76~0                   ; 0                 ; 0       ;
; Preamble[9]                           ;                   ;         ;
;      - Selector76~1                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[10]                      ;                   ;         ;
;      - Selector75~1                   ; 1                 ; 0       ;
; Preamble[10]                          ;                   ;         ;
;      - Selector75~2                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[11]                      ;                   ;         ;
;      - Selector74~1                   ; 1                 ; 0       ;
; Preamble[11]                          ;                   ;         ;
;      - Selector74~2                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[12]                      ;                   ;         ;
;      - Selector73~1                   ; 1                 ; 0       ;
; Preamble[12]                          ;                   ;         ;
;      - Selector73~2                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[13]                      ;                   ;         ;
;      - Selector72~1                   ; 1                 ; 0       ;
; Preamble[13]                          ;                   ;         ;
;      - Selector72~2                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[14]                      ;                   ;         ;
;      - Selector71~1                   ; 1                 ; 0       ;
; Preamble[14]                          ;                   ;         ;
;      - Selector71~2                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[15]                      ;                   ;         ;
;      - Selector70~1                   ; 1                 ; 0       ;
; Preamble[15]                          ;                   ;         ;
;      - Selector70~2                   ; 0                 ; 0       ;
; Preamble[16]                          ;                   ;         ;
;      - Selector69~2                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[16]                      ;                   ;         ;
;      - Selector69~1                   ; 1                 ; 0       ;
; Preamble[17]                          ;                   ;         ;
;      - Selector68~1                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[17]                      ;                   ;         ;
;      - Selector68~0                   ; 0                 ; 0       ;
; Preamble[18]                          ;                   ;         ;
;      - Selector67~1                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[18]                      ;                   ;         ;
;      - Selector67~0                   ; 0                 ; 0       ;
; Preamble[19]                          ;                   ;         ;
;      - Selector66~1                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[19]                      ;                   ;         ;
;      - Selector66~0                   ; 0                 ; 0       ;
; Preamble[20]                          ;                   ;         ;
;      - Selector65~1                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[20]                      ;                   ;         ;
;      - Selector65~0                   ; 0                 ; 0       ;
; Preamble[21]                          ;                   ;         ;
;      - Selector64~1                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[21]                      ;                   ;         ;
;      - Selector64~0                   ; 1                 ; 0       ;
; Preamble[22]                          ;                   ;         ;
;      - Selector63~1                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[22]                      ;                   ;         ;
;      - Selector63~0                   ; 0                 ; 0       ;
; Preamble[23]                          ;                   ;         ;
;      - Selector62~1                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[23]                      ;                   ;         ;
;      - Selector62~0                   ; 1                 ; 0       ;
; Preamble[24]                          ;                   ;         ;
;      - Selector61~1                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[24]                      ;                   ;         ;
;      - Selector61~0                   ; 1                 ; 0       ;
; Preamble[25]                          ;                   ;         ;
;      - Selector60~1                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[25]                      ;                   ;         ;
;      - Selector60~0                   ; 1                 ; 0       ;
; Preamble[26]                          ;                   ;         ;
;      - Selector59~1                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[26]                      ;                   ;         ;
;      - Selector59~0                   ; 1                 ; 0       ;
; Preamble[27]                          ;                   ;         ;
;      - Selector58~1                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[27]                      ;                   ;         ;
;      - Selector58~0                   ; 1                 ; 0       ;
; Preamble[28]                          ;                   ;         ;
;      - Selector57~1                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[28]                      ;                   ;         ;
;      - Selector57~0                   ; 1                 ; 0       ;
; Preamble[29]                          ;                   ;         ;
;      - Selector56~1                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[29]                      ;                   ;         ;
;      - Selector56~0                   ; 1                 ; 0       ;
; Preamble[30]                          ;                   ;         ;
;      - Selector55~4                   ; 1                 ; 0       ;
; BLE_ACC_ADDR[30]                      ;                   ;         ;
;      - Selector55~3                   ; 0                 ; 0       ;
; BLE_ACC_ADDR[31]                      ;                   ;         ;
;      - Selector54~1                   ; 1                 ; 0       ;
; Preamble[31]                          ;                   ;         ;
;      - Selector54~1                   ; 0                 ; 0       ;
+---------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+---------------------------+----------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+
; Name                      ; Location             ; Fan-Out ; Usage                       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+----------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+
; RAM_OE2                   ; LABCELL_X62_Y3_N9    ; 33      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; Selector0~1               ; LABCELL_X63_Y2_N42   ; 32      ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; Selector111~1             ; LABCELL_X66_Y4_N36   ; 32      ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; Selector114~1             ; LABCELL_X61_Y3_N24   ; 6       ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; Selector53~0              ; LABCELL_X63_Y4_N18   ; 4       ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; Selector88~0              ; LABCELL_X63_Y2_N6    ; 1       ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; Selector90~0              ; LABCELL_X64_Y2_N12   ; 7       ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; Selector91~0              ; LABCELL_X63_Y2_N18   ; 11      ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; WideOr12                  ; LABCELL_X63_Y3_N15   ; 1       ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|always2~0       ; LABCELL_X30_Y1_N15   ; 4224    ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|d1~32           ; LABCELL_X30_Y3_N12   ; 64      ; Clock enable, Output enable ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[0][0]~161   ; LABCELL_X45_Y17_N48  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[100][0]~45  ; LABCELL_X51_Y20_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[101][0]~77  ; LABCELL_X51_Y17_N39  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[102][0]~109 ; LABCELL_X43_Y13_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[103][0]~141 ; LABCELL_X48_Y18_N24  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[104][0]~53  ; MLABCELL_X52_Y21_N6  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[105][0]~85  ; LABCELL_X51_Y20_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[106][0]~117 ; MLABCELL_X52_Y20_N24 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[107][0]~149 ; LABCELL_X51_Y17_N36  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[108][0]~61  ; LABCELL_X50_Y19_N48  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[109][0]~93  ; LABCELL_X51_Y17_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[10][0]~181  ; LABCELL_X53_Y21_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[110][0]~125 ; LABCELL_X51_Y22_N42  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[111][0]~157 ; MLABCELL_X47_Y16_N57 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[112][0]~39  ; LABCELL_X43_Y15_N48  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[113][0]~71  ; LABCELL_X43_Y14_N51  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[114][0]~103 ; LABCELL_X40_Y15_N30  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[115][0]~135 ; LABCELL_X45_Y23_N54  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[116][0]~47  ; LABCELL_X42_Y13_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[117][0]~79  ; LABCELL_X46_Y17_N36  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[118][0]~111 ; LABCELL_X40_Y16_N6   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[119][0]~143 ; LABCELL_X42_Y14_N21  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[11][0]~183  ; LABCELL_X45_Y17_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[120][0]~55  ; LABCELL_X55_Y21_N0   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[121][0]~87  ; LABCELL_X51_Y17_N18  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[122][0]~119 ; LABCELL_X43_Y16_N21  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[123][0]~151 ; LABCELL_X42_Y17_N39  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[124][0]~63  ; LABCELL_X46_Y15_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[125][0]~95  ; LABCELL_X48_Y19_N0   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[126][0]~127 ; LABCELL_X42_Y14_N18  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[127][0]~159 ; LABCELL_X55_Y23_N51  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[12][0]~185  ; LABCELL_X51_Y18_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[13][0]~187  ; MLABCELL_X47_Y16_N54 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[14][0]~189  ; LABCELL_X43_Y17_N54  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[15][0]~191  ; LABCELL_X42_Y15_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[16][0]~225  ; LABCELL_X45_Y19_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[17][0]~227  ; LABCELL_X40_Y16_N36  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[18][0]~229  ; LABCELL_X45_Y19_N24  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[19][0]~231  ; LABCELL_X45_Y21_N24  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[1][0]~163   ; LABCELL_X45_Y15_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[20][0]~233  ; LABCELL_X45_Y20_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[21][0]~235  ; LABCELL_X46_Y23_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[22][0]~237  ; LABCELL_X43_Y17_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[23][0]~239  ; LABCELL_X43_Y15_N45  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[24][0]~241  ; LABCELL_X42_Y15_N36  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[25][0]~243  ; LABCELL_X46_Y13_N33  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[26][0]~245  ; LABCELL_X46_Y17_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[27][0]~247  ; LABCELL_X45_Y18_N36  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[28][0]~249  ; LABCELL_X51_Y17_N54  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[29][0]~251  ; LABCELL_X40_Y23_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[2][0]~165   ; LABCELL_X48_Y20_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[30][0]~253  ; LABCELL_X51_Y22_N24  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[31][0]~255  ; LABCELL_X45_Y16_N21  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[32][0]~1    ; MLABCELL_X52_Y18_N27 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[33][0]~9    ; MLABCELL_X47_Y18_N30 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[34][0]~17   ; LABCELL_X48_Y16_N9   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[35][0]~25   ; LABCELL_X50_Y15_N45  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[36][0]~3    ; LABCELL_X51_Y20_N54  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[37][0]~11   ; LABCELL_X51_Y17_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[38][0]~19   ; LABCELL_X45_Y18_N21  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[39][0]~27   ; LABCELL_X42_Y14_N39  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[3][0]~167   ; LABCELL_X45_Y13_N9   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[40][0]~5    ; MLABCELL_X52_Y21_N57 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[41][0]~13   ; LABCELL_X51_Y20_N45  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[42][0]~21   ; LABCELL_X51_Y20_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[43][0]~29   ; LABCELL_X51_Y17_N21  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[44][0]~7    ; LABCELL_X50_Y19_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[45][0]~15   ; MLABCELL_X52_Y17_N54 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[46][0]~23   ; LABCELL_X51_Y20_N6   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[47][0]~31   ; MLABCELL_X47_Y16_N6  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[48][0]~193  ; LABCELL_X43_Y15_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[49][0]~201  ; LABCELL_X43_Y14_N21  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[4][0]~169   ; LABCELL_X51_Y24_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[50][0]~209  ; LABCELL_X40_Y15_N21  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[51][0]~217  ; LABCELL_X45_Y23_N39  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[52][0]~195  ; LABCELL_X43_Y13_N54  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[53][0]~203  ; LABCELL_X46_Y17_N6   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[54][0]~211  ; LABCELL_X43_Y16_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[55][0]~219  ; LABCELL_X42_Y14_N36  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[56][0]~197  ; LABCELL_X56_Y22_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[57][0]~205  ; LABCELL_X51_Y17_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[58][0]~213  ; LABCELL_X43_Y16_N51  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[59][0]~221  ; LABCELL_X45_Y17_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[5][0]~171   ; LABCELL_X51_Y24_N42  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[60][0]~199  ; LABCELL_X46_Y15_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[61][0]~207  ; MLABCELL_X47_Y18_N48 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[62][0]~215  ; LABCELL_X42_Y14_N33  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[63][0]~223  ; LABCELL_X55_Y23_N57  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[64][0]~33   ; LABCELL_X45_Y17_N9   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[65][0]~65   ; LABCELL_X43_Y15_N51  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[66][0]~97   ; LABCELL_X48_Y20_N39  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[67][0]~129  ; LABCELL_X45_Y13_N3   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[68][0]~41   ; LABCELL_X50_Y22_N54  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[69][0]~73   ; LABCELL_X50_Y15_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[6][0]~173   ; MLABCELL_X39_Y15_N6  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[70][0]~105  ; LABCELL_X43_Y15_N39  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[71][0]~137  ; LABCELL_X48_Y21_N30  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[72][0]~49   ; LABCELL_X53_Y18_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[73][0]~81   ; MLABCELL_X39_Y19_N15 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[74][0]~113  ; LABCELL_X55_Y21_N48  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[75][0]~145  ; LABCELL_X43_Y10_N54  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[76][0]~57   ; LABCELL_X50_Y20_N33  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[77][0]~89   ; MLABCELL_X47_Y16_N9  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[78][0]~121  ; LABCELL_X43_Y17_N27  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[79][0]~153  ; LABCELL_X42_Y15_N39  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[7][0]~175   ; LABCELL_X48_Y21_N39  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[80][0]~35   ; LABCELL_X45_Y19_N48  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[81][0]~67   ; LABCELL_X40_Y16_N21  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[82][0]~99   ; LABCELL_X45_Y19_N36  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[83][0]~131  ; LABCELL_X45_Y21_N18  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[84][0]~43   ; LABCELL_X45_Y20_N51  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[85][0]~75   ; LABCELL_X46_Y23_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[86][0]~107  ; LABCELL_X43_Y17_N12  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[87][0]~139  ; LABCELL_X33_Y15_N24  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[88][0]~51   ; LABCELL_X42_Y15_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[89][0]~83   ; LABCELL_X46_Y13_N30  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[8][0]~177   ; LABCELL_X53_Y18_N33  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[90][0]~115  ; LABCELL_X46_Y17_N3   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[91][0]~147  ; LABCELL_X45_Y18_N6   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[92][0]~59   ; LABCELL_X51_Y16_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[93][0]~91   ; LABCELL_X40_Y23_N42  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[94][0]~123  ; LABCELL_X51_Y22_N15  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[95][0]~155  ; LABCELL_X45_Y16_N24  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[96][0]~37   ; MLABCELL_X52_Y18_N6  ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[97][0]~69   ; MLABCELL_X47_Y18_N51 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[98][0]~101  ; LABCELL_X48_Y16_N3   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[99][0]~133  ; LABCELL_X50_Y15_N9   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; my_ram:u2|mem[9][0]~179   ; MLABCELL_X39_Y19_N27 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; pka_1or2m_gck             ; PIN_Y27              ; 4171    ; Clock                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; r_bytes[0]~1              ; LABCELL_X63_Y3_N57   ; 2       ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; r_cnt~2                   ; MLABCELL_X65_Y3_N48  ; 10      ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; rst_n                     ; PIN_W16              ; 11      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
+---------------------------+----------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                              ;
+---------------+----------+---------+----------------------+------------------+---------------------------+
; Name          ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------+----------+---------+----------------------+------------------+---------------------------+
; pka_1or2m_gck ; PIN_Y27  ; 4171    ; Global Clock         ; GCLK10           ; --                        ;
+---------------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------------+-----------+
; Name                ; Fan-Out   ;
+---------------------+-----------+
; RAM_A2[6]           ; 4258      ;
; my_ram:u2|always2~0 ; 4224      ;
; RAM_A2[4]           ; 560       ;
; RAM_A2[5]           ; 560       ;
; ram_a1[4]~input     ; 558       ;
; ram_a1[5]~input     ; 558       ;
+---------------------+-----------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 25,236 / 289,320 ( 9 % ) ;
; C12 interconnects                           ; 1,294 / 13,420 ( 10 % )  ;
; C2 interconnects                            ; 8,494 / 119,108 ( 7 % )  ;
; C4 interconnects                            ; 4,687 / 56,300 ( 8 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 502 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 3,163 / 84,580 ( 4 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 1,969 / 12,676 ( 16 % )  ;
; R14/C12 interconnect drivers                ; 2,651 / 20,720 ( 13 % )  ;
; R3 interconnects                            ; 10,869 / 130,992 ( 8 % ) ;
; R6 interconnects                            ; 17,543 / 266,960 ( 7 % ) ;
; Spine clocks                                ; 8 / 360 ( 2 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 186       ; 0            ; 0            ; 186       ; 186       ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 186          ; 186          ; 186          ; 186          ; 186          ; 0         ; 186          ; 186          ; 0         ; 0         ; 186          ; 153          ; 186          ; 186          ; 186          ; 186          ; 153          ; 186          ; 186          ; 186          ; 186          ; 153          ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; r_fsm_data          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_WHITEN_INIT[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_WHITEN_INIT[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_WHITEN_INIT[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_WHITEN_INIT[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_WHITEN_INIT[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_WHITEN_INIT[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_WHITEN_INIT[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CRC_INIT[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_d1[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pka_1or2m_gck       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TYPE[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TYPE[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TYPE[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TERM1[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TERM2[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CI[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_STATE       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; start_flag          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TX_RX_EN        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_cs1             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_we1             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_oe1             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TERM1[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TERM2[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_CI[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_a1[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_a1[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_a1[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_a1[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_a1[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_a1[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_a1[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[14] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[15] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TERM2[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_TERM1[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ADV_HEADER[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_DATA_HEADER[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BLE_ACC_ADDR[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Preamble[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                              ; Destination Clock(s)                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; current_state.s_tx_pdu_header,BLE_TYPE[0]                                                    ; pka_1or2m_gck                                                              ; 4245.9            ;
; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                                                 ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 203.8             ;
; current_state.s_tx_pdu_header                                                                ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 136.6             ;
; pka_1or2m_gck                                                                                ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 134.0             ;
; pka_1or2m_gck,current_state.s_end                                                            ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 121.1             ;
; pka_1or2m_gck,current_state.s_tx_pdu_header,BLE_TYPE[0]                                      ; pka_1or2m_gck                                                              ; 119.5             ;
; pka_1or2m_gck,BLE_TYPE[0],current_state.s_end,I/O                                            ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 96.1              ;
; pka_1or2m_gck,current_state.s_tx_pdu_header,BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end,I/O ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 88.3              ;
; BLE_TYPE[0],current_state.s_end,I/O                                                          ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 59.2              ;
; current_state.s_tx_pdu_header                                                                ; pka_1or2m_gck                                                              ; 53.5              ;
; current_state.s_end                                                                          ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 52.7              ;
; current_state.s_tx_pdu_header,BLE_TYPE[0],I/O                                                ; pka_1or2m_gck                                                              ; 48.8              ;
; pka_1or2m_gck,current_state.s_tx_pdu_header,current_state.s_end,I/O                          ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 45.3              ;
; current_state.s_end                                                                          ; current_state.s_tx_pdu_header,BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end ; 43.0              ;
; pka_1or2m_gck,current_state.s_tx_pdu_header,BLE_TYPE[0],current_state.s_end,I/O              ; BLE_TX_RX_EN,BLE_TYPE[0],current_state.s_end                               ; 40.8              ;
+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                             ;
+--------------------------------+----------------------+-------------------+
; Source Register                ; Destination Register ; Delay Added in ns ;
+--------------------------------+----------------------+-------------------+
; current_state.s_tx_pdu_header  ; r_tx_shift_reg[0]    ; 11.390            ;
; PAYLOAD[2]                     ; r_tx_shift_reg[2]    ; 10.379            ;
; PAYLOAD[16]                    ; r_tx_shift_reg[16]   ; 10.356            ;
; PAYLOAD[18]                    ; r_tx_shift_reg[18]   ; 10.325            ;
; PAYLOAD[23]                    ; r_tx_shift_reg[23]   ; 10.308            ;
; PAYLOAD[25]                    ; r_tx_shift_reg[25]   ; 10.305            ;
; PAYLOAD[28]                    ; r_tx_shift_reg[28]   ; 10.299            ;
; PAYLOAD[4]                     ; r_tx_shift_reg[4]    ; 10.250            ;
; PAYLOAD[22]                    ; r_tx_shift_reg[22]   ; 10.169            ;
; PAYLOAD[30]                    ; r_tx_shift_reg[30]   ; 10.162            ;
; PAYLOAD[1]                     ; r_tx_shift_reg[1]    ; 10.133            ;
; PAYLOAD[26]                    ; r_tx_shift_reg[26]   ; 10.124            ;
; PAYLOAD[3]                     ; r_tx_shift_reg[3]    ; 10.119            ;
; PAYLOAD[29]                    ; r_tx_shift_reg[29]   ; 10.106            ;
; PAYLOAD[27]                    ; r_tx_shift_reg[27]   ; 10.106            ;
; PAYLOAD[14]                    ; r_tx_shift_reg[14]   ; 10.094            ;
; PAYLOAD[20]                    ; r_tx_shift_reg[20]   ; 10.088            ;
; PAYLOAD[17]                    ; r_tx_shift_reg[17]   ; 9.963             ;
; PAYLOAD[0]                     ; r_tx_shift_reg[0]    ; 9.925             ;
; r_cnt[2]                       ; r_tx_shift_reg[14]   ; 9.843             ;
; r_cnt[1]                       ; r_tx_shift_reg[0]    ; 9.828             ;
; r_cnt[0]                       ; r_tx_shift_reg[0]    ; 9.828             ;
; r_cnt[3]                       ; r_tx_shift_reg[0]    ; 9.828             ;
; r_cnt[4]                       ; r_tx_shift_reg[0]    ; 9.828             ;
; PAYLOAD[19]                    ; r_tx_shift_reg[19]   ; 9.791             ;
; PAYLOAD[7]                     ; r_tx_shift_reg[7]    ; 9.771             ;
; PAYLOAD[13]                    ; r_tx_shift_reg[13]   ; 9.754             ;
; PAYLOAD[21]                    ; r_tx_shift_reg[21]   ; 9.716             ;
; PAYLOAD[24]                    ; r_tx_shift_reg[24]   ; 9.695             ;
; PAYLOAD[9]                     ; r_tx_shift_reg[9]    ; 9.669             ;
; PAYLOAD[5]                     ; r_tx_shift_reg[5]    ; 9.595             ;
; PAYLOAD[15]                    ; r_tx_shift_reg[15]   ; 9.589             ;
; PAYLOAD[12]                    ; r_tx_shift_reg[12]   ; 9.534             ;
; PAYLOAD[8]                     ; r_tx_shift_reg[8]    ; 9.497             ;
; r_tx_shift_reg[1]              ; r_tx_shift_reg[0]    ; 9.476             ;
; PAYLOAD[31]                    ; r_tx_shift_reg[31]   ; 9.457             ;
; r_tx_shift_reg[30]             ; r_tx_shift_reg[29]   ; 9.395             ;
; r_tx_shift_reg[4]              ; r_tx_shift_reg[3]    ; 9.391             ;
; r_tx_shift_reg[17]             ; r_tx_shift_reg[16]   ; 9.384             ;
; PAYLOAD[6]                     ; r_tx_shift_reg[6]    ; 9.384             ;
; r_tx_shift_reg[19]             ; r_tx_shift_reg[18]   ; 9.383             ;
; r_tx_shift_reg[18]             ; r_tx_shift_reg[17]   ; 9.383             ;
; r_tx_shift_reg[28]             ; r_tx_shift_reg[27]   ; 9.380             ;
; r_tx_shift_reg[29]             ; r_tx_shift_reg[28]   ; 9.379             ;
; r_tx_shift_reg[21]             ; r_tx_shift_reg[20]   ; 9.379             ;
; r_tx_shift_reg[27]             ; r_tx_shift_reg[26]   ; 9.378             ;
; r_tx_shift_reg[24]             ; r_tx_shift_reg[23]   ; 9.377             ;
; r_tx_shift_reg[22]             ; r_tx_shift_reg[21]   ; 9.374             ;
; r_tx_shift_reg[25]             ; r_tx_shift_reg[24]   ; 9.366             ;
; r_tx_shift_reg[23]             ; r_tx_shift_reg[22]   ; 9.365             ;
; r_tx_shift_reg[13]             ; r_tx_shift_reg[12]   ; 9.362             ;
; r_tx_shift_reg[11]             ; r_tx_shift_reg[10]   ; 9.357             ;
; r_tx_shift_reg[9]              ; r_tx_shift_reg[8]    ; 9.351             ;
; r_tx_shift_reg[10]             ; r_tx_shift_reg[9]    ; 9.348             ;
; r_tx_shift_reg[6]              ; r_tx_shift_reg[5]    ; 9.346             ;
; r_tx_shift_reg[5]              ; r_tx_shift_reg[4]    ; 9.335             ;
; PAYLOAD[10]                    ; r_tx_shift_reg[10]   ; 9.322             ;
; r_tx_shift_reg[31]             ; r_tx_shift_reg[30]   ; 9.206             ;
; PAYLOAD[11]                    ; r_tx_shift_reg[11]   ; 9.179             ;
; r_tx_shift_reg[12]             ; r_tx_shift_reg[11]   ; 9.143             ;
; r_tx_shift_reg[7]              ; r_tx_shift_reg[6]    ; 9.128             ;
; r_tx_shift_reg[8]              ; r_tx_shift_reg[7]    ; 9.124             ;
; r_tx_shift_reg[3]              ; r_tx_shift_reg[2]    ; 9.123             ;
; r_tx_shift_reg[15]             ; r_tx_shift_reg[14]   ; 9.062             ;
; r_tx_shift_reg[20]             ; r_tx_shift_reg[19]   ; 9.031             ;
; r_tx_shift_reg[26]             ; r_tx_shift_reg[25]   ; 8.969             ;
; r_tx_shift_reg[2]              ; r_tx_shift_reg[1]    ; 8.894             ;
; r_tx_shift_reg[14]             ; r_tx_shift_reg[13]   ; 8.777             ;
; current_state.s_tx_pdu_payload ; r_tx_shift_reg[1]    ; 8.613             ;
; BLE_TYPE[0]                    ; r_tx_shift_reg[0]    ; 8.457             ;
; r_tx_shift_reg[16]             ; r_tx_shift_reg[15]   ; 8.436             ;
; r_tx_shift_reg[0]              ; r_tx_shift_reg[31]   ; 8.139             ;
; r_cnt_cnt[2]                   ; r_tx_shift_reg[0]    ; 7.811             ;
; r_cnt_cnt[0]                   ; r_tx_shift_reg[0]    ; 7.805             ;
; r_cnt_cnt[1]                   ; r_tx_shift_reg[0]    ; 7.802             ;
; r_cnt_cnt[3]                   ; r_tx_shift_reg[0]    ; 7.778             ;
; BLE_TYPE[1]                    ; r_tx_shift_reg[0]    ; 7.644             ;
; BLE_TYPE[2]                    ; r_tx_shift_reg[0]    ; 7.644             ;
; current_state.s_idle           ; r_tx_shift_reg[18]   ; 7.535             ;
; current_state.s_tx_access      ; r_tx_shift_reg[0]    ; 7.328             ;
; current_state.s_tx_ci          ; r_tx_shift_reg[1]    ; 7.314             ;
; current_state.s_tx_term1       ; r_tx_shift_reg[0]    ; 6.720             ;
; current_state.s_tx_preamble    ; r_tx_shift_reg[23]   ; 6.709             ;
; current_state.s_tx_term2       ; r_tx_shift_reg[0]    ; 6.446             ;
; current_state.s_wait_crc       ; r_tx_shift_reg[2]    ; 6.325             ;
; Preamble[4]                    ; r_tx_shift_reg[4]    ; 6.023             ;
; Preamble[3]                    ; r_tx_shift_reg[3]    ; 5.960             ;
; BLE_TERM2[1]                   ; r_tx_shift_reg[1]    ; 5.951             ;
; Preamble[1]                    ; r_tx_shift_reg[1]    ; 5.951             ;
; Preamble[14]                   ; r_tx_shift_reg[14]   ; 5.905             ;
; BLE_TERM1[1]                   ; r_tx_shift_reg[1]    ; 5.894             ;
; BLE_TERM1[0]                   ; r_tx_shift_reg[0]    ; 5.828             ;
; BLE_TERM2[0]                   ; r_tx_shift_reg[0]    ; 5.828             ;
; Preamble[0]                    ; r_tx_shift_reg[0]    ; 5.828             ;
; Preamble[13]                   ; r_tx_shift_reg[13]   ; 5.781             ;
; Preamble[5]                    ; r_tx_shift_reg[5]    ; 5.701             ;
; Preamble[7]                    ; r_tx_shift_reg[7]    ; 5.700             ;
; Preamble[9]                    ; r_tx_shift_reg[9]    ; 5.696             ;
; Preamble[12]                   ; r_tx_shift_reg[12]   ; 5.668             ;
; Preamble[15]                   ; r_tx_shift_reg[15]   ; 5.646             ;
+--------------------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "my_jtd"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 186 pins of 186 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): pka_1or2m_gck~inputCLKENA0 with 4171 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): TimeQuest Timing Analyzer is analyzing 101 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'my_jtd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "G1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "R1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "R2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "a200" is assigned to location or region, but does not exist in design
    Warning (15706): Node "a201" is assigned to location or region, but does not exist in design
    Warning (15706): Node "a250" is assigned to location or region, but does not exist in design
    Warning (15706): Node "a251" is assigned to location or region, but does not exist in design
    Warning (15706): Node "a50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "a51" is assigned to location or region, but does not exist in design
    Warning (15706): Node "b200" is assigned to location or region, but does not exist in design
    Warning (15706): Node "b201" is assigned to location or region, but does not exist in design
    Warning (15706): Node "b250" is assigned to location or region, but does not exist in design
    Warning (15706): Node "b251" is assigned to location or region, but does not exist in design
    Warning (15706): Node "b50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "b51" is assigned to location or region, but does not exist in design
    Warning (15706): Node "c200" is assigned to location or region, but does not exist in design
    Warning (15706): Node "c201" is assigned to location or region, but does not exist in design
    Warning (15706): Node "c250" is assigned to location or region, but does not exist in design
    Warning (15706): Node "c251" is assigned to location or region, but does not exist in design
    Warning (15706): Node "c50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "c51" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "d200" is assigned to location or region, but does not exist in design
    Warning (15706): Node "d201" is assigned to location or region, but does not exist in design
    Warning (15706): Node "d250" is assigned to location or region, but does not exist in design
    Warning (15706): Node "d251" is assigned to location or region, but does not exist in design
    Warning (15706): Node "d50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "d51" is assigned to location or region, but does not exist in design
    Warning (15706): Node "e200" is assigned to location or region, but does not exist in design
    Warning (15706): Node "e201" is assigned to location or region, but does not exist in design
    Warning (15706): Node "e250" is assigned to location or region, but does not exist in design
    Warning (15706): Node "e251" is assigned to location or region, but does not exist in design
    Warning (15706): Node "e50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "e51" is assigned to location or region, but does not exist in design
    Warning (15706): Node "f200" is assigned to location or region, but does not exist in design
    Warning (15706): Node "f201" is assigned to location or region, but does not exist in design
    Warning (15706): Node "f250" is assigned to location or region, but does not exist in design
    Warning (15706): Node "f251" is assigned to location or region, but does not exist in design
    Warning (15706): Node "f50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "f51" is assigned to location or region, but does not exist in design
    Warning (15706): Node "g200" is assigned to location or region, but does not exist in design
    Warning (15706): Node "g201" is assigned to location or region, but does not exist in design
    Warning (15706): Node "g250" is assigned to location or region, but does not exist in design
    Warning (15706): Node "g251" is assigned to location or region, but does not exist in design
    Warning (15706): Node "g50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "g51" is assigned to location or region, but does not exist in design
    Warning (15706): Node "rst" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sen1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sen2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ys" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:36
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:29
Info (170193): Fitter routing operations beginning
Info (170089): 5e+03 ns of routing delay (approximately 2.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:04:27
Info (11888): Total time spent on timing analysis during the Fitter is 31.90 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:29
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/HP/Desktop/bluetooth/test_fsm/output_files/my_jtd.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 60 warnings
    Info: Peak virtual memory: 6776 megabytes
    Info: Processing ended: Tue Mar 08 16:24:47 2022
    Info: Elapsed time: 00:07:34
    Info: Total CPU time (on all processors): 00:13:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/HP/Desktop/bluetooth/test_fsm/output_files/my_jtd.fit.smsg.


