TimeQuest Timing Analyzer report for top
Thu Dec 17 15:51:33 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 37. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Fast 1200mV 0C Model Metastability Report
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Slow Corner Signal Integrity Metrics
 48. Fast Corner Signal Integrity Metrics
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top                                                                ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Thu Dec 17 15:51:31 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 298.78 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; 16.653 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.359 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; CLOCK_50 ; 9.580 ; 0.000                          ;
+----------+-------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 16.653 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.280      ;
; 16.676 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.258      ;
; 16.733 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.200      ;
; 16.740 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.194      ;
; 16.744 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.190      ;
; 16.745 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.189      ;
; 16.750 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.183      ;
; 16.753 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.180      ;
; 16.770 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.163      ;
; 16.796 ; spi2adc:SPI_ADC|ctr[3]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.792     ; 2.407      ;
; 16.796 ; spi2adc:SPI_ADC|ctr[3]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.792     ; 2.407      ;
; 16.799 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.135      ;
; 16.817 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.117      ;
; 16.850 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.083      ;
; 16.864 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.069      ;
; 16.867 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.066      ;
; 16.885 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.048      ;
; 16.885 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.049      ;
; 16.886 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.047      ;
; 16.886 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.048      ;
; 16.888 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.046      ;
; 16.889 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.044      ;
; 16.891 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 3.042      ;
; 16.896 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 3.038      ;
; 16.925 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 3.007      ;
; 16.944 ; spi2adc:SPI_ADC|ctr[1]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.792     ; 2.259      ;
; 16.944 ; spi2adc:SPI_ADC|ctr[1]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.792     ; 2.259      ;
; 16.953 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.980      ;
; 16.957 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.976      ;
; 16.958 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.975      ;
; 16.965 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.968      ;
; 16.971 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.962      ;
; 16.973 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.961      ;
; 16.980 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[18]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.952      ;
; 16.980 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.952      ;
; 16.982 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[16]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.950      ;
; 16.982 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.951      ;
; 16.984 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.950      ;
; 16.984 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.949      ;
; 16.991 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.943      ;
; 17.000 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.933      ;
; 17.003 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.930      ;
; 17.007 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.926      ;
; 17.008 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.925      ;
; 17.010 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.922      ;
; 17.013 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.919      ;
; 17.032 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.902      ;
; 17.037 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.897      ;
; 17.037 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.896      ;
; 17.041 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.893      ;
; 17.042 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.892      ;
; 17.044 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.890      ;
; 17.052 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.882      ;
; 17.053 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.881      ;
; 17.055 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.879      ;
; 17.059 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|clkout   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.874      ;
; 17.059 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.875      ;
; 17.060 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.874      ;
; 17.062 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.872      ;
; 17.066 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.866      ;
; 17.074 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.859      ;
; 17.076 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.858      ;
; 17.081 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.852      ;
; 17.088 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.845      ;
; 17.094 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.839      ;
; 17.103 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.831      ;
; 17.104 ; spi2adc:SPI_ADC|ctr[2]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.792     ; 2.099      ;
; 17.104 ; spi2adc:SPI_ADC|ctr[2]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.792     ; 2.099      ;
; 17.104 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.829      ;
; 17.118 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.815      ;
; 17.120 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.813      ;
; 17.123 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.810      ;
; 17.124 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.808      ;
; 17.127 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.805      ;
; 17.128 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[18]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.804      ;
; 17.128 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.804      ;
; 17.130 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[16]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.802      ;
; 17.144 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.790      ;
; 17.145 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.789      ;
; 17.147 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.787      ;
; 17.151 ; clk_div:GEN_10K|ctr[10] ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.783      ;
; 17.152 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.782      ;
; 17.154 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.779      ;
; 17.156 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.777      ;
; 17.161 ; clk_div:GEN_10K|ctr[10] ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.773      ;
; 17.187 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[18]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.745      ;
; 17.189 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[10]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.744      ;
; 17.189 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.744      ;
; 17.191 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.742      ;
; 17.192 ; clk_div:GEN_10K|ctr[8]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.741      ;
; 17.192 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.740      ;
; 17.194 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.739      ;
; 17.195 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.738      ;
; 17.195 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 2.737      ;
; 17.196 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[10]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.737      ;
; 17.198 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.735      ;
; 17.200 ; spi2adc:SPI_ADC|ctr[0]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.792     ; 2.003      ;
; 17.200 ; spi2adc:SPI_ADC|ctr[0]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.792     ; 2.003      ;
; 17.203 ; clk_div:GEN_10K|ctr[8]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.730      ;
; 17.203 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 2.730      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[20]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; clk_div:GEN_10K|clkout                 ; clk_div:GEN_10K|clkout                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.373 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.591      ;
; 0.381 ; clk_div:GEN_10K|clkout                 ; pulse_gen:PULSE|pulse                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; clk_div:GEN_10K|clkout                 ; pulse_gen:PULSE|state.IDLE             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.600      ;
; 0.385 ; spi2dac:SPI_DAC|clk_1MHz               ; spi2dac:SPI_DAC|clk_1MHz               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.580      ;
; 0.385 ; spi2adc:SPI_ADC|clk_1MHz               ; spi2adc:SPI_ADC|clk_1MHz               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.580      ;
; 0.398 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.616      ;
; 0.400 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.618      ;
; 0.401 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.619      ;
; 0.402 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.620      ;
; 0.410 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.628      ;
; 0.508 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.726      ;
; 0.533 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.751      ;
; 0.537 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.755      ;
; 0.552 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|clkout                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.770      ;
; 0.558 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[9]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.563 ; clk_div:GEN_10K|ctr[1]                 ; clk_div:GEN_10K|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.781      ;
; 0.571 ; clk_div:GEN_10K|ctr[8]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; clk_div:GEN_10K|ctr[11]                ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.790      ;
; 0.576 ; spi2adc:SPI_ADC|ctr[3]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; clk_div:GEN_10K|ctr[0]                 ; clk_div:GEN_10K|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; pulse_gen:PULSE|state.IDLE             ; pulse_gen:PULSE|pulse                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.794      ;
; 0.585 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.802      ;
; 0.613 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.831      ;
; 0.623 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.841      ;
; 0.624 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[15]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.842      ;
; 0.625 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[12]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.843      ;
; 0.625 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[14]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.843      ;
; 0.625 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.843      ;
; 0.696 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.914      ;
; 0.713 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ; spi2adc:SPI_ADC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.931      ;
; 0.735 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.953      ;
; 0.769 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.986      ;
; 0.769 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.986      ;
; 0.770 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.987      ;
; 0.829 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.047      ;
; 0.829 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.047      ;
; 0.832 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.050      ;
; 0.833 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.051      ;
; 0.834 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.053      ;
; 0.846 ; clk_div:GEN_10K|ctr[0]                 ; clk_div:GEN_10K|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.064      ;
; 0.848 ; spi2adc:SPI_ADC|ctr[3]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.066      ;
; 0.849 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[5]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.067      ;
; 0.849 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.067      ;
; 0.851 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.069      ;
; 0.851 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.069      ;
; 0.851 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.069      ;
; 0.852 ; clk_div:GEN_10K|ctr[16]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.070      ;
; 0.853 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.071      ;
; 0.854 ; clk_div:GEN_10K|ctr[2]                 ; clk_div:GEN_10K|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.072      ;
; 0.855 ; clk_div:GEN_10K|ctr[19]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.073      ;
; 0.864 ; spi2adc:SPI_ADC|adc_start              ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.082      ;
; 0.913 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 1.134      ;
; 0.931 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.149      ;
; 0.935 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.153      ;
; 0.936 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.154      ;
; 0.945 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.163      ;
; 0.946 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.164      ;
; 0.946 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.164      ;
; 0.947 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.165      ;
; 0.948 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.166      ;
; 0.952 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.170      ;
; 0.957 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.176      ;
; 0.959 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.177      ;
; 0.961 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[5]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.179      ;
; 0.961 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.179      ;
; 0.961 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.179      ;
; 0.963 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.181      ;
; 0.964 ; clk_div:GEN_10K|ctr[2]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.182      ;
; 0.974 ; clk_div:GEN_10K|ctr[8]                 ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 1.190      ;
; 0.985 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.203      ;
; 0.987 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.205      ;
; 0.990 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.208      ;
; 0.990 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.208      ;
; 0.992 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 1.213      ;
; 1.022 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.240      ;
; 1.024 ; clk_div:GEN_10K|ctr[10]                ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.241      ;
; 1.029 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.248      ;
; 1.032 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.251      ;
; 1.033 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.252      ;
; 1.034 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 1.255      ;
; 1.035 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.253      ;
; 1.047 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.266      ;
; 1.049 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[12]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.268      ;
; 1.051 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[15]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.270      ;
; 1.052 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[14]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.271      ;
; 1.053 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.272      ;
; 1.056 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.274      ;
; 1.056 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 1.272      ;
; 1.058 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.059 ; clk_div:GEN_10K|ctr[1]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.277      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 9.580  ; 9.764        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|clk_1MHz               ;
; 9.580  ; 9.764        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|clk_1MHz               ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[0]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[1]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[2]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[3]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[4]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[5]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[6]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[7]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[8]                 ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|dac_start              ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.IDLE          ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ;
; 9.594  ; 9.778        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|clkout                 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[10]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[11]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[12]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[13]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[14]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[15]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[16]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[17]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[18]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[19]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[20]                ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[9]                 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pulse_gen:PULSE|pulse                  ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pulse_gen:PULSE|state.IDLE             ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[0]                 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[1]                 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[2]                 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[3]                 ;
; 9.595  ; 9.779        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[4]                 ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[2]            ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[3]            ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[4]            ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[5]            ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[6]            ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[7]            ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[8]            ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[9]            ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|adc_start              ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.IDLE          ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ;
; 9.742  ; 9.742        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|clk_1MHz|clk                   ;
; 9.742  ; 9.742        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|clk_1MHz|clk                   ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                       ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[0]|clk                     ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[1]|clk                     ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[2]|clk                     ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[3]|clk                     ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[4]|clk                     ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[5]|clk                     ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[6]|clk                     ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[7]|clk                     ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[8]|clk                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|clkout|clk                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[10]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[11]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[12]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[13]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[14]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[15]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[16]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[17]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[18]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[19]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[20]|clk                    ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[9]|clk                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PULSE|pulse|clk                        ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PULSE|state.IDLE|clk                   ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[0]|clk                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[1]|clk                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[2]|clk                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[3]|clk                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[4]|clk                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|dac_start|clk                  ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.IDLE|clk              ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.WAIT_CSB_FALL|clk     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.WAIT_CSB_HIGH|clk     ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[2]|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[3]|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[4]|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[5]|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[6]|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[7]|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[8]|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[9]|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|adc_start|clk                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.IDLE|clk              ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.WAIT_CSB_FALL|clk     ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.WAIT_CSB_HIGH|clk     ;
; 9.762  ; 9.762        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]         ;
; 9.762  ; 9.762        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                       ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[2]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCK       ; CLOCK_50   ; 6.244 ; 6.140 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCK       ; CLOCK_50   ; 6.040 ; 5.935 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 332.34 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 16.991 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.312 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.562 ; 0.000                         ;
+----------+-------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                            ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 16.991 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.949      ;
; 17.028 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.912      ;
; 17.047 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.893      ;
; 17.049 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.891      ;
; 17.051 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.889      ;
; 17.093 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.847      ;
; 17.113 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.827      ;
; 17.124 ; spi2adc:SPI_ADC|ctr[3]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.692     ; 2.179      ;
; 17.124 ; spi2adc:SPI_ADC|ctr[3]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.692     ; 2.179      ;
; 17.127 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.813      ;
; 17.128 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.812      ;
; 17.141 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.799      ;
; 17.152 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 2.789      ;
; 17.169 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.771      ;
; 17.171 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.769      ;
; 17.173 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.767      ;
; 17.196 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.744      ;
; 17.218 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.721      ;
; 17.223 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.717      ;
; 17.228 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.712      ;
; 17.241 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.699      ;
; 17.242 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.698      ;
; 17.247 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.693      ;
; 17.249 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.691      ;
; 17.261 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.679      ;
; 17.265 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 2.676      ;
; 17.266 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.674      ;
; 17.273 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.667      ;
; 17.274 ; spi2adc:SPI_ADC|ctr[1]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.692     ; 2.029      ;
; 17.274 ; spi2adc:SPI_ADC|ctr[1]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.692     ; 2.029      ;
; 17.275 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.664      ;
; 17.276 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[18]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.663      ;
; 17.277 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[16]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.662      ;
; 17.283 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.657      ;
; 17.289 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.651      ;
; 17.293 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.647      ;
; 17.298 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.642      ;
; 17.300 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.640      ;
; 17.302 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.638      ;
; 17.314 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.626      ;
; 17.322 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.618      ;
; 17.324 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.616      ;
; 17.326 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.614      ;
; 17.326 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.614      ;
; 17.329 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.611      ;
; 17.329 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.611      ;
; 17.331 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.609      ;
; 17.333 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.607      ;
; 17.335 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.605      ;
; 17.339 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.601      ;
; 17.340 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.599      ;
; 17.341 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.599      ;
; 17.343 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.597      ;
; 17.349 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.591      ;
; 17.361 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.579      ;
; 17.371 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|clkout   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.569      ;
; 17.373 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.567      ;
; 17.373 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 2.568      ;
; 17.377 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.562      ;
; 17.379 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.560      ;
; 17.385 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 2.556      ;
; 17.394 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.546      ;
; 17.395 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.545      ;
; 17.397 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.543      ;
; 17.397 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.542      ;
; 17.398 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[18]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.541      ;
; 17.399 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.541      ;
; 17.399 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[16]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.540      ;
; 17.407 ; spi2adc:SPI_ADC|ctr[2]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.692     ; 1.896      ;
; 17.407 ; spi2adc:SPI_ADC|ctr[2]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.692     ; 1.896      ;
; 17.409 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.531      ;
; 17.409 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.531      ;
; 17.417 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.523      ;
; 17.429 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.511      ;
; 17.446 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.494      ;
; 17.448 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.492      ;
; 17.449 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.491      ;
; 17.452 ; clk_div:GEN_10K|ctr[10] ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 2.489      ;
; 17.453 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 2.488      ;
; 17.456 ; clk_div:GEN_10K|ctr[10] ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 2.485      ;
; 17.458 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[10]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.482      ;
; 17.458 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.482      ;
; 17.459 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.481      ;
; 17.461 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.479      ;
; 17.465 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.475      ;
; 17.467 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.473      ;
; 17.469 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.470      ;
; 17.469 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.471      ;
; 17.473 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.466      ;
; 17.479 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.460      ;
; 17.491 ; clk_div:GEN_10K|ctr[8]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.449      ;
; 17.493 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|clkout   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.447      ;
; 17.495 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.445      ;
; 17.497 ; spi2adc:SPI_ADC|ctr[0]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.692     ; 1.806      ;
; 17.497 ; spi2adc:SPI_ADC|ctr[0]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.692     ; 1.806      ;
; 17.497 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.443      ;
; 17.499 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.441      ;
; 17.503 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.437      ;
; 17.505 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.435      ;
; 17.513 ; clk_div:GEN_10K|ctr[8]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.427      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[20]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; clk_div:GEN_10K|clkout                 ; clk_div:GEN_10K|clkout                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.331 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.530      ;
; 0.341 ; spi2adc:SPI_ADC|clk_1MHz               ; spi2adc:SPI_ADC|clk_1MHz               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.519      ;
; 0.341 ; spi2dac:SPI_DAC|clk_1MHz               ; spi2dac:SPI_DAC|clk_1MHz               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.519      ;
; 0.346 ; clk_div:GEN_10K|clkout                 ; pulse_gen:PULSE|pulse                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.544      ;
; 0.347 ; clk_div:GEN_10K|clkout                 ; pulse_gen:PULSE|state.IDLE             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.545      ;
; 0.356 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.554      ;
; 0.364 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.562      ;
; 0.365 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.563      ;
; 0.365 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.563      ;
; 0.368 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.567      ;
; 0.458 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.657      ;
; 0.489 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.688      ;
; 0.492 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.691      ;
; 0.499 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|clkout                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.697      ;
; 0.505 ; clk_div:GEN_10K|ctr[1]                 ; clk_div:GEN_10K|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.704      ;
; 0.511 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[9]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; clk_div:GEN_10K|ctr[8]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; clk_div:GEN_10K|ctr[11]                ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; clk_div:GEN_10K|ctr[0]                 ; clk_div:GEN_10K|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; pulse_gen:PULSE|state.IDLE             ; pulse_gen:PULSE|pulse                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.714      ;
; 0.518 ; spi2adc:SPI_ADC|ctr[3]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.716      ;
; 0.533 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.730      ;
; 0.547 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.746      ;
; 0.561 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.759      ;
; 0.562 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[12]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.760      ;
; 0.562 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[15]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.760      ;
; 0.563 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[14]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.761      ;
; 0.563 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.761      ;
; 0.633 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.832      ;
; 0.646 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ; spi2adc:SPI_ADC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.845      ;
; 0.666 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.865      ;
; 0.696 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.893      ;
; 0.696 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.893      ;
; 0.697 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.894      ;
; 0.742 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.941      ;
; 0.747 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.946      ;
; 0.749 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.749 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.749 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.750 ; clk_div:GEN_10K|ctr[0]                 ; clk_div:GEN_10K|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.949      ;
; 0.750 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.948      ;
; 0.752 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.950      ;
; 0.758 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.957      ;
; 0.761 ; spi2adc:SPI_ADC|ctr[3]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.959      ;
; 0.768 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.966      ;
; 0.769 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; clk_div:GEN_10K|ctr[2]                 ; clk_div:GEN_10K|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; clk_div:GEN_10K|ctr[16]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.969      ;
; 0.772 ; clk_div:GEN_10K|ctr[19]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[5]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.972      ;
; 0.779 ; spi2adc:SPI_ADC|adc_start              ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.978      ;
; 0.832 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 1.033      ;
; 0.836 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.035      ;
; 0.838 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.036      ;
; 0.841 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.039      ;
; 0.841 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.039      ;
; 0.841 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.040      ;
; 0.842 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.040      ;
; 0.843 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.042      ;
; 0.845 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.043      ;
; 0.847 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.046      ;
; 0.851 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.049      ;
; 0.854 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.053      ;
; 0.857 ; clk_div:GEN_10K|ctr[2]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.056      ;
; 0.858 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.056      ;
; 0.858 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.057      ;
; 0.858 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.056      ;
; 0.861 ; clk_div:GEN_10K|ctr[8]                 ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.058      ;
; 0.862 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.060      ;
; 0.865 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[5]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.064      ;
; 0.883 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.082      ;
; 0.885 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.083      ;
; 0.886 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.084      ;
; 0.890 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.089      ;
; 0.903 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 1.104      ;
; 0.918 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.117      ;
; 0.921 ; clk_div:GEN_10K|ctr[10]                ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.118      ;
; 0.929 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.126      ;
; 0.930 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.128      ;
; 0.930 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.129      ;
; 0.930 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.129      ;
; 0.932 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.131      ;
; 0.933 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[12]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.132      ;
; 0.933 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[15]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.132      ;
; 0.934 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[14]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.133      ;
; 0.936 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.135      ;
; 0.936 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.135      ;
; 0.936 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.135      ;
; 0.937 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.136      ;
; 0.940 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 1.141      ;
; 0.940 ; clk_div:GEN_10K|ctr[1]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.139      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 9.562  ; 9.746        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|clk_1MHz               ;
; 9.562  ; 9.746        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|clk_1MHz               ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[0]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[11]                ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[16]                ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[17]                ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[18]                ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[19]                ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[1]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[2]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[3]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[4]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[5]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[6]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[7]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[8]                 ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|dac_start              ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.IDLE          ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ;
; 9.590  ; 9.774        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|clkout                 ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[10]                ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[12]                ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[13]                ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[14]                ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[15]                ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[20]                ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[9]                 ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[2]            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[3]            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[4]            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[5]            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[6]            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[7]            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[8]            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[9]            ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pulse_gen:PULSE|pulse                  ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pulse_gen:PULSE|state.IDLE             ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|adc_start              ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[0]                 ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[1]                 ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[2]                 ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[3]                 ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[4]                 ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.IDLE          ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ;
; 9.722  ; 9.722        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|clk_1MHz|clk                   ;
; 9.722  ; 9.722        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|clk_1MHz|clk                   ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                       ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[0]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[11]|clk                    ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[16]|clk                    ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[17]|clk                    ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[18]|clk                    ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[19]|clk                    ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[1]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[2]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[3]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[4]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[5]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[6]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[7]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[8]|clk                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|dac_start|clk                  ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.IDLE|clk              ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.WAIT_CSB_FALL|clk     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.WAIT_CSB_HIGH|clk     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|clkout|clk                     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[10]|clk                    ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[12]|clk                    ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[13]|clk                    ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[14]|clk                    ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[15]|clk                    ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[20]|clk                    ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[9]|clk                     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[2]|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[3]|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[4]|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[5]|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[6]|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[7]|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[8]|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[9]|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PULSE|pulse|clk                        ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PULSE|state.IDLE|clk                   ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|adc_start|clk                  ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[0]|clk                     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[1]|clk                     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[2]|clk                     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[3]|clk                     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[4]|clk                     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.IDLE|clk              ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.WAIT_CSB_FALL|clk     ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.WAIT_CSB_HIGH|clk     ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]         ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                       ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[2]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCK       ; CLOCK_50   ; 5.938 ; 5.762 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCK       ; CLOCK_50   ; 5.751 ; 5.580 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 18.082 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.187 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.267 ; 0.000                         ;
+----------+-------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                            ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 18.082 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.868      ;
; 18.099 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.852      ;
; 18.130 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.821      ;
; 18.130 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.820      ;
; 18.132 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.819      ;
; 18.132 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.819      ;
; 18.133 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.817      ;
; 18.149 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.801      ;
; 18.151 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.799      ;
; 18.167 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.785      ;
; 18.174 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.777      ;
; 18.184 ; spi2adc:SPI_ADC|ctr[3]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.490     ; 1.313      ;
; 18.184 ; spi2adc:SPI_ADC|ctr[3]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.490     ; 1.313      ;
; 18.194 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.756      ;
; 18.202 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.748      ;
; 18.205 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.746      ;
; 18.207 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.744      ;
; 18.207 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.744      ;
; 18.213 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.737      ;
; 18.214 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.736      ;
; 18.216 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.734      ;
; 18.218 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.734      ;
; 18.229 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.721      ;
; 18.239 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.711      ;
; 18.251 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.698      ;
; 18.257 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.693      ;
; 18.257 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.694      ;
; 18.265 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.685      ;
; 18.267 ; spi2adc:SPI_ADC|ctr[1]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.490     ; 1.230      ;
; 18.267 ; spi2adc:SPI_ADC|ctr[1]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.490     ; 1.230      ;
; 18.267 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.683      ;
; 18.278 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.672      ;
; 18.281 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.669      ;
; 18.282 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.668      ;
; 18.283 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.666      ;
; 18.283 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.667      ;
; 18.284 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[18]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.665      ;
; 18.285 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[16]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.664      ;
; 18.287 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.663      ;
; 18.288 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.663      ;
; 18.290 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.660      ;
; 18.290 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.661      ;
; 18.290 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.661      ;
; 18.294 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.656      ;
; 18.298 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.654      ;
; 18.301 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.648      ;
; 18.308 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.642      ;
; 18.317 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.632      ;
; 18.318 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.633      ;
; 18.319 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.632      ;
; 18.319 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.632      ;
; 18.324 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.628      ;
; 18.326 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.623      ;
; 18.326 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.624      ;
; 18.338 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|clkout   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.612      ;
; 18.341 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.609      ;
; 18.347 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.603      ;
; 18.347 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.603      ;
; 18.349 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.602      ;
; 18.350 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.601      ;
; 18.350 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[2]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.601      ;
; 18.351 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.599      ;
; 18.351 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.600      ;
; 18.351 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.600      ;
; 18.351 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.599      ;
; 18.352 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.599      ;
; 18.352 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.599      ;
; 18.352 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[3]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.599      ;
; 18.352 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[4]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.599      ;
; 18.354 ; spi2adc:SPI_ADC|ctr[2]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.490     ; 1.143      ;
; 18.354 ; spi2adc:SPI_ADC|ctr[2]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.490     ; 1.143      ;
; 18.358 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.591      ;
; 18.359 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[18]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.590      ;
; 18.360 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[16]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.589      ;
; 18.361 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.589      ;
; 18.363 ; clk_div:GEN_10K|ctr[4]  ; clk_div:GEN_10K|ctr[13]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.587      ;
; 18.363 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.589      ;
; 18.370 ; clk_div:GEN_10K|ctr[3]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.579      ;
; 18.373 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.577      ;
; 18.381 ; clk_div:GEN_10K|ctr[10] ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.571      ;
; 18.382 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.567      ;
; 18.386 ; clk_div:GEN_10K|ctr[9]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.565      ;
; 18.390 ; clk_div:GEN_10K|ctr[2]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.560      ;
; 18.392 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.558      ;
; 18.397 ; clk_div:GEN_10K|ctr[8]  ; clk_div:GEN_10K|ctr[20]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.553      ;
; 18.401 ; clk_div:GEN_10K|ctr[10] ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.551      ;
; 18.402 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[19]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.547      ;
; 18.406 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[5]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.036     ; 1.545      ;
; 18.406 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[18]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.543      ;
; 18.408 ; spi2adc:SPI_ADC|ctr[0]  ; spi2dac:SPI_DAC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.490     ; 1.089      ;
; 18.408 ; spi2adc:SPI_ADC|ctr[0]  ; spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.490     ; 1.089      ;
; 18.408 ; clk_div:GEN_10K|ctr[0]  ; clk_div:GEN_10K|ctr[9]   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.542      ;
; 18.409 ; clk_div:GEN_10K|ctr[7]  ; clk_div:GEN_10K|ctr[17]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.540      ;
; 18.412 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.538      ;
; 18.413 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[14]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.537      ;
; 18.413 ; clk_div:GEN_10K|ctr[5]  ; clk_div:GEN_10K|clkout   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.537      ;
; 18.414 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[10]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.536      ;
; 18.414 ; clk_div:GEN_10K|ctr[1]  ; clk_div:GEN_10K|ctr[10]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.536      ;
; 18.414 ; clk_div:GEN_10K|ctr[8]  ; clk_div:GEN_10K|ctr[15]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.536      ;
; 18.414 ; clk_div:GEN_10K|ctr[6]  ; clk_div:GEN_10K|ctr[12]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.536      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[20]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; clk_div:GEN_10K|clkout                 ; clk_div:GEN_10K|clkout                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.199 ; clk_div:GEN_10K|clkout                 ; pulse_gen:PULSE|state.IDLE             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; clk_div:GEN_10K|clkout                 ; pulse_gen:PULSE|pulse                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.318      ;
; 0.208 ; spi2dac:SPI_DAC|clk_1MHz               ; spi2dac:SPI_DAC|clk_1MHz               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.022      ; 0.314      ;
; 0.208 ; spi2adc:SPI_ADC|clk_1MHz               ; spi2adc:SPI_ADC|clk_1MHz               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.022      ; 0.314      ;
; 0.210 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.329      ;
; 0.211 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.330      ;
; 0.211 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.330      ;
; 0.213 ; spi2adc:SPI_ADC|ctr[4]                 ; spi2adc:SPI_ADC|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.332      ;
; 0.214 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.334      ;
; 0.271 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.390      ;
; 0.279 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.282 ; spi2dac:SPI_DAC|sr_state.IDLE          ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.401      ;
; 0.288 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|clkout                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.407      ;
; 0.291 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[9]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.410      ;
; 0.297 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.417      ;
; 0.300 ; clk_div:GEN_10K|ctr[1]                 ; clk_div:GEN_10K|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; clk_div:GEN_10K|ctr[8]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; clk_div:GEN_10K|ctr[0]                 ; clk_div:GEN_10K|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_div:GEN_10K|ctr[11]                ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.425      ;
; 0.308 ; spi2adc:SPI_ADC|ctr[3]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; pulse_gen:PULSE|state.IDLE             ; pulse_gen:PULSE|pulse                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.427      ;
; 0.330 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.450      ;
; 0.339 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.458      ;
; 0.341 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[15]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.460      ;
; 0.342 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[12]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.461      ;
; 0.342 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[14]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.461      ;
; 0.343 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.462      ;
; 0.365 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.485      ;
; 0.373 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ; spi2adc:SPI_ADC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.493      ;
; 0.385 ; spi2adc:SPI_ADC|sr_state.IDLE          ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.505      ;
; 0.409 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.527      ;
; 0.410 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.528      ;
; 0.411 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.529      ;
; 0.445 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.565      ;
; 0.447 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.566      ;
; 0.449 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[5]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.570      ;
; 0.449 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.568      ;
; 0.450 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.569      ;
; 0.450 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.570      ;
; 0.451 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.571      ;
; 0.451 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.570      ;
; 0.452 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.571      ;
; 0.453 ; clk_div:GEN_10K|ctr[19]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.572      ;
; 0.454 ; clk_div:GEN_10K|ctr[16]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; clk_div:GEN_10K|ctr[2]                 ; clk_div:GEN_10K|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; spi2adc:SPI_ADC|ctr[3]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; clk_div:GEN_10K|ctr[0]                 ; clk_div:GEN_10K|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; spi2adc:SPI_ADC|adc_start              ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.582      ;
; 0.482 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.604      ;
; 0.501 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.620      ;
; 0.504 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.623      ;
; 0.505 ; clk_div:GEN_10K|ctr[18]                ; clk_div:GEN_10K|ctr[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.624      ;
; 0.507 ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.626      ;
; 0.513 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.632      ;
; 0.513 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; spi2adc:SPI_ADC|ctr[2]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.633      ;
; 0.515 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[5]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; clk_div:GEN_10K|ctr[5]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.635      ;
; 0.524 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.645      ;
; 0.527 ; clk_div:GEN_10K|ctr[6]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; clk_div:GEN_10K|ctr[4]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; clk_div:GEN_10K|ctr[2]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.648      ;
; 0.530 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|sr_state.IDLE          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.652      ;
; 0.530 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.649      ;
; 0.533 ; clk_div:GEN_10K|ctr[8]                 ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.033      ; 0.650      ;
; 0.544 ; clk_div:GEN_10K|ctr[10]                ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.662      ;
; 0.546 ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ; spi2adc:SPI_ADC|adc_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.666      ;
; 0.550 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.669      ;
; 0.553 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[4]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.674      ;
; 0.554 ; spi2adc:SPI_ADC|ctr[1]                 ; spi2adc:SPI_ADC|ctr[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.673      ;
; 0.554 ; spi2adc:SPI_ADC|ctr[0]                 ; spi2adc:SPI_ADC|ctr[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.673      ;
; 0.554 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.675      ;
; 0.555 ; pulse_gen:PULSE|pulse                  ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.677      ;
; 0.555 ; clk_div:GEN_10K|ctr[20]                ; clk_div:GEN_10K|ctr[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.676      ;
; 0.570 ; spi2dac:SPI_DAC|dac_start              ; spi2dac:SPI_DAC|dac_start              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.689      ;
; 0.576 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.696      ;
; 0.577 ; clk_div:GEN_10K|ctr[7]                 ; clk_div:GEN_10K|ctr[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.033      ; 0.694      ;
; 0.579 ; clk_div:GEN_10K|ctr[3]                 ; clk_div:GEN_10K|ctr[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.699      ;
; 0.580 ; clk_div:GEN_10K|ctr[1]                 ; clk_div:GEN_10K|ctr[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.701      ;
; 0.584 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[15]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; clk_div:GEN_10K|ctr[17]                ; clk_div:GEN_10K|ctr[14]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; clk_div:GEN_10K|ctr[16]                ; clk_div:GEN_10K|ctr[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.705      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[11]                ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[16]                ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[17]                ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[18]                ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[19]                ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[2]            ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[3]            ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[4]            ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[5]            ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[6]            ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[7]            ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[8]            ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; processor:MULT4|data_out[9]            ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|adc_start              ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[0]                 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[1]                 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[2]                 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[3]                 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|ctr[4]                 ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.IDLE          ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|clkout                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[0]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[10]                ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[12]                ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[13]                ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[14]                ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[15]                ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[1]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[20]                ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[2]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[3]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[4]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[5]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[6]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[7]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[8]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:GEN_10K|ctr[9]                 ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pulse_gen:PULSE|pulse                  ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pulse_gen:PULSE|state.IDLE             ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|dac_start              ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.IDLE          ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH ;
; 9.279  ; 9.463        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|clk_1MHz               ;
; 9.279  ; 9.463        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; spi2dac:SPI_DAC|clk_1MHz               ;
; 9.441  ; 9.441        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                       ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[2]|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[3]|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[4]|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[5]|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[6]|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[7]|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[8]|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MULT4|data_out[9]|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|adc_start|clk                  ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.IDLE|clk              ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.WAIT_CSB_FALL|clk     ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|sr_state.WAIT_CSB_HIGH|clk     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|clkout|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[0]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[10]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[11]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[12]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[13]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[14]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[15]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[16]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[17]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[18]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[19]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[1]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[20]|clk                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[2]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[3]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[4]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[5]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[6]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[7]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[8]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; GEN_10K|ctr[9]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PULSE|pulse|clk                        ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PULSE|state.IDLE|clk                   ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[0]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[1]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[2]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[3]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|ctr[4]|clk                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|dac_start|clk                  ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.IDLE|clk              ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.WAIT_CSB_FALL|clk     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|sr_state.WAIT_CSB_HIGH|clk     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]         ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk           ;
; 9.458  ; 9.458        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_ADC|clk_1MHz|clk                   ;
; 9.458  ; 9.458        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; SPI_DAC|clk_1MHz|clk                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                       ;
; 10.320 ; 10.536       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; spi2adc:SPI_ADC|clk_1MHz               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCK       ; CLOCK_50   ; 3.685 ; 3.692 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCK       ; CLOCK_50   ; 3.565 ; 3.572 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.653 ; 0.187 ; N/A      ; N/A     ; 9.267               ;
;  CLOCK_50        ; 16.653 ; 0.187 ; N/A      ; N/A     ; 9.267               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCK       ; CLOCK_50   ; 6.244 ; 6.140 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCK       ; CLOCK_50   ; 3.565 ; 3.572 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0_D[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_CS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SDI       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDO                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ADC_SDI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ADC_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ADC_SDI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ADC_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 637      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 637      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 75    ; 75   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Dec 17 15:51:29 2015
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: spi2dac:SPI_DAC|clk_1MHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi2adc:SPI_ADC|clk_1MHz was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.653
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.653         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.359         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.580         0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: spi2dac:SPI_DAC|clk_1MHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi2adc:SPI_ADC|clk_1MHz was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.991
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.991         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.562         0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: spi2dac:SPI_DAC|clk_1MHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi2adc:SPI_ADC|clk_1MHz was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.082         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.267
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.267         0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 480 megabytes
    Info: Processing ended: Thu Dec 17 15:51:33 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


