{"patent_id": "10-2022-0138520", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0057832", "출원번호": "10-2022-0138520", "발명의 명칭": "축적 컴퓨팅 시스템 및 그 동작 방법", "출원인": "동국대학교 산학협력단", "발명자": "김성준"}}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메모리 소자를 이용하여 축적 컴퓨팅(reservoir computing)을 구현하는 축적 컴퓨팅 시스템에 있어서,셋 펄스 또는 리셋 펄스에 기반한 프로그래밍 펄스 및 펄스 진폭과 펄스 사이의 시간 간격을 통해 컨덕턴스(conductance) 변조를 제어하는 시간 종속 펄스를 생성 및 입력하는 입력부;상기 복수의 저항 메모리 소자를 물리적 저장소로 이용하고, 상기 입력된 프로그래밍 펄스 및 상기 입력된 시간종속 펄스에 기반하여 상기 복수의 저항 메모리 소자의 단기 상태들을 결정하는 축적 시스템부; 및상기 복수의 저항 메모리 소자에 일정 시간 간격에 따라 입력되는 리드 펄스를 통해 상기 결정된 단기 상태들을리드아웃(readout)하고, 상기 리드아웃된 단기 상태들의 조합에 따라 복수의 데이터를 분류하는 리드아웃부를포함하는 것을 특징으로하는 축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 양 전압으로 상기 셋 펄스를 인가하는 경우에 저저항 상태로 변경되고, 음전압으로 상기 리셋 펄스를 인가하는 경우에 고저항 상태로 변경되며, 시간의 경과에 따라 상기 변경된 저저항 상태는 저항이 증가하고, 상기 변경된 고저항 상태는 저항이 감소하는 것을 특징으로 하는축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 상기 셋 펄스를 인가하는 경우에 상기 시간의 경과에 따른 일정 간격에 따라 인가되는 리드 펄스에 대한 컨덕턴스가 감소하고, 상기 리셋 펄스를 인가하는경우에 상기 시간의 경과에 따른 일정 간격에 따라 인가되는 리드 펄스에 대한 컨덕턴스가 증가하는 것을 특징으로 하는축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 축적 시스템부는 상기 감소하는 컨덕턴스 또는 상기 증가하는 컨덕턴스에 기반하여 상기 단기 상태들을 결정하는 것을 특징으로 하는축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 제1 전극, 절연층 및 제2 전극을 포함하고,상기 제1 전극과 상기 제2 전극 사이에 상기 절연층이 위치하며,상기 제1 전극 및 상기 제2 전극은 W, Pt, WN, Au, Ag, Cu, Al, TiAlN, Ir, Pt, Pd, Ru, Zr, Rh, Ni, Co, Cr,공개특허 10-2024-0057832-3-Sn, Zn, ITO 중 어느 하나, 이들의 합금 또는 이들의 조합으로 형성되고,상기 절연층은 HfOx, AlOx, WOx, TaOx 및 TiOx 중 어느 하나이거나 적어도 둘이 접합된 형태로 형성되는 것을 특징으로 하는축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 축적 시스템부는 상기 복수의 저항 메모리 소자에 대하여 상기 단기 상태들을 \"1\" 및 \"0\" 중 어느 하나로결정하기 위한 기준 컨덕턴스를 결정하고, 상기 결정된 기준 컨덕턴스와 관련하여 상기 단기 상태들의 조합들이서로 다르도록 하고, 상기 조합들의 수에 해당하는 수로 이루어지는 상기 시간 종속 펄스에 따라 상기 복수의저항 메모리 소자의 단기 상태들을 결정하는 것을 특징으로 하는축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 리드아웃부는 상기 일정 시간 간격에 따라 입력되는 리드 펄스에 따른 컨덕턴스와 상기 기준 컨덕턴스를비교하여 상기 기준 컨덕턴스보다 크거나 같은 경우에는 상기 단기 상태를 \"1\"로 결정하고, 상기 기준 컨덕턴스보다 작은 경우에는 \"0\"으로 결정하는 것을 특징으로 하는 축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 결정된 \"1\" 및 상기 결정된 \"0\"의 조합에 따른 복수의 상태를 나타내는 상기 분류된 복수의 데이터를 픽셀이미지로 표시하는 픽셀 회로부를 더 포함하는축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 픽셀 회로부는 상기 복수의 저항 메모리 소자에서 다섯 개의 저항 메모리 소자를 상기 픽셀 회로부의 하나의 행으로 나타내고, 상기 복수의 상태가 \"0000\", \"0001\", \"0010\", \"0011\", \"0100\", \"0101\", \"0110\", \"0111\",\"1000\", \"1001\", \"1010\", \"1011\", \"1100\", \"1101\", \"1110\" 및 \"1111\" 중 적어도 하나를 포함하는 경우, 상기복수의 상태에 따라서 상기 하나의 행을 구성하는 픽셀들의 턴온 또는 턴오프를 결정하는 것을 특징으로 하는축적 컴퓨팅 시스템."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메모리 소자를 이용하여 축적 컴퓨팅(reservoir computing)을 구현하는 축적 컴퓨팅 시스템의 동작 방법에 있어서,입력부에서, 셋 펄스 또는 리셋 펄스에 기반한 프로그래밍 펄스 및 펄스 진폭과 펄스 사이의 시간 간격을 통해컨덕턴스(conductance) 변조를 제어하는 시간 종속 펄스를 생성 및 입력하는 단계;상기 복수의 저항 메모리 소자를 물리적 저장소로 이용하는 축적 시스템부에서, 상기 입력된 프로그래밍 펄스및 상기 입력된 시간 종속 펄스에 기반하여 상기 복수의 저항 메모리 소자의 단기 상태들을 결정하는 단계; 및리드아웃부에서, 상기 복수의 저항 메모리 소자에 일정 시간 간격에 따라 입력되는 리드 펄스를 통해 상기 결정된 단기 상태들을 리드아웃(readout)하고, 상기 리드아웃된 단기 상태들의 조합에 따라 복수의 데이터를 분류하는 단계를 포함하는 것을 특징으로하는 공개특허 10-2024-0057832-4-축적 컴퓨팅 시스템의 동작 방법."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 양 전압으로 상기 셋 펄스를 인가하는 경우에 저저항 상태로 변경되고, 음전압으로 상기 리셋 펄스를 인가하는 경우에 고저항 상태로 변경되며, 시간의 경과에 따라 상기 변경된 저저항 상태는 저항이 증가하고, 상기 변경된 고저항 상태는 저항이 감소하는 것을 특징으로 하는축적 컴퓨팅 시스템의 동작 방법."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제10항에 있어서,상기 입력된 프로그래밍 펄스 및 상기 입력된 시간 종속 펄스에 기반하여 상기 복수의 저항 메모리 소자의 단기상태들을 결정하는 단계는,상기 복수의 저항 메모리 소자에 대하여 상기 단기 상태들을 \"1\" 및 \"0\" 중 어느 하나로 결정하기 위한 기준 컨덕턴스를 결정하고, 상기 결정된 기준 컨덕턴스와 관련하여 상기 단기 상태들의 조합들이 서로 다르도록 하고,상기 조합들의 수에 해당하는 수로 이루어지는 상기 시간 종속 펄스에 따라 상기 복수의 저항 메모리 소자의 단기 상태들을 결정하는 단계를 포함하는 것을 특징으로 하는축적 컴퓨팅 시스템의 동작 방법."}
{"patent_id": "10-2022-0138520", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 복수의 저항 메모리 소자에 일정 시간 간격에 따라 입력되는 리드 펄스를 통해 상기 결정된 단기 상태들을리드아웃(readout)하고, 상기 리드아웃된 단기 상태들의 조합에 따라 복수의 데이터를 분류하는 단계는,상기 일정 시간 간격에 따라 입력되는 리드 펄스에 따른 컨덕턴스와 상기 기준 컨덕턴스를 비교하여 상기 기준컨덕턴스보다 크거나 같은 경우에는 상기 단기 상태를 \"1\"로 결정하고, 상기 기준 컨덕턴스보다 작은 경우에는\"0\"으로 결정하는 단계를 포함하는 것을 특징으로 하는 축적 컴퓨팅 시스템의 동작 방법."}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 역전류 감쇠(reverse current decay) 특성을 나타내는 저항 메모리 소자를 이용하여 펄스 진폭과 펄스 사이의 시간 간격을 통해 점진적 컨덕턴스(conductance) 변조를 제어함에 따라 저전력으로 동작할 수 있는 축적 컴퓨팅 시스템 및 그 동작 방법을 제공하는 기술에 관한 것으로, 본 발명의 일실시예에 따르면 축적 컴퓨팅 시스 (뒷면에 계속)"}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 축적 컴퓨팅 시스템 및 그 동작 방법에 관한 것으로, 보다 구체적으로, 역전류 감쇠(reverse current decay) 특성을 나타내는 저항 메모리 소자를 이용하여 펄스 진폭과 펄스 사이의 시간 간격을 통해 점진적 컨덕 턴스(conductance) 변조를 제어함에 따라 저전력으로 동작할 수 있는 축적 컴퓨팅 시스템 및 그 동작 방법을 제 공하는 기술이다."}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 인공지능 기술에 사용될 차세대 메모리 소자에 대한 연구가 활발히 진행되고 있다. 기존에 널리 사용되는 DRAM과 NAND 플래시 메모리 각각은 로직(logic) 및 메모리소자의 역할로서 기술적, 물리 적 한계에 도달하는 것이 불가피하기 때문에 이를 극복하기 위한 방안으로써 저항 메모리(Resistive Random Access Memory, RRAM)가 각광 받고 있다. 저항 메모리 소자는 간단한 MIM(metal-insulator-metal) 구조를 가지고, 상부 금속(metal)과 하부 금속에 전압 을 인가함으로써 스위칭 동작이 가능하다. 저항 메모리 소자에 충분한 전압을 가하면 절연체(insulator) 내부에 전도성 필라멘트(conductive filament)가 형성되는 포밍(forming) 과정이 일어나고, 포밍 과정에 따라 저항이 낮은 상태(low resistance state, LRS)로 변하면서 전류가 잘 흐르게 된다. 반면, 저항 메모리 소자에 다른 전압을 가하여 포밍에 따라 형성된 전도성 필라멘트가 끊어지면 저항이 높은 상 태(high resistance state, HRS)로 변하는데, 이 과정을 리셋(reset)이라 한다. 리셋 과정을 거치면 소자가 오프(off) 상태에 이르게 되는데, 이 상태에서 다시 충분한 전압을 가하여 저항이 낮은 상태로 바꿀 수 있다. 이 과정을 셋(set)이라 하며, 셋 이후에는 소자가 온(on) 상태가 되고, 전도성 필라멘트의 생성 여부로 온-오프 (on-off) 스위칭이 가능할 것이다. 저항 메모리 소자의 집적도를 높이기 위해 크로스 바 어레이(crossbar array) 형태의 MIM 구조를 사용한다. 저항 메모리 소자의 어레이 구조는 상부 금속을 워드 라인(word-line)으로, 하부 금속을 비트 라인(bit-line)으 로 구성하여 서로가 수직으로 교차하도록 설계된다. 여기서, 상부 금속 및 하부 금속 각각은 상부 전극 및 하 부 전극일 수 있다. 저항 메모리 소자는 일시적, 순차적 데이터 처리에 적합한 계산 프레임워크(computational framework)인 축적 컴퓨팅(Reservoir Computing, RC)의 관점에서도 주목받고 있다. 축적 컴퓨팅 기술은 차세대 머신 러닝 시스템을 개발하기 위해 활발히 연구되고 있다. 축적 컴퓨팅 기술은 입력(input)을 고차원으로 매핑하기 위한 축적 시스템과 고차원 상태로부터 패턴을 분석하 기 위한 리드아웃(readout)으로 구성된다. 리드아웃 부분만을 선형 회귀 및 분류와 같은 단순한 방법으로 교육되므로, 빠른 학습 시간과 학습 비용 절감을 기대할 수 있다. 저항 메모리 소자는 물리적 축적(physical reservoir)으로써 동작하기에 적합한 특성을 갖추었다. 축적 기술이 물리적으로 구현되기 위해 비선형성 및 단기 메모리(short-term memory)의 2가지 조건이 요구된다. 비선형성은, 선형으로 분리할 수 없는 입력을 리드아웃 단에서 선형으로 분리할 수 있도록 변환하기 위해 필요 하다. 또한, 단기 메모리 특성은, 축적 기술이 최근 과거 입력에는 의존하지만 먼 과거 입력에는 독립적일 수 있도록 보장받기 위해 필요하다. 선행기술문헌 특허문헌 (특허문헌 0001) 한국공개특허 제10-2251765호, \"뉴런 및 이를 포함하는 뉴로모픽 시스템\" (특허문헌 0002) 한국공개특허 제10-2022-0045424호, \"멤리스터 소자 및 이를 이용한 컴퓨팅 장치\" (특허문헌 0003) 한국등록특허 제10-1916348호, \"인공 신경망의 훈련 방법\""}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 역전류 감쇠(reverse current decay) 특성을 나타내는 저항 메모리 소자를 이용하여 펄스 진폭과 펄 스 사이의 시간 간격을 통해 점진적 컨덕턴스(conductance) 변조를 제어함에 따라 저전력으로 동작할 수 있는 축적 컴퓨팅 시스템 및 그 동작 방법을 제공하는 것을 목적으로 한다. 본 발명은 역전류 감쇠 특성을 나타내는 저항 메모리 소자의 단기 기억(short-term memory, STM) 특성을 기반하 여 양방향 축적 컴퓨팅 시스템을 구현하는 것을 목적으로 한다. 본 발명은 크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메모리 소자에 시간 종 속 펄스 열 입력을 입력하여 복수의 비트의 데이터를 표현하는 축적 컴퓨팅 시스템 및 그 동작 방법을 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일실시예에 따르면 축적 컴퓨팅 시스템은 크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성 하는 복수의 저항 메모리 소자를 이용하여 축적 컴퓨팅(reservoir computing)을 구현하는 축적 컴퓨팅 시스템에 있어서 셋 펄스 또는 리셋 펄스에 기반한 프로그래밍 펄스 및 펄스 진폭과 펄스 사이의 시간 간격을 통해 컨덕 턴스(conductance) 변조를 제어하는 시간 종속 펄스를 생성 및 입력하는 입력부, 상기 복수의 저항 메모리 소자 를 물리적 저장소로 이용하고, 상기 입력된 프로그래밍 펄스 및 상기 입력된 시간 종속 펄스에 기반하여 상기 복수의 저항 메모리 소자의 단기 상태들을 결정하는 축적 시스템부 및 상기 복수의 저항 메모리 소자에 일정 시 간 간격에 따라 입력되는 리드 펄스를 통해 상기 결정된 단기 상태들을 리드아웃(readout)하고, 상기 리드아웃 된 단기 상태들의 조합에 따라 복수의 데이터를 분류하는 리드아웃부를 포함할 수 있다. 상기 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 양 전압으로 상기 셋 펄스를 인가하는 경우 에 저저항 상태로 변경되고, 음전압으로 상기 리셋 펄스를 인가하는 경우에 고저항 상태로 변경되며, 시간의 경 과에 따라 상기 변경된 저저항 상태는 저항이 증가하고, 상기 변경된 고저항 상태는 저항이 감소할 수 있다. 상기 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 상기 셋 펄스를 인가하는 경우에 상기 시간 의 경과에 따른 일정 간격에 따라 인가되는 리드 펄스에 대한 컨덕턴스가 감소하고, 상기 리셋 펄스를 인가하는 경우에 상기 시간의 경과에 따른 일정 간격에 따라 인가되는 리드 펄스에 대한 컨덕턴스가 증가할 수 있다. 상기 축적 시스템부는 상기 감소하는 컨덕턴스 또는 상기 증가하는 컨덕턴스에 기반하여 상기 단기 상태들을 결 정할 수 있다. 상기 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 제1 전극, 절연층 및 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극 사이에 상기 절연층이 위치하며, 상기 제1 전극 및 상기 제2 전극은 W, Pt, WN, Au, Ag, Cu, Al, TiAlN, Ir, Pt, Pd, Ru, Zr, Rh, Ni, Co, Cr, Sn, Zn, ITO 중 어느 하나, 이들의 합금 또는 이들의 조합으로 형성되고, 상기 절연층은 HfOx, AlOx, WOx, TaOx 및 TiOx 중 어느 하나이거나 적어도 둘이 접합 된 형태로 형성될 수 있다. 상기 축적 시스템부는 상기 복수의 저항 메모리 소자에 대하여 상기 단기 상태들을 \"1\" 및 \"0\" 중 어느 하나로 결정하기 위한 기준 컨덕턴스를 결정하고, 상기 결정된 기준 컨덕턴스와 관련하여 상기 단기 상태들의 조합들이 서로 다르도록 하고, 상기 조합들의 수에 해당하는 수로 이루어지는 상기 시간 종속 펄스에 따라 상기 복수의 저항 메모리 소자의 단기 상태들을 결정할 수 있다. 상기 리드아웃부는 상기 일정 시간 간격에 따라 입력되는 리드 펄스에 따른 컨덕턴스와 상기 기준 컨덕턴스를 비교하여 상기 기준 컨덕턴스보다 크거나 같은 경우에는 상기 단기 상태를 \"1\"로 결정하고, 상기 기준 컨덕턴스 보다 작은 경우에는 \"0\"으로 결정할 수 있다. 본 발명의 일실시예에 따르면 축적 컴퓨팅 시스템은 상기 결정된 \"1\" 및 상기 결정된 \"0\"의 조합에 따른 복수의 상태를 나타내는 상기 분류된 복수의 데이터를 픽셀 이미지로 표시하는 픽셀 회로부를 더 포함할 수 있다. 상기 픽셀 회로부는 상기 복수의 저항 메모리 소자에서 다섯 개의 저항 메모리 소자를 상기 픽셀 회로부의 하나 의 행으로 나타내고, 상기 복수의 상태가 \"0000\", \"0001\", \"0010\", \"0011\", \"0100\", \"0101\", \"0110\", \"0111\", \"1000\", \"1001\", \"1010\", \"1011\", \"1100\", \"1101\", \"1110\" 및 \"1111\" 중 적어도 하나를 포함하는 경우, 상기 복수의 상태에 따라서 상기 하나의 행을 구성하는 픽셀들의 턴온 또는 턴오프를 결정할 수 있다. 본 발명의 일실시예에 따르면 축적 컴퓨팅 시스템의 동작 방법은 크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메모리 소자를 이용하여 축적 컴퓨팅(reservoir computing)을 구현하는 축적 컴 퓨팅 시스템의 동작 방법에 있어서, 입력부에서, 셋 펄스 또는 리셋 펄스에 기반한 프로그래밍 펄스 및 펄스 진 폭과 펄스 사이의 시간 간격을 통해 컨덕턴스(conductance) 변조를 제어하는 시간 종속 펄스를 생성 및 입력하 는 단계, 상기 복수의 저항 메모리 소자를 물리적 저장소로 이용하는 축적 시스템부에서, 상기 입력된 프로그래 밍 펄스 및 상기 입력된 시간 종속 펄스에 기반하여 상기 복수의 저항 메모리 소자의 단기 상태들을 결정하는 단계 및 리드아웃부에서, 상기 복수의 저항 메모리 소자에 일정 시간 간격에 따라 입력되는 리드 펄스를 통해 상기 결정된 단기 상태들을 리드아웃(readout)하고, 상기 리드아웃된 단기 상태들의 조합에 따라 복수의 데이터를 분류하는 단계를 포함할 수 있다. 상기 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 양 전압으로 상기 셋 펄스를 인가하는 경우 에 저저항 상태로 변경되고, 음전압으로 상기 리셋 펄스를 인가하는 경우에 고저항 상태로 변경되며, 시간의 경 과에 따라 상기 변경된 저저항 상태는 저항이 증가하고, 상기 변경된 고저항 상태는 저항이 감소할 수 있다. 상기 입력된 프로그래밍 펄스 및 상기 입력된 시간 종속 펄스에 기반하여 상기 복수의 저항 메모리 소자의 단기 상태들을 결정하는 단계는, 상기 복수의 저항 메모리 소자에 대하여 상기 단기 상태들을 \"1\" 및 \"0\" 중 어느 하 나로 결정하기 위한 기준 컨덕턴스를 결정하고, 상기 결정된 기준 컨덕턴스와 관련하여 상기 단기 상태들의 조 합들이 서로 다르도록 하고, 상기 조합들의 수에 해당하는 수로 이루어지는 상기 시간 종속 펄스에 따라 상기 복수의 저항 메모리 소자의 단기 상태들을 결정하는 단계를 포함할 수 있다. 상기 복수의 저항 메모리 소자에 일정 시간 간격에 따라 입력되는 리드 펄스를 통해 상기 결정된 단기 상태들을 리드아웃(readout)하고, 상기 리드아웃된 단기 상태들의 조합에 따라 복수의 데이터를 분류하는 단계는, 상기 일정 시간 간격에 따라 입력되는 리드 펄스에 따른 컨덕턴스와 상기 기준 컨덕턴스를 비교하여 상기 기준 컨덕 턴스보다 크거나 같은 경우에는 상기 단기 상태를 \"1\"로 결정하고, 상기 기준 컨덕턴스보다 작은 경우에는 \"0\" 으로 결정하는 단계를 포함할 수 있다."}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명은 역전류 감쇠(reverse current decay) 특성을 나타내는 저항 메모리 소자를 이용하여 펄스 진폭과 펄 스 사이의 시간 간격을 통해 점진적 컨덕턴스(conductance) 변조를 제어함에 따라 저전력으로 동작할 수 있는 축적 컴퓨팅 시스템 및 그 동작 방법을 제공할 수 있다. 본 발명은 역전류 감쇠 특성을 나타내는 저항 메모리 소자의 단기 기억(short-term memory, STM) 특성을 기반하 여 양방향 축적 컴퓨팅 시스템을 구현할 수 있다. 본 발명은 크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메모리 소자에 시간 종 속 펄스 열 입력을 입력하여 복수의 비트의 데이터를 표현하는 축적 컴퓨팅 시스템 및 그 동작 방법을 제공할 수 있다."}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다. 실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야할 것이다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, \"A 또는 B\" 또는 \"A 및/또는 B 중 적어도 하나\" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. \"제1,\" \"제2,\" \"첫째,\" 또는 \"둘째,\" 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 \"(기능적으로 또는 통신적으로) 연결되어\" 있다거나 \"접속 되어\" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요 소(예: 제3 구성요소)를 통하여 연결될 수 있다. 본 명세서에서, \"~하도록 구성된(또는 설정된)(configured to)\"은 상황에 따라, 예를 들면, 하드웨어적 또는 소 프트웨어적으로 \"~에 적합한,\" \"~하는 능력을 가지는,\" \"~하도록 변경된,\" \"~하도록 만들어진,\" \"~를 할 수 있 는,\" 또는 \"~하도록 설계된\"과 상호 호환적으로(interchangeably) 사용될 수 있다. 어떤 상황에서는, \"~하도록 구성된 장치\"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 \"~할 수 있는\" 것을 의미할 수 있다. 예를 들면, 문구 \"A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서\"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으 로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다. 또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의 미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함 적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다. 이하 사용되는 '..부', '..기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하 드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 도 1은 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템을 설명하는 도면이다. 도 1은 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 구성 요소를 예시한다. 도 1을 참고하면, 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템은 입력부, 축적 시스템부 및 리드아웃부를 포함할 수 있다. 본 발명의 일실시예에 따르면 축적 컴퓨팅 시스템은 크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메모리 소자를 이용하여 축적 컴퓨팅(reservoir computing)을 구현하는 축적 컴퓨팅 시스 템일 수 있다. 일례로, 입력부는 셋 펄스 또는 리셋 펄스에 기반한 프로그래밍 펄스 및 펄스 진폭과 펄스 사이의 시간 간 격을 통해 컨덕턴스(conductance) 변조를 제어하는 시간 종속 펄스를 생성 및 입력할 수 있다. 본 발명의 일실시예에 따르면 축적 시스템부 복수의 저항 메모리 소자를 물리적 저장소로 이용할 수 있고, 복수의 저항 메모리 소자를 포함할 수 있다. 일례로, 축적 시스템부는 프로그래밍 펄스 및 시간 종속 펄스에 기반하여 복수의 저항 메모리 소자의 단기 상태들을 결정할 수 있다. 본 발명의 일실시예에 따르면 리드아웃부는 복수의 저항 메모리 소자에 일정 시간 간격에 따라 입력되는 리드 펄스를 통해 복수의 저항 메모리 소자에서 기 결정된 단기 상태들을 리드아웃(readout)할 수 있다. 또한, 리드아웃부는 리드아웃된 단기 상태들의 조합에 따라 복수의 데이터를 분류할 수 있다. 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 양 전압으로 셋 펄스를 인가하는 경우에 저저항 상태로 변경된다. 또한, 어느 하나의 저항 메모리 소자는 음전압으로 리셋 펄스를 인가하는 경우에 고저항 상태로 변경되며, 시간 의 경과에 따라 변경된 저저항 상태는 저항이 증가하고, 변경된 고저항 상태는 저항이 감소할 수 있다. 예를 들어, 저항 메모리 소자는 역전류 감쇠(reverse current decay) 특성을 나타내고, 저전력을 소모하는 뉴로 모픽 시스템을 구축할 수 있도록 한다. 또한, 저항 메모리 소자는 비선형성 및 단기 메모리(short-term memory)의 조건을 만족한다. 예를 들어, 비선형성은 선형으로 분리할 수 없는 입력을 리드아웃에서 선형으로 분리할 수 있도록 변환하기 위 해 필요하다. 또한, 단기 메모리 특성은 축적(reservoir)연산이 최근 과거 입력에는 의존하지만 먼 과거 입력에는 독립적일 수 있도록 보장받기 위해 필요하다. 본 발명의 일실시예에 따르면 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 셋 펄스를 인가하는 경우에 상기 시간의 경과에 따른 일정 간격에 따라 인가되는 리드 펄스에 대한 컨덕턴스가 감소한다. 일례로, 어느 하나의 저항 메모리 소자는 리셋 펄스를 인가하는 경우에 시간의 경과에 따른 일정 간격에 따라 인가되는 리드 펄스에 대한 컨덕턴스가 증가할 수 있다. 본 발명의 일실시예에 따르면 축적 시스템부는 감소하는 컨덕턴스 또는 증가하는 컨덕턴스에 기반하여 단 기 상태들을 결정할 수 있다. 즉, 축적 시스템부는 시간 경과에 따라 저항 메모리 소자에서 저항 상태에 따라 저항이 증가 또는 감소하 는 특성에 기반하여 일정 시간 간격에 따라 인가되는 리드 펄스를 통해 리드되는 컨덕턴스가 증가 또는 감소하 는 특성에 기반하여 저항 메모리 소자들 각각의 단기 상태들을 결정할 수 있다. 복수의 저항 메모리 소자 중 어느 하나의 저항 메모리 소자는 제1 전극, 절연층 및 제2 전극을 포함하고, 제1 전극과 제2 전극 사이에 상기 절연층이 위치한다. 예를 들어, 제1 전극 및 제2 전극은 금속물질로, W, Pt, WN, Au, Ag, Cu, Al, TiAlN, Ir, Pt, Pd, Ru, Zr, Rh, Ni, Co, Cr, Sn, Zn, ITO 중 어느 하나, 이들의 합금 또는 이들의 조합으로 형성될 수 있다. 한편, 절연층은 HfOx, AlOx, WOx, TaOx 및 TiOx 중 어느 하나이거나 적어도 둘이 접합된 형태로 형성될 수 있다. 저항 메모리 소자의 구조 및 형성 물질은 도 2a 내지 도 2d를 이용하여 보충 설명한다. 본 발명의 일실시예에 따르면 축적 시스템부는 복수의 저항 메모리 소자에 대하여 단기 상태들을 \"1\" 및 \"0\" 중 어느 하나로 결정하기 위한 기준 컨덕턴스를 결정한다. 일례로, 축적 시스템부는 결정된 기준 컨덕턴스와 관련하여 단기 상태들의 조합들이 서로 다르도록 하고, 조합들의 수에 해당하는 수로 이루어지는 시간 종속 펄스에 따라 상기 복수의 저항 메모리 소자의 단기 상태들 을 결정할 수 있다. 예를 들어, 축적 시스템부는 \"0000\", \"0001\", \"0010\", \"0011\", \"0100\", \"0101\", \"0110\", \"0111\", \"1000\", \"1001\", \"1010\", \"1011\", \"1100\", \"1101\", \"1110\" 및 \"1111\" 중 적어도 하나로 단기 상태들의 조합이 이루어지 도록 결정할 수 있다. 일례로, 리드아웃부는 일정 시간 간격에 따라 입력되는 리드 펄스에 따른 컨덕턴스와 기준 컨덕턴스를 비 교하여 기준 컨덕턴스보다 크거나 같은 경우에 단기 상태를 \"1\"로 결정하고, 기준 컨덕턴스보다 작은 경우에는 \"0\"으로 결정할 수 있다. 본 발명의 일실시예에 따르면 축적 컴퓨팅 시스템은 픽셀 회로부를 더 포함할 수 있다. 일례로, 픽셀 회로부는 기 결정된 \"1\" 및 \"0\"의 조합에 따른 복수의 상태를 나 분류된 복수의 데이터를 픽셀 이 미지로 표시할 수 있다. 또한, 픽셀 회로부는 복수의 저항 메모리 소자에서 다섯 개의 저항 메모리 소자를 픽셀 회로부의 하나의 행으로 나타내고, 복수의 상태가 \"0000\", \"0001\", \"0010\", \"0011\", \"0100\", \"0101\", \"0110\", \"0111\", \"1000\", \"1001\", \"1010\", \"1011\", \"1100\", \"1101\", \"1110\" 및 \"1111\" 중 적어도 하나를 포함하는 경우, 복수의 상태에따라서 하나의 행을 구성하는 픽셀들의 턴온 또는 턴오프를 결정할 수 있다. 상술한 내용에 따른 복수의 상태 결정 및 픽셀 회로의 구동 특징을 도 8a 및 도 8b를 이용하여 보충 설명한다. 본 발명은 역전류 감쇠(reverse current decay) 특성을 나타내는 저항 메모리 소자를 이용하여 펄스 진폭과 펄 스 사이의 시간 간격을 통해 점진적 컨덕턴스(conductance) 변조를 제어함에 따라 저전력으로 동작할 수 있는 축적 컴퓨팅 시스템 및 그 동작 방법을 제공할 수 있다. 도 2a 내지 도 2d는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템에서 이용하는 저항 메모리 소자를 설명하는 도면이다. 도 2a 및 도 2b는 본 발명의 일실시예에 따라 축적 시스템부를 구성하는 저항 메모리 소자의 제1 구조와 제1 구 조에 대한 전자 현미경 이미지를 예시한다. 도 2c 및 도 2d는 본 발명의 일실시예에 따라 축적 시스템부를 구성하는 저항 메모리 소자의 제2 구조와 제2 구 조에 대한 전자 현미경 이미지를 예시한다. 도 2a를 참고하면, 본 발명의 일실시예에 따른 저항 메모리 소자는 기판, 제1 전극, 절연층 및 제2 전극을 포함한다. 제1 전극 및 제2 전극은 금속물질로, W, Pt, WN, Au, Ag, Cu, Al, TiAlN, Ir, Pt, Pd, Ru, Zr, Rh, Ni, Co, Cr, Sn, Zn, ITO 중 어느 하나, 이들의 합금 또는 이들의 조합으로 형성될 수 있다. 절연층은 HfOx, AlOx, WOx, TaOx 및 TiOx 중 어느 하나일 수 있다. 도 2b를 참고하면, 저항 메모리 소자는 제1 전극, 절연층 및 제2 전극을 포함한다. 제1 전극은 ITO이고, 절연층은 WOx이며, 제2 전극은 Ni인 경우에 전자 현미경 이미지를 예시한 다. 저항 메모리 소자를 참고하면 절연층이 저항성 스위칭층으로서 존재하고, 인접한층 사이에서 미미한 계면 확산이 확인되며, 서로 다른 요소의 급격한 전이를 나타낸다. 도 2c를 참고하면, 본 발명의 일실시예에 따른 저항 메모리 소자는 기판, 제1 전극, 제1 절연층 , 제2 절연층 및 제2 전극을 포함한다. 제1 전극 및 제2 전극은 금속물질로, W, Pt, WN, Au, Ag, Cu, Al, TiAlN, Ir, Pt, Pd, Ru, Zr, Rh, Ni, Co, Cr, Sn, Zn, ITO 중 어느 하나, 이들의 합금 또는 이들의 조합으로 형성될 수 있다. 제1 절연층은 HfOx, AlOx, WOx, TaOx 및 TiOx 중 어느 하나일 수 있다. 제2 절연층은 HfOx, AlOx, WOx, TaOx 및 TiOx 중 어느 하나일 수 있다. 제1 절연층 및 제2 절연층은 HfOx, AlOx, WOx, TaOx 및 TiOx 중 적어도 둘이 접합된 형태를 나타낼 수 있다. 도 2d를 참고하면, 저항 메모리 소자는 제1 전극, 제1 절연층, 제2 절연층 및 제2 전극 을 포함한다. 제1 전극은 TiN이고, 절연층은 TaOx이며, 절연층은 HfOx이고, 제2 전극은 Pt인 경우에 전 자 현미경 이미지를 예시한다. 저항 메모리 소자를 참고하면 제1 절연층 및 제2 절연층이 저항성 스위칭층으로서 존재하고, 인 접한층 사이에서 미미한 계면 확산이 확인되며, 서로 다른 요소의 급격한 전이를 나타낸다. 제1 구조 및 제2 구조는 절연층의 형성 구조에 차이가 존재한다. 저항 메모리 소자는 소자의 단기 특성(short-term characteristic)을 기반으로 축적 컴퓨팅을 구현한다. 본 발명의 일실시예에 따른 저항 메모리 소자는 정보의 처리 및 계산에 적합한 단기 가소성은 낮은 전력으로 작 동할 수 있고, 속도가 빨라서 뉴로모픽 컴퓨팅 측면에서 장점이 있다. 또한, 본 발명의 일실시예에 따른 저항 메모리 소자는 불필요한 저장용량을 줄임으로써 데이터를 신속하게 처리 할 수 있다. 또한, 본 발명의 일실시예에 따른 저항 메모리 소자는 기존의 단기 메모리 특성을 가진 저항 메모리 소자가 저 저항 상태에서 충분한 시간이 지나면 점차 초기의 고저항 상태와 비슷한 상태로 복귀하는 단점을 보완한다. 또한, 일반적인 저항 메모리 소자는 고저항 상태의 경우, 이미 금속 나노 도트인 전극을 통해 필라멘트가 분해 될 수 있기 때문에 시간에 따른 저항 변화율이 크지 않다. 그러나, 본 발명의 일실시예에 따른 저항 메모리 소자는 저저항 상태와 고저항 상태 모두 충분한 시간이 지난 후에 특정 저항값에 수렴하는 경향을 보인다. 특히, 본 발명의 일실시예에 따른 저항 메모리 소자는 일반적인 경우에 해당하는 종래 기술과 달리 고저항 상태 에서의 변화율이 두드러진다. 이러한 특성은 해당 스택(stack)의 저항 메모리 소자가 저전력 소자로써 동작할 수 있음을 시사한다. 도 3a 내지 도 6d는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템에서 이용하는 저항 메모리 소자의 동작 특 성을 설명하는 도면이다. 도 3a 및 도 3b는 본 발명의 일실시예에 따른 저항 메모리 소자의 전류-전압 특성을 예시한다. 도 3a의 그래프를 참고하면 전압을 2V를 인가했을 때 셋(SET)인 저저항 상태(low resistance state, LR S)가 되고 -2.7 V 가했을 때 리셋(RESET)인 고저항 상태(high, resistance state, HRS) 상태로 변화한다. 본 발명의 일실시예에 따르면 축적 컴퓨팅 시스템에서 이용하는 저항 메모리 소자는 비교적 양의 전압을 주었을 때의 고저항 상태와 저저항 상태의 차이가 작고, 모두 3V 미만의 낮은 전압에서 동작하는 것을 나타낸다. 도 3b의 그래프를 참고하면, 확대영역에서 저항 상태의 변화를 확인 시켜준다. 확대영역은 저항 메모리 소자에 -2.7 V를 가하여 고저항 상태로 만든 직후 5초 간격으로 소자의 저항 값을 알아보기 위해 리드 펄스로 리드 전압(Read Voltage) 을 -0.1 V로 인가한 것이다. 리드 펄스의 인가 횟수가 증가할수록 전류가 점차 증가하는 것을 볼 수 있으며, 이는 저항값이 저절로 낮아짐을 뜻한다. 도 4a 내지 도 4c는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 축적 시스템부에서 이용하는 저항 메모리 소자의 동작 특성을 추가적으로 예시한다. 도 4a는 본 발명의 일실시예에 따른 저항 메모리 소자의 내구성(endurance) 관련 특성을 예시하고, 도 4b는 본 발명의 일실시예에 따른 저항 메모리 소자의 강화(potentiation) 및 억압(depression) 관련 특성을 예시하며, 도 4c는 본 발명의 일실시예에 따른 저항 메모리 소자의 유지(retention) 특성을 예시한다. 도 4a의 그래프를 참고하면, 1100 사이클 동안 HRS와 LRS의 저항을 측정한 결과에 따른 내구 사이클을 예 시한다. 그래프에서 읽기 펄스의 진폭과 너비는 각각 -0.1V 및 50ms이고, 처음 300 사이클에서 HRS의 저항은 약간 감소하는 경향이 있지만 전체적으로 일정한 값을 유지하고 좋은 내구성을 보여준다. 도 4b의 그래프를 참고하면, 시냅스 소자 특성을 구현하기 위해 점진적으로 컨덕턴스의 증가 및 감소를 수 행하는 것을 확인시켜 준다. 컨덕턴스의 증가는 강화와 관련되고, 감소는 억압과 관련될 수 있다. 그래프에 따르면 소자의 강화 및 억압 곡선은 -0.2V의 읽기 전압에서 추출되고, 50회의 설정 펄스는 1.5V 이고 리셋 펄스의 크기는 -1.5V이고, 두 펄스의 폭은 50ms일 수 있다. 도 4c의 그래프를 참고하면, 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 축적 시스템부에서 활용하 는 저항 메모리 소자는 HRS 및 LRS를 10000초 동안 유지한다.본 발명의 일실시예에 따른 저항 메모리 소자는 저항이 시간이 지남에 따라 빠르게 변하기 때문에 단기 기억 (short-term memory, STM)에 가깝다. 본 발명의 저항 메모리 소자의 정보 처리 및 계산에 적합한 단기 가소성(short-term plasticity, STP)의 특성은 저전력 연산과 고속으로 인해 뉴로모픽 컴퓨팅에 장점이 있다. 또한, 저항 메모리 소자는 불필요한 스토리지를 줄여 데이터를 빠르게 처리할 수 있고, 시냅스 가중치의 강도는 자극 빈도를 조정하여 조절할 수 있다. 일반적인 STM RRAM 소자의 경우 전도성 필라멘트는 LRS에서 충분한 시간이 지나면 분해되어 초기 HRS에 가까운 HRS로 되돌아가고, HRS의 경우 필라멘트가 금속 나노 도트를 통해 이미 분해될 수 있기 때문에 시간에 따른 저 항 변화율이 크지 않다는 문제점이 있다. 그러나 본 발명의 일실시예에 따른 저항 메모리 소자는 HRS에서 저항의 시간 의존적 변화율이 LRS보다 훨씬 크 다는 점에 주목해야 하고, 저항 메모리 소자의 컨덕턴스 값은 시간이 지남에 따라 초기 HRS에 가까운 상태로 수 렴하지 않고 각각 HRS와 LRS 이후에 급격히 증가하거나 감소한다. 이러한 역전류 감쇠 현상(reverse current decay)은 해당 스택의 소자가 LRS에서 HRS로의 전류 감쇠 거동보다 HRS에서 LRS로 더 낮은 전력으로 동작할 수 있음을 나타낸다. 도 5a 및 도 5b는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템에서 이용하는 저항 메모리 소자의 컨덕턴스 변화 양상을 예시한다. 도 5a의 그래프는 초기 소거 후 컨덕턴스 변화 양상을 나타내고, 도 5b의 그래프는 프로그래밍 후 컨 덕턴스 변화 양상을 나타낸다. 또한, 그래프 및 그래프에서 한 번의 프로그래밍 또는 소거 펄스 후에 소자의 상태가 변하는 것을 알 수 있다. 소거 또는 프로그래밍 전의 상태는 -0.3V의 첫 번째 읽기 펄스를 사용하여 표시될 수 있다. 둘째, -3.1V의 리셋 펄스 또는 1.4V의 셋 펄스를 인가한 후 100번의 읽기 펄스를 인가하여 컨덕턴스가 점차적으 로 변하는 것을 확인할 수 있다. 소거 상태 이후에서는 컨덕턴스가 점차 증가하고, 프로그래밍 상태 이후에서는 컨덕턴스가 점차 감소한다. 도 6a 내지 도 6d는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템에서 이용하는 저항 메모리 소자의 PPF(paired-pulse facilitation) 및 컨덕턴스 변조를 예시한다. 도 6a 및 도 6b는 두 펄스 사이의 시간 간격의 함수로 PPF(paired pulse facilitation )(%)를 예시한다. 그래프 및 그래프에서, PPF 지수는 I2-I1/I1×100(％)로 정의된다. 그래프는 저저항 상태를 나타낼 수 있고, 그래프는 고저항 상태를 나타낼 수 있다. PPF를 통해 자극의 시간 간격에 따른 저항 메모리 소자의 기억이 퇴색하는 정도를 확인할 수 있다. 시간 간격이 0ms에서 500ms로 증가함에 따라 PPF는 기하급수적으로 변하며 단기적인 특성을 보인다. 즉, 그래프 및 그래프에 기반한 PPF 데이터는 본 발명의 일실시예에 따른 저항 메모리 소자에서 단기 소자의 동작이 펄스 진폭과 펄스 사이의 시간 간격에 의해 효과적으로 제어됨을 보여준다. 도 6c 및 도 6d는 단기 동작을 제어하기 위한 컨덕턴스 변조를 예시한다. 도 6c의 그래프 및 도 6d의 그래프를 참고하면, 가로축에 해당하는 전압의 크기가 커질수록 강화의 피크 컨덕턴스가 증가하거나 억압의 최저 컨덕턴스가 감소하는 것을 확인할 수 있다. 그래프는 강화(potentiation)의 컨덕턴스 변조를 나타낼 수 있고, 그래프는 억압(depression)의 컨 덕턴스 변조를 나타낼 수 있다. 또한, 강화 및 억압 후에 정보가 단기(short term)에 쇠퇴하는 것을 볼 수 있다. 전압의 크기가 증가함에 따라 100개의 읽기 펄스를 통해 수렴되는 컨덕턴스 레벨의 차이가 있다. 예를 들어 읽기 펄스는 일정 간격을 두고 인가됨에 따라 가로축을 나타내는 펄스의 수의 증가는 시간의 경과로 볼 수 있다. 도 7은 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 개략도 및 축적 시스템부의 펄스 트레이닝을 설명하는 도면이다. 도 7을 참고하면, 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템은 입력부, 축적 시스템부 및 리드아웃부를 포함한다. 입력부는 입력을 인가하고, 축적 시스템부 축적 컴퓨팅을 수행하며, 리드아웃부 데이 터를 리드아웃한다. 축적 컴퓨팅 시스템은 시간 및 순차 데이터 처리를 위한 계산 프레임워크일 수 있다. 축적 컴퓨팅 시스템은 입력부의 입력을 고차원 공간으로 매핑하기 위한 축적 시스템부와 축적 시스템부의 고차원 상태에서 패턴 분석을 위한 리드아웃부로 구성된다. 축적 컴퓨팅 시스템은 시간에 따른 입력 u(t)는 축적을 통해 비선형 고차원 공간에 매핑되며, 축적의 상태 는 x(t)로 표시할 수 있다. 축적 컴퓨팅 시스템은 축적 상태인 x(t)를 리드 펄스인 읽기에 매핑함에 따라 y(t)의 출력 값을 알 수 있 다. 축적은 다양한 물리적 시스템과 소자를 사용하여 하드웨어로 구현할 수 있다. 축적 컴퓨팅 시스템은 저항 메모리 소자의 단기 특성과 비선형성을 모두 만족하는 특성에 기반하여 물리적 저장소로 이용한다. 입력부는 5개의 저항 메모리 소자에 시간 종속 펄스열 입력을 입력하여 리드아웃부를 통해 리드 아웃되는 4비트의 데이터를 표현할 수 있다. 축적 시스템부의 저항 메모리 소자들이 픽셀 회로의 각 행에 해당하고, 각 행에서 4비트 해당하는 펄스열 입력 이 입력되면 단기 디바이스의 상태가 변경될 수 있다. 예를 들어 4비트의 데이터는 \"0000\", \"0001\", \"0010\", \"0011\", \"0100\", \"0101\", \"0110\", \"0111\", \"1000\", \"1001\", \"1010\", \"1011\", \"1100\", \"1101\", \"1110\" 및 \"1111\" 중 하나일 수 있다. 축적 컴퓨팅 시스템은 변경된 상태는 읽기 펄스로 읽고 간단한 학습 알고리즘을 사용하여 분류할 수 있다, 축적 시스템부의 축적은 다양한 물리적 시스템과 저항 메모리 소자를 사용하여 하드웨어로 구현할 수 있다. 본 발명의 일실시에에 따르면 축적 컴퓨팅 시스템은 축적 시스템부에서 물리적 저장소로 이용하는 저 항 메모리 소자들의 변경된 상태를 리드아웃부에서 읽기 펄스로 읽고 간단한 학습 알고리즘을 사용하여 \"9\"와 같은 디지털 또는 디지트(digit) 데이터로 리드아웃할 수 있다. 도 8a 및 도 8b는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 논리 상태 학습을 설명하는 도면이다. 도 8a 및 도 8b는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 논리 상태 학습을 예시한다. 축적 컴퓨팅 시스템은 축적 컴퓨팅에서는 5×4 픽셀로 구성된 픽셀 회로부에서 한 자리 숫자(0~9)를 인식하기 위해서 논리 상태 학습을 수행하는 것을 예시한다. 본 발명의 일실시예에 따르면 축적 컴퓨팅 시스템은 픽셀 회로부에서 요구하는 픽셀의 수에 따라 논리 상태 학 습을 통해 학습되는 논리 상태의 수를 증가 또는 감소시킬 수 있다. 즉, 논리 상태의 수는 예시일 뿐, 후술하는 논리 상태의 수에 제한되지 않는다. 도 8a는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템이 셋 펄스를 이용하여 16가지 조합의 상태를 생성하는 상태 학습을 예시한다.일례로, 축적 컴퓨팅 시스템은 크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메 모리 소자에서 5개의 저항 메모리 소자를 선택한 후, 선택된 저항 메모리 소자들이 픽셀 회로부의 하나의 행을 담당하도록 설정한다. 픽셀 회로부의 하나의 행에 대하여 논리 상태는 \"0000\", \"0001\", \"0010\", \"0011\", \"0100\", \"0101\", \"0110\", \"0111\", \"1000\", \"1001\", \"1010\", \"1011\", \"1100\", \"1101\", \"1110\" 및 \"1111\" 중 1개의 상태로 나타낼 수 있다. 16개의 상태를 구분하기 위해 서로 다른 조합의 16가지 시간 종속 펄스 입력이 사용된다. 상술한 16개의 상태를 나타내는 디지털 데이터는 예시일 뿐 이에 제한되지 않고, 프로그래밍 펄스와 시간 종속 펄스에 기반하여 컨덕턴스 변조 및 기준 컨덕턴스의 변화에 따라 다양하게 결정될 수 있다. 예를 들어, 펄스 입력은 저항 메모리 소자의 단기 메모리 특성을 고려하여 설정된다. 초기 상태를 나타내기 위해 읽기 펄스가 인가된 후 첫번째 비트에 해당하는 읽기 펄스가 인가되고, 두 번째 비 트에 대한 설정 펄스가 적용된 후 변조된 컨덕턴스 값은 다음 읽기 펄스에 의해 추출되며, 세번째와 네번째 비 트가 모두 \"0\"이므로 리드펄스만 인가된다. 리드 펄스 사이의 충분한 시간 간격으로 인해 설정 펄스를 통해 증가된 컨덕턴스 값은 세번째 및 네 번째 읽기 펄스에서 붕괴된다. 이에 따라 그래프과 같은 0100 상태가 된다. 보다 구체적으로, 그래프는 \"0100\" 상태를 예로 들면, 첫 번째 펄스에서 2.855mS 미만의 컨덕턴스 값을 보이므로 첫 번째 비트는 \"0\"이며, 픽셀 회로부의 데이터 표시 와 관련하여 흰색 픽셀을 나타냄을 알 수 있다. 두 번째로는 셋이 될 만큼 충분히 큰 펄스를 인가한 후 리드 펄스를 통해 상태를 읽어보면 2.855mS 초과의 컨덕 턴스 값을 가지므로 두 번째 비트는 \"1\"이고, 픽셀 회로부의 데이터 표시와 관련하여 검정 픽셀을 나타낸 다. 예를 들어, 2.855mS의 특정 컨덕턴스 값은 셋 펄스에 기반한 프로그래밍에서 기준 컨덕턴스 일 수 있다. 그래프를 확인해보면, 동일한 방식으로 16개의 상태 모두 2.855mS를 기준으로 \"0\"과 \"1\"이 명확히 구분되 는 것으 확인할 수 있다. 데이터 표시는 \"1111\", \"1001\", \"1111\", \"0001\", \"1111\"를 하나씩 조합하면 \"9'\"를 만들 수 있는 것을 나 타낸다. 도 8b는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템이 리셋 펄스를 이용하여 16가지 조합의 상태를 생성하 는 상태 학습을 예시한다. 일례로, 축적 컴퓨팅 시스템은 크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메 모리 소자에서 5개의 저항 메모리 소자를 선택한 후, 선택된 저항 메모리 소자들이 픽셀 회로부의 하나의 행을 담당하도록 설정한다. 픽셀 회로부의 하나의 행에 대하여 논리 상태는 \"0000\", \"0001\", \"0010\", \"0011\", \"0100\", \"0101\", \"0110\", \"0111\", \"1000\", \"1001\", \"1010\", \"1011\", \"1100\", \"1101\", \"1110\" 및 \"1111\" 중 1개의 상태로 나타낼 수 있다. 16개의 상태를 구분하기 위해 서로 다른 조합의 16가지 시간 종속 펄스 입력이 사용된다. 펄스 입력은 저항 메모리 소자의 단기 메모리 특성을 고려하여 설정된다. 그래프 및 그래프에 따르면, 리셋 펄스를 프로그래밍 펄스로 사용하는 시스템도 가능하다. -1.8V의 리셋 펄스를 사용하여 \"0''을 만들고, -0.3V의 읽기 펄스를 사용하여 컨덕턴스를 추출한다. 리드 펄스 사이의 충분한 시간 간격으로 인해 설정 펄스를 통해 증가된 컨덕턴스 값은 세번째 및 네 번째 읽기 펄스에서 붕괴된다. 그래프에는 16개의 다른 상태 중 하나로 \"1011\"에 대한 컨덕턴스를 예시한다. 프로그래밍을 위해 리셋 펄스를 사용하는 경우와 같이 1.76mS의 특정 컨덕턴스 값을 기준으로 \"1''과 \"0''을 나 누어 그래프와 같이 16개 상태를 모두 표현할 수 있다. 예를 들어, 1.76mS의 특정 컨덕턴스 값은 리셋 펄스에 기반한 프로그래밍에서 기준 컨덕턴스 일 수 있다. 대부분의 자릿수에서 자릿수 픽셀 수가 배경 픽셀 수보다 크다. 또한, 그래프와 관련된 리셋 펄스를 사용하는 시스템의 경우, 그래프와 관련된 셋 펄스를 사용하는 시스템에 비해 평균적인 컨덕턴스 레벨이 감소한다. 따라서, 픽셀 수에 대한 리셋 펄스를 사용하는 시스템에서는 애플리케이션에 대한 전체 펄스 수와 평균 컨덕턴 스 레벨이 감소하고, 이에 따라서 본 발명의 축적 컴퓨팅 시스템은 역전류 감쇠로 인해 저전력 동작이 가능하다. 즉, 본 발명은 역전류 감쇠 특성을 나타내는 저항 메모리 소자의 단기 기억(short-term memory, STM) 특성을 기 반하여 양방향 축적 컴퓨팅 시스템을 구현할 수 있다. 데이터 표시는 \"0000\", \"0110\", \"0000\", \"1110\", \"0000\"를 하나씩 조합하면 \"9'\"를 만들 수 있는 것을 나 타낸다. 이는 \"0''을 숫자 픽셀로 사용하는 리셋 펄스를 이용하는 축적 컴퓨팅 시스템이 역전류 감쇠로 인해 저전력 모 드에서 사용될 수 있음을 보여준다. 예를 들어, 28×28 픽셀로 구성된 이미지를 구현하려면 28행 각각에 4비트의 펄스열을 7번씩 인가해야 한다. 즉, 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템은 순차적 데이터가 물리적 축적(physical reservoir)인 축 적 시스템부에 입력된 후, 축적의 상태를 분석하여 아주 간단히 리드 펄스를 통해 리드아웃을 트레이닝 할 수 있다. 축적 컴퓨팅은 빠른 학습 시간과 학습 비용 절감의 장점을 가지므로, 차세대 머신 러닝 시스템을 위해 활발히 연구되고 있다. 본 발명에서 제안한 셀 단위의 저항 메모리 소자들을 크로스바 어레이 저항 메모리 소자로 만들어 물리적 축적 컴퓨팅을 위한 물리적 저장소로써 활용하면 축적 컴퓨팅 시스템이 저전력으로 동작할 수 있다는 장점을 가진다. 예를 들어, 데이터 표시와 데이터 표시는 셋 펄스 기반에 의한 표시와 리셋 펄스 기반에 의한 표시에 따라 저항 메모리 소자를 이용한 축적 컴퓨팅 시스템의 양방향 특성을 나타내고 있다. 도 9는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법을 설명하는 도면이다. 도 9는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법을 예시한다. 도 9를 참고하면, 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법은 크로스바 어레이 저항 메모리 (crossbar array RRAM)를 구성하는 복수의 저항 메모리 소자를 이용하여 축적 컴퓨팅(reservoir computing)을 구현하는 축적 컴퓨팅 시스템의 동작 방법일 수 있다. 일례로, 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법은 단계에서 프로그래밍 펄스 및 시간 종속 펄스를 입력한다. 즉, 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법은 입력부에서, 셋 펄스 또는 리셋 펄스에 기반 한 프로그래밍 펄스 및 펄스 진폭과 펄스 사이의 시간 간격을 통해 컨덕턴스(conductance) 변조를 제어하는 시 간 종속 펄스를 생성 및 입력할 수 있다. 단계에서 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법은 프로그래밍 펄스 및 시간 종속 펄 스에 기반하여 저항 메모리 소자의 단기 상태들을 결정할 수 있다. 즉, 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법은 복수의 저항 메모리 소자를 물리적 저장소로 이용하는 축적 시스템부에서, 입력된 프로그래밍 펄스 및 입력된 시간 종속 펄스에 기반하여 복수의 저항 메모 리 소자의 단기 상태들을 결정할 수 있다. 단계에서 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법은 리드 펄스를 통해 저항 메모리 소 자들의 단기 상태들을 리드아웃하여 단기 상태들의 조합에 따라 데이터를 분류할 수 있다.즉, 축적 컴퓨팅 시스템의 동작 방법은 리드아웃부에서, 복수의 저항 메모리 소자에 일정 시간 간격에 따라 입 력되는 리드 펄스를 통해 결정된 단기 상태들을 리드아웃(readout)하고, 리드아웃된 단기 상태들의 조합에 따라 복수의 데이터를 분류할 수 있다. 예를 들어, 데이터가 4비트의 데이터일 경우에는 복수의 상태가 \"0000\", \"0001\", \"0010\", \"0011\", \"0100\", \"0101\", \"0110\", \"0111\", \"1000\", \"1001\", \"1010\", \"1011\", \"1100\", \"1101\", \"1110\" 및 \"1111\" 중 적어도 하 나를 포함할 수 있다. 따라서, 본 발명은 크로스바 어레이 저항 메모리(crossbar array RRAM)를 구성하는 복수의 저항 메모리 소자에 시간 종속 펄스 열 입력을 입력하여 복수의 비트의 데이터를 표현하는 축적 컴퓨팅 시스템 및 그 동작 방법을 제공할 수 있다. 이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로 세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴 퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령 (instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상 의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설"}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소 (processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치 는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서 (parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매 체에 저장될 수 있다."}
{"patent_id": "10-2022-0138520", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또 는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2022-0138520", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템을 설명하는 도면이다. 도 2a 내지 도 2d는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템에서 이용하는 저항 메모리 소자를 설명하는 도면이다. 도 3a 내지 도 6d는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템에서 이용하는 저항 메모리 소자의 동작 특 성을 설명하는 도면이다. 도 7은 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 개략도 및 축적 시스템부의 펄스 트레이닝을 설명하는 도면이다. 도 8a 및 도 8b는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 논리 상태 학습을 설명하는 도면이다. 도 9는 본 발명의 일실시예에 따른 축적 컴퓨팅 시스템의 동작 방법을 설명하는 도면이다."}
