Fitter report for MI-CircuitosDigitais-Problema-2
Tue Oct 03 12:04:22 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. I/O Assignment Warnings
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Estimated Delay Added for Hold Timing Summary
 25. Estimated Delay Added for Hold Timing Details
 26. Fitter Messages
 27. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+-----------------------+---------------------------------------------+
; Fitter Status         ; Successful - Tue Oct 03 12:04:22 2023       ;
; Quartus Prime Version ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name         ; MI-CircuitosDigitais-Problema-2             ;
; Top-level Entity Name ; pbl                                         ;
; Family                ; MAX II                                      ;
; Device                ; EPM240T100C5                                ;
; Timing Models         ; Final                                       ;
; Total logic elements  ; 239 / 240 ( 100 % )                         ;
; Total pins            ; 34 / 80 ( 43 % )                            ;
; Total virtual pins    ; 0                                           ;
; UFM blocks            ; 0 / 1 ( 0 % )                               ;
+-----------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EPM240T100C5                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                             ; On                             ;
; Enable compact report table                                        ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner             ; On                             ; On                             ;
; Power Optimization During Fitting                                  ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Periphery to Core Placement and Routing Optimization               ; Off                            ; Off                            ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processors 3-12        ;   1.4%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Bruno/OneDrive/Documentos/GitHub/MI-CircuitosDigitais-Problema-2/output_files/MI-CircuitosDigitais-Problema-2.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 239 / 240 ( 100 % )   ;
;     -- Combinational with no register       ; 176                   ;
;     -- Register only                        ; 2                     ;
;     -- Combinational with a register        ; 61                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 140                   ;
;     -- 3 input functions                    ; 77                    ;
;     -- 2 input functions                    ; 17                    ;
;     -- 1 input functions                    ; 3                     ;
;     -- 0 input functions                    ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 239                   ;
;     -- arithmetic mode                      ; 0                     ;
;     -- qfbk mode                            ; 4                     ;
;     -- register cascade mode                ; 0                     ;
;     -- synchronous clear/load mode          ; 3                     ;
;     -- asynchronous clear/load mode         ; 0                     ;
;                                             ;                       ;
; Total registers                             ; 63 / 240 ( 26 % )     ;
; Total LABs                                  ; 24 / 24 ( 100 % )     ;
; Logic elements in carry chains              ; 0                     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 34 / 80 ( 43 % )      ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )        ;
;                                             ;                       ;
; UFM blocks                                  ; 0 / 1 ( 0 % )         ;
;                                             ;                       ;
;     -- Total Fixed Point DSP Blocks         ; 0                     ;
;     -- Total Floating Point DSP Blocks      ; 0                     ;
;                                             ;                       ;
; Global signals                              ; 3                     ;
;     -- Global clocks                        ; 3 / 4 ( 75 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 40.1% / 49.8% / 30.1% ;
; Peak interconnect usage (total/H/V)         ; 40.1% / 49.8% / 30.1% ;
; Maximum fan-out                             ; 45                    ;
; Highest non-global fan-out                  ; 45                    ;
; Total fan-out                               ; 915                   ;
; Average fan-out                             ; 3.35                  ;
+---------------------------------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                        ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ; Slow Slew Rate ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; button_confirmation_input ; 36    ; 1        ; 4            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; button_count_input        ; 18    ; 1        ; 1            ; 1            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; clk                       ; 8     ; 1        ; 1            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; hh1[0]                    ; 62    ; 2        ; 8            ; 2            ; 0           ; 17                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; hh1[1]                    ; 19    ; 1        ; 1            ; 1            ; 1           ; 16                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; hh2[0]                    ; 53    ; 2        ; 8            ; 1            ; 3           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; hh2[1]                    ; 56    ; 2        ; 8            ; 1            ; 0           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; hh3                       ; 52    ; 2        ; 8            ; 1            ; 4           ; 45                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; m_col[0]       ; 28    ; 1        ; 2            ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_col[1]       ; 26    ; 1        ; 2            ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_col[2]       ; 21    ; 1        ; 1            ; 1            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_col[3]       ; 27    ; 1        ; 2            ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_col[4]       ; 20    ; 1        ; 1            ; 1            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_line[0]      ; 72    ; 2        ; 8            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_line[1]      ; 4     ; 1        ; 1            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_line[2]      ; 38    ; 1        ; 4            ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_line[3]      ; 47    ; 1        ; 6            ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_line[4]      ; 5     ; 1        ; 1            ; 4            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_line[5]      ; 70    ; 2        ; 8            ; 4            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; m_line[6]      ; 97    ; 2        ; 3            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg[0]    ; 42    ; 1        ; 5            ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg[1]    ; 3     ; 1        ; 1            ; 4            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg[2]    ; 17    ; 1        ; 1            ; 2            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg[3]    ; 57    ; 2        ; 8            ; 2            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg[4]    ; 6     ; 1        ; 1            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg[5]    ; 7     ; 1        ; 1            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg[6]    ; 12    ; 1        ; 1            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg[7]    ; 2     ; 1        ; 1            ; 4            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg_ac[0] ; 54    ; 2        ; 8            ; 1            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg_ac[1] ; 84    ; 2        ; 6            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg_ac[2] ; 81    ; 2        ; 6            ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out_7seg_ac[3] ; 88    ; 2        ; 5            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; rgb_output[0]  ; 92    ; 2        ; 3            ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; rgb_output[1]  ; 95    ; 2        ; 3            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 38 ( 53 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 42 ( 33 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                          ;
+----------+------------+----------+---------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 83         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 2        ; 0          ; 1        ; out_7seg[7]               ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 1          ; 1        ; out_7seg[1]               ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 2          ; 1        ; m_line[1]                 ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 5        ; 3          ; 1        ; m_line[4]                 ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 4          ; 1        ; out_7seg[4]               ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 7        ; 5          ; 1        ; out_7seg[5]               ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 6          ; 1        ; clk                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO                     ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDINT                    ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; out_7seg[6]               ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 13       ;            ;          ; VCCINT                    ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 14       ; 8          ; 1        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 9          ; 1        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 10         ; 1        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 11         ; 1        ; out_7seg[2]               ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 12         ; 1        ; button_count_input        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 13         ; 1        ; hh1[1]                    ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 20       ; 14         ; 1        ; m_col[4]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 15         ; 1        ; m_col[2]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 16         ; 1        ; #TMS                      ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 23       ; 17         ; 1        ; #TDI                      ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 24       ; 18         ; 1        ; #TCK                      ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 25       ; 19         ; 1        ; #TDO                      ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; m_col[1]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 27       ; 21         ; 1        ; m_col[3]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 28       ; 22         ; 1        ; m_col[0]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 29       ; 23         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 30       ; 24         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 31       ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 32       ;            ;          ; GNDIO                     ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 33       ; 25         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 34       ; 26         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 35       ; 27         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 36       ; 28         ; 1        ; button_confirmation_input ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 37       ; 29         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 30         ; 1        ; m_line[2]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 31         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 32         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 33         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; out_7seg[0]               ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 35         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; GNDIO                     ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 47       ; 37         ; 1        ; m_line[3]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 38         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 39         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 40         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 41         ; 1        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 42         ; 2        ; hh3                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 53       ; 43         ; 2        ; hh2[0]                    ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 54       ; 44         ; 2        ; out_7seg_ac[0]            ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 55       ; 45         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 46         ; 2        ; hh2[1]                    ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 57       ; 47         ; 2        ; out_7seg[3]               ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 58       ; 48         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 59       ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; GNDIO                     ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 61       ; 49         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 62       ; 50         ; 2        ; hh1[0]                    ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 63       ;            ;          ; VCCINT                    ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 64       ; 51         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 65       ;            ;          ; GNDINT                    ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 52         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 67       ; 53         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 68       ; 54         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 69       ; 55         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 70       ; 56         ; 2        ; m_line[5]                 ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 71       ; 57         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 72       ; 58         ; 2        ; m_line[0]                 ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 73       ; 59         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 60         ; 2        ; GND*                      ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 61         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 79       ;            ;          ; GNDIO                     ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 80       ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 81       ; 65         ; 2        ; out_7seg_ac[2]            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 82       ; 66         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 67         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 68         ; 2        ; out_7seg_ac[1]            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 85       ; 69         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 70         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 71         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 72         ; 2        ; out_7seg_ac[3]            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 89       ; 73         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 74         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 91       ; 75         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 92       ; 76         ; 2        ; rgb_output[0]             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 93       ;            ;          ; GNDIO                     ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 94       ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 95       ; 77         ; 2        ; rgb_output[1]             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 96       ; 78         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 2        ; m_line[6]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 98       ; 80         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 2        ; GND*                      ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+---------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+---------------------------+-----------------------------+
; Pin Name                  ; Reason                      ;
+---------------------------+-----------------------------+
; out_7seg[0]               ; Missing location assignment ;
; out_7seg[1]               ; Missing location assignment ;
; out_7seg[2]               ; Missing location assignment ;
; out_7seg[3]               ; Missing location assignment ;
; out_7seg[4]               ; Missing location assignment ;
; out_7seg[5]               ; Missing location assignment ;
; out_7seg[6]               ; Missing location assignment ;
; out_7seg[7]               ; Missing location assignment ;
; out_7seg_ac[0]            ; Missing location assignment ;
; out_7seg_ac[1]            ; Missing location assignment ;
; out_7seg_ac[2]            ; Missing location assignment ;
; out_7seg_ac[3]            ; Missing location assignment ;
; m_col[0]                  ; Missing location assignment ;
; m_col[1]                  ; Missing location assignment ;
; m_col[2]                  ; Missing location assignment ;
; m_col[3]                  ; Missing location assignment ;
; m_col[4]                  ; Missing location assignment ;
; m_line[0]                 ; Missing location assignment ;
; m_line[1]                 ; Missing location assignment ;
; m_line[2]                 ; Missing location assignment ;
; m_line[3]                 ; Missing location assignment ;
; m_line[4]                 ; Missing location assignment ;
; m_line[5]                 ; Missing location assignment ;
; m_line[6]                 ; Missing location assignment ;
; rgb_output[0]             ; Missing location assignment ;
; rgb_output[1]             ; Missing location assignment ;
; hh1[0]                    ; Missing location assignment ;
; hh1[1]                    ; Missing location assignment ;
; hh3                       ; Missing location assignment ;
; hh2[1]                    ; Missing location assignment ;
; hh2[0]                    ; Missing location assignment ;
; button_confirmation_input ; Missing location assignment ;
; clk                       ; Missing location assignment ;
; button_count_input        ; Missing location assignment ;
+---------------------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------+-------------------------------------+--------------+
; Compilation Hierarchy Node                                         ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                        ; Entity Name                         ; Library Name ;
+--------------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------+-------------------------------------+--------------+
; |pbl                                                               ; 239 (0)     ; 63           ; 0          ; 34   ; 0            ; 176 (0)      ; 2 (0)             ; 61 (0)           ; 0 (0)           ; 3 (0)      ; |pbl                                                                                       ; pbl                                 ; work         ;
;    |and_gate_4_inputs:gate_0_reset|                                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|and_gate_4_inputs:gate_0_reset                                                        ; and_gate_4_inputs                   ; work         ;
;    |modulo_contador_sync_2_bits:count_2_bits_1|                    ; 2 (0)       ; 2            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_2_bits:count_2_bits_1                                            ; modulo_contador_sync_2_bits         ; work         ;
;       |modulo_ff_t:ff_1|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_2_bits:count_2_bits_1|modulo_ff_t:ff_1                           ; modulo_ff_t                         ; work         ;
;       |modulo_ff_t:ff_2|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_2_bits:count_2_bits_1|modulo_ff_t:ff_2                           ; modulo_ff_t                         ; work         ;
;    |modulo_contador_sync_3_bits:count_3_bits_1|                    ; 3 (0)       ; 3            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_3_bits:count_3_bits_1                                            ; modulo_contador_sync_3_bits         ; work         ;
;       |modulo_ff_t:ff_1|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_3_bits:count_3_bits_1|modulo_ff_t:ff_1                           ; modulo_ff_t                         ; work         ;
;       |modulo_ff_t:ff_2|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_3_bits:count_3_bits_1|modulo_ff_t:ff_2                           ; modulo_ff_t                         ; work         ;
;       |modulo_ff_t:ff_3|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_3_bits:count_3_bits_1|modulo_ff_t:ff_3                           ; modulo_ff_t                         ; work         ;
;    |modulo_contador_sync_6_bits:count_6_bits_1|                    ; 7 (0)       ; 6            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_6_bits:count_6_bits_1                                            ; modulo_contador_sync_6_bits         ; work         ;
;       |modulo_ff_t:ff_1|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_1                           ; modulo_ff_t                         ; work         ;
;       |modulo_ff_t:ff_2|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_2                           ; modulo_ff_t                         ; work         ;
;       |modulo_ff_t:ff_3|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_3                           ; modulo_ff_t                         ; work         ;
;       |modulo_ff_t:ff_4|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_4                           ; modulo_ff_t                         ; work         ;
;       |modulo_ff_t:ff_5|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_5                           ; modulo_ff_t                         ; work         ;
;       |modulo_ff_t:ff_6|                                           ; 2 (2)       ; 1            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_6                           ; modulo_ff_t                         ; work         ;
;    |modulo_deboucing:deboucing_1_confirmation|                     ; 3 (0)       ; 3            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_deboucing:deboucing_1_confirmation                                             ; modulo_deboucing                    ; work         ;
;       |modulo_ff_d:ff_1|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_deboucing:deboucing_1_confirmation|modulo_ff_d:ff_1                            ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_2|                                           ; 2 (2)       ; 2            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_deboucing:deboucing_1_confirmation|modulo_ff_d:ff_2                            ; modulo_ff_d                         ; work         ;
;    |modulo_deboucing:deboucing_1_count|                            ; 3 (0)       ; 3            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0 (0)           ; 1 (0)      ; |pbl|modulo_deboucing:deboucing_1_count                                                    ; modulo_deboucing                    ; work         ;
;       |and_gate_2_inputs:gate_1|                                   ; 0 (0)       ; 0            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |pbl|modulo_deboucing:deboucing_1_count|and_gate_2_inputs:gate_1                           ; and_gate_2_inputs                   ; work         ;
;       |modulo_ff_d:ff_1|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_deboucing:deboucing_1_count|modulo_ff_d:ff_1                                   ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_2|                                           ; 2 (2)       ; 2            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_deboucing:deboucing_1_count|modulo_ff_d:ff_2                                   ; modulo_ff_d                         ; work         ;
;    |modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1|       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1                               ; modulo_decodificador_bcd_ex_7seg    ; work         ;
;       |or_gate_3_inputs:gate_4|                                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1|or_gate_3_inputs:gate_4       ; or_gate_3_inputs                    ; work         ;
;       |or_gate_4_inputs:gate_13|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1|or_gate_4_inputs:gate_13      ; or_gate_4_inputs                    ; work         ;
;       |or_gate_4_inputs:gate_24|                                   ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1|or_gate_4_inputs:gate_24      ; or_gate_4_inputs                    ; work         ;
;       |or_gate_4_inputs:gate_29|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1|or_gate_4_inputs:gate_29      ; or_gate_4_inputs                    ; work         ;
;       |or_gate_4_inputs:gate_34|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1|or_gate_4_inputs:gate_34      ; or_gate_4_inputs                    ; work         ;
;       |or_gate_4_inputs:gate_8|                                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1|or_gate_4_inputs:gate_8       ; or_gate_4_inputs                    ; work         ;
;       |or_gate_5_inputs:gate_19|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg:decodificador_bcd_ex_1|or_gate_5_inputs:gate_19      ; or_gate_5_inputs                    ; work         ;
;    |modulo_decodificador_bcd_ex_7seg_ac:decodificador_bcd_ex_ac_1| ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg_ac:decodificador_bcd_ex_ac_1                         ; modulo_decodificador_bcd_ex_7seg_ac ; work         ;
;       |or_gate_2_inputs:gate_3|                                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_decodificador_bcd_ex_7seg_ac:decodificador_bcd_ex_ac_1|or_gate_2_inputs:gate_3 ; or_gate_2_inputs                    ; work         ;
;    |modulo_demux1_4:demux_button_confirmation|                     ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_4:demux_button_confirmation                                             ; modulo_demux1_4                     ; work         ;
;       |and_gate_3_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_4:demux_button_confirmation|and_gate_3_inputs:gate_2                    ; and_gate_3_inputs                   ; work         ;
;    |modulo_demux1_8:demux_col|                                     ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8:demux_col                                                             ; modulo_demux1_8                     ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8:demux_col|and_gate_4_inputs:gate_1                                    ; and_gate_4_inputs                   ; work         ;
;    |modulo_demux1_8_n_out:demux_10|                                ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_10                                                        ; modulo_demux1_8_n_out               ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_1                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_2                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_3|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_3                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_4|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_4                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_5|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_5                               ; and_gate_4_inputs                   ; work         ;
;    |modulo_demux1_8_n_out:demux_11|                                ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_11                                                        ; modulo_demux1_8_n_out               ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_1                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_2                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_3|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_3                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_4|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_4                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_5|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_5                               ; and_gate_4_inputs                   ; work         ;
;    |modulo_demux1_8_n_out:demux_12|                                ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_12                                                        ; modulo_demux1_8_n_out               ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_1                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_2                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_3|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_3                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_4|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_4                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_5|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_5                               ; and_gate_4_inputs                   ; work         ;
;    |modulo_demux1_8_n_out:demux_13|                                ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_13                                                        ; modulo_demux1_8_n_out               ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_1                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_2                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_3|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_3                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_4|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_4                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_5|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_5                               ; and_gate_4_inputs                   ; work         ;
;    |modulo_demux1_8_n_out:demux_14|                                ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_14                                                        ; modulo_demux1_8_n_out               ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_1                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_2                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_3|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_3                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_4|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_4                               ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_5|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_5                               ; and_gate_4_inputs                   ; work         ;
;    |modulo_demux1_8_n_out:demux_8|                                 ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_8                                                         ; modulo_demux1_8_n_out               ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_1                                ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_2                                ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_3|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_3                                ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_4|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_4                                ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_5|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_5                                ; and_gate_4_inputs                   ; work         ;
;    |modulo_demux1_8_n_out:demux_9|                                 ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_9                                                         ; modulo_demux1_8_n_out               ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_1                                ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_2                                ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_3|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_3                                ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_4|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_4                                ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_5|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_5                                ; and_gate_4_inputs                   ; work         ;
;    |modulo_divisor_frequencia:div_1|                               ; 1 (0)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_divisor_frequencia:div_1                                                       ; modulo_divisor_frequencia           ; work         ;
;       |modulo_ff_t:ff_1|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1                                      ; modulo_ff_t                         ; work         ;
;    |modulo_matriz_reg_at:reg_matriz_at_1|                          ; 35 (0)      ; 35           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1                                                  ; modulo_matriz_reg_at                ; work         ;
;       |modulo_ff_d:ff_10|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_10                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_11|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_11                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_12|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_12                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_13|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_13                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_14|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_14                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_15|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_15                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_16|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_16                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_17|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_17                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_18|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_18                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_19|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_19                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_1|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_1                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_20|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_20                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_21|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_21                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_22|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_22                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_23|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_23                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_24|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_24                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_25|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_25                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_26|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_26                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_27|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_27                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_28|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_28                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_29|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_29                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_2|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_2                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_30|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_30                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_31|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_31                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_32|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_32                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_33|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_33                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_34|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_34                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_35|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_35                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_3|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_3                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_4|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_4                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_5|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_5                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_6|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_6                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_7|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_8|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_8                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_9|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_9                                 ; modulo_ff_d                         ; work         ;
;    |modulo_matriz_reg_po:reg_matriz_po_1|                          ; 10 (0)      ; 10           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1                                                  ; modulo_matriz_reg_po                ; work         ;
;       |modulo_ff_d:ff_10|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_10                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_11|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_11                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_14|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_14                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_15|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_15                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_19|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_19                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_1|                                           ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_1                                 ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_26|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_26                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_30|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_30                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_31|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_31                                ; modulo_ff_d                         ; work         ;
;       |modulo_ff_d:ff_33|                                          ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_matriz_reg_po:reg_matriz_po_1|modulo_ff_d:ff_33                                ; modulo_ff_d                         ; work         ;
;    |modulo_mux2_1:mux_28|                                          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux2_1:mux_28                                                                  ; modulo_mux2_1                       ; work         ;
;    |modulo_mux2_1:mux_29|                                          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux2_1:mux_29                                                                  ; modulo_mux2_1                       ; work         ;
;    |modulo_mux2_1:mux_30|                                          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux2_1:mux_30                                                                  ; modulo_mux2_1                       ; work         ;
;    |modulo_mux4_1:mux_1|                                           ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_1                                                                   ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_1|or_gate_4_inputs:gate_5                                           ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_21|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_21                                                                  ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_21|or_gate_4_inputs:gate_5                                          ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_22|                                          ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_22                                                                  ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_22|or_gate_4_inputs:gate_5                                          ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_23|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_23                                                                  ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_23|or_gate_4_inputs:gate_5                                          ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_24|                                          ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_24                                                                  ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_24|or_gate_4_inputs:gate_5                                          ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_25|                                          ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_25                                                                  ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_25|or_gate_4_inputs:gate_5                                          ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_26|                                          ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_26                                                                  ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_26|or_gate_4_inputs:gate_5                                          ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_27|                                          ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |pbl|modulo_mux4_1:mux_27                                                                  ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |pbl|modulo_mux4_1:mux_27|or_gate_4_inputs:gate_5                                          ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_2|                                           ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_2                                                                   ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_2|or_gate_4_inputs:gate_5                                           ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_3|                                           ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_3                                                                   ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_3|or_gate_4_inputs:gate_5                                           ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux4_1:mux_4|                                           ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_4                                                                   ; modulo_mux4_1                       ; work         ;
;       |or_gate_4_inputs:gate_5|                                    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux4_1:mux_4|or_gate_4_inputs:gate_5                                           ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux8_1:mux_13|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_13                                                                  ; modulo_mux8_1                       ; work         ;
;       |or_gate_4_inputs:gate_11|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_13|or_gate_4_inputs:gate_11                                         ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux8_1:mux_14|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_14                                                                  ; modulo_mux8_1                       ; work         ;
;       |or_gate_4_inputs:gate_11|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_14|or_gate_4_inputs:gate_11                                         ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux8_1:mux_15|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_15                                                                  ; modulo_mux8_1                       ; work         ;
;       |or_gate_4_inputs:gate_11|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_15|or_gate_4_inputs:gate_11                                         ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux8_1:mux_16|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_16                                                                  ; modulo_mux8_1                       ; work         ;
;       |or_gate_4_inputs:gate_11|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_16|or_gate_4_inputs:gate_11                                         ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux8_1:mux_17|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_17                                                                  ; modulo_mux8_1                       ; work         ;
;       |or_gate_4_inputs:gate_11|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_17|or_gate_4_inputs:gate_11                                         ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux8_1:mux_18|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_18                                                                  ; modulo_mux8_1                       ; work         ;
;       |or_gate_4_inputs:gate_11|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_18|or_gate_4_inputs:gate_11                                         ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux8_1:mux_19|                                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_19                                                                  ; modulo_mux8_1                       ; work         ;
;       |or_gate_4_inputs:gate_11|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_19|or_gate_4_inputs:gate_11                                         ; or_gate_4_inputs                    ; work         ;
;    |modulo_mux8_1:mux_20|                                          ; 6 (0)       ; 0            ; 0          ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_20                                                                  ; modulo_mux8_1                       ; work         ;
;       |and_gate_4_inputs:gate_1|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_20|and_gate_4_inputs:gate_1                                         ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_2|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_20|and_gate_4_inputs:gate_2                                         ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_3|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_20|and_gate_4_inputs:gate_3                                         ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_4|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_20|and_gate_4_inputs:gate_4                                         ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_5|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_20|and_gate_4_inputs:gate_5                                         ; and_gate_4_inputs                   ; work         ;
;       |and_gate_4_inputs:gate_6|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_mux8_1:mux_20|and_gate_4_inputs:gate_6                                         ; and_gate_4_inputs                   ; work         ;
;    |modulo_rgb_sel_out:rgb_input|                                  ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |pbl|modulo_rgb_sel_out:rgb_input                                                          ; modulo_rgb_sel_out                  ; work         ;
;       |and_gate_5_inputs:gate_4|                                   ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |pbl|modulo_rgb_sel_out:rgb_input|and_gate_5_inputs:gate_4                                 ; and_gate_5_inputs                   ; work         ;
;       |or_gate_2_inputs:gate_3|                                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_rgb_sel_out:rgb_input|or_gate_2_inputs:gate_3                                  ; or_gate_2_inputs                    ; work         ;
;    |modulo_sel_1_8_demux:mod_input|                                ; 28 (0)      ; 0            ; 0          ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_sel_1_8_demux:mod_input                                                        ; modulo_sel_1_8_demux                ; work         ;
;       |or_gate_3_inputs:gate_14|                                   ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_sel_1_8_demux:mod_input|or_gate_3_inputs:gate_14                               ; or_gate_3_inputs                    ; work         ;
;       |or_gate_4_inputs:gate_29|                                   ; 13 (13)     ; 0            ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_sel_1_8_demux:mod_input|or_gate_4_inputs:gate_29                               ; or_gate_4_inputs                    ; work         ;
;       |or_gate_5_inputs:gate_45|                                   ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_sel_1_8_demux:mod_input|or_gate_5_inputs:gate_45                               ; or_gate_5_inputs                    ; work         ;
;    |modulo_seletor_1_8_at:mod_sel_input|                           ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input                                                   ; modulo_seletor_1_8_at               ; work         ;
;       |and_gate_2_inputs:gate_31|                                  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input|and_gate_2_inputs:gate_31                         ; and_gate_2_inputs                   ; work         ;
;       |or_gate_2_inputs:gate_19|                                   ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input|or_gate_2_inputs:gate_19                          ; or_gate_2_inputs                    ; work         ;
;       |or_gate_2_inputs:gate_29|                                   ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input|or_gate_2_inputs:gate_29                          ; or_gate_2_inputs                    ; work         ;
;       |or_gate_2_inputs:gate_38|                                   ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input|or_gate_2_inputs:gate_38                          ; or_gate_2_inputs                    ; work         ;
;       |or_gate_3_inputs:gate_10|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input|or_gate_3_inputs:gate_10                          ; or_gate_3_inputs                    ; work         ;
;       |or_gate_5_inputs:gate_22|                                   ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input|or_gate_5_inputs:gate_22                          ; or_gate_5_inputs                    ; work         ;
;       |or_gate_5_inputs:gate_3|                                    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input|or_gate_5_inputs:gate_3                           ; or_gate_5_inputs                    ; work         ;
;       |or_gate_5_inputs:gate_41|                                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor_1_8_at:mod_sel_input|or_gate_5_inputs:gate_41                          ; or_gate_5_inputs                    ; work         ;
+--------------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------+-------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; Delay Chain Summary                                  ;
+---------------------------+----------+---------------+
; Name                      ; Pin Type ; Pad to Core 0 ;
+---------------------------+----------+---------------+
; out_7seg[0]               ; Output   ; --            ;
; out_7seg[1]               ; Output   ; --            ;
; out_7seg[2]               ; Output   ; --            ;
; out_7seg[3]               ; Output   ; --            ;
; out_7seg[4]               ; Output   ; --            ;
; out_7seg[5]               ; Output   ; --            ;
; out_7seg[6]               ; Output   ; --            ;
; out_7seg[7]               ; Output   ; --            ;
; out_7seg_ac[0]            ; Output   ; --            ;
; out_7seg_ac[1]            ; Output   ; --            ;
; out_7seg_ac[2]            ; Output   ; --            ;
; out_7seg_ac[3]            ; Output   ; --            ;
; m_col[0]                  ; Output   ; --            ;
; m_col[1]                  ; Output   ; --            ;
; m_col[2]                  ; Output   ; --            ;
; m_col[3]                  ; Output   ; --            ;
; m_col[4]                  ; Output   ; --            ;
; m_line[0]                 ; Output   ; --            ;
; m_line[1]                 ; Output   ; --            ;
; m_line[2]                 ; Output   ; --            ;
; m_line[3]                 ; Output   ; --            ;
; m_line[4]                 ; Output   ; --            ;
; m_line[5]                 ; Output   ; --            ;
; m_line[6]                 ; Output   ; --            ;
; rgb_output[0]             ; Output   ; --            ;
; rgb_output[1]             ; Output   ; --            ;
; hh1[0]                    ; Input    ; (0)           ;
; hh1[1]                    ; Input    ; (1)           ;
; hh3                       ; Input    ; (1)           ;
; hh2[1]                    ; Input    ; (1)           ;
; hh2[0]                    ; Input    ; (1)           ;
; button_confirmation_input ; Input    ; (1)           ;
; clk                       ; Input    ; (0)           ;
; button_count_input        ; Input    ; (1)           ;
+---------------------------+----------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                ;
+-----------------------------------------------------------------------------+-------------+---------+-------+--------+----------------------+------------------+
; Name                                                                        ; Location    ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------+-------------+---------+-------+--------+----------------------+------------------+
; clk                                                                         ; PIN_8       ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_deboucing:deboucing_1_count|and_gate_2_inputs:gate_1|S               ; LC_X2_Y1_N4 ; 6       ; Clock ; yes    ; Global Clock         ; GCLK2            ;
; modulo_demux1_4:demux_button_confirmation|and_gate_3_inputs:gate_2|WideAnd0 ; LC_X3_Y3_N7 ; 10      ; Clock ; yes    ; Global Clock         ; GCLK3            ;
; modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_1|WideAnd0            ; LC_X3_Y4_N9 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_2|WideAnd0            ; LC_X3_Y2_N9 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_3|WideAnd0            ; LC_X3_Y4_N7 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_4|WideAnd0            ; LC_X3_Y4_N5 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_10|and_gate_4_inputs:gate_5|WideAnd0            ; LC_X3_Y4_N8 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_1|WideAnd0            ; LC_X6_Y2_N2 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_2|WideAnd0            ; LC_X6_Y2_N4 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_3|WideAnd0            ; LC_X6_Y2_N7 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_4|WideAnd0            ; LC_X6_Y2_N6 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_11|and_gate_4_inputs:gate_5|WideAnd0            ; LC_X6_Y2_N5 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_1|WideAnd0            ; LC_X4_Y1_N1 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_2|WideAnd0            ; LC_X3_Y1_N0 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_3|WideAnd0            ; LC_X4_Y1_N5 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_4|WideAnd0            ; LC_X3_Y1_N4 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_12|and_gate_4_inputs:gate_5|WideAnd0            ; LC_X5_Y3_N8 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_1|WideAnd0            ; LC_X5_Y4_N9 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_2|WideAnd0            ; LC_X5_Y4_N6 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_3|WideAnd0            ; LC_X5_Y4_N5 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_4|WideAnd0            ; LC_X5_Y4_N2 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_13|and_gate_4_inputs:gate_5|WideAnd0            ; LC_X5_Y4_N3 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_1|WideAnd0            ; LC_X3_Y3_N2 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_2|WideAnd0            ; LC_X3_Y3_N8 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_3|WideAnd0            ; LC_X4_Y4_N6 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_4|WideAnd0            ; LC_X3_Y3_N3 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_14|and_gate_4_inputs:gate_5|WideAnd0            ; LC_X4_Y4_N5 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_1|WideAnd0             ; LC_X5_Y1_N6 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_2|WideAnd0             ; LC_X5_Y1_N8 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_3|WideAnd0             ; LC_X5_Y1_N9 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_4|WideAnd0             ; LC_X5_Y1_N1 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_8|and_gate_4_inputs:gate_5|WideAnd0             ; LC_X5_Y1_N3 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_1|WideAnd0             ; LC_X2_Y2_N1 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_2|WideAnd0             ; LC_X3_Y2_N5 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_3|WideAnd0             ; LC_X2_Y2_N5 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_4|WideAnd0             ; LC_X3_Y3_N9 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_demux1_8_n_out:demux_9|and_gate_4_inputs:gate_5|WideAnd0             ; LC_X2_Y2_N3 ; 1       ; Clock ; no     ; --                   ; --               ;
; modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q                          ; LC_X2_Y3_N1 ; 12      ; Clock ; yes    ; Global Clock         ; GCLK1            ;
+-----------------------------------------------------------------------------+-------------+---------+-------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+-----------------------------------------------------------------------------+-------------+---------+----------------------+------------------+
; Name                                                                        ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------+-------------+---------+----------------------+------------------+
; modulo_deboucing:deboucing_1_count|and_gate_2_inputs:gate_1|S               ; LC_X2_Y1_N4 ; 6       ; Global Clock         ; GCLK2            ;
; modulo_demux1_4:demux_button_confirmation|and_gate_3_inputs:gate_2|WideAnd0 ; LC_X3_Y3_N7 ; 10      ; Global Clock         ; GCLK3            ;
; modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q                          ; LC_X2_Y3_N1 ; 12      ; Global Clock         ; GCLK1            ;
+-----------------------------------------------------------------------------+-------------+---------+----------------------+------------------+


+--------------------------------------------+
; Routing Usage Summary                      ;
+-----------------------+--------------------+
; Routing Resource Type ; Usage              ;
+-----------------------+--------------------+
; C4s                   ; 197 / 784 ( 25 % ) ;
; Direct links          ; 48 / 888 ( 5 % )   ;
; Global clocks         ; 3 / 4 ( 75 % )     ;
; LAB clocks            ; 6 / 32 ( 19 % )    ;
; LUT chains            ; 22 / 216 ( 10 % )  ;
; Local interconnects   ; 441 / 888 ( 50 % ) ;
; R4s                   ; 298 / 704 ( 42 % ) ;
+-----------------------+--------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.96) ; Number of LABs  (Total = 24) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 1                            ;
; 10                                         ; 23                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.63) ; Number of LABs  (Total = 24) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 6                            ;
; 2 Clocks                           ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.08) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 20                           ;
; 11                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.42) ; Number of LABs  (Total = 24) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 0                            ;
; 3                                               ; 3                            ;
; 4                                               ; 1                            ;
; 5                                               ; 3                            ;
; 6                                               ; 6                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 5                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.38) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                              ; Destination Clock(s)                                  ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-------------------+
; modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q,I/O                                                       ; hh1[0]                                                ; 22.8              ;
; modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q,modulo_deboucing:deboucing_1_count|modulo_ff_d:ff_1|q,I/O ; hh1[0]                                                ; 22.8              ;
; modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q,modulo_deboucing:deboucing_1_count|modulo_ff_d:ff_1|q,I/O ; modulo_deboucing:deboucing_1_count|modulo_ff_d:ff_1|q ; 4.2               ;
; I/O                                                                                                          ; modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q    ; 3.5               ;
+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                               ;
+---------------------------------------------------------------+---------------------------------------------------------+-------------------+
; Source Register                                               ; Destination Register                                    ; Delay Added in ns ;
+---------------------------------------------------------------+---------------------------------------------------------+-------------------+
; modulo_deboucing:deboucing_1_confirmation|modulo_ff_d:ff_1|q  ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 2.188             ;
; modulo_deboucing:deboucing_1_confirmation|modulo_ff_d:ff_2|nq ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 2.188             ;
; hh1[0]                                                        ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 2.188             ;
; hh1[1]                                                        ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 2.188             ;
; modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_4|q ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 1.094             ;
; modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_5|q ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 1.094             ;
; modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_6|q ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 1.094             ;
; modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_1|q ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 1.094             ;
; modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_2|q ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 1.094             ;
; modulo_contador_sync_6_bits:count_6_bits_1|modulo_ff_t:ff_3|q ; modulo_matriz_reg_at:reg_matriz_at_1|modulo_ff_d:ff_7|q ; 1.094             ;
+---------------------------------------------------------------+---------------------------------------------------------+-------------------+
Note: This table only shows the top 10 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device EPM240T100C5 for design "MI-CircuitosDigitais-Problema-2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM240T100I5 is compatible
    Info (176445): Device EPM240T100A5 is compatible
    Info (176445): Device EPM570T100C5 is compatible
    Info (176445): Device EPM570T100I5 is compatible
    Info (176445): Device EPM570T100A5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 34 pins of 34 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MI-CircuitosDigitais-Problema-2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
    Info (332111):    1.000       hh1[0]
    Info (332111):    1.000 modulo_deboucing:deboucing_1_count|modulo_ff_d:ff_1|q
    Info (332111):    1.000 modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186216): Automatically promoted some destinations of signal "modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q" to use Global clock File: C:/Users/Bruno/OneDrive/Documentos/GitHub/MI-CircuitosDigitais-Problema-2/modulo_ff_t.v Line: 4
    Info (186217): Destination "modulo_divisor_frequencia:div_1|modulo_ff_t:ff_1|q" may be non-global or may not use global clock File: C:/Users/Bruno/OneDrive/Documentos/GitHub/MI-CircuitosDigitais-Problema-2/modulo_ff_t.v Line: 4
Info (186215): Automatically promoted signal "modulo_demux1_4:demux_button_confirmation|and_gate_3_inputs:gate_2|WideAnd0" to use Global clock File: C:/Users/Bruno/OneDrive/Documentos/GitHub/MI-CircuitosDigitais-Problema-2/module_gates.v Line: 6
Info (186215): Automatically promoted signal "modulo_deboucing:deboucing_1_count|and_gate_2_inputs:gate_1|S" to use Global clock File: C:/Users/Bruno/OneDrive/Documentos/GitHub/MI-CircuitosDigitais-Problema-2/module_gates.v Line: 63
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 34 (unused VREF, 3.3V VCCIO, 8 input, 26 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170089): 5e+01 ns of routing delay (approximately 3.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 24% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X0_Y0 to location X8_Y5
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.28 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Bruno/OneDrive/Documentos/GitHub/MI-CircuitosDigitais-Problema-2/output_files/MI-CircuitosDigitais-Problema-2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5797 megabytes
    Info: Processing ended: Tue Oct 03 12:04:22 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Bruno/OneDrive/Documentos/GitHub/MI-CircuitosDigitais-Problema-2/output_files/MI-CircuitosDigitais-Problema-2.fit.smsg.


