LSE_CPS_ID_1 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:8[4:11]"
LSE_CPS_ID_2 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:6[4:5]"
LSE_CPS_ID_3 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:6[4:5]"
LSE_CPS_ID_4 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:8[4:11]"
LSE_CPS_ID_5 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:5[3:6]"
LSE_CPS_ID_6 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:7[4:12]"
LSE_CPS_ID_7 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:6[4:5]"
LSE_CPS_ID_8 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:8[4:11]"
LSE_CPS_ID_9 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:8[4:11]"
LSE_CPS_ID_10 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:6[4:5]"
LSE_CPS_ID_11 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:6[6:7]"
LSE_CPS_ID_12 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:6[6:7]"
LSE_CPS_ID_13 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:6[6:7]"
LSE_CPS_ID_14 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:6[6:7]"
LSE_CPS_ID_15 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:36[6:14]"
LSE_CPS_ID_16 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:26[10:144]"
LSE_CPS_ID_17 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_18 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_19 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_20 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:25[10:98]"
LSE_CPS_ID_21 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:19[7:8]"
LSE_CPS_ID_22 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_23 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_24 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:27[9:10]"
LSE_CPS_ID_25 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:19[7:8]"
LSE_CPS_ID_26 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:27[9:10]"
LSE_CPS_ID_27 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:27[9:10]"
LSE_CPS_ID_28 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_29 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:25[10:98]"
LSE_CPS_ID_30 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:25[10:98]"
LSE_CPS_ID_31 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_32 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_33 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:18[5:6]"
LSE_CPS_ID_34 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:27[9:10]"
LSE_CPS_ID_35 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:46[6:14]"
LSE_CPS_ID_36 "d:/rtl_fpga/verilog/aula20_bcd/detector.vhd:16[31:73]"
LSE_CPS_ID_37 "d:/rtl_fpga/verilog/aula20_bcd/detector.vhd:16[22:74]"
LSE_CPS_ID_38 "d:/rtl_fpga/verilog/aula20_bcd/somador_bcd.vhd:53[6:14]"
LSE_CPS_ID_39 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:26[19:32]"
LSE_CPS_ID_40 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:27[9:10]"
LSE_CPS_ID_41 "d:/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd:26[10:144]"
