/*---------------------------------------------------------------------------*/
/*  プロジェクト : HINOKI                                                    */
/*  ファイル名   : hino_cpu.h                                                */
/*  作成者       : 小谷正樹                                                  */
/*  日  付       : 97.06.10                                                  */
/*  概  要       : SH7043 機種別CPU初期設定定義ファイル                      */
/*  修正履歴     : 機種別に移動  By M.Kotani 97/06/11                        */
/*                 POPLAR_Bよりコピー  By O.Kimoto 1997/06/13                */
/*                 POPLAR_Hよりコピーしただけです。  By O.Kimoto 1998/09/07  */
/*                 HINOKI用にメンテしました。 By H.Hirao 1998/09/16          */
/*---------------------------------------------------------------------------*/
#ifndef	HINO_CPU_H
	#define	HINO_CPU_H	1

#include "\src\atlanta\sh7043\define\sh_sys.h"

	/*----------------------------------------------*/
	/* ＢＳＣ（バスステートコントローラー）の設定   */
	/*----------------------------------------------*/
	/*----------------------------------------------*/
	/* ＢＣＲ１（バスコントロールレジスタ１）の設定 */
	/* ・ＭＴＵ制御レジスタアクセス許可             */
	/* ・ＣＳ３空間は通常空間                       */
	/* ・ＣＳ３空間のバスサイズはワードサイズ       */
	/* ・ＣＳ２空間のバスサイズはバイトサイズ       */
	/* ・ＣＳ１空間のバスサイズはワードサイズ       */
	/* ・ＣＳ０空間のバスサイズはワードサイズ       */
	/*----------------------------------------------*/
#define	SH__BCR1_DATA	(BCR1_MTU_WRITE_ENABLE + BCR1_CS3_WORD + BCR1_CS1_WORD + BCR1_CS0_WORD)

	/*----------------------------------------------*/
	/* ＢＣＲ２（バスコントロールレジスタ２）の設定 */
	/* ・ＣＳ３空間連続アクセス時０アイドルサイクル */
	/* ・ＣＳ２空間連続アクセス時０アイドルサイクル */
	/* ・ＣＳ１空間連続アクセス時０アイドルサイクル */
	/* ・ＣＳ０空間連続アクセス時０アイドルサイクル */
	/* ・ＣＳ２空間／ＣＳアサート拡張有り           */
	/*----------------------------------------------*/
/*
** ＣＳ３空間連続アクセス時、アイドルサイクル１挿入設定します
** 1999/02/02 by T.Soneoka
*/
#if (0)
**	#define	SH__BCR2_DATA	BCR2_CS2_ASSERT
#else
	#define	SH__BCR2_DATA	(BCR2_CS2_1_IDLE+BCR2_CS1_1_IDLE+BCR2_CS0_1_IDLE+BCR2_CS2_ASSERT+BCR2_CS3_CONT_1_IDLE)
#endif

	/*--------------------------------------------------------------*/
	/* ＷＣＲ１（ウェイトステートコントロールレジスタ１）の設定     */
	/* ・ＣＳ３空間は２ウェイト設定                                 */
	/* ・ＣＳ２空間は３ウェイト設定                               */
	/* ・ＣＳ１空間はノーウェイト設定                                 */
	/* ・ＣＳ０空間は３ウェイト設定                                 */
	/*--------------------------------------------------------------*/
#define	SH__WCR1_DATA	(WCR1_CS3_2WAIT + WCR1_CS2_3WAIT + WCR1_CS1_NO_WAIT + WCR1_CS0_3WAIT)
#define	SH__WCR1_DATA_FOR_IMAGE_LSI	(WCR1_CS3_2WAIT + WCR1_CS2_6WAIT + WCR1_CS1_NO_WAIT + WCR1_CS0_3WAIT)

	/*--------------------------------------------------------------*/
	/* ＷＣＲ２（ウェイトステートコントロールレジスタ２）の設定     */
	/* ・ＤＲＡＭ空間ＤＭＡ２ウェイト設定                           */
	/* ・ＣＳ空間ＤＭＡ２ウェイト設定                               */
	/*--------------------------------------------------------------*/
#define	SH__WCR2_DATA	(WCR2_DRAM_DMA_1WAIT + WCR2_CS_DMA_2WAIT)

	/*--------------------------------------------------------------*/
	/* ＤＣＲ（ＤＲＡＭエリアコントロールレジスタ）の設定           */
	/* ・ＲＡＳプリチャージサイクル数１．５サイクル                 */
	/* ・ＲＡＳ−ＣＡＳ遅延サイクル数１サイクル                     */
	/* ・ＲＡＳアサートサイクル数２．５サイクル                     */
	/* ・ＤＲＡＭライトサイクル数３サイクル                         */
	/* ・ＤＲＡＭリードサイクル数３サイクル                         */
	/* ・ＤＲＡＭアイドルサイクル無し                               */
	/* ・バースト禁止                                               */
	/* ・ＲＡＳアップモードＤＲＡＭアクセス                         */
	/* ・ＤＲＡＭバス幅１６ビット                                   */
	/* ・ＤＲＡＭアドレスマルチプレクス１０ビット                   */
	/*--------------------------------------------------------------*/
#define	SH__DCR_DATA	(DCR_RAS_AST_25CYCLE + DCR_DRAM_WR_3CYCLE + DCR_DRAM_RD_3CYCLE + DCR_DRAMBASS_WORD + DCR_AMX_10BIT)

	/*--------------------------------------------------------------*/
	/* ＲＴＣＳＲ（リフレッシュタイマーコントロール・ステータスレジスタ）の設定 */
	/* ・コンペアマッチによる割込要求禁止                           */
	/* ・システムクロック／２でカウント                             */
	/* ・ＤＲＡＭのリフレッシュをする                               */
	/* ・ＣＡＳビフォアＲＡＳリフレッシュ                           */
	/*--------------------------------------------------------------*/
#define	SH__RTCSR_DATA	(RTCSR_CLK_2 + RTSC_RFSH_ENABLE)

	/*--------------------------------------------------------------*/
	/* ＲＴＣＮＴ（リフレッシュタイマカウンタ）の設定               */
	/* ・タイマカウンタをセット                                     */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
#define	SH__RTCNT_DATA	0x0000

	/*--------------------------------------------------------------*/
	/* ＲＴＣＯＲ（リフレッシュタイムコンスタントレジスタ）の設定   */
	/* ・２００×７１．４ｎｓ＝１４．２８μｓ（リフレッシュサイクル）本ちゃん */
	/* ・１６０×１００ｎｓ＝１６μｓ（リフレッシュサイクル）ＩＣＥ用         */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
#define	SH__RTCOR_DATA	0x00A0


	/*------------------------------------------------*/
	/* ＤＭＡＣ（ＳＨ７０４３内蔵）の設定             */
	/*------------------------------------------------*/
	/*----------------------------------------------------------------*/
	/* チャネルコントロールレジスタ０（ＣＨＣＲ０）の設定             */
	/* アクノリッジレベルハイアクティブ（初期値）                     */
	/* 外部リクエスト、デュアルアドレスモード                         */
	/* ＤＲＥＱ立ち下がりエッジ検出                                   */
	/* サイクルスチールモード（初期値）                               */
	/* ＴＣ割込み許可                                                 */
	/*----------------------------------------------------------------*/
#define	DMA__CHCR0_DATA	(CHCR_IE + CHCR_DS + CHCR_AL)	/* <- CHCR_ALを追加 By M.Tachibana 1996/11/25 */

	/*----------------------------------------------------------------*/
	/* チャネルコントロールレジスタ１（ＣＨＣＲ１）の設定             */
	/* アクノリッジレベルハイアクティブ（初期値）                     */
	/* 外部リクエスト、デュアルアドレスモード                         */
	/* ＤＲＥＱ立ち下がりエッジ検出                                   */
	/* サイクルスチールモード（初期値）                               */
	/* ＴＣ割込み許可                                                 */
	/*----------------------------------------------------------------*/
#define	DMA__CHCR1_DATA	(CHCR_IE + CHCR_DS + CHCR_AL)	/* <- CHCR_ALを追加 By M.Tachibana 1996/11/25 */

	/*----------------------------------------------------------------*/
	/* オペレーションレジスタ（ＤＭＡＯＲ）の設定                     */
	/* チャネル優先順位 ラウンドロビン                                */
	/* ＤＭＡＣ動作許可                                               */
	/*----------------------------------------------------------------*/
#define	DMA__DMAOPR_DATA	(DMAOPR_RTRY | DMAOPR_DME)

	/*----------------------------------------------------------------*/
	/* 内蔵ＤＭＡＣ ＣＨ０ ＣＨ１ の割込みレベルをＦへセット          */
	/*----------------------------------------------------------------*/
#if (PRO_CLASS1 == ENABLE) && (PRO_RS_INTERNAL == ENABLE)
#define	SH__IPRC_DATA	(DMAC0_LEVEL | DMAC1_LEVEL | DMAC2_LEVEL)	/* changed by H.Hirao 1999/01/18 */
#else
#define	SH__IPRC_DATA	(DMAC0_LEVEL | DMAC1_LEVEL)
#endif



	/*------------------------------------------------*/
	/* ＰＦＣ（ピンファンクションコントローラ）の設定 */
	/*------------------------------------------------*/
	/*--------------------------------------------------------------*/
	/* ＰＡＩＯＲＨ（ポートＡ・ＩＯレジスタＨ）の設定               */
	/*--------------------------------------------------------------*/
 #if defined (HINOKI2) || defined(HINOKI3) || defined(KEISATSU)	/* 2001/11/20 T.Takagi */
  #if defined(JPNNTT)	/* NTT仕様 音声応答/通信結果表示 by J.Kishida 2002/09/19 */
	/*--------------------------------------------------------------*/
	/* ・PA16(0bit/IO_BIT_SELVOI)はWrite Port(CPUから出力)なので	*/
	/*   1を立てます												*/
	/*--------------------------------------------------------------*/
#define	PFC__PAIORH_DATA	0x008F

  #else
	/*--------------------------------------------------------------*/
	/* HINOKI2ではPA23を出力端子として使用   T.Takagi				*/
	/*--------------------------------------------------------------*/
#define	PFC__PAIORH_DATA	0x008E

  #endif
 #else
	/*--------------------------------------------------------------*/
	/* ・PA22/PA21/PA20/PA16：入力端子                              */
	/* ・PA19/PA18：出力端子                                        */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
#define	PFC__PAIORH_DATA	0x000E

 #endif

#if defined (HINOKI2) || defined(HINOKI3) || defined(KEISATSU)		/* Add by Y.Kano 2004/04/01 */
#define	PFC__PAIORH_DATA_2	0x008F	/* ビット０を出力にする。by Y.kano 2004/04/01 */
#endif

	/*--------------------------------------------------------------*/
	/* ＰＡＩＯＲＬ（ポートＡ・ＩＯレジスタＬ）の設定               */
	/*--------------------------------------------------------------*/
 #if defined (KEISATSU) /* 警察FAX 05/07/27 石橋正和 */
#define PFC__PAIORL_DATA	0xFFEF

 #elif defined(HINOKI2) && defined(JPNNTT)	/* NTT仕様 音声応答/通信結果表示 by J.Kishida 2002/09/19 */
	/*--------------------------------------------------------------*/
	/* ・PA5〜PA9(5〜9bit)はWrite Portなので1を立てます				*/
	/*--------------------------------------------------------------*/
/*#define	PFC__PAIORL_DATA	~(IO_BIT_XVOICIR | IO_BIT_VOINAR)*/
#define	PFC__PAIORL_DATA	0xFFE7

 #else
	/*--------------------------------------------------------------*/
	/* ・PA9/PA8/PA7/PA6：入力端子                                  */
	/*--------------------------------------------------------------*/
#define	PFC__PAIORL_DATA	0xFC3F

 #endif

	/*--------------------------------------------------------------*/
	/* ＰＡＣＲＨ（ポートＡコントロールレジスタＨ）の設定           */
	/* ・PA23/PA22/PA21/PA20/PA19/PA18/PA16：汎用端子               */
	/* ・PA17：ウェイトステイト要求出力                             */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
#define	PFC__PACRH_DATA	PACRH_PA17MD_WAIT

	/*--------------------------------------------------------------*/
	/* ＰＡＣＲＬ１（ポートＡコントロールレジスタＬ１）の設定       */
	/* ・PA15：クロック出力                                         */
	/* ・PA14：読み出し出力                                         */
	/* ・PA13：上位側書き込み出力                                   */
	/* ・PA12：下位側書き込み出力                                   */
	/* ・PA11：チップセレクト出力（ＣＳ１）                         */
	/* ・PA10：チップセレクト出力（ＣＳ０）                         */
	/* ・PA9/PA8：汎用入出力                                       */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
#define	PFC__PACRL1_DATA	(PACRL1_PA15MD_CK + PACRL1_PA14MD_RD + PACRL1_PA13MD_WRH + PACRL1_PA12MD_WRL + PACRL1_PA11MD_CS1 + PACRL1_PA10MD_CS0)

	/*--------------------------------------------------------------*/
	/* ＰＡＣＲＬ２（ポートＡコントロールレジスタＬ２）の設定       */
	/* ・PA7/PA6：汎用入出力                                        */
	/* ・PA5：シリアルクロック入出力                                */
	/* ・PA4：送信データ出力                                        */
	/* ・PA3：受信データ入力                                        */
	/* ・PA2：シリアルクロック入出力                                */
	/* ・PA1：送信データ出力                                        */
	/* ・PA0：受信データ入力                                        */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
 #if defined (KEISATSU) /* 警察FAX 05/07/27 石橋正和 */
#define PFC__PACRL2_DATA	(PACRL2_PA2MD_SCK0 + PACRL2_PA1MD_TXD0 + PACRL2_PA0MD_RXD0)

 #elif defined(HINOKI2) && defined(JPNNTT)	/* NTT仕様 音声応答/通信結果表示 by J.Kishida 2002/09/21 */
/*
// PA4MD_TXD1,PA3MD_RXD1 汎用入力(Read)Portに変更
// この2つとPA5MD_CSK1(SCK1)はRS232Cの制御信号なので，RS232Cを外して
// 音声基板を付けたNTT仕様では使いません．
// Modified by J.Kishida 2002/09/21
*/
#define	PFC__PACRL2_DATA	(PACRL2_PA2MD_SCK0 + PACRL2_PA1MD_TXD0 + PACRL2_PA0MD_RXD0)

 #else
/* #define	PFC__PACRL2_DATA	(PACRL2_PA5MD_CSK1 + PACRL2_PA4MD_TXD1 + PACRL2_PA3MD_RXD1 + PACRL2_PA2MD_SCK0 + PACRL2_PA1MD_TXD0 + PACRL2_PA0MD_RXD0) */
#define	PFC__PACRL2_DATA	(PACRL2_PA4MD_TXD1 + PACRL2_PA3MD_RXD1 + PACRL2_PA2MD_SCK0 + PACRL2_PA1MD_TXD0 + PACRL2_PA0MD_RXD0)	/* PA2 SCK1 -> 汎用出力PORT changed by H.Hirao */

 #endif

	/*--------------------------------------------------------------*/
	/* ＰＢＩＯＲ（ポートＢ・ＩＯレジスタ）の設定                   */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
#define	PFC__PBIOR_DATA	0x03FF

	/*--------------------------------------------------------------*/
	/* ＰＢＣＲ１（ポートＢコントロールレジスタ１）の設定           */
	/* ・PB9：アドレス出力（Ａ２１）                                */
	/* ・PB8：アドレス出力（Ａ２０）                                */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
#define	PFC__PBCR1_DATA	(PBCR1_PB9MD_A21 + PBCR1_PB8MD_A20)

	/*--------------------------------------------------------------*/
	/* ＰＢＣＲ２（ポートＢコントロールレジスタ２）の設定           */
	/* ・PB7：アドレス出力（Ａ１９）                                */
	/* ・PB6：アドレス出力（Ａ１８）                                */
	/* ・PB5：リード／ライト出力                                    */
	/* ・PB4：カラムアドレスストローブ                              */
	/* ・PB3：カラムアドレスストローブ                              */
	/* ・PB2：ロウアドレスストローブ                                */
	/* ・PB1：アドレス出力（Ａ１７）                                */
	/* ・PB0：アドレス出力（Ａ１６）                                */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
#define	PFC__PBCR2_DATA	(PBCR2_PB7MD_A19 + PBCR2_PB6MD_A18 + PBCR2_PB5MD_RDWR + PBCR2_PB4MD_CASH + PBCR2_PB3MD_CASL + PBCR2_PB2MD_RAS + PBCR2_PB1MD_A17 + PBCR2_PB0MD_A16)

	/*--------------------------------------------------------------*/
	/* ＰＣＩＯＲ（ポートＣ・ＩＯレジスタ）の設定                   */
	/*--------------------------------------------------------------*/
#define	PFC__PCIOR_DATA	0xFFFF

	/*--------------------------------------------------------------*/
	/* ＰＣＣＲ（ポートＣコントロールレジスタ）の設定               */
	/* ・PC15：アドレス出力（Ａ１５）                               */
	/* ・PC14：アドレス出力（Ａ１４）                               */
	/* ・PC13：アドレス出力（Ａ１３）                               */
	/* ・PC12：アドレス出力（Ａ１２）                               */
	/* ・PC11：アドレス出力（Ａ１１）                               */
	/* ・PC10：アドレス出力（Ａ１０）                               */
	/* ・PC9：アドレス出力（Ａ９）                                  */
	/* ・PC8：アドレス出力（Ａ８）                                  */
	/* ・PC7：アドレス出力（Ａ７）                                  */
	/* ・PC6：アドレス出力（Ａ６）                                  */
	/* ・PC5：アドレス出力（Ａ５）                                  */
	/* ・PC4：アドレス出力（Ａ４）                                  */
	/* ・PC3：アドレス出力（Ａ３）                                  */
	/* ・PC2：アドレス出力（Ａ２）                                  */
	/* ・PC1：アドレス出力（Ａ１）                                  */
	/* ・PC0：アドレス出力（Ａ０）                                  */
	/*--------------------------------------------------------------*/
#define	PFC__PCCR_DATA	(PCCR_PC15MD_A15 + PCCR_PC14MD_A14 + PCCR_PC13MD_A13 + PCCR_PC12MD_A12 + PCCR_PC11MD_A11 + PCCR_PC10MD_A10 + PCCR_PC9MD_A9 + PCCR_PC8MD_A8 + PCCR_PC7MD_A7 + PCCR_PC6MD_A6 + PCCR_PC5MD_A5 + PCCR_PC4MD_A4 + PCCR_PC3MD_A3 + PCCR_PC2MD_A2 + PCCR_PC1MD_A1 + PCCR_PC0MD_A0)

	/*--------------------------------------------------------------*/
	/* ＰＤＩＯＲＨ（ポートＤ・ＩＯレジスタＨ）の設定               */
	/* ・PD31/PD30：入力端子                                        */
	/*--------------------------------------------------------------*/
 #if defined(HINOKI2) && defined(JPNNTT)	/* NTT仕様 音声応答/通信結果表示 by J.Kishida 2002/09/20 */
/*#define	PFC__PDIORH_DATA	~IO_BIT_RANK*/
#define	PFC__PDIORH_DATA	0xBFFF
 #else
/*#define	PFC__PDIORH_DATA	0x3FFF*/
#define	PFC__PDIORH_DATA	0xBF7F /* PD23を入力にする by H.Hirao 1999/01/21 */
								   /* IO_BIT_TL13を出力にする。by Y.Kano 2004/03/26 */
 #endif

	/*--------------------------------------------------------------*/
	/* ＰＤＩＯＲＬ（ポートＤ・ＩＯレジスタＬ）の設定               */
	/*--------------------------------------------------------------*/
#define	PFC__PDIORL_DATA	0xFFFF

	/*--------------------------------------------------------------*/
	/* ＰＤＣＲＨ１（ポートＤコントロールレジスタＨ１）の設定       */
	/* ・PD31/PD30：汎用入出力                                      */
	/* ・PD29：チップセレクト（ＣＳ３）出力                         */
	/* ・PD28：チップセレクト（ＣＳ２）出力                         */
	/* ・PD27：ＤＭＡ１転送要求受付出力                             */
	/* ・PD26：ＤＭＡ０転送要求受付出力                             */
	/* ・PD25：ＤＭＡ１転送要求入力                                 */
	/* ・PD24：ＤＭＡ０転送要求入力                                 */
	/*--------------------------------------------------------------*/
#define	PFC__PDCRH1_DATA	(PDCRH1_PD29MD_CS3 + PDCRH1_PD28MD_CS2 + PDCRH1_PD27MD_DACK1 + PDCRH1_PD26MD_DACK0 + PDCRH1_PD25MD_DREQ1 + PDCRH1_PD24MD_DREQ0)

	/*--------------------------------------------------------------*/
	/* ＰＤＣＲＨ２（ポートＤコントロールレジスタＨ２）の設定       */
	/* ・PD23：割込要求入力（ＩＲＱ７）                             */
	/* ・PD22：割込要求入力（ＩＲＱ６）                             */
	/* ・PD21：割込要求入力（ＩＲＱ５）                             */
	/* ・PD20：割込要求入力（ＩＲＱ４）                             */
	/* ・PD19：割込要求入力（ＩＲＱ３）                             */
	/* ・PD18：割込要求入力（ＩＲＱ２）                             */
	/* ・PD17：割込要求入力（ＩＲＱ１）                             */
	/* ・PD16：割込要求入力（ＩＲＱ０）                             */
	/*--------------------------------------------------------------*/
/* #define	PFC__PDCRH2_DATA	(PDCRH2_PD23MD_IRQ7 + PDCRH2_PD22MD_IRQ6 + PDCRH2_PD21MD_IRQ5 + PDCRH2_PD20MD_IRQ4 + PDCRH2_PD19MD_IRQ3 + PDCRH2_PD18MD_IRQ2 + PDCRH2_PD17MD_IRQ1 + PDCRH2_PD16MD_IRQ0) */
#if defined (KEISATSU) /* 警察FAX 05/07/01 石橋正和 */
	#define	PFC__PDCRH2_DATA	(PDCRH2_PD23MD_IRQ7 + PDCRH2_PD22MD_IRQ6 + PDCRH2_PD21MD_IRQ5 + PDCRH2_PD20MD_IRQ4 + PDCRH2_PD19MD_IRQ3 + PDCRH2_PD18MD_IRQ2 + PDCRH2_PD17MD_IRQ1 + PDCRH2_PD16MD_IRQ0)
#else
	#if defined(HINOKI2) && defined(JPNNTT)	/* Add(PD23はINT7(音声応答IC割り込み) by O.Kimoto 2002/10/15 */
	#define	PFC__PDCRH2_DATA	(PDCRH2_PD23MD_IRQ7 + PDCRH2_PD22MD_IRQ6 + PDCRH2_PD21MD_IRQ5 + PDCRH2_PD20MD_IRQ4 + PDCRH2_PD19MD_IRQ3 + PDCRH2_PD18MD_IRQ2 + PDCRH2_PD17MD_IRQ1 + PDCRH2_PD16MD_IRQ0)
	#else
	#define	PFC__PDCRH2_DATA	(PDCRH2_PD22MD_IRQ6 + PDCRH2_PD21MD_IRQ5 + PDCRH2_PD20MD_IRQ4 + PDCRH2_PD19MD_IRQ3 + PDCRH2_PD18MD_IRQ2 + PDCRH2_PD17MD_IRQ1 + PDCRH2_PD16MD_IRQ0) /* IRQ7 -> PD23 */
	#endif
#endif



	/*--------------------------------------------------------------*/
	/* ＰＤＣＲＬ（ポートＤコントロールレジスタＬ）の設定           */
	/* ・PD15：データ出力（Ｄ１５）                                 */
	/* ・PD14：データ出力（Ｄ１４）                                 */
	/* ・PD13：データ出力（Ｄ１３）                                 */
	/* ・PD12：データ出力（Ｄ１２）                                 */
	/* ・PD11：データ出力（Ｄ１１）                                 */
	/* ・PD10：データ出力（Ｄ１０）                                 */
	/* ・PD9：データ出力（Ｄ９）                                    */
	/* ・PD8：データ出力（Ｄ８）                                    */
	/* ・PD7：データ出力（Ｄ７）                                    */
	/* ・PD6：データ出力（Ｄ６）                                    */
	/* ・PD5：データ出力（Ｄ５）                                    */
	/* ・PD4：データ出力（Ｄ４）                                    */
	/* ・PD3：データ出力（Ｄ３）                                    */
	/* ・PD2：データ出力（Ｄ２）                                    */
	/* ・PD1：データ出力（Ｄ１）                                    */
	/* ・PD0：データ出力（Ｄ０）                                    */
	/*--------------------------------------------------------------*/
#define	PFC__PDCRL_DATA	(PDCRL_PD15MD_D15 + PDCRL_PD14MD_D14 + PDCRL_PD13MD_D13 + PDCRL_PD12MD_D12 + PDCRL_PD11MD_D11 + PDCRL_PD10MD_D10 + PDCRL_PD9MD_D9 + PDCRL_PD8MD_D8 + PDCRL_PD7MD_D7 + PDCRL_PD6MD_D6 + PDCRL_PD5MD_D5 + PDCRL_PD4MD_D4 + PDCRL_PD3MD_D3 + PDCRL_PD2MD_D2 + PDCRL_PD1MD_D1 + PDCRL_PD0MD_D0)

	/*--------------------------------------------------------------*/
	/* ＰＥＩＯＲ（ポートＥ・ＩＯレジスタ）の設定                   */
	/* ・PE15〜PE12/PE10〜PE5/PE3〜PE0：出力端子                    */
	/* ・PE11:入出力端子                                            */
	/* ・PE4：出力端子（ＭＴＵアウトプットコンペア出力）            */
	/*--------------------------------------------------------------*/
#define	PFC__PEIOR_DATA	0xFFFF

	/*--------------------------------------------------------------*/
	/* ＰＥＣＲ１（ポートＥコントロールレジスタ１）の設定           */
	/* ・PE15/PE14/PE13/PE12/PE11/PE10/PE9/PE8：汎用入出            */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
/* #define	PFC__PECR1_DATA	PECR1_PE8_15MD_GP */ /* 1998/10/07 PE4 <-> PE8 */
#define	PFC__PECR1_DATA	PECR1_PE8MD_TIOC3A

	/*--------------------------------------------------------------*/
	/* ＰＥＣＲ２（ポートＥコントロールレジスタ２）の設定           */
	/* ・PE7/PE6/PE5/PE3/PE2/PE1/PE0：汎用入出力                    */
	/* ・PE4：ＭＴＵアウトプットコンペア出力                        */
	/* ・予約ビットは全て０をセット                                 */
	/*--------------------------------------------------------------*/
/* #define	PFC__PECR2_DATA	PECR2_PE4MD_TIOC1A */ /* 1998/10/07 PE4 <-> PE8 */
#define	PFC__PECR2_DATA	PECR2_PE0_7_GP


/************************************************************************
	module		:[ＳＨ７０４３内蔵Ｉ／Ｏ初期設定定義ファイル]
	machine		:[SH7043]
	keyword		:[INI]
	date		:[1997/06/10]
	author		:[小谷正樹]
************************************************************************/
	/*--------------------------------------------------------------*/
	/* ＰＡＤＲＨ（ポートＡデータレジスタＨ）の設定                 */
	/* ・カッターモータ（カッタ、＋２４Ｖ）ＯＦＦ                   */
	/*--------------------------------------------------------------*/
 #if defined (HINOKI2) || defined(HINOKI3) || defined(KEISATSU)	/* 2001/12/11 T.Takagi */
#define	IO__PADRH_DATA	0x0080		/* クロック供給 */

 #else
#define	IO__PADRH_DATA	0x0000

 #endif

	/*--------------------------------------------------------------*/
	/* ＰＡＤＲＬ（ポートＡデータレジスタＬ）の設定                 */
	/*--------------------------------------------------------------*/
#define IO__PADRL_DATA	0x0000

	/*--------------------------------------------------------------*/
	/* ＰＤＤＲＨ（ポートＤデータレジスタＨ）の設定                 */
	/*--------------------------------------------------------------*/
 #if defined(HINOKI2) && defined(JPNNTT)		/* NTT仕様 音声応答/通信結果表示 by J.Kishida 2002/09/20 */
/*#define IO__PDDRH_DATA	0x8000*/
#define IO__PDDRH_DATA	IO_BIT_TL13
 #else
#define IO__PDDRH_DATA	IO_BIT_TL13		/* IO_BIT_TL13ポートを'H'固定にします。by Y.kano 2004/03/26 */
/*#define IO__PDDRH_DATA	0x0000*/

 #endif

	/*--------------------------------------------------------------*/
	/* ＰＥＤＲ（ポートＥデータレジスタ）の初期設定                 */
	/*--------------------------------------------------------------*/
#define	IO__PEDR_DATA	(IO_BIT_XRESM |	IO_BIT_PROAD)

	/*------------------------------------------------*/
	/* ＩＮＴＣ（割込コントローラ）の設定             */
	/*------------------------------------------------*/
	/*------------------------------------------------------------------*/
	/* ＭＴＵ１の割込みをレベルＦへセット                               */
	/*------------------------------------------------------------------*/
#define	SH__IPRD_DATA	MTU1H_LEVEL

	/*------------------------------------------------------------------*/
	/* ＩＲＱ０〜３の割込みをレベルＦへセット                           */
	/*------------------------------------------------------------------*/
#define	SH__IPRA_DATA	(IRQ0_LEVEL + IRQ1_LEVEL + IRQ2_LEVEL + IRQ3_LEVEL)

	/*------------------------------------------------------------------*/
	/* ＩＲＱ４〜７の割込みをレベルＦへセット                           */
	/*------------------------------------------------------------------*/
#define	SH__IPRB_DATA	(IRQ4_LEVEL + IRQ5_LEVEL + IRQ6_LEVEL + IRQ7_LEVEL)

	/*------------------------------------------------------------------*/
	/* ＩＲＱ０，１，４〜７の割込み検出を立ち下がりエッジ検出へセット   */
	/* ＩＲＱ２，３の割込み検出をローレベル検出へセット                 */
	/*------------------------------------------------------------------*/
#define	SH__ICR_DATA	(IRQ0_DOWN_EGDE + IRQ1_DOWN_EGDE + IRQ4_DOWN_EGDE + IRQ5_DOWN_EGDE + IRQ6_DOWN_EGDE + IRQ7_DOWN_EGDE)

	/*------------------------------------------------------------------*/
	/* ＤＴＣの割込みをレベルＦへセット                                 */
	/*------------------------------------------------------------------*/
#define	SH__IPRG_DATA	DTC_LEVEL


	/*------------------------------------------------*/
	/* Ａ／Ｄ変換器の設定                             */
	/*------------------------------------------------*/
	/*----------------------------------------------------------------*/
	/* Ａ／Ｄコントロール／ステータスレジスタ（ＡＤＣＳＲ）の設定     */
	/* ・Ａ／Ｄ変換の終了による割込み要求の禁止                       */
	/* ・Ａ／Ｄ変換の停止                                             */
	/* ・変換時間＝８０ステート                                       */
	/* ・グループモード（ＡＮ０〜ＡＮ７）                             */
	/*----------------------------------------------------------------*/
#if (PRO_CPU_VERSION == SH7043_R)
#define	AD__ADCSR_DATA	(ADCSR_CKS + ADCSR_GRP + ADCSR_CH2 + ADCSR_CH1 + ADCSR_CH0)
#endif
#if (PRO_CPU_VERSION == SH7043_A)
#define AD__ADCSR0_DATA	(ADCSR0_SCAN + ADCSR0_CH1 + ADCSR0_CH0)
#define AD__ADCSR1_DATA	(ADCSR1_SCAN + ADCSR1_CH1 + ADCSR1_CH0)
#endif

	/*----------------------------------------------------------------*/
	/* Ａ／Ｄコントロール（ＡＤＣＲ）の設定                           */
	/* ・低消費変換モード                                             */
	/* ・ソフトウェアによるＡ／Ｄ変換の開始を許可                     */
	/* ・スキャンモード                                               */
	/* ・通常サンプリング動作                                         */
	/*----------------------------------------------------------------*/
#if (PRO_CPU_VERSION == SH7043_R)
#define	AD__ADCR_DATA	(ADCR_SCAN)
#endif
#if (PRO_CPU_VERSION == SH7043_A)
#define	AD__ADCR0_DATA	(ADCR0_RESERVE)
#define	AD__ADCR1_DATA	(ADCR1_RESERVE)
#endif


#endif
