

# 计算机体系结构Lab3



<p align="right">PB18000334 徐家恒</p>

## 实验目标

1. 权衡cache size增大带来的命中率提升收益和存储资源电路面积的开销
2. 权衡选择合适的组相连度（相连度增大cache size也会增大，但是冲突miss会减低）
3. 体会使用复杂电路实现复杂替换策略带来的收益和简单替换策略的优势（有时候简单策略比复杂策略效果不差很多甚至可能更好）
4. 理解写回法的优劣



## 实验环境

* **实验工具**：Vivado
* **实验方式**：Vivado自带的波形仿真



## 实验要求

对不同cache策略和参数进行性能和资源的测试评估，编写实验报告



## 实验内容

### 快速排序

![image-20210528200918057](C:\Users\xujh2649\AppData\Roaming\Typora\typora-user-images\image-20210528200918057.png)



### 矩阵乘法

![image-20210528201401749](C:\Users\xujh2649\AppData\Roaming\Typora\typora-user-images\image-20210528201401749.png)



3路组相联lru

![image-20210528193144779](C:\Users\xujh2649\AppData\Roaming\Typora\typora-user-images\image-20210528200356419.png)

3路组相联fifo

![image-20210528195750515](C:\Users\xujh2649\AppData\Roaming\Typora\typora-user-images\image-20210528195750515.png)

6路组相联lru

![image-20210528193359808](C:\Users\xujh2649\AppData\Roaming\Typora\typora-user-images\image-20210528193359808.png)

9路组相联lru

![image-20210528202042291](C:\Users\xujh2649\AppData\Roaming\Typora\typora-user-images\image-20210528202042291.png)

12路组相联lru

![image-20210528202526669](C:\Users\xujh2649\AppData\Roaming\Typora\typora-user-images\image-20210528202526669.png)



可以看出随组相联组数增多性能先提高后下降

lru比fifo性能更好

## 实验总结

lru和fifo算法比较简单，实现起来也不复杂，主要是需要测试比较复杂