$date    May 17, 2011  13:07:29 $end
$timescale    1 ps $end
$scope module circuit1 $end
$var wire	1 !G1	G1 $end
$var wire	1 !G2	G2 $end
$var wire	1 !G3	G3 $end
$var wire	1 !G4	G4 $end
$var wire	1 !G5	G5 $end
$var wire	1 !G16	G16 $end
$var wire	1 !G17	G17 $end
$var reg	1 CLK	CLK $end
$upscope $end
$enddefinitions $end
$dumpvars
1CLK
x!G1
x!G2
x!G3
x!G4
x!G5
x!G16
x!G17
$end
#500
0CLK
0!G1
0!G2
1!G3
1!G4
x!G5
x!G16
x!G17
#1000
1CLK
#1500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
x!G16
x!G17
#2000
1CLK
#2500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
x!G16
0!G17
#3000
1CLK
#3500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#4000
1CLK
#4500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
1!G17
#5000
1CLK
#5500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#6000
1CLK
#6500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
1!G17
#7000
1CLK
#7500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#8000
1CLK
#8500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#9000
1CLK
#9500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#10000
1CLK
#10500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#11000
1CLK
#11500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#12000
1CLK
#12500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#13000
1CLK
#13500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#14000
1CLK
#14500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#15000
1CLK
#15500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#16000
1CLK
#16500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#17000
1CLK
#17500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#18000
1CLK
#18500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
#19000
1CLK
#19500
0CLK
0!G1
0!G2
0!G3
0!G4
0!G5
1!G16
0!G17
