# 通用寄存器组

设计可变位宽、可变数量的通用寄存器组

针对整型寄存器组，设置zero选项，可以将第一个寄存器设置成寄存器组

## 设计细节

对于每个寄存器，根据Xilinx器件中每个CLB的结构

使用带有时钟使能的同步复位D触发器(FDRE)作为寄存器的基本单元

时钟使能用于寄存器组的写使能使用

同步复位用于整型寄存器组的zero寄存器

对于浮点运算要使用的寄存器和向量运算要使用的寄存器

是不存在0值寄存器的

为了保证设计的统一性

这里不使用预置0值(wire型)和输入开路方式节约空间