TimeQuest Timing Analyzer report for add_n_top
Fri Oct 23 20:08:21 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; add_n_top                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.16 MHz ; 105.16 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -8.509 ; -442.846           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -434.048                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.509 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.014      ; 9.561      ;
; -7.959 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.029     ; 8.968      ;
; -7.797 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 8.839      ;
; -7.793 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 8.854      ;
; -7.674 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 8.320      ;
; -7.668 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 8.314      ;
; -7.634 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 8.695      ;
; -7.552 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.010      ; 8.600      ;
; -7.529 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 8.175      ;
; -7.517 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 8.578      ;
; -7.513 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 8.159      ;
; -7.464 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 8.110      ;
; -7.448 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 8.509      ;
; -7.398 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 8.044      ;
; -7.386 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 8.447      ;
; -7.344 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 8.405      ;
; -7.251 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 7.897      ;
; -7.243 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.020      ; 8.261      ;
; -7.148 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.790      ;
; -7.135 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 7.781      ;
; -7.134 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.020      ; 8.152      ;
; -7.124 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.727      ;
; -7.118 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.721      ;
; -7.115 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 7.761      ;
; -7.100 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 7.746      ;
; -7.088 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.053      ; 8.139      ;
; -7.087 ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.009     ; 8.116      ;
; -7.081 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.053      ; 8.132      ;
; -7.009 ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.020      ; 8.067      ;
; -6.991 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.034     ; 7.995      ;
; -6.986 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.589      ;
; -6.967 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.020      ; 7.985      ;
; -6.963 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.566      ;
; -6.962 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.598      ;
; -6.956 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.592      ;
; -6.952 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.555      ;
; -6.947 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.589      ;
; -6.940 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.576      ;
; -6.936 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.020      ; 7.954      ;
; -6.906 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.542      ;
; -6.890 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.053      ; 7.941      ;
; -6.879 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.521      ;
; -6.855 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.458      ;
; -6.836 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.059      ; 7.893      ;
; -6.836 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.020      ; 7.854      ;
; -6.817 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.459      ;
; -6.809 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.445      ;
; -6.805 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.053      ; 7.856      ;
; -6.801 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.437      ;
; -6.800 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.020      ; 7.818      ;
; -6.754 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.053      ; 7.805      ;
; -6.751 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.059      ; 7.808      ;
; -6.748 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.390      ;
; -6.717 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.359      ;
; -6.711 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.353      ;
; -6.709 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.351      ;
; -6.701 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.304      ;
; -6.674 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.053      ; 7.725      ;
; -6.621 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.263      ;
; -6.616 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.258      ;
; -6.603 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.245      ;
; -6.598 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.399     ; 7.197      ;
; -6.592 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.195      ;
; -6.587 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.190      ;
; -6.569 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.211      ;
; -6.565 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.395     ; 7.168      ;
; -6.560 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.059      ; 7.617      ;
; -6.556 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.198      ;
; -6.553 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.059      ; 7.610      ;
; -6.546 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.182      ;
; -6.545 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.007     ; 7.576      ;
; -6.541 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.177      ;
; -6.539 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.175      ;
; -6.535 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.361     ; 7.172      ;
; -6.482 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.361     ; 7.119      ;
; -6.476 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.361     ; 7.113      ;
; -6.472 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.114      ;
; -6.461 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.103      ;
; -6.445 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.399     ; 7.044      ;
; -6.436 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.366     ; 7.068      ;
; -6.429 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.059      ; 7.486      ;
; -6.421 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.300      ; 7.759      ;
; -6.418 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.300      ; 7.756      ;
; -6.417 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.059      ; 7.474      ;
; -6.416 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.356     ; 7.058      ;
; -6.403 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 7.039      ;
; -6.402 ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.040      ; 7.440      ;
; -6.399 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.366     ; 7.031      ;
; -6.376 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.300      ; 7.714      ;
; -6.370 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.288      ; 7.696      ;
; -6.367 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.300      ; 7.705      ;
; -6.365 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.288      ; 7.691      ;
; -6.363 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.361     ; 7.000      ;
; -6.360 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.288      ; 7.686      ;
; -6.359 ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.040      ; 7.397      ;
; -6.353 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.288      ; 7.679      ;
; -6.329 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.399     ; 6.928      ;
; -6.324 ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.069      ; 7.391      ;
; -6.306 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.015      ; 7.319      ;
; -6.304 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.399     ; 6.903      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; add_n:add_n_inst|done_o                                             ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.446 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.080      ; 0.712      ;
; 0.652 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.080      ; 0.918      ;
; 0.688 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.438      ; 1.348      ;
; 0.692 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.958      ;
; 0.967 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.668      ;
; 0.968 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.669      ;
; 0.993 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.432      ; 1.647      ;
; 1.017 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.432      ; 1.671      ;
; 1.051 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.432      ; 1.705      ;
; 1.109 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.376      ;
; 1.114 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.085      ; 1.385      ;
; 1.127 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.444      ; 1.793      ;
; 1.129 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.438      ; 1.789      ;
; 1.132 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.391      ;
; 1.134 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.393      ;
; 1.135 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.394      ;
; 1.136 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.395      ;
; 1.181 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.882      ;
; 1.181 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.882      ;
; 1.181 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.882      ;
; 1.181 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.882      ;
; 1.197 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.077      ; 1.460      ;
; 1.216 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.432      ; 1.870      ;
; 1.222 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.481      ;
; 1.249 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.079      ; 1.514      ;
; 1.256 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.074      ; 1.516      ;
; 1.274 ; add_n:add_n_inst|i[1]                                               ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.074      ; 1.534      ;
; 1.284 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.074      ; 1.544      ;
; 1.287 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.074      ; 1.547      ;
; 1.292 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.075      ; 1.553      ;
; 1.294 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.086      ; 1.566      ;
; 1.349 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.433      ; 2.004      ;
; 1.373 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.081      ; 1.640      ;
; 1.377 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.641      ;
; 1.384 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.648      ;
; 1.387 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.651      ;
; 1.388 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.652      ;
; 1.388 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.087      ; 1.661      ;
; 1.399 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.668      ;
; 1.401 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.670      ;
; 1.401 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.670      ;
; 1.402 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.671      ;
; 1.402 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.671      ;
; 1.403 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.364      ; 1.989      ;
; 1.413 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.375      ; 2.010      ;
; 1.420 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.079      ; 1.685      ;
; 1.445 ; add_n:add_n_inst|state                                              ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.358      ; 2.025      ;
; 1.446 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 2.045      ;
; 1.471 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.079      ; 1.736      ;
; 1.501 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.507      ; 2.194      ;
; 1.524 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.507      ; 2.217      ;
; 1.527 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.074      ; 1.787      ;
; 1.535 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.080      ; 1.801      ;
; 1.545 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[12]                                                                ; clock        ; clock       ; 0.000        ; 0.085      ; 1.816      ;
; 1.551 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[10]                                                                ; clock        ; clock       ; 0.000        ; 0.080      ; 1.817      ;
; 1.552 ; add_n:add_n_inst|i[4]                                               ; add_n:add_n_inst|i[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.818      ;
; 1.553 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.817      ;
; 1.562 ; add_n:add_n_inst|i[1]                                               ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.074      ; 1.822      ;
; 1.568 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|i[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.834      ;
; 1.587 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.079      ; 1.852      ;
; 1.603 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.867      ;
; 1.606 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.870      ;
; 1.608 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.872      ;
; 1.611 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.875      ;
; 1.612 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.881      ;
; 1.613 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.882      ;
; 1.613 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.877      ;
; 1.614 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.883      ;
; 1.614 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.883      ;
; 1.614 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.883      ;
; 1.614 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.078      ; 1.878      ;
; 1.614 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.086      ; 1.886      ;
; 1.615 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.074      ; 1.875      ;
; 1.638 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.895      ;
; 1.646 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.080      ; 1.912      ;
; 1.646 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.507      ; 2.339      ;
; 1.651 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.507      ; 2.344      ;
; 1.671 ; add_n:add_n_inst|i[0]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.369      ; 2.262      ;
; 1.671 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.369      ; 2.262      ;
; 1.681 ; add_n:add_n_inst|i[0]                                               ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.371      ; 2.274      ;
; 1.684 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.084      ; 1.954      ;
; 1.697 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.358      ; 2.277      ;
; 1.714 ; add_n:add_n_inst|i[3]                                               ; add_n:add_n_inst|i[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.980      ;
; 1.722 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.507      ; 2.415      ;
; 1.727 ; add_n:add_n_inst|i[4]                                               ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.352      ; 2.301      ;
; 1.728 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.085      ; 1.999      ;
; 1.764 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.071      ; 2.021      ;
; 1.769 ; add_n:add_n_inst|i[0]                                               ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.352      ; 2.343      ;
; 1.769 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.086      ; 2.041      ;
; 1.770 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.432      ; 2.424      ;
; 1.800 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.080      ; 2.066      ;
; 1.820 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.084      ; 2.090      ;
; 1.824 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.507      ; 2.517      ;
; 1.828 ; add_n:add_n_inst|i[4]                                               ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.074      ; 2.088      ;
; 1.833 ; add_n:add_n_inst|i[3]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.369      ; 2.424      ;
; 1.835 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.086      ; 2.107      ;
; 1.837 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.507      ; 2.530      ;
; 1.840 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.086      ; 2.112      ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                                                              ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|done_o                                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[0]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[1]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[2]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[3]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[4]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[5]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|state                                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; start         ; clock      ; 0.529 ; 0.561 ; Rise       ; clock           ;
; x_din[*]      ; clock      ; 2.945 ; 3.465 ; Rise       ; clock           ;
;  x_din[0]     ; clock      ; 1.817 ; 2.282 ; Rise       ; clock           ;
;  x_din[1]     ; clock      ; 2.017 ; 2.524 ; Rise       ; clock           ;
;  x_din[2]     ; clock      ; 1.961 ; 2.449 ; Rise       ; clock           ;
;  x_din[3]     ; clock      ; 2.945 ; 3.465 ; Rise       ; clock           ;
;  x_din[4]     ; clock      ; 1.899 ; 2.371 ; Rise       ; clock           ;
;  x_din[5]     ; clock      ; 1.934 ; 2.437 ; Rise       ; clock           ;
;  x_din[6]     ; clock      ; 1.928 ; 2.411 ; Rise       ; clock           ;
;  x_din[7]     ; clock      ; 1.704 ; 2.165 ; Rise       ; clock           ;
;  x_din[8]     ; clock      ; 2.393 ; 2.854 ; Rise       ; clock           ;
;  x_din[9]     ; clock      ; 2.245 ; 2.731 ; Rise       ; clock           ;
;  x_din[10]    ; clock      ; 2.290 ; 2.777 ; Rise       ; clock           ;
;  x_din[11]    ; clock      ; 1.999 ; 2.497 ; Rise       ; clock           ;
;  x_din[12]    ; clock      ; 1.883 ; 2.360 ; Rise       ; clock           ;
;  x_din[13]    ; clock      ; 2.092 ; 2.564 ; Rise       ; clock           ;
;  x_din[14]    ; clock      ; 2.118 ; 2.561 ; Rise       ; clock           ;
;  x_din[15]    ; clock      ; 1.776 ; 2.194 ; Rise       ; clock           ;
;  x_din[16]    ; clock      ; 2.080 ; 2.540 ; Rise       ; clock           ;
;  x_din[17]    ; clock      ; 2.463 ; 3.012 ; Rise       ; clock           ;
;  x_din[18]    ; clock      ; 2.318 ; 2.842 ; Rise       ; clock           ;
;  x_din[19]    ; clock      ; 2.149 ; 2.616 ; Rise       ; clock           ;
;  x_din[20]    ; clock      ; 2.471 ; 2.924 ; Rise       ; clock           ;
;  x_din[21]    ; clock      ; 1.865 ; 2.250 ; Rise       ; clock           ;
;  x_din[22]    ; clock      ; 2.285 ; 2.813 ; Rise       ; clock           ;
;  x_din[23]    ; clock      ; 1.867 ; 2.305 ; Rise       ; clock           ;
;  x_din[24]    ; clock      ; 2.593 ; 3.053 ; Rise       ; clock           ;
;  x_din[25]    ; clock      ; 2.645 ; 3.122 ; Rise       ; clock           ;
;  x_din[26]    ; clock      ; 2.496 ; 2.949 ; Rise       ; clock           ;
;  x_din[27]    ; clock      ; 2.508 ; 2.973 ; Rise       ; clock           ;
;  x_din[28]    ; clock      ; 2.679 ; 3.130 ; Rise       ; clock           ;
;  x_din[29]    ; clock      ; 2.203 ; 2.665 ; Rise       ; clock           ;
;  x_din[30]    ; clock      ; 2.221 ; 2.703 ; Rise       ; clock           ;
;  x_din[31]    ; clock      ; 2.519 ; 2.985 ; Rise       ; clock           ;
; x_wr_addr[*]  ; clock      ; 3.322 ; 3.739 ; Rise       ; clock           ;
;  x_wr_addr[0] ; clock      ; 2.806 ; 3.249 ; Rise       ; clock           ;
;  x_wr_addr[1] ; clock      ; 2.617 ; 3.090 ; Rise       ; clock           ;
;  x_wr_addr[2] ; clock      ; 2.693 ; 3.185 ; Rise       ; clock           ;
;  x_wr_addr[3] ; clock      ; 3.322 ; 3.739 ; Rise       ; clock           ;
;  x_wr_addr[4] ; clock      ; 2.798 ; 3.251 ; Rise       ; clock           ;
;  x_wr_addr[5] ; clock      ; 2.648 ; 3.097 ; Rise       ; clock           ;
; x_wr_en[*]    ; clock      ; 2.788 ; 3.230 ; Rise       ; clock           ;
;  x_wr_en[0]   ; clock      ; 2.497 ; 2.925 ; Rise       ; clock           ;
;  x_wr_en[1]   ; clock      ; 2.567 ; 3.000 ; Rise       ; clock           ;
;  x_wr_en[2]   ; clock      ; 2.476 ; 2.903 ; Rise       ; clock           ;
;  x_wr_en[3]   ; clock      ; 2.788 ; 3.230 ; Rise       ; clock           ;
; y_din[*]      ; clock      ; 2.448 ; 2.901 ; Rise       ; clock           ;
;  y_din[0]     ; clock      ; 2.363 ; 2.747 ; Rise       ; clock           ;
;  y_din[1]     ; clock      ; 1.787 ; 2.231 ; Rise       ; clock           ;
;  y_din[2]     ; clock      ; 1.353 ; 1.759 ; Rise       ; clock           ;
;  y_din[3]     ; clock      ; 1.909 ; 2.345 ; Rise       ; clock           ;
;  y_din[4]     ; clock      ; 1.507 ; 1.948 ; Rise       ; clock           ;
;  y_din[5]     ; clock      ; 1.502 ; 1.930 ; Rise       ; clock           ;
;  y_din[6]     ; clock      ; 1.753 ; 2.159 ; Rise       ; clock           ;
;  y_din[7]     ; clock      ; 2.349 ; 2.798 ; Rise       ; clock           ;
;  y_din[8]     ; clock      ; 1.681 ; 2.128 ; Rise       ; clock           ;
;  y_din[9]     ; clock      ; 1.781 ; 2.247 ; Rise       ; clock           ;
;  y_din[10]    ; clock      ; 1.812 ; 2.233 ; Rise       ; clock           ;
;  y_din[11]    ; clock      ; 1.781 ; 2.229 ; Rise       ; clock           ;
;  y_din[12]    ; clock      ; 1.776 ; 2.238 ; Rise       ; clock           ;
;  y_din[13]    ; clock      ; 2.245 ; 2.708 ; Rise       ; clock           ;
;  y_din[14]    ; clock      ; 2.344 ; 2.813 ; Rise       ; clock           ;
;  y_din[15]    ; clock      ; 1.793 ; 2.162 ; Rise       ; clock           ;
;  y_din[16]    ; clock      ; 1.696 ; 2.101 ; Rise       ; clock           ;
;  y_din[17]    ; clock      ; 1.448 ; 1.884 ; Rise       ; clock           ;
;  y_din[18]    ; clock      ; 1.691 ; 2.101 ; Rise       ; clock           ;
;  y_din[19]    ; clock      ; 1.756 ; 2.151 ; Rise       ; clock           ;
;  y_din[20]    ; clock      ; 1.638 ; 2.040 ; Rise       ; clock           ;
;  y_din[21]    ; clock      ; 1.509 ; 1.949 ; Rise       ; clock           ;
;  y_din[22]    ; clock      ; 2.188 ; 2.611 ; Rise       ; clock           ;
;  y_din[23]    ; clock      ; 1.389 ; 1.803 ; Rise       ; clock           ;
;  y_din[24]    ; clock      ; 2.448 ; 2.901 ; Rise       ; clock           ;
;  y_din[25]    ; clock      ; 2.319 ; 2.796 ; Rise       ; clock           ;
;  y_din[26]    ; clock      ; 2.220 ; 2.681 ; Rise       ; clock           ;
;  y_din[27]    ; clock      ; 1.730 ; 2.151 ; Rise       ; clock           ;
;  y_din[28]    ; clock      ; 1.856 ; 2.340 ; Rise       ; clock           ;
;  y_din[29]    ; clock      ; 2.057 ; 2.504 ; Rise       ; clock           ;
;  y_din[30]    ; clock      ; 1.712 ; 2.144 ; Rise       ; clock           ;
;  y_din[31]    ; clock      ; 2.203 ; 2.665 ; Rise       ; clock           ;
; y_wr_addr[*]  ; clock      ; 3.584 ; 4.024 ; Rise       ; clock           ;
;  y_wr_addr[0] ; clock      ; 2.469 ; 2.913 ; Rise       ; clock           ;
;  y_wr_addr[1] ; clock      ; 2.280 ; 2.695 ; Rise       ; clock           ;
;  y_wr_addr[2] ; clock      ; 2.314 ; 2.752 ; Rise       ; clock           ;
;  y_wr_addr[3] ; clock      ; 3.584 ; 4.024 ; Rise       ; clock           ;
;  y_wr_addr[4] ; clock      ; 2.704 ; 3.104 ; Rise       ; clock           ;
;  y_wr_addr[5] ; clock      ; 2.983 ; 3.505 ; Rise       ; clock           ;
; y_wr_en[*]    ; clock      ; 3.273 ; 3.826 ; Rise       ; clock           ;
;  y_wr_en[0]   ; clock      ; 2.232 ; 2.621 ; Rise       ; clock           ;
;  y_wr_en[1]   ; clock      ; 2.356 ; 2.799 ; Rise       ; clock           ;
;  y_wr_en[2]   ; clock      ; 2.161 ; 2.551 ; Rise       ; clock           ;
;  y_wr_en[3]   ; clock      ; 3.273 ; 3.826 ; Rise       ; clock           ;
; z_rd_addr[*]  ; clock      ; 2.904 ; 3.366 ; Rise       ; clock           ;
;  z_rd_addr[0] ; clock      ; 2.782 ; 3.312 ; Rise       ; clock           ;
;  z_rd_addr[1] ; clock      ; 2.272 ; 2.726 ; Rise       ; clock           ;
;  z_rd_addr[2] ; clock      ; 2.904 ; 3.366 ; Rise       ; clock           ;
;  z_rd_addr[3] ; clock      ; 2.674 ; 3.160 ; Rise       ; clock           ;
;  z_rd_addr[4] ; clock      ; 2.597 ; 3.061 ; Rise       ; clock           ;
;  z_rd_addr[5] ; clock      ; 2.057 ; 2.476 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; start         ; clock      ; 0.184  ; 0.154  ; Rise       ; clock           ;
; x_din[*]      ; clock      ; -0.676 ; -1.111 ; Rise       ; clock           ;
;  x_din[0]     ; clock      ; -1.321 ; -1.767 ; Rise       ; clock           ;
;  x_din[1]     ; clock      ; -1.520 ; -2.012 ; Rise       ; clock           ;
;  x_din[2]     ; clock      ; -1.463 ; -1.942 ; Rise       ; clock           ;
;  x_din[3]     ; clock      ; -1.827 ; -2.324 ; Rise       ; clock           ;
;  x_din[4]     ; clock      ; -1.409 ; -1.868 ; Rise       ; clock           ;
;  x_din[5]     ; clock      ; -1.218 ; -1.700 ; Rise       ; clock           ;
;  x_din[6]     ; clock      ; -1.160 ; -1.633 ; Rise       ; clock           ;
;  x_din[7]     ; clock      ; -1.077 ; -1.548 ; Rise       ; clock           ;
;  x_din[8]     ; clock      ; -1.405 ; -1.859 ; Rise       ; clock           ;
;  x_din[9]     ; clock      ; -1.244 ; -1.719 ; Rise       ; clock           ;
;  x_din[10]    ; clock      ; -0.738 ; -1.176 ; Rise       ; clock           ;
;  x_din[11]    ; clock      ; -1.504 ; -1.974 ; Rise       ; clock           ;
;  x_din[12]    ; clock      ; -1.293 ; -1.722 ; Rise       ; clock           ;
;  x_din[13]    ; clock      ; -0.676 ; -1.111 ; Rise       ; clock           ;
;  x_din[14]    ; clock      ; -1.391 ; -1.812 ; Rise       ; clock           ;
;  x_din[15]    ; clock      ; -1.036 ; -1.441 ; Rise       ; clock           ;
;  x_din[16]    ; clock      ; -1.293 ; -1.747 ; Rise       ; clock           ;
;  x_din[17]    ; clock      ; -1.908 ; -2.431 ; Rise       ; clock           ;
;  x_din[18]    ; clock      ; -1.558 ; -2.062 ; Rise       ; clock           ;
;  x_din[19]    ; clock      ; -1.344 ; -1.780 ; Rise       ; clock           ;
;  x_din[20]    ; clock      ; -1.360 ; -1.799 ; Rise       ; clock           ;
;  x_din[21]    ; clock      ; -0.863 ; -1.247 ; Rise       ; clock           ;
;  x_din[22]    ; clock      ; -1.421 ; -1.875 ; Rise       ; clock           ;
;  x_din[23]    ; clock      ; -1.152 ; -1.573 ; Rise       ; clock           ;
;  x_din[24]    ; clock      ; -1.393 ; -1.838 ; Rise       ; clock           ;
;  x_din[25]    ; clock      ; -1.417 ; -1.877 ; Rise       ; clock           ;
;  x_din[26]    ; clock      ; -1.360 ; -1.808 ; Rise       ; clock           ;
;  x_din[27]    ; clock      ; -1.306 ; -1.750 ; Rise       ; clock           ;
;  x_din[28]    ; clock      ; -1.483 ; -1.924 ; Rise       ; clock           ;
;  x_din[29]    ; clock      ; -1.322 ; -1.768 ; Rise       ; clock           ;
;  x_din[30]    ; clock      ; -1.091 ; -1.548 ; Rise       ; clock           ;
;  x_din[31]    ; clock      ; -1.043 ; -1.498 ; Rise       ; clock           ;
; x_wr_addr[*]  ; clock      ; -0.693 ; -1.131 ; Rise       ; clock           ;
;  x_wr_addr[0] ; clock      ; -0.934 ; -1.342 ; Rise       ; clock           ;
;  x_wr_addr[1] ; clock      ; -1.221 ; -1.659 ; Rise       ; clock           ;
;  x_wr_addr[2] ; clock      ; -0.929 ; -1.360 ; Rise       ; clock           ;
;  x_wr_addr[3] ; clock      ; -0.714 ; -1.147 ; Rise       ; clock           ;
;  x_wr_addr[4] ; clock      ; -0.693 ; -1.131 ; Rise       ; clock           ;
;  x_wr_addr[5] ; clock      ; -0.892 ; -1.313 ; Rise       ; clock           ;
; x_wr_en[*]    ; clock      ; -1.419 ; -1.776 ; Rise       ; clock           ;
;  x_wr_en[0]   ; clock      ; -1.441 ; -1.799 ; Rise       ; clock           ;
;  x_wr_en[1]   ; clock      ; -1.500 ; -1.868 ; Rise       ; clock           ;
;  x_wr_en[2]   ; clock      ; -1.419 ; -1.776 ; Rise       ; clock           ;
;  x_wr_en[3]   ; clock      ; -1.713 ; -2.090 ; Rise       ; clock           ;
; y_din[*]      ; clock      ; -0.628 ; -1.022 ; Rise       ; clock           ;
;  y_din[0]     ; clock      ; -1.431 ; -1.824 ; Rise       ; clock           ;
;  y_din[1]     ; clock      ; -1.271 ; -1.697 ; Rise       ; clock           ;
;  y_din[2]     ; clock      ; -0.628 ; -1.022 ; Rise       ; clock           ;
;  y_din[3]     ; clock      ; -1.182 ; -1.614 ; Rise       ; clock           ;
;  y_din[4]     ; clock      ; -0.752 ; -1.189 ; Rise       ; clock           ;
;  y_din[5]     ; clock      ; -0.721 ; -1.133 ; Rise       ; clock           ;
;  y_din[6]     ; clock      ; -1.118 ; -1.508 ; Rise       ; clock           ;
;  y_din[7]     ; clock      ; -1.384 ; -1.845 ; Rise       ; clock           ;
;  y_din[8]     ; clock      ; -1.012 ; -1.455 ; Rise       ; clock           ;
;  y_din[9]     ; clock      ; -1.292 ; -1.746 ; Rise       ; clock           ;
;  y_din[10]    ; clock      ; -1.099 ; -1.504 ; Rise       ; clock           ;
;  y_din[11]    ; clock      ; -1.263 ; -1.688 ; Rise       ; clock           ;
;  y_din[12]    ; clock      ; -1.104 ; -1.570 ; Rise       ; clock           ;
;  y_din[13]    ; clock      ; -1.160 ; -1.601 ; Rise       ; clock           ;
;  y_din[14]    ; clock      ; -1.513 ; -1.972 ; Rise       ; clock           ;
;  y_din[15]    ; clock      ; -1.026 ; -1.385 ; Rise       ; clock           ;
;  y_din[16]    ; clock      ; -0.978 ; -1.390 ; Rise       ; clock           ;
;  y_din[17]    ; clock      ; -0.694 ; -1.111 ; Rise       ; clock           ;
;  y_din[18]    ; clock      ; -0.683 ; -1.093 ; Rise       ; clock           ;
;  y_din[19]    ; clock      ; -0.639 ; -1.042 ; Rise       ; clock           ;
;  y_din[20]    ; clock      ; -0.900 ; -1.293 ; Rise       ; clock           ;
;  y_din[21]    ; clock      ; -0.700 ; -1.126 ; Rise       ; clock           ;
;  y_din[22]    ; clock      ; -1.065 ; -1.483 ; Rise       ; clock           ;
;  y_din[23]    ; clock      ; -0.664 ; -1.066 ; Rise       ; clock           ;
;  y_din[24]    ; clock      ; -1.386 ; -1.838 ; Rise       ; clock           ;
;  y_din[25]    ; clock      ; -1.208 ; -1.688 ; Rise       ; clock           ;
;  y_din[26]    ; clock      ; -1.417 ; -1.856 ; Rise       ; clock           ;
;  y_din[27]    ; clock      ; -0.921 ; -1.328 ; Rise       ; clock           ;
;  y_din[28]    ; clock      ; -1.030 ; -1.443 ; Rise       ; clock           ;
;  y_din[29]    ; clock      ; -1.121 ; -1.511 ; Rise       ; clock           ;
;  y_din[30]    ; clock      ; -0.987 ; -1.409 ; Rise       ; clock           ;
;  y_din[31]    ; clock      ; -1.093 ; -1.551 ; Rise       ; clock           ;
; y_wr_addr[*]  ; clock      ; -0.799 ; -1.202 ; Rise       ; clock           ;
;  y_wr_addr[0] ; clock      ; -0.985 ; -1.395 ; Rise       ; clock           ;
;  y_wr_addr[1] ; clock      ; -1.013 ; -1.456 ; Rise       ; clock           ;
;  y_wr_addr[2] ; clock      ; -0.945 ; -1.343 ; Rise       ; clock           ;
;  y_wr_addr[3] ; clock      ; -1.666 ; -2.141 ; Rise       ; clock           ;
;  y_wr_addr[4] ; clock      ; -0.799 ; -1.202 ; Rise       ; clock           ;
;  y_wr_addr[5] ; clock      ; -1.141 ; -1.614 ; Rise       ; clock           ;
; y_wr_en[*]    ; clock      ; -0.988 ; -1.354 ; Rise       ; clock           ;
;  y_wr_en[0]   ; clock      ; -0.988 ; -1.354 ; Rise       ; clock           ;
;  y_wr_en[1]   ; clock      ; -1.299 ; -1.677 ; Rise       ; clock           ;
;  y_wr_en[2]   ; clock      ; -1.118 ; -1.440 ; Rise       ; clock           ;
;  y_wr_en[3]   ; clock      ; -1.834 ; -2.347 ; Rise       ; clock           ;
; z_rd_addr[*]  ; clock      ; -1.072 ; -1.474 ; Rise       ; clock           ;
;  z_rd_addr[0] ; clock      ; -1.980 ; -2.404 ; Rise       ; clock           ;
;  z_rd_addr[1] ; clock      ; -1.147 ; -1.598 ; Rise       ; clock           ;
;  z_rd_addr[2] ; clock      ; -1.429 ; -1.885 ; Rise       ; clock           ;
;  z_rd_addr[3] ; clock      ; -1.204 ; -1.689 ; Rise       ; clock           ;
;  z_rd_addr[4] ; clock      ; -1.718 ; -2.165 ; Rise       ; clock           ;
;  z_rd_addr[5] ; clock      ; -1.072 ; -1.474 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; done        ; clock      ; 8.934  ; 8.876  ; Rise       ; clock           ;
; z_dout[*]   ; clock      ; 14.715 ; 14.612 ; Rise       ; clock           ;
;  z_dout[0]  ; clock      ; 12.614 ; 12.515 ; Rise       ; clock           ;
;  z_dout[1]  ; clock      ; 13.094 ; 13.080 ; Rise       ; clock           ;
;  z_dout[2]  ; clock      ; 12.790 ; 12.689 ; Rise       ; clock           ;
;  z_dout[3]  ; clock      ; 12.755 ; 12.759 ; Rise       ; clock           ;
;  z_dout[4]  ; clock      ; 12.212 ; 12.174 ; Rise       ; clock           ;
;  z_dout[5]  ; clock      ; 12.564 ; 12.590 ; Rise       ; clock           ;
;  z_dout[6]  ; clock      ; 13.360 ; 13.217 ; Rise       ; clock           ;
;  z_dout[7]  ; clock      ; 12.729 ; 12.685 ; Rise       ; clock           ;
;  z_dout[8]  ; clock      ; 12.736 ; 12.688 ; Rise       ; clock           ;
;  z_dout[9]  ; clock      ; 12.175 ; 12.158 ; Rise       ; clock           ;
;  z_dout[10] ; clock      ; 13.384 ; 13.379 ; Rise       ; clock           ;
;  z_dout[11] ; clock      ; 14.319 ; 14.282 ; Rise       ; clock           ;
;  z_dout[12] ; clock      ; 12.802 ; 12.677 ; Rise       ; clock           ;
;  z_dout[13] ; clock      ; 12.747 ; 12.677 ; Rise       ; clock           ;
;  z_dout[14] ; clock      ; 13.185 ; 13.052 ; Rise       ; clock           ;
;  z_dout[15] ; clock      ; 14.715 ; 14.612 ; Rise       ; clock           ;
;  z_dout[16] ; clock      ; 13.110 ; 13.072 ; Rise       ; clock           ;
;  z_dout[17] ; clock      ; 12.602 ; 12.537 ; Rise       ; clock           ;
;  z_dout[18] ; clock      ; 14.081 ; 14.015 ; Rise       ; clock           ;
;  z_dout[19] ; clock      ; 12.741 ; 12.735 ; Rise       ; clock           ;
;  z_dout[20] ; clock      ; 13.920 ; 14.047 ; Rise       ; clock           ;
;  z_dout[21] ; clock      ; 13.170 ; 13.195 ; Rise       ; clock           ;
;  z_dout[22] ; clock      ; 12.723 ; 12.754 ; Rise       ; clock           ;
;  z_dout[23] ; clock      ; 12.707 ; 12.674 ; Rise       ; clock           ;
;  z_dout[24] ; clock      ; 12.184 ; 12.216 ; Rise       ; clock           ;
;  z_dout[25] ; clock      ; 12.551 ; 12.500 ; Rise       ; clock           ;
;  z_dout[26] ; clock      ; 13.865 ; 13.761 ; Rise       ; clock           ;
;  z_dout[27] ; clock      ; 12.545 ; 12.485 ; Rise       ; clock           ;
;  z_dout[28] ; clock      ; 12.368 ; 12.344 ; Rise       ; clock           ;
;  z_dout[29] ; clock      ; 12.709 ; 12.756 ; Rise       ; clock           ;
;  z_dout[30] ; clock      ; 12.369 ; 12.362 ; Rise       ; clock           ;
;  z_dout[31] ; clock      ; 12.204 ; 12.228 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; done        ; clock      ; 8.621  ; 8.565  ; Rise       ; clock           ;
; z_dout[*]   ; clock      ; 8.019  ; 7.987  ; Rise       ; clock           ;
;  z_dout[0]  ; clock      ; 8.233  ; 8.191  ; Rise       ; clock           ;
;  z_dout[1]  ; clock      ; 8.526  ; 8.546  ; Rise       ; clock           ;
;  z_dout[2]  ; clock      ; 8.386  ; 8.394  ; Rise       ; clock           ;
;  z_dout[3]  ; clock      ; 8.360  ; 8.473  ; Rise       ; clock           ;
;  z_dout[4]  ; clock      ; 8.131  ; 8.194  ; Rise       ; clock           ;
;  z_dout[5]  ; clock      ; 8.475  ; 8.499  ; Rise       ; clock           ;
;  z_dout[6]  ; clock      ; 9.373  ; 9.340  ; Rise       ; clock           ;
;  z_dout[7]  ; clock      ; 8.608  ; 8.573  ; Rise       ; clock           ;
;  z_dout[8]  ; clock      ; 9.246  ; 9.223  ; Rise       ; clock           ;
;  z_dout[9]  ; clock      ; 8.019  ; 7.987  ; Rise       ; clock           ;
;  z_dout[10] ; clock      ; 9.307  ; 9.348  ; Rise       ; clock           ;
;  z_dout[11] ; clock      ; 10.930 ; 10.913 ; Rise       ; clock           ;
;  z_dout[12] ; clock      ; 9.929  ; 9.850  ; Rise       ; clock           ;
;  z_dout[13] ; clock      ; 8.592  ; 8.522  ; Rise       ; clock           ;
;  z_dout[14] ; clock      ; 9.708  ; 9.620  ; Rise       ; clock           ;
;  z_dout[15] ; clock      ; 10.705 ; 10.624 ; Rise       ; clock           ;
;  z_dout[16] ; clock      ; 9.189  ; 9.131  ; Rise       ; clock           ;
;  z_dout[17] ; clock      ; 9.372  ; 9.322  ; Rise       ; clock           ;
;  z_dout[18] ; clock      ; 10.715 ; 10.669 ; Rise       ; clock           ;
;  z_dout[19] ; clock      ; 9.872  ; 9.834  ; Rise       ; clock           ;
;  z_dout[20] ; clock      ; 10.623 ; 10.774 ; Rise       ; clock           ;
;  z_dout[21] ; clock      ; 9.649  ; 9.732  ; Rise       ; clock           ;
;  z_dout[22] ; clock      ; 9.884  ; 9.863  ; Rise       ; clock           ;
;  z_dout[23] ; clock      ; 9.830  ; 9.767  ; Rise       ; clock           ;
;  z_dout[24] ; clock      ; 8.646  ; 8.708  ; Rise       ; clock           ;
;  z_dout[25] ; clock      ; 8.827  ; 8.783  ; Rise       ; clock           ;
;  z_dout[26] ; clock      ; 9.583  ; 9.487  ; Rise       ; clock           ;
;  z_dout[27] ; clock      ; 8.893  ; 8.843  ; Rise       ; clock           ;
;  z_dout[28] ; clock      ; 8.715  ; 8.698  ; Rise       ; clock           ;
;  z_dout[29] ; clock      ; 9.453  ; 9.453  ; Rise       ; clock           ;
;  z_dout[30] ; clock      ; 8.717  ; 8.716  ; Rise       ; clock           ;
;  z_dout[31] ; clock      ; 8.557  ; 8.586  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.26 MHz ; 115.26 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -7.676 ; -392.713          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -432.464                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.676 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.012      ; 8.718      ;
; -7.227 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.029     ; 8.228      ;
; -7.015 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.001      ; 8.046      ;
; -6.968 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.074      ; 8.041      ;
; -6.882 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.573      ;
; -6.869 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.560      ;
; -6.825 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.074      ; 7.898      ;
; -6.811 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.006      ; 7.847      ;
; -6.732 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.423      ;
; -6.720 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.074      ; 7.793      ;
; -6.708 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.399      ;
; -6.668 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.359      ;
; -6.636 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.074      ; 7.709      ;
; -6.604 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.074      ; 7.677      ;
; -6.593 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.284      ;
; -6.528 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.074      ; 7.601      ;
; -6.519 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.033      ; 7.551      ;
; -6.502 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.193      ;
; -6.433 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 7.083      ;
; -6.420 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 7.070      ;
; -6.419 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 7.107      ;
; -6.389 ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.013     ; 7.406      ;
; -6.382 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.073      ;
; -6.376 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.033      ; 7.408      ;
; -6.361 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.052      ;
; -6.348 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.308     ; 7.039      ;
; -6.326 ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.017      ; 7.373      ;
; -6.307 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 7.369      ;
; -6.305 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.033     ; 7.302      ;
; -6.283 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 6.933      ;
; -6.271 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.033      ; 7.303      ;
; -6.259 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 6.909      ;
; -6.249 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 7.311      ;
; -6.239 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.927      ;
; -6.221 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.901      ;
; -6.219 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 6.869      ;
; -6.208 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.888      ;
; -6.187 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.033      ; 7.219      ;
; -6.176 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.864      ;
; -6.155 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.033      ; 7.187      ;
; -6.144 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 6.794      ;
; -6.131 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.811      ;
; -6.103 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.068      ; 7.170      ;
; -6.097 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.785      ;
; -6.092 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.772      ;
; -6.079 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.033      ; 7.111      ;
; -6.071 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.751      ;
; -6.060 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.748      ;
; -6.060 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 7.122      ;
; -6.059 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 7.121      ;
; -6.053 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 6.703      ;
; -6.017 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.314     ; 6.702      ;
; -6.015 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.695      ;
; -6.004 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.314     ; 6.689      ;
; -5.987 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.675      ;
; -5.970 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 6.617      ;
; -5.960 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.068      ; 7.027      ;
; -5.956 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.644      ;
; -5.945 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.633      ;
; -5.943 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 7.005      ;
; -5.942 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.063      ; 7.004      ;
; -5.937 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.010     ; 6.957      ;
; -5.933 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 6.583      ;
; -5.912 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 6.562      ;
; -5.903 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.316     ; 6.586      ;
; -5.899 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.349     ; 6.549      ;
; -5.867 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.314     ; 6.552      ;
; -5.855 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.068      ; 6.922      ;
; -5.846 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.316     ; 6.529      ;
; -5.843 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.314     ; 6.528      ;
; -5.841 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.521      ;
; -5.826 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.316     ; 6.509      ;
; -5.807 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.495      ;
; -5.803 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.314     ; 6.488      ;
; -5.790 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 6.437      ;
; -5.783 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.463      ;
; -5.772 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.452      ;
; -5.771 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.068      ; 6.838      ;
; -5.758 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.322     ; 6.435      ;
; -5.745 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.311     ; 6.433      ;
; -5.742 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.262      ; 7.034      ;
; -5.741 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.262      ; 7.033      ;
; -5.739 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.068      ; 6.806      ;
; -5.728 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.316     ; 6.411      ;
; -5.728 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.262      ; 7.020      ;
; -5.728 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.314     ; 6.413      ;
; -5.727 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 6.374      ;
; -5.721 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.319     ; 6.401      ;
; -5.715 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.262      ; 7.007      ;
; -5.694 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.250      ; 6.974      ;
; -5.689 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.250      ; 6.969      ;
; -5.689 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.250      ; 6.969      ;
; -5.686 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.250      ; 6.966      ;
; -5.681 ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.049      ; 6.729      ;
; -5.663 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.068      ; 6.730      ;
; -5.663 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.322     ; 6.340      ;
; -5.657 ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.049      ; 6.705      ;
; -5.648 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.352     ; 6.295      ;
; -5.643 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.262      ; 6.935      ;
; -5.640 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.310     ; 6.329      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; add_n:add_n_inst|done_o                                             ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.412 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.071      ; 0.654      ;
; 0.596 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.071      ; 0.838      ;
; 0.630 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.872      ;
; 0.631 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.390      ; 1.222      ;
; 0.904 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.471      ; 1.546      ;
; 0.905 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.471      ; 1.547      ;
; 0.944 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.529      ;
; 0.969 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.554      ;
; 0.997 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.582      ;
; 1.031 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.076      ; 1.278      ;
; 1.031 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.274      ;
; 1.034 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.395      ; 1.630      ;
; 1.035 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 1.626      ;
; 1.051 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.286      ;
; 1.054 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.289      ;
; 1.054 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.289      ;
; 1.055 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.290      ;
; 1.096 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.471      ; 1.738      ;
; 1.096 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.471      ; 1.738      ;
; 1.096 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.471      ; 1.738      ;
; 1.096 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.471      ; 1.738      ;
; 1.111 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.067      ; 1.349      ;
; 1.118 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.354      ;
; 1.128 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.363      ;
; 1.139 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.070      ; 1.380      ;
; 1.143 ; add_n:add_n_inst|i[1]                                               ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.379      ;
; 1.152 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.737      ;
; 1.176 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.412      ;
; 1.178 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.414      ;
; 1.178 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.066      ; 1.415      ;
; 1.188 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.077      ; 1.436      ;
; 1.246 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.072      ; 1.489      ;
; 1.255 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.841      ;
; 1.257 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.506      ;
; 1.278 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.518      ;
; 1.284 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.524      ;
; 1.288 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.528      ;
; 1.289 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.529      ;
; 1.301 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.545      ;
; 1.302 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.320      ; 1.823      ;
; 1.303 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.547      ;
; 1.304 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.548      ;
; 1.304 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.548      ;
; 1.304 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.548      ;
; 1.310 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.331      ; 1.842      ;
; 1.315 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.070      ; 1.556      ;
; 1.321 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.463      ; 1.955      ;
; 1.339 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.334      ; 1.874      ;
; 1.339 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.463      ; 1.973      ;
; 1.341 ; add_n:add_n_inst|state                                              ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.315      ; 1.857      ;
; 1.365 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.070      ; 1.606      ;
; 1.377 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.065      ; 1.613      ;
; 1.390 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[12]                                                                ; clock        ; clock       ; 0.000        ; 0.076      ; 1.637      ;
; 1.394 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.633      ;
; 1.402 ; add_n:add_n_inst|i[1]                                               ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.065      ; 1.638      ;
; 1.405 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.070      ; 1.646      ;
; 1.422 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[10]                                                                ; clock        ; clock       ; 0.000        ; 0.071      ; 1.664      ;
; 1.423 ; add_n:add_n_inst|i[4]                                               ; add_n:add_n_inst|i[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.665      ;
; 1.434 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|i[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.676      ;
; 1.450 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.070      ; 1.691      ;
; 1.454 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.463      ; 2.088      ;
; 1.456 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.463      ; 2.090      ;
; 1.483 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.723      ;
; 1.483 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.731      ;
; 1.485 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.725      ;
; 1.488 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.728      ;
; 1.490 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.730      ;
; 1.493 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.737      ;
; 1.493 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.737      ;
; 1.493 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.733      ;
; 1.494 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.069      ; 1.734      ;
; 1.495 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.739      ;
; 1.495 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.739      ;
; 1.495 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.739      ;
; 1.504 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.740      ;
; 1.516 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.463      ; 2.150      ;
; 1.523 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.755      ;
; 1.524 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.766      ;
; 1.530 ; add_n:add_n_inst|i[0]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.325      ; 2.056      ;
; 1.531 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.325      ; 2.057      ;
; 1.534 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.074      ; 1.779      ;
; 1.538 ; add_n:add_n_inst|i[0]                                               ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.328      ; 2.067      ;
; 1.558 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.314      ; 2.073      ;
; 1.581 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.076      ; 1.828      ;
; 1.583 ; add_n:add_n_inst|i[3]                                               ; add_n:add_n_inst|i[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.825      ;
; 1.601 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 2.186      ;
; 1.605 ; add_n:add_n_inst|i[4]                                               ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.309      ; 2.115      ;
; 1.620 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.074      ; 1.865      ;
; 1.622 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.864      ;
; 1.622 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.463      ; 2.256      ;
; 1.624 ; add_n:add_n_inst|i[0]                                               ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.309      ; 2.134      ;
; 1.625 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.857      ;
; 1.633 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.881      ;
; 1.636 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.463      ; 2.270      ;
; 1.639 ; add_n:add_n_inst|i[4]                                               ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.875      ;
; 1.665 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.086      ; 1.922      ;
; 1.676 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.463      ; 2.310      ;
; 1.678 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.914      ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                                                              ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|done_o                                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[0]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[1]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[2]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[3]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[4]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[5]                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|state                                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; start         ; clock      ; 0.492 ; 0.598 ; Rise       ; clock           ;
; x_din[*]      ; clock      ; 2.636 ; 2.979 ; Rise       ; clock           ;
;  x_din[0]     ; clock      ; 1.594 ; 1.909 ; Rise       ; clock           ;
;  x_din[1]     ; clock      ; 1.808 ; 2.145 ; Rise       ; clock           ;
;  x_din[2]     ; clock      ; 1.764 ; 2.091 ; Rise       ; clock           ;
;  x_din[3]     ; clock      ; 2.636 ; 2.979 ; Rise       ; clock           ;
;  x_din[4]     ; clock      ; 1.702 ; 2.016 ; Rise       ; clock           ;
;  x_din[5]     ; clock      ; 1.704 ; 2.060 ; Rise       ; clock           ;
;  x_din[6]     ; clock      ; 1.687 ; 2.035 ; Rise       ; clock           ;
;  x_din[7]     ; clock      ; 1.484 ; 1.803 ; Rise       ; clock           ;
;  x_din[8]     ; clock      ; 2.132 ; 2.419 ; Rise       ; clock           ;
;  x_din[9]     ; clock      ; 2.000 ; 2.327 ; Rise       ; clock           ;
;  x_din[10]    ; clock      ; 2.028 ; 2.363 ; Rise       ; clock           ;
;  x_din[11]    ; clock      ; 1.780 ; 2.110 ; Rise       ; clock           ;
;  x_din[12]    ; clock      ; 1.660 ; 1.988 ; Rise       ; clock           ;
;  x_din[13]    ; clock      ; 1.846 ; 2.164 ; Rise       ; clock           ;
;  x_din[14]    ; clock      ; 1.872 ; 2.163 ; Rise       ; clock           ;
;  x_din[15]    ; clock      ; 1.558 ; 1.831 ; Rise       ; clock           ;
;  x_din[16]    ; clock      ; 1.834 ; 2.138 ; Rise       ; clock           ;
;  x_din[17]    ; clock      ; 2.192 ; 2.580 ; Rise       ; clock           ;
;  x_din[18]    ; clock      ; 2.058 ; 2.419 ; Rise       ; clock           ;
;  x_din[19]    ; clock      ; 1.896 ; 2.212 ; Rise       ; clock           ;
;  x_din[20]    ; clock      ; 2.210 ; 2.479 ; Rise       ; clock           ;
;  x_din[21]    ; clock      ; 1.633 ; 1.885 ; Rise       ; clock           ;
;  x_din[22]    ; clock      ; 2.023 ; 2.386 ; Rise       ; clock           ;
;  x_din[23]    ; clock      ; 1.637 ; 1.929 ; Rise       ; clock           ;
;  x_din[24]    ; clock      ; 2.308 ; 2.607 ; Rise       ; clock           ;
;  x_din[25]    ; clock      ; 2.354 ; 2.667 ; Rise       ; clock           ;
;  x_din[26]    ; clock      ; 2.217 ; 2.513 ; Rise       ; clock           ;
;  x_din[27]    ; clock      ; 2.227 ; 2.537 ; Rise       ; clock           ;
;  x_din[28]    ; clock      ; 2.396 ; 2.685 ; Rise       ; clock           ;
;  x_din[29]    ; clock      ; 1.943 ; 2.266 ; Rise       ; clock           ;
;  x_din[30]    ; clock      ; 1.959 ; 2.299 ; Rise       ; clock           ;
;  x_din[31]    ; clock      ; 2.245 ; 2.557 ; Rise       ; clock           ;
; x_wr_addr[*]  ; clock      ; 2.989 ; 3.221 ; Rise       ; clock           ;
;  x_wr_addr[0] ; clock      ; 2.518 ; 2.785 ; Rise       ; clock           ;
;  x_wr_addr[1] ; clock      ; 2.332 ; 2.656 ; Rise       ; clock           ;
;  x_wr_addr[2] ; clock      ; 2.397 ; 2.737 ; Rise       ; clock           ;
;  x_wr_addr[3] ; clock      ; 2.989 ; 3.221 ; Rise       ; clock           ;
;  x_wr_addr[4] ; clock      ; 2.500 ; 2.780 ; Rise       ; clock           ;
;  x_wr_addr[5] ; clock      ; 2.364 ; 2.637 ; Rise       ; clock           ;
; x_wr_en[*]    ; clock      ; 2.477 ; 2.779 ; Rise       ; clock           ;
;  x_wr_en[0]   ; clock      ; 2.221 ; 2.505 ; Rise       ; clock           ;
;  x_wr_en[1]   ; clock      ; 2.280 ; 2.558 ; Rise       ; clock           ;
;  x_wr_en[2]   ; clock      ; 2.196 ; 2.483 ; Rise       ; clock           ;
;  x_wr_en[3]   ; clock      ; 2.477 ; 2.779 ; Rise       ; clock           ;
; y_din[*]      ; clock      ; 2.192 ; 2.469 ; Rise       ; clock           ;
;  y_din[0]     ; clock      ; 2.107 ; 2.326 ; Rise       ; clock           ;
;  y_din[1]     ; clock      ; 1.564 ; 1.864 ; Rise       ; clock           ;
;  y_din[2]     ; clock      ; 1.157 ; 1.442 ; Rise       ; clock           ;
;  y_din[3]     ; clock      ; 1.681 ; 1.967 ; Rise       ; clock           ;
;  y_din[4]     ; clock      ; 1.294 ; 1.623 ; Rise       ; clock           ;
;  y_din[5]     ; clock      ; 1.293 ; 1.599 ; Rise       ; clock           ;
;  y_din[6]     ; clock      ; 1.543 ; 1.800 ; Rise       ; clock           ;
;  y_din[7]     ; clock      ; 2.083 ; 2.363 ; Rise       ; clock           ;
;  y_din[8]     ; clock      ; 1.465 ; 1.769 ; Rise       ; clock           ;
;  y_din[9]     ; clock      ; 1.566 ; 1.880 ; Rise       ; clock           ;
;  y_din[10]    ; clock      ; 1.591 ; 1.868 ; Rise       ; clock           ;
;  y_din[11]    ; clock      ; 1.559 ; 1.860 ; Rise       ; clock           ;
;  y_din[12]    ; clock      ; 1.559 ; 1.871 ; Rise       ; clock           ;
;  y_din[13]    ; clock      ; 1.984 ; 2.302 ; Rise       ; clock           ;
;  y_din[14]    ; clock      ; 2.084 ; 2.403 ; Rise       ; clock           ;
;  y_din[15]    ; clock      ; 1.570 ; 1.804 ; Rise       ; clock           ;
;  y_din[16]    ; clock      ; 1.483 ; 1.750 ; Rise       ; clock           ;
;  y_din[17]    ; clock      ; 1.244 ; 1.558 ; Rise       ; clock           ;
;  y_din[18]    ; clock      ; 1.476 ; 1.750 ; Rise       ; clock           ;
;  y_din[19]    ; clock      ; 1.527 ; 1.796 ; Rise       ; clock           ;
;  y_din[20]    ; clock      ; 1.427 ; 1.692 ; Rise       ; clock           ;
;  y_din[21]    ; clock      ; 1.306 ; 1.618 ; Rise       ; clock           ;
;  y_din[22]    ; clock      ; 1.947 ; 2.215 ; Rise       ; clock           ;
;  y_din[23]    ; clock      ; 1.184 ; 1.482 ; Rise       ; clock           ;
;  y_din[24]    ; clock      ; 2.192 ; 2.469 ; Rise       ; clock           ;
;  y_din[25]    ; clock      ; 2.049 ; 2.387 ; Rise       ; clock           ;
;  y_din[26]    ; clock      ; 1.976 ; 2.277 ; Rise       ; clock           ;
;  y_din[27]    ; clock      ; 1.519 ; 1.795 ; Rise       ; clock           ;
;  y_din[28]    ; clock      ; 1.638 ; 1.968 ; Rise       ; clock           ;
;  y_din[29]    ; clock      ; 1.809 ; 2.108 ; Rise       ; clock           ;
;  y_din[30]    ; clock      ; 1.495 ; 1.792 ; Rise       ; clock           ;
;  y_din[31]    ; clock      ; 1.945 ; 2.262 ; Rise       ; clock           ;
; y_wr_addr[*]  ; clock      ; 3.244 ; 3.469 ; Rise       ; clock           ;
;  y_wr_addr[0] ; clock      ; 2.192 ; 2.477 ; Rise       ; clock           ;
;  y_wr_addr[1] ; clock      ; 2.024 ; 2.272 ; Rise       ; clock           ;
;  y_wr_addr[2] ; clock      ; 2.054 ; 2.325 ; Rise       ; clock           ;
;  y_wr_addr[3] ; clock      ; 3.244 ; 3.469 ; Rise       ; clock           ;
;  y_wr_addr[4] ; clock      ; 2.420 ; 2.659 ; Rise       ; clock           ;
;  y_wr_addr[5] ; clock      ; 2.666 ; 3.012 ; Rise       ; clock           ;
; y_wr_en[*]    ; clock      ; 2.934 ; 3.311 ; Rise       ; clock           ;
;  y_wr_en[0]   ; clock      ; 1.977 ; 2.230 ; Rise       ; clock           ;
;  y_wr_en[1]   ; clock      ; 2.070 ; 2.385 ; Rise       ; clock           ;
;  y_wr_en[2]   ; clock      ; 1.902 ; 2.169 ; Rise       ; clock           ;
;  y_wr_en[3]   ; clock      ; 2.934 ; 3.311 ; Rise       ; clock           ;
; z_rd_addr[*]  ; clock      ; 2.598 ; 2.889 ; Rise       ; clock           ;
;  z_rd_addr[0] ; clock      ; 2.478 ; 2.851 ; Rise       ; clock           ;
;  z_rd_addr[1] ; clock      ; 2.008 ; 2.325 ; Rise       ; clock           ;
;  z_rd_addr[2] ; clock      ; 2.598 ; 2.889 ; Rise       ; clock           ;
;  z_rd_addr[3] ; clock      ; 2.384 ; 2.717 ; Rise       ; clock           ;
;  z_rd_addr[4] ; clock      ; 2.302 ; 2.624 ; Rise       ; clock           ;
;  z_rd_addr[5] ; clock      ; 1.821 ; 2.078 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; start         ; clock      ; 0.155  ; 0.041  ; Rise       ; clock           ;
; x_din[*]      ; clock      ; -0.568 ; -0.883 ; Rise       ; clock           ;
;  x_din[0]     ; clock      ; -1.152 ; -1.462 ; Rise       ; clock           ;
;  x_din[1]     ; clock      ; -1.332 ; -1.684 ; Rise       ; clock           ;
;  x_din[2]     ; clock      ; -1.285 ; -1.618 ; Rise       ; clock           ;
;  x_din[3]     ; clock      ; -1.637 ; -1.975 ; Rise       ; clock           ;
;  x_din[4]     ; clock      ; -1.232 ; -1.552 ; Rise       ; clock           ;
;  x_din[5]     ; clock      ; -1.078 ; -1.419 ; Rise       ; clock           ;
;  x_din[6]     ; clock      ; -1.023 ; -1.357 ; Rise       ; clock           ;
;  x_din[7]     ; clock      ; -0.941 ; -1.273 ; Rise       ; clock           ;
;  x_din[8]     ; clock      ; -1.248 ; -1.551 ; Rise       ; clock           ;
;  x_din[9]     ; clock      ; -1.104 ; -1.440 ; Rise       ; clock           ;
;  x_din[10]    ; clock      ; -0.626 ; -0.945 ; Rise       ; clock           ;
;  x_din[11]    ; clock      ; -1.328 ; -1.657 ; Rise       ; clock           ;
;  x_din[12]    ; clock      ; -1.148 ; -1.433 ; Rise       ; clock           ;
;  x_din[13]    ; clock      ; -0.568 ; -0.883 ; Rise       ; clock           ;
;  x_din[14]    ; clock      ; -1.236 ; -1.513 ; Rise       ; clock           ;
;  x_din[15]    ; clock      ; -0.911 ; -1.175 ; Rise       ; clock           ;
;  x_din[16]    ; clock      ; -1.149 ; -1.452 ; Rise       ; clock           ;
;  x_din[17]    ; clock      ; -1.721 ; -2.078 ; Rise       ; clock           ;
;  x_din[18]    ; clock      ; -1.393 ; -1.741 ; Rise       ; clock           ;
;  x_din[19]    ; clock      ; -1.186 ; -1.485 ; Rise       ; clock           ;
;  x_din[20]    ; clock      ; -1.218 ; -1.495 ; Rise       ; clock           ;
;  x_din[21]    ; clock      ; -0.747 ; -1.005 ; Rise       ; clock           ;
;  x_din[22]    ; clock      ; -1.256 ; -1.571 ; Rise       ; clock           ;
;  x_din[23]    ; clock      ; -1.016 ; -1.294 ; Rise       ; clock           ;
;  x_din[24]    ; clock      ; -1.243 ; -1.534 ; Rise       ; clock           ;
;  x_din[25]    ; clock      ; -1.259 ; -1.568 ; Rise       ; clock           ;
;  x_din[26]    ; clock      ; -1.208 ; -1.499 ; Rise       ; clock           ;
;  x_din[27]    ; clock      ; -1.160 ; -1.450 ; Rise       ; clock           ;
;  x_din[28]    ; clock      ; -1.331 ; -1.610 ; Rise       ; clock           ;
;  x_din[29]    ; clock      ; -1.176 ; -1.470 ; Rise       ; clock           ;
;  x_din[30]    ; clock      ; -0.958 ; -1.275 ; Rise       ; clock           ;
;  x_din[31]    ; clock      ; -0.918 ; -1.231 ; Rise       ; clock           ;
; x_wr_addr[*]  ; clock      ; -0.583 ; -0.898 ; Rise       ; clock           ;
;  x_wr_addr[0] ; clock      ; -0.813 ; -1.089 ; Rise       ; clock           ;
;  x_wr_addr[1] ; clock      ; -1.079 ; -1.382 ; Rise       ; clock           ;
;  x_wr_addr[2] ; clock      ; -0.809 ; -1.107 ; Rise       ; clock           ;
;  x_wr_addr[3] ; clock      ; -0.601 ; -0.917 ; Rise       ; clock           ;
;  x_wr_addr[4] ; clock      ; -0.583 ; -0.898 ; Rise       ; clock           ;
;  x_wr_addr[5] ; clock      ; -0.771 ; -1.061 ; Rise       ; clock           ;
; x_wr_en[*]    ; clock      ; -1.248 ; -1.479 ; Rise       ; clock           ;
;  x_wr_en[0]   ; clock      ; -1.273 ; -1.502 ; Rise       ; clock           ;
;  x_wr_en[1]   ; clock      ; -1.325 ; -1.550 ; Rise       ; clock           ;
;  x_wr_en[2]   ; clock      ; -1.248 ; -1.479 ; Rise       ; clock           ;
;  x_wr_en[3]   ; clock      ; -1.513 ; -1.763 ; Rise       ; clock           ;
; y_din[*]      ; clock      ; -0.527 ; -0.803 ; Rise       ; clock           ;
;  y_din[0]     ; clock      ; -1.285 ; -1.526 ; Rise       ; clock           ;
;  y_din[1]     ; clock      ; -1.131 ; -1.407 ; Rise       ; clock           ;
;  y_din[2]     ; clock      ; -0.527 ; -0.803 ; Rise       ; clock           ;
;  y_din[3]     ; clock      ; -1.046 ; -1.338 ; Rise       ; clock           ;
;  y_din[4]     ; clock      ; -0.641 ; -0.957 ; Rise       ; clock           ;
;  y_din[5]     ; clock      ; -0.613 ; -0.908 ; Rise       ; clock           ;
;  y_din[6]     ; clock      ; -0.988 ; -1.241 ; Rise       ; clock           ;
;  y_din[7]     ; clock      ; -1.233 ; -1.538 ; Rise       ; clock           ;
;  y_din[8]     ; clock      ; -0.882 ; -1.188 ; Rise       ; clock           ;
;  y_din[9]     ; clock      ; -1.120 ; -1.435 ; Rise       ; clock           ;
;  y_din[10]    ; clock      ; -0.971 ; -1.235 ; Rise       ; clock           ;
;  y_din[11]    ; clock      ; -1.121 ; -1.395 ; Rise       ; clock           ;
;  y_din[12]    ; clock      ; -0.971 ; -1.296 ; Rise       ; clock           ;
;  y_din[13]    ; clock      ; -1.022 ; -1.329 ; Rise       ; clock           ;
;  y_din[14]    ; clock      ; -1.360 ; -1.668 ; Rise       ; clock           ;
;  y_din[15]    ; clock      ; -0.898 ; -1.125 ; Rise       ; clock           ;
;  y_din[16]    ; clock      ; -0.857 ; -1.135 ; Rise       ; clock           ;
;  y_din[17]    ; clock      ; -0.585 ; -0.883 ; Rise       ; clock           ;
;  y_din[18]    ; clock      ; -0.577 ; -0.870 ; Rise       ; clock           ;
;  y_din[19]    ; clock      ; -0.539 ; -0.822 ; Rise       ; clock           ;
;  y_din[20]    ; clock      ; -0.786 ; -1.045 ; Rise       ; clock           ;
;  y_din[21]    ; clock      ; -0.594 ; -0.901 ; Rise       ; clock           ;
;  y_din[22]    ; clock      ; -0.945 ; -1.223 ; Rise       ; clock           ;
;  y_din[23]    ; clock      ; -0.553 ; -0.839 ; Rise       ; clock           ;
;  y_din[24]    ; clock      ; -1.237 ; -1.538 ; Rise       ; clock           ;
;  y_din[25]    ; clock      ; -1.064 ; -1.410 ; Rise       ; clock           ;
;  y_din[26]    ; clock      ; -1.264 ; -1.561 ; Rise       ; clock           ;
;  y_din[27]    ; clock      ; -0.806 ; -1.079 ; Rise       ; clock           ;
;  y_din[28]    ; clock      ; -0.907 ; -1.185 ; Rise       ; clock           ;
;  y_din[29]    ; clock      ; -0.996 ; -1.238 ; Rise       ; clock           ;
;  y_din[30]    ; clock      ; -0.865 ; -1.153 ; Rise       ; clock           ;
;  y_din[31]    ; clock      ; -0.956 ; -1.278 ; Rise       ; clock           ;
; y_wr_addr[*]  ; clock      ; -0.670 ; -0.938 ; Rise       ; clock           ;
;  y_wr_addr[0] ; clock      ; -0.851 ; -1.137 ; Rise       ; clock           ;
;  y_wr_addr[1] ; clock      ; -0.882 ; -1.189 ; Rise       ; clock           ;
;  y_wr_addr[2] ; clock      ; -0.820 ; -1.095 ; Rise       ; clock           ;
;  y_wr_addr[3] ; clock      ; -1.503 ; -1.807 ; Rise       ; clock           ;
;  y_wr_addr[4] ; clock      ; -0.670 ; -0.938 ; Rise       ; clock           ;
;  y_wr_addr[5] ; clock      ; -0.997 ; -1.336 ; Rise       ; clock           ;
; y_wr_en[*]    ; clock      ; -0.854 ; -1.068 ; Rise       ; clock           ;
;  y_wr_en[0]   ; clock      ; -0.854 ; -1.068 ; Rise       ; clock           ;
;  y_wr_en[1]   ; clock      ; -1.123 ; -1.385 ; Rise       ; clock           ;
;  y_wr_en[2]   ; clock      ; -0.968 ; -1.180 ; Rise       ; clock           ;
;  y_wr_en[3]   ; clock      ; -1.629 ; -1.976 ; Rise       ; clock           ;
; z_rd_addr[*]  ; clock      ; -0.944 ; -1.213 ; Rise       ; clock           ;
;  z_rd_addr[0] ; clock      ; -1.784 ; -2.050 ; Rise       ; clock           ;
;  z_rd_addr[1] ; clock      ; -1.012 ; -1.329 ; Rise       ; clock           ;
;  z_rd_addr[2] ; clock      ; -1.277 ; -1.577 ; Rise       ; clock           ;
;  z_rd_addr[3] ; clock      ; -1.072 ; -1.414 ; Rise       ; clock           ;
;  z_rd_addr[4] ; clock      ; -1.537 ; -1.841 ; Rise       ; clock           ;
;  z_rd_addr[5] ; clock      ; -0.944 ; -1.213 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; done        ; clock      ; 8.190  ; 7.955  ; Rise       ; clock           ;
; z_dout[*]   ; clock      ; 13.401 ; 13.129 ; Rise       ; clock           ;
;  z_dout[0]  ; clock      ; 11.480 ; 11.233 ; Rise       ; clock           ;
;  z_dout[1]  ; clock      ; 11.904 ; 11.741 ; Rise       ; clock           ;
;  z_dout[2]  ; clock      ; 11.624 ; 11.407 ; Rise       ; clock           ;
;  z_dout[3]  ; clock      ; 11.588 ; 11.463 ; Rise       ; clock           ;
;  z_dout[4]  ; clock      ; 11.106 ; 10.927 ; Rise       ; clock           ;
;  z_dout[5]  ; clock      ; 11.407 ; 11.310 ; Rise       ; clock           ;
;  z_dout[6]  ; clock      ; 12.167 ; 11.886 ; Rise       ; clock           ;
;  z_dout[7]  ; clock      ; 11.559 ; 11.395 ; Rise       ; clock           ;
;  z_dout[8]  ; clock      ; 11.607 ; 11.381 ; Rise       ; clock           ;
;  z_dout[9]  ; clock      ; 11.029 ; 10.919 ; Rise       ; clock           ;
;  z_dout[10] ; clock      ; 12.187 ; 12.005 ; Rise       ; clock           ;
;  z_dout[11] ; clock      ; 13.033 ; 12.742 ; Rise       ; clock           ;
;  z_dout[12] ; clock      ; 11.633 ; 11.400 ; Rise       ; clock           ;
;  z_dout[13] ; clock      ; 11.563 ; 11.387 ; Rise       ; clock           ;
;  z_dout[14] ; clock      ; 11.997 ; 11.732 ; Rise       ; clock           ;
;  z_dout[15] ; clock      ; 13.401 ; 13.129 ; Rise       ; clock           ;
;  z_dout[16] ; clock      ; 11.912 ; 11.749 ; Rise       ; clock           ;
;  z_dout[17] ; clock      ; 11.462 ; 11.263 ; Rise       ; clock           ;
;  z_dout[18] ; clock      ; 12.852 ; 12.581 ; Rise       ; clock           ;
;  z_dout[19] ; clock      ; 11.593 ; 11.426 ; Rise       ; clock           ;
;  z_dout[20] ; clock      ; 12.586 ; 12.545 ; Rise       ; clock           ;
;  z_dout[21] ; clock      ; 12.044 ; 11.946 ; Rise       ; clock           ;
;  z_dout[22] ; clock      ; 11.544 ; 11.466 ; Rise       ; clock           ;
;  z_dout[23] ; clock      ; 11.551 ; 11.374 ; Rise       ; clock           ;
;  z_dout[24] ; clock      ; 11.041 ; 10.977 ; Rise       ; clock           ;
;  z_dout[25] ; clock      ; 11.389 ; 11.226 ; Rise       ; clock           ;
;  z_dout[26] ; clock      ; 12.669 ; 12.342 ; Rise       ; clock           ;
;  z_dout[27] ; clock      ; 11.383 ; 11.208 ; Rise       ; clock           ;
;  z_dout[28] ; clock      ; 11.221 ; 11.087 ; Rise       ; clock           ;
;  z_dout[29] ; clock      ; 11.529 ; 11.458 ; Rise       ; clock           ;
;  z_dout[30] ; clock      ; 11.225 ; 11.105 ; Rise       ; clock           ;
;  z_dout[31] ; clock      ; 11.084 ; 10.996 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; done        ; clock      ; 7.890 ; 7.664 ; Rise       ; clock           ;
; z_dout[*]   ; clock      ; 7.259 ; 7.148 ; Rise       ; clock           ;
;  z_dout[0]  ; clock      ; 7.476 ; 7.327 ; Rise       ; clock           ;
;  z_dout[1]  ; clock      ; 7.731 ; 7.653 ; Rise       ; clock           ;
;  z_dout[2]  ; clock      ; 7.593 ; 7.527 ; Rise       ; clock           ;
;  z_dout[3]  ; clock      ; 7.557 ; 7.591 ; Rise       ; clock           ;
;  z_dout[4]  ; clock      ; 7.378 ; 7.336 ; Rise       ; clock           ;
;  z_dout[5]  ; clock      ; 7.692 ; 7.611 ; Rise       ; clock           ;
;  z_dout[6]  ; clock      ; 8.534 ; 8.372 ; Rise       ; clock           ;
;  z_dout[7]  ; clock      ; 7.816 ; 7.679 ; Rise       ; clock           ;
;  z_dout[8]  ; clock      ; 8.453 ; 8.249 ; Rise       ; clock           ;
;  z_dout[9]  ; clock      ; 7.259 ; 7.148 ; Rise       ; clock           ;
;  z_dout[10] ; clock      ; 8.473 ; 8.364 ; Rise       ; clock           ;
;  z_dout[11] ; clock      ; 9.935 ; 9.688 ; Rise       ; clock           ;
;  z_dout[12] ; clock      ; 9.042 ; 8.835 ; Rise       ; clock           ;
;  z_dout[13] ; clock      ; 7.791 ; 7.629 ; Rise       ; clock           ;
;  z_dout[14] ; clock      ; 8.843 ; 8.616 ; Rise       ; clock           ;
;  z_dout[15] ; clock      ; 9.761 ; 9.521 ; Rise       ; clock           ;
;  z_dout[16] ; clock      ; 8.325 ; 8.187 ; Rise       ; clock           ;
;  z_dout[17] ; clock      ; 8.540 ; 8.346 ; Rise       ; clock           ;
;  z_dout[18] ; clock      ; 9.809 ; 9.551 ; Rise       ; clock           ;
;  z_dout[19] ; clock      ; 8.948 ; 8.797 ; Rise       ; clock           ;
;  z_dout[20] ; clock      ; 9.605 ; 9.577 ; Rise       ; clock           ;
;  z_dout[21] ; clock      ; 8.780 ; 8.707 ; Rise       ; clock           ;
;  z_dout[22] ; clock      ; 8.932 ; 8.843 ; Rise       ; clock           ;
;  z_dout[23] ; clock      ; 8.900 ; 8.738 ; Rise       ; clock           ;
;  z_dout[24] ; clock      ; 7.842 ; 7.805 ; Rise       ; clock           ;
;  z_dout[25] ; clock      ; 7.991 ; 7.864 ; Rise       ; clock           ;
;  z_dout[26] ; clock      ; 8.713 ; 8.478 ; Rise       ; clock           ;
;  z_dout[27] ; clock      ; 8.047 ; 7.922 ; Rise       ; clock           ;
;  z_dout[28] ; clock      ; 7.881 ; 7.795 ; Rise       ; clock           ;
;  z_dout[29] ; clock      ; 8.523 ; 8.462 ; Rise       ; clock           ;
;  z_dout[30] ; clock      ; 7.889 ; 7.815 ; Rise       ; clock           ;
;  z_dout[31] ; clock      ; 7.749 ; 7.707 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.408 ; -149.438          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -321.149                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.408 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.009      ; 4.426      ;
; -3.225 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.021     ; 4.213      ;
; -3.146 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.000      ; 4.155      ;
; -3.040 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.026      ; 4.053      ;
; -3.038 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.026      ; 4.051      ;
; -2.974 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 3.987      ;
; -2.956 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.774      ;
; -2.953 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.771      ;
; -2.946 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.764      ;
; -2.940 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.026      ; 3.953      ;
; -2.929 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.747      ;
; -2.888 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.026      ; 3.901      ;
; -2.886 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.704      ;
; -2.875 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.026      ; 3.888      ;
; -2.874 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.692      ;
; -2.857 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.004     ; 3.840      ;
; -2.855 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.004     ; 3.838      ;
; -2.820 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.026      ; 3.833      ;
; -2.819 ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.015     ; 3.813      ;
; -2.786 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.026     ; 3.769      ;
; -2.778 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.017      ; 3.782      ;
; -2.776 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.017      ; 3.780      ;
; -2.773 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.561      ;
; -2.770 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.558      ;
; -2.765 ; sram:y_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.015      ; 3.789      ;
; -2.763 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.551      ;
; -2.757 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.004     ; 3.740      ;
; -2.749 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.567      ;
; -2.746 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.534      ;
; -2.742 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.560      ;
; -2.735 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.553      ;
; -2.705 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.004     ; 3.688      ;
; -2.703 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.491      ;
; -2.694 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.503      ;
; -2.692 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.004     ; 3.675      ;
; -2.691 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.500      ;
; -2.691 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.479      ;
; -2.686 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.173     ; 3.500      ;
; -2.684 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.493      ;
; -2.678 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.017      ; 3.682      ;
; -2.672 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.831      ;
; -2.669 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.828      ;
; -2.668 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.173     ; 3.482      ;
; -2.667 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.476      ;
; -2.664 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.814      ;
; -2.663 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.169     ; 3.481      ;
; -2.663 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.813      ;
; -2.659 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.809      ;
; -2.659 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.809      ;
; -2.649 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.808      ;
; -2.647 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.806      ;
; -2.637 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.004     ; 3.620      ;
; -2.626 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.017      ; 3.630      ;
; -2.624 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.433      ;
; -2.613 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; 0.017      ; 3.617      ;
; -2.612 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.421      ;
; -2.610 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[11]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.068     ; 3.551      ;
; -2.606 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; 0.021      ; 3.614      ;
; -2.604 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; 0.021      ; 3.612      ;
; -2.600 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.173     ; 3.414      ;
; -2.580 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.068     ; 3.521      ;
; -2.580 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.068     ; 3.521      ;
; -2.575 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.734      ;
; -2.575 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.734      ;
; -2.566 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.354      ;
; -2.559 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.347      ;
; -2.558 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; 0.017      ; 3.562      ;
; -2.552 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.340      ;
; -2.542 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; -0.173     ; 3.356      ;
; -2.532 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.173     ; 3.346      ;
; -2.528 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[12]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.146      ; 3.683      ;
; -2.526 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[11]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.146      ; 3.681      ;
; -2.522 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.174     ; 3.335      ;
; -2.519 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; -0.174     ; 3.332      ;
; -2.512 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.174     ; 3.325      ;
; -2.511 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.012     ; 3.508      ;
; -2.510 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.669      ;
; -2.508 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.146      ; 3.663      ;
; -2.506 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                               ; clock        ; clock       ; 1.000        ; 0.021      ; 3.514      ;
; -2.505 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.146      ; 3.660      ;
; -2.503 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                               ; clock        ; clock       ; 1.000        ; -0.203     ; 3.287      ;
; -2.501 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.660      ;
; -2.500 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.650      ;
; -2.497 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.647      ;
; -2.495 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.174     ; 3.308      ;
; -2.495 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[10]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.654      ;
; -2.492 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.642      ;
; -2.491 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.641      ;
; -2.489 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[6]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 3.648      ;
; -2.487 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.296      ;
; -2.485 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.203     ; 3.269      ;
; -2.484 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[6]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.634      ;
; -2.480 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.289      ;
; -2.480 ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                               ; clock        ; clock       ; 1.000        ; -0.199     ; 3.268      ;
; -2.479 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[10]                                                                ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; 0.141      ; 3.629      ;
; -2.475 ; sram:y_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 1.000        ; -0.068     ; 3.416      ;
; -2.474 ; sram:y_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.173     ; 3.288      ;
; -2.473 ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                               ; clock        ; clock       ; 1.000        ; -0.178     ; 3.282      ;
; -2.454 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                               ; clock        ; clock       ; 1.000        ; 0.021      ; 3.462      ;
; -2.452 ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                               ; clock        ; clock       ; 1.000        ; -0.174     ; 3.265      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; add_n:add_n_inst|done_o                                             ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.200 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.325      ;
; 0.289 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.042      ; 0.415      ;
; 0.317 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.443      ;
; 0.337 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.223      ; 0.664      ;
; 0.438 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 0.762      ;
; 0.465 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 0.789      ;
; 0.466 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 0.790      ;
; 0.468 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.243      ; 0.795      ;
; 0.469 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.243      ; 0.796      ;
; 0.493 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.042      ; 0.619      ;
; 0.508 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.636      ;
; 0.532 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.033      ; 0.649      ;
; 0.535 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.033      ; 0.652      ;
; 0.535 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.033      ; 0.652      ;
; 0.535 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.038      ; 0.657      ;
; 0.536 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.033      ; 0.653      ;
; 0.543 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 0.867      ;
; 0.555 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.680      ;
; 0.561 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.225      ; 0.890      ;
; 0.561 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.223      ; 0.888      ;
; 0.572 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.243      ; 0.899      ;
; 0.572 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.243      ; 0.899      ;
; 0.572 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.243      ; 0.899      ;
; 0.572 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.243      ; 0.899      ;
; 0.576 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.033      ; 0.693      ;
; 0.577 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.039      ; 0.700      ;
; 0.586 ; add_n:add_n_inst|i[4]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.039      ; 0.709      ;
; 0.589 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.039      ; 0.712      ;
; 0.590 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.713      ;
; 0.600 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.041      ; 0.725      ;
; 0.603 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.731      ;
; 0.629 ; add_n:add_n_inst|i[5]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 0.953      ;
; 0.631 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.756      ;
; 0.632 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.045      ; 0.761      ;
; 0.636 ; add_n:add_n_inst|i[1]                                               ; add_n:add_n_inst|state                                                                                                             ; clock        ; clock       ; 0.000        ; 0.039      ; 0.759      ;
; 0.643 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.189      ; 0.936      ;
; 0.648 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.773      ;
; 0.651 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.177      ; 0.932      ;
; 0.654 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.773      ;
; 0.658 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.192      ; 0.954      ;
; 0.661 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.780      ;
; 0.664 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.783      ;
; 0.665 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.784      ;
; 0.671 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.795      ;
; 0.672 ; add_n:add_n_inst|state                                              ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.173      ; 0.949      ;
; 0.673 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.797      ;
; 0.673 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.797      ;
; 0.673 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.797      ;
; 0.673 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.797      ;
; 0.685 ; add_n:add_n_inst|i[3]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.038      ; 0.807      ;
; 0.690 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.237      ; 1.011      ;
; 0.698 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[10]                                                                ; clock        ; clock       ; 0.000        ; 0.041      ; 0.823      ;
; 0.698 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.237      ; 1.019      ;
; 0.699 ; add_n:add_n_inst|i[4]                                               ; add_n:add_n_inst|i[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.041      ; 0.824      ;
; 0.700 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.825      ;
; 0.704 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[12]                                                                ; clock        ; clock       ; 0.000        ; 0.044      ; 0.832      ;
; 0.704 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.039      ; 0.827      ;
; 0.706 ; add_n:add_n_inst|i[0]                                               ; add_n:add_n_inst|i[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.041      ; 0.831      ;
; 0.728 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.853      ;
; 0.731 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.851      ;
; 0.740 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.868      ;
; 0.744 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.039      ; 0.867      ;
; 0.747 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[20]                                                                ; clock        ; clock       ; 0.000        ; 0.237      ; 1.068      ;
; 0.747 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.237      ; 1.068      ;
; 0.752 ; add_n:add_n_inst|i[2]                                               ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.871      ;
; 0.754 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.186      ; 1.044      ;
; 0.762 ; add_n:add_n_inst|i[3]                                               ; add_n:add_n_inst|i[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.041      ; 0.887      ;
; 0.763 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; add_n:add_n_inst|i[1]                                               ; add_n:add_n_inst|done_o                                                                                                            ; clock        ; clock       ; 0.000        ; 0.039      ; 0.886      ;
; 0.765 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.884      ;
; 0.767 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.886      ;
; 0.770 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.889      ;
; 0.771 ; add_n:add_n_inst|i[0]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.186      ; 1.061      ;
; 0.772 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.891      ;
; 0.773 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.892      ;
; 0.774 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.898      ;
; 0.774 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.898      ;
; 0.776 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.900      ;
; 0.776 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.900      ;
; 0.776 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.900      ;
; 0.776 ; add_n:add_n_inst|i[4]                                               ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.174      ; 1.054      ;
; 0.777 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[0]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.902      ;
; 0.778 ; add_n:add_n_inst|i[0]                                               ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.189      ; 1.071      ;
; 0.782 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.910      ;
; 0.794 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.237      ; 1.115      ;
; 0.798 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.923      ;
; 0.801 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.929      ;
; 0.812 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 1.136      ;
; 0.813 ; add_n:add_n_inst|i[0]                                               ; sram:z_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.932      ;
; 0.814 ; add_n:add_n_inst|i[4]                                               ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.170      ; 1.088      ;
; 0.820 ; add_n:add_n_inst|i[3]                                               ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.186      ; 1.110      ;
; 0.824 ; add_n:add_n_inst|state                                              ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.949      ;
; 0.829 ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18] ; sram:z_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.237      ; 1.150      ;
; 0.838 ; add_n:add_n_inst|i[1]                                               ; sram:z_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.039      ; 0.961      ;
; 0.841 ; add_n:add_n_inst|state                                              ; add_n:add_n_inst|i[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.969      ;
; 0.842 ; add_n:add_n_inst|i[0]                                               ; sram:y_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.170      ; 1.116      ;
; 0.847 ; add_n:add_n_inst|state                                              ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[10]                                                                ; clock        ; clock       ; 0.000        ; 0.044      ; 0.975      ;
; 0.847 ; add_n:add_n_inst|i[2]                                               ; add_n:add_n_inst|i[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.041      ; 0.972      ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|done_o                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|i[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; add_n:add_n_inst|state                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:0:sramb_instance|mem_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:1:sramb_instance|mem_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:2:sramb_instance|mem_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|altsyncram:mem_rtl_0|altsyncram_8ac1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sram:x_inst|sramb:\sram_block:3:sramb_instance|mem_rtl_0_bypass[1]                                                                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; start         ; clock      ; 0.273 ; 0.498 ; Rise       ; clock           ;
; x_din[*]      ; clock      ; 1.437 ; 2.216 ; Rise       ; clock           ;
;  x_din[0]     ; clock      ; 0.866 ; 1.568 ; Rise       ; clock           ;
;  x_din[1]     ; clock      ; 1.002 ; 1.742 ; Rise       ; clock           ;
;  x_din[2]     ; clock      ; 0.993 ; 1.717 ; Rise       ; clock           ;
;  x_din[3]     ; clock      ; 1.437 ; 2.216 ; Rise       ; clock           ;
;  x_din[4]     ; clock      ; 0.962 ; 1.671 ; Rise       ; clock           ;
;  x_din[5]     ; clock      ; 0.964 ; 1.662 ; Rise       ; clock           ;
;  x_din[6]     ; clock      ; 0.951 ; 1.643 ; Rise       ; clock           ;
;  x_din[7]     ; clock      ; 0.790 ; 1.459 ; Rise       ; clock           ;
;  x_din[8]     ; clock      ; 1.160 ; 1.871 ; Rise       ; clock           ;
;  x_din[9]     ; clock      ; 1.121 ; 1.845 ; Rise       ; clock           ;
;  x_din[10]    ; clock      ; 1.095 ; 1.793 ; Rise       ; clock           ;
;  x_din[11]    ; clock      ; 0.993 ; 1.722 ; Rise       ; clock           ;
;  x_din[12]    ; clock      ; 0.925 ; 1.611 ; Rise       ; clock           ;
;  x_din[13]    ; clock      ; 1.004 ; 1.705 ; Rise       ; clock           ;
;  x_din[14]    ; clock      ; 1.031 ; 1.721 ; Rise       ; clock           ;
;  x_din[15]    ; clock      ; 0.826 ; 1.485 ; Rise       ; clock           ;
;  x_din[16]    ; clock      ; 0.970 ; 1.669 ; Rise       ; clock           ;
;  x_din[17]    ; clock      ; 1.223 ; 1.993 ; Rise       ; clock           ;
;  x_din[18]    ; clock      ; 1.145 ; 1.874 ; Rise       ; clock           ;
;  x_din[19]    ; clock      ; 1.027 ; 1.733 ; Rise       ; clock           ;
;  x_din[20]    ; clock      ; 1.184 ; 1.903 ; Rise       ; clock           ;
;  x_din[21]    ; clock      ; 0.885 ; 1.532 ; Rise       ; clock           ;
;  x_din[22]    ; clock      ; 1.105 ; 1.841 ; Rise       ; clock           ;
;  x_din[23]    ; clock      ; 0.869 ; 1.539 ; Rise       ; clock           ;
;  x_din[24]    ; clock      ; 1.237 ; 1.940 ; Rise       ; clock           ;
;  x_din[25]    ; clock      ; 1.259 ; 1.971 ; Rise       ; clock           ;
;  x_din[26]    ; clock      ; 1.179 ; 1.865 ; Rise       ; clock           ;
;  x_din[27]    ; clock      ; 1.186 ; 1.881 ; Rise       ; clock           ;
;  x_din[28]    ; clock      ; 1.289 ; 1.982 ; Rise       ; clock           ;
;  x_din[29]    ; clock      ; 1.045 ; 1.717 ; Rise       ; clock           ;
;  x_din[30]    ; clock      ; 1.056 ; 1.738 ; Rise       ; clock           ;
;  x_din[31]    ; clock      ; 1.215 ; 1.911 ; Rise       ; clock           ;
; x_wr_addr[*]  ; clock      ; 1.601 ; 2.371 ; Rise       ; clock           ;
;  x_wr_addr[0] ; clock      ; 1.334 ; 2.055 ; Rise       ; clock           ;
;  x_wr_addr[1] ; clock      ; 1.276 ; 1.994 ; Rise       ; clock           ;
;  x_wr_addr[2] ; clock      ; 1.294 ; 2.037 ; Rise       ; clock           ;
;  x_wr_addr[3] ; clock      ; 1.601 ; 2.371 ; Rise       ; clock           ;
;  x_wr_addr[4] ; clock      ; 1.353 ; 2.097 ; Rise       ; clock           ;
;  x_wr_addr[5] ; clock      ; 1.257 ; 1.987 ; Rise       ; clock           ;
; x_wr_en[*]    ; clock      ; 1.362 ; 2.044 ; Rise       ; clock           ;
;  x_wr_en[0]   ; clock      ; 1.227 ; 1.877 ; Rise       ; clock           ;
;  x_wr_en[1]   ; clock      ; 1.233 ; 1.884 ; Rise       ; clock           ;
;  x_wr_en[2]   ; clock      ; 1.203 ; 1.854 ; Rise       ; clock           ;
;  x_wr_en[3]   ; clock      ; 1.362 ; 2.044 ; Rise       ; clock           ;
; y_din[*]      ; clock      ; 1.173 ; 1.897 ; Rise       ; clock           ;
;  y_din[0]     ; clock      ; 1.103 ; 1.788 ; Rise       ; clock           ;
;  y_din[1]     ; clock      ; 0.844 ; 1.529 ; Rise       ; clock           ;
;  y_din[2]     ; clock      ; 0.626 ; 1.248 ; Rise       ; clock           ;
;  y_din[3]     ; clock      ; 0.907 ; 1.584 ; Rise       ; clock           ;
;  y_din[4]     ; clock      ; 0.725 ; 1.376 ; Rise       ; clock           ;
;  y_din[5]     ; clock      ; 0.717 ; 1.365 ; Rise       ; clock           ;
;  y_din[6]     ; clock      ; 0.816 ; 1.465 ; Rise       ; clock           ;
;  y_din[7]     ; clock      ; 1.096 ; 1.807 ; Rise       ; clock           ;
;  y_din[8]     ; clock      ; 0.783 ; 1.442 ; Rise       ; clock           ;
;  y_din[9]     ; clock      ; 0.848 ; 1.552 ; Rise       ; clock           ;
;  y_din[10]    ; clock      ; 0.846 ; 1.503 ; Rise       ; clock           ;
;  y_din[11]    ; clock      ; 0.825 ; 1.515 ; Rise       ; clock           ;
;  y_din[12]    ; clock      ; 0.848 ; 1.524 ; Rise       ; clock           ;
;  y_din[13]    ; clock      ; 1.108 ; 1.816 ; Rise       ; clock           ;
;  y_din[14]    ; clock      ; 1.166 ; 1.894 ; Rise       ; clock           ;
;  y_din[15]    ; clock      ; 0.832 ; 1.468 ; Rise       ; clock           ;
;  y_din[16]    ; clock      ; 0.789 ; 1.447 ; Rise       ; clock           ;
;  y_din[17]    ; clock      ; 0.681 ; 1.326 ; Rise       ; clock           ;
;  y_din[18]    ; clock      ; 0.805 ; 1.449 ; Rise       ; clock           ;
;  y_din[19]    ; clock      ; 0.832 ; 1.488 ; Rise       ; clock           ;
;  y_din[20]    ; clock      ; 0.756 ; 1.402 ; Rise       ; clock           ;
;  y_din[21]    ; clock      ; 0.716 ; 1.371 ; Rise       ; clock           ;
;  y_din[22]    ; clock      ; 1.079 ; 1.764 ; Rise       ; clock           ;
;  y_din[23]    ; clock      ; 0.645 ; 1.277 ; Rise       ; clock           ;
;  y_din[24]    ; clock      ; 1.173 ; 1.897 ; Rise       ; clock           ;
;  y_din[25]    ; clock      ; 1.134 ; 1.858 ; Rise       ; clock           ;
;  y_din[26]    ; clock      ; 1.082 ; 1.793 ; Rise       ; clock           ;
;  y_din[27]    ; clock      ; 0.801 ; 1.466 ; Rise       ; clock           ;
;  y_din[28]    ; clock      ; 0.910 ; 1.595 ; Rise       ; clock           ;
;  y_din[29]    ; clock      ; 0.957 ; 1.653 ; Rise       ; clock           ;
;  y_din[30]    ; clock      ; 0.805 ; 1.469 ; Rise       ; clock           ;
;  y_din[31]    ; clock      ; 1.046 ; 1.756 ; Rise       ; clock           ;
; y_wr_addr[*]  ; clock      ; 1.729 ; 2.519 ; Rise       ; clock           ;
;  y_wr_addr[0] ; clock      ; 1.196 ; 1.912 ; Rise       ; clock           ;
;  y_wr_addr[1] ; clock      ; 1.068 ; 1.761 ; Rise       ; clock           ;
;  y_wr_addr[2] ; clock      ; 1.099 ; 1.795 ; Rise       ; clock           ;
;  y_wr_addr[3] ; clock      ; 1.729 ; 2.519 ; Rise       ; clock           ;
;  y_wr_addr[4] ; clock      ; 1.288 ; 1.977 ; Rise       ; clock           ;
;  y_wr_addr[5] ; clock      ; 1.432 ; 2.184 ; Rise       ; clock           ;
; y_wr_en[*]    ; clock      ; 1.626 ; 2.373 ; Rise       ; clock           ;
;  y_wr_en[0]   ; clock      ; 1.088 ; 1.706 ; Rise       ; clock           ;
;  y_wr_en[1]   ; clock      ; 1.139 ; 1.790 ; Rise       ; clock           ;
;  y_wr_en[2]   ; clock      ; 1.052 ; 1.662 ; Rise       ; clock           ;
;  y_wr_en[3]   ; clock      ; 1.626 ; 2.373 ; Rise       ; clock           ;
; z_rd_addr[*]  ; clock      ; 1.370 ; 2.098 ; Rise       ; clock           ;
;  z_rd_addr[0] ; clock      ; 1.352 ; 2.098 ; Rise       ; clock           ;
;  z_rd_addr[1] ; clock      ; 1.091 ; 1.770 ; Rise       ; clock           ;
;  z_rd_addr[2] ; clock      ; 1.370 ; 2.098 ; Rise       ; clock           ;
;  z_rd_addr[3] ; clock      ; 1.296 ; 2.023 ; Rise       ; clock           ;
;  z_rd_addr[4] ; clock      ; 1.235 ; 1.950 ; Rise       ; clock           ;
;  z_rd_addr[5] ; clock      ; 0.957 ; 1.629 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; start         ; clock      ; 0.074  ; -0.148 ; Rise       ; clock           ;
; x_din[*]      ; clock      ; -0.305 ; -0.950 ; Rise       ; clock           ;
;  x_din[0]     ; clock      ; -0.619 ; -1.285 ; Rise       ; clock           ;
;  x_din[1]     ; clock      ; -0.742 ; -1.449 ; Rise       ; clock           ;
;  x_din[2]     ; clock      ; -0.728 ; -1.413 ; Rise       ; clock           ;
;  x_din[3]     ; clock      ; -0.887 ; -1.628 ; Rise       ; clock           ;
;  x_din[4]     ; clock      ; -0.705 ; -1.371 ; Rise       ; clock           ;
;  x_din[5]     ; clock      ; -0.607 ; -1.304 ; Rise       ; clock           ;
;  x_din[6]     ; clock      ; -0.576 ; -1.260 ; Rise       ; clock           ;
;  x_din[7]     ; clock      ; -0.491 ; -1.178 ; Rise       ; clock           ;
;  x_din[8]     ; clock      ; -0.689 ; -1.380 ; Rise       ; clock           ;
;  x_din[9]     ; clock      ; -0.646 ; -1.337 ; Rise       ; clock           ;
;  x_din[10]    ; clock      ; -0.335 ; -0.992 ; Rise       ; clock           ;
;  x_din[11]    ; clock      ; -0.742 ; -1.439 ; Rise       ; clock           ;
;  x_din[12]    ; clock      ; -0.620 ; -1.301 ; Rise       ; clock           ;
;  x_din[13]    ; clock      ; -0.305 ; -0.950 ; Rise       ; clock           ;
;  x_din[14]    ; clock      ; -0.666 ; -1.356 ; Rise       ; clock           ;
;  x_din[15]    ; clock      ; -0.456 ; -1.117 ; Rise       ; clock           ;
;  x_din[16]    ; clock      ; -0.605 ; -1.302 ; Rise       ; clock           ;
;  x_din[17]    ; clock      ; -0.958 ; -1.715 ; Rise       ; clock           ;
;  x_din[18]    ; clock      ; -0.768 ; -1.492 ; Rise       ; clock           ;
;  x_din[19]    ; clock      ; -0.632 ; -1.320 ; Rise       ; clock           ;
;  x_din[20]    ; clock      ; -0.653 ; -1.334 ; Rise       ; clock           ;
;  x_din[21]    ; clock      ; -0.392 ; -1.025 ; Rise       ; clock           ;
;  x_din[22]    ; clock      ; -0.679 ; -1.380 ; Rise       ; clock           ;
;  x_din[23]    ; clock      ; -0.521 ; -1.194 ; Rise       ; clock           ;
;  x_din[24]    ; clock      ; -0.672 ; -1.363 ; Rise       ; clock           ;
;  x_din[25]    ; clock      ; -0.688 ; -1.385 ; Rise       ; clock           ;
;  x_din[26]    ; clock      ; -0.622 ; -1.318 ; Rise       ; clock           ;
;  x_din[27]    ; clock      ; -0.605 ; -1.292 ; Rise       ; clock           ;
;  x_din[28]    ; clock      ; -0.697 ; -1.397 ; Rise       ; clock           ;
;  x_din[29]    ; clock      ; -0.622 ; -1.311 ; Rise       ; clock           ;
;  x_din[30]    ; clock      ; -0.503 ; -1.182 ; Rise       ; clock           ;
;  x_din[31]    ; clock      ; -0.497 ; -1.166 ; Rise       ; clock           ;
; x_wr_addr[*]  ; clock      ; -0.307 ; -0.955 ; Rise       ; clock           ;
;  x_wr_addr[0] ; clock      ; -0.430 ; -1.089 ; Rise       ; clock           ;
;  x_wr_addr[1] ; clock      ; -0.593 ; -1.272 ; Rise       ; clock           ;
;  x_wr_addr[2] ; clock      ; -0.433 ; -1.092 ; Rise       ; clock           ;
;  x_wr_addr[3] ; clock      ; -0.318 ; -0.970 ; Rise       ; clock           ;
;  x_wr_addr[4] ; clock      ; -0.307 ; -0.955 ; Rise       ; clock           ;
;  x_wr_addr[5] ; clock      ; -0.399 ; -1.053 ; Rise       ; clock           ;
; x_wr_en[*]    ; clock      ; -0.687 ; -1.300 ; Rise       ; clock           ;
;  x_wr_en[0]   ; clock      ; -0.711 ; -1.324 ; Rise       ; clock           ;
;  x_wr_en[1]   ; clock      ; -0.717 ; -1.328 ; Rise       ; clock           ;
;  x_wr_en[2]   ; clock      ; -0.687 ; -1.300 ; Rise       ; clock           ;
;  x_wr_en[3]   ; clock      ; -0.842 ; -1.483 ; Rise       ; clock           ;
; y_din[*]      ; clock      ; -0.267 ; -0.891 ; Rise       ; clock           ;
;  y_din[0]     ; clock      ; -0.666 ; -1.348 ; Rise       ; clock           ;
;  y_din[1]     ; clock      ; -0.600 ; -1.259 ; Rise       ; clock           ;
;  y_din[2]     ; clock      ; -0.267 ; -0.891 ; Rise       ; clock           ;
;  y_din[3]     ; clock      ; -0.566 ; -1.239 ; Rise       ; clock           ;
;  y_din[4]     ; clock      ; -0.352 ; -1.006 ; Rise       ; clock           ;
;  y_din[5]     ; clock      ; -0.338 ; -0.974 ; Rise       ; clock           ;
;  y_din[6]     ; clock      ; -0.507 ; -1.165 ; Rise       ; clock           ;
;  y_din[7]     ; clock      ; -0.654 ; -1.354 ; Rise       ; clock           ;
;  y_din[8]     ; clock      ; -0.461 ; -1.128 ; Rise       ; clock           ;
;  y_din[9]     ; clock      ; -0.599 ; -1.264 ; Rise       ; clock           ;
;  y_din[10]    ; clock      ; -0.499 ; -1.159 ; Rise       ; clock           ;
;  y_din[11]    ; clock      ; -0.582 ; -1.248 ; Rise       ; clock           ;
;  y_din[12]    ; clock      ; -0.530 ; -1.215 ; Rise       ; clock           ;
;  y_din[13]    ; clock      ; -0.577 ; -1.244 ; Rise       ; clock           ;
;  y_din[14]    ; clock      ; -0.767 ; -1.485 ; Rise       ; clock           ;
;  y_din[15]    ; clock      ; -0.453 ; -1.089 ; Rise       ; clock           ;
;  y_din[16]    ; clock      ; -0.456 ; -1.112 ; Rise       ; clock           ;
;  y_din[17]    ; clock      ; -0.308 ; -0.949 ; Rise       ; clock           ;
;  y_din[18]    ; clock      ; -0.313 ; -0.946 ; Rise       ; clock           ;
;  y_din[19]    ; clock      ; -0.286 ; -0.917 ; Rise       ; clock           ;
;  y_din[20]    ; clock      ; -0.405 ; -1.050 ; Rise       ; clock           ;
;  y_din[21]    ; clock      ; -0.328 ; -0.971 ; Rise       ; clock           ;
;  y_din[22]    ; clock      ; -0.534 ; -1.186 ; Rise       ; clock           ;
;  y_din[23]    ; clock      ; -0.286 ; -0.919 ; Rise       ; clock           ;
;  y_din[24]    ; clock      ; -0.661 ; -1.361 ; Rise       ; clock           ;
;  y_din[25]    ; clock      ; -0.590 ; -1.289 ; Rise       ; clock           ;
;  y_din[26]    ; clock      ; -0.709 ; -1.394 ; Rise       ; clock           ;
;  y_din[27]    ; clock      ; -0.424 ; -1.074 ; Rise       ; clock           ;
;  y_din[28]    ; clock      ; -0.477 ; -1.147 ; Rise       ; clock           ;
;  y_din[29]    ; clock      ; -0.493 ; -1.153 ; Rise       ; clock           ;
;  y_din[30]    ; clock      ; -0.456 ; -1.121 ; Rise       ; clock           ;
;  y_din[31]    ; clock      ; -0.505 ; -1.186 ; Rise       ; clock           ;
; y_wr_addr[*]  ; clock      ; -0.380 ; -1.015 ; Rise       ; clock           ;
;  y_wr_addr[0] ; clock      ; -0.448 ; -1.111 ; Rise       ; clock           ;
;  y_wr_addr[1] ; clock      ; -0.464 ; -1.136 ; Rise       ; clock           ;
;  y_wr_addr[2] ; clock      ; -0.434 ; -1.082 ; Rise       ; clock           ;
;  y_wr_addr[3] ; clock      ; -0.812 ; -1.534 ; Rise       ; clock           ;
;  y_wr_addr[4] ; clock      ; -0.380 ; -1.015 ; Rise       ; clock           ;
;  y_wr_addr[5] ; clock      ; -0.542 ; -1.235 ; Rise       ; clock           ;
; y_wr_en[*]    ; clock      ; -0.458 ; -1.085 ; Rise       ; clock           ;
;  y_wr_en[0]   ; clock      ; -0.458 ; -1.085 ; Rise       ; clock           ;
;  y_wr_en[1]   ; clock      ; -0.627 ; -1.239 ; Rise       ; clock           ;
;  y_wr_en[2]   ; clock      ; -0.544 ; -1.119 ; Rise       ; clock           ;
;  y_wr_en[3]   ; clock      ; -0.898 ; -1.623 ; Rise       ; clock           ;
; z_rd_addr[*]  ; clock      ; -0.485 ; -1.139 ; Rise       ; clock           ;
;  z_rd_addr[0] ; clock      ; -0.960 ; -1.690 ; Rise       ; clock           ;
;  z_rd_addr[1] ; clock      ; -0.566 ; -1.242 ; Rise       ; clock           ;
;  z_rd_addr[2] ; clock      ; -0.673 ; -1.371 ; Rise       ; clock           ;
;  z_rd_addr[3] ; clock      ; -0.613 ; -1.305 ; Rise       ; clock           ;
;  z_rd_addr[4] ; clock      ; -0.829 ; -1.504 ; Rise       ; clock           ;
;  z_rd_addr[5] ; clock      ; -0.485 ; -1.139 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; done        ; clock      ; 4.641 ; 4.852 ; Rise       ; clock           ;
; z_dout[*]   ; clock      ; 7.240 ; 7.564 ; Rise       ; clock           ;
;  z_dout[0]  ; clock      ; 6.174 ; 6.367 ; Rise       ; clock           ;
;  z_dout[1]  ; clock      ; 6.434 ; 6.681 ; Rise       ; clock           ;
;  z_dout[2]  ; clock      ; 6.299 ; 6.519 ; Rise       ; clock           ;
;  z_dout[3]  ; clock      ; 6.329 ; 6.567 ; Rise       ; clock           ;
;  z_dout[4]  ; clock      ; 6.008 ; 6.225 ; Rise       ; clock           ;
;  z_dout[5]  ; clock      ; 6.202 ; 6.425 ; Rise       ; clock           ;
;  z_dout[6]  ; clock      ; 6.580 ; 6.820 ; Rise       ; clock           ;
;  z_dout[7]  ; clock      ; 6.255 ; 6.473 ; Rise       ; clock           ;
;  z_dout[8]  ; clock      ; 6.234 ; 6.465 ; Rise       ; clock           ;
;  z_dout[9]  ; clock      ; 5.982 ; 6.170 ; Rise       ; clock           ;
;  z_dout[10] ; clock      ; 6.580 ; 6.845 ; Rise       ; clock           ;
;  z_dout[11] ; clock      ; 7.240 ; 7.499 ; Rise       ; clock           ;
;  z_dout[12] ; clock      ; 6.281 ; 6.478 ; Rise       ; clock           ;
;  z_dout[13] ; clock      ; 6.266 ; 6.464 ; Rise       ; clock           ;
;  z_dout[14] ; clock      ; 6.462 ; 6.696 ; Rise       ; clock           ;
;  z_dout[15] ; clock      ; 7.228 ; 7.564 ; Rise       ; clock           ;
;  z_dout[16] ; clock      ; 6.463 ; 6.697 ; Rise       ; clock           ;
;  z_dout[17] ; clock      ; 6.279 ; 6.415 ; Rise       ; clock           ;
;  z_dout[18] ; clock      ; 6.971 ; 7.207 ; Rise       ; clock           ;
;  z_dout[19] ; clock      ; 6.306 ; 6.485 ; Rise       ; clock           ;
;  z_dout[20] ; clock      ; 7.172 ; 7.393 ; Rise       ; clock           ;
;  z_dout[21] ; clock      ; 6.825 ; 7.063 ; Rise       ; clock           ;
;  z_dout[22] ; clock      ; 6.360 ; 6.543 ; Rise       ; clock           ;
;  z_dout[23] ; clock      ; 6.262 ; 6.437 ; Rise       ; clock           ;
;  z_dout[24] ; clock      ; 6.211 ; 6.314 ; Rise       ; clock           ;
;  z_dout[25] ; clock      ; 6.169 ; 6.361 ; Rise       ; clock           ;
;  z_dout[26] ; clock      ; 6.774 ; 7.065 ; Rise       ; clock           ;
;  z_dout[27] ; clock      ; 6.141 ; 6.338 ; Rise       ; clock           ;
;  z_dout[28] ; clock      ; 6.084 ; 6.282 ; Rise       ; clock           ;
;  z_dout[29] ; clock      ; 6.278 ; 6.522 ; Rise       ; clock           ;
;  z_dout[30] ; clock      ; 6.098 ; 6.297 ; Rise       ; clock           ;
;  z_dout[31] ; clock      ; 6.059 ; 6.262 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; done        ; clock      ; 4.485 ; 4.689 ; Rise       ; clock           ;
; z_dout[*]   ; clock      ; 4.175 ; 4.315 ; Rise       ; clock           ;
;  z_dout[0]  ; clock      ; 4.277 ; 4.426 ; Rise       ; clock           ;
;  z_dout[1]  ; clock      ; 4.446 ; 4.634 ; Rise       ; clock           ;
;  z_dout[2]  ; clock      ; 4.387 ; 4.552 ; Rise       ; clock           ;
;  z_dout[3]  ; clock      ; 4.413 ; 4.607 ; Rise       ; clock           ;
;  z_dout[4]  ; clock      ; 4.264 ; 4.450 ; Rise       ; clock           ;
;  z_dout[5]  ; clock      ; 4.440 ; 4.625 ; Rise       ; clock           ;
;  z_dout[6]  ; clock      ; 4.859 ; 5.086 ; Rise       ; clock           ;
;  z_dout[7]  ; clock      ; 4.483 ; 4.664 ; Rise       ; clock           ;
;  z_dout[8]  ; clock      ; 4.766 ; 5.002 ; Rise       ; clock           ;
;  z_dout[9]  ; clock      ; 4.175 ; 4.315 ; Rise       ; clock           ;
;  z_dout[10] ; clock      ; 4.838 ; 5.089 ; Rise       ; clock           ;
;  z_dout[11] ; clock      ; 5.831 ; 6.058 ; Rise       ; clock           ;
;  z_dout[12] ; clock      ; 5.132 ; 5.333 ; Rise       ; clock           ;
;  z_dout[13] ; clock      ; 4.459 ; 4.624 ; Rise       ; clock           ;
;  z_dout[14] ; clock      ; 5.006 ; 5.246 ; Rise       ; clock           ;
;  z_dout[15] ; clock      ; 5.501 ; 5.819 ; Rise       ; clock           ;
;  z_dout[16] ; clock      ; 4.788 ; 4.951 ; Rise       ; clock           ;
;  z_dout[17] ; clock      ; 4.866 ; 5.082 ; Rise       ; clock           ;
;  z_dout[18] ; clock      ; 5.506 ; 5.812 ; Rise       ; clock           ;
;  z_dout[19] ; clock      ; 5.102 ; 5.271 ; Rise       ; clock           ;
;  z_dout[20] ; clock      ; 5.743 ; 6.039 ; Rise       ; clock           ;
;  z_dout[21] ; clock      ; 5.005 ; 5.288 ; Rise       ; clock           ;
;  z_dout[22] ; clock      ; 5.155 ; 5.332 ; Rise       ; clock           ;
;  z_dout[23] ; clock      ; 5.061 ; 5.218 ; Rise       ; clock           ;
;  z_dout[24] ; clock      ; 4.550 ; 4.759 ; Rise       ; clock           ;
;  z_dout[25] ; clock      ; 4.584 ; 4.723 ; Rise       ; clock           ;
;  z_dout[26] ; clock      ; 4.942 ; 5.093 ; Rise       ; clock           ;
;  z_dout[27] ; clock      ; 4.606 ; 4.750 ; Rise       ; clock           ;
;  z_dout[28] ; clock      ; 4.546 ; 4.692 ; Rise       ; clock           ;
;  z_dout[29] ; clock      ; 4.923 ; 5.086 ; Rise       ; clock           ;
;  z_dout[30] ; clock      ; 4.563 ; 4.709 ; Rise       ; clock           ;
;  z_dout[31] ; clock      ; 4.521 ; 4.671 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.509   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -8.509   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -442.846 ; 0.0   ; 0.0      ; 0.0     ; -434.048            ;
;  clock           ; -442.846 ; 0.000 ; N/A      ; N/A     ; -434.048            ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; start         ; clock      ; 0.529 ; 0.598 ; Rise       ; clock           ;
; x_din[*]      ; clock      ; 2.945 ; 3.465 ; Rise       ; clock           ;
;  x_din[0]     ; clock      ; 1.817 ; 2.282 ; Rise       ; clock           ;
;  x_din[1]     ; clock      ; 2.017 ; 2.524 ; Rise       ; clock           ;
;  x_din[2]     ; clock      ; 1.961 ; 2.449 ; Rise       ; clock           ;
;  x_din[3]     ; clock      ; 2.945 ; 3.465 ; Rise       ; clock           ;
;  x_din[4]     ; clock      ; 1.899 ; 2.371 ; Rise       ; clock           ;
;  x_din[5]     ; clock      ; 1.934 ; 2.437 ; Rise       ; clock           ;
;  x_din[6]     ; clock      ; 1.928 ; 2.411 ; Rise       ; clock           ;
;  x_din[7]     ; clock      ; 1.704 ; 2.165 ; Rise       ; clock           ;
;  x_din[8]     ; clock      ; 2.393 ; 2.854 ; Rise       ; clock           ;
;  x_din[9]     ; clock      ; 2.245 ; 2.731 ; Rise       ; clock           ;
;  x_din[10]    ; clock      ; 2.290 ; 2.777 ; Rise       ; clock           ;
;  x_din[11]    ; clock      ; 1.999 ; 2.497 ; Rise       ; clock           ;
;  x_din[12]    ; clock      ; 1.883 ; 2.360 ; Rise       ; clock           ;
;  x_din[13]    ; clock      ; 2.092 ; 2.564 ; Rise       ; clock           ;
;  x_din[14]    ; clock      ; 2.118 ; 2.561 ; Rise       ; clock           ;
;  x_din[15]    ; clock      ; 1.776 ; 2.194 ; Rise       ; clock           ;
;  x_din[16]    ; clock      ; 2.080 ; 2.540 ; Rise       ; clock           ;
;  x_din[17]    ; clock      ; 2.463 ; 3.012 ; Rise       ; clock           ;
;  x_din[18]    ; clock      ; 2.318 ; 2.842 ; Rise       ; clock           ;
;  x_din[19]    ; clock      ; 2.149 ; 2.616 ; Rise       ; clock           ;
;  x_din[20]    ; clock      ; 2.471 ; 2.924 ; Rise       ; clock           ;
;  x_din[21]    ; clock      ; 1.865 ; 2.250 ; Rise       ; clock           ;
;  x_din[22]    ; clock      ; 2.285 ; 2.813 ; Rise       ; clock           ;
;  x_din[23]    ; clock      ; 1.867 ; 2.305 ; Rise       ; clock           ;
;  x_din[24]    ; clock      ; 2.593 ; 3.053 ; Rise       ; clock           ;
;  x_din[25]    ; clock      ; 2.645 ; 3.122 ; Rise       ; clock           ;
;  x_din[26]    ; clock      ; 2.496 ; 2.949 ; Rise       ; clock           ;
;  x_din[27]    ; clock      ; 2.508 ; 2.973 ; Rise       ; clock           ;
;  x_din[28]    ; clock      ; 2.679 ; 3.130 ; Rise       ; clock           ;
;  x_din[29]    ; clock      ; 2.203 ; 2.665 ; Rise       ; clock           ;
;  x_din[30]    ; clock      ; 2.221 ; 2.703 ; Rise       ; clock           ;
;  x_din[31]    ; clock      ; 2.519 ; 2.985 ; Rise       ; clock           ;
; x_wr_addr[*]  ; clock      ; 3.322 ; 3.739 ; Rise       ; clock           ;
;  x_wr_addr[0] ; clock      ; 2.806 ; 3.249 ; Rise       ; clock           ;
;  x_wr_addr[1] ; clock      ; 2.617 ; 3.090 ; Rise       ; clock           ;
;  x_wr_addr[2] ; clock      ; 2.693 ; 3.185 ; Rise       ; clock           ;
;  x_wr_addr[3] ; clock      ; 3.322 ; 3.739 ; Rise       ; clock           ;
;  x_wr_addr[4] ; clock      ; 2.798 ; 3.251 ; Rise       ; clock           ;
;  x_wr_addr[5] ; clock      ; 2.648 ; 3.097 ; Rise       ; clock           ;
; x_wr_en[*]    ; clock      ; 2.788 ; 3.230 ; Rise       ; clock           ;
;  x_wr_en[0]   ; clock      ; 2.497 ; 2.925 ; Rise       ; clock           ;
;  x_wr_en[1]   ; clock      ; 2.567 ; 3.000 ; Rise       ; clock           ;
;  x_wr_en[2]   ; clock      ; 2.476 ; 2.903 ; Rise       ; clock           ;
;  x_wr_en[3]   ; clock      ; 2.788 ; 3.230 ; Rise       ; clock           ;
; y_din[*]      ; clock      ; 2.448 ; 2.901 ; Rise       ; clock           ;
;  y_din[0]     ; clock      ; 2.363 ; 2.747 ; Rise       ; clock           ;
;  y_din[1]     ; clock      ; 1.787 ; 2.231 ; Rise       ; clock           ;
;  y_din[2]     ; clock      ; 1.353 ; 1.759 ; Rise       ; clock           ;
;  y_din[3]     ; clock      ; 1.909 ; 2.345 ; Rise       ; clock           ;
;  y_din[4]     ; clock      ; 1.507 ; 1.948 ; Rise       ; clock           ;
;  y_din[5]     ; clock      ; 1.502 ; 1.930 ; Rise       ; clock           ;
;  y_din[6]     ; clock      ; 1.753 ; 2.159 ; Rise       ; clock           ;
;  y_din[7]     ; clock      ; 2.349 ; 2.798 ; Rise       ; clock           ;
;  y_din[8]     ; clock      ; 1.681 ; 2.128 ; Rise       ; clock           ;
;  y_din[9]     ; clock      ; 1.781 ; 2.247 ; Rise       ; clock           ;
;  y_din[10]    ; clock      ; 1.812 ; 2.233 ; Rise       ; clock           ;
;  y_din[11]    ; clock      ; 1.781 ; 2.229 ; Rise       ; clock           ;
;  y_din[12]    ; clock      ; 1.776 ; 2.238 ; Rise       ; clock           ;
;  y_din[13]    ; clock      ; 2.245 ; 2.708 ; Rise       ; clock           ;
;  y_din[14]    ; clock      ; 2.344 ; 2.813 ; Rise       ; clock           ;
;  y_din[15]    ; clock      ; 1.793 ; 2.162 ; Rise       ; clock           ;
;  y_din[16]    ; clock      ; 1.696 ; 2.101 ; Rise       ; clock           ;
;  y_din[17]    ; clock      ; 1.448 ; 1.884 ; Rise       ; clock           ;
;  y_din[18]    ; clock      ; 1.691 ; 2.101 ; Rise       ; clock           ;
;  y_din[19]    ; clock      ; 1.756 ; 2.151 ; Rise       ; clock           ;
;  y_din[20]    ; clock      ; 1.638 ; 2.040 ; Rise       ; clock           ;
;  y_din[21]    ; clock      ; 1.509 ; 1.949 ; Rise       ; clock           ;
;  y_din[22]    ; clock      ; 2.188 ; 2.611 ; Rise       ; clock           ;
;  y_din[23]    ; clock      ; 1.389 ; 1.803 ; Rise       ; clock           ;
;  y_din[24]    ; clock      ; 2.448 ; 2.901 ; Rise       ; clock           ;
;  y_din[25]    ; clock      ; 2.319 ; 2.796 ; Rise       ; clock           ;
;  y_din[26]    ; clock      ; 2.220 ; 2.681 ; Rise       ; clock           ;
;  y_din[27]    ; clock      ; 1.730 ; 2.151 ; Rise       ; clock           ;
;  y_din[28]    ; clock      ; 1.856 ; 2.340 ; Rise       ; clock           ;
;  y_din[29]    ; clock      ; 2.057 ; 2.504 ; Rise       ; clock           ;
;  y_din[30]    ; clock      ; 1.712 ; 2.144 ; Rise       ; clock           ;
;  y_din[31]    ; clock      ; 2.203 ; 2.665 ; Rise       ; clock           ;
; y_wr_addr[*]  ; clock      ; 3.584 ; 4.024 ; Rise       ; clock           ;
;  y_wr_addr[0] ; clock      ; 2.469 ; 2.913 ; Rise       ; clock           ;
;  y_wr_addr[1] ; clock      ; 2.280 ; 2.695 ; Rise       ; clock           ;
;  y_wr_addr[2] ; clock      ; 2.314 ; 2.752 ; Rise       ; clock           ;
;  y_wr_addr[3] ; clock      ; 3.584 ; 4.024 ; Rise       ; clock           ;
;  y_wr_addr[4] ; clock      ; 2.704 ; 3.104 ; Rise       ; clock           ;
;  y_wr_addr[5] ; clock      ; 2.983 ; 3.505 ; Rise       ; clock           ;
; y_wr_en[*]    ; clock      ; 3.273 ; 3.826 ; Rise       ; clock           ;
;  y_wr_en[0]   ; clock      ; 2.232 ; 2.621 ; Rise       ; clock           ;
;  y_wr_en[1]   ; clock      ; 2.356 ; 2.799 ; Rise       ; clock           ;
;  y_wr_en[2]   ; clock      ; 2.161 ; 2.551 ; Rise       ; clock           ;
;  y_wr_en[3]   ; clock      ; 3.273 ; 3.826 ; Rise       ; clock           ;
; z_rd_addr[*]  ; clock      ; 2.904 ; 3.366 ; Rise       ; clock           ;
;  z_rd_addr[0] ; clock      ; 2.782 ; 3.312 ; Rise       ; clock           ;
;  z_rd_addr[1] ; clock      ; 2.272 ; 2.726 ; Rise       ; clock           ;
;  z_rd_addr[2] ; clock      ; 2.904 ; 3.366 ; Rise       ; clock           ;
;  z_rd_addr[3] ; clock      ; 2.674 ; 3.160 ; Rise       ; clock           ;
;  z_rd_addr[4] ; clock      ; 2.597 ; 3.061 ; Rise       ; clock           ;
;  z_rd_addr[5] ; clock      ; 2.057 ; 2.476 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; start         ; clock      ; 0.184  ; 0.154  ; Rise       ; clock           ;
; x_din[*]      ; clock      ; -0.305 ; -0.883 ; Rise       ; clock           ;
;  x_din[0]     ; clock      ; -0.619 ; -1.285 ; Rise       ; clock           ;
;  x_din[1]     ; clock      ; -0.742 ; -1.449 ; Rise       ; clock           ;
;  x_din[2]     ; clock      ; -0.728 ; -1.413 ; Rise       ; clock           ;
;  x_din[3]     ; clock      ; -0.887 ; -1.628 ; Rise       ; clock           ;
;  x_din[4]     ; clock      ; -0.705 ; -1.371 ; Rise       ; clock           ;
;  x_din[5]     ; clock      ; -0.607 ; -1.304 ; Rise       ; clock           ;
;  x_din[6]     ; clock      ; -0.576 ; -1.260 ; Rise       ; clock           ;
;  x_din[7]     ; clock      ; -0.491 ; -1.178 ; Rise       ; clock           ;
;  x_din[8]     ; clock      ; -0.689 ; -1.380 ; Rise       ; clock           ;
;  x_din[9]     ; clock      ; -0.646 ; -1.337 ; Rise       ; clock           ;
;  x_din[10]    ; clock      ; -0.335 ; -0.945 ; Rise       ; clock           ;
;  x_din[11]    ; clock      ; -0.742 ; -1.439 ; Rise       ; clock           ;
;  x_din[12]    ; clock      ; -0.620 ; -1.301 ; Rise       ; clock           ;
;  x_din[13]    ; clock      ; -0.305 ; -0.883 ; Rise       ; clock           ;
;  x_din[14]    ; clock      ; -0.666 ; -1.356 ; Rise       ; clock           ;
;  x_din[15]    ; clock      ; -0.456 ; -1.117 ; Rise       ; clock           ;
;  x_din[16]    ; clock      ; -0.605 ; -1.302 ; Rise       ; clock           ;
;  x_din[17]    ; clock      ; -0.958 ; -1.715 ; Rise       ; clock           ;
;  x_din[18]    ; clock      ; -0.768 ; -1.492 ; Rise       ; clock           ;
;  x_din[19]    ; clock      ; -0.632 ; -1.320 ; Rise       ; clock           ;
;  x_din[20]    ; clock      ; -0.653 ; -1.334 ; Rise       ; clock           ;
;  x_din[21]    ; clock      ; -0.392 ; -1.005 ; Rise       ; clock           ;
;  x_din[22]    ; clock      ; -0.679 ; -1.380 ; Rise       ; clock           ;
;  x_din[23]    ; clock      ; -0.521 ; -1.194 ; Rise       ; clock           ;
;  x_din[24]    ; clock      ; -0.672 ; -1.363 ; Rise       ; clock           ;
;  x_din[25]    ; clock      ; -0.688 ; -1.385 ; Rise       ; clock           ;
;  x_din[26]    ; clock      ; -0.622 ; -1.318 ; Rise       ; clock           ;
;  x_din[27]    ; clock      ; -0.605 ; -1.292 ; Rise       ; clock           ;
;  x_din[28]    ; clock      ; -0.697 ; -1.397 ; Rise       ; clock           ;
;  x_din[29]    ; clock      ; -0.622 ; -1.311 ; Rise       ; clock           ;
;  x_din[30]    ; clock      ; -0.503 ; -1.182 ; Rise       ; clock           ;
;  x_din[31]    ; clock      ; -0.497 ; -1.166 ; Rise       ; clock           ;
; x_wr_addr[*]  ; clock      ; -0.307 ; -0.898 ; Rise       ; clock           ;
;  x_wr_addr[0] ; clock      ; -0.430 ; -1.089 ; Rise       ; clock           ;
;  x_wr_addr[1] ; clock      ; -0.593 ; -1.272 ; Rise       ; clock           ;
;  x_wr_addr[2] ; clock      ; -0.433 ; -1.092 ; Rise       ; clock           ;
;  x_wr_addr[3] ; clock      ; -0.318 ; -0.917 ; Rise       ; clock           ;
;  x_wr_addr[4] ; clock      ; -0.307 ; -0.898 ; Rise       ; clock           ;
;  x_wr_addr[5] ; clock      ; -0.399 ; -1.053 ; Rise       ; clock           ;
; x_wr_en[*]    ; clock      ; -0.687 ; -1.300 ; Rise       ; clock           ;
;  x_wr_en[0]   ; clock      ; -0.711 ; -1.324 ; Rise       ; clock           ;
;  x_wr_en[1]   ; clock      ; -0.717 ; -1.328 ; Rise       ; clock           ;
;  x_wr_en[2]   ; clock      ; -0.687 ; -1.300 ; Rise       ; clock           ;
;  x_wr_en[3]   ; clock      ; -0.842 ; -1.483 ; Rise       ; clock           ;
; y_din[*]      ; clock      ; -0.267 ; -0.803 ; Rise       ; clock           ;
;  y_din[0]     ; clock      ; -0.666 ; -1.348 ; Rise       ; clock           ;
;  y_din[1]     ; clock      ; -0.600 ; -1.259 ; Rise       ; clock           ;
;  y_din[2]     ; clock      ; -0.267 ; -0.803 ; Rise       ; clock           ;
;  y_din[3]     ; clock      ; -0.566 ; -1.239 ; Rise       ; clock           ;
;  y_din[4]     ; clock      ; -0.352 ; -0.957 ; Rise       ; clock           ;
;  y_din[5]     ; clock      ; -0.338 ; -0.908 ; Rise       ; clock           ;
;  y_din[6]     ; clock      ; -0.507 ; -1.165 ; Rise       ; clock           ;
;  y_din[7]     ; clock      ; -0.654 ; -1.354 ; Rise       ; clock           ;
;  y_din[8]     ; clock      ; -0.461 ; -1.128 ; Rise       ; clock           ;
;  y_din[9]     ; clock      ; -0.599 ; -1.264 ; Rise       ; clock           ;
;  y_din[10]    ; clock      ; -0.499 ; -1.159 ; Rise       ; clock           ;
;  y_din[11]    ; clock      ; -0.582 ; -1.248 ; Rise       ; clock           ;
;  y_din[12]    ; clock      ; -0.530 ; -1.215 ; Rise       ; clock           ;
;  y_din[13]    ; clock      ; -0.577 ; -1.244 ; Rise       ; clock           ;
;  y_din[14]    ; clock      ; -0.767 ; -1.485 ; Rise       ; clock           ;
;  y_din[15]    ; clock      ; -0.453 ; -1.089 ; Rise       ; clock           ;
;  y_din[16]    ; clock      ; -0.456 ; -1.112 ; Rise       ; clock           ;
;  y_din[17]    ; clock      ; -0.308 ; -0.883 ; Rise       ; clock           ;
;  y_din[18]    ; clock      ; -0.313 ; -0.870 ; Rise       ; clock           ;
;  y_din[19]    ; clock      ; -0.286 ; -0.822 ; Rise       ; clock           ;
;  y_din[20]    ; clock      ; -0.405 ; -1.045 ; Rise       ; clock           ;
;  y_din[21]    ; clock      ; -0.328 ; -0.901 ; Rise       ; clock           ;
;  y_din[22]    ; clock      ; -0.534 ; -1.186 ; Rise       ; clock           ;
;  y_din[23]    ; clock      ; -0.286 ; -0.839 ; Rise       ; clock           ;
;  y_din[24]    ; clock      ; -0.661 ; -1.361 ; Rise       ; clock           ;
;  y_din[25]    ; clock      ; -0.590 ; -1.289 ; Rise       ; clock           ;
;  y_din[26]    ; clock      ; -0.709 ; -1.394 ; Rise       ; clock           ;
;  y_din[27]    ; clock      ; -0.424 ; -1.074 ; Rise       ; clock           ;
;  y_din[28]    ; clock      ; -0.477 ; -1.147 ; Rise       ; clock           ;
;  y_din[29]    ; clock      ; -0.493 ; -1.153 ; Rise       ; clock           ;
;  y_din[30]    ; clock      ; -0.456 ; -1.121 ; Rise       ; clock           ;
;  y_din[31]    ; clock      ; -0.505 ; -1.186 ; Rise       ; clock           ;
; y_wr_addr[*]  ; clock      ; -0.380 ; -0.938 ; Rise       ; clock           ;
;  y_wr_addr[0] ; clock      ; -0.448 ; -1.111 ; Rise       ; clock           ;
;  y_wr_addr[1] ; clock      ; -0.464 ; -1.136 ; Rise       ; clock           ;
;  y_wr_addr[2] ; clock      ; -0.434 ; -1.082 ; Rise       ; clock           ;
;  y_wr_addr[3] ; clock      ; -0.812 ; -1.534 ; Rise       ; clock           ;
;  y_wr_addr[4] ; clock      ; -0.380 ; -0.938 ; Rise       ; clock           ;
;  y_wr_addr[5] ; clock      ; -0.542 ; -1.235 ; Rise       ; clock           ;
; y_wr_en[*]    ; clock      ; -0.458 ; -1.068 ; Rise       ; clock           ;
;  y_wr_en[0]   ; clock      ; -0.458 ; -1.068 ; Rise       ; clock           ;
;  y_wr_en[1]   ; clock      ; -0.627 ; -1.239 ; Rise       ; clock           ;
;  y_wr_en[2]   ; clock      ; -0.544 ; -1.119 ; Rise       ; clock           ;
;  y_wr_en[3]   ; clock      ; -0.898 ; -1.623 ; Rise       ; clock           ;
; z_rd_addr[*]  ; clock      ; -0.485 ; -1.139 ; Rise       ; clock           ;
;  z_rd_addr[0] ; clock      ; -0.960 ; -1.690 ; Rise       ; clock           ;
;  z_rd_addr[1] ; clock      ; -0.566 ; -1.242 ; Rise       ; clock           ;
;  z_rd_addr[2] ; clock      ; -0.673 ; -1.371 ; Rise       ; clock           ;
;  z_rd_addr[3] ; clock      ; -0.613 ; -1.305 ; Rise       ; clock           ;
;  z_rd_addr[4] ; clock      ; -0.829 ; -1.504 ; Rise       ; clock           ;
;  z_rd_addr[5] ; clock      ; -0.485 ; -1.139 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; done        ; clock      ; 8.934  ; 8.876  ; Rise       ; clock           ;
; z_dout[*]   ; clock      ; 14.715 ; 14.612 ; Rise       ; clock           ;
;  z_dout[0]  ; clock      ; 12.614 ; 12.515 ; Rise       ; clock           ;
;  z_dout[1]  ; clock      ; 13.094 ; 13.080 ; Rise       ; clock           ;
;  z_dout[2]  ; clock      ; 12.790 ; 12.689 ; Rise       ; clock           ;
;  z_dout[3]  ; clock      ; 12.755 ; 12.759 ; Rise       ; clock           ;
;  z_dout[4]  ; clock      ; 12.212 ; 12.174 ; Rise       ; clock           ;
;  z_dout[5]  ; clock      ; 12.564 ; 12.590 ; Rise       ; clock           ;
;  z_dout[6]  ; clock      ; 13.360 ; 13.217 ; Rise       ; clock           ;
;  z_dout[7]  ; clock      ; 12.729 ; 12.685 ; Rise       ; clock           ;
;  z_dout[8]  ; clock      ; 12.736 ; 12.688 ; Rise       ; clock           ;
;  z_dout[9]  ; clock      ; 12.175 ; 12.158 ; Rise       ; clock           ;
;  z_dout[10] ; clock      ; 13.384 ; 13.379 ; Rise       ; clock           ;
;  z_dout[11] ; clock      ; 14.319 ; 14.282 ; Rise       ; clock           ;
;  z_dout[12] ; clock      ; 12.802 ; 12.677 ; Rise       ; clock           ;
;  z_dout[13] ; clock      ; 12.747 ; 12.677 ; Rise       ; clock           ;
;  z_dout[14] ; clock      ; 13.185 ; 13.052 ; Rise       ; clock           ;
;  z_dout[15] ; clock      ; 14.715 ; 14.612 ; Rise       ; clock           ;
;  z_dout[16] ; clock      ; 13.110 ; 13.072 ; Rise       ; clock           ;
;  z_dout[17] ; clock      ; 12.602 ; 12.537 ; Rise       ; clock           ;
;  z_dout[18] ; clock      ; 14.081 ; 14.015 ; Rise       ; clock           ;
;  z_dout[19] ; clock      ; 12.741 ; 12.735 ; Rise       ; clock           ;
;  z_dout[20] ; clock      ; 13.920 ; 14.047 ; Rise       ; clock           ;
;  z_dout[21] ; clock      ; 13.170 ; 13.195 ; Rise       ; clock           ;
;  z_dout[22] ; clock      ; 12.723 ; 12.754 ; Rise       ; clock           ;
;  z_dout[23] ; clock      ; 12.707 ; 12.674 ; Rise       ; clock           ;
;  z_dout[24] ; clock      ; 12.184 ; 12.216 ; Rise       ; clock           ;
;  z_dout[25] ; clock      ; 12.551 ; 12.500 ; Rise       ; clock           ;
;  z_dout[26] ; clock      ; 13.865 ; 13.761 ; Rise       ; clock           ;
;  z_dout[27] ; clock      ; 12.545 ; 12.485 ; Rise       ; clock           ;
;  z_dout[28] ; clock      ; 12.368 ; 12.344 ; Rise       ; clock           ;
;  z_dout[29] ; clock      ; 12.709 ; 12.756 ; Rise       ; clock           ;
;  z_dout[30] ; clock      ; 12.369 ; 12.362 ; Rise       ; clock           ;
;  z_dout[31] ; clock      ; 12.204 ; 12.228 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; done        ; clock      ; 4.485 ; 4.689 ; Rise       ; clock           ;
; z_dout[*]   ; clock      ; 4.175 ; 4.315 ; Rise       ; clock           ;
;  z_dout[0]  ; clock      ; 4.277 ; 4.426 ; Rise       ; clock           ;
;  z_dout[1]  ; clock      ; 4.446 ; 4.634 ; Rise       ; clock           ;
;  z_dout[2]  ; clock      ; 4.387 ; 4.552 ; Rise       ; clock           ;
;  z_dout[3]  ; clock      ; 4.413 ; 4.607 ; Rise       ; clock           ;
;  z_dout[4]  ; clock      ; 4.264 ; 4.450 ; Rise       ; clock           ;
;  z_dout[5]  ; clock      ; 4.440 ; 4.625 ; Rise       ; clock           ;
;  z_dout[6]  ; clock      ; 4.859 ; 5.086 ; Rise       ; clock           ;
;  z_dout[7]  ; clock      ; 4.483 ; 4.664 ; Rise       ; clock           ;
;  z_dout[8]  ; clock      ; 4.766 ; 5.002 ; Rise       ; clock           ;
;  z_dout[9]  ; clock      ; 4.175 ; 4.315 ; Rise       ; clock           ;
;  z_dout[10] ; clock      ; 4.838 ; 5.089 ; Rise       ; clock           ;
;  z_dout[11] ; clock      ; 5.831 ; 6.058 ; Rise       ; clock           ;
;  z_dout[12] ; clock      ; 5.132 ; 5.333 ; Rise       ; clock           ;
;  z_dout[13] ; clock      ; 4.459 ; 4.624 ; Rise       ; clock           ;
;  z_dout[14] ; clock      ; 5.006 ; 5.246 ; Rise       ; clock           ;
;  z_dout[15] ; clock      ; 5.501 ; 5.819 ; Rise       ; clock           ;
;  z_dout[16] ; clock      ; 4.788 ; 4.951 ; Rise       ; clock           ;
;  z_dout[17] ; clock      ; 4.866 ; 5.082 ; Rise       ; clock           ;
;  z_dout[18] ; clock      ; 5.506 ; 5.812 ; Rise       ; clock           ;
;  z_dout[19] ; clock      ; 5.102 ; 5.271 ; Rise       ; clock           ;
;  z_dout[20] ; clock      ; 5.743 ; 6.039 ; Rise       ; clock           ;
;  z_dout[21] ; clock      ; 5.005 ; 5.288 ; Rise       ; clock           ;
;  z_dout[22] ; clock      ; 5.155 ; 5.332 ; Rise       ; clock           ;
;  z_dout[23] ; clock      ; 5.061 ; 5.218 ; Rise       ; clock           ;
;  z_dout[24] ; clock      ; 4.550 ; 4.759 ; Rise       ; clock           ;
;  z_dout[25] ; clock      ; 4.584 ; 4.723 ; Rise       ; clock           ;
;  z_dout[26] ; clock      ; 4.942 ; 5.093 ; Rise       ; clock           ;
;  z_dout[27] ; clock      ; 4.606 ; 4.750 ; Rise       ; clock           ;
;  z_dout[28] ; clock      ; 4.546 ; 4.692 ; Rise       ; clock           ;
;  z_dout[29] ; clock      ; 4.923 ; 5.086 ; Rise       ; clock           ;
;  z_dout[30] ; clock      ; 4.563 ; 4.709 ; Rise       ; clock           ;
;  z_dout[31] ; clock      ; 4.521 ; 4.671 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[18]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[19]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[20]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[21]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[22]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[23]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[24]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[25]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[26]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[27]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[28]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[29]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[30]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z_dout[31]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_rd_addr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_rd_addr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_rd_addr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_rd_addr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_rd_addr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_rd_addr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_en[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_addr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_addr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_addr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_addr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_addr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_addr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_en[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_addr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_addr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_addr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_addr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_addr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_addr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_en[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_en[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_en[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_en[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_wr_en[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_wr_en[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y_din[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_din[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; z_dout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; z_dout[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; z_dout[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; z_dout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; z_dout[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; z_dout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; z_dout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; z_dout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; z_dout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; z_dout[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; z_dout[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z_dout[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 32350    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 32350    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 92    ; 92   ;
; Unconstrained Input Port Paths  ; 296   ; 296  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 481   ; 481  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Fri Oct 23 20:08:16 2015
Info: Command: quartus_sta add_n_top -c add_n_top
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'add_n_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.509
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.509            -442.846 clock 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -434.048 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.676            -392.713 clock 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -432.464 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.408            -149.438 clock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -321.149 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 969 megabytes
    Info: Processing ended: Fri Oct 23 20:08:21 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


