TimeQuest Timing Analyzer report for Multiciclo
Tue Dec 11 00:49:19 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 70.07 MHz  ; 70.07 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.271 ; -1646.911     ;
; clk_rom ; -9.747  ; -258.740      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.524 ; 0.000         ;
; clk_rom ; 0.652 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -707.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.271 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.307     ;
; -13.271 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.307     ;
; -13.240 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.275     ;
; -13.240 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.275     ;
; -13.165 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.200     ;
; -13.165 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.200     ;
; -13.152 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.188     ;
; -13.152 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.188     ;
; -13.144 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.173     ;
; -13.144 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.173     ;
; -13.138 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.173     ;
; -13.138 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.173     ;
; -13.121 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.172     ;
; -13.121 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.172     ;
; -13.121 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.172     ;
; -13.121 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.172     ;
; -13.090 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.140     ;
; -13.090 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.140     ;
; -13.090 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.140     ;
; -13.090 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.140     ;
; -13.088 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.116     ;
; -13.088 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.116     ;
; -13.088 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.116     ;
; -13.084 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.146     ;
; -13.084 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.146     ;
; -13.084 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.146     ;
; -13.069 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.121     ;
; -13.066 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.108     ;
; -13.066 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.006      ; 14.108     ;
; -13.066 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 14.108     ;
; -13.066 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.108     ;
; -13.066 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 14.108     ;
; -13.066 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.006      ; 14.108     ;
; -13.066 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.108     ;
; -13.064 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.099     ;
; -13.064 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.099     ;
; -13.057 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.112     ;
; -13.057 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.084     ;
; -13.057 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.084     ;
; -13.057 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.084     ;
; -13.054 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.030      ; 14.120     ;
; -13.053 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.025      ; 14.114     ;
; -13.053 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.114     ;
; -13.053 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.114     ;
; -13.038 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.089     ;
; -13.035 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.005      ; 14.076     ;
; -13.035 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.076     ;
; -13.035 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.076     ;
; -13.035 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 14.076     ;
; -13.035 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.076     ;
; -13.035 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.076     ;
; -13.035 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.005      ; 14.076     ;
; -13.026 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.080     ;
; -13.024 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.062     ;
; -13.024 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.062     ;
; -13.024 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.062     ;
; -13.023 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.029      ; 14.088     ;
; -13.015 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.065     ;
; -13.015 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.065     ;
; -13.015 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.065     ;
; -13.015 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.065     ;
; -13.013 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 14.052     ;
; -13.002 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.037     ;
; -13.002 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.037     ;
; -13.002 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.053     ;
; -13.002 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.053     ;
; -13.002 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.053     ;
; -13.002 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.053     ;
; -12.994 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.038     ;
; -12.994 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.038     ;
; -12.994 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.038     ;
; -12.994 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.038     ;
; -12.993 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.030     ;
; -12.993 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.030     ;
; -12.993 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.030     ;
; -12.989 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.023     ;
; -12.989 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.023     ;
; -12.988 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.038     ;
; -12.988 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.038     ;
; -12.988 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.038     ;
; -12.988 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.038     ;
; -12.982 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.009     ;
; -12.982 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.009     ;
; -12.982 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.009     ;
; -12.982 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.020     ;
; -12.978 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.025      ; 14.039     ;
; -12.978 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.039     ;
; -12.978 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.039     ;
; -12.973 ; regbuf:rgA|sr_out[20]                     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.004     ;
; -12.973 ; regbuf:rgA|sr_out[20]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.004     ;
; -12.969 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.008     ; 13.997     ;
; -12.969 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 13.997     ;
; -12.969 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 13.997     ;
; -12.965 ; regbuf:rgA|sr_out[19]                     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 13.966     ;
; -12.965 ; regbuf:rgA|sr_out[19]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 13.966     ;
; -12.965 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.027     ;
; -12.965 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.027     ;
; -12.965 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.027     ;
; -12.963 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.014     ;
; -12.961 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.015     ; 13.982     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.747 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.757     ;
; -9.742 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.753     ;
; -9.741 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.751     ;
; -9.736 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.747     ;
; -9.695 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.697     ;
; -9.676 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.677     ;
; -9.669 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.679     ;
; -9.666 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.682     ;
; -9.664 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.665     ;
; -9.663 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.673     ;
; -9.658 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.673     ;
; -9.656 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.658     ;
; -9.638 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.654     ;
; -9.637 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.647     ;
; -9.635 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.650     ;
; -9.632 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.634     ;
; -9.631 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.641     ;
; -9.615 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.630     ;
; -9.610 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.626     ;
; -9.601 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.602     ;
; -9.593 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.609     ;
; -9.568 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 10.563     ;
; -9.562 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.563     ;
; -9.562 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.577     ;
; -9.539 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.548     ;
; -9.537 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.552     ;
; -9.533 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.548     ;
; -9.526 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.527     ;
; -9.515 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.516     ;
; -9.508 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.523     ;
; -9.505 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 10.500     ;
; -9.505 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.520     ;
; -9.499 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.500     ;
; -9.488 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.489     ;
; -9.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.501     ;
; -9.472 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.487     ;
; -9.466 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.475     ;
; -9.460 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.475     ;
; -9.459 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.474     ;
; -9.455 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.451     ;
; -9.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.453     ;
; -9.450 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 10.447     ;
; -9.449 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.445     ;
; -9.445 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 10.449     ;
; -9.444 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 10.441     ;
; -9.439 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 10.443     ;
; -9.438 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.439     ;
; -9.426 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.427     ;
; -9.425 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 10.425     ;
; -9.425 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.426     ;
; -9.420 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.435     ;
; -9.420 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 10.415     ;
; -9.413 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 10.413     ;
; -9.413 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.428     ;
; -9.407 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.421     ;
; -9.403 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.418     ;
; -9.402 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.411     ;
; -9.399 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.409     ;
; -9.398 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.414     ;
; -9.397 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.412     ;
; -9.397 ; regbuf:rgA|sr_out[20]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 10.394     ;
; -9.393 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.403     ;
; -9.389 ; regbuf:rgA|sr_out[19]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.002      ; 10.356     ;
; -9.386 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.397     ;
; -9.386 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.395     ;
; -9.386 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.401     ;
; -9.384 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.398     ;
; -9.380 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.391     ;
; -9.380 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.389     ;
; -9.377 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.373     ;
; -9.374 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.375     ;
; -9.373 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 10.368     ;
; -9.371 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.367     ;
; -9.368 ; regbuf:rgA|sr_out[20]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.379     ;
; -9.367 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.368     ;
; -9.365 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.375     ;
; -9.363 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.364     ;
; -9.362 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.377     ;
; -9.360 ; regbuf:rgA|sr_out[19]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 10.341     ;
; -9.359 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.369     ;
; -9.355 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.360     ;
; -9.350 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.365     ;
; -9.350 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 10.350     ;
; -9.349 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.350     ;
; -9.349 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.364     ;
; -9.349 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.354     ;
; -9.349 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.364     ;
; -9.349 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.350     ;
; -9.345 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.341     ;
; -9.344 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.353     ;
; -9.344 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.346     ;
; -9.340 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.341     ;
; -9.339 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.335     ;
; -9.334 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 10.335     ;
; -9.334 ; regbuf:rgA|sr_out[20]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 10.331     ;
; -9.329 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.331     ;
; -9.326 ; regbuf:rgA|sr_out[19]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.002      ; 10.293     ;
; -9.324 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.339     ;
; -9.324 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.339     ;
; -9.322 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.337     ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.529 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.556 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.659 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.681 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.803 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.813 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.839 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.917 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.182      ;
; 0.920 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.185      ;
; 0.921 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.186      ;
; 0.955 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.220      ;
; 0.955 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.220      ;
; 0.958 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.223      ;
; 0.984 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.251      ;
; 1.003 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.269      ;
; 1.011 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.050 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.316      ;
; 1.117 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.127 ; regbuf:regULA|sr_out[13]                  ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.393      ;
; 1.165 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 1.436      ;
; 1.186 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.479      ;
; 1.220 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 1.490      ;
; 1.263 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.526      ;
; 1.264 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.531      ;
; 1.272 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.284 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 1.555      ;
; 1.293 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.012      ; 1.571      ;
; 1.314 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.025      ; 1.605      ;
; 1.337 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.034     ; 1.569      ;
; 1.339 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.610      ;
; 1.341 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.612      ;
; 1.345 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.616      ;
; 1.357 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.027     ; 1.596      ;
; 1.362 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.025      ; 1.653      ;
; 1.368 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.634      ;
; 1.383 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.649      ;
; 1.415 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.033     ; 1.648      ;
; 1.420 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.706      ;
; 1.439 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.705      ;
; 1.466 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.logic_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.013      ; 1.745      ;
; 1.493 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.027      ; 1.786      ;
; 1.497 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.027      ; 1.790      ;
; 1.497 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.027      ; 1.790      ;
; 1.506 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 1.780      ;
; 1.514 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.795      ;
; 1.518 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.023     ; 1.761      ;
; 1.522 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.788      ;
; 1.536 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.801      ;
; 1.539 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.805      ;
; 1.547 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.020      ; 1.833      ;
; 1.552 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 1.826      ;
; 1.574 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.839      ;
; 1.583 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.890      ;
; 1.588 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.025      ; 1.879      ;
; 1.594 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.859      ;
; 1.597 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.019      ; 1.850      ;
; 1.598 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.863      ;
; 1.605 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.862      ;
; 1.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.863      ;
; 1.612 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.027      ; 1.905      ;
; 1.613 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 1.885      ;
; 1.613 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.870      ;
; 1.624 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.904      ;
; 1.639 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.904      ;
; 1.640 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.909      ;
; 1.643 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.923      ;
; 1.644 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.909      ;
; 1.646 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.926      ;
; 1.648 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.928      ;
; 1.649 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 1.907      ;
; 1.652 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.917      ;
; 1.669 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.934      ;
; 1.670 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.938      ;
; 1.682 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.947      ;
; 1.685 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.986      ;
; 1.688 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.953      ;
; 1.705 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.971      ;
; 1.707 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.965      ;
; 1.709 ; reg:ir|sr_out[9]                          ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.974      ;
; 1.718 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.986      ;
; 1.719 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.028      ; 2.013      ;
; 1.742 ; reg:ir|sr_out[20]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.029      ; 2.005      ;
; 1.742 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.027     ; 1.981      ;
; 1.788 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 2.043      ;
; 1.789 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 2.110      ;
; 1.790 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 2.099      ;
; 1.797 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 2.082      ;
; 1.806 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.072      ;
; 1.806 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 2.059      ;
; 1.809 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 2.094      ;
; 1.813 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 2.098      ;
; 1.815 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 2.094      ;
; 1.819 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.017      ; 2.102      ;
; 1.820 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 2.087      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.652 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.943      ;
; 0.654 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.945      ;
; 0.656 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.947      ;
; 0.906 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.191      ;
; 0.912 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.197      ;
; 0.913 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.198      ;
; 0.915 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.197      ;
; 0.918 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.209      ;
; 0.918 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.209      ;
; 0.926 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.210      ;
; 0.943 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.226      ;
; 0.978 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.263      ;
; 1.140 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.433      ;
; 1.211 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.481      ;
; 1.233 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.510      ;
; 1.263 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.010      ; 1.507      ;
; 1.288 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.004      ; 1.526      ;
; 1.298 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.000      ; 1.532      ;
; 1.302 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.548      ;
; 1.344 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.637      ;
; 1.355 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.002      ; 1.591      ;
; 1.413 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.692      ;
; 1.544 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.790      ;
; 1.557 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.840      ;
; 1.565 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.001     ; 1.798      ;
; 1.589 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.835      ;
; 1.603 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.896      ;
; 1.620 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.927      ;
; 1.680 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.987      ;
; 1.706 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.001      ; 1.941      ;
; 1.737 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.983      ;
; 1.763 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.001      ; 1.998      ;
; 1.768 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.036      ;
; 1.769 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.051      ;
; 1.775 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.047      ;
; 1.783 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.068      ;
; 1.798 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.070      ;
; 1.804 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.097      ;
; 1.841 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.134      ;
; 1.849 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.118      ;
; 1.873 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.166      ;
; 1.879 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.186      ;
; 1.962 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.240      ;
; 2.085 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.392      ;
; 2.097 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.385      ;
; 2.103 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.391      ;
; 2.126 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.433      ;
; 2.134 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.417      ;
; 2.158 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.465      ;
; 2.208 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.496      ;
; 2.214 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.502      ;
; 2.389 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.691      ;
; 2.395 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.697      ;
; 2.493 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.786      ;
; 2.500 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.802      ;
; 2.506 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.808      ;
; 2.523 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.806      ;
; 2.525 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.796      ;
; 2.552 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.821      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.686 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 2.946      ;
; 2.707 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 2.967      ;
; 2.768 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 3.014      ;
; 2.774 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 3.081      ;
; 2.806 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 3.091      ;
; 2.842 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 3.149      ;
; 2.846 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 3.139      ;
; 2.847 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 3.154      ;
; 2.871 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 3.164      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.630 ; 2.630 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.381 ; -0.381 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.267 ; 20.267 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.623 ; 18.623 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.216 ; 19.216 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 17.526 ; 17.526 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.063 ; 18.063 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.051 ; 18.051 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.650 ; 18.650 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.267 ; 20.267 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 16.265 ; 16.265 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.149 ; 18.149 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.343 ; 19.343 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.203 ; 19.203 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.824 ; 18.824 ; Rise       ; clk             ;
;  data[12] ; clk        ; 17.695 ; 17.695 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.781 ; 18.781 ; Rise       ; clk             ;
;  data[14] ; clk        ; 16.876 ; 16.876 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.332 ; 18.332 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.167 ; 19.167 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.891 ; 17.891 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.835 ; 18.835 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.442 ; 18.442 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.027 ; 18.027 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.467 ; 17.467 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.070 ; 19.070 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.881 ; 19.881 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.900 ; 18.900 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.953 ; 18.953 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.950 ; 19.950 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.913 ; 18.913 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.803 ; 18.803 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.448 ; 19.448 ; Rise       ; clk             ;
;  data[30] ; clk        ; 18.915 ; 18.915 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.756 ; 18.756 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.897 ; 13.897 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.714 ; 11.714 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.890 ; 12.890 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.514 ; 11.514 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.230 ; 12.230 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.897 ; 13.897 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.749 ; 11.749 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.632 ; 11.632 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.945 ; 11.945 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.593 ; 12.593 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.053 ; 12.053 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.492 ; 12.492 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.446 ; 11.446 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.185 ; 12.185 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.156 ; 11.156 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.119 ; 13.119 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.684 ; 11.684 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.000 ; 12.000 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.135 ; 12.135 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.740 ; 11.740 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.739 ; 11.739 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.729 ; 11.729 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.714 ; 11.714 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.552 ; 11.552 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.622 ; 11.622 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.950 ; 11.950 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.476 ; 12.476 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.783 ; 11.783 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.887 ; 11.887 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.936 ; 11.936 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.548  ; 7.548  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.419  ; 9.419  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.961  ; 9.961  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.239  ; 8.239  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.214  ; 9.214  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.905  ; 9.905  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 12.522 ; 12.522 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.968  ; 9.968  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.108 ; 10.108 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.066  ; 8.066  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.579  ; 9.579  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.109  ; 9.109  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.704  ; 9.704  ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.947  ; 8.947  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.303  ; 9.303  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.564  ; 9.564  ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.688  ; 8.688  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.721  ; 9.721  ; Rise       ; clk             ;
;  data[18] ; clk        ; 7.712  ; 7.712  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.917  ; 9.917  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.877  ; 8.877  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.821  ; 8.821  ; Rise       ; clk             ;
;  data[22] ; clk        ; 7.937  ; 7.937  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.688  ; 8.688  ; Rise       ; clk             ;
;  data[24] ; clk        ; 7.548  ; 7.548  ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.342  ; 8.342  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.305  ; 8.305  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.275  ; 9.275  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.042  ; 9.042  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.662  ; 9.662  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  data[31] ; clk        ; 10.041 ; 10.041 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.156 ; 11.156 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.714 ; 11.714 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.890 ; 12.890 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.514 ; 11.514 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.230 ; 12.230 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.897 ; 13.897 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.749 ; 11.749 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.632 ; 11.632 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.945 ; 11.945 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.593 ; 12.593 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.053 ; 12.053 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.492 ; 12.492 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.446 ; 11.446 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.185 ; 12.185 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.156 ; 11.156 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.119 ; 13.119 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.684 ; 11.684 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.000 ; 12.000 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.135 ; 12.135 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.740 ; 11.740 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.739 ; 11.739 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.729 ; 11.729 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.714 ; 11.714 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.552 ; 11.552 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.622 ; 11.622 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.950 ; 11.950 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.476 ; 12.476 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.783 ; 11.783 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.887 ; 11.887 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.936 ; 11.936 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.322  ; 8.322  ; 8.322  ; 8.322  ;
; debug[0]   ; data[1]     ; 8.388  ; 8.388  ; 8.388  ; 8.388  ;
; debug[0]   ; data[2]     ; 8.109  ; 8.109  ; 8.109  ; 8.109  ;
; debug[0]   ; data[3]     ; 7.759  ; 7.759  ; 7.759  ; 7.759  ;
; debug[0]   ; data[4]     ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; debug[0]   ; data[5]     ; 11.928 ; 11.928 ; 11.928 ; 11.928 ;
; debug[0]   ; data[6]     ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; debug[0]   ; data[7]     ; 8.109  ; 8.109  ; 8.109  ; 8.109  ;
; debug[0]   ; data[8]     ; 8.430  ; 8.430  ; 8.430  ; 8.430  ;
; debug[0]   ; data[9]     ; 7.850  ; 7.850  ; 7.850  ; 7.850  ;
; debug[0]   ; data[10]    ; 8.625  ; 8.625  ; 8.625  ; 8.625  ;
; debug[0]   ; data[11]    ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[0]   ; data[12]    ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; debug[0]   ; data[13]    ; 8.353  ; 8.353  ; 8.353  ; 8.353  ;
; debug[0]   ; data[14]    ; 7.368  ; 7.368  ; 7.368  ; 7.368  ;
; debug[0]   ; data[15]    ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; debug[0]   ; data[16]    ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; debug[0]   ; data[17]    ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; debug[0]   ; data[18]    ; 8.820  ; 8.820  ; 8.820  ; 8.820  ;
; debug[0]   ; data[19]    ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
; debug[0]   ; data[20]    ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; debug[0]   ; data[21]    ; 8.501  ; 8.501  ; 8.501  ; 8.501  ;
; debug[0]   ; data[22]    ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; debug[0]   ; data[23]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; debug[0]   ; data[24]    ; 7.960  ; 7.960  ; 7.960  ; 7.960  ;
; debug[0]   ; data[25]    ; 8.033  ; 8.033  ; 8.033  ; 8.033  ;
; debug[0]   ; data[26]    ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; debug[0]   ; data[27]    ; 8.092  ; 8.092  ; 8.092  ; 8.092  ;
; debug[0]   ; data[28]    ; 9.425  ; 9.425  ; 9.425  ; 9.425  ;
; debug[0]   ; data[29]    ; 9.438  ; 9.438  ; 9.438  ; 9.438  ;
; debug[0]   ; data[30]    ; 9.467  ; 9.467  ; 9.467  ; 9.467  ;
; debug[0]   ; data[31]    ; 8.640  ; 8.640  ; 8.640  ; 8.640  ;
; debug[1]   ; data[0]     ; 7.882  ; 7.882  ; 7.882  ; 7.882  ;
; debug[1]   ; data[1]     ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; debug[1]   ; data[2]     ; 7.217  ; 7.217  ; 7.217  ; 7.217  ;
; debug[1]   ; data[3]     ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; debug[1]   ; data[4]     ; 7.330  ; 7.330  ; 7.330  ; 7.330  ;
; debug[1]   ; data[5]     ; 10.755 ; 10.755 ; 10.755 ; 10.755 ;
; debug[1]   ; data[6]     ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; debug[1]   ; data[7]     ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; debug[1]   ; data[8]     ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; debug[1]   ; data[9]     ; 7.799  ; 7.799  ; 7.799  ; 7.799  ;
; debug[1]   ; data[10]    ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; debug[1]   ; data[11]    ; 8.108  ; 8.108  ; 8.108  ; 8.108  ;
; debug[1]   ; data[12]    ; 7.117  ; 7.117  ; 7.117  ; 7.117  ;
; debug[1]   ; data[13]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; debug[1]   ; data[14]    ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; debug[1]   ; data[15]    ; 7.974  ; 7.974  ; 7.974  ; 7.974  ;
; debug[1]   ; data[16]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; debug[1]   ; data[17]    ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; debug[1]   ; data[18]    ; 7.647  ; 7.647  ; 7.647  ; 7.647  ;
; debug[1]   ; data[19]    ; 8.182  ; 8.182  ; 8.182  ; 8.182  ;
; debug[1]   ; data[20]    ; 7.593  ; 7.593  ; 7.593  ; 7.593  ;
; debug[1]   ; data[21]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[1]   ; data[22]    ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; debug[1]   ; data[23]    ; 8.501  ; 8.501  ; 8.501  ; 8.501  ;
; debug[1]   ; data[24]    ; 7.429  ; 7.429  ; 7.429  ; 7.429  ;
; debug[1]   ; data[25]    ; 7.230  ; 7.230  ; 7.230  ; 7.230  ;
; debug[1]   ; data[26]    ; 8.978  ; 8.978  ; 8.978  ; 8.978  ;
; debug[1]   ; data[27]    ; 8.219  ; 8.219  ; 8.219  ; 8.219  ;
; debug[1]   ; data[28]    ; 8.721  ; 8.721  ; 8.721  ; 8.721  ;
; debug[1]   ; data[29]    ; 9.475  ; 9.475  ; 9.475  ; 9.475  ;
; debug[1]   ; data[30]    ; 8.762  ; 8.762  ; 8.762  ; 8.762  ;
; debug[1]   ; data[31]    ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.322  ; 8.322  ; 8.322  ; 8.322  ;
; debug[0]   ; data[1]     ; 7.720  ; 7.720  ; 7.720  ; 7.720  ;
; debug[0]   ; data[2]     ; 8.109  ; 8.109  ; 8.109  ; 8.109  ;
; debug[0]   ; data[3]     ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; debug[0]   ; data[4]     ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; debug[0]   ; data[5]     ; 9.622  ; 9.622  ; 9.622  ; 9.622  ;
; debug[0]   ; data[6]     ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; debug[0]   ; data[7]     ; 7.746  ; 7.746  ; 7.746  ; 7.746  ;
; debug[0]   ; data[8]     ; 8.430  ; 8.430  ; 8.430  ; 8.430  ;
; debug[0]   ; data[9]     ; 7.140  ; 7.140  ; 7.140  ; 7.140  ;
; debug[0]   ; data[10]    ; 8.625  ; 8.625  ; 8.625  ; 8.625  ;
; debug[0]   ; data[11]    ; 7.927  ; 7.927  ; 7.927  ; 7.927  ;
; debug[0]   ; data[12]    ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; debug[0]   ; data[13]    ; 7.673  ; 7.673  ; 7.673  ; 7.673  ;
; debug[0]   ; data[14]    ; 7.368  ; 7.368  ; 7.368  ; 7.368  ;
; debug[0]   ; data[15]    ; 7.237  ; 7.237  ; 7.237  ; 7.237  ;
; debug[0]   ; data[16]    ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; debug[0]   ; data[17]    ; 7.140  ; 7.140  ; 7.140  ; 7.140  ;
; debug[0]   ; data[18]    ; 8.820  ; 8.820  ; 8.820  ; 8.820  ;
; debug[0]   ; data[19]    ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; debug[0]   ; data[20]    ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; debug[0]   ; data[21]    ; 7.686  ; 7.686  ; 7.686  ; 7.686  ;
; debug[0]   ; data[22]    ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; debug[0]   ; data[23]    ; 7.623  ; 7.623  ; 7.623  ; 7.623  ;
; debug[0]   ; data[24]    ; 7.960  ; 7.960  ; 7.960  ; 7.960  ;
; debug[0]   ; data[25]    ; 7.221  ; 7.221  ; 7.221  ; 7.221  ;
; debug[0]   ; data[26]    ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; debug[0]   ; data[27]    ; 7.554  ; 7.554  ; 7.554  ; 7.554  ;
; debug[0]   ; data[28]    ; 9.425  ; 9.425  ; 9.425  ; 9.425  ;
; debug[0]   ; data[29]    ; 7.566  ; 7.566  ; 7.566  ; 7.566  ;
; debug[0]   ; data[30]    ; 9.467  ; 9.467  ; 9.467  ; 9.467  ;
; debug[0]   ; data[31]    ; 7.940  ; 7.940  ; 7.940  ; 7.940  ;
; debug[1]   ; data[0]     ; 7.246  ; 7.246  ; 7.246  ; 7.246  ;
; debug[1]   ; data[1]     ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; debug[1]   ; data[2]     ; 6.987  ; 6.987  ; 6.987  ; 6.987  ;
; debug[1]   ; data[3]     ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; debug[1]   ; data[4]     ; 6.200  ; 6.200  ; 6.200  ; 6.200  ;
; debug[1]   ; data[5]     ; 10.755 ; 10.755 ; 10.755 ; 10.755 ;
; debug[1]   ; data[6]     ; 7.323  ; 7.323  ; 7.323  ; 7.323  ;
; debug[1]   ; data[7]     ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; debug[1]   ; data[8]     ; 6.850  ; 6.850  ; 6.850  ; 6.850  ;
; debug[1]   ; data[9]     ; 7.799  ; 7.799  ; 7.799  ; 7.799  ;
; debug[1]   ; data[10]    ; 7.418  ; 7.418  ; 7.418  ; 7.418  ;
; debug[1]   ; data[11]    ; 8.108  ; 8.108  ; 8.108  ; 8.108  ;
; debug[1]   ; data[12]    ; 6.471  ; 6.471  ; 6.471  ; 6.471  ;
; debug[1]   ; data[13]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; debug[1]   ; data[14]    ; 6.485  ; 6.485  ; 6.485  ; 6.485  ;
; debug[1]   ; data[15]    ; 7.974  ; 7.974  ; 7.974  ; 7.974  ;
; debug[1]   ; data[16]    ; 6.837  ; 6.837  ; 6.837  ; 6.837  ;
; debug[1]   ; data[17]    ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; debug[1]   ; data[18]    ; 7.234  ; 7.234  ; 7.234  ; 7.234  ;
; debug[1]   ; data[19]    ; 8.182  ; 8.182  ; 8.182  ; 8.182  ;
; debug[1]   ; data[20]    ; 6.926  ; 6.926  ; 6.926  ; 6.926  ;
; debug[1]   ; data[21]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[1]   ; data[22]    ; 7.165  ; 7.165  ; 7.165  ; 7.165  ;
; debug[1]   ; data[23]    ; 8.501  ; 8.501  ; 8.501  ; 8.501  ;
; debug[1]   ; data[24]    ; 7.208  ; 7.208  ; 7.208  ; 7.208  ;
; debug[1]   ; data[25]    ; 7.230  ; 7.230  ; 7.230  ; 7.230  ;
; debug[1]   ; data[26]    ; 7.743  ; 7.743  ; 7.743  ; 7.743  ;
; debug[1]   ; data[27]    ; 8.219  ; 8.219  ; 8.219  ; 8.219  ;
; debug[1]   ; data[28]    ; 7.265  ; 7.265  ; 7.265  ; 7.265  ;
; debug[1]   ; data[29]    ; 9.475  ; 9.475  ; 9.475  ; 9.475  ;
; debug[1]   ; data[30]    ; 6.905  ; 6.905  ; 6.905  ; 6.905  ;
; debug[1]   ; data[31]    ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.507 ; -677.332      ;
; clk_rom ; -3.744 ; -113.543      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.242 ; 0.000         ;
; clk_rom ; 0.264 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -707.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.507 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.538      ;
; -5.507 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.538      ;
; -5.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.515      ;
; -5.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.515      ;
; -5.452 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.483      ;
; -5.452 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.483      ;
; -5.446 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.491      ;
; -5.446 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.491      ;
; -5.446 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.491      ;
; -5.446 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.491      ;
; -5.429 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.463      ;
; -5.429 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.463      ;
; -5.429 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.463      ;
; -5.429 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.463      ;
; -5.429 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.463      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.463      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.449      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.449      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.449      ;
; -5.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.463      ;
; -5.423 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.468      ;
; -5.423 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.468      ;
; -5.423 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.468      ;
; -5.423 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.468      ;
; -5.420 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.475      ;
; -5.420 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.475      ;
; -5.420 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.475      ;
; -5.407 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.453      ;
; -5.406 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.440      ;
; -5.406 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.440      ;
; -5.406 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.440      ;
; -5.406 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.440      ;
; -5.406 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.440      ;
; -5.405 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.440      ;
; -5.405 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.426      ;
; -5.405 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.426      ;
; -5.405 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.426      ;
; -5.405 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.440      ;
; -5.402 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.433      ;
; -5.402 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.433      ;
; -5.400 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.026      ; 6.458      ;
; -5.399 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.446      ;
; -5.397 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.452      ;
; -5.397 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.452      ;
; -5.397 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.452      ;
; -5.395 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.427      ;
; -5.395 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.427      ;
; -5.395 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.427      ;
; -5.391 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.436      ;
; -5.391 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.436      ;
; -5.391 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.436      ;
; -5.391 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.436      ;
; -5.387 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.420      ;
; -5.384 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.430      ;
; -5.377 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.026      ; 6.435      ;
; -5.376 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.423      ;
; -5.374 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.408      ;
; -5.374 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.408      ;
; -5.374 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.408      ;
; -5.374 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.408      ;
; -5.374 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.408      ;
; -5.373 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.408      ;
; -5.373 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.394      ;
; -5.373 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.394      ;
; -5.373 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.394      ;
; -5.373 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.408      ;
; -5.372 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.404      ;
; -5.372 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.404      ;
; -5.372 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.404      ;
; -5.365 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.420      ;
; -5.365 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.420      ;
; -5.365 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.420      ;
; -5.364 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.397      ;
; -5.352 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.398      ;
; -5.345 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.026      ; 6.403      ;
; -5.344 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.391      ;
; -5.341 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.386      ;
; -5.341 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.386      ;
; -5.341 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.386      ;
; -5.341 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.386      ;
; -5.340 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.372      ;
; -5.340 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.372      ;
; -5.340 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.372      ;
; -5.332 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.365      ;
; -5.327 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.355      ;
; -5.327 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.355      ;
; -5.324 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.358      ;
; -5.324 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.358      ;
; -5.324 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.358      ;
; -5.324 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.358      ;
; -5.324 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.358      ;
; -5.323 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.358      ;
; -5.323 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.344      ;
; -5.323 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.344      ;
; -5.323 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.344      ;
; -5.323 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.358      ;
; -5.317 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.348      ;
; -5.317 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.348      ;
; -5.315 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.370      ;
; -5.315 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.370      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.744 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.782      ;
; -3.717 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.769      ;
; -3.698 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.736      ;
; -3.694 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.732      ;
; -3.681 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.733      ;
; -3.680 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.718      ;
; -3.671 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.723      ;
; -3.668 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.716      ;
; -3.666 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.714      ;
; -3.665 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.713      ;
; -3.663 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.711      ;
; -3.656 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.691      ;
; -3.655 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.693      ;
; -3.648 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.700      ;
; -3.643 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.691      ;
; -3.642 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.694      ;
; -3.640 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.688      ;
; -3.636 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.674      ;
; -3.634 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.672      ;
; -3.629 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.678      ;
; -3.625 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.663      ;
; -3.623 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.675      ;
; -3.621 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.673      ;
; -3.611 ; regbuf:rgA|sr_out[19]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.617      ;
; -3.611 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.659      ;
; -3.609 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.661      ;
; -3.608 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.656      ;
; -3.604 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.642      ;
; -3.602 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.654      ;
; -3.598 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.650      ;
; -3.598 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.650      ;
; -3.595 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.633      ;
; -3.592 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.627      ;
; -3.591 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.629      ;
; -3.584 ; regbuf:rgA|sr_out[19]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 4.604      ;
; -3.581 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.619      ;
; -3.578 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.630      ;
; -3.577 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.629      ;
; -3.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.610      ;
; -3.571 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.608      ;
; -3.570 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.605      ;
; -3.569 ; regbuf:rgA|sr_out[20]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.603      ;
; -3.568 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.620      ;
; -3.568 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.620      ;
; -3.567 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.604      ;
; -3.566 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.618      ;
; -3.565 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.613      ;
; -3.564 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.612      ;
; -3.562 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.610      ;
; -3.561 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.609      ;
; -3.561 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.599      ;
; -3.560 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.609      ;
; -3.554 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.605      ;
; -3.547 ; regbuf:rgA|sr_out[19]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.553      ;
; -3.544 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.595      ;
; -3.543 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.577      ;
; -3.543 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.588      ;
; -3.543 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.592      ;
; -3.542 ; regbuf:rgA|sr_out[20]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.590      ;
; -3.541 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.588      ;
; -3.541 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.575      ;
; -3.540 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.585      ;
; -3.540 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.578      ;
; -3.540 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.592      ;
; -3.538 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.572      ;
; -3.538 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.585      ;
; -3.537 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.572      ;
; -3.536 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.570      ;
; -3.531 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.569      ;
; -3.530 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.582      ;
; -3.529 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.581      ;
; -3.524 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.573      ;
; -3.521 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.559      ;
; -3.520 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.572      ;
; -3.520 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.558      ;
; -3.519 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.571      ;
; -3.518 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.552      ;
; -3.516 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.554      ;
; -3.515 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.553      ;
; -3.515 ; regbuf:rgA|sr_out[19]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 4.535      ;
; -3.514 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.566      ;
; -3.513 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.547      ;
; -3.512 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.560      ;
; -3.509 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.557      ;
; -3.508 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.560      ;
; -3.507 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.544      ;
; -3.506 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.541      ;
; -3.506 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.544      ;
; -3.505 ; regbuf:rgA|sr_out[20]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.539      ;
; -3.504 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.542      ;
; -3.502 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.554      ;
; -3.502 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.554      ;
; -3.502 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.540      ;
; -3.499 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.551      ;
; -3.498 ; regbuf:rgA|sr_out[19]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.017      ; 4.514      ;
; -3.498 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.547      ;
; -3.497 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.549      ;
; -3.497 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.535      ;
; -3.496 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.547      ;
; -3.496 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.548      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.242 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.259 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.295 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.306 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.358 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.366 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.376 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.384 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.420 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.571      ;
; 0.442 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.595      ;
; 0.449 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.600      ;
; 0.450 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.601      ;
; 0.454 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.457 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.608      ;
; 0.458 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.465 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.616      ;
; 0.467 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.618      ;
; 0.478 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.487 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.684      ;
; 0.501 ; regbuf:regULA|sr_out[13]                  ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.507 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.534 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.689      ;
; 0.555 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.709      ;
; 0.562 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.713      ;
; 0.568 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.013      ; 0.733      ;
; 0.584 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.737      ;
; 0.597 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.788      ;
; 0.598 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.601 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.023      ; 0.776      ;
; 0.605 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.023      ; 0.780      ;
; 0.609 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.764      ;
; 0.622 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.776      ;
; 0.622 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.776      ;
; 0.624 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.778      ;
; 0.625 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.026     ; 0.752      ;
; 0.633 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.635 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.032     ; 0.755      ;
; 0.643 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.650 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.836      ;
; 0.655 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.logic_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.012      ; 0.819      ;
; 0.676 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.856      ;
; 0.678 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.858      ;
; 0.678 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.032     ; 0.798      ;
; 0.678 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.858      ;
; 0.693 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.007      ; 0.852      ;
; 0.695 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.021      ; 0.868      ;
; 0.700 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.851      ;
; 0.702 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.853      ;
; 0.708 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.022     ; 0.838      ;
; 0.711 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.902      ;
; 0.712 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.021      ; 0.871      ;
; 0.712 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.864      ;
; 0.712 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.863      ;
; 0.719 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.023      ; 0.894      ;
; 0.721 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.872      ;
; 0.722 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 0.881      ;
; 0.727 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.878      ;
; 0.735 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.876      ;
; 0.738 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.889      ;
; 0.739 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.880      ;
; 0.740 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.898      ;
; 0.741 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.885      ;
; 0.744 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.885      ;
; 0.747 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 0.912      ;
; 0.747 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.898      ;
; 0.748 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.023      ; 0.923      ;
; 0.750 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 0.915      ;
; 0.750 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 0.915      ;
; 0.750 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 0.915      ;
; 0.754 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.905      ;
; 0.759 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.910      ;
; 0.762 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.947      ;
; 0.763 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.764 ; reg:ir|sr_out[20]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.031      ; 0.933      ;
; 0.764 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.917      ;
; 0.770 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.921      ;
; 0.774 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.925      ;
; 0.775 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.951      ;
; 0.779 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.789 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.994      ;
; 0.802 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.995      ;
; 0.808 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.023      ; 0.983      ;
; 0.819 ; reg:ir|sr_out[9]                          ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.968      ;
; 0.819 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.958      ;
; 0.820 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.963      ;
; 0.823 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.965      ;
; 0.823 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.987      ;
; 0.824 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 0.995      ;
; 0.824 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 0.989      ;
; 0.825 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.018      ; 0.995      ;
; 0.826 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.014      ; 0.992      ;
; 0.833 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.018      ; 1.003      ;
; 0.836 ; regbuf:regULA|sr_out[0]                   ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; -0.022     ; 0.966      ;
; 0.837 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.026     ; 0.963      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.264 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.462      ;
; 0.264 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.462      ;
; 0.264 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.462      ;
; 0.384 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.575      ;
; 0.390 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.588      ;
; 0.391 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.589      ;
; 0.392 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.583      ;
; 0.393 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.582      ;
; 0.394 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.585      ;
; 0.399 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.589      ;
; 0.410 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.599      ;
; 0.427 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.618      ;
; 0.506 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.705      ;
; 0.534 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 0.710      ;
; 0.538 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.721      ;
; 0.577 ; regbuf:rgB|sr_out[29]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 0.730      ;
; 0.580 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.779      ;
; 0.595 ; regbuf:rgB|sr_out[17]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.008      ; 0.741      ;
; 0.600 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 0.754      ;
; 0.602 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.006      ; 0.746      ;
; 0.614 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 0.800      ;
; 0.641 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.007      ; 0.786      ;
; 0.686 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.885      ;
; 0.697 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.910      ;
; 0.704 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.893      ;
; 0.710 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 0.864      ;
; 0.730 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.005      ; 0.873      ;
; 0.731 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 0.885      ;
; 0.735 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.948      ;
; 0.764 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.954      ;
; 0.766 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 0.942      ;
; 0.787 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.986      ;
; 0.798 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 0.952      ;
; 0.799 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.998      ;
; 0.803 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.016      ;
; 0.804 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.006      ; 0.948      ;
; 0.804 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.995      ;
; 0.810 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 0.988      ;
; 0.810 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.009      ;
; 0.810 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 0.987      ;
; 0.816 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 0.994      ;
; 0.821 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.006      ; 0.965      ;
; 0.897 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.084      ;
; 0.906 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.119      ;
; 0.911 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.106      ;
; 0.916 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.111      ;
; 0.921 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.134      ;
; 0.932 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.145      ;
; 0.932 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.123      ;
; 0.970 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.165      ;
; 0.975 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.170      ;
; 1.038 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.247      ;
; 1.041 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.250      ;
; 1.097 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.306      ;
; 1.100 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.309      ;
; 1.101 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.300      ;
; 1.113 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.304      ;
; 1.140 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.317      ;
; 1.149 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.327      ;
; 1.220 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.433      ;
; 1.229 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.399      ;
; 1.234 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.404      ;
; 1.260 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.473      ;
; 1.261 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.474      ;
; 1.262 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.461      ;
; 1.268 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.460      ;
; 1.288 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.487      ;
; 1.314 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.506      ;
; 1.327 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.505      ;
; 1.336 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 1.490      ;
; 1.353 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.537      ;
; 1.361 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.545      ;
; 1.414 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.627      ;
; 1.420 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.633      ;
; 1.444 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.643      ;
; 1.446 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.645      ;
; 1.475 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.643      ;
; 1.476 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.641      ;
; 1.499 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 1.653      ;
; 1.508 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.013      ; 1.659      ;
; 1.522 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.692      ;
; 1.522 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.735      ;
; 1.523 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.736      ;
; 1.527 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.697      ;
; 1.535 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.734      ;
; 1.555 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.768      ;
; 1.555 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.754      ;
; 1.565 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.778      ;
; 1.567 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.766      ;
; 1.579 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.778      ;
; 1.608 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.821      ;
; 1.613 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.788      ;
; 1.621 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.820      ;
; 1.625 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.838      ;
; 1.649 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.833      ;
; 1.652 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.836      ;
; 1.652 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.851      ;
; 1.730 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.919      ;
; 1.790 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.980      ;
; 1.801 ; regbuf:rgA|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.992      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.027 ; 1.027 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.049 ; 0.049 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 9.881 ; 9.881 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.060 ; 9.060 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.420 ; 9.420 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.550 ; 8.550 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.774 ; 8.774 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.788 ; 8.788 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.153 ; 9.153 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.881 ; 9.881 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 7.985 ; 7.985 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.818 ; 8.818 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.397 ; 9.397 ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.306 ; 9.306 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.199 ; 9.199 ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.617 ; 8.617 ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.195 ; 9.195 ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.319 ; 8.319 ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.039 ; 9.039 ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.295 ; 9.295 ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.832 ; 8.832 ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.222 ; 9.222 ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.078 ; 9.078 ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.885 ; 8.885 ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.599 ; 8.599 ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.286 ; 9.286 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.714 ; 9.714 ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.327 ; 9.327 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.353 ; 9.353 ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.762 ; 9.762 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.321 ; 9.321 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.316 ; 9.316 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.619 ; 9.619 ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.374 ; 9.374 ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.327 ; 9.327 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.726 ; 7.726 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.687 ; 6.687 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.287 ; 7.287 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.118 ; 7.118 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.604 ; 6.604 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.906 ; 6.906 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.726 ; 7.726 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.706 ; 6.706 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.219 ; 7.219 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.734 ; 6.734 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.626 ; 6.626 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.764 ; 6.764 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.088 ; 7.088 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.821 ; 6.821 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.027 ; 7.027 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.587 ; 6.587 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.905 ; 6.905 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.431 ; 6.431 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.318 ; 7.318 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.707 ; 6.707 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.800 ; 6.800 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.852 ; 6.852 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.676 ; 6.676 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.698 ; 6.698 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.674 ; 6.674 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.681 ; 6.681 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.606 ; 6.606 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.608 ; 6.608 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.784 ; 6.784 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.048 ; 7.048 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.691 ; 6.691 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.055 ; 5.055 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.262 ; 5.262 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.434 ; 6.434 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.344 ; 5.344 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.368 ; 5.368 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.453 ; 4.453 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.080 ; 5.080 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.166 ; 5.166 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.264 ; 5.264 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.104 ; 5.104 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.162 ; 5.162 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.268 ; 5.268 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.828 ; 4.828 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.431 ; 6.431 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.687 ; 6.687 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.287 ; 7.287 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.118 ; 7.118 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.604 ; 6.604 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.906 ; 6.906 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.726 ; 7.726 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.706 ; 6.706 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.219 ; 7.219 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.734 ; 6.734 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.626 ; 6.626 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.764 ; 6.764 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.088 ; 7.088 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.821 ; 6.821 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.027 ; 7.027 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.587 ; 6.587 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.905 ; 6.905 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.431 ; 6.431 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.318 ; 7.318 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.707 ; 6.707 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.800 ; 6.800 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.852 ; 6.852 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.676 ; 6.676 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.698 ; 6.698 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.674 ; 6.674 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.681 ; 6.681 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.606 ; 6.606 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.608 ; 6.608 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.784 ; 6.784 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.048 ; 7.048 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.691 ; 6.691 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; debug[0]   ; data[1]     ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; debug[0]   ; data[2]     ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[0]   ; data[3]     ; 3.980 ; 3.980 ; 3.980 ; 3.980 ;
; debug[0]   ; data[4]     ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; debug[0]   ; data[5]     ; 6.016 ; 6.016 ; 6.016 ; 6.016 ;
; debug[0]   ; data[6]     ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[0]   ; data[7]     ; 4.171 ; 4.171 ; 4.171 ; 4.171 ;
; debug[0]   ; data[8]     ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; debug[0]   ; data[9]     ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; debug[0]   ; data[10]    ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; debug[0]   ; data[11]    ; 4.558 ; 4.558 ; 4.558 ; 4.558 ;
; debug[0]   ; data[12]    ; 3.802 ; 3.802 ; 3.802 ; 3.802 ;
; debug[0]   ; data[13]    ; 4.307 ; 4.307 ; 4.307 ; 4.307 ;
; debug[0]   ; data[14]    ; 3.816 ; 3.816 ; 3.816 ; 3.816 ;
; debug[0]   ; data[15]    ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; debug[0]   ; data[16]    ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; debug[0]   ; data[17]    ; 4.026 ; 4.026 ; 4.026 ; 4.026 ;
; debug[0]   ; data[18]    ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[0]   ; data[19]    ; 4.334 ; 4.334 ; 4.334 ; 4.334 ;
; debug[0]   ; data[20]    ; 4.102 ; 4.102 ; 4.102 ; 4.102 ;
; debug[0]   ; data[21]    ; 4.365 ; 4.365 ; 4.365 ; 4.365 ;
; debug[0]   ; data[22]    ; 4.663 ; 4.663 ; 4.663 ; 4.663 ;
; debug[0]   ; data[23]    ; 4.334 ; 4.334 ; 4.334 ; 4.334 ;
; debug[0]   ; data[24]    ; 4.058 ; 4.058 ; 4.058 ; 4.058 ;
; debug[0]   ; data[25]    ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; debug[0]   ; data[26]    ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; debug[0]   ; data[27]    ; 4.161 ; 4.161 ; 4.161 ; 4.161 ;
; debug[0]   ; data[28]    ; 4.777 ; 4.777 ; 4.777 ; 4.777 ;
; debug[0]   ; data[29]    ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; debug[0]   ; data[30]    ; 4.757 ; 4.757 ; 4.757 ; 4.757 ;
; debug[0]   ; data[31]    ; 4.438 ; 4.438 ; 4.438 ; 4.438 ;
; debug[1]   ; data[0]     ; 4.026 ; 4.026 ; 4.026 ; 4.026 ;
; debug[1]   ; data[1]     ; 3.970 ; 3.970 ; 3.970 ; 3.970 ;
; debug[1]   ; data[2]     ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; debug[1]   ; data[3]     ; 3.648 ; 3.648 ; 3.648 ; 3.648 ;
; debug[1]   ; data[4]     ; 3.696 ; 3.696 ; 3.696 ; 3.696 ;
; debug[1]   ; data[5]     ; 5.398 ; 5.398 ; 5.398 ; 5.398 ;
; debug[1]   ; data[6]     ; 4.449 ; 4.449 ; 4.449 ; 4.449 ;
; debug[1]   ; data[7]     ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; debug[1]   ; data[8]     ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; debug[1]   ; data[9]     ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; debug[1]   ; data[10]    ; 4.086 ; 4.086 ; 4.086 ; 4.086 ;
; debug[1]   ; data[11]    ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; debug[1]   ; data[12]    ; 3.641 ; 3.641 ; 3.641 ; 3.641 ;
; debug[1]   ; data[13]    ; 4.112 ; 4.112 ; 4.112 ; 4.112 ;
; debug[1]   ; data[14]    ; 3.514 ; 3.514 ; 3.514 ; 3.514 ;
; debug[1]   ; data[15]    ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; debug[1]   ; data[16]    ; 3.990 ; 3.990 ; 3.990 ; 3.990 ;
; debug[1]   ; data[17]    ; 3.861 ; 3.861 ; 3.861 ; 3.861 ;
; debug[1]   ; data[18]    ; 3.854 ; 3.854 ; 3.854 ; 3.854 ;
; debug[1]   ; data[19]    ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; debug[1]   ; data[20]    ; 3.814 ; 3.814 ; 3.814 ; 3.814 ;
; debug[1]   ; data[21]    ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; debug[1]   ; data[22]    ; 4.482 ; 4.482 ; 4.482 ; 4.482 ;
; debug[1]   ; data[23]    ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; debug[1]   ; data[24]    ; 3.738 ; 3.738 ; 3.738 ; 3.738 ;
; debug[1]   ; data[25]    ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; debug[1]   ; data[26]    ; 4.469 ; 4.469 ; 4.469 ; 4.469 ;
; debug[1]   ; data[27]    ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; debug[1]   ; data[28]    ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[1]   ; data[29]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[1]   ; data[30]    ; 4.392 ; 4.392 ; 4.392 ; 4.392 ;
; debug[1]   ; data[31]    ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; debug[0]   ; data[1]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; debug[0]   ; data[2]     ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[0]   ; data[3]     ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; debug[0]   ; data[4]     ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; debug[0]   ; data[5]     ; 4.927 ; 4.927 ; 4.927 ; 4.927 ;
; debug[0]   ; data[6]     ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[0]   ; data[7]     ; 4.015 ; 4.015 ; 4.015 ; 4.015 ;
; debug[0]   ; data[8]     ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; debug[0]   ; data[9]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; debug[0]   ; data[10]    ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; debug[0]   ; data[11]    ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; debug[0]   ; data[12]    ; 3.802 ; 3.802 ; 3.802 ; 3.802 ;
; debug[0]   ; data[13]    ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[0]   ; data[14]    ; 3.816 ; 3.816 ; 3.816 ; 3.816 ;
; debug[0]   ; data[15]    ; 3.820 ; 3.820 ; 3.820 ; 3.820 ;
; debug[0]   ; data[16]    ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; debug[0]   ; data[17]    ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; debug[0]   ; data[18]    ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[0]   ; data[19]    ; 3.925 ; 3.925 ; 3.925 ; 3.925 ;
; debug[0]   ; data[20]    ; 4.102 ; 4.102 ; 4.102 ; 4.102 ;
; debug[0]   ; data[21]    ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; debug[0]   ; data[22]    ; 4.663 ; 4.663 ; 4.663 ; 4.663 ;
; debug[0]   ; data[23]    ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; debug[0]   ; data[24]    ; 4.058 ; 4.058 ; 4.058 ; 4.058 ;
; debug[0]   ; data[25]    ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; debug[0]   ; data[26]    ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; debug[0]   ; data[27]    ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; debug[0]   ; data[28]    ; 4.777 ; 4.777 ; 4.777 ; 4.777 ;
; debug[0]   ; data[29]    ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; debug[0]   ; data[30]    ; 4.757 ; 4.757 ; 4.757 ; 4.757 ;
; debug[0]   ; data[31]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; debug[1]   ; data[0]     ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; debug[1]   ; data[1]     ; 3.970 ; 3.970 ; 3.970 ; 3.970 ;
; debug[1]   ; data[2]     ; 3.607 ; 3.607 ; 3.607 ; 3.607 ;
; debug[1]   ; data[3]     ; 3.648 ; 3.648 ; 3.648 ; 3.648 ;
; debug[1]   ; data[4]     ; 3.224 ; 3.224 ; 3.224 ; 3.224 ;
; debug[1]   ; data[5]     ; 5.398 ; 5.398 ; 5.398 ; 5.398 ;
; debug[1]   ; data[6]     ; 3.777 ; 3.777 ; 3.777 ; 3.777 ;
; debug[1]   ; data[7]     ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; debug[1]   ; data[8]     ; 3.550 ; 3.550 ; 3.550 ; 3.550 ;
; debug[1]   ; data[9]     ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; debug[1]   ; data[10]    ; 3.809 ; 3.809 ; 3.809 ; 3.809 ;
; debug[1]   ; data[11]    ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; debug[1]   ; data[12]    ; 3.340 ; 3.340 ; 3.340 ; 3.340 ;
; debug[1]   ; data[13]    ; 4.112 ; 4.112 ; 4.112 ; 4.112 ;
; debug[1]   ; data[14]    ; 3.357 ; 3.357 ; 3.357 ; 3.357 ;
; debug[1]   ; data[15]    ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; debug[1]   ; data[16]    ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; debug[1]   ; data[17]    ; 3.861 ; 3.861 ; 3.861 ; 3.861 ;
; debug[1]   ; data[18]    ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; debug[1]   ; data[19]    ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; debug[1]   ; data[20]    ; 3.528 ; 3.528 ; 3.528 ; 3.528 ;
; debug[1]   ; data[21]    ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; debug[1]   ; data[22]    ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; debug[1]   ; data[23]    ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; debug[1]   ; data[24]    ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; debug[1]   ; data[25]    ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; debug[1]   ; data[26]    ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; debug[1]   ; data[27]    ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; debug[1]   ; data[28]    ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; debug[1]   ; data[29]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[1]   ; data[30]    ; 3.574 ; 3.574 ; 3.574 ; 3.574 ;
; debug[1]   ; data[31]    ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.271   ; 0.242 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.271   ; 0.242 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -9.747    ; 0.264 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1905.651 ; 0.0   ; 0.0      ; 0.0     ; -1052.86            ;
;  clk             ; -1646.911 ; 0.000 ; N/A      ; N/A     ; -707.480            ;
;  clk_rom         ; -258.740  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.630 ; 2.630 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.049 ; 0.049 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.267 ; 20.267 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.623 ; 18.623 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.216 ; 19.216 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 17.526 ; 17.526 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.063 ; 18.063 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.051 ; 18.051 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.650 ; 18.650 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.267 ; 20.267 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 16.265 ; 16.265 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.149 ; 18.149 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.343 ; 19.343 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.203 ; 19.203 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.824 ; 18.824 ; Rise       ; clk             ;
;  data[12] ; clk        ; 17.695 ; 17.695 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.781 ; 18.781 ; Rise       ; clk             ;
;  data[14] ; clk        ; 16.876 ; 16.876 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.332 ; 18.332 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.167 ; 19.167 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.891 ; 17.891 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.835 ; 18.835 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.442 ; 18.442 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.027 ; 18.027 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.467 ; 17.467 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.070 ; 19.070 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.881 ; 19.881 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.900 ; 18.900 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.953 ; 18.953 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.950 ; 19.950 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.913 ; 18.913 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.803 ; 18.803 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.448 ; 19.448 ; Rise       ; clk             ;
;  data[30] ; clk        ; 18.915 ; 18.915 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.756 ; 18.756 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.897 ; 13.897 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.714 ; 11.714 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.890 ; 12.890 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.514 ; 11.514 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.230 ; 12.230 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.897 ; 13.897 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.749 ; 11.749 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.632 ; 11.632 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.945 ; 11.945 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.593 ; 12.593 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.053 ; 12.053 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.492 ; 12.492 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.446 ; 11.446 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.185 ; 12.185 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.156 ; 11.156 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.119 ; 13.119 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.684 ; 11.684 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.000 ; 12.000 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.135 ; 12.135 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.740 ; 11.740 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.739 ; 11.739 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.729 ; 11.729 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.714 ; 11.714 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.552 ; 11.552 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.622 ; 11.622 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.950 ; 11.950 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.476 ; 12.476 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.783 ; 11.783 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.887 ; 11.887 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.936 ; 11.936 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.055 ; 5.055 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.262 ; 5.262 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.434 ; 6.434 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.344 ; 5.344 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.368 ; 5.368 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.453 ; 4.453 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.080 ; 5.080 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.166 ; 5.166 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.264 ; 5.264 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.104 ; 5.104 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.162 ; 5.162 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.268 ; 5.268 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.828 ; 4.828 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.431 ; 6.431 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.687 ; 6.687 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.287 ; 7.287 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.118 ; 7.118 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.604 ; 6.604 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.906 ; 6.906 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.726 ; 7.726 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.706 ; 6.706 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.219 ; 7.219 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.734 ; 6.734 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.626 ; 6.626 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.764 ; 6.764 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.088 ; 7.088 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.821 ; 6.821 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.027 ; 7.027 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.587 ; 6.587 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.905 ; 6.905 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.431 ; 6.431 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.318 ; 7.318 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.707 ; 6.707 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.800 ; 6.800 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.852 ; 6.852 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.676 ; 6.676 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.698 ; 6.698 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.674 ; 6.674 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.681 ; 6.681 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.606 ; 6.606 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.608 ; 6.608 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.784 ; 6.784 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.048 ; 7.048 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.691 ; 6.691 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.322  ; 8.322  ; 8.322  ; 8.322  ;
; debug[0]   ; data[1]     ; 8.388  ; 8.388  ; 8.388  ; 8.388  ;
; debug[0]   ; data[2]     ; 8.109  ; 8.109  ; 8.109  ; 8.109  ;
; debug[0]   ; data[3]     ; 7.759  ; 7.759  ; 7.759  ; 7.759  ;
; debug[0]   ; data[4]     ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; debug[0]   ; data[5]     ; 11.928 ; 11.928 ; 11.928 ; 11.928 ;
; debug[0]   ; data[6]     ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; debug[0]   ; data[7]     ; 8.109  ; 8.109  ; 8.109  ; 8.109  ;
; debug[0]   ; data[8]     ; 8.430  ; 8.430  ; 8.430  ; 8.430  ;
; debug[0]   ; data[9]     ; 7.850  ; 7.850  ; 7.850  ; 7.850  ;
; debug[0]   ; data[10]    ; 8.625  ; 8.625  ; 8.625  ; 8.625  ;
; debug[0]   ; data[11]    ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[0]   ; data[12]    ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; debug[0]   ; data[13]    ; 8.353  ; 8.353  ; 8.353  ; 8.353  ;
; debug[0]   ; data[14]    ; 7.368  ; 7.368  ; 7.368  ; 7.368  ;
; debug[0]   ; data[15]    ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; debug[0]   ; data[16]    ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; debug[0]   ; data[17]    ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; debug[0]   ; data[18]    ; 8.820  ; 8.820  ; 8.820  ; 8.820  ;
; debug[0]   ; data[19]    ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
; debug[0]   ; data[20]    ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; debug[0]   ; data[21]    ; 8.501  ; 8.501  ; 8.501  ; 8.501  ;
; debug[0]   ; data[22]    ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; debug[0]   ; data[23]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; debug[0]   ; data[24]    ; 7.960  ; 7.960  ; 7.960  ; 7.960  ;
; debug[0]   ; data[25]    ; 8.033  ; 8.033  ; 8.033  ; 8.033  ;
; debug[0]   ; data[26]    ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; debug[0]   ; data[27]    ; 8.092  ; 8.092  ; 8.092  ; 8.092  ;
; debug[0]   ; data[28]    ; 9.425  ; 9.425  ; 9.425  ; 9.425  ;
; debug[0]   ; data[29]    ; 9.438  ; 9.438  ; 9.438  ; 9.438  ;
; debug[0]   ; data[30]    ; 9.467  ; 9.467  ; 9.467  ; 9.467  ;
; debug[0]   ; data[31]    ; 8.640  ; 8.640  ; 8.640  ; 8.640  ;
; debug[1]   ; data[0]     ; 7.882  ; 7.882  ; 7.882  ; 7.882  ;
; debug[1]   ; data[1]     ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; debug[1]   ; data[2]     ; 7.217  ; 7.217  ; 7.217  ; 7.217  ;
; debug[1]   ; data[3]     ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; debug[1]   ; data[4]     ; 7.330  ; 7.330  ; 7.330  ; 7.330  ;
; debug[1]   ; data[5]     ; 10.755 ; 10.755 ; 10.755 ; 10.755 ;
; debug[1]   ; data[6]     ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; debug[1]   ; data[7]     ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; debug[1]   ; data[8]     ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; debug[1]   ; data[9]     ; 7.799  ; 7.799  ; 7.799  ; 7.799  ;
; debug[1]   ; data[10]    ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; debug[1]   ; data[11]    ; 8.108  ; 8.108  ; 8.108  ; 8.108  ;
; debug[1]   ; data[12]    ; 7.117  ; 7.117  ; 7.117  ; 7.117  ;
; debug[1]   ; data[13]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; debug[1]   ; data[14]    ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; debug[1]   ; data[15]    ; 7.974  ; 7.974  ; 7.974  ; 7.974  ;
; debug[1]   ; data[16]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; debug[1]   ; data[17]    ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; debug[1]   ; data[18]    ; 7.647  ; 7.647  ; 7.647  ; 7.647  ;
; debug[1]   ; data[19]    ; 8.182  ; 8.182  ; 8.182  ; 8.182  ;
; debug[1]   ; data[20]    ; 7.593  ; 7.593  ; 7.593  ; 7.593  ;
; debug[1]   ; data[21]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[1]   ; data[22]    ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; debug[1]   ; data[23]    ; 8.501  ; 8.501  ; 8.501  ; 8.501  ;
; debug[1]   ; data[24]    ; 7.429  ; 7.429  ; 7.429  ; 7.429  ;
; debug[1]   ; data[25]    ; 7.230  ; 7.230  ; 7.230  ; 7.230  ;
; debug[1]   ; data[26]    ; 8.978  ; 8.978  ; 8.978  ; 8.978  ;
; debug[1]   ; data[27]    ; 8.219  ; 8.219  ; 8.219  ; 8.219  ;
; debug[1]   ; data[28]    ; 8.721  ; 8.721  ; 8.721  ; 8.721  ;
; debug[1]   ; data[29]    ; 9.475  ; 9.475  ; 9.475  ; 9.475  ;
; debug[1]   ; data[30]    ; 8.762  ; 8.762  ; 8.762  ; 8.762  ;
; debug[1]   ; data[31]    ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; debug[0]   ; data[1]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; debug[0]   ; data[2]     ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[0]   ; data[3]     ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; debug[0]   ; data[4]     ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; debug[0]   ; data[5]     ; 4.927 ; 4.927 ; 4.927 ; 4.927 ;
; debug[0]   ; data[6]     ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[0]   ; data[7]     ; 4.015 ; 4.015 ; 4.015 ; 4.015 ;
; debug[0]   ; data[8]     ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; debug[0]   ; data[9]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; debug[0]   ; data[10]    ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; debug[0]   ; data[11]    ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; debug[0]   ; data[12]    ; 3.802 ; 3.802 ; 3.802 ; 3.802 ;
; debug[0]   ; data[13]    ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[0]   ; data[14]    ; 3.816 ; 3.816 ; 3.816 ; 3.816 ;
; debug[0]   ; data[15]    ; 3.820 ; 3.820 ; 3.820 ; 3.820 ;
; debug[0]   ; data[16]    ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; debug[0]   ; data[17]    ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; debug[0]   ; data[18]    ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[0]   ; data[19]    ; 3.925 ; 3.925 ; 3.925 ; 3.925 ;
; debug[0]   ; data[20]    ; 4.102 ; 4.102 ; 4.102 ; 4.102 ;
; debug[0]   ; data[21]    ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; debug[0]   ; data[22]    ; 4.663 ; 4.663 ; 4.663 ; 4.663 ;
; debug[0]   ; data[23]    ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; debug[0]   ; data[24]    ; 4.058 ; 4.058 ; 4.058 ; 4.058 ;
; debug[0]   ; data[25]    ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; debug[0]   ; data[26]    ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; debug[0]   ; data[27]    ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; debug[0]   ; data[28]    ; 4.777 ; 4.777 ; 4.777 ; 4.777 ;
; debug[0]   ; data[29]    ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; debug[0]   ; data[30]    ; 4.757 ; 4.757 ; 4.757 ; 4.757 ;
; debug[0]   ; data[31]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; debug[1]   ; data[0]     ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; debug[1]   ; data[1]     ; 3.970 ; 3.970 ; 3.970 ; 3.970 ;
; debug[1]   ; data[2]     ; 3.607 ; 3.607 ; 3.607 ; 3.607 ;
; debug[1]   ; data[3]     ; 3.648 ; 3.648 ; 3.648 ; 3.648 ;
; debug[1]   ; data[4]     ; 3.224 ; 3.224 ; 3.224 ; 3.224 ;
; debug[1]   ; data[5]     ; 5.398 ; 5.398 ; 5.398 ; 5.398 ;
; debug[1]   ; data[6]     ; 3.777 ; 3.777 ; 3.777 ; 3.777 ;
; debug[1]   ; data[7]     ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; debug[1]   ; data[8]     ; 3.550 ; 3.550 ; 3.550 ; 3.550 ;
; debug[1]   ; data[9]     ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; debug[1]   ; data[10]    ; 3.809 ; 3.809 ; 3.809 ; 3.809 ;
; debug[1]   ; data[11]    ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; debug[1]   ; data[12]    ; 3.340 ; 3.340 ; 3.340 ; 3.340 ;
; debug[1]   ; data[13]    ; 4.112 ; 4.112 ; 4.112 ; 4.112 ;
; debug[1]   ; data[14]    ; 3.357 ; 3.357 ; 3.357 ; 3.357 ;
; debug[1]   ; data[15]    ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; debug[1]   ; data[16]    ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; debug[1]   ; data[17]    ; 3.861 ; 3.861 ; 3.861 ; 3.861 ;
; debug[1]   ; data[18]    ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; debug[1]   ; data[19]    ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; debug[1]   ; data[20]    ; 3.528 ; 3.528 ; 3.528 ; 3.528 ;
; debug[1]   ; data[21]    ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; debug[1]   ; data[22]    ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; debug[1]   ; data[23]    ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; debug[1]   ; data[24]    ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; debug[1]   ; data[25]    ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; debug[1]   ; data[26]    ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; debug[1]   ; data[27]    ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; debug[1]   ; data[28]    ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; debug[1]   ; data[29]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[1]   ; data[30]    ; 3.574 ; 3.574 ; 3.574 ; 3.574 ;
; debug[1]   ; data[31]    ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324369  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 450      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 83302    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324369  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 450      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 83302    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4084  ; 4084 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 11 00:49:17 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.271     -1646.911 clk 
    Info (332119):    -9.747      -258.740 clk_rom 
Info (332146): Worst-case hold slack is 0.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.524         0.000 clk 
    Info (332119):     0.652         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -707.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.507
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.507      -677.332 clk 
    Info (332119):    -3.744      -113.543 clk_rom 
Info (332146): Worst-case hold slack is 0.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.242         0.000 clk 
    Info (332119):     0.264         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -707.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Tue Dec 11 00:49:19 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


