# compile verilog/system verilog design source files
verilog xil_defaultlib  \
"../../../../../../Arquitectura-de-computadoras/TP3/src/UART/baud_rate_gen.v" \
"../../../../../../Arquitectura-de-computadoras/TP3/src/Misc/debug_unit.v" \
"../../../../../../Arquitectura-de-computadoras/TP3/src/top.v" \
"../../../../../../Arquitectura-de-computadoras/TP3/tb/top_tb.v" \

# compile glbl module
verilog xil_defaultlib "glbl.v"

# Do not sort compile order
nosort
