`timescale 1 ns / 10 ps

module cpu_tb;


reg clk, reset;
wire [15:0] data_mem_in_ex, dir_mem_ex, data_mem_out_ex;
integer i;

initial
begin // for para iterar sobre todos los registros siguiendo la ruta real hasta ellos
  for (i = 0; i < 32; ++i) $dumpvars(0, cpu_tb.micpu.data_path.banc_reg.regb[i]);
end

initial
begin // for para iterar sobre parte de la memoria de datos siguiendo la ruta real hasta ellos
  for (i = 0; i < 30; ++i) $dumpvars(0, cpu_tb.micpu.data_path.data_mem.mem_data[i]);
end

// generaci贸n de reloj clk
always //siempre activo, no hay condici贸n de activaci贸n
begin
  clk = 1'b1;
  #30;
  clk = 1'b0;
  #30;
end

// instanciaci贸n del procesador
cpu micpu(clk, reset, data_mem_in_ex, dir_mem_ex, data_mem_out_ex);

initial
begin
  $dumpfile("cpu_tb.vcd");
  $dumpvars;
  reset = 1;  //a partir del flanco de subida del reset empieza el funcionamiento normal
  #10;
  reset = 0;  //bajamos el reset 
end

initial
begin

  #(80*60);  //Esperamos 25 ciclos/instrucciones
  $finish;
end

endmodule
