TimeQuest Timing Analyzer report for ds1302_test
Mon Oct 16 14:38:52 2023
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'rst_n'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'rst_n'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'rst_n'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Summary
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'clk'
 36. Slow 1200mV 0C Model Setup: 'rst_n'
 37. Slow 1200mV 0C Model Hold: 'clk'
 38. Slow 1200mV 0C Model Hold: 'rst_n'
 39. Slow 1200mV 0C Model Recovery: 'clk'
 40. Slow 1200mV 0C Model Removal: 'clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'rst_n'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Summary
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'clk'
 58. Fast 1200mV 0C Model Setup: 'rst_n'
 59. Fast 1200mV 0C Model Hold: 'clk'
 60. Fast 1200mV 0C Model Hold: 'rst_n'
 61. Fast 1200mV 0C Model Recovery: 'clk'
 62. Fast 1200mV 0C Model Removal: 'clk'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'rst_n'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Summary
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Recovery Transfers
 87. Removal Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; ds1302_test                                         ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE40F23C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; rst_n      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 141.78 MHz ; 141.78 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.053 ; -1064.319          ;
; rst_n ; -1.816 ; -25.835            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.303 ; 0.000              ;
; rst_n ; 0.540 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.118 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.161 ; -62.590              ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -669.176                         ;
; rst_n ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -6.053 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.964      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.960 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.871      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.925 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.836      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.871 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.782      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.601 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.512      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.566 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.477      ;
; -5.539 ; beep:beep_ins1|count3[15] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.471      ;
; -5.530 ; beep:beep_ins1|count3[13] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.462      ;
; -5.514 ; beep:beep_ins1|count3[15] ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.446      ;
; -5.510 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.425      ;
; -5.510 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.425      ;
; -5.510 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.425      ;
; -5.510 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.425      ;
; -5.510 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.425      ;
; -5.510 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.425      ;
; -5.510 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.425      ;
; -5.510 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.425      ;
; -5.505 ; beep:beep_ins1|count3[13] ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.437      ;
; -5.448 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|beep_switch   ; clk          ; clk         ; 1.000        ; -0.084     ; 6.365      ;
; -5.447 ; beep:beep_ins1|count3[7]  ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.376      ;
; -5.436 ; beep:beep_ins1|count3[14] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.368      ;
; -5.436 ; beep:beep_ins1|count3[4]  ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.365      ;
; -5.427 ; beep:beep_ins1|count3[6]  ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.356      ;
; -5.422 ; beep:beep_ins1|count3[7]  ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.351      ;
; -5.417 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.332      ;
; -5.417 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.332      ;
; -5.417 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.332      ;
; -5.417 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.332      ;
; -5.417 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.332      ;
; -5.417 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.332      ;
; -5.417 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.332      ;
; -5.417 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.332      ;
; -5.411 ; beep:beep_ins1|count3[14] ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.343      ;
; -5.411 ; beep:beep_ins1|count3[4]  ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.340      ;
; -5.402 ; beep:beep_ins1|count3[6]  ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.331      ;
; -5.382 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.297      ;
; -5.382 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.297      ;
; -5.382 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.297      ;
; -5.382 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.297      ;
; -5.382 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.297      ;
; -5.382 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.297      ;
; -5.382 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.297      ;
; -5.382 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.086     ; 6.297      ;
; -5.379 ; beep:beep_ins1|count3[8]  ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.308      ;
; -5.377 ; beep:beep_ins1|count3[11] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.306      ;
; -5.372 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.283      ;
; -5.372 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.283      ;
; -5.372 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.283      ;
; -5.372 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.283      ;
; -5.372 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.283      ;
; -5.372 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.283      ;
; -5.372 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.090     ; 6.283      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst_n'                                                                                                                                          ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.816 ; ds1302_test:ds1302_test_m0|write_second[1] ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ; clk          ; rst_n       ; 1.000        ; 0.098      ; 1.592      ;
; -1.784 ; ds1302_test:ds1302_test_m0|write_minute[5] ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ; clk          ; rst_n       ; 1.000        ; -0.032     ; 1.592      ;
; -1.669 ; ds1302_test:ds1302_test_m0|write_minute[4] ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ; clk          ; rst_n       ; 1.000        ; -0.193     ; 1.506      ;
; -1.570 ; ds1302_test:ds1302_test_m0|write_hour[5]   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ; clk          ; rst_n       ; 1.000        ; -0.022     ; 1.379      ;
; -1.549 ; ds1302_test:ds1302_test_m0|write_hour[3]   ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ; clk          ; rst_n       ; 1.000        ; -0.018     ; 1.371      ;
; -1.532 ; ds1302_test:ds1302_test_m0|write_hour[0]   ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ; clk          ; rst_n       ; 1.000        ; -0.003     ; 1.374      ;
; -1.497 ; ds1302_test:ds1302_test_m0|write_second[5] ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ; clk          ; rst_n       ; 1.000        ; -0.035     ; 1.300      ;
; -1.334 ; ds1302_test:ds1302_test_m0|write_second[6] ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ; clk          ; rst_n       ; 1.000        ; -0.163     ; 1.211      ;
; -1.265 ; ds1302_test:ds1302_test_m0|write_minute[1] ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ; clk          ; rst_n       ; 1.000        ; 0.108      ; 1.047      ;
; -1.210 ; ds1302_test:ds1302_test_m0|write_minute[0] ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ; clk          ; rst_n       ; 1.000        ; 0.001      ; 1.041      ;
; -1.154 ; ds1302_test:ds1302_test_m0|write_hour[4]   ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ; clk          ; rst_n       ; 1.000        ; -0.181     ; 1.004      ;
; -1.146 ; ds1302_test:ds1302_test_m0|write_minute[6] ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ; clk          ; rst_n       ; 1.000        ; 0.002      ; 0.987      ;
; -1.120 ; ds1302_test:ds1302_test_m0|write_hour[1]   ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ; clk          ; rst_n       ; 1.000        ; -0.164     ; 0.988      ;
; -1.109 ; ds1302_test:ds1302_test_m0|write_hour[2]   ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ; clk          ; rst_n       ; 1.000        ; -0.164     ; 0.973      ;
; -1.037 ; ds1302_test:ds1302_test_m0|write_second[2] ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ; clk          ; rst_n       ; 1.000        ; -0.038     ; 0.817      ;
; -1.029 ; ds1302_test:ds1302_test_m0|write_minute[2] ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ; clk          ; rst_n       ; 1.000        ; -0.038     ; 0.817      ;
; -1.023 ; ds1302_test:ds1302_test_m0|write_minute[3] ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ; clk          ; rst_n       ; 1.000        ; -0.039     ; 0.800      ;
; -1.003 ; ds1302_test:ds1302_test_m0|write_second[4] ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ; clk          ; rst_n       ; 1.000        ; -0.038     ; 0.816      ;
; -0.994 ; ds1302_test:ds1302_test_m0|write_second[3] ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ; clk          ; rst_n       ; 1.000        ; -0.047     ; 0.790      ;
; -0.994 ; ds1302_test:ds1302_test_m0|write_second[0] ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ; clk          ; rst_n       ; 1.000        ; -0.046     ; 0.791      ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.303 ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.176      ; 0.731      ;
; 0.320 ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25                                                                 ; ds1302_test:ds1302_test_m0|write_second_reg[6]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.161      ; 0.733      ;
; 0.380 ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.022      ; 0.654      ;
; 0.385 ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21                                                                   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.021      ; 0.658      ;
; 0.401 ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21                                                                 ; ds1302_test:ds1302_test_m0|write_second_reg[5]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.023      ; 0.676      ;
; 0.421 ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.176      ; 0.849      ;
; 0.427 ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1                                                                  ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; -0.001     ; 0.678      ;
; 0.451 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[1]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[1]                                                               ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|write_second[5]                                                                        ; ds1302_test:ds1302_test_m0|write_second[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|write_second[1]                                                                        ; ds1302_test:ds1302_test_m0|write_second[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|write_second[4]                                                                        ; ds1302_test:ds1302_test_m0|write_second[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|write_minute[5]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|write_minute[4]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|write_minute[1]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; beep:beep_ins1|beep_r                                                                                             ; beep:beep_ins1|beep_r                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|DCLK_reg              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|DCLK_reg              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[3]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[3]                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; beep:beep_ins1|beep_switch                                                                                        ; beep:beep_ins1|beep_switch                                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; beep:beep_ins1|beep_times[0]                                                                                      ; beep:beep_ins1|beep_times[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; beep:beep_ins1|beep_times[2]                                                                                      ; beep:beep_ins1|beep_times[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|beep_flag                                                                              ; ds1302_test:ds1302_test_m0|beep_flag                                                                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|write_time_req                                                                         ; ds1302_test:ds1302_test_m0|write_time_req                                                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|cmd_read                                                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|cmd_read                                                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WP                                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WP                                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|read_data[7]                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|read_data[7]                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|wr_req                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|wr_req                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.IDLE            ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; KeyValue:keyValue1|KeyPress:u2|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u2|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; KeyValue:keyValue1|KeyPress:u0|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u0|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KEY_ROW[3]                                                                                     ; KeyValue:keyValue1|KEY_ROW[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KEY_ROW[2]                                                                                     ; KeyValue:keyValue1|KEY_ROW[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KEY_ROW[0]                                                                                     ; KeyValue:keyValue1|KEY_ROW[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[2]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[2]                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[1]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[1]                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|read_time_req                                                                          ; ds1302_test:ds1302_test_m0|read_time_req                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_second[7]                                                        ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_second[7]                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.DCLK_IDLE       ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.DCLK_IDLE       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; beep:beep_ins1|flag_en                                                                                            ; beep:beep_ins1|flag_en                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|clock_en                                                                               ; ds1302_test:ds1302_test_m0|clock_en                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|write_hour[3]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ds1302_test:ds1302_test_m0|write_hour[4]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|rowIndex[0]                                                                                    ; KeyValue:keyValue1|rowIndex[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|rowIndex[1]                                                                                    ; KeyValue:keyValue1|rowIndex[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|row_flag                                                                                       ; KeyValue:keyValue1|row_flag                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u3|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u3|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; KeyValue:keyValue1|KeyPress:u1|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u1|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.463 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[0]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[0]                                                               ; clk          ; clk         ; 0.000        ; 0.083      ; 0.758      ;
; 0.463 ; ds1302_test:ds1302_test_m0|write_hour[5]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.758      ;
; 0.487 ; beep:beep_ins1|beep_times[5]                                                                                      ; beep:beep_ins1|beep_times[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.083      ; 0.782      ;
; 0.490 ; KeyValue:keyValue1|KeyPress:u0|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u0|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 0.785      ;
; 0.491 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[19]                                  ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[19]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; KeyValue:keyValue1|KeyPress:u2|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u2|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; KeyValue:keyValue1|KeyPress:u3|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u3|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; KeyValue:keyValue1|KeyPress:u1|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u1|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.785      ;
; 0.496 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.791      ;
; 0.499 ; ds1302_test:ds1302_test_m0|next_state.S_WRITE_CH                                                                  ; ds1302_test:ds1302_test_m0|state.S_WRITE_CH                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.499 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE                                  ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; clk          ; clk         ; 0.000        ; 0.083      ; 0.794      ;
; 0.500 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[1]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[2]         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; ds1302_test:ds1302_test_m0|next_state.S_READ                                                                      ; ds1302_test:ds1302_test_m0|state.S_READ                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[6]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; -0.002     ; 0.750      ;
; 0.501 ; ds1302_test:ds1302_test_m0|state.S_WAIT                                                                           ; ds1302_test:ds1302_test_m0|next_state.S_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; ds1302_test:ds1302_test_m0|next_state.S_READ_CH                                                                   ; ds1302_test:ds1302_test_m0|state.S_READ_CH                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.506 ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.509 ; beep:beep_ins1|count[16]                                                                                          ; beep:beep_ins1|count[16]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.803      ;
; 0.512 ; KeyValue:keyValue1|KeyPress:u2|state.Key_down                                                                     ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.807      ;
; 0.514 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|seg_sel[2]                                                                ; clk          ; clk         ; 0.000        ; 0.083      ; 0.809      ;
; 0.514 ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up                                                               ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.808      ;
; 0.517 ; KeyValue:keyValue1|KeyPress:u1|state.Key_down                                                                     ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.811      ;
; 0.520 ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down                                                               ; KeyValue:keyValue1|KeyPress:u3|state.Key_up                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.814      ;
; 0.523 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_ACK                                                           ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.818      ;
; 0.524 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.819      ;
; 0.525 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_ACK                                                           ; ds1302_test:ds1302_test_m0|write_time_req                                                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.820      ;
; 0.526 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_ACK                                                           ; ds1302_test:ds1302_test_m0|beep_flag                                                                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.821      ;
; 0.527 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.822      ;
; 0.530 ; KeyValue:keyValue1|KeyPress:u2|state.Key_down                                                                     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up                                                               ; clk          ; clk         ; 0.000        ; 0.083      ; 0.825      ;
; 0.530 ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.039      ; 0.821      ;
; 0.533 ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up                                                               ; KeyValue:keyValue1|KeyPress:u0|state.Key_down                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 0.828      ;
; 0.533 ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down                                                               ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.828      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst_n'                                                                                                                                          ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; ds1302_test:ds1302_test_m0|write_second[3] ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ; clk          ; rst_n       ; 0.000        ; 0.158      ; 0.738      ;
; 0.540 ; ds1302_test:ds1302_test_m0|write_minute[3] ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ; clk          ; rst_n       ; 0.000        ; 0.165      ; 0.745      ;
; 0.541 ; ds1302_test:ds1302_test_m0|write_second[0] ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ; clk          ; rst_n       ; 0.000        ; 0.158      ; 0.739      ;
; 0.556 ; ds1302_test:ds1302_test_m0|write_second[4] ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ; clk          ; rst_n       ; 0.000        ; 0.167      ; 0.763      ;
; 0.557 ; ds1302_test:ds1302_test_m0|write_second[2] ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ; clk          ; rst_n       ; 0.000        ; 0.166      ; 0.763      ;
; 0.557 ; ds1302_test:ds1302_test_m0|write_minute[2] ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ; clk          ; rst_n       ; 0.000        ; 0.166      ; 0.763      ;
; 0.644 ; ds1302_test:ds1302_test_m0|write_minute[1] ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ; clk          ; rst_n       ; 0.000        ; 0.330      ; 1.014      ;
; 0.703 ; ds1302_test:ds1302_test_m0|write_minute[6] ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ; clk          ; rst_n       ; 0.000        ; 0.208      ; 0.951      ;
; 0.741 ; ds1302_test:ds1302_test_m0|write_minute[0] ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ; clk          ; rst_n       ; 0.000        ; 0.207      ; 0.988      ;
; 0.807 ; ds1302_test:ds1302_test_m0|write_hour[2]   ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ; clk          ; rst_n       ; 0.000        ; 0.034      ; 0.881      ;
; 0.815 ; ds1302_test:ds1302_test_m0|write_hour[1]   ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ; clk          ; rst_n       ; 0.000        ; 0.034      ; 0.889      ;
; 0.843 ; ds1302_test:ds1302_test_m0|write_hour[4]   ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ; clk          ; rst_n       ; 0.000        ; 0.016      ; 0.899      ;
; 1.006 ; ds1302_test:ds1302_test_m0|write_second[5] ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ; clk          ; rst_n       ; 0.000        ; 0.169      ; 1.215      ;
; 1.038 ; ds1302_test:ds1302_test_m0|write_hour[0]   ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ; clk          ; rst_n       ; 0.000        ; 0.203      ; 1.281      ;
; 1.055 ; ds1302_test:ds1302_test_m0|write_hour[3]   ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ; clk          ; rst_n       ; 0.000        ; 0.186      ; 1.281      ;
; 1.066 ; ds1302_test:ds1302_test_m0|write_hour[5]   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ; clk          ; rst_n       ; 0.000        ; 0.183      ; 1.289      ;
; 1.085 ; ds1302_test:ds1302_test_m0|write_second[6] ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ; clk          ; rst_n       ; 0.000        ; 0.036      ; 1.161      ;
; 1.169 ; ds1302_test:ds1302_test_m0|write_second[1] ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ; clk          ; rst_n       ; 0.000        ; 0.317      ; 1.526      ;
; 1.230 ; ds1302_test:ds1302_test_m0|write_minute[5] ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ; clk          ; rst_n       ; 0.000        ; 0.173      ; 1.443      ;
; 1.393 ; ds1302_test:ds1302_test_m0|write_minute[4] ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ; clk          ; rst_n       ; 0.000        ; 0.005      ; 1.438      ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                         ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_a                ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_b                ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ; rst_n        ; clk         ; 0.500        ; 2.887      ; 3.250      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.253      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[0]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[1]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[2]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[3]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[4]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[5]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[6]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[7]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[8]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[9]                            ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[10]                           ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.118 ; rst_n     ; beep:beep_ins1|count1[11]                           ; rst_n        ; clk         ; 0.500        ; 2.889      ; 3.252      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|key_a                ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|key_b                ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|key_a                ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|key_a                ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|state.ROW_ONE                    ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|state.ROW_TWO                    ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|state.ROW_THREE                  ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|state.NO_KEY                     ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|row_flag                         ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; rst_n        ; clk         ; 0.500        ; 2.888      ; 3.250      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|state.ROW_FOUR                   ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[0]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[1]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[2]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[3]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[4]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[5]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[6]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[7]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[8]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[9]                            ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[10]                           ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; beep:beep_ins1|count3[11]                           ; rst_n        ; clk         ; 0.500        ; 2.882      ; 3.244      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KEY_ROW[0]                       ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KEY_ROW[1]                       ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KEY_ROW[2]                       ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.119 ; rst_n     ; KeyValue:keyValue1|KEY_ROW[3]                       ; rst_n        ; clk         ; 0.500        ; 2.891      ; 3.253      ;
; 0.120 ; rst_n     ; beep:beep_ins1|state[0]                             ; rst_n        ; clk         ; 0.500        ; 2.893      ; 3.254      ;
; 0.120 ; rst_n     ; beep:beep_ins1|state[1]                             ; rst_n        ; clk         ; 0.500        ; 2.893      ; 3.254      ;
; 0.120 ; rst_n     ; beep:beep_ins1|state[2]                             ; rst_n        ; clk         ; 0.500        ; 2.893      ; 3.254      ;
; 0.120 ; rst_n     ; beep:beep_ins1|state[3]                             ; rst_n        ; clk         ; 0.500        ; 2.893      ; 3.254      ;
; 0.120 ; rst_n     ; beep:beep_ins1|state[4]                             ; rst_n        ; clk         ; 0.500        ; 2.893      ; 3.254      ;
; 0.120 ; rst_n     ; beep:beep_ins1|state[5]                             ; rst_n        ; clk         ; 0.500        ; 2.893      ; 3.254      ;
; 0.120 ; rst_n     ; beep:beep_ins1|state[6]                             ; rst_n        ; clk         ; 0.500        ; 2.893      ; 3.254      ;
; 0.120 ; rst_n     ; beep:beep_ins1|state[7]                             ; rst_n        ; clk         ; 0.500        ; 2.893      ; 3.254      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[13]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[14]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[15]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[16]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[17]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[18]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[19]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[20]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[21]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[22]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[23]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count3[12]                           ; rst_n        ; clk         ; 0.500        ; 2.879      ; 3.240      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count[0]                             ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.251      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count[1]                             ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.251      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count[2]                             ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.251      ;
; 0.120 ; rst_n     ; beep:beep_ins1|count[3]                             ; rst_n        ; clk         ; 0.500        ; 2.890      ; 3.251      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                           ;
+--------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.161 ; rst_n     ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|seg_data[1] ; rst_n        ; clk         ; 0.000        ; 3.015      ; 3.106      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|key_a                ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|key_b                ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|key_a                ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|key_b                ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Key_down       ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Down2Up ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Key_up         ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|en_cnt               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[0]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[1]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[2]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[3]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[4]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[5]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[6]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[7]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[8]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[9]               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[10]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[11]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[12]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[13]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[14]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[15]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[16]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[17]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[18]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt[19]              ; rst_n        ; clk         ; 0.000        ; 2.994      ; 3.086      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|cnt_full             ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|key_a                ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|key_b                ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|state.Key_up         ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[10]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[11]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[12]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[13]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[14]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[15]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[16]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[17]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[18]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt_full             ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; rst_n        ; clk         ; 0.000        ; 2.997      ; 3.089      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_a                ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_b                ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ; rst_n        ; clk         ; 0.000        ; 2.999      ; 3.091      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|state.ROW_ONE                    ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|state.ROW_TWO                    ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
; -0.160 ; rst_n     ; KeyValue:keyValue1|state.ROW_THREE                  ; rst_n        ; clk         ; 0.000        ; 3.002      ; 3.094      ;
+--------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rst_n'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst_n ; Rise       ; rst_n                                             ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~input|o                                     ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~inputclkctrl|inclk[0]                       ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~inputclkctrl|outclk                         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[1]~5|dataa        ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[1]~5|dataa        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[3]~13|datac         ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[5]~21|datac         ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[5]~21|datac       ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[5]~21|datac       ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[2]~9|datad          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[1]~5|datad          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[2]~9|datac        ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[3]~13|datac       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[4]~17|datac       ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[0]~1|datac          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[0]~1|datac        ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[6]~25|datac       ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[2]~9|datac        ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[3]~13|datac       ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[0]~1|datac        ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[4]~17|datad         ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[4]~17|datad       ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~input|i                                     ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[6]~25|datad       ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[4]~17|datad         ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[4]~17|datad       ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[3]~13|datac       ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[0]~1|datac        ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[0]~1|datac          ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[0]~1|datac        ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[6]~25|datac       ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[2]~9|datac        ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[4]~17|datac       ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[1]~5|datad          ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[2]~9|datac        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[2]~9|datad          ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[3]~13|datac       ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[3]~13|datac         ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[5]~21|datac       ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[5]~21|datac       ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[5]~21|datac         ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[1]~5|dataa        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[1]~5|dataa        ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~inputclkctrl|inclk[0]                       ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~inputclkctrl|outclk                         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; KEY_COL[*]  ; clk        ; 5.197 ; 5.519 ; Rise       ; clk             ;
;  KEY_COL[0] ; clk        ; 5.197 ; 5.519 ; Rise       ; clk             ;
;  KEY_COL[1] ; clk        ; 4.908 ; 5.196 ; Rise       ; clk             ;
;  KEY_COL[2] ; clk        ; 4.825 ; 5.179 ; Rise       ; clk             ;
;  KEY_COL[3] ; clk        ; 4.767 ; 5.052 ; Rise       ; clk             ;
; en          ; clk        ; 2.884 ; 3.121 ; Rise       ; clk             ;
; key2        ; clk        ; 0.611 ; 0.662 ; Rise       ; clk             ;
; key3        ; clk        ; 3.564 ; 3.802 ; Rise       ; clk             ;
; rst_n       ; clk        ; 1.987 ; 2.086 ; Rise       ; clk             ;
; rtc_data    ; clk        ; 3.009 ; 3.243 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; KEY_COL[*]  ; clk        ; -2.115 ; -2.380 ; Rise       ; clk             ;
;  KEY_COL[0] ; clk        ; -2.550 ; -2.820 ; Rise       ; clk             ;
;  KEY_COL[1] ; clk        ; -2.552 ; -2.840 ; Rise       ; clk             ;
;  KEY_COL[2] ; clk        ; -2.496 ; -2.840 ; Rise       ; clk             ;
;  KEY_COL[3] ; clk        ; -2.115 ; -2.380 ; Rise       ; clk             ;
; en          ; clk        ; -0.619 ; -0.697 ; Rise       ; clk             ;
; key2        ; clk        ; -0.060 ; -0.109 ; Rise       ; clk             ;
; key3        ; clk        ; -2.962 ; -3.219 ; Rise       ; clk             ;
; rst_n       ; clk        ; -0.743 ; -0.846 ; Rise       ; clk             ;
; rtc_data    ; clk        ; -2.460 ; -2.656 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY_ROW[*]   ; clk        ; 11.162 ; 10.820 ; Rise       ; clk             ;
;  KEY_ROW[0]  ; clk        ; 9.655  ; 9.495  ; Rise       ; clk             ;
;  KEY_ROW[1]  ; clk        ; 9.549  ; 9.404  ; Rise       ; clk             ;
;  KEY_ROW[2]  ; clk        ; 11.162 ; 10.820 ; Rise       ; clk             ;
;  KEY_ROW[3]  ; clk        ; 10.774 ; 10.804 ; Rise       ; clk             ;
; beep         ; clk        ; 7.883  ; 8.081  ; Rise       ; clk             ;
; rtc_ce       ; clk        ; 9.583  ; 9.275  ; Rise       ; clk             ;
; rtc_data     ; clk        ; 8.688  ; 8.570  ; Rise       ; clk             ;
; rtc_sclk     ; clk        ; 8.540  ; 8.410  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 11.857 ; 12.312 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 8.676  ; 8.996  ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 8.044  ; 8.170  ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 8.673  ; 8.933  ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.991 ; 11.330 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 11.857 ; 12.139 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 9.642  ; 9.749  ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 11.789 ; 12.312 ; Rise       ; clk             ;
;  seg_data[7] ; clk        ; 8.091  ; 8.205  ; Rise       ; clk             ;
; seg_sel[*]   ; clk        ; 9.518  ; 9.728  ; Rise       ; clk             ;
;  seg_sel[0]  ; clk        ; 8.876  ; 8.958  ; Rise       ; clk             ;
;  seg_sel[1]  ; clk        ; 9.411  ; 9.692  ; Rise       ; clk             ;
;  seg_sel[2]  ; clk        ; 9.518  ; 9.728  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY_ROW[*]   ; clk        ; 9.212  ; 9.069  ; Rise       ; clk             ;
;  KEY_ROW[0]  ; clk        ; 9.314  ; 9.156  ; Rise       ; clk             ;
;  KEY_ROW[1]  ; clk        ; 9.212  ; 9.069  ; Rise       ; clk             ;
;  KEY_ROW[2]  ; clk        ; 10.761 ; 10.429 ; Rise       ; clk             ;
;  KEY_ROW[3]  ; clk        ; 10.445 ; 10.476 ; Rise       ; clk             ;
; beep         ; clk        ; 7.608  ; 7.802  ; Rise       ; clk             ;
; rtc_ce       ; clk        ; 9.248  ; 8.949  ; Rise       ; clk             ;
; rtc_data     ; clk        ; 8.389  ; 8.273  ; Rise       ; clk             ;
; rtc_sclk     ; clk        ; 8.246  ; 8.119  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 7.764  ; 7.888  ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 8.370  ; 8.681  ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 7.764  ; 7.888  ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 8.371  ; 8.623  ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.597 ; 10.925 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 11.429 ; 11.702 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 9.296  ; 9.403  ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 11.358 ; 11.864 ; Rise       ; clk             ;
;  seg_data[7] ; clk        ; 7.808  ; 7.922  ; Rise       ; clk             ;
; seg_sel[*]   ; clk        ; 8.566  ; 8.647  ; Rise       ; clk             ;
;  seg_sel[0]  ; clk        ; 8.566  ; 8.647  ; Rise       ; clk             ;
;  seg_sel[1]  ; clk        ; 9.075  ; 9.348  ; Rise       ; clk             ;
;  seg_sel[2]  ; clk        ; 9.178  ; 9.383  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rtc_data  ; clk        ; 8.608 ; 8.469 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rtc_data  ; clk        ; 8.327 ; 8.188 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; rtc_data  ; clk        ; 8.388     ; 8.527     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; rtc_data  ; clk        ; 8.110     ; 8.249     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.26 MHz ; 150.26 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.655 ; -960.472          ;
; rst_n ; -1.620 ; -22.229           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.269 ; 0.000             ;
; rst_n ; 0.484 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.185 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.151 ; -58.864             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -669.176                        ;
; rst_n ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.655 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.574      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.529 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.448      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.518 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.437      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.512 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.431      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.249 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.168      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.195 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.083     ; 6.114      ;
; -5.126 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.048      ;
; -5.126 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.048      ;
; -5.126 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.048      ;
; -5.126 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.048      ;
; -5.126 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.048      ;
; -5.126 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.048      ;
; -5.126 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.048      ;
; -5.126 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.048      ;
; -5.049 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|beep_switch   ; clk          ; clk         ; 1.000        ; -0.071     ; 5.980      ;
; -5.026 ; beep:beep_ins1|count3[15] ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.974      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.026 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.945      ;
; -5.025 ; beep:beep_ins1|count3[13] ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.973      ;
; -5.014 ; beep:beep_ins1|count3[15] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.962      ;
; -5.013 ; beep:beep_ins1|count3[13] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.961      ;
; -5.000 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.922      ;
; -5.000 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.922      ;
; -5.000 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.922      ;
; -5.000 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.922      ;
; -5.000 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.922      ;
; -5.000 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.922      ;
; -5.000 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.922      ;
; -5.000 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.922      ;
; -4.989 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.911      ;
; -4.989 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.911      ;
; -4.989 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.911      ;
; -4.989 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.911      ;
; -4.989 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.911      ;
; -4.989 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.911      ;
; -4.989 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.911      ;
; -4.989 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.911      ;
; -4.983 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.905      ;
; -4.983 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.905      ;
; -4.983 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.905      ;
; -4.983 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.905      ;
; -4.983 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.905      ;
; -4.983 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.905      ;
; -4.983 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.905      ;
; -4.983 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.905      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst_n'                                                                                                                                           ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.620 ; ds1302_test:ds1302_test_m0|write_minute[5] ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ; clk          ; rst_n       ; 1.000        ; -0.007     ; 1.539      ;
; -1.579 ; ds1302_test:ds1302_test_m0|write_second[1] ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ; clk          ; rst_n       ; 1.000        ; 0.119      ; 1.503      ;
; -1.500 ; ds1302_test:ds1302_test_m0|write_minute[4] ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ; clk          ; rst_n       ; 1.000        ; -0.159     ; 1.443      ;
; -1.394 ; ds1302_test:ds1302_test_m0|write_hour[5]   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ; clk          ; rst_n       ; 1.000        ; 0.003      ; 1.317      ;
; -1.372 ; ds1302_test:ds1302_test_m0|write_hour[3]   ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ; clk          ; rst_n       ; 1.000        ; 0.006      ; 1.304      ;
; -1.364 ; ds1302_test:ds1302_test_m0|write_hour[0]   ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ; clk          ; rst_n       ; 1.000        ; 0.010      ; 1.305      ;
; -1.331 ; ds1302_test:ds1302_test_m0|write_second[5] ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ; clk          ; rst_n       ; 1.000        ; -0.010     ; 1.245      ;
; -1.164 ; ds1302_test:ds1302_test_m0|write_second[6] ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ; clk          ; rst_n       ; 1.000        ; -0.140     ; 1.136      ;
; -1.119 ; ds1302_test:ds1302_test_m0|write_minute[1] ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ; clk          ; rst_n       ; 1.000        ; 0.125      ; 0.987      ;
; -1.054 ; ds1302_test:ds1302_test_m0|write_minute[0] ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ; clk          ; rst_n       ; 1.000        ; 0.014      ; 0.988      ;
; -0.994 ; ds1302_test:ds1302_test_m0|write_minute[6] ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ; clk          ; rst_n       ; 1.000        ; 0.014      ; 0.935      ;
; -0.955 ; ds1302_test:ds1302_test_m0|write_hour[4]   ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ; clk          ; rst_n       ; 1.000        ; -0.148     ; 0.910      ;
; -0.921 ; ds1302_test:ds1302_test_m0|write_hour[1]   ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ; clk          ; rst_n       ; 1.000        ; -0.130     ; 0.895      ;
; -0.912 ; ds1302_test:ds1302_test_m0|write_hour[2]   ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ; clk          ; rst_n       ; 1.000        ; -0.129     ; 0.883      ;
; -0.846 ; ds1302_test:ds1302_test_m0|write_second[2] ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ; clk          ; rst_n       ; 1.000        ; -0.016     ; 0.739      ;
; -0.839 ; ds1302_test:ds1302_test_m0|write_minute[2] ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ; clk          ; rst_n       ; 1.000        ; -0.013     ; 0.739      ;
; -0.830 ; ds1302_test:ds1302_test_m0|write_minute[3] ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ; clk          ; rst_n       ; 1.000        ; -0.014     ; 0.723      ;
; -0.818 ; ds1302_test:ds1302_test_m0|write_second[4] ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ; clk          ; rst_n       ; 1.000        ; -0.015     ; 0.738      ;
; -0.809 ; ds1302_test:ds1302_test_m0|write_second[0] ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ; clk          ; rst_n       ; 1.000        ; -0.024     ; 0.715      ;
; -0.808 ; ds1302_test:ds1302_test_m0|write_second[3] ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ; clk          ; rst_n       ; 1.000        ; -0.024     ; 0.714      ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.269 ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.141      ; 0.645      ;
; 0.301 ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25                                                                 ; ds1302_test:ds1302_test_m0|write_second_reg[6]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.139      ; 0.675      ;
; 0.350 ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; -0.002     ; 0.583      ;
; 0.354 ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21                                                                   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; -0.004     ; 0.585      ;
; 0.366 ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21                                                                 ; ds1302_test:ds1302_test_m0|write_second_reg[5]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; -0.001     ; 0.600      ;
; 0.380 ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1                                                                  ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; -0.013     ; 0.602      ;
; 0.388 ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.142      ; 0.765      ;
; 0.399 ; ds1302_test:ds1302_test_m0|write_minute[1]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[1]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[1]                                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|write_second[5]                                                                        ; ds1302_test:ds1302_test_m0|write_second[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|write_second[1]                                                                        ; ds1302_test:ds1302_test_m0|write_second[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|write_second[4]                                                                        ; ds1302_test:ds1302_test_m0|write_second[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|write_minute[5]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|write_minute[4]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; beep:beep_ins1|beep_r                                                                                             ; beep:beep_ins1|beep_r                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KEY_ROW[3]                                                                                     ; KeyValue:keyValue1|KEY_ROW[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KEY_ROW[2]                                                                                     ; KeyValue:keyValue1|KEY_ROW[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KEY_ROW[0]                                                                                     ; KeyValue:keyValue1|KEY_ROW[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|DCLK_reg              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|DCLK_reg              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[3]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[3]                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[2]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[2]                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[1]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[1]                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; beep:beep_ins1|beep_switch                                                                                        ; beep:beep_ins1|beep_switch                                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; beep:beep_ins1|beep_times[0]                                                                                      ; beep:beep_ins1|beep_times[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; beep:beep_ins1|beep_times[2]                                                                                      ; beep:beep_ins1|beep_times[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|beep_flag                                                                              ; ds1302_test:ds1302_test_m0|beep_flag                                                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|read_time_req                                                                          ; ds1302_test:ds1302_test_m0|read_time_req                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|write_time_req                                                                         ; ds1302_test:ds1302_test_m0|write_time_req                                                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|cmd_read                                                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|cmd_read                                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_second[7]                                                        ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_second[7]                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WP                                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WP                                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|read_data[7]                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|read_data[7]                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|wr_req                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|wr_req                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.IDLE            ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|clock_en                                                                               ; ds1302_test:ds1302_test_m0|clock_en                                                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|write_hour[3]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ds1302_test:ds1302_test_m0|write_hour[4]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|rowIndex[0]                                                                                    ; KeyValue:keyValue1|rowIndex[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|rowIndex[1]                                                                                    ; KeyValue:keyValue1|rowIndex[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|row_flag                                                                                       ; KeyValue:keyValue1|row_flag                                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u2|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u2|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u0|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u0|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u3|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u3|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; KeyValue:keyValue1|KeyPress:u1|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u1|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.DCLK_IDLE       ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.DCLK_IDLE       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; beep:beep_ins1|flag_en                                                                                            ; beep:beep_ins1|flag_en                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.415 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[0]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[0]                                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.415 ; ds1302_test:ds1302_test_m0|write_hour[5]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.452 ; beep:beep_ins1|beep_times[5]                                                                                      ; beep:beep_ins1|beep_times[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.721      ;
; 0.454 ; KeyValue:keyValue1|KeyPress:u2|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u2|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.723      ;
; 0.455 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[19]                                  ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[19]                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.724      ;
; 0.455 ; KeyValue:keyValue1|KeyPress:u0|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u0|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.724      ;
; 0.455 ; KeyValue:keyValue1|KeyPress:u3|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u3|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.724      ;
; 0.455 ; KeyValue:keyValue1|KeyPress:u1|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u1|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.723      ;
; 0.461 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.730      ;
; 0.468 ; ds1302_test:ds1302_test_m0|next_state.S_WRITE_CH                                                                  ; ds1302_test:ds1302_test_m0|state.S_WRITE_CH                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; -0.012     ; 0.691      ;
; 0.469 ; beep:beep_ins1|count[16]                                                                                          ; beep:beep_ins1|count[16]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; ds1302_test:ds1302_test_m0|state.S_WAIT                                                                           ; ds1302_test:ds1302_test_m0|next_state.S_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; ds1302_test:ds1302_test_m0|next_state.S_READ                                                                      ; ds1302_test:ds1302_test_m0|state.S_READ                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; ds1302_test:ds1302_test_m0|next_state.S_READ_CH                                                                   ; ds1302_test:ds1302_test_m0|state.S_READ_CH                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE                                  ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.470 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[1]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[2]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[6]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.474 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|seg_sel[2]                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.743      ;
; 0.474 ; KeyValue:keyValue1|KeyPress:u2|state.Key_down                                                                     ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.743      ;
; 0.475 ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; -0.014     ; 0.696      ;
; 0.478 ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down                                                               ; KeyValue:keyValue1|KeyPress:u3|state.Key_up                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.747      ;
; 0.478 ; KeyValue:keyValue1|KeyPress:u1|state.Key_down                                                                     ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.480 ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up                                                               ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.748      ;
; 0.481 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_ACK                                                           ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.750      ;
; 0.483 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_ACK                                                           ; ds1302_test:ds1302_test_m0|write_time_req                                                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.752      ;
; 0.484 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_ACK                                                           ; ds1302_test:ds1302_test_m0|beep_flag                                                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.753      ;
; 0.486 ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17                                                                   ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.150      ; 0.871      ;
; 0.489 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.758      ;
; 0.490 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.759      ;
; 0.492 ; KeyValue:keyValue1|KeyPress:u3|state.Key_up                                                                       ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down                                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.761      ;
; 0.492 ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.014      ; 0.741      ;
; 0.493 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.762      ;
; 0.496 ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down                                                               ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.765      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst_n'                                                                                                                                           ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.484 ; ds1302_test:ds1302_test_m0|write_minute[3] ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ; clk          ; rst_n       ; 0.000        ; 0.168      ; 0.692      ;
; 0.489 ; ds1302_test:ds1302_test_m0|write_second[3] ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ; clk          ; rst_n       ; 0.000        ; 0.158      ; 0.687      ;
; 0.490 ; ds1302_test:ds1302_test_m0|write_second[0] ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ; clk          ; rst_n       ; 0.000        ; 0.158      ; 0.688      ;
; 0.502 ; ds1302_test:ds1302_test_m0|write_minute[2] ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ; clk          ; rst_n       ; 0.000        ; 0.169      ; 0.711      ;
; 0.503 ; ds1302_test:ds1302_test_m0|write_second[4] ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ; clk          ; rst_n       ; 0.000        ; 0.167      ; 0.710      ;
; 0.505 ; ds1302_test:ds1302_test_m0|write_second[2] ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ; clk          ; rst_n       ; 0.000        ; 0.166      ; 0.711      ;
; 0.557 ; ds1302_test:ds1302_test_m0|write_minute[1] ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ; clk          ; rst_n       ; 0.000        ; 0.318      ; 0.915      ;
; 0.613 ; ds1302_test:ds1302_test_m0|write_minute[6] ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ; clk          ; rst_n       ; 0.000        ; 0.199      ; 0.852      ;
; 0.653 ; ds1302_test:ds1302_test_m0|write_minute[0] ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ; clk          ; rst_n       ; 0.000        ; 0.197      ; 0.890      ;
; 0.729 ; ds1302_test:ds1302_test_m0|write_hour[2]   ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ; clk          ; rst_n       ; 0.000        ; 0.048      ; 0.817      ;
; 0.737 ; ds1302_test:ds1302_test_m0|write_hour[1]   ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ; clk          ; rst_n       ; 0.000        ; 0.048      ; 0.825      ;
; 0.766 ; ds1302_test:ds1302_test_m0|write_hour[4]   ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ; clk          ; rst_n       ; 0.000        ; 0.029      ; 0.835      ;
; 0.883 ; ds1302_test:ds1302_test_m0|write_second[5] ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ; clk          ; rst_n       ; 0.000        ; 0.172      ; 1.095      ;
; 0.918 ; ds1302_test:ds1302_test_m0|write_hour[0]   ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ; clk          ; rst_n       ; 0.000        ; 0.193      ; 1.151      ;
; 0.921 ; ds1302_test:ds1302_test_m0|write_hour[3]   ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ; clk          ; rst_n       ; 0.000        ; 0.189      ; 1.150      ;
; 0.931 ; ds1302_test:ds1302_test_m0|write_hour[5]   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ; clk          ; rst_n       ; 0.000        ; 0.185      ; 1.156      ;
; 0.981 ; ds1302_test:ds1302_test_m0|write_second[6] ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ; clk          ; rst_n       ; 0.000        ; 0.038      ; 1.059      ;
; 1.026 ; ds1302_test:ds1302_test_m0|write_second[1] ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ; clk          ; rst_n       ; 0.000        ; 0.313      ; 1.379      ;
; 1.076 ; ds1302_test:ds1302_test_m0|write_minute[5] ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ; clk          ; rst_n       ; 0.000        ; 0.175      ; 1.291      ;
; 1.237 ; ds1302_test:ds1302_test_m0|write_minute[4] ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ; clk          ; rst_n       ; 0.000        ; 0.018      ; 1.295      ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                          ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.185 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.931      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|key_a                ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|key_b                ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; rst_n        ; clk         ; 0.500        ; 2.631      ; 2.927      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[10]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[11]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[12]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[13]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[14]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[15]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[16]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[17]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[18]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ; rst_n        ; clk         ; 0.500        ; 2.630      ; 2.926      ;
; 0.186 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[13]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[14]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[15]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[16]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[17]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[18]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[19]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[20]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[21]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[22]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[23]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count3[12]                           ; rst_n        ; clk         ; 0.500        ; 2.625      ; 2.921      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count[0]                             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count[1]                             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count[2]                             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count[3]                             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count[4]                             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count[5]                             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count[6]                             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|count[7]                             ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.186 ; rst_n     ; beep:beep_ins1|beep_r                               ; rst_n        ; clk         ; 0.500        ; 2.635      ; 2.931      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|key_a                ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|key_a                ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_a                ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_b                ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|state.ROW_ONE                    ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|state.ROW_TWO                    ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|state.ROW_THREE                  ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|state.NO_KEY                     ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|row_flag                         ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; KeyValue:keyValue1|state.ROW_FOUR                   ; rst_n        ; clk         ; 0.500        ; 2.640      ; 2.935      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[12]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[13]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[14]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[15]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[16]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[17]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[18]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[19]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[20]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[21]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
; 0.187 ; rst_n     ; beep:beep_ins1|count1[22]                           ; rst_n        ; clk         ; 0.500        ; 2.634      ; 2.929      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                   ;
+--------+-----------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[0]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[1]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[2]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[3]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[4]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[5]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[6]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[7]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[8]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[9]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; beep:beep_ins1|state[0]                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.740      ; 2.824      ;
; -0.151 ; rst_n     ; beep:beep_ins1|state[1]                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.740      ; 2.824      ;
; -0.151 ; rst_n     ; beep:beep_ins1|state[2]                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.740      ; 2.824      ;
; -0.151 ; rst_n     ; beep:beep_ins1|state[3]                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.740      ; 2.824      ;
; -0.151 ; rst_n     ; beep:beep_ins1|state[4]                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.740      ; 2.824      ;
; -0.151 ; rst_n     ; beep:beep_ins1|state[5]                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.740      ; 2.824      ;
; -0.151 ; rst_n     ; beep:beep_ins1|state[6]                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.740      ; 2.824      ;
; -0.151 ; rst_n     ; beep:beep_ins1|state[7]                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.740      ; 2.824      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.ACK_WAIT ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_WAIT                                                                    ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_IDLE                                                                    ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_READ_CH                                                                 ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_READ                                                                    ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                   ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_SEC                                                 ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_second[7]                                                 ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_WRITE_CH                                                                ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WP                                                  ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_MIN                                                 ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_HOUR                                                ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[0]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[1]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[2]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[3]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[4]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[5]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[6]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[7]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[8]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[9]     ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[10]    ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[11]    ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[12]    ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[13]    ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[14]    ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_cnt[15]    ; rst_n        ; clk         ; 0.000        ; 2.737      ; 2.821      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_ACK                                                    ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~_emulated                                                     ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_second_reg[0]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_date_reg[4]                                                               ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|write_data[0]                                                  ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~_emulated                                                     ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_second_reg[1]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_second_reg[2]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~_emulated                                                     ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~_emulated                                                     ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_second_reg[3]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|write_data[3]                                                  ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~_emulated                                                     ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_second_reg[4]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_second_reg[6]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|write_data[6]                                                  ; rst_n        ; clk         ; 0.000        ; 2.752      ; 2.836      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~_emulated                                                     ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|write_second_reg[5]~_emulated                                                   ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|write_data[5]                                                  ; rst_n        ; clk         ; 0.000        ; 2.742      ; 2.826      ;
; -0.151 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|ds1302_io_dir                           ; rst_n        ; clk         ; 0.000        ; 2.739      ; 2.823      ;
; -0.151 ; rst_n     ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|seg_data[1]                                                        ; rst_n        ; clk         ; 0.000        ; 2.753      ; 2.837      ;
; -0.151 ; rst_n     ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|seg_data[2]                                                        ; rst_n        ; clk         ; 0.000        ; 2.750      ; 2.834      ;
; -0.151 ; rst_n     ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|seg_data[7]                                                        ; rst_n        ; clk         ; 0.000        ; 2.749      ; 2.833      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|key_a                                                                       ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|key_b                                                                       ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up                                                        ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|state.Key_up                                                                ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|en_cnt                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[0]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[1]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[2]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[3]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[4]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[5]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[6]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[7]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[8]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[9]                                                                      ; rst_n        ; clk         ; 0.000        ; 2.733      ; 2.818      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[10]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[11]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[12]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[13]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[14]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[15]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[16]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[17]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
; -0.150 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[18]                                                                     ; rst_n        ; clk         ; 0.000        ; 2.729      ; 2.814      ;
+--------+-----------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_a                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_b                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rst_n'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst_n ; Rise       ; rst_n                                             ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[4]~17|datad         ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[4]~17|datad       ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[1]~5|datad          ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[6]~25|datad       ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[2]~9|datad          ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[1]~5|dataa        ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[2]~9|datac        ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[3]~13|datac       ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[1]~5|dataa        ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~input|o                                     ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[0]~1|datac        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[3]~13|datac       ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[2]~9|datac        ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[4]~17|datac       ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~inputclkctrl|inclk[0]                       ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~inputclkctrl|outclk                         ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[3]~13|datac         ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[5]~21|datac         ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[5]~21|datac       ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[5]~21|datac       ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[0]~1|datac        ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[6]~25|datac       ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[0]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~input|i                                     ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[0]~1|datac          ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[6]~25|datac       ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[0]~1|datac        ;
; 0.516  ; 0.516        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ;
; 0.516  ; 0.516        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[3]~13|datac         ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[5]~21|datac       ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[5]~21|datac         ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[2]~9|datac        ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[5]~21|datac       ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[4]~17|datac       ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[0]~1|datac        ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[3]~13|datac       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~inputclkctrl|inclk[0]                       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~inputclkctrl|outclk                         ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[1]~5|dataa        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[2]~9|datac        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[3]~13|datac       ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[1]~5|dataa        ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[1]~5|datad          ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[2]~9|datad          ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[6]~25|datad       ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~input|o                                     ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[4]~17|datad         ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[4]~17|datad       ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; KEY_COL[*]  ; clk        ; 4.831 ; 4.787 ; Rise       ; clk             ;
;  KEY_COL[0] ; clk        ; 4.831 ; 4.787 ; Rise       ; clk             ;
;  KEY_COL[1] ; clk        ; 4.570 ; 4.491 ; Rise       ; clk             ;
;  KEY_COL[2] ; clk        ; 4.465 ; 4.495 ; Rise       ; clk             ;
;  KEY_COL[3] ; clk        ; 4.413 ; 4.367 ; Rise       ; clk             ;
; en          ; clk        ; 2.618 ; 3.113 ; Rise       ; clk             ;
; key2        ; clk        ; 0.548 ; 0.742 ; Rise       ; clk             ;
; key3        ; clk        ; 3.279 ; 3.253 ; Rise       ; clk             ;
; rst_n       ; clk        ; 1.943 ; 2.099 ; Rise       ; clk             ;
; rtc_data    ; clk        ; 2.753 ; 2.762 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; KEY_COL[*]  ; clk        ; -1.931 ; -1.982 ; Rise       ; clk             ;
;  KEY_COL[0] ; clk        ; -2.358 ; -2.378 ; Rise       ; clk             ;
;  KEY_COL[1] ; clk        ; -2.357 ; -2.394 ; Rise       ; clk             ;
;  KEY_COL[2] ; clk        ; -2.276 ; -2.424 ; Rise       ; clk             ;
;  KEY_COL[3] ; clk        ; -1.931 ; -1.982 ; Rise       ; clk             ;
; en          ; clk        ; -0.556 ; -0.785 ; Rise       ; clk             ;
; key2        ; clk        ; -0.051 ; -0.237 ; Rise       ; clk             ;
; key3        ; clk        ; -2.738 ; -2.738 ; Rise       ; clk             ;
; rst_n       ; clk        ; -0.645 ; -0.797 ; Rise       ; clk             ;
; rtc_data    ; clk        ; -2.249 ; -2.242 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY_ROW[*]   ; clk        ; 10.344 ; 9.728  ; Rise       ; clk             ;
;  KEY_ROW[0]  ; clk        ; 8.903  ; 8.549  ; Rise       ; clk             ;
;  KEY_ROW[1]  ; clk        ; 8.788  ; 8.456  ; Rise       ; clk             ;
;  KEY_ROW[2]  ; clk        ; 10.344 ; 9.728  ; Rise       ; clk             ;
;  KEY_ROW[3]  ; clk        ; 9.839  ; 9.651  ; Rise       ; clk             ;
; beep         ; clk        ; 7.095  ; 7.383  ; Rise       ; clk             ;
; rtc_ce       ; clk        ; 8.864  ; 8.318  ; Rise       ; clk             ;
; rtc_data     ; clk        ; 7.953  ; 7.705  ; Rise       ; clk             ;
; rtc_sclk     ; clk        ; 7.831  ; 7.562  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 10.647 ; 11.442 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 7.805  ; 8.283  ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 7.258  ; 7.459  ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 7.791  ; 8.185  ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 9.865  ; 10.497 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 10.647 ; 11.257 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 8.678  ; 8.990  ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 10.612 ; 11.442 ; Rise       ; clk             ;
;  seg_data[7] ; clk        ; 7.294  ; 7.494  ; Rise       ; clk             ;
; seg_sel[*]   ; clk        ; 8.556  ; 8.991  ; Rise       ; clk             ;
;  seg_sel[0]  ; clk        ; 7.976  ; 8.215  ; Rise       ; clk             ;
;  seg_sel[1]  ; clk        ; 8.459  ; 8.940  ; Rise       ; clk             ;
;  seg_sel[2]  ; clk        ; 8.556  ; 8.991  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY_ROW[*]   ; clk        ; 8.458  ; 8.136  ; Rise       ; clk             ;
;  KEY_ROW[0]  ; clk        ; 8.568  ; 8.225  ; Rise       ; clk             ;
;  KEY_ROW[1]  ; clk        ; 8.458  ; 8.136  ; Rise       ; clk             ;
;  KEY_ROW[2]  ; clk        ; 9.952  ; 9.357  ; Rise       ; clk             ;
;  KEY_ROW[3]  ; clk        ; 9.516  ; 9.336  ; Rise       ; clk             ;
; beep         ; clk        ; 6.829  ; 7.109  ; Rise       ; clk             ;
; rtc_ce       ; clk        ; 8.536  ; 8.010  ; Rise       ; clk             ;
; rtc_data     ; clk        ; 7.662  ; 7.422  ; Rise       ; clk             ;
; rtc_sclk     ; clk        ; 7.544  ; 7.283  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 6.988  ; 7.183  ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 7.512  ; 7.975  ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 6.988  ; 7.183  ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 7.502  ; 7.883  ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 9.494  ; 10.104 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 10.245 ; 10.833 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 8.349  ; 8.652  ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 10.206 ; 11.006 ; Rise       ; clk             ;
;  seg_data[7] ; clk        ; 7.021  ; 7.216  ; Rise       ; clk             ;
; seg_sel[*]   ; clk        ; 7.680  ; 7.911  ; Rise       ; clk             ;
;  seg_sel[0]  ; clk        ; 7.680  ; 7.911  ; Rise       ; clk             ;
;  seg_sel[1]  ; clk        ; 8.141  ; 8.605  ; Rise       ; clk             ;
;  seg_sel[2]  ; clk        ; 8.233  ; 8.653  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rtc_data  ; clk        ; 7.859 ; 7.742 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rtc_data  ; clk        ; 7.601 ; 7.484 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; rtc_data  ; clk        ; 7.520     ; 7.637     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; rtc_data  ; clk        ; 7.271     ; 7.388     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.992 ; -228.935          ;
; rst_n ; -0.362 ; -1.639            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.061 ; 0.000             ;
; rst_n ; 0.221 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.061 ; -22.867              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.110 ; -42.903             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -475.709                        ;
; rst_n ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.992 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.935      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.968 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.911      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.961 ; beep:beep_ins1|state[1]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.904      ;
; -1.847 ; beep:beep_ins1|count3[15] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.016     ; 2.818      ;
; -1.843 ; beep:beep_ins1|count3[13] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.016     ; 2.814      ;
; -1.829 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|beep_switch   ; clk          ; clk         ; 1.000        ; -0.026     ; 2.790      ;
; -1.829 ; beep:beep_ins1|count3[15] ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 2.800      ;
; -1.825 ; beep:beep_ins1|count3[13] ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 2.796      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.821 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.764      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.816 ; beep:beep_ins1|state[3]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.759      ;
; -1.796 ; beep:beep_ins1|count3[14] ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.016     ; 2.767      ;
; -1.778 ; beep:beep_ins1|count3[14] ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 2.749      ;
; -1.773 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|beep_switch   ; clk          ; clk         ; 1.000        ; -0.026     ; 2.734      ;
; -1.767 ; beep:beep_ins1|count3[7]  ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.735      ;
; -1.761 ; beep:beep_ins1|count3[4]  ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.729      ;
; -1.761 ; beep:beep_ins1|count3[6]  ; beep:beep_ins1|beep_times[0] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.729      ;
; -1.754 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.700      ;
; -1.754 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.700      ;
; -1.754 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.700      ;
; -1.754 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.700      ;
; -1.754 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.700      ;
; -1.754 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.700      ;
; -1.754 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.700      ;
; -1.754 ; beep:beep_ins1|state[5]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.700      ;
; -1.750 ; beep:beep_ins1|state[2]   ; beep:beep_ins1|beep_switch   ; clk          ; clk         ; 1.000        ; -0.026     ; 2.711      ;
; -1.749 ; beep:beep_ins1|count3[7]  ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.717      ;
; -1.743 ; beep:beep_ins1|count3[4]  ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.711      ;
; -1.743 ; beep:beep_ins1|count3[6]  ; beep:beep_ins1|beep_times[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.711      ;
; -1.730 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.676      ;
; -1.730 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.676      ;
; -1.730 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.676      ;
; -1.730 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.676      ;
; -1.730 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.676      ;
; -1.730 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[4]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.676      ;
; -1.730 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[5]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.676      ;
; -1.730 ; beep:beep_ins1|state[4]   ; beep:beep_ins1|count[7]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.676      ;
; -1.725 ; beep:beep_ins1|state[7]   ; beep:beep_ins1|beep_switch   ; clk          ; clk         ; 1.000        ; -0.026     ; 2.686      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[13]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[16]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[15]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[14]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[12]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[8]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[10]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[9]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[6]   ; beep:beep_ins1|count[11]     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.666      ;
; -1.723 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[6]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.669      ;
; -1.723 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[0]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.669      ;
; -1.723 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[1]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.669      ;
; -1.723 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.669      ;
; -1.723 ; beep:beep_ins1|state[0]   ; beep:beep_ins1|count[3]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.669      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst_n'                                                                                                                                           ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.362 ; ds1302_test:ds1302_test_m0|write_second[1] ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ; clk          ; rst_n       ; 1.000        ; -0.009     ; 0.754      ;
; -0.257 ; ds1302_test:ds1302_test_m0|write_minute[5] ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ; clk          ; rst_n       ; 1.000        ; -0.058     ; 0.684      ;
; -0.232 ; ds1302_test:ds1302_test_m0|write_minute[4] ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ; clk          ; rst_n       ; 1.000        ; -0.123     ; 0.671      ;
; -0.178 ; ds1302_test:ds1302_test_m0|write_hour[5]   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ; clk          ; rst_n       ; 1.000        ; -0.054     ; 0.605      ;
; -0.166 ; ds1302_test:ds1302_test_m0|write_hour[0]   ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ; clk          ; rst_n       ; 1.000        ; -0.048     ; 0.607      ;
; -0.164 ; ds1302_test:ds1302_test_m0|write_hour[3]   ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ; clk          ; rst_n       ; 1.000        ; -0.049     ; 0.601      ;
; -0.147 ; ds1302_test:ds1302_test_m0|write_second[5] ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ; clk          ; rst_n       ; 1.000        ; -0.061     ; 0.570      ;
; -0.072 ; ds1302_test:ds1302_test_m0|write_second[6] ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ; clk          ; rst_n       ; 1.000        ; -0.111     ; 0.528      ;
; -0.052 ; ds1302_test:ds1302_test_m0|write_minute[1] ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ; clk          ; rst_n       ; 1.000        ; -0.006     ; 0.465      ;
; -0.009 ; ds1302_test:ds1302_test_m0|write_minute[0] ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ; clk          ; rst_n       ; 1.000        ; -0.044     ; 0.446      ;
; 0.014  ; ds1302_test:ds1302_test_m0|write_minute[6] ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ; clk          ; rst_n       ; 1.000        ; -0.042     ; 0.429      ;
; 0.018  ; ds1302_test:ds1302_test_m0|write_hour[4]   ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ; clk          ; rst_n       ; 1.000        ; -0.117     ; 0.426      ;
; 0.039  ; ds1302_test:ds1302_test_m0|write_hour[1]   ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ; clk          ; rst_n       ; 1.000        ; -0.108     ; 0.415      ;
; 0.048  ; ds1302_test:ds1302_test_m0|write_hour[2]   ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ; clk          ; rst_n       ; 1.000        ; -0.108     ; 0.406      ;
; 0.065  ; ds1302_test:ds1302_test_m0|write_second[2] ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ; clk          ; rst_n       ; 1.000        ; -0.063     ; 0.348      ;
; 0.071  ; ds1302_test:ds1302_test_m0|write_minute[2] ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ; clk          ; rst_n       ; 1.000        ; -0.060     ; 0.348      ;
; 0.075  ; ds1302_test:ds1302_test_m0|write_minute[3] ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ; clk          ; rst_n       ; 1.000        ; -0.060     ; 0.340      ;
; 0.081  ; ds1302_test:ds1302_test_m0|write_second[4] ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ; clk          ; rst_n       ; 1.000        ; -0.062     ; 0.348      ;
; 0.085  ; ds1302_test:ds1302_test_m0|write_second[0] ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ; clk          ; rst_n       ; 1.000        ; -0.066     ; 0.336      ;
; 0.087  ; ds1302_test:ds1302_test_m0|write_second[3] ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ; clk          ; rst_n       ; 1.000        ; -0.067     ; 0.333      ;
+--------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.061 ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25                                                                 ; ds1302_test:ds1302_test_m0|write_second_reg[6]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.109      ; 0.294      ;
; 0.065 ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.114      ; 0.303      ;
; 0.092 ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.053      ; 0.269      ;
; 0.093 ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21                                                                   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.051      ; 0.268      ;
; 0.097 ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21                                                                 ; ds1302_test:ds1302_test_m0|write_second_reg[5]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.054      ; 0.275      ;
; 0.109 ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1                                                                  ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.044      ; 0.277      ;
; 0.112 ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.114      ; 0.350      ;
; 0.136 ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.042      ; 0.302      ;
; 0.138 ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1                                                                    ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.044      ; 0.306      ;
; 0.152 ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13                                                                 ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.060      ; 0.336      ;
; 0.164 ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9                                                                  ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~_emulated                                                          ; rst_n        ; clk         ; 0.000        ; 0.060      ; 0.348      ;
; 0.169 ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17                                                                   ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.118      ; 0.411      ;
; 0.185 ; ds1302_test:ds1302_test_m0|write_second[5]                                                                        ; ds1302_test:ds1302_test_m0|write_second[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|write_second[1]                                                                        ; ds1302_test:ds1302_test_m0|write_second[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|write_second[4]                                                                        ; ds1302_test:ds1302_test_m0|write_second[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|write_minute[5]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|write_minute[4]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[3]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[3]                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[2]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[2]                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[1]                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_addr[1]                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; beep:beep_ins1|beep_switch                                                                                        ; beep:beep_ins1|beep_switch                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; beep:beep_ins1|beep_times[0]                                                                                      ; beep:beep_ins1|beep_times[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; beep:beep_ins1|beep_times[2]                                                                                      ; beep:beep_ins1|beep_times[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|cmd_read                                                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|cmd_read                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|read_data[7]                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|read_data[7]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ds1302_test:ds1302_test_m0|clock_en                                                                               ; ds1302_test:ds1302_test_m0|clock_en                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; KeyValue:keyValue1|KeyPress:u3|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u3|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[1]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[1]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|write_minute[1]                                                                        ; ds1302_test:ds1302_test_m0|write_minute[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; beep:beep_ins1|beep_r                                                                                             ; beep:beep_ins1|beep_r                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KEY_ROW[3]                                                                                     ; KeyValue:keyValue1|KEY_ROW[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KEY_ROW[2]                                                                                     ; KeyValue:keyValue1|KEY_ROW[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KEY_ROW[0]                                                                                     ; KeyValue:keyValue1|KEY_ROW[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|DCLK_reg              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|DCLK_reg              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|beep_flag                                                                              ; ds1302_test:ds1302_test_m0|beep_flag                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|read_time_req                                                                          ; ds1302_test:ds1302_test_m0|read_time_req                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                          ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_IDLE                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|write_time_req                                                                         ; ds1302_test:ds1302_test_m0|write_time_req                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_second[7]                                                        ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_second[7]                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WP                                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WP                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|wr_req                                         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|wr_req                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.DCLK_IDLE       ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.DCLK_IDLE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.IDLE            ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; beep:beep_ins1|flag_en                                                                                            ; beep:beep_ins1|flag_en                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|write_hour[3]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ds1302_test:ds1302_test_m0|write_hour[4]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|rowIndex[0]                                                                                    ; KeyValue:keyValue1|rowIndex[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|rowIndex[1]                                                                                    ; KeyValue:keyValue1|rowIndex[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|row_flag                                                                                       ; KeyValue:keyValue1|row_flag                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u2|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u2|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u0|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u0|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; KeyValue:keyValue1|KeyPress:u1|en_cnt                                                                             ; KeyValue:keyValue1|KeyPress:u1|en_cnt                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE                                                                          ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG                                                                           ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; ds1302_test:ds1302_test_m0|next_state.S_WRITE_CH                                                                  ; ds1302_test:ds1302_test_m0|state.S_WRITE_CH                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; ds1302_test:ds1302_test_m0|write_hour[5]                                                                          ; ds1302_test:ds1302_test_m0|write_hour[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE                                  ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[0]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[0]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; ds1302_test:ds1302_test_m0|state.S_WAIT                                                                           ; ds1302_test:ds1302_test_m0|next_state.S_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; ds1302_test:ds1302_test_m0|next_state.S_READ                                                                      ; ds1302_test:ds1302_test_m0|state.S_READ                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; ds1302_test:ds1302_test_m0|next_state.S_READ_CH                                                                   ; ds1302_test:ds1302_test_m0|state.S_READ_CH                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[1]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; beep:beep_ins1|beep_times[5]                                                                                      ; beep:beep_ins1|beep_times[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[6]         ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|MOSI_shift[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; rst_n                                                                                                             ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|write_data[5]                                                         ; rst_n        ; clk         ; 0.000        ; 1.402      ; 1.720      ;
; 0.197 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[19]                                  ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[19]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; KeyValue:keyValue1|KeyPress:u2|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u2|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; KeyValue:keyValue1|KeyPress:u0|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u0|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; KeyValue:keyValue1|KeyPress:u3|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u3|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; KeyValue:keyValue1|KeyPress:u1|cnt[19]                                                                            ; KeyValue:keyValue1|KeyPress:u1|cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.200 ; rst_n                                                                                                             ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|write_data[3]                                                         ; rst_n        ; clk         ; 0.000        ; 1.402      ; 1.726      ;
; 0.203 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.204 ; beep:beep_ins1|count[16]                                                                                          ; beep:beep_ins1|count[16]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|CS_reg                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.326      ;
; 0.206 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|send_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.328      ;
; 0.206 ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13                                                                   ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~_emulated                                                            ; rst_n        ; clk         ; 0.000        ; 0.050      ; 0.380      ;
; 0.208 ; KeyValue:keyValue1|KeyPress:u2|state.Key_down                                                                     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down                                                               ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.330      ;
; 0.210 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_ACK                                    ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.332      ;
; 0.211 ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|scan_sel[2]                                                               ; seg_top:seg_bcd_m0|seg_scan:seg_scan_m0|seg_sel[2]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.211 ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WEEK                                                       ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|write_addr[1]                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.333      ;
; 0.211 ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down                                                               ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst_n'                                                                                                                                           ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.221 ; ds1302_test:ds1302_test_m0|write_minute[3] ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ; clk          ; rst_n       ; 0.000        ; 0.036      ; 0.297      ;
; 0.223 ; ds1302_test:ds1302_test_m0|write_second[3] ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ; clk          ; rst_n       ; 0.000        ; 0.031      ; 0.294      ;
; 0.224 ; ds1302_test:ds1302_test_m0|write_second[0] ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ; clk          ; rst_n       ; 0.000        ; 0.031      ; 0.295      ;
; 0.231 ; ds1302_test:ds1302_test_m0|write_second[4] ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ; clk          ; rst_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.231 ; ds1302_test:ds1302_test_m0|write_minute[2] ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ; clk          ; rst_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.232 ; ds1302_test:ds1302_test_m0|write_second[2] ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ; clk          ; rst_n       ; 0.000        ; 0.035      ; 0.307      ;
; 0.262 ; ds1302_test:ds1302_test_m0|write_minute[1] ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ; clk          ; rst_n       ; 0.000        ; 0.102      ; 0.404      ;
; 0.278 ; ds1302_test:ds1302_test_m0|write_minute[6] ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ; clk          ; rst_n       ; 0.000        ; 0.055      ; 0.373      ;
; 0.295 ; ds1302_test:ds1302_test_m0|write_minute[0] ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ; clk          ; rst_n       ; 0.000        ; 0.054      ; 0.389      ;
; 0.327 ; ds1302_test:ds1302_test_m0|write_hour[2]   ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ; clk          ; rst_n       ; 0.000        ; -0.014     ; 0.353      ;
; 0.333 ; ds1302_test:ds1302_test_m0|write_hour[1]   ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ; clk          ; rst_n       ; 0.000        ; -0.015     ; 0.358      ;
; 0.349 ; ds1302_test:ds1302_test_m0|write_hour[4]   ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ; clk          ; rst_n       ; 0.000        ; -0.024     ; 0.365      ;
; 0.423 ; ds1302_test:ds1302_test_m0|write_second[5] ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ; clk          ; rst_n       ; 0.000        ; 0.037      ; 0.500      ;
; 0.432 ; ds1302_test:ds1302_test_m0|write_second[6] ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ; clk          ; rst_n       ; 0.000        ; -0.016     ; 0.456      ;
; 0.433 ; ds1302_test:ds1302_test_m0|write_hour[3]   ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ; clk          ; rst_n       ; 0.000        ; 0.047      ; 0.520      ;
; 0.439 ; ds1302_test:ds1302_test_m0|write_hour[5]   ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ; clk          ; rst_n       ; 0.000        ; 0.044      ; 0.523      ;
; 0.440 ; ds1302_test:ds1302_test_m0|write_hour[0]   ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ; clk          ; rst_n       ; 0.000        ; 0.050      ; 0.530      ;
; 0.502 ; ds1302_test:ds1302_test_m0|write_second[1] ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ; clk          ; rst_n       ; 0.000        ; 0.092      ; 0.634      ;
; 0.518 ; ds1302_test:ds1302_test_m0|write_minute[5] ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ; clk          ; rst_n       ; 0.000        ; 0.040      ; 0.598      ;
; 0.564 ; ds1302_test:ds1302_test_m0|write_minute[4] ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ; clk          ; rst_n       ; 0.000        ; -0.029     ; 0.575      ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                   ;
+--------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.061 ; rst_n     ; beep:beep_ins1|count1[0]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[1]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[2]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[3]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[4]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[5]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[6]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[7]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[8]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[9]                                    ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[10]                                   ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.061 ; rst_n     ; beep:beep_ins1|count1[11]                                   ; rst_n        ; clk         ; 0.500        ; 1.337      ; 1.865      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|key_a                        ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|key_a                        ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_a                        ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_b                        ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up         ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_up                 ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|en_cnt                       ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down         ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_down               ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                     ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|state.ROW_ONE                            ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|state.ROW_TWO                            ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|state.ROW_THREE                          ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|state.NO_KEY                             ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|row_flag                                 ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                    ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|state.ROW_FOUR                           ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; beep:beep_ins1|state[0]                                     ; rst_n        ; clk         ; 0.500        ; 1.339      ; 1.866      ;
; -0.060 ; rst_n     ; beep:beep_ins1|state[1]                                     ; rst_n        ; clk         ; 0.500        ; 1.339      ; 1.866      ;
; -0.060 ; rst_n     ; beep:beep_ins1|state[2]                                     ; rst_n        ; clk         ; 0.500        ; 1.339      ; 1.866      ;
; -0.060 ; rst_n     ; beep:beep_ins1|state[3]                                     ; rst_n        ; clk         ; 0.500        ; 1.339      ; 1.866      ;
; -0.060 ; rst_n     ; beep:beep_ins1|state[4]                                     ; rst_n        ; clk         ; 0.500        ; 1.339      ; 1.866      ;
; -0.060 ; rst_n     ; beep:beep_ins1|state[5]                                     ; rst_n        ; clk         ; 0.500        ; 1.339      ; 1.866      ;
; -0.060 ; rst_n     ; beep:beep_ins1|state[6]                                     ; rst_n        ; clk         ; 0.500        ; 1.339      ; 1.866      ;
; -0.060 ; rst_n     ; beep:beep_ins1|state[7]                                     ; rst_n        ; clk         ; 0.500        ; 1.339      ; 1.866      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[0]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[1]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[2]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[3]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[4]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[5]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[6]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[7]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[8]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[9]                                    ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[10]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; beep:beep_ins1|count3[11]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.860      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KEY_ROW[0]                               ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KEY_ROW[1]                               ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KEY_ROW[2]                               ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.060 ; rst_n     ; KeyValue:keyValue1|KEY_ROW[3]                               ; rst_n        ; clk         ; 0.500        ; 1.342      ; 1.869      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|en_cnt                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[0]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[1]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[2]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[3]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[4]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[5]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[6]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[7]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[8]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[9]                       ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt_full                     ; rst_n        ; clk         ; 0.500        ; 1.338      ; 1.864      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|key_b                        ; rst_n        ; clk         ; 0.500        ; 1.344      ; 1.870      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down         ; rst_n        ; clk         ; 0.500        ; 1.344      ; 1.870      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Key_down               ; rst_n        ; clk         ; 0.500        ; 1.344      ; 1.870      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Down2Up         ; rst_n        ; clk         ; 0.500        ; 1.344      ; 1.870      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Key_up                 ; rst_n        ; clk         ; 0.500        ; 1.344      ; 1.870      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|en_cnt                       ; rst_n        ; clk         ; 0.500        ; 1.344      ; 1.870      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG                     ; rst_n        ; clk         ; 0.500        ; 1.344      ; 1.870      ;
; -0.059 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                    ; rst_n        ; clk         ; 0.500        ; 1.344      ; 1.870      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[12]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[13]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[14]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[15]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[16]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[17]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[18]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[19]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[20]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[21]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[22]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count1[23]                                   ; rst_n        ; clk         ; 0.500        ; 1.333      ; 1.859      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_SEC  ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_DATE ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_MON  ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WEEK ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_YEAR ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_MIN  ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_HOUR ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_DATE ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_MON  ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_WEEK ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_YEAR ; rst_n        ; clk         ; 0.500        ; 1.346      ; 1.872      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count[0]                                     ; rst_n        ; clk         ; 0.500        ; 1.335      ; 1.861      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count[1]                                     ; rst_n        ; clk         ; 0.500        ; 1.335      ; 1.861      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count[2]                                     ; rst_n        ; clk         ; 0.500        ; 1.335      ; 1.861      ;
; -0.059 ; rst_n     ; beep:beep_ins1|count[3]                                     ; rst_n        ; clk         ; 0.500        ; 1.335      ; 1.861      ;
+--------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                          ;
+--------+-----------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[10]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[11]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[12]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[13]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[14]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[15]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[16]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[17]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[18]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u1|cnt[19]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|key_b                                                                              ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down                                                               ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Key_down                                                                     ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Filter_Down2Up                                                               ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|state.Key_up                                                                       ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|en_cnt                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG                                                                           ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[0]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[1]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[2]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[3]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[4]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[5]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[6]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[7]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[8]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u0|cnt[9]                                                                             ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_a                                                                              ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|key_b                                                                              ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up                                                               ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_up                                                                       ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|en_cnt                                                                             ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[10]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[11]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[12]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[13]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[14]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[15]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[16]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[17]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[18]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|cnt[19]                                                                            ; rst_n        ; clk         ; 0.000        ; 1.388      ; 1.402      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down                                                               ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|state.Key_down                                                                     ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG                                                                           ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u3|KEY_STATE                                                                          ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE                                                                          ; rst_n        ; clk         ; 0.000        ; 1.395      ; 1.409      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|colIndex[1]                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|colIndex[0]                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; KeyValue:keyValue1|Value_en                                                                                       ; rst_n        ; clk         ; 0.000        ; 1.404      ; 1.418      ;
; -0.110 ; rst_n     ; beep:beep_ins1|flag_en                                                                                            ; rst_n        ; clk         ; 0.000        ; 1.385      ; 1.399      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.DCLK_EDGE       ; rst_n        ; clk         ; 0.000        ; 1.397      ; 1.411      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.ACK_WAIT        ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_WAIT                                                                           ; rst_n        ; clk         ; 0.000        ; 1.401      ; 1.415      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_IDLE                                                                           ; rst_n        ; clk         ; 0.000        ; 1.401      ; 1.415      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_READ_CH                                                                        ; rst_n        ; clk         ; 0.000        ; 1.401      ; 1.415      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_READ                                                                           ; rst_n        ; clk         ; 0.000        ; 1.401      ; 1.415      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_edge_cnt[0]       ; rst_n        ; clk         ; 0.000        ; 1.397      ; 1.411      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|read_data[7]                                   ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|read_second[7]                                                        ; rst_n        ; clk         ; 0.000        ; 1.401      ; 1.415      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|state.S_WRITE_CH                                                                       ; rst_n        ; clk         ; 0.000        ; 1.401      ; 1.415      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_SEC                                                        ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_MIN                                                        ; rst_n        ; clk         ; 0.000        ; 1.402      ; 1.416      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_HOUR                                                       ; rst_n        ; clk         ; 0.000        ; 1.402      ; 1.416      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_DATE                                                       ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_MON                                                        ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_WEEK                                                       ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_WR_YEAR                                                       ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|cmd_write                                                             ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_MIN                                                        ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_HOUR                                                       ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_DATE                                                       ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_MON                                                        ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_WEEK                                                       ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|state.S_RD_YEAR                                                       ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|cmd_read                                                              ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_LOW                                 ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[0]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[1]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[2]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[3]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[4]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[5]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[6]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[7]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[8]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|delay_cnt[9]                                   ; rst_n        ; clk         ; 0.000        ; 1.398      ; 1.412      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_IDLE                                   ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_CE_HIGH                                ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE                                  ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_ADDR                             ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_WRITE_DATA                             ; rst_n        ; clk         ; 0.000        ; 1.399      ; 1.413      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ                                   ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|state.S_READ_ADDR                              ; rst_n        ; clk         ; 0.000        ; 1.400      ; 1.414      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_edge_cnt[1]       ; rst_n        ; clk         ; 0.000        ; 1.397      ; 1.411      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_edge_cnt[2]       ; rst_n        ; clk         ; 0.000        ; 1.397      ; 1.411      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_edge_cnt[3]       ; rst_n        ; clk         ; 0.000        ; 1.397      ; 1.411      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|clk_edge_cnt[4]       ; rst_n        ; clk         ; 0.000        ; 1.397      ; 1.411      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.DCLK_IDLE       ; rst_n        ; clk         ; 0.000        ; 1.397      ; 1.411      ;
; -0.110 ; rst_n     ; ds1302_test:ds1302_test_m0|ds1302:ds1302_m0|ds1302_io:ds1302_io_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE ; rst_n        ; clk         ; 0.000        ; 1.397      ; 1.411      ;
+--------+-----------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_ROW[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KEY_Value[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|cnt_full             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|en_cnt               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_a                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|key_b                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u0|state.Key_up         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|cnt_full             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|en_cnt               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_a                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|key_b                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|cnt_full             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|en_cnt               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_a                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|key_b                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rst_n'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst_n ; Rise       ; rst_n                                             ;
; 0.079  ; 0.079        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[1]~5|dataa        ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[1]~5|dataa        ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[3]~13|datac         ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[5]~21|datac         ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[5]~21|datac       ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[5]~21|datac       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[0]~1|datac        ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[2]~9|datac        ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[6]~25|datac       ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[0]~1|datac          ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[1]~5|datad          ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[3]~13|datac       ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[2]~9|datac        ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[4]~17|datac       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[2]~9|datad          ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[3]~13|datac       ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[0]~1|datac        ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[4]~17|datad         ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[4]~17|datad       ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[6]~25|datad       ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~input|o                                     ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~inputclkctrl|inclk[0]                       ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~inputclkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_n ; Rise       ; rst_n~input|i                                     ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~inputclkctrl|inclk[0]                       ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~inputclkctrl|outclk                         ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; rst_n~input|o                                     ;
; 0.888  ; 0.888        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[0]~1  ;
; 0.890  ; 0.890        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[3]~13 ;
; 0.891  ; 0.891        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[3]~13 ;
; 0.891  ; 0.891        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[6]~25|datad       ;
; 0.892  ; 0.892        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[0]~1    ;
; 0.892  ; 0.892        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[2]~9  ;
; 0.892  ; 0.892        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[6]~25 ;
; 0.892  ; 0.892        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[2]~9  ;
; 0.892  ; 0.892        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[4]~17 ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[0]~1  ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[4]~17|datad         ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[4]~17|datad       ;
; 0.894  ; 0.894        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[0]~1|datac        ;
; 0.895  ; 0.895        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[3]~13   ;
; 0.895  ; 0.895        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[5]~21   ;
; 0.895  ; 0.895        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[5]~21 ;
; 0.895  ; 0.895        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[5]~21 ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[6]~25 ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[3]~13|datac       ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[1]~5|datad          ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[2]~9|datad          ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[3]~13|datac       ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[4]~17   ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[4]~17 ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[0]~1|datac          ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[2]~9|datac        ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[6]~25|datac       ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[2]~9|datac        ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[4]~17|datac       ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[0]~1|datac        ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[3]~13|datac         ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_hour_reg[5]~21|datac         ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[5]~21|datac       ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[5]~21|datac       ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[1]~5    ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_hour_reg[2]~9    ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_minute_reg[1]~5|dataa        ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test_m0|write_second_reg[1]~5|dataa        ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_minute_reg[1]~5  ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; rst_n ; Rise       ; ds1302_test:ds1302_test_m0|write_second_reg[1]~5  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; KEY_COL[*]  ; clk        ; 2.271 ; 3.038 ; Rise       ; clk             ;
;  KEY_COL[0] ; clk        ; 2.271 ; 3.038 ; Rise       ; clk             ;
;  KEY_COL[1] ; clk        ; 2.145 ; 2.893 ; Rise       ; clk             ;
;  KEY_COL[2] ; clk        ; 2.138 ; 2.889 ; Rise       ; clk             ;
;  KEY_COL[3] ; clk        ; 2.054 ; 2.793 ; Rise       ; clk             ;
; en          ; clk        ; 1.348 ; 1.485 ; Rise       ; clk             ;
; key2        ; clk        ; 0.319 ; 0.529 ; Rise       ; clk             ;
; key3        ; clk        ; 1.574 ; 2.263 ; Rise       ; clk             ;
; rst_n       ; clk        ; 0.858 ; 1.149 ; Rise       ; clk             ;
; rtc_data    ; clk        ; 1.313 ; 1.973 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; KEY_COL[*]  ; clk        ; -0.940 ; -1.605 ; Rise       ; clk             ;
;  KEY_COL[0] ; clk        ; -1.155 ; -1.841 ; Rise       ; clk             ;
;  KEY_COL[1] ; clk        ; -1.158 ; -1.853 ; Rise       ; clk             ;
;  KEY_COL[2] ; clk        ; -1.144 ; -1.830 ; Rise       ; clk             ;
;  KEY_COL[3] ; clk        ; -0.940 ; -1.605 ; Rise       ; clk             ;
; en          ; clk        ; -0.304 ; -0.506 ; Rise       ; clk             ;
; key2        ; clk        ; -0.068 ; -0.290 ; Rise       ; clk             ;
; key3        ; clk        ; -1.310 ; -2.001 ; Rise       ; clk             ;
; rst_n       ; clk        ; -0.234 ; -0.592 ; Rise       ; clk             ;
; rtc_data    ; clk        ; -1.073 ; -1.710 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; KEY_ROW[*]   ; clk        ; 5.274 ; 5.558 ; Rise       ; clk             ;
;  KEY_ROW[0]  ; clk        ; 4.479 ; 4.670 ; Rise       ; clk             ;
;  KEY_ROW[1]  ; clk        ; 4.425 ; 4.601 ; Rise       ; clk             ;
;  KEY_ROW[2]  ; clk        ; 5.094 ; 5.335 ; Rise       ; clk             ;
;  KEY_ROW[3]  ; clk        ; 5.274 ; 5.558 ; Rise       ; clk             ;
; beep         ; clk        ; 3.820 ; 3.750 ; Rise       ; clk             ;
; rtc_ce       ; clk        ; 4.462 ; 4.580 ; Rise       ; clk             ;
; rtc_data     ; clk        ; 4.122 ; 4.234 ; Rise       ; clk             ;
; rtc_sclk     ; clk        ; 4.035 ; 4.148 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 5.930 ; 5.620 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 4.245 ; 4.136 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.947 ; 3.857 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 4.254 ; 4.167 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 5.445 ; 5.211 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 5.930 ; 5.620 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 4.749 ; 4.543 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 5.890 ; 5.598 ; Rise       ; clk             ;
;  seg_data[7] ; clk        ; 3.963 ; 3.860 ; Rise       ; clk             ;
; seg_sel[*]   ; clk        ; 4.648 ; 4.477 ; Rise       ; clk             ;
;  seg_sel[0]  ; clk        ; 4.352 ; 4.218 ; Rise       ; clk             ;
;  seg_sel[1]  ; clk        ; 4.637 ; 4.457 ; Rise       ; clk             ;
;  seg_sel[2]  ; clk        ; 4.648 ; 4.477 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; KEY_ROW[*]   ; clk        ; 4.276 ; 4.444 ; Rise       ; clk             ;
;  KEY_ROW[0]  ; clk        ; 4.327 ; 4.509 ; Rise       ; clk             ;
;  KEY_ROW[1]  ; clk        ; 4.276 ; 4.444 ; Rise       ; clk             ;
;  KEY_ROW[2]  ; clk        ; 4.918 ; 5.149 ; Rise       ; clk             ;
;  KEY_ROW[3]  ; clk        ; 5.127 ; 5.403 ; Rise       ; clk             ;
; beep         ; clk        ; 3.694 ; 3.628 ; Rise       ; clk             ;
; rtc_ce       ; clk        ; 4.319 ; 4.431 ; Rise       ; clk             ;
; rtc_data     ; clk        ; 3.994 ; 4.100 ; Rise       ; clk             ;
; rtc_sclk     ; clk        ; 3.909 ; 4.017 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 3.817 ; 3.731 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 4.103 ; 4.000 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.817 ; 3.731 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 4.117 ; 4.035 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 5.262 ; 5.039 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 5.727 ; 5.430 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 4.585 ; 4.388 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 5.680 ; 5.401 ; Rise       ; clk             ;
;  seg_data[7] ; clk        ; 3.831 ; 3.733 ; Rise       ; clk             ;
; seg_sel[*]   ; clk        ; 4.212 ; 4.084 ; Rise       ; clk             ;
;  seg_sel[0]  ; clk        ; 4.212 ; 4.084 ; Rise       ; clk             ;
;  seg_sel[1]  ; clk        ; 4.482 ; 4.309 ; Rise       ; clk             ;
;  seg_sel[2]  ; clk        ; 4.489 ; 4.326 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rtc_data  ; clk        ; 4.081 ; 4.021 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rtc_data  ; clk        ; 3.959 ; 3.899 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; rtc_data  ; clk        ; 4.156     ; 4.216     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; rtc_data  ; clk        ; 4.029     ; 4.089     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.053    ; 0.061 ; -0.061   ; -0.161  ; -3.000              ;
;  clk             ; -6.053    ; 0.061 ; -0.061   ; -0.161  ; -3.000              ;
;  rst_n           ; -1.816    ; 0.221 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1090.154 ; 0.0   ; -22.867  ; -62.59  ; -672.176            ;
;  clk             ; -1064.319 ; 0.000 ; -22.867  ; -62.590 ; -669.176            ;
;  rst_n           ; -25.835   ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; KEY_COL[*]  ; clk        ; 5.197 ; 5.519 ; Rise       ; clk             ;
;  KEY_COL[0] ; clk        ; 5.197 ; 5.519 ; Rise       ; clk             ;
;  KEY_COL[1] ; clk        ; 4.908 ; 5.196 ; Rise       ; clk             ;
;  KEY_COL[2] ; clk        ; 4.825 ; 5.179 ; Rise       ; clk             ;
;  KEY_COL[3] ; clk        ; 4.767 ; 5.052 ; Rise       ; clk             ;
; en          ; clk        ; 2.884 ; 3.121 ; Rise       ; clk             ;
; key2        ; clk        ; 0.611 ; 0.742 ; Rise       ; clk             ;
; key3        ; clk        ; 3.564 ; 3.802 ; Rise       ; clk             ;
; rst_n       ; clk        ; 1.987 ; 2.099 ; Rise       ; clk             ;
; rtc_data    ; clk        ; 3.009 ; 3.243 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; KEY_COL[*]  ; clk        ; -0.940 ; -1.605 ; Rise       ; clk             ;
;  KEY_COL[0] ; clk        ; -1.155 ; -1.841 ; Rise       ; clk             ;
;  KEY_COL[1] ; clk        ; -1.158 ; -1.853 ; Rise       ; clk             ;
;  KEY_COL[2] ; clk        ; -1.144 ; -1.830 ; Rise       ; clk             ;
;  KEY_COL[3] ; clk        ; -0.940 ; -1.605 ; Rise       ; clk             ;
; en          ; clk        ; -0.304 ; -0.506 ; Rise       ; clk             ;
; key2        ; clk        ; -0.051 ; -0.109 ; Rise       ; clk             ;
; key3        ; clk        ; -1.310 ; -2.001 ; Rise       ; clk             ;
; rst_n       ; clk        ; -0.234 ; -0.592 ; Rise       ; clk             ;
; rtc_data    ; clk        ; -1.073 ; -1.710 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; KEY_ROW[*]   ; clk        ; 11.162 ; 10.820 ; Rise       ; clk             ;
;  KEY_ROW[0]  ; clk        ; 9.655  ; 9.495  ; Rise       ; clk             ;
;  KEY_ROW[1]  ; clk        ; 9.549  ; 9.404  ; Rise       ; clk             ;
;  KEY_ROW[2]  ; clk        ; 11.162 ; 10.820 ; Rise       ; clk             ;
;  KEY_ROW[3]  ; clk        ; 10.774 ; 10.804 ; Rise       ; clk             ;
; beep         ; clk        ; 7.883  ; 8.081  ; Rise       ; clk             ;
; rtc_ce       ; clk        ; 9.583  ; 9.275  ; Rise       ; clk             ;
; rtc_data     ; clk        ; 8.688  ; 8.570  ; Rise       ; clk             ;
; rtc_sclk     ; clk        ; 8.540  ; 8.410  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 11.857 ; 12.312 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 8.676  ; 8.996  ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 8.044  ; 8.170  ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 8.673  ; 8.933  ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.991 ; 11.330 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 11.857 ; 12.139 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 9.642  ; 9.749  ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 11.789 ; 12.312 ; Rise       ; clk             ;
;  seg_data[7] ; clk        ; 8.091  ; 8.205  ; Rise       ; clk             ;
; seg_sel[*]   ; clk        ; 9.518  ; 9.728  ; Rise       ; clk             ;
;  seg_sel[0]  ; clk        ; 8.876  ; 8.958  ; Rise       ; clk             ;
;  seg_sel[1]  ; clk        ; 9.411  ; 9.692  ; Rise       ; clk             ;
;  seg_sel[2]  ; clk        ; 9.518  ; 9.728  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; KEY_ROW[*]   ; clk        ; 4.276 ; 4.444 ; Rise       ; clk             ;
;  KEY_ROW[0]  ; clk        ; 4.327 ; 4.509 ; Rise       ; clk             ;
;  KEY_ROW[1]  ; clk        ; 4.276 ; 4.444 ; Rise       ; clk             ;
;  KEY_ROW[2]  ; clk        ; 4.918 ; 5.149 ; Rise       ; clk             ;
;  KEY_ROW[3]  ; clk        ; 5.127 ; 5.403 ; Rise       ; clk             ;
; beep         ; clk        ; 3.694 ; 3.628 ; Rise       ; clk             ;
; rtc_ce       ; clk        ; 4.319 ; 4.431 ; Rise       ; clk             ;
; rtc_data     ; clk        ; 3.994 ; 4.100 ; Rise       ; clk             ;
; rtc_sclk     ; clk        ; 3.909 ; 4.017 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 3.817 ; 3.731 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 4.103 ; 4.000 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.817 ; 3.731 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 4.117 ; 4.035 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 5.262 ; 5.039 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 5.727 ; 5.430 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 4.585 ; 4.388 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 5.680 ; 5.401 ; Rise       ; clk             ;
;  seg_data[7] ; clk        ; 3.831 ; 3.733 ; Rise       ; clk             ;
; seg_sel[*]   ; clk        ; 4.212 ; 4.084 ; Rise       ; clk             ;
;  seg_sel[0]  ; clk        ; 4.212 ; 4.084 ; Rise       ; clk             ;
;  seg_sel[1]  ; clk        ; 4.482 ; 4.309 ; Rise       ; clk             ;
;  seg_sel[2]  ; clk        ; 4.489 ; 4.326 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rtc_sclk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rtc_ce        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KEY_ROW[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KEY_ROW[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KEY_ROW[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; KEY_ROW[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; beep          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rtc_data      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key4                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rtc_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_COL[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_COL[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_COL[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_COL[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key3                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key2                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rtc_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; rtc_ce        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; beep          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rtc_data      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rtc_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; rtc_ce        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; beep          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rtc_data      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rtc_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; rtc_ce        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; KEY_ROW[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; KEY_ROW[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; beep          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rtc_data      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12048    ; 0        ; 0        ; 0        ;
; rst_n      ; clk      ; 73       ; 33       ; 0        ; 0        ;
; clk        ; rst_n    ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12048    ; 0        ; 0        ; 0        ;
; rst_n      ; clk      ; 73       ; 33       ; 0        ; 0        ;
; clk        ; rst_n    ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst_n      ; clk      ; 392      ; 392      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst_n      ; clk      ; 392      ; 392      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 90    ; 90   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Mon Oct 16 14:38:51 2023
Info: Command: quartus_sta ds1302_test -c ds1302_test
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ds1302_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst_n rst_n
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.053           -1064.319 clk 
    Info (332119):    -1.816             -25.835 rst_n 
Info (332146): Worst-case hold slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 clk 
    Info (332119):     0.540               0.000 rst_n 
Info (332146): Worst-case recovery slack is 0.118
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.118               0.000 clk 
Info (332146): Worst-case removal slack is -0.161
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.161             -62.590 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -669.176 clk 
    Info (332119):    -3.000              -3.000 rst_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.655            -960.472 clk 
    Info (332119):    -1.620             -22.229 rst_n 
Info (332146): Worst-case hold slack is 0.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.269               0.000 clk 
    Info (332119):     0.484               0.000 rst_n 
Info (332146): Worst-case recovery slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
Info (332146): Worst-case removal slack is -0.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.151             -58.864 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -669.176 clk 
    Info (332119):    -3.000              -3.000 rst_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.992
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.992            -228.935 clk 
    Info (332119):    -0.362              -1.639 rst_n 
Info (332146): Worst-case hold slack is 0.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.061               0.000 clk 
    Info (332119):     0.221               0.000 rst_n 
Info (332146): Worst-case recovery slack is -0.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.061             -22.867 clk 
Info (332146): Worst-case removal slack is -0.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.110             -42.903 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -475.709 clk 
    Info (332119):    -3.000              -3.000 rst_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5067 megabytes
    Info: Processing ended: Mon Oct 16 14:38:52 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


