+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; pulse_debug_reset                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pulse_warm_reset                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pulse_cold_reset                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hps_reset_inst                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debounce_inst                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_003                                                                                                                                                                                ; 2     ; 4              ; 2            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_002                                                                                                                                                                                ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_001                                                                                                                                                                                ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                    ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_005|clock_xer                                                                                                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_005                                                                                                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_004|clock_xer                                                                                                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_004                                                                                                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003|clock_xer                                                                                                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003                                                                                                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002|clock_xer                                                                                                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002                                                                                                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001                                                                                                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser|clock_xer                                                                                                                                                           ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser                                                                                                                                                                     ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|openmac_0_dma_cmd_width_adapter|uncompressor                                                                                                                                ; 52    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|openmac_0_dma_cmd_width_adapter                                                                                                                                             ; 105   ; 10             ; 0            ; 10             ; 118    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|openmac_0_dma_rsp_width_adapter                                                                                                                                             ; 123   ; 3              ; 0            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_003                                                                                                                                                                 ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_002                                                                                                                                                                 ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001                                                                                                                                                                 ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux                                                                                                                                                                     ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux                                                                                                                                                                   ; 123   ; 16             ; 2            ; 16             ; 469    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux|arb|adder                                                                                                                                                           ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux|arb                                                                                                                                                                 ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux                                                                                                                                                                     ; 471   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux_003                                                                                                                                                               ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux_002                                                                                                                                                               ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux_001                                                                                                                                                               ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux                                                                                                                                                                   ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract                  ; 31    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                           ; 30    ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract                  ; 31    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                           ; 30    ; 2              ; 0            ; 2              ; 15     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract                  ; 31    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                           ; 30    ; 2              ; 0            ; 2              ; 15     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract                  ; 31    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                           ; 30    ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract                  ; 31    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                           ; 30    ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract                  ; 31    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                           ; 30    ; 2              ; 0            ; 2              ; 15     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                                  ; 46    ; 0              ; 2            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size                    ; 35    ; 5              ; 0            ; 5              ; 29     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                          ; 120   ; 0              ; 1            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                       ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_burst_adapter                                                                                                                                           ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004|the_default_decode                                                                                                                                               ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003                                                                                                                                                                  ; 116   ; 6              ; 4            ; 6              ; 118    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002                                                                                                                                                                  ; 116   ; 6              ; 4            ; 6              ; 118    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001                                                                                                                                                                  ; 116   ; 6              ; 4            ; 6              ; 118    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router|the_default_decode                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router                                                                                                                                                                      ; 98    ; 6              ; 4            ; 6              ; 100    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_agent_rdata_fifo                                                                                                                                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_agent|uncompressor                                                                                                                                      ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_agent                                                                                                                                                   ; 308   ; 39             ; 41           ; 39             ; 335    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcp_0_flash_bridge_agent                                                                                                                                                    ; 191   ; 45             ; 85           ; 45             ; 148    ; 45              ; 45            ; 45              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcp_0_cpu_bridge_agent                                                                                                                                                      ; 191   ; 45             ; 85           ; 45             ; 148    ; 45              ; 45            ; 45              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|host_0_fpga_mem_agent                                                                                                                                                       ; 191   ; 45             ; 85           ; 45             ; 148    ; 45              ; 45            ; 45              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|openmac_0_dma_agent                                                                                                                                                         ; 166   ; 30             ; 80           ; 30             ; 114    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|onchip_memory2_0_s1_translator                                                                                                                                              ; 111   ; 8              ; 10           ; 8              ; 90     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcp_0_flash_bridge_translator                                                                                                                                               ; 107   ; 16             ; 2            ; 16             ; 104    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcp_0_cpu_bridge_translator                                                                                                                                                 ; 107   ; 16             ; 2            ; 16             ; 104    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|host_0_fpga_mem_translator                                                                                                                                                  ; 112   ; 11             ; 2            ; 11             ; 104    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|openmac_0_dma_translator                                                                                                                                                    ; 82    ; 12             ; 0            ; 12             ; 64     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                                                                                             ; 279   ; 0              ; 1            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                       ; 107   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001                                                                                                                                                                 ; 109   ; 2              ; 0            ; 2              ; 103    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer                                                                                                                                                           ; 107   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser                                                                                                                                                                     ; 109   ; 2              ; 0            ; 2              ; 103    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_cmd_width_adapter                                                                                                                                          ; 108   ; 3              ; 0            ; 3              ; 85     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_rsp_width_adapter|uncompressor                                                                                                                             ; 33    ; 4              ; 0            ; 4              ; 26     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_rsp_width_adapter                                                                                                                                          ; 90    ; 3              ; 0            ; 3              ; 103    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                       ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                             ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                 ; 513   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                     ; 207   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_005                                                                                                                                                               ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                                                                               ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                                                                               ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                                                               ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                               ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                   ; 106   ; 4              ; 2            ; 4              ; 205    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                 ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                 ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                 ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                 ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                 ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                     ; 207   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                               ; 114   ; 25             ; 3            ; 25             ; 511    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                   ; 111   ; 4              ; 6            ; 4              ; 205    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_uncompressed_only.the_ba_13_1                                ; 87    ; 3              ; 5            ; 3              ; 85     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                          ; 87    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_burst_adapter                                                                                                                                              ; 87    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcp_0_slow_bridge_limiter                                                                                                                                                   ; 208   ; 0              ; 0            ; 0              ; 211    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|host_0_lw_bridge_m0_limiter                                                                                                                                                 ; 208   ; 0              ; 0            ; 0              ; 211    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                                                                                  ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                                                  ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                                                  ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                                                  ; 81    ; 0              ; 2            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                                  ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                  ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                  ; 99    ; 0              ; 5            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                   ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                      ; 99    ; 0              ; 5            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|com_mem_s2_agent_rsp_fifo                                                                                                                                                   ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|com_mem_s2_agent|uncompressor                                                                                                                                               ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|com_mem_s2_agent                                                                                                                                                            ; 276   ; 39             ; 43           ; 39             ; 293    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_pktbuf_agent_rdata_fifo                                                                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_pktbuf_agent_rsp_fifo                                                                                                                                             ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_pktbuf_agent|uncompressor                                                                                                                                         ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_pktbuf_agent                                                                                                                                                      ; 276   ; 39             ; 43           ; 39             ; 293    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_mactimer_agent_rsp_fifo                                                                                                                                           ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_mactimer_agent|uncompressor                                                                                                                                       ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_mactimer_agent                                                                                                                                                    ; 276   ; 39             ; 43           ; 39             ; 293    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_agent_rsp_fifo                                                                                                                                             ; 121   ; 39             ; 0            ; 39             ; 80     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_agent|uncompressor                                                                                                                                         ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_agent                                                                                                                                                      ; 208   ; 22             ; 27           ; 22             ; 222    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|com_mem_s1_agent_rsp_fifo                                                                                                                                                   ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|com_mem_s1_agent|uncompressor                                                                                                                                               ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|com_mem_s1_agent                                                                                                                                                            ; 276   ; 39             ; 43           ; 39             ; 293    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                     ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_qsys_control_slave_agent|uncompressor                                                                                                                                 ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_qsys_control_slave_agent                                                                                                                                              ; 276   ; 39             ; 43           ; 39             ; 293    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcp_0_slow_bridge_agent                                                                                                                                                     ; 168   ; 36             ; 70           ; 36             ; 131    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|host_0_lw_bridge_m0_agent                                                                                                                                                   ; 168   ; 36             ; 70           ; 36             ; 131    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|com_mem_s2_translator                                                                                                                                                       ; 103   ; 8              ; 8            ; 8              ; 84     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_pktbuf_translator                                                                                                                                                 ; 103   ; 6              ; 6            ; 6              ; 86     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_mactimer_translator                                                                                                                                               ; 103   ; 6              ; 16           ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|openmac_0_macreg_translator                                                                                                                                                 ; 68    ; 6              ; 7            ; 6              ; 51     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|com_mem_s1_translator                                                                                                                                                       ; 103   ; 8              ; 8            ; 8              ; 84     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_qsys_control_slave_translator                                                                                                                                         ; 103   ; 7              ; 18           ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcp_0_slow_bridge_translator                                                                                                                                                ; 104   ; 11             ; 2            ; 11             ; 96     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|host_0_lw_bridge_m0_translator                                                                                                                                              ; 103   ; 12             ; 2            ; 12             ; 96     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                             ; 302   ; 0              ; 2            ; 0              ; 296    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller_002                                                                                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller_001                                                                                                                                                                      ; 33    ; 29             ; 0            ; 29             ; 1      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|rst_controller                                                                                                                                                                          ; 33    ; 29             ; 0            ; 29             ; 2      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_synchronizer_007                                                                                                                                                                    ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_synchronizer_006                                                                                                                                                                    ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_synchronizer_005                                                                                                                                                                    ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_synchronizer_004                                                                                                                                                                    ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_synchronizer_003                                                                                                                                                                    ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_synchronizer_002                                                                                                                                                                    ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_synchronizer_001                                                                                                                                                                    ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_synchronizer                                                                                                                                                                        ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|irq_mapper                                                                                                                                                                              ; 10    ; 24             ; 2            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|rsp_mux|arb|adder                                                                                                                                                     ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|rsp_mux|arb                                                                                                                                                           ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|rsp_mux                                                                                                                                                               ; 513   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|rsp_demux_004                                                                                                                                                         ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|rsp_demux_003                                                                                                                                                         ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|rsp_demux_002                                                                                                                                                         ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|rsp_demux_001                                                                                                                                                         ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|rsp_demux                                                                                                                                                             ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|cmd_mux_004                                                                                                                                                           ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|cmd_mux_003                                                                                                                                                           ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|cmd_mux_002                                                                                                                                                           ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|cmd_mux_001                                                                                                                                                           ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|cmd_mux                                                                                                                                                               ; 105   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|cmd_demux                                                                                                                                                             ; 113   ; 25             ; 2            ; 25             ; 511    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|mm_bridge_0_m0_limiter                                                                                                                                                ; 208   ; 0              ; 0            ; 0              ; 210    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_005|the_default_decode                                                                                                                                         ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_005                                                                                                                                                            ; 100   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_004|the_default_decode                                                                                                                                         ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_004                                                                                                                                                            ; 100   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_003|the_default_decode                                                                                                                                         ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_003                                                                                                                                                            ; 100   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_002|the_default_decode                                                                                                                                         ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_002                                                                                                                                                            ; 100   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_001|the_default_decode                                                                                                                                         ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router_001                                                                                                                                                            ; 100   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router|the_default_decode                                                                                                                                             ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|router                                                                                                                                                                ; 100   ; 0              ; 5            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|timer_0_s1_agent_rsp_fifo                                                                                                                                             ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|timer_0_s1_agent|uncompressor                                                                                                                                         ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|timer_0_s1_agent                                                                                                                                                      ; 277   ; 39             ; 42           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|benchmark_pio_s1_agent_rsp_fifo                                                                                                                                       ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|benchmark_pio_s1_agent|uncompressor                                                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|benchmark_pio_s1_agent                                                                                                                                                ; 277   ; 39             ; 42           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|powerlink_led_s1_agent_rsp_fifo                                                                                                                                       ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|powerlink_led_s1_agent|uncompressor                                                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|powerlink_led_s1_agent                                                                                                                                                ; 277   ; 39             ; 42           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|slow_bridge_s0_agent_rsp_fifo                                                                                                                                         ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|slow_bridge_s0_agent|uncompressor                                                                                                                                     ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|slow_bridge_s0_agent                                                                                                                                                  ; 277   ; 39             ; 42           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                          ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                      ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|jtag_uart_0_avalon_jtag_slave_agent                                                                                                                                   ; 277   ; 39             ; 42           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|mm_bridge_0_m0_agent                                                                                                                                                  ; 169   ; 36             ; 70           ; 36             ; 132    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|timer_0_s1_translator                                                                                                                                                 ; 88    ; 23             ; 36           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|benchmark_pio_s1_translator                                                                                                                                           ; 104   ; 7              ; 20           ; 7              ; 71     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|powerlink_led_s1_translator                                                                                                                                           ; 104   ; 7              ; 20           ; 7              ; 71     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|slow_bridge_s0_translator                                                                                                                                             ; 104   ; 5              ; 1            ; 5              ; 93     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                              ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3|mm_bridge_0_m0_translator                                                                                                                                             ; 105   ; 11             ; 2            ; 11             ; 97     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_3                                                                                                                                                                       ; 209   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_2|tc_mem_s2_translator                                                                                                                                                  ; 112   ; 6              ; 15           ; 6              ; 86     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_2|cpu_0_tightly_coupled_data_master_0_translator                                                                                                                        ; 113   ; 13             ; 2            ; 13             ; 106    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_2                                                                                                                                                                       ; 101   ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_1|tc_mem_s1_translator                                                                                                                                                  ; 112   ; 6              ; 15           ; 6              ; 86     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_1|cpu_0_tightly_coupled_instruction_master_0_translator                                                                                                                 ; 113   ; 51             ; 2            ; 51             ; 106    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_1                                                                                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_005|clock_xer                                                                                                                                                 ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_005                                                                                                                                                           ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_004|clock_xer                                                                                                                                                 ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_004                                                                                                                                                           ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                                 ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_003                                                                                                                                                           ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                                 ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_002                                                                                                                                                           ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                 ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser_001                                                                                                                                                           ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser|clock_xer                                                                                                                                                     ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|crosser                                                                                                                                                               ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                 ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                       ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_mux_001                                                                                                                                                           ; 447   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                     ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                           ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_mux                                                                                                                                                               ; 336   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_demux_003                                                                                                                                                         ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_demux_002                                                                                                                                                         ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_demux_001                                                                                                                                                         ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|rsp_demux                                                                                                                                                             ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux_003                                                                                                                                                           ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux_002                                                                                                                                                           ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux_001                                                                                                                                                           ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_mux                                                                                                                                                               ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_demux_001                                                                                                                                                         ; 117   ; 16             ; 2            ; 16             ; 445    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cmd_demux                                                                                                                                                             ; 119   ; 9              ; 3            ; 9              ; 334    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_instruction_master_limiter                                                                                                                                      ; 226   ; 0              ; 0            ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                         ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_005                                                                                                                                                            ; 110   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                         ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_004                                                                                                                                                            ; 110   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                         ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_003                                                                                                                                                            ; 110   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                         ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_002                                                                                                                                                            ; 110   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                         ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router_001                                                                                                                                                            ; 110   ; 0              ; 4            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router|the_default_decode                                                                                                                                             ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|router                                                                                                                                                                ; 110   ; 0              ; 4            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|mm_bridge_0_s0_agent_rdata_fifo                                                                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                         ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                     ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                  ; 296   ; 39             ; 41           ; 39             ; 326    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|flash_bridge_s0_agent_rdata_fifo                                                                                                                                      ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|flash_bridge_s0_agent_rsp_fifo                                                                                                                                        ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|flash_bridge_s0_agent|uncompressor                                                                                                                                    ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|flash_bridge_s0_agent                                                                                                                                                 ; 296   ; 39             ; 41           ; 39             ; 326    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_bridge_s0_agent_rsp_fifo                                                                                                                                          ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_bridge_s0_agent|uncompressor                                                                                                                                      ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_bridge_s0_agent                                                                                                                                                   ; 296   ; 39             ; 41           ; 39             ; 326    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_jtag_debug_module_agent_rsp_fifo                                                                                                                                ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_jtag_debug_module_agent|uncompressor                                                                                                                            ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_jtag_debug_module_agent                                                                                                                                         ; 296   ; 39             ; 41           ; 39             ; 326    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_data_master_agent                                                                                                                                               ; 188   ; 36             ; 79           ; 36             ; 142    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_instruction_master_agent                                                                                                                                        ; 188   ; 36             ; 79           ; 36             ; 142    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                             ; 114   ; 5              ; 10           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|flash_bridge_s0_translator                                                                                                                                            ; 114   ; 5              ; 8            ; 5              ; 96     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_bridge_s0_translator                                                                                                                                              ; 114   ; 5              ; 8            ; 5              ; 96     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_jtag_debug_module_translator                                                                                                                                    ; 114   ; 6              ; 21           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_data_master_translator                                                                                                                                          ; 115   ; 13             ; 0            ; 13             ; 106    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0|cpu_0_instruction_master_translator                                                                                                                                   ; 111   ; 56             ; 2            ; 56             ; 107    ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_interconnect_0                                                                                                                                                                       ; 235   ; 0              ; 0            ; 0              ; 299    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mm_bridge_0                                                                                                                                                                             ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|powerlink_led                                                                                                                                                                           ; 39    ; 30             ; 30           ; 30             ; 34     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|gp_irq                                                                                                                                                                                  ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|flash_bridge                                                                                                                                                                            ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|mac_irq                                                                                                                                                                                 ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|sync_irq                                                                                                                                                                                ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|cpu_bridge                                                                                                                                                                              ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|slow_bridge                                                                                                                                                                             ; 95    ; 0              ; 2            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_r                                                                                                                                   ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0|the_soc_system_pcp_0_jtag_uart_0_scfifo_w                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|jtag_uart_0                                                                                                                                                                             ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|benchmark_pio                                                                                                                                                                           ; 39    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|timer_0                                                                                                                                                                                 ; 23    ; 0              ; 15           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|tc_mem|the_altsyncram|auto_generated                                                                                                                                                    ; 104   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|tc_mem                                                                                                                                                                                  ; 110   ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0|cpu_0                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcp_0                                                                                                                                                                                         ; 113   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_004|alt_rst_req_sync_uq1                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_004|alt_rst_sync_uq1                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_004                                                                                                                                                                     ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_003|alt_rst_sync_uq1                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_003                                                                                                                                                                     ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_002                                                                                                                                                                     ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller_001                                                                                                                                                                     ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|rst_controller                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|irq_mapper_001                                                                                                                                                                         ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|irq_mapper                                                                                                                                                                             ; 3     ; 29             ; 0            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|rsp_mux_001                                                                                                                                                          ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|rsp_mux                                                                                                                                                              ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|rsp_demux                                                                                                                                                            ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|cmd_mux|arb|adder                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|cmd_mux|arb                                                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|cmd_mux                                                                                                                                                              ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|cmd_demux_001                                                                                                                                                        ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|cmd_demux                                                                                                                                                            ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                                   ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment                   ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size                     ; 38    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                           ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                        ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_burst_adapter                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|router_002|the_default_decode                                                                                                                                        ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|router_002                                                                                                                                                           ; 127   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|router_001|the_default_decode                                                                                                                                        ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|router_001                                                                                                                                                           ; 127   ; 3              ; 3            ; 3              ; 127    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|router|the_default_decode                                                                                                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|router                                                                                                                                                               ; 127   ; 3              ; 3            ; 3              ; 127    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_agent_rdata_fifo                                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_agent_rsp_fifo                                                                                                                                           ; 167   ; 39             ; 0            ; 39             ; 126    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_agent|uncompressor                                                                                                                                       ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_agent                                                                                                                                                    ; 328   ; 39             ; 39           ; 39             ; 360    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|hps_0_h2f_axi_master_agent|align_address_to_size                                                                                                                     ; 47    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|hps_0_h2f_axi_master_agent                                                                                                                                           ; 449   ; 83             ; 201          ; 83             ; 316    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1|fpga_mem_s0_translator                                                                                                                                               ; 114   ; 5              ; 3            ; 5              ; 101    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_1                                                                                                                                                                      ; 211   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                      ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_mux_001                                                                                                                                                          ; 623   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                    ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                          ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_mux                                                                                                                                                              ; 623   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_demux_004                                                                                                                                                        ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_demux_003                                                                                                                                                        ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_demux_002                                                                                                                                                        ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_demux_001                                                                                                                                                        ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|rsp_demux                                                                                                                                                            ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_004                                                                                                                                                          ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_003                                                                                                                                                          ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_002                                                                                                                                                          ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux_001                                                                                                                                                          ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_mux                                                                                                                                                              ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_demux_001                                                                                                                                                        ; 135   ; 25             ; 2            ; 25             ; 621    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|cmd_demux                                                                                                                                                            ; 135   ; 25             ; 2            ; 25             ; 621    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract                    ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                             ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                                    ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment                    ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size                      ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                            ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                         ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_burst_adapter                                                                                                                                             ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                         ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                      ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_burst_adapter                                                                                                                          ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                                  ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment                  ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size                    ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                          ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                       ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_burst_adapter                                                                                                                                           ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment                 ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size                   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                         ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                      ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_burst_adapter                                                                                                                                          ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract                  ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                           ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                                  ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment                  ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size                    ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                          ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                       ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_burst_adapter                                                                                                                                           ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|hps_0_h2f_lw_axi_master_rd_limiter                                                                                                                                   ; 252   ; 0              ; 0            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|hps_0_h2f_lw_axi_master_wr_limiter                                                                                                                                   ; 252   ; 0              ; 0            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_006                                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_005                                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_004                                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_003                                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_002                                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                        ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router_001                                                                                                                                                           ; 122   ; 0              ; 5            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router|the_default_decode                                                                                                                                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|router                                                                                                                                                               ; 122   ; 0              ; 5            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_agent_rdata_fifo                                                                                                                                          ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                            ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                        ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                     ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rdata_fifo                                                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                         ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                     ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                                                                  ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_agent_rdata_fifo                                                                                                                                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_agent_rsp_fifo                                                                                                                                          ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_agent|uncompressor                                                                                                                                      ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_agent                                                                                                                                                   ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_agent_rdata_fifo                                                                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_agent_rsp_fifo                                                                                                                                         ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_agent|uncompressor                                                                                                                                     ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_agent                                                                                                                                                  ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_agent_rdata_fifo                                                                                                                                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_agent_rsp_fifo                                                                                                                                          ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_agent|uncompressor                                                                                                                                      ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_agent                                                                                                                                                   ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|hps_0_h2f_lw_axi_master_agent|align_address_to_size                                                                                                                  ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|hps_0_h2f_lw_axi_master_agent                                                                                                                                        ; 427   ; 91             ; 197          ; 91             ; 306    ; 91              ; 91            ; 91              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                ; 89    ; 23             ; 37           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                             ; 105   ; 6              ; 23           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|lw_bridge_s0_translator                                                                                                                                              ; 105   ; 5              ; 3            ; 5              ; 92     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|button_pio_s1_translator                                                                                                                                             ; 105   ; 7              ; 22           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0|dipsw_pio_s1_translator                                                                                                                                              ; 105   ; 7              ; 22           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|mm_interconnect_0                                                                                                                                                                      ; 307   ; 0              ; 0            ; 0              ; 253    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|timer_0                                                                                                                                                                                ; 23    ; 0              ; 15           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_r                                                                                                                                 ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0|the_soc_system_host_0_jtag_uart_0_scfifo_w                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|jtag_uart_0                                                                                                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|lw_bridge                                                                                                                                                                              ; 94    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hostif_irq                                                                                                                                                                             ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|fpga_mem                                                                                                                                                                               ; 103   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|dipsw_pio                                                                                                                                                                              ; 42    ; 0              ; 28           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|button_pio                                                                                                                                                                             ; 40    ; 0              ; 30           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                                                                                  ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                        ; 135   ; 0              ; 4            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                        ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                        ; 135   ; 0              ; 4            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                        ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                        ; 135   ; 0              ; 4            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                        ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                        ; 135   ; 0              ; 4            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                        ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                      ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                     ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                         ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                        ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                     ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                        ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                  ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                                                 ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                                                          ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                                                                                  ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                                                                                 ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border|hps_sdram_inst                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io|border                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|hps_io                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 64    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0|fpga_interfaces                                                                                                                                                                  ; 446   ; 0              ; 0            ; 0              ; 454    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0|hps_0                                                                                                                                                                                  ; 246   ; 0              ; 0            ; 0              ; 408    ; 0               ; 0             ; 0               ; 64    ; 0              ; 0            ; 0                ; 0                 ;
; u0|host_0                                                                                                                                                                                        ; 126   ; 0              ; 0            ; 0              ; 202    ; 0               ; 0             ; 0               ; 64    ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2_0|the_altsyncram|auto_generated|mux2                                                                                                                                           ; 452   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2_0|the_altsyncram|auto_generated|decode3                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                                                ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2_0                                                                                                                                                                              ; 59    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|clk_100                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|com_mem|the_altsyncram|auto_generated                                                                                                                                                         ; 100   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|com_mem                                                                                                                                                                                       ; 106   ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_ACTIVITY:THEACTIVITY                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\genRxAddrSync:sync4|SECOND_EDGE                                                                                                          ; 4     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\genRxAddrSync:sync4|SYNC                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\genRxAddrSync:sync4|FIRST_EDGE                                                                                                           ; 4     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\genRxAddrSync:sync4                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|wrfull_eq_comp                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|wrempty_eq_comp                                                         ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rdfull_eq_comp                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rdempty_eq_comp                                                         ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|ws_dgrp|dffpipe16                                                       ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|ws_dgrp                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|ws_bwp                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|ws_brp                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|wraclr                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rs_dgwp|dffpipe13                                                       ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rs_dgwp                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rs_bwp                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rs_brp                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rdaclr                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|fifo_ram                                                                ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|wrptr_g1p                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rdptr_g1p                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|ws_dgrp_gray2bin                                                        ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|wrptr_g_gray2bin                                                        ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rs_dgwp_gray2bin                                                        ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated|rdptr_g_gray2bin                                                        ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16|theAlteraDcFifo|auto_generated                                                                         ; 21    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|\gen16bitFifo:rxFifoGen:RX_FIFO_16                                                                                                        ; 21    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|sync2|SECOND_EDGE                                                                                                                         ; 4     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|sync2|SYNC                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|sync2|FIRST_EDGE                                                                                                                          ; 4     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|sync2                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|sync1|SECOND_EDGE                                                                                                                         ; 4     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|sync1|SYNC                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|sync1|FIRST_EDGE                                                                                                                          ; 4     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|sync1                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|THE_MASTER_HANDLER                                                                                                                        ; 53    ; 5              ; 24           ; 5              ; 52     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER|THE_DMA_HANDLER                                                                                                                           ; 51    ; 4              ; 14           ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_DMAMASTER:THEDMAMASTER                                                                                                                                           ; 72    ; 17             ; 16           ; 17             ; 85     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_PKTBUFFER:THEPKTBUF|altsyncram_component|auto_generated                                                                                                          ; 104   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_PKTBUFFER:THEPKTBUF                                                                                                                                              ; 104   ; 3              ; 0            ; 3              ; 64     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GEN_FILTER:2:THEOPENFILTER                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ACK:0:GENRD_ACKDELAY:THE_CNT                                                                                                                               ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ACK:1:GENRD_ACKDELAY:THE_CNT                                                                                                                               ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ACK:2:GENRD_ACKDELAY:THE_CNT                                                                                                                               ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ADDRDEC:0:THEADDRDEC                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ADDRDEC:1:THEADDRDEC                                                                                                                                       ; 14    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ADDRDEC:2:THEADDRDEC                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ADDRDEC:3:THEADDRDEC                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ADDRDEC:4:THEADDRDEC                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|\GENMACREG_ADDRDEC:5:THEADDRDEC                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMACTIMER                                                                                                                                                       ; 74    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEPHYMGMT                                                                                                                                                            ; 26    ; 0              ; 1            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC|\b_Full_Rx:bRxDesc:bFilter:FILTERRAMLOW|altsyncram_component|auto_generated                                                                                ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC|\b_Full_Rx:bRxDesc:bFilter:FILTERRAMLOW                                                                                                                    ; 38    ; 2              ; 0            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC|\b_Full_Rx:bRxDesc:bFilter:FILTERRAMHIGH|altsyncram_component|auto_generated                                                                               ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC|\b_Full_Rx:bRxDesc:bFilter:FILTERRAMHIGH                                                                                                                   ; 38    ; 2              ; 0            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC|\b_Full_Rx:bRxDesc:RXRAM|altsyncram_component|auto_generated                                                                                               ; 58    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC|\b_Full_Rx:bRxDesc:RXRAM                                                                                                                                   ; 58    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC|\b_Full_Tx:bTxDesc:TXRAM|altsyncram_component|auto_generated                                                                                               ; 58    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC|\b_Full_Tx:bTxDesc:TXRAM                                                                                                                                   ; 58    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP|THEOPENMAC                                                                                                                                                            ; 55    ; 16             ; 0            ; 16             ; 118    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0|THEOPENMACTOP                                                                                                                                                                       ; 170   ; 23             ; 9            ; 23             ; 165    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|openmac_0                                                                                                                                                                                     ; 165   ; 25             ; 0            ; 25             ; 145    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_qsys                                                                                                                                                                                    ; 3     ; 11             ; 2            ; 11             ; 32     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                               ; 30    ; 2              ; 0            ; 2              ; 54     ; 2               ; 2             ; 2               ; 64    ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
