Timing Analyzer report for toolflow
Mon Apr 28 16:17:32 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'iCLK'
 14. Slow 1200mV 85C Model Hold: 'iCLK'
 15. Slow 1200mV 85C Model Recovery: 'iCLK'
 16. Slow 1200mV 85C Model Removal: 'iCLK'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'iCLK'
 25. Slow 1200mV 0C Model Hold: 'iCLK'
 26. Slow 1200mV 0C Model Recovery: 'iCLK'
 27. Slow 1200mV 0C Model Removal: 'iCLK'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'iCLK'
 35. Fast 1200mV 0C Model Hold: 'iCLK'
 36. Fast 1200mV 0C Model Recovery: 'iCLK'
 37. Fast 1200mV 0C Model Removal: 'iCLK'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; toolflow                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 2.61        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  56.7%      ;
;     Processor 3            ;  55.6%      ;
;     Processor 4            ;  37.9%      ;
;     Processors 5-12        ;   1.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; toolflow.sdc  ; OK     ; Mon Apr 28 16:17:29 2025 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; iCLK       ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.37 MHz ; 47.37 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; iCLK  ; -1.112 ; -4.536             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.407 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; iCLK  ; 0.848 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 1.790 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; iCLK  ; 9.624 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iCLK'                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.112 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.036     ; 21.074     ;
; -1.087 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.008     ; 21.077     ;
; -0.968 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.014     ; 20.952     ;
; -0.822 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.022     ; 20.798     ;
; -0.812 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.006      ; 20.816     ;
; -0.693 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.000      ; 20.691     ;
; -0.599 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 20.536     ;
; -0.584 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.029     ; 20.553     ;
; -0.578 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 20.515     ;
; -0.562 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.001     ; 20.559     ;
; -0.443 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.007     ; 20.434     ;
; -0.404 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 20.744     ;
; -0.384 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 20.752     ;
; -0.324 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.047     ; 20.275     ;
; -0.294 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.047     ; 20.245     ;
; -0.265 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.364      ; 20.627     ;
; -0.185 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.035     ; 20.148     ;
; -0.100 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 20.440     ;
; -0.080 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 20.448     ;
; -0.074 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.054     ; 20.018     ;
; -0.050 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.054     ; 19.994     ;
; -0.021 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.344      ; 20.363     ;
; -0.007 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.036     ; 19.969     ;
; -0.001 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.372      ; 20.371     ;
; 0.034  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 20.306     ;
; 0.039  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.364      ; 20.323     ;
; 0.043  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.044     ; 19.911     ;
; 0.044  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 20.324     ;
; 0.058  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.016     ; 19.924     ;
; 0.090  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.021     ; 19.887     ;
; 0.090  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 20.250     ;
; 0.091  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 20.249     ;
; 0.097  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 20.244     ;
; 0.101  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 20.267     ;
; 0.101  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 20.267     ;
; 0.102  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 20.239     ;
; 0.104  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.317      ; 20.211     ;
; 0.107  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 20.262     ;
; 0.112  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 20.257     ;
; 0.118  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.366      ; 20.246     ;
; 0.130  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.317      ; 20.185     ;
; 0.147  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 20.194     ;
; 0.163  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.364      ; 20.199     ;
; 0.167  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 20.202     ;
; 0.176  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.344      ; 20.166     ;
; 0.177  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.022     ; 19.799     ;
; 0.186  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 20.155     ;
; 0.196  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.372      ; 20.174     ;
; 0.196  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 20.173     ;
; 0.216  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 20.124     ;
; 0.220  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 20.120     ;
; 0.220  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.364      ; 20.142     ;
; 0.220  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.364      ; 20.142     ;
; 0.226  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.365      ; 20.137     ;
; 0.230  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 20.138     ;
; 0.231  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.365      ; 20.132     ;
; 0.237  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 20.131     ;
; 0.283  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.344      ; 20.059     ;
; 0.286  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.365      ; 20.077     ;
; 0.296  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.022     ; 19.680     ;
; 0.302  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.469     ; 19.227     ;
; 0.303  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.372      ; 20.067     ;
; 0.315  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.366      ; 20.049     ;
; 0.315  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.365      ; 20.048     ;
; 0.340  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.028     ; 19.630     ;
; 0.349  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 19.992     ;
; 0.349  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.364      ; 20.013     ;
; 0.356  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.364      ; 20.006     ;
; 0.359  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 20.010     ;
; 0.402  ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 19.939     ;
; 0.408  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.317      ; 19.907     ;
; 0.412  ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 19.957     ;
; 0.415  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 19.925     ;
; 0.422  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.020     ; 19.556     ;
; 0.422  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.366      ; 19.942     ;
; 0.434  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.317      ; 19.881     ;
; 0.435  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 19.933     ;
; 0.458  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q                 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 19.428     ;
; 0.468  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q                 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 19.446     ;
; 0.478  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.365      ; 19.885     ;
; 0.479  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 19.862     ;
; 0.487  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.319      ; 19.830     ;
; 0.489  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 19.880     ;
; 0.503  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 19.838     ;
; 0.513  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.319      ; 19.804     ;
; 0.515  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 19.854     ;
; 0.518  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 19.823     ;
; 0.521  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.029     ; 19.448     ;
; 0.531  ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.365      ; 19.832     ;
; 0.532  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.317      ; 19.783     ;
; 0.546  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.069     ; 19.383     ;
; 0.554  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.364      ; 19.808     ;
; 0.562  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.317      ; 19.753     ;
; 0.576  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.069     ; 19.353     ;
; 0.577  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.455     ; 18.966     ;
; 0.581  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 19.759     ;
; 0.587  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q                 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 19.321     ;
; 0.589  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.317      ; 19.726     ;
; 0.589  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.317      ; 19.726     ;
; 0.591  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.370      ; 19.777     ;
+--------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iCLK'                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.674      ;
; 0.424 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.692      ;
; 0.427 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.695      ;
; 0.428 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:26:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:26:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.695      ;
; 0.428 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.696      ;
; 0.428 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.696      ;
; 0.429 ; Pipeline_ID_EX:ID_EX_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:1:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:1:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:2:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:2:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.430 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.431 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.698      ;
; 0.431 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.698      ;
; 0.440 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.708      ;
; 0.441 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.709      ;
; 0.452 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q   ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.719      ;
; 0.454 ; PC_reg:PC|dffg:\n_loop:7:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.721      ;
; 0.456 ; PC_reg:PC|dffg:\n_loop:4:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.723      ;
; 0.456 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.723      ;
; 0.457 ; PC_reg:PC|dffg:\n_loop:4:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.724      ;
; 0.457 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.724      ;
; 0.465 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.732      ;
; 0.469 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.736      ;
; 0.473 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.740      ;
; 0.549 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:17:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.816      ;
; 0.550 ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.818      ;
; 0.552 ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.820      ;
; 0.552 ; PC_reg:PC|dffg:\n_loop:23:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.820      ;
; 0.555 ; PC_reg:PC|dffg:\n_loop:0:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.822      ;
; 0.588 ; PC_reg:PC|dffg:\n_loop:14:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.855      ;
; 0.589 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.856      ;
; 0.589 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.856      ;
; 0.589 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.856      ;
; 0.594 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q       ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q                        ; iCLK         ; iCLK        ; 0.000        ; 0.085      ; 0.865      ;
; 0.595 ; PC_reg:PC|dffg:\n_loop:1:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.861      ;
; 0.598 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.866      ;
; 0.599 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.601 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.602 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.870      ;
; 0.606 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:30:d_flip_flop|s_Q   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:30:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.871      ;
; 0.612 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.895      ;
; 0.620 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q   ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.903      ;
; 0.622 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.889      ;
; 0.624 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q   ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.890      ;
; 0.629 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:26:d_flip_flop|s_Q   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:26:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.895      ;
; 0.634 ; PC_reg:PC|dffg:\n_loop:31:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.902      ;
; 0.664 ; PC_reg:PC|dffg:\n_loop:11:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.931      ;
; 0.665 ; PC_reg:PC|dffg:\n_loop:5:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; PC_reg:PC|dffg:\n_loop:25:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.933      ;
; 0.666 ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.933      ;
; 0.666 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:17:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.933      ;
; 0.668 ; PC_reg:PC|dffg:\n_loop:8:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.935      ;
; 0.675 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.942      ;
; 0.678 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.945      ;
; 0.678 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.946      ;
; 0.679 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:31:d_flip_flop|s_Q ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:31:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.946      ;
; 0.683 ; PC_reg:PC|dffg:\n_loop:25:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.950      ;
; 0.693 ; PC_reg:PC|dffg:\n_loop:7:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.960      ;
; 0.693 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.960      ;
; 0.700 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.967      ;
; 0.700 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.967      ;
; 0.700 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.967      ;
; 0.702 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.969      ;
; 0.706 ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.973      ;
; 0.711 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.978      ;
; 0.711 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.978      ;
; 0.717 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.984      ;
; 0.719 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.986      ;
; 0.734 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:8:d_flip_flop|s_Q    ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:8:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.526      ; 1.446      ;
; 0.752 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:17:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.019      ;
; 0.760 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q    ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:0:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.027      ;
; 0.763 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q    ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:3:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.030      ;
; 0.770 ; PC_reg:PC|dffg:\n_loop:26:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.037      ;
; 0.778 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.046      ;
; 0.780 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.048      ;
; 0.798 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:7:d_flip_flop|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.437      ; 1.457      ;
; 0.820 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:1:d_flip_flop|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.481      ;
; 0.825 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:regWr|s_Q                                 ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.090      ;
; 0.851 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:28:d_flip_flop|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.512      ;
; 0.855 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q        ; PC_reg:PC|dffg:\n_loop:0:d_flip_flop|s_Q                                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.122      ;
; 0.864 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q        ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.129      ;
; 0.869 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 1.133      ;
; 0.875 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q       ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.143      ;
; 0.892 ; Pipeline_ID_EX:ID_EX_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.151      ;
; 0.920 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                 ; PC_reg:PC|dffg:\n_loop:23:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.188      ;
; 0.933 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q   ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 1.622      ;
; 0.934 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:11:d_flip_flop|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.437      ; 1.593      ;
; 0.935 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 1.599      ;
; 0.937 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                 ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.204      ;
; 0.944 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:9:d_flip_flop|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.605      ;
; 0.962 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.334     ; 0.814      ;
; 0.963 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:25:d_flip_flop|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.624      ;
; 0.963 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:21:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:21:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.333     ; 0.816      ;
; 0.964 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:13:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 0.815      ;
; 0.964 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:25:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:25:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.334     ; 0.816      ;
+-------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'iCLK'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.848 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.441     ; 18.709     ;
; 0.848 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.441     ; 18.709     ;
; 0.848 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.441     ; 18.709     ;
; 1.032 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.432     ; 18.534     ;
; 1.032 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.432     ; 18.534     ;
; 1.032 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.432     ; 18.534     ;
; 1.033 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 18.534     ;
; 1.033 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 18.534     ;
; 1.033 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 18.534     ;
; 1.043 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.435     ; 18.520     ;
; 1.043 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.435     ; 18.520     ;
; 1.043 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.435     ; 18.520     ;
; 1.048 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.439     ; 18.511     ;
; 1.048 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.439     ; 18.511     ;
; 1.075 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.440     ; 18.483     ;
; 1.075 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.440     ; 18.483     ;
; 1.075 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.440     ; 18.483     ;
; 1.075 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.440     ; 18.483     ;
; 1.107 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.441     ; 18.450     ;
; 1.107 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.441     ; 18.450     ;
; 1.107 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.441     ; 18.450     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.155 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:19:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.438     ; 18.405     ;
; 1.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; mem:IMem|ram~43                                                     ; iCLK         ; iCLK        ; 20.000       ; -0.437     ; 18.020     ;
; 1.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.437     ; 18.020     ;
; 1.694 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.434     ; 17.870     ;
; 1.694 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.434     ; 17.870     ;
; 1.694 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.434     ; 17.870     ;
; 1.878 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.425     ; 17.695     ;
; 1.878 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.425     ; 17.695     ;
; 1.878 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.425     ; 17.695     ;
; 1.879 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.695     ;
; 1.879 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.695     ;
; 1.879 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.695     ;
; 1.889 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.428     ; 17.681     ;
; 1.889 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.428     ; 17.681     ;
; 1.889 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.428     ; 17.681     ;
; 1.894 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.432     ; 17.672     ;
; 1.894 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.432     ; 17.672     ;
; 1.921 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.433     ; 17.644     ;
; 1.921 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.433     ; 17.644     ;
; 1.921 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.433     ; 17.644     ;
; 1.921 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.433     ; 17.644     ;
; 1.938 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.427     ; 17.633     ;
; 1.938 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.427     ; 17.633     ;
; 1.938 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.427     ; 17.633     ;
; 1.953 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.434     ; 17.611     ;
; 1.953 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.434     ; 17.611     ;
; 1.953 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.434     ; 17.611     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.001 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:19:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.431     ; 17.566     ;
; 2.122 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.418     ; 17.458     ;
; 2.122 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.418     ; 17.458     ;
; 2.122 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.418     ; 17.458     ;
; 2.123 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.417     ; 17.458     ;
; 2.123 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.417     ; 17.458     ;
; 2.123 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.417     ; 17.458     ;
; 2.133 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.421     ; 17.444     ;
; 2.133 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.421     ; 17.444     ;
; 2.133 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.421     ; 17.444     ;
; 2.138 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.425     ; 17.435     ;
; 2.138 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.425     ; 17.435     ;
; 2.165 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.426     ; 17.407     ;
; 2.165 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.426     ; 17.407     ;
; 2.165 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.426     ; 17.407     ;
; 2.165 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.426     ; 17.407     ;
; 2.197 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.427     ; 17.374     ;
; 2.197 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.427     ; 17.374     ;
; 2.197 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.427     ; 17.374     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.245 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:19:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 17.329     ;
; 2.341 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.449     ; 17.208     ;
; 2.341 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.449     ; 17.208     ;
; 2.341 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.449     ; 17.208     ;
; 2.387 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; mem:IMem|ram~43                                                     ; iCLK         ; iCLK        ; 20.000       ; -0.430     ; 17.181     ;
; 2.387 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.430     ; 17.181     ;
+-------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'iCLK'                                                                                                                                                                  ;
+-------+---------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.790 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.100      ; 5.076      ;
; 1.790 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.100      ; 5.076      ;
; 1.790 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.100      ; 5.076      ;
; 1.790 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.100      ; 5.076      ;
; 1.790 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.100      ; 5.076      ;
; 1.790 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.100      ; 5.076      ;
; 1.790 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:28:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.100      ; 5.076      ;
; 2.234 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:29:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.514      ; 5.934      ;
; 2.385 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:21:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.491      ; 6.062      ;
; 2.532 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:19:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.551      ; 6.269      ;
; 2.532 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.551      ; 6.269      ;
; 2.532 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:19:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.551      ; 6.269      ;
; 2.562 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.507      ; 6.255      ;
; 2.562 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.507      ; 6.255      ;
; 2.563 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:31:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.513      ; 6.262      ;
; 2.567 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:23:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.517      ; 6.270      ;
; 2.567 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:23:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.517      ; 6.270      ;
; 2.567 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:8:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.517      ; 6.270      ;
; 2.586 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.479      ; 6.251      ;
; 2.615 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:22:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.519      ; 6.320      ;
; 2.615 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:9:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.519      ; 6.320      ;
; 2.651 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|dffg:signedLoad|s_Q                             ; iCLK         ; iCLK        ; 0.000        ; 3.094      ; 5.931      ;
; 2.651 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.094      ; 5.931      ;
; 2.780 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:27:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.517      ; 6.483      ;
; 2.780 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.517      ; 6.483      ;
; 2.780 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.517      ; 6.483      ;
; 2.785 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.546      ; 6.517      ;
; 2.796 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:17:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.546      ; 6.528      ;
; 2.839 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.516      ; 6.541      ;
; 2.844 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.516      ; 6.546      ;
; 2.844 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.516      ; 6.546      ;
; 2.859 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.539      ; 6.584      ;
; 2.898 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.182      ;
; 2.898 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.182      ;
; 2.898 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.182      ;
; 2.898 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.182      ;
; 2.898 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.182      ;
; 2.898 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.182      ;
; 2.898 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.182      ;
; 2.898 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.182      ;
; 2.955 ; iCLK                                        ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.239      ;
; 2.955 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 3.098      ; 6.239      ;
; 2.969 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:20:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.070      ; 6.225      ;
; 2.969 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.070      ; 6.225      ;
; 2.969 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:16:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.070      ; 6.225      ;
; 3.022 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.119      ; 3.327      ;
; 3.022 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.119      ; 3.327      ;
; 3.022 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.119      ; 3.327      ;
; 3.022 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.119      ; 3.327      ;
; 3.022 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.119      ; 3.327      ;
; 3.022 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.119      ; 3.327      ;
; 3.022 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:28:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.119      ; 3.327      ;
; 3.041 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 3.086      ; 6.313      ;
; 3.047 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:22:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.087      ; 6.320      ;
; 3.048 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|dffg:DmemWr|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 3.521      ; 6.755      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:6:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.528      ; 6.801      ;
; 3.155 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:19:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.477      ; 6.818      ;
; 3.177 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:11:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.511      ; 6.874      ;
; 3.229 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 3.090      ; 6.505      ;
; 3.229 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 3.090      ; 6.505      ;
; 3.259 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:18:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.083      ; 6.528      ;
; 3.264 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:25:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.499      ; 6.949      ;
; 3.269 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.080      ; 6.535      ;
; 3.282 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:18:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.078      ; 6.546      ;
; 3.313 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:22:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.063      ; 6.562      ;
; 3.313 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:28:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.063      ; 6.562      ;
; 3.313 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:25:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.063      ; 6.562      ;
; 3.313 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:9:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 3.063      ; 6.562      ;
; 3.313 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:1:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 3.063      ; 6.562      ;
; 3.313 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:17:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.063      ; 6.562      ;
; 3.313 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:8:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 3.063      ; 6.562      ;
; 3.313 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:0:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 3.063      ; 6.562      ;
; 3.322 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.083      ; 6.591      ;
; 3.322 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:31:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.083      ; 6.591      ;
; 3.322 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.083      ; 6.591      ;
; 3.322 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.076      ; 6.584      ;
; 3.338 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.504      ; 7.028      ;
; 3.338 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:21:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.504      ; 7.028      ;
; 3.341 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|dffg:regWr|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 3.052      ; 6.579      ;
; 3.341 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 3.052      ; 6.579      ;
; 3.341 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.052      ; 6.579      ;
; 3.341 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 3.052      ; 6.579      ;
; 3.341 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 3.052      ; 6.579      ;
; 3.341 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 3.052      ; 6.579      ;
; 3.341 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 3.052      ; 6.579      ;
; 3.341 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:lui|dffg:\n_loop:0:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.052      ; 6.579      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.346 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:19:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.097      ; 6.629      ;
; 3.381 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 0.093      ; 3.660      ;
; 3.381 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 0.093      ; 3.660      ;
; 3.392 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.095      ; 6.673      ;
; 3.392 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 3.095      ; 6.673      ;
+-------+---------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 37.352 ns




+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 51.41 MHz ; 51.41 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.550 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.365 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 2.396 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 1.629 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.648 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.550 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.023     ; 19.426     ;
; 0.598 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.005      ; 19.406     ;
; 0.668 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.002     ; 19.329     ;
; 0.775 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.007     ; 19.217     ;
; 0.823 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.021      ; 19.197     ;
; 0.893 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.014      ; 19.120     ;
; 0.999 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.050     ; 18.950     ;
; 1.017 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.013     ; 18.969     ;
; 1.026 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.050     ; 18.923     ;
; 1.065 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.015      ; 18.949     ;
; 1.128 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 19.191     ;
; 1.135 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.008      ; 18.872     ;
; 1.176 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.348      ; 19.171     ;
; 1.224 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.034     ; 18.741     ;
; 1.246 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.341      ; 19.094     ;
; 1.251 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.034     ; 18.714     ;
; 1.382 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 18.937     ;
; 1.388 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.022     ; 18.589     ;
; 1.430 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.348      ; 18.917     ;
; 1.461 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.859     ;
; 1.466 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.040     ; 18.493     ;
; 1.493 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.040     ; 18.466     ;
; 1.500 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.341      ; 18.840     ;
; 1.509 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.839     ;
; 1.529 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 18.790     ;
; 1.577 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 18.715     ;
; 1.577 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.348      ; 18.770     ;
; 1.579 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.762     ;
; 1.580 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.022     ; 18.397     ;
; 1.584 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.029     ; 18.386     ;
; 1.604 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 18.688     ;
; 1.613 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.006     ; 18.380     ;
; 1.632 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.001     ; 18.366     ;
; 1.632 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.688     ;
; 1.643 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.677     ;
; 1.644 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 18.675     ;
; 1.647 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.341      ; 18.693     ;
; 1.649 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.671     ;
; 1.665 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.655     ;
; 1.680 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.668     ;
; 1.691 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.657     ;
; 1.692 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.348      ; 18.655     ;
; 1.697 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.651     ;
; 1.702 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.008     ; 18.289     ;
; 1.708 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 18.611     ;
; 1.713 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.607     ;
; 1.713 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.635     ;
; 1.750 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.591     ;
; 1.756 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.348      ; 18.591     ;
; 1.759 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 18.560     ;
; 1.761 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.580     ;
; 1.761 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.587     ;
; 1.762 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.341      ; 18.578     ;
; 1.767 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.574     ;
; 1.769 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.551     ;
; 1.783 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.558     ;
; 1.791 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 18.528     ;
; 1.805 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.006     ; 18.188     ;
; 1.807 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.348      ; 18.540     ;
; 1.817 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.531     ;
; 1.826 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.341      ; 18.514     ;
; 1.831 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 18.461     ;
; 1.831 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.510     ;
; 1.832 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.422     ; 17.745     ;
; 1.839 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.348      ; 18.508     ;
; 1.855 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.012     ; 18.132     ;
; 1.858 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 18.434     ;
; 1.877 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.341      ; 18.463     ;
; 1.878 ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.442     ;
; 1.887 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.454     ;
; 1.894 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 18.425     ;
; 1.909 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.341      ; 18.431     ;
; 1.910 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.294      ; 18.383     ;
; 1.926 ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.422     ;
; 1.935 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.007     ; 18.057     ;
; 1.937 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.294      ; 18.356     ;
; 1.942 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.348      ; 18.405     ;
; 1.944 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.376     ;
; 1.963 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.357     ;
; 1.966 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.354     ;
; 1.978 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 18.314     ;
; 1.992 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.356     ;
; 1.996 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q                 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.102     ; 17.901     ;
; 1.996 ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.345     ;
; 2.005 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 18.287     ;
; 2.011 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.337     ;
; 2.012 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.341      ; 18.328     ;
; 2.033 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.056     ; 17.910     ;
; 2.039 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.281     ;
; 2.044 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q                 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 17.881     ;
; 2.047 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.012     ; 17.940     ;
; 2.047 ; Pipeline_ID_EX:ID_EX_reg|dffg:ALUSrc|s_Q                                               ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 18.273     ;
; 2.057 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.406     ; 17.536     ;
; 2.060 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.056     ; 17.883     ;
; 2.062 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.279     ;
; 2.080 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.320      ; 18.239     ;
; 2.081 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.294      ; 18.212     ;
; 2.081 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 18.260     ;
; 2.087 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.349      ; 18.261     ;
; 2.092 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.294      ; 18.201     ;
+-------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.608      ;
; 0.384 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.628      ;
; 0.395 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.639      ;
; 0.395 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.638      ;
; 0.396 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:26:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:26:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:1:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:1:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:2:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:2:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; Pipeline_ID_EX:ID_EX_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.641      ;
; 0.397 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.641      ;
; 0.397 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.641      ;
; 0.397 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.640      ;
; 0.400 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.644      ;
; 0.400 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.644      ;
; 0.410 ; PC_reg:PC|dffg:\n_loop:7:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.654      ;
; 0.413 ; PC_reg:PC|dffg:\n_loop:4:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.656      ;
; 0.413 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.656      ;
; 0.414 ; PC_reg:PC|dffg:\n_loop:4:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.657      ;
; 0.414 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.657      ;
; 0.417 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q   ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.660      ;
; 0.420 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.663      ;
; 0.424 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.667      ;
; 0.428 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.671      ;
; 0.498 ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.742      ;
; 0.500 ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.744      ;
; 0.500 ; PC_reg:PC|dffg:\n_loop:23:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.744      ;
; 0.504 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:17:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.747      ;
; 0.508 ; PC_reg:PC|dffg:\n_loop:0:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.752      ;
; 0.534 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.777      ;
; 0.534 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.777      ;
; 0.534 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.777      ;
; 0.542 ; PC_reg:PC|dffg:\n_loop:1:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.785      ;
; 0.546 ; PC_reg:PC|dffg:\n_loop:14:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.789      ;
; 0.547 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.790      ;
; 0.547 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.548 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.793      ;
; 0.550 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q       ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q                        ; iCLK         ; iCLK        ; 0.000        ; 0.076      ; 0.797      ;
; 0.551 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.794      ;
; 0.554 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:30:d_flip_flop|s_Q   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:30:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.796      ;
; 0.559 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.818      ;
; 0.564 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q   ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.823      ;
; 0.569 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.812      ;
; 0.569 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q   ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.812      ;
; 0.576 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:26:d_flip_flop|s_Q   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:26:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.818      ;
; 0.580 ; PC_reg:PC|dffg:\n_loop:31:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.824      ;
; 0.608 ; PC_reg:PC|dffg:\n_loop:25:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.852      ;
; 0.608 ; PC_reg:PC|dffg:\n_loop:11:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.851      ;
; 0.609 ; PC_reg:PC|dffg:\n_loop:5:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.852      ;
; 0.609 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:17:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.852      ;
; 0.610 ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.853      ;
; 0.611 ; PC_reg:PC|dffg:\n_loop:8:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.855      ;
; 0.616 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.860      ;
; 0.619 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.863      ;
; 0.620 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.863      ;
; 0.620 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:31:d_flip_flop|s_Q ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:31:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.863      ;
; 0.628 ; PC_reg:PC|dffg:\n_loop:25:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.872      ;
; 0.634 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.878      ;
; 0.635 ; PC_reg:PC|dffg:\n_loop:7:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.879      ;
; 0.638 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.882      ;
; 0.644 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.888      ;
; 0.644 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.888      ;
; 0.645 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.889      ;
; 0.646 ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.889      ;
; 0.650 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.893      ;
; 0.652 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.895      ;
; 0.655 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.898      ;
; 0.656 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.899      ;
; 0.659 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:8:d_flip_flop|s_Q    ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:8:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 1.309      ;
; 0.676 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q    ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:0:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.919      ;
; 0.679 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q    ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:3:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.922      ;
; 0.699 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:17:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.942      ;
; 0.707 ; PC_reg:PC|dffg:\n_loop:26:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.951      ;
; 0.711 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.955      ;
; 0.712 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.956      ;
; 0.744 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:7:d_flip_flop|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.391      ; 1.336      ;
; 0.769 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:regWr|s_Q                                 ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 1.010      ;
; 0.770 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q        ; PC_reg:PC|dffg:\n_loop:0:d_flip_flop|s_Q                                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.014      ;
; 0.772 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q        ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 1.013      ;
; 0.782 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.069      ; 1.022      ;
; 0.793 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:1:d_flip_flop|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.391      ; 1.385      ;
; 0.804 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q       ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.048      ;
; 0.813 ; Pipeline_ID_EX:ID_EX_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 1.050      ;
; 0.820 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:28:d_flip_flop|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.391      ; 1.412      ;
; 0.848 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                 ; PC_reg:PC|dffg:\n_loop:23:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.092      ;
; 0.863 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                 ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.106      ;
; 0.863 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q   ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.460      ; 1.494      ;
; 0.864 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:11:d_flip_flop|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.390      ; 1.455      ;
; 0.876 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.481      ;
; 0.878 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q    ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 1.120      ;
; 0.884 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:21:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:21:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.308     ; 0.747      ;
; 0.885 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:29:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:29:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.308     ; 0.748      ;
; 0.885 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.311     ; 0.745      ;
; 0.885 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:27:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.309     ; 0.747      ;
; 0.886 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q   ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:13:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.310     ; 0.747      ;
+-------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.396 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.395     ; 17.208     ;
; 2.396 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.395     ; 17.208     ;
; 2.396 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.395     ; 17.208     ;
; 2.568 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.385     ; 17.046     ;
; 2.568 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.385     ; 17.046     ;
; 2.568 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.385     ; 17.046     ;
; 2.571 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.384     ; 17.044     ;
; 2.571 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.384     ; 17.044     ;
; 2.571 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.384     ; 17.044     ;
; 2.580 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.388     ; 17.031     ;
; 2.580 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.388     ; 17.031     ;
; 2.580 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.388     ; 17.031     ;
; 2.584 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.392     ; 17.023     ;
; 2.584 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.392     ; 17.023     ;
; 2.607 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.393     ; 16.999     ;
; 2.607 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.393     ; 16.999     ;
; 2.607 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.393     ; 16.999     ;
; 2.607 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.393     ; 16.999     ;
; 2.634 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.394     ; 16.971     ;
; 2.634 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.394     ; 16.971     ;
; 2.634 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.394     ; 16.971     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 2.682 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:19:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.926     ;
; 3.049 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; mem:IMem|ram~43                                                     ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.559     ;
; 3.049 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 16.559     ;
; 3.255 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.385     ; 16.359     ;
; 3.255 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.385     ; 16.359     ;
; 3.255 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.385     ; 16.359     ;
; 3.365 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.379     ; 16.255     ;
; 3.365 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.379     ; 16.255     ;
; 3.365 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.379     ; 16.255     ;
; 3.427 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 16.197     ;
; 3.427 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 16.197     ;
; 3.427 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 16.197     ;
; 3.430 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.374     ; 16.195     ;
; 3.430 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.374     ; 16.195     ;
; 3.430 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.374     ; 16.195     ;
; 3.439 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.378     ; 16.182     ;
; 3.439 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.378     ; 16.182     ;
; 3.439 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.378     ; 16.182     ;
; 3.443 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.382     ; 16.174     ;
; 3.443 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.382     ; 16.174     ;
; 3.466 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.383     ; 16.150     ;
; 3.466 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.383     ; 16.150     ;
; 3.466 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.383     ; 16.150     ;
; 3.466 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.383     ; 16.150     ;
; 3.493 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.384     ; 16.122     ;
; 3.493 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.384     ; 16.122     ;
; 3.493 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.384     ; 16.122     ;
; 3.537 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.369     ; 16.093     ;
; 3.537 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.369     ; 16.093     ;
; 3.537 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.369     ; 16.093     ;
; 3.540 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.368     ; 16.091     ;
; 3.540 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.368     ; 16.091     ;
; 3.540 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.368     ; 16.091     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.541 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:19:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.381     ; 16.077     ;
; 3.549 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.372     ; 16.078     ;
; 3.549 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.372     ; 16.078     ;
; 3.549 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.372     ; 16.078     ;
; 3.553 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.376     ; 16.070     ;
; 3.553 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.376     ; 16.070     ;
; 3.576 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.377     ; 16.046     ;
; 3.576 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.377     ; 16.046     ;
; 3.576 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.377     ; 16.046     ;
; 3.576 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.377     ; 16.046     ;
; 3.603 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.378     ; 16.018     ;
; 3.603 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.378     ; 16.018     ;
; 3.603 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.378     ; 16.018     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.651 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:19:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.375     ; 15.973     ;
; 3.689 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.401     ; 15.909     ;
; 3.689 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.401     ; 15.909     ;
; 3.689 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.401     ; 15.909     ;
; 3.861 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 15.747     ;
; 3.861 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.391     ; 15.747     ;
+-------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                   ;
+-------+---------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.629 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.815      ; 4.615      ;
; 1.629 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.815      ; 4.615      ;
; 1.629 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.815      ; 4.615      ;
; 1.629 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.815      ; 4.615      ;
; 1.629 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.815      ; 4.615      ;
; 1.629 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.815      ; 4.615      ;
; 1.629 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:28:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.815      ; 4.615      ;
; 2.062 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:29:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.194      ; 5.427      ;
; 2.199 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:21:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.171      ; 5.541      ;
; 2.324 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:19:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.230      ; 5.725      ;
; 2.324 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.230      ; 5.725      ;
; 2.324 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:19:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.230      ; 5.725      ;
; 2.363 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.191      ; 5.725      ;
; 2.363 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.191      ; 5.725      ;
; 2.369 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:31:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.195      ; 5.735      ;
; 2.369 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:23:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.198      ; 5.738      ;
; 2.369 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:23:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.198      ; 5.738      ;
; 2.369 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:8:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.198      ; 5.738      ;
; 2.389 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.162      ; 5.722      ;
; 2.405 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:22:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.201      ; 5.777      ;
; 2.405 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:9:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.201      ; 5.777      ;
; 2.441 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|dffg:signedLoad|s_Q                             ; iCLK         ; iCLK        ; 0.000        ; 2.810      ; 5.422      ;
; 2.441 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.810      ; 5.422      ;
; 2.558 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:27:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 3.197      ; 5.926      ;
; 2.558 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.197      ; 5.926      ;
; 2.558 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.197      ; 5.926      ;
; 2.559 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.225      ; 5.955      ;
; 2.580 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:17:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.226      ; 5.977      ;
; 2.612 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.196      ; 5.979      ;
; 2.615 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.197      ; 5.983      ;
; 2.615 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.197      ; 5.983      ;
; 2.632 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.218      ; 6.021      ;
; 2.656 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.640      ;
; 2.656 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.640      ;
; 2.656 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.640      ;
; 2.656 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.640      ;
; 2.656 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.640      ;
; 2.656 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.640      ;
; 2.656 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.640      ;
; 2.656 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.640      ;
; 2.678 ; iCLK                                        ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.662      ;
; 2.678 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 2.813      ; 5.662      ;
; 2.740 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:20:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.786      ; 5.697      ;
; 2.740 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.786      ; 5.697      ;
; 2.740 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:16:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.786      ; 5.697      ;
; 2.744 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 3.022      ;
; 2.744 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 3.022      ;
; 2.744 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 3.022      ;
; 2.744 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 3.022      ;
; 2.744 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 3.022      ;
; 2.744 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 3.022      ;
; 2.744 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:28:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 3.022      ;
; 2.793 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 2.801      ; 5.765      ;
; 2.803 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:22:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.803      ; 5.777      ;
; 2.811 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|dffg:DmemWr|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 3.203      ; 6.185      ;
; 2.841 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:6:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 3.205      ; 6.217      ;
; 2.922 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:11:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.190      ; 6.283      ;
; 2.928 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:19:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.158      ; 6.257      ;
; 2.966 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 2.807      ; 5.944      ;
; 2.966 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 2.807      ; 5.944      ;
; 3.008 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:18:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.798      ; 5.977      ;
; 3.009 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:25:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.179      ; 6.359      ;
; 3.016 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:18:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 2.794      ; 5.981      ;
; 3.017 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 2.797      ; 5.985      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; iCLK                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:19:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.812      ; 6.032      ;
; 3.049 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 0.084      ; 3.304      ;
; 3.049 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 0.084      ; 3.304      ;
; 3.056 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 2.800      ; 6.027      ;
; 3.056 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:31:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 2.800      ; 6.027      ;
; 3.056 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 2.800      ; 6.027      ;
; 3.059 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.791      ; 6.021      ;
; 3.063 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:22:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.779      ; 6.013      ;
; 3.063 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:28:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.779      ; 6.013      ;
; 3.063 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:25:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.779      ; 6.013      ;
; 3.063 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:9:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 2.779      ; 6.013      ;
; 3.063 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:1:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 2.779      ; 6.013      ;
; 3.063 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:17:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 2.779      ; 6.013      ;
; 3.063 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:8:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 2.779      ; 6.013      ;
; 3.063 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:0:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 2.779      ; 6.013      ;
; 3.067 ; mem:IMem|ram~43                             ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.311      ;
; 3.067 ; mem:IMem|ram~43                             ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.311      ;
; 3.079 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.182      ; 6.432      ;
; 3.079 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:21:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 3.182      ; 6.432      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|dffg:regWr|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 2.767      ; 6.025      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 2.767      ; 6.025      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.767      ; 6.025      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 2.767      ; 6.025      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 2.767      ; 6.025      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 2.767      ; 6.025      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 2.767      ; 6.025      ;
; 3.087 ; iCLK                                        ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:lui|dffg:\n_loop:0:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 2.767      ; 6.025      ;
+-------+---------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 37.610 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 9.814 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.188 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 7.029 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 0.971 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.373 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.814  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.038     ; 10.135     ;
; 9.886  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.035     ; 10.066     ;
; 9.894  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.032     ; 10.061     ;
; 9.939  ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 10.219     ;
; 10.011 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 10.150     ;
; 10.019 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 10.145     ;
; 10.033 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.023     ; 9.931      ;
; 10.047 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.065     ; 9.875      ;
; 10.056 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.065     ; 9.866      ;
; 10.085 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 10.073     ;
; 10.105 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.020     ; 9.862      ;
; 10.113 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.017     ; 9.857      ;
; 10.114 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.028     ; 9.845      ;
; 10.157 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 10.004     ;
; 10.158 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.172      ; 10.001     ;
; 10.164 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.994      ;
; 10.165 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.999      ;
; 10.172 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.959      ;
; 10.177 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.981      ;
; 10.181 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.950      ;
; 10.183 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.975      ;
; 10.186 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.025     ; 9.776      ;
; 10.194 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.022     ; 9.771      ;
; 10.206 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.952      ;
; 10.208 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.950      ;
; 10.210 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.948      ;
; 10.221 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.172      ; 9.938      ;
; 10.230 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.175      ; 9.932      ;
; 10.236 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.925      ;
; 10.238 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.178      ; 9.927      ;
; 10.241 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.917      ;
; 10.244 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.920      ;
; 10.249 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.912      ;
; 10.255 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.906      ;
; 10.257 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.907      ;
; 10.259 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.172      ; 9.900      ;
; 10.263 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.901      ;
; 10.263 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.895      ;
; 10.266 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.050     ; 9.671      ;
; 10.275 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.050     ; 9.662      ;
; 10.275 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.037     ; 9.675      ;
; 10.278 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.883      ;
; 10.280 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.881      ;
; 10.282 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.879      ;
; 10.286 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.878      ;
; 10.286 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.872      ;
; 10.288 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.876      ;
; 10.290 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.874      ;
; 10.293 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.175      ; 9.869      ;
; 10.301 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.178      ; 9.864      ;
; 10.313 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.848      ;
; 10.318 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.813      ;
; 10.321 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q                    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.843      ;
; 10.327 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.804      ;
; 10.331 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.175      ; 9.831      ;
; 10.334 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.824      ;
; 10.335 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.826      ;
; 10.339 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.178      ; 9.826      ;
; 10.340 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.818      ;
; 10.343 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.821      ;
; 10.347 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.055     ; 9.585      ;
; 10.347 ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.811      ;
; 10.356 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a2~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.055     ; 9.576      ;
; 10.358 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.803      ;
; 10.365 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q                 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.058     ; 9.564      ;
; 10.366 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.798      ;
; 10.371 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.039     ; 9.577      ;
; 10.375 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.783      ;
; 10.376 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 9.569      ;
; 10.391 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.145      ; 9.741      ;
; 10.397 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.734      ;
; 10.400 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.172      ; 9.759      ;
; 10.400 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:3:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.145      ; 9.732      ;
; 10.406 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.725      ;
; 10.406 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.755      ;
; 10.406 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.752      ;
; 10.410 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.721      ;
; 10.412 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.749      ;
; 10.414 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.750      ;
; 10.416 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.715      ;
; 10.419 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.712      ;
; 10.419 ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.742      ;
; 10.420 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.744      ;
; 10.425 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.706      ;
; 10.427 ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                              ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.737      ;
; 10.436 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:4:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.171      ; 9.722      ;
; 10.437 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q                 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.055     ; 9.495      ;
; 10.439 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.692      ;
; 10.441 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.690      ;
; 10.443 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.036     ; 9.508      ;
; 10.443 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.688      ;
; 10.445 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q                 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.052     ; 9.490      ;
; 10.447 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.174      ; 9.714      ;
; 10.448 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.683      ;
; 10.450 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.681      ;
; 10.451 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.033     ; 9.503      ;
; 10.452 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q             ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.144      ; 9.679      ;
; 10.454 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:29:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.145      ; 9.678      ;
; 10.455 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.177      ; 9.709      ;
; 10.463 ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:2:d_flip_flop|s_Q                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:28:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.145      ; 9.669      ;
+--------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                   ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; Pipeline_ID_EX:ID_EX_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:26:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:26:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:2:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:2:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.190 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.316      ;
; 0.190 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.316      ;
; 0.190 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:1:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:1:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.315      ;
; 0.192 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:29:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.318      ;
; 0.200 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:22:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q    ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.326      ;
; 0.206 ; PC_reg:PC|dffg:\n_loop:7:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.332      ;
; 0.207 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.333      ;
; 0.208 ; PC_reg:PC|dffg:\n_loop:4:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.334      ;
; 0.208 ; PC_reg:PC|dffg:\n_loop:4:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.334      ;
; 0.208 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.334      ;
; 0.214 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.340      ;
; 0.217 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:2:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.343      ;
; 0.218 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.344      ;
; 0.247 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q    ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:17:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.373      ;
; 0.250 ; PC_reg:PC|dffg:\n_loop:0:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.375      ;
; 0.251 ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.377      ;
; 0.253 ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.379      ;
; 0.253 ; PC_reg:PC|dffg:\n_loop:23:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:23:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.379      ;
; 0.256 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q        ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q                        ; iCLK         ; iCLK        ; 0.000        ; 0.047      ; 0.387      ;
; 0.257 ; PC_reg:PC|dffg:\n_loop:1:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.382      ;
; 0.260 ; PC_reg:PC|dffg:\n_loop:14:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.386      ;
; 0.261 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.386      ;
; 0.261 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q       ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.390      ;
; 0.266 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:30:d_flip_flop|s_Q    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:30:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.390      ;
; 0.270 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.403      ;
; 0.271 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.397      ;
; 0.272 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; PC_reg:PC|dffg:\n_loop:3:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:3:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.398      ;
; 0.274 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.400      ;
; 0.274 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q    ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.407      ;
; 0.275 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q    ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.400      ;
; 0.279 ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:26:d_flip_flop|s_Q    ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:26:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.403      ;
; 0.289 ; PC_reg:PC|dffg:\n_loop:31:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.415      ;
; 0.305 ; PC_reg:PC|dffg:\n_loop:11:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:11:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; PC_reg:PC|dffg:\n_loop:25:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; PC_reg:PC|dffg:\n_loop:5:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.432      ;
; 0.307 ; PC_reg:PC|dffg:\n_loop:8:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.433      ;
; 0.307 ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.433      ;
; 0.307 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:17:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.433      ;
; 0.310 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.436      ;
; 0.311 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:10:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:21:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; PC_reg:PC|dffg:\n_loop:25:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:31:d_flip_flop|s_Q  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:31:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.439      ;
; 0.318 ; PC_reg:PC|dffg:\n_loop:7:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.444      ;
; 0.318 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:25:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.444      ;
; 0.321 ; PC_reg:PC|dffg:\n_loop:24:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:24:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.447      ;
; 0.323 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:8:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.449      ;
; 0.324 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:7:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.450      ;
; 0.325 ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.451      ;
; 0.327 ; PC_reg:PC|dffg:\n_loop:6:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.453      ;
; 0.327 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.453      ;
; 0.328 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:8:d_flip_flop|s_Q     ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:8:d_flip_flop|s_Q                       ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 0.665      ;
; 0.330 ; PC_reg:PC|dffg:\n_loop:9:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.456      ;
; 0.330 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.456      ;
; 0.332 ; PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:4:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.458      ;
; 0.334 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q  ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:17:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.460      ;
; 0.344 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q     ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:0:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.469      ;
; 0.346 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:3:d_flip_flop|s_Q     ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:3:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.471      ;
; 0.348 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:31:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.474      ;
; 0.350 ; PC_reg:PC|dffg:\n_loop:29:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.476      ;
; 0.350 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:7:d_flip_flop|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 0.681      ;
; 0.353 ; PC_reg:PC|dffg:\n_loop:26:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:26:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.479      ;
; 0.355 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:1:d_flip_flop|s_Q      ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.225      ; 0.684      ;
; 0.356 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:regWr|s_Q                                  ; Pipeline_MEM_WB:MEM_WB_reg|dffg:regWr|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.480      ;
; 0.371 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:28:d_flip_flop|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.225      ; 0.700      ;
; 0.374 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; PC_reg:PC|dffg:\n_loop:0:d_flip_flop|s_Q                                                     ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.499      ;
; 0.380 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:9:d_flip_flop|s_Q         ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q                         ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.506      ;
; 0.385 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q  ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.510      ;
; 0.389 ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:30:d_flip_flop|s_Q        ; PC_reg:PC|dffg:\n_loop:30:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.515      ;
; 0.402 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:11:d_flip_flop|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.730      ;
; 0.410 ; Pipeline_ID_EX:ID_EX_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q     ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 0.528      ;
; 0.412 ; PC_reg:PC|dffg:\n_loop:21:d_flip_flop|s_Q                                  ; PC_reg:PC|dffg:\n_loop:23:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.538      ;
; 0.420 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:9:d_flip_flop|s_Q      ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.225      ; 0.749      ;
; 0.421 ; PC_reg:PC|dffg:\n_loop:12:d_flip_flop|s_Q                                  ; PC_reg:PC|dffg:\n_loop:13:d_flip_flop|s_Q                                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.547      ;
; 0.423 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q    ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 0.745      ;
; 0.425 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:25:d_flip_flop|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.225      ; 0.754      ;
; 0.438 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q     ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:5:d_flip_flop|s_Q                           ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.563      ;
; 0.438 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.562      ;
; 0.440 ; PC_reg:PC|dffg:\n_loop:20:d_flip_flop|s_Q                                  ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:20:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:31:d_flip_flop|s_Q      ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:31:d_flip_flop|s_Q                      ; iCLK         ; iCLK        ; 0.000        ; 0.241      ; 0.766      ;
; 0.441 ; Pipeline_MEM_WB:MEM_WB_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q    ; regFile:reg_file|reg_N_bypass:reg31|dffg:\n_loop:30:d_flip_flop|s_Q                          ; iCLK         ; iCLK        ; 0.000        ; -0.154     ; 0.371      ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'iCLK'                                                                                                                              ;
+-------+-----------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.029 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:5:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.589      ; 4.547      ;
; 7.029 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.589      ; 4.547      ;
; 7.029 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:4:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.589      ; 4.547      ;
; 7.030 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.588      ; 4.545      ;
; 7.030 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.579      ; 4.536      ;
; 7.030 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:11:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.588      ; 4.545      ;
; 7.030 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:15:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.579      ; 4.536      ;
; 7.044 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:1:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.556      ; 4.499      ;
; 7.044 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtAddr|dffg:\n_loop:0:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.556      ; 4.499      ;
; 7.044 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsAddr|dffg:\n_loop:0:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.556      ; 4.499      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:2:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.579      ; 4.505      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:16:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.591      ; 4.517      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:22:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.591      ; 4.517      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:22:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.591      ; 4.517      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:18:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.591      ; 4.517      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:21:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.591      ; 4.517      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:21:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.591      ; 4.517      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:18:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.591      ; 4.517      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:3:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.579      ; 4.505      ;
; 7.061 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:2:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.579      ; 4.505      ;
; 7.062 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:7:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.509      ;
; 7.062 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:7:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.509      ;
; 7.067 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:14:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.504      ;
; 7.249 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:6:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.766      ; 4.504      ;
; 7.249 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:6:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.766      ; 4.504      ;
; 7.249 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:6:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.766      ; 4.504      ;
; 7.256 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.601      ; 4.332      ;
; 7.256 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.601      ; 4.332      ;
; 7.256 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.601      ; 4.332      ;
; 7.256 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.601      ; 4.332      ;
; 7.256 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.601      ; 4.332      ;
; 7.256 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.601      ; 4.332      ;
; 7.256 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:25:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.601      ; 4.332      ;
; 7.256 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:19:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.601      ; 4.332      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.605      ; 4.334      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:23:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.329      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:22:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.313      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:8:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.313      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:9:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.586      ; 4.315      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.313      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.329      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:1:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.605      ; 4.334      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:18:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.605      ; 4.334      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:29:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.590      ; 4.319      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:28:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.590      ; 4.319      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:28:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.590      ; 4.319      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:12:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.593      ; 4.322      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:9:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 1.586      ; 4.315      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:19:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.590      ; 4.319      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:29:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.590      ; 4.319      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:lui|dffg:\n_loop:0:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 10.000       ; 1.593      ; 4.322      ;
; 7.258 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RtVal|dffg:\n_loop:31:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.594      ; 4.323      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|dffg:regWr|s_Q                                  ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.587      ; 4.315      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:regDst|dffg:\n_loop:0:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:31:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.595      ; 4.323      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q   ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q   ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUControl|dffg:\n_loop:3:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:19:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|dffg:signedLoad|s_Q                             ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:16:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.593      ; 4.321      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:21:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:20:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:26:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.588      ; 4.316      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUControl|dffg:\n_loop:0:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUControl|dffg:\n_loop:1:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUControl|dffg:\n_loop:2:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:18:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.605      ; 4.333      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|dffg:regShift|s_Q                               ; iCLK         ; iCLK        ; 10.000       ; 1.592      ; 4.320      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:27:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.312      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:27:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.588      ; 4.316      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:31:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.605      ; 4.333      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:31:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.587      ; 4.315      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:0:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.593      ; 4.321      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:20:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.605      ; 4.333      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:20:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.312      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:1:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.593      ; 4.321      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:3:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.593      ; 4.321      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:28:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.312      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:24:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.312      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:22:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.312      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:11:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.590      ; 4.318      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:12:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.599      ; 4.327      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:13:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.594      ; 4.322      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:13:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.600      ; 4.328      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 1.593      ; 4.321      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:15:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.597      ; 4.325      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:PCAdd4|dffg:\n_loop:16:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.605      ; 4.333      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:17:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 1.587      ; 4.315      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:17:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.587      ; 4.315      ;
; 7.259 ; iCLK      ; Pipeline_ID_EX:ID_EX_reg|reg_N:ALUInB|dffg:\n_loop:21:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 1.584      ; 4.312      ;
+-------+-----------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.971 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.663      ; 2.718      ;
; 0.971 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.663      ; 2.718      ;
; 0.971 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.663      ; 2.718      ;
; 0.971 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.663      ; 2.718      ;
; 0.971 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.663      ; 2.718      ;
; 0.971 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.663      ; 2.718      ;
; 0.971 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:28:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.663      ; 2.718      ;
; 1.208 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:29:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.852      ; 3.144      ;
; 1.267 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:21:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.848      ; 3.199      ;
; 1.366 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:31:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.851      ; 3.301      ;
; 1.369 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:24:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.847      ; 3.300      ;
; 1.369 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:24:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.847      ; 3.300      ;
; 1.370 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:27:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.837      ; 3.291      ;
; 1.375 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:23:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.849      ; 3.308      ;
; 1.375 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:23:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.849      ; 3.308      ;
; 1.375 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:8:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.849      ; 3.308      ;
; 1.393 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|dffg:signedLoad|s_Q                             ; iCLK         ; iCLK        ; 0.000        ; 1.659      ; 3.136      ;
; 1.393 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:23:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.659      ; 3.136      ;
; 1.394 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:19:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.865      ; 3.343      ;
; 1.394 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.865      ; 3.343      ;
; 1.394 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:19:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.865      ; 3.343      ;
; 1.432 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:22:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.849      ; 3.365      ;
; 1.432 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:9:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.849      ; 3.365      ;
; 1.458 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:27:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.853      ; 3.395      ;
; 1.458 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.853      ; 3.395      ;
; 1.458 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:27:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.853      ; 3.395      ;
; 1.470 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:0:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.859      ; 3.413      ;
; 1.487 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.853      ; 3.424      ;
; 1.493 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:6:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.662      ; 3.239      ;
; 1.493 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:7:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.662      ; 3.239      ;
; 1.493 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:24:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.662      ; 3.239      ;
; 1.493 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:22:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.662      ; 3.239      ;
; 1.493 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:9:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.662      ; 3.239      ;
; 1.493 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:14:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.662      ; 3.239      ;
; 1.493 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:30:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.662      ; 3.239      ;
; 1.493 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:18:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.662      ; 3.239      ;
; 1.495 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:17:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.859      ; 3.438      ;
; 1.496 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.849      ; 3.429      ;
; 1.496 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:26:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.849      ; 3.429      ;
; 1.518 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:30:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.856      ; 3.458      ;
; 1.520 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 1.678      ;
; 1.520 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:5:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 1.678      ;
; 1.520 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:12:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 1.678      ;
; 1.520 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:13:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 1.678      ;
; 1.520 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 1.678      ;
; 1.520 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:15:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 1.678      ;
; 1.520 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:28:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 1.678      ;
; 1.570 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|dffg:DmemWr|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 1.859      ; 3.513      ;
; 1.577 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:20:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.634      ; 3.295      ;
; 1.577 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:11:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.634      ; 3.295      ;
; 1.577 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:16:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.634      ; 3.295      ;
; 1.590 ; mem:IMem|ram~43                                                        ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 1.715      ;
; 1.590 ; mem:IMem|ram~43                                                        ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 1.715      ;
; 1.609 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.747      ;
; 1.609 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.747      ;
; 1.617 ; iCLK                                                                   ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 1.658      ; 3.359      ;
; 1.617 ; iCLK                                                                   ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 1.658      ; 3.359      ;
; 1.631 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 1.645      ; 3.360      ;
; 1.634 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:6:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.843      ; 3.561      ;
; 1.635 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:22:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.646      ; 3.365      ;
; 1.638 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:19:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.839      ; 3.561      ;
; 1.653 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:11:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.843      ; 3.580      ;
; 1.659 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:0:d_flip_flop|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 1.654      ; 3.397      ;
; 1.659 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:memToReg|dffg:\n_loop:1:d_flip_flop|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 1.654      ; 3.397      ;
; 1.687 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:17:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.648      ; 3.419      ;
; 1.699 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:18:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.640      ; 3.423      ;
; 1.710 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:18:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.644      ; 3.438      ;
; 1.733 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:1:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.641      ; 3.458      ;
; 1.737 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:10:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.838      ; 3.659      ;
; 1.737 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:21:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.838      ; 3.659      ;
; 1.740 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:25:d_flip_flop|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 1.835      ; 3.659      ;
; 1.745 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:22:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.629      ; 3.458      ;
; 1.745 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:28:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.629      ; 3.458      ;
; 1.745 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:25:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.629      ; 3.458      ;
; 1.745 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:9:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 1.629      ; 3.458      ;
; 1.745 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:1:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 1.629      ; 3.458      ;
; 1.745 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:17:d_flip_flop|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 1.629      ; 3.458      ;
; 1.745 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:8:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 1.629      ; 3.458      ;
; 1.745 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:RtVal|dffg:\n_loop:0:d_flip_flop|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 1.629      ; 3.458      ;
; 1.757 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:28:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.649      ; 3.490      ;
; 1.757 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:31:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.649      ; 3.490      ;
; 1.757 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:luiValue|dffg:\n_loop:17:d_flip_flop|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 1.649      ; 3.490      ;
; 1.763 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|dffg:regWr|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 1.617      ; 3.464      ;
; 1.763 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:1:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 1.617      ; 3.464      ;
; 1.763 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:lui|dffg:\n_loop:1:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 1.617      ; 3.464      ;
; 1.763 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:0:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 1.617      ; 3.464      ;
; 1.763 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:4:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 1.617      ; 3.464      ;
; 1.763 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:3:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 1.617      ; 3.464      ;
; 1.763 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:Rt_Rd_Addr|dffg:\n_loop:2:d_flip_flop|s_Q ; iCLK         ; iCLK        ; 0.000        ; 1.617      ; 3.464      ;
; 1.763 ; iCLK                                                                   ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:lui|dffg:\n_loop:0:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 1.617      ; 3.464      ;
; 1.767 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q ; mem:IMem|ram~43                                                            ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 1.909      ;
; 1.767 ; Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:0:d_flip_flop|s_Q ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:0:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 1.909      ;
; 1.780 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:18:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.918      ;
; 1.780 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:12:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.918      ;
; 1.780 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:13:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.918      ;
; 1.780 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:14:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.918      ;
; 1.780 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:16:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.918      ;
; 1.780 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:17:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.918      ;
; 1.780 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:15:d_flip_flop|s_Q        ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.918      ;
; 1.780 ; Pipeline_EX_MEM:EX_MEM_reg|dffg:MemRead|s_Q                            ; Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:1:d_flip_flop|s_Q         ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 1.918      ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 38.681 ns




+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.112 ; 0.188 ; 0.848    ; 0.971   ; 9.373               ;
;  iCLK            ; -1.112 ; 0.188 ; 0.848    ; 0.971   ; 9.373               ;
; Design-wide TNS  ; -4.536 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  iCLK            ; -4.536 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oALUOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iInstAddr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstLd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 6963827  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 6963827  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 3895970  ; 327      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 3895970  ; 327      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 1609  ; 1609 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 8309  ; 8309 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; iCLK   ; iCLK  ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Mon Apr 28 16:17:27 2025
Info: Command: quartus_sta --sdc=toolflow.sdc toolflow --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'toolflow.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.112              -4.536 iCLK 
Info (332146): Worst-case hold slack is 0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.407               0.000 iCLK 
Info (332146): Worst-case recovery slack is 0.848
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.848               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.790
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.790               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.624
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.624               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 37.352 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -1.112
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -1.112 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115): To Node      : Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.430      3.430  R        clock network delay
    Info (332115):      3.693      0.263     uTco  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115):      6.542      2.849 RF  CELL  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadataout[4]
    Info (332115):      7.661      1.119 FF    IC  memToRegMux|o_O~4|dataa
    Info (332115):      8.085      0.424 FF  CELL  memToRegMux|o_O~4|combout
    Info (332115):      8.336      0.251 FF    IC  luiMux|o_O[0]~8|datad
    Info (332115):      8.461      0.125 FF  CELL  luiMux|o_O[0]~8|combout
    Info (332115):      8.723      0.262 FF    IC  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O~0|datad
    Info (332115):      8.848      0.125 FF  CELL  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O~0|combout
    Info (332115):      9.080      0.232 FF    IC  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O|datac
    Info (332115):      9.361      0.281 FF  CELL  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O|combout
    Info (332115):     10.282      0.921 FF    IC  ALU|adder|adder|\N_loop:0:full_add|o_C~0|datac
    Info (332115):     10.563      0.281 FF  CELL  ALU|adder|adder|\N_loop:0:full_add|o_C~0|combout
    Info (332115):     10.830      0.267 FF    IC  ALU|adder|adder|\N_loop:1:full_add|o_C~0|datab
    Info (332115):     11.255      0.425 FF  CELL  ALU|adder|adder|\N_loop:1:full_add|o_C~0|combout
    Info (332115):     11.507      0.252 FF    IC  ALU|adder|adder|\N_loop:2:full_add|o_C~0|datad
    Info (332115):     11.632      0.125 FF  CELL  ALU|adder|adder|\N_loop:2:full_add|o_C~0|combout
    Info (332115):     11.884      0.252 FF    IC  ALU|adder|adder|\N_loop:3:full_add|o_C~0|datad
    Info (332115):     12.009      0.125 FF  CELL  ALU|adder|adder|\N_loop:3:full_add|o_C~0|combout
    Info (332115):     12.260      0.251 FF    IC  ALU|adder|adder|\N_loop:4:full_add|o_C~0|datad
    Info (332115):     12.385      0.125 FF  CELL  ALU|adder|adder|\N_loop:4:full_add|o_C~0|combout
    Info (332115):     12.634      0.249 FF    IC  ALU|adder|adder|\N_loop:5:full_add|o_C~0|datad
    Info (332115):     12.759      0.125 FF  CELL  ALU|adder|adder|\N_loop:5:full_add|o_C~0|combout
    Info (332115):     13.009      0.250 FF    IC  ALU|adder|adder|\N_loop:6:full_add|o_C~0|datad
    Info (332115):     13.134      0.125 FF  CELL  ALU|adder|adder|\N_loop:6:full_add|o_C~0|combout
    Info (332115):     13.385      0.251 FF    IC  ALU|adder|adder|\N_loop:7:full_add|o_C~0|datad
    Info (332115):     13.510      0.125 FF  CELL  ALU|adder|adder|\N_loop:7:full_add|o_C~0|combout
    Info (332115):     13.765      0.255 FF    IC  ALU|adder|adder|\N_loop:8:full_add|o_C~0|datac
    Info (332115):     14.046      0.281 FF  CELL  ALU|adder|adder|\N_loop:8:full_add|o_C~0|combout
    Info (332115):     14.295      0.249 FF    IC  ALU|adder|adder|\N_loop:9:full_add|o_C~0|datad
    Info (332115):     14.420      0.125 FF  CELL  ALU|adder|adder|\N_loop:9:full_add|o_C~0|combout
    Info (332115):     14.677      0.257 FF    IC  ALU|adder|adder|\N_loop:10:full_add|o_C~0|datac
    Info (332115):     14.958      0.281 FF  CELL  ALU|adder|adder|\N_loop:10:full_add|o_C~0|combout
    Info (332115):     15.213      0.255 FF    IC  ALU|adder|adder|\N_loop:11:full_add|o_C~0|datac
    Info (332115):     15.494      0.281 FF  CELL  ALU|adder|adder|\N_loop:11:full_add|o_C~0|combout
    Info (332115):     15.742      0.248 FF    IC  ALU|adder|adder|\N_loop:12:full_add|o_C~0|datad
    Info (332115):     15.867      0.125 FF  CELL  ALU|adder|adder|\N_loop:12:full_add|o_C~0|combout
    Info (332115):     16.119      0.252 FF    IC  ALU|adder|adder|\N_loop:13:full_add|o_C~0|datad
    Info (332115):     16.244      0.125 FF  CELL  ALU|adder|adder|\N_loop:13:full_add|o_C~0|combout
    Info (332115):     16.499      0.255 FF    IC  ALU|adder|adder|\N_loop:14:full_add|o_C~0|datac
    Info (332115):     16.780      0.281 FF  CELL  ALU|adder|adder|\N_loop:14:full_add|o_C~0|combout
    Info (332115):     17.030      0.250 FF    IC  ALU|adder|adder|\N_loop:15:full_add|o_C~0|datad
    Info (332115):     17.155      0.125 FF  CELL  ALU|adder|adder|\N_loop:15:full_add|o_C~0|combout
    Info (332115):     17.544      0.389 FF    IC  ALU|adder|adder|\N_loop:16:full_add|o_C~0|datad
    Info (332115):     17.669      0.125 FF  CELL  ALU|adder|adder|\N_loop:16:full_add|o_C~0|combout
    Info (332115):     17.909      0.240 FF    IC  ALU|adder|adder|\N_loop:17:full_add|o_C~0|datad
    Info (332115):     18.034      0.125 FF  CELL  ALU|adder|adder|\N_loop:17:full_add|o_C~0|combout
    Info (332115):     18.454      0.420 FF    IC  ALU|adder|adder|\N_loop:18:full_add|o_C~0|datad
    Info (332115):     18.579      0.125 FF  CELL  ALU|adder|adder|\N_loop:18:full_add|o_C~0|combout
    Info (332115):     18.833      0.254 FF    IC  ALU|adder|adder|\N_loop:19:full_add|o_C~0|datac
    Info (332115):     19.114      0.281 FF  CELL  ALU|adder|adder|\N_loop:19:full_add|o_C~0|combout
    Info (332115):     19.365      0.251 FF    IC  ALU|adder|adder|\N_loop:20:full_add|o_C~0|datad
    Info (332115):     19.490      0.125 FF  CELL  ALU|adder|adder|\N_loop:20:full_add|o_C~0|combout
    Info (332115):     19.740      0.250 FF    IC  ALU|adder|adder|\N_loop:21:full_add|o_C~0|datad
    Info (332115):     19.865      0.125 FF  CELL  ALU|adder|adder|\N_loop:21:full_add|o_C~0|combout
    Info (332115):     20.114      0.249 FF    IC  ALU|adder|adder|\N_loop:22:full_add|o_C~0|datad
    Info (332115):     20.239      0.125 FF  CELL  ALU|adder|adder|\N_loop:22:full_add|o_C~0|combout
    Info (332115):     20.489      0.250 FF    IC  ALU|adder|adder|\N_loop:23:full_add|o_C~0|datad
    Info (332115):     20.614      0.125 FF  CELL  ALU|adder|adder|\N_loop:23:full_add|o_C~0|combout
    Info (332115):     20.864      0.250 FF    IC  ALU|adder|adder|\N_loop:24:full_add|o_C~0|datad
    Info (332115):     20.989      0.125 FF  CELL  ALU|adder|adder|\N_loop:24:full_add|o_C~0|combout
    Info (332115):     21.248      0.259 FF    IC  ALU|adder|adder|\N_loop:25:full_add|o_C~0|datac
    Info (332115):     21.529      0.281 FF  CELL  ALU|adder|adder|\N_loop:25:full_add|o_C~0|combout
    Info (332115):     21.777      0.248 FF    IC  ALU|adder|adder|\N_loop:26:full_add|o_C~0|datad
    Info (332115):     21.902      0.125 FF  CELL  ALU|adder|adder|\N_loop:26:full_add|o_C~0|combout
    Info (332115):     22.154      0.252 FF    IC  ALU|adder|adder|\N_loop:27:full_add|o_C~0|datad
    Info (332115):     22.279      0.125 FF  CELL  ALU|adder|adder|\N_loop:27:full_add|o_C~0|combout
    Info (332115):     22.532      0.253 FF    IC  ALU|adder|adder|\N_loop:28:full_add|o_C~0|datad
    Info (332115):     22.657      0.125 FF  CELL  ALU|adder|adder|\N_loop:28:full_add|o_C~0|combout
    Info (332115):     22.905      0.248 FF    IC  ALU|adder|adder|\N_loop:29:full_add|o_C~0|datad
    Info (332115):     23.030      0.125 FF  CELL  ALU|adder|adder|\N_loop:29:full_add|o_C~0|combout
    Info (332115):     23.297      0.267 FF    IC  ALU|adder|adder|\N_loop:30:full_add|o_C~0|datac
    Info (332115):     23.578      0.281 FF  CELL  ALU|adder|adder|\N_loop:30:full_add|o_C~0|combout
    Info (332115):     24.267      0.689 FF    IC  ALU|mux|o_out[31]|datad
    Info (332115):     24.417      0.150 FR  CELL  ALU|mux|o_out[31]|combout
    Info (332115):     24.417      0.000 RR    IC  EX_MEM_reg|ALUout|\n_loop:31:d_flip_flop|s_Q|d
    Info (332115):     24.504      0.087 RR  CELL  Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.386      3.386  R        clock network delay
    Info (332115):     23.394      0.008           clock pessimism removed
    Info (332115):     23.374     -0.020           clock uncertainty
    Info (332115):     23.392      0.018     uTsu  Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.504
    Info (332115): Data Required Time :    23.392
    Info (332115): Slack              :    -1.112 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.407
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.407 
    Info (332115): ===================================================================
    Info (332115): From Node    : PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): To Node      : PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.982      2.982  R        clock network delay
    Info (332115):      3.214      0.232     uTco  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115):      3.214      0.000 FF  CELL  PC|\n_loop:2:d_flip_flop|s_Q|q
    Info (332115):      3.214      0.000 FF    IC  PC|s_data[2]~1|datac
    Info (332115):      3.587      0.373 FR  CELL  PC|s_data[2]~1|combout
    Info (332115):      3.587      0.000 RR    IC  PC|\n_loop:2:d_flip_flop|s_Q|d
    Info (332115):      3.656      0.069 RR  CELL  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.095      3.095  R        clock network delay
    Info (332115):      3.063     -0.032           clock pessimism removed
    Info (332115):      3.063      0.000           clock uncertainty
    Info (332115):      3.249      0.186      uTh  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.656
    Info (332115): Data Required Time :     3.249
    Info (332115): Slack              :     0.407 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.848
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.848 
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115): To Node      : Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.430      3.430  R        clock network delay
    Info (332115):      3.693      0.263     uTco  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115):      6.542      2.849 FR  CELL  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadataout[1]
    Info (332115):      7.282      0.740 RR    IC  DMem|ram~46|datad
    Info (332115):      7.437      0.155 RR  CELL  DMem|ram~46|combout
    Info (332115):      7.696      0.259 RR    IC  byteSelect|o_O[7]~0|dataa
    Info (332115):      8.113      0.417 RR  CELL  byteSelect|o_O[7]~0|combout
    Info (332115):      8.318      0.205 RR    IC  byteSelect|o_O[7]~1|datad
    Info (332115):      8.457      0.139 RF  CELL  byteSelect|o_O[7]~1|combout
    Info (332115):      8.716      0.259 FF    IC  memToRegMux|o_O~0|datad
    Info (332115):      8.841      0.125 FF  CELL  memToRegMux|o_O~0|combout
    Info (332115):      9.615      0.774 FF    IC  luiMux|o_O[18]~48|datac
    Info (332115):      9.895      0.280 FF  CELL  luiMux|o_O[18]~48|combout
    Info (332115):     10.124      0.229 FF    IC  luiMux|o_O[18]~49|datad
    Info (332115):     10.249      0.125 FF  CELL  luiMux|o_O[18]~49|combout
    Info (332115):     11.832      1.583 FF    IC  reg_file|reg12|o_output[18]~11|dataa
    Info (332115):     12.186      0.354 FF  CELL  reg_file|reg12|o_output[18]~11|combout
    Info (332115):     12.477      0.291 FF    IC  ForwardRs|o_O[18]~401|dataa
    Info (332115):     12.845      0.368 FF  CELL  ForwardRs|o_O[18]~401|combout
    Info (332115):     13.541      0.696 FF    IC  ForwardRs|o_O[18]~402|datac
    Info (332115):     13.801      0.260 FR  CELL  ForwardRs|o_O[18]~402|combout
    Info (332115):     14.003      0.202 RR    IC  ForwardRs|o_O[18]~403|datac
    Info (332115):     14.290      0.287 RR  CELL  ForwardRs|o_O[18]~403|combout
    Info (332115):     15.519      1.229 RR    IC  ForwardRs|o_O[18]~404|datad
    Info (332115):     15.658      0.139 RF  CELL  ForwardRs|o_O[18]~404|combout
    Info (332115):     15.927      0.269 FF    IC  ForwardRs|o_O[18]~420|datab
    Info (332115):     16.352      0.425 FF  CELL  ForwardRs|o_O[18]~420|combout
    Info (332115):     16.579      0.227 FF    IC  ForwardRs|o_O[18]~421|datad
    Info (332115):     16.704      0.125 FF  CELL  ForwardRs|o_O[18]~421|combout
    Info (332115):     17.327      0.623 FF    IC  ForwardRs|o_O[18]~422|datad
    Info (332115):     17.477      0.150 FR  CELL  ForwardRs|o_O[18]~422|combout
    Info (332115):     17.735      0.258 RR    IC  Equal0~1|datab
    Info (332115):     18.167      0.432 RF  CELL  Equal0~1|combout
    Info (332115):     18.437      0.270 FF    IC  Equal0~4|datab
    Info (332115):     18.787      0.350 FF  CELL  Equal0~4|combout
    Info (332115):     19.262      0.475 FF    IC  Equal0~20|dataa
    Info (332115):     19.615      0.353 FF  CELL  Equal0~20|combout
    Info (332115):     19.842      0.227 FF    IC  IF_ID_reg|s_reset~0|datad
    Info (332115):     19.967      0.125 FF  CELL  IF_ID_reg|s_reset~0|combout
    Info (332115):     20.218      0.251 FF    IC  IF_ID_reg|s_reset~1|datad
    Info (332115):     20.368      0.150 FR  CELL  IF_ID_reg|s_reset~1|combout
    Info (332115):     21.370      1.002 RR    IC  IF_ID_reg|reg1|\n_loop:6:d_flip_flop|s_Q|clrn
    Info (332115):     22.139      0.769 RF  CELL  Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.981      2.981  R        clock network delay
    Info (332115):     22.989      0.008           clock pessimism removed
    Info (332115):     22.969     -0.020           clock uncertainty
    Info (332115):     22.987      0.018     uTsu  Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.139
    Info (332115): Data Required Time :    22.987
    Info (332115): Slack              :     0.848 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.790
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.790 
    Info (332115): ===================================================================
    Info (332115): From Node    : iCLK
    Info (332115): To Node      : Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R        iCLK
    Info (332115):      0.000      0.000 RR    IC  iCLK~input|i
    Info (332115):      0.730      0.730 RR  CELL  iCLK~input|o
    Info (332115):      3.742      3.012 RR    IC  EX_MEM_reg|s_reset|dataa
    Info (332115):      4.123      0.381 RR  CELL  EX_MEM_reg|s_reset|combout
    Info (332115):      4.347      0.224 RR    IC  EX_MEM_reg|PCAdd4|\n_loop:4:d_flip_flop|s_Q|clrn
    Info (332115):      5.076      0.729 RF  CELL  Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.100      3.100  R        clock network delay
    Info (332115):      3.100      0.000           clock uncertainty
    Info (332115):      3.286      0.186      uTh  Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.076
    Info (332115): Data Required Time :     3.286
    Info (332115): Slack              :     1.790 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 0.550
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.550               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.365               0.000 iCLK 
Info (332146): Worst-case recovery slack is 2.396
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.396               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.629
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.629               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.648
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.648               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 37.610 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.550
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.550 
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115): To Node      : Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.110      3.110  R        clock network delay
    Info (332115):      3.346      0.236     uTco  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115):      5.931      2.585 FR  CELL  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadataout[0]
    Info (332115):      6.870      0.939 RR    IC  memToRegMux|o_O~3|datad
    Info (332115):      7.014      0.144 RR  CELL  memToRegMux|o_O~3|combout
    Info (332115):      7.203      0.189 RR    IC  memToRegMux|o_O~4|datad
    Info (332115):      7.347      0.144 RR  CELL  memToRegMux|o_O~4|combout
    Info (332115):      7.557      0.210 RR    IC  luiMux|o_O[0]~8|datad
    Info (332115):      7.701      0.144 RR  CELL  luiMux|o_O[0]~8|combout
    Info (332115):      7.918      0.217 RR    IC  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O~0|datad
    Info (332115):      8.062      0.144 RR  CELL  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O~0|combout
    Info (332115):      8.247      0.185 RR    IC  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O|datac
    Info (332115):      8.512      0.265 RR  CELL  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O|combout
    Info (332115):      9.402      0.890 RR    IC  ALU|adder|adder|\N_loop:0:full_add|o_C~0|datac
    Info (332115):      9.665      0.263 RR  CELL  ALU|adder|adder|\N_loop:0:full_add|o_C~0|combout
    Info (332115):      9.881      0.216 RR    IC  ALU|adder|adder|\N_loop:1:full_add|o_C~0|datab
    Info (332115):     10.250      0.369 RR  CELL  ALU|adder|adder|\N_loop:1:full_add|o_C~0|combout
    Info (332115):     10.461      0.211 RR    IC  ALU|adder|adder|\N_loop:2:full_add|o_C~0|datad
    Info (332115):     10.605      0.144 RR  CELL  ALU|adder|adder|\N_loop:2:full_add|o_C~0|combout
    Info (332115):     10.816      0.211 RR    IC  ALU|adder|adder|\N_loop:3:full_add|o_C~0|datad
    Info (332115):     10.960      0.144 RR  CELL  ALU|adder|adder|\N_loop:3:full_add|o_C~0|combout
    Info (332115):     11.170      0.210 RR    IC  ALU|adder|adder|\N_loop:4:full_add|o_C~0|datad
    Info (332115):     11.314      0.144 RR  CELL  ALU|adder|adder|\N_loop:4:full_add|o_C~0|combout
    Info (332115):     11.523      0.209 RR    IC  ALU|adder|adder|\N_loop:5:full_add|o_C~0|datad
    Info (332115):     11.667      0.144 RR  CELL  ALU|adder|adder|\N_loop:5:full_add|o_C~0|combout
    Info (332115):     11.876      0.209 RR    IC  ALU|adder|adder|\N_loop:6:full_add|o_C~0|datad
    Info (332115):     12.020      0.144 RR  CELL  ALU|adder|adder|\N_loop:6:full_add|o_C~0|combout
    Info (332115):     12.230      0.210 RR    IC  ALU|adder|adder|\N_loop:7:full_add|o_C~0|datad
    Info (332115):     12.374      0.144 RR  CELL  ALU|adder|adder|\N_loop:7:full_add|o_C~0|combout
    Info (332115):     12.579      0.205 RR    IC  ALU|adder|adder|\N_loop:8:full_add|o_C~0|datac
    Info (332115):     12.844      0.265 RR  CELL  ALU|adder|adder|\N_loop:8:full_add|o_C~0|combout
    Info (332115):     13.052      0.208 RR    IC  ALU|adder|adder|\N_loop:9:full_add|o_C~0|datad
    Info (332115):     13.196      0.144 RR  CELL  ALU|adder|adder|\N_loop:9:full_add|o_C~0|combout
    Info (332115):     13.404      0.208 RR    IC  ALU|adder|adder|\N_loop:10:full_add|o_C~0|datac
    Info (332115):     13.669      0.265 RR  CELL  ALU|adder|adder|\N_loop:10:full_add|o_C~0|combout
    Info (332115):     13.875      0.206 RR    IC  ALU|adder|adder|\N_loop:11:full_add|o_C~0|datac
    Info (332115):     14.140      0.265 RR  CELL  ALU|adder|adder|\N_loop:11:full_add|o_C~0|combout
    Info (332115):     14.348      0.208 RR    IC  ALU|adder|adder|\N_loop:12:full_add|o_C~0|datad
    Info (332115):     14.492      0.144 RR  CELL  ALU|adder|adder|\N_loop:12:full_add|o_C~0|combout
    Info (332115):     14.703      0.211 RR    IC  ALU|adder|adder|\N_loop:13:full_add|o_C~0|datad
    Info (332115):     14.847      0.144 RR  CELL  ALU|adder|adder|\N_loop:13:full_add|o_C~0|combout
    Info (332115):     15.053      0.206 RR    IC  ALU|adder|adder|\N_loop:14:full_add|o_C~0|datac
    Info (332115):     15.318      0.265 RR  CELL  ALU|adder|adder|\N_loop:14:full_add|o_C~0|combout
    Info (332115):     15.527      0.209 RR    IC  ALU|adder|adder|\N_loop:15:full_add|o_C~0|datad
    Info (332115):     15.671      0.144 RR  CELL  ALU|adder|adder|\N_loop:15:full_add|o_C~0|combout
    Info (332115):     16.039      0.368 RR    IC  ALU|adder|adder|\N_loop:16:full_add|o_C~0|datad
    Info (332115):     16.183      0.144 RR  CELL  ALU|adder|adder|\N_loop:16:full_add|o_C~0|combout
    Info (332115):     16.379      0.196 RR    IC  ALU|adder|adder|\N_loop:17:full_add|o_C~0|datad
    Info (332115):     16.523      0.144 RR  CELL  ALU|adder|adder|\N_loop:17:full_add|o_C~0|combout
    Info (332115):     16.916      0.393 RR    IC  ALU|adder|adder|\N_loop:18:full_add|o_C~0|datad
    Info (332115):     17.060      0.144 RR  CELL  ALU|adder|adder|\N_loop:18:full_add|o_C~0|combout
    Info (332115):     17.265      0.205 RR    IC  ALU|adder|adder|\N_loop:19:full_add|o_C~0|datac
    Info (332115):     17.530      0.265 RR  CELL  ALU|adder|adder|\N_loop:19:full_add|o_C~0|combout
    Info (332115):     17.740      0.210 RR    IC  ALU|adder|adder|\N_loop:20:full_add|o_C~0|datad
    Info (332115):     17.884      0.144 RR  CELL  ALU|adder|adder|\N_loop:20:full_add|o_C~0|combout
    Info (332115):     18.094      0.210 RR    IC  ALU|adder|adder|\N_loop:21:full_add|o_C~0|datad
    Info (332115):     18.238      0.144 RR  CELL  ALU|adder|adder|\N_loop:21:full_add|o_C~0|combout
    Info (332115):     18.447      0.209 RR    IC  ALU|adder|adder|\N_loop:22:full_add|o_C~0|datad
    Info (332115):     18.591      0.144 RR  CELL  ALU|adder|adder|\N_loop:22:full_add|o_C~0|combout
    Info (332115):     18.800      0.209 RR    IC  ALU|adder|adder|\N_loop:23:full_add|o_C~0|datad
    Info (332115):     18.944      0.144 RR  CELL  ALU|adder|adder|\N_loop:23:full_add|o_C~0|combout
    Info (332115):     19.153      0.209 RR    IC  ALU|adder|adder|\N_loop:24:full_add|o_C~0|datad
    Info (332115):     19.297      0.144 RR  CELL  ALU|adder|adder|\N_loop:24:full_add|o_C~0|combout
    Info (332115):     19.506      0.209 RR    IC  ALU|adder|adder|\N_loop:25:full_add|o_C~0|datac
    Info (332115):     19.771      0.265 RR  CELL  ALU|adder|adder|\N_loop:25:full_add|o_C~0|combout
    Info (332115):     19.979      0.208 RR    IC  ALU|adder|adder|\N_loop:26:full_add|o_C~0|datad
    Info (332115):     20.123      0.144 RR  CELL  ALU|adder|adder|\N_loop:26:full_add|o_C~0|combout
    Info (332115):     20.334      0.211 RR    IC  ALU|adder|adder|\N_loop:27:full_add|o_C~0|datad
    Info (332115):     20.478      0.144 RR  CELL  ALU|adder|adder|\N_loop:27:full_add|o_C~0|combout
    Info (332115):     20.690      0.212 RR    IC  ALU|adder|adder|\N_loop:28:full_add|o_C~0|datad
    Info (332115):     20.834      0.144 RR  CELL  ALU|adder|adder|\N_loop:28:full_add|o_C~0|combout
    Info (332115):     21.042      0.208 RR    IC  ALU|adder|adder|\N_loop:29:full_add|o_C~0|datad
    Info (332115):     21.186      0.144 RR  CELL  ALU|adder|adder|\N_loop:29:full_add|o_C~0|combout
    Info (332115):     21.399      0.213 RR    IC  ALU|adder|adder|\N_loop:30:full_add|o_C~0|datac
    Info (332115):     21.664      0.265 RR  CELL  ALU|adder|adder|\N_loop:30:full_add|o_C~0|combout
    Info (332115):     22.312      0.648 RR    IC  ALU|mux|o_out[31]|datad
    Info (332115):     22.456      0.144 RR  CELL  ALU|mux|o_out[31]|combout
    Info (332115):     22.456      0.000 RR    IC  EX_MEM_reg|ALUout|\n_loop:31:d_flip_flop|s_Q|d
    Info (332115):     22.536      0.080 RR  CELL  Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.080      3.080  R        clock network delay
    Info (332115):     23.087      0.007           clock pessimism removed
    Info (332115):     23.067     -0.020           clock uncertainty
    Info (332115):     23.086      0.019     uTsu  Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.536
    Info (332115): Data Required Time :    23.086
    Info (332115): Slack              :     0.550 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.365
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.365 
    Info (332115): ===================================================================
    Info (332115): From Node    : PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): To Node      : PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.710      2.710  R        clock network delay
    Info (332115):      2.923      0.213     uTco  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115):      2.923      0.000 FF  CELL  PC|\n_loop:2:d_flip_flop|s_Q|q
    Info (332115):      2.923      0.000 FF    IC  PC|s_data[2]~1|datac
    Info (332115):      3.256      0.333 FR  CELL  PC|s_data[2]~1|combout
    Info (332115):      3.256      0.000 RR    IC  PC|\n_loop:2:d_flip_flop|s_Q|d
    Info (332115):      3.318      0.062 RR  CELL  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.810      2.810  R        clock network delay
    Info (332115):      2.782     -0.028           clock pessimism removed
    Info (332115):      2.782      0.000           clock uncertainty
    Info (332115):      2.953      0.171      uTh  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.318
    Info (332115): Data Required Time :     2.953
    Info (332115): Slack              :     0.365 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.396
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 2.396 
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115): To Node      : Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.110      3.110  R        clock network delay
    Info (332115):      3.346      0.236     uTco  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115):      5.931      2.585 FR  CELL  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadataout[1]
    Info (332115):      6.621      0.690 RR    IC  DMem|ram~46|datad
    Info (332115):      6.765      0.144 RR  CELL  DMem|ram~46|combout
    Info (332115):      7.006      0.241 RR    IC  byteSelect|o_O[7]~0|dataa
    Info (332115):      7.386      0.380 RR  CELL  byteSelect|o_O[7]~0|combout
    Info (332115):      7.575      0.189 RR    IC  byteSelect|o_O[7]~1|datad
    Info (332115):      7.719      0.144 RR  CELL  byteSelect|o_O[7]~1|combout
    Info (332115):      7.934      0.215 RR    IC  memToRegMux|o_O~0|datad
    Info (332115):      8.078      0.144 RR  CELL  memToRegMux|o_O~0|combout
    Info (332115):      8.512      0.434 RR    IC  luiMux|o_O[28]~105|datac
    Info (332115):      8.777      0.265 RR  CELL  luiMux|o_O[28]~105|combout
    Info (332115):      9.122      0.345 RR    IC  luiMux|o_O[28]~106|datad
    Info (332115):      9.266      0.144 RR  CELL  luiMux|o_O[28]~106|combout
    Info (332115):     10.892      1.626 RR    IC  reg_file|reg15|o_output[28]~28|datab
    Info (332115):     11.223      0.331 RR  CELL  reg_file|reg15|o_output[28]~28|combout
    Info (332115):     12.135      0.912 RR    IC  ForwardRs|o_O[28]~193|datac
    Info (332115):     12.398      0.263 RR  CELL  ForwardRs|o_O[28]~193|combout
    Info (332115):     13.599      1.201 RR    IC  ForwardRs|o_O[28]~196|datac
    Info (332115):     13.864      0.265 RR  CELL  ForwardRs|o_O[28]~196|combout
    Info (332115):     14.052      0.188 RR    IC  ForwardRs|o_O[28]~199|datad
    Info (332115):     14.196      0.144 RR  CELL  ForwardRs|o_O[28]~199|combout
    Info (332115):     14.380      0.184 RR    IC  ForwardRs|o_O[28]~200|datac
    Info (332115):     14.645      0.265 RR  CELL  ForwardRs|o_O[28]~200|combout
    Info (332115):     15.507      0.862 RR    IC  ForwardRs|o_O[28]~201|datad
    Info (332115):     15.651      0.144 RR  CELL  ForwardRs|o_O[28]~201|combout
    Info (332115):     15.839      0.188 RR    IC  ForwardRs|o_O[28]~202|datad
    Info (332115):     15.964      0.125 RF  CELL  ForwardRs|o_O[28]~202|combout
    Info (332115):     16.234      0.270 FF    IC  Equal0~7|dataa
    Info (332115):     16.594      0.360 FR  CELL  Equal0~7|combout
    Info (332115):     17.257      0.663 RR    IC  Equal0~9|datab
    Info (332115):     17.570      0.313 RR  CELL  Equal0~9|combout
    Info (332115):     17.756      0.186 RR    IC  Equal0~20|datac
    Info (332115):     18.019      0.263 RR  CELL  Equal0~20|combout
    Info (332115):     18.207      0.188 RR    IC  IF_ID_reg|s_reset~0|datad
    Info (332115):     18.332      0.125 RF  CELL  IF_ID_reg|s_reset~0|combout
    Info (332115):     18.560      0.228 FF    IC  IF_ID_reg|s_reset~1|datad
    Info (332115):     18.694      0.134 FR  CELL  IF_ID_reg|s_reset~1|combout
    Info (332115):     19.628      0.934 RR    IC  IF_ID_reg|reg1|\n_loop:6:d_flip_flop|s_Q|clrn
    Info (332115):     20.318      0.690 RF  CELL  Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.708      2.708  R        clock network delay
    Info (332115):     22.715      0.007           clock pessimism removed
    Info (332115):     22.695     -0.020           clock uncertainty
    Info (332115):     22.714      0.019     uTsu  Pipeline_IF_ID:IF_ID_reg|reg_N:reg1|dffg:\n_loop:6:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.318
    Info (332115): Data Required Time :    22.714
    Info (332115): Slack              :     2.396 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.629
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.629 
    Info (332115): ===================================================================
    Info (332115): From Node    : iCLK
    Info (332115): To Node      : Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R        iCLK
    Info (332115):      0.000      0.000 RR    IC  iCLK~input|i
    Info (332115):      0.714      0.714 RR  CELL  iCLK~input|o
    Info (332115):      3.414      2.700 RR    IC  EX_MEM_reg|s_reset|dataa
    Info (332115):      3.757      0.343 RR  CELL  EX_MEM_reg|s_reset|combout
    Info (332115):      3.961      0.204 RR    IC  EX_MEM_reg|PCAdd4|\n_loop:4:d_flip_flop|s_Q|clrn
    Info (332115):      4.615      0.654 RF  CELL  Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.815      2.815  R        clock network delay
    Info (332115):      2.815      0.000           clock uncertainty
    Info (332115):      2.986      0.171      uTh  Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.615
    Info (332115): Data Required Time :     2.986
    Info (332115): Slack              :     1.629 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 9.814
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.814               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 iCLK 
Info (332146): Worst-case recovery slack is 7.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.029               0.000 iCLK 
Info (332146): Worst-case removal slack is 0.971
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.971               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.373               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 38.681 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.814
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.814 
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115): To Node      : Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.826      1.826  R        clock network delay
    Info (332115):      1.954      0.128     uTco  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115):      3.088      1.134 RF  CELL  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadataout[4]
    Info (332115):      3.713      0.625 FF    IC  memToRegMux|o_O~4|dataa
    Info (332115):      3.917      0.204 FF  CELL  memToRegMux|o_O~4|combout
    Info (332115):      4.038      0.121 FF    IC  luiMux|o_O[0]~8|datad
    Info (332115):      4.101      0.063 FF  CELL  luiMux|o_O[0]~8|combout
    Info (332115):      4.228      0.127 FF    IC  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O~0|datad
    Info (332115):      4.291      0.063 FF  CELL  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O~0|combout
    Info (332115):      4.402      0.111 FF    IC  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O|datac
    Info (332115):      4.535      0.133 FF  CELL  ForwardAandStall|\G_NBit_MUX:0:MUXI|o_O|combout
    Info (332115):      5.028      0.493 FF    IC  ALU|adder|adder|\N_loop:0:full_add|o_C~0|datac
    Info (332115):      5.161      0.133 FF  CELL  ALU|adder|adder|\N_loop:0:full_add|o_C~0|combout
    Info (332115):      5.292      0.131 FF    IC  ALU|adder|adder|\N_loop:1:full_add|o_C~0|datab
    Info (332115):      5.499      0.207 FF  CELL  ALU|adder|adder|\N_loop:1:full_add|o_C~0|combout
    Info (332115):      5.620      0.121 FF    IC  ALU|adder|adder|\N_loop:2:full_add|o_C~0|datad
    Info (332115):      5.683      0.063 FF  CELL  ALU|adder|adder|\N_loop:2:full_add|o_C~0|combout
    Info (332115):      5.805      0.122 FF    IC  ALU|adder|adder|\N_loop:3:full_add|o_C~0|datad
    Info (332115):      5.868      0.063 FF  CELL  ALU|adder|adder|\N_loop:3:full_add|o_C~0|combout
    Info (332115):      5.989      0.121 FF    IC  ALU|adder|adder|\N_loop:4:full_add|o_C~0|datad
    Info (332115):      6.052      0.063 FF  CELL  ALU|adder|adder|\N_loop:4:full_add|o_C~0|combout
    Info (332115):      6.171      0.119 FF    IC  ALU|adder|adder|\N_loop:5:full_add|o_C~0|datad
    Info (332115):      6.234      0.063 FF  CELL  ALU|adder|adder|\N_loop:5:full_add|o_C~0|combout
    Info (332115):      6.354      0.120 FF    IC  ALU|adder|adder|\N_loop:6:full_add|o_C~0|datad
    Info (332115):      6.417      0.063 FF  CELL  ALU|adder|adder|\N_loop:6:full_add|o_C~0|combout
    Info (332115):      6.538      0.121 FF    IC  ALU|adder|adder|\N_loop:7:full_add|o_C~0|datad
    Info (332115):      6.601      0.063 FF  CELL  ALU|adder|adder|\N_loop:7:full_add|o_C~0|combout
    Info (332115):      6.722      0.121 FF    IC  ALU|adder|adder|\N_loop:8:full_add|o_C~0|datac
    Info (332115):      6.855      0.133 FF  CELL  ALU|adder|adder|\N_loop:8:full_add|o_C~0|combout
    Info (332115):      6.973      0.118 FF    IC  ALU|adder|adder|\N_loop:9:full_add|o_C~0|datad
    Info (332115):      7.036      0.063 FF  CELL  ALU|adder|adder|\N_loop:9:full_add|o_C~0|combout
    Info (332115):      7.161      0.125 FF    IC  ALU|adder|adder|\N_loop:10:full_add|o_C~0|datac
    Info (332115):      7.294      0.133 FF  CELL  ALU|adder|adder|\N_loop:10:full_add|o_C~0|combout
    Info (332115):      7.415      0.121 FF    IC  ALU|adder|adder|\N_loop:11:full_add|o_C~0|datac
    Info (332115):      7.548      0.133 FF  CELL  ALU|adder|adder|\N_loop:11:full_add|o_C~0|combout
    Info (332115):      7.666      0.118 FF    IC  ALU|adder|adder|\N_loop:12:full_add|o_C~0|datad
    Info (332115):      7.729      0.063 FF  CELL  ALU|adder|adder|\N_loop:12:full_add|o_C~0|combout
    Info (332115):      7.851      0.122 FF    IC  ALU|adder|adder|\N_loop:13:full_add|o_C~0|datad
    Info (332115):      7.914      0.063 FF  CELL  ALU|adder|adder|\N_loop:13:full_add|o_C~0|combout
    Info (332115):      8.036      0.122 FF    IC  ALU|adder|adder|\N_loop:14:full_add|o_C~0|datac
    Info (332115):      8.169      0.133 FF  CELL  ALU|adder|adder|\N_loop:14:full_add|o_C~0|combout
    Info (332115):      8.288      0.119 FF    IC  ALU|adder|adder|\N_loop:15:full_add|o_C~0|datad
    Info (332115):      8.351      0.063 FF  CELL  ALU|adder|adder|\N_loop:15:full_add|o_C~0|combout
    Info (332115):      8.546      0.195 FF    IC  ALU|adder|adder|\N_loop:16:full_add|o_C~0|datad
    Info (332115):      8.609      0.063 FF  CELL  ALU|adder|adder|\N_loop:16:full_add|o_C~0|combout
    Info (332115):      8.725      0.116 FF    IC  ALU|adder|adder|\N_loop:17:full_add|o_C~0|datad
    Info (332115):      8.788      0.063 FF  CELL  ALU|adder|adder|\N_loop:17:full_add|o_C~0|combout
    Info (332115):      8.997      0.209 FF    IC  ALU|adder|adder|\N_loop:18:full_add|o_C~0|datad
    Info (332115):      9.060      0.063 FF  CELL  ALU|adder|adder|\N_loop:18:full_add|o_C~0|combout
    Info (332115):      9.182      0.122 FF    IC  ALU|adder|adder|\N_loop:19:full_add|o_C~0|datac
    Info (332115):      9.315      0.133 FF  CELL  ALU|adder|adder|\N_loop:19:full_add|o_C~0|combout
    Info (332115):      9.436      0.121 FF    IC  ALU|adder|adder|\N_loop:20:full_add|o_C~0|datad
    Info (332115):      9.499      0.063 FF  CELL  ALU|adder|adder|\N_loop:20:full_add|o_C~0|combout
    Info (332115):      9.619      0.120 FF    IC  ALU|adder|adder|\N_loop:21:full_add|o_C~0|datad
    Info (332115):      9.682      0.063 FF  CELL  ALU|adder|adder|\N_loop:21:full_add|o_C~0|combout
    Info (332115):      9.801      0.119 FF    IC  ALU|adder|adder|\N_loop:22:full_add|o_C~0|datad
    Info (332115):      9.864      0.063 FF  CELL  ALU|adder|adder|\N_loop:22:full_add|o_C~0|combout
    Info (332115):      9.983      0.119 FF    IC  ALU|adder|adder|\N_loop:23:full_add|o_C~0|datad
    Info (332115):     10.046      0.063 FF  CELL  ALU|adder|adder|\N_loop:23:full_add|o_C~0|combout
    Info (332115):     10.165      0.119 FF    IC  ALU|adder|adder|\N_loop:24:full_add|o_C~0|datad
    Info (332115):     10.228      0.063 FF  CELL  ALU|adder|adder|\N_loop:24:full_add|o_C~0|combout
    Info (332115):     10.354      0.126 FF    IC  ALU|adder|adder|\N_loop:25:full_add|o_C~0|datac
    Info (332115):     10.487      0.133 FF  CELL  ALU|adder|adder|\N_loop:25:full_add|o_C~0|combout
    Info (332115):     10.606      0.119 FF    IC  ALU|adder|adder|\N_loop:26:full_add|o_C~0|datad
    Info (332115):     10.669      0.063 FF  CELL  ALU|adder|adder|\N_loop:26:full_add|o_C~0|combout
    Info (332115):     10.791      0.122 FF    IC  ALU|adder|adder|\N_loop:27:full_add|o_C~0|datad
    Info (332115):     10.854      0.063 FF  CELL  ALU|adder|adder|\N_loop:27:full_add|o_C~0|combout
    Info (332115):     10.977      0.123 FF    IC  ALU|adder|adder|\N_loop:28:full_add|o_C~0|datad
    Info (332115):     11.040      0.063 FF  CELL  ALU|adder|adder|\N_loop:28:full_add|o_C~0|combout
    Info (332115):     11.159      0.119 FF    IC  ALU|adder|adder|\N_loop:29:full_add|o_C~0|datad
    Info (332115):     11.222      0.063 FF  CELL  ALU|adder|adder|\N_loop:29:full_add|o_C~0|combout
    Info (332115):     11.351      0.129 FF    IC  ALU|adder|adder|\N_loop:30:full_add|o_C~0|datac
    Info (332115):     11.484      0.133 FF  CELL  ALU|adder|adder|\N_loop:30:full_add|o_C~0|combout
    Info (332115):     11.848      0.364 FF    IC  ALU|mux|o_out[31]|datad
    Info (332115):     11.911      0.063 FF  CELL  ALU|mux|o_out[31]|combout
    Info (332115):     11.911      0.000 FF    IC  EX_MEM_reg|ALUout|\n_loop:31:d_flip_flop|s_Q|d
    Info (332115):     11.961      0.050 FF  CELL  Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.783      1.783  R        clock network delay
    Info (332115):     21.788      0.005           clock pessimism removed
    Info (332115):     21.768     -0.020           clock uncertainty
    Info (332115):     21.775      0.007     uTsu  Pipeline_EX_MEM:EX_MEM_reg|reg_N:ALUout|dffg:\n_loop:31:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.961
    Info (332115): Data Required Time :    21.775
    Info (332115): Slack              :     9.814 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.188
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.188 
    Info (332115): ===================================================================
    Info (332115): From Node    : PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): To Node      : PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.595      1.595  R        clock network delay
    Info (332115):      1.700      0.105     uTco  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115):      1.700      0.000 FF  CELL  PC|\n_loop:2:d_flip_flop|s_Q|q
    Info (332115):      1.700      0.000 FF    IC  PC|s_data[2]~1|datac
    Info (332115):      1.878      0.178 FR  CELL  PC|s_data[2]~1|combout
    Info (332115):      1.878      0.000 RR    IC  PC|\n_loop:2:d_flip_flop|s_Q|d
    Info (332115):      1.909      0.031 RR  CELL  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.657      1.657  R        clock network delay
    Info (332115):      1.637     -0.020           clock pessimism removed
    Info (332115):      1.637      0.000           clock uncertainty
    Info (332115):      1.721      0.084      uTh  PC_reg:PC|dffg:\n_loop:2:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.909
    Info (332115): Data Required Time :     1.721
    Info (332115): Slack              :     0.188 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.029
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 7.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : iCLK
    Info (332115): To Node      : Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:5:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.000      0.000  F        clock network delay
    Info (332115):     10.000      0.000  F        iCLK
    Info (332115):     10.000      0.000 FF    IC  iCLK~input|i
    Info (332115):     10.748      0.748 FF  CELL  iCLK~input|o
    Info (332115):     11.912      1.164 FF    IC  ID_EX_reg|s_reset|datac
    Info (332115):     12.045      0.133 FF  CELL  ID_EX_reg|s_reset|combout
    Info (332115):     13.064      1.019 FF    IC  ID_EX_reg|s_reset~clkctrl|inclk[0]
    Info (332115):     13.064      0.000 FF  CELL  ID_EX_reg|s_reset~clkctrl|outclk
    Info (332115):     14.156      1.092 FF    IC  ID_EX_reg|RsVal|\n_loop:5:d_flip_flop|s_Q|clrn
    Info (332115):     14.547      0.391 FR  CELL  Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:5:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.589      1.589  R        clock network delay
    Info (332115):     21.569     -0.020           clock uncertainty
    Info (332115):     21.576      0.007     uTsu  Pipeline_ID_EX:ID_EX_reg|reg_N:RsVal|dffg:\n_loop:5:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.547
    Info (332115): Data Required Time :    21.576
    Info (332115): Slack              :     7.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.971
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.971 
    Info (332115): ===================================================================
    Info (332115): From Node    : iCLK
    Info (332115): To Node      : Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R        iCLK
    Info (332115):      0.000      0.000 RR    IC  iCLK~input|i
    Info (332115):      0.368      0.368 RR  CELL  iCLK~input|o
    Info (332115):      2.070      1.702 RR    IC  EX_MEM_reg|s_reset|dataa
    Info (332115):      2.251      0.181 RR  CELL  EX_MEM_reg|s_reset|combout
    Info (332115):      2.352      0.101 RR    IC  EX_MEM_reg|PCAdd4|\n_loop:4:d_flip_flop|s_Q|clrn
    Info (332115):      2.718      0.366 RF  CELL  Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.663      1.663  R        clock network delay
    Info (332115):      1.663      0.000           clock uncertainty
    Info (332115):      1.747      0.084      uTh  Pipeline_EX_MEM:EX_MEM_reg|reg_N:PCAdd4|dffg:\n_loop:4:d_flip_flop|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.718
    Info (332115): Data Required Time :     1.747
    Info (332115): Slack              :     0.971 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 972 megabytes
    Info: Processing ended: Mon Apr 28 16:17:32 2025
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


