Fitter report for gameboy_vga
Sat Mar 10 01:07:47 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Mar 10 01:07:47 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; gameboy_vga                                     ;
; Top-level Entity Name              ; gameboy_vga                                     ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 121 / 4,608 ( 3 % )                             ;
;     Total combinational functions  ; 121 / 4,608 ( 3 % )                             ;
;     Dedicated logic registers      ; 54 / 4,608 ( 1 % )                              ;
; Total registers                    ; 54                                              ;
; Total pins                         ; 10 / 89 ( 11 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 46,082 / 119,808 ( 38 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 203 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 203 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 198     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Dropbox/Projects/GameBoyVGA/fpga/output_files/gameboy_vga.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 121 / 4,608 ( 3 % )       ;
;     -- Combinational with no register       ; 67                        ;
;     -- Register only                        ; 0                         ;
;     -- Combinational with a register        ; 54                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 49                        ;
;     -- 3 input functions                    ; 24                        ;
;     -- <=2 input functions                  ; 48                        ;
;     -- Register only                        ; 0                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 76                        ;
;     -- arithmetic mode                      ; 45                        ;
;                                             ;                           ;
; Total registers*                            ; 54 / 4,851 ( 1 % )        ;
;     -- Dedicated logic registers            ; 54 / 4,608 ( 1 % )        ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 9 / 288 ( 3 % )           ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 10 / 89 ( 11 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 12 / 26 ( 46 % )          ;
; Total block memory bits                     ; 46,082 / 119,808 ( 38 % ) ;
; Total block memory implementation bits      ; 55,296 / 119,808 ( 46 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 1 / 8 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 2% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%              ;
; Maximum fan-out                             ; 51                        ;
; Highest non-global fan-out                  ; 29                        ;
; Total fan-out                               ; 854                       ;
; Average fan-out                             ; 4.23                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 121 / 4608 ( 3 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 67                 ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 54                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 49                 ; 0                              ;
;     -- 3 input functions                    ; 24                 ; 0                              ;
;     -- <=2 input functions                  ; 48                 ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 76                 ; 0                              ;
;     -- arithmetic mode                      ; 45                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 54                 ; 0                              ;
;     -- Dedicated logic registers            ; 54 / 4608 ( 1 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 9 / 288 ( 3 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 10                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )     ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 46082              ; 0                              ;
; Total RAM block bits                        ; 55296              ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 12 / 26 ( 46 % )   ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 0 / 10 ( 0 % )     ; 1 / 10 ( 10 % )                ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 51                 ; 1                              ;
;     -- Registered Input Connections         ; 39                 ; 0                              ;
;     -- Output Connections                   ; 1                  ; 51                             ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 865                ; 53                             ;
;     -- Registered Connections               ; 306                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 52                             ;
;     -- hard_block:auto_generated_inst       ; 52                 ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 6                  ; 1                              ;
;     -- Output Ports                         ; 4                  ; 1                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; SourceClock ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; VinClock    ; 60    ; 4        ; 14           ; 0            ; 0           ; 27                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; VinData[0]  ; 70    ; 4        ; 26           ; 0            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; VinData[1]  ; 67    ; 4        ; 24           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; VinHSunc    ; 58    ; 4        ; 12           ; 0            ; 0           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; VinVSunc    ; 55    ; 4        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; VoutData[0] ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VoutData[1] ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VoutHSunc   ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VoutVSunc   ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 3 / 19 ( 16 % ) ; 3.3V          ; --           ;
; 2        ; 4 / 23 ( 17 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 23 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 5 / 24 ( 21 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; SourceClock                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; VinVSunc                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; VinHSunc                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; VinClock                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; VinData[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; VinData[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; VoutVSunc                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; VoutHSunc                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; VoutData[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; VoutData[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------+
; PLL Summary                                                                    ;
+----------------------------------+---------------------------------------------+
; Name                             ; pll:u0|pll_altpll_0:altpll_0|altpll:sd1|pll ;
+----------------------------------+---------------------------------------------+
; SDC pin name                     ; u0|altpll_0|sd1|pll                         ;
; PLL mode                         ; Normal                                      ;
; Compensate clock                 ; clock0                                      ;
; Compensated input/output pins    ; --                                          ;
; Self reset on gated loss of lock ; Off                                         ;
; Gate lock counter                ; --                                          ;
; Input frequency 0                ; 50.0 MHz                                    ;
; Input frequency 1                ; --                                          ;
; Nominal PFD frequency            ; 50.0 MHz                                    ;
; Nominal VCO frequency            ; 800.0 MHz                                   ;
; VCO post scale K counter         ; --                                          ;
; VCO multiply                     ; --                                          ;
; VCO divide                       ; --                                          ;
; Freq min lock                    ; 31.25 MHz                                   ;
; Freq max lock                    ; 62.5 MHz                                    ;
; M VCO Tap                        ; 0                                           ;
; M Initial                        ; 1                                           ;
; M value                          ; 16                                          ;
; N value                          ; 1                                           ;
; Preserve PLL counter order       ; Off                                         ;
; PLL location                     ; PLL_1                                       ;
; Inclk0 signal                    ; SourceClock                                 ;
; Inclk1 signal                    ; --                                          ;
; Inclk0 signal type               ; Dedicated Pin                               ;
; Inclk1 signal type               ; --                                          ;
+----------------------------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                       ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name               ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------+
; pll:u0|pll_altpll_0:altpll_0|altpll:sd1|_clk0 ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 32            ; 16/16 Even ; 1       ; 0       ; u0|altpll_0|sd1|pll|clk[0] ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                    ; Library Name             ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------------------+
; |gameboy_vga                           ; 121 (107)   ; 54 (54)                   ; 0 (0)         ; 46082       ; 12   ; 0            ; 0       ; 0         ; 10   ; 0            ; 67 (53)      ; 0 (0)             ; 54 (54)          ; |gameboy_vga                                                                                                           ; work                     ;
;    |altsyncram:video_ram_rtl_0|        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 46082       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |gameboy_vga|altsyncram:video_ram_rtl_0                                                                                ; work                     ;
;       |altsyncram_84d1:auto_generated| ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 46082       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |gameboy_vga|altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated                                                 ; work                     ;
;          |altsyncram_bng1:altsyncram1| ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 46082       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |gameboy_vga|altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1                     ; work                     ;
;             |decode_7oa:decode4|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |gameboy_vga|altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4  ; work                     ;
;             |decode_7oa:decode_a|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |gameboy_vga|altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a ; work                     ;
;    |pll:u0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gameboy_vga|pll:u0                                                                                                    ; altera_reserved_qsys_pll ;
;       |pll_altpll_0:altpll_0|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gameboy_vga|pll:u0|pll_altpll_0:altpll_0                                                                              ; altera_reserved_qsys_pll ;
;          |altpll:sd1|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gameboy_vga|pll:u0|pll_altpll_0:altpll_0|altpll:sd1                                                                   ; work                     ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; VoutVSunc   ; Output   ; --            ; --            ; --                    ; --  ;
; VoutHSunc   ; Output   ; --            ; --            ; --                    ; --  ;
; VoutData[0] ; Output   ; --            ; --            ; --                    ; --  ;
; VoutData[1] ; Output   ; --            ; --            ; --                    ; --  ;
; SourceClock ; Input    ; --            ; --            ; --                    ; --  ;
; VinHSunc    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; VinClock    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; VinData[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; VinData[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; VinVSunc    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SourceClock                                                                                                                      ;                   ;         ;
; VinHSunc                                                                                                                         ;                   ;         ;
;      - ram_cell[0]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[1]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[2]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[3]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[4]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[5]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[6]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[7]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[8]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[9]                                                                                                               ; 0                 ; 6       ;
;      - ram_cell[10]                                                                                                              ; 0                 ; 6       ;
;      - ram_cell[11]                                                                                                              ; 0                 ; 6       ;
;      - ram_cell[12]                                                                                                              ; 0                 ; 6       ;
;      - ram_cell[13]                                                                                                              ; 0                 ; 6       ;
;      - ram_cell[14]                                                                                                              ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode242w[3]~0 ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode232w[3]~0 ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode252w[3]~0 ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode205w[3]   ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode262w[3]~0 ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode222w[3]~0 ; 0                 ; 6       ;
;      - ram_cell[3]~41                                                                                                            ; 0                 ; 6       ;
; VinClock                                                                                                                         ;                   ;         ;
;      - ram_cell[0]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[1]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[2]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[3]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[4]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[5]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[6]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[7]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[8]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[9]                                                                                                               ; 0                 ; 0       ;
;      - ram_cell[10]                                                                                                              ; 0                 ; 0       ;
;      - ram_cell[11]                                                                                                              ; 0                 ; 0       ;
;      - ram_cell[12]                                                                                                              ; 0                 ; 0       ;
;      - ram_cell[13]                                                                                                              ; 0                 ; 0       ;
;      - ram_cell[14]                                                                                                              ; 0                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a0                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a1                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a2                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a3                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a4                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a5                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a6                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a7                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a8                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a9                        ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a10                       ; 1                 ; 0       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a11                       ; 1                 ; 0       ;
; VinData[0]                                                                                                                       ;                   ;         ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a0                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a2                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a4                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a6                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a8                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a10                       ; 0                 ; 6       ;
; VinData[1]                                                                                                                       ;                   ;         ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a1                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a3                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a5                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a7                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a9                        ; 0                 ; 6       ;
;      - altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a11                       ; 0                 ; 6       ;
; VinVSunc                                                                                                                         ;                   ;         ;
;      - ram_cell[3]~41                                                                                                            ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                       ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; LessThan0~2                                                                                                                ; LCCOMB_X12_Y6_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SourceClock                                                                                                                ; PIN_17            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; VinClock                                                                                                                   ; PIN_60            ; 27      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; VinHSunc                                                                                                                   ; PIN_58            ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode205w[3]    ; LCCOMB_X12_Y5_N12 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode222w[3]~0  ; LCCOMB_X12_Y5_N0  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode232w[3]~0  ; LCCOMB_X12_Y5_N8  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode242w[3]~0  ; LCCOMB_X12_Y5_N22 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode252w[3]~0  ; LCCOMB_X12_Y5_N6  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode262w[3]~0  ; LCCOMB_X12_Y5_N2  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode205w[3]~1 ; LCCOMB_X10_Y7_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode222w[3]   ; LCCOMB_X10_Y7_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode232w[3]~0 ; LCCOMB_X10_Y7_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode242w[3]~0 ; LCCOMB_X10_Y7_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode252w[3]   ; LCCOMB_X10_Y7_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode262w[3]~0 ; LCCOMB_X10_Y7_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll:u0|pll_altpll_0:altpll_0|altpll:sd1|_clk0                                                                              ; PLL_1             ; 51      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ram_cell[3]~41                                                                                                             ; LCCOMB_X12_Y5_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                              ;
+-----------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                          ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; pll:u0|pll_altpll_0:altpll_0|altpll:sd1|_clk0 ; PLL_1    ; 51      ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Add2~18                                                                                                                    ; 29      ;
; VinClock                                                                                                                   ; 27      ;
; VinHSunc                                                                                                                   ; 22      ;
; LessThan7~0                                                                                                                ; 22      ;
; LessThan7~2                                                                                                                ; 21      ;
; ram_cell[3]~41                                                                                                             ; 15      ;
; Add1~44                                                                                                                    ; 13      ;
; Add1~43                                                                                                                    ; 13      ;
; Add1~42                                                                                                                    ; 13      ;
; Add1~41                                                                                                                    ; 13      ;
; Add1~40                                                                                                                    ; 13      ;
; Add1~39                                                                                                                    ; 13      ;
; Add1~38                                                                                                                    ; 13      ;
; Add1~37                                                                                                                    ; 13      ;
; Add1~36                                                                                                                    ; 13      ;
; Add1~35                                                                                                                    ; 13      ;
; Add1~34                                                                                                                    ; 13      ;
; Add1~33                                                                                                                    ; 13      ;
; ram_cell[11]                                                                                                               ; 13      ;
; ram_cell[10]                                                                                                               ; 13      ;
; ram_cell[9]                                                                                                                ; 13      ;
; ram_cell[8]                                                                                                                ; 13      ;
; ram_cell[7]                                                                                                                ; 13      ;
; ram_cell[6]                                                                                                                ; 13      ;
; ram_cell[5]                                                                                                                ; 13      ;
; ram_cell[4]                                                                                                                ; 13      ;
; ram_cell[3]                                                                                                                ; 13      ;
; ram_cell[2]                                                                                                                ; 13      ;
; ram_cell[1]                                                                                                                ; 13      ;
; ram_cell[0]                                                                                                                ; 13      ;
; LessThan0~2                                                                                                                ; 10      ;
; VoutRamCell[14]                                                                                                            ; 7       ;
; VoutRamCell[12]                                                                                                            ; 7       ;
; ram_cell[14]                                                                                                               ; 7       ;
; ram_cell[13]                                                                                                               ; 7       ;
; ram_cell[12]                                                                                                               ; 7       ;
; VoutPixelCounter[9]                                                                                                        ; 7       ;
; VinData[1]                                                                                                                 ; 6       ;
; VinData[0]                                                                                                                 ; 6       ;
; Add1~26                                                                                                                    ; 6       ;
; Add1~31                                                                                                                    ; 5       ;
; VoutRamCell[13]                                                                                                            ; 5       ;
; LessThan0~1                                                                                                                ; 5       ;
; VoutPixelCounter[8]                                                                                                        ; 5       ;
; VoutPixelCounter[6]                                                                                                        ; 5       ;
; VoutPixelCounter[7]                                                                                                        ; 5       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode222w[3]~0  ; 4       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode262w[3]~0  ; 4       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode205w[3]    ; 4       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode252w[3]~0  ; 4       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode232w[3]~0  ; 4       ;
; Add1~32                                                                                                                    ; 4       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode4|w_anode242w[3]~0  ; 4       ;
; Add1~24                                                                                                                    ; 4       ;
; Add2~16                                                                                                                    ; 4       ;
; Add2~14                                                                                                                    ; 4       ;
; Add2~12                                                                                                                    ; 4       ;
; VoutPixelCounter[5]                                                                                                        ; 4       ;
; VoutData[1]~3                                                                                                              ; 3       ;
; Add1~29                                                                                                                    ; 3       ;
; Add2~10                                                                                                                    ; 3       ;
; Add2~8                                                                                                                     ; 3       ;
; Add2~6                                                                                                                     ; 3       ;
; Add2~4                                                                                                                     ; 3       ;
; VoutPixelCounter[4]                                                                                                        ; 3       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode222w[3]   ; 2       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode262w[3]~0 ; 2       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode205w[3]~1 ; 2       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode252w[3]   ; 2       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode232w[3]~0 ; 2       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode242w[3]~0 ; 2       ;
; Add1~28                                                                                                                    ; 2       ;
; VoutPixelCounter~9                                                                                                         ; 2       ;
; LessThan7~1                                                                                                                ; 2       ;
; VoutLineCounter[5]                                                                                                         ; 2       ;
; VoutLineCounter[6]                                                                                                         ; 2       ;
; VoutLineCounter[7]                                                                                                         ; 2       ;
; VoutLineCounter[8]                                                                                                         ; 2       ;
; VoutLineCounter[9]                                                                                                         ; 2       ;
; VoutLineCounter[4]                                                                                                         ; 2       ;
; LessThan1~0                                                                                                                ; 2       ;
; VoutPixelCounter[0]                                                                                                        ; 2       ;
; VoutHSunc~reg0                                                                                                             ; 2       ;
; VoutVSunc~reg0                                                                                                             ; 2       ;
; Add2~2                                                                                                                     ; 2       ;
; Add2~0                                                                                                                     ; 2       ;
; VoutPixelCounter[3]                                                                                                        ; 2       ;
; VoutPixelCounter[2]                                                                                                        ; 2       ;
; VoutPixelCounter[1]                                                                                                        ; 2       ;
; VinVSunc                                                                                                                   ; 1       ;
; SourceClock                                                                                                                ; 1       ;
; VoutPixelCounter[0]~29                                                                                                     ; 1       ;
; VoutHSunc~3                                                                                                                ; 1       ;
; VoutHSunc~2                                                                                                                ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode205w[3]~0 ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|decode_7oa:decode_a|w_anode252w[3]~0 ; 1       ;
; VoutRamCell[0]                                                                                                             ; 1       ;
; VoutRamCell[1]                                                                                                             ; 1       ;
; VoutRamCell[2]                                                                                                             ; 1       ;
; VoutRamCell[3]                                                                                                             ; 1       ;
; VoutRamCell[4]                                                                                                             ; 1       ;
; VoutRamCell[5]                                                                                                             ; 1       ;
; VoutRamCell[6]                                                                                                             ; 1       ;
; VoutRamCell[7]                                                                                                             ; 1       ;
; VoutRamCell[8]                                                                                                             ; 1       ;
; VoutRamCell[9]                                                                                                             ; 1       ;
; VoutRamCell[10]                                                                                                            ; 1       ;
; VoutRamCell[11]                                                                                                            ; 1       ;
; VoutLineCounter~9                                                                                                          ; 1       ;
; VoutLineCounter~8                                                                                                          ; 1       ;
; VoutLineCounter~7                                                                                                          ; 1       ;
; VoutLineCounter~6                                                                                                          ; 1       ;
; VoutLineCounter~5                                                                                                          ; 1       ;
; VoutLineCounter~4                                                                                                          ; 1       ;
; VoutLineCounter~3                                                                                                          ; 1       ;
; VoutPixelCounter~10                                                                                                        ; 1       ;
; VoutLineCounter~2                                                                                                          ; 1       ;
; VoutLineCounter~1                                                                                                          ; 1       ;
; VoutLineCounter~0                                                                                                          ; 1       ;
; VoutData~12                                                                                                                ; 1       ;
; VoutData~11                                                                                                                ; 1       ;
; VoutData~10                                                                                                                ; 1       ;
; VoutData~9                                                                                                                 ; 1       ;
; VoutData~8                                                                                                                 ; 1       ;
; VoutData~7                                                                                                                 ; 1       ;
; VoutData~6                                                                                                                 ; 1       ;
; VoutData~5                                                                                                                 ; 1       ;
; VoutData~4                                                                                                                 ; 1       ;
; VoutData[1]~2                                                                                                              ; 1       ;
; VoutData[1]~1                                                                                                              ; 1       ;
; LessThan4~0                                                                                                                ; 1       ;
; VoutData~0                                                                                                                 ; 1       ;
; VoutHSunc~1                                                                                                                ; 1       ;
; VoutHSunc~0                                                                                                                ; 1       ;
; VoutVSunc~0                                                                                                                ; 1       ;
; process_1~2                                                                                                                ; 1       ;
; process_1~1                                                                                                                ; 1       ;
; process_1~0                                                                                                                ; 1       ;
; VoutLineCounter[3]                                                                                                         ; 1       ;
; LessThan0~0                                                                                                                ; 1       ;
; VoutLineCounter[0]                                                                                                         ; 1       ;
; VoutLineCounter[1]                                                                                                         ; 1       ;
; VoutLineCounter[2]                                                                                                         ; 1       ;
; VoutData[1]~reg0                                                                                                           ; 1       ;
; VoutData[0]~reg0                                                                                                           ; 1       ;
; ram_cell[14]~44                                                                                                            ; 1       ;
; ram_cell[13]~43                                                                                                            ; 1       ;
; ram_cell[13]~42                                                                                                            ; 1       ;
; ram_cell[12]~40                                                                                                            ; 1       ;
; ram_cell[12]~39                                                                                                            ; 1       ;
; ram_cell[11]~38                                                                                                            ; 1       ;
; ram_cell[11]~37                                                                                                            ; 1       ;
; ram_cell[10]~36                                                                                                            ; 1       ;
; ram_cell[10]~35                                                                                                            ; 1       ;
; ram_cell[9]~34                                                                                                             ; 1       ;
; ram_cell[9]~33                                                                                                             ; 1       ;
; ram_cell[8]~32                                                                                                             ; 1       ;
; ram_cell[8]~31                                                                                                             ; 1       ;
; ram_cell[7]~30                                                                                                             ; 1       ;
; ram_cell[7]~29                                                                                                             ; 1       ;
; ram_cell[6]~28                                                                                                             ; 1       ;
; ram_cell[6]~27                                                                                                             ; 1       ;
; ram_cell[5]~26                                                                                                             ; 1       ;
; ram_cell[5]~25                                                                                                             ; 1       ;
; ram_cell[4]~24                                                                                                             ; 1       ;
; ram_cell[4]~23                                                                                                             ; 1       ;
; ram_cell[3]~22                                                                                                             ; 1       ;
; ram_cell[3]~21                                                                                                             ; 1       ;
; ram_cell[2]~20                                                                                                             ; 1       ;
; ram_cell[2]~19                                                                                                             ; 1       ;
; ram_cell[1]~18                                                                                                             ; 1       ;
; ram_cell[1]~17                                                                                                             ; 1       ;
; ram_cell[0]~16                                                                                                             ; 1       ;
; ram_cell[0]~15                                                                                                             ; 1       ;
; Add1~27                                                                                                                    ; 1       ;
; Add1~25                                                                                                                    ; 1       ;
; Add1~23                                                                                                                    ; 1       ;
; Add1~22                                                                                                                    ; 1       ;
; Add1~21                                                                                                                    ; 1       ;
; Add1~20                                                                                                                    ; 1       ;
; Add1~19                                                                                                                    ; 1       ;
; Add1~18                                                                                                                    ; 1       ;
; Add1~17                                                                                                                    ; 1       ;
; Add1~16                                                                                                                    ; 1       ;
; Add1~15                                                                                                                    ; 1       ;
; Add1~14                                                                                                                    ; 1       ;
; Add1~13                                                                                                                    ; 1       ;
; Add1~12                                                                                                                    ; 1       ;
; Add1~11                                                                                                                    ; 1       ;
; Add1~10                                                                                                                    ; 1       ;
; Add1~9                                                                                                                     ; 1       ;
; Add1~8                                                                                                                     ; 1       ;
; Add1~7                                                                                                                     ; 1       ;
; Add1~6                                                                                                                     ; 1       ;
; Add1~5                                                                                                                     ; 1       ;
; Add1~4                                                                                                                     ; 1       ;
; Add1~3                                                                                                                     ; 1       ;
; Add1~2                                                                                                                     ; 1       ;
; Add1~1                                                                                                                     ; 1       ;
; Add1~0                                                                                                                     ; 1       ;
; VoutPixelCounter[9]~27                                                                                                     ; 1       ;
; VoutPixelCounter[8]~26                                                                                                     ; 1       ;
; VoutPixelCounter[8]~25                                                                                                     ; 1       ;
; VoutPixelCounter[7]~24                                                                                                     ; 1       ;
; VoutPixelCounter[7]~23                                                                                                     ; 1       ;
; VoutPixelCounter[6]~22                                                                                                     ; 1       ;
; VoutPixelCounter[6]~21                                                                                                     ; 1       ;
; VoutPixelCounter[5]~20                                                                                                     ; 1       ;
; VoutPixelCounter[5]~19                                                                                                     ; 1       ;
; VoutPixelCounter[4]~18                                                                                                     ; 1       ;
; VoutPixelCounter[4]~17                                                                                                     ; 1       ;
; VoutPixelCounter[3]~16                                                                                                     ; 1       ;
; VoutPixelCounter[3]~15                                                                                                     ; 1       ;
; VoutPixelCounter[2]~14                                                                                                     ; 1       ;
; VoutPixelCounter[2]~13                                                                                                     ; 1       ;
; VoutPixelCounter[1]~12                                                                                                     ; 1       ;
; VoutPixelCounter[1]~11                                                                                                     ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a3                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a11                        ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a1                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a9                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a5                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a7                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a2                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a10                        ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a0                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a8                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a4                         ; 1       ;
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a6                         ; 1       ;
; Add2~17                                                                                                                    ; 1       ;
; Add2~15                                                                                                                    ; 1       ;
; Add2~13                                                                                                                    ; 1       ;
; Add2~11                                                                                                                    ; 1       ;
; Add2~9                                                                                                                     ; 1       ;
; Add2~7                                                                                                                     ; 1       ;
; Add2~5                                                                                                                     ; 1       ;
; Add2~3                                                                                                                     ; 1       ;
; Add2~1                                                                                                                     ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                             ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 23041        ; 2            ; 23041        ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 46082 ; 23041                       ; 2                           ; 23041                       ; 2                           ; 46082               ; 12   ; None ; M4K_X11_Y4, M4K_X11_Y2, M4K_X11_Y8, M4K_X11_Y9, M4K_X11_Y3, M4K_X11_Y7, M4K_X23_Y5, M4K_X11_Y1, M4K_X11_Y6, M4K_X11_Y5, M4K_X23_Y6, M4K_X11_Y10 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Other Routing Usage Summary                         ;
+-----------------------------+-----------------------+
; Other Routing Resource Type ; Usage                 ;
+-----------------------------+-----------------------+
; Block interconnects         ; 447 / 15,666 ( 3 % )  ;
; C16 interconnects           ; 5 / 812 ( < 1 % )     ;
; C4 interconnects            ; 198 / 11,424 ( 2 % )  ;
; Direct links                ; 56 / 15,666 ( < 1 % ) ;
; Global clocks               ; 1 / 8 ( 13 % )        ;
; Local interconnects         ; 67 / 4,608 ( 1 % )    ;
; R24 interconnects           ; 6 / 652 ( < 1 % )     ;
; R4 interconnects            ; 269 / 13,328 ( 2 % )  ;
+-----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 13.44) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 1                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 1                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 1                           ;
; 16                                          ; 6                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.11) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 8                           ;
; 1 Clock enable                     ; 1                           ;
; 1 Sync. clear                      ; 1                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 19.44) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 1                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 1                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 0                           ;
; 18                                           ; 2                           ;
; 19                                           ; 0                           ;
; 20                                           ; 2                           ;
; 21                                           ; 0                           ;
; 22                                           ; 0                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 1                           ;
; 26                                           ; 0                           ;
; 27                                           ; 0                           ;
; 28                                           ; 0                           ;
; 29                                           ; 0                           ;
; 30                                           ; 1                           ;
; 31                                           ; 0                           ;
; 32                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+--------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 12.44) ; Number of LABs  (Total = 9) ;
+--------------------------------------------------+-----------------------------+
; 0                                                ; 0                           ;
; 1                                                ; 0                           ;
; 2                                                ; 1                           ;
; 3                                                ; 0                           ;
; 4                                                ; 0                           ;
; 5                                                ; 0                           ;
; 6                                                ; 1                           ;
; 7                                                ; 0                           ;
; 8                                                ; 1                           ;
; 9                                                ; 1                           ;
; 10                                               ; 0                           ;
; 11                                               ; 0                           ;
; 12                                               ; 1                           ;
; 13                                               ; 0                           ;
; 14                                               ; 0                           ;
; 15                                               ; 2                           ;
; 16                                               ; 0                           ;
; 17                                               ; 0                           ;
; 18                                               ; 1                           ;
; 19                                               ; 0                           ;
; 20                                               ; 0                           ;
; 21                                               ; 0                           ;
; 22                                               ; 0                           ;
; 23                                               ; 0                           ;
; 24                                               ; 0                           ;
; 25                                               ; 0                           ;
; 26                                               ; 0                           ;
; 27                                               ; 1                           ;
+--------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 11.67) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 1                           ;
; 4                                            ; 1                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 1                           ;
; 8                                            ; 1                           ;
; 9                                            ; 0                           ;
; 10                                           ; 1                           ;
; 11                                           ; 1                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;
; 19                                           ; 2                           ;
; 20                                           ; 0                           ;
; 21                                           ; 0                           ;
; 22                                           ; 0                           ;
; 23                                           ; 0                           ;
; 24                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; VinClock             ; 5.0               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                ;
+-----------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                                                                                   ; Delay Added in ns ;
+-----------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
; VinClock        ; altsyncram:video_ram_rtl_0|altsyncram_84d1:auto_generated|altsyncram_bng1:altsyncram1|ram_block2a4~portb_address_reg11 ; 0.731             ;
+-----------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "gameboy_vga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:u0|pll_altpll_0:altpll_0|altpll:sd1|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_0:altpll_0|altpll:sd1|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'gameboy_vga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:u0|pll_altpll_0:altpll_0|altpll:sd1|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.22 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 4 output pins without output pin load capacitance assignment
    Info (306007): Pin "VoutVSunc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VoutHSunc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VoutData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VoutData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Dropbox/Projects/GameBoyVGA/fpga/output_files/gameboy_vga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 752 megabytes
    Info: Processing ended: Sat Mar 10 01:07:47 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Dropbox/Projects/GameBoyVGA/fpga/output_files/gameboy_vga.fit.smsg.


