<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1488185206">
  <File Type="RDS-UTIL-PB" Name="TP2_wrapper_utilization_synth.pb"/>
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <File Type="RDS-UTIL" Name="TP2_wrapper_utilization_synth.rpt"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="VDS-TIMINGSUMMARY" Name="TP2_wrapper_timing_summary_synth.rpt"/>
  <File Type="PA-TCL" Name="TP2_wrapper.tcl"/>
  <File Type="RDS-RDS" Name="TP2_wrapper.vds"/>
  <File Type="RDS-DCP" Name="TP2_wrapper.dcp"/>
  <File Type="VDS-TIMING-PB" Name="TP2_wrapper_timing_summary_synth.pb"/>
  <File Type="VDS-HWDEF" Name="TP2_wrapper.hwdef"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/TP2/TP2.bd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../TP2_exo2/TP2_exo2.srcs/sources_1/bd/TP2/TP2.bd"/>
        <Attr Name="ImportTime" Val="1488182673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/TP2/hdl/TP2_wrapper.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/TP2_ex2.srcs/sources_1/bd/TP2/hdl/TP2_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1488182806"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="TP2_wrapper"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Fichiers XDC/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="H:/tp john/4I108 - FPGA1 johnny/4I108 - FPGA1/Fichiers XDC/Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1486380210"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
