0;22;d 48 176 176 176 1 0.805904783
0;24;d 208 80 112 80 1 0.805904783
1;22;d 80 208 176 208 1 0.805904783
1;24;d 208 112 80 112 1 0.805904783
2;7;w 224 304 288 304 0
2;22;r 176 240 176 304 0 2000.0
3;24;r 208 16 208 80 0 2000.0
3;8;r 432 16 432 96 0 1000.0
3;26;r 336 16 336 144 0 1000.0
7;24;d 208 240 256 240 1 0.805904783
7;34;
7;2;w 224 304 288 304 0
7;26;
7;22;r 176 144 288 144 0 1000.0
8;3;r 432 16 432 96 0 1000.0
8;34;
22;2;r 176 240 176 304 0 2000.0
22;1;d 80 208 176 208 1 0.805904783
22;7;r 176 144 288 144 0 1000.0
22;0;d 48 176 176 176 1 0.805904783
24;3;r 208 16 208 80 0 2000.0
24;0;d 208 80 112 80 1 0.805904783
24;7;d 208 240 256 240 1 0.805904783
24;1;d 208 112 80 112 1 0.805904783
26;34;w 336 304 336 208 0
26;7;
26;34;
26;3;r 336 16 336 144 0 1000.0
34;8;
34;26;
34;26;w 336 304 336 208 0
34;7;
.0;MyLogicInputElm
.1;MyLogicInputElm
.2;GroundElm
.3;RailElm
.7;TransistorElm
.8;MyLogicOutputElm
.22;*
.24;*
.26;TransistorElm
.34;TransistorElm
