TimeQuest Timing Analyzer report for GR8RAM
Tue Apr 20 05:43:09 2021
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C25M'
 12. Setup: 'PHI0'
 13. Hold: 'PHI0'
 14. Hold: 'C25M'
 15. Recovery: 'C25M'
 16. Removal: 'C25M'
 17. Minimum Pulse Width: 'PHI0'
 18. Minimum Pulse Width: 'C25M'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Setup Transfers
 30. Hold Transfers
 31. Recovery Transfers
 32. Removal Transfers
 33. Report TCCS
 34. Report RSKM
 35. Unconstrained Paths
 36. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GR8RAM                                                            ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; C25M       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C25M } ;
; PHI0       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PHI0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 92.22 MHz ; 92.22 MHz       ; C25M       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -9.844 ; -724.767      ;
; PHI0  ; -0.019 ; -0.019        ;
+-------+--------+---------------+


+--------------------------------+
; Hold Summary                   ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; PHI0  ; -0.952 ; -0.952        ;
; C25M  ; 1.385  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -4.389 ; -127.281      ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 4.835 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; PHI0  ; -3.000 ; -3.000        ;
; C25M  ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'C25M'                                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -9.844 ; IS.state_bit_1 ; SA[3]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 10.511     ;
; -9.419 ; IS.state_bit_1 ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 10.086     ;
; -9.377 ; IS.state_bit_1 ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 10.044     ;
; -9.334 ; RAMSpecSELr    ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.645      ;
; -9.318 ; RAMSpecSELr    ; SA[0]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.629      ;
; -9.258 ; IS.state_bit_0 ; SA[3]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.925      ;
; -9.124 ; IS.state_bit_1 ; SA[7]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.791      ;
; -9.102 ; IS.state_bit_1 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.769      ;
; -9.057 ; RAMSpecSELr    ; SA[2]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.368      ;
; -9.052 ; RAMSpecSELr    ; SA[1]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.363      ;
; -8.986 ; RAMSpecSELr    ; SA[6]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.297      ;
; -8.934 ; IS.state_bit_1 ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.601      ;
; -8.932 ; ROMSpecRDr     ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.243      ;
; -8.901 ; IS.state_bit_1 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.568      ;
; -8.869 ; RAMSpecSELr    ; SA[3]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.180      ;
; -8.852 ; nWEr           ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.163      ;
; -8.841 ; IS.state_bit_1 ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.508      ;
; -8.833 ; IS.state_bit_0 ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.500      ;
; -8.807 ; RAMSpecSELr    ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.118      ;
; -8.804 ; RAMSpecSELr    ; SA[5]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 6.115      ;
; -8.791 ; IS.state_bit_0 ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.458      ;
; -8.646 ; REGEN          ; RDD[6]         ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.313      ;
; -8.640 ; RAMSpecSELr    ; SA[7]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.951      ;
; -8.603 ; LS[6]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.270      ;
; -8.582 ; IS.state_bit_1 ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.249      ;
; -8.582 ; PS[1]          ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.249      ;
; -8.541 ; RAMSpecSELr    ; SA[8]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.852      ;
; -8.538 ; IS.state_bit_0 ; SA[7]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.205      ;
; -8.536 ; PS[1]          ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.203      ;
; -8.516 ; IS.state_bit_0 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.516 ; nWEr           ; Addr[0]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.827      ;
; -8.516 ; nWEr           ; Addr[1]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.827      ;
; -8.516 ; nWEr           ; Addr[2]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.827      ;
; -8.516 ; nWEr           ; Addr[3]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.827      ;
; -8.516 ; nWEr           ; Addr[4]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.827      ;
; -8.516 ; nWEr           ; Addr[5]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.827      ;
; -8.516 ; nWEr           ; Addr[6]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.827      ;
; -8.516 ; nWEr           ; Addr[7]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.827      ;
; -8.469 ; REGEN          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; REGEN          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; REGEN          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; REGEN          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; REGEN          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; REGEN          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; REGEN          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; REGEN          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.136      ;
; -8.467 ; PS[0]          ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.134      ;
; -8.451 ; IS.state_bit_0 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.118      ;
; -8.445 ; LS[6]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.112      ;
; -8.444 ; RAMSpecSELr    ; SA[4]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.755      ;
; -8.404 ; ROMSpecRDr     ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.715      ;
; -8.392 ; RAMSpecSELr    ; SBA[0]~reg0    ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.703      ;
; -8.378 ; RAMSpecSELr    ; SBA[1]~reg0    ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.689      ;
; -8.373 ; IS.state_bit_1 ; SBA[0]~reg0    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.040      ;
; -8.348 ; IS.state_bit_0 ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.015      ;
; -8.305 ; RAMSpecSELr    ; SA[11]~reg0    ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.616      ;
; -8.301 ; RAMSpecSELr    ; SA[12]~reg0    ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.612      ;
; -8.298 ; RAMSpecSELr    ; SA[9]~reg0     ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.609      ;
; -8.296 ; LS[3]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.963      ;
; -8.272 ; nWEr           ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.583      ;
; -8.255 ; IS.state_bit_0 ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.922      ;
; -8.246 ; PS[1]          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.913      ;
; -8.246 ; PS[1]          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.913      ;
; -8.246 ; PS[1]          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.913      ;
; -8.246 ; PS[1]          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.913      ;
; -8.246 ; PS[1]          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.913      ;
; -8.246 ; PS[1]          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.913      ;
; -8.246 ; PS[1]          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.913      ;
; -8.246 ; PS[1]          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.913      ;
; -8.222 ; nWEr           ; Addr[23]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.533      ;
; -8.222 ; nWEr           ; Addr[16]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.533      ;
; -8.222 ; nWEr           ; Addr[17]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.533      ;
; -8.222 ; nWEr           ; Addr[18]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.533      ;
; -8.222 ; nWEr           ; Addr[19]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.533      ;
; -8.222 ; nWEr           ; Addr[20]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.533      ;
; -8.222 ; nWEr           ; Addr[21]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.533      ;
; -8.222 ; nWEr           ; Addr[22]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.533      ;
; -8.201 ; LS[0]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.868      ;
; -8.175 ; REGEN          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.842      ;
; -8.175 ; REGEN          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.842      ;
; -8.175 ; REGEN          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.842      ;
; -8.175 ; REGEN          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.842      ;
; -8.175 ; REGEN          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.842      ;
; -8.175 ; REGEN          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.842      ;
; -8.175 ; REGEN          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.842      ;
; -8.175 ; REGEN          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.842      ;
; -8.156 ; IS.state_bit_1 ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.823      ;
; -8.147 ; PS[1]          ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.814      ;
; -8.138 ; LS[3]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.805      ;
; -8.114 ; nWEr           ; Bank           ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.425      ;
; -8.098 ; nWEr           ; Addr[10]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.409      ;
; -8.098 ; nWEr           ; Addr[11]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.409      ;
; -8.098 ; nWEr           ; Addr[12]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.409      ;
; -8.098 ; nWEr           ; Addr[13]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.409      ;
; -8.098 ; nWEr           ; Addr[14]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.409      ;
; -8.098 ; nWEr           ; Addr[15]       ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.409      ;
; -8.098 ; nWEr           ; Addr[8]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.409      ;
; -8.098 ; nWEr           ; Addr[9]        ; PHI0         ; C25M        ; 1.000        ; -3.356     ; 5.409      ;
; -8.095 ; LS[7]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.762      ;
; -8.067 ; REGEN          ; Bank           ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.734      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Setup: 'PHI0'                                                                                          ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.019 ; Addr[23]  ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 3.356      ; 4.042      ;
; 0.199  ; SetFWr[1] ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 3.356      ; 3.824      ;
; 0.240  ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 3.356      ; 3.783      ;
; 0.435  ; SetFWr[0] ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 3.356      ; 3.588      ;
; 1.398  ; IOROMEN   ; ROMSpecRDr  ; C25M         ; PHI0        ; 1.000        ; 3.356      ; 2.625      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Hold: 'PHI0'                                                                                           ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.952 ; IOROMEN   ; ROMSpecRDr  ; C25M         ; PHI0        ; 0.000        ; 3.356      ; 2.625      ;
; 0.011  ; SetFWr[0] ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 3.356      ; 3.588      ;
; 0.206  ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 3.356      ; 3.783      ;
; 0.247  ; SetFWr[1] ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 3.356      ; 3.824      ;
; 0.465  ; Addr[23]  ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 3.356      ; 4.042      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'C25M'                                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.385 ; WRD[0]         ; WRD[0]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.606      ;
; 1.403 ; WRD[5]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.624      ;
; 1.408 ; nRESf[1]       ; nRESf[2]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.629      ;
; 1.411 ; WRD[7]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.632      ;
; 1.420 ; WRD[4]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.641      ;
; 1.422 ; WRD[2]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.643      ;
; 1.528 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; 0.000        ; 3.458      ; 5.207      ;
; 1.639 ; nRESout~reg0   ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.860      ;
; 1.669 ; nRESf[2]       ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.890      ;
; 1.693 ; PS[3]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.914      ;
; 1.799 ; WRD[6]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.020      ;
; 1.830 ; nRESf[0]       ; nRESf[1]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.051      ;
; 1.837 ; WRD[3]         ; WRD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.058      ;
; 1.854 ; WRD[1]         ; WRD[1]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.075      ;
; 1.929 ; nRESf[1]       ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.150      ;
; 1.970 ; IS.state_bit_0 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.191      ;
; 1.980 ; PS[2]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.201      ;
; 1.988 ; PS[2]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.209      ;
; 2.028 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; -0.500       ; 3.458      ; 5.207      ;
; 2.117 ; Addr[10]       ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[1]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[2]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; LS[4]          ; LS[4]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[17]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[18]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[9]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.125 ; Addr[0]        ; Addr[0]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.346      ;
; 2.125 ; Addr[16]       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.346      ;
; 2.126 ; Addr[23]       ; Addr[23]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[7]        ; Addr[7]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; LS[6]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.348      ;
; 2.132 ; Addr[8]        ; Addr[8]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.353      ;
; 2.133 ; LS[7]          ; LS[7]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.354      ;
; 2.134 ; LS[0]          ; LS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.355      ;
; 2.135 ; Addr[15]       ; Addr[15]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.356      ;
; 2.139 ; LS[0]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.360      ;
; 2.142 ; LS[8]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.363      ;
; 2.142 ; WRD[5]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.363      ;
; 2.143 ; nRESf[0]       ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.364      ;
; 2.145 ; LS[9]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.366      ;
; 2.189 ; PS[2]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.410      ;
; 2.221 ; Bank           ; Bank           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; LS[5]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; Addr[19]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; Addr[11]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.443      ;
; 2.230 ; LS[2]          ; LS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; Addr[13]       ; Addr[13]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; Addr[21]       ; Addr[21]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; LS[1]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[12]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; LS[3]          ; LS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[14]       ; Addr[14]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[20]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[22]       ; Addr[22]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.236 ; nRESf[3]       ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.457      ;
; 2.239 ; LS[12]         ; LS[12]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.460      ;
; 2.239 ; LS[13]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.460      ;
; 2.241 ; Addr[3]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.462      ;
; 2.249 ; Addr[6]        ; Addr[6]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.470      ;
; 2.250 ; LS[11]         ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.471      ;
; 2.253 ; LS[10]         ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.474      ;
; 2.260 ; WRD[2]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.481      ;
; 2.261 ; Addr[4]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.261 ; Addr[5]        ; Addr[5]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.264 ; WRD[4]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.485      ;
; 2.304 ; SetFWLoaded    ; SetFWr[1]      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.525      ;
; 2.304 ; SetFWLoaded    ; SetFWr[0]      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.525      ;
; 2.327 ; PS[0]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.548      ;
; 2.333 ; PS[0]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.554      ;
; 2.343 ; PS[0]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.564      ;
; 2.386 ; PS[3]          ; nSWE~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.607      ;
; 2.394 ; PS[3]          ; FCKout         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.615      ;
; 2.505 ; nRESf[2]       ; nRESf[3]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.726      ;
; 2.511 ; Addr[15]       ; AddrIncH       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.732      ;
; 2.603 ; PS[3]          ; nCAS~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.824      ;
; 2.603 ; AddrIncH       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.824      ;
; 2.665 ; IS.state_bit_1 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.886      ;
; 2.679 ; WRD[3]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.900      ;
; 2.690 ; WRD[1]         ; WRD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.911      ;
; 2.910 ; PS[0]          ; FCKout         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.131      ;
; 2.915 ; PS[0]          ; nCAS~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.136      ;
; 2.949 ; Addr[9]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[10]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[1]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[2]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; LS[4]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[17]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[18]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.957 ; Addr[0]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.178      ;
; 2.957 ; Addr[16]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.178      ;
; 2.964 ; Addr[8]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.185      ;
; 2.965 ; LS[7]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.186      ;
; 2.974 ; LS[8]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.195      ;
; 2.977 ; LS[9]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.198      ;
; 2.983 ; PS[1]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.204      ;
; 3.014 ; PHI0r1         ; PHI0r2         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.235      ;
; 3.021 ; IS.state_bit_2 ; IS.state_bit_2 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.242      ;
; 3.060 ; Addr[10]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[2]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; LS[4]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Recovery: 'C25M'                                                                                    ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.389 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Bank     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
; -4.389 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.056      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Removal: 'C25M'                                                                                    ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 4.835 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Bank     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
; 4.835 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.056      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PHI0'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PHI0  ; Rise       ; PHI0            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; nWEr            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; nWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C25M'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; C25M  ; Rise       ; C25M           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[8]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; 4.359  ; 4.359  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 3.815  ; 3.815  ; Rise       ; C25M            ;
; PHI0      ; C25M       ; 2.082  ; 2.082  ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; 15.080 ; 15.080 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; 11.450 ; 11.450 ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; 11.872 ; 11.872 ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; 12.318 ; 12.318 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; 12.512 ; 12.512 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; 4.218  ; 4.218  ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; 4.095  ; 4.095  ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; 7.190  ; 7.190  ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; 11.083 ; 11.083 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; 14.785 ; 14.785 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; 15.080 ; 15.080 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; 14.244 ; 14.244 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; 13.759 ; 13.759 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; 13.957 ; 13.957 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; 13.581 ; 13.581 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; 14.176 ; 14.176 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; 13.840 ; 13.840 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 6.977  ; 6.977  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 5.107  ; 5.107  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 4.952  ; 4.952  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 4.030  ; 4.030  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 4.999  ; 4.999  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 4.626  ; 4.626  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 4.884  ; 4.884  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 4.342  ; 4.342  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 6.977  ; 6.977  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 4.986  ; 4.986  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 4.013  ; 4.013  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 3.828  ; 3.828  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 4.512  ; 4.512  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 4.986  ; 4.986  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 3.734  ; 3.734  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 3.155  ; 3.155  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 3.852  ; 3.852  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 3.130  ; 3.130  ; Rise       ; C25M            ;
; SetFW[*]  ; C25M       ; 3.137  ; 3.137  ; Rise       ; C25M            ;
;  SetFW[0] ; C25M       ; 3.081  ; 3.081  ; Rise       ; C25M            ;
;  SetFW[1] ; C25M       ; 3.137  ; 3.137  ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; 8.929  ; 8.929  ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; 6.968  ; 6.968  ; Rise       ; C25M            ;
; nRES      ; C25M       ; 4.261  ; 4.261  ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; 6.194  ; 6.194  ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; 3.047  ; 3.047  ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; 3.453  ; 3.453  ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; 3.907  ; 3.907  ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; 4.101  ; 4.101  ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; 2.197  ; 2.197  ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; 5.899  ; 5.899  ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; 6.194  ; 6.194  ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; 5.358  ; 5.358  ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; 4.873  ; 4.873  ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; 5.071  ; 5.071  ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; 4.695  ; 4.695  ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; 5.290  ; 5.290  ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; 4.954  ; 4.954  ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 0.526  ; 0.526  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; -3.805 ; -3.805 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; -3.261 ; -3.261 ; Rise       ; C25M            ;
; PHI0      ; C25M       ; -1.528 ; -1.528 ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; -3.541 ; -3.541 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; -4.263 ; -4.263 ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; -5.567 ; -5.567 ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; -6.235 ; -6.235 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; -6.303 ; -6.303 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; -3.664 ; -3.664 ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; -3.541 ; -3.541 ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; -6.636 ; -6.636 ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; -4.295 ; -4.295 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; -6.632 ; -6.632 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; -4.838 ; -4.838 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; -7.310 ; -7.310 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; -4.354 ; -4.354 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; -9.256 ; -9.256 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; -8.880 ; -8.880 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; -9.475 ; -9.475 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; -9.139 ; -9.139 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; -2.059 ; -2.059 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; -2.588 ; -2.588 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; -2.059 ; -2.059 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; -2.146 ; -2.146 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; -2.715 ; -2.715 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; -3.241 ; -3.241 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; -2.090 ; -2.090 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; -3.446 ; -3.446 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; -3.443 ; -3.443 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; -2.576 ; -2.576 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; -3.459 ; -3.459 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; -3.274 ; -3.274 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; -3.958 ; -3.958 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; -4.432 ; -4.432 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; -3.180 ; -3.180 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; -2.601 ; -2.601 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; -3.298 ; -3.298 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; -2.576 ; -2.576 ; Rise       ; C25M            ;
; SetFW[*]  ; C25M       ; -2.527 ; -2.527 ; Rise       ; C25M            ;
;  SetFW[0] ; C25M       ; -2.527 ; -2.527 ; Rise       ; C25M            ;
;  SetFW[1] ; C25M       ; -2.583 ; -2.583 ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; -4.081 ; -4.081 ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; -6.322 ; -6.322 ; Rise       ; C25M            ;
; nRES      ; C25M       ; -3.707 ; -3.707 ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; -0.307 ; -0.307 ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; -2.493 ; -2.493 ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; -2.899 ; -2.899 ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; -3.353 ; -3.353 ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; -3.547 ; -3.547 ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; -1.643 ; -1.643 ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; -1.451 ; -1.451 ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; -1.746 ; -1.746 ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; -0.910 ; -0.910 ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; -0.307 ; -0.307 ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; -2.613 ; -2.613 ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; -2.237 ; -2.237 ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; -2.832 ; -2.832 ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; -2.496 ; -2.496 ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 0.547  ; 0.547  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 19.079 ; 19.079 ; Rise       ; C25M            ;
; DQML      ; C25M       ; 17.666 ; 17.666 ; Rise       ; C25M            ;
; FCK       ; C25M       ; 9.573  ; 9.573  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 17.464 ; 17.464 ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 17.995 ; 17.995 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 9.478  ; 9.478  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 9.116  ; 9.116  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.956  ; 8.956  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.970  ; 8.970  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 9.462  ; 9.462  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 9.055  ; 9.055  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 9.107  ; 9.107  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 9.478  ; 9.478  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 9.105  ; 9.105  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 22.038 ; 22.038 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 18.534 ; 18.534 ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 18.235 ; 18.235 ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 17.665 ; 17.665 ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 17.703 ; 17.703 ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 17.758 ; 17.758 ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 18.165 ; 18.165 ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 18.193 ; 18.193 ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 17.255 ; 17.255 ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 17.616 ; 17.616 ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 18.534 ; 18.534 ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 17.294 ; 17.294 ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 18.531 ; 18.531 ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 17.275 ; 17.275 ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 17.285 ; 17.285 ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 19.050 ; 19.050 ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 19.050 ; 19.050 ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 18.578 ; 18.578 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 17.285 ; 17.285 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 17.285 ; 17.285 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 17.082 ; 17.082 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 16.619 ; 16.619 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 16.623 ; 16.623 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 15.968 ; 15.968 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 16.614 ; 16.614 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 15.995 ; 15.995 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 15.961 ; 15.961 ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 17.650 ; 17.650 ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 17.380 ; 17.380 ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 17.831 ; 17.831 ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 17.987 ; 17.987 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 17.759 ; 17.759 ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 17.935 ; 17.935 ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 19.265 ; 19.265 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 19.265 ; 19.265 ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 19.079 ; 19.079 ; Rise       ; C25M            ;
; DQML      ; C25M       ; 17.666 ; 17.666 ; Rise       ; C25M            ;
; FCK       ; C25M       ; 9.573  ; 9.573  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 17.464 ; 17.464 ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 17.995 ; 17.995 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.956  ; 8.956  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 9.116  ; 9.116  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.956  ; 8.956  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.970  ; 8.970  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 9.462  ; 9.462  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 9.055  ; 9.055  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 9.107  ; 9.107  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 9.478  ; 9.478  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 9.105  ; 9.105  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 20.404 ; 20.404 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 17.255 ; 17.255 ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 18.235 ; 18.235 ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 17.665 ; 17.665 ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 17.703 ; 17.703 ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 17.758 ; 17.758 ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 18.165 ; 18.165 ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 18.193 ; 18.193 ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 17.255 ; 17.255 ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 17.616 ; 17.616 ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 18.534 ; 18.534 ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 17.294 ; 17.294 ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 18.531 ; 18.531 ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 17.275 ; 17.275 ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 17.285 ; 17.285 ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 18.578 ; 18.578 ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 19.050 ; 19.050 ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 18.578 ; 18.578 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 15.961 ; 15.961 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 17.285 ; 17.285 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 17.082 ; 17.082 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 16.619 ; 16.619 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 16.623 ; 16.623 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 15.968 ; 15.968 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 16.614 ; 16.614 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 15.995 ; 15.995 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 15.961 ; 15.961 ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 17.650 ; 17.650 ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 17.380 ; 17.380 ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 17.831 ; 17.831 ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 17.987 ; 17.987 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 17.759 ; 17.759 ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 17.935 ; 17.935 ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 19.265 ; 19.265 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 19.265 ; 19.265 ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 18.256 ;    ;    ; 18.256 ;
; INTin      ; INTout      ; 18.481 ;    ;    ; 18.481 ;
; nDEVSEL    ; RD[0]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[1]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[2]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[3]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[4]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[5]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[6]       ; 13.627 ;    ;    ; 13.627 ;
; nDEVSEL    ; RD[7]       ; 13.627 ;    ;    ; 13.627 ;
; nDEVSEL    ; RDdir       ; 23.758 ;    ;    ; 23.758 ;
; nIOSEL     ; RD[0]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[1]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[2]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[3]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[4]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[5]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[6]       ; 13.626 ;    ;    ; 13.626 ;
; nIOSEL     ; RD[7]       ; 13.626 ;    ;    ; 13.626 ;
; nIOSEL     ; RDdir       ; 23.757 ;    ;    ; 23.757 ;
; nIOSTRB    ; RD[0]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[1]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[2]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[3]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[4]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[5]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[6]       ; 12.338 ;    ;    ; 12.338 ;
; nIOSTRB    ; RD[7]       ; 12.338 ;    ;    ; 12.338 ;
; nIOSTRB    ; RDdir       ; 22.469 ;    ;    ; 22.469 ;
; nWE        ; RD[0]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[1]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[2]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[3]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[4]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[5]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[6]       ; 10.042 ;    ;    ; 10.042 ;
; nWE        ; RD[7]       ; 10.042 ;    ;    ; 10.042 ;
; nWE        ; RDdir       ; 20.173 ;    ;    ; 20.173 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 18.256 ;    ;    ; 18.256 ;
; INTin      ; INTout      ; 18.481 ;    ;    ; 18.481 ;
; nDEVSEL    ; RD[0]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[1]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[2]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[3]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[4]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[5]       ; 14.610 ;    ;    ; 14.610 ;
; nDEVSEL    ; RD[6]       ; 13.627 ;    ;    ; 13.627 ;
; nDEVSEL    ; RD[7]       ; 13.627 ;    ;    ; 13.627 ;
; nDEVSEL    ; RDdir       ; 23.758 ;    ;    ; 23.758 ;
; nIOSEL     ; RD[0]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[1]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[2]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[3]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[4]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[5]       ; 14.609 ;    ;    ; 14.609 ;
; nIOSEL     ; RD[6]       ; 13.626 ;    ;    ; 13.626 ;
; nIOSEL     ; RD[7]       ; 13.626 ;    ;    ; 13.626 ;
; nIOSEL     ; RDdir       ; 23.757 ;    ;    ; 23.757 ;
; nIOSTRB    ; RD[0]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[1]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[2]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[3]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[4]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[5]       ; 13.321 ;    ;    ; 13.321 ;
; nIOSTRB    ; RD[6]       ; 12.338 ;    ;    ; 12.338 ;
; nIOSTRB    ; RD[7]       ; 12.338 ;    ;    ; 12.338 ;
; nIOSTRB    ; RDdir       ; 22.469 ;    ;    ; 22.469 ;
; nWE        ; RD[0]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[1]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[2]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[3]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[4]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[5]       ; 11.025 ;    ;    ; 11.025 ;
; nWE        ; RD[6]       ; 10.042 ;    ;    ; 10.042 ;
; nWE        ; RD[7]       ; 10.042 ;    ;    ; 10.042 ;
; nWE        ; RDdir       ; 20.173 ;    ;    ; 20.173 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 7.234  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 15.227 ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 11.907 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 12.890 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 12.890 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 12.890 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 12.890 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 12.890 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 12.890 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 11.907 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 11.907 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 16.393 ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 16.384 ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 16.393 ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 15.988 ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 9.134  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.134  ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.134  ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 9.134  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.134  ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.134  ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 7.234  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 15.227 ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 10.273 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 11.256 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 11.256 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 11.256 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 11.256 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 11.256 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 11.256 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 10.273 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 10.273 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 16.393 ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 16.384 ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 16.393 ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 15.991 ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 15.988 ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 9.134  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 10.117 ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.134  ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.134  ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 9.134  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 10.117 ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.134  ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.134  ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 7.234     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 15.227    ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 11.907    ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 12.890    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 12.890    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 12.890    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 12.890    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 12.890    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 12.890    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 11.907    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 11.907    ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 16.393    ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 16.384    ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 16.393    ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 15.988    ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 9.134     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.134     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.134     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 9.134     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.134     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.134     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 7.234     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 15.227    ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 10.273    ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 11.256    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 11.256    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 11.256    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 11.256    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 11.256    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 11.256    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 10.273    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 10.273    ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 16.393    ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 16.384    ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 16.393    ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 15.991    ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 15.988    ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 9.134     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 10.117    ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.134     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.134     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 9.134     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 10.117    ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.134     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.134     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1374     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 82       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 5        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1374     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 82       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 5        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 645   ; 645  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 20 05:43:05 2021
Info: Command: quartus_sta GR8RAM -c GR8RAM
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GR8RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C25M C25M
    Info (332105): create_clock -period 1.000 -name PHI0 PHI0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.844
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.844      -724.767 C25M 
    Info (332119):    -0.019        -0.019 PHI0 
Info (332146): Worst-case hold slack is -0.952
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.952        -0.952 PHI0 
    Info (332119):     1.385         0.000 C25M 
Info (332146): Worst-case recovery slack is -4.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.389      -127.281 C25M 
Info (332146): Worst-case removal slack is 4.835
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.835         0.000 C25M 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 PHI0 
    Info (332119):    -2.289        -2.289 C25M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 275 megabytes
    Info: Processing ended: Tue Apr 20 05:43:09 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


