<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:33.2233</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0043744</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING THE SAME</inventionTitleEng><openDate>2025.10.13</openDate><openNumber>10-2025-0146094</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/05</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 상면 및 하면을 포함하고, 상기 상면과 상기 하면 사이에 적층된 복수의 절연층, 및 상기 상면에 배치된 상부 회로층을 포함한 빌드업 절연층; 및 상기 빌드업 절연층의 상기 상부 회로층 상에 배치된 보호층;을 포함하고, 상기 보호층은 수직 방향을 따라 제1 깊이를 갖는 관통 홀, 및 상기 수직 방향을 따라 상기 제1 깊이와 다른 제2 깊이를 갖는 리세스를 포함하고, 상기 관통 홀과 상기 리세스는 수평 방향을 따라 서로 이격된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 상면 및 하면을 포함하고, 상기 상면과 상기 하면 사이에 적층된 복수의 절연층, 및 상기 상면에 배치된 상부 회로층을 포함한 빌드업 절연층; 및상기 빌드업 절연층의 상기 상부 회로층 상에 배치된 보호층;을 포함하고,상기 보호층은 수직 방향을 따라 제1 깊이를 갖는 관통 홀, 및 상기 수직 방향을 따라 상기 제1 깊이와 다른 제2 깊이를 갖는 리세스를 포함하고,상기 관통 홀과 상기 리세스는 수평 방향을 따라 서로 이격된, 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 관통 홀의 상기 제1 깊이는 상기 리세스의 상기 제2 깊이보다 큰, 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 상부 회로층은 상기 리세스에 배치되고 상기 리세스의 바닥면으로부터 돌출된 범프부, 및 상기 관통 홀에 배치되고 상면의 적어도 일부가 상기 관통 홀과 상기 수직 방향을 따라 중첩된 패드부를 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 상부 회로층은 상기 패드부 및 상기 범프부 중 적어도 하나와 연결된 배선부를 더 포함하고,상기 배선부는 상기 보호층으로 덮인, 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 리세스의 바닥면은 상기 빌드업층을 향하여 오목한 오목면을 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 범프부는 수평 방향을 따라 이격된 복수의 범프들을 포함하고,상기 오목면은 상기 복수의 범프들 사이에 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 리세스의 측벽은 상기 리세스의 외측을 향하여 오목한 트렌치를 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 트렌치는 상기 리세스의 바닥면과 상기 리세스의 측벽 사이의 경계에 위치한, 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 트렌치는 상기 리세스의 상기 바닥면의 둘레 방향을 따라 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제3항에 있어서,상기 범프부의 상기 수직 방향의 두께는 상기 패드부의 상기 수직 방향의 두께보다 큰, 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 범프부의 상기 수직 방향의 두께는 상기 배선부의 수직 방향의 두께와 같은, 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 범프부는 상기 빌드업층 상에 배치되고 상기 수평 방향을 따라 제1폭을 갖는 제1부와, 상기 제1부 상에 배치되고 상기 수평 방향을 따라 상기 제1폭과 다른 제2폭을 갖는 제2부를 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 범프부의 상기 제1부의 수직 방향의 두께는 상기 패드부의 상기 수직 방향의 두께와 같은, 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제1폭은 상기 제2폭보다 크고,상기 범프부의 상기 제1부의 측면과 상기 제2부의 측면은 단차를 갖는, 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 범프부의 상기 제1부의 수평 방향의 중심축과 상기 범프부의 상기 제2부의 수평 방향의 중심축은 서로 어긋난, 회로 기판.</claim></claimInfo><claimInfo><claim>16. 제12항에 있어서,상기 리세스의 바닥면은 상기 범프부의 상기 제1부보다 높게 위치한, 회로 기판.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서,상기 빌드업층 내에 매립되고 수직 방향을 따라 상기 리세스의 적어도 일부와 중첩된 연결 부재를 더 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서,상기 관통 홀의 측벽의 경사는 상기 리세스의 측벽의 경사와 다른, 회로 기판.</claim></claimInfo><claimInfo><claim>19. 상면 및 하면을 포함하고, 상기 상면과 상기 하면 사이에 적층된 복수의 절연층, 및 상기 상면에 배치된 상부 회로층을 포함한 빌드업 절연층;상기 빌드업 절연층의 상기 상부 회로층 상에 배치된 보호층; 및상기 보호층 상에 배치된 반도체 소자를 포함하고,상기 보호층은 수직 방향을 따라 제1 깊이를 갖는 관통 홀, 및 상기 수직 방향을 따라 상기 제1 깊이와 다른 제2 깊이를 갖는 리세스를 포함하고,상기 관통 홀과 상기 리세스는 수평 방향을 따라 서로 이격된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 반도체 소자를 매립하는 매립 절연층을 더 포함하고,상기 매립 절연층은 상기 리세스의 적어도 일부를 채우는, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>OH, BUNG SUEK</engName><name>오병석</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, SANG WOO</engName><name>김상우</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YOO, JAE HYOUN</engName><name>유재현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.29</receiptDate><receiptNumber>1-1-2024-0357077-09</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240043744.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93522e59d419c828ebb188cd9ea1095751660c98de84ce6fefa04d5161b3756c30e9cba950782c0a332791bdbac4fdb4aaf806ed787ff1e1c5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff65f6b5fe7a7ae0584f674ea4203383a160b5884dce67d5f42f95dc035fa515c7ff2a0309978e6109e8bf14e88f4a917798126652bf9ffaa</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>