# πΆ μ»΄ν“¨ν„° μ‹μ¤ν…μ κµ¬μ΅°_part4

---

## π‘©π»β€π« λ³µμµ

---

- CPUλ” PCλΌλ” λ μ§€μ¤ν„°λ¥Ό ν†µν•΄, λ‹¤μ κΈ°κ³„μ–΄λ¥Ό μ‹¤ν–‰μ‹ν‚¤λ”λ°, μ΄λ• **μΈν„°λ½νΈκ°€ λ°μƒλλ©΄ PCλ” λ©”λ¨λ¦¬ μμ—­μ μ΄μμ²΄μ  μμ—­μ„ μ‹¤ν–‰μ‹ν‚΄**

![1.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F1.png)


## π”Β I/O λ””λ°”μ΄μ¤ μ»¨νΈλ΅¤λ¬

---

![2.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F2.png)


**1. νƒ€μ΄λ¨Έκ°€ μΈν„°λ½νΈλ¥Ό κ±Έμ**

-> CPUμ μ μ–΄κ¶μ΄ μ΄μμ²΄μ λ΅ λ„μ–΄κ°€μ„, λ‹¤λ¥Έ ν”„λ΅κ·Έλ¨μ„ μ‹¤ν–‰ν•λ„λ΅ CPU μ‘μ—…μ„ μ¬λ¶„λ°°ν•¨

![3.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F3.png)


**2. κΈ°κ³„μ–΄λ¥Ό μ‹¤ν–‰ν•λ‹¤κ°€, νμΌμ„ μ½μ–΄μ¬ λ• I/O μ¥μΉμ—κ² "νΉκ¶ λ…λ Ή"μ„μΌλ΅ μ΄μμ²΄μ μ—κ² λ¶€νƒμ„ ν•¨**
- CPUλ” λ””μ¤ν¬μ— μ§μ ‘ μ ‘κ·Όμ΄ λ¶κ°€λ¥ν•λ―€λ΅, Disk Device Controllerμ—κ² **"νΉκ¶ λ…λ Ή"μ„μ— μ΄μμ²΄μ μ—κ² λ¶€νƒμ„ ν•¨**

-> CPUλ” μ‚¬μ©μ ν”„λ΅κ·Έλ¨μ κΈ°κ³„μ–΄λ¥Ό μ‹¤ν–‰ν•λ‹¤κ°€, μ΄μμ²΄μ μ κΈ°κ³„μ–΄λ΅ μ ν”„(μ›€μ§μ„)μ΄ ν•„μ”ν•¨

-> μΈν„°λ½νΈλ¥Ό ν†µν•΄ ν•΄λ‹Ή μ›€μ§μ„μ„ λ…λ Ήν•¨

**μ‹μ¤ν… μ½**
- μ‚¬μ©μ ν”„λ΅κ·Έλ¨μ΄ μ΄μμ²΄μ μ μ„λΉ„μ¤λ¥Ό λ°›κΈ° μ„ν•΄ μ»¤λ„ ν•¨μλ¥Ό νΈμ¶ν•λ” κ²ƒ

1. μ‹¤ν–‰μ¤‘μΈ ν”„λ΅κ·Έλ¨μ—μ„ μΈν„°λ½νΈ λΌμΈμ„ μ„Έν…ν•¨
2. CPUκ°€ λ‹¤μ κΈ°κ³„μ–΄λ¥Ό μ‹¤ν–‰ν•κΈ° μ „μ— μ΄μμ²΄μ μ κΈ°κ³„μ–΄λ¥Ό μ½μ

-> ν•λ“μ›¨μ–΄κ°€ μ•„λ‹ μ†ν”„νΈμ›¨μ–΄κ°€ I/O μ‘μ—…μ„ μ„ν•΄ μΈν„°λ½νΈλ¥Ό νΈμ¶ν•λ” κ²ƒ 

- ν•΄λ‹Ή μ‘μ—…μ΄ νΈμ¶λ ν›„, μ΄μμ²΄μ λ” λ©”λ¨λ¦¬ μƒμ— μλ” λ‹¤λ¥Έ μ‘μ—…μ„ λ¨Όμ € μ²λ¦¬ν•λΌκ³  CPUμ—κ² λ…λ Ήμ„ ν•¨
- λ§μ•½ λ””μ¤ν¬μ—μ„ νμΌμ„ κ°€μ Έμ¤λ” κ³Όμ •μ΄ λλ‚λ©΄ μΈν„°λ½νΈλ¥Ό λ°μƒμ‹ν‚΄
- CPUλ” ν„μ¬ μ‘μ—…μ„ λ¨λ‘ λ©μ¶ ν›„, λ‹¤μ λ²μ μΈν„°λ½νΈλ΅ λ“¤μ–΄μ¨ λ‚΄μ©(νμΌλ΅ λ¶λ¬μ™€μ„ μ½λ” ν”„λ΅κ·Έλ¨ μ‘μ—…)μ„ μ²λ¦¬ν•¨

![4.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F4.png)

![5.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F5.png)


- λ””λ°”μ΄μ¤ μ»¨νΈλ΅¤λ¬ = **ν•΄λ‹Ή I/O μ¥μΉ μ ν•μ„ κ΄€λ¦¬ν•λ” μΌμΆ…μ μ‘μ€ CPU**
- μ μ–΄ μ •λ³΄λ¥Ό μ„ν•΄ Control Register, Status Registerλ¥Ό κ°€μ§
- Local Bufferλ¥Ό κ°€μ§(μΌμΆ…μ Data Register)
- I/Oλ” μ‹¤μ  Deviceμ™€ Local Buffer μ‚¬μ΄μ—μ„ μΌμ–΄λ‚¨
- Device Controllerλ” I/Oμ‘μ—…μ΄ λλ‚¬μ„ κ²½μ°, Interruptλ΅ CPUμ— κ·Έ μ‚¬μ‹¤μ„ μ•λ¦Ό
-> ν•΄λ‹Ή μ‘μ—…μ΄ λλ‚λ©΄, μ»΄ν“¨ν„°μ CPUμ— μΈν„°λ½νΈλ¥Ό κ±Έμ–΄, ν•΄λ‹Ή μ‘μ—…μ΄ λ‹¤μλ²μ— μ‹¤ν–‰λλ„λ΅ ν•¨


- Device Driver(μ¥μΉ κµ¬λ™κΈ°)
  - OS μ½”λ“ μ¤‘ κ° μ¥μΉλ³„ μ²λ¦¬ λ£¨ν‹΄ -> **SoftWare**
  - μ΄μμ²΄μ  μ•μ— μλ” μ½”λ“μ—μ„, I/O μ»¨νΈλ΅¤λ¬μ—κ² ν•΄λ‹Ή μ‘μ—…μ„ λ„κΈ°λ” μ½”λ“μ„
  - **CPU λ‚΄λ¶€μ—μ„ μ²λ¦¬ν•¨**


- Device Controller(μ¥μΉ μ μ–΄κΈ°)
  - κ° μ¥μΉλ¥Ό ν†µμ ν•λ” μΌμΆ…μ μ‘μ€ CPU -> **HardWare**
  - **CPU λ‚΄λ¶€μ—μ„ μ²λ¦¬λμ§€ μ•μ**


## π”Β μΈν„°λ½νΈμ μ •μ λ° μΆ…λ¥

---

μΈν„°λ½νΈ
- μΈν„°λ½νΈ λ‹Ήν• μ‹μ μ λ μ§€μ¤ν„°μ™€ Program Counterλ¥Ό Saveν• ν›„, CPUμ μ μ–΄λ¥Ό μΈν„°λ½νΈ μ²λ¦¬ λ£¨ν‹΄μ— λ„κΉ€

μΈν„°λ½νΈ(λ„“μ€ μλ―Έ)
1. μ†ν”„νΈμ›¨μ–΄ μΈν„°λ½νΈ(Trap)
- μ†ν”„νΈμ›¨μ–΄κ°€ μΈν„°λ½νΈλ¥Ό λ°μƒμ‹ν‚΄
  - Exception: ν”„λ΅κ·Έλ¨μ΄ μ¤λ¥λ¥Ό λ²”ν• κ²½μ°
  - System Call: ν”„λ΅κ·Έλ¨μ΄ μ»¤λ„ ν•¨μλ¥Ό νΈμ¶ν•λ” κ²½μ°

2. ν•λ“μ›¨μ–΄ μΈν„°λ½νΈ(Interrupt)
- νƒ€μ΄λ¨Έ, λ””μ¤ν¬ μ»¨νΈλ΅¤λ¬κ°€ λ°μƒμ‹ν‚¤λ” μΌλ°μ μΈ κ²½μ°
- ν•λ“μ›¨μ–΄κ°€ μΈν„°λ½νΈλ¥Ό λ°μƒμ‹ν‚΄


## π‘¨π»β€π«Β μΈν„°λ½νΈ κ΄€λ ¨ μ©μ–΄

---

μΈν„°λ½νΈ λ°±ν„°
- ν•΄λ‹Ή μΈν„°λ½νΈμ μ²λ¦¬ λ£¨ν‹΄ μ£Όμ†λ¥Ό κ°€μ§€κ³  μμ

-> μΈν„°λ½νΈμ μΆ…λ¥λ³„λ΅ μΈν„°λ½νΈ λ°μƒ μ‹, μ–΄λ–¤ μ‹¤ν–‰μ„ ν•΄μ•Ό ν•λ”μ§€ λ‹΄κ³  μλ” ν¬μΈν„°, μ¥μ†


μΈν„°λ½νΈ μ²λ¦¬ λ£¨ν‹΄(InterRupt Service Routine, μΈν„°λ½νΈ ν•Έλ“¤λ¬)
- ν•΄λ‹Ή μΈν„°λ½νΈλ¥Ό μ²λ¦¬ν•λ” μ»¤λ„ ν•¨μ

-> μΈν„°λ½νΈ λ°±ν„°μ— λ”°λΌ μ›€μ§μ—¬, μ–΄λ–¤ μΌμ„ ν•΄μ•Ό ν•λ”μ§€ μ •μλμ–΄ μλ” μ½”λ“


## β”Β μ΄μμ²΄μ μ—κ² CPUμ μ£Όλ„κ¶μ΄ λ„μ–΄κ°€λ” κ²½μ°λ” μ–Έμ  μ–Έμ κ°€ μλ‚μ”?(3κ°€μ§€)

---

- μΈν„°λ½νΈ λΌμΈμ„ μ„Έν…ν•  λ•λ” 2κ°€μ§€ λ°©λ²•μ΄ μμ

μΈν„°λ½νΈ λΌμΈ μ„Έν…

1. ν•λ“μ›¨μ–΄ μ¥μΉκ°€ μΈν„°λ½νΈλ¥Ό κ±Έμ–΄μ„ CPUμ μ£Όλ„κ¶μ΄ μ΄μμ²΄μ μ—κ² λ„μ–΄κ°€λ” κ²½μ°

2. ν”„λ΅κ·Έλ¨ μ†ν”„νΈμ›¨μ–΄κ°€ μΈν„°λ½νΈ λΌμΈμ„ μ„Έν…ν•μ—¬ CPUμ μ£Όλ„κ¶μ΄ μ΄μμ²΄μ μ—κ² λ„μ–΄κ°€λ” κ²½μ° = μ‹μ¤ν… μ½

-> μ†ν”„νΈμ›¨μ–΄ μΈν„°λ½νΈ, νΈλ©μ΄λΌκ³  λ¶λ¦Ό

3. μμ™Έκ°€ λ°μƒλλ” κ²½μ°
- 0μΌλ΅ λ‚λ„λ” μ—°μ‚°μ κ²½μ°, κ¶ν•μ΄ μ—†λ” κΈ°κ³„μ–΄λ¥Ό μ‹¤ν–‰ν•λ” μκ°„


## β”Β μ‚¬μ©μ ν”„λ΅κ·Έλ¨μ΄ CPU μ£Όλ„κ¶μ΄ μλ‹¤κ°€, μ£Όλ„κ¶μ΄ μ΄μμ²΄μ μ—κ² λ„μ–΄κ°€λ” κ²½μ°λ” μ–Έμ κ°€ μλ‚μ”?(2κ°€μ§€)

---

1. CPUλ¥Ό κ³„μ† μ‚¬μ©ν•  κ²½μ°, νƒ€μ΄λ¨Έμ— μν•΄ μΈν„°λ½νΈκ°€ λ°μƒλ  λ•

2. I/O μ‘μ—…μ΄ μμ–΄, λ‹¤μ μ‘μ—…μ—κ² CPU μ£Όλ„κ¶μ„ λ„κ²¨μ¤μ•Ό ν• λ•


## π‘¨π»β€π«Β κ²°λ΅ 

---

- ν„λ€μ μ΄μμ²΄μ λ” μΈν„°λ½νΈμ— μν•΄ κµ¬λ™λ¨
-> μ΄μμ²΄μ λ” μΈν„°λ½νΈκ°€ λ“¤μ–΄μ¬ λ•λ§ μΌμ„ ν•λ‹¤.


## π―Β λ™κΈ°μ‹ μ…μ¶λ ¥κ³Ό λΉ„λ™κΈ°μ‹ μ…μ¶λ ¥

---

- CPU = I/O μ‘μ—… μ”μ²­μ

λ™κΈ°μ‹ I/O = I/O μ‘μ—…κ³Ό CPUμ—μ„ μ‘λ™μ¤‘μΈ μ‘μ—…μ΄ λ™μΌν•  λ•

λΉ„λ™κΈ°μ‹ I/O = I/O μ‘μ—…κ³Ό CPUμ—μ„ μ‘λ™μ¤‘μΈ μ‘μ—…μ΄ λ¶μΌμΉν•  λ•


**λ™κΈ°μ‹ μ…μ¶λ ¥(SynChronous I/O)**

- I/O μ”μ²­ ν›„, μ…μ¶λ ¥ μ‘μ—…μ΄ μ™„λ£λ ν›„μ—μ•Ό μ μ–΄κ°€ μ‚¬μ©μ ν”„λ΅κ·Έλ¨μ— λ„μ–΄κ°


κµ¬ν„ λ°©λ²•1

- I/Oκ°€ λλ‚  λ•κΉμ§€ CPUλ¥Ό λ‚­λΉ„μ‹ν‚΄
- λ§¤μ‹μ  ν•λ‚μ I/Oλ§ μΌμ–΄λ‚  μ μμ

**-> I/O μ¥μΉλ„ λ¦¬μ†μ¤ λ‚­λΉ„** 
**-> μ‹μ¤ν… μ•μ—λ„ I/Oλ„ 1κ°λ§ μ‹¤ν–‰λ¨**


κµ¬ν„ λ°©λ²•2

- I/Oκ°€ μ™„λ£λ  λ•κΉμ§€ ν•΄λ‹Ή ν”„λ΅κ·Έλ¨μ—κ²μ„ CPU μ£Όλ„κ¶μ„ λΉΌμ•—μ
- I/O μ²λ¦¬λ¥Ό κΈ°λ‹¤λ¦¬λ” μ¤„μ— ν•΄λ‹Ή ν”„λ΅κ·Έλ¨μ„ μ¤„ μ„Έμ›€
- λ‹¤λ¥Έ ν”„λ΅κ·Έλ¨μ—κ² CPUμ μ£Όλ„κ¶μ„ μ¤

**-> λ‹¤λ¥Έ I/O μ¥μΉλ¥Ό μ‹¤ν–‰μ‹ν‚¬ μλ„ μμ**


**λΉ„λ™κΈ°μ‹ μ…μ¶λ ¥(AsynChronous I/O)**
- I/Oκ°€ μ‹μ‘λ ν›„, μ…μ¶λ ¥ μ‘μ—…μ΄ λλ‚κΈ°λ¥Ό κΈ°λ‹¤λ¦¬μ§€ μ•κ³ , μ μ–΄κ°€ μ‚¬μ©μ ν”„λ΅κ·Έλ¨μ— μ¦‰μ‹ λ„μ–΄κ°
- I/O μ”μ²­μ„ λ°›κΈ° μ „, ν•΄λ‹Ή μ‘μ—…μ„ μ²λ¦¬ν•κΈ° μ „μ— λ‹¤λ¥Έ ν”„λ΅κ·Έλ¨μ„ μ²λ¦¬ν•  μ μμ
- λ‹¨μν, νμΌμ„ μ½μ–΄μ¤λ” κ²ƒμ΄ μ•„λ‹ νμΌμ—λ‹¤κ°€ μ–΄λ–¤ λ‚΄μ©μ„ μ“°λΌλ” μ”μ²­μ΄λΌλ©΄, ν•΄λ‹Ή λ‚΄μ©μ„ λλ‚κ³  λ‹¨μν κ²°κ³Όλ§ λ°›μΌλ©΄ λ  κ²½μ°


**I/O μΆ…λ¥μ κµ¬λ¶„(2μΆ…λ¥)**
- μ½κΈ°(Read)
- μ“°κΈ°(Write)

-> λ‹¤λ§, ν•΄λ‹Ή μ‘μ—…μ—μ„ κΌ­ μ“°κΈ°κ°€ λλ‚ ν›„, μ‘μ—…μ„ μ²λ¦¬ν•κ² λ‹¤λ©΄ λ™κΈ°μ‹μΌλ΅λ„ μ²λ¦¬ν•  μ μμ


**-> λ™κΈ°, λΉ„λ™κΈ°μ λ‘ κ°€μ§€μ κ²½μ°, λ¨λ‘ I/Oμ μ™„λ£λ” μΈν„°λ½νΈλ΅ μ•λ ¤μ¤**


## π”Β μμ„Έν μ‚΄ν΄λ³΄κΈ°

---

**λ™κΈ°μ‹ μ…μ¶λ ¥(SynChronous I/Oμ‘μ—…)**

1. μ‹μ¤ν… μ½ λ°μƒ
2. I/O μ‘μ—… μν–‰
3. I/O μ‘μ—… μν–‰ν›„, Dive Controllerκ°€ μΈν„°λ½νΈλ¥Ό λ°μƒμ‹ν‚΄
4. CPUκ°€ λ‹¤μ μ‘μ—…μ— ν•΄λ‹Ή λ‚΄μ©μ„ μ²λ¦¬ν•¨


**λΉ„λ™κΈ°μ‹ μ…μ¶λ ¥(ASynChronous I/Oμ‘μ—…)**

1. μ‹μ¤ν… μ½ λ°©μƒ
2. I/O μ‘μ—… μν–‰
3. CPUλ” ν•΄λ‹Ή μ‘μ—…κ³Ό μƒκ΄€ μ—†μ΄ λ‹¤μ μ‘μ—…μΌμ„ μν–‰ν•¨


![6.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F6.png)


![7.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F7.png)


## π―Β DMA(Direct Memory Access)

---

### β”Β μΈν„°λ½νΈκ°€ μμ£Ό κ±Έλ¦¬κ² λλ‹¤λ©΄?
- CPUλ” μ‘μ—… λ‚΄μ©μ„ λ©μ¶”κ³ , ν•΄λ‹Ή λ‚΄μ©μ„ μ²λ¦¬ν•κ³  λ‹¤μ‹ μ‘μ—…μ„ μ²λ¦¬ν•λ”λ° ν•΄λ‹Ή λ‚΄μ©μ΄ μ‘μ—…μ΄ λλ‚μ§€ μ•λ” κΈ°μ•„ μƒνƒκ°€ λ¨

-> κ³„μ† μΈν„°λ½νΈκ°€ κ±Έλ¦¬κΈ° λ•λ¬Έμ„

-> CPUλ„ κµ‰μ¥ν λΉ„ν¨μ¨μ μ΄κ² λ¨


**DMA Controller**

- λ©”λ¨λ¦¬λ¥Ό μ ‘κ·Όν•  μ μλ” μ¥μΉλ” CPUλ°–μ— μ—†μΌλ―€λ΅, I/O Controllerκ°€ μ‘μ—…μ„ λλ‚΄λ”λΌλ„ ν•΄λ‹Ή λ‚΄μ©μ„ λ©”λ¨λ¦¬μ— μ¬λ¦¬μ§€ λ»ν•¨

β†’ μ‘μ—…μ΄ λλ‚λ©΄ λ΅μ»¬ λ²„νΌκ°€ μμ— μ €μ¥ν•κ³ , CPUκ°€ κ° I/O μ¥μΉμ λ΅μ»¬ λ²„νΌμ λ‚΄μ©μ„ κ°€μ Έκ°€μ„ μ‘μ—… λ‚΄μ©μ„ μ²λ¦¬ν•¨

β†’ λ§μ•½ μΈν„°λ½νΈκ°€ λΉλ²ν•λ‹¤λ©΄ κµ‰μ¥ν λΉ„ν¨μ¨μ μ΄κ² λ¨

β†’ λ•λ¬Έμ— μ§μ ‘ λ©”λ¨λ¦¬μ— μ ‘κ·Όν•  μ μλ” μ»¨νΈλ΅¤λ¬κ°€ μ΅΄μ¬ν•¨

- μΈν„°λ½νΈκ°€ μμ£Ό κ±Έλ¦¬λ” κ²ƒμ„ λ§‰κΈ° μ„ν•΄μ„ μ΅΄μ¬ν•¨

### π”Β  μΈν„°λ½νΈκ°€ μμ£Ό κ±Έλ¦¬λ” μƒν™©

1. I/O μ¥μΉμ μ‘μ—… λ‚΄μ©μ΄ λ¨λ‘ λλ‚ λ΅μ»¬ λ²„νΌμ— μ‘μ—… λ‚΄μ© μ΅΄μ¬ν•¨(ν•΄λ‹Ή I/Oμ μ—¬λ¬ μ‘μ—… λ‚΄μ©)
2. DMA Controllerκ°€ μ§μ ‘ λ©”λ¨λ¦¬ κ³µκ°„μ— ν•΄λ‹Ή λ‚΄μ©μ„ λ¨λ‘ μΉ΄ν”Όν•¨
3. μΈν„°λ½νΈλ¥Ό λ°μƒμ‹μΌμ„ ν•΄λ‹Ή I/O μ‘μ—…μ΄ λλ‚¬λ‹¤κ³  μ•λ ¤μ„, ν•΄λ‹Ή λ‚΄μ©μ„ μ²λ¦¬ν•  μ μλ„λ΅ ν•¨

![8.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F8.png)


**DMA(Direct Memory Access)**

- λΉ λ¥Έ μ…μ¶λ ¥ μ¥μΉλ¥Ό λ©”λ¨λ¦¬μ— κ°€κΉμ΄ μ†λ„λ΅ μ²λ¦¬ν•κΈ° μ„ν•΄ μ‚¬μ©ν•¨
- CPUμ μ¤‘μ¬ μ—†μ΄ Device Controllerκ°€ Deviceμ Buffer Storageμ λ‚΄μ©μ— λ©”λ¨λ¦¬μ— Block λ‹¨μ„λ΅ μ§μ ‘ μ „μ†΅ν•¨
- λ°”μ΄νΈ λ‹¨μ„κ°€ μ•„λ‹ Block λ‹¨μ„λ΅ μΈν„°λ½νΈλ¥Ό λ°μƒμ‹ν‚΄
- μ²«λ²μ§Έ κ·Έλ¦Όμ Controller = λ””μ¤ν¬ μ»¨νΈλ΅¤λ¬ β†’ CPUμ—κ² μΈν„°λ½νΈλ¥Ό λ°μƒμ‹ν‚΄
- λ‘λ²μ§Έ κ·Έλ¦Όμ Controller = DMA Controntroller
  - μΈν„°λ½νΈ μ—†μ΄, ν•΄λ‹Ή I/O μ‘μ—…μ λ‚΄μ©μ„ λ©”μΈ λ©”λ¨λ¦¬(Primary Memroy)μ— μ¬λ ¤λ‘λ” κ²ƒμ„ μλ―Έν•¨
  - ν•΄λ‹Ή μ‘μ—…μ΄ λλ‚λ©΄ CPUμ—κ² μΈν„°λ½νΈλ¥Ό κ±Έμ–΄μ„ ν•΄λ‹Ή λ‚΄μ—­μ„ μ²λ¦¬ν•  μ μκ²ν•¨

![9.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F9.png)


## π”Β μ„λ΅ λ‹¤λ¥Έ μ…μ¶λ ¥ κΈ°κ³„μ–΄ (2κ°€μ§€)

---

- CPUμ—μ„ μ‹¤ν–‰ν•λ” λ…λ Ήμ–΄ = κΈ°κ³„μ–΄

**β†’ I/Oλ¥Ό μν–‰ν•λ” κΈ°κ³„μ–΄λ” 2κ°€μ§€ μΆ…λ¥κ°€ μμ**

1. I/Oλ¥Ό μν–‰ν•λ” Special Instructionμ— μν•΄ **(I/Oλ¥Ό μ „λ‹΄ν•λ” κΈ°κ³„μ–΄λ¥Ό λ‘λ” λ°©λ²•)**
- μ™Όμ½ κ·Έλ¦Ό

2. Memory Mapped I/Oμ— μν•΄ (λ©”λ¨λ¦¬μ— I/Oκ΄€λ ¨ κΈ°κ³„μ–΄λ¥Ό λ‘λ” λ°©λ²•)
- μ¤λ¥Έμ½ κ·Έλ¦Ό
- λ©”λ¨λ¦¬ μ£Όμ†λ¥Ό I/O μ¥μΉμ— λ‘λ” κ²ƒμ΄ μ•„λ‹, λ©”μΈ λ©”λ¨λ¦¬μ— μ—°μ¥ν•΄μ„ λ‘κ³ , μ‹¤μ  I/Oλ¥Ό λ©”λ¨λ¦¬ μ ‘κ·Όν•λ” λ°©λ²•μΌλ΅ μ²λ¦¬ν•λ” λ°©λ²•

![10.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F10.png)


## π”Β μ €μ¥μ¥μΉ κ³„μΈµ κµ¬μ΅°

---

- ν•΄λ‹Ή κ³„μΈµ κµ¬μ΅°μ—μ„ μ•„λμ½μ—μ„λ” λ°μ΄ν„°μ μ›λ³Έμ΄ μ €μ¥λλ©°, ν•„μ”ν•  λ• ν•΄λ‹Ή λ‚΄μ©μ„ λ¶λ¬μ΄
- **μΊμ‹±: μμ£Ό μ½λ” λ°μ΄ν„°λ¥Ό μ„μ‹λ΅ μ €μ¥μ‹μΌ μ½λ” μ†λ„λ¥Ό ν–¥μƒμ‹ν‚¤λ” λ°©λ²•**

**β†’ μ¬μ‚¬μ©μ΄ λ§μ€ κ²ƒμ„ μ£Όλ΅ μ¬λ ¤λ‘ **

- Primary = λ©”μΈ λ©”λ¨λ¦¬ = CPUκ°€ μ§μ ‘ μ‹¤ν–‰ κ°€λ¥ν•¨
  - νλ°μ„± λ©”λ¨λ¦¬

- Secondary = I/O μ¥μΉμ— μν•΄μ„ μ‹¤ν–‰μ΄ κ°€λ¥ν•¨
  - λΉ„νλ°μ„± λ©”λ¨λ¦¬

![11.png](..%2FImage%2F%EC%BB%B4%ED%93%A8%ED%84%B0%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%9D%98%20%EA%B5%AC%EC%A1%B0_part4%2F11.png)

<br/>

## π“–Β Reference

---

[KOCW λ°ν¨κ²½ κµμλ‹ - μ΄μμ μ²΄](http://www.kocw.net/home/cview.do?cid=4b9cd4c7178db077)

[μ΄μμ²΄μ μ™€ μ •λ³΄κΈ°μ μ μ›λ¦¬ - λ°ν¨κ²½ κµμλ‹](https://www.aladin.co.kr/shop/wproduct.aspx?ISBN=K762639583&start=pnaver_02)