① 기본 요구사항
• 6자리 숫자에 대하여 사칙연산을 수행하는 계산기를 설계한다.
• 계산기에 입력되는 숫자는 7-Segment 모듈에 표시하여 입력값을 확인한다.
• 해당 과제는 Quartur 프로그램을 통해 FPGA 보드와 Verilog 코드를 이용하여 구현한다.

② 필수 구현
• 숫자와 연산기호를 번갈아 가며 입력한 후, ‘=’ 연산기호를 입력하여 연산을 마무리한다.
  - (숫자 : 0 ~ 999999, 연산기호 : +, -, *, /(몫), %(나머지))
  - ex) 113 + 24 – 36875 + 421124 – 509 = 383877
	1 + 2 = 3
	1 – 2 = -1

• 연산자의 우선순위는 무시한다.
  - ex) 1 + 2 * 3 – 2 = 7
연산기호의 우선순위를 무시하기 위해서 숫자와 연산기호를 입력할 때마다 결과값이 즉시 저장되도록 구현한다. 예를 들어, 일반적인 연산 과정에서는 ‘1 + 2 * 3 – 2 = 5’와 같은 결과가 나타나지만 본 설계에서 구현하는 계산기는 ‘1 + 2 * 3 – 2 = 7’와 같은 결과가 나타나야 한다. 전자의 경우에는 연산기호의 우선순위를 고려한 연산을 수행하였지만 후자의 경우에는 연산기호의 우선순위를 고려하지 않은 채로 연산을 수행하였다.

• 초기화 버튼을 구현한다.
Keypad 모듈에 초기화 버튼을 추가하여 초기화 버튼을 구현해야 한다. 입력 과정에서 초기화 버튼을 누르게 되면, 누른 시점을 기준으로 그 전의 입력된 데이터들은 모두 삭제되고 아무런 데이터가 입력되지 않은 초기 상태로 돌아간다. 이로써 데이터를 입력하는 최초의 상태가 된다. 이를 구현하기 위해서는 초기화 버튼을 누를 경우, 7-Segment에 0을 출력하고 현재 입력된 숫자와 저장된 결과값 모두 0으로 저장하며 입력 상태도 아무것도 입력되지 않은 상태로 전환한다. 

③ 추가 구현
• 추가 기능 <1> 
연산기호가 연속으로 2번 입력되는 경우, 7-Segment에 오류(Error)를 출력한다. 데이터를 입력할 때 숫자가 연속으로 2번 입력되면 두 자리 숫자로 인식되도록 설계해야 하지만 연산기호가 연속으로 2번 입력되면 정상적인 연산이 불가능하므로 이에 대한 예외 처리가 이루어져야 한다. 따라서 연산기호가 연속으로 2번 입력되는 경우, 7-Segment에 Err를 출력하도록 설계한다. 구현 과정에서 조건문을 이용하여 연산기호가 이미 입력된 상태에서 연산기호가 다시 입력되는 경우를 확인하고 조건에 True이면 Err을 출력한다.
• 추가 기능 <2> 
Underflow(-99999 미만) 시 결과는 Error를 출력한다. 연산의 최종 출력이 –99999 미만의 값인 경우 7-Segment 상에서 출력이 불가능하므로 7-Segment에 오류(Error)를 출력한다. 이러한 출력의 상태를 Underflow로 지정하고 Overflow와 구분하기 위해서 오류 출력 시 –Err이 출력되도록 설계한다. 

④ 예외 처리 구현
• 0으로 나누었을 때의 결과는 Error를 출력한다. 0이 아닌 숫자를 입력하고 연산기호 ‘/’나 ‘%’를 입력한 후, 0을 입력하는 경우, 결과값이 999999 이상이 되므로 Overflow 상태와 동일하게 된다. 따라서 Overflow 시 출력되는 에러 문구를 7-Segment에 출력되도록 설계한다. 실제로 분모가 0인 경우에는 연산 결과값이 무한대가 되므로 Overflow와 같은 상태가 된다.
• Overflow(999999 초과) 시 결과는 Error를 출력한다. 연산 과정에서 연산의 중간 결과값이 999999를 초과하는 경우에는 Overflow 상태가 되지 않고 최종 출력값이 999999를 초과하는 경우에만 Overflow 상태가 되도록 설계한다. 최종 출력값이 999999를 넘는 경우 7-Segment 상에 표현이 불가능하므로 7-Segment에 오류(Error)를 출력한다. Underflow와 구분하기 위해서 오류 출력 시 Err이 출력되도록 설계한다.