<?xml version="1.0" encoding="UTF-8"?><rss version="2.0"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:wfw="http://wellformedweb.org/CommentAPI/"
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:atom="http://www.w3.org/2005/Atom"
	xmlns:sy="http://purl.org/rss/1.0/modules/syndication/"
	xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
	>

<channel>
	<title>半導體 &#8211; 蘿蔔實驗室</title>
	<atom:link href="https://lobolab-semiconductor.github.io/index.php/tag/semiconductor/feed/" rel="self" type="application/rss+xml" />
	<link>https://lobolab-semiconductor.github.io</link>
	<description></description>
	<lastBuildDate>Wed, 03 Jan 2024 05:39:50 +0000</lastBuildDate>
	<language>en-US</language>
	<sy:updatePeriod>
	hourly	</sy:updatePeriod>
	<sy:updateFrequency>
	1	</sy:updateFrequency>
	<generator>https://wordpress.org/?v=6.4.2</generator>
	<item>
		<title>英特爾AI Everywhere發表會三大重點整理與其核心AI PC晶片分析</title>
		<link>https://lobolab-semiconductor.github.io/index.php/2024/01/03/intel_2023_ai_everywhere/</link>
		
		<dc:creator><![CDATA[lobolab]]></dc:creator>
		<pubDate>Wed, 03 Jan 2024 05:37:36 +0000</pubDate>
				<category><![CDATA[半導體業趨勢]]></category>
		<category><![CDATA[技術實測分析]]></category>
		<category><![CDATA[Intel]]></category>
		<category><![CDATA[半導體]]></category>
		<category><![CDATA[晶片]]></category>
		<guid isPermaLink="false">https://lobolab-semiconductor.github.io/?p=69</guid>

					<description><![CDATA[英特爾在2023年12月舉辦了「AI Everywhere」發表會，展示了許多好料 如果你沒有參加這場發表會也別擔心，蘿蔔實驗室幫大家統整了三大重點、並深入分析核心產品Core Ultra的策略！ 根據統計，在這場一小時的發表會中他們總共講到「167」次AI，也就是每一分鐘講2~3次，很努力在追上人工智慧的下一波浪潮。 ▌發佈會三大重點 &#160; #1 Intel會全力進攻AI PC市場 (根據波士頓顧問公司調查，2028年AI PC預期將佔整體PC市場份額的80%) &#160; #2 Intel正式推出Core Ultra處理器晶片，採用自家3D封裝技術，並將會和Acer、ASUS、Del等全球主要OEM廠合作推出的230項產品。   #3 Intel將在4年內完成5個晶片製程節點，目前已出貨 Intel 7 (10nm)、Intel 4 (5~7nm)，正在開發Intel 3 (3~5nm)、20A (2~3nm)、18A (1.4~2nm)製程。 ▌Intel處理器名詞小統整 Intel產品的名稱多到讓人霧煞煞，因此我統整出各個產品名稱意義幫助看影片的朋友更輕鬆。 #1 Core Ultra 處理器 ：Intel 整合CPU+GPU+NPU (Neural Processing Unit，神經運算單元)的整合型晶片 （專注消費者AI PC市場） #2 5th Gen Intel Xeon處理器：Intel的 X86 CPU （專注雲端資料中心市場） #3 Gaudi 3處理器- Intel下世代AI加速晶片 （專注雲端資料中心市場） #4 [&#8230;]]]></description>
										<content:encoded><![CDATA[
<p>英特爾在2023年12月舉辦了「AI Everywhere」發表會，展示了許多好料</p>



<p>如果你沒有參加這場發表會也別擔心，蘿蔔實驗室幫大家統整了三大重點、並深入分析核心產品Core Ultra的策略！</p>



<p>根據統計，在這場一小時的發表會中他們總共講到「167」次AI，也就是每一分鐘講2~3次，很努力在追上人工智慧的下一波浪潮。</p>



<p></p>



<p>▌發佈會三大重點</p>



<p>&nbsp; #1 Intel會全力進攻AI PC市場 (根據波士頓顧問公司調查，2028年AI PC預期將佔整體PC市場份額的80%)</p>



<p>&nbsp; #2 Intel正式推出Core Ultra處理器晶片，採用自家3D封裝技術，並將會和Acer、ASUS、Del等全球主要OEM廠合作推出的230項產品。</p>



<p>  #3 Intel將在4年內完成5個晶片製程節點，目前已出貨 Intel 7 (10nm)、Intel 4 (5~7nm)，正在開發Intel 3 (3~5nm)、20A (2~3nm)、18A (1.4~2nm)製程。</p>



<figure class="wp-block-image size-large"><img fetchpriority="high" decoding="async" width="1024" height="578" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-28-at-4.09.39 PM-1024x578.png" alt="" class="wp-image-71" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-28-at-4.09.39 PM-1024x578.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-28-at-4.09.39 PM-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-28-at-4.09.39 PM-768x433.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-28-at-4.09.39 PM-1536x867.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-28-at-4.09.39 PM.png 1919w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<p></p>



<p>▌Intel處理器名詞小統整</p>



<p>Intel產品的名稱多到讓人霧煞煞，因此我統整出各個產品名稱意義幫助看影片的朋友更輕鬆。</p>



<p>#1 Core Ultra 處理器 ：Intel 整合CPU+GPU+NPU (Neural Processing Unit，神經運算單元)的整合型晶片 （專注消費者AI PC市場）</p>



<p>#2 5th Gen Intel Xeon處理器：Intel的 X86 CPU （專注雲端資料中心市場）</p>



<p>#3 Gaudi 3處理器- Intel下世代AI加速晶片 （專注雲端資料中心市場）</p>



<p>#4 Arc處理器 &#8211; Intel 的 GPU顯示卡晶片 （著重邊緣運算市場）</p>



<p></p>



<p>單獨統整發佈會內容許多人都做過了，我們希望貢獻不一樣的東西。</p>



<p>因此，筆者針對英特爾AI PC的核心產品「Core Ultra處理器」多討論幾個我們好奇的地方。</p>



<p></p>



<figure class="wp-block-image size-large"><img decoding="async" width="1024" height="575" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-29-at-1.44.56 PM-1024x575.png" alt="" class="wp-image-70" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-29-at-1.44.56 PM-1024x575.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-29-at-1.44.56 PM-300x168.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-29-at-1.44.56 PM-768x431.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-29-at-1.44.56 PM-1536x862.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2024/01/Screenshot-2023-12-29-at-1.44.56 PM-2048x1149.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<p>▌#1 AI PC為什麼要整合CPU+GPU+NPU，三種晶片都要負責算AI嗎？為啥硬要把Intel CPU整合進來賣？</p>



<p>相較於NVIDIA選擇的「AI就該給GPU算」路線，Intel選擇推出的AI PC核心產品Core Ultra SoC一次整合了CPU+GPU+NPU。</p>



<p>三種處理器都要負責算AI嗎？Intel表示是的，因為AI的應用情境多樣：</p>



<p>&#8211; CPU：負責低延遲需求的AI運算</p>



<p>&#8211; GPU：負責運算生成式AI高吞吐量運算</p>



<p>&#8211; NPU：負責需求低功耗的AI運算</p>



<p>讓我們困惑的問題來了，既然英特爾都做了NPU，為什麼不把所有的AI都使用NPU算呢？</p>



<p>這樣不是可以同時既滿足算得快、多、省電嗎？Intel的官宣論點我們覺得有點說不通</p>



<p>筆者想了一陣子，認為這是Intel想利用其在x86軟體生態鏈的巨大影響力，進一步擴大GPU與NPU軟體生態鏈與競爭力的策略</p>



<p>如果有部署過AI的好朋友們應該都知道，當想要從PyTorch/TensorFlow/HuggingFace等框架直接能部署AI模型到晶片上</p>



<p>沒有人會想再用晶片公司提供 in-house工具重新執行一次才能部署，因為這些工具通常都一堆Bug，超難用的！</p>



<p>但是現階段，如果我們看最受歡迎的PyTorch框架上，可以支援的PC部署就只有CPU與CUDA GPU兩種選項</p>



<p>也就是說：「Intel Core Ultra上的GPU/NPU現在不能從PyTorch一鍵部署，只有CPU可以！」</p>



<p>所以，Core Ultra或許是Intel在養他們旗下GPU/NPU的AI軟體部署工具OpenVINO走的一步。</p>



<p>可以讓不同需求的客戶，根據其開發需求，有彈性選擇不同的處理核心</p>



<p>終端使用者可以馬上用CPU算各種AI模型，但是若客戶發現CPU算不夠快、不夠省電</p>



<p>不用重新換電腦，只要付出軟體開發成本，就能部署到GPU/NPU上 (順便也幫Intel打通OpenVINO生態鏈</p>



<p></p>



<p>▌#2 半導體生態鍊巨頭Intel從市場得到的需求是什麼？</p>



<p>Intel在這場發佈會宣佈了有230+個PC產品將搭載Core Ultra處理器，證明其在PC的生態鏈還是相當牢固。</p>



<p>對於台灣廠商、PM、工程師來說，我們最好奇的或許是「Intel的客戶想要什麼指標/規格？」</p>



<p>Intel的執行副總Michelle表示，這些是從他們的客戶聽到的要求：「CPU重要、Graphics重要、能耗效率Energy Efficiency重要」</p>



<p>此外，可以立即使用的「AI 部署軟體工具鏈」也非常重要。</p>



<p>剛好對應到Core Ultra的CPU、GPU、NPU、OpenVINO。</p>



<p>但這是官宣發佈會，應該是有一些被藏起來的客戶需求了。</p>



<p></p>



<p>▌#3 Windows筆電可以逆襲嗎？Intel Core Ultra跟Apple M3比起來如何？</p>



<p>總結一下：</p>



<p>&#8211; CPU單核跑分 (GeekBench6)：Ultra 7 155H (2451) &lt; Apple M3 (3174) | Apple 贏</p>



<p>&#8211; CPU多核跑分 (GeekBench6)：Ultra 7 155H (12319) &gt; Apple M3 (12012) | Intel 贏</p>



<p>&#8211; GPU跑分 (GeekBench6)：Ultra 7 155H (30191) &lt; Apple M3 (47704) | Apple 贏</p>



<p>&#8211; AI運算跑分&nbsp; (Procyon)：Ultra 7 155H (215) &lt; Apple M3 (916) | Apple 贏</p>



<p>&#8211; 筆電續航力：Zenbook 14 75Wh (6-8小時) &lt; M3 MacBook Pro 70 Wh (9-11小時) | Apple 贏</p>



<p>我們透過發表會知道Core Ultra大幅提升了其運算效率，但是好像距離追上Apple仍有一段距離。</p>



<p>總之，筆者榮幸身為果粉，現在手上的MacBook Pro還是最強的AI PC</p>



<p></p>



<p>▌發佈會資訊與參考資源</p>



<p>這場發佈會已經被上傳到 Intel的YouTube頻道，有興趣的朋友歡迎一起觀賞</p>



<p>&#8211; 1小時版本Youtube 連結：https://youtu.be/843OFFzqp3k?si=8aJVugWNJoPdEKzM</p>



<p>&#8211; 15分鐘版本Youtube 連結：https://youtu.be/_Mjj5uKMnFQ?si=1Pfiox_dYr7QFu4j&nbsp;</p>



<p>&#8211; 評測Apple M3和Intel Core Ultra：https://youtu.be/05joCv0j_Cc?si=6Gf9x8hRWfV9oyCs</p>
]]></content:encoded>
					
		
		
			</item>
		<item>
		<title>一週評測使用ChatGPT設計數位IC (文末含數位IC設計專屬Verilog詠唱模板)</title>
		<link>https://lobolab-semiconductor.github.io/index.php/2023/12/28/chatgpt_ic_verilog/</link>
		
		<dc:creator><![CDATA[lobolab]]></dc:creator>
		<pubDate>Thu, 28 Dec 2023 14:07:28 +0000</pubDate>
				<category><![CDATA[技術實測分析]]></category>
		<category><![CDATA[ChatGPT]]></category>
		<category><![CDATA[Verilog]]></category>
		<category><![CDATA[半導體]]></category>
		<category><![CDATA[晶片]]></category>
		<guid isPermaLink="false">https://lobolab-semiconductor.github.io/?p=48</guid>

					<description><![CDATA[▌本文在幹嘛 生成式AI (如ChatGPT、Gemini)可以提高工程師的生產力，國內IC設計大廠聯發科也積極導入生成式AI「達哥DaVinci」來提昇IC設計工程師們的生產力。 按照此趨勢，未來很有機會每個IC設計工程師都會和ChatGPT一起合作開發晶片，早日學會怎麼跟生成式AI合作才能提高工作競爭力。 筆者身為電機系和數位IC設計領域的一份子，在網路上找不到評測ChatGPT在生成HDL (Verilog、VHDL)時會遇到什麼困難，所以我們決定跳下來自己評測。 ChatGPT真的已經搶走IC設計工程師的工作了嗎？該怎麼跟ChatGPT溝通互動？怎麼叫ChatGPT一步到位生出能用的程式碼？這些都是我們認為待解的重要挑戰。 因此，我準備了五個數位IC設計的代表性題目，由簡入難來測試ChatGPT的IC設計實力。 希望幫前輩、同行、同學先踩過一些坑，拋磚引玉，與社群一起增強用ChatGPT合作開發IC時的詠唱實力 (Prompting)。 ▌測試項目 我們由簡而難精選五題測試，題目參考自Stanford Advanced VLSI Circuit Design課程，以及清大邏輯設計實驗、IC Lab、DSP IC設計、計算機算數等課程內的作業。 每題都要求ChatGPT要用Verilog寫出電路與對應的testbench，這兩個任務都是身為一個數位IC設計工程師在前端流程一定會做到的事情。 五題分別為： Q1. 計數器設計與驗證 (Counter) Q2. 算術邏輯單元的設計與驗證 (8-operand ALU) Q3. 有線脈衝響應處理器設計與驗證 (FIR Digital Filter Processor) Q4. 16&#215;16有號數布斯乘法器 (16&#215;16 Signed Booth Multiplier using type-0 adder) Q5. 2&#215;2脈動陣列設計與驗證 (2&#215;2 Systolic Array) ▌如何評分 評分有4個項目，最低一顆星，最高5顆星，評分項目分別為： C1. Verilog電路的正確性 (Function Correctness) C2. Testbench測試的完整度 [&#8230;]]]></description>
										<content:encoded><![CDATA[
<p></p>



<p>▌本文在幹嘛</p>



<p>生成式AI (如ChatGPT、Gemini)可以提高工程師的生產力，國內IC設計大廠聯發科也積極導入生成式AI「達哥DaVinci」來提昇IC設計工程師們的生產力。</p>



<p>按照此趨勢，未來很有機會每個IC設計工程師都會和ChatGPT一起合作開發晶片，早日學會怎麼跟生成式AI合作才能提高工作競爭力。</p>



<p>筆者身為電機系和數位IC設計領域的一份子，在網路上找不到評測ChatGPT在生成HDL (Verilog、VHDL)時會遇到什麼困難，所以我們決定跳下來自己評測。</p>



<p>ChatGPT真的已經搶走IC設計工程師的工作了嗎？該怎麼跟ChatGPT溝通互動？怎麼叫ChatGPT一步到位生出能用的程式碼？這些都是我們認為待解的重要挑戰。</p>



<p>因此，我準備了五個數位IC設計的代表性題目，由簡入難來測試ChatGPT的IC設計實力。</p>



<p>希望幫前輩、同行、同學先踩過一些坑，拋磚引玉，與社群一起增強用ChatGPT合作開發IC時的詠唱實力 (Prompting)。</p>



<figure class="wp-block-gallery has-nested-images columns-default is-cropped wp-block-gallery-1 is-layout-flex wp-block-gallery-is-layout-flex">
<figure class="wp-block-image size-large"><img decoding="async" width="1024" height="576" data-id="52" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1-1024x576.png" alt="" class="wp-image-52" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="576" data-id="54" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide2-1024x576.png" alt="" class="wp-image-54" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide2-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide2-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide2-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide2-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide2-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="576" data-id="53" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide3-1024x576.png" alt="" class="wp-image-53" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide3-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide3-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide3-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide3-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide3-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="576" data-id="51" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide4-1024x576.png" alt="" class="wp-image-51" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide4-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide4-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide4-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide4-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide4-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="576" data-id="50" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide5-1024x576.png" alt="" class="wp-image-50" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide5-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide5-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide5-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide5-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide5-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="576" data-id="49" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide6-1024x576.png" alt="" class="wp-image-49" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide6-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide6-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide6-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide6-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide6-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="576" data-id="55" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide7-1024x576.png" alt="" class="wp-image-55" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide7-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide7-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide7-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide7-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide7-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="576" data-id="56" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide8-1024x576.png" alt="" class="wp-image-56" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide8-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide8-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide8-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide8-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide8-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>
</figure>



<p>▌測試項目</p>



<p>我們由簡而難精選五題測試，題目參考自Stanford Advanced VLSI Circuit Design課程，以及清大邏輯設計實驗、IC Lab、DSP IC設計、計算機算數等課程內的作業。</p>



<p>每題都要求ChatGPT要用Verilog寫出電路與對應的testbench，這兩個任務都是身為一個數位IC設計工程師在前端流程一定會做到的事情。</p>



<p>五題分別為：</p>



<p>Q1. 計數器設計與驗證 (Counter)</p>



<p>Q2. 算術邏輯單元的設計與驗證 (8-operand ALU)</p>



<p>Q3. 有線脈衝響應處理器設計與驗證 (FIR Digital Filter Processor)</p>



<p>Q4. 16&#215;16有號數布斯乘法器 (16&#215;16 Signed Booth Multiplier using type-0 adder)</p>



<p>Q5. 2&#215;2脈動陣列設計與驗證 (2&#215;2 Systolic Array)</p>



<p></p>



<p>▌如何評分</p>



<p>評分有4個項目，最低一顆星，最高5顆星，評分項目分別為：</p>



<p>C1. Verilog電路的正確性 (Function Correctness)</p>



<p>C2. Testbench測試的完整度 (Test Coverage)</p>



<p>C3. 語法是否正確 (Syntax Correctness)</p>



<p>C4. 重複問同樣問題是否有一致的答案 (Consistency) (因筆者時間有限，用五次來評價)</p>



<p></p>



<p>▌ChatGPT (GPT-3.5) 評測表現 (2023年12月評測)</p>



<p>Q1. 計數器設計與驗證 (Counter)</p>



<p>電路正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 測試完整性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 語法正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 回答一制性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /></p>



<p>Q2. 算術邏輯單元的設計與驗證 (8-operand ALU)</p>



<p>電路正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 測試完整性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 語法正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 回答一制性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /></p>



<p>Q3. 有線脈衝響應處理器設計與驗證 (FIR Digital Filter Processor)</p>



<p>電路正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 測試完整性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 語法正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 回答一制性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /></p>



<p>Q4. 16&#215;16有號數布斯乘法器設計與驗證 (16&#215;16 Signed Booth Multiplier using type-0 adder)</p>



<p>電路正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 測試完整性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 語法正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 回答一制性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /></p>



<p>Q5. 2&#215;2脈動陣列設計與驗證 (2&#215;2 Systolic Array)</p>



<p>電路正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 測試完整性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 語法正確性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /> | 回答一制性<img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /><img src="https://s.w.org/images/core/emoji/14.0.0/72x72/2b50.png" alt="⭐" class="wp-smiley" style="height: 1em; max-height: 1em;" /></p>



<p></p>



<p>▌IC設計工程師專屬的 Prompt模板</p>



<p>經過這週每天和ChatGPT朝夕相處，我們把踩過的坑都整理成下面的詠唱模板，實測產生Verilog的品質真的好了很多：</p>



<blockquote class="wp-block-quote">
<p>以下生成Verilog電路時：</p>



<p>&#8211; 要有輸入register和輸出寄存器，要有 clk、低位rst_n訊號 (0的時候reset)</p>



<p>&#8211; combination &amp; sequential block 分開寫在同一個 module底下</p>



<p>&#8211; 註解簡潔用英文寫</p>



<p>&#8211; Integer不準宣告在 for迴圈中，像 for (int i = 0; i &lt; 32; i = i + 1)就是錯誤的寫法</p>



<p>&#8211; Integer變數要宣告在always block外面</p>



<p>&#8211; 矩陣初始值要一行一行寫，不要寫成一個 list 或 array assignment，要全部寫出來</p>



<p>&#8211; 只能用 always block來寫，不准用initial begin</p>



<p>&#8211; reg 宣告不能用assign賦值</p>



<p>TASK1: 用Verilog生成一個ALU，要有八個 operand (ADD, SUBTRACT, ADD_1, SUBTRACT_1, COMPLEMENT, AND, OR, XOR)</p>



<p>以下生成testbench時：</p>



<p>&#8211; 測試的Coverage要高，至少使用一百種隨機測資測試，能窮舉完的要窮舉</p>



<p>&#8211; 並且要在testbench內用Verilog重新驗算，比對電路輸出結果，expected_result暫存器位寬要對應電路設計，每一筆顯示比對是否正確</p>



<p>&#8211; 最後要顯示所有測試對幾個、錯幾個</p>



<p>&#8211; Integer 要宣告在 initial block 外面</p>



<p>&#8211; 要接上待測模組</p>



<p>TASK2: 生成TASK1對應的testbench</p>
</blockquote>



<p>但距離幫上工程師大忙仍然有一大段路要走，也歡迎大家試試看，跟我們分享屬於你的數位IC設計詠唱模板。</p>



<p></p>



<p>▌我們是誰</p>



<p>蘿蔔實驗室 &#8211; 與你分享晶片設計實用知識</p>



<p>Facebook: LoboLab 蘿蔔實驗室</p>



<p>IG: lobolab.semiconductor</p>



<p>歡迎到我們的IG看詳細實測，真的覺得蠻好玩的！歡迎追蹤！</p>



<p>註：IC為 integrated circuit的縮寫，也就是大眾熟知的電路</p>
]]></content:encoded>
					
		
		
			</item>
		<item>
		<title>蘿蔔實驗室推薦的8個晶片半導體知識型YouTuber/粉專</title>
		<link>https://lobolab-semiconductor.github.io/index.php/2023/12/28/youtube_semi/</link>
		
		<dc:creator><![CDATA[lobolab]]></dc:creator>
		<pubDate>Thu, 28 Dec 2023 13:18:14 +0000</pubDate>
				<category><![CDATA[蘿蔔獨家推薦]]></category>
		<category><![CDATA[Youtube]]></category>
		<category><![CDATA[半導體]]></category>
		<category><![CDATA[晶片]]></category>
		<category><![CDATA[粉專]]></category>
		<guid isPermaLink="false">https://lobolab-semiconductor.github.io/?p=31</guid>

					<description><![CDATA[除了大學修課和看線上課程，你是否跟我們一樣好奇有沒有其他能充實晶片半導體知識的資源呢？ 換句話說，我們好奇學習半導體知識可以「軟」一點嗎？ 網路上有很多人都整理了軟體、AI的每日學習資源，甚至連每週解說AI演算法論文的YouTuber都有！ 但是，根據我們的觀察，晶片/半導體的學習圈子好像相對比較封閉 (或是超級封閉XD 如果大家都能每天輕鬆多學會一點晶片半導體知識，相信對IC設計半導體社群、有志學習的朋友、大眾應該都會產生正向影響。 有鑑於此，我們幫大家整理了8個晶片半導體知識型YouTuber和粉專當作交換禮物！(趁著聖誕節要到了) 歡迎跟我們分享你推薦的半導體學習YouTube頻道和粉專~ 交流多一點、一起過好年！ ▌#1 老石谈芯 [晶片半導體知識型YouTuber] 連結：https://www.youtube.com/@laoshi_tec 簡介：老石是英國帝國理工博士、FPGA晶片設計工程师、研究者。主要分享晶片與半導體行業相關的科普、硬核 (論文這種等級)的內容，也會發表學習成長、心態、生活等內容。 短評：老石很有書生氣質，講話有條有理，剪輯也有質感，追蹤很久了 ▌#2 Redefine Innovation [晶片半導體知識型粉專] 連結：https://www.facebook.com/RedefineInnovation 簡介：Vince Liu之前在國際大廠ASML擔任PM，主要分享半導體元件、設備的分析與知識 短評：很推薦！認真覺得很有料，許多時候都有很有趣的觀點與分析，學到了很多學校學不到的東西！ ▌#3 TECH CHIP 科技洋芋片 [晶片半導體知識型YouTuber] 連結：https://www.youtube.com/@TaiwanTechChip 簡介：科技洋芋片是台灣清大和成大共同組成的團隊。主要將晶片與半導體行業艱難的晶片知識與產業故事轉化成容易懂的動畫和圖文。 短評：動畫質感真的很棒，講話有條有理，但可能是動畫製作不易，最近比較少更新了QQ ▌#4 硬件茶談 [晶片半導體知識型YouTuber] 連結：https://www.youtube.com/@user-og1rx7gc6o 簡介：主要將晶片與電腦硬體艱難的知識用簡單易懂的動畫呈現。 短評：動畫質感真的很猛，每次看都覺得動畫實力超出天花板，有些觀念看了圖像真的比較容易懂 ▌#5 曲博科技教室 Dr. J Class [晶片半導體知識型YouTuber] 連結：https://www.youtube.com/@Ansforce 簡介：曲博是台大電機博士。主要分享半導體行業相關的科普。 短評：很有台灣味的YouTuber，也常是電視節目的嘉賓，喜歡台灣味的這邊請~ ▌#6 什麼頻道!? What Channel ! [晶片半導體綜合型YouTuber] 連結：https://www.youtube.com/@what_channel 簡介：以科技業的職人分享為主，有很多實際訪談為主的節目 [&#8230;]]]></description>
										<content:encoded><![CDATA[
<div class="wp-block-columns is-layout-flex wp-container-core-columns-layout-1 wp-block-columns-is-layout-flex">
<div class="wp-block-column is-layout-flow wp-block-column-is-layout-flow" style="flex-basis:100%">
<div class="wp-block-group is-vertical is-layout-flex wp-container-core-group-layout-1 wp-block-group-is-layout-flex">
<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="576" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1024x576.png" alt="" class="wp-image-32" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/Slide1-2048x1152.png 2048w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<pre class="wp-block-preformatted">除了大學修課和看線上課程，你是否跟我們一樣好奇有沒有其他能充實晶片半導體知識的資源呢？

換句話說，我們好奇學習半導體知識可以「軟」一點嗎？

網路上有很多人都整理了軟體、AI的每日學習資源，甚至連每週解說AI演算法論文的YouTuber都有！
但是，根據我們的觀察，晶片/半導體的學習圈子好像相對比較封閉 (或是超級封閉XD
如果大家都能每天輕鬆多學會一點晶片半導體知識，相信對IC設計半導體社群、有志學習的朋友、大眾應該都會產生正向影響。
有鑑於此，我們幫大家整理了8個晶片半導體知識型YouTuber和粉專當作交換禮物！(趁著聖誕節要到了)
歡迎跟我們分享你推薦的半導體學習YouTube頻道和粉專~
交流多一點、一起過好年！

▌#1 老石谈芯 [晶片半導體知識型YouTuber]
連結：https://www.youtube.com/@laoshi_tec 
簡介：老石是英國帝國理工博士、FPGA晶片設計工程师、研究者。主要分享晶片與半導體行業相關的科普、硬核 (論文這種等級)的內容，也會發表學習成長、心態、生活等內容。
短評：老石很有書生氣質，講話有條有理，剪輯也有質感，追蹤很久了

▌#2 Redefine Innovation [晶片半導體知識型粉專]
連結：https://www.facebook.com/RedefineInnovation 
簡介：Vince Liu之前在國際大廠ASML擔任PM，主要分享半導體元件、設備的分析與知識
短評：很推薦！認真覺得很有料，許多時候都有很有趣的觀點與分析，學到了很多學校學不到的東西！

▌#3 TECH CHIP 科技洋芋片 [晶片半導體知識型YouTuber]
連結：https://www.youtube.com/@TaiwanTechChip 
簡介：科技洋芋片是台灣清大和成大共同組成的團隊。主要將晶片與半導體行業艱難的晶片知識與產業故事轉化成容易懂的動畫和圖文。
短評：動畫質感真的很棒，講話有條有理，但可能是動畫製作不易，最近比較少更新了QQ

▌#4 硬件茶談 [晶片半導體知識型YouTuber]
連結：https://www.youtube.com/@user-og1rx7gc6o  
簡介：主要將晶片與電腦硬體艱難的知識用簡單易懂的動畫呈現。
短評：動畫質感真的很猛，每次看都覺得動畫實力超出天花板，有些觀念看了圖像真的比較容易懂

▌#5 曲博科技教室 Dr. J Class [晶片半導體知識型YouTuber]
連結：https://www.youtube.com/@Ansforce 
簡介：曲博是台大電機博士。主要分享半導體行業相關的科普。
短評：很有台灣味的YouTuber，也常是電視節目的嘉賓，喜歡台灣味的這邊請~

▌#6 什麼頻道!? What Channel ! [晶片半導體綜合型YouTuber]
連結：https://www.youtube.com/@what_channel
簡介：以科技業的職人分享為主，有很多實際訪談為主的節目
短評：這邊比較像是科技業人生經驗大集錦(唐吉軻德的感覺)，有時候挖到有共鳴的同領域前輩一些人生經驗或知識時，會有挖到寶的感覺！

▌#7 Merak Channel 天璇 [晶片設計知識型Vtuber]
連結：https://youtube.com/@merak0325?si=WF_OJuRJQq36rwOS
簡介：很特別的Vtuber，有硬體描述語言Verilog、數位IC設計的免費教學
短評：喜歡看Vtuber教學的這邊請！真的很特別的風格

▌#8 半導體產業與學術討論區 [晶片半導體綜合臉書社群]
連結：https://www.facebook.com/groups/TaiwanSemiconductorGroup 
簡介：有很多熱心的人都會上來分享半導體知識，一起學習！

▌我們是誰
蘿蔔實驗室 - 與你分享晶片設計實用知識
Facebook: LoboLab 蘿蔔實驗室
https://www.facebook.com/profile.php?id=61552637872170
IG: lobolab.semiconductor
https://www.instagram.com/lobolab.semiconductor?igsh=OGQ5ZDc2ODk2ZA==
也很歡迎追蹤！</pre>


</div>
</div>
</div>
]]></content:encoded>
					
		
		
			</item>
		<item>
		<title>台積電創辦人張忠謀於MIT談台灣半導體優勢</title>
		<link>https://lobolab-semiconductor.github.io/index.php/2023/12/27/21/</link>
		
		<dc:creator><![CDATA[lobolab]]></dc:creator>
		<pubDate>Wed, 27 Dec 2023 13:10:32 +0000</pubDate>
				<category><![CDATA[大師演講整理]]></category>
		<category><![CDATA[MIT]]></category>
		<category><![CDATA[TSMC]]></category>
		<category><![CDATA[半導體]]></category>
		<category><![CDATA[台灣]]></category>
		<category><![CDATA[張忠謀]]></category>
		<guid isPermaLink="false">https://lobolab-semiconductor.github.io/?p=21</guid>

					<description><![CDATA[演講題目：Lessons of a Life in Chips Manufacturing, from Texas to Taiwan (Via Japan) ▌演講大綱 這次演講是張忠謀創辦人退休後，以92歲高齡獲邀回MIT幫Manufacturing @ MIT Distinguished Speaker Series進行演講 在沒有身為台積電門面的公關壓力下，他這次選擇分享了五個主題，分別是： #1 晶片的普遍性 (Pervasiveness of Chips) #2 晶片的重要歷史 (Highlights in History of Chips) #3 晶圓代工商業模型 (The Foundry Business Model) #4 台灣在晶片製造的優勢 (Taiwan’s Advantages in Chips Manufacturing) #5 學到的一些啟示 (Lessons) 其實每次聽演講，最令人欽佩的是張忠謀先生的談吐風格，包含他準備的一些開玩笑。 雖然由於年紀增長，他講話的速度變慢，但字字句句會讓人非常期待他想要分享什麼，衷心認為他是個令人喜愛的演講者。 期許自己也能在公眾演講上越來越好。 以下是我整理的四個最引起共鳴的演講內容重點，與大家分享。 ▌#1 沒有通過MIT博班資格考的幸運，成就了現在的張忠謀先生 [&#8230;]]]></description>
										<content:encoded><![CDATA[
<p></p>



<p>演講題目：Lessons of a Life in Chips Manufacturing, from Texas to Taiwan (Via Japan)</p>



<figure class="wp-block-image aligncenter size-large"><img loading="lazy" decoding="async" width="1024" height="576" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/1-1024x576.png" alt="" class="wp-image-23" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/1-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/1-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/1-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/1-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/1.png 1920w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<p>▌演講大綱</p>



<p>這次演講是張忠謀創辦人退休後，以92歲高齡獲邀回MIT幫Manufacturing @ MIT Distinguished Speaker Series進行演講</p>



<p>在沒有身為台積電門面的公關壓力下，他這次選擇分享了五個主題，分別是：</p>



<p>#1 晶片的普遍性 (Pervasiveness of Chips)</p>



<p>#2 晶片的重要歷史 (Highlights in History of Chips)</p>



<p>#3 晶圓代工商業模型 (The Foundry Business Model)</p>



<p>#4 台灣在晶片製造的優勢 (Taiwan’s Advantages in Chips Manufacturing)</p>



<p>#5 學到的一些啟示 (Lessons)</p>



<p>其實每次聽演講，最令人欽佩的是張忠謀先生的談吐風格，包含他準備的一些開玩笑。</p>



<p>雖然由於年紀增長，他講話的速度變慢，但字字句句會讓人非常期待他想要分享什麼，衷心認為他是個令人喜愛的演講者。</p>



<p>期許自己也能在公眾演講上越來越好。</p>



<p>以下是我整理的四個最引起共鳴的演講內容重點，與大家分享。</p>



<figure class="wp-block-image aligncenter size-large"><img loading="lazy" decoding="async" width="1024" height="576" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/2-1024x576.png" alt="" class="wp-image-24" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/2-1024x576.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/2-300x169.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/2-768x432.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/2-1536x864.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/2.png 1920w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<p>▌#1 沒有通過MIT博班資格考的幸運，成就了現在的張忠謀先生</p>



<p>這個故事被張忠謀先生提及很多次，張忠謀先生是MIT機械系學碩士畢業，並且也希望在MIT完成博士，但不幸的，他在博班資格考時失敗了兩次，而這也是MIT規定的最高次數，所以他最終被退學了。</p>



<p>張忠謀提到：「用回顧性的角度，機械系博士班資格考失利是發生在他身上最幸運的事情，因為他選擇了另外的人生課題。但在失敗的當下，他真的一點都不認為這是一種幸運。」</p>



<p>蠻有共鳴的點在於，大部分人 (當然也包含我自身)都期待人生順遂如意，可以每一步都跟隨理想中的安排。但即便現在成功如張忠謀先生，半導體也不是他最剛開始的志願，反而是失敗後的再出發。</p>



<p>與我父親、我曾經的一些經歷相當相似，所以覺得有共鳴，努力只是基本，但通常事情會不會成功操之在他人，或甚至操之在某種神秘的機率選擇中。</p>



<p>把悲劇或失敗事件視為禮物來珍惜通常不太容易，但卻是我們必須面對的課題，改變心態、珍惜其他的機會，好好把握當下做下去，或許也是會有不錯發展。</p>



<p>▌#2 用金錢理解 Moore’s Law 更好懂</p>



<p>這次他在提到 Moore’s Law時，用了最貼近大家生活的金錢來做類比，如下：</p>



<p>如果各位的小孩在出生時擁有一塊錢，而這一塊錢按照摩爾定律成長 (也就是每0.5~2年變成原本的兩倍)</p>



<p>那恭喜你，小孩在五十歲時會成為億萬富翁 (Billionaire, 10^9)，在七十歲時他會成為兆萬富翁 (Trillionare, 10^12)</p>



<p>這就是 Moore’s Law的威力，只是把錢變成電晶體而已。</p>



<p>▌#3 由MOS成就的幸運Moore’s Law</p>



<p>剛開始積體電路的主流其實是 bipolar電晶體架構 (長得像三明治)，而這也是Moore’s Law被提出來的時間。</p>



<p>但許多團隊 (包含在德州儀器的張忠謀先生)嘗試過集成10000個bipolart transistor到晶片上，但是最終都失敗了。</p>



<p>是後來大家改嘗試另外的技術路線，也就是現在的MOS transistor結構(長得像水溝蓋)，才讓Moore’s Law延續了下去。</p>



<p>張忠謀先生提到，事實上是MOS才使Moore’s Law得以幸運存在，他開玩笑地提到Gordon Moore也很幸運。</p>



<p>但或許也代表，在業界不斷爭辯的 Moore’s Law已死或許沒有這麼絕對，時間到了或許又有其他的技術路線會出現，拯救Moore’s Law。</p>



<p>▌#4 台灣是因為什麼能夠「現在」在晶片製造領先全球</p>



<p>台灣之所以現在在晶片製造領先全球，其實除了工程師(engineers)，勤勤懇懇的技術員(technicians)、作業員(operators)也是非常重要的。</p>



<p>他認為第一個重點是，台灣作業員的離職率(turnover rate)遠遠低於美國，台灣是2%左右，美國則大概是15%~25%。</p>



<p>但是，培訓一個作業員學會操作機台大概就需要3個月，離職率太高的話怎麼可能做晶片製造。</p>



<p>張忠謀提到在美國德州儀器工作的時期，他就曾與美國同事談論到，手下帶領的許多作業員沒有在在職期間成功做出一個會動的電晶體，作業員就離職找其他好工作了。</p>



<p>他認為的第二個重點，台灣是個小地方，且到處都有鐵路相連，也幫助了晶片製造經驗的「台灣在地化」快速迭代，每個時間都有1000位工程師在開發。</p>



<p>在學習如何做出更好的晶片上，最終取得了勝利。</p>



<figure class="wp-block-image size-large"><img loading="lazy" decoding="async" width="1024" height="571" src="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/3-1024x571.png" alt="" class="wp-image-25" srcset="https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/3-1024x571.png 1024w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/3-300x167.png 300w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/3-768x428.png 768w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/3-1536x857.png 1536w, https://lobolab-semiconductor.github.io/wp-content/uploads/2023/12/3.png 1920w" sizes="(max-width: 1024px) 100vw, 1024px" /></figure>



<p>雖然在晶片製造業的工作可能比較無趣，張忠謀先生認為正是因為國家發展到某個階段，有許多願意在產線上認真工作的工作者，才造就了「現在」的台灣晶片製造領先全球。</p>



<p>他也坦率談到，因為國家發展階段不同，或許接下來會有比台灣更適合晶片製造的國家出來接棒(他列出南亞與東南亞的一些國家)，成為下一個晶片製造的領頭羊。</p>



<p>結語，張忠謀創辦人談到，若沒有貿易自由化、國際化，那晶片製造就不會是現在如此有韌性的產業鍊，希望大家盡力避免冷戰發生。</p>



<p>▌演講詳細資訊</p>



<p>這個演講已經被上傳到 Manufacturing @ MIT的YouTube課程，很推薦大家一起觀賞，個人建議用1.5倍速播放，比較適合目前的抖音時代</p>



<p>Manufacturing @ MIT Distinguished Speaker Series: TSMC founder Morris Chang on the evolution of the semiconductor industry</p>



<p>Youtube 連結：<a href="https://youtu.be/r_8XClnnvIk?si=NM3Q9T5eBWM28IVp">https://youtu.be/r_8XClnnvIk?si=NM3Q9T5eBWM28IVp</a></p>
]]></content:encoded>
					
		
		
			</item>
	</channel>
</rss>
