#ifndef IP_CL_HBM_H_
#define IP_CL_HBM_H_

// (c) Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
// (c) Copyright 2022-2024 Advanced Micro Devices, Inc. All rights reserved.
// 
// This file contains confidential and proprietary information
// of AMD and is protected under U.S. and international copyright
// and other intellectual property laws.
// 
// DISCLAIMER
// This disclaimer is not a license and does not grant any
// rights to the materials distributed herewith. Except as
// otherwise provided in a valid license issued to you by
// AMD, and to the maximum extent permitted by applicable
// law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND
// WITH ALL FAULTS, AND AMD HEREBY DISCLAIMS ALL WARRANTIES
// AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING
// BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-
// INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and
// (2) AMD shall not be liable (whether in contract or tort,
// including negligence, or under any other theory of
// liability) for any loss or damage of any kind or nature
// related to, arising under or in connection with these
// materials, including for any direct, or any indirect,
// special, incidental, or consequential loss or damage
// (including loss of data, profits, goodwill, or any type of
// loss or damage suffered as a result of any action brought
// by a third party) even if such damage or loss was
// reasonably foreseeable or AMD had been advised of the
// possibility of the same.
// 
// CRITICAL APPLICATIONS
// AMD products are not designed or intended to be fail-
// safe, or for use in any application requiring fail-safe
// performance, such as life-support or safety devices or
// systems, Class III medical devices, nuclear facilities,
// applications related to the deployment of airbags, or any
// other applications that could lead to death, personal
// injury, or severe property or environmental damage
// (individually and collectively, "Critical
// Applications"). Customer assumes the sole risk and
// liability of any use of AMD products in Critical
// Applications, subject only to applicable laws and
// regulations governing limitations on product liability.
// 
// THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS
// PART OF THIS FILE AT ALL TIMES.
// 
// DO NOT MODIFY THIS FILE.


#ifndef XTLM
#include "xtlm.h"
#endif
#ifndef SYSTEMC_INCLUDED
#include <systemc>
#endif

#if defined(_MSC_VER)
#define DllExport __declspec(dllexport)
#elif defined(__GNUC__)
#define DllExport __attribute__ ((visibility("default")))
#else
#define DllExport
#endif

#include "cl_hbm_sc.h"




#ifdef XILINX_SIMULATOR
class DllExport cl_hbm : public cl_hbm_sc
{
public:

  cl_hbm(const sc_core::sc_module_name& nm);
  virtual ~cl_hbm();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > HBM_REF_CLK_0;
  sc_core::sc_in< bool > HBM_REF_CLK_1;
  sc_core::sc_in< bool > AXI_00_ACLK;
  sc_core::sc_in< bool > AXI_00_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_ARSIZE;
  sc_core::sc_in< bool > AXI_00_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_AWSIZE;
  sc_core::sc_in< bool > AXI_00_AWVALID;
  sc_core::sc_in< bool > AXI_00_RREADY;
  sc_core::sc_in< bool > AXI_00_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_00_WDATA;
  sc_core::sc_in< bool > AXI_00_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_00_WVALID;
  sc_core::sc_in< bool > AXI_01_ACLK;
  sc_core::sc_in< bool > AXI_01_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_ARSIZE;
  sc_core::sc_in< bool > AXI_01_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_AWSIZE;
  sc_core::sc_in< bool > AXI_01_AWVALID;
  sc_core::sc_in< bool > AXI_01_RREADY;
  sc_core::sc_in< bool > AXI_01_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_01_WDATA;
  sc_core::sc_in< bool > AXI_01_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_01_WVALID;
  sc_core::sc_in< bool > AXI_02_ACLK;
  sc_core::sc_in< bool > AXI_02_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_ARSIZE;
  sc_core::sc_in< bool > AXI_02_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_AWSIZE;
  sc_core::sc_in< bool > AXI_02_AWVALID;
  sc_core::sc_in< bool > AXI_02_RREADY;
  sc_core::sc_in< bool > AXI_02_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_02_WDATA;
  sc_core::sc_in< bool > AXI_02_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_02_WVALID;
  sc_core::sc_in< bool > AXI_03_ACLK;
  sc_core::sc_in< bool > AXI_03_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_ARSIZE;
  sc_core::sc_in< bool > AXI_03_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_AWSIZE;
  sc_core::sc_in< bool > AXI_03_AWVALID;
  sc_core::sc_in< bool > AXI_03_RREADY;
  sc_core::sc_in< bool > AXI_03_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_03_WDATA;
  sc_core::sc_in< bool > AXI_03_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_03_WVALID;
  sc_core::sc_in< bool > AXI_04_ACLK;
  sc_core::sc_in< bool > AXI_04_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_ARSIZE;
  sc_core::sc_in< bool > AXI_04_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_AWSIZE;
  sc_core::sc_in< bool > AXI_04_AWVALID;
  sc_core::sc_in< bool > AXI_04_RREADY;
  sc_core::sc_in< bool > AXI_04_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_04_WDATA;
  sc_core::sc_in< bool > AXI_04_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_04_WVALID;
  sc_core::sc_in< bool > AXI_05_ACLK;
  sc_core::sc_in< bool > AXI_05_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_ARSIZE;
  sc_core::sc_in< bool > AXI_05_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_AWSIZE;
  sc_core::sc_in< bool > AXI_05_AWVALID;
  sc_core::sc_in< bool > AXI_05_RREADY;
  sc_core::sc_in< bool > AXI_05_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_05_WDATA;
  sc_core::sc_in< bool > AXI_05_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_05_WVALID;
  sc_core::sc_in< bool > AXI_06_ACLK;
  sc_core::sc_in< bool > AXI_06_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_ARSIZE;
  sc_core::sc_in< bool > AXI_06_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_AWSIZE;
  sc_core::sc_in< bool > AXI_06_AWVALID;
  sc_core::sc_in< bool > AXI_06_RREADY;
  sc_core::sc_in< bool > AXI_06_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_06_WDATA;
  sc_core::sc_in< bool > AXI_06_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_06_WVALID;
  sc_core::sc_in< bool > AXI_07_ACLK;
  sc_core::sc_in< bool > AXI_07_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_ARSIZE;
  sc_core::sc_in< bool > AXI_07_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_AWSIZE;
  sc_core::sc_in< bool > AXI_07_AWVALID;
  sc_core::sc_in< bool > AXI_07_RREADY;
  sc_core::sc_in< bool > AXI_07_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_07_WDATA;
  sc_core::sc_in< bool > AXI_07_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_07_WVALID;
  sc_core::sc_in< bool > AXI_08_ACLK;
  sc_core::sc_in< bool > AXI_08_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_ARSIZE;
  sc_core::sc_in< bool > AXI_08_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_AWSIZE;
  sc_core::sc_in< bool > AXI_08_AWVALID;
  sc_core::sc_in< bool > AXI_08_RREADY;
  sc_core::sc_in< bool > AXI_08_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_08_WDATA;
  sc_core::sc_in< bool > AXI_08_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_08_WVALID;
  sc_core::sc_in< bool > AXI_09_ACLK;
  sc_core::sc_in< bool > AXI_09_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_ARSIZE;
  sc_core::sc_in< bool > AXI_09_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_AWSIZE;
  sc_core::sc_in< bool > AXI_09_AWVALID;
  sc_core::sc_in< bool > AXI_09_RREADY;
  sc_core::sc_in< bool > AXI_09_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_09_WDATA;
  sc_core::sc_in< bool > AXI_09_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_09_WVALID;
  sc_core::sc_in< bool > AXI_10_ACLK;
  sc_core::sc_in< bool > AXI_10_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_ARSIZE;
  sc_core::sc_in< bool > AXI_10_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_AWSIZE;
  sc_core::sc_in< bool > AXI_10_AWVALID;
  sc_core::sc_in< bool > AXI_10_RREADY;
  sc_core::sc_in< bool > AXI_10_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_10_WDATA;
  sc_core::sc_in< bool > AXI_10_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_10_WVALID;
  sc_core::sc_in< bool > AXI_11_ACLK;
  sc_core::sc_in< bool > AXI_11_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_ARSIZE;
  sc_core::sc_in< bool > AXI_11_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_AWSIZE;
  sc_core::sc_in< bool > AXI_11_AWVALID;
  sc_core::sc_in< bool > AXI_11_RREADY;
  sc_core::sc_in< bool > AXI_11_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_11_WDATA;
  sc_core::sc_in< bool > AXI_11_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_11_WVALID;
  sc_core::sc_in< bool > AXI_12_ACLK;
  sc_core::sc_in< bool > AXI_12_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_ARSIZE;
  sc_core::sc_in< bool > AXI_12_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_AWSIZE;
  sc_core::sc_in< bool > AXI_12_AWVALID;
  sc_core::sc_in< bool > AXI_12_RREADY;
  sc_core::sc_in< bool > AXI_12_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_12_WDATA;
  sc_core::sc_in< bool > AXI_12_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_12_WVALID;
  sc_core::sc_in< bool > AXI_13_ACLK;
  sc_core::sc_in< bool > AXI_13_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_ARSIZE;
  sc_core::sc_in< bool > AXI_13_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_AWSIZE;
  sc_core::sc_in< bool > AXI_13_AWVALID;
  sc_core::sc_in< bool > AXI_13_RREADY;
  sc_core::sc_in< bool > AXI_13_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_13_WDATA;
  sc_core::sc_in< bool > AXI_13_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_13_WVALID;
  sc_core::sc_in< bool > AXI_14_ACLK;
  sc_core::sc_in< bool > AXI_14_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_ARSIZE;
  sc_core::sc_in< bool > AXI_14_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_AWSIZE;
  sc_core::sc_in< bool > AXI_14_AWVALID;
  sc_core::sc_in< bool > AXI_14_RREADY;
  sc_core::sc_in< bool > AXI_14_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_14_WDATA;
  sc_core::sc_in< bool > AXI_14_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_14_WVALID;
  sc_core::sc_in< bool > AXI_15_ACLK;
  sc_core::sc_in< bool > AXI_15_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_ARSIZE;
  sc_core::sc_in< bool > AXI_15_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_AWSIZE;
  sc_core::sc_in< bool > AXI_15_AWVALID;
  sc_core::sc_in< bool > AXI_15_RREADY;
  sc_core::sc_in< bool > AXI_15_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_15_WDATA;
  sc_core::sc_in< bool > AXI_15_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_15_WVALID;
  sc_core::sc_in< bool > AXI_16_ACLK;
  sc_core::sc_in< bool > AXI_16_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_ARSIZE;
  sc_core::sc_in< bool > AXI_16_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_AWSIZE;
  sc_core::sc_in< bool > AXI_16_AWVALID;
  sc_core::sc_in< bool > AXI_16_RREADY;
  sc_core::sc_in< bool > AXI_16_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_16_WDATA;
  sc_core::sc_in< bool > AXI_16_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_16_WVALID;
  sc_core::sc_in< bool > AXI_17_ACLK;
  sc_core::sc_in< bool > AXI_17_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_ARSIZE;
  sc_core::sc_in< bool > AXI_17_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_AWSIZE;
  sc_core::sc_in< bool > AXI_17_AWVALID;
  sc_core::sc_in< bool > AXI_17_RREADY;
  sc_core::sc_in< bool > AXI_17_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_17_WDATA;
  sc_core::sc_in< bool > AXI_17_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_17_WVALID;
  sc_core::sc_in< bool > AXI_18_ACLK;
  sc_core::sc_in< bool > AXI_18_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_ARSIZE;
  sc_core::sc_in< bool > AXI_18_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_AWSIZE;
  sc_core::sc_in< bool > AXI_18_AWVALID;
  sc_core::sc_in< bool > AXI_18_RREADY;
  sc_core::sc_in< bool > AXI_18_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_18_WDATA;
  sc_core::sc_in< bool > AXI_18_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_18_WVALID;
  sc_core::sc_in< bool > AXI_19_ACLK;
  sc_core::sc_in< bool > AXI_19_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_ARSIZE;
  sc_core::sc_in< bool > AXI_19_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_AWSIZE;
  sc_core::sc_in< bool > AXI_19_AWVALID;
  sc_core::sc_in< bool > AXI_19_RREADY;
  sc_core::sc_in< bool > AXI_19_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_19_WDATA;
  sc_core::sc_in< bool > AXI_19_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_19_WVALID;
  sc_core::sc_in< bool > AXI_20_ACLK;
  sc_core::sc_in< bool > AXI_20_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_ARSIZE;
  sc_core::sc_in< bool > AXI_20_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_AWSIZE;
  sc_core::sc_in< bool > AXI_20_AWVALID;
  sc_core::sc_in< bool > AXI_20_RREADY;
  sc_core::sc_in< bool > AXI_20_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_20_WDATA;
  sc_core::sc_in< bool > AXI_20_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_20_WVALID;
  sc_core::sc_in< bool > AXI_21_ACLK;
  sc_core::sc_in< bool > AXI_21_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_ARSIZE;
  sc_core::sc_in< bool > AXI_21_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_AWSIZE;
  sc_core::sc_in< bool > AXI_21_AWVALID;
  sc_core::sc_in< bool > AXI_21_RREADY;
  sc_core::sc_in< bool > AXI_21_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_21_WDATA;
  sc_core::sc_in< bool > AXI_21_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_21_WVALID;
  sc_core::sc_in< bool > AXI_22_ACLK;
  sc_core::sc_in< bool > AXI_22_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_ARSIZE;
  sc_core::sc_in< bool > AXI_22_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_AWSIZE;
  sc_core::sc_in< bool > AXI_22_AWVALID;
  sc_core::sc_in< bool > AXI_22_RREADY;
  sc_core::sc_in< bool > AXI_22_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_22_WDATA;
  sc_core::sc_in< bool > AXI_22_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_22_WVALID;
  sc_core::sc_in< bool > AXI_23_ACLK;
  sc_core::sc_in< bool > AXI_23_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_ARSIZE;
  sc_core::sc_in< bool > AXI_23_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_AWSIZE;
  sc_core::sc_in< bool > AXI_23_AWVALID;
  sc_core::sc_in< bool > AXI_23_RREADY;
  sc_core::sc_in< bool > AXI_23_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_23_WDATA;
  sc_core::sc_in< bool > AXI_23_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_23_WVALID;
  sc_core::sc_in< bool > AXI_24_ACLK;
  sc_core::sc_in< bool > AXI_24_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_ARSIZE;
  sc_core::sc_in< bool > AXI_24_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_AWSIZE;
  sc_core::sc_in< bool > AXI_24_AWVALID;
  sc_core::sc_in< bool > AXI_24_RREADY;
  sc_core::sc_in< bool > AXI_24_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_24_WDATA;
  sc_core::sc_in< bool > AXI_24_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_24_WVALID;
  sc_core::sc_in< bool > AXI_25_ACLK;
  sc_core::sc_in< bool > AXI_25_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_ARSIZE;
  sc_core::sc_in< bool > AXI_25_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_AWSIZE;
  sc_core::sc_in< bool > AXI_25_AWVALID;
  sc_core::sc_in< bool > AXI_25_RREADY;
  sc_core::sc_in< bool > AXI_25_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_25_WDATA;
  sc_core::sc_in< bool > AXI_25_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_25_WVALID;
  sc_core::sc_in< bool > AXI_26_ACLK;
  sc_core::sc_in< bool > AXI_26_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_ARSIZE;
  sc_core::sc_in< bool > AXI_26_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_AWSIZE;
  sc_core::sc_in< bool > AXI_26_AWVALID;
  sc_core::sc_in< bool > AXI_26_RREADY;
  sc_core::sc_in< bool > AXI_26_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_26_WDATA;
  sc_core::sc_in< bool > AXI_26_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_26_WVALID;
  sc_core::sc_in< bool > AXI_27_ACLK;
  sc_core::sc_in< bool > AXI_27_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_ARSIZE;
  sc_core::sc_in< bool > AXI_27_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_AWSIZE;
  sc_core::sc_in< bool > AXI_27_AWVALID;
  sc_core::sc_in< bool > AXI_27_RREADY;
  sc_core::sc_in< bool > AXI_27_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_27_WDATA;
  sc_core::sc_in< bool > AXI_27_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_27_WVALID;
  sc_core::sc_in< bool > AXI_28_ACLK;
  sc_core::sc_in< bool > AXI_28_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_ARSIZE;
  sc_core::sc_in< bool > AXI_28_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_AWSIZE;
  sc_core::sc_in< bool > AXI_28_AWVALID;
  sc_core::sc_in< bool > AXI_28_RREADY;
  sc_core::sc_in< bool > AXI_28_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_28_WDATA;
  sc_core::sc_in< bool > AXI_28_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_28_WVALID;
  sc_core::sc_in< bool > AXI_29_ACLK;
  sc_core::sc_in< bool > AXI_29_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_ARSIZE;
  sc_core::sc_in< bool > AXI_29_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_AWSIZE;
  sc_core::sc_in< bool > AXI_29_AWVALID;
  sc_core::sc_in< bool > AXI_29_RREADY;
  sc_core::sc_in< bool > AXI_29_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_29_WDATA;
  sc_core::sc_in< bool > AXI_29_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_29_WVALID;
  sc_core::sc_in< bool > AXI_30_ACLK;
  sc_core::sc_in< bool > AXI_30_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_ARSIZE;
  sc_core::sc_in< bool > AXI_30_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_AWSIZE;
  sc_core::sc_in< bool > AXI_30_AWVALID;
  sc_core::sc_in< bool > AXI_30_RREADY;
  sc_core::sc_in< bool > AXI_30_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_30_WDATA;
  sc_core::sc_in< bool > AXI_30_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_30_WVALID;
  sc_core::sc_in< bool > AXI_31_ACLK;
  sc_core::sc_in< bool > AXI_31_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_ARSIZE;
  sc_core::sc_in< bool > AXI_31_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_AWSIZE;
  sc_core::sc_in< bool > AXI_31_AWVALID;
  sc_core::sc_in< bool > AXI_31_RREADY;
  sc_core::sc_in< bool > AXI_31_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_31_WDATA;
  sc_core::sc_in< bool > AXI_31_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_31_WVALID;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_0_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_0_PADDR;
  sc_core::sc_in< bool > APB_0_PCLK;
  sc_core::sc_in< bool > APB_0_PENABLE;
  sc_core::sc_in< bool > APB_0_PRESET_N;
  sc_core::sc_in< bool > APB_0_PSEL;
  sc_core::sc_in< bool > APB_0_PWRITE;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_1_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_1_PADDR;
  sc_core::sc_in< bool > APB_1_PCLK;
  sc_core::sc_in< bool > APB_1_PENABLE;
  sc_core::sc_in< bool > APB_1_PRESET_N;
  sc_core::sc_in< bool > APB_1_PSEL;
  sc_core::sc_in< bool > APB_1_PWRITE;
  sc_core::sc_out< bool > AXI_00_ARREADY;
  sc_core::sc_out< bool > AXI_00_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_00_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_00_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_RID;
  sc_core::sc_out< bool > AXI_00_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_RRESP;
  sc_core::sc_out< bool > AXI_00_RVALID;
  sc_core::sc_out< bool > AXI_00_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_BRESP;
  sc_core::sc_out< bool > AXI_00_BVALID;
  sc_core::sc_out< bool > AXI_01_ARREADY;
  sc_core::sc_out< bool > AXI_01_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_01_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_01_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_RID;
  sc_core::sc_out< bool > AXI_01_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_RRESP;
  sc_core::sc_out< bool > AXI_01_RVALID;
  sc_core::sc_out< bool > AXI_01_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_BRESP;
  sc_core::sc_out< bool > AXI_01_BVALID;
  sc_core::sc_out< bool > AXI_02_ARREADY;
  sc_core::sc_out< bool > AXI_02_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_02_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_02_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_RID;
  sc_core::sc_out< bool > AXI_02_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_RRESP;
  sc_core::sc_out< bool > AXI_02_RVALID;
  sc_core::sc_out< bool > AXI_02_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_BRESP;
  sc_core::sc_out< bool > AXI_02_BVALID;
  sc_core::sc_out< bool > AXI_03_ARREADY;
  sc_core::sc_out< bool > AXI_03_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_03_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_03_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_RID;
  sc_core::sc_out< bool > AXI_03_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_RRESP;
  sc_core::sc_out< bool > AXI_03_RVALID;
  sc_core::sc_out< bool > AXI_03_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_BRESP;
  sc_core::sc_out< bool > AXI_03_BVALID;
  sc_core::sc_out< bool > AXI_04_ARREADY;
  sc_core::sc_out< bool > AXI_04_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_04_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_04_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_RID;
  sc_core::sc_out< bool > AXI_04_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_RRESP;
  sc_core::sc_out< bool > AXI_04_RVALID;
  sc_core::sc_out< bool > AXI_04_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_BRESP;
  sc_core::sc_out< bool > AXI_04_BVALID;
  sc_core::sc_out< bool > AXI_05_ARREADY;
  sc_core::sc_out< bool > AXI_05_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_05_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_05_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_RID;
  sc_core::sc_out< bool > AXI_05_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_RRESP;
  sc_core::sc_out< bool > AXI_05_RVALID;
  sc_core::sc_out< bool > AXI_05_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_BRESP;
  sc_core::sc_out< bool > AXI_05_BVALID;
  sc_core::sc_out< bool > AXI_06_ARREADY;
  sc_core::sc_out< bool > AXI_06_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_06_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_06_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_RID;
  sc_core::sc_out< bool > AXI_06_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_RRESP;
  sc_core::sc_out< bool > AXI_06_RVALID;
  sc_core::sc_out< bool > AXI_06_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_BRESP;
  sc_core::sc_out< bool > AXI_06_BVALID;
  sc_core::sc_out< bool > AXI_07_ARREADY;
  sc_core::sc_out< bool > AXI_07_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_07_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_07_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_RID;
  sc_core::sc_out< bool > AXI_07_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_RRESP;
  sc_core::sc_out< bool > AXI_07_RVALID;
  sc_core::sc_out< bool > AXI_07_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_BRESP;
  sc_core::sc_out< bool > AXI_07_BVALID;
  sc_core::sc_out< bool > AXI_08_ARREADY;
  sc_core::sc_out< bool > AXI_08_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_08_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_08_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_RID;
  sc_core::sc_out< bool > AXI_08_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_RRESP;
  sc_core::sc_out< bool > AXI_08_RVALID;
  sc_core::sc_out< bool > AXI_08_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_BRESP;
  sc_core::sc_out< bool > AXI_08_BVALID;
  sc_core::sc_out< bool > AXI_09_ARREADY;
  sc_core::sc_out< bool > AXI_09_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_09_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_09_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_RID;
  sc_core::sc_out< bool > AXI_09_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_RRESP;
  sc_core::sc_out< bool > AXI_09_RVALID;
  sc_core::sc_out< bool > AXI_09_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_BRESP;
  sc_core::sc_out< bool > AXI_09_BVALID;
  sc_core::sc_out< bool > AXI_10_ARREADY;
  sc_core::sc_out< bool > AXI_10_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_10_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_10_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_RID;
  sc_core::sc_out< bool > AXI_10_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_RRESP;
  sc_core::sc_out< bool > AXI_10_RVALID;
  sc_core::sc_out< bool > AXI_10_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_BRESP;
  sc_core::sc_out< bool > AXI_10_BVALID;
  sc_core::sc_out< bool > AXI_11_ARREADY;
  sc_core::sc_out< bool > AXI_11_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_11_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_11_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_RID;
  sc_core::sc_out< bool > AXI_11_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_RRESP;
  sc_core::sc_out< bool > AXI_11_RVALID;
  sc_core::sc_out< bool > AXI_11_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_BRESP;
  sc_core::sc_out< bool > AXI_11_BVALID;
  sc_core::sc_out< bool > AXI_12_ARREADY;
  sc_core::sc_out< bool > AXI_12_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_12_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_12_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_RID;
  sc_core::sc_out< bool > AXI_12_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_RRESP;
  sc_core::sc_out< bool > AXI_12_RVALID;
  sc_core::sc_out< bool > AXI_12_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_BRESP;
  sc_core::sc_out< bool > AXI_12_BVALID;
  sc_core::sc_out< bool > AXI_13_ARREADY;
  sc_core::sc_out< bool > AXI_13_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_13_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_13_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_RID;
  sc_core::sc_out< bool > AXI_13_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_RRESP;
  sc_core::sc_out< bool > AXI_13_RVALID;
  sc_core::sc_out< bool > AXI_13_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_BRESP;
  sc_core::sc_out< bool > AXI_13_BVALID;
  sc_core::sc_out< bool > AXI_14_ARREADY;
  sc_core::sc_out< bool > AXI_14_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_14_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_14_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_RID;
  sc_core::sc_out< bool > AXI_14_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_RRESP;
  sc_core::sc_out< bool > AXI_14_RVALID;
  sc_core::sc_out< bool > AXI_14_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_BRESP;
  sc_core::sc_out< bool > AXI_14_BVALID;
  sc_core::sc_out< bool > AXI_15_ARREADY;
  sc_core::sc_out< bool > AXI_15_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_15_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_15_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_RID;
  sc_core::sc_out< bool > AXI_15_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_RRESP;
  sc_core::sc_out< bool > AXI_15_RVALID;
  sc_core::sc_out< bool > AXI_15_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_BRESP;
  sc_core::sc_out< bool > AXI_15_BVALID;
  sc_core::sc_out< bool > AXI_16_ARREADY;
  sc_core::sc_out< bool > AXI_16_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_16_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_16_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_RID;
  sc_core::sc_out< bool > AXI_16_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_RRESP;
  sc_core::sc_out< bool > AXI_16_RVALID;
  sc_core::sc_out< bool > AXI_16_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_BRESP;
  sc_core::sc_out< bool > AXI_16_BVALID;
  sc_core::sc_out< bool > AXI_17_ARREADY;
  sc_core::sc_out< bool > AXI_17_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_17_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_17_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_RID;
  sc_core::sc_out< bool > AXI_17_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_RRESP;
  sc_core::sc_out< bool > AXI_17_RVALID;
  sc_core::sc_out< bool > AXI_17_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_BRESP;
  sc_core::sc_out< bool > AXI_17_BVALID;
  sc_core::sc_out< bool > AXI_18_ARREADY;
  sc_core::sc_out< bool > AXI_18_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_18_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_18_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_RID;
  sc_core::sc_out< bool > AXI_18_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_RRESP;
  sc_core::sc_out< bool > AXI_18_RVALID;
  sc_core::sc_out< bool > AXI_18_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_BRESP;
  sc_core::sc_out< bool > AXI_18_BVALID;
  sc_core::sc_out< bool > AXI_19_ARREADY;
  sc_core::sc_out< bool > AXI_19_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_19_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_19_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_RID;
  sc_core::sc_out< bool > AXI_19_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_RRESP;
  sc_core::sc_out< bool > AXI_19_RVALID;
  sc_core::sc_out< bool > AXI_19_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_BRESP;
  sc_core::sc_out< bool > AXI_19_BVALID;
  sc_core::sc_out< bool > AXI_20_ARREADY;
  sc_core::sc_out< bool > AXI_20_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_20_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_20_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_RID;
  sc_core::sc_out< bool > AXI_20_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_RRESP;
  sc_core::sc_out< bool > AXI_20_RVALID;
  sc_core::sc_out< bool > AXI_20_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_BRESP;
  sc_core::sc_out< bool > AXI_20_BVALID;
  sc_core::sc_out< bool > AXI_21_ARREADY;
  sc_core::sc_out< bool > AXI_21_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_21_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_21_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_RID;
  sc_core::sc_out< bool > AXI_21_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_RRESP;
  sc_core::sc_out< bool > AXI_21_RVALID;
  sc_core::sc_out< bool > AXI_21_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_BRESP;
  sc_core::sc_out< bool > AXI_21_BVALID;
  sc_core::sc_out< bool > AXI_22_ARREADY;
  sc_core::sc_out< bool > AXI_22_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_22_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_22_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_RID;
  sc_core::sc_out< bool > AXI_22_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_RRESP;
  sc_core::sc_out< bool > AXI_22_RVALID;
  sc_core::sc_out< bool > AXI_22_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_BRESP;
  sc_core::sc_out< bool > AXI_22_BVALID;
  sc_core::sc_out< bool > AXI_23_ARREADY;
  sc_core::sc_out< bool > AXI_23_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_23_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_23_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_RID;
  sc_core::sc_out< bool > AXI_23_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_RRESP;
  sc_core::sc_out< bool > AXI_23_RVALID;
  sc_core::sc_out< bool > AXI_23_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_BRESP;
  sc_core::sc_out< bool > AXI_23_BVALID;
  sc_core::sc_out< bool > AXI_24_ARREADY;
  sc_core::sc_out< bool > AXI_24_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_24_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_24_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_RID;
  sc_core::sc_out< bool > AXI_24_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_RRESP;
  sc_core::sc_out< bool > AXI_24_RVALID;
  sc_core::sc_out< bool > AXI_24_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_BRESP;
  sc_core::sc_out< bool > AXI_24_BVALID;
  sc_core::sc_out< bool > AXI_25_ARREADY;
  sc_core::sc_out< bool > AXI_25_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_25_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_25_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_RID;
  sc_core::sc_out< bool > AXI_25_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_RRESP;
  sc_core::sc_out< bool > AXI_25_RVALID;
  sc_core::sc_out< bool > AXI_25_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_BRESP;
  sc_core::sc_out< bool > AXI_25_BVALID;
  sc_core::sc_out< bool > AXI_26_ARREADY;
  sc_core::sc_out< bool > AXI_26_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_26_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_26_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_RID;
  sc_core::sc_out< bool > AXI_26_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_RRESP;
  sc_core::sc_out< bool > AXI_26_RVALID;
  sc_core::sc_out< bool > AXI_26_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_BRESP;
  sc_core::sc_out< bool > AXI_26_BVALID;
  sc_core::sc_out< bool > AXI_27_ARREADY;
  sc_core::sc_out< bool > AXI_27_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_27_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_27_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_RID;
  sc_core::sc_out< bool > AXI_27_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_RRESP;
  sc_core::sc_out< bool > AXI_27_RVALID;
  sc_core::sc_out< bool > AXI_27_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_BRESP;
  sc_core::sc_out< bool > AXI_27_BVALID;
  sc_core::sc_out< bool > AXI_28_ARREADY;
  sc_core::sc_out< bool > AXI_28_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_28_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_28_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_RID;
  sc_core::sc_out< bool > AXI_28_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_RRESP;
  sc_core::sc_out< bool > AXI_28_RVALID;
  sc_core::sc_out< bool > AXI_28_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_BRESP;
  sc_core::sc_out< bool > AXI_28_BVALID;
  sc_core::sc_out< bool > AXI_29_ARREADY;
  sc_core::sc_out< bool > AXI_29_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_29_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_29_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_RID;
  sc_core::sc_out< bool > AXI_29_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_RRESP;
  sc_core::sc_out< bool > AXI_29_RVALID;
  sc_core::sc_out< bool > AXI_29_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_BRESP;
  sc_core::sc_out< bool > AXI_29_BVALID;
  sc_core::sc_out< bool > AXI_30_ARREADY;
  sc_core::sc_out< bool > AXI_30_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_30_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_30_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_RID;
  sc_core::sc_out< bool > AXI_30_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_RRESP;
  sc_core::sc_out< bool > AXI_30_RVALID;
  sc_core::sc_out< bool > AXI_30_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_BRESP;
  sc_core::sc_out< bool > AXI_30_BVALID;
  sc_core::sc_out< bool > AXI_31_ARREADY;
  sc_core::sc_out< bool > AXI_31_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_31_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_31_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_RID;
  sc_core::sc_out< bool > AXI_31_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_RRESP;
  sc_core::sc_out< bool > AXI_31_RVALID;
  sc_core::sc_out< bool > AXI_31_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_BRESP;
  sc_core::sc_out< bool > AXI_31_BVALID;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA;
  sc_core::sc_out< bool > APB_0_PREADY;
  sc_core::sc_out< bool > APB_0_PSLVERR;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA;
  sc_core::sc_out< bool > APB_1_PREADY;
  sc_core::sc_out< bool > APB_1_PSLVERR;
  sc_core::sc_in< bool > MON_APB_0_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_0_PADDR_MON;
  sc_core::sc_out< bool > APB_0_PENABLE_MON;
  sc_core::sc_out< bool > APB_0_PSEL_MON;
  sc_core::sc_out< bool > APB_0_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA_MON;
  sc_core::sc_out< bool > APB_0_PREADY_MON;
  sc_core::sc_out< bool > APB_0_PSLVERR_MON;
  sc_core::sc_in< bool > MON_APB_1_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_1_PADDR_MON;
  sc_core::sc_out< bool > APB_1_PENABLE_MON;
  sc_core::sc_out< bool > APB_1_PSEL_MON;
  sc_core::sc_out< bool > APB_1_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA_MON;
  sc_core::sc_out< bool > APB_1_PREADY_MON;
  sc_core::sc_out< bool > APB_1_PSLVERR_MON;
  sc_core::sc_out< bool > apb_complete_0;
  sc_core::sc_out< bool > apb_complete_1;
  sc_core::sc_out< bool > DRAM_0_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_0_STAT_TEMP;
  sc_core::sc_out< bool > DRAM_1_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_1_STAT_TEMP;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_00_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_00_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_01_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_01_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_02_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_02_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_03_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_03_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_04_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_04_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_05_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_05_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_06_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_06_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_07_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_07_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_08_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_08_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_09_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_09_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_10_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_10_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_11_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_11_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_12_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_12_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_13_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_13_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_14_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_14_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_15_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_15_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_16_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_16_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_17_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_17_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_18_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_18_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_19_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_19_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_20_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_20_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_21_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_21_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_22_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_22_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_23_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_23_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_24_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_24_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_25_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_25_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_26_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_26_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_27_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_27_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_28_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_28_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_29_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_29_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_30_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_30_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_31_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_31_8HI_transactor_rst_signal;

};
#endif // XILINX_SIMULATOR




#ifdef XM_SYSTEMC
class DllExport cl_hbm : public cl_hbm_sc
{
public:

  cl_hbm(const sc_core::sc_module_name& nm);
  virtual ~cl_hbm();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > HBM_REF_CLK_0;
  sc_core::sc_in< bool > HBM_REF_CLK_1;
  sc_core::sc_in< bool > AXI_00_ACLK;
  sc_core::sc_in< bool > AXI_00_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_ARSIZE;
  sc_core::sc_in< bool > AXI_00_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_AWSIZE;
  sc_core::sc_in< bool > AXI_00_AWVALID;
  sc_core::sc_in< bool > AXI_00_RREADY;
  sc_core::sc_in< bool > AXI_00_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_00_WDATA;
  sc_core::sc_in< bool > AXI_00_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_00_WVALID;
  sc_core::sc_in< bool > AXI_01_ACLK;
  sc_core::sc_in< bool > AXI_01_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_ARSIZE;
  sc_core::sc_in< bool > AXI_01_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_AWSIZE;
  sc_core::sc_in< bool > AXI_01_AWVALID;
  sc_core::sc_in< bool > AXI_01_RREADY;
  sc_core::sc_in< bool > AXI_01_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_01_WDATA;
  sc_core::sc_in< bool > AXI_01_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_01_WVALID;
  sc_core::sc_in< bool > AXI_02_ACLK;
  sc_core::sc_in< bool > AXI_02_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_ARSIZE;
  sc_core::sc_in< bool > AXI_02_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_AWSIZE;
  sc_core::sc_in< bool > AXI_02_AWVALID;
  sc_core::sc_in< bool > AXI_02_RREADY;
  sc_core::sc_in< bool > AXI_02_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_02_WDATA;
  sc_core::sc_in< bool > AXI_02_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_02_WVALID;
  sc_core::sc_in< bool > AXI_03_ACLK;
  sc_core::sc_in< bool > AXI_03_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_ARSIZE;
  sc_core::sc_in< bool > AXI_03_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_AWSIZE;
  sc_core::sc_in< bool > AXI_03_AWVALID;
  sc_core::sc_in< bool > AXI_03_RREADY;
  sc_core::sc_in< bool > AXI_03_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_03_WDATA;
  sc_core::sc_in< bool > AXI_03_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_03_WVALID;
  sc_core::sc_in< bool > AXI_04_ACLK;
  sc_core::sc_in< bool > AXI_04_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_ARSIZE;
  sc_core::sc_in< bool > AXI_04_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_AWSIZE;
  sc_core::sc_in< bool > AXI_04_AWVALID;
  sc_core::sc_in< bool > AXI_04_RREADY;
  sc_core::sc_in< bool > AXI_04_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_04_WDATA;
  sc_core::sc_in< bool > AXI_04_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_04_WVALID;
  sc_core::sc_in< bool > AXI_05_ACLK;
  sc_core::sc_in< bool > AXI_05_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_ARSIZE;
  sc_core::sc_in< bool > AXI_05_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_AWSIZE;
  sc_core::sc_in< bool > AXI_05_AWVALID;
  sc_core::sc_in< bool > AXI_05_RREADY;
  sc_core::sc_in< bool > AXI_05_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_05_WDATA;
  sc_core::sc_in< bool > AXI_05_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_05_WVALID;
  sc_core::sc_in< bool > AXI_06_ACLK;
  sc_core::sc_in< bool > AXI_06_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_ARSIZE;
  sc_core::sc_in< bool > AXI_06_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_AWSIZE;
  sc_core::sc_in< bool > AXI_06_AWVALID;
  sc_core::sc_in< bool > AXI_06_RREADY;
  sc_core::sc_in< bool > AXI_06_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_06_WDATA;
  sc_core::sc_in< bool > AXI_06_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_06_WVALID;
  sc_core::sc_in< bool > AXI_07_ACLK;
  sc_core::sc_in< bool > AXI_07_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_ARSIZE;
  sc_core::sc_in< bool > AXI_07_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_AWSIZE;
  sc_core::sc_in< bool > AXI_07_AWVALID;
  sc_core::sc_in< bool > AXI_07_RREADY;
  sc_core::sc_in< bool > AXI_07_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_07_WDATA;
  sc_core::sc_in< bool > AXI_07_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_07_WVALID;
  sc_core::sc_in< bool > AXI_08_ACLK;
  sc_core::sc_in< bool > AXI_08_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_ARSIZE;
  sc_core::sc_in< bool > AXI_08_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_AWSIZE;
  sc_core::sc_in< bool > AXI_08_AWVALID;
  sc_core::sc_in< bool > AXI_08_RREADY;
  sc_core::sc_in< bool > AXI_08_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_08_WDATA;
  sc_core::sc_in< bool > AXI_08_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_08_WVALID;
  sc_core::sc_in< bool > AXI_09_ACLK;
  sc_core::sc_in< bool > AXI_09_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_ARSIZE;
  sc_core::sc_in< bool > AXI_09_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_AWSIZE;
  sc_core::sc_in< bool > AXI_09_AWVALID;
  sc_core::sc_in< bool > AXI_09_RREADY;
  sc_core::sc_in< bool > AXI_09_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_09_WDATA;
  sc_core::sc_in< bool > AXI_09_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_09_WVALID;
  sc_core::sc_in< bool > AXI_10_ACLK;
  sc_core::sc_in< bool > AXI_10_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_ARSIZE;
  sc_core::sc_in< bool > AXI_10_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_AWSIZE;
  sc_core::sc_in< bool > AXI_10_AWVALID;
  sc_core::sc_in< bool > AXI_10_RREADY;
  sc_core::sc_in< bool > AXI_10_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_10_WDATA;
  sc_core::sc_in< bool > AXI_10_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_10_WVALID;
  sc_core::sc_in< bool > AXI_11_ACLK;
  sc_core::sc_in< bool > AXI_11_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_ARSIZE;
  sc_core::sc_in< bool > AXI_11_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_AWSIZE;
  sc_core::sc_in< bool > AXI_11_AWVALID;
  sc_core::sc_in< bool > AXI_11_RREADY;
  sc_core::sc_in< bool > AXI_11_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_11_WDATA;
  sc_core::sc_in< bool > AXI_11_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_11_WVALID;
  sc_core::sc_in< bool > AXI_12_ACLK;
  sc_core::sc_in< bool > AXI_12_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_ARSIZE;
  sc_core::sc_in< bool > AXI_12_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_AWSIZE;
  sc_core::sc_in< bool > AXI_12_AWVALID;
  sc_core::sc_in< bool > AXI_12_RREADY;
  sc_core::sc_in< bool > AXI_12_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_12_WDATA;
  sc_core::sc_in< bool > AXI_12_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_12_WVALID;
  sc_core::sc_in< bool > AXI_13_ACLK;
  sc_core::sc_in< bool > AXI_13_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_ARSIZE;
  sc_core::sc_in< bool > AXI_13_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_AWSIZE;
  sc_core::sc_in< bool > AXI_13_AWVALID;
  sc_core::sc_in< bool > AXI_13_RREADY;
  sc_core::sc_in< bool > AXI_13_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_13_WDATA;
  sc_core::sc_in< bool > AXI_13_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_13_WVALID;
  sc_core::sc_in< bool > AXI_14_ACLK;
  sc_core::sc_in< bool > AXI_14_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_ARSIZE;
  sc_core::sc_in< bool > AXI_14_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_AWSIZE;
  sc_core::sc_in< bool > AXI_14_AWVALID;
  sc_core::sc_in< bool > AXI_14_RREADY;
  sc_core::sc_in< bool > AXI_14_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_14_WDATA;
  sc_core::sc_in< bool > AXI_14_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_14_WVALID;
  sc_core::sc_in< bool > AXI_15_ACLK;
  sc_core::sc_in< bool > AXI_15_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_ARSIZE;
  sc_core::sc_in< bool > AXI_15_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_AWSIZE;
  sc_core::sc_in< bool > AXI_15_AWVALID;
  sc_core::sc_in< bool > AXI_15_RREADY;
  sc_core::sc_in< bool > AXI_15_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_15_WDATA;
  sc_core::sc_in< bool > AXI_15_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_15_WVALID;
  sc_core::sc_in< bool > AXI_16_ACLK;
  sc_core::sc_in< bool > AXI_16_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_ARSIZE;
  sc_core::sc_in< bool > AXI_16_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_AWSIZE;
  sc_core::sc_in< bool > AXI_16_AWVALID;
  sc_core::sc_in< bool > AXI_16_RREADY;
  sc_core::sc_in< bool > AXI_16_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_16_WDATA;
  sc_core::sc_in< bool > AXI_16_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_16_WVALID;
  sc_core::sc_in< bool > AXI_17_ACLK;
  sc_core::sc_in< bool > AXI_17_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_ARSIZE;
  sc_core::sc_in< bool > AXI_17_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_AWSIZE;
  sc_core::sc_in< bool > AXI_17_AWVALID;
  sc_core::sc_in< bool > AXI_17_RREADY;
  sc_core::sc_in< bool > AXI_17_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_17_WDATA;
  sc_core::sc_in< bool > AXI_17_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_17_WVALID;
  sc_core::sc_in< bool > AXI_18_ACLK;
  sc_core::sc_in< bool > AXI_18_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_ARSIZE;
  sc_core::sc_in< bool > AXI_18_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_AWSIZE;
  sc_core::sc_in< bool > AXI_18_AWVALID;
  sc_core::sc_in< bool > AXI_18_RREADY;
  sc_core::sc_in< bool > AXI_18_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_18_WDATA;
  sc_core::sc_in< bool > AXI_18_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_18_WVALID;
  sc_core::sc_in< bool > AXI_19_ACLK;
  sc_core::sc_in< bool > AXI_19_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_ARSIZE;
  sc_core::sc_in< bool > AXI_19_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_AWSIZE;
  sc_core::sc_in< bool > AXI_19_AWVALID;
  sc_core::sc_in< bool > AXI_19_RREADY;
  sc_core::sc_in< bool > AXI_19_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_19_WDATA;
  sc_core::sc_in< bool > AXI_19_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_19_WVALID;
  sc_core::sc_in< bool > AXI_20_ACLK;
  sc_core::sc_in< bool > AXI_20_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_ARSIZE;
  sc_core::sc_in< bool > AXI_20_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_AWSIZE;
  sc_core::sc_in< bool > AXI_20_AWVALID;
  sc_core::sc_in< bool > AXI_20_RREADY;
  sc_core::sc_in< bool > AXI_20_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_20_WDATA;
  sc_core::sc_in< bool > AXI_20_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_20_WVALID;
  sc_core::sc_in< bool > AXI_21_ACLK;
  sc_core::sc_in< bool > AXI_21_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_ARSIZE;
  sc_core::sc_in< bool > AXI_21_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_AWSIZE;
  sc_core::sc_in< bool > AXI_21_AWVALID;
  sc_core::sc_in< bool > AXI_21_RREADY;
  sc_core::sc_in< bool > AXI_21_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_21_WDATA;
  sc_core::sc_in< bool > AXI_21_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_21_WVALID;
  sc_core::sc_in< bool > AXI_22_ACLK;
  sc_core::sc_in< bool > AXI_22_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_ARSIZE;
  sc_core::sc_in< bool > AXI_22_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_AWSIZE;
  sc_core::sc_in< bool > AXI_22_AWVALID;
  sc_core::sc_in< bool > AXI_22_RREADY;
  sc_core::sc_in< bool > AXI_22_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_22_WDATA;
  sc_core::sc_in< bool > AXI_22_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_22_WVALID;
  sc_core::sc_in< bool > AXI_23_ACLK;
  sc_core::sc_in< bool > AXI_23_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_ARSIZE;
  sc_core::sc_in< bool > AXI_23_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_AWSIZE;
  sc_core::sc_in< bool > AXI_23_AWVALID;
  sc_core::sc_in< bool > AXI_23_RREADY;
  sc_core::sc_in< bool > AXI_23_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_23_WDATA;
  sc_core::sc_in< bool > AXI_23_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_23_WVALID;
  sc_core::sc_in< bool > AXI_24_ACLK;
  sc_core::sc_in< bool > AXI_24_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_ARSIZE;
  sc_core::sc_in< bool > AXI_24_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_AWSIZE;
  sc_core::sc_in< bool > AXI_24_AWVALID;
  sc_core::sc_in< bool > AXI_24_RREADY;
  sc_core::sc_in< bool > AXI_24_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_24_WDATA;
  sc_core::sc_in< bool > AXI_24_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_24_WVALID;
  sc_core::sc_in< bool > AXI_25_ACLK;
  sc_core::sc_in< bool > AXI_25_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_ARSIZE;
  sc_core::sc_in< bool > AXI_25_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_AWSIZE;
  sc_core::sc_in< bool > AXI_25_AWVALID;
  sc_core::sc_in< bool > AXI_25_RREADY;
  sc_core::sc_in< bool > AXI_25_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_25_WDATA;
  sc_core::sc_in< bool > AXI_25_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_25_WVALID;
  sc_core::sc_in< bool > AXI_26_ACLK;
  sc_core::sc_in< bool > AXI_26_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_ARSIZE;
  sc_core::sc_in< bool > AXI_26_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_AWSIZE;
  sc_core::sc_in< bool > AXI_26_AWVALID;
  sc_core::sc_in< bool > AXI_26_RREADY;
  sc_core::sc_in< bool > AXI_26_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_26_WDATA;
  sc_core::sc_in< bool > AXI_26_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_26_WVALID;
  sc_core::sc_in< bool > AXI_27_ACLK;
  sc_core::sc_in< bool > AXI_27_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_ARSIZE;
  sc_core::sc_in< bool > AXI_27_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_AWSIZE;
  sc_core::sc_in< bool > AXI_27_AWVALID;
  sc_core::sc_in< bool > AXI_27_RREADY;
  sc_core::sc_in< bool > AXI_27_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_27_WDATA;
  sc_core::sc_in< bool > AXI_27_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_27_WVALID;
  sc_core::sc_in< bool > AXI_28_ACLK;
  sc_core::sc_in< bool > AXI_28_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_ARSIZE;
  sc_core::sc_in< bool > AXI_28_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_AWSIZE;
  sc_core::sc_in< bool > AXI_28_AWVALID;
  sc_core::sc_in< bool > AXI_28_RREADY;
  sc_core::sc_in< bool > AXI_28_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_28_WDATA;
  sc_core::sc_in< bool > AXI_28_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_28_WVALID;
  sc_core::sc_in< bool > AXI_29_ACLK;
  sc_core::sc_in< bool > AXI_29_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_ARSIZE;
  sc_core::sc_in< bool > AXI_29_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_AWSIZE;
  sc_core::sc_in< bool > AXI_29_AWVALID;
  sc_core::sc_in< bool > AXI_29_RREADY;
  sc_core::sc_in< bool > AXI_29_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_29_WDATA;
  sc_core::sc_in< bool > AXI_29_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_29_WVALID;
  sc_core::sc_in< bool > AXI_30_ACLK;
  sc_core::sc_in< bool > AXI_30_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_ARSIZE;
  sc_core::sc_in< bool > AXI_30_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_AWSIZE;
  sc_core::sc_in< bool > AXI_30_AWVALID;
  sc_core::sc_in< bool > AXI_30_RREADY;
  sc_core::sc_in< bool > AXI_30_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_30_WDATA;
  sc_core::sc_in< bool > AXI_30_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_30_WVALID;
  sc_core::sc_in< bool > AXI_31_ACLK;
  sc_core::sc_in< bool > AXI_31_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_ARSIZE;
  sc_core::sc_in< bool > AXI_31_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_AWSIZE;
  sc_core::sc_in< bool > AXI_31_AWVALID;
  sc_core::sc_in< bool > AXI_31_RREADY;
  sc_core::sc_in< bool > AXI_31_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_31_WDATA;
  sc_core::sc_in< bool > AXI_31_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_31_WVALID;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_0_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_0_PADDR;
  sc_core::sc_in< bool > APB_0_PCLK;
  sc_core::sc_in< bool > APB_0_PENABLE;
  sc_core::sc_in< bool > APB_0_PRESET_N;
  sc_core::sc_in< bool > APB_0_PSEL;
  sc_core::sc_in< bool > APB_0_PWRITE;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_1_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_1_PADDR;
  sc_core::sc_in< bool > APB_1_PCLK;
  sc_core::sc_in< bool > APB_1_PENABLE;
  sc_core::sc_in< bool > APB_1_PRESET_N;
  sc_core::sc_in< bool > APB_1_PSEL;
  sc_core::sc_in< bool > APB_1_PWRITE;
  sc_core::sc_out< bool > AXI_00_ARREADY;
  sc_core::sc_out< bool > AXI_00_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_00_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_00_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_RID;
  sc_core::sc_out< bool > AXI_00_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_RRESP;
  sc_core::sc_out< bool > AXI_00_RVALID;
  sc_core::sc_out< bool > AXI_00_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_BRESP;
  sc_core::sc_out< bool > AXI_00_BVALID;
  sc_core::sc_out< bool > AXI_01_ARREADY;
  sc_core::sc_out< bool > AXI_01_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_01_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_01_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_RID;
  sc_core::sc_out< bool > AXI_01_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_RRESP;
  sc_core::sc_out< bool > AXI_01_RVALID;
  sc_core::sc_out< bool > AXI_01_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_BRESP;
  sc_core::sc_out< bool > AXI_01_BVALID;
  sc_core::sc_out< bool > AXI_02_ARREADY;
  sc_core::sc_out< bool > AXI_02_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_02_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_02_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_RID;
  sc_core::sc_out< bool > AXI_02_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_RRESP;
  sc_core::sc_out< bool > AXI_02_RVALID;
  sc_core::sc_out< bool > AXI_02_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_BRESP;
  sc_core::sc_out< bool > AXI_02_BVALID;
  sc_core::sc_out< bool > AXI_03_ARREADY;
  sc_core::sc_out< bool > AXI_03_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_03_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_03_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_RID;
  sc_core::sc_out< bool > AXI_03_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_RRESP;
  sc_core::sc_out< bool > AXI_03_RVALID;
  sc_core::sc_out< bool > AXI_03_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_BRESP;
  sc_core::sc_out< bool > AXI_03_BVALID;
  sc_core::sc_out< bool > AXI_04_ARREADY;
  sc_core::sc_out< bool > AXI_04_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_04_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_04_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_RID;
  sc_core::sc_out< bool > AXI_04_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_RRESP;
  sc_core::sc_out< bool > AXI_04_RVALID;
  sc_core::sc_out< bool > AXI_04_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_BRESP;
  sc_core::sc_out< bool > AXI_04_BVALID;
  sc_core::sc_out< bool > AXI_05_ARREADY;
  sc_core::sc_out< bool > AXI_05_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_05_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_05_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_RID;
  sc_core::sc_out< bool > AXI_05_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_RRESP;
  sc_core::sc_out< bool > AXI_05_RVALID;
  sc_core::sc_out< bool > AXI_05_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_BRESP;
  sc_core::sc_out< bool > AXI_05_BVALID;
  sc_core::sc_out< bool > AXI_06_ARREADY;
  sc_core::sc_out< bool > AXI_06_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_06_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_06_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_RID;
  sc_core::sc_out< bool > AXI_06_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_RRESP;
  sc_core::sc_out< bool > AXI_06_RVALID;
  sc_core::sc_out< bool > AXI_06_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_BRESP;
  sc_core::sc_out< bool > AXI_06_BVALID;
  sc_core::sc_out< bool > AXI_07_ARREADY;
  sc_core::sc_out< bool > AXI_07_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_07_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_07_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_RID;
  sc_core::sc_out< bool > AXI_07_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_RRESP;
  sc_core::sc_out< bool > AXI_07_RVALID;
  sc_core::sc_out< bool > AXI_07_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_BRESP;
  sc_core::sc_out< bool > AXI_07_BVALID;
  sc_core::sc_out< bool > AXI_08_ARREADY;
  sc_core::sc_out< bool > AXI_08_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_08_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_08_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_RID;
  sc_core::sc_out< bool > AXI_08_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_RRESP;
  sc_core::sc_out< bool > AXI_08_RVALID;
  sc_core::sc_out< bool > AXI_08_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_BRESP;
  sc_core::sc_out< bool > AXI_08_BVALID;
  sc_core::sc_out< bool > AXI_09_ARREADY;
  sc_core::sc_out< bool > AXI_09_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_09_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_09_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_RID;
  sc_core::sc_out< bool > AXI_09_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_RRESP;
  sc_core::sc_out< bool > AXI_09_RVALID;
  sc_core::sc_out< bool > AXI_09_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_BRESP;
  sc_core::sc_out< bool > AXI_09_BVALID;
  sc_core::sc_out< bool > AXI_10_ARREADY;
  sc_core::sc_out< bool > AXI_10_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_10_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_10_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_RID;
  sc_core::sc_out< bool > AXI_10_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_RRESP;
  sc_core::sc_out< bool > AXI_10_RVALID;
  sc_core::sc_out< bool > AXI_10_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_BRESP;
  sc_core::sc_out< bool > AXI_10_BVALID;
  sc_core::sc_out< bool > AXI_11_ARREADY;
  sc_core::sc_out< bool > AXI_11_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_11_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_11_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_RID;
  sc_core::sc_out< bool > AXI_11_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_RRESP;
  sc_core::sc_out< bool > AXI_11_RVALID;
  sc_core::sc_out< bool > AXI_11_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_BRESP;
  sc_core::sc_out< bool > AXI_11_BVALID;
  sc_core::sc_out< bool > AXI_12_ARREADY;
  sc_core::sc_out< bool > AXI_12_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_12_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_12_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_RID;
  sc_core::sc_out< bool > AXI_12_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_RRESP;
  sc_core::sc_out< bool > AXI_12_RVALID;
  sc_core::sc_out< bool > AXI_12_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_BRESP;
  sc_core::sc_out< bool > AXI_12_BVALID;
  sc_core::sc_out< bool > AXI_13_ARREADY;
  sc_core::sc_out< bool > AXI_13_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_13_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_13_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_RID;
  sc_core::sc_out< bool > AXI_13_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_RRESP;
  sc_core::sc_out< bool > AXI_13_RVALID;
  sc_core::sc_out< bool > AXI_13_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_BRESP;
  sc_core::sc_out< bool > AXI_13_BVALID;
  sc_core::sc_out< bool > AXI_14_ARREADY;
  sc_core::sc_out< bool > AXI_14_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_14_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_14_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_RID;
  sc_core::sc_out< bool > AXI_14_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_RRESP;
  sc_core::sc_out< bool > AXI_14_RVALID;
  sc_core::sc_out< bool > AXI_14_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_BRESP;
  sc_core::sc_out< bool > AXI_14_BVALID;
  sc_core::sc_out< bool > AXI_15_ARREADY;
  sc_core::sc_out< bool > AXI_15_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_15_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_15_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_RID;
  sc_core::sc_out< bool > AXI_15_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_RRESP;
  sc_core::sc_out< bool > AXI_15_RVALID;
  sc_core::sc_out< bool > AXI_15_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_BRESP;
  sc_core::sc_out< bool > AXI_15_BVALID;
  sc_core::sc_out< bool > AXI_16_ARREADY;
  sc_core::sc_out< bool > AXI_16_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_16_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_16_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_RID;
  sc_core::sc_out< bool > AXI_16_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_RRESP;
  sc_core::sc_out< bool > AXI_16_RVALID;
  sc_core::sc_out< bool > AXI_16_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_BRESP;
  sc_core::sc_out< bool > AXI_16_BVALID;
  sc_core::sc_out< bool > AXI_17_ARREADY;
  sc_core::sc_out< bool > AXI_17_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_17_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_17_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_RID;
  sc_core::sc_out< bool > AXI_17_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_RRESP;
  sc_core::sc_out< bool > AXI_17_RVALID;
  sc_core::sc_out< bool > AXI_17_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_BRESP;
  sc_core::sc_out< bool > AXI_17_BVALID;
  sc_core::sc_out< bool > AXI_18_ARREADY;
  sc_core::sc_out< bool > AXI_18_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_18_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_18_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_RID;
  sc_core::sc_out< bool > AXI_18_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_RRESP;
  sc_core::sc_out< bool > AXI_18_RVALID;
  sc_core::sc_out< bool > AXI_18_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_BRESP;
  sc_core::sc_out< bool > AXI_18_BVALID;
  sc_core::sc_out< bool > AXI_19_ARREADY;
  sc_core::sc_out< bool > AXI_19_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_19_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_19_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_RID;
  sc_core::sc_out< bool > AXI_19_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_RRESP;
  sc_core::sc_out< bool > AXI_19_RVALID;
  sc_core::sc_out< bool > AXI_19_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_BRESP;
  sc_core::sc_out< bool > AXI_19_BVALID;
  sc_core::sc_out< bool > AXI_20_ARREADY;
  sc_core::sc_out< bool > AXI_20_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_20_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_20_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_RID;
  sc_core::sc_out< bool > AXI_20_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_RRESP;
  sc_core::sc_out< bool > AXI_20_RVALID;
  sc_core::sc_out< bool > AXI_20_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_BRESP;
  sc_core::sc_out< bool > AXI_20_BVALID;
  sc_core::sc_out< bool > AXI_21_ARREADY;
  sc_core::sc_out< bool > AXI_21_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_21_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_21_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_RID;
  sc_core::sc_out< bool > AXI_21_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_RRESP;
  sc_core::sc_out< bool > AXI_21_RVALID;
  sc_core::sc_out< bool > AXI_21_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_BRESP;
  sc_core::sc_out< bool > AXI_21_BVALID;
  sc_core::sc_out< bool > AXI_22_ARREADY;
  sc_core::sc_out< bool > AXI_22_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_22_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_22_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_RID;
  sc_core::sc_out< bool > AXI_22_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_RRESP;
  sc_core::sc_out< bool > AXI_22_RVALID;
  sc_core::sc_out< bool > AXI_22_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_BRESP;
  sc_core::sc_out< bool > AXI_22_BVALID;
  sc_core::sc_out< bool > AXI_23_ARREADY;
  sc_core::sc_out< bool > AXI_23_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_23_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_23_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_RID;
  sc_core::sc_out< bool > AXI_23_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_RRESP;
  sc_core::sc_out< bool > AXI_23_RVALID;
  sc_core::sc_out< bool > AXI_23_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_BRESP;
  sc_core::sc_out< bool > AXI_23_BVALID;
  sc_core::sc_out< bool > AXI_24_ARREADY;
  sc_core::sc_out< bool > AXI_24_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_24_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_24_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_RID;
  sc_core::sc_out< bool > AXI_24_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_RRESP;
  sc_core::sc_out< bool > AXI_24_RVALID;
  sc_core::sc_out< bool > AXI_24_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_BRESP;
  sc_core::sc_out< bool > AXI_24_BVALID;
  sc_core::sc_out< bool > AXI_25_ARREADY;
  sc_core::sc_out< bool > AXI_25_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_25_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_25_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_RID;
  sc_core::sc_out< bool > AXI_25_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_RRESP;
  sc_core::sc_out< bool > AXI_25_RVALID;
  sc_core::sc_out< bool > AXI_25_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_BRESP;
  sc_core::sc_out< bool > AXI_25_BVALID;
  sc_core::sc_out< bool > AXI_26_ARREADY;
  sc_core::sc_out< bool > AXI_26_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_26_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_26_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_RID;
  sc_core::sc_out< bool > AXI_26_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_RRESP;
  sc_core::sc_out< bool > AXI_26_RVALID;
  sc_core::sc_out< bool > AXI_26_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_BRESP;
  sc_core::sc_out< bool > AXI_26_BVALID;
  sc_core::sc_out< bool > AXI_27_ARREADY;
  sc_core::sc_out< bool > AXI_27_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_27_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_27_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_RID;
  sc_core::sc_out< bool > AXI_27_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_RRESP;
  sc_core::sc_out< bool > AXI_27_RVALID;
  sc_core::sc_out< bool > AXI_27_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_BRESP;
  sc_core::sc_out< bool > AXI_27_BVALID;
  sc_core::sc_out< bool > AXI_28_ARREADY;
  sc_core::sc_out< bool > AXI_28_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_28_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_28_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_RID;
  sc_core::sc_out< bool > AXI_28_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_RRESP;
  sc_core::sc_out< bool > AXI_28_RVALID;
  sc_core::sc_out< bool > AXI_28_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_BRESP;
  sc_core::sc_out< bool > AXI_28_BVALID;
  sc_core::sc_out< bool > AXI_29_ARREADY;
  sc_core::sc_out< bool > AXI_29_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_29_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_29_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_RID;
  sc_core::sc_out< bool > AXI_29_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_RRESP;
  sc_core::sc_out< bool > AXI_29_RVALID;
  sc_core::sc_out< bool > AXI_29_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_BRESP;
  sc_core::sc_out< bool > AXI_29_BVALID;
  sc_core::sc_out< bool > AXI_30_ARREADY;
  sc_core::sc_out< bool > AXI_30_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_30_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_30_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_RID;
  sc_core::sc_out< bool > AXI_30_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_RRESP;
  sc_core::sc_out< bool > AXI_30_RVALID;
  sc_core::sc_out< bool > AXI_30_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_BRESP;
  sc_core::sc_out< bool > AXI_30_BVALID;
  sc_core::sc_out< bool > AXI_31_ARREADY;
  sc_core::sc_out< bool > AXI_31_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_31_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_31_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_RID;
  sc_core::sc_out< bool > AXI_31_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_RRESP;
  sc_core::sc_out< bool > AXI_31_RVALID;
  sc_core::sc_out< bool > AXI_31_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_BRESP;
  sc_core::sc_out< bool > AXI_31_BVALID;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA;
  sc_core::sc_out< bool > APB_0_PREADY;
  sc_core::sc_out< bool > APB_0_PSLVERR;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA;
  sc_core::sc_out< bool > APB_1_PREADY;
  sc_core::sc_out< bool > APB_1_PSLVERR;
  sc_core::sc_in< bool > MON_APB_0_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_0_PADDR_MON;
  sc_core::sc_out< bool > APB_0_PENABLE_MON;
  sc_core::sc_out< bool > APB_0_PSEL_MON;
  sc_core::sc_out< bool > APB_0_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA_MON;
  sc_core::sc_out< bool > APB_0_PREADY_MON;
  sc_core::sc_out< bool > APB_0_PSLVERR_MON;
  sc_core::sc_in< bool > MON_APB_1_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_1_PADDR_MON;
  sc_core::sc_out< bool > APB_1_PENABLE_MON;
  sc_core::sc_out< bool > APB_1_PSEL_MON;
  sc_core::sc_out< bool > APB_1_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA_MON;
  sc_core::sc_out< bool > APB_1_PREADY_MON;
  sc_core::sc_out< bool > APB_1_PSLVERR_MON;
  sc_core::sc_out< bool > apb_complete_0;
  sc_core::sc_out< bool > apb_complete_1;
  sc_core::sc_out< bool > DRAM_0_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_0_STAT_TEMP;
  sc_core::sc_out< bool > DRAM_1_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_1_STAT_TEMP;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_00_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_00_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_01_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_01_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_02_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_02_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_03_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_03_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_04_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_04_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_05_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_05_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_06_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_06_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_07_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_07_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_08_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_08_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_09_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_09_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_10_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_10_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_11_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_11_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_12_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_12_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_13_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_13_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_14_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_14_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_15_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_15_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_16_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_16_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_17_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_17_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_18_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_18_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_19_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_19_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_20_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_20_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_21_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_21_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_22_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_22_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_23_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_23_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_24_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_24_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_25_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_25_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_26_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_26_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_27_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_27_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_28_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_28_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_29_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_29_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_30_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_30_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_31_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_31_8HI_transactor_rst_signal;

};
#endif // XM_SYSTEMC




#ifdef RIVIERA
class DllExport cl_hbm : public cl_hbm_sc
{
public:

  cl_hbm(const sc_core::sc_module_name& nm);
  virtual ~cl_hbm();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > HBM_REF_CLK_0;
  sc_core::sc_in< bool > HBM_REF_CLK_1;
  sc_core::sc_in< bool > AXI_00_ACLK;
  sc_core::sc_in< bool > AXI_00_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_ARSIZE;
  sc_core::sc_in< bool > AXI_00_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_AWSIZE;
  sc_core::sc_in< bool > AXI_00_AWVALID;
  sc_core::sc_in< bool > AXI_00_RREADY;
  sc_core::sc_in< bool > AXI_00_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_00_WDATA;
  sc_core::sc_in< bool > AXI_00_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_00_WVALID;
  sc_core::sc_in< bool > AXI_01_ACLK;
  sc_core::sc_in< bool > AXI_01_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_ARSIZE;
  sc_core::sc_in< bool > AXI_01_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_AWSIZE;
  sc_core::sc_in< bool > AXI_01_AWVALID;
  sc_core::sc_in< bool > AXI_01_RREADY;
  sc_core::sc_in< bool > AXI_01_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_01_WDATA;
  sc_core::sc_in< bool > AXI_01_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_01_WVALID;
  sc_core::sc_in< bool > AXI_02_ACLK;
  sc_core::sc_in< bool > AXI_02_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_ARSIZE;
  sc_core::sc_in< bool > AXI_02_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_AWSIZE;
  sc_core::sc_in< bool > AXI_02_AWVALID;
  sc_core::sc_in< bool > AXI_02_RREADY;
  sc_core::sc_in< bool > AXI_02_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_02_WDATA;
  sc_core::sc_in< bool > AXI_02_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_02_WVALID;
  sc_core::sc_in< bool > AXI_03_ACLK;
  sc_core::sc_in< bool > AXI_03_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_ARSIZE;
  sc_core::sc_in< bool > AXI_03_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_AWSIZE;
  sc_core::sc_in< bool > AXI_03_AWVALID;
  sc_core::sc_in< bool > AXI_03_RREADY;
  sc_core::sc_in< bool > AXI_03_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_03_WDATA;
  sc_core::sc_in< bool > AXI_03_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_03_WVALID;
  sc_core::sc_in< bool > AXI_04_ACLK;
  sc_core::sc_in< bool > AXI_04_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_ARSIZE;
  sc_core::sc_in< bool > AXI_04_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_AWSIZE;
  sc_core::sc_in< bool > AXI_04_AWVALID;
  sc_core::sc_in< bool > AXI_04_RREADY;
  sc_core::sc_in< bool > AXI_04_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_04_WDATA;
  sc_core::sc_in< bool > AXI_04_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_04_WVALID;
  sc_core::sc_in< bool > AXI_05_ACLK;
  sc_core::sc_in< bool > AXI_05_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_ARSIZE;
  sc_core::sc_in< bool > AXI_05_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_AWSIZE;
  sc_core::sc_in< bool > AXI_05_AWVALID;
  sc_core::sc_in< bool > AXI_05_RREADY;
  sc_core::sc_in< bool > AXI_05_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_05_WDATA;
  sc_core::sc_in< bool > AXI_05_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_05_WVALID;
  sc_core::sc_in< bool > AXI_06_ACLK;
  sc_core::sc_in< bool > AXI_06_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_ARSIZE;
  sc_core::sc_in< bool > AXI_06_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_AWSIZE;
  sc_core::sc_in< bool > AXI_06_AWVALID;
  sc_core::sc_in< bool > AXI_06_RREADY;
  sc_core::sc_in< bool > AXI_06_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_06_WDATA;
  sc_core::sc_in< bool > AXI_06_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_06_WVALID;
  sc_core::sc_in< bool > AXI_07_ACLK;
  sc_core::sc_in< bool > AXI_07_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_ARSIZE;
  sc_core::sc_in< bool > AXI_07_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_AWSIZE;
  sc_core::sc_in< bool > AXI_07_AWVALID;
  sc_core::sc_in< bool > AXI_07_RREADY;
  sc_core::sc_in< bool > AXI_07_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_07_WDATA;
  sc_core::sc_in< bool > AXI_07_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_07_WVALID;
  sc_core::sc_in< bool > AXI_08_ACLK;
  sc_core::sc_in< bool > AXI_08_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_ARSIZE;
  sc_core::sc_in< bool > AXI_08_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_AWSIZE;
  sc_core::sc_in< bool > AXI_08_AWVALID;
  sc_core::sc_in< bool > AXI_08_RREADY;
  sc_core::sc_in< bool > AXI_08_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_08_WDATA;
  sc_core::sc_in< bool > AXI_08_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_08_WVALID;
  sc_core::sc_in< bool > AXI_09_ACLK;
  sc_core::sc_in< bool > AXI_09_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_ARSIZE;
  sc_core::sc_in< bool > AXI_09_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_AWSIZE;
  sc_core::sc_in< bool > AXI_09_AWVALID;
  sc_core::sc_in< bool > AXI_09_RREADY;
  sc_core::sc_in< bool > AXI_09_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_09_WDATA;
  sc_core::sc_in< bool > AXI_09_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_09_WVALID;
  sc_core::sc_in< bool > AXI_10_ACLK;
  sc_core::sc_in< bool > AXI_10_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_ARSIZE;
  sc_core::sc_in< bool > AXI_10_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_AWSIZE;
  sc_core::sc_in< bool > AXI_10_AWVALID;
  sc_core::sc_in< bool > AXI_10_RREADY;
  sc_core::sc_in< bool > AXI_10_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_10_WDATA;
  sc_core::sc_in< bool > AXI_10_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_10_WVALID;
  sc_core::sc_in< bool > AXI_11_ACLK;
  sc_core::sc_in< bool > AXI_11_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_ARSIZE;
  sc_core::sc_in< bool > AXI_11_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_AWSIZE;
  sc_core::sc_in< bool > AXI_11_AWVALID;
  sc_core::sc_in< bool > AXI_11_RREADY;
  sc_core::sc_in< bool > AXI_11_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_11_WDATA;
  sc_core::sc_in< bool > AXI_11_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_11_WVALID;
  sc_core::sc_in< bool > AXI_12_ACLK;
  sc_core::sc_in< bool > AXI_12_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_ARSIZE;
  sc_core::sc_in< bool > AXI_12_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_AWSIZE;
  sc_core::sc_in< bool > AXI_12_AWVALID;
  sc_core::sc_in< bool > AXI_12_RREADY;
  sc_core::sc_in< bool > AXI_12_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_12_WDATA;
  sc_core::sc_in< bool > AXI_12_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_12_WVALID;
  sc_core::sc_in< bool > AXI_13_ACLK;
  sc_core::sc_in< bool > AXI_13_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_ARSIZE;
  sc_core::sc_in< bool > AXI_13_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_AWSIZE;
  sc_core::sc_in< bool > AXI_13_AWVALID;
  sc_core::sc_in< bool > AXI_13_RREADY;
  sc_core::sc_in< bool > AXI_13_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_13_WDATA;
  sc_core::sc_in< bool > AXI_13_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_13_WVALID;
  sc_core::sc_in< bool > AXI_14_ACLK;
  sc_core::sc_in< bool > AXI_14_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_ARSIZE;
  sc_core::sc_in< bool > AXI_14_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_AWSIZE;
  sc_core::sc_in< bool > AXI_14_AWVALID;
  sc_core::sc_in< bool > AXI_14_RREADY;
  sc_core::sc_in< bool > AXI_14_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_14_WDATA;
  sc_core::sc_in< bool > AXI_14_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_14_WVALID;
  sc_core::sc_in< bool > AXI_15_ACLK;
  sc_core::sc_in< bool > AXI_15_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_ARSIZE;
  sc_core::sc_in< bool > AXI_15_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_AWSIZE;
  sc_core::sc_in< bool > AXI_15_AWVALID;
  sc_core::sc_in< bool > AXI_15_RREADY;
  sc_core::sc_in< bool > AXI_15_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_15_WDATA;
  sc_core::sc_in< bool > AXI_15_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_15_WVALID;
  sc_core::sc_in< bool > AXI_16_ACLK;
  sc_core::sc_in< bool > AXI_16_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_ARSIZE;
  sc_core::sc_in< bool > AXI_16_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_AWSIZE;
  sc_core::sc_in< bool > AXI_16_AWVALID;
  sc_core::sc_in< bool > AXI_16_RREADY;
  sc_core::sc_in< bool > AXI_16_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_16_WDATA;
  sc_core::sc_in< bool > AXI_16_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_16_WVALID;
  sc_core::sc_in< bool > AXI_17_ACLK;
  sc_core::sc_in< bool > AXI_17_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_ARSIZE;
  sc_core::sc_in< bool > AXI_17_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_AWSIZE;
  sc_core::sc_in< bool > AXI_17_AWVALID;
  sc_core::sc_in< bool > AXI_17_RREADY;
  sc_core::sc_in< bool > AXI_17_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_17_WDATA;
  sc_core::sc_in< bool > AXI_17_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_17_WVALID;
  sc_core::sc_in< bool > AXI_18_ACLK;
  sc_core::sc_in< bool > AXI_18_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_ARSIZE;
  sc_core::sc_in< bool > AXI_18_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_AWSIZE;
  sc_core::sc_in< bool > AXI_18_AWVALID;
  sc_core::sc_in< bool > AXI_18_RREADY;
  sc_core::sc_in< bool > AXI_18_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_18_WDATA;
  sc_core::sc_in< bool > AXI_18_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_18_WVALID;
  sc_core::sc_in< bool > AXI_19_ACLK;
  sc_core::sc_in< bool > AXI_19_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_ARSIZE;
  sc_core::sc_in< bool > AXI_19_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_AWSIZE;
  sc_core::sc_in< bool > AXI_19_AWVALID;
  sc_core::sc_in< bool > AXI_19_RREADY;
  sc_core::sc_in< bool > AXI_19_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_19_WDATA;
  sc_core::sc_in< bool > AXI_19_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_19_WVALID;
  sc_core::sc_in< bool > AXI_20_ACLK;
  sc_core::sc_in< bool > AXI_20_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_ARSIZE;
  sc_core::sc_in< bool > AXI_20_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_AWSIZE;
  sc_core::sc_in< bool > AXI_20_AWVALID;
  sc_core::sc_in< bool > AXI_20_RREADY;
  sc_core::sc_in< bool > AXI_20_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_20_WDATA;
  sc_core::sc_in< bool > AXI_20_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_20_WVALID;
  sc_core::sc_in< bool > AXI_21_ACLK;
  sc_core::sc_in< bool > AXI_21_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_ARSIZE;
  sc_core::sc_in< bool > AXI_21_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_AWSIZE;
  sc_core::sc_in< bool > AXI_21_AWVALID;
  sc_core::sc_in< bool > AXI_21_RREADY;
  sc_core::sc_in< bool > AXI_21_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_21_WDATA;
  sc_core::sc_in< bool > AXI_21_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_21_WVALID;
  sc_core::sc_in< bool > AXI_22_ACLK;
  sc_core::sc_in< bool > AXI_22_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_ARSIZE;
  sc_core::sc_in< bool > AXI_22_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_AWSIZE;
  sc_core::sc_in< bool > AXI_22_AWVALID;
  sc_core::sc_in< bool > AXI_22_RREADY;
  sc_core::sc_in< bool > AXI_22_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_22_WDATA;
  sc_core::sc_in< bool > AXI_22_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_22_WVALID;
  sc_core::sc_in< bool > AXI_23_ACLK;
  sc_core::sc_in< bool > AXI_23_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_ARSIZE;
  sc_core::sc_in< bool > AXI_23_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_AWSIZE;
  sc_core::sc_in< bool > AXI_23_AWVALID;
  sc_core::sc_in< bool > AXI_23_RREADY;
  sc_core::sc_in< bool > AXI_23_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_23_WDATA;
  sc_core::sc_in< bool > AXI_23_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_23_WVALID;
  sc_core::sc_in< bool > AXI_24_ACLK;
  sc_core::sc_in< bool > AXI_24_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_ARSIZE;
  sc_core::sc_in< bool > AXI_24_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_AWSIZE;
  sc_core::sc_in< bool > AXI_24_AWVALID;
  sc_core::sc_in< bool > AXI_24_RREADY;
  sc_core::sc_in< bool > AXI_24_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_24_WDATA;
  sc_core::sc_in< bool > AXI_24_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_24_WVALID;
  sc_core::sc_in< bool > AXI_25_ACLK;
  sc_core::sc_in< bool > AXI_25_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_ARSIZE;
  sc_core::sc_in< bool > AXI_25_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_AWSIZE;
  sc_core::sc_in< bool > AXI_25_AWVALID;
  sc_core::sc_in< bool > AXI_25_RREADY;
  sc_core::sc_in< bool > AXI_25_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_25_WDATA;
  sc_core::sc_in< bool > AXI_25_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_25_WVALID;
  sc_core::sc_in< bool > AXI_26_ACLK;
  sc_core::sc_in< bool > AXI_26_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_ARSIZE;
  sc_core::sc_in< bool > AXI_26_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_AWSIZE;
  sc_core::sc_in< bool > AXI_26_AWVALID;
  sc_core::sc_in< bool > AXI_26_RREADY;
  sc_core::sc_in< bool > AXI_26_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_26_WDATA;
  sc_core::sc_in< bool > AXI_26_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_26_WVALID;
  sc_core::sc_in< bool > AXI_27_ACLK;
  sc_core::sc_in< bool > AXI_27_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_ARSIZE;
  sc_core::sc_in< bool > AXI_27_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_AWSIZE;
  sc_core::sc_in< bool > AXI_27_AWVALID;
  sc_core::sc_in< bool > AXI_27_RREADY;
  sc_core::sc_in< bool > AXI_27_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_27_WDATA;
  sc_core::sc_in< bool > AXI_27_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_27_WVALID;
  sc_core::sc_in< bool > AXI_28_ACLK;
  sc_core::sc_in< bool > AXI_28_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_ARSIZE;
  sc_core::sc_in< bool > AXI_28_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_AWSIZE;
  sc_core::sc_in< bool > AXI_28_AWVALID;
  sc_core::sc_in< bool > AXI_28_RREADY;
  sc_core::sc_in< bool > AXI_28_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_28_WDATA;
  sc_core::sc_in< bool > AXI_28_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_28_WVALID;
  sc_core::sc_in< bool > AXI_29_ACLK;
  sc_core::sc_in< bool > AXI_29_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_ARSIZE;
  sc_core::sc_in< bool > AXI_29_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_AWSIZE;
  sc_core::sc_in< bool > AXI_29_AWVALID;
  sc_core::sc_in< bool > AXI_29_RREADY;
  sc_core::sc_in< bool > AXI_29_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_29_WDATA;
  sc_core::sc_in< bool > AXI_29_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_29_WVALID;
  sc_core::sc_in< bool > AXI_30_ACLK;
  sc_core::sc_in< bool > AXI_30_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_ARSIZE;
  sc_core::sc_in< bool > AXI_30_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_AWSIZE;
  sc_core::sc_in< bool > AXI_30_AWVALID;
  sc_core::sc_in< bool > AXI_30_RREADY;
  sc_core::sc_in< bool > AXI_30_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_30_WDATA;
  sc_core::sc_in< bool > AXI_30_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_30_WVALID;
  sc_core::sc_in< bool > AXI_31_ACLK;
  sc_core::sc_in< bool > AXI_31_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_ARSIZE;
  sc_core::sc_in< bool > AXI_31_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_AWSIZE;
  sc_core::sc_in< bool > AXI_31_AWVALID;
  sc_core::sc_in< bool > AXI_31_RREADY;
  sc_core::sc_in< bool > AXI_31_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_31_WDATA;
  sc_core::sc_in< bool > AXI_31_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_31_WVALID;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_0_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_0_PADDR;
  sc_core::sc_in< bool > APB_0_PCLK;
  sc_core::sc_in< bool > APB_0_PENABLE;
  sc_core::sc_in< bool > APB_0_PRESET_N;
  sc_core::sc_in< bool > APB_0_PSEL;
  sc_core::sc_in< bool > APB_0_PWRITE;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_1_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_1_PADDR;
  sc_core::sc_in< bool > APB_1_PCLK;
  sc_core::sc_in< bool > APB_1_PENABLE;
  sc_core::sc_in< bool > APB_1_PRESET_N;
  sc_core::sc_in< bool > APB_1_PSEL;
  sc_core::sc_in< bool > APB_1_PWRITE;
  sc_core::sc_out< bool > AXI_00_ARREADY;
  sc_core::sc_out< bool > AXI_00_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_00_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_00_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_RID;
  sc_core::sc_out< bool > AXI_00_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_RRESP;
  sc_core::sc_out< bool > AXI_00_RVALID;
  sc_core::sc_out< bool > AXI_00_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_BRESP;
  sc_core::sc_out< bool > AXI_00_BVALID;
  sc_core::sc_out< bool > AXI_01_ARREADY;
  sc_core::sc_out< bool > AXI_01_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_01_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_01_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_RID;
  sc_core::sc_out< bool > AXI_01_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_RRESP;
  sc_core::sc_out< bool > AXI_01_RVALID;
  sc_core::sc_out< bool > AXI_01_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_BRESP;
  sc_core::sc_out< bool > AXI_01_BVALID;
  sc_core::sc_out< bool > AXI_02_ARREADY;
  sc_core::sc_out< bool > AXI_02_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_02_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_02_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_RID;
  sc_core::sc_out< bool > AXI_02_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_RRESP;
  sc_core::sc_out< bool > AXI_02_RVALID;
  sc_core::sc_out< bool > AXI_02_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_BRESP;
  sc_core::sc_out< bool > AXI_02_BVALID;
  sc_core::sc_out< bool > AXI_03_ARREADY;
  sc_core::sc_out< bool > AXI_03_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_03_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_03_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_RID;
  sc_core::sc_out< bool > AXI_03_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_RRESP;
  sc_core::sc_out< bool > AXI_03_RVALID;
  sc_core::sc_out< bool > AXI_03_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_BRESP;
  sc_core::sc_out< bool > AXI_03_BVALID;
  sc_core::sc_out< bool > AXI_04_ARREADY;
  sc_core::sc_out< bool > AXI_04_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_04_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_04_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_RID;
  sc_core::sc_out< bool > AXI_04_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_RRESP;
  sc_core::sc_out< bool > AXI_04_RVALID;
  sc_core::sc_out< bool > AXI_04_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_BRESP;
  sc_core::sc_out< bool > AXI_04_BVALID;
  sc_core::sc_out< bool > AXI_05_ARREADY;
  sc_core::sc_out< bool > AXI_05_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_05_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_05_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_RID;
  sc_core::sc_out< bool > AXI_05_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_RRESP;
  sc_core::sc_out< bool > AXI_05_RVALID;
  sc_core::sc_out< bool > AXI_05_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_BRESP;
  sc_core::sc_out< bool > AXI_05_BVALID;
  sc_core::sc_out< bool > AXI_06_ARREADY;
  sc_core::sc_out< bool > AXI_06_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_06_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_06_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_RID;
  sc_core::sc_out< bool > AXI_06_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_RRESP;
  sc_core::sc_out< bool > AXI_06_RVALID;
  sc_core::sc_out< bool > AXI_06_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_BRESP;
  sc_core::sc_out< bool > AXI_06_BVALID;
  sc_core::sc_out< bool > AXI_07_ARREADY;
  sc_core::sc_out< bool > AXI_07_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_07_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_07_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_RID;
  sc_core::sc_out< bool > AXI_07_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_RRESP;
  sc_core::sc_out< bool > AXI_07_RVALID;
  sc_core::sc_out< bool > AXI_07_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_BRESP;
  sc_core::sc_out< bool > AXI_07_BVALID;
  sc_core::sc_out< bool > AXI_08_ARREADY;
  sc_core::sc_out< bool > AXI_08_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_08_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_08_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_RID;
  sc_core::sc_out< bool > AXI_08_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_RRESP;
  sc_core::sc_out< bool > AXI_08_RVALID;
  sc_core::sc_out< bool > AXI_08_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_BRESP;
  sc_core::sc_out< bool > AXI_08_BVALID;
  sc_core::sc_out< bool > AXI_09_ARREADY;
  sc_core::sc_out< bool > AXI_09_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_09_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_09_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_RID;
  sc_core::sc_out< bool > AXI_09_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_RRESP;
  sc_core::sc_out< bool > AXI_09_RVALID;
  sc_core::sc_out< bool > AXI_09_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_BRESP;
  sc_core::sc_out< bool > AXI_09_BVALID;
  sc_core::sc_out< bool > AXI_10_ARREADY;
  sc_core::sc_out< bool > AXI_10_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_10_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_10_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_RID;
  sc_core::sc_out< bool > AXI_10_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_RRESP;
  sc_core::sc_out< bool > AXI_10_RVALID;
  sc_core::sc_out< bool > AXI_10_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_BRESP;
  sc_core::sc_out< bool > AXI_10_BVALID;
  sc_core::sc_out< bool > AXI_11_ARREADY;
  sc_core::sc_out< bool > AXI_11_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_11_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_11_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_RID;
  sc_core::sc_out< bool > AXI_11_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_RRESP;
  sc_core::sc_out< bool > AXI_11_RVALID;
  sc_core::sc_out< bool > AXI_11_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_BRESP;
  sc_core::sc_out< bool > AXI_11_BVALID;
  sc_core::sc_out< bool > AXI_12_ARREADY;
  sc_core::sc_out< bool > AXI_12_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_12_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_12_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_RID;
  sc_core::sc_out< bool > AXI_12_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_RRESP;
  sc_core::sc_out< bool > AXI_12_RVALID;
  sc_core::sc_out< bool > AXI_12_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_BRESP;
  sc_core::sc_out< bool > AXI_12_BVALID;
  sc_core::sc_out< bool > AXI_13_ARREADY;
  sc_core::sc_out< bool > AXI_13_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_13_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_13_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_RID;
  sc_core::sc_out< bool > AXI_13_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_RRESP;
  sc_core::sc_out< bool > AXI_13_RVALID;
  sc_core::sc_out< bool > AXI_13_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_BRESP;
  sc_core::sc_out< bool > AXI_13_BVALID;
  sc_core::sc_out< bool > AXI_14_ARREADY;
  sc_core::sc_out< bool > AXI_14_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_14_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_14_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_RID;
  sc_core::sc_out< bool > AXI_14_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_RRESP;
  sc_core::sc_out< bool > AXI_14_RVALID;
  sc_core::sc_out< bool > AXI_14_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_BRESP;
  sc_core::sc_out< bool > AXI_14_BVALID;
  sc_core::sc_out< bool > AXI_15_ARREADY;
  sc_core::sc_out< bool > AXI_15_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_15_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_15_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_RID;
  sc_core::sc_out< bool > AXI_15_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_RRESP;
  sc_core::sc_out< bool > AXI_15_RVALID;
  sc_core::sc_out< bool > AXI_15_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_BRESP;
  sc_core::sc_out< bool > AXI_15_BVALID;
  sc_core::sc_out< bool > AXI_16_ARREADY;
  sc_core::sc_out< bool > AXI_16_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_16_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_16_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_RID;
  sc_core::sc_out< bool > AXI_16_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_RRESP;
  sc_core::sc_out< bool > AXI_16_RVALID;
  sc_core::sc_out< bool > AXI_16_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_BRESP;
  sc_core::sc_out< bool > AXI_16_BVALID;
  sc_core::sc_out< bool > AXI_17_ARREADY;
  sc_core::sc_out< bool > AXI_17_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_17_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_17_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_RID;
  sc_core::sc_out< bool > AXI_17_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_RRESP;
  sc_core::sc_out< bool > AXI_17_RVALID;
  sc_core::sc_out< bool > AXI_17_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_BRESP;
  sc_core::sc_out< bool > AXI_17_BVALID;
  sc_core::sc_out< bool > AXI_18_ARREADY;
  sc_core::sc_out< bool > AXI_18_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_18_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_18_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_RID;
  sc_core::sc_out< bool > AXI_18_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_RRESP;
  sc_core::sc_out< bool > AXI_18_RVALID;
  sc_core::sc_out< bool > AXI_18_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_BRESP;
  sc_core::sc_out< bool > AXI_18_BVALID;
  sc_core::sc_out< bool > AXI_19_ARREADY;
  sc_core::sc_out< bool > AXI_19_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_19_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_19_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_RID;
  sc_core::sc_out< bool > AXI_19_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_RRESP;
  sc_core::sc_out< bool > AXI_19_RVALID;
  sc_core::sc_out< bool > AXI_19_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_BRESP;
  sc_core::sc_out< bool > AXI_19_BVALID;
  sc_core::sc_out< bool > AXI_20_ARREADY;
  sc_core::sc_out< bool > AXI_20_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_20_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_20_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_RID;
  sc_core::sc_out< bool > AXI_20_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_RRESP;
  sc_core::sc_out< bool > AXI_20_RVALID;
  sc_core::sc_out< bool > AXI_20_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_BRESP;
  sc_core::sc_out< bool > AXI_20_BVALID;
  sc_core::sc_out< bool > AXI_21_ARREADY;
  sc_core::sc_out< bool > AXI_21_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_21_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_21_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_RID;
  sc_core::sc_out< bool > AXI_21_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_RRESP;
  sc_core::sc_out< bool > AXI_21_RVALID;
  sc_core::sc_out< bool > AXI_21_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_BRESP;
  sc_core::sc_out< bool > AXI_21_BVALID;
  sc_core::sc_out< bool > AXI_22_ARREADY;
  sc_core::sc_out< bool > AXI_22_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_22_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_22_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_RID;
  sc_core::sc_out< bool > AXI_22_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_RRESP;
  sc_core::sc_out< bool > AXI_22_RVALID;
  sc_core::sc_out< bool > AXI_22_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_BRESP;
  sc_core::sc_out< bool > AXI_22_BVALID;
  sc_core::sc_out< bool > AXI_23_ARREADY;
  sc_core::sc_out< bool > AXI_23_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_23_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_23_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_RID;
  sc_core::sc_out< bool > AXI_23_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_RRESP;
  sc_core::sc_out< bool > AXI_23_RVALID;
  sc_core::sc_out< bool > AXI_23_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_BRESP;
  sc_core::sc_out< bool > AXI_23_BVALID;
  sc_core::sc_out< bool > AXI_24_ARREADY;
  sc_core::sc_out< bool > AXI_24_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_24_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_24_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_RID;
  sc_core::sc_out< bool > AXI_24_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_RRESP;
  sc_core::sc_out< bool > AXI_24_RVALID;
  sc_core::sc_out< bool > AXI_24_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_BRESP;
  sc_core::sc_out< bool > AXI_24_BVALID;
  sc_core::sc_out< bool > AXI_25_ARREADY;
  sc_core::sc_out< bool > AXI_25_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_25_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_25_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_RID;
  sc_core::sc_out< bool > AXI_25_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_RRESP;
  sc_core::sc_out< bool > AXI_25_RVALID;
  sc_core::sc_out< bool > AXI_25_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_BRESP;
  sc_core::sc_out< bool > AXI_25_BVALID;
  sc_core::sc_out< bool > AXI_26_ARREADY;
  sc_core::sc_out< bool > AXI_26_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_26_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_26_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_RID;
  sc_core::sc_out< bool > AXI_26_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_RRESP;
  sc_core::sc_out< bool > AXI_26_RVALID;
  sc_core::sc_out< bool > AXI_26_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_BRESP;
  sc_core::sc_out< bool > AXI_26_BVALID;
  sc_core::sc_out< bool > AXI_27_ARREADY;
  sc_core::sc_out< bool > AXI_27_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_27_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_27_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_RID;
  sc_core::sc_out< bool > AXI_27_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_RRESP;
  sc_core::sc_out< bool > AXI_27_RVALID;
  sc_core::sc_out< bool > AXI_27_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_BRESP;
  sc_core::sc_out< bool > AXI_27_BVALID;
  sc_core::sc_out< bool > AXI_28_ARREADY;
  sc_core::sc_out< bool > AXI_28_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_28_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_28_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_RID;
  sc_core::sc_out< bool > AXI_28_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_RRESP;
  sc_core::sc_out< bool > AXI_28_RVALID;
  sc_core::sc_out< bool > AXI_28_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_BRESP;
  sc_core::sc_out< bool > AXI_28_BVALID;
  sc_core::sc_out< bool > AXI_29_ARREADY;
  sc_core::sc_out< bool > AXI_29_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_29_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_29_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_RID;
  sc_core::sc_out< bool > AXI_29_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_RRESP;
  sc_core::sc_out< bool > AXI_29_RVALID;
  sc_core::sc_out< bool > AXI_29_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_BRESP;
  sc_core::sc_out< bool > AXI_29_BVALID;
  sc_core::sc_out< bool > AXI_30_ARREADY;
  sc_core::sc_out< bool > AXI_30_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_30_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_30_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_RID;
  sc_core::sc_out< bool > AXI_30_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_RRESP;
  sc_core::sc_out< bool > AXI_30_RVALID;
  sc_core::sc_out< bool > AXI_30_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_BRESP;
  sc_core::sc_out< bool > AXI_30_BVALID;
  sc_core::sc_out< bool > AXI_31_ARREADY;
  sc_core::sc_out< bool > AXI_31_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_31_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_31_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_RID;
  sc_core::sc_out< bool > AXI_31_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_RRESP;
  sc_core::sc_out< bool > AXI_31_RVALID;
  sc_core::sc_out< bool > AXI_31_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_BRESP;
  sc_core::sc_out< bool > AXI_31_BVALID;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA;
  sc_core::sc_out< bool > APB_0_PREADY;
  sc_core::sc_out< bool > APB_0_PSLVERR;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA;
  sc_core::sc_out< bool > APB_1_PREADY;
  sc_core::sc_out< bool > APB_1_PSLVERR;
  sc_core::sc_in< bool > MON_APB_0_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_0_PADDR_MON;
  sc_core::sc_out< bool > APB_0_PENABLE_MON;
  sc_core::sc_out< bool > APB_0_PSEL_MON;
  sc_core::sc_out< bool > APB_0_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA_MON;
  sc_core::sc_out< bool > APB_0_PREADY_MON;
  sc_core::sc_out< bool > APB_0_PSLVERR_MON;
  sc_core::sc_in< bool > MON_APB_1_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_1_PADDR_MON;
  sc_core::sc_out< bool > APB_1_PENABLE_MON;
  sc_core::sc_out< bool > APB_1_PSEL_MON;
  sc_core::sc_out< bool > APB_1_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA_MON;
  sc_core::sc_out< bool > APB_1_PREADY_MON;
  sc_core::sc_out< bool > APB_1_PSLVERR_MON;
  sc_core::sc_out< bool > apb_complete_0;
  sc_core::sc_out< bool > apb_complete_1;
  sc_core::sc_out< bool > DRAM_0_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_0_STAT_TEMP;
  sc_core::sc_out< bool > DRAM_1_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_1_STAT_TEMP;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_00_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_00_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_01_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_01_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_02_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_02_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_03_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_03_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_04_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_04_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_05_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_05_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_06_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_06_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_07_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_07_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_08_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_08_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_09_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_09_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_10_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_10_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_11_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_11_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_12_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_12_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_13_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_13_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_14_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_14_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_15_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_15_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_16_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_16_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_17_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_17_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_18_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_18_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_19_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_19_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_20_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_20_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_21_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_21_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_22_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_22_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_23_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_23_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_24_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_24_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_25_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_25_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_26_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_26_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_27_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_27_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_28_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_28_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_29_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_29_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_30_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_30_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_31_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_31_8HI_transactor_rst_signal;

};
#endif // RIVIERA




#ifdef VCSSYSTEMC
#include "utils/xtlm_aximm_target_stub.h"

class DllExport cl_hbm : public cl_hbm_sc
{
public:

  cl_hbm(const sc_core::sc_module_name& nm);
  virtual ~cl_hbm();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > HBM_REF_CLK_0;
  sc_core::sc_in< bool > HBM_REF_CLK_1;
  sc_core::sc_in< bool > AXI_00_ACLK;
  sc_core::sc_in< bool > AXI_00_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_ARSIZE;
  sc_core::sc_in< bool > AXI_00_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_AWSIZE;
  sc_core::sc_in< bool > AXI_00_AWVALID;
  sc_core::sc_in< bool > AXI_00_RREADY;
  sc_core::sc_in< bool > AXI_00_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_00_WDATA;
  sc_core::sc_in< bool > AXI_00_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_00_WVALID;
  sc_core::sc_in< bool > AXI_01_ACLK;
  sc_core::sc_in< bool > AXI_01_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_ARSIZE;
  sc_core::sc_in< bool > AXI_01_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_AWSIZE;
  sc_core::sc_in< bool > AXI_01_AWVALID;
  sc_core::sc_in< bool > AXI_01_RREADY;
  sc_core::sc_in< bool > AXI_01_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_01_WDATA;
  sc_core::sc_in< bool > AXI_01_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_01_WVALID;
  sc_core::sc_in< bool > AXI_02_ACLK;
  sc_core::sc_in< bool > AXI_02_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_ARSIZE;
  sc_core::sc_in< bool > AXI_02_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_AWSIZE;
  sc_core::sc_in< bool > AXI_02_AWVALID;
  sc_core::sc_in< bool > AXI_02_RREADY;
  sc_core::sc_in< bool > AXI_02_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_02_WDATA;
  sc_core::sc_in< bool > AXI_02_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_02_WVALID;
  sc_core::sc_in< bool > AXI_03_ACLK;
  sc_core::sc_in< bool > AXI_03_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_ARSIZE;
  sc_core::sc_in< bool > AXI_03_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_AWSIZE;
  sc_core::sc_in< bool > AXI_03_AWVALID;
  sc_core::sc_in< bool > AXI_03_RREADY;
  sc_core::sc_in< bool > AXI_03_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_03_WDATA;
  sc_core::sc_in< bool > AXI_03_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_03_WVALID;
  sc_core::sc_in< bool > AXI_04_ACLK;
  sc_core::sc_in< bool > AXI_04_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_ARSIZE;
  sc_core::sc_in< bool > AXI_04_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_AWSIZE;
  sc_core::sc_in< bool > AXI_04_AWVALID;
  sc_core::sc_in< bool > AXI_04_RREADY;
  sc_core::sc_in< bool > AXI_04_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_04_WDATA;
  sc_core::sc_in< bool > AXI_04_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_04_WVALID;
  sc_core::sc_in< bool > AXI_05_ACLK;
  sc_core::sc_in< bool > AXI_05_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_ARSIZE;
  sc_core::sc_in< bool > AXI_05_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_AWSIZE;
  sc_core::sc_in< bool > AXI_05_AWVALID;
  sc_core::sc_in< bool > AXI_05_RREADY;
  sc_core::sc_in< bool > AXI_05_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_05_WDATA;
  sc_core::sc_in< bool > AXI_05_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_05_WVALID;
  sc_core::sc_in< bool > AXI_06_ACLK;
  sc_core::sc_in< bool > AXI_06_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_ARSIZE;
  sc_core::sc_in< bool > AXI_06_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_AWSIZE;
  sc_core::sc_in< bool > AXI_06_AWVALID;
  sc_core::sc_in< bool > AXI_06_RREADY;
  sc_core::sc_in< bool > AXI_06_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_06_WDATA;
  sc_core::sc_in< bool > AXI_06_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_06_WVALID;
  sc_core::sc_in< bool > AXI_07_ACLK;
  sc_core::sc_in< bool > AXI_07_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_ARSIZE;
  sc_core::sc_in< bool > AXI_07_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_AWSIZE;
  sc_core::sc_in< bool > AXI_07_AWVALID;
  sc_core::sc_in< bool > AXI_07_RREADY;
  sc_core::sc_in< bool > AXI_07_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_07_WDATA;
  sc_core::sc_in< bool > AXI_07_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_07_WVALID;
  sc_core::sc_in< bool > AXI_08_ACLK;
  sc_core::sc_in< bool > AXI_08_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_ARSIZE;
  sc_core::sc_in< bool > AXI_08_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_AWSIZE;
  sc_core::sc_in< bool > AXI_08_AWVALID;
  sc_core::sc_in< bool > AXI_08_RREADY;
  sc_core::sc_in< bool > AXI_08_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_08_WDATA;
  sc_core::sc_in< bool > AXI_08_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_08_WVALID;
  sc_core::sc_in< bool > AXI_09_ACLK;
  sc_core::sc_in< bool > AXI_09_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_ARSIZE;
  sc_core::sc_in< bool > AXI_09_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_AWSIZE;
  sc_core::sc_in< bool > AXI_09_AWVALID;
  sc_core::sc_in< bool > AXI_09_RREADY;
  sc_core::sc_in< bool > AXI_09_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_09_WDATA;
  sc_core::sc_in< bool > AXI_09_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_09_WVALID;
  sc_core::sc_in< bool > AXI_10_ACLK;
  sc_core::sc_in< bool > AXI_10_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_ARSIZE;
  sc_core::sc_in< bool > AXI_10_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_AWSIZE;
  sc_core::sc_in< bool > AXI_10_AWVALID;
  sc_core::sc_in< bool > AXI_10_RREADY;
  sc_core::sc_in< bool > AXI_10_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_10_WDATA;
  sc_core::sc_in< bool > AXI_10_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_10_WVALID;
  sc_core::sc_in< bool > AXI_11_ACLK;
  sc_core::sc_in< bool > AXI_11_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_ARSIZE;
  sc_core::sc_in< bool > AXI_11_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_AWSIZE;
  sc_core::sc_in< bool > AXI_11_AWVALID;
  sc_core::sc_in< bool > AXI_11_RREADY;
  sc_core::sc_in< bool > AXI_11_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_11_WDATA;
  sc_core::sc_in< bool > AXI_11_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_11_WVALID;
  sc_core::sc_in< bool > AXI_12_ACLK;
  sc_core::sc_in< bool > AXI_12_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_ARSIZE;
  sc_core::sc_in< bool > AXI_12_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_AWSIZE;
  sc_core::sc_in< bool > AXI_12_AWVALID;
  sc_core::sc_in< bool > AXI_12_RREADY;
  sc_core::sc_in< bool > AXI_12_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_12_WDATA;
  sc_core::sc_in< bool > AXI_12_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_12_WVALID;
  sc_core::sc_in< bool > AXI_13_ACLK;
  sc_core::sc_in< bool > AXI_13_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_ARSIZE;
  sc_core::sc_in< bool > AXI_13_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_AWSIZE;
  sc_core::sc_in< bool > AXI_13_AWVALID;
  sc_core::sc_in< bool > AXI_13_RREADY;
  sc_core::sc_in< bool > AXI_13_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_13_WDATA;
  sc_core::sc_in< bool > AXI_13_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_13_WVALID;
  sc_core::sc_in< bool > AXI_14_ACLK;
  sc_core::sc_in< bool > AXI_14_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_ARSIZE;
  sc_core::sc_in< bool > AXI_14_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_AWSIZE;
  sc_core::sc_in< bool > AXI_14_AWVALID;
  sc_core::sc_in< bool > AXI_14_RREADY;
  sc_core::sc_in< bool > AXI_14_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_14_WDATA;
  sc_core::sc_in< bool > AXI_14_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_14_WVALID;
  sc_core::sc_in< bool > AXI_15_ACLK;
  sc_core::sc_in< bool > AXI_15_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_ARSIZE;
  sc_core::sc_in< bool > AXI_15_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_AWSIZE;
  sc_core::sc_in< bool > AXI_15_AWVALID;
  sc_core::sc_in< bool > AXI_15_RREADY;
  sc_core::sc_in< bool > AXI_15_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_15_WDATA;
  sc_core::sc_in< bool > AXI_15_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_15_WVALID;
  sc_core::sc_in< bool > AXI_16_ACLK;
  sc_core::sc_in< bool > AXI_16_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_ARSIZE;
  sc_core::sc_in< bool > AXI_16_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_AWSIZE;
  sc_core::sc_in< bool > AXI_16_AWVALID;
  sc_core::sc_in< bool > AXI_16_RREADY;
  sc_core::sc_in< bool > AXI_16_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_16_WDATA;
  sc_core::sc_in< bool > AXI_16_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_16_WVALID;
  sc_core::sc_in< bool > AXI_17_ACLK;
  sc_core::sc_in< bool > AXI_17_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_ARSIZE;
  sc_core::sc_in< bool > AXI_17_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_AWSIZE;
  sc_core::sc_in< bool > AXI_17_AWVALID;
  sc_core::sc_in< bool > AXI_17_RREADY;
  sc_core::sc_in< bool > AXI_17_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_17_WDATA;
  sc_core::sc_in< bool > AXI_17_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_17_WVALID;
  sc_core::sc_in< bool > AXI_18_ACLK;
  sc_core::sc_in< bool > AXI_18_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_ARSIZE;
  sc_core::sc_in< bool > AXI_18_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_AWSIZE;
  sc_core::sc_in< bool > AXI_18_AWVALID;
  sc_core::sc_in< bool > AXI_18_RREADY;
  sc_core::sc_in< bool > AXI_18_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_18_WDATA;
  sc_core::sc_in< bool > AXI_18_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_18_WVALID;
  sc_core::sc_in< bool > AXI_19_ACLK;
  sc_core::sc_in< bool > AXI_19_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_ARSIZE;
  sc_core::sc_in< bool > AXI_19_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_AWSIZE;
  sc_core::sc_in< bool > AXI_19_AWVALID;
  sc_core::sc_in< bool > AXI_19_RREADY;
  sc_core::sc_in< bool > AXI_19_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_19_WDATA;
  sc_core::sc_in< bool > AXI_19_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_19_WVALID;
  sc_core::sc_in< bool > AXI_20_ACLK;
  sc_core::sc_in< bool > AXI_20_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_ARSIZE;
  sc_core::sc_in< bool > AXI_20_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_AWSIZE;
  sc_core::sc_in< bool > AXI_20_AWVALID;
  sc_core::sc_in< bool > AXI_20_RREADY;
  sc_core::sc_in< bool > AXI_20_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_20_WDATA;
  sc_core::sc_in< bool > AXI_20_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_20_WVALID;
  sc_core::sc_in< bool > AXI_21_ACLK;
  sc_core::sc_in< bool > AXI_21_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_ARSIZE;
  sc_core::sc_in< bool > AXI_21_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_AWSIZE;
  sc_core::sc_in< bool > AXI_21_AWVALID;
  sc_core::sc_in< bool > AXI_21_RREADY;
  sc_core::sc_in< bool > AXI_21_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_21_WDATA;
  sc_core::sc_in< bool > AXI_21_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_21_WVALID;
  sc_core::sc_in< bool > AXI_22_ACLK;
  sc_core::sc_in< bool > AXI_22_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_ARSIZE;
  sc_core::sc_in< bool > AXI_22_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_AWSIZE;
  sc_core::sc_in< bool > AXI_22_AWVALID;
  sc_core::sc_in< bool > AXI_22_RREADY;
  sc_core::sc_in< bool > AXI_22_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_22_WDATA;
  sc_core::sc_in< bool > AXI_22_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_22_WVALID;
  sc_core::sc_in< bool > AXI_23_ACLK;
  sc_core::sc_in< bool > AXI_23_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_ARSIZE;
  sc_core::sc_in< bool > AXI_23_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_AWSIZE;
  sc_core::sc_in< bool > AXI_23_AWVALID;
  sc_core::sc_in< bool > AXI_23_RREADY;
  sc_core::sc_in< bool > AXI_23_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_23_WDATA;
  sc_core::sc_in< bool > AXI_23_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_23_WVALID;
  sc_core::sc_in< bool > AXI_24_ACLK;
  sc_core::sc_in< bool > AXI_24_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_ARSIZE;
  sc_core::sc_in< bool > AXI_24_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_AWSIZE;
  sc_core::sc_in< bool > AXI_24_AWVALID;
  sc_core::sc_in< bool > AXI_24_RREADY;
  sc_core::sc_in< bool > AXI_24_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_24_WDATA;
  sc_core::sc_in< bool > AXI_24_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_24_WVALID;
  sc_core::sc_in< bool > AXI_25_ACLK;
  sc_core::sc_in< bool > AXI_25_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_ARSIZE;
  sc_core::sc_in< bool > AXI_25_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_AWSIZE;
  sc_core::sc_in< bool > AXI_25_AWVALID;
  sc_core::sc_in< bool > AXI_25_RREADY;
  sc_core::sc_in< bool > AXI_25_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_25_WDATA;
  sc_core::sc_in< bool > AXI_25_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_25_WVALID;
  sc_core::sc_in< bool > AXI_26_ACLK;
  sc_core::sc_in< bool > AXI_26_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_ARSIZE;
  sc_core::sc_in< bool > AXI_26_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_AWSIZE;
  sc_core::sc_in< bool > AXI_26_AWVALID;
  sc_core::sc_in< bool > AXI_26_RREADY;
  sc_core::sc_in< bool > AXI_26_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_26_WDATA;
  sc_core::sc_in< bool > AXI_26_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_26_WVALID;
  sc_core::sc_in< bool > AXI_27_ACLK;
  sc_core::sc_in< bool > AXI_27_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_ARSIZE;
  sc_core::sc_in< bool > AXI_27_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_AWSIZE;
  sc_core::sc_in< bool > AXI_27_AWVALID;
  sc_core::sc_in< bool > AXI_27_RREADY;
  sc_core::sc_in< bool > AXI_27_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_27_WDATA;
  sc_core::sc_in< bool > AXI_27_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_27_WVALID;
  sc_core::sc_in< bool > AXI_28_ACLK;
  sc_core::sc_in< bool > AXI_28_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_ARSIZE;
  sc_core::sc_in< bool > AXI_28_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_AWSIZE;
  sc_core::sc_in< bool > AXI_28_AWVALID;
  sc_core::sc_in< bool > AXI_28_RREADY;
  sc_core::sc_in< bool > AXI_28_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_28_WDATA;
  sc_core::sc_in< bool > AXI_28_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_28_WVALID;
  sc_core::sc_in< bool > AXI_29_ACLK;
  sc_core::sc_in< bool > AXI_29_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_ARSIZE;
  sc_core::sc_in< bool > AXI_29_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_AWSIZE;
  sc_core::sc_in< bool > AXI_29_AWVALID;
  sc_core::sc_in< bool > AXI_29_RREADY;
  sc_core::sc_in< bool > AXI_29_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_29_WDATA;
  sc_core::sc_in< bool > AXI_29_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_29_WVALID;
  sc_core::sc_in< bool > AXI_30_ACLK;
  sc_core::sc_in< bool > AXI_30_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_ARSIZE;
  sc_core::sc_in< bool > AXI_30_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_AWSIZE;
  sc_core::sc_in< bool > AXI_30_AWVALID;
  sc_core::sc_in< bool > AXI_30_RREADY;
  sc_core::sc_in< bool > AXI_30_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_30_WDATA;
  sc_core::sc_in< bool > AXI_30_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_30_WVALID;
  sc_core::sc_in< bool > AXI_31_ACLK;
  sc_core::sc_in< bool > AXI_31_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_ARSIZE;
  sc_core::sc_in< bool > AXI_31_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_AWSIZE;
  sc_core::sc_in< bool > AXI_31_AWVALID;
  sc_core::sc_in< bool > AXI_31_RREADY;
  sc_core::sc_in< bool > AXI_31_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_31_WDATA;
  sc_core::sc_in< bool > AXI_31_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_31_WVALID;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_0_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_0_PADDR;
  sc_core::sc_in< bool > APB_0_PCLK;
  sc_core::sc_in< bool > APB_0_PENABLE;
  sc_core::sc_in< bool > APB_0_PRESET_N;
  sc_core::sc_in< bool > APB_0_PSEL;
  sc_core::sc_in< bool > APB_0_PWRITE;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_1_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_1_PADDR;
  sc_core::sc_in< bool > APB_1_PCLK;
  sc_core::sc_in< bool > APB_1_PENABLE;
  sc_core::sc_in< bool > APB_1_PRESET_N;
  sc_core::sc_in< bool > APB_1_PSEL;
  sc_core::sc_in< bool > APB_1_PWRITE;
  sc_core::sc_out< bool > AXI_00_ARREADY;
  sc_core::sc_out< bool > AXI_00_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_00_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_00_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_RID;
  sc_core::sc_out< bool > AXI_00_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_RRESP;
  sc_core::sc_out< bool > AXI_00_RVALID;
  sc_core::sc_out< bool > AXI_00_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_BRESP;
  sc_core::sc_out< bool > AXI_00_BVALID;
  sc_core::sc_out< bool > AXI_01_ARREADY;
  sc_core::sc_out< bool > AXI_01_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_01_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_01_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_RID;
  sc_core::sc_out< bool > AXI_01_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_RRESP;
  sc_core::sc_out< bool > AXI_01_RVALID;
  sc_core::sc_out< bool > AXI_01_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_BRESP;
  sc_core::sc_out< bool > AXI_01_BVALID;
  sc_core::sc_out< bool > AXI_02_ARREADY;
  sc_core::sc_out< bool > AXI_02_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_02_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_02_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_RID;
  sc_core::sc_out< bool > AXI_02_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_RRESP;
  sc_core::sc_out< bool > AXI_02_RVALID;
  sc_core::sc_out< bool > AXI_02_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_BRESP;
  sc_core::sc_out< bool > AXI_02_BVALID;
  sc_core::sc_out< bool > AXI_03_ARREADY;
  sc_core::sc_out< bool > AXI_03_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_03_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_03_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_RID;
  sc_core::sc_out< bool > AXI_03_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_RRESP;
  sc_core::sc_out< bool > AXI_03_RVALID;
  sc_core::sc_out< bool > AXI_03_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_BRESP;
  sc_core::sc_out< bool > AXI_03_BVALID;
  sc_core::sc_out< bool > AXI_04_ARREADY;
  sc_core::sc_out< bool > AXI_04_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_04_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_04_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_RID;
  sc_core::sc_out< bool > AXI_04_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_RRESP;
  sc_core::sc_out< bool > AXI_04_RVALID;
  sc_core::sc_out< bool > AXI_04_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_BRESP;
  sc_core::sc_out< bool > AXI_04_BVALID;
  sc_core::sc_out< bool > AXI_05_ARREADY;
  sc_core::sc_out< bool > AXI_05_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_05_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_05_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_RID;
  sc_core::sc_out< bool > AXI_05_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_RRESP;
  sc_core::sc_out< bool > AXI_05_RVALID;
  sc_core::sc_out< bool > AXI_05_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_BRESP;
  sc_core::sc_out< bool > AXI_05_BVALID;
  sc_core::sc_out< bool > AXI_06_ARREADY;
  sc_core::sc_out< bool > AXI_06_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_06_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_06_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_RID;
  sc_core::sc_out< bool > AXI_06_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_RRESP;
  sc_core::sc_out< bool > AXI_06_RVALID;
  sc_core::sc_out< bool > AXI_06_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_BRESP;
  sc_core::sc_out< bool > AXI_06_BVALID;
  sc_core::sc_out< bool > AXI_07_ARREADY;
  sc_core::sc_out< bool > AXI_07_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_07_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_07_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_RID;
  sc_core::sc_out< bool > AXI_07_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_RRESP;
  sc_core::sc_out< bool > AXI_07_RVALID;
  sc_core::sc_out< bool > AXI_07_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_BRESP;
  sc_core::sc_out< bool > AXI_07_BVALID;
  sc_core::sc_out< bool > AXI_08_ARREADY;
  sc_core::sc_out< bool > AXI_08_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_08_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_08_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_RID;
  sc_core::sc_out< bool > AXI_08_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_RRESP;
  sc_core::sc_out< bool > AXI_08_RVALID;
  sc_core::sc_out< bool > AXI_08_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_BRESP;
  sc_core::sc_out< bool > AXI_08_BVALID;
  sc_core::sc_out< bool > AXI_09_ARREADY;
  sc_core::sc_out< bool > AXI_09_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_09_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_09_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_RID;
  sc_core::sc_out< bool > AXI_09_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_RRESP;
  sc_core::sc_out< bool > AXI_09_RVALID;
  sc_core::sc_out< bool > AXI_09_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_BRESP;
  sc_core::sc_out< bool > AXI_09_BVALID;
  sc_core::sc_out< bool > AXI_10_ARREADY;
  sc_core::sc_out< bool > AXI_10_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_10_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_10_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_RID;
  sc_core::sc_out< bool > AXI_10_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_RRESP;
  sc_core::sc_out< bool > AXI_10_RVALID;
  sc_core::sc_out< bool > AXI_10_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_BRESP;
  sc_core::sc_out< bool > AXI_10_BVALID;
  sc_core::sc_out< bool > AXI_11_ARREADY;
  sc_core::sc_out< bool > AXI_11_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_11_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_11_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_RID;
  sc_core::sc_out< bool > AXI_11_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_RRESP;
  sc_core::sc_out< bool > AXI_11_RVALID;
  sc_core::sc_out< bool > AXI_11_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_BRESP;
  sc_core::sc_out< bool > AXI_11_BVALID;
  sc_core::sc_out< bool > AXI_12_ARREADY;
  sc_core::sc_out< bool > AXI_12_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_12_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_12_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_RID;
  sc_core::sc_out< bool > AXI_12_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_RRESP;
  sc_core::sc_out< bool > AXI_12_RVALID;
  sc_core::sc_out< bool > AXI_12_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_BRESP;
  sc_core::sc_out< bool > AXI_12_BVALID;
  sc_core::sc_out< bool > AXI_13_ARREADY;
  sc_core::sc_out< bool > AXI_13_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_13_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_13_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_RID;
  sc_core::sc_out< bool > AXI_13_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_RRESP;
  sc_core::sc_out< bool > AXI_13_RVALID;
  sc_core::sc_out< bool > AXI_13_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_BRESP;
  sc_core::sc_out< bool > AXI_13_BVALID;
  sc_core::sc_out< bool > AXI_14_ARREADY;
  sc_core::sc_out< bool > AXI_14_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_14_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_14_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_RID;
  sc_core::sc_out< bool > AXI_14_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_RRESP;
  sc_core::sc_out< bool > AXI_14_RVALID;
  sc_core::sc_out< bool > AXI_14_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_BRESP;
  sc_core::sc_out< bool > AXI_14_BVALID;
  sc_core::sc_out< bool > AXI_15_ARREADY;
  sc_core::sc_out< bool > AXI_15_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_15_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_15_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_RID;
  sc_core::sc_out< bool > AXI_15_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_RRESP;
  sc_core::sc_out< bool > AXI_15_RVALID;
  sc_core::sc_out< bool > AXI_15_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_BRESP;
  sc_core::sc_out< bool > AXI_15_BVALID;
  sc_core::sc_out< bool > AXI_16_ARREADY;
  sc_core::sc_out< bool > AXI_16_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_16_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_16_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_RID;
  sc_core::sc_out< bool > AXI_16_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_RRESP;
  sc_core::sc_out< bool > AXI_16_RVALID;
  sc_core::sc_out< bool > AXI_16_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_BRESP;
  sc_core::sc_out< bool > AXI_16_BVALID;
  sc_core::sc_out< bool > AXI_17_ARREADY;
  sc_core::sc_out< bool > AXI_17_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_17_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_17_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_RID;
  sc_core::sc_out< bool > AXI_17_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_RRESP;
  sc_core::sc_out< bool > AXI_17_RVALID;
  sc_core::sc_out< bool > AXI_17_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_BRESP;
  sc_core::sc_out< bool > AXI_17_BVALID;
  sc_core::sc_out< bool > AXI_18_ARREADY;
  sc_core::sc_out< bool > AXI_18_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_18_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_18_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_RID;
  sc_core::sc_out< bool > AXI_18_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_RRESP;
  sc_core::sc_out< bool > AXI_18_RVALID;
  sc_core::sc_out< bool > AXI_18_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_BRESP;
  sc_core::sc_out< bool > AXI_18_BVALID;
  sc_core::sc_out< bool > AXI_19_ARREADY;
  sc_core::sc_out< bool > AXI_19_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_19_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_19_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_RID;
  sc_core::sc_out< bool > AXI_19_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_RRESP;
  sc_core::sc_out< bool > AXI_19_RVALID;
  sc_core::sc_out< bool > AXI_19_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_BRESP;
  sc_core::sc_out< bool > AXI_19_BVALID;
  sc_core::sc_out< bool > AXI_20_ARREADY;
  sc_core::sc_out< bool > AXI_20_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_20_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_20_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_RID;
  sc_core::sc_out< bool > AXI_20_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_RRESP;
  sc_core::sc_out< bool > AXI_20_RVALID;
  sc_core::sc_out< bool > AXI_20_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_BRESP;
  sc_core::sc_out< bool > AXI_20_BVALID;
  sc_core::sc_out< bool > AXI_21_ARREADY;
  sc_core::sc_out< bool > AXI_21_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_21_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_21_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_RID;
  sc_core::sc_out< bool > AXI_21_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_RRESP;
  sc_core::sc_out< bool > AXI_21_RVALID;
  sc_core::sc_out< bool > AXI_21_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_BRESP;
  sc_core::sc_out< bool > AXI_21_BVALID;
  sc_core::sc_out< bool > AXI_22_ARREADY;
  sc_core::sc_out< bool > AXI_22_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_22_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_22_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_RID;
  sc_core::sc_out< bool > AXI_22_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_RRESP;
  sc_core::sc_out< bool > AXI_22_RVALID;
  sc_core::sc_out< bool > AXI_22_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_BRESP;
  sc_core::sc_out< bool > AXI_22_BVALID;
  sc_core::sc_out< bool > AXI_23_ARREADY;
  sc_core::sc_out< bool > AXI_23_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_23_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_23_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_RID;
  sc_core::sc_out< bool > AXI_23_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_RRESP;
  sc_core::sc_out< bool > AXI_23_RVALID;
  sc_core::sc_out< bool > AXI_23_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_BRESP;
  sc_core::sc_out< bool > AXI_23_BVALID;
  sc_core::sc_out< bool > AXI_24_ARREADY;
  sc_core::sc_out< bool > AXI_24_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_24_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_24_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_RID;
  sc_core::sc_out< bool > AXI_24_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_RRESP;
  sc_core::sc_out< bool > AXI_24_RVALID;
  sc_core::sc_out< bool > AXI_24_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_BRESP;
  sc_core::sc_out< bool > AXI_24_BVALID;
  sc_core::sc_out< bool > AXI_25_ARREADY;
  sc_core::sc_out< bool > AXI_25_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_25_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_25_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_RID;
  sc_core::sc_out< bool > AXI_25_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_RRESP;
  sc_core::sc_out< bool > AXI_25_RVALID;
  sc_core::sc_out< bool > AXI_25_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_BRESP;
  sc_core::sc_out< bool > AXI_25_BVALID;
  sc_core::sc_out< bool > AXI_26_ARREADY;
  sc_core::sc_out< bool > AXI_26_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_26_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_26_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_RID;
  sc_core::sc_out< bool > AXI_26_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_RRESP;
  sc_core::sc_out< bool > AXI_26_RVALID;
  sc_core::sc_out< bool > AXI_26_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_BRESP;
  sc_core::sc_out< bool > AXI_26_BVALID;
  sc_core::sc_out< bool > AXI_27_ARREADY;
  sc_core::sc_out< bool > AXI_27_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_27_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_27_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_RID;
  sc_core::sc_out< bool > AXI_27_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_RRESP;
  sc_core::sc_out< bool > AXI_27_RVALID;
  sc_core::sc_out< bool > AXI_27_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_BRESP;
  sc_core::sc_out< bool > AXI_27_BVALID;
  sc_core::sc_out< bool > AXI_28_ARREADY;
  sc_core::sc_out< bool > AXI_28_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_28_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_28_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_RID;
  sc_core::sc_out< bool > AXI_28_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_RRESP;
  sc_core::sc_out< bool > AXI_28_RVALID;
  sc_core::sc_out< bool > AXI_28_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_BRESP;
  sc_core::sc_out< bool > AXI_28_BVALID;
  sc_core::sc_out< bool > AXI_29_ARREADY;
  sc_core::sc_out< bool > AXI_29_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_29_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_29_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_RID;
  sc_core::sc_out< bool > AXI_29_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_RRESP;
  sc_core::sc_out< bool > AXI_29_RVALID;
  sc_core::sc_out< bool > AXI_29_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_BRESP;
  sc_core::sc_out< bool > AXI_29_BVALID;
  sc_core::sc_out< bool > AXI_30_ARREADY;
  sc_core::sc_out< bool > AXI_30_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_30_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_30_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_RID;
  sc_core::sc_out< bool > AXI_30_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_RRESP;
  sc_core::sc_out< bool > AXI_30_RVALID;
  sc_core::sc_out< bool > AXI_30_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_BRESP;
  sc_core::sc_out< bool > AXI_30_BVALID;
  sc_core::sc_out< bool > AXI_31_ARREADY;
  sc_core::sc_out< bool > AXI_31_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_31_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_31_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_RID;
  sc_core::sc_out< bool > AXI_31_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_RRESP;
  sc_core::sc_out< bool > AXI_31_RVALID;
  sc_core::sc_out< bool > AXI_31_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_BRESP;
  sc_core::sc_out< bool > AXI_31_BVALID;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA;
  sc_core::sc_out< bool > APB_0_PREADY;
  sc_core::sc_out< bool > APB_0_PSLVERR;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA;
  sc_core::sc_out< bool > APB_1_PREADY;
  sc_core::sc_out< bool > APB_1_PSLVERR;
  sc_core::sc_in< bool > MON_APB_0_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_0_PADDR_MON;
  sc_core::sc_out< bool > APB_0_PENABLE_MON;
  sc_core::sc_out< bool > APB_0_PSEL_MON;
  sc_core::sc_out< bool > APB_0_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA_MON;
  sc_core::sc_out< bool > APB_0_PREADY_MON;
  sc_core::sc_out< bool > APB_0_PSLVERR_MON;
  sc_core::sc_in< bool > MON_APB_1_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_1_PADDR_MON;
  sc_core::sc_out< bool > APB_1_PENABLE_MON;
  sc_core::sc_out< bool > APB_1_PSEL_MON;
  sc_core::sc_out< bool > APB_1_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA_MON;
  sc_core::sc_out< bool > APB_1_PREADY_MON;
  sc_core::sc_out< bool > APB_1_PSLVERR_MON;
  sc_core::sc_out< bool > apb_complete_0;
  sc_core::sc_out< bool > apb_complete_1;
  sc_core::sc_out< bool > DRAM_0_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_0_STAT_TEMP;
  sc_core::sc_out< bool > DRAM_1_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_1_STAT_TEMP;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_00_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_00_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_01_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_01_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_02_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_02_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_03_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_03_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_04_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_04_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_05_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_05_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_06_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_06_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_07_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_07_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_08_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_08_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_09_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_09_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_10_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_10_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_11_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_11_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_12_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_12_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_13_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_13_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_14_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_14_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_15_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_15_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_16_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_16_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_17_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_17_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_18_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_18_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_19_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_19_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_20_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_20_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_21_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_21_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_22_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_22_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_23_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_23_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_24_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_24_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_25_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_25_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_26_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_26_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_27_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_27_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_28_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_28_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_29_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_29_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_30_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_30_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_31_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_31_8HI_transactor_rst_signal;

  // Transactor stubs
  xtlm::xtlm_aximm_target_stub * SAXI_00_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_00_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_01_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_01_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_02_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_02_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_03_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_03_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_04_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_04_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_05_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_05_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_06_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_06_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_07_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_07_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_08_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_08_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_09_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_09_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_10_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_10_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_11_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_11_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_12_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_12_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_13_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_13_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_14_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_14_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_15_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_15_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_16_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_16_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_17_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_17_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_18_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_18_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_19_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_19_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_20_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_20_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_21_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_21_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_22_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_22_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_23_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_23_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_24_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_24_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_25_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_25_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_26_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_26_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_27_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_27_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_28_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_28_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_29_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_29_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_30_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_30_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_31_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_31_8HI_transactor_target_wr_socket_stub;

  // Socket stubs

};
#endif // VCSSYSTEMC




#ifdef MTI_SYSTEMC
#include "utils/xtlm_aximm_target_stub.h"

class DllExport cl_hbm : public cl_hbm_sc
{
public:

  cl_hbm(const sc_core::sc_module_name& nm);
  virtual ~cl_hbm();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > HBM_REF_CLK_0;
  sc_core::sc_in< bool > HBM_REF_CLK_1;
  sc_core::sc_in< bool > AXI_00_ACLK;
  sc_core::sc_in< bool > AXI_00_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_ARSIZE;
  sc_core::sc_in< bool > AXI_00_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_00_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_00_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_00_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_00_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_00_AWSIZE;
  sc_core::sc_in< bool > AXI_00_AWVALID;
  sc_core::sc_in< bool > AXI_00_RREADY;
  sc_core::sc_in< bool > AXI_00_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_00_WDATA;
  sc_core::sc_in< bool > AXI_00_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_00_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_00_WVALID;
  sc_core::sc_in< bool > AXI_01_ACLK;
  sc_core::sc_in< bool > AXI_01_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_ARSIZE;
  sc_core::sc_in< bool > AXI_01_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_01_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_01_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_01_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_01_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_01_AWSIZE;
  sc_core::sc_in< bool > AXI_01_AWVALID;
  sc_core::sc_in< bool > AXI_01_RREADY;
  sc_core::sc_in< bool > AXI_01_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_01_WDATA;
  sc_core::sc_in< bool > AXI_01_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_01_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_01_WVALID;
  sc_core::sc_in< bool > AXI_02_ACLK;
  sc_core::sc_in< bool > AXI_02_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_ARSIZE;
  sc_core::sc_in< bool > AXI_02_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_02_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_02_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_02_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_02_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_02_AWSIZE;
  sc_core::sc_in< bool > AXI_02_AWVALID;
  sc_core::sc_in< bool > AXI_02_RREADY;
  sc_core::sc_in< bool > AXI_02_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_02_WDATA;
  sc_core::sc_in< bool > AXI_02_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_02_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_02_WVALID;
  sc_core::sc_in< bool > AXI_03_ACLK;
  sc_core::sc_in< bool > AXI_03_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_ARSIZE;
  sc_core::sc_in< bool > AXI_03_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_03_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_03_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_03_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_03_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_03_AWSIZE;
  sc_core::sc_in< bool > AXI_03_AWVALID;
  sc_core::sc_in< bool > AXI_03_RREADY;
  sc_core::sc_in< bool > AXI_03_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_03_WDATA;
  sc_core::sc_in< bool > AXI_03_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_03_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_03_WVALID;
  sc_core::sc_in< bool > AXI_04_ACLK;
  sc_core::sc_in< bool > AXI_04_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_ARSIZE;
  sc_core::sc_in< bool > AXI_04_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_04_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_04_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_04_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_04_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_04_AWSIZE;
  sc_core::sc_in< bool > AXI_04_AWVALID;
  sc_core::sc_in< bool > AXI_04_RREADY;
  sc_core::sc_in< bool > AXI_04_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_04_WDATA;
  sc_core::sc_in< bool > AXI_04_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_04_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_04_WVALID;
  sc_core::sc_in< bool > AXI_05_ACLK;
  sc_core::sc_in< bool > AXI_05_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_ARSIZE;
  sc_core::sc_in< bool > AXI_05_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_05_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_05_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_05_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_05_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_05_AWSIZE;
  sc_core::sc_in< bool > AXI_05_AWVALID;
  sc_core::sc_in< bool > AXI_05_RREADY;
  sc_core::sc_in< bool > AXI_05_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_05_WDATA;
  sc_core::sc_in< bool > AXI_05_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_05_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_05_WVALID;
  sc_core::sc_in< bool > AXI_06_ACLK;
  sc_core::sc_in< bool > AXI_06_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_ARSIZE;
  sc_core::sc_in< bool > AXI_06_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_06_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_06_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_06_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_06_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_06_AWSIZE;
  sc_core::sc_in< bool > AXI_06_AWVALID;
  sc_core::sc_in< bool > AXI_06_RREADY;
  sc_core::sc_in< bool > AXI_06_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_06_WDATA;
  sc_core::sc_in< bool > AXI_06_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_06_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_06_WVALID;
  sc_core::sc_in< bool > AXI_07_ACLK;
  sc_core::sc_in< bool > AXI_07_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_ARSIZE;
  sc_core::sc_in< bool > AXI_07_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_07_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_07_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_07_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_07_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_07_AWSIZE;
  sc_core::sc_in< bool > AXI_07_AWVALID;
  sc_core::sc_in< bool > AXI_07_RREADY;
  sc_core::sc_in< bool > AXI_07_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_07_WDATA;
  sc_core::sc_in< bool > AXI_07_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_07_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_07_WVALID;
  sc_core::sc_in< bool > AXI_08_ACLK;
  sc_core::sc_in< bool > AXI_08_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_ARSIZE;
  sc_core::sc_in< bool > AXI_08_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_08_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_08_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_08_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_08_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_08_AWSIZE;
  sc_core::sc_in< bool > AXI_08_AWVALID;
  sc_core::sc_in< bool > AXI_08_RREADY;
  sc_core::sc_in< bool > AXI_08_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_08_WDATA;
  sc_core::sc_in< bool > AXI_08_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_08_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_08_WVALID;
  sc_core::sc_in< bool > AXI_09_ACLK;
  sc_core::sc_in< bool > AXI_09_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_ARSIZE;
  sc_core::sc_in< bool > AXI_09_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_09_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_09_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_09_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_09_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_09_AWSIZE;
  sc_core::sc_in< bool > AXI_09_AWVALID;
  sc_core::sc_in< bool > AXI_09_RREADY;
  sc_core::sc_in< bool > AXI_09_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_09_WDATA;
  sc_core::sc_in< bool > AXI_09_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_09_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_09_WVALID;
  sc_core::sc_in< bool > AXI_10_ACLK;
  sc_core::sc_in< bool > AXI_10_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_ARSIZE;
  sc_core::sc_in< bool > AXI_10_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_10_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_10_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_10_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_10_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_10_AWSIZE;
  sc_core::sc_in< bool > AXI_10_AWVALID;
  sc_core::sc_in< bool > AXI_10_RREADY;
  sc_core::sc_in< bool > AXI_10_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_10_WDATA;
  sc_core::sc_in< bool > AXI_10_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_10_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_10_WVALID;
  sc_core::sc_in< bool > AXI_11_ACLK;
  sc_core::sc_in< bool > AXI_11_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_ARSIZE;
  sc_core::sc_in< bool > AXI_11_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_11_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_11_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_11_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_11_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_11_AWSIZE;
  sc_core::sc_in< bool > AXI_11_AWVALID;
  sc_core::sc_in< bool > AXI_11_RREADY;
  sc_core::sc_in< bool > AXI_11_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_11_WDATA;
  sc_core::sc_in< bool > AXI_11_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_11_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_11_WVALID;
  sc_core::sc_in< bool > AXI_12_ACLK;
  sc_core::sc_in< bool > AXI_12_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_ARSIZE;
  sc_core::sc_in< bool > AXI_12_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_12_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_12_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_12_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_12_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_12_AWSIZE;
  sc_core::sc_in< bool > AXI_12_AWVALID;
  sc_core::sc_in< bool > AXI_12_RREADY;
  sc_core::sc_in< bool > AXI_12_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_12_WDATA;
  sc_core::sc_in< bool > AXI_12_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_12_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_12_WVALID;
  sc_core::sc_in< bool > AXI_13_ACLK;
  sc_core::sc_in< bool > AXI_13_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_ARSIZE;
  sc_core::sc_in< bool > AXI_13_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_13_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_13_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_13_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_13_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_13_AWSIZE;
  sc_core::sc_in< bool > AXI_13_AWVALID;
  sc_core::sc_in< bool > AXI_13_RREADY;
  sc_core::sc_in< bool > AXI_13_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_13_WDATA;
  sc_core::sc_in< bool > AXI_13_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_13_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_13_WVALID;
  sc_core::sc_in< bool > AXI_14_ACLK;
  sc_core::sc_in< bool > AXI_14_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_ARSIZE;
  sc_core::sc_in< bool > AXI_14_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_14_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_14_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_14_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_14_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_14_AWSIZE;
  sc_core::sc_in< bool > AXI_14_AWVALID;
  sc_core::sc_in< bool > AXI_14_RREADY;
  sc_core::sc_in< bool > AXI_14_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_14_WDATA;
  sc_core::sc_in< bool > AXI_14_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_14_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_14_WVALID;
  sc_core::sc_in< bool > AXI_15_ACLK;
  sc_core::sc_in< bool > AXI_15_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_ARSIZE;
  sc_core::sc_in< bool > AXI_15_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_15_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_15_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_15_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_15_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_15_AWSIZE;
  sc_core::sc_in< bool > AXI_15_AWVALID;
  sc_core::sc_in< bool > AXI_15_RREADY;
  sc_core::sc_in< bool > AXI_15_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_15_WDATA;
  sc_core::sc_in< bool > AXI_15_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_15_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_15_WVALID;
  sc_core::sc_in< bool > AXI_16_ACLK;
  sc_core::sc_in< bool > AXI_16_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_ARSIZE;
  sc_core::sc_in< bool > AXI_16_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_16_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_16_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_16_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_16_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_16_AWSIZE;
  sc_core::sc_in< bool > AXI_16_AWVALID;
  sc_core::sc_in< bool > AXI_16_RREADY;
  sc_core::sc_in< bool > AXI_16_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_16_WDATA;
  sc_core::sc_in< bool > AXI_16_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_16_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_16_WVALID;
  sc_core::sc_in< bool > AXI_17_ACLK;
  sc_core::sc_in< bool > AXI_17_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_ARSIZE;
  sc_core::sc_in< bool > AXI_17_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_17_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_17_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_17_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_17_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_17_AWSIZE;
  sc_core::sc_in< bool > AXI_17_AWVALID;
  sc_core::sc_in< bool > AXI_17_RREADY;
  sc_core::sc_in< bool > AXI_17_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_17_WDATA;
  sc_core::sc_in< bool > AXI_17_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_17_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_17_WVALID;
  sc_core::sc_in< bool > AXI_18_ACLK;
  sc_core::sc_in< bool > AXI_18_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_ARSIZE;
  sc_core::sc_in< bool > AXI_18_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_18_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_18_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_18_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_18_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_18_AWSIZE;
  sc_core::sc_in< bool > AXI_18_AWVALID;
  sc_core::sc_in< bool > AXI_18_RREADY;
  sc_core::sc_in< bool > AXI_18_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_18_WDATA;
  sc_core::sc_in< bool > AXI_18_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_18_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_18_WVALID;
  sc_core::sc_in< bool > AXI_19_ACLK;
  sc_core::sc_in< bool > AXI_19_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_ARSIZE;
  sc_core::sc_in< bool > AXI_19_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_19_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_19_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_19_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_19_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_19_AWSIZE;
  sc_core::sc_in< bool > AXI_19_AWVALID;
  sc_core::sc_in< bool > AXI_19_RREADY;
  sc_core::sc_in< bool > AXI_19_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_19_WDATA;
  sc_core::sc_in< bool > AXI_19_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_19_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_19_WVALID;
  sc_core::sc_in< bool > AXI_20_ACLK;
  sc_core::sc_in< bool > AXI_20_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_ARSIZE;
  sc_core::sc_in< bool > AXI_20_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_20_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_20_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_20_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_20_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_20_AWSIZE;
  sc_core::sc_in< bool > AXI_20_AWVALID;
  sc_core::sc_in< bool > AXI_20_RREADY;
  sc_core::sc_in< bool > AXI_20_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_20_WDATA;
  sc_core::sc_in< bool > AXI_20_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_20_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_20_WVALID;
  sc_core::sc_in< bool > AXI_21_ACLK;
  sc_core::sc_in< bool > AXI_21_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_ARSIZE;
  sc_core::sc_in< bool > AXI_21_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_21_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_21_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_21_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_21_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_21_AWSIZE;
  sc_core::sc_in< bool > AXI_21_AWVALID;
  sc_core::sc_in< bool > AXI_21_RREADY;
  sc_core::sc_in< bool > AXI_21_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_21_WDATA;
  sc_core::sc_in< bool > AXI_21_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_21_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_21_WVALID;
  sc_core::sc_in< bool > AXI_22_ACLK;
  sc_core::sc_in< bool > AXI_22_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_ARSIZE;
  sc_core::sc_in< bool > AXI_22_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_22_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_22_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_22_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_22_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_22_AWSIZE;
  sc_core::sc_in< bool > AXI_22_AWVALID;
  sc_core::sc_in< bool > AXI_22_RREADY;
  sc_core::sc_in< bool > AXI_22_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_22_WDATA;
  sc_core::sc_in< bool > AXI_22_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_22_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_22_WVALID;
  sc_core::sc_in< bool > AXI_23_ACLK;
  sc_core::sc_in< bool > AXI_23_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_ARSIZE;
  sc_core::sc_in< bool > AXI_23_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_23_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_23_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_23_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_23_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_23_AWSIZE;
  sc_core::sc_in< bool > AXI_23_AWVALID;
  sc_core::sc_in< bool > AXI_23_RREADY;
  sc_core::sc_in< bool > AXI_23_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_23_WDATA;
  sc_core::sc_in< bool > AXI_23_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_23_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_23_WVALID;
  sc_core::sc_in< bool > AXI_24_ACLK;
  sc_core::sc_in< bool > AXI_24_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_ARSIZE;
  sc_core::sc_in< bool > AXI_24_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_24_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_24_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_24_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_24_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_24_AWSIZE;
  sc_core::sc_in< bool > AXI_24_AWVALID;
  sc_core::sc_in< bool > AXI_24_RREADY;
  sc_core::sc_in< bool > AXI_24_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_24_WDATA;
  sc_core::sc_in< bool > AXI_24_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_24_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_24_WVALID;
  sc_core::sc_in< bool > AXI_25_ACLK;
  sc_core::sc_in< bool > AXI_25_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_ARSIZE;
  sc_core::sc_in< bool > AXI_25_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_25_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_25_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_25_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_25_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_25_AWSIZE;
  sc_core::sc_in< bool > AXI_25_AWVALID;
  sc_core::sc_in< bool > AXI_25_RREADY;
  sc_core::sc_in< bool > AXI_25_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_25_WDATA;
  sc_core::sc_in< bool > AXI_25_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_25_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_25_WVALID;
  sc_core::sc_in< bool > AXI_26_ACLK;
  sc_core::sc_in< bool > AXI_26_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_ARSIZE;
  sc_core::sc_in< bool > AXI_26_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_26_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_26_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_26_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_26_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_26_AWSIZE;
  sc_core::sc_in< bool > AXI_26_AWVALID;
  sc_core::sc_in< bool > AXI_26_RREADY;
  sc_core::sc_in< bool > AXI_26_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_26_WDATA;
  sc_core::sc_in< bool > AXI_26_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_26_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_26_WVALID;
  sc_core::sc_in< bool > AXI_27_ACLK;
  sc_core::sc_in< bool > AXI_27_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_ARSIZE;
  sc_core::sc_in< bool > AXI_27_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_27_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_27_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_27_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_27_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_27_AWSIZE;
  sc_core::sc_in< bool > AXI_27_AWVALID;
  sc_core::sc_in< bool > AXI_27_RREADY;
  sc_core::sc_in< bool > AXI_27_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_27_WDATA;
  sc_core::sc_in< bool > AXI_27_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_27_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_27_WVALID;
  sc_core::sc_in< bool > AXI_28_ACLK;
  sc_core::sc_in< bool > AXI_28_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_ARSIZE;
  sc_core::sc_in< bool > AXI_28_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_28_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_28_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_28_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_28_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_28_AWSIZE;
  sc_core::sc_in< bool > AXI_28_AWVALID;
  sc_core::sc_in< bool > AXI_28_RREADY;
  sc_core::sc_in< bool > AXI_28_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_28_WDATA;
  sc_core::sc_in< bool > AXI_28_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_28_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_28_WVALID;
  sc_core::sc_in< bool > AXI_29_ACLK;
  sc_core::sc_in< bool > AXI_29_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_ARSIZE;
  sc_core::sc_in< bool > AXI_29_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_29_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_29_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_29_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_29_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_29_AWSIZE;
  sc_core::sc_in< bool > AXI_29_AWVALID;
  sc_core::sc_in< bool > AXI_29_RREADY;
  sc_core::sc_in< bool > AXI_29_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_29_WDATA;
  sc_core::sc_in< bool > AXI_29_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_29_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_29_WVALID;
  sc_core::sc_in< bool > AXI_30_ACLK;
  sc_core::sc_in< bool > AXI_30_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_ARSIZE;
  sc_core::sc_in< bool > AXI_30_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_30_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_30_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_30_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_30_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_30_AWSIZE;
  sc_core::sc_in< bool > AXI_30_AWVALID;
  sc_core::sc_in< bool > AXI_30_RREADY;
  sc_core::sc_in< bool > AXI_30_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_30_WDATA;
  sc_core::sc_in< bool > AXI_30_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_30_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_30_WVALID;
  sc_core::sc_in< bool > AXI_31_ACLK;
  sc_core::sc_in< bool > AXI_31_ARESET_N;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_ARADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_ARBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_ARID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_ARLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_ARSIZE;
  sc_core::sc_in< bool > AXI_31_ARVALID;
  sc_core::sc_in< sc_dt::sc_bv<34> > AXI_31_AWADDR;
  sc_core::sc_in< sc_dt::sc_bv<2> > AXI_31_AWBURST;
  sc_core::sc_in< sc_dt::sc_bv<6> > AXI_31_AWID;
  sc_core::sc_in< sc_dt::sc_bv<4> > AXI_31_AWLEN;
  sc_core::sc_in< sc_dt::sc_bv<3> > AXI_31_AWSIZE;
  sc_core::sc_in< bool > AXI_31_AWVALID;
  sc_core::sc_in< bool > AXI_31_RREADY;
  sc_core::sc_in< bool > AXI_31_BREADY;
  sc_core::sc_in< sc_dt::sc_bv<256> > AXI_31_WDATA;
  sc_core::sc_in< bool > AXI_31_WLAST;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WSTRB;
  sc_core::sc_in< sc_dt::sc_bv<32> > AXI_31_WDATA_PARITY;
  sc_core::sc_in< bool > AXI_31_WVALID;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_0_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_0_PADDR;
  sc_core::sc_in< bool > APB_0_PCLK;
  sc_core::sc_in< bool > APB_0_PENABLE;
  sc_core::sc_in< bool > APB_0_PRESET_N;
  sc_core::sc_in< bool > APB_0_PSEL;
  sc_core::sc_in< bool > APB_0_PWRITE;
  sc_core::sc_in< sc_dt::sc_bv<32> > APB_1_PWDATA;
  sc_core::sc_in< sc_dt::sc_bv<22> > APB_1_PADDR;
  sc_core::sc_in< bool > APB_1_PCLK;
  sc_core::sc_in< bool > APB_1_PENABLE;
  sc_core::sc_in< bool > APB_1_PRESET_N;
  sc_core::sc_in< bool > APB_1_PSEL;
  sc_core::sc_in< bool > APB_1_PWRITE;
  sc_core::sc_out< bool > AXI_00_ARREADY;
  sc_core::sc_out< bool > AXI_00_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_00_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_00_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_RID;
  sc_core::sc_out< bool > AXI_00_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_RRESP;
  sc_core::sc_out< bool > AXI_00_RVALID;
  sc_core::sc_out< bool > AXI_00_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_00_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_00_BRESP;
  sc_core::sc_out< bool > AXI_00_BVALID;
  sc_core::sc_out< bool > AXI_01_ARREADY;
  sc_core::sc_out< bool > AXI_01_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_01_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_01_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_RID;
  sc_core::sc_out< bool > AXI_01_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_RRESP;
  sc_core::sc_out< bool > AXI_01_RVALID;
  sc_core::sc_out< bool > AXI_01_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_01_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_01_BRESP;
  sc_core::sc_out< bool > AXI_01_BVALID;
  sc_core::sc_out< bool > AXI_02_ARREADY;
  sc_core::sc_out< bool > AXI_02_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_02_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_02_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_RID;
  sc_core::sc_out< bool > AXI_02_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_RRESP;
  sc_core::sc_out< bool > AXI_02_RVALID;
  sc_core::sc_out< bool > AXI_02_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_02_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_02_BRESP;
  sc_core::sc_out< bool > AXI_02_BVALID;
  sc_core::sc_out< bool > AXI_03_ARREADY;
  sc_core::sc_out< bool > AXI_03_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_03_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_03_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_RID;
  sc_core::sc_out< bool > AXI_03_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_RRESP;
  sc_core::sc_out< bool > AXI_03_RVALID;
  sc_core::sc_out< bool > AXI_03_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_03_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_03_BRESP;
  sc_core::sc_out< bool > AXI_03_BVALID;
  sc_core::sc_out< bool > AXI_04_ARREADY;
  sc_core::sc_out< bool > AXI_04_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_04_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_04_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_RID;
  sc_core::sc_out< bool > AXI_04_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_RRESP;
  sc_core::sc_out< bool > AXI_04_RVALID;
  sc_core::sc_out< bool > AXI_04_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_04_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_04_BRESP;
  sc_core::sc_out< bool > AXI_04_BVALID;
  sc_core::sc_out< bool > AXI_05_ARREADY;
  sc_core::sc_out< bool > AXI_05_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_05_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_05_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_RID;
  sc_core::sc_out< bool > AXI_05_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_RRESP;
  sc_core::sc_out< bool > AXI_05_RVALID;
  sc_core::sc_out< bool > AXI_05_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_05_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_05_BRESP;
  sc_core::sc_out< bool > AXI_05_BVALID;
  sc_core::sc_out< bool > AXI_06_ARREADY;
  sc_core::sc_out< bool > AXI_06_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_06_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_06_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_RID;
  sc_core::sc_out< bool > AXI_06_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_RRESP;
  sc_core::sc_out< bool > AXI_06_RVALID;
  sc_core::sc_out< bool > AXI_06_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_06_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_06_BRESP;
  sc_core::sc_out< bool > AXI_06_BVALID;
  sc_core::sc_out< bool > AXI_07_ARREADY;
  sc_core::sc_out< bool > AXI_07_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_07_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_07_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_RID;
  sc_core::sc_out< bool > AXI_07_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_RRESP;
  sc_core::sc_out< bool > AXI_07_RVALID;
  sc_core::sc_out< bool > AXI_07_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_07_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_07_BRESP;
  sc_core::sc_out< bool > AXI_07_BVALID;
  sc_core::sc_out< bool > AXI_08_ARREADY;
  sc_core::sc_out< bool > AXI_08_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_08_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_08_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_RID;
  sc_core::sc_out< bool > AXI_08_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_RRESP;
  sc_core::sc_out< bool > AXI_08_RVALID;
  sc_core::sc_out< bool > AXI_08_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_08_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_08_BRESP;
  sc_core::sc_out< bool > AXI_08_BVALID;
  sc_core::sc_out< bool > AXI_09_ARREADY;
  sc_core::sc_out< bool > AXI_09_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_09_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_09_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_RID;
  sc_core::sc_out< bool > AXI_09_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_RRESP;
  sc_core::sc_out< bool > AXI_09_RVALID;
  sc_core::sc_out< bool > AXI_09_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_09_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_09_BRESP;
  sc_core::sc_out< bool > AXI_09_BVALID;
  sc_core::sc_out< bool > AXI_10_ARREADY;
  sc_core::sc_out< bool > AXI_10_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_10_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_10_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_RID;
  sc_core::sc_out< bool > AXI_10_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_RRESP;
  sc_core::sc_out< bool > AXI_10_RVALID;
  sc_core::sc_out< bool > AXI_10_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_10_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_10_BRESP;
  sc_core::sc_out< bool > AXI_10_BVALID;
  sc_core::sc_out< bool > AXI_11_ARREADY;
  sc_core::sc_out< bool > AXI_11_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_11_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_11_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_RID;
  sc_core::sc_out< bool > AXI_11_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_RRESP;
  sc_core::sc_out< bool > AXI_11_RVALID;
  sc_core::sc_out< bool > AXI_11_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_11_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_11_BRESP;
  sc_core::sc_out< bool > AXI_11_BVALID;
  sc_core::sc_out< bool > AXI_12_ARREADY;
  sc_core::sc_out< bool > AXI_12_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_12_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_12_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_RID;
  sc_core::sc_out< bool > AXI_12_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_RRESP;
  sc_core::sc_out< bool > AXI_12_RVALID;
  sc_core::sc_out< bool > AXI_12_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_12_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_12_BRESP;
  sc_core::sc_out< bool > AXI_12_BVALID;
  sc_core::sc_out< bool > AXI_13_ARREADY;
  sc_core::sc_out< bool > AXI_13_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_13_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_13_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_RID;
  sc_core::sc_out< bool > AXI_13_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_RRESP;
  sc_core::sc_out< bool > AXI_13_RVALID;
  sc_core::sc_out< bool > AXI_13_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_13_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_13_BRESP;
  sc_core::sc_out< bool > AXI_13_BVALID;
  sc_core::sc_out< bool > AXI_14_ARREADY;
  sc_core::sc_out< bool > AXI_14_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_14_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_14_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_RID;
  sc_core::sc_out< bool > AXI_14_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_RRESP;
  sc_core::sc_out< bool > AXI_14_RVALID;
  sc_core::sc_out< bool > AXI_14_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_14_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_14_BRESP;
  sc_core::sc_out< bool > AXI_14_BVALID;
  sc_core::sc_out< bool > AXI_15_ARREADY;
  sc_core::sc_out< bool > AXI_15_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_15_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_15_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_RID;
  sc_core::sc_out< bool > AXI_15_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_RRESP;
  sc_core::sc_out< bool > AXI_15_RVALID;
  sc_core::sc_out< bool > AXI_15_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_15_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_15_BRESP;
  sc_core::sc_out< bool > AXI_15_BVALID;
  sc_core::sc_out< bool > AXI_16_ARREADY;
  sc_core::sc_out< bool > AXI_16_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_16_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_16_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_RID;
  sc_core::sc_out< bool > AXI_16_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_RRESP;
  sc_core::sc_out< bool > AXI_16_RVALID;
  sc_core::sc_out< bool > AXI_16_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_16_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_16_BRESP;
  sc_core::sc_out< bool > AXI_16_BVALID;
  sc_core::sc_out< bool > AXI_17_ARREADY;
  sc_core::sc_out< bool > AXI_17_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_17_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_17_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_RID;
  sc_core::sc_out< bool > AXI_17_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_RRESP;
  sc_core::sc_out< bool > AXI_17_RVALID;
  sc_core::sc_out< bool > AXI_17_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_17_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_17_BRESP;
  sc_core::sc_out< bool > AXI_17_BVALID;
  sc_core::sc_out< bool > AXI_18_ARREADY;
  sc_core::sc_out< bool > AXI_18_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_18_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_18_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_RID;
  sc_core::sc_out< bool > AXI_18_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_RRESP;
  sc_core::sc_out< bool > AXI_18_RVALID;
  sc_core::sc_out< bool > AXI_18_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_18_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_18_BRESP;
  sc_core::sc_out< bool > AXI_18_BVALID;
  sc_core::sc_out< bool > AXI_19_ARREADY;
  sc_core::sc_out< bool > AXI_19_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_19_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_19_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_RID;
  sc_core::sc_out< bool > AXI_19_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_RRESP;
  sc_core::sc_out< bool > AXI_19_RVALID;
  sc_core::sc_out< bool > AXI_19_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_19_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_19_BRESP;
  sc_core::sc_out< bool > AXI_19_BVALID;
  sc_core::sc_out< bool > AXI_20_ARREADY;
  sc_core::sc_out< bool > AXI_20_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_20_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_20_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_RID;
  sc_core::sc_out< bool > AXI_20_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_RRESP;
  sc_core::sc_out< bool > AXI_20_RVALID;
  sc_core::sc_out< bool > AXI_20_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_20_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_20_BRESP;
  sc_core::sc_out< bool > AXI_20_BVALID;
  sc_core::sc_out< bool > AXI_21_ARREADY;
  sc_core::sc_out< bool > AXI_21_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_21_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_21_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_RID;
  sc_core::sc_out< bool > AXI_21_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_RRESP;
  sc_core::sc_out< bool > AXI_21_RVALID;
  sc_core::sc_out< bool > AXI_21_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_21_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_21_BRESP;
  sc_core::sc_out< bool > AXI_21_BVALID;
  sc_core::sc_out< bool > AXI_22_ARREADY;
  sc_core::sc_out< bool > AXI_22_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_22_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_22_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_RID;
  sc_core::sc_out< bool > AXI_22_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_RRESP;
  sc_core::sc_out< bool > AXI_22_RVALID;
  sc_core::sc_out< bool > AXI_22_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_22_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_22_BRESP;
  sc_core::sc_out< bool > AXI_22_BVALID;
  sc_core::sc_out< bool > AXI_23_ARREADY;
  sc_core::sc_out< bool > AXI_23_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_23_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_23_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_RID;
  sc_core::sc_out< bool > AXI_23_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_RRESP;
  sc_core::sc_out< bool > AXI_23_RVALID;
  sc_core::sc_out< bool > AXI_23_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_23_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_23_BRESP;
  sc_core::sc_out< bool > AXI_23_BVALID;
  sc_core::sc_out< bool > AXI_24_ARREADY;
  sc_core::sc_out< bool > AXI_24_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_24_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_24_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_RID;
  sc_core::sc_out< bool > AXI_24_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_RRESP;
  sc_core::sc_out< bool > AXI_24_RVALID;
  sc_core::sc_out< bool > AXI_24_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_24_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_24_BRESP;
  sc_core::sc_out< bool > AXI_24_BVALID;
  sc_core::sc_out< bool > AXI_25_ARREADY;
  sc_core::sc_out< bool > AXI_25_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_25_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_25_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_RID;
  sc_core::sc_out< bool > AXI_25_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_RRESP;
  sc_core::sc_out< bool > AXI_25_RVALID;
  sc_core::sc_out< bool > AXI_25_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_25_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_25_BRESP;
  sc_core::sc_out< bool > AXI_25_BVALID;
  sc_core::sc_out< bool > AXI_26_ARREADY;
  sc_core::sc_out< bool > AXI_26_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_26_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_26_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_RID;
  sc_core::sc_out< bool > AXI_26_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_RRESP;
  sc_core::sc_out< bool > AXI_26_RVALID;
  sc_core::sc_out< bool > AXI_26_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_26_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_26_BRESP;
  sc_core::sc_out< bool > AXI_26_BVALID;
  sc_core::sc_out< bool > AXI_27_ARREADY;
  sc_core::sc_out< bool > AXI_27_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_27_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_27_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_RID;
  sc_core::sc_out< bool > AXI_27_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_RRESP;
  sc_core::sc_out< bool > AXI_27_RVALID;
  sc_core::sc_out< bool > AXI_27_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_27_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_27_BRESP;
  sc_core::sc_out< bool > AXI_27_BVALID;
  sc_core::sc_out< bool > AXI_28_ARREADY;
  sc_core::sc_out< bool > AXI_28_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_28_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_28_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_RID;
  sc_core::sc_out< bool > AXI_28_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_RRESP;
  sc_core::sc_out< bool > AXI_28_RVALID;
  sc_core::sc_out< bool > AXI_28_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_28_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_28_BRESP;
  sc_core::sc_out< bool > AXI_28_BVALID;
  sc_core::sc_out< bool > AXI_29_ARREADY;
  sc_core::sc_out< bool > AXI_29_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_29_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_29_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_RID;
  sc_core::sc_out< bool > AXI_29_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_RRESP;
  sc_core::sc_out< bool > AXI_29_RVALID;
  sc_core::sc_out< bool > AXI_29_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_29_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_29_BRESP;
  sc_core::sc_out< bool > AXI_29_BVALID;
  sc_core::sc_out< bool > AXI_30_ARREADY;
  sc_core::sc_out< bool > AXI_30_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_30_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_30_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_RID;
  sc_core::sc_out< bool > AXI_30_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_RRESP;
  sc_core::sc_out< bool > AXI_30_RVALID;
  sc_core::sc_out< bool > AXI_30_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_30_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_30_BRESP;
  sc_core::sc_out< bool > AXI_30_BVALID;
  sc_core::sc_out< bool > AXI_31_ARREADY;
  sc_core::sc_out< bool > AXI_31_AWREADY;
  sc_core::sc_out< sc_dt::sc_bv<32> > AXI_31_RDATA_PARITY;
  sc_core::sc_out< sc_dt::sc_bv<256> > AXI_31_RDATA;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_RID;
  sc_core::sc_out< bool > AXI_31_RLAST;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_RRESP;
  sc_core::sc_out< bool > AXI_31_RVALID;
  sc_core::sc_out< bool > AXI_31_WREADY;
  sc_core::sc_out< sc_dt::sc_bv<6> > AXI_31_BID;
  sc_core::sc_out< sc_dt::sc_bv<2> > AXI_31_BRESP;
  sc_core::sc_out< bool > AXI_31_BVALID;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA;
  sc_core::sc_out< bool > APB_0_PREADY;
  sc_core::sc_out< bool > APB_0_PSLVERR;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA;
  sc_core::sc_out< bool > APB_1_PREADY;
  sc_core::sc_out< bool > APB_1_PSLVERR;
  sc_core::sc_in< bool > MON_APB_0_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_0_PADDR_MON;
  sc_core::sc_out< bool > APB_0_PENABLE_MON;
  sc_core::sc_out< bool > APB_0_PSEL_MON;
  sc_core::sc_out< bool > APB_0_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_0_PRDATA_MON;
  sc_core::sc_out< bool > APB_0_PREADY_MON;
  sc_core::sc_out< bool > APB_0_PSLVERR_MON;
  sc_core::sc_in< bool > MON_APB_1_PRESET_N;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PWDATA_MON;
  sc_core::sc_out< sc_dt::sc_bv<22> > APB_1_PADDR_MON;
  sc_core::sc_out< bool > APB_1_PENABLE_MON;
  sc_core::sc_out< bool > APB_1_PSEL_MON;
  sc_core::sc_out< bool > APB_1_PWRITE_MON;
  sc_core::sc_out< sc_dt::sc_bv<32> > APB_1_PRDATA_MON;
  sc_core::sc_out< bool > APB_1_PREADY_MON;
  sc_core::sc_out< bool > APB_1_PSLVERR_MON;
  sc_core::sc_out< bool > apb_complete_0;
  sc_core::sc_out< bool > apb_complete_1;
  sc_core::sc_out< bool > DRAM_0_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_0_STAT_TEMP;
  sc_core::sc_out< bool > DRAM_1_STAT_CATTRIP;
  sc_core::sc_out< sc_dt::sc_bv<7> > DRAM_1_STAT_TEMP;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_00_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_00_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_00_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_00_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_01_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_01_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_01_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_01_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_02_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_02_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_02_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_02_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_03_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_03_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_03_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_03_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_04_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_04_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_04_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_04_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_05_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_05_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_05_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_05_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_06_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_06_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_06_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_06_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_07_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_07_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_07_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_07_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_08_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_08_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_08_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_08_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_09_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_09_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_09_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_09_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_10_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_10_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_10_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_10_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_11_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_11_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_11_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_11_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_12_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_12_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_12_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_12_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_13_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_13_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_13_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_13_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_14_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_14_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_14_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_14_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_15_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_15_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_15_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_15_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_16_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_16_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_16_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_16_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_17_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_17_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_17_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_17_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_18_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_18_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_18_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_18_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_19_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_19_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_19_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_19_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_20_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_20_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_20_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_20_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_21_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_21_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_21_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_21_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_22_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_22_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_22_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_22_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_23_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_23_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_23_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_23_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_24_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_24_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_24_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_24_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_25_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_25_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_25_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_25_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_26_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_26_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_26_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_26_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_27_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_27_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_27_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_27_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_28_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_28_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_28_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_28_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_29_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_29_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_29_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_29_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_30_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_30_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_30_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_30_8HI_transactor_rst_signal;
  xtlm::xaximm_pin2xtlm_t<256,34,6,1,1,1,1,1>* mp_SAXI_31_8HI_transactor;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_ARLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_ARLEN_converter_signal;
  xsc::common::vector2vector_converter<4,8>* mp_AXI_31_AWLEN_converter;
  sc_signal< sc_bv<8> > m_AXI_31_AWLEN_converter_signal;
  sc_signal< bool > m_SAXI_31_8HI_transactor_rst_signal;

  // Transactor stubs
  xtlm::xtlm_aximm_target_stub * SAXI_00_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_00_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_01_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_01_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_02_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_02_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_03_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_03_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_04_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_04_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_05_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_05_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_06_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_06_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_07_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_07_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_08_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_08_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_09_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_09_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_10_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_10_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_11_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_11_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_12_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_12_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_13_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_13_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_14_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_14_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_15_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_15_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_16_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_16_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_17_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_17_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_18_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_18_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_19_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_19_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_20_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_20_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_21_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_21_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_22_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_22_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_23_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_23_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_24_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_24_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_25_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_25_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_26_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_26_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_27_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_27_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_28_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_28_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_29_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_29_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_30_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_30_8HI_transactor_target_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_31_8HI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * SAXI_31_8HI_transactor_target_wr_socket_stub;

  // Socket stubs

};
#endif // MTI_SYSTEMC
#endif // IP_CL_HBM_H_
