TimeQuest Timing Analyzer report for divider
Tue Mar 31 22:34:36 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; divider                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 307.88 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.248 ; -51.931            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.364 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -35.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.248 ; divider:_divider|current_u[0] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.532      ;
; -2.132 ; divider:_divider|current_u[0] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.416      ;
; -2.129 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.412      ;
; -2.126 ; divider:_divider|current_u[0] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.410      ;
; -2.113 ; divider:_divider|current_u[4] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.397      ;
; -2.062 ; divider:_divider|current_u[3] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.346      ;
; -2.016 ; divider:_divider|current_u[0] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.300      ;
; -2.013 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.296      ;
; -2.010 ; divider:_divider|current_u[0] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.294      ;
; -2.007 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.290      ;
; -1.997 ; divider:_divider|current_u[4] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.281      ;
; -1.991 ; divider:_divider|current_u[4] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.275      ;
; -1.989 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.272      ;
; -1.985 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.268      ;
; -1.946 ; divider:_divider|current_u[3] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.230      ;
; -1.940 ; divider:_divider|current_u[3] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.224      ;
; -1.931 ; divider:_divider|current_u[1] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.215      ;
; -1.924 ; divider:_divider|current_u[5] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.208      ;
; -1.912 ; divider:_divider|current_u[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.846      ;
; -1.912 ; divider:_divider|current_u[3] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.846      ;
; -1.912 ; divider:_divider|current_u[3] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.846      ;
; -1.912 ; divider:_divider|current_u[3] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.846      ;
; -1.912 ; divider:_divider|current_u[3] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.846      ;
; -1.912 ; divider:_divider|current_u[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.846      ;
; -1.912 ; divider:_divider|current_u[3] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.846      ;
; -1.912 ; divider:_divider|current_u[3] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.846      ;
; -1.900 ; divider:_divider|current_u[0] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.184      ;
; -1.897 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.180      ;
; -1.894 ; divider:_divider|current_u[0] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.178      ;
; -1.891 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.174      ;
; -1.881 ; divider:_divider|current_u[4] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.165      ;
; -1.875 ; divider:_divider|current_u[4] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.159      ;
; -1.873 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.156      ;
; -1.869 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.152      ;
; -1.867 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.150      ;
; -1.866 ; divider:_divider|current_u[0] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.800      ;
; -1.866 ; divider:_divider|current_u[0] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.800      ;
; -1.866 ; divider:_divider|current_u[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.800      ;
; -1.866 ; divider:_divider|current_u[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.800      ;
; -1.866 ; divider:_divider|current_u[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.800      ;
; -1.866 ; divider:_divider|current_u[0] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.800      ;
; -1.866 ; divider:_divider|current_u[0] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.800      ;
; -1.866 ; divider:_divider|current_u[0] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.800      ;
; -1.863 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.146      ;
; -1.862 ; divider:_divider|copy_of_v[4] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.145      ;
; -1.830 ; divider:_divider|current_u[3] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.114      ;
; -1.824 ; divider:_divider|current_u[3] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.108      ;
; -1.815 ; divider:_divider|current_u[1] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.099      ;
; -1.809 ; divider:_divider|current_u[1] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.093      ;
; -1.808 ; divider:_divider|current_u[5] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.092      ;
; -1.805 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.738      ;
; -1.805 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.738      ;
; -1.805 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.738      ;
; -1.805 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.738      ;
; -1.805 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.738      ;
; -1.805 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.738      ;
; -1.805 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.738      ;
; -1.805 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.738      ;
; -1.802 ; divider:_divider|current_u[5] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.086      ;
; -1.781 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.064      ;
; -1.775 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.058      ;
; -1.765 ; divider:_divider|current_u[4] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.049      ;
; -1.761 ; counter[2]                    ; counter[9]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[8]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[7]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[0]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[1]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[2]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[3]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[4]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[5]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[2]                    ; counter[6]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[9]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[8]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[7]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[0]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[1]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[2]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[3]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[4]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[5]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; counter[3]                    ; counter[6]                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.759 ; divider:_divider|current_u[4] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.043      ;
; -1.757 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.040      ;
; -1.753 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.036      ;
; -1.751 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.034      ;
; -1.747 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.030      ;
; -1.747 ; divider:_divider|current_u[7] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.289      ; 3.031      ;
; -1.747 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.746 ; divider:_divider|copy_of_v[4] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.029      ;
; -1.740 ; divider:_divider|copy_of_v[4] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.288      ; 3.023      ;
; -1.731 ; divider:_divider|current_u[4] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.665      ;
; -1.731 ; divider:_divider|current_u[4] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.665      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; divider:_divider|counter[7]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.597      ;
; 0.545 ; divider:_divider|counter[4]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.778      ;
; 0.547 ; divider:_divider|counter[5]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.548 ; divider:_divider|counter[6]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.781      ;
; 0.555 ; divider:_divider|counter[1]   ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; divider:_divider|counter[3]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.557 ; divider:_divider|counter[0]   ; divider:_divider|counter[0]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.559 ; divider:_divider|current_u[5] ; divider:_divider|current_u[5] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; counter[9]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; counter[1]                    ; counter[1]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; divider:_divider|counter[2]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; divider:_divider|current_u[6] ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; divider:_divider|current_u[7] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; counter[2]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; counter[5]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; counter[3]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.564 ; counter[6]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.567 ; counter[7]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.785      ;
; 0.569 ; counter[8]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.572 ; counter[4]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.581 ; divider:_divider|current_u[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.581 ; divider:_divider|current_u[1] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.583 ; divider:_divider|current_u[2] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.583 ; counter[0]                    ; counter[0]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.594 ; divider:_divider|current_u[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.812      ;
; 0.685 ; ld                            ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.268      ;
; 0.685 ; ld                            ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.268      ;
; 0.685 ; ld                            ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.268      ;
; 0.685 ; ld                            ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.268      ;
; 0.685 ; ld                            ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.268      ;
; 0.685 ; ld                            ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.268      ;
; 0.685 ; ld                            ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.268      ;
; 0.685 ; ld                            ; divider:_divider|counter[0]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.268      ;
; 0.710 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.928      ;
; 0.717 ; divider:_divider|current_u[4] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.935      ;
; 0.747 ; divider:_divider|copy_of_v[4] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.965      ;
; 0.773 ; ld                            ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.773 ; ld                            ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.773 ; ld                            ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.773 ; ld                            ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.773 ; ld                            ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.773 ; ld                            ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.773 ; ld                            ; divider:_divider|current_u[5] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.773 ; ld                            ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.821 ; divider:_divider|counter[5]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.054      ;
; 0.830 ; divider:_divider|counter[1]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.063      ;
; 0.831 ; divider:_divider|counter[3]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.064      ;
; 0.833 ; divider:_divider|current_u[5] ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; divider:_divider|counter[4]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.066      ;
; 0.834 ; counter[1]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; divider:_divider|counter[6]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.068      ;
; 0.835 ; counter[5]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.835 ; divider:_divider|counter[4]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.068      ;
; 0.836 ; counter[3]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.054      ;
; 0.842 ; counter[7]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.060      ;
; 0.844 ; counter[8]                    ; ld                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.846 ; divider:_divider|counter[0]   ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.079      ;
; 0.847 ; divider:_divider|counter[2]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.080      ;
; 0.848 ; counter[2]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; divider:_divider|counter[0]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.081      ;
; 0.849 ; divider:_divider|current_u[6] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849 ; divider:_divider|counter[2]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.082      ;
; 0.850 ; counter[0]                    ; counter[1]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.850 ; counter[2]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; counter[6]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.852 ; counter[0]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.070      ;
; 0.853 ; counter[6]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.855 ; divider:_divider|current_u[1] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.855 ; divider:_divider|current_u[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.856 ; counter[8]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.074      ;
; 0.859 ; counter[4]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.861 ; counter[4]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.868 ; divider:_divider|current_u[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.086      ;
; 0.870 ; divider:_divider|current_u[2] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.870 ; divider:_divider|current_u[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.872 ; divider:_divider|current_u[2] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.090      ;
; 0.895 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.113      ;
; 0.923 ; divider:_divider|copy_of_v[1] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.141      ;
; 0.931 ; divider:_divider|counter[5]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.164      ;
; 0.940 ; divider:_divider|counter[1]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.173      ;
; 0.941 ; divider:_divider|counter[3]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.174      ;
; 0.942 ; divider:_divider|counter[1]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.175      ;
; 0.943 ; divider:_divider|copy_of_v[2] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.943 ; divider:_divider|counter[3]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.176      ;
; 0.943 ; divider:_divider|current_u[5] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.944 ; counter[1]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945 ; counter[5]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.945 ; divider:_divider|counter[4]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.178      ;
; 0.946 ; counter[1]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.946 ; counter[3]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.947 ; counter[5]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.948 ; counter[7]                    ; ld                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.166      ;
; 0.948 ; counter[3]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.166      ;
; 0.952 ; counter[7]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.170      ;
; 0.958 ; divider:_divider|counter[0]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.191      ;
; 0.959 ; divider:_divider|counter[2]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.192      ;
; 0.960 ; divider:_divider|counter[0]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.193      ;
; 0.960 ; counter[2]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.961 ; divider:_divider|counter[2]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.194      ;
; 0.962 ; counter[0]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.180      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ld                            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[0]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[1]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[2]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[3]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[4]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[5]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[6]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[7]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[0]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[1]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[2]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[3]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[4]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[5]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[6]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[7]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[8]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[9]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[0] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[1] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[2] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[3] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[4] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[5] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[6] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[7] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ld                            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[0] ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[1] ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[2] ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[3] ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[4] ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[0]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[1]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[2]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[3]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[4]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[5]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[6]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[7]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[0]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[1]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[2]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[3]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[4]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[0]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[1]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[2]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[3]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[4]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[5]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[6]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[7]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ld|clk                        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[0]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[1]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[2]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[3]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[4]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[5]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[6]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[7]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[8]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[9]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetb    ; clk        ; 2.961 ; 3.435 ; Rise       ; clk             ;
; u[*]      ; clk        ; 2.364 ; 2.834 ; Rise       ; clk             ;
;  u[0]     ; clk        ; 2.341 ; 2.812 ; Rise       ; clk             ;
;  u[1]     ; clk        ; 2.159 ; 2.629 ; Rise       ; clk             ;
;  u[2]     ; clk        ; 2.364 ; 2.834 ; Rise       ; clk             ;
;  u[3]     ; clk        ; 2.137 ; 2.594 ; Rise       ; clk             ;
;  u[4]     ; clk        ; 2.218 ; 2.698 ; Rise       ; clk             ;
; v[*]      ; clk        ; 2.335 ; 2.786 ; Rise       ; clk             ;
;  v[0]     ; clk        ; 2.161 ; 2.630 ; Rise       ; clk             ;
;  v[1]     ; clk        ; 2.110 ; 2.572 ; Rise       ; clk             ;
;  v[2]     ; clk        ; 2.222 ; 2.725 ; Rise       ; clk             ;
;  v[3]     ; clk        ; 2.335 ; 2.786 ; Rise       ; clk             ;
;  v[4]     ; clk        ; 1.959 ; 2.416 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; resetb    ; clk        ; -2.658 ; -3.116 ; Rise       ; clk             ;
; u[*]      ; clk        ; -1.756 ; -2.200 ; Rise       ; clk             ;
;  u[0]     ; clk        ; -1.952 ; -2.409 ; Rise       ; clk             ;
;  u[1]     ; clk        ; -1.777 ; -2.233 ; Rise       ; clk             ;
;  u[2]     ; clk        ; -1.975 ; -2.430 ; Rise       ; clk             ;
;  u[3]     ; clk        ; -1.756 ; -2.200 ; Rise       ; clk             ;
;  u[4]     ; clk        ; -1.836 ; -2.302 ; Rise       ; clk             ;
; v[*]      ; clk        ; -1.572 ; -2.006 ; Rise       ; clk             ;
;  v[0]     ; clk        ; -1.778 ; -2.233 ; Rise       ; clk             ;
;  v[1]     ; clk        ; -1.729 ; -2.177 ; Rise       ; clk             ;
;  v[2]     ; clk        ; -1.836 ; -2.325 ; Rise       ; clk             ;
;  v[3]     ; clk        ; -1.934 ; -2.362 ; Rise       ; clk             ;
;  v[4]     ; clk        ; -1.572 ; -2.006 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; div_nibble_0[*]  ; clk        ; 8.325 ; 8.261 ; Rise       ; clk             ;
;  div_nibble_0[0] ; clk        ; 8.040 ; 7.995 ; Rise       ; clk             ;
;  div_nibble_0[1] ; clk        ; 8.228 ; 8.180 ; Rise       ; clk             ;
;  div_nibble_0[2] ; clk        ; 8.325 ; 8.261 ; Rise       ; clk             ;
;  div_nibble_0[3] ; clk        ; 8.217 ; 8.160 ; Rise       ; clk             ;
;  div_nibble_0[4] ; clk        ; 8.259 ; 8.189 ; Rise       ; clk             ;
;  div_nibble_0[5] ; clk        ; 8.269 ; 8.199 ; Rise       ; clk             ;
;  div_nibble_0[6] ; clk        ; 7.839 ; 7.921 ; Rise       ; clk             ;
; div_nibble_1[*]  ; clk        ; 8.455 ; 8.373 ; Rise       ; clk             ;
;  div_nibble_1[0] ; clk        ; 8.431 ; 8.373 ; Rise       ; clk             ;
;  div_nibble_1[1] ; clk        ; 7.937 ; 7.905 ; Rise       ; clk             ;
;  div_nibble_1[2] ; clk        ; 8.455 ; 8.371 ; Rise       ; clk             ;
;  div_nibble_1[3] ; clk        ; 8.418 ; 8.353 ; Rise       ; clk             ;
;  div_nibble_1[4] ; clk        ; 8.225 ; 8.164 ; Rise       ; clk             ;
;  div_nibble_1[5] ; clk        ; 8.277 ; 8.202 ; Rise       ; clk             ;
;  div_nibble_1[6] ; clk        ; 7.916 ; 7.967 ; Rise       ; clk             ;
; mod_nibble_0[*]  ; clk        ; 9.323 ; 9.208 ; Rise       ; clk             ;
;  mod_nibble_0[0] ; clk        ; 9.323 ; 9.208 ; Rise       ; clk             ;
;  mod_nibble_0[1] ; clk        ; 9.198 ; 9.178 ; Rise       ; clk             ;
;  mod_nibble_0[2] ; clk        ; 8.795 ; 8.738 ; Rise       ; clk             ;
;  mod_nibble_0[3] ; clk        ; 8.835 ; 8.738 ; Rise       ; clk             ;
;  mod_nibble_0[4] ; clk        ; 8.801 ; 8.722 ; Rise       ; clk             ;
;  mod_nibble_0[5] ; clk        ; 8.817 ; 8.722 ; Rise       ; clk             ;
;  mod_nibble_0[6] ; clk        ; 8.776 ; 8.807 ; Rise       ; clk             ;
; mod_nibble_1[*]  ; clk        ; 8.033 ; 8.036 ; Rise       ; clk             ;
;  mod_nibble_1[0] ; clk        ; 8.033 ; 8.036 ; Rise       ; clk             ;
;  mod_nibble_1[3] ; clk        ; 8.027 ; 8.030 ; Rise       ; clk             ;
;  mod_nibble_1[4] ; clk        ; 8.027 ; 8.030 ; Rise       ; clk             ;
;  mod_nibble_1[5] ; clk        ; 7.608 ; 7.565 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; div_nibble_0[*]  ; clk        ; 6.265 ; 6.340 ; Rise       ; clk             ;
;  div_nibble_0[0] ; clk        ; 6.599 ; 6.524 ; Rise       ; clk             ;
;  div_nibble_0[1] ; clk        ; 6.782 ; 6.704 ; Rise       ; clk             ;
;  div_nibble_0[2] ; clk        ; 6.940 ; 6.782 ; Rise       ; clk             ;
;  div_nibble_0[3] ; clk        ; 6.776 ; 6.692 ; Rise       ; clk             ;
;  div_nibble_0[4] ; clk        ; 6.814 ; 6.805 ; Rise       ; clk             ;
;  div_nibble_0[5] ; clk        ; 6.809 ; 6.792 ; Rise       ; clk             ;
;  div_nibble_0[6] ; clk        ; 6.265 ; 6.340 ; Rise       ; clk             ;
; div_nibble_1[*]  ; clk        ; 6.111 ; 6.102 ; Rise       ; clk             ;
;  div_nibble_1[0] ; clk        ; 6.629 ; 6.552 ; Rise       ; clk             ;
;  div_nibble_1[1] ; clk        ; 6.184 ; 6.172 ; Rise       ; clk             ;
;  div_nibble_1[2] ; clk        ; 6.422 ; 6.343 ; Rise       ; clk             ;
;  div_nibble_1[3] ; clk        ; 6.608 ; 6.518 ; Rise       ; clk             ;
;  div_nibble_1[4] ; clk        ; 6.242 ; 6.102 ; Rise       ; clk             ;
;  div_nibble_1[5] ; clk        ; 6.210 ; 6.131 ; Rise       ; clk             ;
;  div_nibble_1[6] ; clk        ; 6.111 ; 6.186 ; Rise       ; clk             ;
; mod_nibble_0[*]  ; clk        ; 6.352 ; 6.315 ; Rise       ; clk             ;
;  mod_nibble_0[0] ; clk        ; 6.869 ; 6.778 ; Rise       ; clk             ;
;  mod_nibble_0[1] ; clk        ; 6.814 ; 6.730 ; Rise       ; clk             ;
;  mod_nibble_0[2] ; clk        ; 6.432 ; 6.426 ; Rise       ; clk             ;
;  mod_nibble_0[3] ; clk        ; 6.415 ; 6.337 ; Rise       ; clk             ;
;  mod_nibble_0[4] ; clk        ; 6.468 ; 6.324 ; Rise       ; clk             ;
;  mod_nibble_0[5] ; clk        ; 6.388 ; 6.315 ; Rise       ; clk             ;
;  mod_nibble_0[6] ; clk        ; 6.352 ; 6.425 ; Rise       ; clk             ;
; mod_nibble_1[*]  ; clk        ; 6.130 ; 6.126 ; Rise       ; clk             ;
;  mod_nibble_1[0] ; clk        ; 6.539 ; 6.578 ; Rise       ; clk             ;
;  mod_nibble_1[3] ; clk        ; 6.533 ; 6.572 ; Rise       ; clk             ;
;  mod_nibble_1[4] ; clk        ; 6.533 ; 6.572 ; Rise       ; clk             ;
;  mod_nibble_1[5] ; clk        ; 6.130 ; 6.126 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 345.3 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.896 ; -43.617           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.324 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -35.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.896 ; divider:_divider|current_u[0] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 3.155      ;
; -1.796 ; divider:_divider|current_u[0] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.264      ; 3.055      ;
; -1.778 ; divider:_divider|current_u[0] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.264      ; 3.037      ;
; -1.772 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 3.031      ;
; -1.766 ; divider:_divider|current_u[4] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 3.025      ;
; -1.723 ; divider:_divider|current_u[3] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.982      ;
; -1.696 ; divider:_divider|current_u[0] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.955      ;
; -1.678 ; divider:_divider|current_u[0] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.937      ;
; -1.672 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.931      ;
; -1.666 ; divider:_divider|current_u[4] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.925      ;
; -1.654 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.913      ;
; -1.649 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.908      ;
; -1.648 ; divider:_divider|current_u[4] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.907      ;
; -1.646 ; divider:_divider|current_u[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.646 ; divider:_divider|current_u[3] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.646 ; divider:_divider|current_u[3] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.646 ; divider:_divider|current_u[3] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.646 ; divider:_divider|current_u[3] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.646 ; divider:_divider|current_u[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.646 ; divider:_divider|current_u[3] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.646 ; divider:_divider|current_u[3] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.642 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.901      ;
; -1.623 ; divider:_divider|current_u[3] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.882      ;
; -1.617 ; divider:_divider|current_u[1] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.876      ;
; -1.605 ; divider:_divider|current_u[3] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.864      ;
; -1.596 ; divider:_divider|current_u[0] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.855      ;
; -1.589 ; divider:_divider|current_u[5] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.848      ;
; -1.587 ; divider:_divider|current_u[0] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.587 ; divider:_divider|current_u[0] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.587 ; divider:_divider|current_u[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.587 ; divider:_divider|current_u[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.587 ; divider:_divider|current_u[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.587 ; divider:_divider|current_u[0] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.587 ; divider:_divider|current_u[0] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.587 ; divider:_divider|current_u[0] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.578 ; divider:_divider|current_u[0] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.837      ;
; -1.572 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.831      ;
; -1.566 ; divider:_divider|current_u[4] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.825      ;
; -1.554 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.813      ;
; -1.549 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.808      ;
; -1.548 ; divider:_divider|current_u[4] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.807      ;
; -1.542 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.801      ;
; -1.535 ; divider:_divider|copy_of_v[4] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.794      ;
; -1.531 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.790      ;
; -1.524 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.783      ;
; -1.523 ; divider:_divider|current_u[3] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.782      ;
; -1.517 ; divider:_divider|current_u[1] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.776      ;
; -1.514 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.514 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.514 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.514 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.514 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.514 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.514 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.514 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.505 ; divider:_divider|current_u[3] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.764      ;
; -1.499 ; divider:_divider|current_u[1] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.758      ;
; -1.489 ; divider:_divider|current_u[5] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.748      ;
; -1.488 ; counter[2]                    ; counter[9]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[8]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[7]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[0]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[1]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[2]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[3]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[4]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[5]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[2]                    ; counter[6]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; divider:_divider|current_u[5] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.747      ;
; -1.488 ; counter[3]                    ; counter[9]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[8]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[7]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[0]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[1]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[2]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[3]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[4]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[5]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; counter[3]                    ; counter[6]                    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.472 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.731      ;
; -1.466 ; divider:_divider|current_u[4] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.725      ;
; -1.463 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.461 ; divider:_divider|current_u[4] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; divider:_divider|current_u[4] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; divider:_divider|current_u[4] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; divider:_divider|current_u[4] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; divider:_divider|current_u[4] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; divider:_divider|current_u[4] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; divider:_divider|current_u[4] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; divider:_divider|current_u[4] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.454 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.713      ;
; -1.449 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.708      ;
; -1.448 ; divider:_divider|current_u[4] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.264      ; 2.707      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.324 ; divider:_divider|counter[7]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.536      ;
; 0.490 ; divider:_divider|counter[4]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.702      ;
; 0.491 ; divider:_divider|counter[5]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.703      ;
; 0.493 ; divider:_divider|counter[6]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.498 ; divider:_divider|counter[1]   ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; divider:_divider|counter[3]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; divider:_divider|counter[0]   ; divider:_divider|counter[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.501 ; divider:_divider|current_u[7] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; counter[9]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; counter[1]                    ; counter[1]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; divider:_divider|current_u[5] ; divider:_divider|current_u[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; divider:_divider|current_u[6] ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; counter[2]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; counter[3]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; divider:_divider|counter[2]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; counter[5]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; counter[6]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; counter[7]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.511 ; counter[8]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; counter[4]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.520 ; divider:_divider|current_u[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; divider:_divider|current_u[1] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; counter[0]                    ; counter[0]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.523 ; divider:_divider|current_u[2] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.534 ; divider:_divider|current_u[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.628 ; ld                            ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.159      ;
; 0.628 ; ld                            ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.159      ;
; 0.628 ; ld                            ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.159      ;
; 0.628 ; ld                            ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.159      ;
; 0.628 ; ld                            ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.159      ;
; 0.628 ; ld                            ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.159      ;
; 0.628 ; ld                            ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.159      ;
; 0.628 ; ld                            ; divider:_divider|counter[0]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.159      ;
; 0.650 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.848      ;
; 0.654 ; divider:_divider|current_u[4] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.853      ;
; 0.685 ; divider:_divider|copy_of_v[4] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.883      ;
; 0.694 ; ld                            ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; ld                            ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; ld                            ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; ld                            ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; ld                            ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; ld                            ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; ld                            ; divider:_divider|current_u[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; ld                            ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.893      ;
; 0.736 ; divider:_divider|counter[5]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.948      ;
; 0.739 ; divider:_divider|counter[4]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.951      ;
; 0.742 ; divider:_divider|counter[6]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.954      ;
; 0.742 ; divider:_divider|counter[1]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.954      ;
; 0.743 ; divider:_divider|counter[3]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.955      ;
; 0.745 ; divider:_divider|current_u[5] ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; counter[1]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; divider:_divider|counter[4]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.958      ;
; 0.748 ; counter[3]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; counter[5]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; counter[7]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.751 ; divider:_divider|counter[0]   ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.963      ;
; 0.752 ; counter[2]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; divider:_divider|counter[2]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.965      ;
; 0.754 ; counter[0]                    ; counter[1]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; divider:_divider|current_u[6] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; counter[6]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; counter[8]                    ; ld                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.758 ; divider:_divider|counter[0]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.970      ;
; 0.759 ; counter[2]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; counter[8]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; counter[4]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; divider:_divider|counter[2]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.972      ;
; 0.761 ; counter[0]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; counter[6]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.765 ; divider:_divider|current_u[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; divider:_divider|current_u[1] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; counter[4]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; divider:_divider|current_u[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.772 ; divider:_divider|current_u[2] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.776 ; divider:_divider|current_u[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.779 ; divider:_divider|current_u[2] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.825 ; divider:_divider|counter[5]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.037      ;
; 0.831 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.029      ;
; 0.831 ; divider:_divider|counter[1]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.043      ;
; 0.832 ; divider:_divider|counter[3]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.044      ;
; 0.834 ; counter[1]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.834 ; divider:_divider|current_u[5] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.835 ; divider:_divider|counter[4]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.047      ;
; 0.837 ; counter[3]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.036      ;
; 0.838 ; counter[5]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.838 ; divider:_divider|counter[1]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.050      ;
; 0.839 ; divider:_divider|counter[3]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.051      ;
; 0.839 ; counter[7]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.038      ;
; 0.841 ; counter[1]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.843 ; divider:_divider|copy_of_v[1] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.041      ;
; 0.844 ; counter[3]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; counter[5]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.847 ; counter[7]                    ; ld                            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.847 ; divider:_divider|counter[0]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.059      ;
; 0.848 ; counter[2]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; divider:_divider|counter[2]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.061      ;
; 0.850 ; counter[0]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.850 ; counter[6]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.854 ; divider:_divider|current_u[3] ; divider:_divider|current_u[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.854 ; divider:_divider|counter[0]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.066      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ld                            ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[0]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[1]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[2]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[3]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[4]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[5]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[6]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[7]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[0]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[1]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[2]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[3]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[4]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[5]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[6]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[7]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[8]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[9]                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[0] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[1] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[2] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[3] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[4] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[5] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[6] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[7] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ld                            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[1] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[2] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[3] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[4] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[0]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[1]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[2]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[3]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[4]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[5]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[6]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[7]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[0]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[1]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[2]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[3]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[4]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[5]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[6]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[7]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[0]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[1]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[2]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[3]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[4]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[5]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[6]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[7]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[8]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[9]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ld|clk                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[0]|clk     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[1]|clk     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[2]|clk     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[3]|clk     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[4]|clk     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetb    ; clk        ; 2.613 ; 2.985 ; Rise       ; clk             ;
; u[*]      ; clk        ; 2.065 ; 2.439 ; Rise       ; clk             ;
;  u[0]     ; clk        ; 2.042 ; 2.410 ; Rise       ; clk             ;
;  u[1]     ; clk        ; 1.870 ; 2.265 ; Rise       ; clk             ;
;  u[2]     ; clk        ; 2.065 ; 2.439 ; Rise       ; clk             ;
;  u[3]     ; clk        ; 1.846 ; 2.228 ; Rise       ; clk             ;
;  u[4]     ; clk        ; 1.922 ; 2.308 ; Rise       ; clk             ;
; v[*]      ; clk        ; 2.030 ; 2.398 ; Rise       ; clk             ;
;  v[0]     ; clk        ; 1.870 ; 2.265 ; Rise       ; clk             ;
;  v[1]     ; clk        ; 1.829 ; 2.191 ; Rise       ; clk             ;
;  v[2]     ; clk        ; 1.924 ; 2.338 ; Rise       ; clk             ;
;  v[3]     ; clk        ; 2.030 ; 2.398 ; Rise       ; clk             ;
;  v[4]     ; clk        ; 1.692 ; 2.042 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; resetb    ; clk        ; -2.342 ; -2.704 ; Rise       ; clk             ;
; u[*]      ; clk        ; -1.509 ; -1.880 ; Rise       ; clk             ;
;  u[0]     ; clk        ; -1.696 ; -2.054 ; Rise       ; clk             ;
;  u[1]     ; clk        ; -1.531 ; -1.915 ; Rise       ; clk             ;
;  u[2]     ; clk        ; -1.719 ; -2.083 ; Rise       ; clk             ;
;  u[3]     ; clk        ; -1.509 ; -1.880 ; Rise       ; clk             ;
;  u[4]     ; clk        ; -1.583 ; -1.959 ; Rise       ; clk             ;
; v[*]      ; clk        ; -1.351 ; -1.686 ; Rise       ; clk             ;
;  v[0]     ; clk        ; -1.533 ; -1.916 ; Rise       ; clk             ;
;  v[1]     ; clk        ; -1.494 ; -1.845 ; Rise       ; clk             ;
;  v[2]     ; clk        ; -1.585 ; -1.986 ; Rise       ; clk             ;
;  v[3]     ; clk        ; -1.675 ; -2.028 ; Rise       ; clk             ;
;  v[4]     ; clk        ; -1.351 ; -1.686 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; div_nibble_0[*]  ; clk        ; 7.778 ; 7.663 ; Rise       ; clk             ;
;  div_nibble_0[0] ; clk        ; 7.498 ; 7.429 ; Rise       ; clk             ;
;  div_nibble_0[1] ; clk        ; 7.687 ; 7.593 ; Rise       ; clk             ;
;  div_nibble_0[2] ; clk        ; 7.778 ; 7.663 ; Rise       ; clk             ;
;  div_nibble_0[3] ; clk        ; 7.673 ; 7.578 ; Rise       ; clk             ;
;  div_nibble_0[4] ; clk        ; 7.709 ; 7.609 ; Rise       ; clk             ;
;  div_nibble_0[5] ; clk        ; 7.730 ; 7.616 ; Rise       ; clk             ;
;  div_nibble_0[6] ; clk        ; 7.297 ; 7.393 ; Rise       ; clk             ;
; div_nibble_1[*]  ; clk        ; 7.920 ; 7.794 ; Rise       ; clk             ;
;  div_nibble_1[0] ; clk        ; 7.884 ; 7.769 ; Rise       ; clk             ;
;  div_nibble_1[1] ; clk        ; 7.430 ; 7.358 ; Rise       ; clk             ;
;  div_nibble_1[2] ; clk        ; 7.920 ; 7.794 ; Rise       ; clk             ;
;  div_nibble_1[3] ; clk        ; 7.869 ; 7.764 ; Rise       ; clk             ;
;  div_nibble_1[4] ; clk        ; 7.689 ; 7.618 ; Rise       ; clk             ;
;  div_nibble_1[5] ; clk        ; 7.706 ; 7.649 ; Rise       ; clk             ;
;  div_nibble_1[6] ; clk        ; 7.369 ; 7.459 ; Rise       ; clk             ;
; mod_nibble_0[*]  ; clk        ; 8.684 ; 8.586 ; Rise       ; clk             ;
;  mod_nibble_0[0] ; clk        ; 8.684 ; 8.586 ; Rise       ; clk             ;
;  mod_nibble_0[1] ; clk        ; 8.625 ; 8.499 ; Rise       ; clk             ;
;  mod_nibble_0[2] ; clk        ; 8.242 ; 8.125 ; Rise       ; clk             ;
;  mod_nibble_0[3] ; clk        ; 8.232 ; 8.163 ; Rise       ; clk             ;
;  mod_nibble_0[4] ; clk        ; 8.207 ; 8.144 ; Rise       ; clk             ;
;  mod_nibble_0[5] ; clk        ; 8.194 ; 8.146 ; Rise       ; clk             ;
;  mod_nibble_0[6] ; clk        ; 8.151 ; 8.240 ; Rise       ; clk             ;
; mod_nibble_1[*]  ; clk        ; 7.530 ; 7.459 ; Rise       ; clk             ;
;  mod_nibble_1[0] ; clk        ; 7.530 ; 7.459 ; Rise       ; clk             ;
;  mod_nibble_1[3] ; clk        ; 7.526 ; 7.450 ; Rise       ; clk             ;
;  mod_nibble_1[4] ; clk        ; 7.526 ; 7.450 ; Rise       ; clk             ;
;  mod_nibble_1[5] ; clk        ; 7.145 ; 7.040 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; div_nibble_0[*]  ; clk        ; 5.893 ; 5.985 ; Rise       ; clk             ;
;  div_nibble_0[0] ; clk        ; 6.237 ; 6.146 ; Rise       ; clk             ;
;  div_nibble_0[1] ; clk        ; 6.417 ; 6.300 ; Rise       ; clk             ;
;  div_nibble_0[2] ; clk        ; 6.531 ; 6.370 ; Rise       ; clk             ;
;  div_nibble_0[3] ; clk        ; 6.408 ; 6.296 ; Rise       ; clk             ;
;  div_nibble_0[4] ; clk        ; 6.444 ; 6.370 ; Rise       ; clk             ;
;  div_nibble_0[5] ; clk        ; 6.441 ; 6.365 ; Rise       ; clk             ;
;  div_nibble_0[6] ; clk        ; 5.893 ; 5.985 ; Rise       ; clk             ;
; div_nibble_1[*]  ; clk        ; 5.769 ; 5.747 ; Rise       ; clk             ;
;  div_nibble_1[0] ; clk        ; 6.285 ; 6.153 ; Rise       ; clk             ;
;  div_nibble_1[1] ; clk        ; 5.860 ; 5.808 ; Rise       ; clk             ;
;  div_nibble_1[2] ; clk        ; 6.074 ; 5.970 ; Rise       ; clk             ;
;  div_nibble_1[3] ; clk        ; 6.262 ; 6.140 ; Rise       ; clk             ;
;  div_nibble_1[4] ; clk        ; 5.893 ; 5.747 ; Rise       ; clk             ;
;  div_nibble_1[5] ; clk        ; 5.872 ; 5.772 ; Rise       ; clk             ;
;  div_nibble_1[6] ; clk        ; 5.769 ; 5.862 ; Rise       ; clk             ;
; mod_nibble_0[*]  ; clk        ; 5.998 ; 5.965 ; Rise       ; clk             ;
;  mod_nibble_0[0] ; clk        ; 6.510 ; 6.383 ; Rise       ; clk             ;
;  mod_nibble_0[1] ; clk        ; 6.464 ; 6.339 ; Rise       ; clk             ;
;  mod_nibble_0[2] ; clk        ; 6.098 ; 6.038 ; Rise       ; clk             ;
;  mod_nibble_0[3] ; clk        ; 6.087 ; 5.989 ; Rise       ; clk             ;
;  mod_nibble_0[4] ; clk        ; 6.099 ; 5.975 ; Rise       ; clk             ;
;  mod_nibble_0[5] ; clk        ; 6.055 ; 5.965 ; Rise       ; clk             ;
;  mod_nibble_0[6] ; clk        ; 5.998 ; 6.092 ; Rise       ; clk             ;
; mod_nibble_1[*]  ; clk        ; 5.823 ; 5.740 ; Rise       ; clk             ;
;  mod_nibble_1[0] ; clk        ; 6.193 ; 6.142 ; Rise       ; clk             ;
;  mod_nibble_1[3] ; clk        ; 6.189 ; 6.134 ; Rise       ; clk             ;
;  mod_nibble_1[4] ; clk        ; 6.189 ; 6.134 ; Rise       ; clk             ;
;  mod_nibble_1[5] ; clk        ; 5.823 ; 5.740 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.807 ; -15.535           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.190 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -37.014                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.807 ; divider:_divider|current_u[0] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.948      ;
; -0.757 ; divider:_divider|current_u[4] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.898      ;
; -0.755 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.896      ;
; -0.743 ; divider:_divider|current_u[0] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.884      ;
; -0.739 ; divider:_divider|current_u[0] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.880      ;
; -0.716 ; divider:_divider|current_u[3] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.857      ;
; -0.693 ; divider:_divider|current_u[4] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.834      ;
; -0.691 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.832      ;
; -0.689 ; divider:_divider|current_u[4] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.830      ;
; -0.688 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.829      ;
; -0.687 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.828      ;
; -0.675 ; divider:_divider|current_u[0] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.816      ;
; -0.671 ; divider:_divider|current_u[0] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.812      ;
; -0.671 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.812      ;
; -0.652 ; divider:_divider|current_u[3] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.793      ;
; -0.651 ; divider:_divider|current_u[5] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.792      ;
; -0.648 ; divider:_divider|current_u[3] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.789      ;
; -0.636 ; divider:_divider|current_u[1] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.777      ;
; -0.625 ; divider:_divider|current_u[4] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.766      ;
; -0.624 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.765      ;
; -0.623 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.764      ;
; -0.621 ; divider:_divider|current_u[4] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.762      ;
; -0.620 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.761      ;
; -0.619 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.760      ;
; -0.615 ; divider:_divider|current_u[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; divider:_divider|current_u[3] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; divider:_divider|current_u[3] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; divider:_divider|current_u[3] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; divider:_divider|current_u[3] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; divider:_divider|current_u[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; divider:_divider|current_u[3] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; divider:_divider|current_u[3] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.609 ; divider:_divider|copy_of_v[4] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.750      ;
; -0.607 ; divider:_divider|current_u[0] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.748      ;
; -0.607 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.748      ;
; -0.603 ; divider:_divider|current_u[0] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.744      ;
; -0.603 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.744      ;
; -0.587 ; divider:_divider|current_u[5] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.728      ;
; -0.584 ; divider:_divider|current_u[3] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.725      ;
; -0.583 ; divider:_divider|current_u[5] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.724      ;
; -0.583 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.580 ; divider:_divider|current_u[3] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.721      ;
; -0.575 ; divider:_divider|current_u[0] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.575 ; divider:_divider|current_u[0] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.575 ; divider:_divider|current_u[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.575 ; divider:_divider|current_u[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.575 ; divider:_divider|current_u[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.575 ; divider:_divider|current_u[0] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.575 ; divider:_divider|current_u[0] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.575 ; divider:_divider|current_u[0] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.572 ; divider:_divider|current_u[1] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.713      ;
; -0.568 ; divider:_divider|current_u[1] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.709      ;
; -0.557 ; divider:_divider|current_u[4] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.698      ;
; -0.556 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.697      ;
; -0.555 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.696      ;
; -0.554 ; divider:_divider|current_u[7] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.695      ;
; -0.553 ; divider:_divider|current_u[4] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.694      ;
; -0.552 ; divider:_divider|copy_of_v[3] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.693      ;
; -0.551 ; divider:_divider|copy_of_v[0] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.692      ;
; -0.545 ; divider:_divider|copy_of_v[4] ; divider:_divider|counter[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.686      ;
; -0.541 ; divider:_divider|copy_of_v[4] ; divider:_divider|counter[5]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.682      ;
; -0.539 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.680      ;
; -0.535 ; divider:_divider|copy_of_v[1] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.676      ;
; -0.520 ; divider:_divider|current_u[4] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; divider:_divider|current_u[4] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; divider:_divider|current_u[4] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; divider:_divider|current_u[4] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; divider:_divider|current_u[4] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; divider:_divider|current_u[4] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; divider:_divider|current_u[4] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; divider:_divider|current_u[4] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.519 ; divider:_divider|current_u[5] ; divider:_divider|counter[4]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.660      ;
; -0.518 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.518 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.518 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.518 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.518 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.518 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.518 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.518 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.517 ; divider:_divider|current_u[2] ; divider:_divider|counter[7]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.658      ;
; -0.516 ; divider:_divider|current_u[3] ; divider:_divider|counter[2]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.657      ;
; -0.515 ; divider:_divider|current_u[5] ; divider:_divider|counter[3]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.656      ;
; -0.512 ; divider:_divider|current_u[3] ; divider:_divider|counter[1]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.653      ;
; -0.506 ; counter[2]                    ; counter[9]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; counter[2]                    ; counter[8]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; counter[2]                    ; counter[7]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; counter[2]                    ; counter[0]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; counter[2]                    ; counter[1]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; counter[2]                    ; counter[2]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; counter[2]                    ; counter[3]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; counter[2]                    ; counter[4]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.506 ; counter[2]                    ; counter[5]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.190 ; divider:_divider|counter[7]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.317      ;
; 0.293 ; divider:_divider|counter[6]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; divider:_divider|counter[5]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; divider:_divider|counter[4]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.298 ; divider:_divider|counter[3]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; divider:_divider|counter[1]   ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; divider:_divider|current_u[6] ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; divider:_divider|current_u[7] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; counter[9]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; counter[1]                    ; counter[1]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; divider:_divider|counter[0]   ; divider:_divider|counter[0]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; divider:_divider|current_u[5] ; divider:_divider|current_u[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; counter[3]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; counter[5]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; counter[2]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; divider:_divider|counter[2]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.428      ;
; 0.301 ; counter[6]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; counter[7]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; counter[8]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; counter[4]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.311 ; divider:_divider|current_u[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; divider:_divider|current_u[1] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; divider:_divider|current_u[2] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; counter[0]                    ; counter[0]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; divider:_divider|current_u[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.343 ; ld                            ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.660      ;
; 0.343 ; ld                            ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.660      ;
; 0.343 ; ld                            ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.660      ;
; 0.343 ; ld                            ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.660      ;
; 0.343 ; ld                            ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.660      ;
; 0.343 ; ld                            ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.660      ;
; 0.343 ; ld                            ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.660      ;
; 0.343 ; ld                            ; divider:_divider|counter[0]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.660      ;
; 0.376 ; divider:_divider|copy_of_v[3] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.495      ;
; 0.379 ; divider:_divider|current_u[4] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.392 ; divider:_divider|copy_of_v[4] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.511      ;
; 0.416 ; ld                            ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; ld                            ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; ld                            ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; ld                            ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; ld                            ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; ld                            ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; ld                            ; divider:_divider|current_u[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; ld                            ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.536      ;
; 0.442 ; divider:_divider|counter[5]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.569      ;
; 0.447 ; divider:_divider|counter[3]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; divider:_divider|current_u[5] ; divider:_divider|current_u[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; counter[1]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; divider:_divider|counter[1]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.448 ; counter[5]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; counter[3]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.451 ; divider:_divider|counter[6]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.578      ;
; 0.451 ; divider:_divider|counter[4]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.578      ;
; 0.452 ; counter[7]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.454 ; divider:_divider|counter[4]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.581      ;
; 0.457 ; divider:_divider|current_u[6] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; divider:_divider|counter[0]   ; divider:_divider|counter[1]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.585      ;
; 0.458 ; counter[2]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; divider:_divider|counter[2]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.586      ;
; 0.459 ; counter[0]                    ; counter[1]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; counter[6]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; divider:_divider|current_u[1] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; divider:_divider|current_u[3] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; divider:_divider|counter[0]   ; divider:_divider|counter[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; counter[2]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; counter[8]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; divider:_divider|counter[2]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.589      ;
; 0.462 ; counter[0]                    ; counter[2]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; counter[6]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; counter[4]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.466 ; counter[4]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; counter[8]                    ; ld                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; divider:_divider|current_u[0] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; divider:_divider|current_u[2] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; divider:_divider|current_u[0] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; divider:_divider|current_u[2] ; divider:_divider|current_u[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; divider:_divider|copy_of_v[0] ; divider:_divider|current_u[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.484 ; divider:_divider|copy_of_v[1] ; divider:_divider|current_u[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.603      ;
; 0.499 ; divider:_divider|copy_of_v[2] ; divider:_divider|current_u[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.618      ;
; 0.505 ; divider:_divider|counter[5]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.632      ;
; 0.510 ; divider:_divider|counter[3]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.637      ;
; 0.510 ; divider:_divider|current_u[5] ; divider:_divider|current_u[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; counter[1]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; divider:_divider|counter[1]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.637      ;
; 0.511 ; counter[5]                    ; counter[7]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; counter[3]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; divider:_divider|counter[3]   ; divider:_divider|counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; counter[1]                    ; counter[4]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; divider:_divider|counter[1]   ; divider:_divider|counter[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.640      ;
; 0.514 ; counter[5]                    ; counter[8]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; counter[3]                    ; counter[6]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.515 ; counter[7]                    ; counter[9]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.517 ; divider:_divider|counter[4]   ; divider:_divider|counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.644      ;
; 0.523 ; divider:_divider|current_u[3] ; divider:_divider|current_u[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; divider:_divider|current_u[1] ; divider:_divider|current_u[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; counter[7]                    ; ld                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; divider:_divider|counter[0]   ; divider:_divider|counter[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.651      ;
; 0.524 ; counter[2]                    ; counter[5]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; divider:_divider|counter[2]   ; divider:_divider|counter[5]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.652      ;
; 0.525 ; counter[0]                    ; counter[3]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.645      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|copy_of_v[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divider:_divider|current_u[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ld                            ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[0]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[1]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[2]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[3]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[4]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[5]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[6]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|counter[7]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[3] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|copy_of_v[4] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[3] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[4] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[5] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[6] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divider:_divider|current_u[7] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ld                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[0]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[1]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[2]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[3]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[4]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[5]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[6]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[7]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[8]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter[9]                    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[0]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[1]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[2]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[3]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[4]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[5]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[6]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|counter[7]|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[0]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[1]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[2]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[3]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[4]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[5]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[6]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|current_u[7]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[0]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[1]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[2]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[3]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[4]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[5]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[6]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[7]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[8]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; counter[9]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; ld|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[0]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[1]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[2]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[3]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; _divider|copy_of_v[4]|clk     ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetb    ; clk        ; 1.678 ; 2.344 ; Rise       ; clk             ;
; u[*]      ; clk        ; 1.308 ; 1.956 ; Rise       ; clk             ;
;  u[0]     ; clk        ; 1.288 ; 1.924 ; Rise       ; clk             ;
;  u[1]     ; clk        ; 1.199 ; 1.831 ; Rise       ; clk             ;
;  u[2]     ; clk        ; 1.308 ; 1.956 ; Rise       ; clk             ;
;  u[3]     ; clk        ; 1.183 ; 1.812 ; Rise       ; clk             ;
;  u[4]     ; clk        ; 1.257 ; 1.882 ; Rise       ; clk             ;
; v[*]      ; clk        ; 1.293 ; 1.963 ; Rise       ; clk             ;
;  v[0]     ; clk        ; 1.199 ; 1.830 ; Rise       ; clk             ;
;  v[1]     ; clk        ; 1.163 ; 1.786 ; Rise       ; clk             ;
;  v[2]     ; clk        ; 1.262 ; 1.910 ; Rise       ; clk             ;
;  v[3]     ; clk        ; 1.293 ; 1.963 ; Rise       ; clk             ;
;  v[4]     ; clk        ; 1.083 ; 1.710 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; resetb    ; clk        ; -1.500 ; -2.155 ; Rise       ; clk             ;
; u[*]      ; clk        ; -0.965 ; -1.585 ; Rise       ; clk             ;
;  u[0]     ; clk        ; -1.065 ; -1.692 ; Rise       ; clk             ;
;  u[1]     ; clk        ; -0.980 ; -1.603 ; Rise       ; clk             ;
;  u[2]     ; clk        ; -1.084 ; -1.724 ; Rise       ; clk             ;
;  u[3]     ; clk        ; -0.965 ; -1.585 ; Rise       ; clk             ;
;  u[4]     ; clk        ; -1.038 ; -1.654 ; Rise       ; clk             ;
; v[*]      ; clk        ; -0.864 ; -1.477 ; Rise       ; clk             ;
;  v[0]     ; clk        ; -0.981 ; -1.603 ; Rise       ; clk             ;
;  v[1]     ; clk        ; -0.946 ; -1.561 ; Rise       ; clk             ;
;  v[2]     ; clk        ; -1.041 ; -1.680 ; Rise       ; clk             ;
;  v[3]     ; clk        ; -1.067 ; -1.719 ; Rise       ; clk             ;
;  v[4]     ; clk        ; -0.864 ; -1.477 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; div_nibble_0[*]  ; clk        ; 4.836 ; 4.862 ; Rise       ; clk             ;
;  div_nibble_0[0] ; clk        ; 4.666 ; 4.692 ; Rise       ; clk             ;
;  div_nibble_0[1] ; clk        ; 4.777 ; 4.812 ; Rise       ; clk             ;
;  div_nibble_0[2] ; clk        ; 4.836 ; 4.862 ; Rise       ; clk             ;
;  div_nibble_0[3] ; clk        ; 4.762 ; 4.796 ; Rise       ; clk             ;
;  div_nibble_0[4] ; clk        ; 4.801 ; 4.818 ; Rise       ; clk             ;
;  div_nibble_0[5] ; clk        ; 4.816 ; 4.839 ; Rise       ; clk             ;
;  div_nibble_0[6] ; clk        ; 4.601 ; 4.598 ; Rise       ; clk             ;
; div_nibble_1[*]  ; clk        ; 4.896 ; 4.930 ; Rise       ; clk             ;
;  div_nibble_1[0] ; clk        ; 4.896 ; 4.930 ; Rise       ; clk             ;
;  div_nibble_1[1] ; clk        ; 4.597 ; 4.631 ; Rise       ; clk             ;
;  div_nibble_1[2] ; clk        ; 4.892 ; 4.925 ; Rise       ; clk             ;
;  div_nibble_1[3] ; clk        ; 4.887 ; 4.920 ; Rise       ; clk             ;
;  div_nibble_1[4] ; clk        ; 4.777 ; 4.778 ; Rise       ; clk             ;
;  div_nibble_1[5] ; clk        ; 4.801 ; 4.795 ; Rise       ; clk             ;
;  div_nibble_1[6] ; clk        ; 4.636 ; 4.603 ; Rise       ; clk             ;
; mod_nibble_0[*]  ; clk        ; 5.412 ; 5.431 ; Rise       ; clk             ;
;  mod_nibble_0[0] ; clk        ; 5.412 ; 5.431 ; Rise       ; clk             ;
;  mod_nibble_0[1] ; clk        ; 5.275 ; 5.421 ; Rise       ; clk             ;
;  mod_nibble_0[2] ; clk        ; 5.117 ; 5.140 ; Rise       ; clk             ;
;  mod_nibble_0[3] ; clk        ; 5.149 ; 5.134 ; Rise       ; clk             ;
;  mod_nibble_0[4] ; clk        ; 5.131 ; 5.126 ; Rise       ; clk             ;
;  mod_nibble_0[5] ; clk        ; 5.138 ; 5.125 ; Rise       ; clk             ;
;  mod_nibble_0[6] ; clk        ; 5.158 ; 5.127 ; Rise       ; clk             ;
; mod_nibble_1[*]  ; clk        ; 4.650 ; 4.751 ; Rise       ; clk             ;
;  mod_nibble_1[0] ; clk        ; 4.650 ; 4.751 ; Rise       ; clk             ;
;  mod_nibble_1[3] ; clk        ; 4.645 ; 4.744 ; Rise       ; clk             ;
;  mod_nibble_1[4] ; clk        ; 4.645 ; 4.744 ; Rise       ; clk             ;
;  mod_nibble_1[5] ; clk        ; 4.406 ; 4.462 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; div_nibble_0[*]  ; clk        ; 3.702 ; 3.696 ; Rise       ; clk             ;
;  div_nibble_0[0] ; clk        ; 3.831 ; 3.842 ; Rise       ; clk             ;
;  div_nibble_0[1] ; clk        ; 3.939 ; 3.958 ; Rise       ; clk             ;
;  div_nibble_0[2] ; clk        ; 4.034 ; 4.006 ; Rise       ; clk             ;
;  div_nibble_0[3] ; clk        ; 3.926 ; 3.947 ; Rise       ; clk             ;
;  div_nibble_0[4] ; clk        ; 3.963 ; 4.038 ; Rise       ; clk             ;
;  div_nibble_0[5] ; clk        ; 3.964 ; 4.041 ; Rise       ; clk             ;
;  div_nibble_0[6] ; clk        ; 3.702 ; 3.696 ; Rise       ; clk             ;
; div_nibble_1[*]  ; clk        ; 3.599 ; 3.602 ; Rise       ; clk             ;
;  div_nibble_1[0] ; clk        ; 3.858 ; 3.889 ; Rise       ; clk             ;
;  div_nibble_1[1] ; clk        ; 3.599 ; 3.674 ; Rise       ; clk             ;
;  div_nibble_1[2] ; clk        ; 3.755 ; 3.773 ; Rise       ; clk             ;
;  div_nibble_1[3] ; clk        ; 3.846 ; 3.876 ; Rise       ; clk             ;
;  div_nibble_1[4] ; clk        ; 3.655 ; 3.617 ; Rise       ; clk             ;
;  div_nibble_1[5] ; clk        ; 3.626 ; 3.633 ; Rise       ; clk             ;
;  div_nibble_1[6] ; clk        ; 3.612 ; 3.602 ; Rise       ; clk             ;
; mod_nibble_0[*]  ; clk        ; 3.713 ; 3.725 ; Rise       ; clk             ;
;  mod_nibble_0[0] ; clk        ; 3.969 ; 4.011 ; Rise       ; clk             ;
;  mod_nibble_0[1] ; clk        ; 3.951 ; 3.986 ; Rise       ; clk             ;
;  mod_nibble_0[2] ; clk        ; 3.736 ; 3.846 ; Rise       ; clk             ;
;  mod_nibble_0[3] ; clk        ; 3.730 ; 3.740 ; Rise       ; clk             ;
;  mod_nibble_0[4] ; clk        ; 3.822 ; 3.729 ; Rise       ; clk             ;
;  mod_nibble_0[5] ; clk        ; 3.713 ; 3.725 ; Rise       ; clk             ;
;  mod_nibble_0[6] ; clk        ; 3.743 ; 3.729 ; Rise       ; clk             ;
; mod_nibble_1[*]  ; clk        ; 3.583 ; 3.674 ; Rise       ; clk             ;
;  mod_nibble_1[0] ; clk        ; 3.818 ; 3.953 ; Rise       ; clk             ;
;  mod_nibble_1[3] ; clk        ; 3.814 ; 3.946 ; Rise       ; clk             ;
;  mod_nibble_1[4] ; clk        ; 3.814 ; 3.946 ; Rise       ; clk             ;
;  mod_nibble_1[5] ; clk        ; 3.583 ; 3.674 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.248  ; 0.190 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.248  ; 0.190 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -51.931 ; 0.0   ; 0.0      ; 0.0     ; -37.014             ;
;  clk             ; -51.931 ; 0.000 ; N/A      ; N/A     ; -37.014             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetb    ; clk        ; 2.961 ; 3.435 ; Rise       ; clk             ;
; u[*]      ; clk        ; 2.364 ; 2.834 ; Rise       ; clk             ;
;  u[0]     ; clk        ; 2.341 ; 2.812 ; Rise       ; clk             ;
;  u[1]     ; clk        ; 2.159 ; 2.629 ; Rise       ; clk             ;
;  u[2]     ; clk        ; 2.364 ; 2.834 ; Rise       ; clk             ;
;  u[3]     ; clk        ; 2.137 ; 2.594 ; Rise       ; clk             ;
;  u[4]     ; clk        ; 2.218 ; 2.698 ; Rise       ; clk             ;
; v[*]      ; clk        ; 2.335 ; 2.786 ; Rise       ; clk             ;
;  v[0]     ; clk        ; 2.161 ; 2.630 ; Rise       ; clk             ;
;  v[1]     ; clk        ; 2.110 ; 2.572 ; Rise       ; clk             ;
;  v[2]     ; clk        ; 2.222 ; 2.725 ; Rise       ; clk             ;
;  v[3]     ; clk        ; 2.335 ; 2.786 ; Rise       ; clk             ;
;  v[4]     ; clk        ; 1.959 ; 2.416 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; resetb    ; clk        ; -1.500 ; -2.155 ; Rise       ; clk             ;
; u[*]      ; clk        ; -0.965 ; -1.585 ; Rise       ; clk             ;
;  u[0]     ; clk        ; -1.065 ; -1.692 ; Rise       ; clk             ;
;  u[1]     ; clk        ; -0.980 ; -1.603 ; Rise       ; clk             ;
;  u[2]     ; clk        ; -1.084 ; -1.724 ; Rise       ; clk             ;
;  u[3]     ; clk        ; -0.965 ; -1.585 ; Rise       ; clk             ;
;  u[4]     ; clk        ; -1.038 ; -1.654 ; Rise       ; clk             ;
; v[*]      ; clk        ; -0.864 ; -1.477 ; Rise       ; clk             ;
;  v[0]     ; clk        ; -0.981 ; -1.603 ; Rise       ; clk             ;
;  v[1]     ; clk        ; -0.946 ; -1.561 ; Rise       ; clk             ;
;  v[2]     ; clk        ; -1.041 ; -1.680 ; Rise       ; clk             ;
;  v[3]     ; clk        ; -1.067 ; -1.719 ; Rise       ; clk             ;
;  v[4]     ; clk        ; -0.864 ; -1.477 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; div_nibble_0[*]  ; clk        ; 8.325 ; 8.261 ; Rise       ; clk             ;
;  div_nibble_0[0] ; clk        ; 8.040 ; 7.995 ; Rise       ; clk             ;
;  div_nibble_0[1] ; clk        ; 8.228 ; 8.180 ; Rise       ; clk             ;
;  div_nibble_0[2] ; clk        ; 8.325 ; 8.261 ; Rise       ; clk             ;
;  div_nibble_0[3] ; clk        ; 8.217 ; 8.160 ; Rise       ; clk             ;
;  div_nibble_0[4] ; clk        ; 8.259 ; 8.189 ; Rise       ; clk             ;
;  div_nibble_0[5] ; clk        ; 8.269 ; 8.199 ; Rise       ; clk             ;
;  div_nibble_0[6] ; clk        ; 7.839 ; 7.921 ; Rise       ; clk             ;
; div_nibble_1[*]  ; clk        ; 8.455 ; 8.373 ; Rise       ; clk             ;
;  div_nibble_1[0] ; clk        ; 8.431 ; 8.373 ; Rise       ; clk             ;
;  div_nibble_1[1] ; clk        ; 7.937 ; 7.905 ; Rise       ; clk             ;
;  div_nibble_1[2] ; clk        ; 8.455 ; 8.371 ; Rise       ; clk             ;
;  div_nibble_1[3] ; clk        ; 8.418 ; 8.353 ; Rise       ; clk             ;
;  div_nibble_1[4] ; clk        ; 8.225 ; 8.164 ; Rise       ; clk             ;
;  div_nibble_1[5] ; clk        ; 8.277 ; 8.202 ; Rise       ; clk             ;
;  div_nibble_1[6] ; clk        ; 7.916 ; 7.967 ; Rise       ; clk             ;
; mod_nibble_0[*]  ; clk        ; 9.323 ; 9.208 ; Rise       ; clk             ;
;  mod_nibble_0[0] ; clk        ; 9.323 ; 9.208 ; Rise       ; clk             ;
;  mod_nibble_0[1] ; clk        ; 9.198 ; 9.178 ; Rise       ; clk             ;
;  mod_nibble_0[2] ; clk        ; 8.795 ; 8.738 ; Rise       ; clk             ;
;  mod_nibble_0[3] ; clk        ; 8.835 ; 8.738 ; Rise       ; clk             ;
;  mod_nibble_0[4] ; clk        ; 8.801 ; 8.722 ; Rise       ; clk             ;
;  mod_nibble_0[5] ; clk        ; 8.817 ; 8.722 ; Rise       ; clk             ;
;  mod_nibble_0[6] ; clk        ; 8.776 ; 8.807 ; Rise       ; clk             ;
; mod_nibble_1[*]  ; clk        ; 8.033 ; 8.036 ; Rise       ; clk             ;
;  mod_nibble_1[0] ; clk        ; 8.033 ; 8.036 ; Rise       ; clk             ;
;  mod_nibble_1[3] ; clk        ; 8.027 ; 8.030 ; Rise       ; clk             ;
;  mod_nibble_1[4] ; clk        ; 8.027 ; 8.030 ; Rise       ; clk             ;
;  mod_nibble_1[5] ; clk        ; 7.608 ; 7.565 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; div_nibble_0[*]  ; clk        ; 3.702 ; 3.696 ; Rise       ; clk             ;
;  div_nibble_0[0] ; clk        ; 3.831 ; 3.842 ; Rise       ; clk             ;
;  div_nibble_0[1] ; clk        ; 3.939 ; 3.958 ; Rise       ; clk             ;
;  div_nibble_0[2] ; clk        ; 4.034 ; 4.006 ; Rise       ; clk             ;
;  div_nibble_0[3] ; clk        ; 3.926 ; 3.947 ; Rise       ; clk             ;
;  div_nibble_0[4] ; clk        ; 3.963 ; 4.038 ; Rise       ; clk             ;
;  div_nibble_0[5] ; clk        ; 3.964 ; 4.041 ; Rise       ; clk             ;
;  div_nibble_0[6] ; clk        ; 3.702 ; 3.696 ; Rise       ; clk             ;
; div_nibble_1[*]  ; clk        ; 3.599 ; 3.602 ; Rise       ; clk             ;
;  div_nibble_1[0] ; clk        ; 3.858 ; 3.889 ; Rise       ; clk             ;
;  div_nibble_1[1] ; clk        ; 3.599 ; 3.674 ; Rise       ; clk             ;
;  div_nibble_1[2] ; clk        ; 3.755 ; 3.773 ; Rise       ; clk             ;
;  div_nibble_1[3] ; clk        ; 3.846 ; 3.876 ; Rise       ; clk             ;
;  div_nibble_1[4] ; clk        ; 3.655 ; 3.617 ; Rise       ; clk             ;
;  div_nibble_1[5] ; clk        ; 3.626 ; 3.633 ; Rise       ; clk             ;
;  div_nibble_1[6] ; clk        ; 3.612 ; 3.602 ; Rise       ; clk             ;
; mod_nibble_0[*]  ; clk        ; 3.713 ; 3.725 ; Rise       ; clk             ;
;  mod_nibble_0[0] ; clk        ; 3.969 ; 4.011 ; Rise       ; clk             ;
;  mod_nibble_0[1] ; clk        ; 3.951 ; 3.986 ; Rise       ; clk             ;
;  mod_nibble_0[2] ; clk        ; 3.736 ; 3.846 ; Rise       ; clk             ;
;  mod_nibble_0[3] ; clk        ; 3.730 ; 3.740 ; Rise       ; clk             ;
;  mod_nibble_0[4] ; clk        ; 3.822 ; 3.729 ; Rise       ; clk             ;
;  mod_nibble_0[5] ; clk        ; 3.713 ; 3.725 ; Rise       ; clk             ;
;  mod_nibble_0[6] ; clk        ; 3.743 ; 3.729 ; Rise       ; clk             ;
; mod_nibble_1[*]  ; clk        ; 3.583 ; 3.674 ; Rise       ; clk             ;
;  mod_nibble_1[0] ; clk        ; 3.818 ; 3.953 ; Rise       ; clk             ;
;  mod_nibble_1[3] ; clk        ; 3.814 ; 3.946 ; Rise       ; clk             ;
;  mod_nibble_1[4] ; clk        ; 3.814 ; 3.946 ; Rise       ; clk             ;
;  mod_nibble_1[5] ; clk        ; 3.583 ; 3.674 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; div_nibble_0[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_0[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_0[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_0[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_0[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_0[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_0[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_1[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_1[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_1[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_1[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_1[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_1[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; div_nibble_1[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_0[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_0[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_0[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_0[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_0[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_0[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_0[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_1[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_1[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_1[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_1[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_1[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_1[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mod_nibble_1[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dot             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetb                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; v[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; v[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; u[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; u[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; v[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; v[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; v[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; u[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; u[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; u[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; div_nibble_0[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dot             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; div_nibble_0[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_0[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; div_nibble_1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_0[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mod_nibble_1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dot             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 578      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 578      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 381   ; 381  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Mar 31 22:34:34 2020
Info: Command: quartus_sta divider -c divider
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'divider.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.248             -51.931 clk 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.896
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.896             -43.617 clk 
Info (332146): Worst-case hold slack is 0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.324               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.807
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.807             -15.535 clk 
Info (332146): Worst-case hold slack is 0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.190               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.014 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4626 megabytes
    Info: Processing ended: Tue Mar 31 22:34:36 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


