# compile vhdl design source files
vhdl xil_defaultlib  "../../../Procesador MIPS Multiciclo.srcs/sources_1/new/P1C.vhd"
vhdl xil_defaultlib  "../../../Procesador MIPS Multiciclo.srcs/sources_1/new/ControlUnit.vhd"
vhdl xil_defaultlib  "../../../Procesador MIPS Multiciclo.srcs/sources_1/new/P1D.vhd"
vhdl xil_defaultlib  "../../../Procesador MIPS Multiciclo.srcs/sources_1/new/Multicycle_MIPS.vhd"
vhdl xil_defaultlib  "../../../Procesador MIPS Multiciclo.srcs/sources_1/new/memory.vhd"
vhdl xil_defaultlib  "../../../Procesador MIPS Multiciclo.srcs/sources_1/new/Multicycle_MIPS_tb.vhd"
