Flow report for TMTC_FPGA
Wed Aug 26 09:41:07 2015
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Flow Summary                                                                        ;
+------------------------------------+------------------------------------------------+
; Flow Status                        ; Successful - Wed Aug 26 09:41:05 2015          ;
; Quartus II Version                 ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; TMTC_FPGA                                      ;
; Top-level Entity Name              ; TMTC_FPGA                                      ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE55F23I7                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 2,434 / 55,856 ( 4 % )                         ;
;     Total combinational functions  ; 1,780 / 55,856 ( 3 % )                         ;
;     Dedicated logic registers      ; 1,775 / 55,856 ( 3 % )                         ;
; Total registers                    ; 1775                                           ;
; Total pins                         ; 104 / 325 ( 32 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 733,184 / 2,396,160 ( 31 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 308 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 08/26/2015 09:40:28 ;
; Main task         ; Compilation         ;
; Revision Name     ; TMTC_FPGA           ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                  ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                     ; Value                                                                                                                                                                      ; Default Value ; Entity Name ; Section Id       ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID               ; 71094338564473.144055322800260                                                                                                                                             ; --            ; --          ; --               ;
; ENABLE_SIGNALTAP                    ; On                                                                                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; ALTPLL                                                                                                                                                                     ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; LPM_COUNTER                                                                                                                                                                ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; LPM_FIFO+                                                                                                                                                                  ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; LPM_FIFO+                                                                                                                                                                  ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; FIFO                                                                                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; FIFO                                                                                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; ALTPLL                                                                                                                                                                     ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; FIFO                                                                                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; RAM: 1-PORT                                                                                                                                                                ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; RAM: 1-PORT                                                                                                                                                                ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 8.0                                                                                                                                                                        ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 8.0                                                                                                                                                                        ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 8.0                                                                                                                                                                        ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 8.0                                                                                                                                                                        ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 10.1                                                                                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 10.1                                                                                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 10.1                                                                                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 10.1                                                                                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 10.1                                                                                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 10.1                                                                                                                                                                       ; --            ; --          ; --               ;
; MAX_CORE_JUNCTION_TEMP              ; 100                                                                                                                                                                        ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP              ; -40                                                                                                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                           ; altpll0.bsf                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; altpll0.ppf                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; lpm_counter0.bsf                                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; lpm_fifo2.bsf                                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                           ; RxFifo.bsf                                                                                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                           ; RXFifo2.cmp                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; RXFifo3.bsf                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; RXFifo3.cmp                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; altpll1.bsf                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; altpll1.cmp                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; altpll1.ppf                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; G:/xxl/GF4/TMTC_FPGA/TMTC_FPGA.dpf                                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                           ; DSrecFIFO.bsf                                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                           ; DSrecFIFO.cmp                                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                           ; ram1.cmp                                                                                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                           ; ram2.bsf                                                                                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                           ; ram2_inst.vhd                                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                           ; ram2.cmp                                                                                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                           ; F:/xxl/xxl/422/20130830(finl)/TMTC_FPGA/TMTC_FPGA.dpf                                                                                                                      ; --            ; --          ; --               ;
; MISC_FILE                           ; F:/xxl/xxl/10.1/422/zijian/TMTC_FPGA/TMTC_FPGA.dpf                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                           ; G:/xxl/422/zhuqixing/zijian/TMTC_FPGA/TMTC_FPGA.dpf                                                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                           ; E:/xxl/TMTC_FPGA/TMTC_FPGA.dpf                                                                                                                                             ; --            ; --          ; --               ;
; PARTITION_COLOR                     ; 14622752                                                                                                                                                                   ; --            ; --          ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; PLACEMENT_AND_ROUTING                                                                                                                                                      ; --            ; --          ; Top              ;
; PARTITION_NETLIST_TYPE              ; SOURCE                                                                                                                                                                     ; --            ; --          ; Top              ;
; SLD_NODE_CREATOR_ID                 ; 110                                                                                                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                ; sld_signaltap                                                                                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_INFO=805334528                                                                                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_POWER_UP_TRIGGER=0                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_BITS=11                                                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL=1                                                                                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SEGMENT_SIZE=16384                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SAMPLE_DEPTH=16384                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_DATA_BITS=41                                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_BITS=41                                                                                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK_LENGTH=151                                                                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_HIWORD=19134                                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_LOWORD=13152                                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; USE_GENERATED_PHYSICAL_CONSTRAINTS  ; Off                                                                                                                                                                        ; --            ; --          ; eda_palace       ;
; USE_SIGNALTAP_FILE                  ; stp1.stp                                                                                                                                                                   ; --            ; --          ; --               ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:09     ; 1.0                     ; 320 MB              ; 00:00:09                           ;
; Fitter                    ; 00:00:19     ; 2.2                     ; 486 MB              ; 00:00:24                           ;
; Assembler                 ; 00:00:05     ; 1.0                     ; 357 MB              ; 00:00:04                           ;
; TimeQuest Timing Analyzer ; 00:00:07     ; 1.0                     ; 329 MB              ; 00:00:08                           ;
; Total                     ; 00:00:40     ; --                      ; --                  ; 00:00:45                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; HP-HP            ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; HP-HP            ; Windows 7 ; 6.1        ; x86_64         ;
; Assembler                 ; HP-HP            ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; HP-HP            ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off TMTC_FPGA -c TMTC_FPGA
quartus_fit --read_settings_files=off --write_settings_files=off TMTC_FPGA -c TMTC_FPGA
quartus_asm --read_settings_files=off --write_settings_files=off TMTC_FPGA -c TMTC_FPGA
quartus_sta TMTC_FPGA -c TMTC_FPGA



