xst -intstyle ise -ifn "C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.xst" -ofn "C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc PIN_basys.ucf -p xc3s250e-cp132-5 "Main_Module.ngc" Main_Module.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o Main_Module_map.ncd Main_Module.ngd Main_Module.pcf 
par -w -intstyle ise -ol high -t 1 Main_Module_map.ncd Main_Module.ncd Main_Module.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml Main_Module.twx Main_Module.ncd -o Main_Module.twr Main_Module.pcf -ucf PIN_basys.ucf 
bitgen -intstyle ise -f Main_Module.ut Main_Module.ncd 
xst -intstyle ise -ifn "C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.xst" -ofn "C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.syr" 
xst -intstyle ise -ifn "C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.xst" -ofn "C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc PIN_basys.ucf -p xc3s250e-cp132-5 "Main_Module.ngc" Main_Module.ngd  
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc PIN_basys.ucf -p xc3s250e-cp132-5 "Main_Module.ngc" Main_Module.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o Main_Module_map.ncd Main_Module.ngd Main_Module.pcf 
par -w -intstyle ise -ol high -t 1 Main_Module_map.ncd Main_Module.ncd Main_Module.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml Main_Module.twx Main_Module.ncd -o Main_Module.twr Main_Module.pcf -ucf PIN_basys.ucf 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc PIN_basys.ucf -p xc3s250e-cp132-5 "Main_Module.ngc" Main_Module.ngd  
xst -intstyle ise -ifn "C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.xst" -ofn "C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc PIN_basys.ucf -p xc3s250e-cp132-5 "Main_Module.ngc" Main_Module.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o Main_Module_map.ncd Main_Module.ngd Main_Module.pcf 
par -w -intstyle ise -ol high -t 1 Main_Module_map.ncd Main_Module.ncd Main_Module.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml Main_Module.twx Main_Module.ncd -o Main_Module.twr Main_Module.pcf -ucf PIN_basys.ucf 
bitgen -intstyle ise -f Main_Module.ut Main_Module.ncd 
sch2hdl -intstyle ise -family spartan3e -verilog Main_Module_drc.vf -w {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch} 
sch2sym -intstyle ise -family spartan3e -w -refsym Main_Module {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch} {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.sym} 
sch2hdl -intstyle ise -family spartan6 -verilog Main_Module_drc.vf -w {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch} 
sch2sym -intstyle ise -family spartan6 -w -refsym Main_Module {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch} {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.sym} 
sch2hdl -intstyle ise -family spartan6 -verilog Main_Module_drc.vf -w {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch} 
sch2sym -intstyle ise -family spartan6 -w -refsym Main_Module {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch} {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.sym} 
sch2hdl -intstyle ise -family spartan6 -verilog Main_Module_drc.vf -w {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch} 
sch2sym -intstyle ise -family spartan6 -w -refsym Main_Module {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch} {C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.sym} 
