---
layout: event
title: "金枪鱼之夜：从 RTL 到 SoC"
date: 2021-10-23
time: 19:00-21:00
place: 三教 1201
author: Yipeng Liu
slides: https://cloud.tsinghua.edu.cn/f/77e8fccd2dd6450d9ee7/
video: https://cloud.tsinghua.edu.cn/f/293df2dce0c74ae69aa9/
categories:
  - event
tags:
  - tunight
  - verilog
---

Verilog 是一个邪恶的语言，从一开始就为了让自己背上沉重的历史包袱而设计。设计者们定义出宽泛的**仿真**语意，同时 EDA 大厂们分别定义出 **NDA** 的“可综合”的**无明确语意**子集，并将**错误的**设计范式强加给世人。来自华中科技大学的刘玖阳（Sequencer）同学本周五恰被被路由到 TUNA 附近，一直在和数字电路搏斗 ~~以致于 PhD 毕业困难~~，本周六想和 TUNA 的前辈们交流一下数字电路，加速毕业/肄业。Sequencer 将会在本次 Tunight 中试图颠覆 Verilog 强加于设计者的设计范式（绝对不是传销某基于 Scala 的电路设计语言<sup>1</sup>），试图想大家忽悠清楚更加本质的数字电路设计方法学。（而且绝对不会放送打黑工广告 🚩🚩🚩）

活动信息：

* 主讲人：刘玖阳
* 时间：**2021/10/23（周六） 19:00** UTC +08:00
* 活动形式：线下 + 线上会议 + 直播
  * 地点：三教 1201
  * 线上会议：Zoom 991 1797 4376 密码 211023
  * 直播链接：开始后公布

欢迎一起来玩！

[1] [Chisel](https://www.chisel-lang.org/)
