`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 19.16-s111_1
// Generated on: May 24 2023 19:41:38 CST (May 24 2023 11:41:38 UTC)

module dut_Add_6Ux3U_7U_4(in2, in1, out1);
  input [5:0] in2;
  input [2:0] in1;
  output [6:0] out1;
  wire [5:0] in2;
  wire [2:0] in1;
  wire [6:0] out1;
  wire add_23_2_n_0, add_23_2_n_1, add_23_2_n_2, add_23_2_n_3,
       add_23_2_n_4, add_23_2_n_5, add_23_2_n_8, add_23_2_n_10;
  wire add_23_2_n_11, add_23_2_n_13;
  XNOR2X1 add_23_2_g107(.A (in2[5]), .B (add_23_2_n_13), .Y (out1[5]));
  XNOR2X1 add_23_2_g108(.A (in2[4]), .B (add_23_2_n_10), .Y (out1[4]));
  XOR2XL add_23_2_g109(.A (in2[3]), .B (add_23_2_n_11), .Y (out1[3]));
  NAND2BX1 add_23_2_g110(.AN (add_23_2_n_10), .B (in2[4]), .Y
       (add_23_2_n_13));
  NOR2X1 add_23_2_g111(.A (add_23_2_n_3), .B (add_23_2_n_10), .Y
       (out1[6]));
  OAI2BB1X1 add_23_2_g112(.A0N (add_23_2_n_0), .A1N (add_23_2_n_8), .B0
       (add_23_2_n_2), .Y (add_23_2_n_11));
  AOI32X1 add_23_2_g113(.A0 (add_23_2_n_8), .A1 (in2[3]), .A2
       (add_23_2_n_0), .B0 (in2[3]), .B1 (add_23_2_n_1), .Y
       (add_23_2_n_10));
  XNOR2X1 add_23_2_g114(.A (add_23_2_n_4), .B (add_23_2_n_8), .Y
       (out1[2]));
  ADDFX1 add_23_2_g115(.A (add_23_2_n_5), .B (in1[1]), .CI (in2[1]),
       .CO (add_23_2_n_8), .S (out1[1]));
  ADDHX1 add_23_2_g116(.A (in2[0]), .B (in1[0]), .CO (add_23_2_n_5), .S
       (out1[0]));
  NAND2X1 add_23_2_g117(.A (add_23_2_n_2), .B (add_23_2_n_0), .Y
       (add_23_2_n_4));
  NAND2X1 add_23_2_g118(.A (in2[5]), .B (in2[4]), .Y (add_23_2_n_3));
  INVX1 add_23_2_g119(.A (add_23_2_n_2), .Y (add_23_2_n_1));
  NAND2X1 add_23_2_g120(.A (in2[2]), .B (in1[2]), .Y (add_23_2_n_2));
  OR2X1 add_23_2_g121(.A (in2[2]), .B (in1[2]), .Y (add_23_2_n_0));
endmodule


