Fitter report for iot_shield_demo
Fri Nov 07 15:45:42 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. GXB Receiver Summary
 22. GXB Receiver Channel
 23. GXB Transmitter Summary
 24. GXB Transmitter Channel
 25. PCI Express Hard-IP Blocks
 26. Fitter Resource Utilization by Entity
 27. Delay Chain Summary
 28. Pad To Core Delay Chain Fanout
 29. Control Signals
 30. Global & Other Fast Signals
 31. Non-Global High Fan-Out Signals
 32. Fitter RAM Summary
 33. Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 07 15:45:42 2014       ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                      ; iot_shield_demo                             ;
; Top-level Entity Name              ; iot_shield_demo                             ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX30CF23C7                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,661 / 29,440 ( 23 % )                     ;
;     Total combinational functions  ; 5,522 / 29,440 ( 19 % )                     ;
;     Dedicated logic registers      ; 4,372 / 29,440 ( 15 % )                     ;
; Total registers                    ; 4372                                        ;
; Total pins                         ; 200 / 307 ( 65 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 30,304 / 1,105,920 ( 3 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 160 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 1 / 4 ( 25 % )                              ;
; Total GXB Receiver Channel PMA     ; 1 / 4 ( 25 % )                              ;
; Total GXB Transmitter Channel PCS  ; 1 / 4 ( 25 % )                              ;
; Total GXB Transmitter Channel PMA  ; 1 / 4 ( 25 % )                              ;
; Total PLLs                         ; 2 / 6 ( 33 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX30CF23C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.6%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+--------------------+--------------------------------------+
; Pin Name           ; Reason                               ;
+--------------------+--------------------------------------+
; adc_cs_n           ; Missing drive strength and slew rate ;
; adc_sclk           ; Missing drive strength and slew rate ;
; adc_sdi            ; Missing drive strength and slew rate ;
; codec_din          ; Missing drive strength and slew rate ;
; codec_reset_n      ; Missing drive strength and slew rate ;
; csi_clk            ; Missing drive strength and slew rate ;
; csi_gpio           ; Missing drive strength and slew rate ;
; fpga_cpld_clk[0]   ; Missing drive strength and slew rate ;
; fpga_cpld_clk[1]   ; Missing drive strength and slew rate ;
; galileo_5v_oe_n[1] ; Missing drive strength and slew rate ;
; galileo_5v_oe_n[2] ; Missing drive strength and slew rate ;
; galileo_rst_n      ; Missing drive strength and slew rate ;
; hshdr_5v_oe_n[1]   ; Missing drive strength and slew rate ;
; hshdr_5v_oe_n[2]   ; Missing drive strength and slew rate ;
; hshdr_5v_oe_n[3]   ; Missing drive strength and slew rate ;
; hshdr_5v_oe_n[4]   ; Missing drive strength and slew rate ;
; lshdr_5v_oe_n[1]   ; Missing drive strength and slew rate ;
; lshdr_5v_oe_n[2]   ; Missing drive strength and slew rate ;
; mpcie_dbg_perst_n  ; Missing drive strength and slew rate ;
; sw_dbg_perst_n     ; Missing drive strength and slew rate ;
; usb_empty          ; Missing drive strength and slew rate ;
; usb_full           ; Missing drive strength and slew rate ;
; user_led[0]        ; Missing drive strength and slew rate ;
; user_led[1]        ; Missing drive strength and slew rate ;
; user_led[2]        ; Missing drive strength and slew rate ;
; user_led[3]        ; Missing drive strength and slew rate ;
; user_led[4]        ; Missing drive strength and slew rate ;
; user_led[5]        ; Missing drive strength and slew rate ;
; user_led[6]        ; Missing drive strength and slew rate ;
; user_led[7]        ; Missing drive strength and slew rate ;
; codec_scl          ; Missing drive strength and slew rate ;
; codec_sda          ; Missing drive strength and slew rate ;
; csi_scl            ; Missing drive strength and slew rate ;
; csi_sda            ; Missing drive strength and slew rate ;
; galileo_scl        ; Missing drive strength and slew rate ;
; galileo_sda        ; Missing drive strength and slew rate ;
; sw_smbclk          ; Missing drive strength and slew rate ;
; sw_smbdata         ; Missing drive strength and slew rate ;
; usb_addr[0]        ; Missing drive strength and slew rate ;
; usb_addr[1]        ; Missing drive strength and slew rate ;
; usb_data[0]        ; Missing drive strength and slew rate ;
; usb_data[1]        ; Missing drive strength and slew rate ;
; usb_data[2]        ; Missing drive strength and slew rate ;
; usb_data[3]        ; Missing drive strength and slew rate ;
; usb_data[4]        ; Missing drive strength and slew rate ;
; usb_data[5]        ; Missing drive strength and slew rate ;
; usb_data[6]        ; Missing drive strength and slew rate ;
; usb_data[7]        ; Missing drive strength and slew rate ;
; usb_scl            ; Missing drive strength and slew rate ;
; usb_sda            ; Missing drive strength and slew rate ;
+--------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a16 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a17 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a18 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a19 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a20 ; PORTBDATAOUT     ;                       ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10652 ) ; 0.00 % ( 0 / 10652 )       ; 0.00 % ( 0 / 10652 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10652 ) ; 0.00 % ( 0 / 10652 )       ; 0.00 % ( 0 / 10652 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                     ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------+
; Partition Name                  ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                              ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------+
; Top                             ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                       ;
; xillybus_core:xillybus_core_ins ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins ;
; hard_block:auto_generated_inst  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                        ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                      ;
+---------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                  ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+---------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                             ; 0.00 % ( 0 / 10632 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; xillybus_core:xillybus_core_ins ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst  ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+---------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Git/iot_shield/RTL/iot_shield_demo/iot_shield_demo.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 6,661 / 29,440 ( 23 % )      ;
;     -- Combinational with no register       ; 2289                         ;
;     -- Register only                        ; 1139                         ;
;     -- Combinational with a register        ; 3233                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 2451                         ;
;     -- 3 input functions                    ; 1725                         ;
;     -- <=2 input functions                  ; 1346                         ;
;     -- Register only                        ; 1139                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 4288                         ;
;     -- arithmetic mode                      ; 1234                         ;
;                                             ;                              ;
; Total registers*                            ; 4,372 / 30,876 ( 14 % )      ;
;     -- Dedicated logic registers            ; 4,372 / 29,440 ( 15 % )      ;
;     -- I/O registers                        ; 0 / 1,436 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 522 / 1,840 ( 28 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 200 / 307 ( 65 % )           ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )               ;
;     -- Dedicated input pins                 ; 2 / 17 ( 12 % )              ;
;                                             ;                              ;
; Global signals                              ; 4                            ;
; M9Ks                                        ; 13 / 120 ( 11 % )            ;
; Total block memory bits                     ; 30,304 / 1,105,920 ( 3 % )   ;
; Total block memory implementation bits      ; 119,808 / 1,105,920 ( 11 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 160 ( 0 % )              ;
; PLLs                                        ; 2 / 6 ( 33 % )               ;
; Global clocks                               ; 4 / 30 ( 13 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; GXB Receiver channel PCSs                   ; 1 / 4 ( 25 % )               ;
; GXB Receiver channel PMAs                   ; 1 / 4 ( 25 % )               ;
; GXB Transmitter channel PCSs                ; 1 / 4 ( 25 % )               ;
; GXB Transmitter channel PMAs                ; 1 / 4 ( 25 % )               ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 3.7% / 3.4% / 4.0%           ;
; Peak interconnect usage (total/H/V)         ; 19.9% / 18.9% / 22.2%        ;
; Maximum fan-out                             ; 4191                         ;
; Highest non-global fan-out                  ; 915                          ;
; Total fan-out                               ; 32161                        ;
; Average fan-out                             ; 2.90                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                            ;
+---------------------------------------------+-----------------------+---------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; xillybus_core:xillybus_core_ins ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+---------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                             ; Low                            ;
;                                             ;                       ;                                 ;                                ;
; Total logic elements                        ; 6661 / 29440 ( 23 % ) ; 0 / 29440 ( 0 % )               ; 0 / 29440 ( 0 % )              ;
;     -- Combinational with no register       ; 2289                  ; 0                               ; 0                              ;
;     -- Register only                        ; 1139                  ; 0                               ; 0                              ;
;     -- Combinational with a register        ; 3233                  ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                 ;                                ;
;     -- 4 input functions                    ; 2451                  ; 0                               ; 0                              ;
;     -- 3 input functions                    ; 1725                  ; 0                               ; 0                              ;
;     -- <=2 input functions                  ; 1346                  ; 0                               ; 0                              ;
;     -- Register only                        ; 1139                  ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; Logic elements by mode                      ;                       ;                                 ;                                ;
;     -- normal mode                          ; 4288                  ; 0                               ; 0                              ;
;     -- arithmetic mode                      ; 1234                  ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; Total registers                             ; 4372                  ; 0                               ; 0                              ;
;     -- Dedicated logic registers            ; 4372 / 29440 ( 15 % ) ; 0 / 29440 ( 0 % )               ; 0 / 29440 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; Total LABs:  partially or completely used   ; 522 / 1840 ( 28 % )   ; 0 / 1840 ( 0 % )                ; 0 / 1840 ( 0 % )               ;
;                                             ;                       ;                                 ;                                ;
; Virtual pins                                ; 0                     ; 0                               ; 0                              ;
; I/O pins                                    ; 200                   ; 0                               ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 160 ( 0 % )       ; 0 / 160 ( 0 % )                 ; 0 / 160 ( 0 % )                ;
; Total memory bits                           ; 30304                 ; 0                               ; 0                              ;
; Total RAM block bits                        ; 119808                ; 0                               ; 0                              ;
; PLL                                         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                   ; 2 / 6 ( 33 % )                 ;
; M9K                                         ; 13 / 120 ( 10 % )     ; 0 / 120 ( 0 % )                 ; 0 / 120 ( 0 % )                ;
; Clock control block                         ; 1 / 38 ( 2 % )        ; 0 / 38 ( 0 % )                  ; 3 / 38 ( 7 % )                 ;
; GXB Central control unit                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 1 / 1 ( 100 % )                ;
; Calibration block                           ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 1 / 1 ( 100 % )                ;
; Signal Splitter                             ; 1 / 291 ( < 1 % )     ; 0 / 291 ( 0 % )                 ; 0 / 291 ( 0 % )                ;
; GXB Receiver channel PCS                    ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                   ; 1 / 4 ( 25 % )                 ;
; GXB Receiver channel PMA                    ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                   ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PCS                 ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                   ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PMA                 ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                   ; 1 / 4 ( 25 % )                 ;
; PCI Express hard IP                         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 1 / 1 ( 100 % )                ;
;                                             ;                       ;                                 ;                                ;
; Connections                                 ;                       ;                                 ;                                ;
;     -- Input Connections                    ; 4606                  ; 0                               ; 91                             ;
;     -- Registered Input Connections         ; 4378                  ; 0                               ; 0                              ;
;     -- Output Connections                   ; 111                   ; 0                               ; 4586                           ;
;     -- Registered Output Connections        ; 75                    ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; Internal Connections                        ;                       ;                                 ;                                ;
;     -- Total Connections                    ; 32226                 ; 0                               ; 7108                           ;
;     -- Registered Connections               ; 18547                 ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; External Connections                        ;                       ;                                 ;                                ;
;     -- Top                                  ; 40                    ; 0                               ; 4677                           ;
;     -- xillybus_core:xillybus_core_ins      ; 0                     ; 0                               ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4677                  ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; Partition Interface                         ;                       ;                                 ;                                ;
;     -- Input Ports                          ; 137                   ; 0                               ; 91                             ;
;     -- Output Ports                         ; 32                    ; 0                               ; 182                            ;
;     -- Bidir Ports                          ; 20                    ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; Registered Ports                            ;                       ;                                 ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                               ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                               ; 0                              ;
;                                             ;                       ;                                 ;                                ;
; Port Connectivity                           ;                       ;                                 ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                               ; 1                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                               ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                               ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                               ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                               ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                               ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                               ; 8                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                               ; 64                             ;
+---------------------------------------------+-----------------------+---------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                            ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; adc_gpio[0]       ; A13   ; 7        ; 56           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; adc_gpio[1]       ; A14   ; 7        ; 54           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; adc_gpio[2]       ; B13   ; 7        ; 52           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; adc_gpio[3]       ; A12   ; 7        ; 42           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; adc_sdo           ; B12   ; 7        ; 52           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; codec_bclk        ; A16   ; 7        ; 61           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; codec_dout        ; B18   ; 7        ; 68           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; codec_gpio1       ; A18   ; 7        ; 65           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; codec_wclk        ; B16   ; 7        ; 63           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; csi_hs_clk        ; AB4   ; 3        ; 19           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; csi_hs_clk(n)     ; AB5   ; 3        ; 19           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; csi_hs_clk_dbg    ; M11   ; 3A       ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; csi_hs_clk_dbg(n) ; N11   ; 3A       ; 38           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; csi_hs_d[0]       ; AB8   ; 3        ; 29           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; csi_hs_d[0](n)    ; AB9   ; 3        ; 29           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; csi_hs_d[1]       ; AB10  ; 3        ; 33           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; csi_hs_d[1](n)    ; AB11  ; 3        ; 33           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; csi_lp_clkn       ; Y13   ; 4        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; csi_lp_clkp       ; W13   ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; csi_lp_n[0]       ; Y14   ; 4        ; 47           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; csi_lp_n[1]       ; Y15   ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; csi_lp_p[0]       ; W14   ; 4        ; 44           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; csi_lp_p[1]       ; W15   ; 4        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; fpga_clk[0]       ; L21   ; 6        ; 81           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_clk[1]       ; B9    ; 7        ; 38           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_coex[1]      ; J22   ; 6        ; 81           ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_coex[2]      ; H22   ; 6        ; 81           ; 43           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_cpld_io[0]   ; H13   ; 7        ; 44           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_cpld_io[1]   ; H14   ; 7        ; 49           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_cpld_io[2]   ; J12   ; 7        ; 49           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_cpld_io[3]   ; K12   ; 7        ; 49           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_cpld_io[4]   ; J13   ; 7        ; 44           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_cpld_io[5]   ; J14   ; 7        ; 49           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_dbg_perst_n  ; K20   ; 6        ; 81           ; 46           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; fpga_perst_n      ; K22   ; 6        ; 81           ; 46           ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[0]     ; D19   ; 6        ; 81           ; 59           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[10]    ; K14   ; 6        ; 81           ; 64           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[11]    ; K13   ; 6        ; 81           ; 64           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[12]    ; L19   ; 6        ; 81           ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[13]    ; L20   ; 6        ; 81           ; 39           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[1]     ; F18   ; 6        ; 81           ; 65           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[2]     ; G19   ; 6        ; 81           ; 65           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[3]     ; G20   ; 6        ; 81           ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[4]     ; G16   ; 6        ; 81           ; 65           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[5]     ; G17   ; 6        ; 81           ; 65           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[6]     ; H16   ; 6        ; 81           ; 64           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[7]     ; H15   ; 6        ; 81           ; 64           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[8]     ; J19   ; 6        ; 81           ; 42           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; galileo_io[9]     ; J20   ; 6        ; 81           ; 42           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_clk1        ; M8    ; 3B       ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; hshdr_clk1(n)     ; N8    ; 3B       ; 5            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; hshdr_diff[1]     ; AA4   ; 3        ; 10           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; hshdr_diff[1](n)  ; AB3   ; 3        ; 10           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; hshdr_diff[2]     ; R11   ; 3        ; 15           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; hshdr_diff[2](n)  ; T11   ; 3        ; 15           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; hshdr_io[0]       ; M15   ; 5        ; 81           ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[10]      ; Y22   ; 5        ; 81           ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[11]      ; W21   ; 5        ; 81           ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[12]      ; W22   ; 5        ; 81           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[13]      ; V21   ; 5        ; 81           ; 6            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[14]      ; V22   ; 5        ; 81           ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[15]      ; U22   ; 5        ; 81           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[16]      ; T21   ; 5        ; 81           ; 11           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[17]      ; T22   ; 5        ; 81           ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[18]      ; R21   ; 5        ; 81           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[19]      ; P22   ; 5        ; 81           ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[1]       ; P15   ; 5        ; 81           ; 4            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[20]      ; M14   ; 5        ; 81           ; 14           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[21]      ; N13   ; 5        ; 81           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[22]      ; P13   ; 5        ; 81           ; 6            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[23]      ; P14   ; 5        ; 81           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[24]      ; R17   ; 5        ; 81           ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[25]      ; T18   ; 5        ; 81           ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[26]      ; U18   ; 5        ; 81           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[27]      ; T19   ; 5        ; 81           ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[28]      ; V20   ; 5        ; 81           ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[29]      ; U20   ; 5        ; 81           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[2]       ; N15   ; 5        ; 81           ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[30]      ; R19   ; 5        ; 81           ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[31]      ; T20   ; 5        ; 81           ; 8            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[32]      ; N17   ; 5        ; 81           ; 19           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[33]      ; R20   ; 5        ; 81           ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[34]      ; P20   ; 5        ; 81           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[35]      ; N19   ; 5        ; 81           ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[36]      ; N20   ; 5        ; 81           ; 20           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[37]      ; M17   ; 5        ; 81           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[38]      ; M19   ; 5        ; 81           ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[39]      ; M20   ; 5        ; 81           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[3]       ; R16   ; 5        ; 81           ; 2            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[4]       ; M16   ; 5        ; 81           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[5]       ; T17   ; 5        ; 81           ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[6]       ; M18   ; 5        ; 81           ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[7]       ; N21   ; 5        ; 81           ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[8]       ; N22   ; 5        ; 81           ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; hshdr_io[9]       ; R22   ; 5        ; 81           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr0_io[0]      ; A4    ; 8        ; 31           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr0_io[1]      ; B4    ; 8        ; 29           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr0_io[2]      ; A3    ; 8        ; 29           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr0_io[3]      ; B3    ; 8        ; 29           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr0_io[4]      ; A6    ; 8        ; 33           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr0_io[5]      ; A8    ; 8        ; 33           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr0_io[6]      ; A7    ; 8        ; 33           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr0_io[7]      ; B7    ; 8        ; 33           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr1_io[0]      ; C8    ; 8        ; 26           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr1_io[1]      ; D8    ; 8        ; 24           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr1_io[2]      ; C7    ; 8        ; 22           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr1_io[3]      ; D7    ; 8        ; 22           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr1_io[4]      ; C6    ; 8        ; 26           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr1_io[5]      ; D6    ; 8        ; 15           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr1_io[6]      ; C5    ; 8        ; 17           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr1_io[7]      ; C4    ; 8        ; 19           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr2_io[0]      ; D4    ; 8        ; 17           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr2_io[1]      ; D5    ; 8        ; 17           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr2_io[2]      ; C1    ; 8        ; 24           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr2_io[3]      ; C3    ; 8        ; 19           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr2_io[4]      ; C2    ; 8        ; 24           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr2_io[5]      ; B1    ; 8        ; 26           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr2_io[6]      ; A2    ; 8        ; 31           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; lshdr2_io[7]      ; A1    ; 8        ; 26           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; pcie_refclk       ; M7    ; 3B       ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; pcie_refclk(n)    ; N7    ; 3B       ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; pcie_rx           ; Y2    ; QL0      ; 0            ; 5            ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; pcie_rx(n)        ; Y1    ; QL0      ; 0            ; 5            ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; sw_gpio[0]        ; E21   ; 6        ; 81           ; 52           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; sw_gpio[1]        ; D22   ; 6        ; 81           ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; sw_gpio[2]        ; C22   ; 6        ; 81           ; 56           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; sw_gpio[3]        ; G21   ; 6        ; 81           ; 49           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; sw_gpio[4]        ; D21   ; 6        ; 81           ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; sw_gpio[5]        ; E22   ; 6        ; 81           ; 52           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; sw_gpio[6]        ; G22   ; 6        ; 81           ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; sw_gpio[7]        ; F22   ; 6        ; 81           ; 50           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; usb_clk           ; K10   ; 8A       ; 38           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; usb_oe_n          ; D17   ; 7        ; 65           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; usb_rd_n          ; C16   ; 7        ; 61           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; usb_reset_n       ; B19   ; 6        ; 81           ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; usb_wr_n          ; D16   ; 7        ; 63           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; Off          ; --                        ; User                 ;
; user_button[0]    ; AA21  ; 4        ; 65           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_button[1]    ; AA22  ; 4        ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_sw[0]        ; AB15  ; 4        ; 44           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_sw[1]        ; AB16  ; 4        ; 54           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_sw[2]        ; AB17  ; 4        ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_sw[3]        ; AB18  ; 4        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_sw[4]        ; AB19  ; 4        ; 61           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_sw[5]        ; AB20  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_sw[6]        ; AB21  ; 4        ; 65           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
; user_sw[7]        ; AB22  ; 4        ; 70           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V        ; Off          ; --                        ; User                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_cs_n           ; B10   ; 7        ; 42           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_sclk           ; A10   ; 7        ; 42           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_sdi            ; A11   ; 7        ; 44           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; codec_din          ; A17   ; 7        ; 58           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; codec_reset_n      ; A19   ; 7        ; 65           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; csi_clk            ; H20   ; 6        ; 81           ; 47           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; csi_gpio           ; H21   ; 6        ; 81           ; 47           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fpga_cpld_clk[0]   ; C18   ; 7        ; 70           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fpga_cpld_clk[1]   ; C17   ; 7        ; 70           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; galileo_5v_oe_n[1] ; C20   ; 6        ; 81           ; 61           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; galileo_5v_oe_n[2] ; C19   ; 6        ; 81           ; 61           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; galileo_rst_n      ; D20   ; 6        ; 81           ; 58           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hshdr_5v_oe_n[1]   ; M13   ; 5        ; 81           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hshdr_5v_oe_n[2]   ; N14   ; 5        ; 81           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hshdr_5v_oe_n[3]   ; L14   ; 5        ; 81           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hshdr_5v_oe_n[4]   ; L15   ; 5        ; 81           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hshdr_clk2         ; W11   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; LVDS_E_3R    ; Maximum Current  ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hshdr_clk2(n)      ; Y11   ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; LVDS_E_3R    ; Maximum Current  ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lshdr_5v_oe_n[1]   ; B6    ; 8        ; 29           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lshdr_5v_oe_n[2]   ; A5    ; 8        ; 31           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mpcie_dbg_perst_n  ; K17   ; 6        ; 81           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pcie_tx            ; V2    ; QL0      ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pcie_tx(n)         ; V1    ; QL0      ; 0            ; 5            ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sw_dbg_perst_n     ; J15   ; 6        ; 81           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_empty          ; C15   ; 7        ; 58           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_full           ; D15   ; 7        ; 58           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[0]        ; W19   ; 4        ; 70           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[1]        ; Y20   ; 4        ; 70           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[2]        ; Y19   ; 4        ; 68           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[3]        ; W18   ; 4        ; 68           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[4]        ; AA20  ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[5]        ; AA19  ; 4        ; 58           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[6]        ; AA18  ; 4        ; 58           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[7]        ; Y18   ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+---------------------+
; codec_scl   ; A15   ; 7        ; 58           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; codec_sda   ; B15   ; 7        ; 56           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; csi_scl     ; F17   ; 7        ; 70           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; csi_sda     ; F16   ; 7        ; 70           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; galileo_scl ; H7    ; 8        ; 10           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; galileo_sda ; H8    ; 8        ; 8            ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; sw_smbclk   ; B21   ; 6        ; 81           ; 59           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; sw_smbdata  ; B22   ; 6        ; 81           ; 55           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_addr[0] ; G12   ; 7        ; 42           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_addr[1] ; H12   ; 7        ; 40           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_data[0] ; C11   ; 7        ; 47           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_data[1] ; C10   ; 7        ; 47           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_data[2] ; D14   ; 7        ; 56           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_data[3] ; C14   ; 7        ; 56           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_data[4] ; G15   ; 7        ; 52           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_data[5] ; C12   ; 7        ; 54           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_data[6] ; G14   ; 7        ; 52           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_data[7] ; F12   ; 7        ; 44           ; 67           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_scl     ; D13   ; 7        ; 54           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
; usb_sda     ; C13   ; 7        ; 54           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; P4       ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; R5       ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; P5       ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; T6       ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; U5       ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; R8       ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AA4      ; DIFFIO_B3p, CRC_ERROR ; Use as regular IO        ; hshdr_diff[1]       ; Dual Purpose Pin          ;
; AB3      ; DIFFIO_B3n, NCEO      ; Use as programming pin   ; hshdr_diff[1](n)    ; Dual Purpose Pin          ;
; P14      ; DIFFIO_R44n, DEV_OE   ; Use as regular IO        ; hshdr_io[23]        ; Dual Purpose Pin          ;
; P13      ; DIFFIO_R44p, DEV_CLRn ; Use as regular IO        ; hshdr_io[22]        ; Dual Purpose Pin          ;
; K4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; D1       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; J4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; D3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; H4       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; D2       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % )  ; --            ; --           ; --               ;
; 3        ; 12 / 46 ( 26 % ) ; 2.5V          ; --           ; --               ;
; 3B       ; 4 / 4 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 24 / 45 ( 53 % ) ; 1.2V          ; --           ; --               ;
; 5        ; 44 / 49 ( 90 % ) ; 3.0V          ; --           ; --               ;
; 6        ; 37 / 49 ( 76 % ) ; 3.0V          ; --           ; --               ;
; 7        ; 44 / 46 ( 96 % ) ; 3.0V          ; --           ; --               ;
; 8A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 3.0V             ;
; 8        ; 28 / 44 ( 64 % ) ; 3.0V          ; --           ; --               ;
; 8B       ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 306        ; 8        ; lshdr2_io[7]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A2       ; 300        ; 8        ; lshdr2_io[6]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 301        ; 8        ; lshdr0_io[2]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 297        ; 8        ; lshdr0_io[0]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 298        ; 8        ; lshdr_5v_oe_n[2]                                      ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 295        ; 8        ; lshdr0_io[4]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 296        ; 8        ; lshdr0_io[6]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 293        ; 8        ; lshdr0_io[5]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 289        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 285        ; 7        ; adc_sclk                                              ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 283        ; 7        ; adc_sdi                                               ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 284        ; 7        ; adc_gpio[3]                                           ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 265        ; 7        ; adc_gpio[0]                                           ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 266        ; 7        ; adc_gpio[1]                                           ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 261        ; 7        ; codec_scl                                             ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 257        ; 7        ; codec_bclk                                            ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 258        ; 7        ; codec_din                                             ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 250        ; 7        ; codec_gpio1                                           ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 251        ; 7        ; codec_reset_n                                         ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 230        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A21      ; 223        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ; 222        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 53         ; 3        ; hshdr_diff[1]                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 90         ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ; 119        ; 4        ; user_led[6]                                           ; output ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 122        ; 4        ; user_led[5]                                           ; output ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 125        ; 4        ; user_led[4]                                           ; output ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 127        ; 4        ; user_button[0]                                        ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 131        ; 4        ; user_button[1]                                        ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 54         ; 3        ; hshdr_diff[1](n)                                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 66         ; 3        ; csi_hs_clk                                            ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 67         ; 3        ; csi_hs_clk(n)                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 77         ; 3        ; csi_hs_d[0]                                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 78         ; 3        ; csi_hs_d[0](n)                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 86         ; 3        ; csi_hs_d[1]                                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 87         ; 3        ; csi_hs_d[1](n)                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 91         ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 100        ; 4        ; user_sw[0]                                            ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 111        ; 4        ; user_sw[1]                                            ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 114        ; 4        ; user_sw[2]                                            ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 115        ; 4        ; user_sw[3]                                            ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 123        ; 4        ; user_sw[4]                                            ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 126        ; 4        ; user_sw[5]                                            ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 128        ; 4        ; user_sw[6]                                            ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 132        ; 4        ; user_sw[7]                                            ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B1       ; 307        ; 8        ; lshdr2_io[5]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 302        ; 8        ; lshdr0_io[3]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 303        ; 8        ; lshdr0_io[1]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 304        ; 8        ; lshdr_5v_oe_n[1]                                      ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 294        ; 8        ; lshdr0_io[7]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 290        ; 7        ; fpga_clk[1]                                           ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 286        ; 7        ; adc_cs_n                                              ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 270        ; 7        ; adc_sdo                                               ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 271        ; 7        ; adc_gpio[2]                                           ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 262        ; 7        ; codec_sda                                             ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 255        ; 7        ; codec_wclk                                            ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 249        ; 7        ; codec_dout                                            ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 231        ; 6        ; usb_reset_n                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B20      ; 227        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 226        ; 6        ; sw_smbclk                                             ; bidir  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 220        ; 6        ; sw_smbdata                                            ; bidir  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 311        ; 8        ; lshdr2_io[2]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C2       ; 312        ; 8        ; lshdr2_io[4]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 315        ; 8        ; lshdr2_io[3]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 316        ; 8        ; lshdr1_io[7]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 319        ; 8        ; lshdr1_io[6]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 305        ; 8        ; lshdr1_io[4]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 313        ; 8        ; lshdr1_io[2]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 308        ; 8        ; lshdr1_io[0]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 278        ; 7        ; usb_data[1]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 279        ; 7        ; usb_data[0]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 268        ; 7        ; usb_data[5]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 269        ; 7        ; usb_sda                                               ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 263        ; 7        ; usb_data[3]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 259        ; 7        ; usb_empty                                             ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 256        ; 7        ; usb_rd_n                                              ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 247        ; 7        ; fpga_cpld_clk[1]                                      ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 248        ; 7        ; fpga_cpld_clk[0]                                      ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 229        ; 6        ; galileo_5v_oe_n[2]                                    ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 228        ; 6        ; galileo_5v_oe_n[1]                                    ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C22      ; 221        ; 6        ; sw_gpio[2]                                            ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 346        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D2       ; 350        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 348        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D4       ; 320        ; 8        ; lshdr2_io[0]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 321        ; 8        ; lshdr2_io[1]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 326        ; 8        ; lshdr1_io[5]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 314        ; 8        ; lshdr1_io[3]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 8        ; lshdr1_io[1]                                          ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 310        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 299        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ; 267        ; 7        ; usb_scl                                               ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 264        ; 7        ; usb_data[2]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 260        ; 7        ; usb_full                                              ; output ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 254        ; 7        ; usb_wr_n                                              ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 252        ; 7        ; usb_oe_n                                              ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 225        ; 6        ; galileo_io[0]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 224        ; 6        ; galileo_rst_n                                         ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 216        ; 6        ; sw_gpio[4]                                            ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 215        ; 6        ; sw_gpio[1]                                            ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 354        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 352        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 322        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 317        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E15      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E16      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E17      ; 253        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 209        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 214        ; 6        ; sw_gpio[0]                                            ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 213        ; 6        ; sw_gpio[5]                                            ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ; 351        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 318        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 280        ; 7        ; usb_data[7]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ; 245        ; 7        ; csi_sda                                               ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 246        ; 7        ; csi_scl                                               ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 244        ; 6        ; galileo_io[1]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F20      ; 210        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F22      ; 211        ; 6        ; sw_gpio[7]                                            ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G4       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 353        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 287        ; 7        ; usb_addr[0]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G14      ; 272        ; 7        ; usb_data[6]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 273        ; 7        ; usb_data[4]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 242        ; 6        ; galileo_io[4]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G17      ; 241        ; 6        ; galileo_io[5]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G19      ; 243        ; 6        ; galileo_io[2]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 208        ; 6        ; galileo_io[3]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 207        ; 6        ; sw_gpio[3]                                            ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 212        ; 6        ; sw_gpio[6]                                            ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H4       ; 349        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ; 329        ; 8        ; galileo_scl                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H8       ; 333        ; 8        ; galileo_sda                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 288        ; 7        ; usb_addr[1]                                           ; bidir  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 281        ; 7        ; fpga_cpld_io[0]                                       ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 274        ; 7        ; fpga_cpld_io[1]                                       ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 240        ; 6        ; galileo_io[7]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 239        ; 6        ; galileo_io[6]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 219        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; H20      ; 206        ; 6        ; csi_clk                                               ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 205        ; 6        ; csi_gpio                                              ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 199        ; 6        ; fpga_coex[2]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ; 347        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; J5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 291        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ; 276        ; 7        ; fpga_cpld_io[2]                                       ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 282        ; 7        ; fpga_cpld_io[4]                                       ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 275        ; 7        ; fpga_cpld_io[5]                                       ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 196        ; 6        ; sw_dbg_perst_n                                        ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; J19      ; 198        ; 6        ; galileo_io[8]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 197        ; 6        ; galileo_io[9]                                         ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 201        ; 6        ; fpga_coex[1]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ; 345        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; K5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 292        ; 8A       ; usb_clk                                               ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ; 277        ; 7        ; fpga_cpld_io[3]                                       ; input  ; 3.0-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; K13      ; 238        ; 6        ; galileo_io[11]                                        ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K14      ; 237        ; 6        ; galileo_io[10]                                        ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K17      ; 232        ; 6        ; mpcie_dbg_perst_n                                     ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 203        ; 6        ; fpga_dbg_perst_n                                      ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ; 202        ; 6        ; fpga_perst_n                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 175        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 170        ; 5        ; hshdr_5v_oe_n[3]                                      ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 169        ; 5        ; hshdr_5v_oe_n[4]                                      ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 193        ; 6        ; galileo_io[12]                                        ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 192        ; 6        ; galileo_io[13]                                        ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 191        ; 6        ; fpga_clk[0]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 190        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ; 38         ; 3B       ; pcie_refclk                                           ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 40         ; 3B       ; hshdr_clk1                                            ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ; 88         ; 3A       ; csi_hs_clk_dbg                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 176        ; 5        ; hshdr_5v_oe_n[1]                                      ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ; 167        ; 5        ; hshdr_io[20]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 165        ; 5        ; hshdr_io[0]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 185        ; 5        ; hshdr_io[4]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 173        ; 5        ; hshdr_io[37]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M18      ; 187        ; 5        ; hshdr_io[6]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ; 186        ; 5        ; hshdr_io[38]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 183        ; 5        ; hshdr_io[39]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 189        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 188        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 39         ; 3B       ; pcie_refclk(n)                                        ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 41         ; 3B       ; hshdr_clk1(n)                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 89         ; 3A       ; csi_hs_clk_dbg(n)                                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ; 168        ; 5        ; hshdr_io[21]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 166        ; 5        ; hshdr_5v_oe_n[2]                                      ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 144        ; 5        ; hshdr_io[2]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ; 174        ; 5        ; hshdr_io[32]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; N19      ; 178        ; 5        ; hshdr_io[35]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 177        ; 5        ; hshdr_io[36]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 180        ; 5        ; hshdr_io[7]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 179        ; 5        ; hshdr_io[8]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P4       ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ; 149        ; 5        ; hshdr_io[22]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P14      ; 148        ; 5        ; hshdr_io[23]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 145        ; 5        ; hshdr_io[1]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; P20      ; 164        ; 5        ; hshdr_io[34]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 171        ; 5        ; hshdr_io[19]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R8       ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 60         ; 3        ; hshdr_diff[2]                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 138        ; 5        ; hshdr_io[3]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R17      ; 137        ; 5        ; hshdr_io[24]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; R19      ; 155        ; 5        ; hshdr_io[30]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 159        ; 5        ; hshdr_io[33]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 158        ; 5        ; hshdr_io[18]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 172        ; 5        ; hshdr_io[9]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T11      ; 61         ; 3        ; hshdr_diff[2](n)                                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 124        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T17      ; 135        ; 5        ; hshdr_io[5]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 136        ; 5        ; hshdr_io[25]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 153        ; 5        ; hshdr_io[27]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 154        ; 5        ; hshdr_io[31]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 161        ; 5        ; hshdr_io[16]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 160        ; 5        ; hshdr_io[17]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U5       ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 141        ; 5        ; hshdr_io[26]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U20      ; 152        ; 5        ; hshdr_io[29]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 156        ; 5        ; hshdr_io[15]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 29         ; QL0      ; pcie_tx(n)                                            ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V2       ; 28         ; QL0      ; pcie_tx                                               ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V13      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 151        ; 5        ; hshdr_io[28]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 150        ; 5        ; hshdr_io[13]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 157        ; 5        ; hshdr_io[14]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W11      ; 79         ; 3        ; hshdr_clk2                                            ; output ; LVDS_E_3R    ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 94         ; 4        ; csi_lp_clkp                                           ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 101        ; 4        ; csi_lp_p[0]                                           ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 105        ; 4        ; csi_lp_p[1]                                           ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 129        ; 4        ; user_led[3]                                           ; output ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W19      ; 133        ; 4        ; user_led[0]                                           ; output ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 146        ; 5        ; hshdr_io[11]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 142        ; 5        ; hshdr_io[12]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 31         ; QL0      ; pcie_rx(n)                                            ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y2       ; 30         ; QL0      ; pcie_rx                                               ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y3       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 80         ; 3        ; hshdr_clk2(n)                                         ; output ; LVDS_E_3R    ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 95         ; 4        ; csi_lp_clkn                                           ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 102        ; 4        ; csi_lp_n[0]                                           ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 106        ; 4        ; csi_lp_n[1]                                           ; input  ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 118        ; 4        ; user_led[7]                                           ; output ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ; 130        ; 4        ; user_led[2]                                           ; output ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 134        ; 4        ; user_led[1]                                           ; output ; 1.2 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 143        ; 5        ; hshdr_io[10]                                          ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+
; Name                          ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ; pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1                                                                                           ; free_to_pcie_clks|altpll_component|auto_generated|pll1                                                   ;
; PLL type                      ; MPLL                                                                                                                                                                                   ; GPLL                                                                                                     ;
; PLL mode                      ; No compensation                                                                                                                                                                        ; Normal                                                                                                   ;
; Compensate clock              ; --                                                                                                                                                                                     ; clock0                                                                                                   ;
; Compensated input/output pins ; --                                                                                                                                                                                     ; --                                                                                                       ;
; Switchover type               ; --                                                                                                                                                                                     ; --                                                                                                       ;
; Input frequency 0             ; 100.0 MHz                                                                                                                                                                              ; 100.0 MHz                                                                                                ;
; Input frequency 1             ; --                                                                                                                                                                                     ; --                                                                                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                               ; 100.0 MHz                                                                                                ;
; Nominal VCO frequency         ; 1250.0 MHz                                                                                                                                                                             ; 500.0 MHz                                                                                                ;
; VCO post scale K counter      ; --                                                                                                                                                                                     ; 2                                                                                                        ;
; VCO frequency control         ; Auto                                                                                                                                                                                   ; Auto                                                                                                     ;
; VCO phase shift step          ; 100 ps                                                                                                                                                                                 ; 250 ps                                                                                                   ;
; VCO multiply                  ; --                                                                                                                                                                                     ; --                                                                                                       ;
; VCO divide                    ; --                                                                                                                                                                                     ; --                                                                                                       ;
; DPA multiply                  ; 25                                                                                                                                                                                     ; --                                                                                                       ;
; DPA divide                    ; 2                                                                                                                                                                                      ; --                                                                                                       ;
; DPA divider counter value     ; 1                                                                                                                                                                                      ; --                                                                                                       ;
; Freq min lock                 ; 48.02 MHz                                                                                                                                                                              ; 60.01 MHz                                                                                                ;
; Freq max lock                 ; 128.01 MHz                                                                                                                                                                             ; 130.04 MHz                                                                                               ;
; M VCO Tap                     ; 0                                                                                                                                                                                      ; 0                                                                                                        ;
; M Initial                     ; 1                                                                                                                                                                                      ; 1                                                                                                        ;
; M value                       ; 25                                                                                                                                                                                     ; 5                                                                                                        ;
; N value                       ; 2                                                                                                                                                                                      ; 1                                                                                                        ;
; Charge pump current           ; setting 1                                                                                                                                                                              ; setting 1                                                                                                ;
; Loop filter resistance        ; setting 27                                                                                                                                                                             ; setting 28                                                                                               ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                              ; setting 0                                                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                                     ; 1.19 MHz to 1.7 MHz                                                                                      ;
; Bandwidth type                ; Medium                                                                                                                                                                                 ; Medium                                                                                                   ;
; Real time reconfigurable      ; Off                                                                                                                                                                                    ; Off                                                                                                      ;
; Scan chain MIF file           ; --                                                                                                                                                                                     ; --                                                                                                       ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                    ; Off                                                                                                      ;
; PLL location                  ; PLL_5                                                                                                                                                                                  ; PLL_3                                                                                                    ;
; Inclk0 signal                 ; pcie_refclk                                                                                                                                                                            ; fpga_clk[0]                                                                                              ;
; Inclk1 signal                 ; --                                                                                                                                                                                     ; --                                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                          ; Dedicated Pin                                                                                            ;
; Inclk1 signal type            ; --                                                                                                                                                                                     ; --                                                                                                       ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------+
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[0] ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1] ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[2] ;
; pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[0]                                                                     ; clock0       ; 5    ; 4   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[0]                                       ;
; pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[1]                                                                     ; clock1       ; 1    ; 2   ; 50.0 MHz         ; 0 (0 ps)    ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[1]                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; GXB Receiver Summary                                                  ;
+----------------+---------------------+--------------------------------+
; Base Data Rate ; Effective Data Rate ; Receiver Channel Location      ;
+----------------+---------------------+--------------------------------+
; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y5_N6, RXPCS_X0_Y5_N8 ;
+----------------+---------------------+--------------------------------+


+------------------------------------------------------------------+
; GXB Receiver Channel                                             ;
+---------------------------------+--------------------------------+
; Protocol                        ; pcie                           ;
+---------------------------------+--------------------------------+
; Channel Number                  ; 0                              ;
; Logical Channel Number          ; 0                              ;
; Channel Width                   ; 8                              ;
; Base Data Rate                  ; 2500.0 Mbps                    ;
; Effective Data Rate             ; 2500.0 Mbps                    ;
; Run Length                      ; 40                             ;
; Rate Matcher                    ; Enabled                        ;
; Word Aligner Mode               ; Sync State Machine             ;
; Word Alignment Pattern          ; 0101111100                     ;
; Bad Pattern Count for Sync Loss ; 17                             ;
; Patterns to Reduce Error Count  ; 16                             ;
; Number of Patterns Until Sync   ; 4                              ;
; PPM Selection                   ; 8                              ;
; Low Latency PCS Mode Enable     ; Off                            ;
; 8B10B Mode                      ; normal                         ;
; Byte Deserializer               ; Off                            ;
; Deserialization Factor          ; 10                             ;
; Byte Ordering Mode              ; none                           ;
; Receiver Channel Location       ; RXPMA_X0_Y5_N6, RXPCS_X0_Y5_N8 ;
; CMU Location                    ; CMU_X0_Y17_N6                  ;
; PCIE HIP Enable                 ; On                             ;
; Channel Bonding                 ; none                           ;
; Equalizer DC Gain               ; 3                              ;
; Core Clock Frequency            ; 250.0 MHz                      ;
; Core Clock Source               ;                                ;
; VCM                             ; 0.82V                          ;
+---------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                ;
+----------------+----------------+---------------------+--------------------------------+
; Name           ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location   ;
+----------------+----------------+---------------------+--------------------------------+
; pcie_tx~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y5_N7, TXPCS_X0_Y5_N9 ;
+----------------+----------------+---------------------+--------------------------------+


+---------------------------------------------------------------+
; GXB Transmitter Channel                                       ;
+------------------------------+--------------------------------+
; Name                         ; pcie_tx~output                 ;
+------------------------------+--------------------------------+
; Channel Number               ; 0                              ;
; Logical Channel Number       ; 0                              ;
; Channel Width                ; 8                              ;
; Base Data Rate               ; 2500.0 Mbps                    ;
; Effective Data Rate          ; 2500.0 Mbps                    ;
; Transmit Protocol            ; pcie                           ;
; Voltage Output Differential  ; 4                              ;
; 8B10B Mode                   ; normal                         ;
; Byte Serializer              ; Off                            ;
; Serialization Factor         ; 10                             ;
; Transmitter Channel Location ; TXPMA_X0_Y5_N7, TXPCS_X0_Y5_N9 ;
; CMU Location                 ; CMU_X0_Y17_N6                  ;
; PCIE HIP Enable              ; On                             ;
; Channel Bonding              ; none                           ;
; Polarity Inversion           ; Off                            ;
; Bit Reversal                 ; Off                            ;
; Preemphasis First Post Tap   ; 1                              ;
; Core Clock Frequency         ; 250.0 MHz                      ;
; Core Clock Source            ;                                ;
; VCM                          ; 0.65V                          ;
+------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                                ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y5_N5                                                                                                                               ;
; Protocol Spec            ; 1.1                                                                                                                                            ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                                       ;
; Link Width               ; 1                                                                                                                                              ;
; Max Payload Size (bytes) ; 128                                                                                                                                            ;
; Virtual Channels         ; 1                                                                                                                                              ;
; BAR Registers            ;                                                                                                                                                ;
;  BAR0 Type               ; 64-bit Prefetchable                                                                                                                            ;
;  BAR0 Size               ; 7 bits                                                                                                                                         ;
;  BAR1 Type               ; 64-bit Non-Prefetchable                                                                                                                        ;
;  BAR1 Size               ; 0 bits                                                                                                                                         ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                                        ;
;  BAR2 Size               ; 0 bits                                                                                                                                         ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                                        ;
;  BAR3 Size               ; 0 bits                                                                                                                                         ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                                        ;
;  BAR4 Size               ; 0 bits                                                                                                                                         ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                                        ;
;  BAR5 Size               ; 0 bits                                                                                                                                         ;
; BAR I/O                  ; 32BIT                                                                                                                                          ;
; BAR Prefetch             ; 32                                                                                                                                             ;
; Device ID                ; 0xebeb                                                                                                                                         ;
; Subsystem ID             ; 0xebeb                                                                                                                                         ;
; Revision ID              ; 0x1                                                                                                                                            ;
; Vendor ID                ; 0x1172                                                                                                                                         ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                                         ;
; Class Code               ; 0xff0000                                                                                                                                       ;
; Link Port Number         ; 0x1                                                                                                                                            ;
; Tags Supported           ; 32                                                                                                                                             ;
; Completion Timeout       ; NONE                                                                                                                                           ;
; MSI Messages             ; 1                                                                                                                                              ;
; MSI-X                    ; No                                                                                                                                             ;
;  MSI-X Table Size        ; 0x0                                                                                                                                            ;
;  MSI-X Offset            ; 0x0                                                                                                                                            ;
;  MSI-X BAR               ; 0                                                                                                                                              ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                            ;
;  MSI-X PBA BAR           ; 0                                                                                                                                              ;
; Advanced Error Reporting ; No                                                                                                                                             ;
; ECRC Check               ; No                                                                                                                                             ;
; ECRC Generation          ; No                                                                                                                                             ;
; ECRC Forwarding          ; No                                                                                                                                             ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                            ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                      ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |iot_shield_demo                                                                                               ; 6661 (1)    ; 4372 (0)                  ; 0 (0)         ; 30304       ; 13   ; 0            ; 0       ; 0         ; 0         ; 200  ; 0            ; 2289 (0)     ; 1139 (0)          ; 3233 (1)         ; |iot_shield_demo                                                                                                                                                                                                                                                         ; work         ;
;    |pll_100_to_125_50:free_to_pcie_clks|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|pll_100_to_125_50:free_to_pcie_clks                                                                                                                                                                                                                     ; work         ;
;       |altpll:altpll_component|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component                                                                                                                                                                                             ; work         ;
;          |pll_100_to_125_50_altpll:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated                                                                                                                                                     ; work         ;
;    |xillybus:xillybus_ins|                                                                                     ; 6661 (1)    ; 4372 (0)                  ; 0 (0)         ; 30304       ; 13   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2289 (1)     ; 1139 (0)          ; 3233 (0)         ; |iot_shield_demo|xillybus:xillybus_ins                                                                                                                                                                                                                                   ; work         ;
;       |altpcie_reconfig_3cgx:reconfig|                                                                         ; 303 (0)     ; 196 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 107 (0)      ; 23 (0)            ; 173 (0)          ; |iot_shield_demo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig                                                                                                                                                                                                    ; work         ;
;          |altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component| ; 303 (50)    ; 196 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 107 (38)     ; 23 (0)            ; 173 (12)         ; |iot_shield_demo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component                                                                                                ; work         ;
;             |alt_cal_c3gxb:calibration_c3gxb|                                                                  ; 129 (129)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 8 (8)             ; 69 (69)          ; |iot_shield_demo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb                                                                ; work         ;
;             |altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|                                                        ; 125 (117)   ; 108 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (15)      ; 15 (15)           ; 93 (87)          ; |iot_shield_demo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio                                                      ; work         ;
;                |lpm_compare:pre_amble_cmpr|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr                           ; work         ;
;                   |cmpr_87e:auto_generated|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated   ; work         ;
;                |lpm_counter:state_mc_counter|                                                                  ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter                         ; work         ;
;                   |cntr_29h:auto_generated|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |iot_shield_demo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated ; work         ;
;       |pcie_c4_1x:pcie|                                                                                        ; 118 (0)     ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 11 (0)            ; 77 (0)           ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie                                                                                                                                                                                                                   ; work         ;
;          |altpcie_rs_serdes:rs_serdes|                                                                         ; 84 (84)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 8 (8)             ; 46 (46)          ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes                                                                                                                                                                                       ; work         ;
;          |pcie_c4_1x_core:wrapper|                                                                             ; 31 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 29 (0)           ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper                                                                                                                                                                                           ; work         ;
;             |altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|                                                     ; 31 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 29 (0)           ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst                                                                                                                                              ; work         ;
;                |altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|                                                  ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 29 (29)          ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst                                                                                                 ; work         ;
;          |pcie_c4_1x_serdes:serdes|                                                                            ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes                                                                                                                                                                                          ; work         ;
;             |pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component                                                                                                              ; work         ;
;                |altpll:pll0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0                                                                                                  ; work         ;
;                   |altpll_nn81:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated                                                                       ; work         ;
;       |pcie_c4_1x_rs_hip:rs_hip|                                                                               ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 18 (18)          ; |iot_shield_demo|xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip                                                                                                                                                                                                          ; work         ;
;       |xillybus_core:xillybus_core_ins|                                                                        ; 6210 (2)    ; 4064 (0)                  ; 0 (0)         ; 30304       ; 13   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2146 (2)     ; 1099 (0)          ; 2965 (0)         ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins                                                                                                                                                                                                   ; work         ;
;          |bar_registers:bar_registers_ins|                                                                     ; 172 (172)   ; 158 (158)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 86 (86)           ; 72 (72)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins                                                                                                                                                                   ;              ;
;          |idt:idt_ins|                                                                                         ; 70 (70)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 17 (17)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins                                                                                                                                                                                       ;              ;
;          |messages:messages_ins|                                                                               ; 249 (249)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (113)    ; 21 (21)           ; 115 (115)        ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins                                                                                                                                                                             ;              ;
;          |msg_buf:msg_buf_ins|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 336         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins                                                                                                                                                                               ;              ;
;             |altsyncram:mem_rtl_0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 336         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0                                                                                                                                                          ;              ;
;                |altsyncram_60h1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 336         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated                                                                                                                           ;              ;
;          |pcie_4c_request:pcie_4c_request_ins|                                                                 ; 1004 (80)   ; 706 (58)                  ; 0 (0)         ; 17936       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 298 (22)     ; 181 (25)          ; 525 (33)         ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins                                                                                                                                                               ;              ;
;             |tlp_compose:tlp_compose|                                                                          ; 329 (329)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 165 (165)    ; 0 (0)             ; 164 (164)        ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose                                                                                                                                       ;              ;
;             |tlp_dissect:tlp_dissect|                                                                          ; 140 (140)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 6 (6)             ; 86 (86)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect                                                                                                                                       ;              ;
;             |xillybus_avalon_rx_bridge:rx_bridge|                                                              ; 207 (38)    ; 156 (3)                   ; 0 (0)         ; 1040        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (3)       ; 72 (0)            ; 116 (35)         ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge                                                                                                                           ;              ;
;                |xillybus_fifo:fifo|                                                                            ; 169 (169)   ; 153 (153)                 ; 0 (0)         ; 1040        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 72 (72)           ; 81 (81)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo                                                                                                        ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1040        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0                                                                              ;              ;
;                      |altsyncram_m0h1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1040        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0|altsyncram_m0h1:auto_generated                                               ;              ;
;             |xillybus_avalon_tx_bridge:tx_bridge|                                                              ; 280 (76)    ; 236 (61)                  ; 0 (0)         ; 16896       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (15)      ; 78 (32)           ; 158 (60)         ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge                                                                                                                           ;              ;
;                |xillybus_fifo:fifo|                                                                            ; 205 (205)   ; 175 (175)                 ; 0 (0)         ; 16896       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)      ; 46 (46)           ; 130 (130)        ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo                                                                                                        ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16896       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0                                                                              ;              ;
;                      |altsyncram_c4h1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16896       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0|altsyncram_c4h1:auto_generated                                               ;              ;
;          |pcie_recv_dma:pcie_recv_dma_ins|                                                                     ; 1135 (1135) ; 734 (734)                 ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 398 (398)    ; 155 (155)         ; 582 (582)        ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins                                                                                                                                                                   ;              ;
;             |altsyncram:rd_dma_address_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0                                                                                                                                   ;              ;
;                |altsyncram_1gi1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0|altsyncram_1gi1:auto_generated                                                                                                    ;              ;
;          |pcie_send_dma:pcie_send_dma_ins|                                                                     ; 1625 (1385) ; 980 (785)                 ; 0 (0)         ; 8064        ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 644 (599)    ; 266 (183)         ; 715 (602)        ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins                                                                                                                                                                   ;              ;
;             |altsyncram:dma_address_rtl_0|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|altsyncram:dma_address_rtl_0                                                                                                                                      ;              ;
;                |altsyncram_1gi1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|altsyncram:dma_address_rtl_0|altsyncram_1gi1:auto_generated                                                                                                       ;              ;
;             |xillybus_wr_fifo:xillybus_wr_fifo|                                                                ; 241 (145)   ; 195 (103)                 ; 0 (0)         ; 4096        ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (41)      ; 83 (7)            ; 113 (65)         ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo                                                                                                                                 ;              ;
;                |xillybus_wr_fifo_ram:ram0|                                                                     ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (19)           ; 12 (12)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0                                                                                                       ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0|altsyncram:fifo_ram_rtl_0                                                                             ;              ;
;                      |altsyncram_6hc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated                                              ;              ;
;                |xillybus_wr_fifo_ram:ram1|                                                                     ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (19)           ; 12 (12)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1                                                                                                       ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1|altsyncram:fifo_ram_rtl_0                                                                             ;              ;
;                      |altsyncram_6hc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated                                              ;              ;
;                |xillybus_wr_fifo_ram:ram2|                                                                     ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (19)           ; 12 (12)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2                                                                                                       ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2|altsyncram:fifo_ram_rtl_0                                                                             ;              ;
;                      |altsyncram_6hc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated                                              ;              ;
;                |xillybus_wr_fifo_ram:ram3|                                                                     ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (19)           ; 12 (12)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3                                                                                                       ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0                                                                             ;              ;
;                      |altsyncram_6hc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated                                              ;              ;
;          |pcie_slave:pcie_slave_ins|                                                                           ; 60 (60)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 54 (54)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins                                                                                                                                                                         ;              ;
;          |rd_arbiter:rd_arbiter_ins|                                                                           ; 109 (109)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 70 (70)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins                                                                                                                                                                         ;              ;
;          |unitr_2:unitr_2_ins|                                                                                 ; 909 (909)   ; 708 (708)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 184 (184)    ; 277 (277)         ; 448 (448)        ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins                                                                                                                                                                               ;              ;
;          |unitr_4:unitr_4_ins|                                                                                 ; 108 (108)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 37 (37)           ; 52 (52)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins                                                                                                                                                                               ;              ;
;          |unitr_5:unitr_5_ins|                                                                                 ; 110 (110)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 37 (37)           ; 52 (52)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins                                                                                                                                                                               ;              ;
;          |unitw_1:unitw_1_ins|                                                                                 ; 221 (221)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 23 (23)           ; 111 (111)        ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins                                                                                                                                                                               ;              ;
;          |unitw_3:unitw_3_ins|                                                                                 ; 153 (153)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (74)      ; 8 (8)             ; 71 (71)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins                                                                                                                                                                               ;              ;
;          |unitw_5:unitw_5_ins|                                                                                 ; 156 (156)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 76 (76)      ; 8 (8)             ; 72 (72)          ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins                                                                                                                                                                               ;              ;
;          |wr_arbiter:wr_arbiter_ins|                                                                           ; 231 (231)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 118 (118)    ; 0 (0)             ; 113 (113)        ; |iot_shield_demo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins                                                                                                                                                                         ;              ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; adc_gpio[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_gpio[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_gpio[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_gpio[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_sdo            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc_cs_n           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc_sclk           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc_sdi            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fpga_clk[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; codec_bclk         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; codec_dout         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; codec_gpio1        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; codec_wclk         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; codec_din          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; codec_reset_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csi_hs_clk         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_hs_clk_dbg     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_hs_d[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_hs_d[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_lp_clkp        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_lp_clkn        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_lp_p[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_lp_p[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_lp_n[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_lp_n[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_clk            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csi_gpio           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fpga_cpld_io[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_cpld_io[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_cpld_io[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_cpld_io[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_cpld_io[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_cpld_io[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_cpld_clk[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fpga_cpld_clk[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[0]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[2]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[3]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[4]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[5]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[6]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[7]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[8]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[9]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[10]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[11]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[12]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_io[13]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_5v_oe_n[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; galileo_5v_oe_n[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; galileo_rst_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_clk1         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_diff[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_diff[2]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[4]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[5]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[6]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[7]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[8]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[9]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[10]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[11]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[12]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[13]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[14]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[15]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[16]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[17]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[18]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[19]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[20]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[21]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[22]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[23]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[24]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[25]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[26]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[27]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[28]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[29]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[30]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[31]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[32]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[33]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[34]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[35]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[36]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[37]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[38]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_io[39]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_5v_oe_n[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_5v_oe_n[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_5v_oe_n[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_5v_oe_n[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_clk2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lshdr2_io[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr2_io[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr2_io[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr2_io[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr2_io[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr2_io[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr2_io[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr2_io[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr1_io[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr1_io[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr1_io[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr1_io[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr1_io[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr1_io[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr1_io[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr1_io[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr0_io[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr0_io[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr0_io[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr0_io[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr0_io[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr0_io[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr0_io[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr0_io[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; lshdr_5v_oe_n[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lshdr_5v_oe_n[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fpga_coex[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_coex[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_dbg_perst_n   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; mpcie_dbg_perst_n  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_tx            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw_dbg_perst_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw_gpio[0]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw_gpio[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw_gpio[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw_gpio[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw_gpio[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw_gpio[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw_gpio[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw_gpio[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; usb_clk            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; usb_oe_n           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; usb_rd_n           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; usb_reset_n        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; usb_wr_n           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; usb_empty          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_full           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_button[0]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_button[1]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_sw[0]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_sw[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_sw[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_sw[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_sw[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_sw[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_sw[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_sw[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; user_led[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; codec_scl          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; codec_sda          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; csi_scl            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; csi_sda            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_scl        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; galileo_sda        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sw_smbclk          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sw_smbdata         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_addr[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_addr[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[2]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[3]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[4]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[5]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[6]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[7]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_scl            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; usb_sda            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_perst_n       ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; pcie_rx            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pcie_refclk        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_clk[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_hs_clk(n)      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_hs_clk_dbg(n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_hs_d[0](n)     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; csi_hs_d[1](n)     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_clk1(n)      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_diff[1](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_diff[2](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hshdr_clk2(n)      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_tx(n)         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_rx(n)         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pcie_refclk(n)     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; adc_gpio[0]                                                                                                                                                                                   ;                   ;         ;
; adc_gpio[1]                                                                                                                                                                                   ;                   ;         ;
; adc_gpio[2]                                                                                                                                                                                   ;                   ;         ;
; adc_gpio[3]                                                                                                                                                                                   ;                   ;         ;
; adc_sdo                                                                                                                                                                                       ;                   ;         ;
; fpga_clk[1]                                                                                                                                                                                   ;                   ;         ;
; codec_bclk                                                                                                                                                                                    ;                   ;         ;
; codec_dout                                                                                                                                                                                    ;                   ;         ;
; codec_gpio1                                                                                                                                                                                   ;                   ;         ;
; codec_wclk                                                                                                                                                                                    ;                   ;         ;
; csi_hs_clk                                                                                                                                                                                    ;                   ;         ;
; csi_hs_clk_dbg                                                                                                                                                                                ;                   ;         ;
; csi_hs_d[0]                                                                                                                                                                                   ;                   ;         ;
; csi_hs_d[1]                                                                                                                                                                                   ;                   ;         ;
; csi_lp_clkp                                                                                                                                                                                   ;                   ;         ;
; csi_lp_clkn                                                                                                                                                                                   ;                   ;         ;
; csi_lp_p[0]                                                                                                                                                                                   ;                   ;         ;
; csi_lp_p[1]                                                                                                                                                                                   ;                   ;         ;
; csi_lp_n[0]                                                                                                                                                                                   ;                   ;         ;
; csi_lp_n[1]                                                                                                                                                                                   ;                   ;         ;
; fpga_cpld_io[0]                                                                                                                                                                               ;                   ;         ;
; fpga_cpld_io[1]                                                                                                                                                                               ;                   ;         ;
; fpga_cpld_io[2]                                                                                                                                                                               ;                   ;         ;
; fpga_cpld_io[3]                                                                                                                                                                               ;                   ;         ;
; fpga_cpld_io[4]                                                                                                                                                                               ;                   ;         ;
; fpga_cpld_io[5]                                                                                                                                                                               ;                   ;         ;
; galileo_io[0]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[1]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[2]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[3]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[4]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[5]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[6]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[7]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[8]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[9]                                                                                                                                                                                 ;                   ;         ;
; galileo_io[10]                                                                                                                                                                                ;                   ;         ;
; galileo_io[11]                                                                                                                                                                                ;                   ;         ;
; galileo_io[12]                                                                                                                                                                                ;                   ;         ;
; galileo_io[13]                                                                                                                                                                                ;                   ;         ;
; hshdr_clk1                                                                                                                                                                                    ;                   ;         ;
; hshdr_diff[1]                                                                                                                                                                                 ;                   ;         ;
; hshdr_diff[2]                                                                                                                                                                                 ;                   ;         ;
; hshdr_io[0]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[1]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[2]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[3]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[4]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[5]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[6]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[7]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[8]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[9]                                                                                                                                                                                   ;                   ;         ;
; hshdr_io[10]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[11]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[12]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[13]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[14]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[15]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[16]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[17]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[18]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[19]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[20]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[21]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[22]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[23]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[24]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[25]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[26]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[27]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[28]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[29]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[30]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[31]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[32]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[33]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[34]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[35]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[36]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[37]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[38]                                                                                                                                                                                  ;                   ;         ;
; hshdr_io[39]                                                                                                                                                                                  ;                   ;         ;
; lshdr2_io[0]                                                                                                                                                                                  ;                   ;         ;
; lshdr2_io[1]                                                                                                                                                                                  ;                   ;         ;
; lshdr2_io[2]                                                                                                                                                                                  ;                   ;         ;
; lshdr2_io[3]                                                                                                                                                                                  ;                   ;         ;
; lshdr2_io[4]                                                                                                                                                                                  ;                   ;         ;
; lshdr2_io[5]                                                                                                                                                                                  ;                   ;         ;
; lshdr2_io[6]                                                                                                                                                                                  ;                   ;         ;
; lshdr2_io[7]                                                                                                                                                                                  ;                   ;         ;
; lshdr1_io[0]                                                                                                                                                                                  ;                   ;         ;
; lshdr1_io[1]                                                                                                                                                                                  ;                   ;         ;
; lshdr1_io[2]                                                                                                                                                                                  ;                   ;         ;
; lshdr1_io[3]                                                                                                                                                                                  ;                   ;         ;
; lshdr1_io[4]                                                                                                                                                                                  ;                   ;         ;
; lshdr1_io[5]                                                                                                                                                                                  ;                   ;         ;
; lshdr1_io[6]                                                                                                                                                                                  ;                   ;         ;
; lshdr1_io[7]                                                                                                                                                                                  ;                   ;         ;
; lshdr0_io[0]                                                                                                                                                                                  ;                   ;         ;
; lshdr0_io[1]                                                                                                                                                                                  ;                   ;         ;
; lshdr0_io[2]                                                                                                                                                                                  ;                   ;         ;
; lshdr0_io[3]                                                                                                                                                                                  ;                   ;         ;
; lshdr0_io[4]                                                                                                                                                                                  ;                   ;         ;
; lshdr0_io[5]                                                                                                                                                                                  ;                   ;         ;
; lshdr0_io[6]                                                                                                                                                                                  ;                   ;         ;
; lshdr0_io[7]                                                                                                                                                                                  ;                   ;         ;
; fpga_coex[1]                                                                                                                                                                                  ;                   ;         ;
; fpga_coex[2]                                                                                                                                                                                  ;                   ;         ;
; fpga_dbg_perst_n                                                                                                                                                                              ;                   ;         ;
; sw_gpio[0]                                                                                                                                                                                    ;                   ;         ;
; sw_gpio[1]                                                                                                                                                                                    ;                   ;         ;
; sw_gpio[2]                                                                                                                                                                                    ;                   ;         ;
; sw_gpio[3]                                                                                                                                                                                    ;                   ;         ;
; sw_gpio[4]                                                                                                                                                                                    ;                   ;         ;
; sw_gpio[5]                                                                                                                                                                                    ;                   ;         ;
; sw_gpio[6]                                                                                                                                                                                    ;                   ;         ;
; sw_gpio[7]                                                                                                                                                                                    ;                   ;         ;
; usb_clk                                                                                                                                                                                       ;                   ;         ;
; usb_oe_n                                                                                                                                                                                      ;                   ;         ;
; usb_rd_n                                                                                                                                                                                      ;                   ;         ;
; usb_reset_n                                                                                                                                                                                   ;                   ;         ;
; usb_wr_n                                                                                                                                                                                      ;                   ;         ;
; user_button[0]                                                                                                                                                                                ;                   ;         ;
; user_button[1]                                                                                                                                                                                ;                   ;         ;
; user_sw[0]                                                                                                                                                                                    ;                   ;         ;
; user_sw[1]                                                                                                                                                                                    ;                   ;         ;
; user_sw[2]                                                                                                                                                                                    ;                   ;         ;
; user_sw[3]                                                                                                                                                                                    ;                   ;         ;
; user_sw[4]                                                                                                                                                                                    ;                   ;         ;
; user_sw[5]                                                                                                                                                                                    ;                   ;         ;
; user_sw[6]                                                                                                                                                                                    ;                   ;         ;
; user_sw[7]                                                                                                                                                                                    ;                   ;         ;
; codec_scl                                                                                                                                                                                     ;                   ;         ;
; codec_sda                                                                                                                                                                                     ;                   ;         ;
; csi_scl                                                                                                                                                                                       ;                   ;         ;
; csi_sda                                                                                                                                                                                       ;                   ;         ;
; galileo_scl                                                                                                                                                                                   ;                   ;         ;
; galileo_sda                                                                                                                                                                                   ;                   ;         ;
; sw_smbclk                                                                                                                                                                                     ;                   ;         ;
; sw_smbdata                                                                                                                                                                                    ;                   ;         ;
; usb_addr[0]                                                                                                                                                                                   ;                   ;         ;
; usb_addr[1]                                                                                                                                                                                   ;                   ;         ;
; usb_data[0]                                                                                                                                                                                   ;                   ;         ;
; usb_data[1]                                                                                                                                                                                   ;                   ;         ;
; usb_data[2]                                                                                                                                                                                   ;                   ;         ;
; usb_data[3]                                                                                                                                                                                   ;                   ;         ;
; usb_data[4]                                                                                                                                                                                   ;                   ;         ;
; usb_data[5]                                                                                                                                                                                   ;                   ;         ;
; usb_data[6]                                                                                                                                                                                   ;                   ;         ;
; usb_data[7]                                                                                                                                                                                   ;                   ;         ;
; usb_scl                                                                                                                                                                                       ;                   ;         ;
; usb_sda                                                                                                                                                                                       ;                   ;         ;
; fpga_perst_n                                                                                                                                                                                  ;                   ;         ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                            ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[1]                                                                                                            ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|npor_serdes_pll_locked                                                                                                                                           ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[0]                                                                                                            ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|pcie_perstn_d                                                                                ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0                                  ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                         ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                         ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                         ; 0                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                         ; 0                 ; 6       ;
; pcie_rx                                                                                                                                                                                       ;                   ;         ;
; pcie_refclk                                                                                                                                                                                   ;                   ;         ;
; fpga_clk[0]                                                                                                                                                                                   ;                   ;         ;
; csi_hs_clk(n)                                                                                                                                                                                 ;                   ;         ;
; csi_hs_clk_dbg(n)                                                                                                                                                                             ;                   ;         ;
; csi_hs_d[0](n)                                                                                                                                                                                ;                   ;         ;
; csi_hs_d[1](n)                                                                                                                                                                                ;                   ;         ;
; hshdr_clk1(n)                                                                                                                                                                                 ;                   ;         ;
; hshdr_diff[1](n)                                                                                                                                                                              ;                   ;         ;
; hshdr_diff[2](n)                                                                                                                                                                              ;                   ;         ;
; pcie_rx(n)                                                                                                                                                                                    ;                   ;         ;
; pcie_refclk(n)                                                                                                                                                                                ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; fpga_clk[0]                                                                                                                                                                                                              ; PIN_L21            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fpga_perst_n                                                                                                                                                                                                             ; PIN_K22            ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pcie_refclk                                                                                                                                                                                                              ; PIN_M7             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[0]                                                                                                     ; PLL_3              ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[1]                                                                                                     ; PLL_3              ; 198     ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Add2~11                         ; LCCOMB_X27_Y23_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector10~1                    ; LCCOMB_X26_Y22_N20 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~1                    ; LCCOMB_X25_Y24_N16 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1                      ; LCCOMB_X25_Y24_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]~14                   ; LCCOMB_X29_Y24_N22 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0                 ; LCCOMB_X24_Y24_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|busy~0                ; LCCOMB_X20_Y23_N16 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_data_input_state~3 ; LCCOMB_X19_Y23_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|npor_serdes_pll_locked                                                                                                                                                                             ; LCCOMB_X10_Y6_N6   ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                              ; FF_X10_Y10_N17     ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[4]~9                                                                                                                                    ; LCCOMB_X9_Y10_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                        ; FF_X10_Y10_N29     ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                          ; LCCOMB_X14_Y17_N8  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[16]~0                                               ; LCCOMB_X4_Y11_N28  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[29]~1                                               ; LCCOMB_X4_Y11_N30  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                                                  ; PCIEHIP_X0_Y5_N5   ; 4187    ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                               ; FF_X1_Y21_N19      ; 22      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|exits_r                                                                                                                                                                   ; FF_X1_Y21_N13      ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|rsnt_cntn[10]~13                                                                                                                                                          ; LCCOMB_X2_Y21_N30  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|srst                                                                                                                                                                      ; FF_X1_Y21_N9       ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg~26                                                                                                                    ; LCCOMB_X36_Y27_N30 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg~20                                                                                                                  ; LCCOMB_X36_Y27_N4  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg~32                                                                                                        ; LCCOMB_X33_Y27_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg~30                                                                                                         ; LCCOMB_X33_Y27_N20 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg~7                                                                                                                    ; LCCOMB_X36_Y27_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_control_reg~3                                                                                                                  ; LCCOMB_X36_Y27_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~57                                                                                                                      ; LCCOMB_X36_Y27_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg~3                                                                                                                     ; LCCOMB_X33_Y27_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|always0~2                                                                                                                                              ; LCCOMB_X34_Y45_N30 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_wen                                                                                                                             ; FF_X43_Y42_N21     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_w1[5]~1                                                                                                                              ; LCCOMB_X42_Y41_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_wen                                                                                                                                  ; FF_X40_Y42_N27     ; 51      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_counter[1]~6                                                                                                                             ; LCCOMB_X41_Y40_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[3]~6                                                                                                                          ; LCCOMB_X40_Y42_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_tx_idx[1]~12                                                                                                                             ; LCCOMB_X42_Y40_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writecnt~5                                                                                                                               ; LCCOMB_X41_Y40_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writeidx[2]~4                                                                                                                            ; LCCOMB_X40_Y39_N18 ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce                                                                                                                                      ; FF_X47_Y41_N17     ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state~17                                                                                                                             ; LCCOMB_X40_Y39_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[0]~2                                                                                                                       ; LCCOMB_X41_Y40_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder0~3                                                                                                                     ; LCCOMB_X3_Y11_N18  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder0~4                                                                                                                     ; LCCOMB_X3_Y11_N28  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|bus_rst_n                                                                                                                      ; FF_X25_Y41_N9      ; 915     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|DWcount[2]~24                                                                                          ; LCCOMB_X19_Y25_N0  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|DWcount[2]~25                                                                                          ; LCCOMB_X19_Y25_N18 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|active_cycle                                                                                           ; LCCOMB_X6_Y18_N14  ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_idle                                                                                          ; FF_X27_Y22_N17     ; 117     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_preidle~0                                                                                     ; LCCOMB_X23_Y25_N4  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|data_count~11                                                                                          ; LCCOMB_X17_Y27_N14 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header0~18                                                                                             ; LCCOMB_X17_Y27_N30 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header1~13                                                                                             ; LCCOMB_X15_Y26_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2~8                                                                                              ; LCCOMB_X14_Y27_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~7                                                                                              ; LCCOMB_X14_Y27_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|rcv_data[1]~0                                                                                          ; LCCOMB_X15_Y26_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|rcv_first_wren                                                                                         ; FF_X15_Y26_N29     ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tx_bridge_waitfor[7]~1                                                                                                         ; LCCOMB_X2_Y18_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tx_fifo_waitfor[3]~1                                                                                                           ; LCCOMB_X1_Y18_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|dout~65                                                                 ; LCCOMB_X11_Y24_N24 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|real_wr_en                                                              ; LCCOMB_X10_Y24_N2  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[3]~5                                                         ; LCCOMB_X9_Y24_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|dout~66                                                                 ; LCCOMB_X8_Y27_N2   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|real_wr_en                                                              ; LCCOMB_X6_Y18_N28  ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|wr_pointer[5]~18                                                        ; LCCOMB_X6_Y17_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_readsize_end_offset[10]~16                                                                                                     ; LCCOMB_X45_Y31_N30 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rcv_first_wren_cmpl                                                                                                                ; LCCOMB_X17_Y26_N14 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_avail_data_credits[1]~14                                                                                                        ; LCCOMB_X42_Y38_N26 ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset[0]~14                                                                                                               ; LCCOMB_X48_Y27_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset[2]~12                                                                                                               ; LCCOMB_X43_Y27_N30 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset_d[4]~7                                                                                                              ; LCCOMB_X41_Y27_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset_d[4]~8                                                                                                              ; LCCOMB_X43_Y27_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_dma_address~66                                                                                                                  ; LCCOMB_X36_Y27_N14 ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_end_offset[0]~0                                                                                                                 ; LCCOMB_X48_Y27_N14 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_format[1]                                                                                                                       ; FF_X48_Y27_N29     ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_valid                                                                                                                           ; FF_X17_Y26_N23     ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recvbuf_accepted~0                                                                                                                 ; LCCOMB_X41_Y30_N26 ; 117     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|req_valid~1                                                                                                                        ; LCCOMB_X41_Y30_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~13                                                                                                                    ; LCCOMB_X48_Y28_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~14                                                                                                                    ; LCCOMB_X48_Y28_N10 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~15                                                                                                                    ; LCCOMB_X48_Y28_N4  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~16                                                                                                                    ; LCCOMB_X48_Y28_N14 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~17                                                                                                                    ; LCCOMB_X48_Y28_N24 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~18                                                                                                                    ; LCCOMB_X48_Y28_N18 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~19                                                                                                                    ; LCCOMB_X48_Y28_N28 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~20                                                                                                                    ; LCCOMB_X48_Y28_N30 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[0][0]~142                                                                                                             ; LCCOMB_X47_Y28_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[1][0]~141                                                                                                             ; LCCOMB_X47_Y28_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[2][1]~140                                                                                                             ; LCCOMB_X47_Y28_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[3][2]~143                                                                                                             ; LCCOMB_X42_Y28_N12 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[4][4]~137                                                                                                             ; LCCOMB_X45_Y28_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[5][6]~134                                                                                                             ; LCCOMB_X45_Y28_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[6][14]~136                                                                                                            ; LCCOMB_X45_Y28_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][2]~138                                                                                                             ; LCCOMB_X45_Y28_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|wrapup_tag[2]~0                                                                                                                    ; LCCOMB_X50_Y29_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Add11~20                                                                                                                           ; LCCOMB_X25_Y27_N28 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|LessThan7~6                                                                                                                        ; LCCOMB_X25_Y31_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|dma_address~66                                                                                                                     ; LCCOMB_X36_Y27_N24 ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fetch_from_queue~1                                                                                                                 ; LCCOMB_X26_Y25_N28 ; 33      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_end_offset[0]~0                                                                                                            ; LCCOMB_X27_Y26_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_report_bufno[0]~7                                                                                                          ; LCCOMB_X27_Y30_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_req                                                                                                                        ; FF_X27_Y26_N7      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|queue_do_message~0                                                                                                                 ; LCCOMB_X29_Y41_N14 ; 124     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address_last_write[11]~0                                                                                                      ; LCCOMB_X27_Y26_N24 ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Fmt[1]                                                                                                                        ; FF_X27_Y29_N29     ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[0]~11                                                                                                                  ; LCCOMB_X26_Y25_N30 ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_idle                                                                                                            ; FF_X26_Y26_N23     ; 88      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state_resume~11                                                                                                               ; LCCOMB_X26_Y26_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_total_DWs[10]~24                                                                                                              ; LCCOMB_X31_Y41_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[3]~64                                                                                                          ; LCCOMB_X29_Y41_N28 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_chopping                                                                                                                        ; LCCOMB_X25_Y41_N2  ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_flushanyhow~1                                                                                                                   ; LCCOMB_X29_Y41_N22 ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_format[1]                                                                                                                       ; FF_X36_Y38_N1      ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset[14]~16                                                                                                                   ; LCCOMB_X25_Y41_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset_minus1[14]~0                                                                                                             ; LCCOMB_X25_Y41_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_write                                                                                                               ; FF_X29_Y41_N17     ; 97      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_total_DWs[15]~18                                                                                                                ; LCCOMB_X27_Y40_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram0[0]~16                                                                              ; LCCOMB_X36_Y39_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram0[0]~17                                                                              ; LCCOMB_X25_Y41_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[0]~16                                                                              ; LCCOMB_X36_Y38_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_rd_data[24]~0                                                                               ; LCCOMB_X31_Y36_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_wr_en[0]                                                                                    ; FF_X30_Y39_N7      ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_wr_en[1]                                                                                    ; FF_X30_Y39_N25     ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_wr_en[2]                                                                                    ; FF_X30_Y39_N19     ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_wr_en[3]                                                                                    ; FF_X30_Y39_N21     ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[0]~8                                                                                                                         ; LCCOMB_X14_Y26_N18 ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|rd_arb_roundrobin[1]~3                                                                                                                   ; LCCOMB_X47_Y32_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[1]~7                                                                                                                     ; LCCOMB_X48_Y31_N10 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_end_offset[2]~42                                                                                                                 ; LCCOMB_X48_Y31_N24 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|unitr_2_wren~0                                                                                                                           ; LCCOMB_X48_Y30_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Decoder1~1                                                                                                                                     ; LCCOMB_X53_Y38_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~0                                                                                                                                      ; LCCOMB_X52_Y37_N10 ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~12                                                                                                                                     ; LCCOMB_X49_Y43_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~13                                                                                                                                     ; LCCOMB_X52_Y42_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~7                                                                                                                                      ; LCCOMB_X52_Y37_N24 ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|buf_end_offset[14]~0                                                                                                                           ; LCCOMB_X53_Y38_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~91                                                                                                                            ; LCCOMB_X53_Y40_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~92                                                                                                                            ; LCCOMB_X53_Y40_N10 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~93                                                                                                                            ; LCCOMB_X53_Y40_N28 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~94                                                                                                                            ; LCCOMB_X53_Y40_N6  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_segment[0]~1                                                                                                                               ; LCCOMB_X53_Y38_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|this_segment~0                                                                                                                                 ; LCCOMB_X52_Y42_N24 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno~15                                                                                                                               ; LCCOMB_X41_Y36_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~796                                                                                                                            ; LCCOMB_X40_Y35_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~798                                                                                                                            ; LCCOMB_X40_Y34_N12 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~800                                                                                                                            ; LCCOMB_X40_Y35_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~802                                                                                                                            ; LCCOMB_X40_Y34_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~804                                                                                                                            ; LCCOMB_X38_Y34_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~806                                                                                                                            ; LCCOMB_X39_Y33_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~808                                                                                                                            ; LCCOMB_X38_Y34_N2  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~810                                                                                                                            ; LCCOMB_X38_Y34_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~812                                                                                                                            ; LCCOMB_X38_Y34_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~814                                                                                                                            ; LCCOMB_X39_Y33_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~816                                                                                                                            ; LCCOMB_X24_Y42_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~818                                                                                                                            ; LCCOMB_X29_Y38_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~820                                                                                                                            ; LCCOMB_X38_Y34_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~822                                                                                                                            ; LCCOMB_X40_Y34_N8  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~824                                                                                                                            ; LCCOMB_X38_Y34_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~826                                                                                                                            ; LCCOMB_X38_Y34_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~827                                                                                                                            ; LCCOMB_X39_Y33_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~828                                                                                                                            ; LCCOMB_X40_Y34_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~829                                                                                                                            ; LCCOMB_X39_Y33_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~830                                                                                                                            ; LCCOMB_X38_Y34_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~831                                                                                                                            ; LCCOMB_X40_Y34_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~832                                                                                                                            ; LCCOMB_X38_Y34_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~833                                                                                                                            ; LCCOMB_X38_Y34_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~834                                                                                                                            ; LCCOMB_X40_Y34_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~835                                                                                                                            ; LCCOMB_X40_Y35_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~836                                                                                                                            ; LCCOMB_X38_Y34_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~837                                                                                                                            ; LCCOMB_X24_Y42_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~838                                                                                                                            ; LCCOMB_X38_Y34_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~839                                                                                                                            ; LCCOMB_X38_Y34_N8  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~840                                                                                                                            ; LCCOMB_X40_Y34_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~841                                                                                                                            ; LCCOMB_X29_Y38_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~842                                                                                                                            ; LCCOMB_X38_Y34_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_quiesce                                                                                                                                ; FF_X52_Y36_N17     ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_req                                                                                                                                    ; FF_X54_Y42_N25     ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_start_offset[13]~16                                                                                                                    ; LCCOMB_X52_Y37_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~10                                                                                                                                     ; LCCOMB_X49_Y33_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~11                                                                                                                                     ; LCCOMB_X48_Y40_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~2                                                                                                                                      ; LCCOMB_X48_Y40_N16 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufno[1]~0                                                                                                                             ; LCCOMB_X48_Y37_N24 ; 14      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~72                                                                                                                             ; LCCOMB_X48_Y40_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~73                                                                                                                             ; LCCOMB_X48_Y40_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~74                                                                                                                             ; LCCOMB_X48_Y40_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~75                                                                                                                             ; LCCOMB_X48_Y40_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~12                                                                                                                                     ; LCCOMB_X49_Y35_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~13                                                                                                                                     ; LCCOMB_X47_Y38_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~3                                                                                                                                      ; LCCOMB_X47_Y38_N2  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_bufno[1]~0                                                                                                                             ; LCCOMB_X49_Y39_N6  ; 14      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~72                                                                                                                             ; LCCOMB_X47_Y38_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~73                                                                                                                             ; LCCOMB_X47_Y38_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~74                                                                                                                             ; LCCOMB_X47_Y38_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~75                                                                                                                             ; LCCOMB_X47_Y38_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~4                                                                                                                                      ; LCCOMB_X40_Y45_N10 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~5                                                                                                                                      ; LCCOMB_X40_Y45_N18 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~9                                                                                                                                      ; LCCOMB_X39_Y48_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[1]~9                                                                                                                             ; LCCOMB_X42_Y45_N20 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_do_buffers~13                                                                                                                          ; LCCOMB_X37_Y43_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_end_offset[0]~34                                                                                                                       ; LCCOMB_X38_Y45_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_end_offset[14]~33                                                                                                                      ; LCCOMB_X38_Y45_N22 ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_flushanyhow~0                                                                                                                          ; LCCOMB_X38_Y45_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_last_use_buffer[4]~1                                                                                                                   ; LCCOMB_X40_Y45_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_quiesce                                                                                                                                ; FF_X30_Y42_N1      ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset~38                                                                                                                        ; LCCOMB_X39_Y48_N4  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|always0~3                                                                                                                                      ; LCCOMB_X40_Y45_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|always0~7                                                                                                                                      ; LCCOMB_X40_Y44_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_bufno_minus_1[0]~0                                                                                                                     ; LCCOMB_X39_Y44_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_end_offset[11]~27                                                                                                                      ; LCCOMB_X36_Y44_N0  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_end_offset[11]~28                                                                                                                      ; LCCOMB_X36_Y44_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_flushanyhow~1                                                                                                                          ; LCCOMB_X36_Y44_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_last_use_buffer[0]~1                                                                                                                   ; LCCOMB_X39_Y44_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_quiesce                                                                                                                                ; FF_X40_Y38_N11     ; 17      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset~32                                                                                                                        ; LCCOMB_X39_Y44_N4  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|always0~5                                                                                                                                      ; LCCOMB_X39_Y46_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_bufno[1]~1                                                                                                                             ; LCCOMB_X39_Y46_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_end_offset[11]~27                                                                                                                      ; LCCOMB_X38_Y47_N0  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_end_offset[9]~28                                                                                                                       ; LCCOMB_X38_Y47_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_flushanyhow~1                                                                                                                          ; LCCOMB_X38_Y47_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_last_use_buffer[1]~1                                                                                                                   ; LCCOMB_X39_Y46_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_quiesce                                                                                                                                ; FF_X30_Y42_N11     ; 15      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset~32                                                                                                                        ; LCCOMB_X39_Y46_N28 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|idt_busy~0                                                                                                                               ; LCCOMB_X34_Y45_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_data[23]~40                                                                                                                      ; LCCOMB_X38_Y44_N26 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[1]~16                                                                                                               ; LCCOMB_X38_Y44_N12 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_1_busy~0                                                                                                                           ; LCCOMB_X37_Y41_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_3_busy~0                                                                                                                           ; LCCOMB_X37_Y44_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_5_busy~0                                                                                                                           ; LCCOMB_X38_Y44_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_granted[2]~6                                                                                                                      ; LCCOMB_X38_Y41_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_state[2]                                                                                                                          ; FF_X30_Y41_N27     ; 117     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[0]    ; PLL_3            ; 4       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[1]    ; PLL_3            ; 198     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; xillybus:xillybus_ins|npor_serdes_pll_locked                                                                            ; LCCOMB_X10_Y6_N6 ; 2       ; 0                                    ; Global Clock         ; GCLK29           ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out ; PCIEHIP_X0_Y5_N5 ; 4187    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|bus_rst_n                                                                                                                                                                        ; 915     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address[34]~62                                                                                                                                                                  ; 131     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_state[0]                                                                                                                                                                            ; 125     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|queue_do_message~0                                                                                                                                                                   ; 124     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[3]                                                                                                                                                                                 ; 120     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[1]                                                                                                                                                                                 ; 120     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[2]                                                                                                                                                                                 ; 119     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[0]                                                                                                                                                                                 ; 119     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recvbuf_accepted~0                                                                                                                                                                   ; 117     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_idle                                                                                                                                            ; 117     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_state[2]                                                                                                                                                                            ; 117     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2[9]                                                                                                                                               ; 109     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2[8]                                                                                                                                               ; 109     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_flushanyhow~1                                                                                                                                                                     ; 102     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[1]                                                                                                                                                                         ; 100     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_write                                                                                                                                                                 ; 97      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_state[1]                                                                                                                                                                            ; 90      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_idle                                                                                                                                                              ; 88      ;
; ~GND                                                                                                                                                                                                                                                                       ; 88      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|do_packet~0                                                                                                                                                                          ; 86      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Fmt[0]                                                                                                                                                                          ; 78      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|active_cycle                                                                                                                                             ; 73      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address_last_write[11]~0                                                                                                                                                        ; 72      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[0]~11                                                                                                                                                                    ; 72      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|which                                                                                                                                        ; 72      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_idle                                                                                                                                                                  ; 67      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|dout~66                                                                                                                   ; 66      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|fifo_ram~5                                                                                                                ; 66      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|dout~65                                                                                                                   ; 65      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|fifo_ram~2                                                                                                                ; 65      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|~GND                                                                                                                                                                                                                 ; 62      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_dma_address~3                                                                                                                                                                     ; 62      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|dma_address~3                                                                                                                                                                        ; 62      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|wrapup_tag[0]                                                                                                                                                                        ; 56      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|wrapup_tag[1]                                                                                                                                                                        ; 53      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                ; 52      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|host_is_little_endian                                                                                                                                                                      ; 51      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_wen                                                                                                                                                                                    ; 51      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|rd_arb_roundrobin[0]                                                                                                                                                                       ; 50      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated|aeb_int~1            ; 50      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[5]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[6]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[7]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[8]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[9]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[10]                                                                                                                                                                   ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[11]                                                                                                                                                                   ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[4]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[3]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[2]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[1]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[0]                                                                                                                                                                    ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_format[1]                                                                                                                                                                         ; 42      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_teof_n                                                                                                                                               ; 40      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_chopping                                                                                                                                                                          ; 39      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~7                                                                                                                                                                                        ; 38      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[0]~8                                                                                                                                                                           ; 38      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Selector277~0                                                                                                                                                                        ; 38      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[3]~64                                                                                                                                                            ; 37      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2[10]                                                                                                                                              ; 37      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[16]                                                                                                                                                                     ; 37      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_header2                                                                                                                                         ; 37      ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|srst                                                                                                                                                                                                                        ; 37      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_lcommand[3]                                                                                                                                                                  ; 36      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[1]~16                                                                                                                                                                 ; 36      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|which                                                                                                                                        ; 36      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[1]~7                                                                                                                                                                       ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_data[23]~40                                                                                                                                                                        ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[0]                                                                                                                                                                              ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[12]                                                                                                                                                                   ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[13]                                                                                                                                                                   ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[13]                                                                                                                                                                     ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[12]                                                                                                                                                                     ; 35      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_header3                                                                                                                                         ; 34      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fetch_from_queue~1                                                                                                                                                                   ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[1]                                                                                                                                                                              ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[14]                                                                                                                                                                   ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[3]                                                                                                                                                                                               ; 33      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[0] ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg~32                                                                                                                                                          ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram0[0]~17                                                                                                                                ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~57                                                                                                                                                                        ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_total_DWs[10]~24                                                                                                                                                                ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_format[1]                                                                                                                                                                          ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_rd_data[24]~0                                                                                                                                 ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|rcv_data[1]~0                                                                                                                                            ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_req                                                                                                                                                                                      ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_req                                                                                                                                                                          ; 32      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated|aeb_int~0            ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[2]                                                                                                                                                                                               ; 31      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg~30                                                                                                                                                           ; 30      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~0                                                                                                                                                                                        ; 30      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; 30      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset[0]                                                                                                                                                                         ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset[1]                                                                                                                                                                         ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rcv_first_wren_cmpl                                                                                                                                                                  ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_header1                                                                                                                                         ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_padding                                                                                                                                         ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[1]                                                                                                                                                                                               ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[0]                                                                                                                                                                                               ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset_update                                                                                                                                                                     ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[2]                                                                                                                                                                              ; 28      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_preidle                                                                                                                                         ; 28      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|next_segment[0]                                                                                                                                                                                  ; 27      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|next_segment[1]                                                                                                                                                                                  ; 26      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg~26                                                                                                                                                                      ; 26      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|always1~3                                                                                                                                                                            ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state~19                                                                                                                                                                        ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|rd_arb_roundrobin[1]                                                                                                                                                                       ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|queue_valid                                                                                                                                                                          ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_tsrc_rdy_n                                                                                                                                           ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[0]~16                                                                                                                                                                 ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_bufno[0]                                                                                                                                                                                 ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_bufno[1]                                                                                                                                                                                 ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufno[0]                                                                                                                                                                                 ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufno[1]                                                                                                                                                                                 ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Selector42~1                                                                                                                                             ; 24      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                                   ; 24      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[16]~0                                                                                                 ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td~32                                                                                                                                                ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Selector1~6                                                                                                                                              ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|wrapup_tag[2]                                                                                                                                                                        ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|insert_tag[0]                                                                                                                                                                        ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|always0~0                                                                                                                                                                                        ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[5]                                                                                                                                                                                               ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_limitsvalid                                                                                                                                                                              ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|full                                                                                                                      ; 23      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                                                                          ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[0]~13                                                                                                                                                                ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~5                                                                                                                                                                                        ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[4]                                                                                                                                                                                 ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|insert_tag[1]                                                                                                                                                                        ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce                                                                                                                                                                                        ; 22      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                                                                                ; 22      ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                                                                 ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~94                                                                                                                                                                              ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~93                                                                                                                                                                              ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~92                                                                                                                                                                              ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~91                                                                                                                                                                              ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Decoder1~1                                                                                                                                                                                       ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Equal13~9                                                                                                                                                                                        ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~20                                                                                                                                                                      ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~19                                                                                                                                                                      ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~18                                                                                                                                                                      ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~17                                                                                                                                                                      ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~16                                                                                                                                                                      ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~15                                                                                                                                                                      ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~14                                                                                                                                                                      ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~13                                                                                                                                                                      ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_end_offset[0]~0                                                                                                                                                                   ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|this_segment~0                                                                                                                                                                                   ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[15]                                                                                                                                                                     ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[14]                                                                                                                                                                     ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|Equal1~1                                                                                                                                                                                         ; 21      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                                                                            ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|Equal8~5                                                                                                                                                                             ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_avail_data_credits[1]~14                                                                                                                                                          ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg~20                                                                                                                                                                    ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|insert_tag[2]                                                                                                                                                                        ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_quiesce                                                                                                                                                                                  ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_quiesce                                                                                                                                                                                  ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_first                                                                                                                                                                               ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fifo_rd~1                                                                                                                                                                            ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writeidx[2]~4                                                                                                                                                                              ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[4]                                                                                                                                                                                               ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rdrq_req                                                                                                                                                                             ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address~63                                                                                                                                                                      ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|this_segment[1]                                                                                                                                                                                  ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_synchronous                                                                                                                                                                              ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[2]                                                                                                                                                                      ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_limitsvalid                                                                                                                                                                              ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_limitsvalid                                                                                                                                                                              ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|always1~2                                                                                                                                                                            ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[3]                                                                                                                                                                              ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_report_bufno[0]~5                                                                                                                                                            ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|rden_offset[14]~16                                                                                                                                                                   ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header0~18                                                                                                                                               ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_format[1]                                                                                                                                                                         ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|Equal7~0                                                                                                                                                                                         ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_req                                                                                                                                                                                      ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_quiesce                                                                                                                                                                                  ; 17      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~1                                                                      ; 17      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|busy~0                                                                  ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_total_DWs[15]~18                                                                                                                                                                  ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|always0~2                                                                                                                                                                                      ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[0]~17                                                                                                                                                                  ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_header0                                                                                                                                         ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|always0~5                                                                                                                                                                                        ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|always0~3                                                                                                                                                                                        ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~4                                                                                                                                                                                        ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_flush_condition~2                                                                                                                                                                        ; 16      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_data_input_state~3                                                   ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_end_offset[0]~0                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_w1[5]~1                                                                                                                                                                                ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~842                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~841                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~840                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~839                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~838                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~837                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~836                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~835                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~834                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~833                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~832                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~831                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~830                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~829                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~828                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~827                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~826                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~824                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~822                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~820                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~818                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~816                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~814                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~812                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~810                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~808                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~806                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~804                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~802                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~800                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~798                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~796                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_start_offset[13]~16                                                                                                                                                                      ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|buf_end_offset[14]~0                                                                                                                                                                             ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset_minus1[14]~0                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset[14]~16                                                                                                                                                                     ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[3][2]~143                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[0][0]~142                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[1][0]~141                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[2][1]~140                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][2]~138                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[4][4]~137                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[6][14]~136                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[5][6]~134                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_credits_end_offset[15]                                                                                                                                                           ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|Add1~0                                                                                                                                                   ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_end_offset[0]~34                                                                                                                                                                         ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_end_offset[14]~33                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset~38                                                                                                                                                                          ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_flush_condition~2                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|segment_max_end_offset[15]                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|LessThan0~28                                                                                                                                                                                     ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|LessThan3~24                                                                                                                                                                         ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|dout[65]                                                                                                                  ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_quiesce                                                                                                                                                                                  ; 15      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[4]                                                                      ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_end_offset[2]~42                                                                                                                                                                   ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_data_credits_end_offset[16]                                                                                                                                                      ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_bufno[1]~0                                                                                                                                                                               ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufno[1]~0                                                                                                                                                                               ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Fmt[0]~1                                                                                                                                                                        ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~3                                                                                                                                                                                        ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~2                                                                                                                                                                                        ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_synchronous                                                                                                                                                                              ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_synchronous                                                                                                                                                                              ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|LessThan2~22                                                                                                                                                                         ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[0]                                                                                                                                                                             ; 14      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder0~3                                                                                                                                                                       ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~4                                                                                                                                                                                        ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Fmt[1]                                                                                                                                                                          ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fetch_flushonly~0                                                                                                                                                                    ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|always5~0                                                                                                                                                                            ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[1]                                                                                                                                                                      ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[6]                                                                                                                                                                                               ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_nonempty                                                                                                                                                                                 ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_send_msg                                                                                                                                                                               ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_holdwrite                                                                                                                                                                                  ; 13      ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|exits_r                                                                                                                                                                                                                     ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~75                                                                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~74                                                                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~73                                                                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~72                                                                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~75                                                                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~74                                                                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~73                                                                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~72                                                                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_segment[0]                                                                                                                                                                                   ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_segment[1]                                                                                                                                                                                   ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|active_cycle~1                                                                                                                               ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_end_offset[9]~28                                                                                                                                                                         ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_end_offset[11]~27                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset~32                                                                                                                                                                          ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_end_offset[11]~28                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_end_offset[11]~27                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset~32                                                                                                                                                                          ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|this_segment[0]                                                                                                                                                                                  ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|piping_first_length_unmaxed_minus1[9]                                                                                                                                                ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_roundrobin[2]                                                                                                                                                                       ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_valid                                                                                                                                                                             ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                              ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0                                                                   ; 12      ;
; fpga_perst_n~input                                                                                                                                                                                                                                                         ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[8]~25                                                                                                                                                           ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_readsize_end_offset[10]~16                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|data_count~11                                                                                                                                            ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|LessThan5~2                                                                                                                                                                          ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[13]                                                                                                                                                             ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[12]                                                                                                                                                             ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[2]                                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[3]                                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[4]                                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[5]                                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[6]                                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[7]                                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[8]                                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[9]                                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[10]                                                                                                                                                             ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[11]                                                                                                                                                             ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header1~13                                                                                                                                               ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|DWcount[2]~25                                                                                                                                            ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|DWcount[2]~24                                                                                                                                            ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Selector42~7                                                                                                                                             ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header0[29]                                                                                                                                              ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|Equal5~0                                                                                                                                                                                         ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[0]                                                                                                                                                                      ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Add11~20                                                                                                                                                                             ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_continue                                                                                                                                                          ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_req                                                                                                                                                                                ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_donewrite                                                                                                                                                         ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[2]                                                                                                                                                                             ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_close_pending                                                                                                                                                                            ; 11      ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|rsnt_cntn[10]~13                                                                                                                                                                                                            ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Equal6~2                                                                                                                                                                             ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[1]~9                                                                                                                                                                               ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[14]                                                                                                                                                             ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[1]                                                                                                                                                              ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[0]                                                                                                                                                              ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~0                                                                                                                                                                                        ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|msi_waiting[2]                                                                                                                                                                   ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|state[0]                                                                                                                                                 ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|state[2]                                                                                                                                                 ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_write                                                                                                                                                             ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_close_pending                                                                                                                                                                            ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_close_pending                                                                                                                                                                            ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_state[2]                                                                                                                                                                                     ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_state[0]                                                                                                                                                                                     ; 10      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector10~1                                                                      ; 10      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                          ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|LessThan7~6                                                                                                                                                                          ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset_d[4]~8                                                                                                                                                                ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset_d[4]~7                                                                                                                                                                ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[5]                                                                                                                                                                  ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~20                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~17                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~14                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~11                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~8                                                                                                                                             ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~5                                                                                                                                             ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~2                                                                                                                                             ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_flushonly~4                                                                                                                                                                        ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_eof                                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_bufno[0]                                                                                                                                                                                 ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_bufno[1]                                                                                                                                                                                 ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|rden_d[3]                                                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_nodata                                                                                                                                                                             ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Equal5~7                                                                                                                                                 ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_submit_buffer                                                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_submit_buffer                                                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_wr_request_condition~4                                                                                                                                                                   ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|msi_waiting[1]                                                                                                                                                                   ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|Equal5~2                                                                                                                                                                                         ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_req                                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|piping                                                                                                                                                                               ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_flushonly                                                                                                                                                             ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|state[1]                                                                                                                                                 ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_wait                                                                                                                                                                  ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_req                                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_state[1]                                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_req                                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; 9       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[13]                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[12]                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[14]                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[0]~16                                                                                                                                ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram0[0]~16                                                                                                                                ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitw_1_eof_ack~0                                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[0]                                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[2]                                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_do_message~3                                                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[6]                                                                                                                                                                  ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[6]                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[5]                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[4]                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[3]                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[2]                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[1]                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[0]                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][9]~157                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][10]~156                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][5]~155                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][6]~154                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][3]~153                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][4]~152                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][1]~151                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][2]~150                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][0]~149                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][7]~148                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][8]~147                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][13]~146                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][14]~145                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][11]~144                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][12]~132                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_report_bufno[0]~7                                                                                                                                                            ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|fifo_ram~4                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2|fifo_ram~4                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1|fifo_ram~4                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0|fifo_ram~4                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2~8                                                                                                                                                ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Selector149~0                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_eof                                                                                                                                                                                      ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fifo_wr                                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tx_bridge_waitfor[7]~1                                                                                                                                                           ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Selector35~0                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|wr_pointer[5]~18                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg[1]                                                                                                                                                                      ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg_strobe                                                                                                                                                                  ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|Equal5~4                                                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recvbuf_accepted                                                                                                                                                                     ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|Equal5~0                                                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_pending~7                                                                                                                                                                      ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg_strobe~1                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_wr_request_condition~2                                                                                                                                                                   ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_wr_request_condition~2                                                                                                                                                                   ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~0                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_submit_buffer                                                                                                                                                                            ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|msi_waiting[0]                                                                                                                                                                   ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|msi_waiting[3]                                                                                                                                                                   ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[24]                                                                                                                                                                     ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[25]                                                                                                                                                                     ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[26]                                                                                                                                                                     ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[3]                                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[4]                                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_rdrq                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|done_packet                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_nonempty                                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|rd_arb_busy                                                                                                                                                                                ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_clear                                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[4]                                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[2]                                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[3]                                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[0]                                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[1]                                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|valid                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|valid                                                                                                                                                                                            ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1                                                                        ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]~14                                                                     ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|read                                                                              ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|always0~2                                                                                                                                                                                                ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitw_5_eof_ack~0                                                                                                                                                                              ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[0]                                                                                                             ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[7]                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~9                                                                                                                                                                                        ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[10]                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[11]                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~90                                                                                                                                                                              ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|always0~1                                                                                                                                                                                      ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|always0~0                                                                                                                                                                                      ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_bufno[0]                                                                                                                                                                                 ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|always0~4                                                                                                                                                                                        ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|always0~1                                                                                                                                                                                                ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|active_cycle~0                                                                                                                               ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rcv_data_wren_cmpl                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_control_reg~2                                                                                                                                                                    ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~42                                                                                                                                                                        ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~1                                                                                                                                                                                        ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~4                                                                                                                                                                                        ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[0]                                                                                                                                                                     ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[13]                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[14]                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[12]                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|rcv_first_wren                                                                                                                                           ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_rdrq_wait                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|sendbuf_done                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[3]                                                                                                                                                                             ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_quiesce                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_insession                                                                                                                                                                                ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[8]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[9]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[10]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[11]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[4]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[5]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[6]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[7]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[0]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[1]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[2]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[3]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_quiesce                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_req                                                                                                                                                                                      ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_insession                                                                                                                                                                                ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[8]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[9]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[10]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[11]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[4]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[5]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[6]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[7]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[0]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[1]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[2]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[3]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|fifo_empty                                                                                                                                                                                       ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[12]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[13]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[14]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[8]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[9]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[10]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[11]                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[4]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[5]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[6]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[7]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[0]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[1]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[2]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[3]                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|ok_to_tx                                                                                                                                     ; 7       ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[4]~9                                                                                                                                                                                      ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|WideOr16~0                                                                        ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_WR                                                             ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WRITE                                                                 ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                  ; 7       ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|serdes_rst_state~4                                                                                                                                                                                       ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[0]~2                                                                                                                                                                         ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg~7                                                                                                                                                                      ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[5]                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[4]                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[3]                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[2]                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[1]                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder0~4                                                                                                                                                                       ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset[2]~12                                                                                                                                                                 ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitr_2_bufdone_ack~0                                                                                                                                                                          ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~13                                                                                                                                                                                       ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[10]                                                                                                                                                                  ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~12                                                                                                                                                                                       ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[9]                                                                                                                                                                    ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[5]                                                                                                                                                                    ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[6]                                                                                                                                                                    ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[4]                                                                                                                                                                    ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[7]                                                                                                                                                                    ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[8]                                                                                                                                                                    ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|trn32_rsof_n~0                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[9]                                                                                                                                                                   ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[8]                                                                                                                                                                   ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[7]                                                                                                                                                                   ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[6]                                                                                                                                                                   ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[5]                                                                                                                                                                   ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_dma_idle~1                                                                                                                                                                      ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~12                                                                                                                                                                                       ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufdone                                                                                                                                                                                  ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~10                                                                                                                                                                                       ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_req                                                                                                                                                                                                  ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Selector156~0                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg[2]                                                                                                                                                                      ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_bufno[1]                                                                                                                                                                                 ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|Equal5~1                                                                                                                                                                                         ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~6                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_pending~14                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~41                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~39                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~35                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~32                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_do_buffers[1]                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_do_buffers[0]                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_do_buffers[1]                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_do_buffers[0]                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg_strobe                                                                                                                                                                  ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|tx_st_ready0_d                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_readsize_end_offset_unaligned_plus1[15]                                                                                                                                          ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[1]                                                                                                             ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[7]                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[6]                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[5]                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[4]                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[3]                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[2]                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_roundrobin[0]                                                                                                                                                                       ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|empty                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|valid_in_data                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Equal3~0                                                                          ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                                     ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[2]                                                    ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector15~0                                                                      ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Equal5~2                                                                          ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD                                                             ; 6       ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|serdes_rst_state~5                                                                                                                                                                                       ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux44~6                                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_w0~0                                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_counter[0]                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|Ram0~0                                                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_readidx[0]                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_readsize_end_offset[10]~12                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder1~0                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[1]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[2]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[3]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[4]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[5]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[6]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[7]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[8]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[9]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~7                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~6                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~5                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~4                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~3                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno~15                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[4]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[3]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[2]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[1]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[0]                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[0]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~7                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writecnt~5                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_rden_d                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitr_5_bufdone_ack~0                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_eof                                                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|always0~3                                                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_last_use_buffer[4]~1                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~54                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~53                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~52                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~51                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~50                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~49                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~48                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~46                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[2]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[3]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[4]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[5]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[6]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[7]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[8]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[9]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[10]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[11]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[12]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[13]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[14]                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|Mux11~4                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[9]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[8]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[7]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[6]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[5]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[4]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[3]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[2]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[1]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[0]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_wait[1]                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_wait[0]                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_wait[2]                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state~17                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_do_buffers~13                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[0]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[1]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[2]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[3]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[4]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[5]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[6]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[7]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[8]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[9]                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[10]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[11]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[12]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[13]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[14]                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_data                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|real_wr_en                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|wen_d                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~40                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~38                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~37                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~36                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~34                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~33                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_vacant_entries[2]                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_vacant_entries[1]                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|Selector2~0                                                                                                                                                                                    ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state.100                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|always0~0                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~1                                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[3]                                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_5_rden                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_3_rden                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_1_rden                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writeidx[1]                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|LessThan1~20                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[2]                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_next_length_unbounded[8]~0                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[11]                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[12]                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[13]                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[14]                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[15]                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[0]                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_read_from_fifo_backoff[0]                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[1]                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_read_from_fifo_backoff[1]                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_do_continue                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[8]                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[14]                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[13]                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[12]                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[11]                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[10]                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[9]                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[15]                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufdone                                                                                                                                                                                  ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_roundrobin[1]                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[1]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[0]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[13]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[14]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[11]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[12]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[31]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[30]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[29]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[28]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[27]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[26]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[25]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[24]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[23]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[22]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[21]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[20]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[19]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[18]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[17]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[16]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[15]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[14]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[13]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[12]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[11]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[10]                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[9]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[8]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[7]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[6]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[5]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[4]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[3]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[2]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[1]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[0]                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Add2~11                                                                           ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.TEST_INPUT                                                                  ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; 5       ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|app_msi_ack                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~49                                                                                            ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~45                                                                                            ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~41                                                                                            ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~37                                                                                            ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~33                                                                                            ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~29                                                                                            ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~25                                                                                            ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~21                                                                                            ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~17                                                                                            ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_counter[1]~6                                                                                                                                                                               ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_counter[1]                                                                                                                                                                                 ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux39~3                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux40~0                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux41~1                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux42~2                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux43~1                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux44~5                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux44~3                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[31]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[30]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[29]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[28]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[27]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[26]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[25]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[24]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[23]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[22]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[21]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[20]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[19]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[18]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[17]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[16]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[15]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[14]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[13]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[12]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[11]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[10]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[9]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[8]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[7]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[6]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[5]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[4]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[3]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[2]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[1]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[3]                                                                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[4]                                                                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[5]                                                                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[6]                                                                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[7]                                                                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[8]                                                                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[9]                                                                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[10]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[11]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[12]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[13]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[14]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[15]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[16]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[17]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[18]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[19]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[20]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[21]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[22]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[23]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[24]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[25]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[26]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[27]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[28]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[29]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[30]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[31]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[0]                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[3]~5                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|Mux5~2                                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|Mux6~0                                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|Mux7~3                                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|Mux8~2                                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|Mux9~4                                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|Mux9~0                                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|Mux10~4                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg[2]                                                                                                                                                           ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_BE~2                                                                                                                                            ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_pagebound_end_offset[12]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_pagebound_end_offset[14]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_pagebound_end_offset[13]                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|rd_pointer~3                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|rd_pointer~2                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|rd_pointer~1                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|rd_pointer~0                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|rd_pointer[0]                                                                                                             ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[10]                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[11]                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[12]                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[13]                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[14]                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~59                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~9                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~8                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight5~7                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight5~6                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight5~5                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight5~4                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight5~3                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~2                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|wakeup_count[0]                                                                                                                                                                  ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|wakeup_count[1]                                                                                                                                                                  ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|wakeup_count[2]                                                                                                                                                                  ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[0]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[1]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[2]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[3]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[4]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[5]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[6]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[7]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[8]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[9]                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[10]                                                                                                                                                             ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[3]~6                                                                                                                                                                            ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[3]~4                                                                                                                                                                            ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitw_3_eof_ack~0                                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|always0~7                                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_start_offset[0]                                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|Mux3~0                                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[3]                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[2]                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[5][6]~133                                                                                                                                                               ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fetch_from_wr~0                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|WideOr1                                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~11                                                                                                                                               ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~10                                                                                                                                               ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~9                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~8                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~5                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_do_message                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg_strobe~0                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_wen~2                                                                                                                                                                                  ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|Selector5~0                                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_bufno_minus_1[0]~0                                                                                                                                                                       ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|unitr_2_last_wren                                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Equal2~1                                                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Equal2~0                                                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recvbuf_ack_end_offset[0]                                                                                                                                                            ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|unitr_2_subchannel_wren[0]                                                                                                                                                                 ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|unitr_2_subchannel_wren[1]                                                                                                                                                                 ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~56                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~55                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~47                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[0]                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[1]                                                                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[2]                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[4]                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[5]                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[7]                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[8]                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[9]                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[10]                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[11]                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[12]                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[13]                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_end_offset[14]                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_BE~0                                                                                                                                            ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|Mux10~4                                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|Mux13~4                                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tx_fifo_waitfor[3]~1                                                                                                                                                             ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|empty~1                                                                                                                   ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|skip_align_cycle                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address[2]                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|header0[29]                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|header1[4]                                                                                                                                               ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|rst_count[0]                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|rst_count[1]                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|rst_count[2]                                                                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state.000                                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_wait[3]                                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|next_ready                                                                                                                                                                                       ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Equal4~4                                                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[6][14]~130                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[5][6]~127                                                                                                                                                               ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|req_valid                                                                                                                                                                            ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|real_wr_en                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|real_rd_en~0                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|Add0~23                                                                                                                   ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|Add0~20                                                                                                                   ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|Add0~17                                                                                                                   ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|Add0~14                                                                                                                   ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|Add0~11                                                                                                                   ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|Add0~8                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|Add0~5                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|Add0~2                                                                                                                    ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~45                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~44                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~43                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|do_packet                                                                                                                                                                            ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_insession                                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_vacant_entries[0]                                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_vacant_entries[3]                                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state.010                                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state.011                                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_flush_condition~3                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_insession                                                                                                                                                                                ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_flush_condition~3                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|real_rd_en~0                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|Equal5~1                                                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|Equal5~0                                                                                                                                                                                         ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|app_msi_req                                                                                                                                                                      ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|Add4~16                                                                                                                                                                              ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|Add4~2                                                                                                                                                                               ; 4       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 21           ; 16           ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 336   ; 16                          ; 21                          ; 16                          ; 21                          ; 336                 ; 1    ; None ; M9K_X46_Y41_N0                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0|altsyncram_m0h1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 65           ; 16           ; 65           ; yes                    ; no                      ; yes                    ; no                      ; 1040  ; 16                          ; 65                          ; 16                          ; 65                          ; 1040                ; 2    ; None ; M9K_X5_Y25_N0, M9K_X5_Y26_N0   ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0|altsyncram_c4h1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 66           ; 256          ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 16896 ; 256                         ; 66                          ; 256                         ; 66                          ; 16896               ; 2    ; None ; M9K_X5_Y16_N0, M9K_X5_Y15_N0   ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0|altsyncram_1gi1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 62           ; 64           ; 62           ; yes                    ; no                      ; yes                    ; no                      ; 3968  ; 64                          ; 62                          ; 64                          ; 62                          ; 3968                ; 2    ; None ; M9K_X35_Y25_N0, M9K_X35_Y23_N0 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|altsyncram:dma_address_rtl_0|altsyncram_1gi1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 62           ; 64           ; 62           ; yes                    ; no                      ; yes                    ; no                      ; 3968  ; 64                          ; 62                          ; 64                          ; 62                          ; 3968                ; 2    ; None ; M9K_X35_Y24_N0, M9K_X35_Y22_N0 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X35_Y36_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X35_Y38_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X35_Y37_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X35_Y39_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 9,162 / 232,464 ( 4 % )   ;
; C16 interconnects                 ; 145 / 6,642 ( 2 % )       ;
; C4 interconnects                  ; 5,565 / 136,080 ( 4 % )   ;
; Direct links                      ; 1,329 / 232,464 ( < 1 % ) ;
; GXB block output buffers          ; 115 / 2,640 ( 4 % )       ;
; Global clocks                     ; 4 / 30 ( 13 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 3,271 / 73,920 ( 4 % )    ;
; R24 interconnects                 ; 202 / 6,930 ( 3 % )       ;
; R4 interconnects                  ; 6,371 / 190,740 ( 3 % )   ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.76) ; Number of LABs  (Total = 522) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 35                            ;
; 3                                           ; 9                             ;
; 4                                           ; 7                             ;
; 5                                           ; 8                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 8                             ;
; 9                                           ; 9                             ;
; 10                                          ; 14                            ;
; 11                                          ; 10                            ;
; 12                                          ; 14                            ;
; 13                                          ; 24                            ;
; 14                                          ; 40                            ;
; 15                                          ; 56                            ;
; 16                                          ; 260                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.81) ; Number of LABs  (Total = 522) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 8                             ;
; 1 Clock                            ; 481                           ;
; 1 Clock enable                     ; 193                           ;
; 1 Sync. clear                      ; 79                            ;
; 1 Sync. load                       ; 51                            ;
; 2 Clock enables                    ; 135                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.04) ; Number of LABs  (Total = 522) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 24                            ;
; 3                                            ; 13                            ;
; 4                                            ; 21                            ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 8                             ;
; 9                                            ; 7                             ;
; 10                                           ; 6                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 11                            ;
; 15                                           ; 13                            ;
; 16                                           ; 26                            ;
; 17                                           ; 10                            ;
; 18                                           ; 17                            ;
; 19                                           ; 16                            ;
; 20                                           ; 17                            ;
; 21                                           ; 32                            ;
; 22                                           ; 28                            ;
; 23                                           ; 27                            ;
; 24                                           ; 42                            ;
; 25                                           ; 17                            ;
; 26                                           ; 17                            ;
; 27                                           ; 18                            ;
; 28                                           ; 31                            ;
; 29                                           ; 17                            ;
; 30                                           ; 17                            ;
; 31                                           ; 18                            ;
; 32                                           ; 42                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.51) ; Number of LABs  (Total = 522) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 42                            ;
; 2                                               ; 42                            ;
; 3                                               ; 24                            ;
; 4                                               ; 21                            ;
; 5                                               ; 13                            ;
; 6                                               ; 28                            ;
; 7                                               ; 48                            ;
; 8                                               ; 64                            ;
; 9                                               ; 37                            ;
; 10                                              ; 23                            ;
; 11                                              ; 30                            ;
; 12                                              ; 30                            ;
; 13                                              ; 24                            ;
; 14                                              ; 22                            ;
; 15                                              ; 28                            ;
; 16                                              ; 36                            ;
; 17                                              ; 4                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.33) ; Number of LABs  (Total = 522) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 19                            ;
; 4                                            ; 31                            ;
; 5                                            ; 20                            ;
; 6                                            ; 7                             ;
; 7                                            ; 11                            ;
; 8                                            ; 11                            ;
; 9                                            ; 15                            ;
; 10                                           ; 22                            ;
; 11                                           ; 27                            ;
; 12                                           ; 11                            ;
; 13                                           ; 25                            ;
; 14                                           ; 12                            ;
; 15                                           ; 19                            ;
; 16                                           ; 25                            ;
; 17                                           ; 15                            ;
; 18                                           ; 26                            ;
; 19                                           ; 35                            ;
; 20                                           ; 22                            ;
; 21                                           ; 22                            ;
; 22                                           ; 15                            ;
; 23                                           ; 15                            ;
; 24                                           ; 14                            ;
; 25                                           ; 7                             ;
; 26                                           ; 10                            ;
; 27                                           ; 16                            ;
; 28                                           ; 9                             ;
; 29                                           ; 8                             ;
; 30                                           ; 11                            ;
; 31                                           ; 5                             ;
; 32                                           ; 13                            ;
; 33                                           ; 8                             ;
; 34                                           ; 4                             ;
; 35                                           ; 2                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 200       ; 0            ; 200       ; 0            ; 0            ; 200       ; 200       ; 0            ; 200       ; 200       ; 0            ; 54           ; 0            ; 0            ; 132          ; 0            ; 54           ; 132          ; 0            ; 0            ; 20           ; 54           ; 0            ; 0            ; 0            ; 0            ; 0            ; 200       ; 72           ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 200          ; 0         ; 200          ; 200          ; 0         ; 0         ; 200          ; 0         ; 0         ; 200          ; 146          ; 200          ; 200          ; 68           ; 200          ; 146          ; 68           ; 200          ; 200          ; 180          ; 146          ; 200          ; 200          ; 200          ; 200          ; 200          ; 0         ; 128          ; 200          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; adc_gpio[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_gpio[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_gpio[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_gpio[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_sdo            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; adc_sclk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; adc_sdi            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_clk[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; codec_bclk         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; codec_dout         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; codec_gpio1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; codec_wclk         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; codec_din          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; codec_reset_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_hs_clk         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_hs_clk_dbg     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_hs_d[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_hs_d[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_lp_clkp        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csi_lp_clkn        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csi_lp_p[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csi_lp_p[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csi_lp_n[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csi_lp_n[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csi_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_gpio           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_cpld_io[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_cpld_io[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_cpld_io[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_cpld_io[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_cpld_io[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_cpld_io[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_cpld_clk[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_cpld_clk[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; galileo_io[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_io[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; galileo_5v_oe_n[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; galileo_5v_oe_n[2] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; galileo_rst_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_clk1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_diff[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_diff[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_io[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[16]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[17]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[18]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[19]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[20]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[21]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[22]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[23]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[24]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[25]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[26]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[27]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[28]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[29]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[30]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[31]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[32]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[33]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[34]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[35]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[36]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[37]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[38]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_io[39]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hshdr_5v_oe_n[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_5v_oe_n[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_5v_oe_n[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_5v_oe_n[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_clk2         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; lshdr2_io[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr2_io[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr2_io[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr2_io[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr2_io[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr2_io[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr2_io[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr2_io[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr1_io[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr1_io[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr1_io[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr1_io[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr1_io[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr1_io[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr1_io[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr1_io[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr0_io[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr0_io[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr0_io[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr0_io[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr0_io[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr0_io[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr0_io[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr0_io[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lshdr_5v_oe_n[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; lshdr_5v_oe_n[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_coex[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_coex[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_dbg_perst_n   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mpcie_dbg_perst_n  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_tx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sw_dbg_perst_n     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sw_gpio[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_gpio[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_gpio[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_gpio[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_gpio[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_gpio[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_gpio[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_gpio[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_oe_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_rd_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_reset_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_wr_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_empty          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_full           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_button[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_button[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; codec_scl          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; codec_sda          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_scl            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_sda            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; galileo_scl        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; galileo_sda        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sw_smbclk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sw_smbdata         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_addr[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_addr[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_scl            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; usb_sda            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_perst_n       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_rx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_refclk        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_clk[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csi_hs_clk(n)      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_hs_clk_dbg(n)  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_hs_d[0](n)     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; csi_hs_d[1](n)     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_clk1(n)      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_diff[1](n)   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_diff[2](n)   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hshdr_clk2(n)      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_tx(n)         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_rx(n)         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_refclk(n)     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                   ; Destination Clock(s)                                                                              ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0    ; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 50.0              ;
; free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[1]                                     ; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 4.5               ;
; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 3.5               ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                               ; Destination Register                                                                                                                                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy ; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]                                                                                                                                               ; 4.481             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr_hip                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|ctl_wr_r                                                                          ; 2.643             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[3]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[3]                                                                   ; 2.448             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[2]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]                                                                   ; 2.448             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[1]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]                                                                   ; 2.448             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[0]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[0]                                                                   ; 2.448             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[11]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[11]                                                                  ; 2.369             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[10]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[10]                                                                  ; 2.369             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[9]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[9]                                                                   ; 2.369             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[8]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[8]                                                                   ; 2.369             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[7]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]                                                                   ; 2.369             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[6]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[6]                                                                   ; 2.369             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[5]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[5]                                                                   ; 2.369             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[4]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[4]                                                                   ; 2.369             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[19]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[19]                                                                  ; 2.269             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[51]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[51]                                                                  ; 2.266             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[23]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[23]                                                                  ; 2.216             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[22]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[22]                                                                  ; 2.216             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[21]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[21]                                                                  ; 2.216             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr_hip                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|sts_wr_r                                                                          ; 2.102             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[28]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[28]                                                                  ; 1.506             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[30]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[30]                                                                  ; 1.440             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[29]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[29]                                                                  ; 1.440             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[12]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[12]                                                                  ; 0.946             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[0]                                                      ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[1]                                                      ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[2]                                                      ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[3]                                                      ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ram_block1a3~porta_datain_reg0 ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[4]                                                      ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[5]                                                      ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[6]                                                      ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ram_block1a6~porta_datain_reg0 ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[3]                                                                             ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0|altsyncram_1gi1:auto_generated|ram_block1a33~porta_datain_reg0                                                      ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[2]                                                                             ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0|altsyncram_1gi1:auto_generated|ram_block1a32~porta_datain_reg0                                                      ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg[1]                                                                             ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0|altsyncram_1gi1:auto_generated|ram_block1a31~porta_datain_reg0                                                      ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[7]                                                      ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ram_block1a7~porta_datain_reg0 ; 0.274             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[0]                                                                                              ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~porta_datain_reg0                                                                              ; 0.052             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[2]                                                                                              ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a2~porta_datain_reg0                                                                              ; 0.051             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[12]                                                                                             ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a12~porta_datain_reg0                                                                             ; 0.050             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[1]                                                                                              ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a1~porta_datain_reg0                                                                              ; 0.050             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[6]                                                                                              ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a6~porta_datain_reg0                                                                              ; 0.050             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[10]                                                                                             ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a10~porta_datain_reg0                                                                             ; 0.033             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[3]                                                                                              ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a3~porta_datain_reg0                                                                              ; 0.033             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[8]                                                                                              ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~porta_datain_reg0                                                                              ; 0.030             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[26]                                                                                             ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a20~porta_datain_reg0                                                                             ; 0.030             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[25]                                                                                             ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a19~porta_datain_reg0                                                                             ; 0.029             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[4]                                                                                              ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a4~porta_datain_reg0                                                                              ; 0.014             ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_word[5]                                                                                              ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a5~porta_datain_reg0                                                                              ; 0.014             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 47 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CGX30CF23C7 for design "iot_shield_demo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX75CF23C7 is compatible
    Info (176445): Device EP4CGX75CF23I7 is compatible
    Info (176445): Device EP4CGX50CF23C7 is compatible
    Info (176445): Device EP4CGX50CF23I7 is compatible
    Info (176445): Device EP4CGX30CF23I7 is compatible
    Info (176445): Device EP4CGX150CF23C7 is compatible
    Info (176445): Device EP4CGX150CF23I7 is compatible
    Info (176445): Device EP4CGX110CF23C7 is compatible
    Info (176445): Device EP4CGX110CF23I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location J4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 11 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "csi_hs_clk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "csi_hs_clk(n)"
    Warning (176118): Pin "csi_hs_clk_dbg" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "csi_hs_clk_dbg(n)"
    Warning (176118): Pin "csi_hs_d[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "csi_hs_d[0](n)"
    Warning (176118): Pin "csi_hs_d[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "csi_hs_d[1](n)"
    Warning (176118): Pin "hshdr_clk1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "hshdr_clk1(n)"
    Warning (176118): Pin "hshdr_diff[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "hshdr_diff[1](n)"
    Warning (176118): Pin "hshdr_diff[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "hshdr_diff[2](n)"
    Warning (176118): Pin "hshdr_clk2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "hshdr_clk2(n)"
    Warning (176118): Pin "pcie_tx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_tx(n)"
    Warning (176118): Pin "pcie_rx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_rx(n)"
    Warning (176118): Pin "pcie_refclk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_refclk(n)"
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be 125.0 MHz
Info (167012): GXB Quad Optimizer operation is complete
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y5_N5             xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip
        Info (167097): CALIBRATIONBLOCK_X0_Y1_N5    xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cal_blk0
        Info (167097): PLL_1                        
        Info (167097): PLL_5                        xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1
        Info (167097): PLL_6                        
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y17_N6                xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0
            Info (167097): Regular Channel 0
                Info (167097): PIN_Y2                       pcie_rx
                Info (167097): PIN_Y2                       pcie_rx~input
                Info (167097): RXPMA_X0_Y5_N6               xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pma0
                Info (167097): RXPCS_X0_Y5_N8               xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0
                Info (167097): TXPCS_X0_Y5_N9               xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0
                Info (167097): TXPMA_X0_Y5_N7               xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pma0
                Info (167097): PIN_V2                       pcie_tx
                Info (167097): PIN_V2                       pcie_tx~output
            Info (167097): Regular Channel 1
                Info (167097): PIN_T2                       
                Info (167097): PIN_T2                       
                Info (167097): RXPMA_X0_Y11_N6              
                Info (167097): RXPCS_X0_Y11_N8              
                Info (167097): TXPCS_X0_Y11_N9              
                Info (167097): TXPMA_X0_Y11_N7              
                Info (167097): PIN_P2                       
                Info (167097): PIN_P2                       
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be 125.0 MHz
Info (15535): Implemented PLL "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port
Info (15535): Implemented PLL "pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|pll1" as GPLL PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 4, and phase shift of 0 degrees (0 ps) for pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[1] port
Info (332104): Reading SDC File: 'src/xillydemo.sdc'
Warning (332174): Ignored filter at xillydemo.sdc(28): clk_125 could not be matched with a port
Warning (332049): Ignored create_clock at xillydemo.sdc(28): Argument <targets> is an empty collection
    Info (332050): create_clock -name "clk_125" -period 8.000ns [get_ports {clk_125}]
Warning (332174): Ignored filter at xillydemo.sdc(29): clk_50 could not be matched with a port
Warning (332049): Ignored create_clock at xillydemo.sdc(29): Argument <targets> is an empty collection
    Info (332050): create_clock -name "clk_50" -period 20.000ns [get_ports {clk_50}]
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 10.000 -waveform {0.000 5.000} -name fpga_clk[0] fpga_clk[0]
    Info (332110): create_generated_clock -source {free_to_pcie_clks|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 4 -multiply_by 5 -duty_cycle 50.00 -name {free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[0]} {free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {free_to_pcie_clks|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[1]} {free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|localrefclk} -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|hiptxclkout} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|hiptxclkout}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|hiptxclkout} -divide_by 4 -duty_cycle 50.00 -name {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0} {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0} -duty_cycle 50.00 -name {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout} {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|icdrclk} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|icdrclk}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[0]} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1]} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 20.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[2]} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1]} -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pma0|clockout} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pma0|clockout}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|icdrclk} -divide_by 5 -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pma0|clockout} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pma0|clockout}
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIORESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIORESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0|dpclk  to: xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|wire_cent_unit0_dprioout
    Info (332098): Cell: xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info (332098): From: xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr_hip
    Info (332098): From: xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|l2_exit
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 13 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000  fpga_clk[0]
    Info (332111):    8.000 free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000 free_to_pcie_clks|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   10.000  pcie_refclk
    Info (332111):    0.800 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[0]
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1]
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[2]
    Info (332111):    0.800 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|icdrclk
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pma0|clockout
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|hiptxclkout
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pma0|clockout
    Info (332111):   16.000 xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout
    Info (332111):   16.000 xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0
Info (176353): Automatically promoted node pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll_100_to_125_50:free_to_pcie_clks|altpll:altpll_component|pll_100_to_125_50_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node xillybus:xillybus_ins|npor_serdes_pll_locked 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 21 registers into blocks of type EC
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X35_Y34 to location X45_Y44
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin usb_clk uses I/O standard 3.0-V LVCMOS at K10
Warning (169064): Following 20 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin codec_scl has a permanently disabled output enable
    Info (169065): Pin codec_sda has a permanently disabled output enable
    Info (169065): Pin csi_scl has a permanently disabled output enable
    Info (169065): Pin csi_sda has a permanently disabled output enable
    Info (169065): Pin galileo_scl has a permanently disabled output enable
    Info (169065): Pin galileo_sda has a permanently disabled output enable
    Info (169065): Pin sw_smbclk has a permanently disabled output enable
    Info (169065): Pin sw_smbdata has a permanently disabled output enable
    Info (169065): Pin usb_addr[0] has a permanently disabled output enable
    Info (169065): Pin usb_addr[1] has a permanently disabled output enable
    Info (169065): Pin usb_data[0] has a permanently disabled output enable
    Info (169065): Pin usb_data[1] has a permanently disabled output enable
    Info (169065): Pin usb_data[2] has a permanently disabled output enable
    Info (169065): Pin usb_data[3] has a permanently disabled output enable
    Info (169065): Pin usb_data[4] has a permanently disabled output enable
    Info (169065): Pin usb_data[5] has a permanently disabled output enable
    Info (169065): Pin usb_data[6] has a permanently disabled output enable
    Info (169065): Pin usb_data[7] has a permanently disabled output enable
    Info (169065): Pin usb_scl has a permanently disabled output enable
    Info (169065): Pin usb_sda has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Git/iot_shield/RTL/iot_shield_demo/iot_shield_demo.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 1369 megabytes
    Info: Processing ended: Fri Nov 07 15:45:44 2014
    Info: Elapsed time: 00:00:47
    Info: Total CPU time (on all processors): 00:00:57


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Git/iot_shield/RTL/iot_shield_demo/iot_shield_demo.fit.smsg.


