doitgen_refsrc_1_Isrc_4_17_0_0_refsnk_1.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_1_Isrc_4_17_0_0_refsnk_1.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_2_Isrc_3_16_2_12_refsnk_2.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else Isrc3)
doitgen_refsrc_2_Isrc_3_16_2_12_refsnk_2.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else Isrc3)
doitgen_refsrc_4_Isrc_2_1_14_1_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if (B2 < Isrc2) then 0 else 2)
doitgen_refsrc_4_Isrc_2_1_14_1_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if (B2 < Isrc2) then 0 else 2)
doitgen_refsrc_3_Isrc_19_2_7_4_refsnk_4.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 4)
doitgen_refsrc_3_Isrc_19_2_7_4_refsnk_4.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 4)
doitgen_refsrc_0_Isrc_10_9_6_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_0_Isrc_10_9_6_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_3_Isrc_6_9_2_3_refsnk_4.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_3_Isrc_6_9_2_3_refsnk_4.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_1_Isrc_1_17_11_3_refsnk_1.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_1_Isrc_1_17_11_3_refsnk_1.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_4_Isrc_8_0_14_7_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else Isrc0)
doitgen_refsrc_4_Isrc_8_0_14_7_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else Isrc0)
doitgen_refsrc_2_Isrc_10_8_13_0_refsnk_2.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_2_Isrc_10_8_13_0_refsnk_2.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_0_Isrc_8_1_11_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_0_Isrc_8_1_11_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_4_Isrc_17_2_19_5_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 6)
doitgen_refsrc_4_Isrc_17_2_19_5_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 6)
doitgen_refsrc_1_Isrc_6_3_18_14_refsnk_1.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else (B2 - 5))
doitgen_refsrc_1_Isrc_6_3_18_14_refsnk_1.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else (B2 - 5))
doitgen_refsrc_0_Isrc_9_0_17_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_0_Isrc_9_0_17_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_4_Isrc_1_8_15_14_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else Isrc2)
doitgen_refsrc_4_Isrc_1_8_15_14_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else Isrc2)
doitgen_refsrc_0_Isrc_19_19_18_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_0_Isrc_19_19_18_refsnk_3.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: 0
doitgen_refsrc_1_Isrc_14_0_5_9_refsnk_1.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else (Isrc0 - 4))
doitgen_refsrc_1_Isrc_14_0_5_9_refsnk_1.Isnk3.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk_Isnk_Psnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else (Isrc0 - 4))
