Classic Timing Analyzer report for CPU
Fri Mar 26 15:07:45 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+--------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+--------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 7.262 ns                         ; reset                                  ; Controle:Controle|ALUSrcB[1]         ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.741 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2] ; AluResult[31]                        ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.887 ns                        ; reset                                  ; divisor:divisor|fim                  ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 43.66 MHz ( period = 22.904 ns ) ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0] ; Controle:Controle|RegWrite           ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:ALUOut|Saida[23]           ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23] ; clock      ; clock    ; 969          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                      ;            ;          ; 969          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+--------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                    ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 43.66 MHz ( period = 22.904 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 7.535 ns                ;
; N/A                                     ; 43.68 MHz ( period = 22.894 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.532 ns                ;
; N/A                                     ; 43.80 MHz ( period = 22.830 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 7.499 ns                ;
; N/A                                     ; 43.82 MHz ( period = 22.820 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.496 ns                ;
; N/A                                     ; 43.91 MHz ( period = 22.774 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.466 ns                ;
; N/A                                     ; 43.95 MHz ( period = 22.754 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 7.459 ns                ;
; N/A                                     ; 43.97 MHz ( period = 22.744 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.456 ns                ;
; N/A                                     ; 43.97 MHz ( period = 22.744 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 7.288 ns                ;
; N/A                                     ; 43.99 MHz ( period = 22.734 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.285 ns                ;
; N/A                                     ; 44.05 MHz ( period = 22.700 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.430 ns                ;
; N/A                                     ; 44.20 MHz ( period = 22.624 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.390 ns                ;
; N/A                                     ; 44.22 MHz ( period = 22.614 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.219 ns                ;
; N/A                                     ; 44.52 MHz ( period = 22.464 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 7.308 ns                ;
; N/A                                     ; 44.54 MHz ( period = 22.454 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.305 ns                ;
; N/A                                     ; 44.62 MHz ( period = 22.410 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.295 ns                ;
; N/A                                     ; 44.62 MHz ( period = 22.410 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.295 ns                ;
; N/A                                     ; 44.63 MHz ( period = 22.404 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 7.278 ns                ;
; N/A                                     ; 44.65 MHz ( period = 22.394 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.275 ns                ;
; N/A                                     ; 44.73 MHz ( period = 22.356 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 7.259 ns                ;
; N/A                                     ; 44.75 MHz ( period = 22.346 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.256 ns                ;
; N/A                                     ; 44.77 MHz ( period = 22.336 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.259 ns                ;
; N/A                                     ; 44.77 MHz ( period = 22.336 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.259 ns                ;
; N/A                                     ; 44.77 MHz ( period = 22.334 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.239 ns                ;
; N/A                                     ; 44.86 MHz ( period = 22.294 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 7.238 ns                ;
; N/A                                     ; 44.90 MHz ( period = 22.274 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.209 ns                ;
; N/A                                     ; 44.92 MHz ( period = 22.260 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.219 ns                ;
; N/A                                     ; 44.92 MHz ( period = 22.260 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.219 ns                ;
; N/A                                     ; 44.94 MHz ( period = 22.250 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.048 ns                ;
; N/A                                     ; 44.94 MHz ( period = 22.250 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.048 ns                ;
; N/A                                     ; 44.95 MHz ( period = 22.246 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 7.137 ns                ;
; N/A                                     ; 44.99 MHz ( period = 22.226 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.190 ns                ;
; N/A                                     ; 45.00 MHz ( period = 22.224 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.991 ns                ;
; N/A                                     ; 45.00 MHz ( period = 22.220 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 7.202 ns                ;
; N/A                                     ; 45.10 MHz ( period = 22.172 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 7.101 ns                ;
; N/A                                     ; 45.15 MHz ( period = 22.150 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.955 ns                ;
; N/A                                     ; 45.16 MHz ( period = 22.144 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 7.162 ns                ;
; N/A                                     ; 45.18 MHz ( period = 22.134 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.991 ns                ;
; N/A                                     ; 45.22 MHz ( period = 22.116 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 7.139 ns                ;
; N/A                                     ; 45.26 MHz ( period = 22.096 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 7.130 ns                ;
; N/A                                     ; 45.26 MHz ( period = 22.096 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 7.061 ns                ;
; N/A                                     ; 45.28 MHz ( period = 22.086 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.890 ns                ;
; N/A                                     ; 45.30 MHz ( period = 22.074 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.915 ns                ;
; N/A                                     ; 45.32 MHz ( period = 22.064 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.744 ns                ;
; N/A                                     ; 45.33 MHz ( period = 22.060 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 7.116 ns                ;
; N/A                                     ; 45.37 MHz ( period = 22.042 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 7.103 ns                ;
; N/A                                     ; 45.41 MHz ( period = 22.022 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 7.094 ns                ;
; N/A                                     ; 45.48 MHz ( period = 21.986 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 7.080 ns                ;
; N/A                                     ; 45.52 MHz ( period = 21.970 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.068 ns                ;
; N/A                                     ; 45.52 MHz ( period = 21.970 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.068 ns                ;
; N/A                                     ; 45.52 MHz ( period = 21.966 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 7.063 ns                ;
; N/A                                     ; 45.55 MHz ( period = 21.956 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.892 ns                ;
; N/A                                     ; 45.57 MHz ( period = 21.946 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 7.054 ns                ;
; N/A                                     ; 45.59 MHz ( period = 21.936 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.883 ns                ;
; N/A                                     ; 45.64 MHz ( period = 21.910 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 7.040 ns                ;
; N/A                                     ; 45.64 MHz ( period = 21.910 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.038 ns                ;
; N/A                                     ; 45.64 MHz ( period = 21.910 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.038 ns                ;
; N/A                                     ; 45.66 MHz ( period = 21.900 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.869 ns                ;
; N/A                                     ; 45.74 MHz ( period = 21.862 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.019 ns                ;
; N/A                                     ; 45.74 MHz ( period = 21.862 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.019 ns                ;
; N/A                                     ; 45.74 MHz ( period = 21.862 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 7.023 ns                ;
; N/A                                     ; 45.76 MHz ( period = 21.854 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 7.013 ns                ;
; N/A                                     ; 45.76 MHz ( period = 21.854 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 7.011 ns                ;
; N/A                                     ; 45.76 MHz ( period = 21.852 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.020 ns                ;
; N/A                                     ; 45.77 MHz ( period = 21.846 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 7.013 ns                ;
; N/A                                     ; 45.86 MHz ( period = 21.806 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.910 ns                ;
; N/A                                     ; 45.88 MHz ( period = 21.794 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.981 ns                ;
; N/A                                     ; 45.90 MHz ( period = 21.786 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.825 ns                ;
; N/A                                     ; 45.91 MHz ( period = 21.784 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.764 ns                ;
; N/A                                     ; 45.91 MHz ( period = 21.780 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.977 ns                ;
; N/A                                     ; 45.92 MHz ( period = 21.776 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.822 ns                ;
; N/A                                     ; 45.93 MHz ( period = 21.772 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.977 ns                ;
; N/A                                     ; 45.99 MHz ( period = 21.746 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.962 ns                ;
; N/A                                     ; 45.99 MHz ( period = 21.746 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.880 ns                ;
; N/A                                     ; 46.02 MHz ( period = 21.732 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.954 ns                ;
; N/A                                     ; 46.03 MHz ( period = 21.724 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.734 ns                ;
; N/A                                     ; 46.07 MHz ( period = 21.704 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.937 ns                ;
; N/A                                     ; 46.09 MHz ( period = 21.698 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.861 ns                ;
; N/A                                     ; 46.09 MHz ( period = 21.696 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.937 ns                ;
; N/A                                     ; 46.10 MHz ( period = 21.694 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.766 ns                ;
; N/A                                     ; 46.11 MHz ( period = 21.686 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.766 ns                ;
; N/A                                     ; 46.13 MHz ( period = 21.678 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 7.183 ns                ;
; N/A                                     ; 46.13 MHz ( period = 21.676 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.715 ns                ;
; N/A                                     ; 46.13 MHz ( period = 21.676 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.912 ns                ;
; N/A                                     ; 46.18 MHz ( period = 21.656 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.903 ns                ;
; N/A                                     ; 46.18 MHz ( period = 21.656 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.756 ns                ;
; N/A                                     ; 46.25 MHz ( period = 21.620 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.889 ns                ;
; N/A                                     ; 46.26 MHz ( period = 21.616 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.882 ns                ;
; N/A                                     ; 46.29 MHz ( period = 21.604 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 7.147 ns                ;
; N/A                                     ; 46.30 MHz ( period = 21.596 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.873 ns                ;
; N/A                                     ; 46.35 MHz ( period = 21.576 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.728 ns                ;
; N/A                                     ; 46.36 MHz ( period = 21.568 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.863 ns                ;
; N/A                                     ; 46.37 MHz ( period = 21.566 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.725 ns                ;
; N/A                                     ; 46.37 MHz ( period = 21.564 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.926 ns                ;
; N/A                                     ; 46.38 MHz ( period = 21.560 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.859 ns                ;
; N/A                                     ; 46.41 MHz ( period = 21.548 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.854 ns                ;
; N/A                                     ; 46.41 MHz ( period = 21.548 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.928 ns                ;
; N/A                                     ; 46.45 MHz ( period = 21.528 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.850 ns                ;
; N/A                                     ; 46.45 MHz ( period = 21.528 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 7.107 ns                ;
; N/A                                     ; 46.47 MHz ( period = 21.518 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.936 ns                ;
; N/A                                     ; 46.49 MHz ( period = 21.512 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.840 ns                ;
; N/A                                     ; 46.50 MHz ( period = 21.504 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.841 ns                ;
; N/A                                     ; 46.53 MHz ( period = 21.490 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.890 ns                ;
; N/A                                     ; 46.57 MHz ( period = 21.474 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.892 ns                ;
; N/A                                     ; 46.57 MHz ( period = 21.474 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.827 ns                ;
; N/A                                     ; 46.61 MHz ( period = 21.454 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.814 ns                ;
; N/A                                     ; 46.63 MHz ( period = 21.446 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.659 ns                ;
; N/A                                     ; 46.66 MHz ( period = 21.430 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.805 ns                ;
; N/A                                     ; 46.70 MHz ( period = 21.414 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.786 ns                ;
; N/A                                     ; 46.70 MHz ( period = 21.414 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.850 ns                ;
; N/A                                     ; 46.72 MHz ( period = 21.406 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.786 ns                ;
; N/A                                     ; 46.72 MHz ( period = 21.404 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.679 ns                ;
; N/A                                     ; 46.73 MHz ( period = 21.400 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.791 ns                ;
; N/A                                     ; 46.73 MHz ( period = 21.398 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.852 ns                ;
; N/A                                     ; 46.76 MHz ( period = 21.388 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.681 ns                ;
; N/A                                     ; 46.78 MHz ( period = 21.378 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.774 ns                ;
; N/A                                     ; 46.80 MHz ( period = 21.368 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.603 ns                ;
; N/A                                     ; 46.80 MHz ( period = 21.368 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.783 ns                ;
; N/A                                     ; 46.80 MHz ( period = 21.368 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.783 ns                ;
; N/A                                     ; 46.83 MHz ( period = 21.354 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.756 ns                ;
; N/A                                     ; 46.83 MHz ( period = 21.354 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.765 ns                ;
; N/A                                     ; 46.85 MHz ( period = 21.346 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.756 ns                ;
; N/A                                     ; 46.85 MHz ( period = 21.344 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.594 ns                ;
; N/A                                     ; 46.90 MHz ( period = 21.324 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.751 ns                ;
; N/A                                     ; 46.92 MHz ( period = 21.314 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.580 ns                ;
; N/A                                     ; 46.94 MHz ( period = 21.306 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.737 ns                ;
; N/A                                     ; 46.95 MHz ( period = 21.298 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.737 ns                ;
; N/A                                     ; 46.97 MHz ( period = 21.292 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.585 ns                ;
; N/A                                     ; 46.97 MHz ( period = 21.292 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.585 ns                ;
; N/A                                     ; 46.98 MHz ( period = 21.284 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.786 ns                ;
; N/A                                     ; 47.05 MHz ( period = 21.252 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.726 ns                ;
; N/A                                     ; 47.09 MHz ( period = 21.238 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.956 ns                ;
; N/A                                     ; 47.15 MHz ( period = 21.210 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.750 ns                ;
; N/A                                     ; 47.16 MHz ( period = 21.204 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.625 ns                ;
; N/A                                     ; 47.21 MHz ( period = 21.182 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.479 ns                ;
; N/A                                     ; 47.22 MHz ( period = 21.178 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.926 ns                ;
; N/A                                     ; 47.22 MHz ( period = 21.176 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.528 ns                ;
; N/A                                     ; 47.32 MHz ( period = 21.134 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.710 ns                ;
; N/A                                     ; 47.33 MHz ( period = 21.130 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.907 ns                ;
; N/A                                     ; 47.33 MHz ( period = 21.128 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.427 ns                ;
; N/A                                     ; 47.34 MHz ( period = 21.124 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.699 ns                ;
; N/A                                     ; 47.34 MHz ( period = 21.124 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.539 ns                ;
; N/A                                     ; 47.38 MHz ( period = 21.108 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.701 ns                ;
; N/A                                     ; 47.38 MHz ( period = 21.106 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 47.42 MHz ( period = 21.088 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.623 ns                ;
; N/A                                     ; 47.43 MHz ( period = 21.082 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.488 ns                ;
; N/A                                     ; 47.43 MHz ( period = 21.082 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.488 ns                ;
; N/A                                     ; 47.44 MHz ( period = 21.080 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.468 ns                ;
; N/A                                     ; 47.45 MHz ( period = 21.074 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.627 ns                ;
; N/A                                     ; 47.46 MHz ( period = 21.070 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.465 ns                ;
; N/A                                     ; 47.47 MHz ( period = 21.064 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.669 ns                ;
; N/A                                     ; 47.47 MHz ( period = 21.064 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.614 ns                ;
; N/A                                     ; 47.50 MHz ( period = 21.054 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.618 ns                ;
; N/A                                     ; 47.51 MHz ( period = 21.048 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.671 ns                ;
; N/A                                     ; 47.54 MHz ( period = 21.034 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 47.56 MHz ( period = 21.028 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.593 ns                ;
; N/A                                     ; 47.58 MHz ( period = 21.018 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.604 ns                ;
; N/A                                     ; 47.58 MHz ( period = 21.016 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.650 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.004 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.584 ns                ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 47.62 MHz ( period = 20.998 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.429 ns                ;
; N/A                                     ; 47.66 MHz ( period = 20.980 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.574 ns                ;
; N/A                                     ; 47.67 MHz ( period = 20.978 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.420 ns                ;
; N/A                                     ; 47.68 MHz ( period = 20.974 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.570 ns                ;
; N/A                                     ; 47.70 MHz ( period = 20.966 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.431 ns                ;
; N/A                                     ; 47.72 MHz ( period = 20.956 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.565 ns                ;
; N/A                                     ; 47.73 MHz ( period = 20.950 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.399 ns                ;
; N/A                                     ; 47.75 MHz ( period = 20.942 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.406 ns                ;
; N/A                                     ; 47.79 MHz ( period = 20.926 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.551 ns                ;
; N/A                                     ; 47.81 MHz ( period = 20.918 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 47.86 MHz ( period = 20.896 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.184 ns                ;
; N/A                                     ; 47.98 MHz ( period = 20.844 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.559 ns                ;
; N/A                                     ; 48.05 MHz ( period = 20.812 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.501 ns                ;
; N/A                                     ; 48.05 MHz ( period = 20.812 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.506 ns                ;
; N/A                                     ; 48.07 MHz ( period = 20.804 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.501 ns                ;
; N/A                                     ; 48.07 MHz ( period = 20.802 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.503 ns                ;
; N/A                                     ; 48.10 MHz ( period = 20.788 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.332 ns                ;
; N/A                                     ; 48.11 MHz ( period = 20.784 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.529 ns                ;
; N/A                                     ; 48.15 MHz ( period = 20.768 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.323 ns                ;
; N/A                                     ; 48.23 MHz ( period = 20.736 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.303 ns                ;
; N/A                                     ; 48.23 MHz ( period = 20.736 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.510 ns                ;
; N/A                                     ; 48.23 MHz ( period = 20.732 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.309 ns                ;
; N/A                                     ; 48.24 MHz ( period = 20.728 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.303 ns                ;
; N/A                                     ; 48.35 MHz ( period = 20.682 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.437 ns                ;
; N/A                                     ; 48.46 MHz ( period = 20.636 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.671 ns                ;
; N/A                                     ; 48.58 MHz ( period = 20.586 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.228 ns                ;
; N/A                                     ; 48.58 MHz ( period = 20.586 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.228 ns                ;
; N/A                                     ; 48.64 MHz ( period = 20.560 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.473 ns                ;
; N/A                                     ; 48.72 MHz ( period = 20.526 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.206 ns                ;
; N/A                                     ; 48.72 MHz ( period = 20.524 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.373 ns                ;
; N/A                                     ; 48.73 MHz ( period = 20.522 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.414 ns                ;
; N/A                                     ; 48.74 MHz ( period = 20.518 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.206 ns                ;
; N/A                                     ; 48.75 MHz ( period = 20.514 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.370 ns                ;
; N/A                                     ; 48.77 MHz ( period = 20.506 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.416 ns                ;
; N/A                                     ; 48.81 MHz ( period = 20.486 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.338 ns                ;
; N/A                                     ; 48.82 MHz ( period = 20.482 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.341 ns                ;
; N/A                                     ; 48.85 MHz ( period = 20.472 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.338 ns                ;
; N/A                                     ; 48.85 MHz ( period = 20.470 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.171 ns                ;
; N/A                                     ; 48.87 MHz ( period = 20.462 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.329 ns                ;
; N/A                                     ; 48.91 MHz ( period = 20.446 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.216 ns                ;
; N/A                                     ; 48.94 MHz ( period = 20.432 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.315 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                         ;                                       ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[23]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]                              ; clock      ; clock    ; None                       ; None                       ; 0.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 0.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]                                       ; clock      ; clock    ; None                       ; None                       ; 0.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; storesize:storesize|saida[0]                                      ; clock      ; clock    ; None                       ; None                       ; 0.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 0.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; storesize:storesize|saida[3]                                      ; clock      ; clock    ; None                       ; None                       ; 0.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; storesize:storesize|saida[2]                                      ; clock      ; clock    ; None                       ; None                       ; 0.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 0.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 0.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadsize:loadsize|saida[6]                                        ; clock      ; clock    ; None                       ; None                       ; 0.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 0.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]                                       ; clock      ; clock    ; None                       ; None                       ; 0.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 0.949 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxRegData:MuxRegData|MuxRegDataOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]                                       ; clock      ; clock    ; None                       ; None                       ; 0.652 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[19]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]                              ; clock      ; clock    ; None                       ; None                       ; 0.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]                                        ; clock      ; clock    ; None                       ; None                       ; 0.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]                                      ; clock      ; clock    ; None                       ; None                       ; 0.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]                                      ; clock      ; clock    ; None                       ; None                       ; 0.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]                                       ; clock      ; clock    ; None                       ; None                       ; 0.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; storesize:storesize|saida[8]                                      ; clock      ; clock    ; None                       ; None                       ; 0.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]                              ; clock      ; clock    ; None                       ; None                       ; 0.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; storesize:storesize|saida[4]                                      ; clock      ; clock    ; None                       ; None                       ; 0.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]                                     ; clock      ; clock    ; None                       ; None                       ; 0.879 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[21]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]                              ; clock      ; clock    ; None                       ; None                       ; 0.733 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]                                       ; clock      ; clock    ; None                       ; None                       ; 0.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadsize:loadsize|saida[23]                                       ; clock      ; clock    ; None                       ; None                       ; 0.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 0.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; storesize:storesize|saida[10]                                     ; clock      ; clock    ; None                       ; None                       ; 0.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 0.902 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]                              ; clock      ; clock    ; None                       ; None                       ; 0.831 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[15]                          ; MuxRegData:MuxRegData|MuxRegDataOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]                                       ; clock      ; clock    ; None                       ; None                       ; 0.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; storesize:storesize|saida[19]                                     ; clock      ; clock    ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]                              ; clock      ; clock    ; None                       ; None                       ; 1.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadsize:loadsize|saida[20]                                       ; clock      ; clock    ; None                       ; None                       ; 0.653 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 0.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 0.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 0.953 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; storesize:storesize|saida[17]                                     ; clock      ; clock    ; None                       ; None                       ; 0.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 0.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[27]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]                              ; clock      ; clock    ; None                       ; None                       ; 0.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[12]                          ; MuxRegData:MuxRegData|MuxRegDataOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 0.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[11]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]                              ; clock      ; clock    ; None                       ; None                       ; 0.951 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]                                     ; clock      ; clock    ; None                       ; None                       ; 0.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; storesize:storesize|saida[31]                                     ; clock      ; clock    ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; storesize:storesize|saida[28]                                     ; clock      ; clock    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]                               ; clock      ; clock    ; None                       ; None                       ; 1.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; storesize:storesize|saida[22]                                     ; clock      ; clock    ; None                       ; None                       ; 1.179 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[10]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[7]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]                               ; clock      ; clock    ; None                       ; None                       ; 1.040 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadsize:loadsize|saida[4]                                        ; clock      ; clock    ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]                              ; clock      ; clock    ; None                       ; None                       ; 1.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[11]                          ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]                                       ; clock      ; clock    ; None                       ; None                       ; 0.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadsize:loadsize|saida[22]                                       ; clock      ; clock    ; None                       ; None                       ; 0.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[12]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.215 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]                                        ; clock      ; clock    ; None                       ; None                       ; 1.220 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.204 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[30]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]                              ; clock      ; clock    ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; storesize:storesize|saida[25]                                     ; clock      ; clock    ; None                       ; None                       ; 1.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[19]                             ; storesize:storesize|saida[19]                                     ; clock      ; clock    ; None                       ; None                       ; 1.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]                              ; clock      ; clock    ; None                       ; None                       ; 1.368 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.332 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.105 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]                               ; clock      ; clock    ; None                       ; None                       ; 1.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[20]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]                              ; clock      ; clock    ; None                       ; None                       ; 1.167 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.286 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]                                       ; clock      ; clock    ; None                       ; None                       ; 0.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]                               ; clock      ; clock    ; None                       ; None                       ; 1.170 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[4]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]                               ; clock      ; clock    ; None                       ; None                       ; 1.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 0.870 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.155 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.379 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[25]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]                              ; clock      ; clock    ; None                       ; None                       ; 1.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]                                        ; clock      ; clock    ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]                               ; clock      ; clock    ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[9]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]                              ; clock      ; clock    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[16]                        ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; storesize:storesize|saida[13]                                     ; clock      ; clock    ; None                       ; None                       ; 1.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadsize:loadsize|saida[18]                                       ; clock      ; clock    ; None                       ; None                       ; 1.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]                               ; clock      ; clock    ; None                       ; None                       ; 1.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadsize:loadsize|saida[8]                                        ; clock      ; clock    ; None                       ; None                       ; 0.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.418 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]                                     ; clock      ; clock    ; None                       ; None                       ; 1.357 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]                              ; clock      ; clock    ; None                       ; None                       ; 1.243 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; storesize:storesize|saida[14]                                     ; clock      ; clock    ; None                       ; None                       ; 1.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[11]                            ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]                              ; clock      ; clock    ; None                       ; None                       ; 1.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]                               ; clock      ; clock    ; None                       ; None                       ; 1.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; storesize:storesize|saida[18]                                     ; clock      ; clock    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]                                       ; clock      ; clock    ; None                       ; None                       ; 1.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]                                        ; clock      ; clock    ; None                       ; None                       ; 1.395 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.379 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadsize:loadsize|saida[9]                                        ; clock      ; clock    ; None                       ; None                       ; 1.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[4]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]                               ; clock      ; clock    ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]                               ; clock      ; clock    ; None                       ; None                       ; 1.511 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]                              ; clock      ; clock    ; None                       ; None                       ; 1.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]                               ; clock      ; clock    ; None                       ; None                       ; 1.317 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]                              ; clock      ; clock    ; None                       ; None                       ; 1.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadsize:loadsize|saida[0]                                        ; clock      ; clock    ; None                       ; None                       ; 1.421 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]                               ; clock      ; clock    ; None                       ; None                       ; 1.325 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[21]                                     ; clock      ; clock    ; None                       ; None                       ; 1.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[24]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]                              ; clock      ; clock    ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[9]                           ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]                               ; clock      ; clock    ; None                       ; None                       ; 1.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[31]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]                              ; clock      ; clock    ; None                       ; None                       ; 1.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]                               ; clock      ; clock    ; None                       ; None                       ; 1.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]                               ; clock      ; clock    ; None                       ; None                       ; 1.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]                              ; clock      ; clock    ; None                       ; None                       ; 1.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]                                       ; clock      ; clock    ; None                       ; None                       ; 1.202 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ExceptionAddress[0]               ; MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0] ; clock      ; clock    ; None                       ; None                       ; 0.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[0]       ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[8]                              ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[20]                                     ; clock      ; clock    ; None                       ; None                       ; 1.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[12]                            ; MuxRegData:MuxRegData|MuxRegDataOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.036 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadsize:loadsize|saida[16]                                       ; clock      ; clock    ; None                       ; None                       ; 1.265 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]                              ; clock      ; clock    ; None                       ; None                       ; 1.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[14]                          ; MuxRegData:MuxRegData|MuxRegDataOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadsize:loadsize|saida[10]                                       ; clock      ; clock    ; None                       ; None                       ; 1.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]                              ; clock      ; clock    ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[22]                                     ; clock      ; clock    ; None                       ; None                       ; 1.577 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]                              ; clock      ; clock    ; None                       ; None                       ; 1.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; storesize:storesize|saida[30]                                     ; clock      ; clock    ; None                       ; None                       ; 1.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxRegData:MuxRegData|MuxRegDataOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]                              ; clock      ; clock    ; None                       ; None                       ; 1.732 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadsize:loadsize|saida[1]                                        ; clock      ; clock    ; None                       ; None                       ; 1.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[6]                           ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]                              ; clock      ; clock    ; None                       ; None                       ; 1.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[20]                        ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; storesize:storesize|saida[23]                                     ; clock      ; clock    ; None                       ; None                       ; 1.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[29]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]                              ; clock      ; clock    ; None                       ; None                       ; 1.613 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                                                   ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 7.262 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 7.165 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 7.163 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 7.140 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 7.133 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 7.025 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.810 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 6.767 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 6.762 ns   ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 6.652 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 6.634 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 6.633 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 6.560 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 6.456 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 6.456 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 6.456 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 6.456 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 6.456 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 6.456 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 6.452 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 6.379 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 6.335 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 6.325 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 6.301 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 6.301 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 6.301 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 6.293 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 6.282 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 6.280 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 6.280 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 6.280 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 6.280 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 6.280 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 6.270 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 6.211 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 6.192 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 6.162 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 6.130 ns   ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 6.070 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 6.060 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 5.959 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 5.956 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 5.948 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 5.896 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 5.830 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 5.830 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 5.803 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 5.801 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 5.791 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 5.791 ns   ; reset ; Controle:Controle|MemADD[2]                   ; clock    ;
; N/A   ; None         ; 5.765 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 5.754 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 5.729 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 5.728 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 5.722 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 5.658 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 5.651 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 5.503 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 5.454 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 5.429 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 5.409 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 5.409 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 5.390 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 5.389 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 5.389 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 5.385 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 5.385 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 5.302 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 5.270 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 5.258 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 5.237 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 5.123 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 5.123 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 5.110 ns   ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A   ; None         ; 5.073 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.982 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 4.982 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 4.979 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 4.904 ns   ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A   ; None         ; 4.897 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 4.849 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 4.847 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 4.801 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 4.801 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 4.761 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 4.761 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 4.761 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 4.593 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 4.593 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 4.515 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.508 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.508 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.484 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 4.436 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.436 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.436 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 4.436 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.404 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 4.094 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 4.051 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 3.942 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.909 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 3.840 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.802 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.802 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 3.802 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 3.802 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 3.802 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 3.802 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 3.748 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 3.716 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 3.669 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 3.652 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 3.559 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 3.508 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 3.508 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 3.493 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 3.481 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 3.257 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 3.257 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 3.126 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 16.741 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.707 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.539 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.505 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.449 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.415 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.367 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.335 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 16.333 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.264 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.230 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.230 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 16.221 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.187 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.186 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 16.156 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.140 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.133 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 16.106 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.043 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 16.040 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 16.028 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.984 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.983 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.961 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.961 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.954 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.949 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.946 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.938 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.927 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.912 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.912 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.908 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.903 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.894 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.884 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.874 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.869 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.864 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.858 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.856 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.846 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.838 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.815 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.812 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.812 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.782 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.763 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.753 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.748 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.734 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.733 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.729 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.710 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.710 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.709 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.709 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.699 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.682 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.679 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.675 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.666 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.666 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.653 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.636 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.629 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.627 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.620 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.619 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.593 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.592 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.585 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.577 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.563 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.555 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.555 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.540 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.538 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.520 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.510 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.502 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.497 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.472 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.462 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.450 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.440 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.439 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.435 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.435 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.431 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.428 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.428 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.424 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.407 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.406 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.404 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.398 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.397 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.397 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.392 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.392 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.391 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.390 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.376 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.370 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.364 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.361 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.357 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.353 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.348 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.335 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.327 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.323 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.319 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.318 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.311 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.303 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.291 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.285 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.283 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.282 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.261 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.260 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.252 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.247 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.246 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 15.245 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.222 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.221 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.221 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 15.208 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.207 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.202 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.198 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.178 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.178 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.154 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.154 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.148 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.145 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.142 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.134 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.132 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.126 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.124 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.117 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.116 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.104 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.100 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.100 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.098 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.089 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.079 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.074 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.072 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.071 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.068 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.066 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.062 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.056 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.051 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.046 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.044 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 15.042 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.037 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.032 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.025 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.019 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 15.018 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.017 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.008 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.998 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.989 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.954 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.952 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.951 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.948 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.937 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.934 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.929 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.926 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.920 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.916 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.914 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.913 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.913 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.911 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.908 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.907 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.906 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.904 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.903 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.893 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.882 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.880 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.877 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.877 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.876 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.876 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[24] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -2.887 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.018 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -3.018 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -3.046 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -3.053 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -3.059 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -3.060 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -3.060 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -3.060 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.061 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -3.061 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.062 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -3.062 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.094 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -3.105 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -3.106 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -3.115 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -3.214 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -3.226 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.239 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -3.239 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -3.240 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.242 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -3.242 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -3.242 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -3.243 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -3.243 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -3.245 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -3.246 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -3.248 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -3.253 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -3.254 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -3.269 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -3.269 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -3.275 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -3.275 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -3.282 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -3.289 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -3.290 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -3.294 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -3.309 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -3.309 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -3.314 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -3.314 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -3.315 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -3.315 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -3.318 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -3.319 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.319 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.319 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.319 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.320 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -3.320 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.320 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -3.323 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -3.326 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -3.331 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -3.334 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -3.340 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -3.342 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -3.359 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -3.361 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -3.401 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -3.413 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -3.417 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -3.423 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.430 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -3.430 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -3.462 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -3.469 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -3.472 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -3.475 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -3.477 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -3.491 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -3.491 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -3.491 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -3.492 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -3.493 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -3.497 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -3.506 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -3.506 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -3.509 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -3.513 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -3.513 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -3.516 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -3.516 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -3.517 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -3.517 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -3.527 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -3.527 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -3.528 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -3.528 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.528 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -3.528 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -3.533 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -3.563 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.563 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -3.563 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -3.563 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -3.563 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -3.563 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -3.566 ns ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A           ; None        ; -3.601 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.610 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -3.615 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -3.623 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -3.634 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -3.640 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -3.640 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -3.642 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -3.643 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -3.643 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -3.643 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -3.658 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -3.670 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -3.700 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -3.702 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -3.703 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -3.708 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -3.716 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -3.717 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -3.749 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.765 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -3.777 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -3.812 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -3.833 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -3.846 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -3.848 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -3.855 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -3.864 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -3.878 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -3.896 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -3.901 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.904 ns ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A           ; None        ; -3.918 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.923 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -3.925 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -3.934 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -3.936 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -3.957 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -3.960 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -3.977 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -3.990 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -4.026 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -4.036 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -4.107 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -4.116 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -4.119 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -4.165 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -4.165 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -4.165 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -4.165 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -4.165 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -4.168 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -4.168 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -4.168 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -4.168 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -4.168 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -4.168 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -4.177 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -4.187 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -4.222 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -4.247 ns ; reset ; Controle:Controle|MemADD[2]                   ; clock    ;
; N/A           ; None        ; -4.339 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -4.357 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -4.453 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -4.586 ns ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A           ; None        ; -4.726 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -4.738 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -4.743 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -4.743 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -4.834 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.850 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -4.850 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -4.850 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -4.881 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -4.884 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -4.884 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -4.976 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -5.019 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -5.111 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -5.170 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -5.170 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -5.177 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -5.264 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -5.526 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -5.720 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -5.972 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -6.096 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -6.321 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -6.523 ns ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Mar 26 15:07:44 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 29 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[1]" as buffer
    Info: Detected gated clock "MuxExceptionAddress:MuxExceptionAddress|Mux0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[0]" as buffer
    Info: Detected gated clock "MuxMemAdd:MuxMemAdd|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[0]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected gated clock "MuxALUSrcA:MuxALUSrcA|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[0]" as buffer
Info: Clock "clock" has Internal fmax of 43.66 MHz between source register "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" and destination register "Controle:Controle|RegWrite" (period= 22.904 ns)
    Info: + Longest register to register delay is 7.535 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X30_Y10_N10; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
        Info: 2: + IC(0.228 ns) + CELL(0.053 ns) = 0.281 ns; Loc. = LCCOMB_X30_Y10_N4; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[0]~1'
        Info: 3: + IC(0.227 ns) + CELL(0.053 ns) = 0.561 ns; Loc. = LCCOMB_X30_Y10_N8; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[2]~4'
        Info: 4: + IC(0.237 ns) + CELL(0.225 ns) = 1.023 ns; Loc. = LCCOMB_X30_Y10_N2; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[4]~7'
        Info: 5: + IC(0.238 ns) + CELL(0.154 ns) = 1.415 ns; Loc. = LCCOMB_X30_Y10_N20; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.202 ns) + CELL(0.053 ns) = 1.670 ns; Loc. = LCCOMB_X30_Y10_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.224 ns) + CELL(0.053 ns) = 1.947 ns; Loc. = LCCOMB_X30_Y10_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.218 ns) + CELL(0.053 ns) = 2.218 ns; Loc. = LCCOMB_X30_Y10_N14; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.709 ns) + CELL(0.053 ns) = 2.980 ns; Loc. = LCCOMB_X22_Y10_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.221 ns) + CELL(0.053 ns) = 3.254 ns; Loc. = LCCOMB_X22_Y10_N20; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.222 ns) + CELL(0.053 ns) = 3.529 ns; Loc. = LCCOMB_X22_Y10_N26; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.229 ns) + CELL(0.053 ns) = 3.811 ns; Loc. = LCCOMB_X22_Y10_N14; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[21]~17DUPLICATE'
        Info: 13: + IC(0.229 ns) + CELL(0.053 ns) = 4.093 ns; Loc. = LCCOMB_X22_Y10_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.216 ns) + CELL(0.053 ns) = 4.362 ns; Loc. = LCCOMB_X22_Y10_N4; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.226 ns) + CELL(0.053 ns) = 4.641 ns; Loc. = LCCOMB_X22_Y10_N10; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 16: + IC(0.224 ns) + CELL(0.053 ns) = 4.918 ns; Loc. = LCCOMB_X22_Y10_N28; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 17: + IC(0.951 ns) + CELL(0.053 ns) = 5.922 ns; Loc. = LCCOMB_X10_Y10_N20; Fanout = 20; COMB Node = 'Ula32:Alu|carry_temp[30]~22'
        Info: 18: + IC(0.586 ns) + CELL(0.154 ns) = 6.662 ns; Loc. = LCCOMB_X7_Y10_N6; Fanout = 1; COMB Node = 'Controle:Controle|Mux5~13'
        Info: 19: + IC(0.204 ns) + CELL(0.154 ns) = 7.020 ns; Loc. = LCCOMB_X7_Y10_N10; Fanout = 1; COMB Node = 'Controle:Controle|Selector45~0'
        Info: 20: + IC(0.307 ns) + CELL(0.053 ns) = 7.380 ns; Loc. = LCCOMB_X6_Y10_N12; Fanout = 1; COMB Node = 'Controle:Controle|Selector45~1'
        Info: 21: + IC(0.000 ns) + CELL(0.155 ns) = 7.535 ns; Loc. = LCFF_X6_Y10_N13; Fanout = 41; REG Node = 'Controle:Controle|RegWrite'
        Info: Total cell delay = 1.637 ns ( 21.73 % )
        Info: Total interconnect delay = 5.898 ns ( 78.27 % )
    Info: - Smallest clock skew is -3.827 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.482 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X6_Y10_N13; Fanout = 41; REG Node = 'Controle:Controle|RegWrite'
            Info: Total cell delay = 1.472 ns ( 59.31 % )
            Info: Total interconnect delay = 1.010 ns ( 40.69 % )
        Info: - Longest clock path from clock "clock" to source register is 6.309 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(1.165 ns) + CELL(0.712 ns) = 2.731 ns; Loc. = LCFF_X11_Y9_N29; Fanout = 34; REG Node = 'Controle:Controle|ALUSrcA[1]'
            Info: 3: + IC(0.557 ns) + CELL(0.228 ns) = 3.516 ns; Loc. = LCCOMB_X14_Y9_N20; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0'
            Info: 4: + IC(1.823 ns) + CELL(0.000 ns) = 5.339 ns; Loc. = CLKCTRL_G13; Fanout = 32; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0clkctrl'
            Info: 5: + IC(0.917 ns) + CELL(0.053 ns) = 6.309 ns; Loc. = LCCOMB_X30_Y10_N10; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
            Info: Total cell delay = 1.847 ns ( 29.28 % )
            Info: Total interconnect delay = 4.462 ns ( 70.72 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:ALUOut|Saida[23]" and destination pin or register "MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]" for clock "clock" (Hold time is 3.269 ns)
    Info: + Largest clock skew is 3.890 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.347 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(1.049 ns) + CELL(0.712 ns) = 2.615 ns; Loc. = LCFF_X5_Y8_N17; Fanout = 46; REG Node = 'Controle:Controle|MemADD[1]'
            Info: 3: + IC(1.087 ns) + CELL(0.053 ns) = 3.755 ns; Loc. = LCCOMB_X18_Y8_N26; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux32~0'
            Info: 4: + IC(1.492 ns) + CELL(0.000 ns) = 5.247 ns; Loc. = CLKCTRL_G6; Fanout = 32; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux32~0clkctrl'
            Info: 5: + IC(0.875 ns) + CELL(0.225 ns) = 6.347 ns; Loc. = LCCOMB_X19_Y8_N28; Fanout = 1; REG Node = 'MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]'
            Info: Total cell delay = 1.844 ns ( 29.05 % )
            Info: Total interconnect delay = 4.503 ns ( 70.95 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.457 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.642 ns) + CELL(0.618 ns) = 2.457 ns; Loc. = LCFF_X19_Y8_N5; Fanout = 3; REG Node = 'Registrador:ALUOut|Saida[23]'
            Info: Total cell delay = 1.472 ns ( 59.91 % )
            Info: Total interconnect delay = 0.985 ns ( 40.09 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.527 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y8_N5; Fanout = 3; REG Node = 'Registrador:ALUOut|Saida[23]'
        Info: 2: + IC(0.222 ns) + CELL(0.053 ns) = 0.275 ns; Loc. = LCCOMB_X19_Y8_N30; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux23~0'
        Info: 3: + IC(0.199 ns) + CELL(0.053 ns) = 0.527 ns; Loc. = LCCOMB_X19_Y8_N28; Fanout = 1; REG Node = 'MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]'
        Info: Total cell delay = 0.106 ns ( 20.11 % )
        Info: Total interconnect delay = 0.421 ns ( 79.89 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "Controle:Controle|ALUSrcB[1]" (data pin = "reset", clock pin = "clock") is 7.262 ns
    Info: + Longest pin to register delay is 9.715 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 229; PIN Node = 'reset'
        Info: 2: + IC(4.940 ns) + CELL(0.346 ns) = 6.160 ns; Loc. = LCCOMB_X13_Y9_N4; Fanout = 11; COMB Node = 'Controle:Controle|ALUSrcA~4'
        Info: 3: + IC(0.679 ns) + CELL(0.228 ns) = 7.067 ns; Loc. = LCCOMB_X13_Y7_N20; Fanout = 4; COMB Node = 'Controle:Controle|ALUSrcB[1]~3'
        Info: 4: + IC(0.815 ns) + CELL(0.225 ns) = 8.107 ns; Loc. = LCCOMB_X14_Y10_N26; Fanout = 2; COMB Node = 'Controle:Controle|ALUSrcB~21'
        Info: 5: + IC(0.531 ns) + CELL(0.053 ns) = 8.691 ns; Loc. = LCCOMB_X13_Y10_N18; Fanout = 1; COMB Node = 'Controle:Controle|ALUSrcB~22'
        Info: 6: + IC(0.512 ns) + CELL(0.357 ns) = 9.560 ns; Loc. = LCCOMB_X14_Y10_N4; Fanout = 1; COMB Node = 'Controle:Controle|ALUSrcB~23'
        Info: 7: + IC(0.000 ns) + CELL(0.155 ns) = 9.715 ns; Loc. = LCFF_X14_Y10_N5; Fanout = 35; REG Node = 'Controle:Controle|ALUSrcB[1]'
        Info: Total cell delay = 2.238 ns ( 23.04 % )
        Info: Total interconnect delay = 7.477 ns ( 76.96 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.543 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(1.071 ns) + CELL(0.618 ns) = 2.543 ns; Loc. = LCFF_X14_Y10_N5; Fanout = 35; REG Node = 'Controle:Controle|ALUSrcB[1]'
        Info: Total cell delay = 1.472 ns ( 57.88 % )
        Info: Total interconnect delay = 1.071 ns ( 42.12 % )
Info: tco from clock "clock" to destination pin "AluResult[31]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is 16.741 ns
    Info: + Longest clock path from clock "clock" to source register is 6.159 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(1.161 ns) + CELL(0.712 ns) = 2.727 ns; Loc. = LCFF_X13_Y8_N17; Fanout = 36; REG Node = 'Controle:Controle|ALUSrcB[2]'
        Info: 3: + IC(0.811 ns) + CELL(0.053 ns) = 3.591 ns; Loc. = LCCOMB_X18_Y10_N6; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.615 ns) + CELL(0.000 ns) = 5.206 ns; Loc. = CLKCTRL_G15; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.900 ns) + CELL(0.053 ns) = 6.159 ns; Loc. = LCCOMB_X27_Y11_N30; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]'
        Info: Total cell delay = 1.672 ns ( 27.15 % )
        Info: Total interconnect delay = 4.487 ns ( 72.85 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 10.582 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X27_Y11_N30; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]'
        Info: 2: + IC(0.593 ns) + CELL(0.053 ns) = 0.646 ns; Loc. = LCCOMB_X27_Y10_N8; Fanout = 6; COMB Node = 'Ula32:Alu|Mux61~0'
        Info: 3: + IC(0.582 ns) + CELL(0.272 ns) = 1.500 ns; Loc. = LCCOMB_X30_Y10_N28; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[2]~5'
        Info: 4: + IC(0.299 ns) + CELL(0.154 ns) = 1.953 ns; Loc. = LCCOMB_X29_Y10_N28; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[4]~8'
        Info: 5: + IC(0.317 ns) + CELL(0.053 ns) = 2.323 ns; Loc. = LCCOMB_X30_Y10_N20; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.202 ns) + CELL(0.053 ns) = 2.578 ns; Loc. = LCCOMB_X30_Y10_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.224 ns) + CELL(0.053 ns) = 2.855 ns; Loc. = LCCOMB_X30_Y10_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.218 ns) + CELL(0.053 ns) = 3.126 ns; Loc. = LCCOMB_X30_Y10_N14; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.709 ns) + CELL(0.053 ns) = 3.888 ns; Loc. = LCCOMB_X22_Y10_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.221 ns) + CELL(0.053 ns) = 4.162 ns; Loc. = LCCOMB_X22_Y10_N20; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.222 ns) + CELL(0.053 ns) = 4.437 ns; Loc. = LCCOMB_X22_Y10_N26; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.229 ns) + CELL(0.053 ns) = 4.719 ns; Loc. = LCCOMB_X22_Y10_N14; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[21]~17DUPLICATE'
        Info: 13: + IC(0.229 ns) + CELL(0.053 ns) = 5.001 ns; Loc. = LCCOMB_X22_Y10_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.216 ns) + CELL(0.053 ns) = 5.270 ns; Loc. = LCCOMB_X22_Y10_N4; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.226 ns) + CELL(0.053 ns) = 5.549 ns; Loc. = LCCOMB_X22_Y10_N10; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 16: + IC(0.224 ns) + CELL(0.053 ns) = 5.826 ns; Loc. = LCCOMB_X22_Y10_N28; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 17: + IC(0.608 ns) + CELL(0.053 ns) = 6.487 ns; Loc. = LCCOMB_X23_Y12_N10; Fanout = 5; COMB Node = 'Ula32:Alu|Mux0~1'
        Info: 18: + IC(2.113 ns) + CELL(1.982 ns) = 10.582 ns; Loc. = PIN_D7; Fanout = 0; PIN Node = 'AluResult[31]'
        Info: Total cell delay = 3.150 ns ( 29.77 % )
        Info: Total interconnect delay = 7.432 ns ( 70.23 % )
Info: th for register "divisor:divisor|fim" (data pin = "reset", clock pin = "clock") is -2.887 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.473 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.658 ns) + CELL(0.618 ns) = 2.473 ns; Loc. = LCFF_X26_Y18_N21; Fanout = 9; REG Node = 'divisor:divisor|fim'
        Info: Total cell delay = 1.472 ns ( 59.52 % )
        Info: Total interconnect delay = 1.001 ns ( 40.48 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.509 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 229; PIN Node = 'reset'
        Info: 2: + IC(4.427 ns) + CELL(0.053 ns) = 5.354 ns; Loc. = LCCOMB_X26_Y18_N20; Fanout = 1; COMB Node = 'divisor:divisor|fim~0'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 5.509 ns; Loc. = LCFF_X26_Y18_N21; Fanout = 9; REG Node = 'divisor:divisor|fim'
        Info: Total cell delay = 1.082 ns ( 19.64 % )
        Info: Total interconnect delay = 4.427 ns ( 80.36 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 203 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Fri Mar 26 15:07:45 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


