// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2019.1
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _cnn_HH_
#define _cnn_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "conv_1.h"
#include "dense_1.h"
#include "conv_2.h"
#include "soft_max.h"
#include "max_pool_1.h"
#include "max_pool_2.h"
#include "flat.h"
#include "cnn_fpext_32ns_64b8t.h"
#include "cnn_mux_506_14_1_1.h"
#include "cnn_mac_muladd_9sbqm.h"
#include "cnn_mac_muladd_13b9t.h"
#include "cnn_dense_2_weighbwn.h"
#include "cnn_dense_2_bias_V.h"
#include "cnn_dense_out_weibxn.h"
#include "cnn_dense_out_biabyn.h"
#include "cnn_dense_array_V.h"
#include "cnn_conv_1_input_bzo.h"
#include "cnn_conv_1_out_V.h"
#include "cnn_max_pool_1_oub1s.h"
#include "cnn_conv_2_out_V.h"
#include "cnn_max_pool_2_oub7t.h"
#include "cnn_flat_array_0_V.h"
#include "cnn_dense_2_out_V.h"
#include "cnn_CRTL_BUS_s_axi.h"

namespace ap_rtl {

template<unsigned int C_S_AXI_CRTL_BUS_ADDR_WIDTH = 4,
         unsigned int C_S_AXI_CRTL_BUS_DATA_WIDTH = 32>
struct cnn : public sc_module {
    // Port declarations 34
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst_n;
    sc_out< sc_lv<32> > cnn_input_Addr_A;
    sc_out< sc_logic > cnn_input_EN_A;
    sc_out< sc_lv<4> > cnn_input_WEN_A;
    sc_out< sc_lv<32> > cnn_input_Din_A;
    sc_in< sc_lv<32> > cnn_input_Dout_A;
    sc_out< sc_logic > cnn_input_Clk_A;
    sc_out< sc_logic > cnn_input_Rst_A;
    sc_out< sc_lv<32> > prediction_output_Addr_A;
    sc_out< sc_logic > prediction_output_EN_A;
    sc_out< sc_lv<4> > prediction_output_WEN_A;
    sc_out< sc_lv<32> > prediction_output_Din_A;
    sc_in< sc_lv<32> > prediction_output_Dout_A;
    sc_out< sc_logic > prediction_output_Clk_A;
    sc_out< sc_logic > prediction_output_Rst_A;
    sc_in< sc_logic > s_axi_CRTL_BUS_AWVALID;
    sc_out< sc_logic > s_axi_CRTL_BUS_AWREADY;
    sc_in< sc_uint<C_S_AXI_CRTL_BUS_ADDR_WIDTH> > s_axi_CRTL_BUS_AWADDR;
    sc_in< sc_logic > s_axi_CRTL_BUS_WVALID;
    sc_out< sc_logic > s_axi_CRTL_BUS_WREADY;
    sc_in< sc_uint<C_S_AXI_CRTL_BUS_DATA_WIDTH> > s_axi_CRTL_BUS_WDATA;
    sc_in< sc_uint<C_S_AXI_CRTL_BUS_DATA_WIDTH/8> > s_axi_CRTL_BUS_WSTRB;
    sc_in< sc_logic > s_axi_CRTL_BUS_ARVALID;
    sc_out< sc_logic > s_axi_CRTL_BUS_ARREADY;
    sc_in< sc_uint<C_S_AXI_CRTL_BUS_ADDR_WIDTH> > s_axi_CRTL_BUS_ARADDR;
    sc_out< sc_logic > s_axi_CRTL_BUS_RVALID;
    sc_in< sc_logic > s_axi_CRTL_BUS_RREADY;
    sc_out< sc_uint<C_S_AXI_CRTL_BUS_DATA_WIDTH> > s_axi_CRTL_BUS_RDATA;
    sc_out< sc_lv<2> > s_axi_CRTL_BUS_RRESP;
    sc_out< sc_logic > s_axi_CRTL_BUS_BVALID;
    sc_in< sc_logic > s_axi_CRTL_BUS_BREADY;
    sc_out< sc_lv<2> > s_axi_CRTL_BUS_BRESP;
    sc_out< sc_logic > interrupt;
    sc_signal< sc_logic > ap_var_for_const0;


    // Module declarations
    cnn(sc_module_name name);
    SC_HAS_PROCESS(cnn);

    ~cnn();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    cnn_dense_2_weighbwn* dense_2_weights_V_U;
    cnn_dense_2_bias_V* dense_2_bias_V_U;
    cnn_dense_out_weibxn* dense_out_weights_V_U;
    cnn_dense_out_biabyn* dense_out_bias_V_U;
    cnn_CRTL_BUS_s_axi<C_S_AXI_CRTL_BUS_ADDR_WIDTH,C_S_AXI_CRTL_BUS_DATA_WIDTH>* cnn_CRTL_BUS_s_axi_U;
    cnn_dense_array_V* dense_array_V_U;
    cnn_conv_1_input_bzo* conv_1_input_0_V_U;
    cnn_conv_1_input_bzo* conv_1_input_1_V_U;
    cnn_conv_1_input_bzo* conv_1_input_2_V_U;
    cnn_conv_1_input_bzo* conv_1_input_3_V_U;
    cnn_conv_1_input_bzo* conv_1_input_4_V_U;
    cnn_conv_1_input_bzo* conv_1_input_5_V_U;
    cnn_conv_1_input_bzo* conv_1_input_6_V_U;
    cnn_conv_1_input_bzo* conv_1_input_7_V_U;
    cnn_conv_1_input_bzo* conv_1_input_8_V_U;
    cnn_conv_1_input_bzo* conv_1_input_9_V_U;
    cnn_conv_1_input_bzo* conv_1_input_10_V_U;
    cnn_conv_1_input_bzo* conv_1_input_11_V_U;
    cnn_conv_1_input_bzo* conv_1_input_12_V_U;
    cnn_conv_1_input_bzo* conv_1_input_13_V_U;
    cnn_conv_1_input_bzo* conv_1_input_14_V_U;
    cnn_conv_1_input_bzo* conv_1_input_15_V_U;
    cnn_conv_1_input_bzo* conv_1_input_16_V_U;
    cnn_conv_1_input_bzo* conv_1_input_17_V_U;
    cnn_conv_1_input_bzo* conv_1_input_18_V_U;
    cnn_conv_1_input_bzo* conv_1_input_19_V_U;
    cnn_conv_1_input_bzo* conv_1_input_20_V_U;
    cnn_conv_1_input_bzo* conv_1_input_21_V_U;
    cnn_conv_1_input_bzo* conv_1_input_22_V_U;
    cnn_conv_1_input_bzo* conv_1_input_23_V_U;
    cnn_conv_1_input_bzo* conv_1_input_24_V_U;
    cnn_conv_1_input_bzo* conv_1_input_25_V_U;
    cnn_conv_1_input_bzo* conv_1_input_26_V_U;
    cnn_conv_1_input_bzo* conv_1_input_27_V_U;
    cnn_conv_1_out_V* conv_1_out_V_U;
    cnn_max_pool_1_oub1s* max_pool_1_out_0_V_U;
    cnn_max_pool_1_oub1s* max_pool_1_out_1_V_U;
    cnn_max_pool_1_oub1s* max_pool_1_out_2_V_U;
    cnn_max_pool_1_oub1s* max_pool_1_out_3_V_U;
    cnn_max_pool_1_oub1s* max_pool_1_out_4_V_U;
    cnn_max_pool_1_oub1s* max_pool_1_out_5_V_U;
    cnn_conv_2_out_V* conv_2_out_V_U;
    cnn_max_pool_2_oub7t* max_pool_2_out_V_U;
    cnn_flat_array_0_V* flat_array_0_V_U;
    cnn_flat_array_0_V* flat_array_1_V_U;
    cnn_flat_array_0_V* flat_array_2_V_U;
    cnn_flat_array_0_V* flat_array_3_V_U;
    cnn_flat_array_0_V* flat_array_4_V_U;
    cnn_flat_array_0_V* flat_array_5_V_U;
    cnn_flat_array_0_V* flat_array_6_V_U;
    cnn_flat_array_0_V* flat_array_7_V_U;
    cnn_flat_array_0_V* flat_array_8_V_U;
    cnn_flat_array_0_V* flat_array_9_V_U;
    cnn_flat_array_0_V* flat_array_10_V_U;
    cnn_flat_array_0_V* flat_array_11_V_U;
    cnn_flat_array_0_V* flat_array_12_V_U;
    cnn_flat_array_0_V* flat_array_13_V_U;
    cnn_flat_array_0_V* flat_array_14_V_U;
    cnn_flat_array_0_V* flat_array_15_V_U;
    cnn_flat_array_0_V* flat_array_16_V_U;
    cnn_flat_array_0_V* flat_array_17_V_U;
    cnn_flat_array_0_V* flat_array_18_V_U;
    cnn_flat_array_0_V* flat_array_19_V_U;
    cnn_flat_array_0_V* flat_array_20_V_U;
    cnn_flat_array_0_V* flat_array_21_V_U;
    cnn_flat_array_0_V* flat_array_22_V_U;
    cnn_flat_array_0_V* flat_array_23_V_U;
    cnn_flat_array_0_V* flat_array_24_V_U;
    cnn_flat_array_0_V* flat_array_25_V_U;
    cnn_flat_array_0_V* flat_array_26_V_U;
    cnn_flat_array_0_V* flat_array_27_V_U;
    cnn_flat_array_0_V* flat_array_28_V_U;
    cnn_flat_array_0_V* flat_array_29_V_U;
    cnn_flat_array_0_V* flat_array_30_V_U;
    cnn_flat_array_0_V* flat_array_31_V_U;
    cnn_flat_array_0_V* flat_array_32_V_U;
    cnn_flat_array_0_V* flat_array_33_V_U;
    cnn_flat_array_0_V* flat_array_34_V_U;
    cnn_flat_array_0_V* flat_array_35_V_U;
    cnn_flat_array_0_V* flat_array_36_V_U;
    cnn_flat_array_0_V* flat_array_37_V_U;
    cnn_flat_array_0_V* flat_array_38_V_U;
    cnn_flat_array_0_V* flat_array_39_V_U;
    cnn_flat_array_0_V* flat_array_40_V_U;
    cnn_flat_array_0_V* flat_array_41_V_U;
    cnn_flat_array_0_V* flat_array_42_V_U;
    cnn_flat_array_0_V* flat_array_43_V_U;
    cnn_flat_array_0_V* flat_array_44_V_U;
    cnn_flat_array_0_V* flat_array_45_V_U;
    cnn_flat_array_0_V* flat_array_46_V_U;
    cnn_flat_array_0_V* flat_array_47_V_U;
    cnn_flat_array_0_V* flat_array_48_V_U;
    cnn_flat_array_0_V* flat_array_49_V_U;
    cnn_dense_2_out_V* dense_2_out_V_U;
    cnn_dense_array_V* prediction_V_U;
    conv_1* grp_conv_1_fu_1380;
    dense_1* grp_dense_1_fu_1413;
    conv_2* grp_conv_2_fu_1471;
    soft_max* grp_soft_max_fu_1592;
    max_pool_1* grp_max_pool_1_fu_1604;
    max_pool_2* grp_max_pool_2_fu_1615;
    flat* grp_flat_fu_1621;
    cnn_fpext_32ns_64b8t<1,2,32,64>* cnn_fpext_32ns_64b8t_U477;
    cnn_mux_506_14_1_1<1,1,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,14,6,14>* cnn_mux_506_14_1_1_U478;
    cnn_mac_muladd_9sbqm<1,1,9,14,22,22>* cnn_mac_muladd_9sbqm_U479;
    cnn_mac_muladd_13b9t<1,1,13,9,22,22>* cnn_mac_muladd_13b9t_U480;
    sc_signal< sc_logic > ap_rst_n_inv;
    sc_signal< sc_logic > ap_start;
    sc_signal< sc_logic > ap_done;
    sc_signal< sc_logic > ap_idle;
    sc_signal< sc_lv<31> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< sc_logic > ap_ready;
    sc_signal< sc_lv<11> > dense_2_weights_V_address0;
    sc_signal< sc_logic > dense_2_weights_V_ce0;
    sc_signal< sc_lv<9> > dense_2_weights_V_q0;
    sc_signal< sc_lv<5> > dense_2_bias_V_address0;
    sc_signal< sc_logic > dense_2_bias_V_ce0;
    sc_signal< sc_lv<9> > dense_2_bias_V_q0;
    sc_signal< sc_lv<9> > dense_out_weights_V_address0;
    sc_signal< sc_logic > dense_out_weights_V_ce0;
    sc_signal< sc_lv<9> > dense_out_weights_V_q0;
    sc_signal< sc_lv<4> > dense_out_bias_V_address0;
    sc_signal< sc_logic > dense_out_bias_V_ce0;
    sc_signal< sc_lv<8> > dense_out_bias_V_q0;
    sc_signal< sc_lv<5> > i_fu_1686_p2;
    sc_signal< sc_lv<5> > i_reg_2894;
    sc_signal< sc_logic > ap_CS_fsm_state2;
    sc_signal< sc_lv<10> > ix_in_fu_1692_p2;
    sc_signal< sc_lv<10> > ix_in_reg_2899;
    sc_signal< sc_lv<1> > icmp_ln23_fu_1680_p2;
    sc_signal< sc_lv<5> > conv_1_input_0_V_ad_reg_2904;
    sc_signal< sc_lv<5> > conv_1_input_1_V_ad_reg_2909;
    sc_signal< sc_lv<5> > conv_1_input_2_V_ad_reg_2914;
    sc_signal< sc_lv<5> > conv_1_input_3_V_ad_reg_2919;
    sc_signal< sc_lv<5> > conv_1_input_4_V_ad_reg_2924;
    sc_signal< sc_lv<5> > conv_1_input_5_V_ad_reg_2929;
    sc_signal< sc_lv<5> > conv_1_input_6_V_ad_reg_2934;
    sc_signal< sc_lv<5> > conv_1_input_7_V_ad_reg_2939;
    sc_signal< sc_lv<5> > conv_1_input_8_V_ad_reg_2944;
    sc_signal< sc_lv<5> > conv_1_input_9_V_ad_reg_2949;
    sc_signal< sc_lv<5> > conv_1_input_10_V_a_reg_2954;
    sc_signal< sc_lv<5> > conv_1_input_11_V_a_reg_2959;
    sc_signal< sc_lv<5> > conv_1_input_12_V_a_reg_2964;
    sc_signal< sc_lv<5> > conv_1_input_13_V_a_reg_2969;
    sc_signal< sc_lv<5> > conv_1_input_14_V_a_reg_2974;
    sc_signal< sc_lv<5> > conv_1_input_15_V_a_reg_2979;
    sc_signal< sc_lv<5> > conv_1_input_16_V_a_reg_2984;
    sc_signal< sc_lv<5> > conv_1_input_17_V_a_reg_2989;
    sc_signal< sc_lv<5> > conv_1_input_18_V_a_reg_2994;
    sc_signal< sc_lv<5> > conv_1_input_19_V_a_reg_2999;
    sc_signal< sc_lv<5> > conv_1_input_20_V_a_reg_3004;
    sc_signal< sc_lv<5> > conv_1_input_21_V_a_reg_3009;
    sc_signal< sc_lv<5> > conv_1_input_22_V_a_reg_3014;
    sc_signal< sc_lv<5> > conv_1_input_23_V_a_reg_3019;
    sc_signal< sc_lv<5> > conv_1_input_24_V_a_reg_3024;
    sc_signal< sc_lv<5> > conv_1_input_25_V_a_reg_3029;
    sc_signal< sc_lv<5> > conv_1_input_26_V_a_reg_3034;
    sc_signal< sc_lv<5> > conv_1_input_27_V_a_reg_3039;
    sc_signal< sc_lv<5> > j_1_fu_1736_p2;
    sc_signal< sc_lv<5> > j_1_reg_3047;
    sc_signal< sc_logic > ap_CS_fsm_state3;
    sc_signal< sc_lv<1> > icmp_ln25_fu_1730_p2;
    sc_signal< sc_lv<32> > cnn_input_load_reg_3057;
    sc_signal< sc_logic > ap_CS_fsm_state4;
    sc_signal< sc_lv<54> > man_V_2_fu_1799_p3;
    sc_signal< sc_lv<54> > man_V_2_reg_3063;
    sc_signal< sc_logic > ap_CS_fsm_state5;
    sc_signal< sc_lv<12> > sh_amt_fu_1837_p3;
    sc_signal< sc_lv<12> > sh_amt_reg_3068;
    sc_signal< sc_lv<14> > trunc_ln583_fu_1851_p1;
    sc_signal< sc_lv<14> > trunc_ln583_reg_3073;
    sc_signal< sc_lv<1> > icmp_ln585_fu_1855_p2;
    sc_signal< sc_lv<1> > icmp_ln585_reg_3078;
    sc_signal< sc_lv<1> > and_ln581_fu_1918_p2;
    sc_signal< sc_lv<1> > and_ln581_reg_3083;
    sc_signal< sc_lv<14> > select_ln585_fu_1936_p3;
    sc_signal< sc_lv<14> > select_ln585_reg_3088;
    sc_signal< sc_lv<1> > and_ln603_fu_1956_p2;
    sc_signal< sc_lv<1> > and_ln603_reg_3093;
    sc_signal< sc_lv<10> > add_ln28_fu_2033_p2;
    sc_signal< sc_logic > ap_CS_fsm_state7;
    sc_signal< sc_lv<14> > dense_1_out_0_V_reg_3103;
    sc_signal< sc_logic > ap_CS_fsm_state19;
    sc_signal< sc_logic > grp_dense_1_fu_1413_ap_ready;
    sc_signal< sc_logic > grp_dense_1_fu_1413_ap_done;
    sc_signal< sc_lv<14> > dense_1_out_1_V_reg_3108;
    sc_signal< sc_lv<14> > dense_1_out_2_V_reg_3113;
    sc_signal< sc_lv<14> > dense_1_out_3_V_reg_3118;
    sc_signal< sc_lv<14> > dense_1_out_4_V_reg_3123;
    sc_signal< sc_lv<14> > dense_1_out_5_V_reg_3128;
    sc_signal< sc_lv<14> > dense_1_out_6_V_reg_3133;
    sc_signal< sc_lv<14> > dense_1_out_7_V_reg_3138;
    sc_signal< sc_lv<14> > dense_1_out_8_V_reg_3143;
    sc_signal< sc_lv<14> > dense_1_out_9_V_reg_3148;
    sc_signal< sc_lv<14> > dense_1_out_10_V_reg_3153;
    sc_signal< sc_lv<14> > dense_1_out_11_V_reg_3158;
    sc_signal< sc_lv<14> > dense_1_out_12_V_reg_3163;
    sc_signal< sc_lv<14> > dense_1_out_13_V_reg_3168;
    sc_signal< sc_lv<14> > dense_1_out_14_V_reg_3173;
    sc_signal< sc_lv<14> > dense_1_out_15_V_reg_3178;
    sc_signal< sc_lv<14> > dense_1_out_16_V_reg_3183;
    sc_signal< sc_lv<14> > dense_1_out_17_V_reg_3188;
    sc_signal< sc_lv<14> > dense_1_out_18_V_reg_3193;
    sc_signal< sc_lv<14> > dense_1_out_19_V_reg_3198;
    sc_signal< sc_lv<14> > dense_1_out_20_V_reg_3203;
    sc_signal< sc_lv<14> > dense_1_out_21_V_reg_3208;
    sc_signal< sc_lv<14> > dense_1_out_22_V_reg_3213;
    sc_signal< sc_lv<14> > dense_1_out_23_V_reg_3218;
    sc_signal< sc_lv<14> > dense_1_out_24_V_reg_3223;
    sc_signal< sc_lv<14> > dense_1_out_25_V_reg_3228;
    sc_signal< sc_lv<14> > dense_1_out_26_V_reg_3233;
    sc_signal< sc_lv<14> > dense_1_out_27_V_reg_3238;
    sc_signal< sc_lv<14> > dense_1_out_28_V_reg_3243;
    sc_signal< sc_lv<14> > dense_1_out_29_V_reg_3248;
    sc_signal< sc_lv<14> > dense_1_out_30_V_reg_3253;
    sc_signal< sc_lv<14> > dense_1_out_31_V_reg_3258;
    sc_signal< sc_lv<14> > dense_1_out_32_V_reg_3263;
    sc_signal< sc_lv<14> > dense_1_out_33_V_reg_3268;
    sc_signal< sc_lv<14> > dense_1_out_34_V_reg_3273;
    sc_signal< sc_lv<14> > dense_1_out_35_V_reg_3278;
    sc_signal< sc_lv<14> > dense_1_out_36_V_reg_3283;
    sc_signal< sc_lv<14> > dense_1_out_37_V_reg_3288;
    sc_signal< sc_lv<14> > dense_1_out_38_V_reg_3293;
    sc_signal< sc_lv<14> > dense_1_out_39_V_reg_3298;
    sc_signal< sc_lv<14> > dense_1_out_40_V_reg_3303;
    sc_signal< sc_lv<14> > dense_1_out_41_V_reg_3308;
    sc_signal< sc_lv<14> > dense_1_out_42_V_reg_3313;
    sc_signal< sc_lv<14> > dense_1_out_43_V_reg_3318;
    sc_signal< sc_lv<14> > dense_1_out_44_V_reg_3323;
    sc_signal< sc_lv<14> > dense_1_out_45_V_reg_3328;
    sc_signal< sc_lv<14> > dense_1_out_46_V_reg_3333;
    sc_signal< sc_lv<14> > dense_1_out_47_V_reg_3338;
    sc_signal< sc_lv<14> > dense_1_out_48_V_reg_3343;
    sc_signal< sc_lv<14> > dense_1_out_49_V_reg_3348;
    sc_signal< sc_lv<5> > i_1_fu_2245_p2;
    sc_signal< sc_lv<5> > i_1_reg_3356;
    sc_signal< sc_logic > ap_CS_fsm_state20;
    sc_signal< sc_lv<64> > zext_ln14_fu_2251_p1;
    sc_signal< sc_lv<64> > zext_ln14_reg_3361;
    sc_signal< sc_lv<1> > icmp_ln9_fu_2239_p2;
    sc_signal< sc_lv<12> > zext_ln13_fu_2255_p1;
    sc_signal< sc_lv<12> > zext_ln13_reg_3367;
    sc_signal< sc_lv<6> > j_fu_2265_p2;
    sc_signal< sc_lv<6> > j_reg_3375;
    sc_signal< sc_logic > ap_CS_fsm_state21;
    sc_signal< sc_lv<1> > icmp_ln13_fu_2259_p2;
    sc_signal< sc_lv<14> > tmp_13_fu_2311_p52;
    sc_signal< sc_lv<14> > tmp_13_reg_3385;
    sc_signal< sc_logic > ap_CS_fsm_state22;
    sc_signal< sc_lv<4> > d_fu_2438_p2;
    sc_signal< sc_lv<4> > d_reg_3403;
    sc_signal< sc_logic > ap_CS_fsm_state24;
    sc_signal< sc_lv<64> > zext_ln48_fu_2444_p1;
    sc_signal< sc_lv<64> > zext_ln48_reg_3408;
    sc_signal< sc_lv<1> > icmp_ln41_fu_2432_p2;
    sc_signal< sc_lv<9> > zext_ln46_fu_2448_p1;
    sc_signal< sc_lv<9> > zext_ln46_reg_3414;
    sc_signal< sc_lv<5> > f_fu_2458_p2;
    sc_signal< sc_lv<5> > f_reg_3422;
    sc_signal< sc_logic > ap_CS_fsm_state25;
    sc_signal< sc_lv<1> > icmp_ln46_fu_2452_p2;
    sc_signal< sc_logic > ap_CS_fsm_state26;
    sc_signal< sc_lv<4> > i_2_fu_2551_p2;
    sc_signal< sc_lv<4> > i_2_reg_3450;
    sc_signal< sc_logic > ap_CS_fsm_state29;
    sc_signal< sc_lv<64> > zext_ln70_fu_2557_p1;
    sc_signal< sc_lv<64> > zext_ln70_reg_3455;
    sc_signal< sc_lv<1> > icmp_ln69_fu_2545_p2;
    sc_signal< sc_lv<1> > icmp_ln935_fu_2562_p2;
    sc_signal< sc_lv<1> > icmp_ln935_reg_3465;
    sc_signal< sc_logic > ap_CS_fsm_state30;
    sc_signal< sc_lv<1> > p_Result_31_fu_2568_p3;
    sc_signal< sc_lv<1> > p_Result_31_reg_3470;
    sc_signal< sc_lv<14> > tmp_V_8_fu_2582_p3;
    sc_signal< sc_lv<14> > tmp_V_8_reg_3475;
    sc_signal< sc_lv<32> > sub_ln944_fu_2616_p2;
    sc_signal< sc_lv<32> > sub_ln944_reg_3480;
    sc_signal< sc_lv<32> > or_ln_fu_2726_p3;
    sc_signal< sc_lv<32> > or_ln_reg_3486;
    sc_signal< sc_lv<1> > icmp_ln958_fu_2734_p2;
    sc_signal< sc_lv<1> > icmp_ln958_reg_3491;
    sc_signal< sc_lv<8> > trunc_ln943_fu_2740_p1;
    sc_signal< sc_lv<8> > trunc_ln943_reg_3496;
    sc_signal< sc_lv<4> > dense_array_V_address0;
    sc_signal< sc_logic > dense_array_V_ce0;
    sc_signal< sc_logic > dense_array_V_we0;
    sc_signal< sc_lv<14> > dense_array_V_d0;
    sc_signal< sc_lv<14> > dense_array_V_q0;
    sc_signal< sc_lv<5> > conv_1_input_0_V_address0;
    sc_signal< sc_logic > conv_1_input_0_V_ce0;
    sc_signal< sc_logic > conv_1_input_0_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_0_V_q0;
    sc_signal< sc_logic > conv_1_input_0_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_0_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_1_V_address0;
    sc_signal< sc_logic > conv_1_input_1_V_ce0;
    sc_signal< sc_logic > conv_1_input_1_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_1_V_q0;
    sc_signal< sc_logic > conv_1_input_1_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_1_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_2_V_address0;
    sc_signal< sc_logic > conv_1_input_2_V_ce0;
    sc_signal< sc_logic > conv_1_input_2_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_2_V_q0;
    sc_signal< sc_logic > conv_1_input_2_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_2_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_3_V_address0;
    sc_signal< sc_logic > conv_1_input_3_V_ce0;
    sc_signal< sc_logic > conv_1_input_3_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_3_V_q0;
    sc_signal< sc_logic > conv_1_input_3_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_3_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_4_V_address0;
    sc_signal< sc_logic > conv_1_input_4_V_ce0;
    sc_signal< sc_logic > conv_1_input_4_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_4_V_q0;
    sc_signal< sc_logic > conv_1_input_4_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_4_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_5_V_address0;
    sc_signal< sc_logic > conv_1_input_5_V_ce0;
    sc_signal< sc_logic > conv_1_input_5_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_5_V_q0;
    sc_signal< sc_logic > conv_1_input_5_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_5_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_6_V_address0;
    sc_signal< sc_logic > conv_1_input_6_V_ce0;
    sc_signal< sc_logic > conv_1_input_6_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_6_V_q0;
    sc_signal< sc_logic > conv_1_input_6_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_6_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_7_V_address0;
    sc_signal< sc_logic > conv_1_input_7_V_ce0;
    sc_signal< sc_logic > conv_1_input_7_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_7_V_q0;
    sc_signal< sc_logic > conv_1_input_7_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_7_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_8_V_address0;
    sc_signal< sc_logic > conv_1_input_8_V_ce0;
    sc_signal< sc_logic > conv_1_input_8_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_8_V_q0;
    sc_signal< sc_logic > conv_1_input_8_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_8_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_9_V_address0;
    sc_signal< sc_logic > conv_1_input_9_V_ce0;
    sc_signal< sc_logic > conv_1_input_9_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_9_V_q0;
    sc_signal< sc_logic > conv_1_input_9_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_9_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_10_V_address0;
    sc_signal< sc_logic > conv_1_input_10_V_ce0;
    sc_signal< sc_logic > conv_1_input_10_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_10_V_q0;
    sc_signal< sc_logic > conv_1_input_10_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_10_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_11_V_address0;
    sc_signal< sc_logic > conv_1_input_11_V_ce0;
    sc_signal< sc_logic > conv_1_input_11_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_11_V_q0;
    sc_signal< sc_logic > conv_1_input_11_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_11_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_12_V_address0;
    sc_signal< sc_logic > conv_1_input_12_V_ce0;
    sc_signal< sc_logic > conv_1_input_12_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_12_V_q0;
    sc_signal< sc_logic > conv_1_input_12_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_12_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_13_V_address0;
    sc_signal< sc_logic > conv_1_input_13_V_ce0;
    sc_signal< sc_logic > conv_1_input_13_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_13_V_q0;
    sc_signal< sc_logic > conv_1_input_13_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_13_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_14_V_address0;
    sc_signal< sc_logic > conv_1_input_14_V_ce0;
    sc_signal< sc_logic > conv_1_input_14_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_14_V_q0;
    sc_signal< sc_logic > conv_1_input_14_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_14_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_15_V_address0;
    sc_signal< sc_logic > conv_1_input_15_V_ce0;
    sc_signal< sc_logic > conv_1_input_15_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_15_V_q0;
    sc_signal< sc_logic > conv_1_input_15_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_15_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_16_V_address0;
    sc_signal< sc_logic > conv_1_input_16_V_ce0;
    sc_signal< sc_logic > conv_1_input_16_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_16_V_q0;
    sc_signal< sc_logic > conv_1_input_16_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_16_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_17_V_address0;
    sc_signal< sc_logic > conv_1_input_17_V_ce0;
    sc_signal< sc_logic > conv_1_input_17_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_17_V_q0;
    sc_signal< sc_logic > conv_1_input_17_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_17_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_18_V_address0;
    sc_signal< sc_logic > conv_1_input_18_V_ce0;
    sc_signal< sc_logic > conv_1_input_18_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_18_V_q0;
    sc_signal< sc_logic > conv_1_input_18_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_18_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_19_V_address0;
    sc_signal< sc_logic > conv_1_input_19_V_ce0;
    sc_signal< sc_logic > conv_1_input_19_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_19_V_q0;
    sc_signal< sc_logic > conv_1_input_19_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_19_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_20_V_address0;
    sc_signal< sc_logic > conv_1_input_20_V_ce0;
    sc_signal< sc_logic > conv_1_input_20_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_20_V_q0;
    sc_signal< sc_logic > conv_1_input_20_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_20_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_21_V_address0;
    sc_signal< sc_logic > conv_1_input_21_V_ce0;
    sc_signal< sc_logic > conv_1_input_21_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_21_V_q0;
    sc_signal< sc_logic > conv_1_input_21_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_21_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_22_V_address0;
    sc_signal< sc_logic > conv_1_input_22_V_ce0;
    sc_signal< sc_logic > conv_1_input_22_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_22_V_q0;
    sc_signal< sc_logic > conv_1_input_22_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_22_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_23_V_address0;
    sc_signal< sc_logic > conv_1_input_23_V_ce0;
    sc_signal< sc_logic > conv_1_input_23_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_23_V_q0;
    sc_signal< sc_logic > conv_1_input_23_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_23_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_24_V_address0;
    sc_signal< sc_logic > conv_1_input_24_V_ce0;
    sc_signal< sc_logic > conv_1_input_24_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_24_V_q0;
    sc_signal< sc_logic > conv_1_input_24_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_24_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_25_V_address0;
    sc_signal< sc_logic > conv_1_input_25_V_ce0;
    sc_signal< sc_logic > conv_1_input_25_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_25_V_q0;
    sc_signal< sc_logic > conv_1_input_25_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_25_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_26_V_address0;
    sc_signal< sc_logic > conv_1_input_26_V_ce0;
    sc_signal< sc_logic > conv_1_input_26_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_26_V_q0;
    sc_signal< sc_logic > conv_1_input_26_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_26_V_q1;
    sc_signal< sc_lv<5> > conv_1_input_27_V_address0;
    sc_signal< sc_logic > conv_1_input_27_V_ce0;
    sc_signal< sc_logic > conv_1_input_27_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_27_V_q0;
    sc_signal< sc_logic > conv_1_input_27_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_27_V_q1;
    sc_signal< sc_lv<12> > conv_1_out_V_address0;
    sc_signal< sc_logic > conv_1_out_V_ce0;
    sc_signal< sc_logic > conv_1_out_V_we0;
    sc_signal< sc_lv<14> > conv_1_out_V_d0;
    sc_signal< sc_lv<14> > conv_1_out_V_q0;
    sc_signal< sc_logic > conv_1_out_V_ce1;
    sc_signal< sc_lv<14> > conv_1_out_V_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_0_V_address0;
    sc_signal< sc_logic > max_pool_1_out_0_V_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_V_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_V_d0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_V_q0;
    sc_signal< sc_logic > max_pool_1_out_0_V_ce1;
    sc_signal< sc_lv<14> > max_pool_1_out_0_V_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_1_V_address0;
    sc_signal< sc_logic > max_pool_1_out_1_V_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_V_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_V_q0;
    sc_signal< sc_logic > max_pool_1_out_1_V_ce1;
    sc_signal< sc_lv<14> > max_pool_1_out_1_V_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_2_V_address0;
    sc_signal< sc_logic > max_pool_1_out_2_V_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_V_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_V_q0;
    sc_signal< sc_logic > max_pool_1_out_2_V_ce1;
    sc_signal< sc_lv<14> > max_pool_1_out_2_V_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_3_V_address0;
    sc_signal< sc_logic > max_pool_1_out_3_V_ce0;
    sc_signal< sc_logic > max_pool_1_out_3_V_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_3_V_q0;
    sc_signal< sc_logic > max_pool_1_out_3_V_ce1;
    sc_signal< sc_lv<14> > max_pool_1_out_3_V_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_4_V_address0;
    sc_signal< sc_logic > max_pool_1_out_4_V_ce0;
    sc_signal< sc_logic > max_pool_1_out_4_V_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_4_V_q0;
    sc_signal< sc_logic > max_pool_1_out_4_V_ce1;
    sc_signal< sc_lv<14> > max_pool_1_out_4_V_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_5_V_address0;
    sc_signal< sc_logic > max_pool_1_out_5_V_ce0;
    sc_signal< sc_logic > max_pool_1_out_5_V_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_5_V_q0;
    sc_signal< sc_logic > max_pool_1_out_5_V_ce1;
    sc_signal< sc_lv<14> > max_pool_1_out_5_V_q1;
    sc_signal< sc_lv<11> > conv_2_out_V_address0;
    sc_signal< sc_logic > conv_2_out_V_ce0;
    sc_signal< sc_logic > conv_2_out_V_we0;
    sc_signal< sc_lv<14> > conv_2_out_V_d0;
    sc_signal< sc_lv<14> > conv_2_out_V_q0;
    sc_signal< sc_lv<9> > max_pool_2_out_V_address0;
    sc_signal< sc_logic > max_pool_2_out_V_ce0;
    sc_signal< sc_logic > max_pool_2_out_V_we0;
    sc_signal< sc_lv<14> > max_pool_2_out_V_d0;
    sc_signal< sc_lv<14> > max_pool_2_out_V_q0;
    sc_signal< sc_lv<3> > flat_array_0_V_address0;
    sc_signal< sc_logic > flat_array_0_V_ce0;
    sc_signal< sc_logic > flat_array_0_V_we0;
    sc_signal< sc_lv<14> > flat_array_0_V_d0;
    sc_signal< sc_lv<14> > flat_array_0_V_q0;
    sc_signal< sc_logic > flat_array_0_V_ce1;
    sc_signal< sc_lv<14> > flat_array_0_V_q1;
    sc_signal< sc_lv<3> > flat_array_1_V_address0;
    sc_signal< sc_logic > flat_array_1_V_ce0;
    sc_signal< sc_logic > flat_array_1_V_we0;
    sc_signal< sc_lv<14> > flat_array_1_V_q0;
    sc_signal< sc_logic > flat_array_1_V_ce1;
    sc_signal< sc_lv<14> > flat_array_1_V_q1;
    sc_signal< sc_lv<3> > flat_array_2_V_address0;
    sc_signal< sc_logic > flat_array_2_V_ce0;
    sc_signal< sc_logic > flat_array_2_V_we0;
    sc_signal< sc_lv<14> > flat_array_2_V_q0;
    sc_signal< sc_logic > flat_array_2_V_ce1;
    sc_signal< sc_lv<14> > flat_array_2_V_q1;
    sc_signal< sc_lv<3> > flat_array_3_V_address0;
    sc_signal< sc_logic > flat_array_3_V_ce0;
    sc_signal< sc_logic > flat_array_3_V_we0;
    sc_signal< sc_lv<14> > flat_array_3_V_q0;
    sc_signal< sc_logic > flat_array_3_V_ce1;
    sc_signal< sc_lv<14> > flat_array_3_V_q1;
    sc_signal< sc_lv<3> > flat_array_4_V_address0;
    sc_signal< sc_logic > flat_array_4_V_ce0;
    sc_signal< sc_logic > flat_array_4_V_we0;
    sc_signal< sc_lv<14> > flat_array_4_V_q0;
    sc_signal< sc_logic > flat_array_4_V_ce1;
    sc_signal< sc_lv<14> > flat_array_4_V_q1;
    sc_signal< sc_lv<3> > flat_array_5_V_address0;
    sc_signal< sc_logic > flat_array_5_V_ce0;
    sc_signal< sc_logic > flat_array_5_V_we0;
    sc_signal< sc_lv<14> > flat_array_5_V_q0;
    sc_signal< sc_logic > flat_array_5_V_ce1;
    sc_signal< sc_lv<14> > flat_array_5_V_q1;
    sc_signal< sc_lv<3> > flat_array_6_V_address0;
    sc_signal< sc_logic > flat_array_6_V_ce0;
    sc_signal< sc_logic > flat_array_6_V_we0;
    sc_signal< sc_lv<14> > flat_array_6_V_q0;
    sc_signal< sc_logic > flat_array_6_V_ce1;
    sc_signal< sc_lv<14> > flat_array_6_V_q1;
    sc_signal< sc_lv<3> > flat_array_7_V_address0;
    sc_signal< sc_logic > flat_array_7_V_ce0;
    sc_signal< sc_logic > flat_array_7_V_we0;
    sc_signal< sc_lv<14> > flat_array_7_V_q0;
    sc_signal< sc_logic > flat_array_7_V_ce1;
    sc_signal< sc_lv<14> > flat_array_7_V_q1;
    sc_signal< sc_lv<3> > flat_array_8_V_address0;
    sc_signal< sc_logic > flat_array_8_V_ce0;
    sc_signal< sc_logic > flat_array_8_V_we0;
    sc_signal< sc_lv<14> > flat_array_8_V_q0;
    sc_signal< sc_logic > flat_array_8_V_ce1;
    sc_signal< sc_lv<14> > flat_array_8_V_q1;
    sc_signal< sc_lv<3> > flat_array_9_V_address0;
    sc_signal< sc_logic > flat_array_9_V_ce0;
    sc_signal< sc_logic > flat_array_9_V_we0;
    sc_signal< sc_lv<14> > flat_array_9_V_q0;
    sc_signal< sc_logic > flat_array_9_V_ce1;
    sc_signal< sc_lv<14> > flat_array_9_V_q1;
    sc_signal< sc_lv<3> > flat_array_10_V_address0;
    sc_signal< sc_logic > flat_array_10_V_ce0;
    sc_signal< sc_logic > flat_array_10_V_we0;
    sc_signal< sc_lv<14> > flat_array_10_V_q0;
    sc_signal< sc_logic > flat_array_10_V_ce1;
    sc_signal< sc_lv<14> > flat_array_10_V_q1;
    sc_signal< sc_lv<3> > flat_array_11_V_address0;
    sc_signal< sc_logic > flat_array_11_V_ce0;
    sc_signal< sc_logic > flat_array_11_V_we0;
    sc_signal< sc_lv<14> > flat_array_11_V_q0;
    sc_signal< sc_logic > flat_array_11_V_ce1;
    sc_signal< sc_lv<14> > flat_array_11_V_q1;
    sc_signal< sc_lv<3> > flat_array_12_V_address0;
    sc_signal< sc_logic > flat_array_12_V_ce0;
    sc_signal< sc_logic > flat_array_12_V_we0;
    sc_signal< sc_lv<14> > flat_array_12_V_q0;
    sc_signal< sc_logic > flat_array_12_V_ce1;
    sc_signal< sc_lv<14> > flat_array_12_V_q1;
    sc_signal< sc_lv<3> > flat_array_13_V_address0;
    sc_signal< sc_logic > flat_array_13_V_ce0;
    sc_signal< sc_logic > flat_array_13_V_we0;
    sc_signal< sc_lv<14> > flat_array_13_V_q0;
    sc_signal< sc_logic > flat_array_13_V_ce1;
    sc_signal< sc_lv<14> > flat_array_13_V_q1;
    sc_signal< sc_lv<3> > flat_array_14_V_address0;
    sc_signal< sc_logic > flat_array_14_V_ce0;
    sc_signal< sc_logic > flat_array_14_V_we0;
    sc_signal< sc_lv<14> > flat_array_14_V_q0;
    sc_signal< sc_logic > flat_array_14_V_ce1;
    sc_signal< sc_lv<14> > flat_array_14_V_q1;
    sc_signal< sc_lv<3> > flat_array_15_V_address0;
    sc_signal< sc_logic > flat_array_15_V_ce0;
    sc_signal< sc_logic > flat_array_15_V_we0;
    sc_signal< sc_lv<14> > flat_array_15_V_q0;
    sc_signal< sc_logic > flat_array_15_V_ce1;
    sc_signal< sc_lv<14> > flat_array_15_V_q1;
    sc_signal< sc_lv<3> > flat_array_16_V_address0;
    sc_signal< sc_logic > flat_array_16_V_ce0;
    sc_signal< sc_logic > flat_array_16_V_we0;
    sc_signal< sc_lv<14> > flat_array_16_V_q0;
    sc_signal< sc_logic > flat_array_16_V_ce1;
    sc_signal< sc_lv<14> > flat_array_16_V_q1;
    sc_signal< sc_lv<3> > flat_array_17_V_address0;
    sc_signal< sc_logic > flat_array_17_V_ce0;
    sc_signal< sc_logic > flat_array_17_V_we0;
    sc_signal< sc_lv<14> > flat_array_17_V_q0;
    sc_signal< sc_logic > flat_array_17_V_ce1;
    sc_signal< sc_lv<14> > flat_array_17_V_q1;
    sc_signal< sc_lv<3> > flat_array_18_V_address0;
    sc_signal< sc_logic > flat_array_18_V_ce0;
    sc_signal< sc_logic > flat_array_18_V_we0;
    sc_signal< sc_lv<14> > flat_array_18_V_q0;
    sc_signal< sc_logic > flat_array_18_V_ce1;
    sc_signal< sc_lv<14> > flat_array_18_V_q1;
    sc_signal< sc_lv<3> > flat_array_19_V_address0;
    sc_signal< sc_logic > flat_array_19_V_ce0;
    sc_signal< sc_logic > flat_array_19_V_we0;
    sc_signal< sc_lv<14> > flat_array_19_V_q0;
    sc_signal< sc_logic > flat_array_19_V_ce1;
    sc_signal< sc_lv<14> > flat_array_19_V_q1;
    sc_signal< sc_lv<3> > flat_array_20_V_address0;
    sc_signal< sc_logic > flat_array_20_V_ce0;
    sc_signal< sc_logic > flat_array_20_V_we0;
    sc_signal< sc_lv<14> > flat_array_20_V_q0;
    sc_signal< sc_logic > flat_array_20_V_ce1;
    sc_signal< sc_lv<14> > flat_array_20_V_q1;
    sc_signal< sc_lv<3> > flat_array_21_V_address0;
    sc_signal< sc_logic > flat_array_21_V_ce0;
    sc_signal< sc_logic > flat_array_21_V_we0;
    sc_signal< sc_lv<14> > flat_array_21_V_q0;
    sc_signal< sc_logic > flat_array_21_V_ce1;
    sc_signal< sc_lv<14> > flat_array_21_V_q1;
    sc_signal< sc_lv<3> > flat_array_22_V_address0;
    sc_signal< sc_logic > flat_array_22_V_ce0;
    sc_signal< sc_logic > flat_array_22_V_we0;
    sc_signal< sc_lv<14> > flat_array_22_V_q0;
    sc_signal< sc_logic > flat_array_22_V_ce1;
    sc_signal< sc_lv<14> > flat_array_22_V_q1;
    sc_signal< sc_lv<3> > flat_array_23_V_address0;
    sc_signal< sc_logic > flat_array_23_V_ce0;
    sc_signal< sc_logic > flat_array_23_V_we0;
    sc_signal< sc_lv<14> > flat_array_23_V_q0;
    sc_signal< sc_logic > flat_array_23_V_ce1;
    sc_signal< sc_lv<14> > flat_array_23_V_q1;
    sc_signal< sc_lv<3> > flat_array_24_V_address0;
    sc_signal< sc_logic > flat_array_24_V_ce0;
    sc_signal< sc_logic > flat_array_24_V_we0;
    sc_signal< sc_lv<14> > flat_array_24_V_q0;
    sc_signal< sc_logic > flat_array_24_V_ce1;
    sc_signal< sc_lv<14> > flat_array_24_V_q1;
    sc_signal< sc_lv<3> > flat_array_25_V_address0;
    sc_signal< sc_logic > flat_array_25_V_ce0;
    sc_signal< sc_logic > flat_array_25_V_we0;
    sc_signal< sc_lv<14> > flat_array_25_V_q0;
    sc_signal< sc_logic > flat_array_25_V_ce1;
    sc_signal< sc_lv<14> > flat_array_25_V_q1;
    sc_signal< sc_lv<3> > flat_array_26_V_address0;
    sc_signal< sc_logic > flat_array_26_V_ce0;
    sc_signal< sc_logic > flat_array_26_V_we0;
    sc_signal< sc_lv<14> > flat_array_26_V_q0;
    sc_signal< sc_logic > flat_array_26_V_ce1;
    sc_signal< sc_lv<14> > flat_array_26_V_q1;
    sc_signal< sc_lv<3> > flat_array_27_V_address0;
    sc_signal< sc_logic > flat_array_27_V_ce0;
    sc_signal< sc_logic > flat_array_27_V_we0;
    sc_signal< sc_lv<14> > flat_array_27_V_q0;
    sc_signal< sc_logic > flat_array_27_V_ce1;
    sc_signal< sc_lv<14> > flat_array_27_V_q1;
    sc_signal< sc_lv<3> > flat_array_28_V_address0;
    sc_signal< sc_logic > flat_array_28_V_ce0;
    sc_signal< sc_logic > flat_array_28_V_we0;
    sc_signal< sc_lv<14> > flat_array_28_V_q0;
    sc_signal< sc_logic > flat_array_28_V_ce1;
    sc_signal< sc_lv<14> > flat_array_28_V_q1;
    sc_signal< sc_lv<3> > flat_array_29_V_address0;
    sc_signal< sc_logic > flat_array_29_V_ce0;
    sc_signal< sc_logic > flat_array_29_V_we0;
    sc_signal< sc_lv<14> > flat_array_29_V_q0;
    sc_signal< sc_logic > flat_array_29_V_ce1;
    sc_signal< sc_lv<14> > flat_array_29_V_q1;
    sc_signal< sc_lv<3> > flat_array_30_V_address0;
    sc_signal< sc_logic > flat_array_30_V_ce0;
    sc_signal< sc_logic > flat_array_30_V_we0;
    sc_signal< sc_lv<14> > flat_array_30_V_q0;
    sc_signal< sc_logic > flat_array_30_V_ce1;
    sc_signal< sc_lv<14> > flat_array_30_V_q1;
    sc_signal< sc_lv<3> > flat_array_31_V_address0;
    sc_signal< sc_logic > flat_array_31_V_ce0;
    sc_signal< sc_logic > flat_array_31_V_we0;
    sc_signal< sc_lv<14> > flat_array_31_V_q0;
    sc_signal< sc_logic > flat_array_31_V_ce1;
    sc_signal< sc_lv<14> > flat_array_31_V_q1;
    sc_signal< sc_lv<3> > flat_array_32_V_address0;
    sc_signal< sc_logic > flat_array_32_V_ce0;
    sc_signal< sc_logic > flat_array_32_V_we0;
    sc_signal< sc_lv<14> > flat_array_32_V_q0;
    sc_signal< sc_logic > flat_array_32_V_ce1;
    sc_signal< sc_lv<14> > flat_array_32_V_q1;
    sc_signal< sc_lv<3> > flat_array_33_V_address0;
    sc_signal< sc_logic > flat_array_33_V_ce0;
    sc_signal< sc_logic > flat_array_33_V_we0;
    sc_signal< sc_lv<14> > flat_array_33_V_q0;
    sc_signal< sc_logic > flat_array_33_V_ce1;
    sc_signal< sc_lv<14> > flat_array_33_V_q1;
    sc_signal< sc_lv<3> > flat_array_34_V_address0;
    sc_signal< sc_logic > flat_array_34_V_ce0;
    sc_signal< sc_logic > flat_array_34_V_we0;
    sc_signal< sc_lv<14> > flat_array_34_V_q0;
    sc_signal< sc_logic > flat_array_34_V_ce1;
    sc_signal< sc_lv<14> > flat_array_34_V_q1;
    sc_signal< sc_lv<3> > flat_array_35_V_address0;
    sc_signal< sc_logic > flat_array_35_V_ce0;
    sc_signal< sc_logic > flat_array_35_V_we0;
    sc_signal< sc_lv<14> > flat_array_35_V_q0;
    sc_signal< sc_logic > flat_array_35_V_ce1;
    sc_signal< sc_lv<14> > flat_array_35_V_q1;
    sc_signal< sc_lv<3> > flat_array_36_V_address0;
    sc_signal< sc_logic > flat_array_36_V_ce0;
    sc_signal< sc_logic > flat_array_36_V_we0;
    sc_signal< sc_lv<14> > flat_array_36_V_q0;
    sc_signal< sc_logic > flat_array_36_V_ce1;
    sc_signal< sc_lv<14> > flat_array_36_V_q1;
    sc_signal< sc_lv<3> > flat_array_37_V_address0;
    sc_signal< sc_logic > flat_array_37_V_ce0;
    sc_signal< sc_logic > flat_array_37_V_we0;
    sc_signal< sc_lv<14> > flat_array_37_V_q0;
    sc_signal< sc_logic > flat_array_37_V_ce1;
    sc_signal< sc_lv<14> > flat_array_37_V_q1;
    sc_signal< sc_lv<3> > flat_array_38_V_address0;
    sc_signal< sc_logic > flat_array_38_V_ce0;
    sc_signal< sc_logic > flat_array_38_V_we0;
    sc_signal< sc_lv<14> > flat_array_38_V_q0;
    sc_signal< sc_logic > flat_array_38_V_ce1;
    sc_signal< sc_lv<14> > flat_array_38_V_q1;
    sc_signal< sc_lv<3> > flat_array_39_V_address0;
    sc_signal< sc_logic > flat_array_39_V_ce0;
    sc_signal< sc_logic > flat_array_39_V_we0;
    sc_signal< sc_lv<14> > flat_array_39_V_q0;
    sc_signal< sc_logic > flat_array_39_V_ce1;
    sc_signal< sc_lv<14> > flat_array_39_V_q1;
    sc_signal< sc_lv<3> > flat_array_40_V_address0;
    sc_signal< sc_logic > flat_array_40_V_ce0;
    sc_signal< sc_logic > flat_array_40_V_we0;
    sc_signal< sc_lv<14> > flat_array_40_V_q0;
    sc_signal< sc_logic > flat_array_40_V_ce1;
    sc_signal< sc_lv<14> > flat_array_40_V_q1;
    sc_signal< sc_lv<3> > flat_array_41_V_address0;
    sc_signal< sc_logic > flat_array_41_V_ce0;
    sc_signal< sc_logic > flat_array_41_V_we0;
    sc_signal< sc_lv<14> > flat_array_41_V_q0;
    sc_signal< sc_logic > flat_array_41_V_ce1;
    sc_signal< sc_lv<14> > flat_array_41_V_q1;
    sc_signal< sc_lv<3> > flat_array_42_V_address0;
    sc_signal< sc_logic > flat_array_42_V_ce0;
    sc_signal< sc_logic > flat_array_42_V_we0;
    sc_signal< sc_lv<14> > flat_array_42_V_q0;
    sc_signal< sc_logic > flat_array_42_V_ce1;
    sc_signal< sc_lv<14> > flat_array_42_V_q1;
    sc_signal< sc_lv<3> > flat_array_43_V_address0;
    sc_signal< sc_logic > flat_array_43_V_ce0;
    sc_signal< sc_logic > flat_array_43_V_we0;
    sc_signal< sc_lv<14> > flat_array_43_V_q0;
    sc_signal< sc_logic > flat_array_43_V_ce1;
    sc_signal< sc_lv<14> > flat_array_43_V_q1;
    sc_signal< sc_lv<3> > flat_array_44_V_address0;
    sc_signal< sc_logic > flat_array_44_V_ce0;
    sc_signal< sc_logic > flat_array_44_V_we0;
    sc_signal< sc_lv<14> > flat_array_44_V_q0;
    sc_signal< sc_logic > flat_array_44_V_ce1;
    sc_signal< sc_lv<14> > flat_array_44_V_q1;
    sc_signal< sc_lv<3> > flat_array_45_V_address0;
    sc_signal< sc_logic > flat_array_45_V_ce0;
    sc_signal< sc_logic > flat_array_45_V_we0;
    sc_signal< sc_lv<14> > flat_array_45_V_q0;
    sc_signal< sc_logic > flat_array_45_V_ce1;
    sc_signal< sc_lv<14> > flat_array_45_V_q1;
    sc_signal< sc_lv<3> > flat_array_46_V_address0;
    sc_signal< sc_logic > flat_array_46_V_ce0;
    sc_signal< sc_logic > flat_array_46_V_we0;
    sc_signal< sc_lv<14> > flat_array_46_V_q0;
    sc_signal< sc_logic > flat_array_46_V_ce1;
    sc_signal< sc_lv<14> > flat_array_46_V_q1;
    sc_signal< sc_lv<3> > flat_array_47_V_address0;
    sc_signal< sc_logic > flat_array_47_V_ce0;
    sc_signal< sc_logic > flat_array_47_V_we0;
    sc_signal< sc_lv<14> > flat_array_47_V_q0;
    sc_signal< sc_logic > flat_array_47_V_ce1;
    sc_signal< sc_lv<14> > flat_array_47_V_q1;
    sc_signal< sc_lv<3> > flat_array_48_V_address0;
    sc_signal< sc_logic > flat_array_48_V_ce0;
    sc_signal< sc_logic > flat_array_48_V_we0;
    sc_signal< sc_lv<14> > flat_array_48_V_q0;
    sc_signal< sc_logic > flat_array_48_V_ce1;
    sc_signal< sc_lv<14> > flat_array_48_V_q1;
    sc_signal< sc_lv<3> > flat_array_49_V_address0;
    sc_signal< sc_logic > flat_array_49_V_ce0;
    sc_signal< sc_logic > flat_array_49_V_we0;
    sc_signal< sc_lv<14> > flat_array_49_V_q0;
    sc_signal< sc_logic > flat_array_49_V_ce1;
    sc_signal< sc_lv<14> > flat_array_49_V_q1;
    sc_signal< sc_lv<5> > dense_2_out_V_address0;
    sc_signal< sc_logic > dense_2_out_V_ce0;
    sc_signal< sc_logic > dense_2_out_V_we0;
    sc_signal< sc_lv<13> > dense_2_out_V_d0;
    sc_signal< sc_lv<13> > dense_2_out_V_q0;
    sc_signal< sc_lv<4> > prediction_V_address0;
    sc_signal< sc_logic > prediction_V_ce0;
    sc_signal< sc_logic > prediction_V_we0;
    sc_signal< sc_lv<14> > prediction_V_d0;
    sc_signal< sc_lv<14> > prediction_V_q0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_ap_start;
    sc_signal< sc_logic > grp_conv_1_fu_1380_ap_done;
    sc_signal< sc_logic > grp_conv_1_fu_1380_ap_idle;
    sc_signal< sc_logic > grp_conv_1_fu_1380_ap_ready;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_0_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_0_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_0_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_1_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_1_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_1_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_2_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_2_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_2_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_3_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_3_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_3_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_4_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_4_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_4_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_5_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_5_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_5_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_6_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_6_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_6_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_6_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_7_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_7_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_7_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_7_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_8_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_8_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_8_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_8_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_9_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_9_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_9_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_9_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_10_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_10_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_10_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_10_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_11_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_11_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_11_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_11_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_12_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_12_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_12_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_12_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_13_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_13_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_13_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_13_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_14_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_14_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_14_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_14_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_15_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_15_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_15_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_15_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_16_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_16_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_16_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_16_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_17_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_17_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_17_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_17_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_18_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_18_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_18_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_18_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_19_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_19_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_19_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_19_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_20_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_20_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_20_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_20_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_21_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_21_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_21_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_21_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_22_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_22_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_22_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_22_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_23_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_23_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_23_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_23_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_24_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_24_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_24_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_24_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_25_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_25_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_25_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_25_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_26_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_26_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_26_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_26_V_ce1;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_27_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_27_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_1_fu_1380_input_27_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1380_input_27_V_ce1;
    sc_signal< sc_lv<12> > grp_conv_1_fu_1380_conv_out_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_conv_out_V_ce0;
    sc_signal< sc_logic > grp_conv_1_fu_1380_conv_out_V_we0;
    sc_signal< sc_lv<14> > grp_conv_1_fu_1380_conv_out_V_d0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_ap_start;
    sc_signal< sc_logic > grp_dense_1_fu_1413_ap_idle;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_0_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_0_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_0_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_0_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_1_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_1_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_1_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_1_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_2_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_2_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_2_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_2_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_3_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_3_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_3_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_3_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_4_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_4_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_4_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_4_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_5_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_5_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_5_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_5_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_6_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_6_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_6_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_6_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_7_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_7_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_7_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_7_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_8_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_8_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_8_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_8_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_9_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_9_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_9_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_9_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_10_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_10_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_10_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_10_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_11_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_11_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_11_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_11_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_12_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_12_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_12_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_12_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_13_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_13_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_13_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_13_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_14_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_14_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_14_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_14_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_15_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_15_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_15_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_15_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_16_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_16_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_16_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_16_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_17_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_17_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_17_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_17_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_18_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_18_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_18_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_18_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_19_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_19_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_19_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_19_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_20_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_20_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_20_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_20_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_21_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_21_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_21_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_21_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_22_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_22_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_22_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_22_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_23_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_23_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_23_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_23_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_24_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_24_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_24_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_24_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_25_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_25_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_25_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_25_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_26_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_26_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_26_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_26_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_27_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_27_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_27_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_27_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_28_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_28_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_28_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_28_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_29_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_29_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_29_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_29_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_30_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_30_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_30_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_30_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_31_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_31_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_31_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_31_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_32_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_32_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_32_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_32_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_33_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_33_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_33_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_33_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_34_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_34_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_34_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_34_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_35_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_35_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_35_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_35_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_36_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_36_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_36_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_36_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_37_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_37_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_37_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_37_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_38_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_38_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_38_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_38_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_39_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_39_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_39_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_39_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_40_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_40_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_40_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_40_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_41_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_41_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_41_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_41_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_42_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_42_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_42_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_42_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_43_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_43_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_43_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_43_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_44_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_44_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_44_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_44_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_45_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_45_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_45_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_45_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_46_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_46_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_46_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_46_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_47_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_47_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_47_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_47_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_48_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_48_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_48_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_48_V_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_49_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_49_V_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_1413_flat_array_49_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1413_flat_array_49_V_ce1;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_0;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_1;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_2;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_3;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_4;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_5;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_6;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_7;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_8;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_9;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_10;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_11;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_12;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_13;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_14;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_15;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_16;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_17;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_18;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_19;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_20;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_21;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_22;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_23;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_24;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_25;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_26;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_27;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_28;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_29;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_30;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_31;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_32;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_33;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_34;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_35;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_36;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_37;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_38;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_39;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_40;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_41;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_42;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_43;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_44;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_45;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_46;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_47;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_48;
    sc_signal< sc_lv<14> > grp_dense_1_fu_1413_ap_return_49;
    sc_signal< sc_logic > grp_conv_2_fu_1471_ap_start;
    sc_signal< sc_logic > grp_conv_2_fu_1471_ap_done;
    sc_signal< sc_logic > grp_conv_2_fu_1471_ap_idle;
    sc_signal< sc_logic > grp_conv_2_fu_1471_ap_ready;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_0_V_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_0_V_address1;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_0_V_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_1_V_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_1_V_address1;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_1_V_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_2_V_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_2_V_address1;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_2_V_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_3_V_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_3_V_address1;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_3_V_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_4_V_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_4_V_address1;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_4_V_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_5_V_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_1471_input_5_V_address1;
    sc_signal< sc_logic > grp_conv_2_fu_1471_input_5_V_ce1;
    sc_signal< sc_lv<11> > grp_conv_2_fu_1471_conv_out_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1471_conv_out_V_ce0;
    sc_signal< sc_logic > grp_conv_2_fu_1471_conv_out_V_we0;
    sc_signal< sc_lv<14> > grp_conv_2_fu_1471_conv_out_V_d0;
    sc_signal< sc_logic > grp_soft_max_fu_1592_ap_start;
    sc_signal< sc_logic > grp_soft_max_fu_1592_ap_done;
    sc_signal< sc_logic > grp_soft_max_fu_1592_ap_idle;
    sc_signal< sc_logic > grp_soft_max_fu_1592_ap_ready;
    sc_signal< sc_lv<4> > grp_soft_max_fu_1592_dense_array_V_address0;
    sc_signal< sc_logic > grp_soft_max_fu_1592_dense_array_V_ce0;
    sc_signal< sc_logic > grp_soft_max_fu_1592_dense_array_V_we0;
    sc_signal< sc_lv<14> > grp_soft_max_fu_1592_dense_array_V_d0;
    sc_signal< sc_lv<4> > grp_soft_max_fu_1592_prediction_V_address0;
    sc_signal< sc_logic > grp_soft_max_fu_1592_prediction_V_ce0;
    sc_signal< sc_logic > grp_soft_max_fu_1592_prediction_V_we0;
    sc_signal< sc_lv<14> > grp_soft_max_fu_1592_prediction_V_d0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_ap_start;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_ap_done;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_ap_idle;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_ap_ready;
    sc_signal< sc_lv<12> > grp_max_pool_1_fu_1604_conv_out_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_conv_out_V_ce0;
    sc_signal< sc_lv<12> > grp_max_pool_1_fu_1604_conv_out_V_address1;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_conv_out_V_ce1;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1604_max_pool_out_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1604_max_pool_out_0_V_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1604_max_pool_out_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1604_max_pool_out_1_V_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1604_max_pool_out_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1604_max_pool_out_2_V_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1604_max_pool_out_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1604_max_pool_out_3_V_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1604_max_pool_out_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1604_max_pool_out_4_V_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1604_max_pool_out_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_max_pool_out_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1604_max_pool_out_5_V_d0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1615_ap_start;
    sc_signal< sc_logic > grp_max_pool_2_fu_1615_ap_done;
    sc_signal< sc_logic > grp_max_pool_2_fu_1615_ap_idle;
    sc_signal< sc_logic > grp_max_pool_2_fu_1615_ap_ready;
    sc_signal< sc_lv<11> > grp_max_pool_2_fu_1615_conv_out_V_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1615_conv_out_V_ce0;
    sc_signal< sc_lv<9> > grp_max_pool_2_fu_1615_max_pool_out_V_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1615_max_pool_out_V_ce0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1615_max_pool_out_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_2_fu_1615_max_pool_out_V_d0;
    sc_signal< sc_logic > grp_flat_fu_1621_ap_start;
    sc_signal< sc_logic > grp_flat_fu_1621_ap_done;
    sc_signal< sc_logic > grp_flat_fu_1621_ap_idle;
    sc_signal< sc_logic > grp_flat_fu_1621_ap_ready;
    sc_signal< sc_lv<9> > grp_flat_fu_1621_max_pool_out_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_max_pool_out_V_ce0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_0_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_0_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_0_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_0_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_1_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_1_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_1_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_1_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_2_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_2_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_2_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_2_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_3_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_3_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_3_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_3_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_4_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_4_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_4_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_4_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_5_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_5_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_5_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_5_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_6_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_6_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_6_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_6_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_7_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_7_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_7_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_7_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_8_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_8_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_8_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_8_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_9_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_9_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_9_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_9_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_10_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_10_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_10_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_10_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_11_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_11_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_11_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_11_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_12_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_12_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_12_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_12_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_13_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_13_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_13_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_13_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_14_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_14_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_14_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_14_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_15_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_15_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_15_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_15_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_16_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_16_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_16_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_16_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_17_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_17_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_17_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_17_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_18_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_18_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_18_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_18_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_19_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_19_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_19_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_19_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_20_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_20_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_20_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_20_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_21_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_21_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_21_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_21_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_22_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_22_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_22_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_22_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_23_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_23_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_23_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_23_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_24_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_24_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_24_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_24_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_25_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_25_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_25_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_25_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_26_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_26_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_26_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_26_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_27_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_27_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_27_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_27_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_28_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_28_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_28_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_28_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_29_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_29_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_29_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_29_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_30_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_30_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_30_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_30_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_31_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_31_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_31_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_31_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_32_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_32_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_32_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_32_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_33_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_33_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_33_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_33_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_34_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_34_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_34_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_34_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_35_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_35_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_35_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_35_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_36_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_36_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_36_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_36_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_37_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_37_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_37_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_37_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_38_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_38_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_38_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_38_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_39_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_39_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_39_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_39_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_40_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_40_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_40_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_40_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_41_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_41_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_41_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_41_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_42_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_42_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_42_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_42_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_43_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_43_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_43_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_43_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_44_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_44_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_44_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_44_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_45_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_45_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_45_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_45_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_46_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_46_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_46_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_46_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_47_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_47_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_47_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_47_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_48_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_48_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_48_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_48_V_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1621_flat_array_49_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_49_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1621_flat_array_49_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1621_flat_array_49_V_d0;
    sc_signal< sc_lv<10> > ix_in_0_reg_1255;
    sc_signal< sc_lv<5> > i_0_reg_1267;
    sc_signal< sc_lv<10> > ix_in_1_reg_1278;
    sc_signal< sc_lv<5> > j_0_reg_1289;
    sc_signal< sc_lv<5> > i_0_i_reg_1301;
    sc_signal< sc_logic > ap_CS_fsm_state23;
    sc_signal< sc_lv<14> > p_Val2_18_reg_1312;
    sc_signal< sc_lv<6> > j_0_i_reg_1324;
    sc_signal< sc_lv<4> > d_0_i_reg_1335;
    sc_signal< sc_logic > ap_CS_fsm_state27;
    sc_signal< sc_lv<14> > p_Val2_23_reg_1346;
    sc_signal< sc_lv<5> > f_0_i_reg_1358;
    sc_signal< sc_lv<4> > i24_0_reg_1369;
    sc_signal< sc_logic > ap_CS_fsm_state28;
    sc_signal< sc_logic > ap_CS_fsm_state31;
    sc_signal< sc_logic > grp_conv_1_fu_1380_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state8;
    sc_signal< sc_logic > ap_CS_fsm_state9;
    sc_signal< sc_logic > grp_dense_1_fu_1413_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state18;
    sc_signal< sc_logic > grp_conv_2_fu_1471_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state12;
    sc_signal< sc_logic > ap_CS_fsm_state13;
    sc_signal< sc_logic > grp_soft_max_fu_1592_ap_start_reg;
    sc_signal< sc_logic > grp_max_pool_1_fu_1604_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state10;
    sc_signal< sc_logic > ap_CS_fsm_state11;
    sc_signal< sc_logic > grp_max_pool_2_fu_1615_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state14;
    sc_signal< sc_logic > ap_CS_fsm_state15;
    sc_signal< sc_logic > grp_flat_fu_1621_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state16;
    sc_signal< sc_logic > ap_CS_fsm_state17;
    sc_signal< sc_lv<64> > zext_ln27_fu_1698_p1;
    sc_signal< sc_lv<64> > zext_ln27_1_fu_1742_p1;
    sc_signal< sc_lv<64> > sext_ln1117_fu_2306_p1;
    sc_signal< sc_lv<64> > zext_ln1116_57_fu_2504_p1;
    sc_signal< sc_lv<64> > zext_ln48_1_fu_2464_p1;
    sc_signal< sc_lv<32> > cnn_input_Addr_A_orig;
    sc_signal< sc_logic > ap_CS_fsm_state6;
    sc_signal< sc_lv<14> > select_ln603_fu_1998_p3;
    sc_signal< sc_lv<13> > select_ln19_fu_2423_p3;
    sc_signal< sc_lv<14> > add_ln703_6_fu_2538_p2;
    sc_signal< sc_lv<32> > prediction_output_Addr_A_orig;
    sc_signal< sc_lv<64> > grp_fu_1676_p1;
    sc_signal< sc_lv<64> > ireg_V_fu_1747_p1;
    sc_signal< sc_lv<11> > exp_tmp_V_fu_1763_p4;
    sc_signal< sc_lv<52> > trunc_ln565_fu_1777_p1;
    sc_signal< sc_lv<53> > tmp_fu_1781_p3;
    sc_signal< sc_lv<54> > p_Result_30_fu_1789_p1;
    sc_signal< sc_lv<1> > p_Result_29_fu_1755_p3;
    sc_signal< sc_lv<54> > man_V_1_fu_1793_p2;
    sc_signal< sc_lv<63> > trunc_ln556_fu_1751_p1;
    sc_signal< sc_lv<12> > zext_ln461_fu_1773_p1;
    sc_signal< sc_lv<12> > F2_fu_1813_p2;
    sc_signal< sc_lv<1> > icmp_ln581_fu_1819_p2;
    sc_signal< sc_lv<12> > add_ln581_fu_1825_p2;
    sc_signal< sc_lv<12> > sub_ln581_fu_1831_p2;
    sc_signal< sc_lv<32> > bitcast_ln696_fu_1867_p1;
    sc_signal< sc_lv<1> > tmp_42_fu_1870_p3;
    sc_signal< sc_lv<1> > icmp_ln571_fu_1807_p2;
    sc_signal< sc_lv<1> > icmp_ln582_fu_1845_p2;
    sc_signal< sc_lv<1> > xor_ln571_fu_1886_p2;
    sc_signal< sc_lv<1> > and_ln582_fu_1892_p2;
    sc_signal< sc_lv<1> > or_ln582_fu_1906_p2;
    sc_signal< sc_lv<1> > xor_ln582_fu_1912_p2;
    sc_signal< sc_lv<1> > xor_ln585_fu_1924_p2;
    sc_signal< sc_lv<1> > and_ln585_fu_1930_p2;
    sc_signal< sc_lv<14> > select_ln588_fu_1878_p3;
    sc_signal< sc_lv<14> > select_ln582_fu_1898_p3;
    sc_signal< sc_lv<1> > or_ln581_fu_1944_p2;
    sc_signal< sc_lv<1> > icmp_ln603_fu_1861_p2;
    sc_signal< sc_lv<1> > xor_ln581_fu_1950_p2;
    sc_signal< sc_lv<32> > sext_ln581_fu_1962_p1;
    sc_signal< sc_lv<54> > zext_ln586_fu_1965_p1;
    sc_signal< sc_lv<54> > ashr_ln586_fu_1969_p2;
    sc_signal< sc_lv<14> > sext_ln581cast_fu_1978_p1;
    sc_signal< sc_lv<1> > and_ln585_1_fu_1987_p2;
    sc_signal< sc_lv<14> > trunc_ln586_fu_1974_p1;
    sc_signal< sc_lv<14> > shl_ln604_fu_1982_p2;
    sc_signal< sc_lv<14> > select_ln585_1_fu_1991_p3;
    sc_signal< sc_lv<11> > tmp_199_fu_2271_p3;
    sc_signal< sc_lv<7> > tmp_200_fu_2283_p3;
    sc_signal< sc_lv<12> > zext_ln1117_fu_2279_p1;
    sc_signal< sc_lv<12> > zext_ln1117_111_fu_2291_p1;
    sc_signal< sc_lv<12> > sub_ln1117_fu_2295_p2;
    sc_signal< sc_lv<12> > add_ln1117_fu_2301_p2;
    sc_signal< sc_lv<22> > grp_fu_2853_p3;
    sc_signal< sc_lv<9> > sext_ln1265_fu_2391_p0;
    sc_signal< sc_lv<9> > sext_ln703_fu_2399_p0;
    sc_signal< sc_lv<14> > sext_ln1265_fu_2391_p1;
    sc_signal< sc_lv<13> > sext_ln703_fu_2399_p1;
    sc_signal< sc_lv<13> > trunc_ln703_fu_2395_p1;
    sc_signal< sc_lv<14> > add_ln703_fu_2403_p2;
    sc_signal< sc_lv<1> > tmp_43_fu_2415_p3;
    sc_signal< sc_lv<13> > add_ln203_fu_2409_p2;
    sc_signal< sc_lv<8> > tmp_201_fu_2469_p3;
    sc_signal< sc_lv<6> > tmp_202_fu_2481_p3;
    sc_signal< sc_lv<9> > zext_ln1116_56_fu_2489_p1;
    sc_signal< sc_lv<9> > zext_ln1116_fu_2477_p1;
    sc_signal< sc_lv<9> > add_ln1116_fu_2493_p2;
    sc_signal< sc_lv<9> > add_ln1116_5_fu_2499_p2;
    sc_signal< sc_lv<22> > grp_fu_2862_p3;
    sc_signal< sc_lv<14> > sext_ln1265_1_fu_2534_p1;
    sc_signal< sc_lv<14> > tmp_V_fu_2576_p2;
    sc_signal< sc_lv<14> > p_Result_13_fu_2590_p4;
    sc_signal< sc_lv<32> > p_Result_32_fu_2600_p3;
    sc_signal< sc_lv<32> > l_fu_2608_p3;
    sc_signal< sc_lv<32> > lsb_index_fu_2626_p2;
    sc_signal< sc_lv<31> > tmp_45_fu_2632_p4;
    sc_signal< sc_lv<4> > trunc_ln947_fu_2648_p1;
    sc_signal< sc_lv<4> > sub_ln947_fu_2652_p2;
    sc_signal< sc_lv<14> > zext_ln947_fu_2658_p1;
    sc_signal< sc_lv<14> > lshr_ln947_fu_2662_p2;
    sc_signal< sc_lv<14> > p_Result_s_fu_2668_p2;
    sc_signal< sc_lv<1> > icmp_ln947_fu_2642_p2;
    sc_signal< sc_lv<1> > icmp_ln947_1_fu_2674_p2;
    sc_signal< sc_lv<1> > tmp_46_fu_2686_p3;
    sc_signal< sc_lv<14> > trunc_ln944_fu_2622_p1;
    sc_signal< sc_lv<14> > add_ln949_fu_2700_p2;
    sc_signal< sc_lv<1> > p_Result_27_fu_2706_p3;
    sc_signal< sc_lv<1> > xor_ln949_fu_2694_p2;
    sc_signal< sc_lv<1> > and_ln949_fu_2714_p2;
    sc_signal< sc_lv<1> > a_fu_2680_p2;
    sc_signal< sc_lv<1> > or_ln949_fu_2720_p2;
    sc_signal< sc_lv<32> > m_fu_2744_p1;
    sc_signal< sc_lv<32> > add_ln958_fu_2747_p2;
    sc_signal< sc_lv<32> > sub_ln958_fu_2758_p2;
    sc_signal< sc_lv<32> > lshr_ln958_fu_2752_p2;
    sc_signal< sc_lv<32> > shl_ln958_fu_2763_p2;
    sc_signal< sc_lv<32> > m_7_fu_2769_p3;
    sc_signal< sc_lv<32> > m_8_fu_2776_p2;
    sc_signal< sc_lv<31> > m_s_fu_2781_p4;
    sc_signal< sc_lv<1> > tmp_47_fu_2795_p3;
    sc_signal< sc_lv<8> > select_ln964_fu_2803_p3;
    sc_signal< sc_lv<8> > sub_ln964_fu_2811_p2;
    sc_signal< sc_lv<8> > add_ln964_fu_2816_p2;
    sc_signal< sc_lv<32> > m_11_fu_2791_p1;
    sc_signal< sc_lv<9> > tmp_s_fu_2822_p3;
    sc_signal< sc_lv<32> > p_Result_33_fu_2829_p5;
    sc_signal< sc_lv<32> > bitcast_ln739_fu_2841_p1;
    sc_signal< sc_lv<22> > grp_fu_2853_p2;
    sc_signal< sc_lv<13> > grp_fu_2862_p0;
    sc_signal< sc_lv<22> > grp_fu_2862_p2;
    sc_signal< sc_lv<31> > ap_NS_fsm;
    sc_signal< sc_lv<22> > grp_fu_2862_p00;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<31> ap_ST_fsm_state1;
    static const sc_lv<31> ap_ST_fsm_state2;
    static const sc_lv<31> ap_ST_fsm_state3;
    static const sc_lv<31> ap_ST_fsm_state4;
    static const sc_lv<31> ap_ST_fsm_state5;
    static const sc_lv<31> ap_ST_fsm_state6;
    static const sc_lv<31> ap_ST_fsm_state7;
    static const sc_lv<31> ap_ST_fsm_state8;
    static const sc_lv<31> ap_ST_fsm_state9;
    static const sc_lv<31> ap_ST_fsm_state10;
    static const sc_lv<31> ap_ST_fsm_state11;
    static const sc_lv<31> ap_ST_fsm_state12;
    static const sc_lv<31> ap_ST_fsm_state13;
    static const sc_lv<31> ap_ST_fsm_state14;
    static const sc_lv<31> ap_ST_fsm_state15;
    static const sc_lv<31> ap_ST_fsm_state16;
    static const sc_lv<31> ap_ST_fsm_state17;
    static const sc_lv<31> ap_ST_fsm_state18;
    static const sc_lv<31> ap_ST_fsm_state19;
    static const sc_lv<31> ap_ST_fsm_state20;
    static const sc_lv<31> ap_ST_fsm_state21;
    static const sc_lv<31> ap_ST_fsm_state22;
    static const sc_lv<31> ap_ST_fsm_state23;
    static const sc_lv<31> ap_ST_fsm_state24;
    static const sc_lv<31> ap_ST_fsm_state25;
    static const sc_lv<31> ap_ST_fsm_state26;
    static const sc_lv<31> ap_ST_fsm_state27;
    static const sc_lv<31> ap_ST_fsm_state28;
    static const sc_lv<31> ap_ST_fsm_state29;
    static const sc_lv<31> ap_ST_fsm_state30;
    static const sc_lv<31> ap_ST_fsm_state31;
    static const sc_lv<32> ap_const_lv32_0;
    static const int C_S_AXI_DATA_WIDTH;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_6;
    static const sc_lv<32> ap_const_lv32_12;
    static const sc_lv<32> ap_const_lv32_13;
    static const sc_lv<32> ap_const_lv32_14;
    static const sc_lv<1> ap_const_lv1_1;
    static const sc_lv<32> ap_const_lv32_15;
    static const sc_lv<32> ap_const_lv32_17;
    static const sc_lv<32> ap_const_lv32_18;
    static const sc_lv<32> ap_const_lv32_19;
    static const sc_lv<32> ap_const_lv32_1C;
    static const sc_lv<32> ap_const_lv32_1D;
    static const sc_lv<10> ap_const_lv10_0;
    static const sc_lv<5> ap_const_lv5_0;
    static const sc_lv<32> ap_const_lv32_16;
    static const sc_lv<14> ap_const_lv14_0;
    static const sc_lv<6> ap_const_lv6_0;
    static const sc_lv<32> ap_const_lv32_1A;
    static const sc_lv<4> ap_const_lv4_0;
    static const sc_lv<32> ap_const_lv32_1B;
    static const sc_lv<32> ap_const_lv32_1E;
    static const sc_lv<32> ap_const_lv32_7;
    static const sc_lv<32> ap_const_lv32_8;
    static const sc_lv<32> ap_const_lv32_11;
    static const sc_lv<32> ap_const_lv32_B;
    static const sc_lv<32> ap_const_lv32_C;
    static const sc_lv<32> ap_const_lv32_9;
    static const sc_lv<32> ap_const_lv32_A;
    static const sc_lv<32> ap_const_lv32_D;
    static const sc_lv<32> ap_const_lv32_E;
    static const sc_lv<32> ap_const_lv32_F;
    static const sc_lv<32> ap_const_lv32_10;
    static const sc_lv<64> ap_const_lv64_0;
    static const sc_lv<32> ap_const_lv32_5;
    static const sc_lv<5> ap_const_lv5_1A;
    static const sc_lv<5> ap_const_lv5_19;
    static const sc_lv<5> ap_const_lv5_18;
    static const sc_lv<5> ap_const_lv5_17;
    static const sc_lv<5> ap_const_lv5_16;
    static const sc_lv<5> ap_const_lv5_15;
    static const sc_lv<5> ap_const_lv5_14;
    static const sc_lv<5> ap_const_lv5_13;
    static const sc_lv<5> ap_const_lv5_12;
    static const sc_lv<5> ap_const_lv5_11;
    static const sc_lv<5> ap_const_lv5_10;
    static const sc_lv<5> ap_const_lv5_F;
    static const sc_lv<5> ap_const_lv5_E;
    static const sc_lv<5> ap_const_lv5_D;
    static const sc_lv<5> ap_const_lv5_C;
    static const sc_lv<5> ap_const_lv5_B;
    static const sc_lv<5> ap_const_lv5_A;
    static const sc_lv<5> ap_const_lv5_9;
    static const sc_lv<5> ap_const_lv5_8;
    static const sc_lv<5> ap_const_lv5_7;
    static const sc_lv<5> ap_const_lv5_6;
    static const sc_lv<5> ap_const_lv5_5;
    static const sc_lv<5> ap_const_lv5_4;
    static const sc_lv<5> ap_const_lv5_3;
    static const sc_lv<5> ap_const_lv5_2;
    static const sc_lv<5> ap_const_lv5_1;
    static const sc_lv<5> ap_const_lv5_1F;
    static const sc_lv<5> ap_const_lv5_1E;
    static const sc_lv<5> ap_const_lv5_1D;
    static const sc_lv<5> ap_const_lv5_1C;
    static const sc_lv<5> ap_const_lv5_1B;
    static const sc_lv<13> ap_const_lv13_0;
    static const sc_lv<4> ap_const_lv4_F;
    static const sc_lv<10> ap_const_lv10_1C;
    static const sc_lv<32> ap_const_lv32_3F;
    static const sc_lv<32> ap_const_lv32_34;
    static const sc_lv<32> ap_const_lv32_3E;
    static const sc_lv<54> ap_const_lv54_0;
    static const sc_lv<63> ap_const_lv63_0;
    static const sc_lv<12> ap_const_lv12_433;
    static const sc_lv<12> ap_const_lv12_8;
    static const sc_lv<12> ap_const_lv12_FF8;
    static const sc_lv<12> ap_const_lv12_36;
    static const sc_lv<12> ap_const_lv12_E;
    static const sc_lv<32> ap_const_lv32_1F;
    static const sc_lv<14> ap_const_lv14_3FFF;
    static const sc_lv<10> ap_const_lv10_1;
    static const sc_lv<6> ap_const_lv6_32;
    static const sc_lv<6> ap_const_lv6_1;
    static const sc_lv<8> ap_const_lv8_0;
    static const sc_lv<4> ap_const_lv4_A;
    static const sc_lv<4> ap_const_lv4_1;
    static const sc_lv<3> ap_const_lv3_0;
    static const sc_lv<18> ap_const_lv18_3FFFF;
    static const sc_lv<32> ap_const_lv32_FFFFFFE8;
    static const sc_lv<31> ap_const_lv31_0;
    static const sc_lv<4> ap_const_lv4_7;
    static const sc_lv<14> ap_const_lv14_3FE8;
    static const sc_lv<32> ap_const_lv32_FFFFFFE7;
    static const sc_lv<8> ap_const_lv8_7F;
    static const sc_lv<8> ap_const_lv8_7E;
    static const sc_lv<8> ap_const_lv8_6;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_var_for_const0();
    void thread_ap_clk_no_reset_();
    void thread_F2_fu_1813_p2();
    void thread_a_fu_2680_p2();
    void thread_add_ln1116_5_fu_2499_p2();
    void thread_add_ln1116_fu_2493_p2();
    void thread_add_ln1117_fu_2301_p2();
    void thread_add_ln203_fu_2409_p2();
    void thread_add_ln28_fu_2033_p2();
    void thread_add_ln581_fu_1825_p2();
    void thread_add_ln703_6_fu_2538_p2();
    void thread_add_ln703_fu_2403_p2();
    void thread_add_ln949_fu_2700_p2();
    void thread_add_ln958_fu_2747_p2();
    void thread_add_ln964_fu_2816_p2();
    void thread_and_ln581_fu_1918_p2();
    void thread_and_ln582_fu_1892_p2();
    void thread_and_ln585_1_fu_1987_p2();
    void thread_and_ln585_fu_1930_p2();
    void thread_and_ln603_fu_1956_p2();
    void thread_and_ln949_fu_2714_p2();
    void thread_ap_CS_fsm_state1();
    void thread_ap_CS_fsm_state10();
    void thread_ap_CS_fsm_state11();
    void thread_ap_CS_fsm_state12();
    void thread_ap_CS_fsm_state13();
    void thread_ap_CS_fsm_state14();
    void thread_ap_CS_fsm_state15();
    void thread_ap_CS_fsm_state16();
    void thread_ap_CS_fsm_state17();
    void thread_ap_CS_fsm_state18();
    void thread_ap_CS_fsm_state19();
    void thread_ap_CS_fsm_state2();
    void thread_ap_CS_fsm_state20();
    void thread_ap_CS_fsm_state21();
    void thread_ap_CS_fsm_state22();
    void thread_ap_CS_fsm_state23();
    void thread_ap_CS_fsm_state24();
    void thread_ap_CS_fsm_state25();
    void thread_ap_CS_fsm_state26();
    void thread_ap_CS_fsm_state27();
    void thread_ap_CS_fsm_state28();
    void thread_ap_CS_fsm_state29();
    void thread_ap_CS_fsm_state3();
    void thread_ap_CS_fsm_state30();
    void thread_ap_CS_fsm_state31();
    void thread_ap_CS_fsm_state4();
    void thread_ap_CS_fsm_state5();
    void thread_ap_CS_fsm_state6();
    void thread_ap_CS_fsm_state7();
    void thread_ap_CS_fsm_state8();
    void thread_ap_CS_fsm_state9();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ap_rst_n_inv();
    void thread_ashr_ln586_fu_1969_p2();
    void thread_bitcast_ln696_fu_1867_p1();
    void thread_bitcast_ln739_fu_2841_p1();
    void thread_cnn_input_Addr_A();
    void thread_cnn_input_Addr_A_orig();
    void thread_cnn_input_Clk_A();
    void thread_cnn_input_Din_A();
    void thread_cnn_input_EN_A();
    void thread_cnn_input_Rst_A();
    void thread_cnn_input_WEN_A();
    void thread_conv_1_input_0_V_address0();
    void thread_conv_1_input_0_V_ce0();
    void thread_conv_1_input_0_V_ce1();
    void thread_conv_1_input_0_V_we0();
    void thread_conv_1_input_10_V_address0();
    void thread_conv_1_input_10_V_ce0();
    void thread_conv_1_input_10_V_ce1();
    void thread_conv_1_input_10_V_we0();
    void thread_conv_1_input_11_V_address0();
    void thread_conv_1_input_11_V_ce0();
    void thread_conv_1_input_11_V_ce1();
    void thread_conv_1_input_11_V_we0();
    void thread_conv_1_input_12_V_address0();
    void thread_conv_1_input_12_V_ce0();
    void thread_conv_1_input_12_V_ce1();
    void thread_conv_1_input_12_V_we0();
    void thread_conv_1_input_13_V_address0();
    void thread_conv_1_input_13_V_ce0();
    void thread_conv_1_input_13_V_ce1();
    void thread_conv_1_input_13_V_we0();
    void thread_conv_1_input_14_V_address0();
    void thread_conv_1_input_14_V_ce0();
    void thread_conv_1_input_14_V_ce1();
    void thread_conv_1_input_14_V_we0();
    void thread_conv_1_input_15_V_address0();
    void thread_conv_1_input_15_V_ce0();
    void thread_conv_1_input_15_V_ce1();
    void thread_conv_1_input_15_V_we0();
    void thread_conv_1_input_16_V_address0();
    void thread_conv_1_input_16_V_ce0();
    void thread_conv_1_input_16_V_ce1();
    void thread_conv_1_input_16_V_we0();
    void thread_conv_1_input_17_V_address0();
    void thread_conv_1_input_17_V_ce0();
    void thread_conv_1_input_17_V_ce1();
    void thread_conv_1_input_17_V_we0();
    void thread_conv_1_input_18_V_address0();
    void thread_conv_1_input_18_V_ce0();
    void thread_conv_1_input_18_V_ce1();
    void thread_conv_1_input_18_V_we0();
    void thread_conv_1_input_19_V_address0();
    void thread_conv_1_input_19_V_ce0();
    void thread_conv_1_input_19_V_ce1();
    void thread_conv_1_input_19_V_we0();
    void thread_conv_1_input_1_V_address0();
    void thread_conv_1_input_1_V_ce0();
    void thread_conv_1_input_1_V_ce1();
    void thread_conv_1_input_1_V_we0();
    void thread_conv_1_input_20_V_address0();
    void thread_conv_1_input_20_V_ce0();
    void thread_conv_1_input_20_V_ce1();
    void thread_conv_1_input_20_V_we0();
    void thread_conv_1_input_21_V_address0();
    void thread_conv_1_input_21_V_ce0();
    void thread_conv_1_input_21_V_ce1();
    void thread_conv_1_input_21_V_we0();
    void thread_conv_1_input_22_V_address0();
    void thread_conv_1_input_22_V_ce0();
    void thread_conv_1_input_22_V_ce1();
    void thread_conv_1_input_22_V_we0();
    void thread_conv_1_input_23_V_address0();
    void thread_conv_1_input_23_V_ce0();
    void thread_conv_1_input_23_V_ce1();
    void thread_conv_1_input_23_V_we0();
    void thread_conv_1_input_24_V_address0();
    void thread_conv_1_input_24_V_ce0();
    void thread_conv_1_input_24_V_ce1();
    void thread_conv_1_input_24_V_we0();
    void thread_conv_1_input_25_V_address0();
    void thread_conv_1_input_25_V_ce0();
    void thread_conv_1_input_25_V_ce1();
    void thread_conv_1_input_25_V_we0();
    void thread_conv_1_input_26_V_address0();
    void thread_conv_1_input_26_V_ce0();
    void thread_conv_1_input_26_V_ce1();
    void thread_conv_1_input_26_V_we0();
    void thread_conv_1_input_27_V_address0();
    void thread_conv_1_input_27_V_ce0();
    void thread_conv_1_input_27_V_ce1();
    void thread_conv_1_input_27_V_we0();
    void thread_conv_1_input_2_V_address0();
    void thread_conv_1_input_2_V_ce0();
    void thread_conv_1_input_2_V_ce1();
    void thread_conv_1_input_2_V_we0();
    void thread_conv_1_input_3_V_address0();
    void thread_conv_1_input_3_V_ce0();
    void thread_conv_1_input_3_V_ce1();
    void thread_conv_1_input_3_V_we0();
    void thread_conv_1_input_4_V_address0();
    void thread_conv_1_input_4_V_ce0();
    void thread_conv_1_input_4_V_ce1();
    void thread_conv_1_input_4_V_we0();
    void thread_conv_1_input_5_V_address0();
    void thread_conv_1_input_5_V_ce0();
    void thread_conv_1_input_5_V_ce1();
    void thread_conv_1_input_5_V_we0();
    void thread_conv_1_input_6_V_address0();
    void thread_conv_1_input_6_V_ce0();
    void thread_conv_1_input_6_V_ce1();
    void thread_conv_1_input_6_V_we0();
    void thread_conv_1_input_7_V_address0();
    void thread_conv_1_input_7_V_ce0();
    void thread_conv_1_input_7_V_ce1();
    void thread_conv_1_input_7_V_we0();
    void thread_conv_1_input_8_V_address0();
    void thread_conv_1_input_8_V_ce0();
    void thread_conv_1_input_8_V_ce1();
    void thread_conv_1_input_8_V_we0();
    void thread_conv_1_input_9_V_address0();
    void thread_conv_1_input_9_V_ce0();
    void thread_conv_1_input_9_V_ce1();
    void thread_conv_1_input_9_V_we0();
    void thread_conv_1_out_V_address0();
    void thread_conv_1_out_V_ce0();
    void thread_conv_1_out_V_ce1();
    void thread_conv_1_out_V_d0();
    void thread_conv_1_out_V_we0();
    void thread_conv_2_out_V_address0();
    void thread_conv_2_out_V_ce0();
    void thread_conv_2_out_V_d0();
    void thread_conv_2_out_V_we0();
    void thread_d_fu_2438_p2();
    void thread_dense_2_bias_V_address0();
    void thread_dense_2_bias_V_ce0();
    void thread_dense_2_out_V_address0();
    void thread_dense_2_out_V_ce0();
    void thread_dense_2_out_V_d0();
    void thread_dense_2_out_V_we0();
    void thread_dense_2_weights_V_address0();
    void thread_dense_2_weights_V_ce0();
    void thread_dense_array_V_address0();
    void thread_dense_array_V_ce0();
    void thread_dense_array_V_d0();
    void thread_dense_array_V_we0();
    void thread_dense_out_bias_V_address0();
    void thread_dense_out_bias_V_ce0();
    void thread_dense_out_weights_V_address0();
    void thread_dense_out_weights_V_ce0();
    void thread_exp_tmp_V_fu_1763_p4();
    void thread_f_fu_2458_p2();
    void thread_flat_array_0_V_address0();
    void thread_flat_array_0_V_ce0();
    void thread_flat_array_0_V_ce1();
    void thread_flat_array_0_V_d0();
    void thread_flat_array_0_V_we0();
    void thread_flat_array_10_V_address0();
    void thread_flat_array_10_V_ce0();
    void thread_flat_array_10_V_ce1();
    void thread_flat_array_10_V_we0();
    void thread_flat_array_11_V_address0();
    void thread_flat_array_11_V_ce0();
    void thread_flat_array_11_V_ce1();
    void thread_flat_array_11_V_we0();
    void thread_flat_array_12_V_address0();
    void thread_flat_array_12_V_ce0();
    void thread_flat_array_12_V_ce1();
    void thread_flat_array_12_V_we0();
    void thread_flat_array_13_V_address0();
    void thread_flat_array_13_V_ce0();
    void thread_flat_array_13_V_ce1();
    void thread_flat_array_13_V_we0();
    void thread_flat_array_14_V_address0();
    void thread_flat_array_14_V_ce0();
    void thread_flat_array_14_V_ce1();
    void thread_flat_array_14_V_we0();
    void thread_flat_array_15_V_address0();
    void thread_flat_array_15_V_ce0();
    void thread_flat_array_15_V_ce1();
    void thread_flat_array_15_V_we0();
    void thread_flat_array_16_V_address0();
    void thread_flat_array_16_V_ce0();
    void thread_flat_array_16_V_ce1();
    void thread_flat_array_16_V_we0();
    void thread_flat_array_17_V_address0();
    void thread_flat_array_17_V_ce0();
    void thread_flat_array_17_V_ce1();
    void thread_flat_array_17_V_we0();
    void thread_flat_array_18_V_address0();
    void thread_flat_array_18_V_ce0();
    void thread_flat_array_18_V_ce1();
    void thread_flat_array_18_V_we0();
    void thread_flat_array_19_V_address0();
    void thread_flat_array_19_V_ce0();
    void thread_flat_array_19_V_ce1();
    void thread_flat_array_19_V_we0();
    void thread_flat_array_1_V_address0();
    void thread_flat_array_1_V_ce0();
    void thread_flat_array_1_V_ce1();
    void thread_flat_array_1_V_we0();
    void thread_flat_array_20_V_address0();
    void thread_flat_array_20_V_ce0();
    void thread_flat_array_20_V_ce1();
    void thread_flat_array_20_V_we0();
    void thread_flat_array_21_V_address0();
    void thread_flat_array_21_V_ce0();
    void thread_flat_array_21_V_ce1();
    void thread_flat_array_21_V_we0();
    void thread_flat_array_22_V_address0();
    void thread_flat_array_22_V_ce0();
    void thread_flat_array_22_V_ce1();
    void thread_flat_array_22_V_we0();
    void thread_flat_array_23_V_address0();
    void thread_flat_array_23_V_ce0();
    void thread_flat_array_23_V_ce1();
    void thread_flat_array_23_V_we0();
    void thread_flat_array_24_V_address0();
    void thread_flat_array_24_V_ce0();
    void thread_flat_array_24_V_ce1();
    void thread_flat_array_24_V_we0();
    void thread_flat_array_25_V_address0();
    void thread_flat_array_25_V_ce0();
    void thread_flat_array_25_V_ce1();
    void thread_flat_array_25_V_we0();
    void thread_flat_array_26_V_address0();
    void thread_flat_array_26_V_ce0();
    void thread_flat_array_26_V_ce1();
    void thread_flat_array_26_V_we0();
    void thread_flat_array_27_V_address0();
    void thread_flat_array_27_V_ce0();
    void thread_flat_array_27_V_ce1();
    void thread_flat_array_27_V_we0();
    void thread_flat_array_28_V_address0();
    void thread_flat_array_28_V_ce0();
    void thread_flat_array_28_V_ce1();
    void thread_flat_array_28_V_we0();
    void thread_flat_array_29_V_address0();
    void thread_flat_array_29_V_ce0();
    void thread_flat_array_29_V_ce1();
    void thread_flat_array_29_V_we0();
    void thread_flat_array_2_V_address0();
    void thread_flat_array_2_V_ce0();
    void thread_flat_array_2_V_ce1();
    void thread_flat_array_2_V_we0();
    void thread_flat_array_30_V_address0();
    void thread_flat_array_30_V_ce0();
    void thread_flat_array_30_V_ce1();
    void thread_flat_array_30_V_we0();
    void thread_flat_array_31_V_address0();
    void thread_flat_array_31_V_ce0();
    void thread_flat_array_31_V_ce1();
    void thread_flat_array_31_V_we0();
    void thread_flat_array_32_V_address0();
    void thread_flat_array_32_V_ce0();
    void thread_flat_array_32_V_ce1();
    void thread_flat_array_32_V_we0();
    void thread_flat_array_33_V_address0();
    void thread_flat_array_33_V_ce0();
    void thread_flat_array_33_V_ce1();
    void thread_flat_array_33_V_we0();
    void thread_flat_array_34_V_address0();
    void thread_flat_array_34_V_ce0();
    void thread_flat_array_34_V_ce1();
    void thread_flat_array_34_V_we0();
    void thread_flat_array_35_V_address0();
    void thread_flat_array_35_V_ce0();
    void thread_flat_array_35_V_ce1();
    void thread_flat_array_35_V_we0();
    void thread_flat_array_36_V_address0();
    void thread_flat_array_36_V_ce0();
    void thread_flat_array_36_V_ce1();
    void thread_flat_array_36_V_we0();
    void thread_flat_array_37_V_address0();
    void thread_flat_array_37_V_ce0();
    void thread_flat_array_37_V_ce1();
    void thread_flat_array_37_V_we0();
    void thread_flat_array_38_V_address0();
    void thread_flat_array_38_V_ce0();
    void thread_flat_array_38_V_ce1();
    void thread_flat_array_38_V_we0();
    void thread_flat_array_39_V_address0();
    void thread_flat_array_39_V_ce0();
    void thread_flat_array_39_V_ce1();
    void thread_flat_array_39_V_we0();
    void thread_flat_array_3_V_address0();
    void thread_flat_array_3_V_ce0();
    void thread_flat_array_3_V_ce1();
    void thread_flat_array_3_V_we0();
    void thread_flat_array_40_V_address0();
    void thread_flat_array_40_V_ce0();
    void thread_flat_array_40_V_ce1();
    void thread_flat_array_40_V_we0();
    void thread_flat_array_41_V_address0();
    void thread_flat_array_41_V_ce0();
    void thread_flat_array_41_V_ce1();
    void thread_flat_array_41_V_we0();
    void thread_flat_array_42_V_address0();
    void thread_flat_array_42_V_ce0();
    void thread_flat_array_42_V_ce1();
    void thread_flat_array_42_V_we0();
    void thread_flat_array_43_V_address0();
    void thread_flat_array_43_V_ce0();
    void thread_flat_array_43_V_ce1();
    void thread_flat_array_43_V_we0();
    void thread_flat_array_44_V_address0();
    void thread_flat_array_44_V_ce0();
    void thread_flat_array_44_V_ce1();
    void thread_flat_array_44_V_we0();
    void thread_flat_array_45_V_address0();
    void thread_flat_array_45_V_ce0();
    void thread_flat_array_45_V_ce1();
    void thread_flat_array_45_V_we0();
    void thread_flat_array_46_V_address0();
    void thread_flat_array_46_V_ce0();
    void thread_flat_array_46_V_ce1();
    void thread_flat_array_46_V_we0();
    void thread_flat_array_47_V_address0();
    void thread_flat_array_47_V_ce0();
    void thread_flat_array_47_V_ce1();
    void thread_flat_array_47_V_we0();
    void thread_flat_array_48_V_address0();
    void thread_flat_array_48_V_ce0();
    void thread_flat_array_48_V_ce1();
    void thread_flat_array_48_V_we0();
    void thread_flat_array_49_V_address0();
    void thread_flat_array_49_V_ce0();
    void thread_flat_array_49_V_ce1();
    void thread_flat_array_49_V_we0();
    void thread_flat_array_4_V_address0();
    void thread_flat_array_4_V_ce0();
    void thread_flat_array_4_V_ce1();
    void thread_flat_array_4_V_we0();
    void thread_flat_array_5_V_address0();
    void thread_flat_array_5_V_ce0();
    void thread_flat_array_5_V_ce1();
    void thread_flat_array_5_V_we0();
    void thread_flat_array_6_V_address0();
    void thread_flat_array_6_V_ce0();
    void thread_flat_array_6_V_ce1();
    void thread_flat_array_6_V_we0();
    void thread_flat_array_7_V_address0();
    void thread_flat_array_7_V_ce0();
    void thread_flat_array_7_V_ce1();
    void thread_flat_array_7_V_we0();
    void thread_flat_array_8_V_address0();
    void thread_flat_array_8_V_ce0();
    void thread_flat_array_8_V_ce1();
    void thread_flat_array_8_V_we0();
    void thread_flat_array_9_V_address0();
    void thread_flat_array_9_V_ce0();
    void thread_flat_array_9_V_ce1();
    void thread_flat_array_9_V_we0();
    void thread_grp_conv_1_fu_1380_ap_start();
    void thread_grp_conv_2_fu_1471_ap_start();
    void thread_grp_dense_1_fu_1413_ap_start();
    void thread_grp_flat_fu_1621_ap_start();
    void thread_grp_fu_2853_p2();
    void thread_grp_fu_2862_p0();
    void thread_grp_fu_2862_p00();
    void thread_grp_fu_2862_p2();
    void thread_grp_max_pool_1_fu_1604_ap_start();
    void thread_grp_max_pool_2_fu_1615_ap_start();
    void thread_grp_soft_max_fu_1592_ap_start();
    void thread_i_1_fu_2245_p2();
    void thread_i_2_fu_2551_p2();
    void thread_i_fu_1686_p2();
    void thread_icmp_ln13_fu_2259_p2();
    void thread_icmp_ln23_fu_1680_p2();
    void thread_icmp_ln25_fu_1730_p2();
    void thread_icmp_ln41_fu_2432_p2();
    void thread_icmp_ln46_fu_2452_p2();
    void thread_icmp_ln571_fu_1807_p2();
    void thread_icmp_ln581_fu_1819_p2();
    void thread_icmp_ln582_fu_1845_p2();
    void thread_icmp_ln585_fu_1855_p2();
    void thread_icmp_ln603_fu_1861_p2();
    void thread_icmp_ln69_fu_2545_p2();
    void thread_icmp_ln935_fu_2562_p2();
    void thread_icmp_ln947_1_fu_2674_p2();
    void thread_icmp_ln947_fu_2642_p2();
    void thread_icmp_ln958_fu_2734_p2();
    void thread_icmp_ln9_fu_2239_p2();
    void thread_ireg_V_fu_1747_p1();
    void thread_ix_in_fu_1692_p2();
    void thread_j_1_fu_1736_p2();
    void thread_j_fu_2265_p2();
    void thread_l_fu_2608_p3();
    void thread_lsb_index_fu_2626_p2();
    void thread_lshr_ln947_fu_2662_p2();
    void thread_lshr_ln958_fu_2752_p2();
    void thread_m_11_fu_2791_p1();
    void thread_m_7_fu_2769_p3();
    void thread_m_8_fu_2776_p2();
    void thread_m_fu_2744_p1();
    void thread_m_s_fu_2781_p4();
    void thread_man_V_1_fu_1793_p2();
    void thread_man_V_2_fu_1799_p3();
    void thread_max_pool_1_out_0_V_address0();
    void thread_max_pool_1_out_0_V_ce0();
    void thread_max_pool_1_out_0_V_ce1();
    void thread_max_pool_1_out_0_V_d0();
    void thread_max_pool_1_out_0_V_we0();
    void thread_max_pool_1_out_1_V_address0();
    void thread_max_pool_1_out_1_V_ce0();
    void thread_max_pool_1_out_1_V_ce1();
    void thread_max_pool_1_out_1_V_we0();
    void thread_max_pool_1_out_2_V_address0();
    void thread_max_pool_1_out_2_V_ce0();
    void thread_max_pool_1_out_2_V_ce1();
    void thread_max_pool_1_out_2_V_we0();
    void thread_max_pool_1_out_3_V_address0();
    void thread_max_pool_1_out_3_V_ce0();
    void thread_max_pool_1_out_3_V_ce1();
    void thread_max_pool_1_out_3_V_we0();
    void thread_max_pool_1_out_4_V_address0();
    void thread_max_pool_1_out_4_V_ce0();
    void thread_max_pool_1_out_4_V_ce1();
    void thread_max_pool_1_out_4_V_we0();
    void thread_max_pool_1_out_5_V_address0();
    void thread_max_pool_1_out_5_V_ce0();
    void thread_max_pool_1_out_5_V_ce1();
    void thread_max_pool_1_out_5_V_we0();
    void thread_max_pool_2_out_V_address0();
    void thread_max_pool_2_out_V_ce0();
    void thread_max_pool_2_out_V_d0();
    void thread_max_pool_2_out_V_we0();
    void thread_or_ln581_fu_1944_p2();
    void thread_or_ln582_fu_1906_p2();
    void thread_or_ln949_fu_2720_p2();
    void thread_or_ln_fu_2726_p3();
    void thread_p_Result_13_fu_2590_p4();
    void thread_p_Result_27_fu_2706_p3();
    void thread_p_Result_29_fu_1755_p3();
    void thread_p_Result_30_fu_1789_p1();
    void thread_p_Result_31_fu_2568_p3();
    void thread_p_Result_32_fu_2600_p3();
    void thread_p_Result_33_fu_2829_p5();
    void thread_p_Result_s_fu_2668_p2();
    void thread_prediction_V_address0();
    void thread_prediction_V_ce0();
    void thread_prediction_V_d0();
    void thread_prediction_V_we0();
    void thread_prediction_output_Addr_A();
    void thread_prediction_output_Addr_A_orig();
    void thread_prediction_output_Clk_A();
    void thread_prediction_output_Din_A();
    void thread_prediction_output_EN_A();
    void thread_prediction_output_Rst_A();
    void thread_prediction_output_WEN_A();
    void thread_select_ln19_fu_2423_p3();
    void thread_select_ln582_fu_1898_p3();
    void thread_select_ln585_1_fu_1991_p3();
    void thread_select_ln585_fu_1936_p3();
    void thread_select_ln588_fu_1878_p3();
    void thread_select_ln603_fu_1998_p3();
    void thread_select_ln964_fu_2803_p3();
    void thread_sext_ln1117_fu_2306_p1();
    void thread_sext_ln1265_1_fu_2534_p1();
    void thread_sext_ln1265_fu_2391_p0();
    void thread_sext_ln1265_fu_2391_p1();
    void thread_sext_ln581_fu_1962_p1();
    void thread_sext_ln581cast_fu_1978_p1();
    void thread_sext_ln703_fu_2399_p0();
    void thread_sext_ln703_fu_2399_p1();
    void thread_sh_amt_fu_1837_p3();
    void thread_shl_ln604_fu_1982_p2();
    void thread_shl_ln958_fu_2763_p2();
    void thread_sub_ln1117_fu_2295_p2();
    void thread_sub_ln581_fu_1831_p2();
    void thread_sub_ln944_fu_2616_p2();
    void thread_sub_ln947_fu_2652_p2();
    void thread_sub_ln958_fu_2758_p2();
    void thread_sub_ln964_fu_2811_p2();
    void thread_tmp_199_fu_2271_p3();
    void thread_tmp_200_fu_2283_p3();
    void thread_tmp_201_fu_2469_p3();
    void thread_tmp_202_fu_2481_p3();
    void thread_tmp_42_fu_1870_p3();
    void thread_tmp_43_fu_2415_p3();
    void thread_tmp_45_fu_2632_p4();
    void thread_tmp_46_fu_2686_p3();
    void thread_tmp_47_fu_2795_p3();
    void thread_tmp_V_8_fu_2582_p3();
    void thread_tmp_V_fu_2576_p2();
    void thread_tmp_fu_1781_p3();
    void thread_tmp_s_fu_2822_p3();
    void thread_trunc_ln556_fu_1751_p1();
    void thread_trunc_ln565_fu_1777_p1();
    void thread_trunc_ln583_fu_1851_p1();
    void thread_trunc_ln586_fu_1974_p1();
    void thread_trunc_ln703_fu_2395_p1();
    void thread_trunc_ln943_fu_2740_p1();
    void thread_trunc_ln944_fu_2622_p1();
    void thread_trunc_ln947_fu_2648_p1();
    void thread_xor_ln571_fu_1886_p2();
    void thread_xor_ln581_fu_1950_p2();
    void thread_xor_ln582_fu_1912_p2();
    void thread_xor_ln585_fu_1924_p2();
    void thread_xor_ln949_fu_2694_p2();
    void thread_zext_ln1116_56_fu_2489_p1();
    void thread_zext_ln1116_57_fu_2504_p1();
    void thread_zext_ln1116_fu_2477_p1();
    void thread_zext_ln1117_111_fu_2291_p1();
    void thread_zext_ln1117_fu_2279_p1();
    void thread_zext_ln13_fu_2255_p1();
    void thread_zext_ln14_fu_2251_p1();
    void thread_zext_ln27_1_fu_1742_p1();
    void thread_zext_ln27_fu_1698_p1();
    void thread_zext_ln461_fu_1773_p1();
    void thread_zext_ln46_fu_2448_p1();
    void thread_zext_ln48_1_fu_2464_p1();
    void thread_zext_ln48_fu_2444_p1();
    void thread_zext_ln586_fu_1965_p1();
    void thread_zext_ln70_fu_2557_p1();
    void thread_zext_ln947_fu_2658_p1();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
