TimeQuest Timing Analyzer report for NEANDER
Fri Jun 21 13:12:31 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; NEANDER                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 194.02 MHz ; 194.02 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.154 ; -430.007      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -201.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                       ;
+--------+------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.154 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; 0.014      ; 5.204      ;
; -4.123 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; 0.014      ; 5.173      ;
; -4.117 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; 0.014      ; 5.167      ;
; -4.081 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; 0.014      ; 5.131      ;
; -4.063 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[6]          ; clk          ; clk         ; 1.000        ; 0.014      ; 5.113      ;
; -4.009 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[6]          ; clk          ; clk         ; 1.000        ; 0.014      ; 5.059      ;
; -3.927 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[6]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.977      ;
; -3.895 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[2]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.945      ;
; -3.886 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[6]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.936      ;
; -3.879 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[2]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.929      ;
; -3.844 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[1]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.894      ;
; -3.829 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.879      ;
; -3.821 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.871      ;
; -3.813 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[1]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.863      ;
; -3.812 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[2]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.862      ;
; -3.792 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[1]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.842      ;
; -3.779 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.829      ;
; -3.777 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.827      ;
; -3.759 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[1]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.809      ;
; -3.715 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[7]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.761      ;
; -3.668 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[7]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.714      ;
; -3.651 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[4]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.697      ;
; -3.651 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[2]          ; clk          ; clk         ; 1.000        ; 0.014      ; 4.701      ;
; -3.635 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[4]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.681      ;
; -3.619 ; AC:inst|reg[1]                                 ; NZ:inst15|reg[1]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.656      ;
; -3.615 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[5]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.661      ;
; -3.614 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.016     ; 4.634      ;
; -3.609 ; AC:inst|reg[1]                                 ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.646      ;
; -3.605 ; RDMreg:inst24|reg[1]                           ; NZ:inst15|reg[1]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.642      ;
; -3.595 ; RDMreg:inst24|reg[1]                           ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.632      ;
; -3.593 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[4]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.639      ;
; -3.590 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[7]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.636      ;
; -3.549 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[5]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.595      ;
; -3.548 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[7]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.594      ;
; -3.545 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[5]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.591      ;
; -3.509 ; Controller:inst2|fstate.HLT                    ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.016     ; 4.529      ;
; -3.456 ; AC:inst|reg[0]                                 ; NZ:inst15|reg[1]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.493      ;
; -3.446 ; AC:inst|reg[0]                                 ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.483      ;
; -3.439 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[4]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.485      ;
; -3.418 ; Controller:inst2|fstate.Search3                ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.444      ;
; -3.398 ; Controller:inst2|fstate.PREP4                  ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.016     ; 4.418      ;
; -3.395 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[5]          ; clk          ; clk         ; 1.000        ; 0.010      ; 4.441      ;
; -3.393 ; Controller:inst2|fstate.Search2                ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.419      ;
; -3.387 ; Controller:inst2|fstate.SetData                ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.016     ; 4.407      ;
; -3.358 ; memRAM:inst6|memCell:\genx:0:geny:2:gen|reg[0] ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.384      ;
; -3.356 ; Controller:inst2|fstate.Wait1                  ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.009     ; 4.383      ;
; -3.347 ; Controller:inst2|fstate.OR1                    ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.383      ;
; -3.337 ; memRAM:inst6|memCell:\genx:1:geny:0:gen|reg[0] ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.003     ; 4.370      ;
; -3.337 ; memRAM:inst6|memCell:\genx:1:geny:2:gen|reg[6] ; RDMreg:inst24|reg[6]          ; clk          ; clk         ; 1.000        ; -0.011     ; 4.362      ;
; -3.316 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; -0.016     ; 4.336      ;
; -3.312 ; RDMreg:inst24|reg[0]                           ; NZ:inst15|reg[1]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.349      ;
; -3.302 ; RDMreg:inst24|reg[0]                           ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.339      ;
; -3.243 ; RDMreg:inst24|reg[5]                           ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.005      ; 4.284      ;
; -3.242 ; Controller:inst2|fstate.PREP2                  ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.009     ; 4.269      ;
; -3.219 ; Controller:inst2|fstate.NOT1                   ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.255      ;
; -3.214 ; memRAM:inst6|memCell:\genx:1:geny:1:gen|reg[0] ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.011     ; 4.239      ;
; -3.211 ; Controller:inst2|fstate.AND1                   ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.247      ;
; -3.211 ; Controller:inst2|fstate.HLT                    ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; -0.016     ; 4.231      ;
; -3.177 ; AC:inst|reg[2]                                 ; NZ:inst15|reg[1]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.214      ;
; -3.167 ; AC:inst|reg[2]                                 ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.204      ;
; -3.143 ; memRAM:inst6|memCell:\genx:3:geny:1:gen|reg[6] ; RDMreg:inst24|reg[6]          ; clk          ; clk         ; 1.000        ; 0.013      ; 4.192      ;
; -3.120 ; Controller:inst2|fstate.Search3                ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.146      ;
; -3.100 ; Controller:inst2|fstate.PREP4                  ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; -0.016     ; 4.120      ;
; -3.095 ; Controller:inst2|fstate.Search2                ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.121      ;
; -3.089 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[7]          ; clk          ; clk         ; 1.000        ; -0.020     ; 4.105      ;
; -3.089 ; Controller:inst2|fstate.SetData                ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; -0.016     ; 4.109      ;
; -3.087 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.PREP1 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.123      ;
; -3.085 ; Controller:inst2|fstate.JMP2                   ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.009     ; 4.112      ;
; -3.083 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.JN    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.119      ;
; -3.076 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.NOT1  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.104      ;
; -3.076 ; AC:inst|reg[1]                                 ; AC:inst|reg[7]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.113      ;
; -3.068 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.PREP1 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.104      ;
; -3.064 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.JN    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.100      ;
; -3.063 ; RDMreg:inst24|reg[4]                           ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.005      ; 4.104      ;
; -3.062 ; RDMreg:inst24|reg[1]                           ; AC:inst|reg[7]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.099      ;
; -3.058 ; Controller:inst2|fstate.Wait1                  ; RDMreg:inst24|reg[3]          ; clk          ; clk         ; 1.000        ; -0.009     ; 4.085      ;
; -3.057 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.NOT1  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.085      ;
; -3.048 ; RDMreg:inst24|reg[2]                           ; NZ:inst15|reg[1]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.085      ;
; -3.047 ; AC:inst|reg[3]                                 ; NZ:inst15|reg[1]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.083      ;
; -3.039 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.JMP1  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.075      ;
; -3.038 ; RDMreg:inst24|reg[2]                           ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.001      ; 4.075      ;
; -3.037 ; AC:inst|reg[3]                                 ; NZ:inst15|reg[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; RI:inst18|reg[4]                               ; Controller:inst2|fstate.PREP1 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.071      ;
; -3.033 ; RI:inst18|reg[7]                               ; Controller:inst2|fstate.PREP1 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.069      ;
; -3.031 ; RI:inst18|reg[4]                               ; Controller:inst2|fstate.JN    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.067      ;
; -3.030 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.065      ;
; -3.030 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[0]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.065      ;
; -3.030 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.065      ;
; -3.029 ; RI:inst18|reg[7]                               ; Controller:inst2|fstate.JN    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.065      ;
; -3.024 ; RI:inst18|reg[4]                               ; Controller:inst2|fstate.NOT1  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.052      ;
; -3.022 ; RI:inst18|reg[7]                               ; Controller:inst2|fstate.NOT1  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.050      ;
; -3.020 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.056      ;
; -3.020 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.056      ;
; -3.020 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.056      ;
; -3.020 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.056      ;
; -3.020 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.056      ;
; -3.020 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.JMP1  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.056      ;
; -3.003 ; memRAM:inst6|memCell:\genx:1:geny:3:gen|reg[0] ; RDMreg:inst24|reg[0]          ; clk          ; clk         ; 1.000        ; -0.009     ; 4.030      ;
; -2.996 ; memRAM:inst6|memCell:\genx:3:geny:0:gen|reg[2] ; RDMreg:inst24|reg[2]          ; clk          ; clk         ; 1.000        ; 0.015      ; 4.047      ;
; -2.989 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[5]          ; clk          ; clk         ; 1.000        ; -0.020     ; 4.005      ;
+--------+------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                            ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Controller:inst2|fstate.Start      ; Controller:inst2|fstate.Start                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.LoadAC     ; Controller:inst2|fstate.LoadAC                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.SetData    ; Controller:inst2|fstate.SetData                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.DISP1      ; Controller:inst2|fstate.DISP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.HLT        ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.Search3    ; Controller:inst2|fstate.Search3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.536 ; Controller:inst2|fstate.LoadAC     ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.539 ; Controller:inst2|fstate.SetData    ; Controller:inst2|fstate.DISP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; PC:inst21|reg[7]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.548 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.LDA                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; PC:inst21|reg[4]                   ; REMreg:inst25|reg[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.667 ; Controller:inst2|fstate.PREP1      ; Controller:inst2|fstate.PREP2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.674 ; Controller:inst2|fstate.Search1    ; Controller:inst2|fstate.Search2                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.681 ; Controller:inst2|fstate.Search3    ; Controller:inst2|fstate.Check                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.681 ; RDMreg:inst24|reg[2]               ; AC:inst|reg[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.715 ; Controller:inst2|fstate.JMP1       ; Controller:inst2|fstate.JMP2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.716 ; Controller:inst2|fstate.Wait1      ; Controller:inst2|fstate.Search1                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.983      ;
; 0.788 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.ADD                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.801 ; PC:inst21|reg[1]                   ; PC:inst21|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; PC:inst21|reg[3]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; Controller:inst2|fstate.JMP2       ; Controller:inst2|fstate.JMP3                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; Controller:inst2|fstate.Search2    ; Controller:inst2|fstate.Search3                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.808 ; Controller:inst2|fstate.Start      ; Controller:inst2|fstate.LoadAC                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; Controller:inst2|fstate.PREP3      ; Controller:inst2|fstate.STA1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; PC:inst21|reg[5]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; PC:inst21|reg[6]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; RDMreg:inst24|reg[1]               ; AC:inst|reg[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; PC:inst21|reg[7]                   ; REMreg:inst25|reg[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; PC:inst21|reg[6]                   ; REMreg:inst25|reg[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; PC:inst21|reg[5]                   ; REMreg:inst25|reg[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.838 ; PC:inst21|reg[4]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; PC:inst21|reg[0]                   ; PC:inst21|reg[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; PC:inst21|reg[2]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; Controller:inst2|fstate.JN         ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; Controller:inst2|fstate.JnNZ       ; Controller:inst2|fstate.Wait1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.854 ; Controller:inst2|fstate.Decision   ; Controller:inst2|fstate.SetAdress1             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.876 ; RDMreg:inst24|reg[6]               ; AC:inst|reg[6]                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.143      ;
; 0.965 ; RDMreg:inst24|reg[7]               ; memRAM:inst6|memCell:\genx:3:geny:3:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.229      ;
; 0.983 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.248      ;
; 0.986 ; Controller:inst2|fstate.NOT1       ; Controller:inst2|fstate.Wait1                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.260      ;
; 0.999 ; Controller:inst2|fstate.SetAdress1 ; Controller:inst2|fstate.SetData                ; clk          ; clk         ; 0.000        ; 0.006      ; 1.271      ;
; 1.011 ; Controller:inst2|fstate.PREP3      ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.013 ; RI:inst18|reg[3]                   ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.279      ;
; 1.046 ; AC:inst|reg[2]                     ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.098 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.362      ;
; 1.098 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:3:geny:3:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.362      ;
; 1.104 ; RDMreg:inst24|reg[5]               ; memRAM:inst6|memCell:\genx:3:geny:3:gen|reg[5] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.368      ;
; 1.105 ; RDMreg:inst24|reg[5]               ; memRAM:inst6|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.369      ;
; 1.108 ; RI:inst18|reg[2]                   ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.374      ;
; 1.128 ; RDMreg:inst24|reg[7]               ; AC:inst|reg[7]                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 1.399      ;
; 1.129 ; Controller:inst2|fstate.JZ         ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.388      ;
; 1.134 ; RDMreg:inst24|reg[3]               ; RI:inst18|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.009      ; 1.409      ;
; 1.134 ; Controller:inst2|fstate.DISP1      ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; -0.006     ; 1.394      ;
; 1.135 ; Controller:inst2|fstate.PREP2      ; Controller:inst2|fstate.PREP3                  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.408      ;
; 1.150 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:1:geny:1:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.015      ; 1.431      ;
; 1.154 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:0:geny:3:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.007      ; 1.427      ;
; 1.156 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:1:geny:2:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.015      ; 1.437      ;
; 1.158 ; PC:inst21|reg[1]                   ; REMreg:inst25|reg[1]                           ; clk          ; clk         ; 0.000        ; -0.019     ; 1.405      ;
; 1.158 ; RDMreg:inst24|reg[1]               ; RI:inst18|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.009      ; 1.433      ;
; 1.159 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.416      ;
; 1.159 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:3:geny:1:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.416      ;
; 1.167 ; RDMreg:inst24|reg[7]               ; memRAM:inst6|memCell:\genx:3:geny:2:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.424      ;
; 1.170 ; RDMreg:inst24|reg[7]               ; memRAM:inst6|memCell:\genx:3:geny:1:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.427      ;
; 1.171 ; RDMreg:inst24|reg[6]               ; memRAM:inst6|memCell:\genx:2:geny:2:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.010     ; 1.427      ;
; 1.171 ; RDMreg:inst24|reg[6]               ; memRAM:inst6|memCell:\genx:2:geny:1:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.010     ; 1.427      ;
; 1.184 ; PC:inst21|reg[1]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; PC:inst21|reg[3]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.197 ; PC:inst21|reg[6]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; PC:inst21|reg[5]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.200 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.OR1                    ; clk          ; clk         ; 0.000        ; -0.015     ; 1.451      ;
; 1.202 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.AND1                   ; clk          ; clk         ; 0.000        ; -0.015     ; 1.453      ;
; 1.212 ; NZ:inst15|reg[1]                   ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.008      ; 1.486      ;
; 1.214 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.223 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.NOT1                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.480      ;
; 1.224 ; PC:inst21|reg[4]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.226 ; RDMreg:inst24|reg[0]               ; memRAM:inst6|memCell:\genx:3:geny:3:gen|reg[0] ; clk          ; clk         ; 0.000        ; -0.006     ; 1.486      ;
; 1.227 ; PC:inst21|reg[0]                   ; PC:inst21|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; PC:inst21|reg[2]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.237 ; Controller:inst2|fstate.STA1       ; Controller:inst2|fstate.STA2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.246 ; AC:inst|reg[1]                     ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.512      ;
; 1.247 ; RDMreg:inst24|reg[6]               ; RI:inst18|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.009      ; 1.522      ;
; 1.255 ; PC:inst21|reg[1]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; PC:inst21|reg[3]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.257 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.JN                     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.522      ;
; 1.267 ; RDMreg:inst24|reg[2]               ; memRAM:inst6|memCell:\genx:3:geny:1:gen|reg[2] ; clk          ; clk         ; 0.000        ; -0.013     ; 1.520      ;
; 1.268 ; PC:inst21|reg[5]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.270 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:1:geny:0:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.006      ; 1.542      ;
; 1.276 ; RDMreg:inst24|reg[0]               ; AC:inst|reg[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.542      ;
; 1.283 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.JZ                     ; clk          ; clk         ; 0.000        ; 0.006      ; 1.555      ;
; 1.291 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 0.000        ; 0.006      ; 1.563      ;
; 1.292 ; RDMreg:inst24|reg[3]               ; memRAM:inst6|memCell:\genx:3:geny:1:gen|reg[3] ; clk          ; clk         ; 0.000        ; -0.013     ; 1.545      ;
; 1.294 ; RDMreg:inst24|reg[6]               ; memRAM:inst6|memCell:\genx:3:geny:1:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.013     ; 1.547      ;
; 1.295 ; PC:inst21|reg[4]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.297 ; AC:inst|reg[4]                     ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 0.000        ; -0.005     ; 1.558      ;
; 1.298 ; PC:inst21|reg[0]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; PC:inst21|reg[2]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.567      ;
; 1.304 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.JMP1                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.569      ;
; 1.310 ; PC:inst21|reg[0]                   ; REMreg:inst25|reg[0]                           ; clk          ; clk         ; 0.000        ; -0.019     ; 1.557      ;
; 1.311 ; AC:inst|reg[0]                     ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.577      ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.ADD        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.ADD        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.AND1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.AND1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Check      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Check      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.DISP1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.DISP1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Decision   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Decision   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.HLT        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.HLT        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JN         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JN         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JnNZ       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JnNZ       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.LDA        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.LDA        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.LoadAC     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.LoadAC     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.NOT1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.NOT1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.OR1        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.OR1        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.STA1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.STA1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.STA2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.STA2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.SetAdress1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.SetAdress1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.SetData    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.SetData    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Start      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Start      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Wait1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Wait1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NZ:inst15|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NZ:inst15|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NZ:inst15|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NZ:inst15|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDMreg:inst24|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDMreg:inst24|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDMreg:inst24|reg[1]               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; InData[*]  ; clk        ; 5.154 ; 5.154 ; Rise       ; clk             ;
;  InData[0] ; clk        ; 0.723 ; 0.723 ; Rise       ; clk             ;
;  InData[1] ; clk        ; 0.677 ; 0.677 ; Rise       ; clk             ;
;  InData[2] ; clk        ; 0.642 ; 0.642 ; Rise       ; clk             ;
;  InData[3] ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  InData[4] ; clk        ; 5.154 ; 5.154 ; Rise       ; clk             ;
;  InData[5] ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  InData[6] ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  InData[7] ; clk        ; 5.120 ; 5.120 ; Rise       ; clk             ;
; choice[*]  ; clk        ; 5.941 ; 5.941 ; Rise       ; clk             ;
;  choice[0] ; clk        ; 5.727 ; 5.727 ; Rise       ; clk             ;
;  choice[1] ; clk        ; 5.941 ; 5.941 ; Rise       ; clk             ;
; go         ; clk        ; 1.715 ; 1.715 ; Rise       ; clk             ;
; reset      ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; InData[*]  ; clk        ; -0.412 ; -0.412 ; Rise       ; clk             ;
;  InData[0] ; clk        ; -0.493 ; -0.493 ; Rise       ; clk             ;
;  InData[1] ; clk        ; -0.447 ; -0.447 ; Rise       ; clk             ;
;  InData[2] ; clk        ; -0.412 ; -0.412 ; Rise       ; clk             ;
;  InData[3] ; clk        ; -4.448 ; -4.448 ; Rise       ; clk             ;
;  InData[4] ; clk        ; -4.924 ; -4.924 ; Rise       ; clk             ;
;  InData[5] ; clk        ; -4.746 ; -4.746 ; Rise       ; clk             ;
;  InData[6] ; clk        ; -4.398 ; -4.398 ; Rise       ; clk             ;
;  InData[7] ; clk        ; -4.890 ; -4.890 ; Rise       ; clk             ;
; choice[*]  ; clk        ; -4.401 ; -4.401 ; Rise       ; clk             ;
;  choice[0] ; clk        ; -4.401 ; -4.401 ; Rise       ; clk             ;
;  choice[1] ; clk        ; -4.614 ; -4.614 ; Rise       ; clk             ;
; go         ; clk        ; -0.578 ; -0.578 ; Rise       ; clk             ;
; reset      ; clk        ; -0.348 ; -0.348 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 13.302 ; 13.302 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 13.302 ; 13.302 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 13.257 ; 13.257 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 13.302 ; 13.302 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 12.991 ; 12.991 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 12.743 ; 12.743 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 12.699 ; 12.699 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 12.923 ; 12.923 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 15.126 ; 15.126 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 13.909 ; 13.909 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 13.890 ; 13.890 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 14.860 ; 14.860 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 13.766 ; 13.766 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 14.380 ; 14.380 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 13.882 ; 13.882 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 15.126 ; 15.126 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 13.650 ; 13.650 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 13.177 ; 13.177 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 13.650 ; 13.650 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 13.037 ; 13.037 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 13.052 ; 13.052 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 13.047 ; 13.047 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 13.038 ; 13.038 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 13.037 ; 13.037 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 17.262 ; 17.262 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 17.184 ; 17.184 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 17.161 ; 17.161 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 17.115 ; 17.115 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 16.908 ; 16.908 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 17.042 ; 17.042 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 16.850 ; 16.850 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 17.262 ; 17.262 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 16.348 ; 16.348 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 16.154 ; 16.154 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 16.164 ; 16.164 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 16.174 ; 16.174 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 16.348 ; 16.348 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 16.173 ; 16.173 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 16.321 ; 16.321 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 16.284 ; 16.284 ; Rise       ; clk             ;
; NZ[*]          ; clk        ; 7.197  ; 7.197  ; Rise       ; clk             ;
;  NZ[0]         ; clk        ; 7.197  ; 7.197  ; Rise       ; clk             ;
;  NZ[1]         ; clk        ; 6.930  ; 6.930  ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 11.975 ; 11.975 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 7.673  ; 7.673  ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 7.403  ; 7.403  ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 6.958  ; 6.958  ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 7.171  ; 7.171  ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 8.171  ; 8.171  ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 8.506  ; 8.506  ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
; code[*]        ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  code[0]       ; clk        ; 8.558  ; 8.558  ; Rise       ; clk             ;
;  code[1]       ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  code[2]       ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  code[3]       ; clk        ; 8.351  ; 8.351  ; Rise       ; clk             ;
; dado[*]        ; clk        ; 12.728 ; 12.728 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 12.728 ; 12.728 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 11.476 ; 11.476 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 11.100 ; 11.100 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 10.311 ; 10.311 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 11.095 ; 11.095 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 10.766 ; 10.766 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 11.447 ; 11.447 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 11.124 ; 11.124 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 7.442  ; 7.442  ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 7.629  ; 7.629  ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 7.161  ; 7.161  ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 7.116  ; 7.116  ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 7.117  ; 7.117  ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 6.890  ; 6.890  ; Rise       ; clk             ;
; loadAc         ; clk        ; 8.503  ; 8.503  ; Rise       ; clk             ;
; loadnz         ; clk        ; 8.287  ; 8.287  ; Rise       ; clk             ;
; loadpc         ; clk        ; 8.126  ; 8.126  ; Rise       ; clk             ;
; loadrdm        ; clk        ; 9.307  ; 9.307  ; Rise       ; clk             ;
; loadrem        ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
; loadri         ; clk        ; 7.672  ; 7.672  ; Rise       ; clk             ;
; negAC          ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
; negData        ; clk        ; 12.626 ; 12.626 ; Rise       ; clk             ;
; read           ; clk        ; 9.154  ; 9.154  ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
; selrem         ; clk        ; 9.131  ; 9.131  ; Rise       ; clk             ;
; selual[*]      ; clk        ; 7.631  ; 7.631  ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 7.541  ; 7.541  ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 7.243  ; 7.243  ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 7.631  ; 7.631  ; Rise       ; clk             ;
; sumpc          ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
; write          ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 9.640  ; 9.640  ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 10.254 ; 10.254 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 10.212 ; 10.212 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 10.229 ; 10.229 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 9.673  ; 9.673  ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 9.640  ; 9.640  ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 9.856  ; 9.856  ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 10.651 ; 10.651 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 10.825 ; 10.825 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 10.807 ; 10.807 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 11.774 ; 11.774 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 10.684 ; 10.684 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 11.297 ; 11.297 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 10.800 ; 10.800 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 10.651 ; 10.651 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 8.697  ; 8.697  ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 9.654  ; 9.654  ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 9.608  ; 9.608  ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 8.697  ; 8.697  ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 8.905  ; 8.905  ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 8.863  ; 8.863  ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 8.834  ; 8.834  ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 10.939 ; 10.939 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 11.246 ; 11.246 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 11.224 ; 11.224 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 11.197 ; 11.197 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 10.976 ; 10.976 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 10.991 ; 10.991 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 10.939 ; 10.939 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 11.261 ; 11.261 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 10.997 ; 10.997 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 10.997 ; 10.997 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 11.019 ; 11.019 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 11.014 ; 11.014 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 11.194 ; 11.194 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 11.021 ; 11.021 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 11.168 ; 11.168 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 11.127 ; 11.127 ; Rise       ; clk             ;
; NZ[*]          ; clk        ; 6.930  ; 6.930  ; Rise       ; clk             ;
;  NZ[0]         ; clk        ; 7.197  ; 7.197  ; Rise       ; clk             ;
;  NZ[1]         ; clk        ; 6.930  ; 6.930  ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 10.059 ; 10.059 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 6.958  ; 6.958  ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 7.673  ; 7.673  ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 7.403  ; 7.403  ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 6.958  ; 6.958  ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 7.171  ; 7.171  ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 8.171  ; 8.171  ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 8.506  ; 8.506  ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
; code[*]        ; clk        ; 7.385  ; 7.385  ; Rise       ; clk             ;
;  code[0]       ; clk        ; 7.488  ; 7.488  ; Rise       ; clk             ;
;  code[1]       ; clk        ; 7.774  ; 7.774  ; Rise       ; clk             ;
;  code[2]       ; clk        ; 7.385  ; 7.385  ; Rise       ; clk             ;
;  code[3]       ; clk        ; 7.482  ; 7.482  ; Rise       ; clk             ;
; dado[*]        ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 10.545 ; 10.545 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 9.511  ; 9.511  ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 8.812  ; 8.812  ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 8.576  ; 8.576  ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 9.354  ; 9.354  ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 9.011  ; 9.011  ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 6.890  ; 6.890  ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 7.442  ; 7.442  ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 7.629  ; 7.629  ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 7.161  ; 7.161  ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 7.116  ; 7.116  ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 7.117  ; 7.117  ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 6.890  ; 6.890  ; Rise       ; clk             ;
; loadAc         ; clk        ; 7.503  ; 7.503  ; Rise       ; clk             ;
; loadnz         ; clk        ; 7.851  ; 7.851  ; Rise       ; clk             ;
; loadpc         ; clk        ; 8.126  ; 8.126  ; Rise       ; clk             ;
; loadrdm        ; clk        ; 8.495  ; 8.495  ; Rise       ; clk             ;
; loadrem        ; clk        ; 8.850  ; 8.850  ; Rise       ; clk             ;
; loadri         ; clk        ; 7.672  ; 7.672  ; Rise       ; clk             ;
; negAC          ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
; negData        ; clk        ; 9.832  ; 9.832  ; Rise       ; clk             ;
; read           ; clk        ; 8.625  ; 8.625  ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 7.847  ; 7.847  ; Rise       ; clk             ;
; selrem         ; clk        ; 8.896  ; 8.896  ; Rise       ; clk             ;
; selual[*]      ; clk        ; 7.115  ; 7.115  ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 7.392  ; 7.392  ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 7.115  ; 7.115  ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 7.583  ; 7.583  ; Rise       ; clk             ;
; sumpc          ; clk        ; 7.522  ; 7.522  ; Rise       ; clk             ;
; write          ; clk        ; 7.592  ; 7.592  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; reset      ; DisplayAC1[0] ; 11.235 ;        ;        ; 11.235 ;
; reset      ; DisplayAC1[1] ; 11.194 ;        ;        ; 11.194 ;
; reset      ; DisplayAC1[2] ; 11.236 ;        ;        ; 11.236 ;
; reset      ; DisplayAC1[3] ; 11.237 ;        ;        ; 11.237 ;
; reset      ; DisplayAC1[4] ; 10.984 ;        ;        ; 10.984 ;
; reset      ; DisplayAC1[5] ; 10.939 ;        ;        ; 10.939 ;
; reset      ; DisplayAC1[6] ;        ; 10.934 ; 10.934 ;        ;
; reset      ; DisplayAC2[0] ; 12.735 ;        ;        ; 12.735 ;
; reset      ; DisplayAC2[1] ; 12.716 ;        ;        ; 12.716 ;
; reset      ; DisplayAC2[2] ; 13.686 ;        ;        ; 13.686 ;
; reset      ; DisplayAC2[3] ; 12.592 ;        ;        ; 12.592 ;
; reset      ; DisplayAC2[4] ; 13.206 ;        ;        ; 13.206 ;
; reset      ; DisplayAC2[5] ; 12.708 ;        ;        ; 12.708 ;
; reset      ; DisplayAC2[6] ;        ; 13.952 ; 13.952 ;        ;
; reset      ; DisplayAdd[0] ; 12.003 ;        ;        ; 12.003 ;
; reset      ; DisplayAdd[1] ; 12.476 ;        ;        ; 12.476 ;
; reset      ; DisplayAdd[2] ; 11.863 ;        ;        ; 11.863 ;
; reset      ; DisplayAdd[3] ; 11.878 ;        ;        ; 11.878 ;
; reset      ; DisplayAdd[4] ; 11.873 ;        ;        ; 11.873 ;
; reset      ; DisplayAdd[5] ; 11.864 ;        ;        ; 11.864 ;
; reset      ; DisplayAdd[6] ;        ; 11.863 ; 11.863 ;        ;
; reset      ; DisplayD1[0]  ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; reset      ; DisplayD1[1]  ; 15.980 ; 15.980 ; 15.980 ; 15.980 ;
; reset      ; DisplayD1[2]  ; 15.934 ; 15.934 ; 15.934 ; 15.934 ;
; reset      ; DisplayD1[3]  ; 15.727 ; 15.727 ; 15.727 ; 15.727 ;
; reset      ; DisplayD1[4]  ; 15.725 ; 15.861 ; 15.861 ; 15.725 ;
; reset      ; DisplayD1[5]  ; 15.669 ; 15.669 ; 15.669 ; 15.669 ;
; reset      ; DisplayD1[6]  ; 16.081 ; 16.081 ; 16.081 ; 16.081 ;
; reset      ; DisplayD2[0]  ; 15.288 ; 15.288 ; 15.288 ; 15.288 ;
; reset      ; DisplayD2[1]  ; 15.298 ; 15.298 ; 15.298 ; 15.298 ;
; reset      ; DisplayD2[2]  ; 15.308 ; 15.308 ; 15.308 ; 15.308 ;
; reset      ; DisplayD2[3]  ; 15.482 ; 15.482 ; 15.482 ; 15.482 ;
; reset      ; DisplayD2[4]  ; 15.307 ; 15.307 ; 15.307 ; 15.307 ;
; reset      ; DisplayD2[5]  ; 15.455 ; 15.455 ; 15.455 ; 15.455 ;
; reset      ; DisplayD2[6]  ; 15.418 ; 15.418 ; 15.418 ; 15.418 ;
; reset      ; TurndspOn     ;        ; 10.801 ; 10.801 ;        ;
; reset      ; dado[0]       ;        ; 11.948 ; 11.948 ;        ;
; reset      ; dado[1]       ;        ; 10.250 ; 10.250 ;        ;
; reset      ; dado[2]       ;        ; 9.838  ; 9.838  ;        ;
; reset      ; dado[3]       ;        ; 9.558  ; 9.558  ;        ;
; reset      ; dado[4]       ;        ; 10.116 ; 10.116 ;        ;
; reset      ; dado[5]       ;        ; 9.819  ; 9.819  ;        ;
; reset      ; dado[6]       ;        ; 9.991  ; 9.991  ;        ;
; reset      ; dado[7]       ;        ; 10.258 ; 10.258 ;        ;
; reset      ; loadAc        ;        ; 8.084  ; 8.084  ;        ;
; reset      ; loadnz        ;        ; 8.134  ; 8.134  ;        ;
; reset      ; loadpc        ;        ; 7.919  ; 7.919  ;        ;
; reset      ; loadrdm       ;        ; 8.657  ; 8.657  ;        ;
; reset      ; loadrem       ;        ; 8.385  ; 8.385  ;        ;
; reset      ; loadri        ;        ; 8.162  ; 8.162  ;        ;
; reset      ; negData       ;        ; 11.599 ; 11.599 ;        ;
; reset      ; read          ;        ; 8.914  ; 8.914  ;        ;
; reset      ; selrdm[0]     ;        ; 7.434  ; 7.434  ;        ;
; reset      ; selrdm[1]     ;        ; 8.424  ; 8.424  ;        ;
; reset      ; selrem        ;        ; 8.211  ; 8.211  ;        ;
; reset      ; selual[0]     ;        ; 8.339  ; 8.339  ;        ;
; reset      ; selual[1]     ;        ; 8.026  ; 8.026  ;        ;
; reset      ; selual[2]     ;        ; 8.087  ; 8.087  ;        ;
; reset      ; sumpc         ;        ; 8.340  ; 8.340  ;        ;
; reset      ; write         ;        ; 7.816  ; 7.816  ;        ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; reset      ; DisplayAC1[0] ; 11.235 ;        ;        ; 11.235 ;
; reset      ; DisplayAC1[1] ; 11.194 ;        ;        ; 11.194 ;
; reset      ; DisplayAC1[2] ; 11.236 ;        ;        ; 11.236 ;
; reset      ; DisplayAC1[3] ; 11.237 ;        ;        ; 11.237 ;
; reset      ; DisplayAC1[4] ; 10.984 ;        ;        ; 10.984 ;
; reset      ; DisplayAC1[5] ; 10.939 ;        ;        ; 10.939 ;
; reset      ; DisplayAC1[6] ;        ; 10.934 ; 10.934 ;        ;
; reset      ; DisplayAC2[0] ; 12.735 ;        ;        ; 12.735 ;
; reset      ; DisplayAC2[1] ; 12.716 ;        ;        ; 12.716 ;
; reset      ; DisplayAC2[2] ; 13.686 ;        ;        ; 13.686 ;
; reset      ; DisplayAC2[3] ; 12.592 ;        ;        ; 12.592 ;
; reset      ; DisplayAC2[4] ; 13.206 ;        ;        ; 13.206 ;
; reset      ; DisplayAC2[5] ; 12.708 ;        ;        ; 12.708 ;
; reset      ; DisplayAC2[6] ;        ; 13.952 ; 13.952 ;        ;
; reset      ; DisplayAdd[0] ; 12.003 ;        ;        ; 12.003 ;
; reset      ; DisplayAdd[1] ; 12.476 ;        ;        ; 12.476 ;
; reset      ; DisplayAdd[2] ; 11.863 ;        ;        ; 11.863 ;
; reset      ; DisplayAdd[3] ; 11.878 ;        ;        ; 11.878 ;
; reset      ; DisplayAdd[4] ; 11.873 ;        ;        ; 11.873 ;
; reset      ; DisplayAdd[5] ; 11.864 ;        ;        ; 11.864 ;
; reset      ; DisplayAdd[6] ;        ; 11.863 ; 11.863 ;        ;
; reset      ; DisplayD1[0]  ; 11.717 ; 11.717 ; 11.717 ; 11.717 ;
; reset      ; DisplayD1[1]  ; 11.695 ; 11.695 ; 11.695 ; 11.695 ;
; reset      ; DisplayD1[2]  ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; reset      ; DisplayD1[3]  ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; reset      ; DisplayD1[4]  ; 11.566 ; 11.566 ; 11.566 ; 11.566 ;
; reset      ; DisplayD1[5]  ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; reset      ; DisplayD1[6]  ; 11.793 ; 11.793 ; 11.793 ; 11.793 ;
; reset      ; DisplayD2[0]  ; 12.309 ; 12.643 ; 12.643 ; 12.309 ;
; reset      ; DisplayD2[1]  ; 12.321 ; 12.665 ; 12.665 ; 12.321 ;
; reset      ; DisplayD2[2]  ; 12.328 ; 12.660 ; 12.660 ; 12.328 ;
; reset      ; DisplayD2[3]  ; 12.162 ; 12.840 ; 12.840 ; 12.162 ;
; reset      ; DisplayD2[4]  ; 12.335 ; 12.667 ; 12.667 ; 12.335 ;
; reset      ; DisplayD2[5]  ; 12.178 ; 12.814 ; 12.814 ; 12.178 ;
; reset      ; DisplayD2[6]  ; 12.773 ; 12.175 ; 12.175 ; 12.773 ;
; reset      ; TurndspOn     ;        ; 10.801 ; 10.801 ;        ;
; reset      ; dado[0]       ;        ; 11.948 ; 11.948 ;        ;
; reset      ; dado[1]       ;        ; 10.250 ; 10.250 ;        ;
; reset      ; dado[2]       ;        ; 9.838  ; 9.838  ;        ;
; reset      ; dado[3]       ;        ; 9.558  ; 9.558  ;        ;
; reset      ; dado[4]       ;        ; 10.116 ; 10.116 ;        ;
; reset      ; dado[5]       ;        ; 9.819  ; 9.819  ;        ;
; reset      ; dado[6]       ;        ; 9.991  ; 9.991  ;        ;
; reset      ; dado[7]       ;        ; 10.258 ; 10.258 ;        ;
; reset      ; loadAc        ;        ; 8.084  ; 8.084  ;        ;
; reset      ; loadnz        ;        ; 8.134  ; 8.134  ;        ;
; reset      ; loadpc        ;        ; 7.919  ; 7.919  ;        ;
; reset      ; loadrdm       ;        ; 8.657  ; 8.657  ;        ;
; reset      ; loadrem       ;        ; 8.385  ; 8.385  ;        ;
; reset      ; loadri        ;        ; 8.162  ; 8.162  ;        ;
; reset      ; negData       ;        ; 11.599 ; 11.599 ;        ;
; reset      ; read          ;        ; 8.914  ; 8.914  ;        ;
; reset      ; selrdm[0]     ;        ; 7.434  ; 7.434  ;        ;
; reset      ; selrdm[1]     ;        ; 8.424  ; 8.424  ;        ;
; reset      ; selrem        ;        ; 8.211  ; 8.211  ;        ;
; reset      ; selual[0]     ;        ; 8.339  ; 8.339  ;        ;
; reset      ; selual[1]     ;        ; 8.026  ; 8.026  ;        ;
; reset      ; selual[2]     ;        ; 8.087  ; 8.087  ;        ;
; reset      ; sumpc         ;        ; 8.340  ; 8.340  ;        ;
; reset      ; write         ;        ; 7.816  ; 7.816  ;        ;
+------------+---------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.296 ; -106.760      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -201.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                        ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.296 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.342      ;
; -1.292 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.338      ;
; -1.279 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.325      ;
; -1.251 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.297      ;
; -1.249 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.295      ;
; -1.236 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.282      ;
; -1.215 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.261      ;
; -1.208 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.254      ;
; -1.205 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.251      ;
; -1.199 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.245      ;
; -1.150 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.196      ;
; -1.139 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.185      ;
; -1.137 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.183      ;
; -1.136 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.182      ;
; -1.135 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.181      ;
; -1.132 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.178      ;
; -1.126 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.172      ;
; -1.124 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.165      ;
; -1.122 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.168      ;
; -1.119 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.165      ;
; -1.108 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.149      ;
; -1.097 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.138      ;
; -1.087 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.128      ;
; -1.080 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.097      ;
; -1.076 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.117      ;
; -1.065 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; 0.014      ; 2.111      ;
; -1.060 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.101      ;
; -1.045 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.086      ;
; -1.035 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.076      ;
; -1.033 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.074      ;
; -1.019 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.060      ;
; -1.016 ; RDMreg:inst24|reg[1]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.049      ;
; -1.014 ; AC:inst|reg[1]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.047      ;
; -1.010 ; Controller:inst2|fstate.HLT                    ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.027      ;
; -0.993 ; Controller:inst2|fstate.Search2                ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 2.016      ;
; -0.983 ; RDMreg:inst24|reg[1]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.016      ;
; -0.981 ; Controller:inst2|fstate.PREP4                  ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.998      ;
; -0.981 ; AC:inst|reg[1]                                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.014      ;
; -0.975 ; Controller:inst2|fstate.Search3                ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.998      ;
; -0.967 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 2.008      ;
; -0.961 ; Controller:inst2|fstate.SetData                ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.978      ;
; -0.949 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.966      ;
; -0.947 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.988      ;
; -0.943 ; Controller:inst2|fstate.Wait1                  ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.966      ;
; -0.941 ; memRAM:inst6|memCell:\genx:0:geny:2:gen|reg[0] ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.008     ; 1.965      ;
; -0.941 ; AC:inst|reg[0]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 1.974      ;
; -0.930 ; memRAM:inst6|memCell:\genx:1:geny:2:gen|reg[6] ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.953      ;
; -0.921 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[2]                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.952      ;
; -0.921 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[0]                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.952      ;
; -0.921 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[1]                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.952      ;
; -0.921 ; Controller:inst2|fstate.PREP2                  ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.944      ;
; -0.916 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[4]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.948      ;
; -0.916 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[5]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.948      ;
; -0.916 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[7]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.948      ;
; -0.916 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[3]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.948      ;
; -0.916 ; Controller:inst2|fstate.AND1                   ; AC:inst|reg[6]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.948      ;
; -0.913 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.020     ; 1.925      ;
; -0.913 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.020     ; 1.925      ;
; -0.913 ; Controller:inst2|fstate.DISP1                  ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.020     ; 1.925      ;
; -0.911 ; memRAM:inst6|memCell:\genx:1:geny:0:gen|reg[0] ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.941      ;
; -0.908 ; AC:inst|reg[0]                                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 1.941      ;
; -0.897 ; Controller:inst2|fstate.OR1                    ; AC:inst|reg[2]                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.928      ;
; -0.897 ; Controller:inst2|fstate.OR1                    ; AC:inst|reg[0]                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.928      ;
; -0.897 ; Controller:inst2|fstate.OR1                    ; AC:inst|reg[1]                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.928      ;
; -0.892 ; Controller:inst2|fstate.OR1                    ; AC:inst|reg[4]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.924      ;
; -0.892 ; Controller:inst2|fstate.OR1                    ; AC:inst|reg[5]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.924      ;
; -0.892 ; Controller:inst2|fstate.OR1                    ; AC:inst|reg[7]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.924      ;
; -0.892 ; Controller:inst2|fstate.OR1                    ; AC:inst|reg[3]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.924      ;
; -0.892 ; Controller:inst2|fstate.OR1                    ; AC:inst|reg[6]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.924      ;
; -0.891 ; REMreg:inst25|reg[2]                           ; memRAM:inst6|memCell:\genx:1:geny:3:gen|reg[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 1.931      ;
; -0.888 ; RDMreg:inst24|reg[5]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.006      ; 1.926      ;
; -0.887 ; memRAM:inst6|memCell:\genx:1:geny:1:gen|reg[0] ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.910      ;
; -0.885 ; RDMreg:inst24|reg[0]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 1.918      ;
; -0.882 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.915      ;
; -0.879 ; Controller:inst2|fstate.HLT                    ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.896      ;
; -0.878 ; REMreg:inst25|reg[3]                           ; memRAM:inst6|memCell:\genx:1:geny:3:gen|reg[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 1.918      ;
; -0.870 ; Controller:inst2|fstate.OR1                    ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.902      ;
; -0.862 ; Controller:inst2|fstate.Search2                ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.885      ;
; -0.857 ; RI:inst18|reg[4]                               ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.890      ;
; -0.853 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.NOT1                   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.878      ;
; -0.852 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.JN                     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.885      ;
; -0.852 ; RDMreg:inst24|reg[0]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 1.885      ;
; -0.850 ; Controller:inst2|fstate.PREP4                  ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.867      ;
; -0.844 ; Controller:inst2|fstate.Search3                ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.867      ;
; -0.843 ; Controller:inst2|fstate.HLT                    ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.020     ; 1.855      ;
; -0.843 ; Controller:inst2|fstate.HLT                    ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.020     ; 1.855      ;
; -0.843 ; Controller:inst2|fstate.HLT                    ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.020     ; 1.855      ;
; -0.840 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.873      ;
; -0.835 ; REMreg:inst25|reg[3]                           ; memRAM:inst6|memCell:\genx:2:geny:0:gen|reg[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 1.875      ;
; -0.832 ; Controller:inst2|fstate.AND1                   ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.864      ;
; -0.830 ; Controller:inst2|fstate.SetData                ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.847      ;
; -0.829 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.JMP1                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.861      ;
; -0.829 ; AC:inst|reg[2]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.001      ; 1.862      ;
; -0.829 ; REMreg:inst25|reg[1]                           ; memRAM:inst6|memCell:\genx:1:geny:3:gen|reg[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 1.869      ;
; -0.829 ; RI:inst18|reg[7]                               ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.862      ;
; -0.828 ; RI:inst18|reg[4]                               ; Controller:inst2|fstate.NOT1                   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.853      ;
; -0.827 ; RI:inst18|reg[4]                               ; Controller:inst2|fstate.JN                     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.860      ;
; -0.824 ; Controller:inst2|fstate.JMP2                   ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.847      ;
; -0.821 ; Controller:inst2|fstate.NOT1                   ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.853      ;
; -0.819 ; RI:inst18|reg[2]                               ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.852      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                            ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Controller:inst2|fstate.Start      ; Controller:inst2|fstate.Start                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.LoadAC     ; Controller:inst2|fstate.LoadAC                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.SetData    ; Controller:inst2|fstate.SetData                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.DISP1      ; Controller:inst2|fstate.DISP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.HLT        ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.Search3    ; Controller:inst2|fstate.Search3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; Controller:inst2|fstate.LoadAC     ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; Controller:inst2|fstate.SetData    ; Controller:inst2|fstate.DISP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; PC:inst21|reg[7]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.254 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.LDA                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.300 ; PC:inst21|reg[4]                   ; REMreg:inst25|reg[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.452      ;
; 0.309 ; RDMreg:inst24|reg[2]               ; AC:inst|reg[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.324 ; Controller:inst2|fstate.PREP1      ; Controller:inst2|fstate.PREP2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; Controller:inst2|fstate.JMP1       ; Controller:inst2|fstate.JMP2                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.480      ;
; 0.327 ; Controller:inst2|fstate.Search1    ; Controller:inst2|fstate.Search2                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; Controller:inst2|fstate.Wait1      ; Controller:inst2|fstate.Search1                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; Controller:inst2|fstate.Search3    ; Controller:inst2|fstate.Check                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.358 ; PC:inst21|reg[1]                   ; PC:inst21|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PC:inst21|reg[3]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; Controller:inst2|fstate.Search2    ; Controller:inst2|fstate.Search3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.367 ; PC:inst21|reg[5]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; PC:inst21|reg[6]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Controller:inst2|fstate.JMP2       ; Controller:inst2|fstate.JMP3                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Controller:inst2|fstate.Start      ; Controller:inst2|fstate.LoadAC                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Controller:inst2|fstate.PREP3      ; Controller:inst2|fstate.STA1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; RDMreg:inst24|reg[1]               ; AC:inst|reg[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; PC:inst21|reg[0]                   ; PC:inst21|reg[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; PC:inst21|reg[2]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.ADD                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; PC:inst21|reg[4]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; PC:inst21|reg[7]                   ; REMreg:inst25|reg[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; PC:inst21|reg[6]                   ; REMreg:inst25|reg[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; PC:inst21|reg[5]                   ; REMreg:inst25|reg[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; Controller:inst2|fstate.JN         ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; Controller:inst2|fstate.JnNZ       ; Controller:inst2|fstate.Wait1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.386 ; Controller:inst2|fstate.Decision   ; Controller:inst2|fstate.SetAdress1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.394 ; RDMreg:inst24|reg[6]               ; AC:inst|reg[6]                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.547      ;
; 0.438 ; Controller:inst2|fstate.NOT1       ; Controller:inst2|fstate.Wait1                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.598      ;
; 0.442 ; RDMreg:inst24|reg[7]               ; memRAM:inst6|memCell:\genx:3:geny:3:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.592      ;
; 0.448 ; Controller:inst2|fstate.PREP3      ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.449 ; Controller:inst2|fstate.SetAdress1 ; Controller:inst2|fstate.SetData                ; clk          ; clk         ; 0.000        ; 0.006      ; 0.607      ;
; 0.463 ; RI:inst18|reg[3]                   ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.470 ; AC:inst|reg[2]                     ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.496 ; PC:inst21|reg[1]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; PC:inst21|reg[3]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.505 ; PC:inst21|reg[6]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; PC:inst21|reg[5]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; Controller:inst2|fstate.DISP1      ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.653      ;
; 0.511 ; RDMreg:inst24|reg[7]               ; AC:inst|reg[7]                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 0.669      ;
; 0.513 ; PC:inst21|reg[0]                   ; PC:inst21|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; PC:inst21|reg[2]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; PC:inst21|reg[4]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; RI:inst18|reg[2]                   ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.521 ; Controller:inst2|fstate.JZ         ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.667      ;
; 0.528 ; RDMreg:inst24|reg[5]               ; memRAM:inst6|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.678      ;
; 0.529 ; RDMreg:inst24|reg[5]               ; memRAM:inst6|memCell:\genx:3:geny:3:gen|reg[5] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.679      ;
; 0.530 ; PC:inst21|reg[1]                   ; REMreg:inst25|reg[1]                           ; clk          ; clk         ; 0.000        ; -0.018     ; 0.664      ;
; 0.531 ; Controller:inst2|fstate.PREP2      ; Controller:inst2|fstate.PREP3                  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.689      ;
; 0.531 ; PC:inst21|reg[1]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; PC:inst21|reg[3]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.535 ; RDMreg:inst24|reg[3]               ; RI:inst18|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.695      ;
; 0.536 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.686      ;
; 0.536 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:3:geny:3:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.686      ;
; 0.540 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; PC:inst21|reg[5]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; NZ:inst15|reg[1]                   ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.008      ; 0.702      ;
; 0.544 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:0:geny:3:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.007      ; 0.703      ;
; 0.545 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:1:geny:1:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.014      ; 0.711      ;
; 0.547 ; RDMreg:inst24|reg[1]               ; RI:inst18|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.707      ;
; 0.548 ; PC:inst21|reg[0]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:1:geny:2:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.014      ; 0.715      ;
; 0.549 ; PC:inst21|reg[2]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; PC:inst21|reg[4]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; AC:inst|reg[1]                     ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.008     ; 0.699      ;
; 0.557 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:3:geny:1:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.008     ; 0.701      ;
; 0.561 ; RDMreg:inst24|reg[7]               ; memRAM:inst6|memCell:\genx:3:geny:2:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.008     ; 0.705      ;
; 0.562 ; RDMreg:inst24|reg[6]               ; memRAM:inst6|memCell:\genx:2:geny:2:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.009     ; 0.705      ;
; 0.562 ; RDMreg:inst24|reg[6]               ; RI:inst18|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.722      ;
; 0.563 ; RDMreg:inst24|reg[6]               ; memRAM:inst6|memCell:\genx:2:geny:1:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.009     ; 0.706      ;
; 0.565 ; RDMreg:inst24|reg[7]               ; memRAM:inst6|memCell:\genx:3:geny:1:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.008     ; 0.709      ;
; 0.566 ; PC:inst21|reg[1]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; PC:inst21|reg[3]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; Controller:inst2|fstate.STA1       ; Controller:inst2|fstate.STA2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; RDMreg:inst24|reg[0]               ; memRAM:inst6|memCell:\genx:3:geny:3:gen|reg[0] ; clk          ; clk         ; 0.000        ; -0.007     ; 0.712      ;
; 0.570 ; RDMreg:inst24|reg[0]               ; AC:inst|reg[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.578 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 0.000        ; 0.006      ; 0.736      ;
; 0.580 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.OR1                    ; clk          ; clk         ; 0.000        ; -0.014     ; 0.718      ;
; 0.582 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.NOT1                   ; clk          ; clk         ; 0.000        ; -0.008     ; 0.726      ;
; 0.582 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.JZ                     ; clk          ; clk         ; 0.000        ; 0.006      ; 0.740      ;
; 0.582 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.JN                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.AND1                   ; clk          ; clk         ; 0.000        ; -0.014     ; 0.721      ;
; 0.583 ; PC:inst21|reg[0]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.584 ; PC:inst21|reg[2]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; PC:inst21|reg[4]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.JMP1                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.738      ;
; 0.588 ; AC:inst|reg[4]                     ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 0.000        ; -0.006     ; 0.734      ;
; 0.591 ; RDMreg:inst24|reg[4]               ; memRAM:inst6|memCell:\genx:1:geny:0:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.005      ; 0.748      ;
; 0.593 ; RDMreg:inst24|reg[4]               ; AC:inst|reg[4]                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 0.751      ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.ADD        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.ADD        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.AND1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.AND1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Check      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Check      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.DISP1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.DISP1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Decision   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Decision   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.HLT        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.HLT        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JN         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JN         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JnNZ       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JnNZ       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.LDA        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.LDA        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.LoadAC     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.LoadAC     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.NOT1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.NOT1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.OR1        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.OR1        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.STA1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.STA1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.STA2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.STA2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.SetAdress1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.SetAdress1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.SetData    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.SetData    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Start      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Start      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Wait1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Wait1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NZ:inst15|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NZ:inst15|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NZ:inst15|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NZ:inst15|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDMreg:inst24|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDMreg:inst24|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDMreg:inst24|reg[1]               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; InData[*]  ; clk        ; 2.834 ; 2.834 ; Rise       ; clk             ;
;  InData[0] ; clk        ; 0.144 ; 0.144 ; Rise       ; clk             ;
;  InData[1] ; clk        ; 0.118 ; 0.118 ; Rise       ; clk             ;
;  InData[2] ; clk        ; 0.095 ; 0.095 ; Rise       ; clk             ;
;  InData[3] ; clk        ; 2.583 ; 2.583 ; Rise       ; clk             ;
;  InData[4] ; clk        ; 2.833 ; 2.833 ; Rise       ; clk             ;
;  InData[5] ; clk        ; 2.721 ; 2.721 ; Rise       ; clk             ;
;  InData[6] ; clk        ; 2.565 ; 2.565 ; Rise       ; clk             ;
;  InData[7] ; clk        ; 2.834 ; 2.834 ; Rise       ; clk             ;
; choice[*]  ; clk        ; 3.132 ; 3.132 ; Rise       ; clk             ;
;  choice[0] ; clk        ; 3.000 ; 3.000 ; Rise       ; clk             ;
;  choice[1] ; clk        ; 3.132 ; 3.132 ; Rise       ; clk             ;
; go         ; clk        ; 0.578 ; 0.578 ; Rise       ; clk             ;
; reset      ; clk        ; 2.043 ; 2.043 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; InData[*]  ; clk        ; 0.025  ; 0.025  ; Rise       ; clk             ;
;  InData[0] ; clk        ; -0.024 ; -0.024 ; Rise       ; clk             ;
;  InData[1] ; clk        ; 0.002  ; 0.002  ; Rise       ; clk             ;
;  InData[2] ; clk        ; 0.025  ; 0.025  ; Rise       ; clk             ;
;  InData[3] ; clk        ; -2.463 ; -2.463 ; Rise       ; clk             ;
;  InData[4] ; clk        ; -2.713 ; -2.713 ; Rise       ; clk             ;
;  InData[5] ; clk        ; -2.601 ; -2.601 ; Rise       ; clk             ;
;  InData[6] ; clk        ; -2.445 ; -2.445 ; Rise       ; clk             ;
;  InData[7] ; clk        ; -2.714 ; -2.714 ; Rise       ; clk             ;
; choice[*]  ; clk        ; -2.407 ; -2.407 ; Rise       ; clk             ;
;  choice[0] ; clk        ; -2.407 ; -2.407 ; Rise       ; clk             ;
;  choice[1] ; clk        ; -2.537 ; -2.537 ; Rise       ; clk             ;
; go         ; clk        ; -0.079 ; -0.079 ; Rise       ; clk             ;
; reset      ; clk        ; 0.052  ; 0.052  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 6.730 ; 6.730 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 6.730 ; 6.730 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 6.682 ; 6.682 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 6.727 ; 6.727 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 6.604 ; 6.604 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 6.490 ; 6.490 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 6.464 ; 6.464 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 6.574 ; 6.574 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 7.692 ; 7.692 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 7.159 ; 7.159 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 7.151 ; 7.151 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 7.653 ; 7.653 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 7.118 ; 7.118 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 7.344 ; 7.344 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 7.135 ; 7.135 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 7.692 ; 7.692 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 7.147 ; 7.147 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 6.849 ; 6.849 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 7.147 ; 7.147 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 6.856 ; 6.856 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 6.852 ; 6.852 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 6.837 ; 6.837 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 6.817 ; 6.817 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 8.490 ; 8.490 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 8.448 ; 8.448 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 8.423 ; 8.423 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 8.412 ; 8.412 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 8.328 ; 8.328 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 8.361 ; 8.361 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 8.299 ; 8.299 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 8.490 ; 8.490 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 8.034 ; 8.034 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 7.969 ; 7.969 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 7.975 ; 7.975 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 7.981 ; 7.981 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 8.032 ; 8.032 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 7.974 ; 7.974 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 8.034 ; 8.034 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 8.034 ; 8.034 ; Rise       ; clk             ;
; NZ[*]          ; clk        ; 4.038 ; 4.038 ; Rise       ; clk             ;
;  NZ[0]         ; clk        ; 4.038 ; 4.038 ; Rise       ; clk             ;
;  NZ[1]         ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 6.300 ; 6.300 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 4.736 ; 4.736 ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 4.237 ; 4.237 ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 4.736 ; 4.736 ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
; code[*]        ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  code[0]       ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  code[1]       ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  code[2]       ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  code[3]       ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
; dado[*]        ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 5.890 ; 5.890 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 5.773 ; 5.773 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 5.350 ; 5.350 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 5.764 ; 5.764 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 5.565 ; 5.565 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 5.870 ; 5.870 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 5.767 ; 5.767 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 4.237 ; 4.237 ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 4.142 ; 4.142 ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
; loadAc         ; clk        ; 4.573 ; 4.573 ; Rise       ; clk             ;
; loadnz         ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
; loadpc         ; clk        ; 4.459 ; 4.459 ; Rise       ; clk             ;
; loadrdm        ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
; loadrem        ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
; loadri         ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
; negAC          ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
; negData        ; clk        ; 6.583 ; 6.583 ; Rise       ; clk             ;
; read           ; clk        ; 4.901 ; 4.901 ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
; selrem         ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
; selual[*]      ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
; sumpc          ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
; write          ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 5.180 ; 5.180 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 5.455 ; 5.455 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 5.449 ; 5.449 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 5.320 ; 5.320 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 5.196 ; 5.196 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 5.180 ; 5.180 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 5.275 ; 5.275 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 5.597 ; 5.597 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 5.641 ; 5.641 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 5.632 ; 5.632 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 6.133 ; 6.133 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 5.601 ; 5.601 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 5.827 ; 5.827 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 5.617 ; 5.617 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 5.597 ; 5.597 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 5.142 ; 5.142 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 5.012 ; 5.012 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 5.091 ; 5.091 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 4.704 ; 4.704 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 5.823 ; 5.823 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 5.780 ; 5.780 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 5.704 ; 5.704 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 5.733 ; 5.733 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 5.866 ; 5.866 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 5.696 ; 5.696 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 5.692 ; 5.692 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 5.743 ; 5.743 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 5.690 ; 5.690 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 5.742 ; 5.742 ; Rise       ; clk             ;
; NZ[*]          ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  NZ[0]         ; clk        ; 4.038 ; 4.038 ; Rise       ; clk             ;
;  NZ[1]         ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 5.432 ; 5.432 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 4.237 ; 4.237 ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 4.736 ; 4.736 ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
; code[*]        ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
;  code[0]       ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  code[1]       ; clk        ; 4.300 ; 4.300 ; Rise       ; clk             ;
;  code[2]       ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
;  code[3]       ; clk        ; 4.151 ; 4.151 ; Rise       ; clk             ;
; dado[*]        ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 5.057 ; 5.057 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 4.237 ; 4.237 ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 4.142 ; 4.142 ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
; loadAc         ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
; loadnz         ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
; loadpc         ; clk        ; 4.459 ; 4.459 ; Rise       ; clk             ;
; loadrdm        ; clk        ; 4.579 ; 4.579 ; Rise       ; clk             ;
; loadrem        ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
; loadri         ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
; negAC          ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
; negData        ; clk        ; 5.315 ; 5.315 ; Rise       ; clk             ;
; read           ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
; selrem         ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
; selual[*]      ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
; sumpc          ; clk        ; 4.148 ; 4.148 ; Rise       ; clk             ;
; write          ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; reset      ; DisplayAC1[0] ; 5.740 ;       ;       ; 5.740 ;
; reset      ; DisplayAC1[1] ; 5.699 ;       ;       ; 5.699 ;
; reset      ; DisplayAC1[2] ; 5.740 ;       ;       ; 5.740 ;
; reset      ; DisplayAC1[3] ; 5.748 ;       ;       ; 5.748 ;
; reset      ; DisplayAC1[4] ; 5.629 ;       ;       ; 5.629 ;
; reset      ; DisplayAC1[5] ; 5.602 ;       ;       ; 5.602 ;
; reset      ; DisplayAC1[6] ;       ; 5.620 ; 5.620 ;       ;
; reset      ; DisplayAC2[0] ; 6.447 ;       ;       ; 6.447 ;
; reset      ; DisplayAC2[1] ; 6.439 ;       ;       ; 6.439 ;
; reset      ; DisplayAC2[2] ; 6.941 ;       ;       ; 6.941 ;
; reset      ; DisplayAC2[3] ; 6.406 ;       ;       ; 6.406 ;
; reset      ; DisplayAC2[4] ; 6.632 ;       ;       ; 6.632 ;
; reset      ; DisplayAC2[5] ; 6.423 ;       ;       ; 6.423 ;
; reset      ; DisplayAC2[6] ;       ; 6.980 ; 6.980 ;       ;
; reset      ; DisplayAdd[0] ; 6.137 ;       ;       ; 6.137 ;
; reset      ; DisplayAdd[1] ; 6.435 ;       ;       ; 6.435 ;
; reset      ; DisplayAdd[2] ; 6.068 ;       ;       ; 6.068 ;
; reset      ; DisplayAdd[3] ; 6.144 ;       ;       ; 6.144 ;
; reset      ; DisplayAdd[4] ; 6.140 ;       ;       ; 6.140 ;
; reset      ; DisplayAdd[5] ; 6.125 ;       ;       ; 6.125 ;
; reset      ; DisplayAdd[6] ;       ; 6.105 ; 6.105 ;       ;
; reset      ; DisplayD1[0]  ; 7.751 ; 7.751 ; 7.751 ; 7.751 ;
; reset      ; DisplayD1[1]  ; 7.726 ; 7.726 ; 7.726 ; 7.726 ;
; reset      ; DisplayD1[2]  ; 7.715 ; 7.715 ; 7.715 ; 7.715 ;
; reset      ; DisplayD1[3]  ; 7.631 ; 7.631 ; 7.631 ; 7.631 ;
; reset      ; DisplayD1[4]  ; 7.634 ; 7.664 ; 7.664 ; 7.634 ;
; reset      ; DisplayD1[5]  ; 7.602 ; 7.602 ; 7.602 ; 7.602 ;
; reset      ; DisplayD1[6]  ; 7.793 ; 7.793 ; 7.793 ; 7.793 ;
; reset      ; DisplayD2[0]  ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; reset      ; DisplayD2[1]  ; 7.451 ; 7.451 ; 7.451 ; 7.451 ;
; reset      ; DisplayD2[2]  ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; reset      ; DisplayD2[3]  ; 7.508 ; 7.508 ; 7.508 ; 7.508 ;
; reset      ; DisplayD2[4]  ; 7.450 ; 7.450 ; 7.450 ; 7.450 ;
; reset      ; DisplayD2[5]  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; reset      ; DisplayD2[6]  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; reset      ; TurndspOn     ;       ; 5.588 ; 5.588 ;       ;
; reset      ; dado[0]       ;       ; 6.062 ; 6.062 ;       ;
; reset      ; dado[1]       ;       ; 5.193 ; 5.193 ;       ;
; reset      ; dado[2]       ;       ; 5.009 ; 5.009 ;       ;
; reset      ; dado[3]       ;       ; 4.860 ; 4.860 ;       ;
; reset      ; dado[4]       ;       ; 5.150 ; 5.150 ;       ;
; reset      ; dado[5]       ;       ; 4.997 ; 4.997 ;       ;
; reset      ; dado[6]       ;       ; 5.071 ; 5.071 ;       ;
; reset      ; dado[7]       ;       ; 5.243 ; 5.243 ;       ;
; reset      ; loadAc        ;       ; 4.205 ; 4.205 ;       ;
; reset      ; loadnz        ;       ; 4.266 ; 4.266 ;       ;
; reset      ; loadpc        ;       ; 4.126 ; 4.126 ;       ;
; reset      ; loadrdm       ;       ; 4.481 ; 4.481 ;       ;
; reset      ; loadrem       ;       ; 4.359 ; 4.359 ;       ;
; reset      ; loadri        ;       ; 4.231 ; 4.231 ;       ;
; reset      ; negData       ;       ; 5.953 ; 5.953 ;       ;
; reset      ; read          ;       ; 4.612 ; 4.612 ;       ;
; reset      ; selrdm[0]     ;       ; 3.910 ; 3.910 ;       ;
; reset      ; selrdm[1]     ;       ; 4.386 ; 4.386 ;       ;
; reset      ; selrem        ;       ; 4.269 ; 4.269 ;       ;
; reset      ; selual[0]     ;       ; 4.320 ; 4.320 ;       ;
; reset      ; selual[1]     ;       ; 4.186 ; 4.186 ;       ;
; reset      ; selual[2]     ;       ; 4.199 ; 4.199 ;       ;
; reset      ; sumpc         ;       ; 4.309 ; 4.309 ;       ;
; reset      ; write         ;       ; 4.112 ; 4.112 ;       ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; reset      ; DisplayAC1[0] ; 5.740 ;       ;       ; 5.740 ;
; reset      ; DisplayAC1[1] ; 5.699 ;       ;       ; 5.699 ;
; reset      ; DisplayAC1[2] ; 5.740 ;       ;       ; 5.740 ;
; reset      ; DisplayAC1[3] ; 5.748 ;       ;       ; 5.748 ;
; reset      ; DisplayAC1[4] ; 5.629 ;       ;       ; 5.629 ;
; reset      ; DisplayAC1[5] ; 5.602 ;       ;       ; 5.602 ;
; reset      ; DisplayAC1[6] ;       ; 5.620 ; 5.620 ;       ;
; reset      ; DisplayAC2[0] ; 6.447 ;       ;       ; 6.447 ;
; reset      ; DisplayAC2[1] ; 6.439 ;       ;       ; 6.439 ;
; reset      ; DisplayAC2[2] ; 6.941 ;       ;       ; 6.941 ;
; reset      ; DisplayAC2[3] ; 6.406 ;       ;       ; 6.406 ;
; reset      ; DisplayAC2[4] ; 6.632 ;       ;       ; 6.632 ;
; reset      ; DisplayAC2[5] ; 6.423 ;       ;       ; 6.423 ;
; reset      ; DisplayAC2[6] ;       ; 6.980 ; 6.980 ;       ;
; reset      ; DisplayAdd[0] ; 6.137 ;       ;       ; 6.137 ;
; reset      ; DisplayAdd[1] ; 6.435 ;       ;       ; 6.435 ;
; reset      ; DisplayAdd[2] ; 6.068 ;       ;       ; 6.068 ;
; reset      ; DisplayAdd[3] ; 6.144 ;       ;       ; 6.144 ;
; reset      ; DisplayAdd[4] ; 6.140 ;       ;       ; 6.140 ;
; reset      ; DisplayAdd[5] ; 6.125 ;       ;       ; 6.125 ;
; reset      ; DisplayAdd[6] ;       ; 6.105 ; 6.105 ;       ;
; reset      ; DisplayD1[0]  ; 5.874 ; 5.874 ; 5.874 ; 5.874 ;
; reset      ; DisplayD1[1]  ; 5.851 ; 5.851 ; 5.851 ; 5.851 ;
; reset      ; DisplayD1[2]  ; 5.831 ; 5.831 ; 5.831 ; 5.831 ;
; reset      ; DisplayD1[3]  ; 5.755 ; 5.755 ; 5.755 ; 5.755 ;
; reset      ; DisplayD1[4]  ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; reset      ; DisplayD1[5]  ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; reset      ; DisplayD1[6]  ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; reset      ; DisplayD2[0]  ; 6.287 ; 6.298 ; 6.298 ; 6.287 ;
; reset      ; DisplayD2[1]  ; 6.293 ; 6.317 ; 6.317 ; 6.293 ;
; reset      ; DisplayD2[2]  ; 6.298 ; 6.313 ; 6.313 ; 6.298 ;
; reset      ; DisplayD2[3]  ; 6.202 ; 6.364 ; 6.364 ; 6.202 ;
; reset      ; DisplayD2[4]  ; 6.298 ; 6.311 ; 6.311 ; 6.298 ;
; reset      ; DisplayD2[5]  ; 6.224 ; 6.372 ; 6.372 ; 6.224 ;
; reset      ; DisplayD2[6]  ; 6.363 ; 6.244 ; 6.244 ; 6.363 ;
; reset      ; TurndspOn     ;       ; 5.588 ; 5.588 ;       ;
; reset      ; dado[0]       ;       ; 6.062 ; 6.062 ;       ;
; reset      ; dado[1]       ;       ; 5.193 ; 5.193 ;       ;
; reset      ; dado[2]       ;       ; 5.009 ; 5.009 ;       ;
; reset      ; dado[3]       ;       ; 4.860 ; 4.860 ;       ;
; reset      ; dado[4]       ;       ; 5.150 ; 5.150 ;       ;
; reset      ; dado[5]       ;       ; 4.997 ; 4.997 ;       ;
; reset      ; dado[6]       ;       ; 5.071 ; 5.071 ;       ;
; reset      ; dado[7]       ;       ; 5.243 ; 5.243 ;       ;
; reset      ; loadAc        ;       ; 4.205 ; 4.205 ;       ;
; reset      ; loadnz        ;       ; 4.266 ; 4.266 ;       ;
; reset      ; loadpc        ;       ; 4.126 ; 4.126 ;       ;
; reset      ; loadrdm       ;       ; 4.481 ; 4.481 ;       ;
; reset      ; loadrem       ;       ; 4.359 ; 4.359 ;       ;
; reset      ; loadri        ;       ; 4.231 ; 4.231 ;       ;
; reset      ; negData       ;       ; 5.953 ; 5.953 ;       ;
; reset      ; read          ;       ; 4.612 ; 4.612 ;       ;
; reset      ; selrdm[0]     ;       ; 3.910 ; 3.910 ;       ;
; reset      ; selrdm[1]     ;       ; 4.386 ; 4.386 ;       ;
; reset      ; selrem        ;       ; 4.269 ; 4.269 ;       ;
; reset      ; selual[0]     ;       ; 4.320 ; 4.320 ;       ;
; reset      ; selual[1]     ;       ; 4.186 ; 4.186 ;       ;
; reset      ; selual[2]     ;       ; 4.199 ; 4.199 ;       ;
; reset      ; sumpc         ;       ; 4.309 ; 4.309 ;       ;
; reset      ; write         ;       ; 4.112 ; 4.112 ;       ;
+------------+---------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.154   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -4.154   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -430.007 ; 0.0   ; 0.0      ; 0.0     ; -201.38             ;
;  clk             ; -430.007 ; 0.000 ; N/A      ; N/A     ; -201.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; InData[*]  ; clk        ; 5.154 ; 5.154 ; Rise       ; clk             ;
;  InData[0] ; clk        ; 0.723 ; 0.723 ; Rise       ; clk             ;
;  InData[1] ; clk        ; 0.677 ; 0.677 ; Rise       ; clk             ;
;  InData[2] ; clk        ; 0.642 ; 0.642 ; Rise       ; clk             ;
;  InData[3] ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  InData[4] ; clk        ; 5.154 ; 5.154 ; Rise       ; clk             ;
;  InData[5] ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  InData[6] ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  InData[7] ; clk        ; 5.120 ; 5.120 ; Rise       ; clk             ;
; choice[*]  ; clk        ; 5.941 ; 5.941 ; Rise       ; clk             ;
;  choice[0] ; clk        ; 5.727 ; 5.727 ; Rise       ; clk             ;
;  choice[1] ; clk        ; 5.941 ; 5.941 ; Rise       ; clk             ;
; go         ; clk        ; 1.715 ; 1.715 ; Rise       ; clk             ;
; reset      ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; InData[*]  ; clk        ; 0.025  ; 0.025  ; Rise       ; clk             ;
;  InData[0] ; clk        ; -0.024 ; -0.024 ; Rise       ; clk             ;
;  InData[1] ; clk        ; 0.002  ; 0.002  ; Rise       ; clk             ;
;  InData[2] ; clk        ; 0.025  ; 0.025  ; Rise       ; clk             ;
;  InData[3] ; clk        ; -2.463 ; -2.463 ; Rise       ; clk             ;
;  InData[4] ; clk        ; -2.713 ; -2.713 ; Rise       ; clk             ;
;  InData[5] ; clk        ; -2.601 ; -2.601 ; Rise       ; clk             ;
;  InData[6] ; clk        ; -2.445 ; -2.445 ; Rise       ; clk             ;
;  InData[7] ; clk        ; -2.714 ; -2.714 ; Rise       ; clk             ;
; choice[*]  ; clk        ; -2.407 ; -2.407 ; Rise       ; clk             ;
;  choice[0] ; clk        ; -2.407 ; -2.407 ; Rise       ; clk             ;
;  choice[1] ; clk        ; -2.537 ; -2.537 ; Rise       ; clk             ;
; go         ; clk        ; -0.079 ; -0.079 ; Rise       ; clk             ;
; reset      ; clk        ; 0.052  ; 0.052  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 13.302 ; 13.302 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 13.302 ; 13.302 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 13.257 ; 13.257 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 13.302 ; 13.302 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 12.991 ; 12.991 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 12.743 ; 12.743 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 12.699 ; 12.699 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 12.923 ; 12.923 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 15.126 ; 15.126 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 13.909 ; 13.909 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 13.890 ; 13.890 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 14.860 ; 14.860 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 13.766 ; 13.766 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 14.380 ; 14.380 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 13.882 ; 13.882 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 15.126 ; 15.126 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 13.650 ; 13.650 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 13.177 ; 13.177 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 13.650 ; 13.650 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 13.037 ; 13.037 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 13.052 ; 13.052 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 13.047 ; 13.047 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 13.038 ; 13.038 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 13.037 ; 13.037 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 17.262 ; 17.262 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 17.184 ; 17.184 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 17.161 ; 17.161 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 17.115 ; 17.115 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 16.908 ; 16.908 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 17.042 ; 17.042 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 16.850 ; 16.850 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 17.262 ; 17.262 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 16.348 ; 16.348 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 16.154 ; 16.154 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 16.164 ; 16.164 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 16.174 ; 16.174 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 16.348 ; 16.348 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 16.173 ; 16.173 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 16.321 ; 16.321 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 16.284 ; 16.284 ; Rise       ; clk             ;
; NZ[*]          ; clk        ; 7.197  ; 7.197  ; Rise       ; clk             ;
;  NZ[0]         ; clk        ; 7.197  ; 7.197  ; Rise       ; clk             ;
;  NZ[1]         ; clk        ; 6.930  ; 6.930  ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 11.975 ; 11.975 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 7.673  ; 7.673  ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 7.403  ; 7.403  ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 6.958  ; 6.958  ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 7.171  ; 7.171  ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 8.171  ; 8.171  ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 8.506  ; 8.506  ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
; code[*]        ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  code[0]       ; clk        ; 8.558  ; 8.558  ; Rise       ; clk             ;
;  code[1]       ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  code[2]       ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  code[3]       ; clk        ; 8.351  ; 8.351  ; Rise       ; clk             ;
; dado[*]        ; clk        ; 12.728 ; 12.728 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 12.728 ; 12.728 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 11.476 ; 11.476 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 11.100 ; 11.100 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 10.311 ; 10.311 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 11.095 ; 11.095 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 10.766 ; 10.766 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 11.447 ; 11.447 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 11.124 ; 11.124 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 7.442  ; 7.442  ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 7.629  ; 7.629  ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 7.161  ; 7.161  ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 7.116  ; 7.116  ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 7.117  ; 7.117  ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 6.890  ; 6.890  ; Rise       ; clk             ;
; loadAc         ; clk        ; 8.503  ; 8.503  ; Rise       ; clk             ;
; loadnz         ; clk        ; 8.287  ; 8.287  ; Rise       ; clk             ;
; loadpc         ; clk        ; 8.126  ; 8.126  ; Rise       ; clk             ;
; loadrdm        ; clk        ; 9.307  ; 9.307  ; Rise       ; clk             ;
; loadrem        ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
; loadri         ; clk        ; 7.672  ; 7.672  ; Rise       ; clk             ;
; negAC          ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
; negData        ; clk        ; 12.626 ; 12.626 ; Rise       ; clk             ;
; read           ; clk        ; 9.154  ; 9.154  ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
; selrem         ; clk        ; 9.131  ; 9.131  ; Rise       ; clk             ;
; selual[*]      ; clk        ; 7.631  ; 7.631  ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 7.541  ; 7.541  ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 7.243  ; 7.243  ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 7.631  ; 7.631  ; Rise       ; clk             ;
; sumpc          ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
; write          ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 5.180 ; 5.180 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 5.455 ; 5.455 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 5.449 ; 5.449 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 5.320 ; 5.320 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 5.196 ; 5.196 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 5.180 ; 5.180 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 5.275 ; 5.275 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 5.597 ; 5.597 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 5.641 ; 5.641 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 5.632 ; 5.632 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 6.133 ; 6.133 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 5.601 ; 5.601 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 5.827 ; 5.827 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 5.617 ; 5.617 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 5.597 ; 5.597 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 5.142 ; 5.142 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 5.012 ; 5.012 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 5.091 ; 5.091 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 4.704 ; 4.704 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 5.823 ; 5.823 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 5.780 ; 5.780 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 5.704 ; 5.704 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 5.733 ; 5.733 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 5.866 ; 5.866 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 5.696 ; 5.696 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 5.692 ; 5.692 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 5.743 ; 5.743 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 5.690 ; 5.690 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 5.742 ; 5.742 ; Rise       ; clk             ;
; NZ[*]          ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  NZ[0]         ; clk        ; 4.038 ; 4.038 ; Rise       ; clk             ;
;  NZ[1]         ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 5.432 ; 5.432 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 4.237 ; 4.237 ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 4.736 ; 4.736 ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
; code[*]        ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
;  code[0]       ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  code[1]       ; clk        ; 4.300 ; 4.300 ; Rise       ; clk             ;
;  code[2]       ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
;  code[3]       ; clk        ; 4.151 ; 4.151 ; Rise       ; clk             ;
; dado[*]        ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 5.057 ; 5.057 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 4.237 ; 4.237 ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 4.142 ; 4.142 ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
; loadAc         ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
; loadnz         ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
; loadpc         ; clk        ; 4.459 ; 4.459 ; Rise       ; clk             ;
; loadrdm        ; clk        ; 4.579 ; 4.579 ; Rise       ; clk             ;
; loadrem        ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
; loadri         ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
; negAC          ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
; negData        ; clk        ; 5.315 ; 5.315 ; Rise       ; clk             ;
; read           ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
; selrem         ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
; selual[*]      ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
; sumpc          ; clk        ; 4.148 ; 4.148 ; Rise       ; clk             ;
; write          ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; reset      ; DisplayAC1[0] ; 11.235 ;        ;        ; 11.235 ;
; reset      ; DisplayAC1[1] ; 11.194 ;        ;        ; 11.194 ;
; reset      ; DisplayAC1[2] ; 11.236 ;        ;        ; 11.236 ;
; reset      ; DisplayAC1[3] ; 11.237 ;        ;        ; 11.237 ;
; reset      ; DisplayAC1[4] ; 10.984 ;        ;        ; 10.984 ;
; reset      ; DisplayAC1[5] ; 10.939 ;        ;        ; 10.939 ;
; reset      ; DisplayAC1[6] ;        ; 10.934 ; 10.934 ;        ;
; reset      ; DisplayAC2[0] ; 12.735 ;        ;        ; 12.735 ;
; reset      ; DisplayAC2[1] ; 12.716 ;        ;        ; 12.716 ;
; reset      ; DisplayAC2[2] ; 13.686 ;        ;        ; 13.686 ;
; reset      ; DisplayAC2[3] ; 12.592 ;        ;        ; 12.592 ;
; reset      ; DisplayAC2[4] ; 13.206 ;        ;        ; 13.206 ;
; reset      ; DisplayAC2[5] ; 12.708 ;        ;        ; 12.708 ;
; reset      ; DisplayAC2[6] ;        ; 13.952 ; 13.952 ;        ;
; reset      ; DisplayAdd[0] ; 12.003 ;        ;        ; 12.003 ;
; reset      ; DisplayAdd[1] ; 12.476 ;        ;        ; 12.476 ;
; reset      ; DisplayAdd[2] ; 11.863 ;        ;        ; 11.863 ;
; reset      ; DisplayAdd[3] ; 11.878 ;        ;        ; 11.878 ;
; reset      ; DisplayAdd[4] ; 11.873 ;        ;        ; 11.873 ;
; reset      ; DisplayAdd[5] ; 11.864 ;        ;        ; 11.864 ;
; reset      ; DisplayAdd[6] ;        ; 11.863 ; 11.863 ;        ;
; reset      ; DisplayD1[0]  ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; reset      ; DisplayD1[1]  ; 15.980 ; 15.980 ; 15.980 ; 15.980 ;
; reset      ; DisplayD1[2]  ; 15.934 ; 15.934 ; 15.934 ; 15.934 ;
; reset      ; DisplayD1[3]  ; 15.727 ; 15.727 ; 15.727 ; 15.727 ;
; reset      ; DisplayD1[4]  ; 15.725 ; 15.861 ; 15.861 ; 15.725 ;
; reset      ; DisplayD1[5]  ; 15.669 ; 15.669 ; 15.669 ; 15.669 ;
; reset      ; DisplayD1[6]  ; 16.081 ; 16.081 ; 16.081 ; 16.081 ;
; reset      ; DisplayD2[0]  ; 15.288 ; 15.288 ; 15.288 ; 15.288 ;
; reset      ; DisplayD2[1]  ; 15.298 ; 15.298 ; 15.298 ; 15.298 ;
; reset      ; DisplayD2[2]  ; 15.308 ; 15.308 ; 15.308 ; 15.308 ;
; reset      ; DisplayD2[3]  ; 15.482 ; 15.482 ; 15.482 ; 15.482 ;
; reset      ; DisplayD2[4]  ; 15.307 ; 15.307 ; 15.307 ; 15.307 ;
; reset      ; DisplayD2[5]  ; 15.455 ; 15.455 ; 15.455 ; 15.455 ;
; reset      ; DisplayD2[6]  ; 15.418 ; 15.418 ; 15.418 ; 15.418 ;
; reset      ; TurndspOn     ;        ; 10.801 ; 10.801 ;        ;
; reset      ; dado[0]       ;        ; 11.948 ; 11.948 ;        ;
; reset      ; dado[1]       ;        ; 10.250 ; 10.250 ;        ;
; reset      ; dado[2]       ;        ; 9.838  ; 9.838  ;        ;
; reset      ; dado[3]       ;        ; 9.558  ; 9.558  ;        ;
; reset      ; dado[4]       ;        ; 10.116 ; 10.116 ;        ;
; reset      ; dado[5]       ;        ; 9.819  ; 9.819  ;        ;
; reset      ; dado[6]       ;        ; 9.991  ; 9.991  ;        ;
; reset      ; dado[7]       ;        ; 10.258 ; 10.258 ;        ;
; reset      ; loadAc        ;        ; 8.084  ; 8.084  ;        ;
; reset      ; loadnz        ;        ; 8.134  ; 8.134  ;        ;
; reset      ; loadpc        ;        ; 7.919  ; 7.919  ;        ;
; reset      ; loadrdm       ;        ; 8.657  ; 8.657  ;        ;
; reset      ; loadrem       ;        ; 8.385  ; 8.385  ;        ;
; reset      ; loadri        ;        ; 8.162  ; 8.162  ;        ;
; reset      ; negData       ;        ; 11.599 ; 11.599 ;        ;
; reset      ; read          ;        ; 8.914  ; 8.914  ;        ;
; reset      ; selrdm[0]     ;        ; 7.434  ; 7.434  ;        ;
; reset      ; selrdm[1]     ;        ; 8.424  ; 8.424  ;        ;
; reset      ; selrem        ;        ; 8.211  ; 8.211  ;        ;
; reset      ; selual[0]     ;        ; 8.339  ; 8.339  ;        ;
; reset      ; selual[1]     ;        ; 8.026  ; 8.026  ;        ;
; reset      ; selual[2]     ;        ; 8.087  ; 8.087  ;        ;
; reset      ; sumpc         ;        ; 8.340  ; 8.340  ;        ;
; reset      ; write         ;        ; 7.816  ; 7.816  ;        ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; reset      ; DisplayAC1[0] ; 5.740 ;       ;       ; 5.740 ;
; reset      ; DisplayAC1[1] ; 5.699 ;       ;       ; 5.699 ;
; reset      ; DisplayAC1[2] ; 5.740 ;       ;       ; 5.740 ;
; reset      ; DisplayAC1[3] ; 5.748 ;       ;       ; 5.748 ;
; reset      ; DisplayAC1[4] ; 5.629 ;       ;       ; 5.629 ;
; reset      ; DisplayAC1[5] ; 5.602 ;       ;       ; 5.602 ;
; reset      ; DisplayAC1[6] ;       ; 5.620 ; 5.620 ;       ;
; reset      ; DisplayAC2[0] ; 6.447 ;       ;       ; 6.447 ;
; reset      ; DisplayAC2[1] ; 6.439 ;       ;       ; 6.439 ;
; reset      ; DisplayAC2[2] ; 6.941 ;       ;       ; 6.941 ;
; reset      ; DisplayAC2[3] ; 6.406 ;       ;       ; 6.406 ;
; reset      ; DisplayAC2[4] ; 6.632 ;       ;       ; 6.632 ;
; reset      ; DisplayAC2[5] ; 6.423 ;       ;       ; 6.423 ;
; reset      ; DisplayAC2[6] ;       ; 6.980 ; 6.980 ;       ;
; reset      ; DisplayAdd[0] ; 6.137 ;       ;       ; 6.137 ;
; reset      ; DisplayAdd[1] ; 6.435 ;       ;       ; 6.435 ;
; reset      ; DisplayAdd[2] ; 6.068 ;       ;       ; 6.068 ;
; reset      ; DisplayAdd[3] ; 6.144 ;       ;       ; 6.144 ;
; reset      ; DisplayAdd[4] ; 6.140 ;       ;       ; 6.140 ;
; reset      ; DisplayAdd[5] ; 6.125 ;       ;       ; 6.125 ;
; reset      ; DisplayAdd[6] ;       ; 6.105 ; 6.105 ;       ;
; reset      ; DisplayD1[0]  ; 5.874 ; 5.874 ; 5.874 ; 5.874 ;
; reset      ; DisplayD1[1]  ; 5.851 ; 5.851 ; 5.851 ; 5.851 ;
; reset      ; DisplayD1[2]  ; 5.831 ; 5.831 ; 5.831 ; 5.831 ;
; reset      ; DisplayD1[3]  ; 5.755 ; 5.755 ; 5.755 ; 5.755 ;
; reset      ; DisplayD1[4]  ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; reset      ; DisplayD1[5]  ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; reset      ; DisplayD1[6]  ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; reset      ; DisplayD2[0]  ; 6.287 ; 6.298 ; 6.298 ; 6.287 ;
; reset      ; DisplayD2[1]  ; 6.293 ; 6.317 ; 6.317 ; 6.293 ;
; reset      ; DisplayD2[2]  ; 6.298 ; 6.313 ; 6.313 ; 6.298 ;
; reset      ; DisplayD2[3]  ; 6.202 ; 6.364 ; 6.364 ; 6.202 ;
; reset      ; DisplayD2[4]  ; 6.298 ; 6.311 ; 6.311 ; 6.298 ;
; reset      ; DisplayD2[5]  ; 6.224 ; 6.372 ; 6.372 ; 6.224 ;
; reset      ; DisplayD2[6]  ; 6.363 ; 6.244 ; 6.244 ; 6.363 ;
; reset      ; TurndspOn     ;       ; 5.588 ; 5.588 ;       ;
; reset      ; dado[0]       ;       ; 6.062 ; 6.062 ;       ;
; reset      ; dado[1]       ;       ; 5.193 ; 5.193 ;       ;
; reset      ; dado[2]       ;       ; 5.009 ; 5.009 ;       ;
; reset      ; dado[3]       ;       ; 4.860 ; 4.860 ;       ;
; reset      ; dado[4]       ;       ; 5.150 ; 5.150 ;       ;
; reset      ; dado[5]       ;       ; 4.997 ; 4.997 ;       ;
; reset      ; dado[6]       ;       ; 5.071 ; 5.071 ;       ;
; reset      ; dado[7]       ;       ; 5.243 ; 5.243 ;       ;
; reset      ; loadAc        ;       ; 4.205 ; 4.205 ;       ;
; reset      ; loadnz        ;       ; 4.266 ; 4.266 ;       ;
; reset      ; loadpc        ;       ; 4.126 ; 4.126 ;       ;
; reset      ; loadrdm       ;       ; 4.481 ; 4.481 ;       ;
; reset      ; loadrem       ;       ; 4.359 ; 4.359 ;       ;
; reset      ; loadri        ;       ; 4.231 ; 4.231 ;       ;
; reset      ; negData       ;       ; 5.953 ; 5.953 ;       ;
; reset      ; read          ;       ; 4.612 ; 4.612 ;       ;
; reset      ; selrdm[0]     ;       ; 3.910 ; 3.910 ;       ;
; reset      ; selrdm[1]     ;       ; 4.386 ; 4.386 ;       ;
; reset      ; selrem        ;       ; 4.269 ; 4.269 ;       ;
; reset      ; selual[0]     ;       ; 4.320 ; 4.320 ;       ;
; reset      ; selual[1]     ;       ; 4.186 ; 4.186 ;       ;
; reset      ; selual[2]     ;       ; 4.199 ; 4.199 ;       ;
; reset      ; sumpc         ;       ; 4.309 ; 4.309 ;       ;
; reset      ; write         ;       ; 4.112 ; 4.112 ;       ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3168     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3168     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 284   ; 284  ;
; Unconstrained Output Ports      ; 83    ; 83   ;
; Unconstrained Output Port Paths ; 2466  ; 2466 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 21 13:12:29 2019
Info: Command: quartus_sta NEANDER -c NEANDER
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'NEANDER.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.154
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.154      -430.007 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -201.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.296      -106.760 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -201.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Fri Jun 21 13:12:31 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


