# Summary

[Порядок выполнения лабораторных работ для групп](index.md)
[Предисловие](Intro.md)

---

# Введение

- [О данном разделе](Introduction/README.md)
- [Что такое Язык Описания Аппаратуры](Introduction/What%20is%20HDL.md)
- [Как работает ПЛИС](Introduction/How%20FPGA%20works.md)
- [Последовательностная логика](Introduction/Sequential%20logic.md)
- [Этапы реализации проекта в ПЛИС](Introduction/Implementation%20steps.md)

---

# Лабораторные работы

- [Лабораторная №1. Сумматор](Labs/01.%20Adder/README.md)
- [Лабораторная №2. АЛУ](Labs/02.%20Arithmetic-logic%20unit/README.md)
- [Лабораторная №3. Регистровый файл и внешняя память](Labs/03.%20Register%20file%20and%20memory/README.md)
- [Лабораторная №4. Простейшее программируемое устройство](Labs/04.%20Primitive%20programmable%20device/README.md)
- [Лабораторная №5. Декодер инструкций](Labs/05.%20Main%20decoder/README.md)
- [Лабораторная №6. Основная память](Labs/06.%20Main%20memory/README.md)
- [Лабораторная №7. Тракт данных](Labs/07.%20Datapath/README.md)
- [Лабораторная №8. Блок загрузки и сохранения](Labs/08.%20Load-store%20unit/README.md)
- [Лабораторная №9. Интеграция LSU](Labs/09.%20LSU%20Integration/README.md)
- [Лабораторная №10. Подсистема прерывания](Labs/10.%20Interrupt%20subsystem/README.md)
- [Лабораторная №11. Интеграция подсистемы прерывания](Labs/11.%20Interrupt%20integration/README.md)
- [Лабораторная №12. Блок приоритетных прерываний](Labs/12.%20Daisy%20chain/README.md)
- [Лабораторная №13. Периферийные устройства](Labs/13.%20Peripheral%20units/README.md)
- [Лабораторная №14. Программирование](Labs/14.%20Programming/README.md)
- [Лабораторная №15. Программатор](Labs/15.%20Programming%20device/README.md)
- [Лабораторная №16. Оценка производительности](Labs/16.%20Coremark/README.md)

---

# Базовые конструкции SystemVerilog

- [Описание раздела](Basic%20Verilog%20structures/README.md)
- [Модули](Basic%20Verilog%20structures/Modules.md)
- [Мультиплексоры](Basic%20Verilog%20structures/Multiplexors.md)
- [Регистры](Basic%20Verilog%20structures/Registers.md)
- [Конкатенация](Basic%20Verilog%20structures/Concatenation.md)
- [Защелки](Basic%20Verilog%20structures/Latches.md)
- [О различиях между блокирующими и неблокирующими присваиваниями](Basic%20Verilog%20structures/Assignments.md)
- [Контроллеры](Basic%20Verilog%20structures/Controllers.md)

---

# Основы Vivado

1. [Создание проекта в Vivado](Vivado%20Basics/01.%20New%20project.md)
2. [Навигатор по маршруту проектирования](Vivado%20Basics/02.%20Flow%20Navigator.md)
3. [Менеджер проекта](Vivado%20Basics/03.%20Project%20manager.md)
4. [Симуляция](Vivado%20Basics/04.%20Simulation.md)
5. [Руководство по поиску функциональных ошибок](Vivado%20Basics/05.%20Bug%20hunting.md)
6. [Анализ RTL](Vivado%20Basics/06.%20RTL%20Analysis.md)
7. [Руководство по прошивке ПЛИС](Vivado%20Basics/07.%20Program%20and%20debug.md)
8. [Руководство по работе с ошибками обработки кода](Vivado%20Basics/08.%20Code%20processing%20errors.md)

# Дополнительные материалы

- [RV32I - Стандартный набор целочисленных инструкций RISC-V](Other/rv32i.md)
- [Список типичных ошибок при работе с Vivado и SystemVerilog](Other/FAQ.md)
