Classic Timing Analyzer report for register_4x
Sat Apr 20 10:50:51 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. tsu
  6. tco
  7. tpd
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                  ;
+------------------------------+-------+---------------+-------------+------------------------------------------------------+-------------------------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From                                                 ; To                                                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------------------------------------------------+-------------------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.380 ns    ; REGIN3                                               ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst  ; --         ; IR1      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 13.778 ns   ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst ; REGQ1_3                                               ; PC         ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 15.659 ns   ; OUT_IR1                                              ; REGQ1_3                                               ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.333 ns   ; REGIN0                                               ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3 ; --         ; PC       ; 0            ;
; Total number of failed paths ;       ;               ;             ;                                                      ;                                                       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------------------------------------------------+-------------------------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; PC              ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; IR1             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CPR             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; IR0             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CPACC           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                            ;
+-------+--------------+------------+--------+--------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To                                                     ; To Clock ;
+-------+--------------+------------+--------+--------------------------------------------------------+----------+
; N/A   ; None         ; 3.380 ns   ; REGIN3 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; IR1      ;
; N/A   ; None         ; 3.328 ns   ; REGIN3 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; IR1      ;
; N/A   ; None         ; 3.266 ns   ; REGIN3 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; CPR      ;
; N/A   ; None         ; 3.226 ns   ; REGIN3 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; CPR      ;
; N/A   ; None         ; 3.176 ns   ; REGIN7 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; IR1      ;
; N/A   ; None         ; 3.123 ns   ; REGIN7 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; IR1      ;
; N/A   ; None         ; 3.070 ns   ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; CPACC    ;
; N/A   ; None         ; 3.064 ns   ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; CPACC    ;
; N/A   ; None         ; 3.062 ns   ; REGIN7 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; CPR      ;
; N/A   ; None         ; 3.047 ns   ; REGIN5 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; IR1      ;
; N/A   ; None         ; 3.021 ns   ; REGIN7 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; CPR      ;
; N/A   ; None         ; 2.995 ns   ; REGIN5 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; IR1      ;
; N/A   ; None         ; 2.985 ns   ; REGIN2 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; IR1      ;
; N/A   ; None         ; 2.984 ns   ; REGIN3 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; IR1      ;
; N/A   ; None         ; 2.975 ns   ; REGIN5 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; IR1      ;
; N/A   ; None         ; 2.933 ns   ; REGIN5 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; CPR      ;
; N/A   ; None         ; 2.893 ns   ; REGIN5 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; CPR      ;
; N/A   ; None         ; 2.890 ns   ; REGIN3 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; IR0      ;
; N/A   ; None         ; 2.877 ns   ; REGIN2 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; CPR      ;
; N/A   ; None         ; 2.876 ns   ; REGIN3 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; CPR      ;
; N/A   ; None         ; 2.867 ns   ; REGIN5 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; CPR      ;
; N/A   ; None         ; 2.861 ns   ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; CPACC    ;
; N/A   ; None         ; 2.855 ns   ; REGIN2 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; IR1      ;
; N/A   ; None         ; 2.843 ns   ; REGIN3 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; PC       ;
; N/A   ; None         ; 2.775 ns   ; REGIN7 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; IR1      ;
; N/A   ; None         ; 2.741 ns   ; REGIN2 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; CPR      ;
; N/A   ; None         ; 2.689 ns   ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; CPACC    ;
; N/A   ; None         ; 2.686 ns   ; REGIN7 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; IR0      ;
; N/A   ; None         ; 2.676 ns   ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; IR1      ;
; N/A   ; None         ; 2.671 ns   ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; CPACC    ;
; N/A   ; None         ; 2.670 ns   ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; IR1      ;
; N/A   ; None         ; 2.667 ns   ; REGIN7 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; CPR      ;
; N/A   ; None         ; 2.660 ns   ; REGIN6 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; IR1      ;
; N/A   ; None         ; 2.638 ns   ; REGIN7 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; PC       ;
; N/A   ; None         ; 2.638 ns   ; REGIN4 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; IR1      ;
; N/A   ; None         ; 2.623 ns   ; REGIN1 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; IR1      ;
; N/A   ; None         ; 2.606 ns   ; REGIN6 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; IR1      ;
; N/A   ; None         ; 2.601 ns   ; REGIN6 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; IR1      ;
; N/A   ; None         ; 2.588 ns   ; REGIN4 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; IR1      ;
; N/A   ; None         ; 2.587 ns   ; REGIN4 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; IR1      ;
; N/A   ; None         ; 2.577 ns   ; REGIN0 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; IR1      ;
; N/A   ; None         ; 2.576 ns   ; REGIN1 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; IR1      ;
; N/A   ; None         ; 2.557 ns   ; REGIN5 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; IR0      ;
; N/A   ; None         ; 2.546 ns   ; REGIN6 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; CPR      ;
; N/A   ; None         ; 2.542 ns   ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; CPACC    ;
; N/A   ; None         ; 2.539 ns   ; REGIN2 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; IR1      ;
; N/A   ; None         ; 2.524 ns   ; REGIN4 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; CPR      ;
; N/A   ; None         ; 2.510 ns   ; REGIN5 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; PC       ;
; N/A   ; None         ; 2.509 ns   ; REGIN1 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; CPR      ;
; N/A   ; None         ; 2.504 ns   ; REGIN6 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; CPR      ;
; N/A   ; None         ; 2.493 ns   ; REGIN6 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; CPR      ;
; N/A   ; None         ; 2.489 ns   ; REGIN2 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; PC       ;
; N/A   ; None         ; 2.488 ns   ; REGIN3 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; PC       ;
; N/A   ; None         ; 2.487 ns   ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; IR0      ;
; N/A   ; None         ; 2.486 ns   ; REGIN4 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; CPR      ;
; N/A   ; None         ; 2.481 ns   ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; IR0      ;
; N/A   ; None         ; 2.479 ns   ; REGIN5 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; PC       ;
; N/A   ; None         ; 2.479 ns   ; REGIN4 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; CPR      ;
; N/A   ; None         ; 2.469 ns   ; REGIN0 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; IR1      ;
; N/A   ; None         ; 2.469 ns   ; REGIN0 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; CPR      ;
; N/A   ; None         ; 2.468 ns   ; REGIN1 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; CPR      ;
; N/A   ; None         ; 2.467 ns   ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; IR1      ;
; N/A   ; None         ; 2.454 ns   ; REGIN3 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; PC       ;
; N/A   ; None         ; 2.437 ns   ; REGIN2 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; CPR      ;
; N/A   ; None         ; 2.408 ns   ; REGIN3 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; IR0      ;
; N/A   ; None         ; 2.365 ns   ; REGIN2 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; IR0      ;
; N/A   ; None         ; 2.355 ns   ; REGIN0 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; CPR      ;
; N/A   ; None         ; 2.326 ns   ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; CPACC    ;
; N/A   ; None         ; 2.295 ns   ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; IR1      ;
; N/A   ; None         ; 2.279 ns   ; REGIN7 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; PC       ;
; N/A   ; None         ; 2.278 ns   ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; IR0      ;
; N/A   ; None         ; 2.277 ns   ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; IR1      ;
; N/A   ; None         ; 2.250 ns   ; REGIN7 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; PC       ;
; N/A   ; None         ; 2.234 ns   ; REGIN1 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; IR1      ;
; N/A   ; None         ; 2.230 ns   ; REGIN0 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; IR1      ;
; N/A   ; None         ; 2.203 ns   ; REGIN7 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; IR0      ;
; N/A   ; None         ; 2.170 ns   ; REGIN6 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; IR0      ;
; N/A   ; None         ; 2.165 ns   ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; CPACC    ;
; N/A   ; None         ; 2.162 ns   ; REGIN2 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; IR0      ;
; N/A   ; None         ; 2.161 ns   ; REGIN3 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; IR0      ;
; N/A   ; None         ; 2.152 ns   ; REGIN5 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; IR0      ;
; N/A   ; None         ; 2.148 ns   ; REGIN4 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; IR0      ;
; N/A   ; None         ; 2.148 ns   ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; IR1      ;
; N/A   ; None         ; 2.133 ns   ; REGIN1 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; IR0      ;
; N/A   ; None         ; 2.132 ns   ; REGIN1 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; CPR      ;
; N/A   ; None         ; 2.128 ns   ; REGIN0 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; CPR      ;
; N/A   ; None         ; 2.121 ns   ; REGIN6 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; PC       ;
; N/A   ; None         ; 2.121 ns   ; REGIN5 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; PC       ;
; N/A   ; None         ; 2.106 ns   ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; IR0      ;
; N/A   ; None         ; 2.105 ns   ; REGIN6 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; PC       ;
; N/A   ; None         ; 2.103 ns   ; REGIN4 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; PC       ;
; N/A   ; None         ; 2.091 ns   ; REGIN4 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; PC       ;
; N/A   ; None         ; 2.088 ns   ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; IR0      ;
; N/A   ; None         ; 2.081 ns   ; REGIN0 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; PC       ;
; N/A   ; None         ; 2.080 ns   ; REGIN1 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; PC       ;
; N/A   ; None         ; 2.075 ns   ; REGIN5 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; IR0      ;
; N/A   ; None         ; 2.054 ns   ; REGIN2 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; PC       ;
; N/A   ; None         ; 1.979 ns   ; REGIN0 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; IR0      ;
; N/A   ; None         ; 1.959 ns   ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; IR0      ;
; N/A   ; None         ; 1.952 ns   ; REGIN7 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; IR0      ;
; N/A   ; None         ; 1.932 ns   ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; IR1      ;
; N/A   ; None         ; 1.929 ns   ; REGIN2 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; PC       ;
; N/A   ; None         ; 1.882 ns   ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; CPR      ;
; N/A   ; None         ; 1.876 ns   ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; CPR      ;
; N/A   ; None         ; 1.778 ns   ; REGIN6 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; IR0      ;
; N/A   ; None         ; 1.771 ns   ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; IR1      ;
; N/A   ; None         ; 1.764 ns   ; REGIN4 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; IR0      ;
; N/A   ; None         ; 1.754 ns   ; REGIN0 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; IR0      ;
; N/A   ; None         ; 1.753 ns   ; REGIN1 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; IR0      ;
; N/A   ; None         ; 1.749 ns   ; REGIN1 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; PC       ;
; N/A   ; None         ; 1.745 ns   ; REGIN0 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; PC       ;
; N/A   ; None         ; 1.743 ns   ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; IR0      ;
; N/A   ; None         ; 1.734 ns   ; REGIN6 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; PC       ;
; N/A   ; None         ; 1.712 ns   ; REGIN4 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; PC       ;
; N/A   ; None         ; 1.697 ns   ; REGIN1 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; PC       ;
; N/A   ; None         ; 1.686 ns   ; REGIN6 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; IR0      ;
; N/A   ; None         ; 1.673 ns   ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; CPR      ;
; N/A   ; None         ; 1.668 ns   ; REGIN4 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; IR0      ;
; N/A   ; None         ; 1.619 ns   ; REGIN2 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; IR0      ;
; N/A   ; None         ; 1.582 ns   ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; IR0      ;
; N/A   ; None         ; 1.543 ns   ; REGIN0 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; PC       ;
; N/A   ; None         ; 1.504 ns   ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; PC       ;
; N/A   ; None         ; 1.501 ns   ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; CPR      ;
; N/A   ; None         ; 1.498 ns   ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; PC       ;
; N/A   ; None         ; 1.483 ns   ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; CPR      ;
; N/A   ; None         ; 1.354 ns   ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; CPR      ;
; N/A   ; None         ; 1.314 ns   ; REGIN1 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; IR0      ;
; N/A   ; None         ; 1.310 ns   ; REGIN0 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; IR0      ;
; N/A   ; None         ; 1.295 ns   ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; PC       ;
; N/A   ; None         ; 1.138 ns   ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; CPR      ;
; N/A   ; None         ; 1.123 ns   ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; PC       ;
; N/A   ; None         ; 1.105 ns   ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; PC       ;
; N/A   ; None         ; 0.977 ns   ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; CPR      ;
; N/A   ; None         ; 0.976 ns   ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; PC       ;
; N/A   ; None         ; 0.760 ns   ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; PC       ;
; N/A   ; None         ; 0.599 ns   ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; PC       ;
+-------+--------------+------------+--------+--------------------------------------------------------+----------+


+-------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                               ;
+-------+--------------+------------+--------------------------------------------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From                                                   ; To      ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------+---------+------------+
; N/A   ; None         ; 13.778 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; REGQ1_3 ; PC         ;
; N/A   ; None         ; 13.400 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; REGQ1_3 ; CPR        ;
; N/A   ; None         ; 13.364 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; REGQ1_3 ; IR0        ;
; N/A   ; None         ; 13.037 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; REGQ1_3 ; PC         ;
; N/A   ; None         ; 12.795 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; REGQ1_3 ; IR0        ;
; N/A   ; None         ; 12.649 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; REGQ1_3 ; CPR        ;
; N/A   ; None         ; 12.606 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; REGQ1_3 ; IR1        ;
; N/A   ; None         ; 12.583 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; PC         ;
; N/A   ; None         ; 12.541 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; REGQ1_3 ; IR1        ;
; N/A   ; None         ; 12.212 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; REGQ1_3 ; CPACC      ;
; N/A   ; None         ; 12.205 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; CPR        ;
; N/A   ; None         ; 12.167 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; IR0        ;
; N/A   ; None         ; 12.111 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; PC         ;
; N/A   ; None         ; 11.840 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; PC         ;
; N/A   ; None         ; 11.733 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; CPR        ;
; N/A   ; None         ; 11.727 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; REGQ1_3 ; PC         ;
; N/A   ; None         ; 11.708 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; PC         ;
; N/A   ; None         ; 11.698 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; IR0        ;
; N/A   ; None         ; 11.687 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; PC         ;
; N/A   ; None         ; 11.659 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; PC         ;
; N/A   ; None         ; 11.600 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; IR0        ;
; N/A   ; None         ; 11.592 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; PC         ;
; N/A   ; None         ; 11.531 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; REGQ1_3 ; IR0        ;
; N/A   ; None         ; 11.452 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; CPR        ;
; N/A   ; None         ; 11.444 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; PC         ;
; N/A   ; None         ; 11.411 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; IR1        ;
; N/A   ; None         ; 11.371 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; PC         ;
; N/A   ; None         ; 11.345 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; IR0        ;
; N/A   ; None         ; 11.344 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; IR1        ;
; N/A   ; None         ; 11.330 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; CPR        ;
; N/A   ; None         ; 11.309 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; CPR        ;
; N/A   ; None         ; 11.297 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; IR0        ;
; N/A   ; None         ; 11.291 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; REGQ1_3 ; IR0        ;
; N/A   ; None         ; 11.274 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; IR0        ;
; N/A   ; None         ; 11.223 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; IR0        ;
; N/A   ; None         ; 11.156 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; IR0        ;
; N/A   ; None         ; 11.128 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; IR0        ;
; N/A   ; None         ; 11.096 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; REGQ1_3 ; PC         ;
; N/A   ; None         ; 11.087 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; PC         ;
; N/A   ; None         ; 11.066 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; CPR        ;
; N/A   ; None         ; 11.018 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; PC         ;
; N/A   ; None         ; 11.017 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; CPACC      ;
; N/A   ; None         ; 10.991 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; IR0        ;
; N/A   ; None         ; 10.983 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; CPR        ;
; N/A   ; None         ; 10.971 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; PC         ;
; N/A   ; None         ; 10.970 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; PC         ;
; N/A   ; None         ; 10.947 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; PC         ;
; N/A   ; None         ; 10.946 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; PC         ;
; N/A   ; None         ; 10.939 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; IR1        ;
; N/A   ; None         ; 10.915 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; REGQ1_3 ; CPR        ;
; N/A   ; None         ; 10.908 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; PC         ;
; N/A   ; None         ; 10.887 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; PC         ;
; N/A   ; None         ; 10.886 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; PC         ;
; N/A   ; None         ; 10.878 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; PC         ;
; N/A   ; None         ; 10.875 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; IR1        ;
; N/A   ; None         ; 10.847 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; CPR        ;
; N/A   ; None         ; 10.801 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; REGQ1_3 ; IR1        ;
; N/A   ; None         ; 10.780 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; CPR        ;
; N/A   ; None         ; 10.733 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; IR1        ;
; N/A   ; None         ; 10.725 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; IR0        ;
; N/A   ; None         ; 10.713 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; REGQ1_3 ; CPR        ;
; N/A   ; None         ; 10.709 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; CPR        ;
; N/A   ; None         ; 10.704 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; IR0        ;
; N/A   ; None         ; 10.673 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; IR0        ;
; N/A   ; None         ; 10.666 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; IR1        ;
; N/A   ; None         ; 10.664 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; PC         ;
; N/A   ; None         ; 10.630 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; CPR        ;
; N/A   ; None         ; 10.611 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; REGQ1_3 ; IR1        ;
; N/A   ; None         ; 10.588 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; IR0        ;
; N/A   ; None         ; 10.582 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; CPR        ;
; N/A   ; None         ; 10.559 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; CPR        ;
; N/A   ; None         ; 10.545 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; CPACC      ;
; N/A   ; None         ; 10.536 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; IR1        ;
; N/A   ; None         ; 10.535 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; IR0        ;
; N/A   ; None         ; 10.530 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; CPR        ;
; N/A   ; None         ; 10.522 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; IR1        ;
; N/A   ; None         ; 10.515 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; IR1        ;
; N/A   ; None         ; 10.510 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; IR0        ;
; N/A   ; None         ; 10.474 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; IR1        ;
; N/A   ; None         ; 10.461 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; IR0        ;
; N/A   ; None         ; 10.451 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; IR0        ;
; N/A   ; None         ; 10.451 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; IR1        ;
; N/A   ; None         ; 10.450 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; IR0        ;
; N/A   ; None         ; 10.442 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; IR0        ;
; N/A   ; None         ; 10.312 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; REGQ0_4 ; PC         ;
; N/A   ; None         ; 10.287 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; IR0        ;
; N/A   ; None         ; 10.276 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; CPR        ;
; N/A   ; None         ; 10.272 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; IR1        ;
; N/A   ; None         ; 10.271 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; IR0        ;
; N/A   ; None         ; 10.270 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; IR0        ;
; N/A   ; None         ; 10.261 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; PC         ;
; N/A   ; None         ; 10.238 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; PC         ;
; N/A   ; None         ; 10.222 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; IR0        ;
; N/A   ; None         ; 10.168 ns  ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; IR1        ;
; N/A   ; None         ; 10.159 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; CPR        ;
; N/A   ; None         ; 10.142 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; CPACC      ;
; N/A   ; None         ; 10.134 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; CPR        ;
; N/A   ; None         ; 10.121 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; CPACC      ;
; N/A   ; None         ; 10.109 ns  ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; IR0        ;
; N/A   ; None         ; 10.104 ns  ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; IR0        ;
; N/A   ; None         ; 10.075 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; CPR        ;
; N/A   ; None         ; 10.074 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; CPR        ;
; N/A   ; None         ; 10.066 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; CPR        ;
; N/A   ; None         ; 10.045 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; IR1        ;
; N/A   ; None         ; 10.020 ns  ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; IR1        ;
; N/A   ; None         ; 9.961 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; IR1        ;
; N/A   ; None         ; 9.960 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; IR1        ;
; N/A   ; None         ; 9.952 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; IR1        ;
; N/A   ; None         ; 9.941 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; REGQ0_6 ; PC         ;
; N/A   ; None         ; 9.928 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; REGQ0_7 ; PC         ;
; N/A   ; None         ; 9.925 ns   ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; IR0        ;
; N/A   ; None         ; 9.919 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; REGQ0_5 ; PC         ;
; N/A   ; None         ; 9.915 ns   ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; IR1        ;
; N/A   ; None         ; 9.883 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; REGQ0_2 ; PC         ;
; N/A   ; None         ; 9.879 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; REGQ0_0 ; PC         ;
; N/A   ; None         ; 9.878 ns   ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; CPACC      ;
; N/A   ; None         ; 9.878 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; REGQ0_1 ; PC         ;
; N/A   ; None         ; 9.876 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; REGQ0_4 ; IR0        ;
; N/A   ; None         ; 9.873 ns   ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; CPR        ;
; N/A   ; None         ; 9.855 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; CPR        ;
; N/A   ; None         ; 9.852 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; PC         ;
; N/A   ; None         ; 9.836 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; PC         ;
; N/A   ; None         ; 9.835 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; PC         ;
; N/A   ; None         ; 9.819 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; IR0        ;
; N/A   ; None         ; 9.787 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; PC         ;
; N/A   ; None         ; 9.765 ns   ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; IR1        ;
; N/A   ; None         ; 9.760 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; REGQ0_3 ; PC         ;
; N/A   ; None         ; 9.753 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; REGQ1_5 ; IR1        ;
; N/A   ; None         ; 9.736 ns   ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; IR1        ;
; N/A   ; None         ; 9.674 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; PC         ;
; N/A   ; None         ; 9.521 ns   ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; CPACC      ;
; N/A   ; None         ; 9.505 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; REGQ0_6 ; IR0        ;
; N/A   ; None         ; 9.500 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; REGQ0_4 ; CPR        ;
; N/A   ; None         ; 9.492 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; REGQ0_7 ; IR0        ;
; N/A   ; None         ; 9.483 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; REGQ0_5 ; IR0        ;
; N/A   ; None         ; 9.469 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; CPR        ;
; N/A   ; None         ; 9.453 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; CPR        ;
; N/A   ; None         ; 9.452 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; CPR        ;
; N/A   ; None         ; 9.447 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; REGQ0_2 ; IR0        ;
; N/A   ; None         ; 9.443 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; REGQ0_0 ; IR0        ;
; N/A   ; None         ; 9.442 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; REGQ0_1 ; IR0        ;
; N/A   ; None         ; 9.404 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; CPR        ;
; N/A   ; None         ; 9.386 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; REGQ0_4 ; IR1        ;
; N/A   ; None         ; 9.384 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; PC         ;
; N/A   ; None         ; 9.367 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; REGQ1_4 ; IR1        ;
; N/A   ; None         ; 9.351 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; REGQ1_7 ; IR1        ;
; N/A   ; None         ; 9.350 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; REGQ1_6 ; IR1        ;
; N/A   ; None         ; 9.342 ns   ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; CPACC      ;
; N/A   ; None         ; 9.324 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; REGQ0_3 ; IR0        ;
; N/A   ; None         ; 9.302 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; REGQ1_1 ; IR1        ;
; N/A   ; None         ; 9.291 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; CPR        ;
; N/A   ; None         ; 9.189 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; REGQ1_0 ; IR1        ;
; N/A   ; None         ; 9.129 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; REGQ0_6 ; CPR        ;
; N/A   ; None         ; 9.116 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; REGQ0_7 ; CPR        ;
; N/A   ; None         ; 9.107 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; REGQ0_5 ; CPR        ;
; N/A   ; None         ; 9.071 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; REGQ0_2 ; CPR        ;
; N/A   ; None         ; 9.067 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; REGQ0_0 ; CPR        ;
; N/A   ; None         ; 9.066 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; REGQ0_1 ; CPR        ;
; N/A   ; None         ; 9.015 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; REGQ0_6 ; IR1        ;
; N/A   ; None         ; 9.002 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; REGQ0_7 ; IR1        ;
; N/A   ; None         ; 9.001 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; CPR        ;
; N/A   ; None         ; 8.993 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; REGQ0_5 ; IR1        ;
; N/A   ; None         ; 8.957 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; REGQ0_2 ; IR1        ;
; N/A   ; None         ; 8.953 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; REGQ0_0 ; IR1        ;
; N/A   ; None         ; 8.952 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; REGQ0_1 ; IR1        ;
; N/A   ; None         ; 8.948 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; REGQ0_3 ; CPR        ;
; N/A   ; None         ; 8.899 ns   ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; REGQ1_2 ; IR1        ;
; N/A   ; None         ; 8.834 ns   ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; REGQ0_3 ; IR1        ;
+-------+--------------+------------+--------------------------------------------------------+---------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+---------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To      ;
+-------+-------------------+-----------------+---------+---------+
; N/A   ; None              ; 15.659 ns       ; OUT_IR1 ; REGQ1_3 ;
; N/A   ; None              ; 15.573 ns       ; OUT_IR0 ; REGQ1_3 ;
; N/A   ; None              ; 14.466 ns       ; OUT_IR1 ; REGQ1_5 ;
; N/A   ; None              ; 14.380 ns       ; OUT_IR0 ; REGQ1_5 ;
; N/A   ; None              ; 13.995 ns       ; OUT_IR1 ; REGQ1_7 ;
; N/A   ; None              ; 13.908 ns       ; OUT_IR0 ; REGQ1_7 ;
; N/A   ; None              ; 13.593 ns       ; OUT_IR1 ; REGQ1_4 ;
; N/A   ; None              ; 13.569 ns       ; OUT_IR1 ; REGQ1_6 ;
; N/A   ; None              ; 13.505 ns       ; OUT_IR0 ; REGQ1_4 ;
; N/A   ; None              ; 13.483 ns       ; OUT_IR0 ; REGQ1_6 ;
; N/A   ; None              ; 13.132 ns       ; OUT_IR1 ; REGQ1_0 ;
; N/A   ; None              ; 13.065 ns       ; OUT_IR0 ; REGQ1_0 ;
; N/A   ; None              ; 12.776 ns       ; OUT_IR1 ; REGQ1_1 ;
; N/A   ; None              ; 12.709 ns       ; OUT_IR0 ; REGQ1_1 ;
; N/A   ; None              ; 12.374 ns       ; OUT_IR1 ; REGQ1_2 ;
; N/A   ; None              ; 12.307 ns       ; OUT_IR0 ; REGQ1_2 ;
+-------+-------------------+-----------------+---------+---------+


+----------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                   ;
+---------------+-------------+-----------+--------+--------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To                                                     ; To Clock ;
+---------------+-------------+-----------+--------+--------------------------------------------------------+----------+
; N/A           ; None        ; -0.333 ns ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; PC       ;
; N/A           ; None        ; -0.494 ns ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; PC       ;
; N/A           ; None        ; -0.710 ns ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; PC       ;
; N/A           ; None        ; -0.711 ns ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; CPR      ;
; N/A           ; None        ; -0.839 ns ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; PC       ;
; N/A           ; None        ; -0.857 ns ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; PC       ;
; N/A           ; None        ; -0.872 ns ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; CPR      ;
; N/A           ; None        ; -1.029 ns ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; PC       ;
; N/A           ; None        ; -1.044 ns ; REGIN0 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; IR0      ;
; N/A           ; None        ; -1.048 ns ; REGIN1 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; IR0      ;
; N/A           ; None        ; -1.088 ns ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; CPR      ;
; N/A           ; None        ; -1.217 ns ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; CPR      ;
; N/A           ; None        ; -1.232 ns ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; PC       ;
; N/A           ; None        ; -1.235 ns ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; CPR      ;
; N/A           ; None        ; -1.238 ns ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; PC       ;
; N/A           ; None        ; -1.277 ns ; REGIN0 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; PC       ;
; N/A           ; None        ; -1.316 ns ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; IR0      ;
; N/A           ; None        ; -1.353 ns ; REGIN2 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; IR0      ;
; N/A           ; None        ; -1.402 ns ; REGIN4 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; IR0      ;
; N/A           ; None        ; -1.407 ns ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; CPR      ;
; N/A           ; None        ; -1.420 ns ; REGIN6 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; IR0      ;
; N/A           ; None        ; -1.431 ns ; REGIN1 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; PC       ;
; N/A           ; None        ; -1.446 ns ; REGIN4 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; PC       ;
; N/A           ; None        ; -1.468 ns ; REGIN6 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; PC       ;
; N/A           ; None        ; -1.477 ns ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; IR0      ;
; N/A           ; None        ; -1.479 ns ; REGIN0 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; PC       ;
; N/A           ; None        ; -1.483 ns ; REGIN1 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; PC       ;
; N/A           ; None        ; -1.487 ns ; REGIN1 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; IR0      ;
; N/A           ; None        ; -1.488 ns ; REGIN0 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; IR0      ;
; N/A           ; None        ; -1.498 ns ; REGIN4 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; IR0      ;
; N/A           ; None        ; -1.505 ns ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; IR1      ;
; N/A           ; None        ; -1.512 ns ; REGIN6 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; IR0      ;
; N/A           ; None        ; -1.610 ns ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; CPR      ;
; N/A           ; None        ; -1.616 ns ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; CPR      ;
; N/A           ; None        ; -1.663 ns ; REGIN2 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; PC       ;
; N/A           ; None        ; -1.666 ns ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; IR1      ;
; N/A           ; None        ; -1.686 ns ; REGIN7 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; IR0      ;
; N/A           ; None        ; -1.693 ns ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; IR0      ;
; N/A           ; None        ; -1.713 ns ; REGIN0 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; IR0      ;
; N/A           ; None        ; -1.788 ns ; REGIN2 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; PC       ;
; N/A           ; None        ; -1.809 ns ; REGIN5 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; IR0      ;
; N/A           ; None        ; -1.814 ns ; REGIN1 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; PC       ;
; N/A           ; None        ; -1.815 ns ; REGIN0 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; PC       ;
; N/A           ; None        ; -1.822 ns ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; IR0      ;
; N/A           ; None        ; -1.825 ns ; REGIN4 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; PC       ;
; N/A           ; None        ; -1.837 ns ; REGIN4 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; PC       ;
; N/A           ; None        ; -1.839 ns ; REGIN6 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; PC       ;
; N/A           ; None        ; -1.840 ns ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; IR0      ;
; N/A           ; None        ; -1.855 ns ; REGIN6 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; PC       ;
; N/A           ; None        ; -1.855 ns ; REGIN5 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; PC       ;
; N/A           ; None        ; -1.862 ns ; REGIN0 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; CPR      ;
; N/A           ; None        ; -1.866 ns ; REGIN1 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; CPR      ;
; N/A           ; None        ; -1.867 ns ; REGIN1 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; IR0      ;
; N/A           ; None        ; -1.882 ns ; REGIN4 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; IR0      ;
; N/A           ; None        ; -1.882 ns ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; IR1      ;
; N/A           ; None        ; -1.886 ns ; REGIN5 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; IR0      ;
; N/A           ; None        ; -1.895 ns ; REGIN3 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; IR0      ;
; N/A           ; None        ; -1.896 ns ; REGIN2 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; IR0      ;
; N/A           ; None        ; -1.899 ns ; REGIN0 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst3  ; CPACC    ;
; N/A           ; None        ; -1.904 ns ; REGIN6 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; IR0      ;
; N/A           ; None        ; -1.937 ns ; REGIN7 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; IR0      ;
; N/A           ; None        ; -1.964 ns ; REGIN0 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst3  ; IR1      ;
; N/A           ; None        ; -1.968 ns ; REGIN1 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst2  ; IR1      ;
; N/A           ; None        ; -1.984 ns ; REGIN7 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; PC       ;
; N/A           ; None        ; -2.011 ns ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; IR1      ;
; N/A           ; None        ; -2.012 ns ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; IR0      ;
; N/A           ; None        ; -2.013 ns ; REGIN7 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; PC       ;
; N/A           ; None        ; -2.029 ns ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; IR1      ;
; N/A           ; None        ; -2.060 ns ; REGIN1 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst2  ; CPACC    ;
; N/A           ; None        ; -2.089 ns ; REGIN0 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; CPR      ;
; N/A           ; None        ; -2.099 ns ; REGIN2 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; IR0      ;
; N/A           ; None        ; -2.142 ns ; REGIN3 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; IR0      ;
; N/A           ; None        ; -2.171 ns ; REGIN2 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; CPR      ;
; N/A           ; None        ; -2.188 ns ; REGIN3 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; PC       ;
; N/A           ; None        ; -2.201 ns ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; IR1      ;
; N/A           ; None        ; -2.202 ns ; REGIN1 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; CPR      ;
; N/A           ; None        ; -2.203 ns ; REGIN0 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst3  ; IR1      ;
; N/A           ; None        ; -2.203 ns ; REGIN0 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; CPR      ;
; N/A           ; None        ; -2.213 ns ; REGIN5 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; PC       ;
; N/A           ; None        ; -2.213 ns ; REGIN4 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; CPR      ;
; N/A           ; None        ; -2.215 ns ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; IR0      ;
; N/A           ; None        ; -2.220 ns ; REGIN4 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; CPR      ;
; N/A           ; None        ; -2.221 ns ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; IR0      ;
; N/A           ; None        ; -2.222 ns ; REGIN3 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; PC       ;
; N/A           ; None        ; -2.223 ns ; REGIN2 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; PC       ;
; N/A           ; None        ; -2.227 ns ; REGIN6 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; CPR      ;
; N/A           ; None        ; -2.238 ns ; REGIN6 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; CPR      ;
; N/A           ; None        ; -2.243 ns ; REGIN1 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; CPR      ;
; N/A           ; None        ; -2.244 ns ; REGIN5 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; PC       ;
; N/A           ; None        ; -2.258 ns ; REGIN4 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; CPR      ;
; N/A           ; None        ; -2.273 ns ; REGIN2 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst1  ; IR1      ;
; N/A           ; None        ; -2.276 ns ; REGIN2 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst1  ; CPACC    ;
; N/A           ; None        ; -2.280 ns ; REGIN6 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; CPR      ;
; N/A           ; None        ; -2.291 ns ; REGIN5 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; IR0      ;
; N/A           ; None        ; -2.310 ns ; REGIN1 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst2  ; IR1      ;
; N/A           ; None        ; -2.311 ns ; REGIN0 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst3  ; IR1      ;
; N/A           ; None        ; -2.321 ns ; REGIN4 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst3 ; IR1      ;
; N/A           ; None        ; -2.322 ns ; REGIN4 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst3 ; IR1      ;
; N/A           ; None        ; -2.335 ns ; REGIN6 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst1 ; IR1      ;
; N/A           ; None        ; -2.340 ns ; REGIN6 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst1 ; IR1      ;
; N/A           ; None        ; -2.357 ns ; REGIN1 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst2  ; IR1      ;
; N/A           ; None        ; -2.372 ns ; REGIN7 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; PC       ;
; N/A           ; None        ; -2.372 ns ; REGIN4 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst3 ; IR1      ;
; N/A           ; None        ; -2.394 ns ; REGIN6 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst1 ; IR1      ;
; N/A           ; None        ; -2.401 ns ; REGIN7 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; CPR      ;
; N/A           ; None        ; -2.404 ns ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; IR1      ;
; N/A           ; None        ; -2.405 ns ; REGIN4 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst3 ; CPACC    ;
; N/A           ; None        ; -2.410 ns ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; IR1      ;
; N/A           ; None        ; -2.420 ns ; REGIN7 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; IR0      ;
; N/A           ; None        ; -2.423 ns ; REGIN6 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst1 ; CPACC    ;
; N/A           ; None        ; -2.475 ns ; REGIN2 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; CPR      ;
; N/A           ; None        ; -2.509 ns ; REGIN7 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst  ; IR1      ;
; N/A           ; None        ; -2.577 ns ; REGIN3 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; PC       ;
; N/A           ; None        ; -2.589 ns ; REGIN2 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst1  ; IR1      ;
; N/A           ; None        ; -2.595 ns ; REGIN7 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst  ; CPACC    ;
; N/A           ; None        ; -2.601 ns ; REGIN5 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; CPR      ;
; N/A           ; None        ; -2.610 ns ; REGIN3 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; CPR      ;
; N/A           ; None        ; -2.611 ns ; REGIN2 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; CPR      ;
; N/A           ; None        ; -2.624 ns ; REGIN3 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; IR0      ;
; N/A           ; None        ; -2.627 ns ; REGIN5 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; CPR      ;
; N/A           ; None        ; -2.667 ns ; REGIN5 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; CPR      ;
; N/A           ; None        ; -2.709 ns ; REGIN5 ; register-8_with_CLR:R1|register-4_with_CLR:inst2|inst2 ; IR1      ;
; N/A           ; None        ; -2.718 ns ; REGIN3 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst   ; IR1      ;
; N/A           ; None        ; -2.719 ns ; REGIN2 ; register-8_with_CLR:R1|register-4_with_CLR:inst|inst1  ; IR1      ;
; N/A           ; None        ; -2.729 ns ; REGIN5 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst2 ; IR1      ;
; N/A           ; None        ; -2.755 ns ; REGIN7 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; CPR      ;
; N/A           ; None        ; -2.781 ns ; REGIN5 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst2 ; IR1      ;
; N/A           ; None        ; -2.796 ns ; REGIN7 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; CPR      ;
; N/A           ; None        ; -2.798 ns ; REGIN5 ; register-8_with_CLR:R3|register-4_with_CLR:inst2|inst2 ; CPACC    ;
; N/A           ; None        ; -2.804 ns ; REGIN3 ; register-8_with_CLR:R3|register-4_with_CLR:inst|inst   ; CPACC    ;
; N/A           ; None        ; -2.857 ns ; REGIN7 ; register-8_with_CLR:R2|register-4_with_CLR:inst2|inst  ; IR1      ;
; N/A           ; None        ; -2.910 ns ; REGIN7 ; register-8_with_CLR:R0|register-4_with_CLR:inst2|inst  ; IR1      ;
; N/A           ; None        ; -2.960 ns ; REGIN3 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; CPR      ;
; N/A           ; None        ; -3.000 ns ; REGIN3 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; CPR      ;
; N/A           ; None        ; -3.062 ns ; REGIN3 ; register-8_with_CLR:R2|register-4_with_CLR:inst|inst   ; IR1      ;
; N/A           ; None        ; -3.114 ns ; REGIN3 ; register-8_with_CLR:R0|register-4_with_CLR:inst|inst   ; IR1      ;
+---------------+-------------+-----------+--------+--------------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sat Apr 20 10:50:51 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off register_4x -c register_4x --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "PC" is an undefined clock
    Info: Assuming node "IR1" is an undefined clock
    Info: Assuming node "CPR" is an undefined clock
    Info: Assuming node "IR0" is an undefined clock
    Info: Assuming node "CPACC" is an undefined clock
Warning: Found 5 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "inst8" as buffer
    Info: Detected gated clock "inst7" as buffer
    Info: Detected gated clock "inst10~2" as buffer
    Info: Detected gated clock "inst5" as buffer
    Info: Detected gated clock "inst9" as buffer
Info: No valid register-to-register data paths exist for clock "PC"
Info: No valid register-to-register data paths exist for clock "IR1"
Info: No valid register-to-register data paths exist for clock "CPR"
Info: No valid register-to-register data paths exist for clock "IR0"
Info: No valid register-to-register data paths exist for clock "CPACC"
Info: tsu for register "register-8_with_CLR:R0|register-4_with_CLR:inst|inst" (data pin = "REGIN3", clock pin = "IR1") is 3.380 ns
    Info: + Longest pin to register delay is 7.832 ns
        Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_116; Fanout = 4; PIN Node = 'REGIN3'
        Info: 2: + IC(6.377 ns) + CELL(0.460 ns) = 7.832 ns; Loc. = LCFF_X30_Y4_N1; Fanout = 2; REG Node = 'register-8_with_CLR:R0|register-4_with_CLR:inst|inst'
        Info: Total cell delay = 1.455 ns ( 18.58 % )
        Info: Total interconnect delay = 6.377 ns ( 81.42 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "IR1" to destination register is 4.412 ns
        Info: 1: + IC(0.000 ns) + CELL(1.150 ns) = 1.150 ns; Loc. = PIN_130; Fanout = 4; CLK Node = 'IR1'
        Info: 2: + IC(0.612 ns) + CELL(0.370 ns) = 2.132 ns; Loc. = LCCOMB_X33_Y10_N6; Fanout = 1; COMB Node = 'inst7'
        Info: 3: + IC(0.687 ns) + CELL(0.000 ns) = 2.819 ns; Loc. = CLKCTRL_G7; Fanout = 8; COMB Node = 'inst7~clkctrl'
        Info: 4: + IC(0.927 ns) + CELL(0.666 ns) = 4.412 ns; Loc. = LCFF_X30_Y4_N1; Fanout = 2; REG Node = 'register-8_with_CLR:R0|register-4_with_CLR:inst|inst'
        Info: Total cell delay = 2.186 ns ( 49.55 % )
        Info: Total interconnect delay = 2.226 ns ( 50.45 % )
Info: tco from clock "PC" to destination pin "REGQ1_3" through register "register-8_with_CLR:R3|register-4_with_CLR:inst|inst" is 13.778 ns
    Info: + Longest clock path from clock "PC" to source register is 5.938 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_133; Fanout = 4; CLK Node = 'PC'
        Info: 2: + IC(1.432 ns) + CELL(0.206 ns) = 2.623 ns; Loc. = LCCOMB_X33_Y10_N26; Fanout = 1; COMB Node = 'inst10~2'
        Info: 3: + IC(0.359 ns) + CELL(0.624 ns) = 3.606 ns; Loc. = LCCOMB_X33_Y10_N12; Fanout = 1; COMB Node = 'inst5'
        Info: 4: + IC(0.739 ns) + CELL(0.000 ns) = 4.345 ns; Loc. = CLKCTRL_G6; Fanout = 8; COMB Node = 'inst5~clkctrl'
        Info: 5: + IC(0.927 ns) + CELL(0.666 ns) = 5.938 ns; Loc. = LCFF_X31_Y4_N25; Fanout = 1; REG Node = 'register-8_with_CLR:R3|register-4_with_CLR:inst|inst'
        Info: Total cell delay = 2.481 ns ( 41.78 % )
        Info: Total interconnect delay = 3.457 ns ( 58.22 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 7.536 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X31_Y4_N25; Fanout = 1; REG Node = 'register-8_with_CLR:R3|register-4_with_CLR:inst|inst'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X31_Y4_N24; Fanout = 1; COMB Node = 'mux4-8:inst6|inst8~42'
        Info: 3: + IC(1.041 ns) + CELL(0.651 ns) = 2.085 ns; Loc. = LCCOMB_X30_Y4_N2; Fanout = 1; COMB Node = 'mux4-8:inst6|inst8~43'
        Info: 4: + IC(2.175 ns) + CELL(3.276 ns) = 7.536 ns; Loc. = PIN_165; Fanout = 0; PIN Node = 'REGQ1_3'
        Info: Total cell delay = 4.320 ns ( 57.32 % )
        Info: Total interconnect delay = 3.216 ns ( 42.68 % )
Info: Longest tpd from source pin "OUT_IR1" to destination pin "REGQ1_3" is 15.659 ns
    Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_40; Fanout = 11; PIN Node = 'OUT_IR1'
    Info: 2: + IC(6.880 ns) + CELL(0.651 ns) = 8.516 ns; Loc. = LCCOMB_X31_Y4_N24; Fanout = 1; COMB Node = 'mux4-8:inst6|inst8~42'
    Info: 3: + IC(1.041 ns) + CELL(0.651 ns) = 10.208 ns; Loc. = LCCOMB_X30_Y4_N2; Fanout = 1; COMB Node = 'mux4-8:inst6|inst8~43'
    Info: 4: + IC(2.175 ns) + CELL(3.276 ns) = 15.659 ns; Loc. = PIN_165; Fanout = 0; PIN Node = 'REGQ1_3'
    Info: Total cell delay = 5.563 ns ( 35.53 % )
    Info: Total interconnect delay = 10.096 ns ( 64.47 % )
Info: th for register "register-8_with_CLR:R3|register-4_with_CLR:inst|inst3" (data pin = "REGIN0", clock pin = "PC") is -0.333 ns
    Info: + Longest clock path from clock "PC" to destination register is 5.932 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_133; Fanout = 4; CLK Node = 'PC'
        Info: 2: + IC(1.432 ns) + CELL(0.206 ns) = 2.623 ns; Loc. = LCCOMB_X33_Y10_N26; Fanout = 1; COMB Node = 'inst10~2'
        Info: 3: + IC(0.359 ns) + CELL(0.624 ns) = 3.606 ns; Loc. = LCCOMB_X33_Y10_N12; Fanout = 1; COMB Node = 'inst5'
        Info: 4: + IC(0.739 ns) + CELL(0.000 ns) = 4.345 ns; Loc. = CLKCTRL_G6; Fanout = 8; COMB Node = 'inst5~clkctrl'
        Info: 5: + IC(0.921 ns) + CELL(0.666 ns) = 5.932 ns; Loc. = LCFF_X1_Y2_N27; Fanout = 1; REG Node = 'register-8_with_CLR:R3|register-4_with_CLR:inst|inst3'
        Info: Total cell delay = 2.481 ns ( 41.82 % )
        Info: Total interconnect delay = 3.451 ns ( 58.18 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 6.571 ns
        Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_47; Fanout = 4; PIN Node = 'REGIN0'
        Info: 2: + IC(5.262 ns) + CELL(0.206 ns) = 6.463 ns; Loc. = LCCOMB_X1_Y2_N26; Fanout = 1; COMB Node = 'register-8_with_CLR:R3|register-4_with_CLR:inst|inst3~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 6.571 ns; Loc. = LCFF_X1_Y2_N27; Fanout = 1; REG Node = 'register-8_with_CLR:R3|register-4_with_CLR:inst|inst3'
        Info: Total cell delay = 1.309 ns ( 19.92 % )
        Info: Total interconnect delay = 5.262 ns ( 80.08 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Sat Apr 20 10:50:51 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


