TimeQuest Timing Analyzer report for exercise1
Fri Oct 18 21:32:48 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; exercise1                                                        ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.93 MHz ; 167.93 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.678  ; 0.000         ;
; CLOCK_50_I                                               ; 14.045 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.092 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.678 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.318      ; 2.676      ;
; 2.678 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.318      ; 2.676      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                           ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.045 ; PB_Controller:PB_unit|push_button_status[0]     ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.023      ;
; 14.336 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.698      ;
; 14.364 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.670      ;
; 14.371 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.663      ;
; 14.456 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.578      ;
; 14.501 ; PB_Controller:PB_unit|push_button_status_buf[0] ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 5.567      ;
; 14.510 ; SRAM_BIST:BIST_unit|BIST_address[6]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.524      ;
; 14.564 ; SRAM_BIST:BIST_unit|BIST_address[12]            ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 5.469      ;
; 14.601 ; SRAM_BIST:BIST_unit|BIST_address[11]            ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.433      ;
; 14.615 ; SRAM_BIST:BIST_unit|BIST_address[3]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.419      ;
; 14.672 ; SRAM_BIST:BIST_unit|BIST_address[17]            ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 5.361      ;
; 14.688 ; PB_Controller:PB_unit|push_button_status[0]     ; SRAM_BIST:BIST_unit|BIST_state~12       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.038      ; 5.386      ;
; 14.714 ; SRAM_BIST:BIST_unit|BIST_address[14]            ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 5.319      ;
; 14.761 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.275      ;
; 14.761 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.275      ;
; 14.761 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.275      ;
; 14.761 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.275      ;
; 14.761 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.275      ;
; 14.761 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.275      ;
; 14.761 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.275      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.778 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.262      ;
; 14.789 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.247      ;
; 14.789 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.247      ;
; 14.789 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.247      ;
; 14.789 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.247      ;
; 14.789 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.247      ;
; 14.789 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.247      ;
; 14.789 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.247      ;
; 14.796 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.240      ;
; 14.796 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.240      ;
; 14.796 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.240      ;
; 14.796 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.240      ;
; 14.796 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.240      ;
; 14.796 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.240      ;
; 14.796 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.240      ;
; 14.799 ; SRAM_BIST:BIST_unit|BIST_address[2]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 5.238      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.806 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.234      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.813 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.227      ;
; 14.855 ; SRAM_BIST:BIST_unit|BIST_address[13]            ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 5.178      ;
; 14.881 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.155      ;
; 14.881 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.155      ;
; 14.881 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.155      ;
; 14.881 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.155      ;
; 14.881 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.155      ;
; 14.881 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.155      ;
; 14.881 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 5.155      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
; 14.898 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 5.142      ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                    ;
+-------+------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_BIST:BIST_unit|BIST_state~11              ; SRAM_BIST:BIST_unit|BIST_state~11                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_BIST:BIST_unit|BIST_state~13              ; SRAM_BIST:BIST_unit|BIST_state~13                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_BIST:BIST_unit|BIST_we_n                  ; SRAM_BIST:BIST_unit|BIST_we_n                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_BIST:BIST_unit|BIST_mismatch              ; SRAM_BIST:BIST_unit|BIST_mismatch                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_BIST:BIST_unit|BIST_finish                ; SRAM_BIST:BIST_unit|BIST_finish                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; PB_Controller:PB_unit|debounce_shift_reg[0][3] ; PB_Controller:PB_unit|debounce_shift_reg[0][4]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.531 ; SRAM_BIST:BIST_unit|BIST_write_data[15]        ; SRAM_BIST:BIST_unit|BIST_write_data[15]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; PB_Controller:PB_unit|clock_1kHz_div_count[15]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|debounce_shift_reg[0][2]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; PB_Controller:PB_unit|debounce_shift_reg[0][3]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; PB_Controller:PB_unit|debounce_shift_reg[0][7]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; PB_Controller:PB_unit|debounce_shift_reg[0][8]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.560 ; SRAM_BIST:BIST_unit|BIST_state~12              ; SRAM_BIST:BIST_unit|BIST_state~13                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.826      ;
; 0.566 ; SRAM_BIST:BIST_unit|BIST_state~13              ; SRAM_BIST:BIST_unit|BIST_mismatch                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.832      ;
; 0.667 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz_buf              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.672 ; PB_Controller:PB_unit|debounce_shift_reg[0][0] ; PB_Controller:PB_unit|debounce_shift_reg[0][1]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.938      ;
; 0.677 ; SRAM_BIST:BIST_unit|BIST_address[2]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.943      ;
; 0.679 ; PB_Controller:PB_unit|push_button_status[0]    ; PB_Controller:PB_unit|push_button_status_buf[0]   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.945      ;
; 0.719 ; SRAM_BIST:BIST_unit|BIST_address[17]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.984      ;
; 0.727 ; SRAM_BIST:BIST_unit|BIST_address[16]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.992      ;
; 0.728 ; SRAM_BIST:BIST_unit|BIST_address[15]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.993      ;
; 0.788 ; PB_Controller:PB_unit|debounce_shift_reg[0][5] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]  ; PB_Controller:PB_unit|clock_1kHz_div_count[0]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; SRAM_BIST:BIST_unit|BIST_write_data[0]         ; SRAM_BIST:BIST_unit|BIST_write_data[0]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.805 ; SRAM_BIST:BIST_unit|BIST_write_data[1]         ; SRAM_BIST:BIST_unit|BIST_write_data[1]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]  ; PB_Controller:PB_unit|clock_1kHz_div_count[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; SRAM_BIST:BIST_unit|BIST_write_data[2]         ; SRAM_BIST:BIST_unit|BIST_write_data[2]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; SRAM_BIST:BIST_unit|BIST_write_data[4]         ; SRAM_BIST:BIST_unit|BIST_write_data[4]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; SRAM_BIST:BIST_unit|BIST_write_data[7]         ; SRAM_BIST:BIST_unit|BIST_write_data[7]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; SRAM_BIST:BIST_unit|BIST_write_data[9]         ; SRAM_BIST:BIST_unit|BIST_write_data[9]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; SRAM_BIST:BIST_unit|BIST_write_data[14]        ; SRAM_BIST:BIST_unit|BIST_write_data[14]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]  ; PB_Controller:PB_unit|clock_1kHz_div_count[2]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]  ; PB_Controller:PB_unit|clock_1kHz_div_count[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]  ; PB_Controller:PB_unit|clock_1kHz_div_count[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]  ; PB_Controller:PB_unit|clock_1kHz_div_count[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[11] ; PB_Controller:PB_unit|clock_1kHz_div_count[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[13] ; PB_Controller:PB_unit|clock_1kHz_div_count[13]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[14] ; PB_Controller:PB_unit|clock_1kHz_div_count[14]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; SRAM_BIST:BIST_unit|BIST_write_data[11]        ; SRAM_BIST:BIST_unit|BIST_write_data[11]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; SRAM_BIST:BIST_unit|BIST_write_data[13]        ; SRAM_BIST:BIST_unit|BIST_write_data[13]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.080      ;
; 0.838 ; SRAM_BIST:BIST_unit|BIST_write_data[3]         ; SRAM_BIST:BIST_unit|BIST_write_data[3]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; SRAM_BIST:BIST_unit|BIST_write_data[8]         ; SRAM_BIST:BIST_unit|BIST_write_data[8]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; SRAM_BIST:BIST_unit|BIST_write_data[12]        ; SRAM_BIST:BIST_unit|BIST_write_data[12]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PB_Controller:PB_unit|clock_1kHz_div_count[3]  ; PB_Controller:PB_unit|clock_1kHz_div_count[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PB_Controller:PB_unit|clock_1kHz_div_count[10] ; PB_Controller:PB_unit|clock_1kHz_div_count[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PB_Controller:PB_unit|clock_1kHz_div_count[12] ; PB_Controller:PB_unit|clock_1kHz_div_count[12]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PB_Controller:PB_unit|clock_1kHz_div_count[8]  ; PB_Controller:PB_unit|clock_1kHz_div_count[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; SRAM_BIST:BIST_unit|BIST_write_data[5]         ; SRAM_BIST:BIST_unit|BIST_write_data[5]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; SRAM_BIST:BIST_unit|BIST_write_data[6]         ; SRAM_BIST:BIST_unit|BIST_write_data[6]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; PB_Controller:PB_unit|clock_1kHz_div_count[5]  ; PB_Controller:PB_unit|clock_1kHz_div_count[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; PB_Controller:PB_unit|clock_1kHz_div_count[6]  ; PB_Controller:PB_unit|clock_1kHz_div_count[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; PB_Controller:PB_unit|debounce_shift_reg[0][0] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; PB_Controller:PB_unit|debounce_shift_reg[0][5] ; PB_Controller:PB_unit|debounce_shift_reg[0][6]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; PB_Controller:PB_unit|debounce_shift_reg[0][8] ; PB_Controller:PB_unit|debounce_shift_reg[0][9]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; SRAM_BIST:BIST_unit|BIST_write_data[10]        ; SRAM_BIST:BIST_unit|BIST_write_data[10]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; PB_Controller:PB_unit|debounce_shift_reg[0][4] ; PB_Controller:PB_unit|debounce_shift_reg[0][5]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.114      ;
; 0.872 ; SRAM_BIST:BIST_unit|BIST_address[14]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.137      ;
; 0.890 ; PB_Controller:PB_unit|debounce_shift_reg[0][9] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.156      ;
; 0.932 ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.198      ;
; 0.964 ; SRAM_BIST:BIST_unit|BIST_write_data[9]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.216      ;
; 0.966 ; SRAM_BIST:BIST_unit|BIST_write_data[6]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.218      ;
; 0.969 ; SRAM_BIST:BIST_unit|BIST_write_data[13]        ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.221      ;
; 0.970 ; SRAM_BIST:BIST_unit|BIST_write_data[11]        ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.222      ;
; 0.974 ; SRAM_BIST:BIST_unit|BIST_write_data[8]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.226      ;
; 0.975 ; SRAM_BIST:BIST_unit|BIST_state~12              ; SRAM_BIST:BIST_unit|BIST_state~12                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.241      ;
; 0.997 ; SRAM_BIST:BIST_unit|BIST_write_data[4]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.004     ; 1.259      ;
; 0.999 ; SRAM_BIST:BIST_unit|BIST_write_data[2]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.003     ; 1.262      ;
; 1.008 ; SRAM_BIST:BIST_unit|BIST_write_data[7]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.260      ;
; 1.011 ; SRAM_BIST:BIST_unit|BIST_address[7]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.003     ; 1.274      ;
; 1.030 ; SRAM_BIST:BIST_unit|BIST_address[13]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.003     ; 1.293      ;
; 1.033 ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.299      ;
; 1.085 ; SRAM_BIST:BIST_unit|BIST_address[1]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.351      ;
; 1.087 ; SRAM_BIST:BIST_unit|BIST_address[4]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.352      ;
; 1.091 ; SRAM_BIST:BIST_unit|BIST_address[5]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.356      ;
; 1.098 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]   ; SRAM_BIST:BIST_unit|BIST_mismatch                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.364      ;
; 1.101 ; SRAM_BIST:BIST_unit|BIST_write_data[10]        ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.353      ;
; 1.105 ; SRAM_BIST:BIST_unit|BIST_write_data[14]        ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.357      ;
; 1.109 ; SRAM_BIST:BIST_unit|BIST_address[0]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.003      ; 1.378      ;
; 1.110 ; SRAM_BIST:BIST_unit|BIST_write_data[12]        ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.362      ;
; 1.111 ; SRAM_BIST:BIST_unit|BIST_write_data[15]        ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.014     ; 1.363      ;
; 1.122 ; SRAM_BIST:BIST_unit|BIST_write_data[1]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.003     ; 1.385      ;
; 1.136 ; SRAM_BIST:BIST_unit|BIST_write_data[5]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.004     ; 1.398      ;
; 1.140 ; SRAM_BIST:BIST_unit|BIST_write_data[0]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.003     ; 1.403      ;
; 1.141 ; SRAM_BIST:BIST_unit|BIST_write_data[3]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.004     ; 1.403      ;
; 1.143 ; SRAM_BIST:BIST_unit|BIST_address[6]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.003     ; 1.406      ;
; 1.146 ; SRAM_BIST:BIST_unit|BIST_address[8]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.003     ; 1.409      ;
; 1.178 ; SRAM_BIST:BIST_unit|BIST_write_data[0]         ; SRAM_BIST:BIST_unit|BIST_write_data[1]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]  ; PB_Controller:PB_unit|clock_1kHz_div_count[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; SRAM_BIST:BIST_unit|BIST_write_data[1]         ; SRAM_BIST:BIST_unit|BIST_write_data[2]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]  ; PB_Controller:PB_unit|clock_1kHz_div_count[2]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; SRAM_BIST:BIST_unit|BIST_write_data[14]        ; SRAM_BIST:BIST_unit|BIST_write_data[15]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PB_Controller:PB_unit|clock_1kHz_div_count[14] ; PB_Controller:PB_unit|clock_1kHz_div_count[15]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PB_Controller:PB_unit|clock_1kHz_div_count[13] ; PB_Controller:PB_unit|clock_1kHz_div_count[14]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; SRAM_BIST:BIST_unit|BIST_write_data[2]         ; SRAM_BIST:BIST_unit|BIST_write_data[3]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]  ; PB_Controller:PB_unit|clock_1kHz_div_count[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]  ; PB_Controller:PB_unit|clock_1kHz_div_count[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PB_Controller:PB_unit|clock_1kHz_div_count[11] ; PB_Controller:PB_unit|clock_1kHz_div_count[12]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; SRAM_BIST:BIST_unit|BIST_write_data[4]         ; SRAM_BIST:BIST_unit|BIST_write_data[5]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.455      ;
+-------+------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.092 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.318      ; 2.676      ;
; 7.092 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.318      ; 2.676      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[0]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[0]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[10]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[10]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[11]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[11]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[12]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[12]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[13]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[13]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[14]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[14]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[15]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[15]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[16]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[16]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[17]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[17]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[1]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[1]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[2]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[2]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[3]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[3]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[4]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[4]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[5]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[5]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[6]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[6]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[7]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[7]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[8]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[8]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[9]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[9]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_finish                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_finish                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_mismatch               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_mismatch               ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.300 ; 3.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.304 ; 3.304 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.297 ; 3.297 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.148 ; 3.148 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.510 ; 3.510 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.562 ; 3.562 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.541 ; 3.541 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.683 ; 3.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.357 ; 3.357 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.166 ; 3.166 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.571 ; 3.571 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.401 ; 3.401 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.534 ; 3.534 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.414 ; 3.414 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.760 ; 3.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 1.785 ; 1.785 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 1.588 ; 1.588 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[1]      ; CLOCK_50_I ; 1.234 ; 1.234 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[2]      ; CLOCK_50_I ; 0.978 ; 0.978 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[3]      ; CLOCK_50_I ; 1.785 ; 1.785 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.322 ; 2.322 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.278 ; -4.278 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.278 ; -4.278 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.918 ; -2.918 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.070 ; -3.070 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.074 ; -3.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.067 ; -3.067 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.918 ; -2.918 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.280 ; -3.280 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.332 ; -3.332 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.311 ; -3.311 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.453 ; -3.453 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.127 ; -3.127 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.936 ; -2.936 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.341 ; -3.341 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.171 ; -3.171 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.304 ; -3.304 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.184 ; -3.184 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.530 ; -3.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.565 ; -3.565 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.744 ; -0.744 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -1.358 ; -1.358 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[1]      ; CLOCK_50_I ; -1.004 ; -1.004 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[2]      ; CLOCK_50_I ; -0.744 ; -0.744 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[3]      ; CLOCK_50_I ; -1.555 ; -1.555 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.092 ; -2.092 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]      ; CLOCK_50_I ; 9.794 ; 9.794 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]     ; CLOCK_50_I ; 9.794 ; 9.794 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]     ; CLOCK_50_I ; 8.585 ; 8.585 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]     ; CLOCK_50_I ; 9.757 ; 9.757 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 7.651 ; 7.651 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 7.651 ; 7.651 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 7.447 ; 7.447 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 7.439 ; 7.439 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 7.421 ; 7.421 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 7.426 ; 7.426 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 7.441 ; 7.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.224 ; 7.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.193 ; 7.193 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 7.434 ; 7.434 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.199 ; 7.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.203 ; 7.203 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.197 ; 7.197 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.238 ; 7.238 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 7.168 ; 7.168 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 7.153 ; 7.153 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.175 ; 7.175 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 6.956 ; 6.956 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.693 ; 7.693 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 7.407 ; 7.407 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 7.185 ; 7.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 6.972 ; 6.972 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 6.970 ; 6.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 6.970 ; 6.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.191 ; 7.191 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.407 ; 7.407 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 6.996 ; 6.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 6.973 ; 6.973 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 6.968 ; 6.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.186 ; 7.186 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.185 ; 7.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.179 ; 7.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.177 ; 7.177 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.167 ; 7.167 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.390 ; 7.390 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.693 ; 7.693 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.735 ; 7.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.305 ; 5.305 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 5.305 ; 5.305 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]      ; CLOCK_50_I ; 8.585 ; 8.585 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]     ; CLOCK_50_I ; 9.794 ; 9.794 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]     ; CLOCK_50_I ; 8.585 ; 8.585 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]     ; CLOCK_50_I ; 9.757 ; 9.757 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 6.956 ; 6.956 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 7.651 ; 7.651 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 7.447 ; 7.447 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 7.439 ; 7.439 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 7.421 ; 7.421 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 7.426 ; 7.426 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 7.441 ; 7.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.224 ; 7.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.193 ; 7.193 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 7.434 ; 7.434 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.199 ; 7.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.203 ; 7.203 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.197 ; 7.197 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.238 ; 7.238 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 7.168 ; 7.168 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 7.153 ; 7.153 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.175 ; 7.175 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 6.956 ; 6.956 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.693 ; 7.693 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 7.185 ; 7.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 6.972 ; 6.972 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 6.970 ; 6.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 6.970 ; 6.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.191 ; 7.191 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.407 ; 7.407 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 6.996 ; 6.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 6.973 ; 6.973 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 6.968 ; 6.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.186 ; 7.186 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.185 ; 7.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.179 ; 7.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.177 ; 7.177 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.167 ; 7.167 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.390 ; 7.390 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.693 ; 7.693 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.735 ; 7.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.305 ; 5.305 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 5.305 ; 5.305 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+--------+----+----+--------+
; Input Port   ; Output Port    ; RR     ; RF ; FR ; FF     ;
+--------------+----------------+--------+----+----+--------+
; SWITCH_I[0]  ; LED_GREEN_O[3] ; 7.019  ;    ;    ; 7.019  ;
; SWITCH_I[1]  ; LED_GREEN_O[4] ; 6.265  ;    ;    ; 6.265  ;
; SWITCH_I[2]  ; LED_GREEN_O[5] ; 5.985  ;    ;    ; 5.985  ;
; SWITCH_I[3]  ; LED_GREEN_O[6] ; 5.611  ;    ;    ; 5.611  ;
; SWITCH_I[17] ; LED_GREEN_O[8] ; 12.161 ;    ;    ; 12.161 ;
+--------------+----------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+--------+----+----+--------+
; Input Port   ; Output Port    ; RR     ; RF ; FR ; FF     ;
+--------------+----------------+--------+----+----+--------+
; SWITCH_I[0]  ; LED_GREEN_O[3] ; 7.019  ;    ;    ; 7.019  ;
; SWITCH_I[1]  ; LED_GREEN_O[4] ; 6.265  ;    ;    ; 6.265  ;
; SWITCH_I[2]  ; LED_GREEN_O[5] ; 5.985  ;    ;    ; 5.985  ;
; SWITCH_I[3]  ; LED_GREEN_O[6] ; 5.611  ;    ;    ; 5.611  ;
; SWITCH_I[17] ; LED_GREEN_O[8] ; 12.161 ;    ;    ; 12.161 ;
+--------------+----------------+--------+----+----+--------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.931 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.160 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 6.953 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 6.951 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 6.931 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.189 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.198 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.198 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.242 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.479 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.479 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.469 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.688 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.931 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.160 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 6.953 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 6.951 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 6.931 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.189 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.198 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.198 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.242 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.479 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.479 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.469 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.688 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.931     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.160     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 6.953     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 6.951     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 6.931     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.189     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.198     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.198     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.242     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.479     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.479     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.469     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.688     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.931     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.160     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 6.953     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 6.951     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 6.931     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.189     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.198     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.198     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.242     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.479     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.479     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.469     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.688     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.692  ; 0.000         ;
; CLOCK_50_I                                               ; 17.267 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.188 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.692 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.072      ; 1.412      ;
; 3.692 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.072      ; 1.412      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                           ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.267 ; PB_Controller:PB_unit|push_button_status[0]     ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.027      ; 2.792      ;
; 17.437 ; PB_Controller:PB_unit|push_button_status_buf[0] ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.027      ; 2.622      ;
; 17.487 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.545      ;
; 17.490 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.542      ;
; 17.497 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.535      ;
; 17.528 ; PB_Controller:PB_unit|push_button_status[0]     ; SRAM_BIST:BIST_unit|BIST_state~12       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 2.536      ;
; 17.530 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.502      ;
; 17.548 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.484      ;
; 17.548 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.484      ;
; 17.548 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.484      ;
; 17.548 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.484      ;
; 17.548 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.484      ;
; 17.548 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.484      ;
; 17.548 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_address[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.484      ;
; 17.550 ; SRAM_BIST:BIST_unit|BIST_address[6]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.482      ;
; 17.551 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.481      ;
; 17.551 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.481      ;
; 17.551 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.481      ;
; 17.551 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.481      ;
; 17.551 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.481      ;
; 17.551 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.481      ;
; 17.551 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_address[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.481      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.557 ; SRAM_BIST:BIST_unit|BIST_address[10]            ; SRAM_BIST:BIST_unit|BIST_write_data[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.480      ;
; 17.558 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.474      ;
; 17.558 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.474      ;
; 17.558 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.474      ;
; 17.558 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.474      ;
; 17.558 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.474      ;
; 17.558 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.474      ;
; 17.558 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_address[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.474      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.560 ; SRAM_BIST:BIST_unit|BIST_address[7]             ; SRAM_BIST:BIST_unit|BIST_write_data[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.477      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.567 ; SRAM_BIST:BIST_unit|BIST_address[8]             ; SRAM_BIST:BIST_unit|BIST_write_data[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.470      ;
; 17.589 ; SRAM_BIST:BIST_unit|BIST_address[12]            ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.442      ;
; 17.591 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.441      ;
; 17.591 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.441      ;
; 17.591 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.441      ;
; 17.591 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.441      ;
; 17.591 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.441      ;
; 17.591 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.441      ;
; 17.591 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_address[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.441      ;
; 17.597 ; SRAM_BIST:BIST_unit|BIST_address[3]             ; SRAM_BIST:BIST_unit|BIST_state~11       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.435      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
; 17.600 ; SRAM_BIST:BIST_unit|BIST_address[9]             ; SRAM_BIST:BIST_unit|BIST_write_data[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 2.437      ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                    ;
+-------+------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_BIST:BIST_unit|BIST_state~11              ; SRAM_BIST:BIST_unit|BIST_state~11                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_BIST:BIST_unit|BIST_state~13              ; SRAM_BIST:BIST_unit|BIST_state~13                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_BIST:BIST_unit|BIST_we_n                  ; SRAM_BIST:BIST_unit|BIST_we_n                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_BIST:BIST_unit|BIST_mismatch              ; SRAM_BIST:BIST_unit|BIST_mismatch                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_BIST:BIST_unit|BIST_finish                ; SRAM_BIST:BIST_unit|BIST_finish                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; PB_Controller:PB_unit|debounce_shift_reg[0][3] ; PB_Controller:PB_unit|debounce_shift_reg[0][4]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.243 ; SRAM_BIST:BIST_unit|BIST_write_data[15]        ; SRAM_BIST:BIST_unit|BIST_write_data[15]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; PB_Controller:PB_unit|clock_1kHz_div_count[15]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|debounce_shift_reg[0][2]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; PB_Controller:PB_unit|debounce_shift_reg[0][8]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; PB_Controller:PB_unit|debounce_shift_reg[0][7]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; PB_Controller:PB_unit|debounce_shift_reg[0][3]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.263 ; SRAM_BIST:BIST_unit|BIST_state~12              ; SRAM_BIST:BIST_unit|BIST_state~13                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.415      ;
; 0.265 ; SRAM_BIST:BIST_unit|BIST_state~13              ; SRAM_BIST:BIST_unit|BIST_mismatch                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.417      ;
; 0.328 ; SRAM_BIST:BIST_unit|BIST_address[17]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.481      ;
; 0.329 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz_buf              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; SRAM_BIST:BIST_unit|BIST_address[2]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; SRAM_BIST:BIST_unit|BIST_address[16]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.484      ;
; 0.332 ; PB_Controller:PB_unit|debounce_shift_reg[0][0] ; PB_Controller:PB_unit|debounce_shift_reg[0][1]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; SRAM_BIST:BIST_unit|BIST_address[15]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.485      ;
; 0.334 ; PB_Controller:PB_unit|push_button_status[0]    ; PB_Controller:PB_unit|push_button_status_buf[0]   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.486      ;
; 0.355 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]  ; PB_Controller:PB_unit|clock_1kHz_div_count[0]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; SRAM_BIST:BIST_unit|BIST_write_data[0]         ; SRAM_BIST:BIST_unit|BIST_write_data[0]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; SRAM_BIST:BIST_unit|BIST_write_data[1]         ; SRAM_BIST:BIST_unit|BIST_write_data[1]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]  ; PB_Controller:PB_unit|clock_1kHz_div_count[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; SRAM_BIST:BIST_unit|BIST_write_data[2]         ; SRAM_BIST:BIST_unit|BIST_write_data[2]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; SRAM_BIST:BIST_unit|BIST_write_data[9]         ; SRAM_BIST:BIST_unit|BIST_write_data[9]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]  ; PB_Controller:PB_unit|clock_1kHz_div_count[2]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]  ; PB_Controller:PB_unit|clock_1kHz_div_count[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[11] ; PB_Controller:PB_unit|clock_1kHz_div_count[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; SRAM_BIST:BIST_unit|BIST_write_data[4]         ; SRAM_BIST:BIST_unit|BIST_write_data[4]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SRAM_BIST:BIST_unit|BIST_write_data[7]         ; SRAM_BIST:BIST_unit|BIST_write_data[7]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SRAM_BIST:BIST_unit|BIST_write_data[14]        ; SRAM_BIST:BIST_unit|BIST_write_data[14]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]  ; PB_Controller:PB_unit|clock_1kHz_div_count[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]  ; PB_Controller:PB_unit|clock_1kHz_div_count[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[13] ; PB_Controller:PB_unit|clock_1kHz_div_count[13]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[14] ; PB_Controller:PB_unit|clock_1kHz_div_count[14]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; SRAM_BIST:BIST_unit|BIST_write_data[11]        ; SRAM_BIST:BIST_unit|BIST_write_data[11]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; SRAM_BIST:BIST_unit|BIST_write_data[13]        ; SRAM_BIST:BIST_unit|BIST_write_data[13]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; SRAM_BIST:BIST_unit|BIST_write_data[3]         ; SRAM_BIST:BIST_unit|BIST_write_data[3]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SRAM_BIST:BIST_unit|BIST_write_data[8]         ; SRAM_BIST:BIST_unit|BIST_write_data[8]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[3]  ; PB_Controller:PB_unit|clock_1kHz_div_count[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[10] ; PB_Controller:PB_unit|clock_1kHz_div_count[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[8]  ; PB_Controller:PB_unit|clock_1kHz_div_count[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; SRAM_BIST:BIST_unit|BIST_write_data[5]         ; SRAM_BIST:BIST_unit|BIST_write_data[5]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SRAM_BIST:BIST_unit|BIST_write_data[6]         ; SRAM_BIST:BIST_unit|BIST_write_data[6]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SRAM_BIST:BIST_unit|BIST_write_data[12]        ; SRAM_BIST:BIST_unit|BIST_write_data[12]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PB_Controller:PB_unit|clock_1kHz_div_count[5]  ; PB_Controller:PB_unit|clock_1kHz_div_count[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PB_Controller:PB_unit|clock_1kHz_div_count[6]  ; PB_Controller:PB_unit|clock_1kHz_div_count[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PB_Controller:PB_unit|clock_1kHz_div_count[12] ; PB_Controller:PB_unit|clock_1kHz_div_count[12]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; SRAM_BIST:BIST_unit|BIST_write_data[10]        ; SRAM_BIST:BIST_unit|BIST_write_data[10]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; PB_Controller:PB_unit|debounce_shift_reg[0][0] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.527      ;
; 0.382 ; PB_Controller:PB_unit|debounce_shift_reg[0][5] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.534      ;
; 0.406 ; PB_Controller:PB_unit|debounce_shift_reg[0][8] ; PB_Controller:PB_unit|debounce_shift_reg[0][9]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; PB_Controller:PB_unit|debounce_shift_reg[0][5] ; PB_Controller:PB_unit|debounce_shift_reg[0][6]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.559      ;
; 0.410 ; PB_Controller:PB_unit|debounce_shift_reg[0][4] ; PB_Controller:PB_unit|debounce_shift_reg[0][5]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.562      ;
; 0.417 ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; SRAM_BIST:BIST_unit|BIST_address[14]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.571      ;
; 0.432 ; PB_Controller:PB_unit|debounce_shift_reg[0][9] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.584      ;
; 0.441 ; SRAM_BIST:BIST_unit|BIST_state~12              ; SRAM_BIST:BIST_unit|BIST_state~12                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.593      ;
; 0.445 ; SRAM_BIST:BIST_unit|BIST_write_data[9]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.015     ; 0.582      ;
; 0.448 ; SRAM_BIST:BIST_unit|BIST_write_data[11]        ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.015     ; 0.585      ;
; 0.448 ; SRAM_BIST:BIST_unit|BIST_write_data[6]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.015     ; 0.585      ;
; 0.449 ; SRAM_BIST:BIST_unit|BIST_write_data[13]        ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.015     ; 0.586      ;
; 0.451 ; SRAM_BIST:BIST_unit|BIST_write_data[8]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.015     ; 0.588      ;
; 0.462 ; SRAM_BIST:BIST_unit|BIST_address[7]            ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.612      ;
; 0.463 ; SRAM_BIST:BIST_unit|BIST_write_data[4]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.003     ; 0.612      ;
; 0.466 ; SRAM_BIST:BIST_unit|BIST_write_data[2]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.616      ;
; 0.466 ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; PB_Controller:PB_unit|push_button_status[0]       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.618      ;
; 0.470 ; SRAM_BIST:BIST_unit|BIST_address[13]           ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.620      ;
; 0.474 ; SRAM_BIST:BIST_unit|BIST_write_data[7]         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.015     ; 0.611      ;
; 0.493 ; SRAM_BIST:BIST_unit|BIST_write_data[0]         ; SRAM_BIST:BIST_unit|BIST_write_data[1]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]  ; PB_Controller:PB_unit|clock_1kHz_div_count[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; SRAM_BIST:BIST_unit|BIST_write_data[1]         ; SRAM_BIST:BIST_unit|BIST_write_data[2]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]  ; PB_Controller:PB_unit|clock_1kHz_div_count[2]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; SRAM_BIST:BIST_unit|BIST_write_data[2]         ; SRAM_BIST:BIST_unit|BIST_write_data[3]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]  ; PB_Controller:PB_unit|clock_1kHz_div_count[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]  ; PB_Controller:PB_unit|clock_1kHz_div_count[10]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PB_Controller:PB_unit|clock_1kHz_div_count[11] ; PB_Controller:PB_unit|clock_1kHz_div_count[12]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; SRAM_BIST:BIST_unit|BIST_write_data[9]         ; SRAM_BIST:BIST_unit|BIST_write_data[10]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; SRAM_BIST:BIST_unit|BIST_write_data[14]        ; SRAM_BIST:BIST_unit|BIST_write_data[15]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PB_Controller:PB_unit|clock_1kHz_div_count[14] ; PB_Controller:PB_unit|clock_1kHz_div_count[15]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PB_Controller:PB_unit|clock_1kHz_div_count[13] ; PB_Controller:PB_unit|clock_1kHz_div_count[14]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; SRAM_BIST:BIST_unit|BIST_write_data[4]         ; SRAM_BIST:BIST_unit|BIST_write_data[5]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]  ; PB_Controller:PB_unit|clock_1kHz_div_count[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; SRAM_BIST:BIST_unit|BIST_write_data[11]        ; SRAM_BIST:BIST_unit|BIST_write_data[12]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; SRAM_BIST:BIST_unit|BIST_write_data[13]        ; SRAM_BIST:BIST_unit|BIST_write_data[14]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; SRAM_BIST:BIST_unit|BIST_write_data[8]         ; SRAM_BIST:BIST_unit|BIST_write_data[9]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PB_Controller:PB_unit|clock_1kHz_div_count[8]  ; PB_Controller:PB_unit|clock_1kHz_div_count[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PB_Controller:PB_unit|clock_1kHz_div_count[10] ; PB_Controller:PB_unit|clock_1kHz_div_count[11]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; SRAM_BIST:BIST_unit|BIST_write_data[3]         ; SRAM_BIST:BIST_unit|BIST_write_data[4]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PB_Controller:PB_unit|clock_1kHz_div_count[3]  ; PB_Controller:PB_unit|clock_1kHz_div_count[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; SRAM_BIST:BIST_unit|BIST_write_data[6]         ; SRAM_BIST:BIST_unit|BIST_write_data[7]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PB_Controller:PB_unit|clock_1kHz_div_count[6]  ; PB_Controller:PB_unit|clock_1kHz_div_count[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PB_Controller:PB_unit|clock_1kHz_div_count[12] ; PB_Controller:PB_unit|clock_1kHz_div_count[13]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; SRAM_BIST:BIST_unit|BIST_write_data[12]        ; SRAM_BIST:BIST_unit|BIST_write_data[13]           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; SRAM_BIST:BIST_unit|BIST_write_data[5]         ; SRAM_BIST:BIST_unit|BIST_write_data[6]            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PB_Controller:PB_unit|clock_1kHz_div_count[5]  ; PB_Controller:PB_unit|clock_1kHz_div_count[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.664      ;
+-------+------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.188 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.072      ; 1.412      ;
; 6.188 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.072      ; 1.412      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[0]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[0]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[10]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[10]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[11]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[11]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[12]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[12]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[13]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[13]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[14]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[14]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[15]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[15]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[16]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[16]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[17]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[17]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[1]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[1]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[2]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[2]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[3]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[3]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[4]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[4]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[5]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[5]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[6]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[6]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[7]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[7]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[8]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[8]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[9]             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_address[9]             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_finish                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_finish                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_mismatch               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_BIST:BIST_unit|BIST_mismatch               ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.448 ; 2.448 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.448 ; 2.448 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.017 ; 2.017 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 1.793 ; 1.793 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 1.803 ; 1.803 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 1.796 ; 1.796 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 1.696 ; 1.696 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 1.878 ; 1.878 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 1.928 ; 1.928 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 1.895 ; 1.895 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 1.946 ; 1.946 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 1.837 ; 1.837 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 1.721 ; 1.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 1.944 ; 1.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 1.821 ; 1.821 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 1.900 ; 1.900 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 1.825 ; 1.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 1.995 ; 1.995 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.017 ; 2.017 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 0.536 ; 0.536 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 0.536 ; 0.536 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[1]      ; CLOCK_50_I ; 0.395 ; 0.395 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[2]      ; CLOCK_50_I ; 0.251 ; 0.251 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[3]      ; CLOCK_50_I ; 0.487 ; 0.487 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.308 ; 1.308 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.328 ; -2.328 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.328 ; -2.328 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.576 ; -1.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.673 ; -1.673 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.683 ; -1.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.676 ; -1.676 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.576 ; -1.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.758 ; -1.758 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.808 ; -1.808 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.775 ; -1.775 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.826 ; -1.826 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.717 ; -1.717 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.601 ; -1.601 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.824 ; -1.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.701 ; -1.701 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.780 ; -1.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.705 ; -1.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.875 ; -1.875 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.897 ; -1.897 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.128 ; -0.128 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.416 ; -0.416 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[1]      ; CLOCK_50_I ; -0.275 ; -0.275 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[2]      ; CLOCK_50_I ; -0.128 ; -0.128 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[3]      ; CLOCK_50_I ; -0.367 ; -0.367 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.188 ; -1.188 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]      ; CLOCK_50_I ; 5.525 ; 5.525 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]     ; CLOCK_50_I ; 5.525 ; 5.525 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]     ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]     ; CLOCK_50_I ; 5.495 ; 5.495 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.554 ; 4.554 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 4.554 ; 4.554 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.455 ; 4.455 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 4.446 ; 4.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.452 ; 4.452 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.343 ; 4.343 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.350 ; 4.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.344 ; 4.344 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.382 ; 4.382 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.316 ; 4.316 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.306 ; 4.306 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.230 ; 4.230 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.571 ; 4.571 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.425 ; 4.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.248 ; 4.248 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.246 ; 4.246 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.332 ; 4.332 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.425 ; 4.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.242 ; 4.242 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.328 ; 4.328 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.326 ; 4.326 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.317 ; 4.317 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.413 ; 4.413 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.571 ; 4.571 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 2.973 ; 2.973 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 2.973 ; 2.973 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]      ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]     ; CLOCK_50_I ; 5.525 ; 5.525 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]     ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]     ; CLOCK_50_I ; 5.495 ; 5.495 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.230 ; 4.230 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 4.554 ; 4.554 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.455 ; 4.455 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 4.446 ; 4.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.452 ; 4.452 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.343 ; 4.343 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.350 ; 4.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.344 ; 4.344 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.382 ; 4.382 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.316 ; 4.316 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.306 ; 4.306 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.230 ; 4.230 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.571 ; 4.571 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.248 ; 4.248 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.246 ; 4.246 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.332 ; 4.332 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.425 ; 4.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.242 ; 4.242 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.328 ; 4.328 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.326 ; 4.326 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.317 ; 4.317 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.413 ; 4.413 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.571 ; 4.571 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 2.973 ; 2.973 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 2.973 ; 2.973 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+--------------+----------------+-------+----+----+-------+
; Input Port   ; Output Port    ; RR    ; RF ; FR ; FF    ;
+--------------+----------------+-------+----+----+-------+
; SWITCH_I[0]  ; LED_GREEN_O[3] ; 4.059 ;    ;    ; 4.059 ;
; SWITCH_I[1]  ; LED_GREEN_O[4] ; 3.645 ;    ;    ; 3.645 ;
; SWITCH_I[2]  ; LED_GREEN_O[5] ; 3.504 ;    ;    ; 3.504 ;
; SWITCH_I[3]  ; LED_GREEN_O[6] ; 3.300 ;    ;    ; 3.300 ;
; SWITCH_I[17] ; LED_GREEN_O[8] ; 6.920 ;    ;    ; 6.920 ;
+--------------+----------------+-------+----+----+-------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+--------------+----------------+-------+----+----+-------+
; Input Port   ; Output Port    ; RR    ; RF ; FR ; FF    ;
+--------------+----------------+-------+----+----+-------+
; SWITCH_I[0]  ; LED_GREEN_O[3] ; 4.059 ;    ;    ; 4.059 ;
; SWITCH_I[1]  ; LED_GREEN_O[4] ; 3.645 ;    ;    ; 3.645 ;
; SWITCH_I[2]  ; LED_GREEN_O[5] ; 3.504 ;    ;    ; 3.504 ;
; SWITCH_I[3]  ; LED_GREEN_O[6] ; 3.300 ;    ;    ; 3.300 ;
; SWITCH_I[17] ; LED_GREEN_O[8] ; 6.920 ;    ;    ; 6.920 ;
+--------------+----------------+-------+----+----+-------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.202 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.308 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.224 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.222 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.202 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.322 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.322 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.348 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.471 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.471 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.461 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.555 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.202 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.308 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.224 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.222 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.202 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.322 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.322 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.348 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.471 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.471 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.461 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.555 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.202     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.308     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.224     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.222     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.202     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.322     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.322     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.348     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.471     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.471     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.461     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.555     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.202     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.308     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.224     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.222     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.202     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.322     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.322     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.348     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.471     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.471     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.461     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.555     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.678  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 14.045 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.678  ; 6.188 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.300 ; 3.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.304 ; 3.304 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.297 ; 3.297 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.148 ; 3.148 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.510 ; 3.510 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.562 ; 3.562 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.541 ; 3.541 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.683 ; 3.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.357 ; 3.357 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.166 ; 3.166 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.571 ; 3.571 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.401 ; 3.401 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.534 ; 3.534 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.414 ; 3.414 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.760 ; 3.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 1.785 ; 1.785 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 1.588 ; 1.588 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[1]      ; CLOCK_50_I ; 1.234 ; 1.234 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[2]      ; CLOCK_50_I ; 0.978 ; 0.978 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[3]      ; CLOCK_50_I ; 1.785 ; 1.785 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.322 ; 2.322 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.328 ; -2.328 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.328 ; -2.328 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.576 ; -1.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.673 ; -1.673 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.683 ; -1.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.676 ; -1.676 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.576 ; -1.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.758 ; -1.758 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.808 ; -1.808 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.775 ; -1.775 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.826 ; -1.826 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.717 ; -1.717 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.601 ; -1.601 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.824 ; -1.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.701 ; -1.701 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.780 ; -1.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.705 ; -1.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.875 ; -1.875 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.897 ; -1.897 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.128 ; -0.128 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.416 ; -0.416 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[1]      ; CLOCK_50_I ; -0.275 ; -0.275 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[2]      ; CLOCK_50_I ; -0.128 ; -0.128 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[3]      ; CLOCK_50_I ; -0.367 ; -0.367 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.188 ; -1.188 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]      ; CLOCK_50_I ; 9.794 ; 9.794 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]     ; CLOCK_50_I ; 9.794 ; 9.794 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]     ; CLOCK_50_I ; 8.585 ; 8.585 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]     ; CLOCK_50_I ; 9.757 ; 9.757 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 7.651 ; 7.651 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 7.651 ; 7.651 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 7.447 ; 7.447 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 7.439 ; 7.439 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 7.421 ; 7.421 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 7.426 ; 7.426 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 7.441 ; 7.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.224 ; 7.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.193 ; 7.193 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 7.434 ; 7.434 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.199 ; 7.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.203 ; 7.203 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.197 ; 7.197 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.238 ; 7.238 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 7.168 ; 7.168 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 7.153 ; 7.153 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.175 ; 7.175 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 6.956 ; 6.956 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.693 ; 7.693 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 7.407 ; 7.407 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 7.185 ; 7.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 6.972 ; 6.972 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 6.970 ; 6.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 6.970 ; 6.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.191 ; 7.191 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.407 ; 7.407 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 6.996 ; 6.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 6.973 ; 6.973 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 6.968 ; 6.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.186 ; 7.186 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.185 ; 7.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.179 ; 7.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.177 ; 7.177 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.167 ; 7.167 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.390 ; 7.390 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.693 ; 7.693 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.735 ; 7.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.305 ; 5.305 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 5.305 ; 5.305 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]      ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]     ; CLOCK_50_I ; 5.525 ; 5.525 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]     ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]     ; CLOCK_50_I ; 5.495 ; 5.495 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.230 ; 4.230 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 4.554 ; 4.554 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.455 ; 4.455 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 4.446 ; 4.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.452 ; 4.452 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.343 ; 4.343 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.350 ; 4.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.344 ; 4.344 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.382 ; 4.382 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.316 ; 4.316 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.306 ; 4.306 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.230 ; 4.230 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.571 ; 4.571 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.248 ; 4.248 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.246 ; 4.246 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.332 ; 4.332 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.425 ; 4.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.242 ; 4.242 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.328 ; 4.328 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.326 ; 4.326 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.317 ; 4.317 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.413 ; 4.413 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.571 ; 4.571 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 2.973 ; 2.973 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 2.973 ; 2.973 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+--------------+----------------+--------+----+----+--------+
; Input Port   ; Output Port    ; RR     ; RF ; FR ; FF     ;
+--------------+----------------+--------+----+----+--------+
; SWITCH_I[0]  ; LED_GREEN_O[3] ; 7.019  ;    ;    ; 7.019  ;
; SWITCH_I[1]  ; LED_GREEN_O[4] ; 6.265  ;    ;    ; 6.265  ;
; SWITCH_I[2]  ; LED_GREEN_O[5] ; 5.985  ;    ;    ; 5.985  ;
; SWITCH_I[3]  ; LED_GREEN_O[6] ; 5.611  ;    ;    ; 5.611  ;
; SWITCH_I[17] ; LED_GREEN_O[8] ; 12.161 ;    ;    ; 12.161 ;
+--------------+----------------+--------+----+----+--------+


+---------------------------------------------------------+
; Minimum Progagation Delay                               ;
+--------------+----------------+-------+----+----+-------+
; Input Port   ; Output Port    ; RR    ; RF ; FR ; FF    ;
+--------------+----------------+-------+----+----+-------+
; SWITCH_I[0]  ; LED_GREEN_O[3] ; 4.059 ;    ;    ; 4.059 ;
; SWITCH_I[1]  ; LED_GREEN_O[4] ; 3.645 ;    ;    ; 3.645 ;
; SWITCH_I[2]  ; LED_GREEN_O[5] ; 3.504 ;    ;    ; 3.504 ;
; SWITCH_I[3]  ; LED_GREEN_O[6] ; 3.300 ;    ;    ; 3.300 ;
; SWITCH_I[17] ; LED_GREEN_O[8] ; 6.920 ;    ;    ; 6.920 ;
+--------------+----------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 3049     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 3049     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Oct 18 21:32:47 2013
Info: Command: quartus_sta exercise1 -c exercise1
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'exercise1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.678
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.678         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    14.045         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.092         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.692         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    17.267         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.188         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 342 megabytes
    Info: Processing ended: Fri Oct 18 21:32:48 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


