TimeQuest Timing Analyzer report for VGA
Fri Dec 20 02:29:00 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk25M'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk25M'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk25M'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Setup: 'clk25M'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'clk25M'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk25M'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Setup: 'clk25M'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Hold: 'clk25M'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk25M'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; VGA                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; clk25M     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk25M } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 97.87 MHz  ; 97.87 MHz       ; clk        ;      ;
; 278.94 MHz ; 278.94 MHz      ; clk25M     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk    ; -9.218 ; -276.932          ;
; clk25M ; -2.585 ; -110.667          ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -0.129 ; -0.129           ;
; clk25M ; 0.403  ; 0.000            ;
+--------+--------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk    ; -3.000 ; -96.805                         ;
; clk25M ; -1.285 ; -111.795                        ;
+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                   ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -9.218 ; writeYcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 10.556     ;
; -9.174 ; writeYcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 10.512     ;
; -9.170 ; writeYcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 10.508     ;
; -9.044 ; writeYcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 10.382     ;
; -8.931 ; writeXcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 10.260     ;
; -8.917 ; writeXcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 10.246     ;
; -8.885 ; writeXcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 10.214     ;
; -8.850 ; writeYcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 10.188     ;
; -8.642 ; writeXcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 9.971      ;
; -8.640 ; writeYcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 9.978      ;
; -8.572 ; writeXcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 9.901      ;
; -8.335 ; writeXcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 9.664      ;
; -8.316 ; writeYcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 9.654      ;
; -8.255 ; writeXcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; -0.102     ; 9.151      ;
; -8.169 ; writeYcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 9.507      ;
; -8.142 ; writeYcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 9.480      ;
; -8.125 ; writeYcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.340      ; 9.463      ;
; -8.057 ; writeXcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 9.386      ;
; -7.858 ; writeXcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 9.187      ;
; -7.825 ; writeXcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.331      ; 9.154      ;
; -5.036 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.942      ;
; -5.036 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.942      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.849 ; writeYcnt[5]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.767      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.821 ; writeYcnt[8]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.739      ;
; -4.762 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.093     ; 5.667      ;
; -4.762 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.093     ; 5.667      ;
; -4.721 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.627      ;
; -4.721 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.627      ;
; -4.683 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.603      ;
; -4.683 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.603      ;
; -4.683 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.603      ;
; -4.683 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.603      ;
; -4.683 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.603      ;
; -4.683 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.603      ;
; -4.683 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[8] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.603      ;
; -4.666 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.093     ; 5.571      ;
; -4.666 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.093     ; 5.571      ;
; -4.661 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.567      ;
; -4.661 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.567      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.648 ; writeYcnt[7]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.566      ;
; -4.642 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.548      ;
; -4.642 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.548      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.564 ; writeYcnt[6]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.482      ;
; -4.484 ; computing         ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.391      ;
; -4.484 ; computing         ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.391      ;
; -4.470 ; DT:DT_U|ADDR_X[5] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.376      ;
; -4.470 ; DT:DT_U|ADDR_X[5] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.376      ;
; -4.459 ; DT:DT_U|ADDR_X[0] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.356      ;
; -4.459 ; DT:DT_U|ADDR_X[0] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.356      ;
; -4.409 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.328      ;
; -4.409 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.328      ;
; -4.409 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.328      ;
; -4.409 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.328      ;
; -4.409 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.328      ;
; -4.409 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.328      ;
; -4.409 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.328      ;
; -4.368 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.288      ;
; -4.368 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.288      ;
; -4.368 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.288      ;
; -4.368 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.288      ;
; -4.368 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.288      ;
; -4.368 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.288      ;
; -4.368 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[8] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.288      ;
; -4.335 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.257      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk25M'                                                                        ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.585 ; counterHS[7]  ; counterVS[9]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.880      ;
; -2.569 ; counterHS[4]  ; counterVS[9]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.864      ;
; -2.453 ; counterHS[7]  ; counterVS[7]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.748      ;
; -2.437 ; counterHS[4]  ; counterVS[7]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.732      ;
; -2.434 ; counterHS[7]  ; counterVS[8]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.729      ;
; -2.418 ; counterHS[4]  ; counterVS[8]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.713      ;
; -2.397 ; counterHS[3]  ; counterVS[9]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.692      ;
; -2.385 ; counterVS[6]  ; Y[9]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[0]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[1]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[2]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[3]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[4]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[5]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[6]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[7]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.385 ; counterVS[6]  ; Y[8]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.904      ;
; -2.376 ; counterVS[7]  ; Y[9]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[0]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[1]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[2]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[3]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[4]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[5]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[6]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[7]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.376 ; counterVS[7]  ; Y[8]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.895      ;
; -2.321 ; counterHS[7]  ; counterVS[5]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.616      ;
; -2.313 ; counterHS[6]  ; counterVS[9]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.608      ;
; -2.305 ; counterHS[4]  ; counterVS[5]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.600      ;
; -2.302 ; counterHS[7]  ; counterVS[6]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.597      ;
; -2.286 ; counterHS[4]  ; counterVS[6]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.581      ;
; -2.266 ; counterHS[10] ; counterVS[9]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.561      ;
; -2.265 ; counterHS[3]  ; counterVS[7]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.560      ;
; -2.246 ; counterHS[3]  ; counterVS[8]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.541      ;
; -2.232 ; counterHS[2]  ; counterVS[9]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.527      ;
; -2.213 ; counterVS[1]  ; Y[9]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[0]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[1]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[2]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[3]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[4]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[5]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[6]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[7]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.213 ; counterVS[1]  ; Y[8]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.732      ;
; -2.212 ; counterVS[3]  ; Y[9]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[0]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[1]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[2]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[3]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[4]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[5]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[6]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[7]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.212 ; counterVS[3]  ; Y[8]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.731      ;
; -2.196 ; counterVS[8]  ; Y[9]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[0]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[1]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[2]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[3]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[4]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[5]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[6]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[7]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.196 ; counterVS[8]  ; Y[8]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.715      ;
; -2.189 ; counterHS[7]  ; counterVS[3]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.484      ;
; -2.181 ; counterHS[6]  ; counterVS[7]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.476      ;
; -2.173 ; counterHS[4]  ; counterVS[3]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.468      ;
; -2.170 ; counterHS[7]  ; counterVS[4]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.465      ;
; -2.162 ; counterHS[6]  ; counterVS[8]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.457      ;
; -2.154 ; counterHS[4]  ; counterVS[4]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.449      ;
; -2.142 ; counterHS[0]  ; counterVS[9]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.437      ;
; -2.134 ; counterHS[10] ; counterVS[7]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.429      ;
; -2.133 ; counterHS[3]  ; counterVS[5]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.428      ;
; -2.115 ; counterHS[10] ; counterVS[8]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.410      ;
; -2.114 ; counterHS[3]  ; counterVS[6]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.409      ;
; -2.107 ; counterVS[1]  ; counterVS[0]  ; clk25M       ; clk25M      ; 1.000        ; -0.472     ; 2.633      ;
; -2.100 ; counterHS[2]  ; counterVS[7]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.395      ;
; -2.081 ; counterHS[2]  ; counterVS[8]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.376      ;
; -2.078 ; counterVS[9]  ; Y[9]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[0]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[1]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[2]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[3]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[4]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[5]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[6]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[7]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.078 ; counterVS[9]  ; Y[8]          ; clk25M       ; clk25M      ; 1.000        ; -0.479     ; 2.597      ;
; -2.063 ; counterHS[6]  ; X[5]          ; clk25M       ; clk25M      ; 1.000        ; -0.083     ; 2.978      ;
; -2.063 ; counterHS[6]  ; X[6]          ; clk25M       ; clk25M      ; 1.000        ; -0.083     ; 2.978      ;
; -2.063 ; counterHS[6]  ; X[7]          ; clk25M       ; clk25M      ; 1.000        ; -0.083     ; 2.978      ;
; -2.063 ; counterHS[6]  ; X[8]          ; clk25M       ; clk25M      ; 1.000        ; -0.083     ; 2.978      ;
; -2.063 ; counterHS[6]  ; X[9]          ; clk25M       ; clk25M      ; 1.000        ; -0.083     ; 2.978      ;
; -2.057 ; counterHS[7]  ; counterVS[1]  ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.352      ;
; -2.050 ; counterHS[7]  ; counterHS[10] ; clk25M       ; clk25M      ; 1.000        ; -0.080     ; 2.968      ;
; -2.050 ; counterHS[7]  ; counterHS[8]  ; clk25M       ; clk25M      ; 1.000        ; -0.080     ; 2.968      ;
; -2.050 ; counterHS[7]  ; counterHS[0]  ; clk25M       ; clk25M      ; 1.000        ; -0.080     ; 2.968      ;
; -2.050 ; counterHS[7]  ; counterHS[1]  ; clk25M       ; clk25M      ; 1.000        ; -0.080     ; 2.968      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.129 ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; 0.000        ; 3.081      ; 3.400      ;
; 0.391  ; writeing_CE                    ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.097      ; 0.674      ;
; 0.403  ; DT:DT_U|finish                 ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; DT:DT_U|ADDR_Y[0]              ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; computing                      ; computing                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; writeing                       ; writeing                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; DT:DT_U|State_1                ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.431  ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; -0.500       ; 3.081      ; 3.460      ;
; 0.449  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.715      ;
; 0.456  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.080      ; 0.722      ;
; 0.460  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.726      ;
; 0.608  ; writeYcnt[9]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.874      ;
; 0.609  ; writeXcnt[9]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.875      ;
; 0.656  ; writeXcnt[1]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.659  ; writeYcnt[2]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; writeYcnt[3]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; writeXcnt[2]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; writeXcnt[3]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.665  ; DT:DT_U|ADDR_X[9]              ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.931      ;
; 0.669  ; DT:DT_U|finish                 ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.670  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.080      ; 0.936      ;
; 0.685  ; writeYcnt[0]                   ; writeYcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.951      ;
; 0.686  ; writeXcnt[8]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.952      ;
; 0.690  ; writeXcnt[0]                   ; writeXcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.097      ; 0.973      ;
; 0.695  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.080      ; 0.961      ;
; 0.698  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.080      ; 0.964      ;
; 0.704  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.970      ;
; 0.811  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.076      ;
; 0.827  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[2]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.092      ;
; 0.832  ; writeXcnt[7]                   ; writeXcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.098      ;
; 0.837  ; writeYcnt[7]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.103      ;
; 0.840  ; writeYcnt[1]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.106      ;
; 0.845  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[0]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.110      ;
; 0.847  ; writeYcnt[8]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.113      ;
; 0.854  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.119      ;
; 0.857  ; writeYcnt[5]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.123      ;
; 0.862  ; writeXcnt[5]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.128      ;
; 0.864  ; writeYcnt[6]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.130      ;
; 0.864  ; writeYcnt[4]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.130      ;
; 0.870  ; DT:DT_U|min[1]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.135      ;
; 0.877  ; DT:DT_U|min[7]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.142      ;
; 0.969  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.236      ;
; 0.974  ; writeXcnt[1]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.976  ; writeXcnt[3]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976  ; writeYcnt[3]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.986  ; writeYcnt[2]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.252      ;
; 0.986  ; writeXcnt[2]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.252      ;
; 0.989  ; writeYcnt[0]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.991  ; writeXcnt[2]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.257      ;
; 0.991  ; writeYcnt[2]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.257      ;
; 0.994  ; writeYcnt[0]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 1.003  ; DT:DT_U|ADDR_Y[5]              ; DT:DT_U|ADDR_Y[5]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.269      ;
; 1.005  ; DT:DT_U|ADDR_Y[3]              ; DT:DT_U|ADDR_Y[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.271      ;
; 1.005  ; DT:DT_U|ADDR_X[4]              ; DT:DT_U|ADDR_X[4]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.270      ;
; 1.010  ; DT:DT_U|ADDR_X[6]              ; DT:DT_U|ADDR_X[6]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.276      ;
; 1.012  ; DT:DT_U|ADDR_Y[7]              ; DT:DT_U|ADDR_Y[7]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.278      ;
; 1.013  ; writeXcnt[8]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.279      ;
; 1.014  ; DT:DT_U|ADDR_X[8]              ; DT:DT_U|ADDR_X[8]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.279      ;
; 1.015  ; DT:DT_U|ADDR_X[9]              ; DT:DT_U|ADDR_X[9]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.281      ;
; 1.017  ; w_key                          ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.097      ; 1.300      ;
; 1.021  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.082      ; 1.289      ;
; 1.024  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.031  ; DT:DT_U|ADDR_X[2]              ; DT:DT_U|ADDR_X[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.297      ;
; 1.040  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.304      ;
; 1.057  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.321      ;
; 1.092  ; DT:DT_U|min[4]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.357      ;
; 1.095  ; writeXcnt[1]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.361      ;
; 1.097  ; writeYcnt[3]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.097  ; writeXcnt[3]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.100  ; writeXcnt[6]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.100  ; writeXcnt[1]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.102  ; writeYcnt[3]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.368      ;
; 1.102  ; writeXcnt[3]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.368      ;
; 1.109  ; writeXcnt[4]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.375      ;
; 1.112  ; writeYcnt[2]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.378      ;
; 1.112  ; writeXcnt[2]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.378      ;
; 1.115  ; writeYcnt[0]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.381      ;
; 1.117  ; writeYcnt[2]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.383      ;
; 1.117  ; writeXcnt[2]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.383      ;
; 1.120  ; writeYcnt[0]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.386      ;
; 1.127  ; DT:DT_U|ADDR_Y[2]              ; DT:DT_U|ADDR_Y[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.128  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.393      ;
; 1.132  ; DT:DT_U|ADDR_Y[8]              ; DT:DT_U|ADDR_Y[8]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.398      ;
; 1.145  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.145  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.149  ; writeXcnt[7]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.415      ;
; 1.154  ; writeYcnt[7]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.157  ; writeYcnt[1]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.423      ;
; 1.159  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.423      ;
; 1.161  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.426      ;
; 1.162  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_CE                ; clk          ; clk         ; 0.000        ; 0.089      ; 1.437      ;
; 1.174  ; writeYcnt[8]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.440      ;
; 1.175  ; writeYcnt[5]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.441      ;
; 1.180  ; writeXcnt[5]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.446      ;
; 1.181  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.446      ;
; 1.186  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.451      ;
; 1.191  ; writeYcnt[6]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.457      ;
; 1.191  ; writeYcnt[4]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.457      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk25M'                                                                        ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; VGA_HS~reg0   ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; VGA_VS~reg0   ; VGA_VS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 0.669      ;
; 0.434 ; X[5]          ; VGA_ADDR[5]   ; clk25M       ; clk25M      ; -0.500       ; 0.557      ; 0.697      ;
; 0.438 ; counterVS[9]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.720      ;
; 0.468 ; Y[9]          ; VGA_ADDR[19]  ; clk25M       ; clk25M      ; -0.500       ; 0.521      ; 0.695      ;
; 0.469 ; Y[2]          ; VGA_ADDR[12]  ; clk25M       ; clk25M      ; -0.500       ; 0.521      ; 0.696      ;
; 0.481 ; computing     ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 0.758      ;
; 0.482 ; computing     ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 0.759      ;
; 0.483 ; computing     ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 0.760      ;
; 0.485 ; computing     ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 0.762      ;
; 0.488 ; computing     ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 0.765      ;
; 0.592 ; Y[8]          ; VGA_ADDR[18]  ; clk25M       ; clk25M      ; -0.500       ; 0.521      ; 0.819      ;
; 0.605 ; X[3]          ; VGA_ADDR[3]   ; clk25M       ; clk25M      ; -0.500       ; 0.556      ; 0.867      ;
; 0.609 ; counterVS[0]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.267      ;
; 0.614 ; counterVS[0]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.272      ;
; 0.630 ; counterHS[6]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 0.895      ;
; 0.647 ; computing     ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.062      ; 0.925      ;
; 0.651 ; computing     ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.060      ; 0.927      ;
; 0.654 ; counterVS[4]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.936      ;
; 0.656 ; counterVS[1]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.938      ;
; 0.656 ; computing     ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.060      ; 0.932      ;
; 0.657 ; counterVS[8]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.939      ;
; 0.657 ; counterVS[6]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.939      ;
; 0.657 ; counterVS[7]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.939      ;
; 0.659 ; counterVS[5]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.941      ;
; 0.659 ; counterVS[3]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.941      ;
; 0.663 ; counterVS[2]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.945      ;
; 0.673 ; counterVS[0]  ; counterVS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 0.938      ;
; 0.684 ; X[2]          ; VGA_ADDR[2]   ; clk25M       ; clk25M      ; -0.500       ; 0.476      ; 0.866      ;
; 0.686 ; X[4]          ; VGA_ADDR[4]   ; clk25M       ; clk25M      ; -0.500       ; 0.476      ; 0.868      ;
; 0.687 ; X[1]          ; VGA_ADDR[1]   ; clk25M       ; clk25M      ; -0.500       ; 0.476      ; 0.869      ;
; 0.688 ; X[0]          ; VGA_ADDR[0]   ; clk25M       ; clk25M      ; -0.500       ; 0.476      ; 0.870      ;
; 0.692 ; counterHS[0]  ; counterHS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 0.958      ;
; 0.735 ; counterVS[0]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.393      ;
; 0.740 ; counterVS[0]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.398      ;
; 0.757 ; writeing      ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.060      ; 1.033      ;
; 0.759 ; writeing      ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.060      ; 1.035      ;
; 0.765 ; writeing      ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.042      ;
; 0.766 ; writeing      ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.043      ;
; 0.768 ; writeing      ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.045      ;
; 0.771 ; X[8]          ; VGA_ADDR[8]   ; clk25M       ; clk25M      ; -0.500       ; 0.557      ; 1.034      ;
; 0.775 ; writeing      ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.052      ;
; 0.776 ; writeing      ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.053      ;
; 0.804 ; counterHS[2]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.069      ;
; 0.808 ; Y[7]          ; VGA_ADDR[17]  ; clk25M       ; clk25M      ; -0.500       ; 0.520      ; 1.034      ;
; 0.824 ; counterHS[5]  ; counterHS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.090      ;
; 0.830 ; counterHS[4]  ; counterHS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.096      ;
; 0.830 ; computing     ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.107      ;
; 0.833 ; counterHS[1]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.099      ;
; 0.833 ; computing     ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.110      ;
; 0.834 ; counterHS[3]  ; counterHS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.100      ;
; 0.834 ; computing     ; VGA_G[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.111      ;
; 0.835 ; computing     ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.112      ;
; 0.837 ; counterHS[10] ; counterHS[10] ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.103      ;
; 0.837 ; computing     ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.114      ;
; 0.838 ; computing     ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.115      ;
; 0.839 ; Y[4]          ; VGA_ADDR[14]  ; clk25M       ; clk25M      ; -0.500       ; 0.520      ; 1.065      ;
; 0.840 ; counterHS[2]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.106      ;
; 0.840 ; Y[1]          ; VGA_ADDR[11]  ; clk25M       ; clk25M      ; -0.500       ; 0.520      ; 1.066      ;
; 0.842 ; Y[3]          ; VGA_ADDR[13]  ; clk25M       ; clk25M      ; -0.500       ; 0.520      ; 1.068      ;
; 0.845 ; counterHS[1]  ; X[1]          ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.110      ;
; 0.846 ; counterHS[6]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.112      ;
; 0.847 ; counterHS[8]  ; counterHS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.113      ;
; 0.847 ; computing     ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.124      ;
; 0.851 ; counterHS[7]  ; counterHS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.117      ;
; 0.861 ; counterVS[0]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.519      ;
; 0.866 ; counterVS[0]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.524      ;
; 0.867 ; counterHS[5]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.132      ;
; 0.886 ; counterHS[0]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.151      ;
; 0.910 ; counterHS[8]  ; X[1]          ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.175      ;
; 0.910 ; counterHS[8]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.175      ;
; 0.912 ; counterHS[9]  ; X[9]          ; clk25M       ; clk25M      ; 0.000        ; 0.077      ; 1.175      ;
; 0.912 ; counterHS[8]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.177      ;
; 0.912 ; counterHS[8]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.177      ;
; 0.974 ; counterVS[1]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.256      ;
; 0.974 ; counterVS[7]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.256      ;
; 0.976 ; counterVS[3]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.258      ;
; 0.976 ; counterVS[5]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.258      ;
; 0.978 ; X[6]          ; VGA_ADDR[6]   ; clk25M       ; clk25M      ; -0.500       ; 0.557      ; 1.241      ;
; 0.981 ; counterVS[4]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.263      ;
; 0.984 ; counterVS[8]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.266      ;
; 0.984 ; counterVS[6]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.266      ;
; 0.986 ; counterVS[4]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.268      ;
; 0.987 ; counterVS[0]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.645      ;
; 0.989 ; counterVS[6]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.271      ;
; 0.990 ; counterVS[2]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.272      ;
; 0.991 ; writeing      ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.062      ; 1.269      ;
; 0.992 ; counterVS[0]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.650      ;
; 0.995 ; counterVS[2]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.277      ;
; 0.996 ; counterHS[0]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.262      ;
; 0.997 ; computing     ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.061      ; 1.274      ;
; 0.997 ; computing     ; VGA_G[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.062      ; 1.275      ;
; 0.999 ; computing     ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.062      ; 1.277      ;
; 1.001 ; counterHS[0]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.267      ;
; 1.003 ; computing     ; VGA_R[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.060      ; 1.279      ;
; 1.003 ; computing     ; VGA_G[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.060      ; 1.279      ;
; 1.004 ; computing     ; VGA_R[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.060      ; 1.280      ;
; 1.010 ; computing     ; VGA_G[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.060      ; 1.286      ;
; 1.017 ; X[9]          ; VGA_ADDR[9]   ; clk25M       ; clk25M      ; -0.500       ; 0.557      ; 1.280      ;
; 1.024 ; counterHS[4]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.289      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Read ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Wire ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.Rw_State_Addr ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|State_1                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|finish                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; c_key                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; clk25M                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; computing                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; w_key                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing_CE                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing_DQ[0]                 ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeXcnt[0]                   ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[2]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[3]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[4]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[5]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[6]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[7]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[8]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|State_1                ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|finish                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk25M                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[0]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[1]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[2]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[3]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[4]                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk25M'                                             ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_HS~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_VS~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[9]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[1]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[2]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[3]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[4]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[5]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[6]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[7]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[8]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[9]  ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; VGA_B[1]~reg0 ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; VGA_B[2]~reg0 ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; VGA_B[3]~reg0 ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; VGA_G[1]~reg0 ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DT_bt       ; clk        ; 4.278 ; 4.807 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; 6.818 ; 7.555 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 6.794 ; 7.555 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 6.683 ; 7.193 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 6.818 ; 7.512 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 6.573 ; 7.041 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 6.462 ; 7.224 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 6.101 ; 6.547 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 6.150 ; 6.882 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.246 ; 5.744 ; Rise       ; clk             ;
; rst         ; clk        ; 6.071 ; 6.511 ; Rise       ; clk             ;
; write_bt    ; clk        ; 5.560 ; 6.140 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; 3.579 ; 4.112 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; 3.579 ; 4.112 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; 3.478 ; 4.008 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; 3.211 ; 3.717 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; 3.389 ; 3.848 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; 3.073 ; 3.577 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; 3.079 ; 3.530 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; 2.993 ; 3.518 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; 2.836 ; 3.356 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; 4.293 ; 4.784 ; Rise       ; clk25M          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DT_bt       ; clk        ; -1.857 ; -2.331 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; -1.923 ; -2.367 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -2.600 ; -3.073 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -2.445 ; -2.930 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -2.727 ; -3.162 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -2.464 ; -2.909 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -2.510 ; -3.010 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -2.203 ; -2.627 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -2.340 ; -2.800 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -1.923 ; -2.367 ; Rise       ; clk             ;
; rst         ; clk        ; -2.996 ; -3.495 ; Rise       ; clk             ;
; write_bt    ; clk        ; -1.627 ; -2.075 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; -1.809 ; -2.252 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; -2.663 ; -3.174 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; -2.565 ; -3.073 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; -2.306 ; -2.794 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; -2.103 ; -2.550 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; -2.175 ; -2.658 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; -1.809 ; -2.252 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; -2.099 ; -2.603 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; -1.947 ; -2.447 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; -2.617 ; -3.197 ; Rise       ; clk25M          ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 13.116 ; 13.116 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 11.564 ; 11.491 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 11.064 ; 11.051 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 10.795 ; 10.772 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 12.802 ; 12.717 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 12.869 ; 12.796 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 12.748 ; 12.775 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 11.841 ; 11.850 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 11.974 ; 12.141 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 12.992 ; 12.995 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 13.116 ; 13.116 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 12.607 ; 12.585 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 10.573 ; 10.494 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 12.959 ; 13.023 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 11.222 ; 11.126 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 11.822 ; 11.811 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 11.684 ; 11.736 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 11.207 ; 11.077 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 10.832 ; 10.800 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 11.541 ; 11.439 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 12.247 ; 12.265 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 11.462 ; 11.423 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 12.432 ; 12.301 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 11.973 ; 11.971 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 11.130 ; 11.062 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 11.560 ; 11.490 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 11.622 ; 11.609 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 11.490 ; 11.541 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 11.821 ; 11.795 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 12.193 ; 12.127 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 11.039 ; 10.998 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 12.432 ; 12.301 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 12.418 ; 12.288 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 12.081 ; 11.956 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 11.725 ; 11.605 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 11.038 ; 10.928 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 10.818 ; 10.715 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 10.561 ; 10.465 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 10.818 ; 10.715 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 10.558 ; 10.687 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 10.513 ; 10.413 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 9.480  ; 9.589  ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 8.584  ; 8.631  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 8.336  ; 8.411  ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 9.480  ; 9.589  ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 9.294  ; 9.245  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 8.132  ; 8.180  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 8.891  ; 8.885  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 8.560  ; 8.656  ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 9.205  ; 9.316  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 13.653 ; 13.901 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 4.049  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 11.583 ; 11.556 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 9.965  ; 9.950  ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 11.352 ; 11.382 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 9.763  ; 9.904  ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 11.462 ; 11.451 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 9.520  ; 9.565  ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 11.410 ; 11.366 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 11.583 ; 11.556 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 11.499 ; 11.518 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 10.499 ; 10.453 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 12.206 ; 12.168 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 9.367  ; 9.404  ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 11.247 ; 11.280 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 10.697 ; 10.643 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 11.178 ; 11.334 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 9.338  ; 9.490  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 10.648 ; 10.562 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 12.206 ; 12.168 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 8.553  ; 8.654  ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 9.791  ; 9.863  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 11.824 ; 11.926 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 10.150 ; 10.085 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 9.687  ; 9.685  ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 9.415  ; 9.404  ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 11.357 ; 11.307 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 11.485 ; 11.424 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 11.510 ; 11.536 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 10.393 ; 10.437 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 10.524 ; 10.647 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 11.540 ; 11.499 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 11.663 ; 11.619 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 11.381 ; 11.363 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 9.876  ; 9.817  ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 11.824 ; 11.926 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 9.882  ; 9.785  ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 10.779 ; 10.787 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 10.988 ; 11.106 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 9.869  ; 9.737  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 9.904  ; 9.882  ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 11.184 ; 11.208 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 11.087 ; 11.147 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 4.006  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 8.599  ; 8.527  ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 9.518  ; 9.551  ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 9.516  ; 9.564  ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 9.284  ; 9.295  ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 11.016 ; 10.943 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 11.134 ; 11.037 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 11.168 ; 11.216 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 10.004 ; 10.015 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 10.111 ; 10.190 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 11.236 ; 11.243 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 10.793 ; 10.849 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 11.045 ; 11.024 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 9.382  ; 9.310  ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 11.290 ; 11.386 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 9.739  ; 9.727  ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 9.872  ; 9.772  ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 10.301 ; 10.441 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 8.599  ; 8.527  ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 9.664  ; 9.634  ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 10.094 ; 10.142 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 10.773 ; 10.906 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 10.145 ; 10.060 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 9.361  ; 9.388  ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 10.349 ; 10.401 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 9.540  ; 9.528  ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 9.864  ; 9.861  ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 9.516  ; 9.489  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 9.794  ; 9.909  ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 9.706  ; 9.668  ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 10.062 ; 9.985  ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 9.361  ; 9.388  ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 11.735 ; 11.601 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 11.721 ; 11.587 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 11.398 ; 11.269 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 11.055 ; 10.932 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 10.395 ; 10.281 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 10.186 ; 10.078 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 9.939  ; 9.838  ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 10.186 ; 10.078 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 9.926  ; 10.060 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 9.893  ; 9.787  ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 7.824  ; 7.868  ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 8.258  ; 8.301  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 8.021  ; 8.091  ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 9.118  ; 9.221  ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 8.941  ; 8.891  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 7.824  ; 7.868  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 8.551  ; 8.544  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 8.233  ; 8.324  ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 8.853  ; 8.958  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 10.981 ; 11.127 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 3.915  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 9.156  ; 9.197  ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 9.581  ; 9.565  ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 10.914 ; 10.941 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 9.389  ; 9.523  ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 11.018 ; 11.005 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 9.156  ; 9.197  ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 10.970 ; 10.927 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 11.134 ; 11.107 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 11.056 ; 11.072 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 10.094 ; 10.048 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 8.226  ; 8.322  ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 9.007  ; 9.041  ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 10.814 ; 10.844 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 10.286 ; 10.233 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 10.746 ; 10.894 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 8.979  ; 9.124  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 10.239 ; 10.154 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 11.733 ; 11.695 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 8.226  ; 8.322  ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 9.417  ; 9.484  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 9.039  ; 9.024  ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 9.745  ; 9.676  ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 9.300  ; 9.292  ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 9.039  ; 9.024  ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 10.846 ; 10.753 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 10.967 ; 10.864 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 11.068 ; 11.090 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 9.919  ; 9.918  ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 10.044 ; 10.120 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 11.080 ; 11.035 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 11.245 ; 11.203 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 10.924 ; 10.903 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 9.479  ; 9.419  ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 11.417 ; 11.519 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 9.487  ; 9.389  ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 10.307 ; 10.276 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 10.546 ; 10.617 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 9.473  ; 9.342  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 9.508  ; 9.480  ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 10.754 ; 10.773 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 10.709 ; 10.769 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 3.871  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 10.590 ; 10.493 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 10.860 ; 10.763 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 10.768 ; 10.671 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 10.608 ; 10.511 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 10.608 ; 10.511 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 10.622 ; 10.525 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 10.655 ; 10.558 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 10.655 ; 10.558 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 10.590 ; 10.493 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.941  ; 9.844  ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 10.200 ; 10.103 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 10.112 ; 10.015 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.958  ; 9.861  ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.958  ; 9.861  ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.971  ; 9.874  ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 10.003 ; 9.906  ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 10.003 ; 9.906  ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.941  ; 9.844  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 10.435    ; 10.532    ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 10.701    ; 10.798    ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 10.584    ; 10.681    ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 10.454    ; 10.551    ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 10.454    ; 10.551    ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 10.471    ; 10.568    ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 10.504    ; 10.601    ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 10.504    ; 10.601    ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 10.435    ; 10.532    ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.780     ; 9.877     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 10.036    ; 10.133    ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.923     ; 10.020    ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.799     ; 9.896     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.799     ; 9.896     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.815     ; 9.912     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.847     ; 9.944     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.847     ; 9.944     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.780     ; 9.877     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 108.31 MHz ; 108.31 MHz      ; clk        ;      ;
; 312.3 MHz  ; 312.3 MHz       ; clk25M     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -8.233 ; -247.210         ;
; clk25M ; -2.202 ; -95.021          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; clk    ; -0.120 ; -0.120          ;
; clk25M ; 0.355  ; 0.000           ;
+--------+--------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.000 ; -96.805                        ;
; clk25M ; -1.285 ; -111.795                       ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                    ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -8.233 ; writeYcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.546      ;
; -8.191 ; writeYcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.504      ;
; -8.187 ; writeYcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.500      ;
; -8.094 ; writeYcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.407      ;
; -7.964 ; writeXcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 9.270      ;
; -7.910 ; writeXcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 9.216      ;
; -7.893 ; writeYcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.206      ;
; -7.880 ; writeXcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 9.186      ;
; -7.709 ; writeYcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.022      ;
; -7.669 ; writeXcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 8.975      ;
; -7.595 ; writeXcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 8.901      ;
; -7.415 ; writeYcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.728      ;
; -7.385 ; writeXcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 8.691      ;
; -7.312 ; writeXcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; -0.092     ; 8.219      ;
; -7.273 ; writeYcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.586      ;
; -7.250 ; writeYcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.563      ;
; -7.235 ; writeYcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.548      ;
; -7.121 ; writeXcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 8.427      ;
; -6.944 ; writeXcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 8.250      ;
; -6.914 ; writeXcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.307      ; 8.220      ;
; -4.477 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.391      ;
; -4.477 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.391      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.401 ; writeYcnt[5]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.328      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.373 ; writeYcnt[8]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.300      ;
; -4.275 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.188      ;
; -4.275 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.188      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.227 ; writeYcnt[7]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.154      ;
; -4.201 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.115      ;
; -4.201 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.115      ;
; -4.158 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.072      ;
; -4.158 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.072      ;
; -4.154 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.067      ;
; -4.154 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.067      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.148 ; writeYcnt[6]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.075      ;
; -4.141 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.055      ;
; -4.141 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.055      ;
; -4.138 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.068      ;
; -4.138 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.068      ;
; -4.138 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.068      ;
; -4.138 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.068      ;
; -4.138 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.068      ;
; -4.138 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.068      ;
; -4.138 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.068      ;
; -4.000 ; DT:DT_U|ADDR_X[0] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.905      ;
; -4.000 ; DT:DT_U|ADDR_X[0] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.905      ;
; -3.991 ; DT:DT_U|ADDR_X[5] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.905      ;
; -3.991 ; DT:DT_U|ADDR_X[5] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.905      ;
; -3.984 ; computing         ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.901      ;
; -3.984 ; computing         ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.901      ;
; -3.936 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.865      ;
; -3.936 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.865      ;
; -3.936 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.865      ;
; -3.936 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.865      ;
; -3.936 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.865      ;
; -3.936 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.865      ;
; -3.936 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.865      ;
; -3.900 ; DT:DT_U|ADDR_X[2] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.813      ;
; -3.900 ; DT:DT_U|ADDR_X[2] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.813      ;
; -3.862 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.792      ;
; -3.862 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.792      ;
; -3.862 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.792      ;
; -3.862 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.792      ;
; -3.862 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.792      ;
; -3.862 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.792      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk25M'                                                                        ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -2.202 ; counterHS[7]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.474      ;
; -2.187 ; counterHS[4]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.459      ;
; -2.108 ; counterVS[6]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.108 ; counterVS[6]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.669      ;
; -2.099 ; counterVS[7]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.099 ; counterVS[7]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.660      ;
; -2.086 ; counterHS[7]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.358      ;
; -2.071 ; counterHS[4]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.343      ;
; -2.057 ; counterHS[7]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.329      ;
; -2.042 ; counterHS[4]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.314      ;
; -2.027 ; counterHS[3]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.299      ;
; -1.970 ; counterHS[7]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.242      ;
; -1.955 ; counterHS[4]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.227      ;
; -1.954 ; counterVS[1]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.954 ; counterVS[1]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.515      ;
; -1.950 ; counterVS[3]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.950 ; counterVS[3]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.511      ;
; -1.947 ; counterVS[8]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.947 ; counterVS[8]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.508      ;
; -1.943 ; counterHS[6]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.215      ;
; -1.941 ; counterHS[7]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.213      ;
; -1.926 ; counterHS[4]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.198      ;
; -1.920 ; counterHS[10] ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.192      ;
; -1.911 ; counterHS[3]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.183      ;
; -1.883 ; counterHS[2]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.155      ;
; -1.882 ; counterHS[3]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.154      ;
; -1.854 ; counterHS[7]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.126      ;
; -1.839 ; counterHS[4]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.111      ;
; -1.836 ; counterVS[9]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.836 ; counterVS[9]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.397      ;
; -1.828 ; counterVS[1]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.430     ; 2.397      ;
; -1.827 ; counterHS[6]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.099      ;
; -1.825 ; counterHS[7]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.097      ;
; -1.821 ; counterHS[6]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.093      ;
; -1.810 ; counterHS[4]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.082      ;
; -1.807 ; counterHS[6]  ; X[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.075     ; 2.731      ;
; -1.807 ; counterHS[6]  ; X[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.075     ; 2.731      ;
; -1.807 ; counterHS[6]  ; X[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.075     ; 2.731      ;
; -1.807 ; counterHS[6]  ; X[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.075     ; 2.731      ;
; -1.807 ; counterHS[6]  ; X[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.075     ; 2.731      ;
; -1.804 ; counterHS[10] ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.076      ;
; -1.796 ; counterHS[0]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.068      ;
; -1.795 ; counterHS[3]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.273      ; 3.067      ;
; -1.781 ; counterVS[2]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
; -1.781 ; counterVS[2]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
; -1.781 ; counterVS[2]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
; -1.781 ; counterVS[2]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
; -1.781 ; counterVS[2]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
; -1.781 ; counterVS[2]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
; -1.781 ; counterVS[2]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
; -1.781 ; counterVS[2]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
; -1.781 ; counterVS[2]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.438     ; 2.342      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                               ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.120 ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; 0.000        ; 2.797      ; 3.091      ;
; 0.349  ; writeing_CE                    ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.088      ; 0.608      ;
; 0.355  ; DT:DT_U|finish                 ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; DT:DT_U|ADDR_Y[0]              ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; computing                      ; computing                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writeing                       ; writeing                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; DT:DT_U|State_1                ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.407  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.649      ;
; 0.413  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.071      ; 0.655      ;
; 0.417  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.448  ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; -0.500       ; 2.797      ; 3.159      ;
; 0.564  ; writeYcnt[9]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.807      ;
; 0.564  ; writeXcnt[9]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.807      ;
; 0.600  ; writeXcnt[1]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; writeYcnt[2]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; writeXcnt[2]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.603  ; writeYcnt[3]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; writeXcnt[3]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.608  ; DT:DT_U|ADDR_X[9]              ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.850      ;
; 0.611  ; DT:DT_U|finish                 ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.853      ;
; 0.613  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.071      ; 0.855      ;
; 0.625  ; writeXcnt[8]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.626  ; writeYcnt[0]                   ; writeYcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.628  ; writeXcnt[0]                   ; writeXcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.088      ; 0.887      ;
; 0.635  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.071      ; 0.877      ;
; 0.638  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.071      ; 0.880      ;
; 0.643  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.885      ;
; 0.756  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.069      ; 0.996      ;
; 0.769  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[2]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.009      ;
; 0.770  ; writeXcnt[7]                   ; writeXcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.013      ;
; 0.773  ; writeYcnt[7]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.016      ;
; 0.778  ; writeYcnt[1]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.021      ;
; 0.782  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[0]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.022      ;
; 0.782  ; writeYcnt[8]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.025      ;
; 0.791  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.031      ;
; 0.792  ; writeYcnt[5]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.035      ;
; 0.796  ; writeYcnt[6]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.039      ;
; 0.796  ; writeXcnt[5]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.039      ;
; 0.797  ; writeYcnt[4]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.040      ;
; 0.803  ; DT:DT_U|min[1]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.043      ;
; 0.815  ; DT:DT_U|min[7]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.055      ;
; 0.886  ; writeXcnt[1]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.888  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.133      ;
; 0.889  ; writeYcnt[2]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.889  ; writeXcnt[2]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; writeXcnt[3]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; writeYcnt[3]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.893  ; writeYcnt[0]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.900  ; writeXcnt[2]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.900  ; writeYcnt[2]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.904  ; writeYcnt[0]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.913  ; writeXcnt[8]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.156      ;
; 0.920  ; DT:DT_U|ADDR_Y[5]              ; DT:DT_U|ADDR_Y[5]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.162      ;
; 0.921  ; DT:DT_U|ADDR_X[4]              ; DT:DT_U|ADDR_X[4]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.164      ;
; 0.922  ; DT:DT_U|ADDR_Y[3]              ; DT:DT_U|ADDR_Y[3]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.164      ;
; 0.928  ; DT:DT_U|ADDR_X[6]              ; DT:DT_U|ADDR_X[6]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.170      ;
; 0.929  ; DT:DT_U|ADDR_X[8]              ; DT:DT_U|ADDR_X[8]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.172      ;
; 0.931  ; DT:DT_U|ADDR_Y[7]              ; DT:DT_U|ADDR_Y[7]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.173      ;
; 0.933  ; w_key                          ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.088      ; 1.192      ;
; 0.934  ; DT:DT_U|ADDR_X[9]              ; DT:DT_U|ADDR_X[9]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.176      ;
; 0.938  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.074      ; 1.183      ;
; 0.940  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.074      ; 1.185      ;
; 0.946  ; DT:DT_U|ADDR_X[2]              ; DT:DT_U|ADDR_X[2]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.188      ;
; 0.968  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.068      ; 1.207      ;
; 0.983  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.068      ; 1.222      ;
; 0.985  ; writeXcnt[1]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.228      ;
; 0.989  ; writeYcnt[3]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.989  ; writeXcnt[3]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.991  ; writeXcnt[6]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.234      ;
; 0.996  ; writeXcnt[1]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.239      ;
; 0.999  ; writeYcnt[2]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.242      ;
; 0.999  ; writeXcnt[2]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.242      ;
; 1.000  ; writeXcnt[3]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.000  ; writeYcnt[3]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.003  ; writeYcnt[0]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.004  ; DT:DT_U|min[4]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.244      ;
; 1.008  ; writeXcnt[4]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.251      ;
; 1.010  ; writeXcnt[2]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.253      ;
; 1.010  ; writeYcnt[2]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.253      ;
; 1.014  ; writeYcnt[0]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 1.034  ; DT:DT_U|ADDR_Y[2]              ; DT:DT_U|ADDR_Y[2]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.276      ;
; 1.039  ; DT:DT_U|ADDR_Y[8]              ; DT:DT_U|ADDR_Y[8]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.281      ;
; 1.043  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.283      ;
; 1.055  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.295      ;
; 1.055  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.295      ;
; 1.056  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.296      ;
; 1.057  ; writeXcnt[7]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.058  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.298      ;
; 1.060  ; writeYcnt[7]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.303      ;
; 1.065  ; writeYcnt[1]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.308      ;
; 1.067  ; DT:DT_U|min[1]                 ; DT:DT_U|DQ_write[2]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.307      ;
; 1.070  ; writeYcnt[8]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.072  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_CE                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.325      ;
; 1.076  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.068      ; 1.315      ;
; 1.078  ; writeYcnt[5]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.321      ;
; 1.082  ; writeYcnt[6]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.325      ;
; 1.082  ; writeXcnt[5]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.325      ;
; 1.084  ; writeYcnt[4]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.327      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk25M'                                                                         ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; VGA_VS~reg0   ; VGA_VS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; VGA_HS~reg0   ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 0.597      ;
; 0.396 ; counterVS[9]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.653      ;
; 0.457 ; computing     ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.685      ;
; 0.459 ; computing     ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.687      ;
; 0.460 ; computing     ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.688      ;
; 0.462 ; computing     ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.690      ;
; 0.464 ; computing     ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.692      ;
; 0.486 ; X[5]          ; VGA_ADDR[5]   ; clk25M       ; clk25M      ; -0.500       ; 0.463      ; 0.640      ;
; 0.514 ; Y[9]          ; VGA_ADDR[19]  ; clk25M       ; clk25M      ; -0.500       ; 0.434      ; 0.639      ;
; 0.514 ; Y[2]          ; VGA_ADDR[12]  ; clk25M       ; clk25M      ; -0.500       ; 0.434      ; 0.639      ;
; 0.543 ; counterVS[0]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.144      ;
; 0.554 ; counterVS[0]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.155      ;
; 0.587 ; counterHS[6]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 0.828      ;
; 0.598 ; counterVS[4]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.855      ;
; 0.598 ; counterVS[8]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.855      ;
; 0.601 ; counterVS[6]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.858      ;
; 0.601 ; counterVS[7]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.858      ;
; 0.601 ; counterVS[1]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.858      ;
; 0.602 ; counterVS[5]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.859      ;
; 0.603 ; counterVS[3]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.860      ;
; 0.605 ; counterVS[2]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 0.862      ;
; 0.612 ; counterVS[0]  ; counterVS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 0.855      ;
; 0.620 ; computing     ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.028      ; 0.849      ;
; 0.625 ; computing     ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.025      ; 0.851      ;
; 0.625 ; Y[8]          ; VGA_ADDR[18]  ; clk25M       ; clk25M      ; -0.500       ; 0.434      ; 0.750      ;
; 0.630 ; computing     ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.025      ; 0.856      ;
; 0.633 ; counterHS[0]  ; counterHS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 0.875      ;
; 0.638 ; X[3]          ; VGA_ADDR[3]   ; clk25M       ; clk25M      ; -0.500       ; 0.462      ; 0.791      ;
; 0.653 ; counterVS[0]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.254      ;
; 0.664 ; counterVS[0]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.265      ;
; 0.708 ; X[2]          ; VGA_ADDR[2]   ; clk25M       ; clk25M      ; -0.500       ; 0.392      ; 0.791      ;
; 0.710 ; X[4]          ; VGA_ADDR[4]   ; clk25M       ; clk25M      ; -0.500       ; 0.392      ; 0.793      ;
; 0.711 ; X[1]          ; VGA_ADDR[1]   ; clk25M       ; clk25M      ; -0.500       ; 0.392      ; 0.794      ;
; 0.712 ; X[0]          ; VGA_ADDR[0]   ; clk25M       ; clk25M      ; -0.500       ; 0.392      ; 0.795      ;
; 0.722 ; writeing      ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.025      ; 0.948      ;
; 0.724 ; writeing      ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.025      ; 0.950      ;
; 0.728 ; writeing      ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.956      ;
; 0.729 ; writeing      ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.957      ;
; 0.729 ; writeing      ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.957      ;
; 0.730 ; writeing      ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.958      ;
; 0.731 ; writeing      ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.959      ;
; 0.749 ; counterHS[2]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 0.990      ;
; 0.763 ; counterVS[0]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.364      ;
; 0.765 ; counterHS[5]  ; counterHS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.007      ;
; 0.771 ; counterHS[4]  ; counterHS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.013      ;
; 0.771 ; computing     ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 0.999      ;
; 0.774 ; counterHS[1]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.016      ;
; 0.774 ; counterHS[3]  ; counterHS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.016      ;
; 0.774 ; counterVS[0]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.375      ;
; 0.774 ; computing     ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 1.002      ;
; 0.775 ; counterHS[10] ; counterHS[10] ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.017      ;
; 0.775 ; computing     ; VGA_G[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 1.003      ;
; 0.775 ; computing     ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 1.003      ;
; 0.777 ; counterHS[2]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.019      ;
; 0.777 ; computing     ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 1.005      ;
; 0.778 ; computing     ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 1.006      ;
; 0.783 ; counterHS[8]  ; counterHS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.025      ;
; 0.784 ; counterHS[1]  ; X[1]          ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 1.025      ;
; 0.784 ; counterHS[6]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.026      ;
; 0.788 ; counterHS[7]  ; counterHS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.030      ;
; 0.788 ; computing     ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 1.016      ;
; 0.801 ; X[8]          ; VGA_ADDR[8]   ; clk25M       ; clk25M      ; -0.500       ; 0.464      ; 0.956      ;
; 0.807 ; counterHS[5]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 1.048      ;
; 0.823 ; counterHS[8]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 1.064      ;
; 0.823 ; counterHS[8]  ; X[1]          ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 1.064      ;
; 0.825 ; counterHS[0]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 1.066      ;
; 0.825 ; counterHS[8]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 1.066      ;
; 0.826 ; counterHS[9]  ; X[9]          ; clk25M       ; clk25M      ; 0.000        ; 0.067      ; 1.064      ;
; 0.826 ; counterHS[8]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 1.067      ;
; 0.832 ; Y[7]          ; VGA_ADDR[17]  ; clk25M       ; clk25M      ; -0.500       ; 0.433      ; 0.956      ;
; 0.865 ; Y[4]          ; VGA_ADDR[14]  ; clk25M       ; clk25M      ; -0.500       ; 0.433      ; 0.989      ;
; 0.866 ; Y[1]          ; VGA_ADDR[11]  ; clk25M       ; clk25M      ; -0.500       ; 0.433      ; 0.990      ;
; 0.867 ; Y[3]          ; VGA_ADDR[13]  ; clk25M       ; clk25M      ; -0.500       ; 0.433      ; 0.991      ;
; 0.873 ; counterVS[0]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.474      ;
; 0.884 ; counterVS[0]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.485      ;
; 0.886 ; counterVS[8]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.143      ;
; 0.886 ; counterVS[4]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.143      ;
; 0.887 ; counterVS[1]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.144      ;
; 0.888 ; counterVS[7]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.145      ;
; 0.889 ; counterVS[5]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.146      ;
; 0.889 ; counterVS[6]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.146      ;
; 0.890 ; counterVS[3]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.147      ;
; 0.893 ; counterVS[2]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.150      ;
; 0.897 ; counterVS[4]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.154      ;
; 0.900 ; counterHS[0]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.142      ;
; 0.900 ; counterVS[6]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.157      ;
; 0.904 ; counterVS[2]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.161      ;
; 0.911 ; counterHS[0]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.153      ;
; 0.924 ; computing     ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.027      ; 1.152      ;
; 0.933 ; computing     ; VGA_G[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.028      ; 1.162      ;
; 0.936 ; computing     ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.028      ; 1.165      ;
; 0.937 ; writeing      ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.028      ; 1.166      ;
; 0.939 ; counterHS[4]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.070      ; 1.180      ;
; 0.941 ; computing     ; VGA_R[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.025      ; 1.167      ;
; 0.941 ; computing     ; VGA_G[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.025      ; 1.167      ;
; 0.942 ; computing     ; VGA_R[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.025      ; 1.168      ;
; 0.948 ; computing     ; VGA_G[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.025      ; 1.174      ;
; 0.983 ; counterVS[0]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.430      ; 1.584      ;
; 0.986 ; counterVS[1]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.086      ; 1.243      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Read ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Wire ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.Rw_State_Addr ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|State_1                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|finish                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; c_key                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; clk25M                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; computing                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; w_key                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing_CE                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing_DQ[0]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; clk25M                         ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[0]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[1]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[2]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[3]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[4]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[5]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[6]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[7]            ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[1]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[0]                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[1]                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[2]                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[3]                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[4]                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[5]                 ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk25M'                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_HS~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_VS~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[9]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[1]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[2]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[3]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[4]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[5]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[6]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[7]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[8]  ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[9]  ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; VGA_B[0]~reg0 ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; VGA_B[4]~reg0 ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; VGA_B[5]~reg0 ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; VGA_B[6]~reg0 ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DT_bt       ; clk        ; 3.831 ; 4.247 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; 6.118 ; 6.733 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 6.095 ; 6.733 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.986 ; 6.412 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 6.118 ; 6.692 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.888 ; 6.294 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.796 ; 6.440 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.456 ; 5.843 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.504 ; 6.146 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 4.701 ; 5.127 ; Rise       ; clk             ;
; rst         ; clk        ; 5.573 ; 5.717 ; Rise       ; clk             ;
; write_bt    ; clk        ; 4.993 ; 5.478 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; 3.246 ; 3.579 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; 3.246 ; 3.579 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; 3.165 ; 3.485 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; 2.905 ; 3.225 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; 3.084 ; 3.368 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; 2.792 ; 3.101 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; 2.796 ; 3.074 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; 2.701 ; 3.056 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; 2.555 ; 2.903 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; 3.922 ; 4.198 ; Rise       ; clk25M          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DT_bt       ; clk        ; -1.659 ; -1.957 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; -1.710 ; -1.996 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -2.345 ; -2.626 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -2.194 ; -2.496 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -2.454 ; -2.700 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -2.209 ; -2.492 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -2.254 ; -2.568 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -1.965 ; -2.229 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -2.086 ; -2.389 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -1.710 ; -1.996 ; Rise       ; clk             ;
; rst         ; clk        ; -2.682 ; -3.021 ; Rise       ; clk             ;
; write_bt    ; clk        ; -1.442 ; -1.714 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; -1.630 ; -1.924 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; -2.416 ; -2.743 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; -2.335 ; -2.651 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; -2.085 ; -2.400 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; -1.903 ; -2.198 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; -1.977 ; -2.282 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; -1.630 ; -1.924 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; -1.891 ; -2.239 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; -1.750 ; -2.092 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; -2.409 ; -2.781 ; Rise       ; clk25M          ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 11.915 ; 11.697 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 10.500 ; 10.367 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 10.004 ; 10.002 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 9.749  ; 9.759  ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 11.657 ; 11.493 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 11.740 ; 11.561 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 11.670 ; 11.486 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 10.760 ; 10.702 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 10.906 ; 10.888 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 11.862 ; 11.670 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 11.915 ; 11.697 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 11.529 ; 11.336 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 9.636  ; 9.414  ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 11.800 ; 11.684 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 10.262 ; 10.052 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 10.844 ; 10.624 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 10.524 ; 10.509 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 10.195 ; 10.010 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 9.895  ; 9.684  ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 10.518 ; 10.283 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 11.147 ; 10.988 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 10.470 ; 10.267 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 11.384 ; 11.087 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 10.976 ; 10.761 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 10.200 ; 9.940  ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 10.592 ; 10.334 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 10.636 ; 10.438 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 10.516 ; 10.374 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 10.830 ; 10.605 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 11.191 ; 10.896 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 10.094 ; 9.892  ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 11.384 ; 11.087 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 11.370 ; 11.073 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 11.055 ; 10.774 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 10.726 ; 10.454 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 10.082 ; 9.841  ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 9.840  ; 9.662  ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 9.595  ; 9.436  ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 9.840  ; 9.662  ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 9.506  ; 9.730  ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 9.547  ; 9.385  ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 8.618  ; 8.573  ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 7.767  ; 7.726  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 7.531  ; 7.530  ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 8.618  ; 8.573  ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 8.423  ; 8.272  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 7.345  ; 7.314  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 8.050  ; 7.945  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 7.747  ; 7.732  ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 8.342  ; 8.333  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 12.263 ; 12.714 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 3.649  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 10.559 ; 10.375 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 9.098  ; 8.893  ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 10.359 ; 10.207 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 8.858  ; 8.869  ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 10.474 ; 10.251 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 8.637  ; 8.564  ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 10.413 ; 10.212 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 10.559 ; 10.375 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 10.467 ; 10.348 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 9.549  ; 9.378  ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 11.153 ; 10.928 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 8.492  ; 8.416  ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 10.248 ; 10.120 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 9.743  ; 9.554  ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 10.183 ; 10.160 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 8.473  ; 8.490  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 9.684  ; 9.480  ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 11.153 ; 10.928 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 7.737  ; 7.738  ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 8.883  ; 8.822  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 10.674 ; 10.580 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 9.190  ; 8.972  ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 8.727  ; 8.635  ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 8.469  ; 8.390  ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 10.299 ; 10.088 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 10.456 ; 10.188 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 10.451 ; 10.292 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 9.399  ; 9.294  ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 9.519  ; 9.478  ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 10.473 ; 10.258 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 10.525 ; 10.284 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 10.381 ; 10.132 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 8.958  ; 8.745  ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 10.674 ; 10.580 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 8.970  ; 8.706  ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 9.816  ; 9.606  ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 9.852  ; 9.841  ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 8.904  ; 8.665  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 8.939  ; 8.800  ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 10.182 ; 9.975  ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 9.997  ; 9.866  ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 3.564  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 7.790  ; 7.631  ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 8.663  ; 8.557  ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 8.654  ; 8.572  ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 8.425  ; 8.342  ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 10.065 ; 9.810  ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 10.220 ; 9.884  ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 10.195 ; 10.054 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 9.131  ; 8.970  ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 9.233  ; 9.117  ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 10.280 ; 10.073 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 9.798  ; 9.648  ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 10.134 ; 9.865  ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 8.595  ; 8.336  ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 10.232 ; 10.142 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 8.905  ; 8.696  ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 9.050  ; 8.741  ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 9.294  ; 9.287  ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 7.790  ; 7.631  ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 8.790  ; 8.645  ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 9.207  ; 9.068  ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 9.754  ; 9.690  ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 9.194  ; 9.073  ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 8.498  ; 8.428  ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 9.426  ; 9.329  ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 8.682  ; 8.541  ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 8.978  ; 8.856  ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 8.650  ; 8.520  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 8.903  ; 8.891  ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 8.836  ; 8.680  ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 9.183  ; 8.958  ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 8.498  ; 8.428  ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 10.744 ; 10.436 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 10.730 ; 10.423 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 10.428 ; 10.136 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 10.112 ; 9.829  ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 9.494  ; 9.239  ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 9.259  ; 9.067  ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 9.024  ; 8.849  ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 9.259  ; 9.067  ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 8.916  ; 9.152  ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 8.977  ; 8.800  ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 7.049  ; 7.018  ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 7.453  ; 7.414  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 7.228  ; 7.226  ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 8.270  ; 8.226  ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 8.083  ; 7.938  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 7.049  ; 7.018  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 7.724  ; 7.623  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 7.433  ; 7.418  ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 8.005  ; 7.995  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 9.873  ; 10.106 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 3.509  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 8.289  ; 8.218  ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 8.730  ; 8.533  ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 9.940  ; 9.793  ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 8.500  ; 8.509  ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 10.051 ; 9.835  ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 8.289  ; 8.218  ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 9.994  ; 9.800  ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 10.132 ; 9.955  ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 10.046 ; 9.930  ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 9.162  ; 8.997  ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 7.423  ; 7.423  ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 8.148  ; 8.074  ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 9.834  ; 9.711  ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 9.350  ; 9.167  ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 9.772  ; 9.748  ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 8.130  ; 8.145  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 9.293  ; 9.096  ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 10.703 ; 10.486 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 7.423  ; 7.423  ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 8.525  ; 8.465  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 8.113  ; 8.032  ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 8.804  ; 8.590  ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 8.359  ; 8.266  ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 8.113  ; 8.032  ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 9.817  ; 9.576  ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 9.970  ; 9.672  ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 10.031 ; 9.874  ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 8.956  ; 8.815  ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 9.072  ; 8.993  ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 10.037 ; 9.827  ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 10.131 ; 9.898  ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 9.949  ; 9.706  ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 8.582  ; 8.375  ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 10.288 ; 10.199 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 8.598  ; 8.339  ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 9.371  ; 9.132  ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 9.435  ; 9.387  ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 8.527  ; 8.297  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 8.564  ; 8.425  ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 9.770  ; 9.570  ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 9.638  ; 9.512  ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 3.426  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.601 ; 9.532 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.859 ; 9.790 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.787 ; 9.718 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.619 ; 9.550 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.619 ; 9.550 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.632 ; 9.563 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.668 ; 9.599 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.668 ; 9.599 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.601 ; 9.532 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.013 ; 8.944 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.261 ; 9.192 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.191 ; 9.122 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.030 ; 8.961 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.030 ; 8.961 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.043 ; 8.974 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.077 ; 9.008 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.077 ; 9.008 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.013 ; 8.944 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.391     ; 9.460     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.632     ; 9.701     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.515     ; 9.584     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.410     ; 9.479     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.410     ; 9.479     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.425     ; 9.494     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.455     ; 9.524     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.455     ; 9.524     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.391     ; 9.460     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 8.787     ; 8.856     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.019     ; 9.088     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 8.907     ; 8.976     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 8.806     ; 8.875     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 8.806     ; 8.875     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 8.820     ; 8.889     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 8.849     ; 8.918     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 8.849     ; 8.918     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 8.787     ; 8.856     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -4.025 ; -102.463         ;
; clk25M ; -0.754 ; -20.363          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; clk    ; -0.200 ; -0.200          ;
; clk25M ; 0.183  ; 0.000           ;
+--------+--------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.000 ; -80.612                        ;
; clk25M ; -1.000 ; -87.000                        ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                    ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -4.025 ; writeYcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 5.173      ;
; -3.971 ; writeYcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 5.119      ;
; -3.970 ; writeYcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 5.118      ;
; -3.941 ; writeYcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 5.089      ;
; -3.868 ; writeXcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 5.008      ;
; -3.833 ; writeYcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 4.981      ;
; -3.823 ; writeXcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 4.963      ;
; -3.808 ; writeXcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 4.948      ;
; -3.722 ; writeYcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 4.870      ;
; -3.702 ; writeXcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 4.842      ;
; -3.650 ; writeXcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 4.790      ;
; -3.577 ; writeYcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 4.725      ;
; -3.549 ; writeXcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 4.689      ;
; -3.505 ; writeXcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; -0.051     ; 4.441      ;
; -3.498 ; writeYcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 4.646      ;
; -3.485 ; writeYcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 4.633      ;
; -3.476 ; writeYcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.161      ; 4.624      ;
; -3.431 ; writeXcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 4.571      ;
; -3.320 ; writeXcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 4.460      ;
; -3.304 ; writeXcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.153      ; 4.444      ;
; -1.996 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.930      ;
; -1.996 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.930      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.871 ; writeYcnt[5]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.818      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.850 ; writeYcnt[8]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.797      ;
; -1.827 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.761      ;
; -1.827 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.761      ;
; -1.815 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.764      ;
; -1.815 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.764      ;
; -1.815 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.764      ;
; -1.815 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.764      ;
; -1.815 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.764      ;
; -1.815 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.764      ;
; -1.815 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.764      ;
; -1.793 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.726      ;
; -1.793 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.726      ;
; -1.792 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.725      ;
; -1.792 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.725      ;
; -1.791 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.725      ;
; -1.791 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.725      ;
; -1.779 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.713      ;
; -1.779 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.713      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.778 ; writeYcnt[7]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.725      ;
; -1.755 ; computing         ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.693      ;
; -1.755 ; computing         ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.693      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.731 ; writeYcnt[6]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.678      ;
; -1.694 ; DT:DT_U|ADDR_X[5] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.628      ;
; -1.694 ; DT:DT_U|ADDR_X[5] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.628      ;
; -1.680 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.632      ;
; -1.650 ; DT:DT_U|ADDR_X[0] ; DT:DT_U|ADDR_Y[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.574      ;
; -1.650 ; DT:DT_U|ADDR_X[0] ; DT:DT_U|ADDR_Y[9] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.574      ;
; -1.646 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.595      ;
; -1.646 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.595      ;
; -1.646 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.595      ;
; -1.646 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.595      ;
; -1.646 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.595      ;
; -1.646 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.595      ;
; -1.646 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.595      ;
; -1.644 ; writeing          ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.030     ; 2.601      ;
; -1.644 ; writeing          ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.030     ; 2.601      ;
; -1.644 ; writeing          ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; -0.030     ; 2.601      ;
; -1.644 ; writeing          ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.030     ; 2.601      ;
; -1.644 ; writeing          ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.030     ; 2.601      ;
; -1.644 ; writeing          ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.030     ; 2.601      ;
; -1.644 ; writeing          ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.030     ; 2.601      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk25M'                                                                        ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.754 ; counterHS[7]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.879      ;
; -0.747 ; counterHS[4]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.872      ;
; -0.690 ; counterHS[7]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.815      ;
; -0.686 ; counterHS[7]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.811      ;
; -0.683 ; counterHS[4]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.808      ;
; -0.679 ; counterHS[4]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.804      ;
; -0.670 ; counterHS[3]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.795      ;
; -0.646 ; counterHS[6]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.771      ;
; -0.622 ; counterHS[7]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.747      ;
; -0.618 ; counterHS[7]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.743      ;
; -0.615 ; counterHS[4]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.740      ;
; -0.611 ; counterHS[4]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.736      ;
; -0.606 ; counterHS[3]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.731      ;
; -0.602 ; counterHS[3]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.727      ;
; -0.596 ; counterHS[10] ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.721      ;
; -0.593 ; counterVS[6]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.593 ; counterVS[6]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.345      ;
; -0.592 ; counterVS[7]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.592 ; counterVS[7]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.344      ;
; -0.586 ; counterHS[2]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.711      ;
; -0.582 ; counterHS[6]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.707      ;
; -0.578 ; counterHS[6]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.703      ;
; -0.555 ; counterVS[1]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.307      ;
; -0.554 ; counterHS[7]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.679      ;
; -0.553 ; counterHS[0]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.678      ;
; -0.551 ; counterVS[1]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.303      ;
; -0.550 ; counterHS[7]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.675      ;
; -0.547 ; counterHS[4]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.672      ;
; -0.543 ; counterHS[4]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.668      ;
; -0.538 ; counterHS[3]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.663      ;
; -0.534 ; counterHS[3]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.659      ;
; -0.532 ; counterHS[10] ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.657      ;
; -0.528 ; counterHS[10] ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.653      ;
; -0.522 ; counterHS[2]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.647      ;
; -0.520 ; counterVS[1]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.272      ;
; -0.520 ; counterVS[1]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.272      ;
; -0.520 ; counterVS[1]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.272      ;
; -0.520 ; counterVS[1]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.272      ;
; -0.520 ; counterVS[1]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.272      ;
; -0.520 ; counterVS[1]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.272      ;
; -0.520 ; counterVS[1]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.272      ;
; -0.520 ; counterVS[1]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.272      ;
; -0.519 ; counterVS[3]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.519 ; counterVS[3]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.271      ;
; -0.518 ; counterHS[2]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.643      ;
; -0.514 ; counterHS[6]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.639      ;
; -0.510 ; counterHS[6]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.635      ;
; -0.506 ; counterVS[8]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.506 ; counterVS[8]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.258      ;
; -0.502 ; counterHS[1]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.627      ;
; -0.489 ; counterHS[0]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.614      ;
; -0.486 ; counterHS[7]  ; counterVS[2] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.611      ;
; -0.485 ; counterHS[0]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.610      ;
; -0.482 ; counterHS[7]  ; counterVS[1] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.607      ;
; -0.479 ; counterHS[4]  ; counterVS[2] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.604      ;
; -0.475 ; counterHS[4]  ; counterVS[1] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.600      ;
; -0.470 ; counterHS[3]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.595      ;
; -0.469 ; counterVS[1]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.226     ; 1.230      ;
; -0.466 ; counterHS[3]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.591      ;
; -0.464 ; counterHS[10] ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.589      ;
; -0.461 ; counterVS[9]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.226     ; 1.222      ;
; -0.460 ; counterHS[10] ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.585      ;
; -0.456 ; counterHS[9]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.581      ;
; -0.454 ; counterVS[5]  ; VGA_VS~reg0  ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.206      ;
; -0.454 ; counterVS[2]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.235     ; 1.206      ;
; -0.454 ; counterHS[2]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.579      ;
; -0.453 ; counterHS[6]  ; X[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.045     ; 1.395      ;
; -0.453 ; counterHS[6]  ; X[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.045     ; 1.395      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                               ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.200 ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; 0.000        ; 1.649      ; 1.668      ;
; 0.180  ; writeing_CE                    ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.314      ;
; 0.182  ; computing                      ; computing                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; writeing                       ; writeing                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; DT:DT_U|finish                 ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; DT:DT_U|ADDR_Y[0]              ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; DT:DT_U|State_1                ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.205  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.213  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.040      ; 0.337      ;
; 0.216  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.340      ;
; 0.269  ; writeYcnt[9]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.393      ;
; 0.269  ; writeXcnt[9]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.394      ;
; 0.300  ; writeXcnt[1]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; writeXcnt[2]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; writeXcnt[3]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; writeYcnt[2]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; writeYcnt[3]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.305  ; DT:DT_U|ADDR_X[9]              ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.429      ;
; 0.308  ; DT:DT_U|finish                 ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.432      ;
; 0.309  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.040      ; 0.433      ;
; 0.314  ; writeYcnt[0]                   ; writeYcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.438      ;
; 0.316  ; writeXcnt[8]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.441      ;
; 0.316  ; writeXcnt[0]                   ; writeXcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.450      ;
; 0.318  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.040      ; 0.442      ;
; 0.320  ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; -0.500       ; 1.649      ; 1.688      ;
; 0.322  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.040      ; 0.446      ;
; 0.324  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.448      ;
; 0.366  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.489      ;
; 0.374  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[2]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.497      ;
; 0.377  ; writeXcnt[7]                   ; writeXcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.502      ;
; 0.378  ; writeYcnt[1]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.502      ;
; 0.381  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[0]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.504      ;
; 0.381  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.504      ;
; 0.381  ; writeYcnt[7]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.505      ;
; 0.383  ; writeYcnt[8]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.507      ;
; 0.389  ; DT:DT_U|min[1]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.512      ;
; 0.389  ; writeYcnt[5]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.513      ;
; 0.390  ; writeXcnt[5]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.515      ;
; 0.391  ; DT:DT_U|min[7]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.514      ;
; 0.392  ; writeYcnt[6]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.516      ;
; 0.392  ; writeYcnt[4]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.516      ;
; 0.440  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.568      ;
; 0.449  ; writeXcnt[1]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450  ; writeXcnt[3]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.451  ; writeYcnt[3]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.453  ; DT:DT_U|ADDR_Y[3]              ; DT:DT_U|ADDR_Y[3]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.453  ; DT:DT_U|ADDR_Y[5]              ; DT:DT_U|ADDR_Y[5]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.455  ; DT:DT_U|ADDR_X[4]              ; DT:DT_U|ADDR_X[4]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.579      ;
; 0.455  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.043      ; 0.582      ;
; 0.457  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.043      ; 0.584      ;
; 0.458  ; DT:DT_U|ADDR_X[6]              ; DT:DT_U|ADDR_X[6]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.582      ;
; 0.459  ; DT:DT_U|ADDR_Y[7]              ; DT:DT_U|ADDR_Y[7]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459  ; writeXcnt[2]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.460  ; DT:DT_U|ADDR_X[8]              ; DT:DT_U|ADDR_X[8]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.460  ; w_key                          ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.594      ;
; 0.460  ; writeYcnt[2]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.461  ; writeYcnt[0]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.585      ;
; 0.462  ; writeXcnt[2]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.463  ; DT:DT_U|ADDR_X[9]              ; DT:DT_U|ADDR_X[9]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.463  ; writeYcnt[2]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.464  ; writeYcnt[0]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.588      ;
; 0.469  ; DT:DT_U|ADDR_X[2]              ; DT:DT_U|ADDR_X[2]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.593      ;
; 0.474  ; writeXcnt[8]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.599      ;
; 0.475  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.597      ;
; 0.481  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.603      ;
; 0.488  ; DT:DT_U|min[4]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.611      ;
; 0.490  ; writeXcnt[6]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.615      ;
; 0.497  ; writeXcnt[4]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.622      ;
; 0.512  ; DT:DT_U|ADDR_Y[2]              ; DT:DT_U|ADDR_Y[2]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.637      ;
; 0.512  ; writeXcnt[1]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.637      ;
; 0.513  ; writeXcnt[3]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.514  ; writeYcnt[3]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.638      ;
; 0.515  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.638      ;
; 0.515  ; writeXcnt[1]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.640      ;
; 0.516  ; writeXcnt[3]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.641      ;
; 0.517  ; writeYcnt[3]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.641      ;
; 0.518  ; DT:DT_U|ADDR_Y[8]              ; DT:DT_U|ADDR_Y[8]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.643      ;
; 0.521  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.644      ;
; 0.523  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.646      ;
; 0.524  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.647      ;
; 0.525  ; writeXcnt[2]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.650      ;
; 0.526  ; writeXcnt[7]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526  ; writeYcnt[2]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.650      ;
; 0.527  ; writeYcnt[0]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.651      ;
; 0.527  ; writeYcnt[1]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.651      ;
; 0.528  ; writeXcnt[2]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.653      ;
; 0.529  ; writeYcnt[2]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.653      ;
; 0.530  ; writeYcnt[7]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.654      ;
; 0.530  ; writeYcnt[0]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.654      ;
; 0.531  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.653      ;
; 0.536  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_CE                ; clk          ; clk         ; 0.000        ; 0.053      ; 0.673      ;
; 0.538  ; writeYcnt[5]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.662      ;
; 0.539  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.662      ;
; 0.539  ; writeXcnt[5]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.664      ;
; 0.541  ; writeYcnt[8]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.665      ;
; 0.542  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.665      ;
; 0.547  ; DT:DT_U|min[1]                 ; DT:DT_U|DQ_write[2]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.670      ;
; 0.550  ; writeYcnt[6]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.674      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk25M'                                                                         ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; VGA_VS~reg0   ; VGA_VS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; VGA_HS~reg0   ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.040      ; 0.307      ;
; 0.199 ; counterVS[9]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.331      ;
; 0.245 ; computing     ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.354      ;
; 0.246 ; computing     ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.355      ;
; 0.248 ; computing     ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.357      ;
; 0.250 ; computing     ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.359      ;
; 0.251 ; computing     ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.360      ;
; 0.278 ; counterHS[6]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.401      ;
; 0.282 ; counterVS[0]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.592      ;
; 0.285 ; counterVS[0]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.595      ;
; 0.299 ; counterVS[4]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.431      ;
; 0.302 ; counterVS[3]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.434      ;
; 0.302 ; counterVS[8]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.434      ;
; 0.303 ; counterVS[5]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.435      ;
; 0.303 ; counterVS[7]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.435      ;
; 0.303 ; counterVS[1]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.435      ;
; 0.304 ; counterVS[6]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.436      ;
; 0.304 ; counterVS[2]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.436      ;
; 0.308 ; counterVS[0]  ; counterVS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.433      ;
; 0.311 ; computing     ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.003     ; 0.422      ;
; 0.318 ; counterHS[0]  ; counterHS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.443      ;
; 0.318 ; computing     ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.006     ; 0.426      ;
; 0.322 ; computing     ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.006     ; 0.430      ;
; 0.348 ; counterVS[0]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.658      ;
; 0.351 ; counterVS[0]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.661      ;
; 0.357 ; counterHS[2]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.480      ;
; 0.364 ; writeing      ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.006     ; 0.472      ;
; 0.366 ; writeing      ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.006     ; 0.474      ;
; 0.366 ; X[5]          ; VGA_ADDR[5]   ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.315      ;
; 0.367 ; writeing      ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.476      ;
; 0.367 ; writeing      ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.476      ;
; 0.369 ; writeing      ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.478      ;
; 0.370 ; counterHS[5]  ; counterHS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.495      ;
; 0.373 ; counterHS[1]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.498      ;
; 0.373 ; counterHS[4]  ; counterHS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.498      ;
; 0.374 ; counterHS[3]  ; counterHS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.499      ;
; 0.375 ; counterHS[10] ; counterHS[10] ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.500      ;
; 0.378 ; counterHS[2]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.503      ;
; 0.380 ; Y[9]          ; VGA_ADDR[19]  ; clk25M       ; clk25M      ; -0.500       ; 0.329      ; 0.313      ;
; 0.381 ; counterHS[8]  ; counterHS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.506      ;
; 0.381 ; writeing      ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.490      ;
; 0.381 ; Y[2]          ; VGA_ADDR[12]  ; clk25M       ; clk25M      ; -0.500       ; 0.329      ; 0.314      ;
; 0.382 ; counterHS[6]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.507      ;
; 0.382 ; writeing      ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.491      ;
; 0.384 ; counterHS[1]  ; X[1]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.507      ;
; 0.384 ; counterHS[7]  ; counterHS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.509      ;
; 0.389 ; counterHS[5]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.512      ;
; 0.396 ; counterHS[0]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.519      ;
; 0.407 ; counterHS[8]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.530      ;
; 0.408 ; counterHS[8]  ; X[1]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.531      ;
; 0.410 ; counterHS[9]  ; X[9]          ; clk25M       ; clk25M      ; 0.000        ; 0.037      ; 0.531      ;
; 0.410 ; counterHS[8]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.533      ;
; 0.410 ; counterHS[8]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.533      ;
; 0.414 ; counterVS[0]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.724      ;
; 0.415 ; computing     ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.524      ;
; 0.417 ; counterVS[0]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.727      ;
; 0.418 ; computing     ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.527      ;
; 0.418 ; computing     ; VGA_G[6]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.527      ;
; 0.420 ; computing     ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.529      ;
; 0.420 ; computing     ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.529      ;
; 0.422 ; computing     ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.531      ;
; 0.426 ; computing     ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.535      ;
; 0.439 ; X[3]          ; VGA_ADDR[3]   ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.388      ;
; 0.440 ; Y[8]          ; VGA_ADDR[18]  ; clk25M       ; clk25M      ; -0.500       ; 0.329      ; 0.373      ;
; 0.451 ; counterVS[3]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.583      ;
; 0.452 ; counterVS[1]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.584      ;
; 0.452 ; counterVS[7]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.584      ;
; 0.452 ; counterVS[5]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.584      ;
; 0.453 ; counterHS[4]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.576      ;
; 0.457 ; counterVS[4]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.589      ;
; 0.460 ; counterVS[8]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.592      ;
; 0.460 ; counterVS[4]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.592      ;
; 0.462 ; counterVS[6]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.594      ;
; 0.462 ; counterVS[2]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.594      ;
; 0.465 ; counterVS[2]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.597      ;
; 0.465 ; counterHS[0]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.590      ;
; 0.465 ; counterVS[6]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.597      ;
; 0.468 ; counterHS[0]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.593      ;
; 0.470 ; writeing      ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.003     ; 0.581      ;
; 0.480 ; counterVS[0]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.790      ;
; 0.480 ; X[2]          ; VGA_ADDR[2]   ; clk25M       ; clk25M      ; -0.500       ; 0.303      ; 0.387      ;
; 0.481 ; computing     ; VGA_G[4]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.003     ; 0.592      ;
; 0.482 ; X[4]          ; VGA_ADDR[4]   ; clk25M       ; clk25M      ; -0.500       ; 0.303      ; 0.389      ;
; 0.483 ; counterVS[0]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.793      ;
; 0.483 ; X[1]          ; VGA_ADDR[1]   ; clk25M       ; clk25M      ; -0.500       ; 0.303      ; 0.390      ;
; 0.484 ; computing     ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.003     ; 0.595      ;
; 0.484 ; X[0]          ; VGA_ADDR[0]   ; clk25M       ; clk25M      ; -0.500       ; 0.303      ; 0.391      ;
; 0.490 ; computing     ; VGA_R[1]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.006     ; 0.598      ;
; 0.490 ; computing     ; VGA_G[1]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.006     ; 0.598      ;
; 0.491 ; computing     ; VGA_R[2]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.006     ; 0.599      ;
; 0.492 ; counterHS[7]  ; X[7]          ; clk25M       ; clk25M      ; 0.000        ; 0.037      ; 0.613      ;
; 0.492 ; counterHS[9]  ; counterHS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.617      ;
; 0.492 ; computing     ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.005     ; 0.601      ;
; 0.496 ; counterHS[8]  ; X[8]          ; clk25M       ; clk25M      ; 0.000        ; 0.037      ; 0.617      ;
; 0.496 ; computing     ; VGA_G[2]~reg0 ; clk          ; clk25M      ; 0.000        ; -0.006     ; 0.604      ;
; 0.506 ; X[8]          ; VGA_ADDR[8]   ; clk25M       ; clk25M      ; -0.500       ; 0.346      ; 0.456      ;
; 0.510 ; counterHS[5]  ; X[5]          ; clk25M       ; clk25M      ; 0.000        ; 0.037      ; 0.631      ;
; 0.514 ; counterHS[6]  ; X[6]          ; clk25M       ; clk25M      ; 0.000        ; 0.037      ; 0.635      ;
; 0.514 ; counterVS[3]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.646      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Read ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Wire ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.Rw_State_Addr ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|State_1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|finish                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; c_key                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk25M                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; computing                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; w_key                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeing                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeing_CE                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeing_DQ[0]                 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeXcnt[0]                   ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeing_DQ[0]                 ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; c_key                          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; w_key                          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeing_CE                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[2]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[3]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[4]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[5]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[6]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[7]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[8]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|State_1                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|finish                 ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk25M'                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_HS~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_VS~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[9]  ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[3]   ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[5]   ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[6]   ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[7]   ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[8]   ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[9]   ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[11]  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[12]  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[13]  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[14]  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[15]  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[16]  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[17]  ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DT_bt       ; clk        ; 2.165 ; 2.804 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; 3.387 ; 4.143 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 3.387 ; 4.143 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 3.327 ; 3.939 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 3.368 ; 4.112 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 3.285 ; 3.883 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 3.202 ; 3.956 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 3.031 ; 3.603 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 3.059 ; 3.803 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 2.615 ; 3.216 ; Rise       ; clk             ;
; rst         ; clk        ; 2.883 ; 3.766 ; Rise       ; clk             ;
; write_bt    ; clk        ; 2.771 ; 3.397 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; 1.795 ; 2.584 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; 1.795 ; 2.584 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; 1.742 ; 2.517 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; 1.606 ; 2.357 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; 1.690 ; 2.421 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; 1.523 ; 2.277 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; 1.521 ; 2.227 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; 1.515 ; 2.270 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; 1.428 ; 2.157 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; 2.092 ; 2.873 ; Rise       ; clk25M          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DT_bt       ; clk        ; -0.893 ; -1.599 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; -0.952 ; -1.645 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -1.297 ; -2.031 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -1.215 ; -1.942 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -1.333 ; -2.064 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -1.238 ; -1.952 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -1.238 ; -1.978 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -1.085 ; -1.781 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -1.167 ; -1.890 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -0.952 ; -1.645 ; Rise       ; clk             ;
; rst         ; clk        ; -1.467 ; -2.187 ; Rise       ; clk             ;
; write_bt    ; clk        ; -0.777 ; -1.482 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; -0.941 ; -1.608 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; -1.366 ; -2.115 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; -1.314 ; -2.051 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; -1.182 ; -1.895 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; -1.101 ; -1.790 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; -1.102 ; -1.820 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; -0.941 ; -1.608 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; -1.096 ; -1.814 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; -1.012 ; -1.704 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; -1.293 ; -2.086 ; Rise       ; clk25M          ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 6.980 ; 7.269 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 5.982 ; 6.054 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 5.781 ; 5.830 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 5.668 ; 5.698 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 6.666 ; 6.909 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 6.655 ; 6.818 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 6.651 ; 6.954 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 6.184 ; 6.412 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 6.278 ; 6.583 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 6.777 ; 7.087 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 6.980 ; 7.269 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 6.534 ; 6.765 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 5.505 ; 5.684 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 6.964 ; 7.243 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.861 ; 6.009 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 6.141 ; 6.381 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 6.298 ; 6.430 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.805 ; 5.928 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.531 ; 5.822 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 5.959 ; 6.106 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 6.562 ; 6.802 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 5.893 ; 6.251 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 6.475 ; 6.771 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 6.188 ; 6.554 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 5.736 ; 6.026 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 6.034 ; 6.295 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 5.999 ; 6.339 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 5.999 ; 6.301 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 6.090 ; 6.439 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 6.255 ; 6.609 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 5.779 ; 6.016 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 6.475 ; 6.771 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 6.460 ; 6.757 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 6.290 ; 6.567 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 6.115 ; 6.368 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 5.754 ; 5.967 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 5.661 ; 5.853 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 5.542 ; 5.713 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 5.661 ; 5.853 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 5.729 ; 5.570 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.503 ; 5.668 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 4.911 ; 5.191 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 4.495 ; 4.686 ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 4.379 ; 4.565 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 4.911 ; 5.191 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 4.792 ; 5.003 ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 4.261 ; 4.418 ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 4.606 ; 4.806 ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 4.451 ; 4.657 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 4.788 ; 5.045 ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 7.341 ; 7.002 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;       ; 2.151 ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 5.985 ; 6.373 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 5.124 ; 5.396 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 5.866 ; 6.253 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 5.086 ; 5.398 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 5.860 ; 6.246 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 4.936 ; 5.199 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 5.915 ; 6.277 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 5.985 ; 6.369 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 5.973 ; 6.373 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 5.435 ; 5.735 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 6.313 ; 6.725 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 4.836 ; 5.091 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 5.800 ; 6.194 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 5.539 ; 5.845 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 5.800 ; 6.210 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 4.869 ; 5.147 ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 5.483 ; 5.789 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 6.313 ; 6.725 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 4.463 ; 4.671 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 5.072 ; 5.354 ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 6.341 ; 6.656 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 5.248 ; 5.466 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 5.068 ; 5.265 ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 4.952 ; 5.131 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 5.884 ; 6.165 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 5.935 ; 6.247 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 5.956 ; 6.289 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 5.399 ; 5.665 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 5.491 ; 5.789 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 5.988 ; 6.291 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 6.190 ; 6.472 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 5.890 ; 6.222 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 5.138 ; 5.338 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 6.341 ; 6.656 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 5.138 ; 5.324 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 5.543 ; 5.825 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 5.932 ; 6.183 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 5.083 ; 5.244 ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 5.148 ; 5.348 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 5.735 ; 6.054 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 5.929 ; 6.203 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 2.231 ;       ; Fall       ; clk25M          ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 4.452 ; 4.615 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.913 ; 5.145 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 4.942 ; 5.199 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 4.831 ; 5.064 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 5.655 ; 5.970 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 5.720 ; 6.055 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.745 ; 6.099 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 5.172 ; 5.469 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 5.245 ; 5.570 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 5.794 ; 6.153 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 5.756 ; 6.056 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.702 ; 6.058 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 4.863 ; 5.097 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 6.065 ; 6.404 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.033 ; 5.294 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 5.081 ; 5.336 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.560 ; 5.853 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 4.452 ; 4.615 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 4.968 ; 5.156 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 5.191 ; 5.486 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 5.756 ; 6.083 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 5.303 ; 5.436 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 4.901 ; 5.136 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 5.393 ; 5.697 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 4.958 ; 5.189 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 5.143 ; 5.406 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.970 ; 5.217 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 5.114 ; 5.410 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 5.056 ; 5.313 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 5.215 ; 5.475 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.901 ; 5.136 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 6.116 ; 6.418 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 6.101 ; 6.404 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 5.938 ; 6.222 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 5.769 ; 6.031 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 5.423 ; 5.645 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 5.331 ; 5.532 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 5.215 ; 5.398 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 5.331 ; 5.532 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 5.412 ; 5.242 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.178 ; 5.354 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 4.106 ; 4.257 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 4.330 ; 4.514 ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 4.219 ; 4.398 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 4.728 ; 4.998 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 4.615 ; 4.818 ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 4.106 ; 4.257 ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 4.436 ; 4.628 ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 4.287 ; 4.484 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 4.610 ; 4.858 ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 5.942 ; 5.722 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;       ; 2.085 ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 4.753 ; 5.005 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 4.933 ; 5.194 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 5.644 ; 6.016 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 4.896 ; 5.196 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 5.638 ; 6.008 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 4.753 ; 5.005 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 5.693 ; 6.041 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 5.759 ; 6.128 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 5.748 ; 6.132 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 5.230 ; 5.519 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 4.298 ; 4.497 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 4.655 ; 4.900 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 5.582 ; 5.960 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 5.331 ; 5.625 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 5.580 ; 5.975 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 4.687 ; 4.954 ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 5.277 ; 5.570 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 6.074 ; 6.470 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 4.298 ; 4.497 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 4.883 ; 5.154 ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 4.755 ; 4.927 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 5.037 ; 5.247 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 4.864 ; 5.053 ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 4.755 ; 4.927 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 5.621 ; 5.869 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 5.673 ; 5.951 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 5.730 ; 6.051 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 5.159 ; 5.397 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 5.248 ; 5.516 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 5.750 ; 6.040 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 5.980 ; 6.252 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 5.660 ; 5.978 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 4.938 ; 5.129 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 6.137 ; 6.443 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 4.938 ; 5.116 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 5.309 ; 5.564 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 5.702 ; 5.924 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 4.880 ; 5.034 ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 4.940 ; 5.132 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 5.516 ; 5.823 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 5.740 ; 6.008 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 2.161 ;       ; Fall       ; clk25M          ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 5.542 ; 5.528 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.668 ; 5.654 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.615 ; 5.601 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.558 ; 5.544 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.558 ; 5.544 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.567 ; 5.553 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.579 ; 5.565 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.579 ; 5.565 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.542 ; 5.528 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 5.215 ; 5.201 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.336 ; 5.322 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.285 ; 5.271 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.230 ; 5.216 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.230 ; 5.216 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.238 ; 5.224 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.251 ; 5.237 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.251 ; 5.237 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.215 ; 5.201 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 5.693     ; 5.707     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.842     ; 5.856     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.757     ; 5.771     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.710     ; 5.724     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.710     ; 5.724     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.721     ; 5.735     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.738     ; 5.752     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.738     ; 5.752     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.693     ; 5.707     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 5.376     ; 5.390     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.520     ; 5.534     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.438     ; 5.452     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.393     ; 5.407     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.393     ; 5.407     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.404     ; 5.418     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.420     ; 5.434     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.420     ; 5.434     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.376     ; 5.390     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -9.218   ; -0.200 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -9.218   ; -0.200 ; N/A      ; N/A     ; -3.000              ;
;  clk25M          ; -2.585   ; 0.183  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -387.599 ; -0.2   ; 0.0      ; 0.0     ; -208.6              ;
;  clk             ; -276.932 ; -0.200 ; N/A      ; N/A     ; -96.805             ;
;  clk25M          ; -110.667 ; 0.000  ; N/A      ; N/A     ; -111.795            ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DT_bt       ; clk        ; 4.278 ; 4.807 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; 6.818 ; 7.555 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 6.794 ; 7.555 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 6.683 ; 7.193 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 6.818 ; 7.512 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 6.573 ; 7.041 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 6.462 ; 7.224 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 6.101 ; 6.547 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 6.150 ; 6.882 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.246 ; 5.744 ; Rise       ; clk             ;
; rst         ; clk        ; 6.071 ; 6.511 ; Rise       ; clk             ;
; write_bt    ; clk        ; 5.560 ; 6.140 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; 3.579 ; 4.112 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; 3.579 ; 4.112 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; 3.478 ; 4.008 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; 3.211 ; 3.717 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; 3.389 ; 3.848 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; 3.073 ; 3.577 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; 3.079 ; 3.530 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; 2.993 ; 3.518 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; 2.836 ; 3.356 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; 4.293 ; 4.784 ; Rise       ; clk25M          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DT_bt       ; clk        ; -0.893 ; -1.599 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; -0.952 ; -1.645 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -1.297 ; -2.031 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -1.215 ; -1.942 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -1.333 ; -2.064 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -1.238 ; -1.952 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -1.238 ; -1.978 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -1.085 ; -1.781 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -1.167 ; -1.890 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -0.952 ; -1.645 ; Rise       ; clk             ;
; rst         ; clk        ; -1.467 ; -2.187 ; Rise       ; clk             ;
; write_bt    ; clk        ; -0.777 ; -1.482 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; -0.941 ; -1.608 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; -1.366 ; -2.115 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; -1.314 ; -2.051 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; -1.182 ; -1.895 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; -1.101 ; -1.790 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; -1.102 ; -1.820 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; -0.941 ; -1.608 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; -1.096 ; -1.814 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; -1.012 ; -1.704 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; -1.293 ; -2.086 ; Rise       ; clk25M          ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 13.116 ; 13.116 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 11.564 ; 11.491 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 11.064 ; 11.051 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 10.795 ; 10.772 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 12.802 ; 12.717 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 12.869 ; 12.796 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 12.748 ; 12.775 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 11.841 ; 11.850 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 11.974 ; 12.141 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 12.992 ; 12.995 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 13.116 ; 13.116 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 12.607 ; 12.585 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 10.573 ; 10.494 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 12.959 ; 13.023 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 11.222 ; 11.126 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 11.822 ; 11.811 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 11.684 ; 11.736 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 11.207 ; 11.077 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 10.832 ; 10.800 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 11.541 ; 11.439 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 12.247 ; 12.265 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 11.462 ; 11.423 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 12.432 ; 12.301 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 11.973 ; 11.971 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 11.130 ; 11.062 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 11.560 ; 11.490 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 11.622 ; 11.609 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 11.490 ; 11.541 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 11.821 ; 11.795 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 12.193 ; 12.127 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 11.039 ; 10.998 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 12.432 ; 12.301 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 12.418 ; 12.288 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 12.081 ; 11.956 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 11.725 ; 11.605 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 11.038 ; 10.928 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 10.818 ; 10.715 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 10.561 ; 10.465 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 10.818 ; 10.715 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 10.558 ; 10.687 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 10.513 ; 10.413 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 9.480  ; 9.589  ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 8.584  ; 8.631  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 8.336  ; 8.411  ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 9.480  ; 9.589  ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 9.294  ; 9.245  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 8.132  ; 8.180  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 8.891  ; 8.885  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 8.560  ; 8.656  ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 9.205  ; 9.316  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 13.653 ; 13.901 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 4.049  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 11.583 ; 11.556 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 9.965  ; 9.950  ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 11.352 ; 11.382 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 9.763  ; 9.904  ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 11.462 ; 11.451 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 9.520  ; 9.565  ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 11.410 ; 11.366 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 11.583 ; 11.556 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 11.499 ; 11.518 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 10.499 ; 10.453 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 12.206 ; 12.168 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 9.367  ; 9.404  ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 11.247 ; 11.280 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 10.697 ; 10.643 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 11.178 ; 11.334 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 9.338  ; 9.490  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 10.648 ; 10.562 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 12.206 ; 12.168 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 8.553  ; 8.654  ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 9.791  ; 9.863  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 11.824 ; 11.926 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 10.150 ; 10.085 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 9.687  ; 9.685  ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 9.415  ; 9.404  ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 11.357 ; 11.307 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 11.485 ; 11.424 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 11.510 ; 11.536 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 10.393 ; 10.437 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 10.524 ; 10.647 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 11.540 ; 11.499 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 11.663 ; 11.619 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 11.381 ; 11.363 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 9.876  ; 9.817  ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 11.824 ; 11.926 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 9.882  ; 9.785  ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 10.779 ; 10.787 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 10.988 ; 11.106 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 9.869  ; 9.737  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 9.904  ; 9.882  ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 11.184 ; 11.208 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 11.087 ; 11.147 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 4.006  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 4.452 ; 4.615 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.913 ; 5.145 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 4.942 ; 5.199 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 4.831 ; 5.064 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 5.655 ; 5.970 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 5.720 ; 6.055 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.745 ; 6.099 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 5.172 ; 5.469 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 5.245 ; 5.570 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 5.794 ; 6.153 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 5.756 ; 6.056 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.702 ; 6.058 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 4.863 ; 5.097 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 6.065 ; 6.404 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.033 ; 5.294 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 5.081 ; 5.336 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.560 ; 5.853 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 4.452 ; 4.615 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 4.968 ; 5.156 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 5.191 ; 5.486 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 5.756 ; 6.083 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 5.303 ; 5.436 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 4.901 ; 5.136 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 5.393 ; 5.697 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 4.958 ; 5.189 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 5.143 ; 5.406 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.970 ; 5.217 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 5.114 ; 5.410 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 5.056 ; 5.313 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 5.215 ; 5.475 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.901 ; 5.136 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 6.116 ; 6.418 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 6.101 ; 6.404 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 5.938 ; 6.222 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 5.769 ; 6.031 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 5.423 ; 5.645 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 5.331 ; 5.532 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 5.215 ; 5.398 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 5.331 ; 5.532 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 5.412 ; 5.242 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.178 ; 5.354 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 4.106 ; 4.257 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 4.330 ; 4.514 ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 4.219 ; 4.398 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 4.728 ; 4.998 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 4.615 ; 4.818 ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 4.106 ; 4.257 ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 4.436 ; 4.628 ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 4.287 ; 4.484 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 4.610 ; 4.858 ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 5.942 ; 5.722 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;       ; 2.085 ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 4.753 ; 5.005 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 4.933 ; 5.194 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 5.644 ; 6.016 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 4.896 ; 5.196 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 5.638 ; 6.008 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 4.753 ; 5.005 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 5.693 ; 6.041 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 5.759 ; 6.128 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 5.748 ; 6.132 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 5.230 ; 5.519 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 4.298 ; 4.497 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 4.655 ; 4.900 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 5.582 ; 5.960 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 5.331 ; 5.625 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 5.580 ; 5.975 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 4.687 ; 4.954 ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 5.277 ; 5.570 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 6.074 ; 6.470 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 4.298 ; 4.497 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 4.883 ; 5.154 ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 4.755 ; 4.927 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 5.037 ; 5.247 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 4.864 ; 5.053 ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 4.755 ; 4.927 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 5.621 ; 5.869 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 5.673 ; 5.951 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 5.730 ; 6.051 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 5.159 ; 5.397 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 5.248 ; 5.516 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 5.750 ; 6.040 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 5.980 ; 6.252 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 5.660 ; 5.978 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 4.938 ; 5.129 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 6.137 ; 6.443 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 4.938 ; 5.116 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 5.309 ; 5.564 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 5.702 ; 5.924 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 4.880 ; 5.034 ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 4.940 ; 5.132 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 5.516 ; 5.823 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 5.740 ; 6.008 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 2.161 ;       ; Fall       ; clk25M          ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLOCK     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_bt                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DT_bt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32383    ; 0        ; 0        ; 0        ;
; clk25M     ; clk      ; 1        ; 1        ; 0        ; 0        ;
; clk        ; clk25M   ; 48       ; 0        ; 0        ; 0        ;
; clk25M     ; clk25M   ; 710      ; 0        ; 20       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32383    ; 0        ; 0        ; 0        ;
; clk25M     ; clk      ; 1        ; 1        ; 0        ; 0        ;
; clk        ; clk25M   ; 48       ; 0        ; 0        ; 0        ;
; clk25M     ; clk25M   ; 710      ; 0        ; 20       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 267   ; 267  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 217   ; 217  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Dec 20 02:28:56 2019
Info: Command: quartus_sta VGA -c VGA
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk25M clk25M
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.218
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.218            -276.932 clk 
    Info (332119):    -2.585            -110.667 clk25M 
Info (332146): Worst-case hold slack is -0.129
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.129              -0.129 clk 
    Info (332119):     0.403               0.000 clk25M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.805 clk 
    Info (332119):    -1.285            -111.795 clk25M 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.233            -247.210 clk 
    Info (332119):    -2.202             -95.021 clk25M 
Info (332146): Worst-case hold slack is -0.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.120              -0.120 clk 
    Info (332119):     0.355               0.000 clk25M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.805 clk 
    Info (332119):    -1.285            -111.795 clk25M 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.025            -102.463 clk 
    Info (332119):    -0.754             -20.363 clk25M 
Info (332146): Worst-case hold slack is -0.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.200              -0.200 clk 
    Info (332119):     0.183               0.000 clk25M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -80.612 clk 
    Info (332119):    -1.000             -87.000 clk25M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4746 megabytes
    Info: Processing ended: Fri Dec 20 02:29:00 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


