# ğŸ§® RelatÃ³rio TÃ©cnico â€” Carry Look-Ahead Adder 4 Bits

## ğŸ“˜ 1. IntroduÃ§Ã£o

Este relatÃ³rio descreve o desenvolvimento, simulaÃ§Ã£o e anÃ¡lise do somador de 4 bits do tipo *Carry Look-Ahead Adder (CLA)*, implementado em trÃªs abordagens: **Behavioral**, **Dataflow** e **Structural**. O objetivo Ã© avaliar o desempenho funcional e validar o comportamento esperado nas simulaÃ§Ãµes realizadas no **Questa Intel FPGA Edition 2024.3**.  
O CLA Ã© uma arquitetura otimizada para reduzir a latÃªncia de propagaÃ§Ã£o de carry, sendo fundamental em projetos de **unidades aritmÃ©ticas e lÃ³gicas (ALUs)**.

---

## âš™ï¸ 2. Resultados de SimulaÃ§Ã£o

### âœ… ExecuÃ§Ã£o e CompilaÃ§Ã£o

- As trÃªs versÃµes foram compiladas com sucesso no ambiente Questa, conforme os logs mostrados.
- A simulaÃ§Ã£o foi executada automaticamente via `run_gui.do`, sem erros ou *warnings* crÃ­ticos.
- O relatÃ³rio do console indica:

```
SUCESSO: 512 casos validados sem erros.
Fim da simulaÃ§Ã£o.
```

### ğŸ“Š Forma de Onda

A forma de onda obtida mostra claramente a correta propagaÃ§Ã£o dos sinais de **A**, **B**, **C_in**, **S**, e **C_out**.  
Durante cada ciclo, os valores de soma e carry correspondem ao esperado para um CLA funcional.  
As transiÃ§Ãµes observadas demonstram que o circuito responde instantaneamente aos estÃ­mulos, comprovando o correto cÃ¡lculo paralelo dos *carries intermediÃ¡rios*.  

O comportamento Ã© consistente entre as implementaÃ§Ãµes **estrutural** e **comportamental**, reforÃ§ando a equivalÃªncia lÃ³gica entre elas.

---

## ğŸ§© 3. AnÃ¡lise das Abordagens

### **a) Behavioral**
A versÃ£o comportamental utiliza um bloco `always @(*)`, o que permite descrever a lÃ³gica aritmÃ©tica em alto nÃ­vel. Ã‰ ideal para simulaÃ§Ãµes rÃ¡pidas e para verificar a corretude funcional sem se preocupar com os detalhes da sÃ­ntese. O cÃ¡lculo do *carry look-ahead* foi descrito por expressÃµes booleanas diretas, reduzindo atrasos lÃ³gicos e mantendo clareza no cÃ³digo.  
**Vantagens:** legibilidade e portabilidade.  
**Desvantagens:** controle limitado sobre otimizaÃ§Ã£o estrutural.

### **b) Dataflow**
A versÃ£o de *dataflow* explora operadores contÃ­nuos (`assign`), tornando explÃ­citas as dependÃªncias entre sinais. Essa abordagem representa um meio-termo entre abstraÃ§Ã£o e controle, permitindo compreender o caminho dos sinais com maior precisÃ£o.  
**Vantagens:** menor latÃªncia e clareza das dependÃªncias.  
**Desvantagens:** manutenÃ§Ã£o mais trabalhosa e maior sensibilidade a erros de largura de barramento.

### **c) Structural**
A implementaÃ§Ã£o estrutural faz uso de portas lÃ³gicas elementares (`and`, `or`, `xor`), refletindo fielmente a topologia do hardware fÃ­sico. Ã‰ a versÃ£o mais prÃ³xima de uma sÃ­ntese real em FPGA ou ASIC, permitindo estimar consumo de Ã¡rea e temporizaÃ§Ã£o.  
**Vantagens:** fidelidade Ã  arquitetura fÃ­sica.  
**Desvantagens:** cÃ³digo extenso e de leitura menos intuitiva.

---

## ğŸ§ª 4. Testbench â€” `tb_carry_look_ahead_adder_4b.v`

O *testbench* foi projetado para aplicar vetores de teste automÃ¡ticos com geraÃ§Ã£o sequencial de valores de **A**, **B** e **C_in**, cobrindo 512 combinaÃ§Ãµes distintas.  
Cada operaÃ§Ã£o foi validada em tempo real via `$monitor` e armazenada em arquivo VCD (`wave.vcd`) para anÃ¡lise visual.  
A checagem automÃ¡tica usa comparaÃ§Ãµes lÃ³gicas entre a saÃ­da do DUT e a referÃªncia (`ref`), acumulando erros em um contador. O resultado final confirmou **0 erros**, garantindo plena conformidade funcional.

---

## ğŸš€ 5. ConclusÃ£o

O resultado da simulaÃ§Ã£o foi **exatamente o esperado**.  
O mÃ³dulo **carry_look_ahead_adder_4b** apresentou comportamento consistente entre as versÃµes **estrutural** e **comportamental**, com **propagaÃ§Ã£o paralela de carry** corretamente implementada.  
A execuÃ§Ã£o no Questa foi bem-sucedida e sem falhas, confirmando a correta integraÃ§Ã£o dos scripts `.do` e a validade dos vetores de teste.  

O projeto estÃ¡ **apto para sÃ­ntese FPGA**, podendo ser expandido para 8, 16 ou 32 bits com uso de CLA hierÃ¡rquico ou *group carry look-ahead*.  
Esse resultado demonstra domÃ­nio dos conceitos de **soma paralela**, **otimizaÃ§Ã£o temporal** e **verificaÃ§Ã£o HDL**.

---

**Autor:** Manoel Furtado  
**Data:** 12/11/2025  
**Ferramentas:** Questa Intel FPGA 2024.3, Verilogâ€‘2001  
**Status:** âœ… SimulaÃ§Ã£o validada com sucesso.
