Fitter Place Stage Report for triangular
Tue Apr 25 23:56:12 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Fitter Duplication Summary
  8. Non-Global High Fan-Out Signals
  9. Fitter DSP Block Usage Summary
 10. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+-------------------------------------------------------------+-------------------+-------+
; Resource                                                    ; Usage             ; %     ;
+-------------------------------------------------------------+-------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 16,845 / 933,120  ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 16,845            ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 18,155 / 933,120  ; 2 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 2,285             ;       ;
;         [b] ALMs used for LUT logic                         ; 14,985            ;       ;
;         [c] ALMs used for register circuitry                ; 885               ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                 ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,389 / 933,120   ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 79 / 933,120      ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                 ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                 ;       ;
;         [c] Due to LAB input limits                         ; 79                ;       ;
;         [d] Due to virtual I/Os                             ; 0                 ;       ;
;                                                             ;                   ;       ;
; Difficulty packing design                                   ; High              ;       ;
;                                                             ;                   ;       ;
; Total LABs:  partially or completely used                   ; 2,062 / 93,312    ; 2 %   ;
;     -- Logic LABs                                           ; 2,062             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                 ;       ;
;                                                             ;                   ;       ;
; Combinational ALUT usage for logic                          ; 22,822            ;       ;
;     -- 8 input functions                                    ; 1,666             ;       ;
;     -- 7 input functions                                    ; 64                ;       ;
;     -- 6 input functions                                    ; 6,103             ;       ;
;     -- 5 input functions                                    ; 4,873             ;       ;
;     -- 4 input functions                                    ; 7,419             ;       ;
;     -- <=3 input functions                                  ; 2,697             ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,359             ;       ;
;                                                             ;                   ;       ;
; Dedicated logic registers                                   ; 6,454             ;       ;
;     -- By type:                                             ;                   ;       ;
;         -- LAB logic registers:                             ;                   ;       ;
;             -- Primary logic registers                      ; 6,340 / 1,866,240 ; < 1 % ;
;             -- Secondary logic registers                    ; 114 / 1,866,240   ; < 1 % ;
;         -- Hyper-Registers:                                 ; 0                 ;       ;
;                                                             ;                   ;       ;
; Register control circuitry for power estimation             ; 0                 ;       ;
;                                                             ;                   ;       ;
; ALMs adjustment for power estimation                        ; 1,339             ;       ;
;                                                             ;                   ;       ;
; I/O pins                                                    ; 465 / 1,272       ; 37 %  ;
;     -- Clock pins                                           ; 40 / 104          ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 54            ; 6 %   ;
;                                                             ;                   ;       ;
; Hard processor system peripheral utilization                ;                   ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )     ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )     ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )     ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )     ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )     ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )     ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )     ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )     ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )     ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )     ;       ;
;                                                             ;                   ;       ;
; M20K blocks                                                 ; 0 / 11,721        ; 0 %   ;
; Total MLAB memory bits                                      ; 0                 ;       ;
; Total block memory bits                                     ; 0 / 240,046,080   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 240,046,080   ; 0 %   ;
;                                                             ;                   ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 5 / 5,760         ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 6                 ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                 ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 1                 ;       ;
;                                                             ;                   ;       ;
; IOPLLs                                                      ; 0 / 24            ; 0 %   ;
; Global signals                                              ; 2                 ;       ;
; Impedance control blocks                                    ; 0 / 24            ; 0 %   ;
; Maximum fan-out                                             ; 6460              ;       ;
; Highest non-global fan-out                                  ; 1891              ;       ;
; Total fan-out                                               ; 133026            ;       ;
; Average fan-out                                             ; 4.33              ;       ;
+-------------------------------------------------------------+-------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+--------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                        ; Entity Name             ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+--------------------------------------------+-------------------------+--------------+
; |                                     ; 16844.0 (0.5)        ; 18154.2 (0.5)                    ; 1389.2 (0.0)                                      ; 78.9 (0.0)                       ; 0.0 (0.0)            ; 22822 (1)           ; 6454 (0)                  ; 0 (0)         ; 0                 ; 0     ; 6          ; 465  ; 0 (0)  ; |                                          ; triangular              ; altera_work  ;
;    |Buffer_1|                         ; 32.7 (0.0)           ; 46.3 (0.0)                       ; 15.0 (0.0)                                        ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1                                   ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 6.2 (6.2)            ; 13.0 (13.0)                      ; 7.5 (7.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 2 (2)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|oehb1                             ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 26.5 (26.5)          ; 33.3 (33.3)                      ; 7.5 (7.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|tehb1                             ; TEHB                    ; altera_work  ;
;    |Buffer_10|                        ; 29.0 (0.0)           ; 29.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_11|                        ; 27.9 (0.0)           ; 33.2 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 17.2 (17.2)          ; 23.0 (23.0)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_12|                        ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_13|                        ; 3.0 (0.0)            ; 3.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_14|                        ; 1.5 (0.0)            ; 1.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_15|                        ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_15                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_15|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_15|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_2|                         ; 25.3 (0.0)           ; 27.7 (0.0)                       ; 2.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2                                   ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 9.4 (9.4)            ; 10.3 (10.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|oehb1                             ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 15.9 (15.9)          ; 17.3 (17.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|tehb1                             ; TEHB                    ; altera_work  ;
;    |Buffer_3|                         ; 18.1 (18.1)          ; 19.8 (19.8)                      ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3                                   ; TEHB                    ; altera_work  ;
;    |Buffer_4|                         ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4                                   ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|oehb1                             ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|tehb1                             ; TEHB                    ; altera_work  ;
;    |Buffer_5|                         ; 49.2 (0.0)           ; 49.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5                                   ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 14.2 (14.2)          ; 14.2 (14.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|oehb1                             ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 35.0 (35.0)          ; 35.0 (35.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|tehb1                             ; TEHB                    ; altera_work  ;
;    |Buffer_6|                         ; 27.7 (0.0)           ; 42.7 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6                                   ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 4.7 (4.7)            ; 11.8 (11.8)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|oehb1                             ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 23.0 (23.0)          ; 30.8 (30.8)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|tehb1                             ; TEHB                    ; altera_work  ;
;    |Buffer_7|                         ; 28.9 (0.0)           ; 42.8 (0.0)                       ; 14.8 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7                                   ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 4.8 (4.8)            ; 12.2 (12.2)                      ; 7.5 (7.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|oehb1                             ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 24.2 (24.2)          ; 30.7 (30.7)                      ; 7.2 (7.2)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|tehb1                             ; TEHB                    ; altera_work  ;
;    |Buffer_8|                         ; 44.3 (0.0)           ; 46.2 (0.0)                       ; 2.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 103 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8                                   ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 9.4 (9.4)            ; 9.7 (9.7)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|oehb1                             ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 34.8 (34.8)          ; 36.6 (36.6)                      ; 1.9 (1.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 68 (68)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|tehb1                             ; TEHB                    ; altera_work  ;
;    |Buffer_9|                         ; 27.0 (0.0)           ; 27.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9                                   ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 9.4 (9.4)            ; 9.3 (9.3)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|oehb1                             ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 17.6 (17.6)          ; 18.2 (18.2)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|tehb1                             ; TEHB                    ; altera_work  ;
;    |MC_A|                             ; 163.9 (65.6)         ; 176.7 (76.3)                     ; 13.6 (11.4)                                       ; 0.9 (0.8)                        ; 0.0 (0.0)            ; 197 (96)            ; 131 (64)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A                                       ; MemCont                 ; altera_work  ;
;       |read_arbiter|                  ; 51.2 (0.0)           ; 53.1 (0.5)                       ; 2.0 (0.5)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 37 (1)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A|read_arbiter                          ; read_memory_arbiter     ; altera_work  ;
;          |addressing|                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A|read_arbiter|addressing               ; read_address_mux        ; altera_work  ;
;          |data|                       ; 16.4 (16.4)          ; 17.4 (17.4)                      ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A|read_arbiter|data                     ; read_data_signals       ; altera_work  ;
;          |priority|                   ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A|read_arbiter|priority                 ; read_priority           ; altera_work  ;
;       |write_arbiter|                 ; 47.1 (0.0)           ; 47.3 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A|write_arbiter                         ; write_memory_arbiter    ; altera_work  ;
;          |addressing|                 ; 15.1 (15.1)          ; 15.3 (15.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A|write_arbiter|addressing              ; write_address_mux       ; altera_work  ;
;          |data|                       ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A|write_arbiter|data                    ; write_data_signals      ; altera_work  ;
;    |MC_x|                             ; 20.1 (0.0)           ; 24.5 (0.0)                       ; 4.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_x                                       ; MemCont                 ; altera_work  ;
;       |read_arbiter|                  ; 20.1 (0.0)           ; 24.5 (0.0)                       ; 4.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_x|read_arbiter                          ; read_memory_arbiter     ; altera_work  ;
;          |addressing|                 ; 12.1 (12.1)          ; 15.0 (15.0)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_x|read_arbiter|addressing               ; read_address_mux        ; altera_work  ;
;          |data|                       ; 7.8 (7.8)            ; 9.0 (9.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_x|read_arbiter|data                     ; read_data_signals       ; altera_work  ;
;          |priority|                   ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_x|read_arbiter|priority                 ; read_priority           ; altera_work  ;
;    |add_0|                            ; 8.0 (8.0)            ; 8.2 (8.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_0                                      ; add_op                  ; altera_work  ;
;    |add_25|                           ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_25                                     ; add_op                  ; altera_work  ;
;    |add_29|                           ; 8.8 (8.8)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_29                                     ; add_op                  ; altera_work  ;
;    |add_9|                            ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_9                                      ; add_op                  ; altera_work  ;
;    |branchC_14|                       ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_14                                 ; branch                  ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_14|br                              ; branchSimple            ; altera_work  ;
;    |branchC_16|                       ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_16                                 ; branch                  ; altera_work  ;
;       |br|                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_16|br                              ; branchSimple            ; altera_work  ;
;       |j|                             ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_16|j                               ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_16|j|allPValidAndGate              ; andN                    ; altera_work  ;
;    |branchC_18|                       ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_18                                 ; branch                  ; altera_work  ;
;       |br|                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_18|br                              ; branchSimple            ; altera_work  ;
;    |branchC_19|                       ; 3.5 (0.0)            ; 3.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_19                                 ; branch                  ; altera_work  ;
;       |br|                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_19|br                              ; branchSimple            ; altera_work  ;
;       |j|                             ; 2.6 (0.0)            ; 2.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_19|j                               ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_19|j|allPValidAndGate              ; andN                    ; altera_work  ;
;    |branch_0|                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_0                                   ; branch                  ; altera_work  ;
;       |br|                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_0|br                                ; branchSimple            ; altera_work  ;
;    |branch_1|                         ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1                                   ; branch                  ; altera_work  ;
;       |br|                            ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1|br                                ; branchSimple            ; altera_work  ;
;    |branch_10|                        ; 1.7 (0.0)            ; 2.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_10                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_10|br                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_10|j                                ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_10|j|allPValidAndGate               ; andN                    ; altera_work  ;
;    |branch_11|                        ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_11                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_11|br                               ; branchSimple            ; altera_work  ;
;    |branch_12|                        ; 4.7 (0.0)            ; 5.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_12                                  ; branch                  ; altera_work  ;
;       |br|                            ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_12|br                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 1.9 (1.7)            ; 2.7 (2.2)                        ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_12|j                                ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_12|j|allPValidAndGate               ; andN                    ; altera_work  ;
;    |branch_13|                        ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_13                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_13|br                               ; branchSimple            ; altera_work  ;
;    |branch_2|                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2                                   ; branch                  ; altera_work  ;
;       |j|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2|j                                 ; join                    ; altera_work  ;
;    |branch_4|                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4                                   ; branch                  ; altera_work  ;
;       |br|                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4|br                                ; branchSimple            ; altera_work  ;
;    |branch_5|                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5                                   ; branch                  ; altera_work  ;
;       |j|                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5|j                                 ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5|j|allPValidAndGate                ; andN                    ; altera_work  ;
;    |branch_7|                         ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7                                   ; branch                  ; altera_work  ;
;       |j|                             ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7|j                                 ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7|j|allPValidAndGate                ; andN                    ; altera_work  ;
;    |branch_9|                         ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9                                   ; branch                  ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9|br                                ; branchSimple            ; altera_work  ;
;    |c_LSQ_A|                          ; 15394.0 (0.0)        ; 16527.5 (0.0)                    ; 1203.4 (0.0)                                      ; 70.0 (0.0)                       ; 0.0 (0.0)            ; 20612 (0)           ; 4712 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A                                    ; LSQ_A                   ; altera_work  ;
;       |GA|                            ; 18.8 (18.8)          ; 22.8 (22.8)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|GA                                 ; GROUP_ALLOCATOR_LSQ_A   ; altera_work  ;
;       |LOAD_PORT_LSQ_A|               ; 6.6 (6.6)            ; 7.3 (7.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|LOAD_PORT_LSQ_A                    ; LOAD_PORT_LSQ_A         ; altera_work  ;
;       |STORE_ADDR_PORT_LSQ_A|         ; 7.3 (7.3)            ; 8.3 (8.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|STORE_ADDR_PORT_LSQ_A              ; STORE_DATA_PORT_LSQ_A   ; altera_work  ;
;       |STORE_DATA_PORT_LSQ_A|         ; 5.6 (5.6)            ; 6.5 (6.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|STORE_DATA_PORT_LSQ_A              ; STORE_DATA_PORT_LSQ_A   ; altera_work  ;
;       |loadQ|                         ; 14060.1 (14060.1)    ; 14969.5 (14969.5)                ; 961.3 (961.3)                                     ; 52.0 (52.0)                      ; 0.0 (0.0)            ; 19235 (19235)       ; 3517 (3517)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|loadQ                              ; LOAD_QUEUE_LSQ_A        ; altera_work  ;
;       |storeQ|                        ; 1295.6 (1295.6)      ; 1513.0 (1513.0)                  ; 235.4 (235.4)                                     ; 18.0 (18.0)                      ; 0.0 (0.0)            ; 1309 (1309)         ; 1180 (1180)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|storeQ                             ; STORE_QUEUE_LSQ_A       ; altera_work  ;
;    |end_0|                            ; 6.1 (0.0)            ; 6.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0                                      ; end_node                ; altera_work  ;
;       |j|                             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j                                    ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j|allPValidAndGate                   ; andN                    ; altera_work  ;
;       |mem_and|                       ; 5.6 (5.6)            ; 6.3 (6.3)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|mem_and                              ; andN                    ; altera_work  ;
;    |forkC_21|                         ; 2.2 (0.0)            ; 2.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_21                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_21|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_21|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;    |forkC_23|                         ; 2.8 (0.0)            ; 3.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_23                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_23|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_23|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;    |forkC_24|                         ; 4.5 (0.4)            ; 4.7 (0.7)                        ; 0.1 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_24                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_24|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_24|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_24|generateBlocks[2].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_0|                           ; 4.9 (0.0)            ; 5.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0                                     ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[0].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[1].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[2].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|genericOr                           ; orN                     ; altera_work  ;
;    |fork_10|                          ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|genericOr                          ; orN                     ; altera_work  ;
;    |fork_11|                          ; 2.8 (0.5)            ; 3.5 (1.0)                        ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_12|                          ; 2.3 (1.3)            ; 3.2 (1.5)                        ; 0.9 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (2)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_13|                          ; 2.8 (0.0)            ; 2.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|genericOr                          ; orN                     ; altera_work  ;
;    |fork_14|                          ; 2.9 (0.0)            ; 3.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|genericOr                          ; orN                     ; altera_work  ;
;    |fork_15|                          ; 5.2 (0.0)            ; 5.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.6 (1.6)            ; 2.2 (2.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15|genericOr                          ; orN                     ; altera_work  ;
;    |fork_16|                          ; 4.9 (0.0)            ; 6.7 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_16                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_16|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_16|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_16|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_16|generateBlocks[3].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_16|genericOr                          ; orN                     ; altera_work  ;
;    |fork_17|                          ; 4.5 (1.5)            ; 5.2 (2.0)                        ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (2)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_17                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_17|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_17|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_17|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_17|generateBlocks[3].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_18|                          ; 4.7 (0.0)            ; 5.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18|genericOr                          ; orN                     ; altera_work  ;
;    |fork_2|                           ; 4.0 (1.5)            ; 4.0 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (2)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2                                     ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[0].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[1].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_3|                           ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3                                     ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[0].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; -0.1 (-0.1)          ; 0.7 (0.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[1].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_4|                           ; 4.4 (1.1)            ; 5.5 (1.5)                        ; 1.1 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (2)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4                                     ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[0].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[1].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[2].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_5|                           ; 1.3 (0.5)            ; 1.3 (0.7)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5                                     ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[0].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[1].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_8|                           ; 6.6 (0.0)            ; 6.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8                                     ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[0].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[1].regblock          ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|genericOr                           ; orN                     ; altera_work  ;
;    |getelementptr_12|                 ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; getelementptr_12                           ; getelementptr_op        ; altera_work  ;
;    |getelementptr_20|                 ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; getelementptr_20                           ; getelementptr_op        ; altera_work  ;
;    |icmp_1|                           ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_1                                     ; icmp_sgt_op             ; altera_work  ;
;    |icmp_23|                          ; 13.5 (13.5)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_23                                    ; icmp_sgt_op             ; altera_work  ;
;    |icmp_26|                          ; 14.2 (14.2)          ; 14.1 (14.1)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_26                                    ; icmp_sgt_op             ; altera_work  ;
;    |icmp_5|                           ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_5                                     ; icmp_sgt_op             ; altera_work  ;
;    |load_13|                          ; 30.2 (0.0)           ; 36.9 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_13                                    ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_13|Buffer_1                           ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 20.0 (20.0)          ; 26.7 (26.7)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_13|Buffer_2                           ; TEHB                    ; altera_work  ;
;    |load_16|                          ; 35.0 (0.0)           ; 44.0 (0.0)                       ; 9.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_16                                    ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 10.6 (10.6)          ; 16.0 (16.0)                      ; 5.6 (5.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_16|Buffer_1                           ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 24.4 (24.4)          ; 28.0 (28.0)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_16|Buffer_2                           ; TEHB                    ; altera_work  ;
;    |mul_17|                           ; 21.9 (0.0)           ; 34.3 (0.0)                       ; 12.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_17                                     ; mul_op                  ; altera_work  ;
;       |buff|                          ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_17|buff                                ; delay_buffer            ; altera_work  ;
;       |join|                          ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_17|join                                ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_17|join|allPValidAndGate               ; andN                    ; altera_work  ;
;       |multiply_unit|                 ; 18.6 (18.6)          ; 30.3 (30.3)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_17|multiply_unit                       ; mul_4_stage             ; altera_work  ;
;       |oehb|                          ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_17|oehb                                ; OEHB                    ; altera_work  ;
;    |n|                                ; 28.3 (0.8)           ; 31.5 (1.0)                       ; 3.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (1)              ; 68 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n                                          ; start_node              ; altera_work  ;
;       |startBuff|                     ; 27.5 (0.0)           ; 30.5 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff                                ; elasticBuffer           ; altera_work  ;
;          |oehb1|                      ; 10.9 (10.9)          ; 11.5 (11.5)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff|oehb1                          ; OEHB                    ; altera_work  ;
;          |tehb1|                      ; 16.6 (16.6)          ; 19.0 (19.0)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; n|startBuff|tehb1                          ; TEHB                    ; altera_work  ;
;    |phiC_10|                          ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_10                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_10|tehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_11|                          ; 7.2 (0.0)            ; 7.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 3.3 (0.0)            ; 3.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|fork_C1                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|fork_C1|generateBlocks[0].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|fork_C1|generateBlocks[1].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |genericOr|                  ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|fork_C1|genericOr                  ; orN                     ; altera_work  ;
;       |oehb1|                         ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|oehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_12|                          ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_12                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_12|tehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_13|                          ; 6.6 (0.0)            ; 7.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_13                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_13|fork_C1                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_13|fork_C1|generateBlocks[0].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_13|fork_C1|generateBlocks[1].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |genericOr|                  ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_13|fork_C1|genericOr                  ; orN                     ; altera_work  ;
;       |oehb1|                         ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_13|oehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_14|                          ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_14                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_14|tehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_15|                          ; 3.1 (0.0)            ; 3.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_15                                    ; cntrlMerge              ; altera_work  ;
;       |oehb1|                         ; 3.1 (3.1)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_15|oehb1                              ; TEHB                    ; altera_work  ;
;    |phi_28|                           ; 38.5 (5.2)           ; 40.2 (5.2)                       ; 1.8 (0.1)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 71 (13)             ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_28                                     ; mux                     ; altera_work  ;
;       |tehb1|                         ; 33.3 (33.3)          ; 35.0 (35.0)                      ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 58 (58)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_28|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_4|                            ; 40.2 (16.0)          ; 55.9 (24.3)                      ; 15.9 (8.5)                                        ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 72 (37)             ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_4                                      ; mux                     ; altera_work  ;
;       |tehb1|                         ; 24.2 (24.2)          ; 31.6 (31.6)                      ; 7.5 (7.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_4|tehb1                                ; TEHB                    ; altera_work  ;
;    |phi_8|                            ; 38.0 (25.4)          ; 40.5 (27.7)                      ; 2.5 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (37)             ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_8                                      ; mux                     ; altera_work  ;
;       |tehb1|                         ; 12.6 (12.6)          ; 12.8 (12.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_8|tehb1                                ; TEHB                    ; altera_work  ;
;    |phi_n0|                           ; 17.5 (0.0)           ; 17.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 17.5 (17.5)          ; 17.5 (17.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n1|                           ; 16.7 (0.0)           ; 23.3 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 16.7 (16.7)          ; 23.3 (23.3)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n2|                           ; 35.9 (15.5)          ; 36.3 (15.7)                      ; 0.5 (0.2)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 54 (33)             ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 20.3 (20.3)          ; 20.7 (20.7)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n3|                           ; 166.5 (99.5)         ; 168.2 (101.2)                    ; 1.8 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 196 (128)           ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 67.0 (67.0)          ; 67.0 (67.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n4|                           ; 50.6 (21.2)          ; 58.8 (26.0)                      ; 8.9 (4.8)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 68 (32)             ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n4                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 29.4 (29.4)          ; 32.8 (32.8)                      ; 4.1 (4.1)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 36 (36)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n4|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n5|                           ; 59.1 (21.7)          ; 66.2 (21.8)                      ; 7.4 (0.2)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 101 (33)            ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n5                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 37.4 (37.4)          ; 44.3 (44.3)                      ; 7.2 (7.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 68 (68)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n5|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n6|                           ; 10.2 (0.0)           ; 14.5 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n6                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 10.2 (10.2)          ; 14.5 (14.5)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n6|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n7|                           ; 9.4 (0.0)            ; 10.8 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n7                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 9.4 (9.4)            ; 10.8 (10.8)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n7|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n8|                           ; 42.9 (22.7)          ; 49.5 (26.7)                      ; 6.6 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (34)             ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n8                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 20.2 (20.2)          ; 22.8 (22.8)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n8|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n9|                           ; 46.3 (25.4)          ; 47.6 (26.1)                      ; 1.9 (0.7)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 74 (38)             ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n9                                     ; merge                   ; altera_work  ;
;       |tehb1|                         ; 20.9 (20.9)          ; 21.5 (21.5)                      ; 1.2 (1.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 36 (36)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n9|tehb1                               ; TEHB                    ; altera_work  ;
;    |ret_0|                            ; 25.6 (0.0)           ; 26.4 (0.0)                       ; 2.0 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0                                      ; ret_op                  ; altera_work  ;
;       |tehb|                          ; 25.6 (25.6)          ; 26.4 (26.4)                      ; 2.0 (2.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0|tehb                                 ; TEHB                    ; altera_work  ;
;    |start_0|                          ; 2.8 (0.8)            ; 3.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0                                    ; start_node              ; altera_work  ;
;       |startBuff|                     ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff                          ; elasticBuffer           ; altera_work  ;
;          |oehb1|                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|oehb1                    ; OEHB                    ; altera_work  ;
;          |tehb1|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|tehb1                    ; TEHB                    ; altera_work  ;
;    |sub_22|                           ; 7.5 (6.5)            ; 11.2 (10.2)                      ; 4.0 (4.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 34 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; sub_22                                     ; sub_op                  ; altera_work  ;
;       |join_write_temp|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; sub_22|join_write_temp                     ; join                    ; altera_work  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+--------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; Global & Other Fast Signals Summary                  ;
+------+----------+---------+--------------------------+
; Name ; Location ; Fan-Out ; Clock Region             ;
+------+----------+---------+--------------------------+
; clk  ; PIN_BN40 ; 6325    ; Sectors (2, 2) to (5, 5) ;
; rst  ; PIN_V44  ; 1519    ; Sectors (2, 2) to (5, 5) ;
+------+----------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk                                          ;
;     -- Source Node                                ; clk~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_BN40                                     ;
;     -- Fan-Out                                    ; 6325                                         ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 2) to (5, 5)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 4 x 4 (16 total)                             ;
;     -- Clock Region Bounding Box                  ; (62, 73) to (198, 216)                       ;
;     -- Clock Region Constraint                    ; SX2 SY2 SX5 SY5                              ;
;     -- Terminating Spine Index                    ; 9                                            ;
;     -- Path Length                                ; 7.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 5.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s) ;
;                                                   ;                                              ;
; Name                                              ; rst                                          ;
;     -- Source Node                                ; rst~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_V44                                      ;
;     -- Fan-Out                                    ; 1519                                         ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 2) to (5, 5)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 4 x 4 (16 total)                             ;
;     -- Clock Region Bounding Box                  ; (62, 73) to (198, 216)                       ;
;     -- Clock Region Constraint                    ; SX2 SY2 SX5 SY5                              ;
;     -- Terminating Spine Index                    ; 31                                           ;
;     -- Path Length                                ; 7.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 5.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                          ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; Node Name              ; Candidate Reason   ; Duplication Status                 ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; c_LSQ_A|storeQ|head[1] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1862          ; 1                    ; 1862.00                   ;
; c_LSQ_A|storeQ|head[0] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1880          ; 1                    ; 1880.00                   ;
; c_LSQ_A|storeQ|head[2] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1841          ; 1                    ; 1841.00                   ;
; c_LSQ_A|storeQ|head[3] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1893          ; 1                    ; 1893.00                   ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+


+---------------------------------------------------------------+
; Non-Global High Fan-Out Signals                               ;
+----------------------------------+---------+------------------+
; Name                             ; Fan-Out ; Physical Fan-Out ;
+----------------------------------+---------+------------------+
; rst~input                        ; 2482    ; 646              ;
; c_LSQ_A|storeQ|head[3]           ; 1891    ; 1891             ;
; c_LSQ_A|storeQ|head[0]           ; 1877    ; 1877             ;
; c_LSQ_A|storeQ|head[1]           ; 1859    ; 1859             ;
; c_LSQ_A|storeQ|head[2]           ; 1839    ; 1839             ;
; c_LSQ_A|storeQ|reduce_nor_256~6  ; 993     ; 993              ;
; c_LSQ_A|storeQ|reduce_nor_256~2  ; 959     ; 959              ;
; c_LSQ_A|loadQ|shift_left_0~7     ; 938     ; 938              ;
; c_LSQ_A|loadQ|shift_left_0~3     ; 930     ; 930              ;
; c_LSQ_A|storeQ|reduce_nor_256~0  ; 911     ; 911              ;
; c_LSQ_A|loadQ|shift_left_0~0xsyn ; 898     ; 898              ;
; c_LSQ_A|loadQ|shift_left_0~1xsyn ; 875     ; 875              ;
; c_LSQ_A|loadQ|shift_left_0~5     ; 818     ; 818              ;
+----------------------------------+---------+------------------+


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 3           ;
; Independent 18x18 Plus 36         ; 2           ;
; Sum of Two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 6           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 5           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Tue Apr 25 23:49:43 2023
    Info: System process ID: 31849
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off triangular -c triangular
Info: qfit2_default_script.tcl version: #1
Info: Project  = triangular
Info: Revision = triangular
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:44
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:25
Info (11888): Total time spent on timing analysis during Global Placement is 3.54 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:06
Info (11178): Promoted 2 clocks 
    Info (18386): rst (1519 fanout) drives clock sectors (2, 2) to (5, 5)
    Info (18386): clk (6325 fanout) drives clock sectors (2, 2) to (5, 5)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:23
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:08
Info (11888): Total time spent on timing analysis during Global Placement is 3.21 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


