{"patent_id": "10-2022-0023514", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0062328", "출원번호": "10-2022-0023514", "발명의 명칭": "뉴럴 네트워크 확장을 위한 고속 인터페이스를 지원하도록 구성된 전자 장치", "출원인": "한국전자통신연구원", "발명자": "김성은"}}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "뉴럴 네트워크를 지원하도록 구성된 전자 장치에 있어서,복수의 뉴런들을 포함하는 뉴런 어레이;상기 복수의 뉴런들으로부터 복수의 스파이크 신호들을 수신하고, 상기 수신된 복수의 스파이크 신호들에 응답하여, 복수의 요청 신호들을 출력하도록 구성된 행 주소 인코더; 및상기 행 주소 인코더로부터 상기 복수의 요청 신호들을 수신하고, 상기 수신된 복수의 요청 신호들에 응답하여,복수의 응답 신호들을 출력하도록 구성된 행 아비터 트리를 포함하고,상기 행 아비터 트리는:상기 복수의 요청 신호들 중 제1 및 제2 요청 신호들을 중재하도록 구성된 제1 아비터;상기 제1 아비터의 상태를 저장하도록 구성된 제1 래치 회로;상기 복수의 요청 신호들 중 제3 및 제4 요청 신호들을 중재하도록 구성된 제2 아비터;상기 제2 아비터의 상태를 저장하도록 구성된 제2 래치 회로; 및상기 제1 및 제2 래치 회로들에 저장된 정보를 기반으로 상기 제1 및 제2 아비터들로 응답 신호를 전달하도록구성된 제3 아비터를 포함하는 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 행 주소 인코더는:상기 복수의 스파이크 신호들 중, 상기 복수의 뉴런들 중 제1 행에 위치한 뉴런들로부터 수신된 스파이크 신호에 응답하여 상기 제1 요청 신호를 생성하고;상기 복수의 스파이크 신호들 중, 상기 복수의 뉴런들 중 제2 행에 위치한 뉴런들로부터 수신된 스파이크 신호에 응답하여 상기 제2 요청 신호를 생성하고;상기 복수의 스파이크 신호들 중 상기 복수의 뉴런들 중 제3 행에 위치한 뉴런들로부터 수신된 스파이크 신호에응답하여 상기 제3 요청 신호를 생성하고;상기 복수의 스파이크 신호들 중 상기 복수의 뉴런들 중 제4 행에 위치한 뉴런들로부터 수신된 스파이크 신호에응답하여 상기 제4 요청 신호를 생성하는 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 행 주소 인코더는 상기 복수의 응답 신호들에 응답하여, 상기 복수의 뉴런들 중 상기 복수의 응답 신호들에 대응하는 뉴런들의 행에 대한 정보를 가리키는 행 신호를 출력하도록 구성된 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,공개특허 10-2023-0062328-3-상기 제1 아비터는 상기 제1 및 제2 요청 신호들 중 상기 제1 요청 신호를 수신하고, 상기 복수의 응답 신호들중 상기 제1 요청 신호에 대한 제1 응답 신호를 출력하기 전에, 상기 제1 및 제2 요청 신호들 중 어느 하나를수신하도록 더 구성되고, 상기 제2 아비터는 상기 제3 및 제4 요청 신호들 중 상기 제3 요청 신호를 수신하고, 상기 복수의 응답 신호들중 상기 제3 요청 신호에 대응하는 제3 응답 신호를 출력하기 전에, 상기 제3 및 제4 요청 신호들 중 어느 하나를 수신하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 제3 아비터의 상태를 저장하도록 구성된 제3 래치 회로를 더 포함하는 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 행 주소 인코더는 상기 복수의 응답 신호들에 응답하여, 상기 복수의 뉴런들로부터 수신된 상기 복수의 스파이크 신호들을 행 신호로서 순차적으로 외부로 출력하도록 더 구성된 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 복수의 뉴런들으로부터 상기 복수의 스파이크 신호들을 수신하고, 상기 수신된 복수의 스파이크 신호들에응답하여, 복수의 요청 신호들을 출력하도록 구성된 열 주소 인코더; 및상기 열 주소 인코더로부터 상기 복수의 요청 신호를 수신하고, 상기 열 주소 인코더로부터 상기 수신된 복수의요청 신호들에 응답하여, 복수의 응답 신호들을 출력하도록 구성된 열 아비터 트리를 더 포함하는 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 열 주소 인코더는 상기 열 아비터 트리로부터 수신된 상기 복수의 응답 신호들에 응답하여, 상기 복수의뉴런들 중 상기 복수의 응답 신호들에 대응하는 뉴런들의 열에 대한 정보를 가리키는 열 신호를 출력하도록 구성된 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "뉴럴 네트워크를 지원하도록 구성된 전자 장치에 있어서,복수의 뉴런들을 포함하는 뉴런 어레이; 및상기 복수의 뉴런들로부터 생성된 복수의 스파이크 신호들을 외부 장치로 병렬로 전송하도록 구성된 인터페이스회로를 포함하고,상기 인터페이스 회로는:상기 복수의 스파이크 신호들에 대응하는 복수의 요청 신호들을 중재하도록 구성된 행 아비터 트리를 포함하고,상기 행 아비터 트리는:상기 복수의 요청 신호들 중 제1 및 제2 요청 신호들에 응답하여 제1 토큰을 반환하도록 구성된 제1 아비터; 및공개특허 10-2023-0062328-4-상기 복수의 요청 신호들 중 제3 및 제4 요청 신호들에 응답하여 제2 토큰을 반환하도록 구성된 제2 아비터를포함하고,상기 제1 및 제2 요청 신호들 중 상기 제1 토큰을 반환받은 요청 신호에 대응하는 스파이크 신호는 제1 경로를통해 상기 외부 장치로 전송되고,상기 제3 및 제4 요청 신호들 중 상기 제2 토큰을 반환 받은 요청 신호에 대응하는 스파이크 신호는 상기 제1경로와 병렬로 구현된 제2 경로를 통해 상기 외부 장치로 전송되는 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 인터페이스 회로는:상기 행 아비터 트리의 중재를 기반으로, 상기 제1 및 제2 경로들을 통해 상기 외부 장치로 상기 복수의 스파이크 신호들을 병렬로 전송하도록 구성된 행 주소 인코더를 더 포함하는 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,상기 행 아비터 트리는:상기 제1 아비터의 상태를 저장하도록 구성된 제1 래치 회로; 및상기 제2 아비터의 상태를 저장하도록 구성된 제2 래치 회로를 더 포함하는 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 행 주소 인코더는 상기 제1 및 제2 래치 회로들에 저장된 정보를 기반으로 상기 제1 및 제2 토큰들의 반환순서를 식별하도록 더 구성된 전자 장치."}
{"patent_id": "10-2022-0023514", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시에 따른 뉴럴 네트워크를 지원하도록 구성된 전자 장치는 복수의 뉴런들을 포함하는 뉴런 어레이, 상기 복수의 뉴런들으로부터 복수의 스파이크 신호들을 수신하고, 상기 수신된 복수의 스파이크 신호들에 응답하여, 복수의 요청 신호들을 출력하도록 구성된 행 주소 인코더, 및 상기 행 주소 인코더로부터 상기 복수의 요청 신호 (뒷면에 계속)"}
{"patent_id": "10-2022-0023514", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 뉴럴 네트워크에 관한 것으로, 좀 더 상세하게는, 뉴럴 네트워크 확장을 위한 고속 인터페이스를 지 원하도록 구성된 전자 장치에 관한 것이다."}
{"patent_id": "10-2022-0023514", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인간의 사고, 추론, 및 학습 과정을 전자 장치에 적용하여 정보를 처리하는 인공지능 기술에 대한 관심이 증가 하고 있다. 예를 들어, 인간의 뇌를 모사한 뉴런들 또는 시냅스들 사이의 신호 처리에 관한 연구가 진행되고 있 다. 스파이크 기반의 신경망(Neural network)은 입력 스파이크를 기반으로 학습 및 추론하는 방식을 기반으로 개발되었다. 그러나 인간의 높은 지능을 모사하기 위해서는, 다수의 뉴런들이 요구되나, 하나의 반도체 칩에 다 수의 뉴런들을 집적하는데 있어서, 면적, 소모 전력, 또는 공정 이슈 등으로 인한 한계가 존재한다."}
{"patent_id": "10-2022-0023514", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목적은 향상된 신뢰성 및 향상된 성능을 갖는 뉴럴 네트워크 확장을 위한 고속 인터페이스를 지원하 도록 구성된 전자 장치를 제공하는데 있다."}
{"patent_id": "10-2022-0023514", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시 예에 따른 뉴럴 네트워크를 지원하도록 구성된 전자 장치는: 복수의 뉴런들을 포함하는 뉴런 어레이; 상기 복수의 뉴런들으로부터 복수의 스파이크 신호들을 수신하고, 상기 수신된 복수의 스파이크 신호들 에 응답하여, 복수의 요청 신호들을 출력하도록 구성된 행 주소 인코더; 및 상기 행 주소 인코더로부터 상기 복 수의 요청 신호들을 수신하고, 상기 수신된 복수의 요청 신호들에 응답하여, 복수의 응답 신호들을 출력하도록 구성된 행 아비터 트리를 포함하고, 상기 행 아비터 트리는: 상기 복수의 요청 신호들 중 제1 및 제2 요청 신호 들을 중재하도록 구성된 제1 아비터; 상기 제1 아비터의 상태를 저장하도록 구성된 제1 래치 회로; 상기 복수의 요청 신호들 중 제3 및 제4 요청 신호들을 중재하도록 구성된 제2 아비터; 상기 제2 아비터의 상태를 저장하도 록 구성된 제2 래치 회로; 및 상기 제1 및 제2 래치 회로들에 저장된 정보를 기반으로 상기 제1 및 제2 아비터 들로 응답 신호를 전달하도록 구성된 제3 아비터를 포함한다. 일 실시 예에서, 상기 행 주소 인코더는: 상기 복수의 스파이크 신호들 중, 상기 복수의 뉴런들 중 제1 행에 위 치한 뉴런들로부터 수신된 스파이크 신호에 응답하여 상기 제1 요청 신호를 생성하고; 상기 복수의 스파이크 신 호들 중, 상기 복수의 뉴런들 중 제2 행에 위치한 뉴런들로부터 수신된 스파이크 신호에 응답하여 상기 제2 요 청 신호를 생성하고; 상기 복수의 스파이크 신호들 중 상기 복수의 뉴런들 중 제3 행에 위치한 뉴런들로부터 수 신된 스파이크 신호에 응답하여 상기 제3 요청 신호를 생성하고; 상기 복수의 스파이크 신호들 중 상기 복수의 뉴런들 중 제4 행에 위치한 뉴런들로부터 수신된 스파이크 신호에 응답하여 상기 제4 요청 신호를 생성한다. 일 실시 예에서, 상기 행 주소 인코더는 상기 복수의 응답 신호들에 응답하여, 상기 복수의 뉴런들 중 상기 복 수의 응답 신호들에 대응하는 뉴런들의 행에 대한 정보를 가리키는 행 신호를 출력하도록 구성된다. 일 실시 예에서, 상기 제1 아비터는 상기 제1 및 제2 요청 신호들 중 상기 제1 요청 신호를 수신하고, 상기 복 수의 응답 신호들 중 상기 제1 요청 신호에 대한 제1 응답 신호를 출력하기 전에, 상기 제1 및 제2 요청 신호들 중 어느 하나를 수신하도록 더 구성되고, 상기 제2 아비터는 상기 제3 및 제4 요청 신호들 중 상기 제3 요청 신호를 수신하고, 상기 복수의 응답 신호들 중 상기 제3 요청 신호에 대응하는 제3 응답 신호를 출력하기 전에, 상기 제3 및 제4 요청 신호들 중 어느 하나를 수신하도록 더 구성된다. 일 실시 예에서, 상기 제3 아비터의 상태를 저장하도록 구성된 제3 래치 회로를 더 포함한다. 일 실시 예에서, 상기 행 주소 인코더는 상기 복수의 응답 신호들에 응답하여, 상기 복수의 뉴런들로부터 수신 된 상기 복수의 스파이크 신호들을 행 신호로서 순차적으로 외부로 출력하도록 더 구성된다. 일 실시 예에서, 상기 복수의 뉴런들으로부터 상기 복수의 스파이크 신호들을 수신하고, 상기 수신된 복수의 스 파이크 신호들에 응답하여, 복수의 요청 신호들을 출력하도록 구성된 열 주소 인코더; 및 상기 열 주소 인코더 로부터 상기 복수의 요청 신호를 수신하고, 상기 열 주소 인코더로부터 상기 수신된 복수의 요청 신호들에 응답 하여, 복수의 응답 신호들을 출력하도록 구성된 열 아비터 트리를 더 포함한다. 일 실시 예에서, 상기 열 주소 인코더는 상기 열 아비터 트리로부터 수신된 상기 복수의 응답 신호들에 응답하 여, 상기 복수의 뉴런들 중 상기 복수의 응답 신호들에 대응하는 뉴런들의 열에 대한 정보를 가리키는 열 신호 를 출력하도록 구성된다. 본 개시의 일 실시 예에 따르면, 뉴럴 네트워크를 지원하도록 구성된 전자 장치는 복수의 뉴런들을 포함하는 뉴 런 어레이; 및 상기 복수의 뉴런들로부터 생성된 복수의 스파이크 신호들을 외부 장치로 병렬로 전송하도록 구 성된 인터페이스 회로를 포함하고, 상기 인터페이스 회로는: 상기 복수의 스파이크 신호들에 대응하는 복수의 요청 신호들을 중재하도록 구성된 행 아비터 트리를 포함하고, 상기 행 아비터 트리는: 상기 복수의 요청 신호 들 중 제1 및 제2 요청 신호들에 응답하여 제1 토큰을 반환하도록 구성된 제1 아비터; 및 상기 복수의 요청 신 호들 중 제3 및 제4 요청 신호들에 응답하여 제2 토큰을 반환하도록 구성된 제2 아비터를 포함하고, 상기 제1 및 제2 요청 신호들 중 상기 제1 토큰을 반환받은 요청 신호에 대응하는 스파이크 신호는 제1 경로를 통해 상기 외부 장치로 전송되고, 상기 제3 및 제4 요청 신호들 중 상기 제2 토큰을 반환 받은 요청 신호에 대응하는 스파 이크 신호는 상기 제1 경로와 병렬로 구현된 제2 경로를 통해 상기 외부 장치로 전송된다. 일 실시 예에서, 상기 인터페이스 회로는: 상기 행 아비터 트리의 중재를 기반으로, 상기 제1 및 제2 경로들을 통해 상기 외부 장치로 상기 복수의 스파이크 신호들을 병렬로 전송하도록 구성된 행 주소 인코더를 더 포함한 다. 일 실시 예에서, 상기 행 아비터 트리는: 상기 제1 아비터의 상태를 저장하도록 구성된 제1 래치 회로; 및 상기 제2 아비터의 상태를 저장하도록 구성된 제2 래치 회로를 더 포함한다. 일 실시 예에서, 상기 행 주소 인코더는 상기 제1 및 제2 래치 회로들에 저장된 정보를 기반으로 상기 제1 및 제2 토큰들의 반환 순서를 식별하도록 더 구성된다."}
{"patent_id": "10-2022-0023514", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시에 따르면, 향상된 신뢰성 및 향상된 성능을 갖는 뉴럴 네트워크 확장을 위한 고속 인터페이스를 지원하 도록 구성된 전자 장치가 제공된다."}
{"patent_id": "10-2022-0023514", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 용이하게 실시할 수 있을 정도로, 본 개시의 실시 예들이 명확하고 상세하게 기재될 것이다. 이하에서, 첨부한 도면들을 참조하여, 본 개시의 바람직한 실시 예를 보다 상세하게 설명하고자 한다. 본 개시 를 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 유사한 구성요소에 대해서는 유사한 참조부 호가 사용되고, 그리고 유사한 구성요소에 대해서 중복된 설명은 생략된다. 이하의 도면들 또는 상세한 설명에서의 모듈들은 도면에 도시되거나 또는 상세한 설명에 기재된 구성 요소 이외 에 다른 것들과 연결될 수 있다. 모듈들 또는 구성 요소들 사이의 연결은 각각 직접적 또는 비직접적일 수 있다. 모듈들 또는 구성 요소들 사이의 연결은 각각 통신에 의한 연결이거나 또는 물리적인 접속일 수 있다. 상세한 설명에서 사용되는 부 또는 유닛(unit), 모듈(module), 계층(layer) 등의 용어를 참조하여 설명되는 구 성 요소들은 소프트웨어, 또는 하드웨어, 또는 그것들의 조합의 형태로 구현될 수 있다. 예시적으로, 소프트웨 어는 기계 코드, 펌웨어, 임베디드 코드, 및 에플리케이션 소프트웨어일 수 있다. 예를 들어, 하드웨어는 전기 회로, 전자 회로, 프로세서, 컴퓨터, 집적 회로 코어들, 압력 센서, 관성 센서, 멤즈(Micro Electro Mechanical System; MEMS), 수동 소자, 또는 그것들의 조합을 포함할 수 있다. 본 개시에 따르면, 스파이크 기반의 뉴럴 네트워크를 구동하도록 구성된 전자 장치는 복수의 뉴런들을 포함할 수 있다. 복수의 뉴런들 각각은 스파이크 신호를 발생시킬 수 있으며, 발생된 스파이크 신호들은 외부로 전송될 수 있다. 이 때, 본 개시에 따른 전자 장치는 복수의 뉴런들로부터 발생된 복수의 스파이크 신호들의 전송 속도 저하를 방지할 수 있다. 예를 들어, 뉴럴 네트워크는 복잡한 구조로 병렬 연결된 복수의 뉴런들을 포함할 수 있 다. 이에 따라 복수의 뉴런들로 발생되는 복수의 스파이크 신호들 또한 병렬 형태로 지속적으로 발생할 수 있다. 종래의 뉴럴 네트워크 기반의 전자 장치에서는, AER(Address-Event-Representative) 회로를 사용하여, 복수의 스파이크 신호들을 직렬화하고, 직렬화된 신호들을 외부로 전송한다. 이 경우, 병렬 형태로 발생되는 복 수의 스파이크 신호들이 직렬 형태로 변환됨으로써, 전송 속도 저하가 발생된다. 반면에, 본 개시에 따른 전자 장치는 복수의 스파이크 전송에 관한 왜곡을 최소화하면서, 뉴럴 네트워크 사이의 뉴런을 확장시키기 위한 고속 AER 인터페이스 기법을 제공할 수 있다. 도 1은 본 개시의 일 실시 예에 따른, 뉴럴 네트워크의 동작을 설명하기 위한 도면이다. 도 1을 참조하면, 뉴럴 네트워크(NN; neural network)는 제1 레이어(L1), 제2 레이어(L2), 및 시냅스들(S)을 포함할 수 있다. 일 실시 예에서, 뉴럴 네트워크(NN)는 스파이크 신호에 기반된 스파이킹 뉴럴 네트워크일 수 있다. 그러나 본 개시의 범 위가 이에 한정되는 것은 아니며, 뉴럴 네트워크(NN)는 다양한 신경망 또는 기계 학습을 지원하도록 구성될 수 있다. 제1 레이어(L1)는 복수의 액손들(A1~An)을 포함할 수 있고, 제2 레이어(L2)는 복수의 뉴런들(N1~Nm)을 포함할 수 있다. 시냅스들(S)은 복수의 액손들(A1~An) 및 복수의 뉴런들(N1~Nm)을 연결하도록 구성될 수 있다. 여기서, m 및 n 각각은 임의의 자연수일 수 있으며, m 및 n은 서로 같은 수이거나 또는 서로 다른 수 일 수 있다. 제1 레이어(L1)에 포함된 액손들(A1~An)은 각각 스파이크(spike) 신호를 출력할 수 있다. 시냅스들(S)은 출력된 스파이크 신호를 기반으로 제2 레이어(L2)에 포함된 뉴런들(N1~Nm)에게 시냅틱 가중치가 가중된 스파이크 신호 를 전달할 수 있다. 하나의 액손으로부터 스파이크 신호가 출력되더라도, 시냅스들(S) 각각의 연결 강도인 시냅 틱 가중치에 따라서 시냅스들(S) 각각으로부터 뉴런들(N1~Nm)로 전달되는 스파이크 신호는 달라질 수 있다. 예 를 들어, 제1 시냅스의 시냅틱 가중치가 제2 시냅스의 시냅틱 가중치보다 큰 경우, 제1 시냅스와 연결된 뉴런은 제2 시냅스와 연결된 뉴런보다 더 큰 값의 스파이크 신호를 수신할 수 있다. 제2 레이어(L2)에 포함된 뉴런들(N1~Nm) 각각은 시냅스들(S)로부터 전달된 스파이크 신호를 수신할 수 있다. 스 파이크 신호를 수신한 각각의 뉴런들(N1~Nm)은 수신된 스파이크 신호에 기초하여 뉴런 스파이크를 출력할 수 있 다. 예시적으로, 제2 뉴런(N2)에 수신된 스파이크 신호의 누적 값이 임계 값보다 커지는 경우, 제2 뉴런(N2)은 뉴런 스파이크를 출력할 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 제2 액손(A2)이 스파이크 신호를 출력하는 경우, 제2 액손(A2)과 연결된 시냅스들(S)은 뉴런들(N1~Nm)로 스파이크 신호를 전달할 수 있다. 전달되는 스파이크 신호는 제2 액손(A2)과 연 결된 시냅스들(S) 각각의 시냅틱 가중치에 따라 다를 수 있다. 제2 액손(A2)과 제2 뉴런(N2)을 연결하는 시냅스 (S22)로부터 제2 뉴런(N2)으로 스파이크 신호가 전달되고, 전달된 스파이크 신호에 따라 제2 뉴런(N2)의 누적된 스파이크 신호 값이 임계 값보다 커지는 경우, 제2 뉴런(N2)은 뉴런 스파이크를 출력할 수 있다. 도 1에 도시된 바와 같이, 본 개시의 실시 예들에 있어서, 액손들(A1~An)이 포함된 레이어는 뉴런들(N1~Nm)이 포함된 레이어보다 이전의 레이어일 수 있다. 또한, 뉴런들(N1~N)이 포함된 레이어는 액손들(A1~An)이 포함된 레이어보다 이후의 레이어일 수 있다. 따라서, 액손들(A1~An)로부터 출력되는 스파이크 신호에 가중된 시냅틱 가중치에 따라 다음 레이어의 뉴런들(N1~Nm)로 스파이크 신호가 전달되고, 뉴런들(N1~Nm)은 전달된 스파이크 신 호에 기초하여 뉴런 스파이크를 출력할 수 있다. 도 1에 도시되지는 않았지만, 제2 레이어(L2)에서의 뉴런 스파이크의 출력에 따라서 그 다음 레이어의 뉴런들로 스파이크 신호가 전달될 수 있다. 예를 들어, 제2 레이어(L2)에서 제3 레이어로 스파이크 신호가 전달되는 경우, 뉴런 스파이크의 출력에 따라 제2 레이어(L2)의 액손들이 스파이크 신호를 출력하고, 출력된 스파이크 신 호에 기초하여 제3 레이어의 뉴런들로 시냅틱 가중치가 가중된 스파이크 신호가 전달될 수 있다. 제3 레이어의 뉴런들은 전달된 스파이크 신호의 누적 값이 임계 값보다 큰 경우 뉴런 스파이크를 출력할 수 있다. 즉, 하나의 레이어는 액손들 및 뉴런들을 모두 포함하거나, 액손들 또는 뉴런들 중 하나를 포함할 수 있다. 도 2는 도 1의 뉴럴 네트워크를 구현한 AER(Address-Event-Representative) 프로토콜 기반의 전자 장치를 보여 주는 블록도이다. 도 1 및 도 2를 참조하면, 전자 장치는 뉴런 어레이, 행 주소 인코더, 행 아 비터 트리, 열 주소 인코더, 및 열 아비터 트리를 포함할 수 있다. 일 실시 예에서, 도 2의 전자 장치는 AER(Address-Event-Representative) 프로토콜 기반의 통신 구조를 지원하도록 구성될 수 있다. AER 프로토콜은 스파이크가 발화된 뉴런의 스파이크 정보를 다른 뉴런으로 비동기 적으로 전달할 수 있는 포인트-투-포인트(Point-to-Point) 프로토콜이다. 하나의 뉴런에서 발화된 스파이크에 대한 정보가 다른 뉴런으로 전달됨으로써, 도 1의 시냅스들(S)에 의한 시냅스 연결이 구현될 수 있다. 전달되는 정보는 스파이크가 발화된 타이밍에 대한 정보와 스파이크가 발화된 뉴런의 주소를 포함할 수 있다. 일 실시 예에서, 도 2의 전자 장치에서, 뉴런 어레이를 제외한 나머지 구성 요소들(예를 들어, 행 주 소 인코더, 행 아비터 트리, 열 주소 인코더, 및 열 아비터 트리)는 뉴런 어레이에서 발생된 스파이크 신호들을 전자 장치의 외부 또는 다른 전자 장치로 전송하도록 구성된 인터페이스 회로 또는 AER 인터페이스 회로를 가리킬 수 있다. 뉴런 어레이는 복수의 뉴런들(N11~N44)을 포함할 수 있다. 전자 장치의 집적도 향상을 위해, 복수의 뉴런들(N11~N44)은 각각 행 방향 및 열 방향으로 배열될 수 있다. 도면의 간결성을 위하여, 도 2의 복수의 뉴런 들(N11~N4)은 4개의 행들 및 4개의 열들로 배열된 것으로 도시되나, 본 개시의 범위가 이에 한정되는 것은 아니 다. 뉴런 어레이에 포함된 뉴런들의 개수, 뉴런들이 배열되는 행들의 개수 및 열들의 개수는 증가 또는 감 소될 수 있다. 일 실시 예에서, 뉴런 어레이는 도 2에 도시된 배열과 다른 다양한 형태의 배열을 가질 수 있다. 뉴런 어레이에 포함된 복수의 뉴런들(N11~N44) 각각은 도 1의 뉴런(예를 들어, N1~Nm 중 하나)이거나 또는 도 1의 액손(A1~An) 중 하나일 수 있으며, 스파이크 신호를 출력할 수 있다. 스파이크 신호를 출력하는 과정은 스파이크가 발화된 뉴런 블록의 주소를 출력함으로써 구현될 수 있다. 출력되는 주소는 행에 대한 주소 및 열에 대한 주소를 포함할 수 있다. 일 실시 예에서, 행에 대한 주소는 열에 대한 주소보다 우선하여 순차적으로 처리 될 수 있다. 또는 열에 대한 주소는 행에 대한 주소보다 우선하여 순차적으로 처리될 수 있다. 또는, 행에 대한 주소 및 열에 대한 주소는 동시에 또는 병렬적으로 처리될 수 있다. 예를 들어, 뉴런 어레이에 포함된 복수의 뉴런들(N11~N44)은 스파이크 신호를 출력할 수 있다. 복수의 뉴 런들(N11~N44)로부터 출력된 스파이크 신호는 행 주소 인코더 및 열 주소 인코더로 제공될 수 있다. 행 주소 인코더는 행 아비터 트리를 사용하여, 복수의 뉴런들(N11~N44)로부터 출력된 스파이크 신호 를 순차적으로 처리하여, 행 신호(SIG_row)를 출력할 수 있다. 열 주소 인코더는 열 아비터 트리를 사용하여, 복수의 뉴런들(N11~N44)로부터 출력된 스파이크 신호를 순차적으로 처리하여, 열 신호(SIG_col)를 출 력할 수 있다. 예를 들어, 행 주소 인코더는 복수의 뉴런들(N11~N44) 중 제1 행에 위치한 뉴런들(예를 들어, N11, N12, N13, N14)로부터 발화된 스파이크 신호에 응답하여, 제1 요청 신호를 출력할 수 있고, 복수의 뉴런들(N11~N44) 중 제2 행에 위치한 뉴런들(예를 들어, N21, N22, N23, N24)로부터 발화된 스파이크 신호에 응답하여, 제2 요청 신호를 출력할 수 있고, 복수의 뉴런들(N11~N44) 중 제3 행에 위치한 뉴런들(예를 들어, N31, N32, N33, N34)로 부터 발화된 스파이크 신호에 응답하여, 제3 요청 신호를 출력할 수 있고, 복수의 뉴런들(N11~N44) 중 제4 행에 위치한 뉴런들(예를 들어, N41, N42, N43, N44)로부터 발화된 스파이크 신호에 응답하여, 제4 요청 신호를 출력 할 수 있다. 행 주소 인코더는 생성된 요청 신호를 행 아비터 트리로 제공할 수 있고, 행 아비터 트 리는 요청 신호에 응답하여, 요청 신호에 대응하는 응답 신호를 행 주소 인코더로 제공할 수 있다. 행 주소 인코더는 수신된 요청 신호에 대응하는 뉴런들의 행에 대한 정보를 기반으로 행 신호(SIG_row)를 출력할 수 있다. 이와 유사하게, 열 주소 인코더는 복수의 뉴런들(N11~N44) 중 제1 열에 위치한 뉴런들(예를 들어, N11, N21, N31, N41)로부터 발화된 스파이크 신호에 응답하여, 제1 요청 신호를 출력할 수 있고, 복수의 뉴런들 (N11~N44) 중 제2 열에 위치한 뉴런들(예를 들어, N12, N22, N32, N42)로부터 발화된 스파이크 신호에 응답하여, 제2 요청 신호를 출력할 수 있고, 복수의 뉴런들(N11~N44) 중 제3 열에 위치한 뉴런들(예를 들어, N13, N23, N33, N43)로부터 발화된 스파이크 신호에 응답하여, 제3 요청 신호를 출력할 수 있고, 복수의 뉴런들 (N11~N44) 중 제4 열에 위치한 뉴런들(예를 들어, N14, N24, N34, N44)로부터 발화된 스파이크 신호에 응답하여, 제4 요청 신호를 출력할 수 있다. 열 주소 인코더는 생성된 요청 신호를 열 아비터 트리로 제공할 수 있고, 열 아비터 트리는 요청 신호에 응답하여, 요청 신호에 대응하는 응답 신호를 열 소 인코 더로 제공할 수 있다. 열 주소 인코더는 수신된 요청 신호에 대응하는 뉴런들의 열에 대한 정보를 기 반으로 열 신호(SIG_col)를 출력할 수 있다. 일 실시 예에서, 행 신호(SIG_row) 및 열 신호(SIG_col)를 기반으로 스파이크 신호가 출력된 뉴런 또는 뉴런의 위치가 결정될 수 있으며, 결정된 뉴런 및 뉴런의 위치에 대응하는 시냅스(S)를 통해 가중치가 반영된 스파이크 신호가 다른 뉴런(예를 들어, 전자 장치에 포함된 다른 뉴런들 또는 다른 전자 장치에 포함된 뉴런들)로 제공될 수 있다. 일 실시 예에서, 행 아비터 트리는 행 주소 인코더로부터 제공된 스파이크 신호들의 출력 순서에 따 라 행 신호(SIG_row)가 출력되도록 스파이크 신호들을 중재하는 역할을 수행할 수 있다. 열 아비터 트리는 열 주소 인코더로부터 제공된 스파이크 신호들의 출력 순서에 따라 열 신호(SIG_col)가 출력되도록 스파이 크 신호들을 중재하는 역할을 수행할 수 있다. 이하에서 본 개시의 실시 예들을 간결하게 설명하기 위해, 행 아 비터 트리의 구조가 중점적으로 설명된다. 일 실시 예에서, 행 아비터 트리 및 열 아비터 트리 의 구조는 서로 유사할 수 있다.도 3은 도 2의 행 아비터 트리의 구조를 보여주는 블록도이다. 도면의 간결성 및 설명의 편의를 위해, 행 아비 터 트리를 설명하는데 불필요한 구성 요소(예를 들어, 행 어드레스 인코더)은 생략되며, 행 아비터 트리는 뉴런 들(N11~N41)로부터 스파이크 신호의 출력을 위한 요청을 직접 수신하고, 요청에 대한 응답을 직접 제공하는 것으로 가정한다. 그러나 본 개시의 범위가 이에 한정되는 것은 아니며, 뉴런들(N11~N41)로부터 출력된 스파이크 신호들은 행 어드레스 인코더로 제공되고, 행 어드레스 인코더는 스파이크 신호들의 출력을 위한 요 청을 행 아비터 트리로 제공하고, 응답을 행 아비터 트리로부터 수신할 수 있다. 행 아비터 트리는 제1 내지 제4 뉴런들(N11, N21, N31, N41)로부터 요청들을 수신하고, 스파이크 신호의 수 신 순서 또는 발화 순서에 따라 대응하는 응답을 출력하도록 구성될 수 있다. 예를 들어, 행 아비터 트리는 제1 내지 제3 아비터들(ABT1~ABT3)을 포함할 수 있다. 제1 아비터(ABT1)는 제 1 및 제2 뉴런들(N11, N21)과 연결될 수 있고, 제2 아비터(ABT2)는 제3 및 제4 뉴런들(N31, N41)과 연결될 수 있고, 제3 아비터(ABT3)는 제1 및 제2 아비터들(ABT1, ABT2)과 연결될 수 있다. 제1 내지 제3 아비터들(ABT1, ABT2, ABT3) 각각은 수신된 신호들의 수신 순서 또는 발생 순서에 따라, 대응하는 구성 요소에 대한 동작 우선권을 중재하도록 구성될 수 있다. 예를 들어, 제1 아비터(ABT1)는 제1 및 제2 뉴런 들(N11, N21)로부터 응답 신호를 수신할 수 있다. 제1 아비터(ABT1)는 제1 및 제2 뉴런들(N11, N21) 중 먼저 발 화된 뉴런에 대한 동작 우선권을 제공하도록 구성될 수 있다. 제2 아비터(ABT2)는 제3 및 제4 뉴런들(N31, N41) 중 먼저 발화된 뉴런에 대한 동작 우선권을 제공하도록 구성될 수 있다. 제3 아비터(ABT3)는 제1 및 제2 아비터 들(ABT1, ABT2) 중 먼저 스파이크 신호를 출력한 아비터에 대한 동작 우선권을 제공하도록 구성될 수 있다. 즉, 제1 내지 제3 아비터들(ABT1, ABT2, ABT3)이 트리 구조로 연결됨으로써, 제1 내지 제4 뉴런들(N11~N412)에 대한 동작 우선권(예를 들어, 제1 내지 제4 뉴런들(N11~N41)로부터 발화된 스파이크 신호들의 출력 순서)이 중 재될 수 있다. 좀 더 상세한 예로서, 제1 내지 제4 뉴런들(N11~N41) 중 제1 뉴런(N11)이 가장 먼저 발화한 것으로 가정한다. 이 경우, 제1 뉴런(N11)에 대응하는 요청 신호가 제1 아비터(ABT1)로 제공될 수 있다. 제1 아비터(ABT1)는 제1 뉴런(N11)에 대응하는 요청 신호에 응답하여, 제1 뉴런(N11)이 스파이크 신호를 발화하였음을 가리키는 정보(이 하에서, 설명의 편의를 위해 \"제1 뉴런(N11)의 위치\"라 칭함.)를 저장하고, 요청 신호를 출력할 수 있다. 일 실 시 예에서, 제1 아비터(ABT1)가 제1 뉴런(N11)의 위치에 대한 정보를 저장하는 구성은 제1 아비터(ABT1)가 응답 신호를 수신하고 응답 신호를 전달하는 경로를 제1 뉴런(N11)에 대응하도록 유지함으로써 구현될 수 있다. 제1 아비터(ABT1)로부터 출력된 요청 신호는 제3 아비터(ABT3)로 제공된다. 제3 아비터(ABT3)는 제1 아비터 (ABT1)로부터 수신된 요청 신호에 응답하여, 토큰(TK)을 반환할 수 있다. 예를 들어, 토큰(TK)이 반환되는 것은 제3 아비터(ABT3)가 토큰(TK)에 대한 정보를 포함하는 응답 신호를 제1 아비터(ABT1)로 전달함으로써 구현될 수 있다. 제1 아비터(ABT1)는 제3 아비터(ABT3)로부터 수신된 응답 신호에 응답하여, 수신된 응답 신호를 제1 뉴런 (N11)으로 제공할 수 있다. 제1 뉴런(N11)은 제1 아비터(ABT1)로부터 수신된 응답 신호에 응답하여, 발화된 스 파이크 신호를 외부 또는 다른 뉴런으로 제공할 수 있다. 또는, 응답 신호에 응답하여, 행 어드레스 인코더 는 대응하는 행 신호(SIG_row)를 출력할 수 있다. 상술된 바와 같이, 행 아비터 트리는 제1 내지 제4 뉴런들(N11~N412)에 대한 동작 우선권(예를 들어, 제1 내지 제4 뉴런들(N11~N41)로부터 발화된 스파이크 신호들의 출력 순서)을 중재할 수 있다. 그러나, 행 아비터 트리에 대응하는 뉴런들의 개수가 증가하는 경우(즉, 행 아비터 트리로 입력되는 요청 신호들의 개수가 많아지는 경우), 행 아비터 트리에 포함된 아비터들의 개수 및 아비터 스테이지들의 개수가 증가하게 된다. 이 경우, 하나의 요청 신호에 대한 응답 신호(또는 토큰)가 반환되는 시간이 증가할 수 있다. 또한, 하나의 요 청 신호에 대한 응답 신호(또는 토큰)가 반환될 때까지, 특정 뉴런들은 특정 상태(예를 들어, 리셋 상태)로 대 기해야 하며, 다른 뉴런들에 대응하는 요청 신호들 또한 행 아비터 트리로 제공될 수 없다. 즉, 도 3의 행 아비터 트리의 구조에 따르면, 하나의 요청 신호에 대응하는 응답 신호가 반환될 때까지 다 른 뉴런들에 대한 요청 신호는 처리될 수 없으며, 이에 따라 전체적인 신호 처리 시간이 증가하게 된다. 또한, 특정 뉴런에 대한 요청 신호가 처리되는 동안, 다른 뉴런들에서 스파이크 신호가 발화된 경우, 다른 뉴런들의 발화 순서가 유지될 수 없기 때문에, 신호 처리의 왜곡이 발생하게 된다. 도 4는 도 2의 행 아비터 트리의 구조를 보여주는 블록도이다. 도 2 및 도 4를 참조하면, 행 아비터 트리 는 제1 내지 제3 아비터들(ABT1, ABT2, ABT3), 및 제1 내지 제3 래치들(LAT1, LAT2, LAT3)을 포함할 수 있다.도면의 간결성 및 설명의 편의를 위해, 행 아비터 트리를 설명하는데 불필요한 구성 요소(예를 들어, 행 어드레 스 인코더)은 생략되며, 행 아비터 트리는 뉴런들(N11~N41)로부터 스파이크 신호의 출력을 위한 요청을 직접 수 신하고, 요청에 대한 응답을 직접 제공하는 것으로 가정한다. 그러나 본 개시의 범위가 이에 한정되는 것은 아 니며, 뉴런들(N11~N41)로부터 출력된 스파이크 신호들은 행 어드레스 인코더로 제공되고, 행 어드레스 인 코더는 스파이크 신호들의 출력을 위한 요청을 행 아비터 트리로 제공하고, 응답을 행 아비터 트리로부터 수신할 수 있다. 행 아비터 트리는 제1 내지 제4 뉴런들(N11, N21, N31, N41)로부터 요청들을 수신하고, 스파이크 신호의 수 신 순서 또는 발화 순서에 따라 대응하는 응답을 출력하도록 구성될 수 있다. 예를 들어, 행 아비터 트리는 제1 내지 제3 아비터들(ABT1~ABT3)을 포함할 수 있다. 제1 아비터(ABT1)는 제 1 및 제2 뉴런들(N11, N21)과 연결될 수 있고, 제2 아비터(ABT2)는 제3 및 제4 뉴런들(N31, N41)과 연결될 수 있다. 일 실시 예에서, 도 3의 행 아비터 트리와 달리, 도 4의 행 아비터 트리에서, 제1 아비터(ABT1)는 제1 래치(LAT1)와 요청 신호 및 응답 신호를 주고 받을 수 있고, 제2 아비터(ABT2)는 제2 래치(LAT2)와 요청 신호 및 응답 신호를 주고 받을 수 있다. 제3 아비터(ABT3)는 제1 및 제2 래치들(LAT1, LAT2)과 연결될 수 있고, 제3 래치(LAT3)와 요청 신호 및 응답 신호를 주고 받을 수 있다. 즉, 도 4의 행 아비터 트리에 포함된 아비터 들(ABT1, ABT2, ABT3)의 트리 구조 상에서, 제1 내지 제3 래치들(LAT1, LAT2, LAT3)이 추가될 수 있다. 제1 내지 제3 래치들(LAT1, LAT2, LAT3)은 제1 내지 제3 아비터들(ABT1, ABT2, ABT3)의 상태를 저장하도록 구 성될 수 있다. 예를 들어, 제1 래치(LAT1)는 제1 아비터(ABT1)의 상태를 저장하도록 구성될 수 있고, 제2 래치 (LAT2)는 제2 아비터(ABT2)의 상태를 저장하도록 구성될 수 있고, 제3 래치(LAT3)는 제3 아비터(ABT3)의 상태를 저장하도록 구성될 수 있다. 이 경우, 도 3의 행 아비터 트리와 달리, 도 4의 행 아비터 트리에서, 제 1 내지 제3 아비터들(ABT1, ABT2, ABT3) 각각은 자신의 상태(즉, 요청 신호가 수신된 뉴런의 위치)를 저장할 필 요가 없으며, 이후의 스테이지에서 응답 신호가 수신되기 이전에 다른 뉴런에 대한 응답 신호를 수신할 수 있다. 좀 더 상세한 예로서, 제1 뉴런(N11)에서 스파이크 신호가 발화한 것으로 가정한다. 이 경우, 제1 뉴런(N11)에 대응하는 요청 신호가 제1 아비터(ABT1)로 전달될 수 있다. 제1 아비터(ABT1)는 제1 뉴런(N11)에 대응하는 요청 신호에 응답하여, 제1 뉴런(N11)의 위치에 대한 정보를 제1 래치(LAT1)에 저장할 수 있다. 이후에, 제1 아비터 (ABT1)는 제2 뉴런(N21)에 대응하는 요청 신호를 받을 수 있는 상태로 전환된다. 즉, 제1 아비터(ABT1)는, 현재 상태(즉, 제1 뉴런(N11)의 위치에 대한 정보)를 제1 래치(LAT1)에 저장함으로써, 제1 뉴런(N11)에 대응하는 요 청 신호에 대한 응답 신호의 수신 또는 출력 없이, 제2 뉴런(N21)에 대응하는 요청 신호를 받을 수 있다. 제1 래치(LAT1)에 저장된 정보를 기반으로 요청 신호가 제3 아비터(ABT3)로 제공될 수 있다. 제3 아비터(ABT3) 는 제1 래치(LAT1)로부터 제공된 요청 신호에 응답하여, 제3 아비터(ABT3)의 상태를 제3 래치(LAT3)에 저장할 수 있다. 일 실시 예에서, 제3 아비터(ABT3)가 최종 스테이지인 경우, 제3 아비터(ABT3)는 요청 신호에 응답하 여 응답 신호를 제1 래치(LAT1)로 제공할 수 있다. 제1 래치(LAT1)는 제3 아비터(ABT3)로부터 수신된 응답 신호 에 응답하여, 저장된 제1 아비터(ABT1)의 상태 정보를 기반으로, 응답 신호를 제1 뉴런(N11)으로 제공할 수 있 다. 상술된 바와 같이, 제1 래치(LAT1)가 제1 아비터(ABT1)의 상태를 저장하도록 구성되고, 제2 래치(LAT2)가 제2 아비터(ABT2)의 상태를 저장하도록 구성되고, 제3 래치(LAT3)가 제3 아비터(ABT3)의 상태를 저장하도록 구성된 경우, 제1 내지 제3 아비터들(ABT1, ABT2, ABT3) 각각은 입력되는 요청 신호들의 순서만 판단하고, 추가적인 응 답 신호를 수신하기 전에, 다른 뉴런들로부터의 요청 신호를 수신할 수 있다. 또한, 복수의 뉴런들(N11, N21, N31, N41)은 행 아비터 트리로부터 응답 신호를 수신할 때까지 리셋 상태로 대기할 필요가 없다. 즉, 도 4 의 행 아비터 트리의 구조를 통해, 복수의 뉴런들(N11, N21, N31, N41)로부터 발화된 스파이크 신호들에 대한 병렬 처리가 가능하며, 복수의 뉴런들(N11, N21, N31, N41)로부터 발화된 스파이크 신호들의 발화 순서가 정상적으로 식별될 수 있다. 도 5는 도 3의 행 아비터 트리에서 사용되는 다중 토큰(multi-token) 및 다중 경로(multi-path)를 설명하기 위 한 도면이다. 도 6은 도 5의 다중 다중 토큰(multi-token) 및 다중 경로(multi-path)를 사용하는 행 아비터 트 리의 구조를 보여주는 블록도이다. 도 2, 도 4, 도 5, 및 도 6을 참조하면, 행 아비터 트리(130-1)는 다중 토큰(multi-token) 및 다중 경로 (multi-path)를 사용하여, 복수의 뉴런들(N11~N41)에 대한 동작을 중재할 수 있다. 예를 들어, 도 3을 참조하여 설명된 행 아비터 트리는 하나의 토큰(TK)을 사용하여 복수의 뉴런들(N11~N4 1)에 대한 동작을 중재한다. 이 경우, 복수의 뉴런들(N11~N41) 중 가장 먼저 발화한 뉴런이 행 아비터 트리(1 0)의 전체 구조를 사용(예를 들어, winner takes all)한다. 반면에, 도 5 및 도 6에 도시된 바와 같이, 행 아비터 트리(130-1)가 다중 토큰(multi-token) 및 다중 경로 (multi-path)를 사용할 경우, 최초 발화된 뉴런에 대한 동작 뿐만 아니라, 이후 시점에 발화된 뉴런들에 대한 동작을 동시에 또는 병렬적으로 중재할 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 행 아비터 트리(130-1)는 제1 내지 제3 아비터들(ABT1, ABT2, ABT3) 및 제1 내지 제3 래치들(LAT1, LAT2, LAT3)을 포함할 수 있다. 제1 아비터(ABT1)는 제1 및 제2 뉴런들(N11, N21) 로부터 발화된 스파이크 신호들을 중재하도록 구성될 수 있다. 제2 아비터(ABT2)는 제3 및 제4 뉴런들(N31, N41)로부터 발화된 스파이크 신호들을 중재하도록 구성될 수 있다. 제3 아비터(ABT3)는 제1 및 제2 아비터들 (ABT1, ABT2)로부터의 출력을 중재하도록 구성될 수 있다. 도 2의 행 아비터 트리의 구조와 달리, 도 6의 행 아비터 트리(130-1)에서, 제1 내지 제3 아비터들(ABT1, ABT2, ABT3) 각각에 대하여 토큰 반환(TK)이 수행될 수 있다. 예를 들어, 제1 아비터(ABT1)는 제1 및 제2 뉴런 들(N11, N21)에 대한 요청 신호에 응답하여, 토큰(TK) 반환을 직접 수행할 수 있다. 이 경우, 제1 아비터(ABT 1)는 이후 스테이지(예를 들어, 제3 아비터(ABT3)로부터의 응답 신호를 수신하는 것 없이, 다른 뉴런들에 대한 요청 신호를 받을 수 있다. 일 실시 예에서, 제1 아비터(ABT1)의 상태(또는 연산 결과)는 복수의 래치 회로들 (LAT1~LAT3)에 저장될 수 있다. 복수의 래치 회로(LAT1~LAT3)에 저장된 제1 아비터(ABT1)의 상태는 다음 스테이 지(예를 들어, 제3 아비터(ABT3)로 전달될 수 있다. 다음 스테이지(예를 들어, 제3 아비터(ABT3))는 복수의 래 치 회로들(LAT1~LAT3)에 저장된 정보를 기반으로 토큰(TK) 반환을 수행할 수 있다. 즉, 행 아비터 트리(130- 1)는 복수의 아비터들(ABT1~ABT3) 각각에 대하여 복수의 토큰들(TK1~TKn)(또는 개별적인 토큰)을 사용함으로써, 행 아비터 트리(130-1)에서 다수의 요청 신호들이 동시에 또는 병렬적으로 처리될 수 있다. 또한, 복수의 래치 회로들(LAT1~LAT3)에 저장된 정보를 기반으로 복수의 토큰들(TK1~TKn)의 반환 순서가 결정 또는 식별될 수 있다. 일 실시 예에서, 행 주소 인코더는 복수의 래치 회로들(LAT1~LAT3)에 저장된 정보를 기반으로 복수 의 토큰들(TK1~TKn)의 반환 순서(즉, 대응하는 스파이크 신호의 발생 순서 또는 전송 순서)를 식별할 수 있다. 일 실시 예에서, 상술된 복수의 토큰들(TK1~TKn)을 사용하는 행 아비터 트리(130-1)는, 복수의 경로들(예를 들 어, 제1 경로, 제2 경로, 제3 경로)을 관리할 수 있다. 일 실시 예에서, 복수의 경로들(예를 들어, 제1 경로, 제2 경로, 및 제3 경로) 각각은 요청 신호(Req), 응답 신호(Ack), 및 어드레스(Address)(예를 들어, 대응하는 뉴런의 위치에 대응하는 어드레스)가 송수신되는 경로를 의미할 수 있다. 복수의 경로들((예를 들어, 제1 경로, 제2 경로, 제3 경로)은 복수의 토큰들(TK1~TKn)에 대응될 수 있으며, 복 수의 래치들(LAT1~LAT3)에 저장된 상태 정보를 기반으로 복수의 뉴런들(N11~N41)의 스파이크 신호 발화 순서에 따라 복수의 경로들(예를 들어, 제1 경로, 제2 경로, 및 제3 경로)를 통해 복수의 뉴런들(N11~N41)로부터 발화 된 스파이크 신호가 외부로 전달될 수 있다. 즉, 본 개시에 따른 전자 장치는 하나의 전송 경로가 아닌, 복수의 경로들을 통해 스파이크 신호들을 송수신할 수 있기 때문에, 스파이크 신호의 전송 속도가 향상될 수 있 다. 일 실시 예에서, 비록 도면에 도시되지는 않았으나, 복수의 토큰들의 개수 및 복수의 경로들의 개수는 서로 동 일할 수 있다. 또는 복수의 토큰들의 개수는 복수의 경로들의 개수보다 많을 수 있다. 이 경우, 복수의 경로들 각각은 적어도 하나의 이상의 토큰들에 대응하는 스파이크 신호를 출력하도록 구성될 수 있다. 도 7은 본 개시의 실시 예에 따른 전자 장치를 보여주는 블록도이다. 도 7을 참조하면, 전자 장치는 뉴럴 프로세서, 프로세서, RAM(random access memory), 및 저장 장치를 포함할 수 있다. 뉴럴 프로세서는 프로세서의 제어에 따라, 다양한 뉴럴 네트워크 알고리즘을 기반으로 추론 또는 예측 동작을 수행할 수 있다. 예를 들어, 뉴럴 프로세서는 뉴럴 네트워크에 기반한 연산들을 처리하기 위 한 연산기 또는 가속기를 포함할 수 있다. 뉴럴 프로세서는 RAM 또는 저장 장치로부터 다양 한 종류의 입력 데이터를 수신할 수 있고, 그리고 수신된 입력 데이터에 기반하여, 댜앙햔 학습을 수행하거나 또는 다양한 데이터를 추론할 수 있다. 일 실시 예에서, 뉴럴 프로세서는 도 1 내지 도 6을 참조하여 설 명된 뉴럴 네트워크(NN)를 구동하도록 구성되거나 또는 도 1 내지 도 6을 참조하여 설명된 전자 장치를 포 함할 수 있다. 또는 뉴럴 프로세서는 도 1 내지 도 6을 참조하여 설명된 전자 장치를 복수 개 포함할 수 있으며, 뉴럴 프로세서에 포함된 전자 장치들 각각은 도 1 내지 도 6을 참조하여 설명된 동작을 기 반으로 신호를 주고 받을 수 있다. 프로세서는 전자 장치의 동작에 필요한 다양한 연산들을 수행할 수 있다. 예를 들어, 프로세서 는 RAM에 로드된 펌웨어, 소프트웨어, 또는 프로그램 코드들을 실행할 수 있다. 프로세서는 RAM에 로드된 펌웨어, 소프트웨어, 또는 프로그램 코드들을 실행함으로써, 전자 장치를 제어할 수 있다. 프로세서는 실행들의 결과를 RAM 또는 저장 장치에 저장할 수 있다. RAM은 뉴럴 프로세서 또는 프로세서에 의해 처리될 예정인 데이터, 뉴럴 프로세서 또 는 프로세서에 의해 실행될 수 있는 다양한 프로그램 코드들 또는 명령어들, 또는 뉴럴 프로세서 또는 프로세서에 의해 처리된 데이터를 저장할 수 있다. RAM은 SRAM(Static Random Access Memory) 또는 DRAM(Dynamic Random Access Memory)을 포함할 수 있다 저장 장치는 뉴럴 프로세서 또는 프로세서가 연산을 수행하는 데 필요한 데이터 또는 정보를 저장할 수 있다. 저장 장치는 뉴럴 프로세서 또는 프로세서에 의해 처리된 데이터를 저장할 수 있다. 저장 장치는 뉴럴 프로세서 또는 프로세서에 의해 실행될 수 있는 소프트웨어, 펌 웨어, 프로그램 코드, 또는 명령어들을 저장할 수 있다. 저장 장치는 DRAM, SRAM 등과 같은 휘발성 메모 리 또는 플래시 메모리 등과 같은 불휘발성 메모리일 수 있다. 상술된 바와 같이, 뉴럴 네트워크는 스파이크 신호를 기반으로 학습 및 추론을 수행한다. 그러나, 인간의 고도 의 지능을 모사하기 위해서는, 다수의 뉴런들이 요구되며, 이에 따라, 뉴럴 네트워크를 외부 인터페이스를 통해 확장하여, 뉴럴 네트워크에 기반된 인공 지능의 성능을 향상시킬 수 있다. 일 예로서, AER(Address-Event- Representative) 인터페이스를 사용하여, 뉴럴 네트워크가 확장될 수 있다. AER 인터페이스는 이벤트를 기반으 로 스파이크 신호를 처리하기 때문에, 소모 전력이 작으며, 스파이크 신호를 직렬화하여 전송하기 때문에, 하드 웨어 자원을 최소로 사용할 수 있다. 그러나, AER 인터페이스는 뉴럴 네트워크 상에서 병렬 형태로 발생하는 스 파이크 신호들을 직렬화하여 출력하기 때문에, 스파이크 신호들의 발생 시간 또는 발생 순서에 대한 정보를 왜 곡시키는 문제점이 있다. 본 개시에 따른, 뉴럴 네트워크 확장을 위한 고속 인터페이스를 지원하도록 구성된 전자 장치는, 복수의 뉴런들 에서 발생한 스파이크 신호의 발생 시간 또는 발생 순서에 대한 왜곡을 최소화하면서, 외부로 신호를 전송하는 속도를 최대화하도록 구성될 수 있다. 본 개시에 따르면, 전자 장치에 포함된 아비터 트리는 별도의 래치를 통 해 신호 전송 지연을 최소화할 수 있으며, 스파이크 신호의 발생 순서를 가리키는 토큰을 다수 확보하여 스파이 크 신호의 발생 순서에 관한 정보를 유지할 수 있으며, 외부로 신호를 송수신하기 위한 신호 전송 경로를 다수 확보함으로써, 신호 전송 속도가 개선될 수 있다. 상술된 내용은 본 개시를 실시하기 위한 구체적인 실시 예들이다. 본 개시는 상술된 실시 예들 뿐만 아니라, 단 순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 개시는 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 개시의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 개시의 특허청구범위와 균등한 것들 에 의해 정해져야 할 것이다."}
{"patent_id": "10-2022-0023514", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 일 실시 예에 따른, 뉴럴 네트워크의 동작을 설명하기 위한 도면이다. 도 2는 도 1의 뉴럴 네트워크를 구현한 AER(Address-Event-Representative) 프로토콜 기반의 전자 장치를 보여 주는 블록도이다. 도 3은 도 2의 행 아비터 트리의 구조를 보여주는 블록도이다. 도 4는 도 2의 행 아비터 트리의 구조를 보여주는 블록도이다. 도 5는 도 3의 행 아비터 트리에서 사용되는 다중 토큰(multi-token) 및 다중 경로(multi-path)를 설명하기 위 한 도면이다. 도 6은 도 5의 다중 다중 토큰(multi-token) 및 다중 경로(multi-path)를 사용하는 행 아비터 트리의 구조를 보 여주는 블록도이다. 도 7은 본 개시의 실시 예에 따른 전자 장치를 보여주는 블록도이다."}
