m255
K3
13
cModel Technology
dC:\Users\Juanma\Documents\Carrera_de_especializacion_en_sistemas_embebidos\Circuitos logicos programables\TPs_CLP\Practica_VHDL\Ejercicio_5\ffd\Simulacion
Effd
Z0 w1742334807
Z1 DPx3 std 6 textio 0 22 5>J:;AW>W0[[dW0I6EN1Q0
Z2 DPx4 ieee 14 std_logic_1164 0 22 5=aWaoGZSMWIcH0i^f`XF1
Z3 dC:\Users\Juanma\Documents\Carrera_de_especializacion_en_sistemas_embebidos\Circuitos logicos programables\TPs_CLP\Practica_VHDL\Ejercicio_6\shift_reg_Nb_serie\Simulacion
Z4 8C:/Users/Juanma/Documents/Carrera_de_especializacion_en_sistemas_embebidos/Circuitos logicos programables/TPs_CLP/Practica_VHDL/Ejercicio_5/ffd/Fuentes/ffd.vhd
Z5 FC:/Users/Juanma/Documents/Carrera_de_especializacion_en_sistemas_embebidos/Circuitos logicos programables/TPs_CLP/Practica_VHDL/Ejercicio_5/ffd/Fuentes/ffd.vhd
l0
L5
VlhR3R0Z4M6l>nHQM73;<>0
!s100 <EMkoLFamhj6O<7<Q<0>Y2
Z6 OV;C;10.1d;51
32
!i10b 1
Z7 !s108 1743371989.329000
Z8 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:/Users/Juanma/Documents/Carrera_de_especializacion_en_sistemas_embebidos/Circuitos logicos programables/TPs_CLP/Practica_VHDL/Ejercicio_5/ffd/Fuentes/ffd.vhd|
Z9 !s107 C:/Users/Juanma/Documents/Carrera_de_especializacion_en_sistemas_embebidos/Circuitos logicos programables/TPs_CLP/Practica_VHDL/Ejercicio_5/ffd/Fuentes/ffd.vhd|
Z10 o-work work -2002 -explicit -O0
Z11 tExplicit 1
Affd_arq
R1
R2
Z12 DEx4 work 3 ffd 0 22 lhR3R0Z4M6l>nHQM73;<>0
l18
L16
Z13 VkAB?K44dRg]e6KBn[lA?`3
Z14 !s100 Al_=dE5J<ElWgMRzABJ:g1
R6
32
!i10b 1
R7
R8
R9
R10
R11
Eshift_reg_nb_serie
Z15 w1743369108
R1
R2
R3
Z16 8C:/Users/Juanma/Documents/Carrera_de_especializacion_en_sistemas_embebidos/Circuitos logicos programables/TPs_CLP/Practica_VHDL/Ejercicio_6/shift_reg_Nb_serie/Fuentes/shift_reg_Nb_serie.vhd
Z17 FC:/Users/Juanma/Documents/Carrera_de_especializacion_en_sistemas_embebidos/Circuitos logicos programables/TPs_CLP/Practica_VHDL/Ejercicio_6/shift_reg_Nb_serie/Fuentes/shift_reg_Nb_serie.vhd
l0
L5
Vdlfoh4:;0`VEOjfezPhJE2
R6
32
Z18 !s108 1743371989.016000
Z19 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:/Users/Juanma/Documents/Carrera_de_especializacion_en_sistemas_embebidos/Circuitos logicos programables/TPs_CLP/Practica_VHDL/Ejercicio_6/shift_reg_Nb_serie/Fuentes/shift_reg_Nb_serie.vhd|
Z20 !s107 C:/Users/Juanma/Documents/Carrera_de_especializacion_en_sistemas_embebidos/Circuitos logicos programables/TPs_CLP/Practica_VHDL/Ejercicio_6/shift_reg_Nb_serie/Fuentes/shift_reg_Nb_serie.vhd|
R10
R11
!s100 h?F6NI=bT43<Of=kZH?P10
!i10b 1
Ashift_reg_nb_serie_arq
R1
R2
DEx4 work 18 shift_reg_nb_serie 0 22 dlfoh4:;0`VEOjfezPhJE2
l31
L19
Vbz;ffQlBb02gH=9;>dB[Z2
R6
32
R18
R19
R20
R10
R11
!s100 CL_c_8[nlL9?TGce29;c?1
!i10b 1
Eshift_reg_nb_serie_tb
Z21 w1743371983
R1
R2
R3
Z22 8C:\Users\Juanma\Documents\Carrera_de_especializacion_en_sistemas_embebidos\Circuitos logicos programables\TPs_CLP\Practica_VHDL\Ejercicio_6\shift_reg_Nb_serie\Fuentes\shift_reg_Nb_serie_tb.vhd
Z23 FC:\Users\Juanma\Documents\Carrera_de_especializacion_en_sistemas_embebidos\Circuitos logicos programables\TPs_CLP\Practica_VHDL\Ejercicio_6\shift_reg_Nb_serie\Fuentes\shift_reg_Nb_serie_tb.vhd
l0
L5
VQ?`fV9VPfHi0A]cZOWK;h2
R6
32
Z24 !s108 1743371989.169000
Z25 !s90 -reportprogress|300|-work|work|-2002|-explicit|C:\Users\Juanma\Documents\Carrera_de_especializacion_en_sistemas_embebidos\Circuitos logicos programables\TPs_CLP\Practica_VHDL\Ejercicio_6\shift_reg_Nb_serie\Fuentes\shift_reg_Nb_serie_tb.vhd|
Z26 !s107 C:\Users\Juanma\Documents\Carrera_de_especializacion_en_sistemas_embebidos\Circuitos logicos programables\TPs_CLP\Practica_VHDL\Ejercicio_6\shift_reg_Nb_serie\Fuentes\shift_reg_Nb_serie_tb.vhd|
R10
R11
!s100 4QD<aoD_b1dIE5X[<3FJF2
!i10b 1
Ashift_reg_nb_serie_tb_arq
R1
R2
DEx4 work 21 shift_reg_nb_serie_tb 0 22 Q?`fV9VPfHi0A]cZOWK;h2
l30
L9
VlXWEnMdF36hhNJPH89cE@0
R6
32
R24
R25
R26
R10
R11
!s100 ^mm`fMZbzBg88CcOl:oQE0
!i10b 1
