# 写在前面

!!! tip
    在阅读本文档时，建议使用**亮色模式**，暗色模式下一些图片可能较难分辨。亮暗色模式可以点按页面右上角的切换按钮进行切换。

    当然，如果你发现某些图片难以辨认，欢迎联系助教或在仓库中提出 Issue。

你好👋！

本实验文档仅适用于2023-2024秋冬学期《数字逻辑设计》**刘海风老师**班。

《数字逻辑设计》实验主要内容是使用 Verilog 语言完成数字逻辑设计，实验形式以分节小实验为主。


💡***请在第一次实验课前安装 Vivado 与 logisim-evolution，可参考“热身”中“[实验工具安装](warmup/tools_installation.md)”一节。***

## 更新日志

这里将记录最近十次比较重要的更新。

| 时间 | 内容 |
| --- | :------------------------------------ |
| 2023.12.21 | [Release] Device for FP |
| 2023.12.18 | [Release] LabD |
| 2023.12.11 | [Release] LabC |
| 2023.12.4 | [Release] LabB |
| 2023.12.4 | [Release] Final Project |
| 2023.11.27 | [Release] LabA |
| 2023.11.22 | [Fix] Lab8 attachment SSeg_Dev |
| 2023.11.21 | [Release] Lab9 |
| 2023.11.14 | [Fix] Code of Lab8 |
| 2023.11.14 | [Release] Lab8 |
<!-- | 2023.11.6 | [Release] Lab7 | -->
<!-- | 2023.10.31 | [Release] Lab6 | -->
<!-- | 2023.10.23 | [Release] Lab5 | -->
<!-- | 2023.10.12 | [Update] 迟交政策 | -->
<!-- | 2023.10.10 | [Release] Lab4 | -->
<!-- | 2023.8.21 | [Release] 主页与基本内容 | -->
<!-- 格式如下： -->
<!-- 有超过十次的更新，需要将旧的更新注释，而非删除 -->
<!-- | 2023.3.5 | [Update] Lab1 ALU_operation 补充 | -->
<!-- | 2023.3.4 | [Update] Lab2 添加下板要求 | -->
<!-- | 2023.3.3 | [Release] Lab2 | -->
<!-- | 2023.3.1 | [Update] Lab0 报告要求 <br> [Release] Lab1 | -->
<!-- | 2023.2.28 | [Release] Lab0 | -->


## 实验日历

TODO

## 分数构成

TODO

## 迟交政策

本实验（除 bonus）共需提交 **4 份**实验报告，你一共拥有 **4 天**的“自由时间”，迟交政策如下：

* 每份实验报告会提前给出截止时间，通常为对应最后一次实验的下一周。
* 从截止时间起，迟交时间不足 24 小时的计为 1 天，不足 7 天的计为 1 周（如，你迟交了 1 min，则计迟交 1 周）
    * 迟交一周，实验报告获得的分数扣除 40%；
    * 迟交两周，实验报告获得的分数扣除 80%；
    * 迟交三周，实验报告得 0 分。
* 如果你不幸迟交，你可以使用手中的“自由时间”抵消迟交的影响，请注意：
    * 你一共有 4 天的自由时间；
    * **默认不使用**自由时间，你需要在要求助教开启补交时说明使用的自由时间天数；
    * 即便使用了“自由时间”，你的提交时间也不能晚于《数字逻辑设计》期末考试当天 23:59，此后的提交记 0 分。
* **验收**截止时间会在期末前给出，在此之前验收通过的都不会扣除获得的验收分数；
    * 根据实验进度，会对实验验收顺序赋予优先级，并在课程群通知，**请尽早完成各验收**以减少等待验收的时间。

???+ example

    大琦的某实验

    * 实验报告迟交了 9 天 2 小时，她使用了 3 天的“自由时间”，记迟交 7 天；*扣除 40% 获得分数*
    * 她的实验报告获得了91的基础分。

    她这次实验的报告分数：91×60%=55（四舍五入）。
