ファイル名: MELSEC_iQ-R_プログラミングマニュアル（CPUユニット用命令_汎用FUN_汎用FB編）_page893

<overview>
本ページは「単精度実数→倍精度実数変換」命令（FLT2DBL(P)）についての説明で構成されています。  
構成は以下の通りです。  
・テキスト部分：命令の概要、実行条件、機能説明  
・表部分：命令の実行条件一覧、設定データ（オペランドの内容・範囲・データ型）、使用可能デバイス一覧  
・図部分：ラダー図、FBD/LD図、ビット構成の説明図  
</overview>

<contents>
### テキスト
#### 単精度実数→倍精度実数変換（FLT2DBL(P)）
単精度実数を倍精度実数に変換する命令です。  
対応エンジニアリングツールのバージョンは1.035M以降です。

#### 実行条件
| 命令      | 実行条件           |
|-----------|--------------------|
| FLT2DBL   | 立ち上がりエッジ    |
| FLT2DBLP  | 立ち上がりレベル    |

#### 機能
(s)で指定した単精度実数を倍精度実数に変換し、(d)へ格納します。

### 表
#### 設定データ：内容、範囲、データ型
| オペランド | 内容                                         | 範囲                             | データ型       | データ型(ラベル) |
|------------|----------------------------------------------|---------------------------------|----------------|------------------|
| (s)        | 変換対象の単精度実数データまたは先頭デバイス | 0, 2^-126 ≤ |s| < 2^128       | 単精度実数     | ANYREAL_32       |
| (d)        | 変換した倍精度実数を格納する先頭デバイス     | ―                               | 倍精度実数     | ANYREAL_64       |
| EN         | 実行条件                                     | ―                               | ビット         | BOOL             |
| ENO        | 実行結果                                     | ―                               | ビット         | BOOL             |

#### 使用可能デバイス
| オペランド | ビットデバイス                             | ワードデバイス                                               | ダブルワードデバイス | 間接指定 | 定数 | その他 |
|------------|--------------------------------------------|--------------------------------------------------------------|----------------------|----------|------|--------|
| (s)        | ―                                          | T, ST, C, D, W, SD, SW, FD, R, ZR, RD                         | Z, LT, LST, LZ       | ○        | ○    | ―      |
| (d)        | ―                                          | ―                                                            | ―                    | ○        | ―    | ―      |

### 図
#### ラダー図
- (s)単精度実数入力、(d)倍精度実数出力の命令ブロックを示す。

#### FBD/LD図
- EN入力、ENO出力、s入力、d出力のブロック図。

#### ビット構成説明図
- (s)の単精度実数はD1,D0の32ビット（b31～b0）に格納され、16進数で例示（471FH 205AH）されている。  
- (d)の倍精度実数はD103,D102,D101,D100の64ビット（b63～b0）に格納され、16進数で例示（40FEH 240BH 4000H 0000H）されている。  
- 例として数値123456.7の変換例が示されている。

</contents>