+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_002|alt_rst_sync_uq1                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_002                                                                                                                                                       ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001|alt_rst_sync_uq1                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001                                                                                                                                                       ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller|alt_rst_req_sync_uq1                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller|alt_rst_sync_uq1                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|irq_synchronizer_001                                                                                                                                                     ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|irq_synchronizer                                                                                                                                                         ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|irq_mapper                                                                                                                                                               ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_005                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_004                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_003                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|avalon_st_adapter                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                  ; 100   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|crosser_001                                                                                                                                            ; 102   ; 2              ; 0            ; 2              ; 96     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|crosser|clock_xer                                                                                                                                      ; 100   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|crosser                                                                                                                                                ; 102   ; 2              ; 0            ; 2              ; 96     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                      ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_mux|arb                                                                                                                                            ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_mux                                                                                                                                                ; 573   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_demux_005                                                                                                                                          ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_demux_004                                                                                                                                          ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_demux_003                                                                                                                                          ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_demux_002                                                                                                                                          ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_demux_001                                                                                                                                          ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_demux                                                                                                                                              ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_mux_005                                                                                                                                            ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_mux_004                                                                                                                                            ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_mux_003                                                                                                                                            ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_mux_002                                                                                                                                            ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_mux_001                                                                                                                                            ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_mux                                                                                                                                                ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_demux                                                                                                                                              ; 108   ; 36             ; 2            ; 36             ; 571    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|mm_clock_crossing_bridge_m0_limiter                                                                                                                    ; 194   ; 0              ; 0            ; 0              ; 197    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_006|the_default_decode                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_006                                                                                                                                             ; 92    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_005|the_default_decode                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_005                                                                                                                                             ; 92    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_004|the_default_decode                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_004                                                                                                                                             ; 92    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_003|the_default_decode                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_003                                                                                                                                             ; 92    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_002|the_default_decode                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_002                                                                                                                                             ; 92    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_001|the_default_decode                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router_001                                                                                                                                             ; 92    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|router                                                                                                                                                 ; 92    ; 0              ; 5            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_1ms_s1_agent_rsp_fifo                                                                                                                            ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_1ms_s1_agent|uncompressor                                                                                                                        ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_1ms_s1_agent                                                                                                                                     ; 263   ; 39             ; 43           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_10ms_s1_agent_rsp_fifo                                                                                                                           ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_10ms_s1_agent|uncompressor                                                                                                                       ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_10ms_s1_agent                                                                                                                                    ; 263   ; 39             ; 43           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|led_s1_agent_rsp_fifo                                                                                                                                  ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|led_s1_agent|uncompressor                                                                                                                              ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|led_s1_agent                                                                                                                                           ; 263   ; 39             ; 43           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|sw_s1_agent_rsp_fifo                                                                                                                                   ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|sw_s1_agent|uncompressor                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|sw_s1_agent                                                                                                                                            ; 263   ; 39             ; 43           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|sysid_control_slave_agent_rsp_fifo                                                                                                                     ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|sysid_control_slave_agent|uncompressor                                                                                                                 ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|sysid_control_slave_agent                                                                                                                              ; 263   ; 39             ; 43           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent_rdata_fifo                                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                             ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent                                                                                                                      ; 263   ; 39             ; 43           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|mm_clock_crossing_bridge_m0_agent                                                                                                                      ; 153   ; 35             ; 64           ; 35             ; 124    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_1ms_s1_translator                                                                                                                                ; 79    ; 22             ; 28           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_10ms_s1_translator                                                                                                                               ; 79    ; 22             ; 28           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|led_s1_translator                                                                                                                                      ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|sw_s1_translator                                                                                                                                       ; 95    ; 6              ; 13           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|sysid_control_slave_translator                                                                                                                         ; 95    ; 6              ; 11           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator                                                                                                                 ; 95    ; 5              ; 14           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|mm_clock_crossing_bridge_m0_translator                                                                                                                 ; 94    ; 12             ; 2            ; 12             ; 89     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1                                                                                                                                                        ; 216   ; 0              ; 0            ; 0              ; 151    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                  ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_003                                                                                                                                            ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                  ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_002                                                                                                                                            ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                  ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001                                                                                                                                            ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser|clock_xer                                                                                                                                      ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser                                                                                                                                                ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                  ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                        ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001                                                                                                                                            ; 318   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                      ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux|arb                                                                                                                                            ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux                                                                                                                                                ; 318   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_002                                                                                                                                          ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_001                                                                                                                                          ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux                                                                                                                                              ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_002                                                                                                                                            ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_001                                                                                                                                            ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux                                                                                                                                                ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_demux_001                                                                                                                                          ; 110   ; 9              ; 2            ; 9              ; 316    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_demux                                                                                                                                              ; 110   ; 9              ; 2            ; 9              ; 316    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_004|the_default_decode                                                                                                                          ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_004                                                                                                                                             ; 105   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_003|the_default_decode                                                                                                                          ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_003                                                                                                                                             ; 105   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_002|the_default_decode                                                                                                                          ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_002                                                                                                                                             ; 105   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_001|the_default_decode                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_001                                                                                                                                             ; 105   ; 0              ; 4            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router|the_default_decode                                                                                                                              ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router                                                                                                                                                 ; 105   ; 0              ; 4            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|onchip_memory_s1_agent_rsp_fifo                                                                                                                        ; 145   ; 39             ; 0            ; 39             ; 104    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|onchip_memory_s1_agent|uncompressor                                                                                                                    ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|onchip_memory_s1_agent                                                                                                                                 ; 286   ; 39             ; 40           ; 39             ; 311    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_s0_agent_rdata_fifo                                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_s0_agent_rsp_fifo                                                                                                             ; 145   ; 39             ; 0            ; 39             ; 104    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_s0_agent|uncompressor                                                                                                         ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_s0_agent                                                                                                                      ; 286   ; 39             ; 40           ; 39             ; 311    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|nios_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                ; 145   ; 39             ; 0            ; 39             ; 104    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|nios_cpu_debug_mem_slave_agent|uncompressor                                                                                                            ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|nios_cpu_debug_mem_slave_agent                                                                                                                         ; 286   ; 39             ; 40           ; 39             ; 311    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|nios_cpu_instruction_master_agent                                                                                                                      ; 176   ; 35             ; 74           ; 35             ; 137    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|nios_cpu_data_master_agent                                                                                                                             ; 176   ; 35             ; 74           ; 35             ; 137    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|onchip_memory_s1_translator                                                                                                                            ; 108   ; 7              ; 12           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_s0_translator                                                                                                                 ; 108   ; 4              ; 15           ; 4              ; 84     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|nios_cpu_debug_mem_slave_translator                                                                                                                    ; 108   ; 5              ; 16           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|nios_cpu_instruction_master_translator                                                                                                                 ; 109   ; 51             ; 0            ; 51             ; 101    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|nios_cpu_data_master_translator                                                                                                                        ; 109   ; 12             ; 0            ; 12             ; 101    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0                                                                                                                                                        ; 193   ; 0              ; 0            ; 0              ; 216    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|timer_1ms                                                                                                                                                                ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|timer_10ms                                                                                                                                                               ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|sysid                                                                                                                                                                    ; 3     ; 14             ; 2            ; 14             ; 32     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|pll                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|onchip_memory|the_altsyncram|auto_generated                                                                                                                              ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|onchip_memory                                                                                                                                                            ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[3].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[2].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[1].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[0].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|read_crosser                                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[3].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[2].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[1].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[0].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo|write_crosser                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|rsp_fifo                                                                                                                                        ; 113   ; 76             ; 0            ; 76             ; 38     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[5].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[4].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[3].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[2].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[1].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[0].u                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|read_crosser                                                                                                                           ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[5].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[4].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[3].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[2].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[1].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[0].u                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo|write_crosser                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge|cmd_fifo                                                                                                                                        ; 131   ; 75             ; 0            ; 75             ; 52     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge                                                                                                                                                 ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_r                                                                                                                           ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_NIOS_LED_Qsys_jtag_uart_scfifo_w                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart                                                                                                                                                                ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|sw                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_debug_slave_wrapper|the_NIOS_LED_Qsys_NIOS_CPU_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_debug_slave_wrapper|the_NIOS_LED_Qsys_NIOS_CPU_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_debug_slave_wrapper                                                                 ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_ocimem|NIOS_LED_Qsys_NIOS_CPU_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_ocimem|NIOS_LED_Qsys_NIOS_CPU_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_ocimem                                                                        ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_avalon_reg                                                                    ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_im                                                                        ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_pib                                                                       ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_fifo|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_fifo|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_fifo|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_fifo                                                                      ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_dtrace|NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_dtrace                                                                    ; 110   ; 0              ; 99           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_itrace                                                                    ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_dbrk                                                                      ; 95    ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_xbrk                                                                      ; 61    ; 5              ; 58           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_break                                                                     ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci_debug                                                                     ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_nios2_oci                                                                                                                    ; 170   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|NIOS_LED_Qsys_NIOS_CPU_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|NIOS_LED_Qsys_NIOS_CPU_cpu_register_bank_b                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|NIOS_LED_Qsys_NIOS_CPU_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|NIOS_LED_Qsys_NIOS_CPU_cpu_register_bank_a                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu|the_NIOS_LED_Qsys_NIOS_CPU_cpu_test_bench                                                                                                                   ; 309   ; 3              ; 275          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu|cpu                                                                                                                                                             ; 149   ; 1              ; 29           ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|nios_cpu                                                                                                                                                                 ; 149   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|led                                                                                                                                                                      ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                                                                                                          ; 3     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
