
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/rv_core_ibex/rtl/rv_core_ibex.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: </pre>
<pre style="margin:0; padding:0 ">   5: /**</pre>
<pre style="margin:0; padding:0 ">   6:  * Ibex RISC-V core</pre>
<pre style="margin:0; padding:0 ">   7:  *</pre>
<pre style="margin:0; padding:0 ">   8:  * 32 bit RISC-V core supporting the RV32I + optionally EMC instruction sets.</pre>
<pre style="margin:0; padding:0 ">   9:  * Instruction and data bus are 32 bit wide TileLink-UL (TL-UL).</pre>
<pre style="margin:0; padding:0 ">  10:  */</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11: module rv_core_ibex #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   parameter bit          PMPEnable        = 1'b0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   parameter int unsigned PMPGranularity   = 0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   parameter int unsigned PMPNumRegions    = 4,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   parameter int unsigned MHPMCounterNum   = 8,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   parameter int unsigned MHPMCounterWidth = 40,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   parameter bit          RV32E            = 0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   parameter bit          RV32M            = 1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   parameter int unsigned DmHaltAddr       = 32'h1A110800,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   parameter int unsigned DmExceptionAddr  = 32'h1A110808,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   parameter bit          PipeLine         = 0</pre>
<pre style="margin:0; padding:0 ">  22: ) (</pre>
<pre style="margin:0; padding:0 ">  23:   // Clock and Reset</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   input  logic        clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   input  logic        rst_ni,</pre>
<pre style="margin:0; padding:0 ">  26: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   input  logic        test_en_i,     // enable all clock gates for testing</pre>
<pre style="margin:0; padding:0 ">  28: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   input  logic [31:0] hart_id_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   input  logic [31:0] boot_addr_i,</pre>
<pre style="margin:0; padding:0 ">  31: </pre>
<pre style="margin:0; padding:0 ">  32:   // Instruction memory interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   output tlul_pkg::tl_h2d_t     tl_i_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   input  tlul_pkg::tl_d2h_t     tl_i_i,</pre>
<pre style="margin:0; padding:0 ">  35: </pre>
<pre style="margin:0; padding:0 ">  36:   // Data memory interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   output tlul_pkg::tl_h2d_t     tl_d_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:   input  tlul_pkg::tl_d2h_t     tl_d_i,</pre>
<pre style="margin:0; padding:0 ">  39: </pre>
<pre style="margin:0; padding:0 ">  40:   // Interrupt inputs</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   input  logic        irq_software_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   input  logic        irq_timer_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   input  logic        irq_external_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   input  logic [14:0] irq_fast_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:   input  logic        irq_nm_i,</pre>
<pre style="margin:0; padding:0 ">  46: </pre>
<pre style="margin:0; padding:0 ">  47:   // Debug Interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:   input  logic        debug_req_i,</pre>
<pre style="margin:0; padding:0 ">  49: </pre>
<pre style="margin:0; padding:0 ">  50:   // CPU Control Signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:   input  logic        fetch_enable_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   output logic        core_sleep_o</pre>
<pre style="margin:0; padding:0 ">  53: );</pre>
<pre style="margin:0; padding:0 ">  54: </pre>
<pre style="margin:0; padding:0 ">  55:   import top_pkg::*;</pre>
<pre style="margin:0; padding:0 ">  56:   import tlul_pkg::*;</pre>
<pre style="margin:0; padding:0 ">  57: </pre>
<pre style="margin:0; padding:0 ">  58:   // if pipeline=1, do not allow pass through and always break the path</pre>
<pre style="margin:0; padding:0 ">  59:   // if pipeline is 0, passthrough the fifo completely</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:   localparam int FifoPass = PipeLine ? 1'b0 : 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:   localparam int FifoDepth = PipeLine ? 4'h2 : 4'h0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:   localparam int WordSize = $clog2(TL_DW / 8);</pre>
<pre style="margin:0; padding:0 ">  63: </pre>
<pre style="margin:0; padding:0 ">  64:   // Inst interface (internal)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:   logic        instr_req_o;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   logic        instr_gnt_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:   logic        instr_rvalid_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   logic [31:0] instr_addr_o;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   logic [31:0] instr_rdata_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  70:   logic        instr_err_i;</pre>
<pre style="margin:0; padding:0 ">  71: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   logic        data_req_o;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   logic        data_gnt_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic        data_rvalid_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic        data_we_o;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic [3:0]  data_be_o;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic [31:0] data_addr_o;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [31:0] data_wdata_o;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic [31:0] data_rdata_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic        data_err_i;</pre>
<pre style="margin:0; padding:0 ">  81: </pre>
<pre style="margin:0; padding:0 ">  82:   // Pipeline interfaces</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   tl_h2d_t tl_i_ibex2fifo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   tl_d2h_t tl_i_fifo2ibex;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   tl_h2d_t tl_d_ibex2fifo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   tl_d2h_t tl_d_fifo2ibex;</pre>
<pre style="margin:0; padding:0 ">  87: </pre>
<pre style="margin:0; padding:0 ">  88: `ifdef RVFI</pre>
<pre style="margin:0; padding:0 ">  89:   logic        rvfi_valid;</pre>
<pre style="margin:0; padding:0 ">  90:   logic [63:0] rvfi_order;</pre>
<pre style="margin:0; padding:0 ">  91:   logic [31:0] rvfi_insn;</pre>
<pre style="margin:0; padding:0 ">  92:   logic        rvfi_trap;</pre>
<pre style="margin:0; padding:0 ">  93:   logic        rvfi_halt;</pre>
<pre style="margin:0; padding:0 ">  94:   logic        rvfi_intr;</pre>
<pre style="margin:0; padding:0 ">  95:   logic [ 1:0] rvfi_mode;</pre>
<pre style="margin:0; padding:0 ">  96:   logic [ 4:0] rvfi_rs1_addr;</pre>
<pre style="margin:0; padding:0 ">  97:   logic [ 4:0] rvfi_rs2_addr;</pre>
<pre style="margin:0; padding:0 ">  98:   logic [31:0] rvfi_rs1_rdata;</pre>
<pre style="margin:0; padding:0 ">  99:   logic [31:0] rvfi_rs2_rdata;</pre>
<pre style="margin:0; padding:0 "> 100:   logic [ 4:0] rvfi_rd_addr;</pre>
<pre style="margin:0; padding:0 "> 101:   logic [31:0] rvfi_rd_wdata;</pre>
<pre style="margin:0; padding:0 "> 102:   logic [31:0] rvfi_pc_rdata;</pre>
<pre style="margin:0; padding:0 "> 103:   logic [31:0] rvfi_pc_wdata;</pre>
<pre style="margin:0; padding:0 "> 104:   logic [31:0] rvfi_mem_addr;</pre>
<pre style="margin:0; padding:0 "> 105:   logic [ 3:0] rvfi_mem_rmask;</pre>
<pre style="margin:0; padding:0 "> 106:   logic [ 3:0] rvfi_mem_wmask;</pre>
<pre style="margin:0; padding:0 "> 107:   logic [31:0] rvfi_mem_rdata;</pre>
<pre style="margin:0; padding:0 "> 108:   logic [31:0] rvfi_mem_wdata;</pre>
<pre style="margin:0; padding:0 "> 109: `endif</pre>
<pre style="margin:0; padding:0 "> 110: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   ibex_core #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:      .PMPEnable        ( PMPEnable         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:      .PMPGranularity   ( PMPGranularity    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:      .PMPNumRegions    ( PMPNumRegions     ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:      .MHPMCounterNum   ( MHPMCounterNum    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:      .MHPMCounterWidth ( MHPMCounterWidth  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:      .RV32E            ( RV32E             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:      .RV32M            ( RV32M             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:      .DmHaltAddr       ( DmHaltAddr        ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:      .DmExceptionAddr  ( DmExceptionAddr   )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   ) u_core (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:      .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:      .rst_ni,</pre>
<pre style="margin:0; padding:0 "> 124: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:      .test_en_i,</pre>
<pre style="margin:0; padding:0 "> 126: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:      .hart_id_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:      .boot_addr_i,</pre>
<pre style="margin:0; padding:0 "> 129: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:      .instr_req_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:      .instr_gnt_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:      .instr_rvalid_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:      .instr_addr_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:      .instr_rdata_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:      .instr_err_i,</pre>
<pre style="margin:0; padding:0 "> 136: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:      .data_req_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:      .data_gnt_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:      .data_rvalid_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:      .data_we_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:      .data_be_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:      .data_addr_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:      .data_wdata_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:      .data_rdata_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:      .data_err_i,</pre>
<pre style="margin:0; padding:0 "> 146: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:      .irq_software_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:      .irq_timer_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:      .irq_external_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:      .irq_fast_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:      .irq_nm_i,</pre>
<pre style="margin:0; padding:0 "> 152: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:      .debug_req_i,</pre>
<pre style="margin:0; padding:0 "> 154: </pre>
<pre style="margin:0; padding:0 "> 155: `ifdef RVFI</pre>
<pre style="margin:0; padding:0 "> 156:      .rvfi_valid,</pre>
<pre style="margin:0; padding:0 "> 157:      .rvfi_order,</pre>
<pre style="margin:0; padding:0 "> 158:      .rvfi_insn,</pre>
<pre style="margin:0; padding:0 "> 159:      .rvfi_trap,</pre>
<pre style="margin:0; padding:0 "> 160:      .rvfi_halt,</pre>
<pre style="margin:0; padding:0 "> 161:      .rvfi_intr,</pre>
<pre style="margin:0; padding:0 "> 162:      .rvfi_mode,</pre>
<pre style="margin:0; padding:0 "> 163:      .rvfi_rs1_addr,</pre>
<pre style="margin:0; padding:0 "> 164:      .rvfi_rs2_addr,</pre>
<pre style="margin:0; padding:0 "> 165:      .rvfi_rs1_rdata,</pre>
<pre style="margin:0; padding:0 "> 166:      .rvfi_rs2_rdata,</pre>
<pre style="margin:0; padding:0 "> 167:      .rvfi_rd_addr,</pre>
<pre style="margin:0; padding:0 "> 168:      .rvfi_rd_wdata,</pre>
<pre style="margin:0; padding:0 "> 169:      .rvfi_pc_rdata,</pre>
<pre style="margin:0; padding:0 "> 170:      .rvfi_pc_wdata,</pre>
<pre style="margin:0; padding:0 "> 171:      .rvfi_mem_addr,</pre>
<pre style="margin:0; padding:0 "> 172:      .rvfi_mem_rmask,</pre>
<pre style="margin:0; padding:0 "> 173:      .rvfi_mem_wmask,</pre>
<pre style="margin:0; padding:0 "> 174:      .rvfi_mem_rdata,</pre>
<pre style="margin:0; padding:0 "> 175:      .rvfi_mem_wdata,</pre>
<pre style="margin:0; padding:0 "> 176: `endif</pre>
<pre style="margin:0; padding:0 "> 177: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:      .fetch_enable_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:      .core_sleep_o</pre>
<pre style="margin:0; padding:0 "> 180:   );</pre>
<pre style="margin:0; padding:0 "> 181: </pre>
<pre style="margin:0; padding:0 "> 182:   //</pre>
<pre style="margin:0; padding:0 "> 183:   // Convert ibex data/instruction bus to TL-UL</pre>
<pre style="margin:0; padding:0 "> 184:   //</pre>
<pre style="margin:0; padding:0 "> 185: </pre>
<pre style="margin:0; padding:0 "> 186:   // Generate a_source fields by toggling between 0 and 1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:   logic tl_i_source, tl_d_source;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:       {tl_i_source, tl_d_source} <= '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:       if (instr_req_o && instr_gnt_i) tl_i_source <= !tl_i_source;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:       if (data_req_o && data_gnt_i)  tl_d_source <= !tl_d_source;</pre>
<pre style="margin:0; padding:0 "> 194:     end</pre>
<pre style="margin:0; padding:0 "> 195:   end</pre>
<pre style="margin:0; padding:0 "> 196: </pre>
<pre style="margin:0; padding:0 "> 197:   // Convert core instruction interface to TL-UL</pre>
<pre style="margin:0; padding:0 "> 198:   // The outgoing address is always word aligned</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:   assign tl_i_ibex2fifo = '{</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:     a_valid:   instr_req_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:     a_opcode:  tlul_pkg::Get,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:     a_param:   3'h0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     a_size:    2'(WordSize),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:     a_mask:    {TL_DBW{1'b1}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:     a_source:  TL_AIW'(tl_i_source),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     a_address: {instr_addr_o[31:WordSize], {WordSize{1'b0}}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     a_data:    {TL_DW{1'b0}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     a_user:    '{default:'0},</pre>
<pre style="margin:0; padding:0 "> 209: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:     d_ready:   1'b1</pre>
<pre style="margin:0; padding:0 "> 211:   };</pre>
<pre style="margin:0; padding:0 "> 212: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:   assign instr_gnt_i    = tl_i_fifo2ibex.a_ready & tl_i_ibex2fifo.a_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:   assign instr_rvalid_i = tl_i_fifo2ibex.d_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   assign instr_rdata_i  = tl_i_fifo2ibex.d_data;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:   assign instr_err_i    = tl_i_fifo2ibex.d_error;</pre>
<pre style="margin:0; padding:0 "> 217: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   tlul_fifo_sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:     .ReqPass(FifoPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     .RspPass(FifoPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     .ReqDepth(FifoDepth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     .RspDepth(FifoDepth)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:   ) fifo_i (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:     .tl_h_i      (tl_i_ibex2fifo),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:     .tl_h_o      (tl_i_fifo2ibex),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:     .tl_d_o      (tl_i_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:     .tl_d_i      (tl_i_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:     .spare_req_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:     .spare_req_o (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:     .spare_rsp_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:     .spare_rsp_o ());</pre>
<pre style="margin:0; padding:0 "> 234: </pre>
<pre style="margin:0; padding:0 "> 235:   // Convert core data interface to TL-UL</pre>
<pre style="margin:0; padding:0 "> 236:   // The outgoing address is always word aligned.  If it's a write access that occupies</pre>
<pre style="margin:0; padding:0 "> 237:   // all lanes, then the operation is always PutFullData; otherwise it is always PutPartialData</pre>
<pre style="margin:0; padding:0 "> 238:   // When in partial opertaion, tlul allows writes smaller than the operation size, thus</pre>
<pre style="margin:0; padding:0 "> 239:   // size / mask information can be directly passed through</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:   assign tl_d_ibex2fifo = '{</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:     a_valid:   data_req_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     a_opcode:  (~data_we_o)        ? tlul_pkg::Get           :</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:                (data_be_o == 4'hf) ? tlul_pkg::PutFullData   :</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:                                      tlul_pkg::PutPartialData,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:     a_param:   3'h0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:     a_size:    2'(WordSize),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:     a_mask:    data_be_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:     a_source:  TL_AIW'(tl_d_source),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:     a_address: {data_addr_o[31:WordSize], {WordSize{1'b0}}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:     a_data:    data_wdata_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:     a_user:    '{default:'0},</pre>
<pre style="margin:0; padding:0 "> 252: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:     d_ready:   1'b1</pre>
<pre style="margin:0; padding:0 "> 254:   };</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:   assign data_gnt_i    = tl_d_fifo2ibex.a_ready & tl_d_ibex2fifo.a_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:   assign data_rvalid_i = tl_d_fifo2ibex.d_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:   assign data_rdata_i  = tl_d_fifo2ibex.d_data;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:   assign data_err_i    = tl_d_fifo2ibex.d_error;</pre>
<pre style="margin:0; padding:0 "> 259: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:   tlul_fifo_sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:     .ReqPass(FifoPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:     .RspPass(FifoPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:     .ReqDepth(FifoDepth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:     .RspDepth(FifoDepth)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:   ) fifo_d (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:     .tl_h_i      (tl_d_ibex2fifo),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .tl_h_o      (tl_d_fifo2ibex),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .tl_d_o      (tl_d_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .tl_d_i      (tl_d_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .spare_req_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .spare_req_o (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .spare_rsp_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:     .spare_rsp_o ());</pre>
<pre style="margin:0; padding:0 "> 276: </pre>
<pre style="margin:0; padding:0 "> 277: </pre>
<pre style="margin:0; padding:0 "> 278: `ifdef RVFI</pre>
<pre style="margin:0; padding:0 "> 279:   ibex_tracer ibex_tracer_i (</pre>
<pre style="margin:0; padding:0 "> 280:     .clk_i,</pre>
<pre style="margin:0; padding:0 "> 281:     .rst_ni,</pre>
<pre style="margin:0; padding:0 "> 282: </pre>
<pre style="margin:0; padding:0 "> 283:     .hart_id_i,</pre>
<pre style="margin:0; padding:0 "> 284: </pre>
<pre style="margin:0; padding:0 "> 285:     .rvfi_valid,</pre>
<pre style="margin:0; padding:0 "> 286:     .rvfi_order,</pre>
<pre style="margin:0; padding:0 "> 287:     .rvfi_insn,</pre>
<pre style="margin:0; padding:0 "> 288:     .rvfi_trap,</pre>
<pre style="margin:0; padding:0 "> 289:     .rvfi_halt,</pre>
<pre style="margin:0; padding:0 "> 290:     .rvfi_intr,</pre>
<pre style="margin:0; padding:0 "> 291:     .rvfi_mode,</pre>
<pre style="margin:0; padding:0 "> 292:     .rvfi_rs1_addr,</pre>
<pre style="margin:0; padding:0 "> 293:     .rvfi_rs2_addr,</pre>
<pre style="margin:0; padding:0 "> 294:     .rvfi_rs1_rdata,</pre>
<pre style="margin:0; padding:0 "> 295:     .rvfi_rs2_rdata,</pre>
<pre style="margin:0; padding:0 "> 296:     .rvfi_rd_addr,</pre>
<pre style="margin:0; padding:0 "> 297:     .rvfi_rd_wdata,</pre>
<pre style="margin:0; padding:0 "> 298:     .rvfi_pc_rdata,</pre>
<pre style="margin:0; padding:0 "> 299:     .rvfi_pc_wdata,</pre>
<pre style="margin:0; padding:0 "> 300:     .rvfi_mem_addr,</pre>
<pre style="margin:0; padding:0 "> 301:     .rvfi_mem_rmask,</pre>
<pre style="margin:0; padding:0 "> 302:     .rvfi_mem_wmask,</pre>
<pre style="margin:0; padding:0 "> 303:     .rvfi_mem_rdata,</pre>
<pre style="margin:0; padding:0 "> 304:     .rvfi_mem_wdata</pre>
<pre style="margin:0; padding:0 "> 305:   );</pre>
<pre style="margin:0; padding:0 "> 306: `endif</pre>
<pre style="margin:0; padding:0 "> 307: </pre>
<pre style="margin:0; padding:0 "> 308: </pre>
<pre style="margin:0; padding:0 "> 309: endmodule</pre>
<pre style="margin:0; padding:0 "> 310: </pre>
</body>
</html>
