TimeQuest Timing Analyzer report for microprocessador
Fri May 19 14:45:56 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'controlador:controlador0|alucontrol[0]'
 13. Slow Model Setup: 'controlador:controlador0|state.ST'
 14. Slow Model Setup: 'controlador:controlador0|state.ADD'
 15. Slow Model Setup: 'controlador:controlador0|state.JMP'
 16. Slow Model Hold: 'controlador:controlador0|state.ST'
 17. Slow Model Hold: 'controlador:controlador0|state.ADD'
 18. Slow Model Hold: 'controlador:controlador0|state.JMP'
 19. Slow Model Hold: 'controlador:controlador0|alucontrol[0]'
 20. Slow Model Hold: 'clk'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[0]'
 23. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'
 24. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.JMP'
 25. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ST'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'clk'
 36. Fast Model Setup: 'controlador:controlador0|alucontrol[0]'
 37. Fast Model Setup: 'controlador:controlador0|state.ST'
 38. Fast Model Setup: 'controlador:controlador0|state.ADD'
 39. Fast Model Setup: 'controlador:controlador0|state.JMP'
 40. Fast Model Hold: 'controlador:controlador0|state.ADD'
 41. Fast Model Hold: 'controlador:controlador0|state.ST'
 42. Fast Model Hold: 'clk'
 43. Fast Model Hold: 'controlador:controlador0|state.JMP'
 44. Fast Model Hold: 'controlador:controlador0|alucontrol[0]'
 45. Fast Model Minimum Pulse Width: 'clk'
 46. Fast Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[0]'
 47. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'
 48. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.JMP'
 49. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ST'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; microprocessador                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                    ;
; controlador:controlador0|alucontrol[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|alucontrol[0] } ;
; controlador:controlador0|state.ADD     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.ADD }     ;
; controlador:controlador0|state.JMP     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.JMP }     ;
; controlador:controlador0|state.ST      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.ST }      ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                    ;
+------------+-----------------+----------------------------------------+-------------------------+
; INF MHz    ; 284.58 MHz      ; controlador:controlador0|alucontrol[0] ; limit due to hold check ;
; INF MHz    ; 162.87 MHz      ; controlador:controlador0|state.ST      ; limit due to hold check ;
; 131.77 MHz ; 131.77 MHz      ; clk                                    ;                         ;
+------------+-----------------+----------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -8.722 ; -431.352      ;
; controlador:controlador0|alucontrol[0] ; -6.238 ; -52.597       ;
; controlador:controlador0|state.ST      ; -4.033 ; -18.009       ;
; controlador:controlador0|state.ADD     ; -3.829 ; -21.530       ;
; controlador:controlador0|state.JMP     ; -1.718 ; -3.881        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlador:controlador0|state.ST      ; -3.070 ; -16.308       ;
; controlador:controlador0|state.ADD     ; -2.624 ; -9.781        ;
; controlador:controlador0|state.JMP     ; -1.856 ; -3.551        ;
; controlador:controlador0|alucontrol[0] ; -1.757 ; -13.495       ;
; clk                                    ; -1.624 ; -14.752       ;
+----------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.000 ; -241.380      ;
; controlador:controlador0|alucontrol[0] ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ADD     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.JMP     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ST      ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                  ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -8.722 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.999     ; 7.259      ;
; -8.716 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.999     ; 7.253      ;
; -8.693 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.997     ; 7.232      ;
; -8.693 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.997     ; 7.232      ;
; -8.688 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.999     ; 7.225      ;
; -8.688 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.999     ; 7.225      ;
; -8.687 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.843     ; 7.380      ;
; -8.681 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.843     ; 7.374      ;
; -8.658 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.841     ; 7.353      ;
; -8.658 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.841     ; 7.353      ;
; -8.653 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.843     ; 7.346      ;
; -8.653 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.843     ; 7.346      ;
; -8.614 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 7.150      ;
; -8.609 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.008     ; 7.137      ;
; -8.608 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 7.144      ;
; -8.585 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.998     ; 7.123      ;
; -8.585 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.998     ; 7.123      ;
; -8.580 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 7.116      ;
; -8.580 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 7.116      ;
; -8.574 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.008     ; 7.102      ;
; -8.574 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.008     ; 7.102      ;
; -8.574 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.852     ; 7.258      ;
; -8.565 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.999     ; 7.102      ;
; -8.540 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.997     ; 7.079      ;
; -8.539 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.852     ; 7.223      ;
; -8.539 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.852     ; 7.223      ;
; -8.538 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.997     ; 7.077      ;
; -8.537 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.997     ; 7.076      ;
; -8.530 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.843     ; 7.223      ;
; -8.505 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.841     ; 7.200      ;
; -8.503 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.841     ; 7.198      ;
; -8.502 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.841     ; 7.197      ;
; -8.501 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.009     ; 7.028      ;
; -8.500 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.656     ; 7.380      ;
; -8.496 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.999     ; 7.033      ;
; -8.494 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.656     ; 7.374      ;
; -8.471 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.654     ; 7.353      ;
; -8.471 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.654     ; 7.353      ;
; -8.466 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.009     ; 6.993      ;
; -8.466 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.009     ; 6.993      ;
; -8.466 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.656     ; 7.346      ;
; -8.466 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.656     ; 7.346      ;
; -8.461 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.843     ; 7.154      ;
; -8.457 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 6.993      ;
; -8.444 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.699     ; 7.281      ;
; -8.438 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.699     ; 7.275      ;
; -8.432 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.998     ; 6.970      ;
; -8.430 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.998     ; 6.968      ;
; -8.429 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.998     ; 6.967      ;
; -8.425 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.699     ; 7.262      ;
; -8.425 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.699     ; 7.262      ;
; -8.415 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.697     ; 7.254      ;
; -8.415 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.697     ; 7.254      ;
; -8.412 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.997     ; 6.951      ;
; -8.395 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.999     ; 6.932      ;
; -8.390 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.697     ; 7.229      ;
; -8.388 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 6.924      ;
; -8.387 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 6.923      ;
; -8.387 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.697     ; 7.226      ;
; -8.387 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.665     ; 7.258      ;
; -8.377 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.841     ; 7.072      ;
; -8.375 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.997     ; 6.914      ;
; -8.360 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.843     ; 7.053      ;
; -8.356 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.999     ; 6.893      ;
; -8.352 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.844     ; 7.044      ;
; -8.352 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.665     ; 7.223      ;
; -8.352 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.665     ; 7.223      ;
; -8.343 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.656     ; 7.223      ;
; -8.340 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.841     ; 7.035      ;
; -8.336 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 6.872      ;
; -8.331 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.708     ; 7.159      ;
; -8.321 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.843     ; 7.014      ;
; -8.318 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.654     ; 7.200      ;
; -8.316 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.654     ; 7.198      ;
; -8.315 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.654     ; 7.197      ;
; -8.304 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.998     ; 6.842      ;
; -8.301 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.844     ; 6.993      ;
; -8.297 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.007     ; 6.826      ;
; -8.296 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.007     ; 6.825      ;
; -8.296 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.708     ; 7.124      ;
; -8.296 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.708     ; 7.124      ;
; -8.287 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.699     ; 7.124      ;
; -8.287 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 6.823      ;
; -8.279 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.001     ; 6.814      ;
; -8.274 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.656     ; 7.154      ;
; -8.267 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.998     ; 6.805      ;
; -8.262 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.851     ; 6.947      ;
; -8.261 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.851     ; 6.946      ;
; -8.260 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.697     ; 7.099      ;
; -8.257 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.512     ; 7.281      ;
; -8.256 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.533     ; 7.259      ;
; -8.251 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.512     ; 7.275      ;
; -8.250 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.533     ; 7.253      ;
; -8.248 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.000     ; 6.784      ;
; -8.238 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.512     ; 7.262      ;
; -8.238 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.512     ; 7.262      ;
; -8.228 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.001     ; 6.763      ;
; -8.228 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.510     ; 7.254      ;
; -8.228 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.510     ; 7.254      ;
; -8.227 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.531     ; 7.232      ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|alucontrol[0]'                                                                                                                                                       ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                             ; Launch Clock                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; -6.238 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.022     ; 4.763      ;
; -6.172 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.866     ; 4.853      ;
; -6.166 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.018     ; 4.677      ;
; -6.136 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.116     ; 4.669      ;
; -6.130 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.023     ; 4.654      ;
; -6.099 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.856     ; 4.764      ;
; -6.087 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.722     ; 4.912      ;
; -6.070 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.960     ; 4.759      ;
; -6.028 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.117     ; 4.560      ;
; -5.985 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.816     ; 4.818      ;
; -5.985 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.679     ; 4.853      ;
; -5.955 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.116     ; 4.471      ;
; -5.944 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.013     ; 4.452      ;
; -5.912 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.669     ; 4.764      ;
; -5.900 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.535     ; 4.912      ;
; -5.889 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.960     ; 4.561      ;
; -5.888 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.862     ; 4.555      ;
; -5.883 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.773     ; 4.759      ;
; -5.874 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.012     ; 4.383      ;
; -5.847 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.164     ; 4.353      ;
; -5.847 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.117     ; 4.362      ;
; -5.846 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.019     ; 4.356      ;
; -5.838 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.008     ; 4.500      ;
; -5.798 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.629     ; 4.818      ;
; -5.772 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.556     ; 4.763      ;
; -5.739 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.165     ; 4.244      ;
; -5.724 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.712     ; 4.533      ;
; -5.717 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.012     ; 4.256      ;
; -5.702 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.773     ; 4.561      ;
; -5.701 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.675     ; 4.555      ;
; -5.700 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.552     ; 4.677      ;
; -5.696 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.864     ; 4.502      ;
; -5.672 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.011     ; 4.212      ;
; -5.671 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.816     ; 4.487      ;
; -5.670 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.650     ; 4.669      ;
; -5.664 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.557     ; 4.654      ;
; -5.651 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.821     ; 4.500      ;
; -5.611 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.718     ; 4.422      ;
; -5.562 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.651     ; 4.560      ;
; -5.537 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.525     ; 4.533      ;
; -5.509 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.677     ; 4.502      ;
; -5.489 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.650     ; 4.471      ;
; -5.484 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.629     ; 4.487      ;
; -5.478 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.547     ; 4.452      ;
; -5.424 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.531     ; 4.422      ;
; -5.408 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.546     ; 4.383      ;
; -5.381 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.698     ; 4.353      ;
; -5.381 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.651     ; 4.362      ;
; -5.380 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.553     ; 4.356      ;
; -5.374 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.855     ; 4.037      ;
; -5.346 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.011     ; 3.853      ;
; -5.341 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.855     ; 4.037      ;
; -5.332 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.012     ; 3.838      ;
; -5.273 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.699     ; 4.244      ;
; -5.251 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.546     ; 4.256      ;
; -5.206 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.545     ; 4.212      ;
; -5.187 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.668     ; 4.037      ;
; -5.154 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.668     ; 4.037      ;
; -5.123 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.711     ; 3.963      ;
; -5.097 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.711     ; 3.904      ;
; -5.065 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.960     ; 3.778      ;
; -5.041 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.116     ; 3.598      ;
; -5.027 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -1.117     ; 3.583      ;
; -4.936 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.524     ; 3.963      ;
; -4.910 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.524     ; 3.904      ;
; -4.880 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.545     ; 3.853      ;
; -4.878 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.773     ; 3.778      ;
; -4.866 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.546     ; 3.838      ;
; -4.788 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.816     ; 3.645      ;
; -4.601 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.629     ; 3.645      ;
; -4.575 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.650     ; 3.598      ;
; -4.561 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.651     ; 3.583      ;
; -4.052 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.986      ; 5.085      ;
; -3.950 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.892      ; 4.991      ;
; -3.939 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.986      ; 4.972      ;
; -3.914 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.977      ; 4.938      ;
; -3.901 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.975      ; 4.923      ;
; -3.896 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.975      ; 4.918      ;
; -3.837 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.892      ; 4.878      ;
; -3.822 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.977      ; 4.846      ;
; -3.820 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.985      ; 4.852      ;
; -3.812 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.883      ; 4.844      ;
; -3.799 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.881      ; 4.829      ;
; -3.794 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.881      ; 4.824      ;
; -3.782 ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.985      ; 4.814      ;
; -3.769 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.892      ; 4.793      ;
; -3.750 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.981      ; 4.760      ;
; -3.736 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.986      ; 4.769      ;
; -3.732 ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.988      ; 4.741      ;
; -3.720 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.883      ; 4.752      ;
; -3.718 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.891      ; 4.758      ;
; -3.705 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.974      ; 4.726      ;
; -3.699 ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.975      ; 4.721      ;
; -3.697 ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.978      ; 4.722      ;
; -3.680 ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.977      ; 4.704      ;
; -3.680 ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.891      ; 4.720      ;
; -3.664 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.990      ; 4.683      ;
; -3.661 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.844      ; 4.675      ;
; -3.656 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.892      ; 4.680      ;
; -3.634 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.892      ; 4.675      ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.ST'                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -4.033 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.471      ; 5.048      ;
; -4.033 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.471      ; 5.048      ;
; -4.033 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.471      ; 5.048      ;
; -4.033 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.471      ; 5.048      ;
; -4.033 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.471      ; 5.048      ;
; -4.033 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.471      ; 5.048      ;
; -4.033 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.471      ; 5.048      ;
; -4.033 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.471      ; 5.048      ;
; -4.005 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.593      ; 5.005      ;
; -4.005 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.593      ; 5.005      ;
; -4.005 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.593      ; 5.005      ;
; -4.005 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.593      ; 5.005      ;
; -4.005 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.593      ; 5.005      ;
; -4.005 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.593      ; 5.005      ;
; -4.005 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.593      ; 5.005      ;
; -4.005 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.593      ; 5.005      ;
; -3.968 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.470      ; 4.925      ;
; -3.968 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.470      ; 4.925      ;
; -3.968 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.470      ; 4.925      ;
; -3.968 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.470      ; 4.925      ;
; -3.968 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.470      ; 4.925      ;
; -3.968 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.470      ; 4.925      ;
; -3.968 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.470      ; 4.925      ;
; -3.968 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.470      ; 4.925      ;
; -3.581 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.449      ; 4.515      ;
; -3.581 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.449      ; 4.515      ;
; -3.581 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.449      ; 4.515      ;
; -3.581 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.449      ; 4.515      ;
; -3.581 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.449      ; 4.515      ;
; -3.581 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.449      ; 4.515      ;
; -3.581 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.449      ; 4.515      ;
; -3.581 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.449      ; 4.515      ;
; -2.603 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.053      ; 3.143      ;
; -2.575 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.053      ; 3.115      ;
; -2.570 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.053      ; 3.110      ;
; -2.548 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.054      ; 3.146      ;
; -2.520 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.054      ; 3.118      ;
; -2.515 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.054      ; 3.113      ;
; -2.090 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.053      ; 2.630      ;
; -1.630 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.054      ; 2.228      ;
; -1.214 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.210      ; 2.451      ;
; -1.208 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.384      ; 2.464      ;
; -1.088 ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.210      ; 2.325      ;
; -1.082 ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.384      ; 2.338      ;
; -0.950 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.210      ; 2.187      ;
; -0.944 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.384      ; 2.200      ;
; -0.827 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.210      ; 2.064      ;
; -0.387 ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.692      ; 2.106      ;
; -0.375 ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.866      ; 2.113      ;
; -0.320 ; controlador:controlador0|state.MVI                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.866      ; 2.058      ;
; 0.053  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.832      ; 1.628      ;
; 1.074  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 4.192      ; 2.855      ;
; 1.129  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 4.193      ; 2.858      ;
; 1.574  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 4.192      ; 2.855      ;
; 1.629  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 4.193      ; 2.858      ;
; 1.726  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 4.349      ; 2.400      ;
; 1.732  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 4.523      ; 2.413      ;
; 1.844  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 4.315      ; 2.128      ;
; 1.912  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 4.171      ; 1.994      ;
; 2.226  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 4.349      ; 2.400      ;
; 2.232  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 4.523      ; 2.413      ;
; 2.344  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 4.315      ; 2.128      ;
; 2.412  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 4.171      ; 1.994      ;
; 2.626  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 3.976      ; 1.156      ;
; 3.126  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 3.976      ; 1.156      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.ADD'                                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                ; Launch Clock                      ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; -3.829 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.827     ; 1.665      ;
; -3.818 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.780      ; 5.005      ;
; -3.818 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.780      ; 5.005      ;
; -3.818 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.780      ; 5.005      ;
; -3.818 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.780      ; 5.005      ;
; -3.818 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.780      ; 5.005      ;
; -3.818 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.780      ; 5.005      ;
; -3.818 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.780      ; 5.005      ;
; -3.818 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.780      ; 5.005      ;
; -3.606 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.827     ; 1.442      ;
; -3.567 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.937      ; 5.048      ;
; -3.567 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.937      ; 5.048      ;
; -3.567 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.937      ; 5.048      ;
; -3.567 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.937      ; 5.048      ;
; -3.567 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.937      ; 5.048      ;
; -3.567 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.937      ; 5.048      ;
; -3.567 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.937      ; 5.048      ;
; -3.567 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.937      ; 5.048      ;
; -3.502 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.936      ; 4.925      ;
; -3.502 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.936      ; 4.925      ;
; -3.502 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.936      ; 4.925      ;
; -3.502 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.936      ; 4.925      ;
; -3.502 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.936      ; 4.925      ;
; -3.502 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.936      ; 4.925      ;
; -3.502 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.936      ; 4.925      ;
; -3.502 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.936      ; 4.925      ;
; -3.420 ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.067     ; 2.018      ;
; -3.394 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.636      ; 4.515      ;
; -3.394 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.636      ; 4.515      ;
; -3.394 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.636      ; 4.515      ;
; -3.394 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.636      ; 4.515      ;
; -3.394 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.636      ; 4.515      ;
; -3.394 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.636      ; 4.515      ;
; -3.394 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.636      ; 4.515      ;
; -3.394 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.636      ; 4.515      ;
; -3.317 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.067     ; 1.915      ;
; -2.137 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.519      ; 3.143      ;
; -2.109 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.519      ; 3.115      ;
; -2.104 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.519      ; 3.110      ;
; -2.082 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.520      ; 3.146      ;
; -2.054 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.520      ; 3.118      ;
; -2.049 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.520      ; 3.113      ;
; -1.624 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.519      ; 2.630      ;
; -1.164 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.520      ; 2.228      ;
; 1.540  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 4.658      ; 2.855      ;
; 1.595  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 4.659      ; 2.858      ;
; 2.031  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 4.502      ; 2.128      ;
; 2.040  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 4.658      ; 2.855      ;
; 2.095  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 4.659      ; 2.858      ;
; 2.099  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 4.358      ; 1.994      ;
; 2.531  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 4.502      ; 2.128      ;
; 2.599  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 4.358      ; 1.994      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.JMP'                                                                                                                                                     ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.718 ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.706      ; 2.451      ;
; -1.712 ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.880      ; 2.464      ;
; -1.592 ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.706      ; 2.325      ;
; -1.586 ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.880      ; 2.338      ;
; -1.454 ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.706      ; 2.187      ;
; -1.448 ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.880      ; 2.200      ;
; -1.331 ; controlador:controlador0|state.MOV    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.706      ; 2.064      ;
; -0.891 ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.188      ; 2.106      ;
; -0.879 ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.362      ; 2.113      ;
; -0.824 ; controlador:controlador0|state.MVI    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.362      ; 2.058      ;
; -0.451 ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.328      ; 1.628      ;
; 1.222  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.500        ; 3.845      ; 2.400      ;
; 1.228  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.500        ; 4.019      ; 2.413      ;
; 1.722  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 1.000        ; 3.845      ; 2.400      ;
; 1.728  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 1.000        ; 4.019      ; 2.413      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.ST'                                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -3.070 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 3.976      ; 1.156      ;
; -2.570 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 3.976      ; 1.156      ;
; -2.437 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 4.315      ; 2.128      ;
; -2.427 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 4.171      ; 1.994      ;
; -2.360 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 4.523      ; 2.413      ;
; -2.199 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 4.349      ; 2.400      ;
; -2.026 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 4.192      ; 2.416      ;
; -1.937 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 4.315      ; 2.128      ;
; -1.927 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 4.171      ; 1.994      ;
; -1.860 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 4.523      ; 2.413      ;
; -1.699 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 4.349      ; 2.400      ;
; -1.585 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 4.193      ; 2.858      ;
; -1.526 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 4.192      ; 2.416      ;
; -1.085 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 4.193      ; 2.858      ;
; -0.204 ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.832      ; 1.628      ;
; 0.192  ; controlador:controlador0|state.MVI                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.866      ; 2.058      ;
; 0.247  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.866      ; 2.113      ;
; 0.414  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.692      ; 2.106      ;
; 0.816  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.384      ; 2.200      ;
; 0.854  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.210      ; 2.064      ;
; 0.954  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.384      ; 2.338      ;
; 0.977  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.210      ; 2.187      ;
; 1.080  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.384      ; 2.464      ;
; 1.115  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.210      ; 2.325      ;
; 1.241  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.210      ; 2.451      ;
; 1.674  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.054      ; 2.228      ;
; 2.077  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.053      ; 2.630      ;
; 2.118  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.053      ; 2.671      ;
; 2.123  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.053      ; 2.676      ;
; 2.151  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.053      ; 2.704      ;
; 2.559  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.054      ; 3.113      ;
; 2.564  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.054      ; 3.118      ;
; 2.592  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.054      ; 3.146      ;
; 3.429  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.449      ; 4.378      ;
; 3.429  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.449      ; 4.378      ;
; 3.429  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.449      ; 4.378      ;
; 3.429  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.449      ; 4.378      ;
; 3.429  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.449      ; 4.378      ;
; 3.429  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.449      ; 4.378      ;
; 3.429  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.449      ; 4.378      ;
; 3.429  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.449      ; 4.378      ;
; 3.549  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.471      ; 4.520      ;
; 3.549  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.471      ; 4.520      ;
; 3.549  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.471      ; 4.520      ;
; 3.549  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.471      ; 4.520      ;
; 3.549  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.471      ; 4.520      ;
; 3.549  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.471      ; 4.520      ;
; 3.549  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.471      ; 4.520      ;
; 3.549  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.471      ; 4.520      ;
; 3.722  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.593      ; 4.815      ;
; 3.722  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.593      ; 4.815      ;
; 3.722  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.593      ; 4.815      ;
; 3.722  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.593      ; 4.815      ;
; 3.722  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.593      ; 4.815      ;
; 3.722  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.593      ; 4.815      ;
; 3.722  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.593      ; 4.815      ;
; 3.722  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.593      ; 4.815      ;
; 3.756  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.470      ; 4.726      ;
; 3.756  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.470      ; 4.726      ;
; 3.756  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.470      ; 4.726      ;
; 3.756  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.470      ; 4.726      ;
; 3.756  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.470      ; 4.726      ;
; 3.756  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.470      ; 4.726      ;
; 3.756  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.470      ; 4.726      ;
; 3.756  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.470      ; 4.726      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.ADD'                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                ; Launch Clock                      ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; -2.624 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 4.502      ; 2.128      ;
; -2.614 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 4.358      ; 1.994      ;
; -2.492 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 4.658      ; 2.416      ;
; -2.124 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 4.502      ; 2.128      ;
; -2.114 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 4.358      ; 1.994      ;
; -2.051 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 4.659      ; 2.858      ;
; -1.992 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 4.658      ; 2.416      ;
; -1.551 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 4.659      ; 2.858      ;
; 1.208  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.520      ; 2.228      ;
; 1.611  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.519      ; 2.630      ;
; 1.652  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.519      ; 2.671      ;
; 1.657  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.519      ; 2.676      ;
; 1.685  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.519      ; 2.704      ;
; 2.093  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.520      ; 3.113      ;
; 2.098  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.520      ; 3.118      ;
; 2.126  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.520      ; 3.146      ;
; 3.083  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.937      ; 4.520      ;
; 3.083  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.937      ; 4.520      ;
; 3.083  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.937      ; 4.520      ;
; 3.083  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.937      ; 4.520      ;
; 3.083  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.937      ; 4.520      ;
; 3.083  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.937      ; 4.520      ;
; 3.083  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.937      ; 4.520      ;
; 3.083  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.937      ; 4.520      ;
; 3.242  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.636      ; 4.378      ;
; 3.242  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.636      ; 4.378      ;
; 3.242  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.636      ; 4.378      ;
; 3.242  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.636      ; 4.378      ;
; 3.242  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.636      ; 4.378      ;
; 3.242  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.636      ; 4.378      ;
; 3.242  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.636      ; 4.378      ;
; 3.242  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.636      ; 4.378      ;
; 3.290  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.936      ; 4.726      ;
; 3.290  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.936      ; 4.726      ;
; 3.290  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.936      ; 4.726      ;
; 3.290  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.936      ; 4.726      ;
; 3.290  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.936      ; 4.726      ;
; 3.290  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.936      ; 4.726      ;
; 3.290  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.936      ; 4.726      ;
; 3.290  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.936      ; 4.726      ;
; 3.482  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.067     ; 1.915      ;
; 3.535  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.780      ; 4.815      ;
; 3.535  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.780      ; 4.815      ;
; 3.535  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.780      ; 4.815      ;
; 3.535  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.780      ; 4.815      ;
; 3.535  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.780      ; 4.815      ;
; 3.535  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.780      ; 4.815      ;
; 3.535  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.780      ; 4.815      ;
; 3.535  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.780      ; 4.815      ;
; 3.585  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.067     ; 2.018      ;
; 3.769  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.827     ; 1.442      ;
; 3.992  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.827     ; 1.665      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.JMP'                                                                                                                                                      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.856 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.000        ; 4.019      ; 2.413      ;
; -1.695 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.000        ; 3.845      ; 2.400      ;
; -1.356 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; -0.500       ; 4.019      ; 2.413      ;
; -1.195 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; -0.500       ; 3.845      ; 2.400      ;
; 0.300  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.328      ; 1.628      ;
; 0.696  ; controlador:controlador0|state.MVI    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.362      ; 2.058      ;
; 0.751  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.362      ; 2.113      ;
; 0.918  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.188      ; 2.106      ;
; 1.320  ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.880      ; 2.200      ;
; 1.358  ; controlador:controlador0|state.MOV    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.706      ; 2.064      ;
; 1.458  ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.880      ; 2.338      ;
; 1.481  ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.706      ; 2.187      ;
; 1.584  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.880      ; 2.464      ;
; 1.619  ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.706      ; 2.325      ;
; 1.745  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.706      ; 2.451      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|alucontrol[0]'                                                                                                                                                            ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                             ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.757 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.646      ; 1.889      ;
; -1.707 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.542      ; 1.835      ;
; -1.655 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.647      ; 1.992      ;
; -1.650 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.647      ; 1.997      ;
; -1.531 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.542      ; 2.011      ;
; -1.437 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.542      ; 2.105      ;
; -1.330 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.636      ; 2.306      ;
; -1.320 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.640      ; 2.320      ;
; -1.257 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.646      ; 1.889      ;
; -1.207 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.542      ; 1.835      ;
; -1.155 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.647      ; 1.992      ;
; -1.150 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.647      ; 1.997      ;
; -1.108 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.494      ; 2.386      ;
; -1.031 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.542      ; 2.011      ;
; -0.937 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.542      ; 2.105      ;
; -0.830 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.636      ; 2.306      ;
; -0.820 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.640      ; 2.320      ;
; -0.608 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.494      ; 2.386      ;
; -0.186 ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.335      ; 1.649      ;
; 0.013  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.334      ; 1.847      ;
; 0.036  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.324      ; 1.860      ;
; 0.083  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.182      ; 1.765      ;
; 0.094  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.335      ; 1.929      ;
; 0.168  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.230      ; 1.898      ;
; 0.257  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.328      ; 2.085      ;
; 0.291  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.230      ; 2.021      ;
; 0.299  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.230      ; 2.029      ;
; 1.791  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.988      ; 2.779      ;
; 2.111  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.988      ; 3.099      ;
; 2.131  ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 3.118      ;
; 2.176  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.881      ; 3.057      ;
; 2.223  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.883      ; 3.106      ;
; 2.274  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.988      ; 3.262      ;
; 2.328  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.891      ; 3.219      ;
; 2.332  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.997      ; 3.329      ;
; 2.348  ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 3.335      ;
; 2.394  ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.880      ; 3.274      ;
; 2.422  ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 3.409      ;
; 2.426  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.981      ; 3.407      ;
; 2.442  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 3.429      ;
; 2.453  ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.986      ; 3.439      ;
; 2.466  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 3.453      ;
; 2.482  ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.891      ; 3.373      ;
; 2.528  ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.881      ; 3.409      ;
; 2.530  ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.989      ; 3.519      ;
; 2.545  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.990      ; 3.535      ;
; 2.569  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.996      ; 3.565      ;
; 2.570  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.997      ; 3.567      ;
; 2.582  ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.977      ; 3.559      ;
; 2.593  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.985      ; 3.578      ;
; 2.602  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.977      ; 3.579      ;
; 2.626  ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.835      ; 3.461      ;
; 2.631  ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.988      ; 3.619      ;
; 2.635  ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.985      ; 3.620      ;
; 2.644  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.997      ; 3.641      ;
; 2.646  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.835      ; 3.481      ;
; 2.670  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.835      ; 3.505      ;
; 2.681  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 3.668      ;
; 2.687  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.996      ; 3.683      ;
; 2.723  ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.996      ; 3.719      ;
; 2.740  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.883      ; 3.623      ;
; 2.742  ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.985      ; 3.727      ;
; 2.749  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.881      ; 3.630      ;
; 2.752  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.883      ; 3.635      ;
; 2.763  ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.835      ; 3.598      ;
; 2.765  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.881      ; 3.646      ;
; 2.797  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.833      ; 3.630      ;
; 2.812  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.883      ; 3.695      ;
; 2.826  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.996      ; 3.822      ;
; 2.827  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.988      ; 3.815      ;
; 2.829  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.985      ; 3.814      ;
; 2.850  ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.989      ; 3.839      ;
; 2.854  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.990      ; 3.844      ;
; 2.876  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 3.863      ;
; 2.885  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.883      ; 3.768      ;
; 2.885  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.835      ; 3.720      ;
; 2.891  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.844      ; 3.735      ;
; 2.892  ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.985      ; 3.877      ;
; 2.902  ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.975      ; 3.877      ;
; 2.938  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.977      ; 3.915      ;
; 2.938  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.883      ; 3.821      ;
; 2.945  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 3.932      ;
; 2.946  ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.833      ; 3.779      ;
; 2.951  ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.988      ; 3.939      ;
; 2.961  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.892      ; 3.853      ;
; 2.964  ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.988      ; 3.952      ;
; 2.980  ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.996      ; 3.976      ;
; 2.988  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.977      ; 3.965      ;
; 2.992  ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.835      ; 3.827      ;
; 2.999  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.996      ; 3.995      ;
; 3.033  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.833      ; 3.866      ;
; 3.037  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.981      ; 4.018      ;
; 3.065  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.975      ; 4.040      ;
; 3.080  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.835      ; 3.915      ;
; 3.093  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.883      ; 3.976      ;
; 3.117  ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.881      ; 3.998      ;
; 3.123  ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.985      ; 4.108      ;
; 3.149  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.835      ; 3.984      ;
; 3.157  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.987      ; 4.144      ;
; 3.159  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.986      ; 4.145      ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                                                                            ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.624 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.657      ; 1.549      ;
; -1.315 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[0]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.665      ; 1.866      ;
; -1.315 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[1]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.665      ; 1.866      ;
; -1.315 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.665      ; 1.866      ;
; -1.315 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.665      ; 1.866      ;
; -1.315 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.665      ; 1.866      ;
; -1.315 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.665      ; 1.866      ;
; -1.315 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.665      ; 1.866      ;
; -1.315 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.665      ; 1.866      ;
; -1.124 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.657      ; 1.549      ;
; -0.815 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[0]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.665      ; 1.866      ;
; -0.815 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[1]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.665      ; 1.866      ;
; -0.815 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.665      ; 1.866      ;
; -0.815 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.665      ; 1.866      ;
; -0.815 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.665      ; 1.866      ;
; -0.815 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.665      ; 1.866      ;
; -0.815 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.665      ; 1.866      ;
; -0.815 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.665      ; 1.866      ;
; -0.678 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 2.247      ;
; -0.421 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.658      ; 2.503      ;
; -0.399 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.661      ; 2.528      ;
; -0.363 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 2.562      ;
; -0.348 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.658      ; 2.826      ;
; -0.348 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.658      ; 2.826      ;
; -0.261 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.657      ; 2.662      ;
; -0.178 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.659      ; 2.247      ;
; -0.047 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[6]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 2.878      ;
; -0.022 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.658      ; 2.902      ;
; -0.004 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.661      ; 2.923      ;
; 0.027  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[1]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.658      ; 2.951      ;
; 0.079  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.658      ; 2.503      ;
; 0.087  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.264      ;
; 0.087  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.264      ;
; 0.087  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.264      ;
; 0.087  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.264      ;
; 0.101  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.661      ; 2.528      ;
; 0.109  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.650      ; 3.275      ;
; 0.113  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.651      ; 3.280      ;
; 0.137  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.659      ; 2.562      ;
; 0.147  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 3.072      ;
; 0.149  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 3.074      ;
; 0.152  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.658      ; 2.826      ;
; 0.152  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.658      ; 2.826      ;
; 0.184  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 3.109      ;
; 0.239  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.657      ; 2.662      ;
; 0.282  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 3.207      ;
; 0.297  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.472      ;
; 0.297  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.472      ;
; 0.297  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.472      ;
; 0.297  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.472      ;
; 0.330  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 3.255      ;
; 0.330  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 3.255      ;
; 0.332  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.509      ;
; 0.333  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.651      ; 3.500      ;
; 0.336  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.650      ; 3.502      ;
; 0.336  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.650      ; 3.502      ;
; 0.360  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.650      ; 3.276      ;
; 0.360  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.650      ; 3.276      ;
; 0.361  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.536      ;
; 0.361  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.536      ;
; 0.361  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.536      ;
; 0.361  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.536      ;
; 0.361  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.536      ;
; 0.365  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.661      ; 3.292      ;
; 0.368  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.661      ; 3.295      ;
; 0.373  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.662      ; 3.551      ;
; 0.391  ; datapath:datapath0|register1:regcarryflag|out0               ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.434  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[1]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.658      ; 3.358      ;
; 0.436  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.611      ;
; 0.436  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.611      ;
; 0.446  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[0]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.662      ; 3.374      ;
; 0.453  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[6]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.659      ; 2.878      ;
; 0.478  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.658      ; 2.902      ;
; 0.496  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.661      ; 2.923      ;
; 0.499  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.658      ; 3.673      ;
; 0.499  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.658      ; 3.673      ;
; 0.499  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.661      ; 3.426      ;
; 0.521  ; datapath:datapath0|programcounter:programcounter0|current[7] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.527  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[1]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.658      ; 2.951      ;
; 0.559  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.734      ;
; 0.559  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.659      ; 3.734      ;
; 0.566  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.743      ;
; 0.566  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.743      ;
; 0.583  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.760      ;
; 0.583  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.661      ; 3.760      ;
; 0.587  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.661      ; 3.264      ;
; 0.587  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.661      ; 3.264      ;
; 0.587  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.661      ; 3.264      ;
; 0.587  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.661      ; 3.264      ;
; 0.607  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.650      ; 3.523      ;
; 0.609  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.650      ; 3.275      ;
; 0.613  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.651      ; 3.280      ;
; 0.647  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.659      ; 3.072      ;
; 0.649  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.659      ; 3.074      ;
; 0.652  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 3.577      ;
; 0.657  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[6]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.659      ; 3.582      ;
; 0.677  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.968      ;
; 0.678  ; datapath:datapath0|programcounter:programcounter0|current[7] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.684  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.659      ; 3.109      ;
; 0.686  ; datapath:datapath0|programcounter:programcounter0|current[6] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.977      ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.LD                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[0]'                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; controlador0|alucontrol[0]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; controlador0|alucontrol[0]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath0|mux0|Mux0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath0|mux0|Mux0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[7]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[8]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[8]   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.JMP'                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[0]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[0]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[2]|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[2]|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|state.JMP|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|state.JMP|regout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[2] ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ST'                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|datamem_write_enable|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|datamem_write_enable|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -2.844 ; -2.844 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 6.721 ; 6.721 ; Rise       ; clk             ;
; finished  ; clk        ; 8.088 ; 8.088 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.709 ; 6.709 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.762 ; 6.762 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 7.021 ; 7.021 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 6.721 ; 6.721 ; Rise       ; clk             ;
; finished  ; clk        ; 7.856 ; 7.856 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 6.709 ; 6.709 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.709 ; 6.709 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.762 ; 6.762 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 7.021 ; 7.021 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.437 ; -184.174      ;
; controlador:controlador0|alucontrol[0] ; -2.474 ; -20.802       ;
; controlador:controlador0|state.ST      ; -2.221 ; -8.571        ;
; controlador:controlador0|state.ADD     ; -2.144 ; -11.201       ;
; controlador:controlador0|state.JMP     ; -0.175 ; -0.346        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlador:controlador0|state.ADD     ; -1.545 ; -5.902        ;
; controlador:controlador0|state.ST      ; -1.468 ; -9.342        ;
; clk                                    ; -1.189 ; -21.378       ;
; controlador:controlador0|state.JMP     ; -1.145 ; -2.215        ;
; controlador:controlador0|alucontrol[0] ; -1.126 ; -8.999        ;
+----------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.000 ; -241.380      ;
; controlador:controlador0|alucontrol[0] ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ADD     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.JMP     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ST      ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                  ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -3.437 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.819     ; 3.150      ;
; -3.428 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.140      ;
; -3.428 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.740     ; 3.220      ;
; -3.422 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.134      ;
; -3.419 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.741     ; 3.210      ;
; -3.415 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.127      ;
; -3.413 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.741     ; 3.204      ;
; -3.406 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.821     ; 3.117      ;
; -3.400 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.821     ; 3.111      ;
; -3.397 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.109      ;
; -3.397 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.109      ;
; -3.388 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.741     ; 3.179      ;
; -3.388 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.741     ; 3.179      ;
; -3.383 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.819     ; 3.096      ;
; -3.375 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.821     ; 3.086      ;
; -3.375 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.821     ; 3.086      ;
; -3.374 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.740     ; 3.166      ;
; -3.369 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.072      ;
; -3.365 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.077      ;
; -3.361 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.073      ;
; -3.360 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.750     ; 3.142      ;
; -3.359 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.062      ;
; -3.359 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.062      ;
; -3.356 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.741     ; 3.147      ;
; -3.352 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.819     ; 3.065      ;
; -3.351 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.663     ; 3.220      ;
; -3.350 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.819     ; 3.063      ;
; -3.350 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.750     ; 3.132      ;
; -3.350 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.750     ; 3.132      ;
; -3.347 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.830     ; 3.049      ;
; -3.343 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.740     ; 3.135      ;
; -3.343 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.821     ; 3.054      ;
; -3.342 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.664     ; 3.210      ;
; -3.341 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.740     ; 3.133      ;
; -3.340 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.819     ; 3.053      ;
; -3.337 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.830     ; 3.039      ;
; -3.337 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.830     ; 3.039      ;
; -3.336 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.664     ; 3.204      ;
; -3.331 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.740     ; 3.123      ;
; -3.330 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.670     ; 3.192      ;
; -3.330 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.042      ;
; -3.328 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.040      ;
; -3.321 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.671     ; 3.182      ;
; -3.319 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.670     ; 3.181      ;
; -3.318 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.030      ;
; -3.317 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.670     ; 3.179      ;
; -3.315 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.671     ; 3.176      ;
; -3.314 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.821     ; 3.025      ;
; -3.311 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.664     ; 3.179      ;
; -3.311 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.664     ; 3.179      ;
; -3.306 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 3.018      ;
; -3.305 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.671     ; 3.166      ;
; -3.305 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.671     ; 3.166      ;
; -3.305 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.742     ; 3.095      ;
; -3.297 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.741     ; 3.088      ;
; -3.297 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.663     ; 3.166      ;
; -3.292 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.822     ; 3.002      ;
; -3.284 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.821     ; 2.995      ;
; -3.283 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.673     ; 3.142      ;
; -3.279 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.664     ; 3.147      ;
; -3.276 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.670     ; 3.138      ;
; -3.273 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 2.985      ;
; -3.273 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.673     ; 3.132      ;
; -3.273 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.673     ; 3.132      ;
; -3.272 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.819     ; 2.985      ;
; -3.267 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.819     ; 2.980      ;
; -3.266 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.663     ; 3.135      ;
; -3.264 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.741     ; 3.055      ;
; -3.264 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.663     ; 3.133      ;
; -3.263 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.740     ; 3.055      ;
; -3.262 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.680     ; 3.114      ;
; -3.258 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.671     ; 3.119      ;
; -3.258 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.740     ; 3.050      ;
; -3.255 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.822     ; 2.965      ;
; -3.254 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.663     ; 3.123      ;
; -3.253 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.593     ; 3.192      ;
; -3.252 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.680     ; 3.104      ;
; -3.252 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.680     ; 3.104      ;
; -3.251 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.821     ; 2.962      ;
; -3.250 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 2.962      ;
; -3.246 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.743     ; 3.035      ;
; -3.245 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.820     ; 2.957      ;
; -3.244 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.594     ; 3.182      ;
; -3.242 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.593     ; 3.181      ;
; -3.240 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.671     ; 3.101      ;
; -3.240 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.593     ; 3.179      ;
; -3.238 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.594     ; 3.176      ;
; -3.233 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.670     ; 3.095      ;
; -3.233 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.823     ; 2.942      ;
; -3.228 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.665     ; 3.095      ;
; -3.228 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.594     ; 3.166      ;
; -3.228 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.594     ; 3.166      ;
; -3.226 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.608     ; 3.150      ;
; -3.220 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.664     ; 3.088      ;
; -3.217 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.609     ; 3.140      ;
; -3.215 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.822     ; 2.925      ;
; -3.213 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.828     ; 2.917      ;
; -3.211 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.828     ; 2.915      ;
; -3.211 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.609     ; 3.134      ;
; -3.207 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.672     ; 3.067      ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|alucontrol[0]'                                                                                                                                                       ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                             ; Launch Clock                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.474 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.532     ; 2.044      ;
; -2.471 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.457     ; 2.121      ;
; -2.467 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.536     ; 2.038      ;
; -2.454 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.537     ; 2.024      ;
; -2.430 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.448     ; 2.082      ;
; -2.411 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.387     ; 2.131      ;
; -2.404 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.483     ; 2.071      ;
; -2.400 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.562     ; 1.988      ;
; -2.394 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.380     ; 2.121      ;
; -2.387 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.563     ; 1.974      ;
; -2.353 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.371     ; 2.082      ;
; -2.350 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.512     ; 1.995      ;
; -2.344 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.413     ; 2.081      ;
; -2.342 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.528     ; 1.914      ;
; -2.334 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.310     ; 2.131      ;
; -2.327 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.406     ; 2.071      ;
; -2.324 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.453     ; 1.973      ;
; -2.320 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.482     ; 1.982      ;
; -2.317 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.533     ; 1.886      ;
; -2.316 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.561     ; 1.899      ;
; -2.307 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.527     ; 1.880      ;
; -2.303 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.562     ; 1.885      ;
; -2.297 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.591     ; 1.863      ;
; -2.284 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.592     ; 1.849      ;
; -2.276 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.526     ; 1.860      ;
; -2.273 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.435     ; 1.995      ;
; -2.267 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.336     ; 2.081      ;
; -2.264 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.525     ; 1.849      ;
; -2.263 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.321     ; 2.044      ;
; -2.256 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.325     ; 2.038      ;
; -2.247 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.376     ; 1.973      ;
; -2.243 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.405     ; 1.982      ;
; -2.243 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.326     ; 2.024      ;
; -2.241 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.442     ; 1.956      ;
; -2.228 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.378     ; 1.950      ;
; -2.189 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.351     ; 1.988      ;
; -2.176 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.352     ; 1.974      ;
; -2.170 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.383     ; 1.889      ;
; -2.166 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.412     ; 1.898      ;
; -2.164 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.365     ; 1.956      ;
; -2.151 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.301     ; 1.950      ;
; -2.131 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.317     ; 1.914      ;
; -2.106 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.322     ; 1.886      ;
; -2.105 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.524     ; 1.679      ;
; -2.105 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.350     ; 1.899      ;
; -2.096 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.316     ; 1.880      ;
; -2.093 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.306     ; 1.889      ;
; -2.092 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.446     ; 1.756      ;
; -2.092 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.351     ; 1.885      ;
; -2.089 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.335     ; 1.898      ;
; -2.086 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.380     ; 1.863      ;
; -2.082 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.445     ; 1.735      ;
; -2.073 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.381     ; 1.849      ;
; -2.065 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.525     ; 1.638      ;
; -2.065 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.315     ; 1.860      ;
; -2.053 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.314     ; 1.849      ;
; -2.015 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.369     ; 1.756      ;
; -2.005 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.368     ; 1.735      ;
; -1.972 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.482     ; 1.648      ;
; -1.963 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.561     ; 1.560      ;
; -1.960 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.562     ; 1.556      ;
; -1.938 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.376     ; 1.672      ;
; -1.928 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.375     ; 1.651      ;
; -1.895 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.405     ; 1.648      ;
; -1.894 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.313     ; 1.679      ;
; -1.861 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.299     ; 1.672      ;
; -1.854 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.314     ; 1.638      ;
; -1.851 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.298     ; 1.651      ;
; -1.818 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.412     ; 1.564      ;
; -1.752 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.350     ; 1.560      ;
; -1.749 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.351     ; 1.556      ;
; -1.741 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.335     ; 1.564      ;
; -1.311 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.293      ; 2.211      ;
; -1.295 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.284      ; 2.186      ;
; -1.287 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.293      ; 2.187      ;
; -1.272 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.283      ; 2.162      ;
; -1.258 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.283      ; 2.148      ;
; -1.244 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.267      ; 2.161      ;
; -1.240 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.292      ; 2.139      ;
; -1.238 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.289      ; 2.129      ;
; -1.231 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.285      ; 2.123      ;
; -1.231 ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.292      ; 2.130      ;
; -1.228 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.258      ; 2.136      ;
; -1.220 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.267      ; 2.137      ;
; -1.218 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.282      ; 2.107      ;
; -1.205 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.257      ; 2.112      ;
; -1.203 ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.286      ; 2.096      ;
; -1.193 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.297      ; 2.092      ;
; -1.191 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.257      ; 2.098      ;
; -1.187 ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.295      ; 2.082      ;
; -1.186 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.293      ; 2.086      ;
; -1.179 ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.285      ; 2.071      ;
; -1.173 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.266      ; 2.089      ;
; -1.164 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.259      ; 2.073      ;
; -1.164 ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.266      ; 2.080      ;
; -1.160 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.268      ; 2.072      ;
; -1.159 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.294      ; 2.063      ;
; -1.151 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.256      ; 2.057      ;
; -1.150 ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.283      ; 2.040      ;
; -1.148 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.288      ; 2.038      ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.ST'                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -2.221 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.596      ; 2.846      ;
; -2.221 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.596      ; 2.846      ;
; -2.221 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.596      ; 2.846      ;
; -2.221 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.596      ; 2.846      ;
; -2.221 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.596      ; 2.846      ;
; -2.221 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.596      ; 2.846      ;
; -2.221 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.596      ; 2.846      ;
; -2.221 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.596      ; 2.846      ;
; -2.188 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.542      ; 2.836      ;
; -2.188 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.542      ; 2.836      ;
; -2.188 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.542      ; 2.836      ;
; -2.188 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.542      ; 2.836      ;
; -2.188 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.542      ; 2.836      ;
; -2.188 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.542      ; 2.836      ;
; -2.188 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.542      ; 2.836      ;
; -2.188 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.542      ; 2.836      ;
; -2.161 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.541      ; 2.784      ;
; -2.161 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.541      ; 2.784      ;
; -2.161 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.541      ; 2.784      ;
; -2.161 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.541      ; 2.784      ;
; -2.161 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.541      ; 2.784      ;
; -2.161 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.541      ; 2.784      ;
; -2.161 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.541      ; 2.784      ;
; -2.161 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.541      ; 2.784      ;
; -2.001 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.526      ; 2.609      ;
; -2.001 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.526      ; 2.609      ;
; -2.001 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.526      ; 2.609      ;
; -2.001 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.526      ; 2.609      ;
; -2.001 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.526      ; 2.609      ;
; -2.001 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.526      ; 2.609      ;
; -2.001 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.526      ; 2.609      ;
; -2.001 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.526      ; 2.609      ;
; -0.744 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.573      ; 1.399      ;
; -0.743 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.573      ; 1.398      ;
; -0.731 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.573      ; 1.386      ;
; -0.712 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.574      ; 1.392      ;
; -0.711 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.574      ; 1.391      ;
; -0.699 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.574      ; 1.379      ;
; -0.532 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.573      ; 1.187      ;
; -0.330 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.574      ; 1.010      ;
; 0.034  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.604      ; 1.156      ;
; 0.038  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.687      ; 1.164      ;
; 0.111  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.604      ; 1.079      ;
; 0.115  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.687      ; 1.087      ;
; 0.169  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.604      ; 1.021      ;
; 0.173  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.687      ; 1.029      ;
; 0.244  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.604      ; 0.946      ;
; 0.256  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.643      ; 0.973      ;
; 0.265  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.726      ; 0.976      ;
; 0.296  ; controlador:controlador0|state.MVI                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.726      ; 0.945      ;
; 0.458  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.706      ; 0.763      ;
; 1.187  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 2.244      ; 1.280      ;
; 1.219  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 2.245      ; 1.273      ;
; 1.365  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 2.275      ; 1.137      ;
; 1.369  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 2.358      ; 1.145      ;
; 1.488  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 1.794      ; 0.552      ;
; 1.497  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 2.299      ; 0.972      ;
; 1.530  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 2.229      ; 0.922      ;
; 1.687  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 2.244      ; 1.280      ;
; 1.719  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 2.245      ; 1.273      ;
; 1.865  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 2.275      ; 1.137      ;
; 1.869  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 2.358      ; 1.145      ;
; 1.988  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 1.794      ; 0.552      ;
; 1.997  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 2.299      ; 0.972      ;
; 2.030  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 2.229      ; 0.922      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.ADD'                                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                ; Launch Clock                      ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; -2.144 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.673      ; 2.846      ;
; -2.144 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.673      ; 2.846      ;
; -2.144 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.673      ; 2.846      ;
; -2.144 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.673      ; 2.846      ;
; -2.144 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.673      ; 2.846      ;
; -2.144 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.673      ; 2.846      ;
; -2.144 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.673      ; 2.846      ;
; -2.144 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.673      ; 2.846      ;
; -1.977 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.753      ; 2.836      ;
; -1.977 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.753      ; 2.836      ;
; -1.977 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.753      ; 2.836      ;
; -1.977 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.753      ; 2.836      ;
; -1.977 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.753      ; 2.836      ;
; -1.977 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.753      ; 2.836      ;
; -1.977 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.753      ; 2.836      ;
; -1.977 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.753      ; 2.836      ;
; -1.950 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.752      ; 2.784      ;
; -1.950 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.752      ; 2.784      ;
; -1.950 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.752      ; 2.784      ;
; -1.950 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.752      ; 2.784      ;
; -1.950 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.752      ; 2.784      ;
; -1.950 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.752      ; 2.784      ;
; -1.950 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.752      ; 2.784      ;
; -1.950 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.752      ; 2.784      ;
; -1.924 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.603      ; 2.609      ;
; -1.924 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.603      ; 2.609      ;
; -1.924 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.603      ; 2.609      ;
; -1.924 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.603      ; 2.609      ;
; -1.924 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.603      ; 2.609      ;
; -1.924 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.603      ; 2.609      ;
; -1.924 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.603      ; 2.609      ;
; -1.924 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.603      ; 2.609      ;
; -1.698 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.069     ; 0.777      ;
; -1.578 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.069     ; 0.657      ;
; -1.508 ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -0.718     ; 0.928      ;
; -1.454 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -0.718     ; 0.874      ;
; -0.533 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.784      ; 1.399      ;
; -0.532 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.784      ; 1.398      ;
; -0.520 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.784      ; 1.386      ;
; -0.501 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.785      ; 1.392      ;
; -0.500 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.785      ; 1.391      ;
; -0.488 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.785      ; 1.379      ;
; -0.321 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.784      ; 1.187      ;
; -0.119 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.785      ; 1.010      ;
; 1.398  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 2.455      ; 1.280      ;
; 1.430  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 2.456      ; 1.273      ;
; 1.574  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 2.376      ; 0.972      ;
; 1.607  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 2.306      ; 0.922      ;
; 1.898  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 2.455      ; 1.280      ;
; 1.930  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 2.456      ; 1.273      ;
; 2.074  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 2.376      ; 0.972      ;
; 2.107  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 2.306      ; 0.922      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.JMP'                                                                                                                                                     ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.175 ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.395      ; 1.156      ;
; -0.171 ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.478      ; 1.164      ;
; -0.098 ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.395      ; 1.079      ;
; -0.094 ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.478      ; 1.087      ;
; -0.040 ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.395      ; 1.021      ;
; -0.036 ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.478      ; 1.029      ;
; 0.035  ; controlador:controlador0|state.MOV    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.395      ; 0.946      ;
; 0.047  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.434      ; 0.973      ;
; 0.056  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.517      ; 0.976      ;
; 0.087  ; controlador:controlador0|state.MVI    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.517      ; 0.945      ;
; 0.249  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.497      ; 0.763      ;
; 1.156  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.500        ; 2.066      ; 1.137      ;
; 1.160  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.500        ; 2.149      ; 1.145      ;
; 1.656  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 1.000        ; 2.066      ; 1.137      ;
; 1.660  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 1.000        ; 2.149      ; 1.145      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.ADD'                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                ; Launch Clock                      ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; -1.545 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 2.376      ; 0.972      ;
; -1.525 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 2.306      ; 0.922      ;
; -1.508 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 2.455      ; 1.088      ;
; -1.324 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 2.456      ; 1.273      ;
; -1.045 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 2.376      ; 0.972      ;
; -1.025 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 2.306      ; 0.922      ;
; -1.008 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 2.455      ; 1.088      ;
; -0.824 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 2.456      ; 1.273      ;
; 0.725  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.785      ; 1.010      ;
; 0.903  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.784      ; 1.187      ;
; 0.910  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.784      ; 1.194      ;
; 0.922  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.784      ; 1.206      ;
; 0.923  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.784      ; 1.207      ;
; 1.094  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.785      ; 1.379      ;
; 1.106  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.785      ; 1.391      ;
; 1.107  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.785      ; 1.392      ;
; 2.092  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -0.718     ; 0.874      ;
; 2.146  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -0.718     ; 0.928      ;
; 2.226  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.069     ; 0.657      ;
; 2.346  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.069     ; 0.777      ;
; 2.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.753      ; 2.611      ;
; 2.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.753      ; 2.611      ;
; 2.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.753      ; 2.611      ;
; 2.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.753      ; 2.611      ;
; 2.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.753      ; 2.611      ;
; 2.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.753      ; 2.611      ;
; 2.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.753      ; 2.611      ;
; 2.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.753      ; 2.611      ;
; 2.445  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.752      ; 2.697      ;
; 2.445  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.752      ; 2.697      ;
; 2.445  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.752      ; 2.697      ;
; 2.445  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.752      ; 2.697      ;
; 2.445  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.752      ; 2.697      ;
; 2.445  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.752      ; 2.697      ;
; 2.445  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.752      ; 2.697      ;
; 2.445  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.752      ; 2.697      ;
; 2.448  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.603      ; 2.551      ;
; 2.448  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.603      ; 2.551      ;
; 2.448  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.603      ; 2.551      ;
; 2.448  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.603      ; 2.551      ;
; 2.448  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.603      ; 2.551      ;
; 2.448  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.603      ; 2.551      ;
; 2.448  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.603      ; 2.551      ;
; 2.448  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.603      ; 2.551      ;
; 2.567  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.673      ; 2.740      ;
; 2.567  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.673      ; 2.740      ;
; 2.567  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.673      ; 2.740      ;
; 2.567  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.673      ; 2.740      ;
; 2.567  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.673      ; 2.740      ;
; 2.567  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.673      ; 2.740      ;
; 2.567  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.673      ; 2.740      ;
; 2.567  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.673      ; 2.740      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.ST'                                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.468 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 2.299      ; 0.972      ;
; -1.448 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 2.229      ; 0.922      ;
; -1.383 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 1.794      ; 0.552      ;
; -1.354 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 2.358      ; 1.145      ;
; -1.297 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 2.244      ; 1.088      ;
; -1.279 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 2.275      ; 1.137      ;
; -1.113 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 2.245      ; 1.273      ;
; -0.968 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 2.299      ; 0.972      ;
; -0.948 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 2.229      ; 0.922      ;
; -0.883 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 1.794      ; 0.552      ;
; -0.854 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 2.358      ; 1.145      ;
; -0.797 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 2.244      ; 1.088      ;
; -0.779 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 2.275      ; 1.137      ;
; -0.613 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 2.245      ; 1.273      ;
; 0.057  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.706      ; 0.763      ;
; 0.219  ; controlador:controlador0|state.MVI                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.726      ; 0.945      ;
; 0.250  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.726      ; 0.976      ;
; 0.330  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.643      ; 0.973      ;
; 0.342  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.687      ; 1.029      ;
; 0.342  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.604      ; 0.946      ;
; 0.400  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.687      ; 1.087      ;
; 0.417  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.604      ; 1.021      ;
; 0.475  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.604      ; 1.079      ;
; 0.477  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.687      ; 1.164      ;
; 0.552  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.604      ; 1.156      ;
; 0.936  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.574      ; 1.010      ;
; 1.114  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.573      ; 1.187      ;
; 1.121  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.573      ; 1.194      ;
; 1.133  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.573      ; 1.206      ;
; 1.134  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.573      ; 1.207      ;
; 1.305  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.574      ; 1.379      ;
; 1.317  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.574      ; 1.391      ;
; 1.318  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.574      ; 1.392      ;
; 2.525  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.526      ; 2.551      ;
; 2.525  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.526      ; 2.551      ;
; 2.525  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.526      ; 2.551      ;
; 2.525  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.526      ; 2.551      ;
; 2.525  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.526      ; 2.551      ;
; 2.525  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.526      ; 2.551      ;
; 2.525  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.526      ; 2.551      ;
; 2.525  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.526      ; 2.551      ;
; 2.569  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.542      ; 2.611      ;
; 2.569  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.542      ; 2.611      ;
; 2.569  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.542      ; 2.611      ;
; 2.569  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.542      ; 2.611      ;
; 2.569  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.542      ; 2.611      ;
; 2.569  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.542      ; 2.611      ;
; 2.569  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.542      ; 2.611      ;
; 2.569  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.542      ; 2.611      ;
; 2.644  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.596      ; 2.740      ;
; 2.644  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.596      ; 2.740      ;
; 2.644  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.596      ; 2.740      ;
; 2.644  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.596      ; 2.740      ;
; 2.644  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.596      ; 2.740      ;
; 2.644  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.596      ; 2.740      ;
; 2.644  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.596      ; 2.740      ;
; 2.644  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.596      ; 2.740      ;
; 2.656  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.541      ; 2.697      ;
; 2.656  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.541      ; 2.697      ;
; 2.656  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.541      ; 2.697      ;
; 2.656  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.541      ; 2.697      ;
; 2.656  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.541      ; 2.697      ;
; 2.656  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.541      ; 2.697      ;
; 2.656  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.541      ; 2.697      ;
; 2.656  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.541      ; 2.697      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                         ;
+--------+----------------------------------------+--------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                      ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.189 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.632      ; 0.736      ;
; -1.003 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[0] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.641      ; 0.931      ;
; -1.003 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[1] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.641      ; 0.931      ;
; -1.003 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[2] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.641      ; 0.931      ;
; -1.003 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[3] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.641      ; 0.931      ;
; -1.003 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[4] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.641      ; 0.931      ;
; -1.003 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[5] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.641      ; 0.931      ;
; -1.003 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[6] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.641      ; 0.931      ;
; -1.003 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[7] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.641      ; 0.931      ;
; -0.797 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.634      ; 0.989      ;
; -0.689 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.632      ; 0.736      ;
; -0.678 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.107      ;
; -0.675 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.113      ;
; -0.648 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.139      ;
; -0.629 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.632      ; 1.155      ;
; -0.529 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.258      ;
; -0.526 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.400      ;
; -0.526 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.400      ;
; -0.512 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.273      ;
; -0.512 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.276      ;
; -0.503 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[0] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.641      ; 0.931      ;
; -0.503 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[1] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.641      ; 0.931      ;
; -0.503 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[2] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.641      ; 0.931      ;
; -0.503 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[3] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.641      ; 0.931      ;
; -0.503 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[4] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.641      ; 0.931      ;
; -0.503 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[5] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.641      ; 0.931      ;
; -0.503 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[6] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.641      ; 0.931      ;
; -0.503 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[7] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.641      ; 0.931      ;
; -0.481 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.304      ;
; -0.415 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.634      ; 1.371      ;
; -0.412 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.634      ; 1.374      ;
; -0.390 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.397      ;
; -0.358 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.634      ; 1.428      ;
; -0.333 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.596      ;
; -0.333 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[6]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.596      ;
; -0.333 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[5]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.596      ;
; -0.333 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.596      ;
; -0.330 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.457      ;
; -0.330 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.457      ;
; -0.326 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[0]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.637      ; 1.463      ;
; -0.318 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[2]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.626      ; 1.601      ;
; -0.317 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.627      ; 1.603      ;
; -0.313 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.626      ; 1.465      ;
; -0.313 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.626      ; 1.465      ;
; -0.313 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.475      ;
; -0.311 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.477      ;
; -0.311 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.474      ;
; -0.297 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.634      ; 0.989      ;
; -0.280 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.508      ;
; -0.239 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.689      ;
; -0.239 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[5]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.689      ;
; -0.239 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[6]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.689      ;
; -0.239 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.689      ;
; -0.221 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.627      ; 1.699      ;
; -0.221 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.626      ; 1.698      ;
; -0.221 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[2]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.626      ; 1.698      ;
; -0.220 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.709      ;
; -0.213 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.715      ;
; -0.213 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.715      ;
; -0.213 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[5]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.715      ;
; -0.213 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[6]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.715      ;
; -0.213 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.635      ; 1.715      ;
; -0.211 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.626      ; 1.567      ;
; -0.200 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.637      ; 1.730      ;
; -0.197 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.591      ;
; -0.194 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.593      ;
; -0.189 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[0]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.627      ; 1.590      ;
; -0.187 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[0]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.627      ; 1.592      ;
; -0.187 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.600      ;
; -0.178 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.107      ;
; -0.175 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.636      ; 1.113      ;
; -0.166 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[2]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.634      ; 1.761      ;
; -0.166 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.634      ; 1.761      ;
; -0.160 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.628      ;
; -0.148 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.778      ;
; -0.148 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.778      ;
; -0.148 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.635      ; 1.139      ;
; -0.144 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.643      ;
; -0.138 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.635      ; 1.649      ;
; -0.133 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[0]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.655      ;
; -0.129 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.632      ; 1.155      ;
; -0.118 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[5]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.811      ;
; -0.118 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[6]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.811      ;
; -0.116 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[2]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.634      ; 1.811      ;
; -0.116 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.634      ; 1.811      ;
; -0.103 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.826      ;
; -0.103 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.636      ; 1.826      ;
; -0.063 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.636      ; 1.725      ;
; -0.029 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.635      ; 1.258      ;
; -0.026 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.633      ; 1.400      ;
; -0.026 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.633      ; 1.400      ;
; -0.012 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.273      ;
; -0.012 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.636      ; 1.276      ;
; 0.019  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.304      ;
; 0.085  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.634      ; 1.371      ;
; 0.088  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.634      ; 1.374      ;
; 0.110  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.635      ; 1.397      ;
; 0.122  ; controlador:controlador0|alucontrol[3] ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.030      ; 0.804      ;
; 0.142  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.634      ; 1.428      ;
; 0.167  ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.636      ; 1.596      ;
+--------+----------------------------------------+--------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.JMP'                                                                                                                                                      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.145 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.000        ; 2.149      ; 1.145      ;
; -1.070 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.000        ; 2.066      ; 1.137      ;
; -0.645 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; -0.500       ; 2.149      ; 1.145      ;
; -0.570 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; -0.500       ; 2.066      ; 1.137      ;
; 0.266  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.497      ; 0.763      ;
; 0.428  ; controlador:controlador0|state.MVI    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.517      ; 0.945      ;
; 0.459  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.517      ; 0.976      ;
; 0.539  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.434      ; 0.973      ;
; 0.551  ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.478      ; 1.029      ;
; 0.551  ; controlador:controlador0|state.MOV    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.395      ; 0.946      ;
; 0.609  ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.478      ; 1.087      ;
; 0.626  ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.395      ; 1.021      ;
; 0.684  ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.395      ; 1.079      ;
; 0.686  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.478      ; 1.164      ;
; 0.761  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.395      ; 1.156      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|alucontrol[0]'                                                                                                                                                            ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                             ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.126 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.928      ; 0.802      ;
; -1.097 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.893      ; 0.796      ;
; -1.059 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.931      ; 0.872      ;
; -1.054 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.930      ; 0.876      ;
; -1.038 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.894      ; 0.856      ;
; -0.973 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.894      ; 0.921      ;
; -0.927 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.919      ; 0.992      ;
; -0.904 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.923      ; 1.019      ;
; -0.821 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.864      ; 1.043      ;
; -0.626 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.928      ; 0.802      ;
; -0.597 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.893      ; 0.796      ;
; -0.559 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.931      ; 0.872      ;
; -0.554 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.930      ; 0.876      ;
; -0.538 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.894      ; 0.856      ;
; -0.473 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.894      ; 0.921      ;
; -0.427 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.919      ; 0.992      ;
; -0.404 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.923      ; 1.019      ;
; -0.321 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.864      ; 1.043      ;
; -0.110 ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.328      ; 0.718      ;
; -0.018 ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.326      ; 0.808      ;
; 0.001  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.262      ; 0.763      ;
; 0.001  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.317      ; 0.818      ;
; 0.033  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.329      ; 0.862      ;
; 0.041  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.291      ; 0.832      ;
; 0.093  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.292      ; 0.885      ;
; 0.099  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.321      ; 0.920      ;
; 0.116  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.292      ; 0.908      ;
; 0.994  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.296      ; 1.290      ;
; 1.091  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.349      ;
; 1.110  ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.403      ;
; 1.115  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.295      ; 1.410      ;
; 1.130  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.259      ; 1.389      ;
; 1.155  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.296      ; 1.451      ;
; 1.171  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.304      ; 1.475      ;
; 1.179  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.446      ;
; 1.207  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.500      ;
; 1.225  ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.518      ;
; 1.226  ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.294      ; 1.520      ;
; 1.235  ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.528      ;
; 1.238  ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.257      ; 1.495      ;
; 1.260  ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.527      ;
; 1.262  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.304      ; 1.566      ;
; 1.263  ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.521      ;
; 1.271  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.304      ; 1.575      ;
; 1.280  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.288      ; 1.568      ;
; 1.281  ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.298      ; 1.579      ;
; 1.287  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.229      ; 1.516      ;
; 1.291  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.584      ;
; 1.292  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.297      ; 1.589      ;
; 1.302  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.304      ; 1.606      ;
; 1.304  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.284      ; 1.588      ;
; 1.305  ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.229      ; 1.534      ;
; 1.310  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.292      ; 1.602      ;
; 1.316  ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.296      ; 1.612      ;
; 1.321  ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.294      ; 1.615      ;
; 1.322  ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.284      ; 1.606      ;
; 1.326  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.619      ;
; 1.336  ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.292      ; 1.628      ;
; 1.343  ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.304      ; 1.647      ;
; 1.347  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.302      ; 1.649      ;
; 1.350  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.257      ; 1.607      ;
; 1.368  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.626      ;
; 1.371  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.229      ; 1.600      ;
; 1.371  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.292      ; 1.663      ;
; 1.374  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.296      ; 1.670      ;
; 1.377  ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.229      ; 1.606      ;
; 1.377  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.259      ; 1.636      ;
; 1.378  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.303      ; 1.681      ;
; 1.383  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.257      ; 1.640      ;
; 1.389  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.647      ;
; 1.390  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.228      ; 1.618      ;
; 1.402  ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.297      ; 1.699      ;
; 1.406  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.229      ; 1.635      ;
; 1.407  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.260      ; 1.667      ;
; 1.410  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.703      ;
; 1.416  ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.228      ; 1.644      ;
; 1.421  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.297      ; 1.718      ;
; 1.427  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.238      ; 1.665      ;
; 1.433  ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.283      ; 1.716      ;
; 1.433  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.268      ; 1.701      ;
; 1.434  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.294      ; 1.728      ;
; 1.437  ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.730      ;
; 1.437  ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.295      ; 1.732      ;
; 1.451  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.228      ; 1.679      ;
; 1.459  ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.303      ; 1.762      ;
; 1.467  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.725      ;
; 1.478  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.302      ; 1.780      ;
; 1.479  ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.295      ; 1.774      ;
; 1.490  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.229      ; 1.719      ;
; 1.491  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.284      ; 1.775      ;
; 1.492  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.284      ; 1.776      ;
; 1.493  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.289      ; 1.782      ;
; 1.507  ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.292      ; 1.799      ;
; 1.510  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.768      ;
; 1.510  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.283      ; 1.793      ;
; 1.514  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.230      ; 1.744      ;
; 1.514  ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.229      ; 1.743      ;
; 1.519  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.293      ; 1.812      ;
; 1.522  ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.257      ; 1.779      ;
; 1.523  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.268      ; 1.791      ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_e1d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.LD                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[0]'                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; controlador0|alucontrol[0]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; controlador0|alucontrol[0]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[4]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath0|mux0|Mux0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath0|mux0|Mux0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[7]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[8]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[8]   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.JMP'                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[0]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[0]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[2]|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[2]|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|state.JMP|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|state.JMP|regout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[2] ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ST'                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|datamem_write_enable|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|datamem_write_enable|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 2.251 ; 2.251 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
; finished  ; clk        ; 4.255 ; 4.255 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
; finished  ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -8.722   ; -3.070  ; N/A      ; N/A     ; -2.000              ;
;  clk                                    ; -8.722   ; -1.624  ; N/A      ; N/A     ; -2.000              ;
;  controlador:controlador0|alucontrol[0] ; -6.238   ; -1.757  ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.ADD     ; -3.829   ; -2.624  ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.JMP     ; -1.718   ; -1.856  ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.ST      ; -4.033   ; -3.070  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                         ; -527.369 ; -57.887 ; 0.0      ; 0.0     ; -241.38             ;
;  clk                                    ; -431.352 ; -21.378 ; N/A      ; N/A     ; -241.380            ;
;  controlador:controlador0|alucontrol[0] ; -52.597  ; -13.495 ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.ADD     ; -21.530  ; -9.781  ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.JMP     ; -3.881   ; -3.551  ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.ST      ; -18.009  ; -16.308 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 6.721 ; 6.721 ; Rise       ; clk             ;
; finished  ; clk        ; 8.088 ; 8.088 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.709 ; 6.709 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.762 ; 6.762 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 7.021 ; 7.021 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
; finished  ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 5156     ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[0] ; clk                                    ; 162      ; 97       ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; clk                                    ; 33       ; 3577     ; 0        ; 0        ;
; controlador:controlador0|state.JMP     ; clk                                    ; 264      ; 8        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; clk                                    ; 256      ; 3448     ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|alucontrol[0] ; 312      ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 9        ; 9        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; 0        ; 328      ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|alucontrol[0] ; 0        ; 312      ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 119      ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 5        ; 5        ;
; clk                                    ; controlador:controlador0|state.JMP     ; 11       ; 0        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.JMP     ; 2        ; 2        ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ST      ; 11       ; 0        ; 115      ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.ST      ; 2        ; 2        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ST      ; 0        ; 0        ; 6        ; 6        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 5156     ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[0] ; clk                                    ; 162      ; 97       ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; clk                                    ; 33       ; 3577     ; 0        ; 0        ;
; controlador:controlador0|state.JMP     ; clk                                    ; 264      ; 8        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; clk                                    ; 256      ; 3448     ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|alucontrol[0] ; 312      ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 9        ; 9        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; 0        ; 328      ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|alucontrol[0] ; 0        ; 312      ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 119      ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 5        ; 5        ;
; clk                                    ; controlador:controlador0|state.JMP     ; 11       ; 0        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.JMP     ; 2        ; 2        ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ST      ; 11       ; 0        ; 115      ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.ST      ; 2        ; 2        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ST      ; 0        ; 0        ; 6        ; 6        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 19 14:45:55 2017
Info: Command: quartus_sta microprocessador -c microprocessador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'microprocessador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.ADD controlador:controlador0|state.ADD
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|alucontrol[0] controlador:controlador0|alucontrol[0]
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.JMP controlador:controlador0|state.JMP
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.ST controlador:controlador0|state.ST
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.722
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.722      -431.352 clk 
    Info (332119):    -6.238       -52.597 controlador:controlador0|alucontrol[0] 
    Info (332119):    -4.033       -18.009 controlador:controlador0|state.ST 
    Info (332119):    -3.829       -21.530 controlador:controlador0|state.ADD 
    Info (332119):    -1.718        -3.881 controlador:controlador0|state.JMP 
Info (332146): Worst-case hold slack is -3.070
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.070       -16.308 controlador:controlador0|state.ST 
    Info (332119):    -2.624        -9.781 controlador:controlador0|state.ADD 
    Info (332119):    -1.856        -3.551 controlador:controlador0|state.JMP 
    Info (332119):    -1.757       -13.495 controlador:controlador0|alucontrol[0] 
    Info (332119):    -1.624       -14.752 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -241.380 clk 
    Info (332119):     0.500         0.000 controlador:controlador0|alucontrol[0] 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ADD 
    Info (332119):     0.500         0.000 controlador:controlador0|state.JMP 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.437
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.437      -184.174 clk 
    Info (332119):    -2.474       -20.802 controlador:controlador0|alucontrol[0] 
    Info (332119):    -2.221        -8.571 controlador:controlador0|state.ST 
    Info (332119):    -2.144       -11.201 controlador:controlador0|state.ADD 
    Info (332119):    -0.175        -0.346 controlador:controlador0|state.JMP 
Info (332146): Worst-case hold slack is -1.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.545        -5.902 controlador:controlador0|state.ADD 
    Info (332119):    -1.468        -9.342 controlador:controlador0|state.ST 
    Info (332119):    -1.189       -21.378 clk 
    Info (332119):    -1.145        -2.215 controlador:controlador0|state.JMP 
    Info (332119):    -1.126        -8.999 controlador:controlador0|alucontrol[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -241.380 clk 
    Info (332119):     0.500         0.000 controlador:controlador0|alucontrol[0] 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ADD 
    Info (332119):     0.500         0.000 controlador:controlador0|state.JMP 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 436 megabytes
    Info: Processing ended: Fri May 19 14:45:56 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


