TimeQuest Timing Analyzer report for top_de1
Wed Dec 11 22:17:34 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen6mhz:inst1|count[2]'
 12. Slow Model Setup: 'clock_50mhz'
 13. Slow Model Hold: 'clock_50mhz'
 14. Slow Model Hold: 'gen6mhz:inst1|count[2]'
 15. Slow Model Minimum Pulse Width: 'clock_50mhz'
 16. Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'gen6mhz:inst1|count[2]'
 33. Fast Model Setup: 'clock_50mhz'
 34. Fast Model Hold: 'clock_50mhz'
 35. Fast Model Hold: 'gen6mhz:inst1|count[2]'
 36. Fast Model Minimum Pulse Width: 'clock_50mhz'
 37. Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de1                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; gen6mhz:inst1|count[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen6mhz:inst1|count[2] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 85.38 MHz  ; 85.38 MHz       ; gen6mhz:inst1|count[2] ;                                                               ;
; 827.81 MHz ; 380.08 MHz      ; clock_50mhz            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; gen6mhz:inst1|count[2] ; -10.713 ; -1079.786     ;
; clock_50mhz            ; -0.208  ; -0.208        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -2.695 ; -2.695        ;
; gen6mhz:inst1|count[2] ; 0.445  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.631 ; -5.297        ;
; gen6mhz:inst1|count[2] ; -0.611 ; -226.070      ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                         ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -10.713 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.749     ;
; -10.713 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.749     ;
; -10.688 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.724     ;
; -10.677 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.712     ;
; -10.648 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.684     ;
; -10.648 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.684     ;
; -10.623 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.659     ;
; -10.612 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.647     ;
; -10.602 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.638     ;
; -10.602 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.638     ;
; -10.588 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 11.625     ;
; -10.588 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 11.625     ;
; -10.577 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.613     ;
; -10.572 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.608     ;
; -10.572 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.608     ;
; -10.566 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.601     ;
; -10.563 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 11.600     ;
; -10.552 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.588     ;
; -10.547 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.583     ;
; -10.541 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.577     ;
; -10.541 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.577     ;
; -10.536 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.571     ;
; -10.522 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.558     ;
; -10.522 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.558     ;
; -10.516 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.552     ;
; -10.505 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.540     ;
; -10.497 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.533     ;
; -10.486 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.521     ;
; -10.432 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.468     ;
; -10.432 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.468     ;
; -10.421 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 11.458     ;
; -10.421 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 11.458     ;
; -10.407 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.443     ;
; -10.396 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.432     ;
; -10.396 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.432     ;
; -10.396 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 11.433     ;
; -10.396 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.431     ;
; -10.385 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.421     ;
; -10.383 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.422     ;
; -10.383 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.422     ;
; -10.383 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.422     ;
; -10.383 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.422     ;
; -10.371 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.407     ;
; -10.360 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.395     ;
; -10.323 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.362     ;
; -10.318 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.357     ;
; -10.318 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.357     ;
; -10.318 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.357     ;
; -10.318 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.357     ;
; -10.316 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.352     ;
; -10.316 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.352     ;
; -10.314 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.357     ;
; -10.314 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.357     ;
; -10.297 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.333     ;
; -10.297 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.333     ;
; -10.291 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.327     ;
; -10.289 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.332     ;
; -10.280 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.315     ;
; -10.278 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.320     ;
; -10.272 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.308     ;
; -10.272 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.311     ;
; -10.272 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.311     ;
; -10.272 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.311     ;
; -10.272 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.311     ;
; -10.261 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.296     ;
; -10.258 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.298     ;
; -10.258 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.298     ;
; -10.258 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.298     ;
; -10.258 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.298     ;
; -10.258 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.297     ;
; -10.242 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.281     ;
; -10.242 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.281     ;
; -10.242 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.281     ;
; -10.242 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.281     ;
; -10.212 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.251     ;
; -10.211 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.250     ;
; -10.211 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.250     ;
; -10.211 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.250     ;
; -10.211 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.250     ;
; -10.208 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.244     ;
; -10.208 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.244     ;
; -10.198 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 11.238     ;
; -10.192 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.231     ;
; -10.192 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.231     ;
; -10.192 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.231     ;
; -10.192 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.231     ;
; -10.187 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.205     ;
; -10.186 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.204     ;
; -10.186 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.204     ;
; -10.185 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.203     ;
; -10.185 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.203     ;
; -10.183 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.219     ;
; -10.182 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.221     ;
; -10.172 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 11.207     ;
; -10.151 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.190     ;
; -10.132 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.171     ;
; -10.122 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.140     ;
; -10.121 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.139     ;
; -10.121 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.139     ;
; -10.120 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.020     ; 11.138     ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.208 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 1.246      ;
; 0.127  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.911      ;
; 0.128  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.910      ;
; 0.307  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 2.947  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 2.863      ; 0.731      ;
; 3.447  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 2.863      ; 0.731      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.695 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 2.863      ; 0.731      ;
; -2.195 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 2.863      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.624  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.910      ;
; 0.625  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.911      ;
; 0.960  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 1.246      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[2]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|h[3]                      ; gpu:inst2|decoder:decoder1|h[3]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|h[5]                      ; gpu:inst2|decoder:decoder1|h[5]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|decoder_claim             ; gpu:inst2|decoder:decoder1|decoder_claim             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|started     ; gpu:inst2|draw:draw1|draw_sprite:sprite1|started     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[1]                     ; gpu:inst2|decoder:decoder1|en[1]                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|asb                       ; gpu:inst2|decoder:decoder1|asb                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.915      ;
; 0.634 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[7]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.920      ;
; 0.639 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|spi_data_available                ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.925      ;
; 0.639 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.925      ;
; 0.658 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.944      ;
; 0.659 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.945      ;
; 0.691 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.977      ;
; 0.780 ; gpu:inst2|spi:spi1|sclk_latched                      ; gpu:inst2|spi:spi1|sclk_old                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.066      ;
; 0.877 ; gpu:inst2|draw:draw1|draw_fill:fill1|y[6]            ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.163      ;
; 0.921 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[3]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.208      ;
; 0.925 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[5]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.212      ;
; 0.942 ; gpu:inst2|spi:spi1|spi_rx_data[5]                    ; gpu:inst2|spi:spi1|spi_rx_data[6]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.228      ;
; 0.967 ; gpu:inst2|spi:spi1|mosi_latched                      ; gpu:inst2|spi:spi1|spi_rx_data[0]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.253      ;
; 0.972 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.258      ;
; 0.976 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.981 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.270      ;
; 0.997 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.283      ;
; 0.998 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.284      ;
; 1.001 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.287      ;
; 1.005 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.291      ;
; 1.006 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[1] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.292      ;
; 1.010 ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.296      ;
; 1.013 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.299      ;
; 1.016 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.305      ;
; 1.026 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.313      ;
; 1.027 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.313      ;
; 1.029 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.315      ;
; 1.032 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.318      ;
; 1.034 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.320      ;
; 1.035 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.321      ;
; 1.043 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.329      ;
; 1.043 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.329      ;
; 1.045 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.331      ;
; 1.046 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.332      ;
; 1.048 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.334      ;
; 1.049 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.335      ;
; 1.050 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.336      ;
; 1.058 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[6]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.344      ;
; 1.102 ; gpu:inst2|draw:draw1|draw_fill:fill1|x[7]            ; gpu:inst2|draw:draw1|draw_fill:fill1|x[7]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.388      ;
; 1.160 ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gpu:inst2|decoder:decoder1|asb                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.446      ;
; 1.256 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[3]           ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.542      ;
; 1.261 ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[6]           ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.547      ;
; 1.276 ; gpu:inst2|spi:spi1|spi_rx_data[1]                    ; gpu:inst2|decoder:decoder1|instruction[1]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.562      ;
; 1.278 ; gpu:inst2|spi:spi1|spi_rx_data[1]                    ; gpu:inst2|spi:spi1|spi_rx_data[2]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.564      ;
; 1.279 ; gpu:inst2|draw:draw1|draw_fill:fill1|y[5]            ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.564      ;
; 1.283 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[4]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.569      ;
; 1.288 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.575      ;
; 1.288 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.575      ;
; 1.291 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.578      ;
; 1.306 ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gpu:inst2|decoder:decoder1|asb                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.592      ;
; 1.314 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[0]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.601      ;
; 1.314 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[4]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.601      ;
; 1.315 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[1]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.602      ;
; 1.316 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[2]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.603      ;
; 1.316 ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.601      ;
; 1.324 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.610      ;
; 1.328 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.614      ;
; 1.331 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.002      ; 1.619      ;
; 1.332 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.002      ; 1.620      ;
; 1.335 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[2]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.621      ;
; 1.336 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.002      ; 1.624      ;
; 1.336 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.002      ; 1.624      ;
; 1.336 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.002      ; 1.624      ;
; 1.343 ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gpu:inst2|decoder:decoder1|en[0]                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.003      ; 1.632      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[8]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[8]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[9]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[9]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[4]           ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; 4.939  ; 4.939  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; 4.939  ; 4.939  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; 4.762  ; 4.762  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; 4.196  ; 4.196  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; 4.171  ; 4.171  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; 4.052  ; 4.052  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; 4.334  ; 4.334  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; 4.192  ; 4.192  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; 4.280  ; 4.280  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; 10.363 ; 10.363 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; -3.804 ; -3.804 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; -4.691 ; -4.691 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; -4.514 ; -4.514 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; -3.948 ; -3.948 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; -3.923 ; -3.923 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; -3.804 ; -3.804 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; -4.086 ; -4.086 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; -3.944 ; -3.944 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; -4.032 ; -4.032 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; -4.706 ; -4.706 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 18.035 ; 18.035 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 17.007 ; 17.007 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 17.909 ; 17.909 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 18.035 ; 18.035 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 17.537 ; 17.537 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 16.708 ; 16.708 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 17.002 ; 17.002 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 16.836 ; 16.836 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 16.551 ; 16.551 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 16.990 ; 16.990 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 17.290 ; 17.290 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 17.339 ; 17.339 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 16.434 ; 16.434 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 16.972 ; 16.972 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 16.178 ; 16.178 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.996 ; 15.996 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 17.565 ; 17.565 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 18.724 ; 18.724 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 18.200 ; 18.200 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 18.724 ; 18.724 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 17.244 ; 17.244 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 17.375 ; 17.375 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 17.671 ; 17.671 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 17.682 ; 17.682 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 20.387 ; 20.387 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 9.689  ; 9.689  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.664 ; 10.664 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 19.023 ; 19.023 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 16.685 ; 16.685 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.598  ; 8.598  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 9.018  ; 9.018  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 7.859  ; 7.859  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 8.642  ; 8.642  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 9.018  ; 9.018  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 8.633  ; 8.633  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 8.781  ; 8.781  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 8.369  ; 8.369  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 8.934  ; 8.934  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.467  ; 8.467  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 15.886 ; 15.886 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 11.925 ; 11.925 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 9.835  ; 9.835  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.877  ; 9.877  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.877  ; 9.877  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 10.217 ; 10.217 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 10.238 ; 10.238 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 10.237 ; 10.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 10.237 ; 10.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.828  ; 9.828  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.491  ; 9.491  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.948  ; 9.948  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.761  ; 9.761  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 10.549 ; 10.549 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.841  ; 9.841  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 10.679 ; 10.679 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 11.392 ; 11.392 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 11.366 ; 11.366 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 11.081 ; 11.081 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 11.852 ; 11.852 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 11.850 ; 11.850 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 11.374 ; 11.374 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 11.361 ; 11.361 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 11.299 ; 11.299 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 11.925 ; 11.925 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 11.488 ; 11.488 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 10.952 ; 10.952 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 11.440 ; 11.440 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 10.476 ; 10.476 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 11.803 ; 11.803 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 12.136 ; 12.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 12.136 ; 12.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 11.802 ; 11.802 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 11.819 ; 11.819 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 11.786 ; 11.786 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 12.444 ; 12.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 12.444 ; 12.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 12.075 ; 12.075 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 12.134 ; 12.134 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 12.406 ; 12.406 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 9.411  ; 9.411  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 12.676 ; 12.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 12.442 ; 12.442 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 12.676 ; 12.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 12.437 ; 12.437 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 12.380 ; 12.380 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 9.787  ; 9.787  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 9.222  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.858  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 7.389  ; 7.389  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 9.422  ; 9.422  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 9.024  ; 9.024  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 8.799  ; 8.799  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 9.131  ; 9.131  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 9.396  ; 9.396  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 8.770  ; 8.770  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 8.619  ; 8.619  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 7.702  ; 7.702  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 8.648  ; 8.648  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 8.479  ; 8.479  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 8.820  ; 8.820  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 7.389  ; 7.389  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 7.738  ; 7.738  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 8.269  ; 8.269  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 8.798  ; 8.798  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 8.936  ; 8.936  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 7.538  ; 7.538  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 8.683  ; 8.683  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 8.894  ; 8.894  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 8.062  ; 8.062  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 7.538  ; 7.538  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 7.812  ; 7.812  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 7.845  ; 7.845  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 11.190 ; 9.222  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 8.594  ; 8.594  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 9.812  ; 9.812  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 9.826  ; 7.858  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 10.960 ; 10.960 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.598  ; 8.598  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 7.859  ; 7.859  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 7.859  ; 7.859  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 8.642  ; 8.642  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 9.018  ; 9.018  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 8.633  ; 8.633  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 8.781  ; 8.781  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 8.369  ; 8.369  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 8.934  ; 8.934  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.467  ; 8.467  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 10.161 ; 10.161 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 8.752  ; 8.752  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 9.468  ; 9.468  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.497  ; 9.497  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.491  ; 9.491  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.849  ; 9.849  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 9.853  ; 9.853  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 9.854  ; 9.854  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 9.858  ; 9.858  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.132  ; 9.132  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 8.752  ; 8.752  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.450  ; 9.450  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.024  ; 9.024  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 9.813  ; 9.813  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.102  ; 9.102  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 9.940  ; 9.940  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 9.108  ; 9.108  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 9.108  ; 9.108  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 9.091  ; 9.091  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 9.853  ; 9.853  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 9.877  ; 9.877  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 9.107  ; 9.107  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 9.139  ; 9.139  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 10.362 ; 10.362 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 11.027 ; 11.027 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 10.583 ; 10.583 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 10.048 ; 10.048 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 10.543 ; 10.543 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 9.572  ; 9.572  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 10.910 ; 10.910 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 9.271  ; 9.271  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 9.500  ; 9.500  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 9.271  ; 9.271  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 9.427  ; 9.427  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 9.753  ; 9.753  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 9.686  ; 9.686  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 10.343 ; 10.343 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 9.686  ; 9.686  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 9.729  ; 9.729  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 9.907  ; 9.907  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 8.559  ; 8.559  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 9.906  ; 9.906  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 9.962  ; 9.962  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 10.284 ; 10.284 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 10.045 ; 10.045 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 9.906  ; 9.906  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 8.692  ; 8.692  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 9.222  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.858  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RAMDATA[0] ; vga_b[0]    ; 12.760 ;        ;        ; 12.760 ;
; RAMDATA[0] ; vga_b[1]    ; 12.094 ;        ;        ; 12.094 ;
; RAMDATA[0] ; vga_g[0]    ; 13.938 ;        ;        ; 13.938 ;
; RAMDATA[0] ; vga_r[0]    ; 13.928 ;        ;        ; 13.928 ;
; RAMDATA[1] ; vga_b[0]    ; 12.685 ;        ;        ; 12.685 ;
; RAMDATA[1] ; vga_b[2]    ; 12.496 ;        ;        ; 12.496 ;
; RAMDATA[1] ; vga_b[3]    ; 12.336 ;        ;        ; 12.336 ;
; RAMDATA[1] ; vga_g[0]    ; 13.626 ;        ;        ; 13.626 ;
; RAMDATA[1] ; vga_r[0]    ; 13.616 ;        ;        ; 13.616 ;
; RAMDATA[2] ; vga_b[1]    ; 11.847 ;        ;        ; 11.847 ;
; RAMDATA[2] ; vga_g[1]    ; 12.334 ;        ;        ; 12.334 ;
; RAMDATA[2] ; vga_g[2]    ; 12.361 ;        ;        ; 12.361 ;
; RAMDATA[2] ; vga_g[3]    ; 12.458 ;        ;        ; 12.458 ;
; RAMDATA[2] ; vga_r[1]    ; 13.536 ;        ;        ; 13.536 ;
; RAMDATA[3] ; vga_b[2]    ; 12.071 ;        ;        ; 12.071 ;
; RAMDATA[3] ; vga_g[0]    ; 12.661 ;        ;        ; 12.661 ;
; RAMDATA[3] ; vga_g[1]    ; 11.962 ;        ;        ; 11.962 ;
; RAMDATA[3] ; vga_g[2]    ; 11.989 ;        ;        ; 11.989 ;
; RAMDATA[3] ; vga_r[2]    ; 12.651 ;        ;        ; 12.651 ;
; RAMDATA[4] ; vga_b[3]    ; 12.536 ;        ;        ; 12.536 ;
; RAMDATA[4] ; vga_g[3]    ; 13.168 ;        ;        ; 13.168 ;
; RAMDATA[4] ; vga_r[2]    ; 12.026 ;        ;        ; 12.026 ;
; RAMDATA[4] ; vga_r[3]    ; 11.985 ;        ;        ; 11.985 ;
; RAMDATA[5] ; vga_b[3]    ; 13.194 ;        ;        ; 13.194 ;
; RAMDATA[5] ; vga_g[3]    ; 13.826 ;        ;        ; 13.826 ;
; RAMDATA[5] ; vga_r[0]    ; 12.983 ;        ;        ; 12.983 ;
; RAMDATA[5] ; vga_r[1]    ; 13.277 ;        ;        ; 13.277 ;
; RAMDATA[5] ; vga_r[3]    ; 12.927 ;        ;        ; 12.927 ;
; SPICLK     ; debug5      ; 9.637  ;        ;        ; 9.637  ;
; SPIMOSI    ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; color_mode ; vga_b[0]    ;        ; 7.889  ; 7.889  ;        ;
; color_mode ; vga_b[1]    ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; color_mode ; vga_b[2]    ; 9.189  ; 9.189  ; 9.189  ; 9.189  ;
; color_mode ; vga_b[3]    ; 7.540  ; 8.742  ; 8.742  ; 7.540  ;
; color_mode ; vga_g[0]    ; 8.195  ; 9.062  ; 9.062  ; 8.195  ;
; color_mode ; vga_g[1]    ; 9.058  ; 9.058  ; 9.058  ; 9.058  ;
; color_mode ; vga_g[2]    ; 9.118  ; 9.118  ; 9.118  ; 9.118  ;
; color_mode ; vga_g[3]    ; 8.556  ; 9.374  ; 9.374  ; 8.556  ;
; color_mode ; vga_r[0]    ; 8.196  ; 9.052  ; 9.052  ; 8.196  ;
; color_mode ; vga_r[1]    ; 9.707  ; 9.707  ; 9.707  ; 9.707  ;
; color_mode ; vga_r[2]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; color_mode ; vga_r[3]    ;        ; 8.524  ; 8.524  ;        ;
; debug_in   ; debug3      ; 13.071 ; 13.071 ; 13.071 ; 13.071 ;
; debug_in   ; int_ready   ; 12.272 ; 12.272 ; 12.272 ; 12.272 ;
; reset      ; RAMADDR[0]  ; 17.488 ; 17.488 ; 17.488 ; 17.488 ;
; reset      ; RAMADDR[1]  ; 18.133 ; 18.133 ; 18.133 ; 18.133 ;
; reset      ; RAMADDR[2]  ; 18.248 ; 18.133 ; 18.133 ; 18.248 ;
; reset      ; RAMADDR[3]  ; 17.750 ; 17.518 ; 17.518 ; 17.750 ;
; reset      ; RAMADDR[4]  ; 18.084 ; 18.084 ; 18.084 ; 18.084 ;
; reset      ; RAMADDR[5]  ; 18.126 ; 18.126 ; 18.126 ; 18.126 ;
; reset      ; RAMADDR[6]  ; 18.433 ; 18.433 ; 18.433 ; 18.433 ;
; reset      ; RAMADDR[7]  ; 18.491 ; 18.491 ; 18.491 ; 18.491 ;
; reset      ; RAMADDR[8]  ; 18.501 ; 18.501 ; 18.501 ; 18.501 ;
; reset      ; RAMADDR[9]  ; 18.845 ; 18.845 ; 18.845 ; 18.845 ;
; reset      ; RAMADDR[10] ; 18.736 ; 18.736 ; 18.736 ; 18.736 ;
; reset      ; RAMADDR[11] ; 17.142 ; 17.142 ; 17.142 ; 17.142 ;
; reset      ; RAMADDR[12] ; 17.185 ; 16.849 ; 16.849 ; 17.185 ;
; reset      ; RAMADDR[13] ; 16.839 ; 16.839 ; 16.839 ; 16.839 ;
; reset      ; RAMADDR[14] ; 17.110 ; 17.110 ; 17.110 ; 17.110 ;
; reset      ; RAMADDR[15] ; 17.778 ; 17.397 ; 17.397 ; 17.778 ;
; reset      ; RAMDATA[0]  ; 18.413 ; 18.357 ; 18.357 ; 18.413 ;
; reset      ; RAMDATA[1]  ; 18.937 ; 18.540 ; 18.540 ; 18.937 ;
; reset      ; RAMDATA[2]  ; 17.457 ; 17.404 ; 17.404 ; 17.457 ;
; reset      ; RAMDATA[3]  ; 17.588 ; 17.329 ; 17.329 ; 17.588 ;
; reset      ; RAMDATA[4]  ; 17.884 ; 17.291 ; 17.291 ; 17.884 ;
; reset      ; RAMDATA[5]  ; 17.895 ; 17.490 ; 17.490 ; 17.895 ;
; reset      ; RAMWE       ; 20.600 ; 18.570 ; 18.570 ; 20.600 ;
; reset      ; debug0      ;        ; 13.658 ; 13.658 ;        ;
; reset      ; debug1      ;        ; 14.181 ; 14.181 ;        ;
; reset      ; debug2      ; 19.236 ; 17.206 ; 17.206 ; 19.236 ;
; reset      ; debug3      ; 16.865 ; 16.865 ; 16.865 ; 16.865 ;
; reset      ; debug4      ;        ; 9.296  ; 9.296  ;        ;
; reset      ; int_ready   ; 16.066 ; 16.066 ; 16.066 ; 16.066 ;
; reset      ; vga_b[0]    ; 13.666 ;        ;        ; 13.666 ;
; reset      ; vga_b[1]    ; 13.332 ;        ;        ; 13.332 ;
; reset      ; vga_b[2]    ; 13.349 ;        ;        ; 13.349 ;
; reset      ; vga_b[3]    ; 13.316 ;        ;        ; 13.316 ;
; reset      ; vga_g[0]    ; 13.974 ;        ;        ; 13.974 ;
; reset      ; vga_g[1]    ; 13.605 ;        ;        ; 13.605 ;
; reset      ; vga_g[2]    ; 13.664 ;        ;        ; 13.664 ;
; reset      ; vga_g[3]    ; 13.936 ;        ;        ; 13.936 ;
; reset      ; vga_hsync   ;        ; 12.928 ; 12.928 ;        ;
; reset      ; vga_r[0]    ; 13.972 ;        ;        ; 13.972 ;
; reset      ; vga_r[1]    ; 14.206 ;        ;        ; 14.206 ;
; reset      ; vga_r[2]    ; 13.967 ;        ;        ; 13.967 ;
; reset      ; vga_r[3]    ; 13.910 ;        ;        ; 13.910 ;
; reset      ; vga_vsync   ;        ; 13.756 ; 13.756 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RAMDATA[0] ; vga_b[0]    ; 12.760 ;        ;        ; 12.760 ;
; RAMDATA[0] ; vga_b[1]    ; 12.094 ;        ;        ; 12.094 ;
; RAMDATA[0] ; vga_g[0]    ; 13.938 ;        ;        ; 13.938 ;
; RAMDATA[0] ; vga_r[0]    ; 13.928 ;        ;        ; 13.928 ;
; RAMDATA[1] ; vga_b[0]    ; 12.685 ;        ;        ; 12.685 ;
; RAMDATA[1] ; vga_b[2]    ; 12.496 ;        ;        ; 12.496 ;
; RAMDATA[1] ; vga_b[3]    ; 12.336 ;        ;        ; 12.336 ;
; RAMDATA[1] ; vga_g[0]    ; 13.626 ;        ;        ; 13.626 ;
; RAMDATA[1] ; vga_r[0]    ; 13.616 ;        ;        ; 13.616 ;
; RAMDATA[2] ; vga_b[1]    ; 11.847 ;        ;        ; 11.847 ;
; RAMDATA[2] ; vga_g[1]    ; 12.334 ;        ;        ; 12.334 ;
; RAMDATA[2] ; vga_g[2]    ; 12.361 ;        ;        ; 12.361 ;
; RAMDATA[2] ; vga_g[3]    ; 12.458 ;        ;        ; 12.458 ;
; RAMDATA[2] ; vga_r[1]    ; 13.536 ;        ;        ; 13.536 ;
; RAMDATA[3] ; vga_b[2]    ; 12.071 ;        ;        ; 12.071 ;
; RAMDATA[3] ; vga_g[0]    ; 12.661 ;        ;        ; 12.661 ;
; RAMDATA[3] ; vga_g[1]    ; 11.962 ;        ;        ; 11.962 ;
; RAMDATA[3] ; vga_g[2]    ; 11.989 ;        ;        ; 11.989 ;
; RAMDATA[3] ; vga_r[2]    ; 12.651 ;        ;        ; 12.651 ;
; RAMDATA[4] ; vga_b[3]    ; 12.536 ;        ;        ; 12.536 ;
; RAMDATA[4] ; vga_g[3]    ; 13.168 ;        ;        ; 13.168 ;
; RAMDATA[4] ; vga_r[2]    ; 12.026 ;        ;        ; 12.026 ;
; RAMDATA[4] ; vga_r[3]    ; 11.985 ;        ;        ; 11.985 ;
; RAMDATA[5] ; vga_b[3]    ; 13.194 ;        ;        ; 13.194 ;
; RAMDATA[5] ; vga_g[3]    ; 13.826 ;        ;        ; 13.826 ;
; RAMDATA[5] ; vga_r[0]    ; 12.983 ;        ;        ; 12.983 ;
; RAMDATA[5] ; vga_r[1]    ; 13.277 ;        ;        ; 13.277 ;
; RAMDATA[5] ; vga_r[3]    ; 12.927 ;        ;        ; 12.927 ;
; SPICLK     ; debug5      ; 9.637  ;        ;        ; 9.637  ;
; SPIMOSI    ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; color_mode ; vga_b[0]    ;        ; 7.889  ; 7.889  ;        ;
; color_mode ; vga_b[1]    ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; color_mode ; vga_b[2]    ; 9.189  ; 9.189  ; 9.189  ; 9.189  ;
; color_mode ; vga_b[3]    ; 7.540  ; 8.742  ; 8.742  ; 7.540  ;
; color_mode ; vga_g[0]    ; 8.195  ; 9.062  ; 9.062  ; 8.195  ;
; color_mode ; vga_g[1]    ; 9.058  ; 9.058  ; 9.058  ; 9.058  ;
; color_mode ; vga_g[2]    ; 9.118  ; 9.118  ; 9.118  ; 9.118  ;
; color_mode ; vga_g[3]    ; 8.556  ; 9.374  ; 9.374  ; 8.556  ;
; color_mode ; vga_r[0]    ; 8.196  ; 9.052  ; 9.052  ; 8.196  ;
; color_mode ; vga_r[1]    ; 9.707  ; 9.707  ; 9.707  ; 9.707  ;
; color_mode ; vga_r[2]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; color_mode ; vga_r[3]    ;        ; 8.524  ; 8.524  ;        ;
; debug_in   ; debug3      ; 13.071 ; 13.071 ; 13.071 ; 13.071 ;
; debug_in   ; int_ready   ; 12.272 ; 12.272 ; 12.272 ; 12.272 ;
; reset      ; RAMADDR[0]  ; 13.220 ; 13.528 ; 13.528 ; 13.220 ;
; reset      ; RAMADDR[1]  ; 14.145 ; 14.173 ; 14.173 ; 14.145 ;
; reset      ; RAMADDR[2]  ; 13.552 ; 14.173 ; 14.173 ; 13.552 ;
; reset      ; RAMADDR[3]  ; 13.558 ; 13.558 ; 13.558 ; 13.558 ;
; reset      ; RAMADDR[4]  ; 14.124 ; 14.124 ; 14.124 ; 14.124 ;
; reset      ; RAMADDR[5]  ; 13.152 ; 14.166 ; 14.166 ; 13.152 ;
; reset      ; RAMADDR[6]  ; 13.838 ; 14.473 ; 14.473 ; 13.838 ;
; reset      ; RAMADDR[7]  ; 13.524 ; 14.531 ; 14.531 ; 13.524 ;
; reset      ; RAMADDR[8]  ; 13.861 ; 14.541 ; 14.541 ; 13.861 ;
; reset      ; RAMADDR[9]  ; 13.893 ; 14.885 ; 14.885 ; 13.893 ;
; reset      ; RAMADDR[10] ; 14.043 ; 14.776 ; 14.776 ; 14.043 ;
; reset      ; RAMADDR[11] ; 13.182 ; 13.182 ; 13.182 ; 13.182 ;
; reset      ; RAMADDR[12] ; 12.889 ; 12.889 ; 12.889 ; 12.889 ;
; reset      ; RAMADDR[13] ; 12.550 ; 12.879 ; 12.879 ; 12.550 ;
; reset      ; RAMADDR[14] ; 13.142 ; 13.150 ; 13.150 ; 13.142 ;
; reset      ; RAMADDR[15] ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; reset      ; RAMDATA[0]  ; 15.126 ; 15.126 ; 15.126 ; 15.126 ;
; reset      ; RAMDATA[1]  ; 15.126 ; 15.126 ; 15.126 ; 15.126 ;
; reset      ; RAMDATA[2]  ; 14.411 ; 14.411 ; 14.411 ; 14.411 ;
; reset      ; RAMDATA[3]  ; 14.256 ; 14.411 ; 14.411 ; 14.256 ;
; reset      ; RAMDATA[4]  ; 14.373 ; 14.373 ; 14.373 ; 14.373 ;
; reset      ; RAMDATA[5]  ; 14.411 ; 14.411 ; 14.411 ; 14.411 ;
; reset      ; RAMWE       ; 16.014 ; 17.901 ; 17.901 ; 16.014 ;
; reset      ; debug0      ;        ; 13.658 ; 13.658 ;        ;
; reset      ; debug1      ;        ; 14.181 ; 14.181 ;        ;
; reset      ; debug2      ; 14.650 ; 16.537 ; 16.537 ; 14.650 ;
; reset      ; debug3      ; 15.506 ; 15.506 ; 15.506 ; 15.506 ;
; reset      ; debug4      ;        ; 9.296  ; 9.296  ;        ;
; reset      ; int_ready   ; 14.707 ; 14.707 ; 14.707 ; 14.707 ;
; reset      ; vga_b[0]    ; 13.666 ;        ;        ; 13.666 ;
; reset      ; vga_b[1]    ; 13.332 ;        ;        ; 13.332 ;
; reset      ; vga_b[2]    ; 13.349 ;        ;        ; 13.349 ;
; reset      ; vga_b[3]    ; 13.316 ;        ;        ; 13.316 ;
; reset      ; vga_g[0]    ; 13.974 ;        ;        ; 13.974 ;
; reset      ; vga_g[1]    ; 13.605 ;        ;        ; 13.605 ;
; reset      ; vga_g[2]    ; 13.664 ;        ;        ; 13.664 ;
; reset      ; vga_g[3]    ; 13.936 ;        ;        ; 13.936 ;
; reset      ; vga_hsync   ;        ; 12.928 ; 12.928 ;        ;
; reset      ; vga_r[0]    ; 13.972 ;        ;        ; 13.972 ;
; reset      ; vga_r[1]    ; 14.206 ;        ;        ; 14.206 ;
; reset      ; vga_r[2]    ; 13.967 ;        ;        ; 13.967 ;
; reset      ; vga_r[3]    ; 13.910 ;        ;        ; 13.910 ;
; reset      ; vga_vsync   ;        ; 13.756 ; 13.756 ;        ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 16.626 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 17.275 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 17.920 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 17.920 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 17.305 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 17.871 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 17.913 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 18.220 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 18.278 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 18.288 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 18.632 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 18.523 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 16.929 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 16.636 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 16.626 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 16.897 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 17.184 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 16.903 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 17.656 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 17.656 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 16.941 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 16.941 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 16.903 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 16.941 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 9.591  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 10.240 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 10.885 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 10.885 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 10.270 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 10.836 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 10.878 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 11.185 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 11.243 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 11.253 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 11.597 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 11.488 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 9.894  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 9.601  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 9.591  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 9.862  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 10.149 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 9.976  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 10.729 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 10.729 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 10.014 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 10.014 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 9.976  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 10.014 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 16.626    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 17.275    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 17.920    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 17.920    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 17.305    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 17.871    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 17.913    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 18.220    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 18.278    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 18.288    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 18.632    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 18.523    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 16.929    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 16.636    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 16.626    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 16.897    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 17.184    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 16.903    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 17.656    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 17.656    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 16.941    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 16.941    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 16.903    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 16.941    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 9.591     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 10.240    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 10.885    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 10.885    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 10.270    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 10.836    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 10.878    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 11.185    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 11.243    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 11.253    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 11.597    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 11.488    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 9.894     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 9.601     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 9.591     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 9.862     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 10.149    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 9.976     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 10.729    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 10.729    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 10.014    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 10.014    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 9.976     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 10.014    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -3.317 ; -298.633      ;
; clock_50mhz            ; 0.525  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.725 ; -1.725        ;
; gen6mhz:inst1|count[2] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.380 ; -4.380        ;
; gen6mhz:inst1|count[2] ; -0.500 ; -185.000      ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                        ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.317 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.348      ;
; -3.317 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.348      ;
; -3.308 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.339      ;
; -3.308 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.339      ;
; -3.303 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.334      ;
; -3.299 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.329      ;
; -3.294 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.325      ;
; -3.290 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.321      ;
; -3.290 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.321      ;
; -3.290 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.320      ;
; -3.276 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.307      ;
; -3.275 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.306      ;
; -3.275 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.306      ;
; -3.272 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.302      ;
; -3.268 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.305      ;
; -3.268 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.305      ;
; -3.265 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.296      ;
; -3.265 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.296      ;
; -3.261 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.292      ;
; -3.257 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.287      ;
; -3.255 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.286      ;
; -3.255 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.286      ;
; -3.254 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.291      ;
; -3.251 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.282      ;
; -3.250 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.281      ;
; -3.250 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.281      ;
; -3.250 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.286      ;
; -3.247 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.277      ;
; -3.241 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.272      ;
; -3.237 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.267      ;
; -3.236 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.267      ;
; -3.232 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.262      ;
; -3.213 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.244      ;
; -3.213 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.244      ;
; -3.199 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.230      ;
; -3.195 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.225      ;
; -3.193 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.227      ;
; -3.193 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.227      ;
; -3.193 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.227      ;
; -3.193 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.227      ;
; -3.193 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.224      ;
; -3.193 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.224      ;
; -3.193 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.224      ;
; -3.193 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.224      ;
; -3.184 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.218      ;
; -3.184 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.218      ;
; -3.184 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.218      ;
; -3.184 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.218      ;
; -3.179 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.210      ;
; -3.179 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.210      ;
; -3.175 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.205      ;
; -3.175 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.205      ;
; -3.166 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.200      ;
; -3.166 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.200      ;
; -3.166 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.200      ;
; -3.166 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.200      ;
; -3.165 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.202      ;
; -3.165 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.202      ;
; -3.158 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.189      ;
; -3.158 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.189      ;
; -3.151 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.188      ;
; -3.151 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.185      ;
; -3.151 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.185      ;
; -3.151 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.185      ;
; -3.151 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.185      ;
; -3.147 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.183      ;
; -3.144 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.175      ;
; -3.144 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.184      ;
; -3.144 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.184      ;
; -3.144 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.184      ;
; -3.144 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.184      ;
; -3.143 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.180      ;
; -3.143 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.180      ;
; -3.141 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.175      ;
; -3.141 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.175      ;
; -3.141 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.175      ;
; -3.141 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.175      ;
; -3.140 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.170      ;
; -3.133 ; gpu:inst2|decoder:decoder1|w[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.170      ;
; -3.133 ; gpu:inst2|decoder:decoder1|w[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.170      ;
; -3.131 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.165      ;
; -3.131 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.165      ;
; -3.131 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.165      ;
; -3.131 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.165      ;
; -3.129 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.166      ;
; -3.126 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.160      ;
; -3.126 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.160      ;
; -3.126 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.160      ;
; -3.126 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.160      ;
; -3.125 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.161      ;
; -3.119 ; gpu:inst2|decoder:decoder1|w[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.156      ;
; -3.116 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.147      ;
; -3.116 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.147      ;
; -3.115 ; gpu:inst2|decoder:decoder1|w[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.151      ;
; -3.109 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.140      ;
; -3.109 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.140      ;
; -3.109 ; gpu:inst2|decoder:decoder1|x[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.146      ;
; -3.109 ; gpu:inst2|decoder:decoder1|x[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.146      ;
; -3.102 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.133      ;
; -3.098 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 4.128      ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.525 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.507      ;
; 0.635 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 2.105 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 1.799      ; 0.367      ;
; 2.605 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 1.799      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.725 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 1.799      ; 0.367      ;
; -1.225 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 1.799      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.397      ;
; 0.355  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.507      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[2]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|h[3]                      ; gpu:inst2|decoder:decoder1|h[3]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|h[5]                      ; gpu:inst2|decoder:decoder1|h[5]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|decoder_claim             ; gpu:inst2|decoder:decoder1|decoder_claim             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|started     ; gpu:inst2|draw:draw1|draw_sprite:sprite1|started     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[1]                     ; gpu:inst2|decoder:decoder1|en[1]                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|asb                       ; gpu:inst2|decoder:decoder1|asb                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[7]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.398      ;
; 0.252 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|spi_data_available                ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.404      ;
; 0.257 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.409      ;
; 0.260 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.412      ;
; 0.275 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.427      ;
; 0.321 ; gpu:inst2|spi:spi1|sclk_latched                      ; gpu:inst2|spi:spi1|sclk_old                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.473      ;
; 0.358 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[3]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; gpu:inst2|spi:spi1|spi_rx_data[5]                    ; gpu:inst2|spi:spi1|spi_rx_data[6]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[5]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; gpu:inst2|spi:spi1|mosi_latched                      ; gpu:inst2|spi:spi1|spi_rx_data[0]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; gpu:inst2|draw:draw1|draw_fill:fill1|y[6]            ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[1] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[6]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.544      ;
; 0.401 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.553      ;
; 0.401 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.553      ;
; 0.404 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.559      ;
; 0.410 ; gpu:inst2|draw:draw1|draw_fill:fill1|x[7]            ; gpu:inst2|draw:draw1|draw_fill:fill1|x[7]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.562      ;
; 0.435 ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gpu:inst2|decoder:decoder1|asb                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.587      ;
; 0.461 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[3]           ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.613      ;
; 0.465 ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[6]           ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.617      ;
; 0.474 ; gpu:inst2|draw:draw1|draw_fill:fill1|y[5]            ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.626      ;
; 0.479 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.632      ;
; 0.479 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.632      ;
; 0.482 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.635      ;
; 0.490 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[4]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.642      ;
; 0.491 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[0]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.643      ;
; 0.492 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[1]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.644      ;
; 0.492 ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gpu:inst2|decoder:decoder1|asb                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.644      ;
; 0.493 ; gpu:inst2|draw:draw1|draw_fill:fill1|almost_done     ; gpu:inst2|draw:draw1|draw_fill:fill1|y[2]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; gpu:inst2|spi:spi1|spi_rx_data[1]                    ; gpu:inst2|decoder:decoder1|instruction[1]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; gpu:inst2|spi:spi1|spi_rx_data[1]                    ; gpu:inst2|spi:spi1|spi_rx_data[2]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gpu:inst2|decoder:decoder1|en[0]                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.002      ; 0.656      ;
; 0.502 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.654      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[4]           ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; 2.349 ; 2.349 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; 2.349 ; 2.349 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; 2.251 ; 2.251 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; 1.972 ; 1.972 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; 1.959 ; 1.959 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; 1.941 ; 1.941 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; 2.061 ; 2.061 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; 2.003 ; 2.003 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; 2.042 ; 2.042 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; 4.523 ; 4.523 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; -1.821 ; -1.821 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; -2.229 ; -2.229 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; -2.131 ; -2.131 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; -1.852 ; -1.852 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; -1.839 ; -1.839 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; -1.821 ; -1.821 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; -1.941 ; -1.941 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; -1.883 ; -1.883 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; -1.922 ; -1.922 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; -2.283 ; -2.283 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 7.676 ; 7.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 7.334 ; 7.334 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 7.645 ; 7.645 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 7.676 ; 7.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 7.549 ; 7.549 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 7.195 ; 7.195 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 7.258 ; 7.258 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 7.253 ; 7.253 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 7.267 ; 7.267 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 7.350 ; 7.350 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 7.439 ; 7.439 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 7.503 ; 7.503 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 7.204 ; 7.204 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 7.353 ; 7.353 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 7.038 ; 7.038 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 6.968 ; 6.968 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 7.540 ; 7.540 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 8.096 ; 8.096 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 7.850 ; 7.850 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 8.096 ; 8.096 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 7.515 ; 7.515 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 7.517 ; 7.517 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 7.612 ; 7.612 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 7.644 ; 7.644 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 8.651 ; 8.651 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.706 ; 4.706 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 5.012 ; 5.012 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 8.106 ; 8.106 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 7.243 ; 7.243 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.290 ; 4.290 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.453 ; 4.453 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.005 ; 4.005 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.334 ; 4.334 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.453 ; 4.453 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.333 ; 4.333 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.412 ; 4.412 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.241 ; 4.241 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.410 ; 4.410 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.317 ; 4.317 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 6.874 ; 6.874 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 5.601 ; 5.601 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.671 ; 4.671 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.708 ; 4.708 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.710 ; 4.710 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.832 ; 4.832 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.861 ; 4.861 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.856 ; 4.856 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.854 ; 4.854 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.810 ; 4.810 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.637 ; 4.637 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.743 ; 4.743 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.737 ; 4.737 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.978 ; 4.978 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.787 ; 4.787 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 5.045 ; 5.045 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 5.320 ; 5.320 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 5.299 ; 5.299 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 5.207 ; 5.207 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 5.468 ; 5.468 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 5.458 ; 5.458 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 5.327 ; 5.327 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 5.328 ; 5.328 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 5.269 ; 5.269 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 5.601 ; 5.601 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 5.447 ; 5.447 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 5.111 ; 5.111 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 5.340 ; 5.340 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 5.018 ; 5.018 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 5.481 ; 5.481 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 5.692 ; 5.692 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 5.692 ; 5.692 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 5.545 ; 5.545 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 5.561 ; 5.561 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 5.527 ; 5.527 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 5.810 ; 5.810 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 5.810 ; 5.810 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 5.648 ; 5.648 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 5.691 ; 5.691 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 5.789 ; 5.789 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.562 ; 4.562 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 5.877 ; 5.877 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 5.806 ; 5.806 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 5.877 ; 5.877 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 5.807 ; 5.807 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 5.760 ; 5.760 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.748 ; 4.748 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 3.968 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.423 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 3.856 ; 3.856 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.518 ; 4.518 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.405 ; 4.405 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.286 ; 4.286 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.446 ; 4.446 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.530 ; 4.530 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 4.295 ; 4.295 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.221 ; 4.221 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 3.924 ; 3.924 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.245 ; 4.245 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 4.188 ; 4.188 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 4.386 ; 4.386 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 3.856 ; 3.856 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 4.003 ; 4.003 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.162 ; 4.162 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 4.374 ; 4.374 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.424 ; 4.424 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 3.949 ; 3.949 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.402 ; 4.402 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.536 ; 4.536 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 4.150 ; 4.150 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 3.949 ; 3.949 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 4.050 ; 4.050 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 4.076 ; 4.076 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.306 ; 3.968 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.356 ; 4.356 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.723 ; 4.723 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 4.761 ; 3.423 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 5.148 ; 5.148 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.290 ; 4.290 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.005 ; 4.005 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.005 ; 4.005 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.334 ; 4.334 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.453 ; 4.453 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.333 ; 4.333 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.412 ; 4.412 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.241 ; 4.241 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.410 ; 4.410 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.317 ; 4.317 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.779 ; 4.779 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 4.384 ; 4.384 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.545 ; 4.545 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.573 ; 4.573 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.569 ; 4.569 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.705 ; 4.705 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.717 ; 4.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.717 ; 4.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.718 ; 4.718 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.537 ; 4.537 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.384 ; 4.384 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.545 ; 4.545 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.464 ; 4.464 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.704 ; 4.704 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.511 ; 4.511 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.772 ; 4.772 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.517 ; 4.517 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.532 ; 4.532 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 4.538 ; 4.538 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.790 ; 4.790 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.538 ; 4.538 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.539 ; 4.539 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 4.949 ; 4.949 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 5.279 ; 5.279 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 5.118 ; 5.118 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 5.017 ; 5.017 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.690 ; 4.690 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 5.180 ; 5.180 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.553 ; 4.553 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.624 ; 4.624 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.553 ; 4.553 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.600 ; 4.600 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.686 ; 4.686 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.685 ; 4.685 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.943 ; 4.943 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.685 ; 4.685 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 4.713 ; 4.713 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 4.796 ; 4.796 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.273 ; 4.273 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.776 ; 4.776 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.816 ; 4.816 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 4.917 ; 4.917 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 4.841 ; 4.841 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 4.776 ; 4.776 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.398 ; 4.398 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 3.968 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.423 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RAMDATA[0] ; vga_b[0]    ; 6.283 ;       ;       ; 6.283 ;
; RAMDATA[0] ; vga_b[1]    ; 6.033 ;       ;       ; 6.033 ;
; RAMDATA[0] ; vga_g[0]    ; 6.706 ;       ;       ; 6.706 ;
; RAMDATA[0] ; vga_r[0]    ; 6.696 ;       ;       ; 6.696 ;
; RAMDATA[1] ; vga_b[0]    ; 6.256 ;       ;       ; 6.256 ;
; RAMDATA[1] ; vga_b[2]    ; 6.166 ;       ;       ; 6.166 ;
; RAMDATA[1] ; vga_b[3]    ; 6.095 ;       ;       ; 6.095 ;
; RAMDATA[1] ; vga_g[0]    ; 6.601 ;       ;       ; 6.601 ;
; RAMDATA[1] ; vga_r[0]    ; 6.591 ;       ;       ; 6.591 ;
; RAMDATA[2] ; vga_b[1]    ; 5.858 ;       ;       ; 5.858 ;
; RAMDATA[2] ; vga_g[1]    ; 6.034 ;       ;       ; 6.034 ;
; RAMDATA[2] ; vga_g[2]    ; 6.056 ;       ;       ; 6.056 ;
; RAMDATA[2] ; vga_g[3]    ; 6.115 ;       ;       ; 6.115 ;
; RAMDATA[2] ; vga_r[1]    ; 6.479 ;       ;       ; 6.479 ;
; RAMDATA[3] ; vga_b[2]    ; 5.971 ;       ;       ; 5.971 ;
; RAMDATA[3] ; vga_g[0]    ; 6.215 ;       ;       ; 6.215 ;
; RAMDATA[3] ; vga_g[1]    ; 5.939 ;       ;       ; 5.939 ;
; RAMDATA[3] ; vga_g[2]    ; 5.962 ;       ;       ; 5.962 ;
; RAMDATA[3] ; vga_r[2]    ; 6.214 ;       ;       ; 6.214 ;
; RAMDATA[4] ; vga_b[3]    ; 6.081 ;       ;       ; 6.081 ;
; RAMDATA[4] ; vga_g[3]    ; 6.353 ;       ;       ; 6.353 ;
; RAMDATA[4] ; vga_r[2]    ; 5.959 ;       ;       ; 5.959 ;
; RAMDATA[4] ; vga_r[3]    ; 5.918 ;       ;       ; 5.918 ;
; RAMDATA[5] ; vga_b[3]    ; 6.318 ;       ;       ; 6.318 ;
; RAMDATA[5] ; vga_g[3]    ; 6.590 ;       ;       ; 6.590 ;
; RAMDATA[5] ; vga_r[0]    ; 6.287 ;       ;       ; 6.287 ;
; RAMDATA[5] ; vga_r[1]    ; 6.386 ;       ;       ; 6.386 ;
; RAMDATA[5] ; vga_r[3]    ; 6.247 ;       ;       ; 6.247 ;
; SPICLK     ; debug5      ; 5.069 ;       ;       ; 5.069 ;
; SPIMOSI    ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; color_mode ; vga_b[0]    ;       ; 3.697 ; 3.697 ;       ;
; color_mode ; vga_b[1]    ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; color_mode ; vga_b[2]    ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; color_mode ; vga_b[3]    ; 3.533 ; 3.993 ; 3.993 ; 3.533 ;
; color_mode ; vga_g[0]    ; 3.814 ; 4.112 ; 4.112 ; 3.814 ;
; color_mode ; vga_g[1]    ; 4.130 ; 4.130 ; 4.130 ; 4.130 ;
; color_mode ; vga_g[2]    ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; color_mode ; vga_g[3]    ; 3.927 ; 4.265 ; 4.265 ; 3.927 ;
; color_mode ; vga_r[0]    ; 3.811 ; 4.102 ; 4.102 ; 3.811 ;
; color_mode ; vga_r[1]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; color_mode ; vga_r[2]    ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; color_mode ; vga_r[3]    ;       ; 3.894 ; 3.894 ;       ;
; debug_in   ; debug3      ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; debug_in   ; int_ready   ; 6.071 ; 6.071 ; 6.071 ; 6.071 ;
; reset      ; RAMADDR[0]  ; 8.023 ; 8.023 ; 8.023 ; 8.023 ;
; reset      ; RAMADDR[1]  ; 8.278 ; 8.278 ; 8.278 ; 8.278 ;
; reset      ; RAMADDR[2]  ; 8.297 ; 8.278 ; 8.278 ; 8.297 ;
; reset      ; RAMADDR[3]  ; 8.170 ; 8.053 ; 8.053 ; 8.170 ;
; reset      ; RAMADDR[4]  ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; reset      ; RAMADDR[5]  ; 8.291 ; 8.291 ; 8.291 ; 8.291 ;
; reset      ; RAMADDR[6]  ; 8.403 ; 8.403 ; 8.403 ; 8.403 ;
; reset      ; RAMADDR[7]  ; 8.445 ; 8.445 ; 8.445 ; 8.445 ;
; reset      ; RAMADDR[8]  ; 8.455 ; 8.455 ; 8.455 ; 8.455 ;
; reset      ; RAMADDR[9]  ; 8.583 ; 8.583 ; 8.583 ; 8.583 ;
; reset      ; RAMADDR[10] ; 8.642 ; 8.642 ; 8.642 ; 8.642 ;
; reset      ; RAMADDR[11] ; 7.963 ; 7.963 ; 7.963 ; 7.963 ;
; reset      ; RAMADDR[12] ; 7.974 ; 7.879 ; 7.879 ; 7.974 ;
; reset      ; RAMADDR[13] ; 7.839 ; 7.839 ; 7.839 ; 7.839 ;
; reset      ; RAMADDR[14] ; 7.939 ; 7.939 ; 7.939 ; 7.939 ;
; reset      ; RAMADDR[15] ; 8.161 ; 8.047 ; 8.047 ; 8.161 ;
; reset      ; RAMDATA[0]  ; 8.471 ; 8.473 ; 8.473 ; 8.471 ;
; reset      ; RAMDATA[1]  ; 8.717 ; 8.609 ; 8.609 ; 8.717 ;
; reset      ; RAMDATA[2]  ; 8.136 ; 8.142 ; 8.142 ; 8.136 ;
; reset      ; RAMDATA[3]  ; 8.138 ; 8.021 ; 8.021 ; 8.138 ;
; reset      ; RAMDATA[4]  ; 8.233 ; 7.995 ; 7.995 ; 8.233 ;
; reset      ; RAMDATA[5]  ; 8.265 ; 8.148 ; 8.148 ; 8.265 ;
; reset      ; RAMWE       ; 9.272 ; 8.575 ; 8.575 ; 9.272 ;
; reset      ; debug0      ;       ; 6.730 ; 6.730 ;       ;
; reset      ; debug1      ;       ; 6.904 ; 6.904 ;       ;
; reset      ; debug2      ; 8.727 ; 8.030 ; 8.030 ; 8.727 ;
; reset      ; debug3      ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; reset      ; debug4      ;       ; 4.928 ; 4.928 ;       ;
; reset      ; int_ready   ; 7.496 ; 7.496 ; 7.496 ; 7.496 ;
; reset      ; vga_b[0]    ; 6.768 ;       ;       ; 6.768 ;
; reset      ; vga_b[1]    ; 6.621 ;       ;       ; 6.621 ;
; reset      ; vga_b[2]    ; 6.637 ;       ;       ; 6.637 ;
; reset      ; vga_b[3]    ; 6.603 ;       ;       ; 6.603 ;
; reset      ; vga_g[0]    ; 6.886 ;       ;       ; 6.886 ;
; reset      ; vga_g[1]    ; 6.724 ;       ;       ; 6.724 ;
; reset      ; vga_g[2]    ; 6.767 ;       ;       ; 6.767 ;
; reset      ; vga_g[3]    ; 6.865 ;       ;       ; 6.865 ;
; reset      ; vga_hsync   ;       ; 6.454 ; 6.454 ;       ;
; reset      ; vga_r[0]    ; 6.882 ;       ;       ; 6.882 ;
; reset      ; vga_r[1]    ; 6.953 ;       ;       ; 6.953 ;
; reset      ; vga_r[2]    ; 6.883 ;       ;       ; 6.883 ;
; reset      ; vga_r[3]    ; 6.836 ;       ;       ; 6.836 ;
; reset      ; vga_vsync   ;       ; 6.772 ; 6.772 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RAMDATA[0] ; vga_b[0]    ; 6.283 ;       ;       ; 6.283 ;
; RAMDATA[0] ; vga_b[1]    ; 6.033 ;       ;       ; 6.033 ;
; RAMDATA[0] ; vga_g[0]    ; 6.706 ;       ;       ; 6.706 ;
; RAMDATA[0] ; vga_r[0]    ; 6.696 ;       ;       ; 6.696 ;
; RAMDATA[1] ; vga_b[0]    ; 6.256 ;       ;       ; 6.256 ;
; RAMDATA[1] ; vga_b[2]    ; 6.166 ;       ;       ; 6.166 ;
; RAMDATA[1] ; vga_b[3]    ; 6.095 ;       ;       ; 6.095 ;
; RAMDATA[1] ; vga_g[0]    ; 6.601 ;       ;       ; 6.601 ;
; RAMDATA[1] ; vga_r[0]    ; 6.591 ;       ;       ; 6.591 ;
; RAMDATA[2] ; vga_b[1]    ; 5.858 ;       ;       ; 5.858 ;
; RAMDATA[2] ; vga_g[1]    ; 6.034 ;       ;       ; 6.034 ;
; RAMDATA[2] ; vga_g[2]    ; 6.056 ;       ;       ; 6.056 ;
; RAMDATA[2] ; vga_g[3]    ; 6.115 ;       ;       ; 6.115 ;
; RAMDATA[2] ; vga_r[1]    ; 6.479 ;       ;       ; 6.479 ;
; RAMDATA[3] ; vga_b[2]    ; 5.971 ;       ;       ; 5.971 ;
; RAMDATA[3] ; vga_g[0]    ; 6.215 ;       ;       ; 6.215 ;
; RAMDATA[3] ; vga_g[1]    ; 5.939 ;       ;       ; 5.939 ;
; RAMDATA[3] ; vga_g[2]    ; 5.962 ;       ;       ; 5.962 ;
; RAMDATA[3] ; vga_r[2]    ; 6.214 ;       ;       ; 6.214 ;
; RAMDATA[4] ; vga_b[3]    ; 6.081 ;       ;       ; 6.081 ;
; RAMDATA[4] ; vga_g[3]    ; 6.353 ;       ;       ; 6.353 ;
; RAMDATA[4] ; vga_r[2]    ; 5.959 ;       ;       ; 5.959 ;
; RAMDATA[4] ; vga_r[3]    ; 5.918 ;       ;       ; 5.918 ;
; RAMDATA[5] ; vga_b[3]    ; 6.318 ;       ;       ; 6.318 ;
; RAMDATA[5] ; vga_g[3]    ; 6.590 ;       ;       ; 6.590 ;
; RAMDATA[5] ; vga_r[0]    ; 6.287 ;       ;       ; 6.287 ;
; RAMDATA[5] ; vga_r[1]    ; 6.386 ;       ;       ; 6.386 ;
; RAMDATA[5] ; vga_r[3]    ; 6.247 ;       ;       ; 6.247 ;
; SPICLK     ; debug5      ; 5.069 ;       ;       ; 5.069 ;
; SPIMOSI    ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; color_mode ; vga_b[0]    ;       ; 3.697 ; 3.697 ;       ;
; color_mode ; vga_b[1]    ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; color_mode ; vga_b[2]    ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; color_mode ; vga_b[3]    ; 3.533 ; 3.993 ; 3.993 ; 3.533 ;
; color_mode ; vga_g[0]    ; 3.814 ; 4.112 ; 4.112 ; 3.814 ;
; color_mode ; vga_g[1]    ; 4.130 ; 4.130 ; 4.130 ; 4.130 ;
; color_mode ; vga_g[2]    ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; color_mode ; vga_g[3]    ; 3.927 ; 4.265 ; 4.265 ; 3.927 ;
; color_mode ; vga_r[0]    ; 3.811 ; 4.102 ; 4.102 ; 3.811 ;
; color_mode ; vga_r[1]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; color_mode ; vga_r[2]    ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; color_mode ; vga_r[3]    ;       ; 3.894 ; 3.894 ;       ;
; debug_in   ; debug3      ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; debug_in   ; int_ready   ; 6.071 ; 6.071 ; 6.071 ; 6.071 ;
; reset      ; RAMADDR[0]  ; 6.460 ; 6.565 ; 6.565 ; 6.460 ;
; reset      ; RAMADDR[1]  ; 6.811 ; 6.820 ; 6.820 ; 6.811 ;
; reset      ; RAMADDR[2]  ; 6.575 ; 6.820 ; 6.820 ; 6.575 ;
; reset      ; RAMADDR[3]  ; 6.595 ; 6.595 ; 6.595 ; 6.595 ;
; reset      ; RAMADDR[4]  ; 6.792 ; 6.792 ; 6.792 ; 6.792 ;
; reset      ; RAMADDR[5]  ; 6.424 ; 6.833 ; 6.833 ; 6.424 ;
; reset      ; RAMADDR[6]  ; 6.692 ; 6.945 ; 6.945 ; 6.692 ;
; reset      ; RAMADDR[7]  ; 6.619 ; 6.987 ; 6.987 ; 6.619 ;
; reset      ; RAMADDR[8]  ; 6.712 ; 6.997 ; 6.997 ; 6.712 ;
; reset      ; RAMADDR[9]  ; 6.735 ; 7.125 ; 7.125 ; 6.735 ;
; reset      ; RAMADDR[10] ; 6.862 ; 7.184 ; 7.184 ; 6.862 ;
; reset      ; RAMADDR[11] ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; reset      ; RAMADDR[12] ; 6.391 ; 6.391 ; 6.391 ; 6.391 ;
; reset      ; RAMADDR[13] ; 6.284 ; 6.381 ; 6.381 ; 6.284 ;
; reset      ; RAMADDR[14] ; 6.481 ; 6.481 ; 6.481 ; 6.481 ;
; reset      ; RAMADDR[15] ; 6.589 ; 6.589 ; 6.589 ; 6.589 ;
; reset      ; RAMDATA[0]  ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; reset      ; RAMDATA[1]  ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; reset      ; RAMDATA[2]  ; 6.984 ; 6.984 ; 6.984 ; 6.984 ;
; reset      ; RAMDATA[3]  ; 6.934 ; 6.984 ; 6.984 ; 6.934 ;
; reset      ; RAMDATA[4]  ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; reset      ; RAMDATA[5]  ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; reset      ; RAMWE       ; 7.618 ; 8.311 ; 8.311 ; 7.618 ;
; reset      ; debug0      ;       ; 6.730 ; 6.730 ;       ;
; reset      ; debug1      ;       ; 6.904 ; 6.904 ;       ;
; reset      ; debug2      ; 7.073 ; 7.766 ; 7.766 ; 7.073 ;
; reset      ; debug3      ; 7.341 ; 7.341 ; 7.341 ; 7.341 ;
; reset      ; debug4      ;       ; 4.928 ; 4.928 ;       ;
; reset      ; int_ready   ; 6.972 ; 6.972 ; 6.972 ; 6.972 ;
; reset      ; vga_b[0]    ; 6.768 ;       ;       ; 6.768 ;
; reset      ; vga_b[1]    ; 6.621 ;       ;       ; 6.621 ;
; reset      ; vga_b[2]    ; 6.637 ;       ;       ; 6.637 ;
; reset      ; vga_b[3]    ; 6.603 ;       ;       ; 6.603 ;
; reset      ; vga_g[0]    ; 6.886 ;       ;       ; 6.886 ;
; reset      ; vga_g[1]    ; 6.724 ;       ;       ; 6.724 ;
; reset      ; vga_g[2]    ; 6.767 ;       ;       ; 6.767 ;
; reset      ; vga_g[3]    ; 6.865 ;       ;       ; 6.865 ;
; reset      ; vga_hsync   ;       ; 6.454 ; 6.454 ;       ;
; reset      ; vga_r[0]    ; 6.882 ;       ;       ; 6.882 ;
; reset      ; vga_r[1]    ; 6.953 ;       ;       ; 6.953 ;
; reset      ; vga_r[2]    ; 6.883 ;       ;       ; 6.883 ;
; reset      ; vga_r[3]    ; 6.836 ;       ;       ; 6.836 ;
; reset      ; vga_vsync   ;       ; 6.772 ; 6.772 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 7.218 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 7.402 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 7.657 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 7.657 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 7.432 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 7.629 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 7.670 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.782 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.824 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.834 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 7.962 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 8.021 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 7.342 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 7.228 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 7.218 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 7.318 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 7.426 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 7.302 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 7.630 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 7.630 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 7.327 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 7.327 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 7.302 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 7.339 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 4.658 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 4.842 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 5.097 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 5.097 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 4.872 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 5.069 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 5.110 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 5.222 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 5.264 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 5.274 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 5.402 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 5.461 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 4.782 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 4.668 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 4.658 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 4.758 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 4.866 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.757 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 5.085 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 5.085 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 4.782 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 4.782 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.757 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.794 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 7.218     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 7.402     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 7.657     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 7.657     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 7.432     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 7.629     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 7.670     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.782     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.824     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.834     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 7.962     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 8.021     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 7.342     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 7.228     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 7.218     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 7.318     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 7.426     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 7.302     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 7.630     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 7.630     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 7.327     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 7.327     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 7.302     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 7.339     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 4.658     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 4.842     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 5.097     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 5.097     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 4.872     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 5.069     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 5.110     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 5.222     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 5.264     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 5.274     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 5.402     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 5.461     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 4.782     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 4.668     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 4.658     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 4.758     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 4.866     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.757     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 5.085     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 5.085     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 4.782     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 4.782     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.757     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.794     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -10.713   ; -2.695 ; N/A      ; N/A     ; -1.631              ;
;  clock_50mhz            ; -0.208    ; -2.695 ; N/A      ; N/A     ; -1.631              ;
;  gen6mhz:inst1|count[2] ; -10.713   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -1079.994 ; -2.695 ; 0.0      ; 0.0     ; -231.367            ;
;  clock_50mhz            ; -0.208    ; -2.695 ; N/A      ; N/A     ; -5.297              ;
;  gen6mhz:inst1|count[2] ; -1079.786 ; 0.000  ; N/A      ; N/A     ; -226.070            ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; 4.939  ; 4.939  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; 4.939  ; 4.939  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; 4.762  ; 4.762  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; 4.196  ; 4.196  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; 4.171  ; 4.171  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; 4.052  ; 4.052  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; 4.334  ; 4.334  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; 4.192  ; 4.192  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; 4.280  ; 4.280  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; 10.363 ; 10.363 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; -1.821 ; -1.821 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; -2.229 ; -2.229 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; -2.131 ; -2.131 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; -1.852 ; -1.852 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; -1.839 ; -1.839 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; -1.821 ; -1.821 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; -1.941 ; -1.941 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; -1.883 ; -1.883 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; -1.922 ; -1.922 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; -2.283 ; -2.283 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 18.035 ; 18.035 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 17.007 ; 17.007 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 17.909 ; 17.909 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 18.035 ; 18.035 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 17.537 ; 17.537 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 16.708 ; 16.708 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 17.002 ; 17.002 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 16.836 ; 16.836 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 16.551 ; 16.551 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 16.990 ; 16.990 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 17.290 ; 17.290 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 17.339 ; 17.339 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 16.434 ; 16.434 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 16.972 ; 16.972 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 16.178 ; 16.178 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.996 ; 15.996 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 17.565 ; 17.565 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 18.724 ; 18.724 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 18.200 ; 18.200 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 18.724 ; 18.724 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 17.244 ; 17.244 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 17.375 ; 17.375 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 17.671 ; 17.671 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 17.682 ; 17.682 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 20.387 ; 20.387 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 9.689  ; 9.689  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.664 ; 10.664 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 19.023 ; 19.023 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 16.685 ; 16.685 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.598  ; 8.598  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 9.018  ; 9.018  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 7.859  ; 7.859  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 8.642  ; 8.642  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 9.018  ; 9.018  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 8.633  ; 8.633  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 8.781  ; 8.781  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 8.369  ; 8.369  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 8.934  ; 8.934  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.467  ; 8.467  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 15.886 ; 15.886 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 11.925 ; 11.925 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 9.835  ; 9.835  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.877  ; 9.877  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.877  ; 9.877  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 10.217 ; 10.217 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 10.238 ; 10.238 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 10.237 ; 10.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 10.237 ; 10.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.828  ; 9.828  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.491  ; 9.491  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.948  ; 9.948  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.761  ; 9.761  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 10.549 ; 10.549 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.841  ; 9.841  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 10.679 ; 10.679 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 11.392 ; 11.392 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 11.366 ; 11.366 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 11.081 ; 11.081 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 11.852 ; 11.852 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 11.850 ; 11.850 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 11.374 ; 11.374 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 11.361 ; 11.361 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 11.299 ; 11.299 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 11.925 ; 11.925 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 11.488 ; 11.488 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 10.952 ; 10.952 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 11.440 ; 11.440 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 10.476 ; 10.476 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 11.803 ; 11.803 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 12.136 ; 12.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 12.136 ; 12.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 11.802 ; 11.802 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 11.819 ; 11.819 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 11.786 ; 11.786 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 12.444 ; 12.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 12.444 ; 12.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 12.075 ; 12.075 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 12.134 ; 12.134 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 12.406 ; 12.406 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 9.411  ; 9.411  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 12.676 ; 12.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 12.442 ; 12.442 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 12.676 ; 12.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 12.437 ; 12.437 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 12.380 ; 12.380 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 9.787  ; 9.787  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 9.222  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.858  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 3.856 ; 3.856 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.518 ; 4.518 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.405 ; 4.405 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.286 ; 4.286 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.446 ; 4.446 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.530 ; 4.530 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 4.295 ; 4.295 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.221 ; 4.221 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 3.924 ; 3.924 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.245 ; 4.245 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 4.188 ; 4.188 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 4.386 ; 4.386 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 3.856 ; 3.856 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 4.003 ; 4.003 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.162 ; 4.162 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 4.374 ; 4.374 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.424 ; 4.424 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 3.949 ; 3.949 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.402 ; 4.402 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.536 ; 4.536 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 4.150 ; 4.150 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 3.949 ; 3.949 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 4.050 ; 4.050 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 4.076 ; 4.076 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.306 ; 3.968 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.356 ; 4.356 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.723 ; 4.723 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 4.761 ; 3.423 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 5.148 ; 5.148 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.290 ; 4.290 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.005 ; 4.005 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.005 ; 4.005 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.334 ; 4.334 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.453 ; 4.453 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.333 ; 4.333 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.412 ; 4.412 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.241 ; 4.241 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.410 ; 4.410 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.317 ; 4.317 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.779 ; 4.779 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 4.384 ; 4.384 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.545 ; 4.545 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.573 ; 4.573 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.569 ; 4.569 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.705 ; 4.705 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.717 ; 4.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.717 ; 4.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.718 ; 4.718 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.537 ; 4.537 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.384 ; 4.384 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.545 ; 4.545 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.464 ; 4.464 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.704 ; 4.704 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.511 ; 4.511 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.772 ; 4.772 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.517 ; 4.517 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.532 ; 4.532 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 4.538 ; 4.538 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.790 ; 4.790 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.538 ; 4.538 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.539 ; 4.539 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 4.949 ; 4.949 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 5.279 ; 5.279 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 5.118 ; 5.118 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 5.017 ; 5.017 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.690 ; 4.690 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 5.180 ; 5.180 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.553 ; 4.553 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.624 ; 4.624 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.553 ; 4.553 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.600 ; 4.600 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.686 ; 4.686 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.685 ; 4.685 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.943 ; 4.943 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.685 ; 4.685 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 4.713 ; 4.713 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 4.796 ; 4.796 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.273 ; 4.273 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.776 ; 4.776 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.816 ; 4.816 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 4.917 ; 4.917 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 4.841 ; 4.841 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 4.776 ; 4.776 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.398 ; 4.398 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 3.968 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.423 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RAMDATA[0] ; vga_b[0]    ; 12.760 ;        ;        ; 12.760 ;
; RAMDATA[0] ; vga_b[1]    ; 12.094 ;        ;        ; 12.094 ;
; RAMDATA[0] ; vga_g[0]    ; 13.938 ;        ;        ; 13.938 ;
; RAMDATA[0] ; vga_r[0]    ; 13.928 ;        ;        ; 13.928 ;
; RAMDATA[1] ; vga_b[0]    ; 12.685 ;        ;        ; 12.685 ;
; RAMDATA[1] ; vga_b[2]    ; 12.496 ;        ;        ; 12.496 ;
; RAMDATA[1] ; vga_b[3]    ; 12.336 ;        ;        ; 12.336 ;
; RAMDATA[1] ; vga_g[0]    ; 13.626 ;        ;        ; 13.626 ;
; RAMDATA[1] ; vga_r[0]    ; 13.616 ;        ;        ; 13.616 ;
; RAMDATA[2] ; vga_b[1]    ; 11.847 ;        ;        ; 11.847 ;
; RAMDATA[2] ; vga_g[1]    ; 12.334 ;        ;        ; 12.334 ;
; RAMDATA[2] ; vga_g[2]    ; 12.361 ;        ;        ; 12.361 ;
; RAMDATA[2] ; vga_g[3]    ; 12.458 ;        ;        ; 12.458 ;
; RAMDATA[2] ; vga_r[1]    ; 13.536 ;        ;        ; 13.536 ;
; RAMDATA[3] ; vga_b[2]    ; 12.071 ;        ;        ; 12.071 ;
; RAMDATA[3] ; vga_g[0]    ; 12.661 ;        ;        ; 12.661 ;
; RAMDATA[3] ; vga_g[1]    ; 11.962 ;        ;        ; 11.962 ;
; RAMDATA[3] ; vga_g[2]    ; 11.989 ;        ;        ; 11.989 ;
; RAMDATA[3] ; vga_r[2]    ; 12.651 ;        ;        ; 12.651 ;
; RAMDATA[4] ; vga_b[3]    ; 12.536 ;        ;        ; 12.536 ;
; RAMDATA[4] ; vga_g[3]    ; 13.168 ;        ;        ; 13.168 ;
; RAMDATA[4] ; vga_r[2]    ; 12.026 ;        ;        ; 12.026 ;
; RAMDATA[4] ; vga_r[3]    ; 11.985 ;        ;        ; 11.985 ;
; RAMDATA[5] ; vga_b[3]    ; 13.194 ;        ;        ; 13.194 ;
; RAMDATA[5] ; vga_g[3]    ; 13.826 ;        ;        ; 13.826 ;
; RAMDATA[5] ; vga_r[0]    ; 12.983 ;        ;        ; 12.983 ;
; RAMDATA[5] ; vga_r[1]    ; 13.277 ;        ;        ; 13.277 ;
; RAMDATA[5] ; vga_r[3]    ; 12.927 ;        ;        ; 12.927 ;
; SPICLK     ; debug5      ; 9.637  ;        ;        ; 9.637  ;
; SPIMOSI    ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; color_mode ; vga_b[0]    ;        ; 7.889  ; 7.889  ;        ;
; color_mode ; vga_b[1]    ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; color_mode ; vga_b[2]    ; 9.189  ; 9.189  ; 9.189  ; 9.189  ;
; color_mode ; vga_b[3]    ; 7.540  ; 8.742  ; 8.742  ; 7.540  ;
; color_mode ; vga_g[0]    ; 8.195  ; 9.062  ; 9.062  ; 8.195  ;
; color_mode ; vga_g[1]    ; 9.058  ; 9.058  ; 9.058  ; 9.058  ;
; color_mode ; vga_g[2]    ; 9.118  ; 9.118  ; 9.118  ; 9.118  ;
; color_mode ; vga_g[3]    ; 8.556  ; 9.374  ; 9.374  ; 8.556  ;
; color_mode ; vga_r[0]    ; 8.196  ; 9.052  ; 9.052  ; 8.196  ;
; color_mode ; vga_r[1]    ; 9.707  ; 9.707  ; 9.707  ; 9.707  ;
; color_mode ; vga_r[2]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; color_mode ; vga_r[3]    ;        ; 8.524  ; 8.524  ;        ;
; debug_in   ; debug3      ; 13.071 ; 13.071 ; 13.071 ; 13.071 ;
; debug_in   ; int_ready   ; 12.272 ; 12.272 ; 12.272 ; 12.272 ;
; reset      ; RAMADDR[0]  ; 17.488 ; 17.488 ; 17.488 ; 17.488 ;
; reset      ; RAMADDR[1]  ; 18.133 ; 18.133 ; 18.133 ; 18.133 ;
; reset      ; RAMADDR[2]  ; 18.248 ; 18.133 ; 18.133 ; 18.248 ;
; reset      ; RAMADDR[3]  ; 17.750 ; 17.518 ; 17.518 ; 17.750 ;
; reset      ; RAMADDR[4]  ; 18.084 ; 18.084 ; 18.084 ; 18.084 ;
; reset      ; RAMADDR[5]  ; 18.126 ; 18.126 ; 18.126 ; 18.126 ;
; reset      ; RAMADDR[6]  ; 18.433 ; 18.433 ; 18.433 ; 18.433 ;
; reset      ; RAMADDR[7]  ; 18.491 ; 18.491 ; 18.491 ; 18.491 ;
; reset      ; RAMADDR[8]  ; 18.501 ; 18.501 ; 18.501 ; 18.501 ;
; reset      ; RAMADDR[9]  ; 18.845 ; 18.845 ; 18.845 ; 18.845 ;
; reset      ; RAMADDR[10] ; 18.736 ; 18.736 ; 18.736 ; 18.736 ;
; reset      ; RAMADDR[11] ; 17.142 ; 17.142 ; 17.142 ; 17.142 ;
; reset      ; RAMADDR[12] ; 17.185 ; 16.849 ; 16.849 ; 17.185 ;
; reset      ; RAMADDR[13] ; 16.839 ; 16.839 ; 16.839 ; 16.839 ;
; reset      ; RAMADDR[14] ; 17.110 ; 17.110 ; 17.110 ; 17.110 ;
; reset      ; RAMADDR[15] ; 17.778 ; 17.397 ; 17.397 ; 17.778 ;
; reset      ; RAMDATA[0]  ; 18.413 ; 18.357 ; 18.357 ; 18.413 ;
; reset      ; RAMDATA[1]  ; 18.937 ; 18.540 ; 18.540 ; 18.937 ;
; reset      ; RAMDATA[2]  ; 17.457 ; 17.404 ; 17.404 ; 17.457 ;
; reset      ; RAMDATA[3]  ; 17.588 ; 17.329 ; 17.329 ; 17.588 ;
; reset      ; RAMDATA[4]  ; 17.884 ; 17.291 ; 17.291 ; 17.884 ;
; reset      ; RAMDATA[5]  ; 17.895 ; 17.490 ; 17.490 ; 17.895 ;
; reset      ; RAMWE       ; 20.600 ; 18.570 ; 18.570 ; 20.600 ;
; reset      ; debug0      ;        ; 13.658 ; 13.658 ;        ;
; reset      ; debug1      ;        ; 14.181 ; 14.181 ;        ;
; reset      ; debug2      ; 19.236 ; 17.206 ; 17.206 ; 19.236 ;
; reset      ; debug3      ; 16.865 ; 16.865 ; 16.865 ; 16.865 ;
; reset      ; debug4      ;        ; 9.296  ; 9.296  ;        ;
; reset      ; int_ready   ; 16.066 ; 16.066 ; 16.066 ; 16.066 ;
; reset      ; vga_b[0]    ; 13.666 ;        ;        ; 13.666 ;
; reset      ; vga_b[1]    ; 13.332 ;        ;        ; 13.332 ;
; reset      ; vga_b[2]    ; 13.349 ;        ;        ; 13.349 ;
; reset      ; vga_b[3]    ; 13.316 ;        ;        ; 13.316 ;
; reset      ; vga_g[0]    ; 13.974 ;        ;        ; 13.974 ;
; reset      ; vga_g[1]    ; 13.605 ;        ;        ; 13.605 ;
; reset      ; vga_g[2]    ; 13.664 ;        ;        ; 13.664 ;
; reset      ; vga_g[3]    ; 13.936 ;        ;        ; 13.936 ;
; reset      ; vga_hsync   ;        ; 12.928 ; 12.928 ;        ;
; reset      ; vga_r[0]    ; 13.972 ;        ;        ; 13.972 ;
; reset      ; vga_r[1]    ; 14.206 ;        ;        ; 14.206 ;
; reset      ; vga_r[2]    ; 13.967 ;        ;        ; 13.967 ;
; reset      ; vga_r[3]    ; 13.910 ;        ;        ; 13.910 ;
; reset      ; vga_vsync   ;        ; 13.756 ; 13.756 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RAMDATA[0] ; vga_b[0]    ; 6.283 ;       ;       ; 6.283 ;
; RAMDATA[0] ; vga_b[1]    ; 6.033 ;       ;       ; 6.033 ;
; RAMDATA[0] ; vga_g[0]    ; 6.706 ;       ;       ; 6.706 ;
; RAMDATA[0] ; vga_r[0]    ; 6.696 ;       ;       ; 6.696 ;
; RAMDATA[1] ; vga_b[0]    ; 6.256 ;       ;       ; 6.256 ;
; RAMDATA[1] ; vga_b[2]    ; 6.166 ;       ;       ; 6.166 ;
; RAMDATA[1] ; vga_b[3]    ; 6.095 ;       ;       ; 6.095 ;
; RAMDATA[1] ; vga_g[0]    ; 6.601 ;       ;       ; 6.601 ;
; RAMDATA[1] ; vga_r[0]    ; 6.591 ;       ;       ; 6.591 ;
; RAMDATA[2] ; vga_b[1]    ; 5.858 ;       ;       ; 5.858 ;
; RAMDATA[2] ; vga_g[1]    ; 6.034 ;       ;       ; 6.034 ;
; RAMDATA[2] ; vga_g[2]    ; 6.056 ;       ;       ; 6.056 ;
; RAMDATA[2] ; vga_g[3]    ; 6.115 ;       ;       ; 6.115 ;
; RAMDATA[2] ; vga_r[1]    ; 6.479 ;       ;       ; 6.479 ;
; RAMDATA[3] ; vga_b[2]    ; 5.971 ;       ;       ; 5.971 ;
; RAMDATA[3] ; vga_g[0]    ; 6.215 ;       ;       ; 6.215 ;
; RAMDATA[3] ; vga_g[1]    ; 5.939 ;       ;       ; 5.939 ;
; RAMDATA[3] ; vga_g[2]    ; 5.962 ;       ;       ; 5.962 ;
; RAMDATA[3] ; vga_r[2]    ; 6.214 ;       ;       ; 6.214 ;
; RAMDATA[4] ; vga_b[3]    ; 6.081 ;       ;       ; 6.081 ;
; RAMDATA[4] ; vga_g[3]    ; 6.353 ;       ;       ; 6.353 ;
; RAMDATA[4] ; vga_r[2]    ; 5.959 ;       ;       ; 5.959 ;
; RAMDATA[4] ; vga_r[3]    ; 5.918 ;       ;       ; 5.918 ;
; RAMDATA[5] ; vga_b[3]    ; 6.318 ;       ;       ; 6.318 ;
; RAMDATA[5] ; vga_g[3]    ; 6.590 ;       ;       ; 6.590 ;
; RAMDATA[5] ; vga_r[0]    ; 6.287 ;       ;       ; 6.287 ;
; RAMDATA[5] ; vga_r[1]    ; 6.386 ;       ;       ; 6.386 ;
; RAMDATA[5] ; vga_r[3]    ; 6.247 ;       ;       ; 6.247 ;
; SPICLK     ; debug5      ; 5.069 ;       ;       ; 5.069 ;
; SPIMOSI    ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; color_mode ; vga_b[0]    ;       ; 3.697 ; 3.697 ;       ;
; color_mode ; vga_b[1]    ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; color_mode ; vga_b[2]    ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; color_mode ; vga_b[3]    ; 3.533 ; 3.993 ; 3.993 ; 3.533 ;
; color_mode ; vga_g[0]    ; 3.814 ; 4.112 ; 4.112 ; 3.814 ;
; color_mode ; vga_g[1]    ; 4.130 ; 4.130 ; 4.130 ; 4.130 ;
; color_mode ; vga_g[2]    ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; color_mode ; vga_g[3]    ; 3.927 ; 4.265 ; 4.265 ; 3.927 ;
; color_mode ; vga_r[0]    ; 3.811 ; 4.102 ; 4.102 ; 3.811 ;
; color_mode ; vga_r[1]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; color_mode ; vga_r[2]    ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; color_mode ; vga_r[3]    ;       ; 3.894 ; 3.894 ;       ;
; debug_in   ; debug3      ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; debug_in   ; int_ready   ; 6.071 ; 6.071 ; 6.071 ; 6.071 ;
; reset      ; RAMADDR[0]  ; 6.460 ; 6.565 ; 6.565 ; 6.460 ;
; reset      ; RAMADDR[1]  ; 6.811 ; 6.820 ; 6.820 ; 6.811 ;
; reset      ; RAMADDR[2]  ; 6.575 ; 6.820 ; 6.820 ; 6.575 ;
; reset      ; RAMADDR[3]  ; 6.595 ; 6.595 ; 6.595 ; 6.595 ;
; reset      ; RAMADDR[4]  ; 6.792 ; 6.792 ; 6.792 ; 6.792 ;
; reset      ; RAMADDR[5]  ; 6.424 ; 6.833 ; 6.833 ; 6.424 ;
; reset      ; RAMADDR[6]  ; 6.692 ; 6.945 ; 6.945 ; 6.692 ;
; reset      ; RAMADDR[7]  ; 6.619 ; 6.987 ; 6.987 ; 6.619 ;
; reset      ; RAMADDR[8]  ; 6.712 ; 6.997 ; 6.997 ; 6.712 ;
; reset      ; RAMADDR[9]  ; 6.735 ; 7.125 ; 7.125 ; 6.735 ;
; reset      ; RAMADDR[10] ; 6.862 ; 7.184 ; 7.184 ; 6.862 ;
; reset      ; RAMADDR[11] ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; reset      ; RAMADDR[12] ; 6.391 ; 6.391 ; 6.391 ; 6.391 ;
; reset      ; RAMADDR[13] ; 6.284 ; 6.381 ; 6.381 ; 6.284 ;
; reset      ; RAMADDR[14] ; 6.481 ; 6.481 ; 6.481 ; 6.481 ;
; reset      ; RAMADDR[15] ; 6.589 ; 6.589 ; 6.589 ; 6.589 ;
; reset      ; RAMDATA[0]  ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; reset      ; RAMDATA[1]  ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; reset      ; RAMDATA[2]  ; 6.984 ; 6.984 ; 6.984 ; 6.984 ;
; reset      ; RAMDATA[3]  ; 6.934 ; 6.984 ; 6.984 ; 6.934 ;
; reset      ; RAMDATA[4]  ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; reset      ; RAMDATA[5]  ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; reset      ; RAMWE       ; 7.618 ; 8.311 ; 8.311 ; 7.618 ;
; reset      ; debug0      ;       ; 6.730 ; 6.730 ;       ;
; reset      ; debug1      ;       ; 6.904 ; 6.904 ;       ;
; reset      ; debug2      ; 7.073 ; 7.766 ; 7.766 ; 7.073 ;
; reset      ; debug3      ; 7.341 ; 7.341 ; 7.341 ; 7.341 ;
; reset      ; debug4      ;       ; 4.928 ; 4.928 ;       ;
; reset      ; int_ready   ; 6.972 ; 6.972 ; 6.972 ; 6.972 ;
; reset      ; vga_b[0]    ; 6.768 ;       ;       ; 6.768 ;
; reset      ; vga_b[1]    ; 6.621 ;       ;       ; 6.621 ;
; reset      ; vga_b[2]    ; 6.637 ;       ;       ; 6.637 ;
; reset      ; vga_b[3]    ; 6.603 ;       ;       ; 6.603 ;
; reset      ; vga_g[0]    ; 6.886 ;       ;       ; 6.886 ;
; reset      ; vga_g[1]    ; 6.724 ;       ;       ; 6.724 ;
; reset      ; vga_g[2]    ; 6.767 ;       ;       ; 6.767 ;
; reset      ; vga_g[3]    ; 6.865 ;       ;       ; 6.865 ;
; reset      ; vga_hsync   ;       ; 6.454 ; 6.454 ;       ;
; reset      ; vga_r[0]    ; 6.882 ;       ;       ; 6.882 ;
; reset      ; vga_r[1]    ; 6.953 ;       ;       ; 6.953 ;
; reset      ; vga_r[2]    ; 6.883 ;       ;       ; 6.883 ;
; reset      ; vga_r[3]    ; 6.836 ;       ;       ; 6.836 ;
; reset      ; vga_vsync   ;       ; 6.772 ; 6.772 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 327139   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 327139   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 280   ; 280  ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 1665  ; 1665 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 11 22:17:33 2013
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen6mhz:inst1|count[2] gen6mhz:inst1|count[2]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.713     -1079.786 gen6mhz:inst1|count[2] 
    Info (332119):    -0.208        -0.208 clock_50mhz 
Info (332146): Worst-case hold slack is -2.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.695        -2.695 clock_50mhz 
    Info (332119):     0.445         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock_50mhz 
    Info (332119):    -0.611      -226.070 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.317
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.317      -298.633 gen6mhz:inst1|count[2] 
    Info (332119):     0.525         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.725        -1.725 clock_50mhz 
    Info (332119):     0.215         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock_50mhz 
    Info (332119):    -0.500      -185.000 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 404 megabytes
    Info: Processing ended: Wed Dec 11 22:17:34 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


