Ideal network & False path & Dont touch network
===============================================
# set_ideal_network
![Image](https://github.com/vita70579/VLSI/raw/main/Image/im29.png)<br>
- Ideal: 0電阻/0電容/0 延遲
- 可使用**set_ideal_latency/set_ideal_transition**來覆寫延遲
- ideal network皆不優化電路
- 若在輸入pins設定dont_touch則cell為dont_touch但是連接的nets不為dont_touch
- 若在輸出pins設定dont_touch則cell不為dont_touch但是連接的nets為dont_touch
- 可遞扇出所有對象(nets,pin,cell)皆為Ideal
- 所有ideal network中的cells/nets皆設為dont_touch
- 忽略DRC（Design Rule Constaints，比如max_capacitance,max_fanout, and max_transition等）
- 穿過組合邏輯，停在時序邏輯。**(設定\[-no_propagate]可以阻止傳播至組合邏輯)**
- 當clock network與ideal network重疊，clock的時序特性將覆蓋ideal時序特性。
- 無法避免門控時鐘的電路優化


# set_dont_touch_network
![Image](https://github.com/vita70579/VLSI/raw/main/Image/im30.png)<br>
- dont_touch network皆不優化電路
- 若在輸入pins設定dont_touch則cell為dont_touch但是連接的nets不為dont_touch
- 若在輸出pins設定dont_touch則cell不為dont_touch但是連接的nets為dont_touch
- 可遞扇出所有對象(nets,pin,cell)皆為dont touch
- 穿過組合邏輯，停在時序邏輯。**(設定\[-no_propagate]可以阻止傳播至組合邏輯)**
- 該命令主要用於時鐘電路以避免插入優化的buffer
- 無法避免門控時鐘的電路優化

# set_false_path
![Image](https://github.com/vita70579/VLSI/raw/main/Image/im31.png)<br>
- -from -through -to指定路徑
- rise_from: 將起點rise走過的路徑設為false path
- fall_from: 將起點fall走過的路徑設為false path
- rise_through: 將指定點rise走過的路徑設為false path
- fall_through: 將指定點fall走過的路徑設為false path
- rise_to: 將終點rise走過的路徑設為false path
- fall_to: 將終點fall走過的路徑設為false path
>## 用於Asynchronous reset
>![Image](https://github.com/vita70579/VLSI/raw/main/Image/im32.png)<br>
>## 用於永遠不會執行到的路徑
>## 用於不同time domain之間的path只需傳達無須及時
>![Image](https://github.com/vita70579/VLSI/raw/main/Image/im33.png)<br>

