Fitter report for processor
Sun Jan 17 18:16:38 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Jan 17 18:16:38 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; processor                                       ;
; Top-level Entity Name              ; system                                          ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 480 / 18,752 ( 3 % )                            ;
;     Total combinational functions  ; 471 / 18,752 ( 3 % )                            ;
;     Dedicated logic registers      ; 137 / 18,752 ( < 1 % )                          ;
; Total registers                    ; 137                                             ;
; Total pins                         ; 29 / 315 ( 9 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 645 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 645 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 642     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/T.O/Documents/GitHub/EPO3/EPO-3/FPGA/output_files/processor.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 480 / 18,752 ( 3 % )   ;
;     -- Combinational with no register       ; 343                    ;
;     -- Register only                        ; 9                      ;
;     -- Combinational with a register        ; 128                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 290                    ;
;     -- 3 input functions                    ; 88                     ;
;     -- <=2 input functions                  ; 93                     ;
;     -- Register only                        ; 9                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 448                    ;
;     -- arithmetic mode                      ; 23                     ;
;                                             ;                        ;
; Total registers*                            ; 137 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 137 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 35 / 1,172 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 29 / 315 ( 9 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 16 ( 25 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 9%           ;
; Maximum fan-out                             ; 110                    ;
; Highest non-global fan-out                  ; 110                    ;
; Total fan-out                               ; 2039                   ;
; Average fan-out                             ; 3.13                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 480 / 18752 ( 3 % )   ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 343                   ; 0                              ;
;     -- Register only                        ; 9                     ; 0                              ;
;     -- Combinational with a register        ; 128                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 290                   ; 0                              ;
;     -- 3 input functions                    ; 88                    ; 0                              ;
;     -- <=2 input functions                  ; 93                    ; 0                              ;
;     -- Register only                        ; 9                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 448                   ; 0                              ;
;     -- arithmetic mode                      ; 23                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 137                   ; 0                              ;
;     -- Dedicated logic registers            ; 137 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 35 / 1172 ( 3 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 29                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2039                  ; 0                              ;
;     -- Registered Connections               ; 670                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 0                              ;
;     -- Output Ports                         ; 27                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_25mhz    ; L1    ; 2        ; 0            ; 13           ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; extern_reset ; T21   ; 6        ; 50           ; 9            ; 1           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; sys_acc[0]  ; B18   ; 4        ; 46           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_acc[1]  ; A19   ; 4        ; 46           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_acc[2]  ; B19   ; 4        ; 46           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_acc[3]  ; A20   ; 4        ; 48           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_acc[4]  ; B20   ; 4        ; 48           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_acc[5]  ; C21   ; 5        ; 50           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_acc[6]  ; C22   ; 5        ; 50           ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_acc[7]  ; D21   ; 5        ; 50           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_cont[0] ; A13   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_cont[1] ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_cont[2] ; A14   ; 4        ; 29           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_inst[0] ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_inst[1] ; A15   ; 4        ; 33           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_inst[2] ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_inst[3] ; A16   ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_inst[4] ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_inst[5] ; A17   ; 4        ; 37           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_inst[6] ; B17   ; 4        ; 37           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_inst[7] ; A18   ; 4        ; 46           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_out[0]  ; D22   ; 5        ; 50           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_out[1]  ; E21   ; 5        ; 50           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_out[2]  ; E22   ; 5        ; 50           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_out[3]  ; F21   ; 5        ; 50           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_out[4]  ; F22   ; 5        ; 50           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_out[5]  ; G21   ; 5        ; 50           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_out[6]  ; G22   ; 5        ; 50           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sys_out[7]  ; J21   ; 5        ; 50           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 33 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 16 / 40 ( 40 % ) ; 3.3V          ; --           ;
; 5        ; 11 / 39 ( 28 % ) ; 3.3V          ; --           ;
; 6        ; 2 / 36 ( 6 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; sys_cont[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; sys_cont[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; sys_inst[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; sys_inst[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; sys_inst[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 251        ; 4        ; sys_inst[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 249        ; 4        ; sys_acc[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 247        ; 4        ; sys_acc[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; sys_cont[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; sys_inst[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; sys_inst[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; sys_inst[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 264        ; 4        ; sys_inst[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 250        ; 4        ; sys_acc[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 248        ; 4        ; sys_acc[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 246        ; 4        ; sys_acc[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; sys_acc[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 237        ; 5        ; sys_acc[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; sys_acc[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 230        ; 5        ; sys_out[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; sys_out[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 228        ; 5        ; sys_out[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; sys_out[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 224        ; 5        ; sys_out[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; sys_out[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 222        ; 5        ; sys_out[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; sys_out[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk_25mhz                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; extern_reset                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |system                                      ; 480 (0)     ; 137 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 29   ; 0            ; 343 (0)      ; 9 (0)             ; 128 (0)          ; |system                                                                                               ; work         ;
;    |mem_dummy:mem_dummy_m|                   ; 35 (16)     ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (8)       ; 3 (0)             ; 19 (8)           ; |system|mem_dummy:mem_dummy_m                                                                         ; work         ;
;       |register_8bit:DATA|                   ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 9 (9)            ; |system|mem_dummy:mem_dummy_m|register_8bit:DATA                                                      ; work         ;
;       |register_8bit:MAL|                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |system|mem_dummy:mem_dummy_m|register_8bit:MAL                                                       ; work         ;
;    |processor:processor_m|                   ; 455 (47)    ; 123 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 330 (47)     ; 6 (0)             ; 119 (10)         ; |system|processor:processor_m                                                                         ; work         ;
;       |accumulator:accumu|                   ; 13 (2)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 1 (0)             ; 7 (0)            ; |system|processor:processor_m|accumulator:accumu                                                      ; work         ;
;          |register_8bit_C:l1|                ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |system|processor:processor_m|accumulator:accumu|register_8bit_C:l1                                   ; work         ;
;       |alu:Algorithmic_Unit|                 ; 111 (1)     ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (1)       ; 0 (0)             ; 24 (0)           ; |system|processor:processor_m|alu:Algorithmic_Unit                                                    ; work         ;
;          |A_input_register:A_REGSISTER|      ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |system|processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER                       ; work         ;
;             |register_8bit_A:L1|             ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |system|processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1    ; work         ;
;          |B_input_register:B_REGISTER|       ; 13 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |system|processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER                        ; work         ;
;             |register_8bit:l1|               ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |system|processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1       ; work         ;
;          |adder_hold_register:HOLD_REGISTER| ; 54 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 8 (0)            ; |system|processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER                  ; work         ;
;             |register_8bit:l1|               ; 54 (54)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 8 (8)            ; |system|processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1 ; work         ;
;          |alu_logic:alu_logicmap|            ; 31 (8)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (8)       ; 0 (0)             ; 0 (0)            ; |system|processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap                             ; work         ;
;             |eight_bit_adder:ADDER|          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |system|processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER       ; work         ;
;             |eight_bit_shift:SHIFT|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |system|processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT       ; work         ;
;             |eight_bit_xor:XORR|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_xor:XORR          ; work         ;
;       |clock:clo|                            ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |system|processor:processor_m|clock:clo                                                               ; work         ;
;       |instruction_decoder:instruction_dec|  ; 113 (113)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 0 (0)             ; 3 (3)            ; |system|processor:processor_m|instruction_decoder:instruction_dec                                     ; work         ;
;       |intruction_reg:ins_reg|               ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |system|processor:processor_m|intruction_reg:ins_reg                                                  ; work         ;
;       |mem_add_reg:add_Reg|                  ; 22 (22)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 7 (7)            ; |system|processor:processor_m|mem_add_reg:add_Reg                                                     ; work         ;
;       |mem_data_reg:data_reg|                ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |system|processor:processor_m|mem_data_reg:data_reg                                                   ; work         ;
;          |register_8bit:l1|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |system|processor:processor_m|mem_data_reg:data_reg|register_8bit:l1                                  ; work         ;
;       |pass:pass_sb_db|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|processor:processor_m|pass:pass_sb_db                                                         ; work         ;
;       |pc_high:program_counter_high|         ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |system|processor:processor_m|pc_high:program_counter_high                                            ; work         ;
;          |register_8bit:l1|                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |system|processor:processor_m|pc_high:program_counter_high|register_8bit:l1                           ; work         ;
;       |pc_low:program_counter_low|           ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |system|processor:processor_m|pc_low:program_counter_low                                              ; work         ;
;          |register_8bit:l1|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |system|processor:processor_m|pc_low:program_counter_low|register_8bit:l1                             ; work         ;
;       |predecode_logic:pr_logic|             ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |system|processor:processor_m|predecode_logic:pr_logic                                                ; work         ;
;       |status_register:flag_reg|             ; 5 (4)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |system|processor:processor_m|status_register:flag_reg                                                ; work         ;
;          |register_8bit:l1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |system|processor:processor_m|status_register:flag_reg|register_8bit:l1                               ; work         ;
;       |timing_generation:tim_gen|            ; 40 (40)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 27 (27)          ; |system|processor:processor_m|timing_generation:tim_gen                                               ; work         ;
;       |x_index:x_in|                         ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |system|processor:processor_m|x_index:x_in                                                            ; work         ;
;       |y_index:y_in|                         ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 3 (3)            ; |system|processor:processor_m|y_index:y_in                                                            ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; sys_out[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_out[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_out[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_out[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_out[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_out[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_out[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_out[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_acc[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_acc[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_acc[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_acc[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_acc[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_acc[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_acc[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_acc[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; sys_inst[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_inst[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_inst[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_inst[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_inst[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_inst[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_inst[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_inst[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_cont[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_cont[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; sys_cont[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; extern_reset ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk_25mhz    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; extern_reset                                             ;                   ;         ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~0      ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~1      ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~2      ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~3      ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~4      ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~5      ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~6      ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~9      ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:DATA|q~12     ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state~11          ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state~12          ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state~13          ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state~14          ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state~15          ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state.reset_state ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state~16          ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state~17          ; 1                 ; 6       ;
;      - mem_dummy:mem_dummy_m|register_8bit:MAL|q~0       ; 1                 ; 6       ;
;      - processor:processor_m|clock:clo|state~18          ; 1                 ; 6       ;
; clk_25mhz                                                ;                   ;         ;
+----------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk_25mhz                                                                                          ; PIN_L1             ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_25mhz                                                                                          ; PIN_L1             ; 27      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~1                                                       ; LCCOMB_X31_Y23_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_dummy:mem_dummy_m|register_8bit:MAL|q~0                                                        ; LCCOMB_X32_Y23_N26 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~3                                    ; LCCOMB_X33_Y22_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|accumulator_clk                                                              ; LCCOMB_X33_Y20_N10 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~4     ; LCCOMB_X34_Y21_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]~6     ; LCCOMB_X34_Y22_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~16 ; LCCOMB_X34_Y20_N30 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|clock:clo|WideOr0~0                                                          ; LCCOMB_X33_Y20_N6  ; 110     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|clock:clo|clk                                                                ; LCCOMB_X33_Y20_N22 ; 41      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; processor:processor_m|clock:clo|clk_2                                                              ; LCCOMB_X33_Y20_N20 ; 59      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; processor:processor_m|intruction_reg:ins_reg|q[7]~1                                                ; LCCOMB_X32_Y23_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[0]~10                        ; LCCOMB_X32_Y19_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[0]~10                          ; LCCOMB_X32_Y21_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|x_index:x_in|q~4                                                             ; LCCOMB_X33_Y19_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:processor_m|y_index:y_in|q~3                                                             ; LCCOMB_X33_Y20_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                ;
+---------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                  ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk_25mhz                             ; PIN_L1             ; 27      ; Global Clock         ; GCLK2            ; --                        ;
; processor:processor_m|accumulator_clk ; LCCOMB_X33_Y20_N10 ; 8       ; Global Clock         ; GCLK5            ; --                        ;
; processor:processor_m|clock:clo|clk   ; LCCOMB_X33_Y20_N22 ; 41      ; Global Clock         ; GCLK6            ; --                        ;
; processor:processor_m|clock:clo|clk_2 ; LCCOMB_X33_Y20_N20 ; 59      ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                 ;
+-------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------+---------+
; processor:processor_m|clock:clo|WideOr0~0                                                             ; 110     ;
; processor:processor_m|intruction_reg:ins_reg|q[7]                                                     ; 37      ;
; processor:processor_m|intruction_reg:ins_reg|q[6]                                                     ; 34      ;
; processor:processor_m|timing_generation:tim_gen|state.T1P_T1                                          ; 34      ;
; processor:processor_m|intruction_reg:ins_reg|q[5]                                                     ; 33      ;
; processor:processor_m|intruction_reg:ins_reg|q[0]                                                     ; 29      ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux5~1                                      ; 28      ;
; processor:processor_m|intruction_reg:ins_reg|q[2]                                                     ; 27      ;
; processor:processor_m|intruction_reg:ins_reg|q[1]                                                     ; 27      ;
; processor:processor_m|timing_generation:tim_gen|WideOr8~2                                             ; 25      ;
; processor:processor_m|timing_generation:tim_gen|next_state~0                                          ; 23      ;
; processor:processor_m|accumulator:accumu|Mux18~0                                                      ; 20      ;
; extern_reset                                                                                          ; 19      ;
; processor:processor_m|mem_add_reg:add_Reg|Selector7~1                                                 ; 19      ;
; processor:processor_m|intruction_reg:ins_reg|q[3]                                                     ; 18      ;
; processor:processor_m|accumulator:accumu|Mux9~0                                                       ; 16      ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux108~3                                    ; 16      ;
; processor:processor_m|mem_data_reg:data_reg|register_8bit:l1|q[3]                                     ; 16      ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|Equal4~2                            ; 15      ;
; processor:processor_m|mem_data_reg:data_reg|register_8bit:l1|q[4]                                     ; 15      ;
; processor:processor_m|mem_data_reg:data_reg|register_8bit:l1|q[2]                                     ; 15      ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux65~0                                     ; 14      ;
; processor:processor_m|intruction_reg:ins_reg|q[4]                                                     ; 14      ;
; processor:processor_m|mem_add_reg:add_Reg|Selector7~0                                                 ; 13      ;
; processor:processor_m|mem_add_reg:add_Reg|state.state1                                                ; 12      ;
; processor:processor_m|timing_generation:tim_gen|state.T2_T0                                           ; 12      ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~1                                    ; 11      ;
; processor:processor_m|timing_generation:tim_gen|state.T0                                              ; 11      ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|Equal0~3                            ; 10      ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|WideOr0~0                           ; 10      ;
; processor:processor_m|predecode_logic:pr_logic|cycles[0]~27                                           ; 10      ;
; processor:processor_m|predecode_logic:pr_logic|cycles[2]~21                                           ; 10      ;
; processor:processor_m|mem_data_reg:data_reg|register_8bit:l1|q[7]                                     ; 10      ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]~0     ; 9       ;
; processor:processor_m|predecode_logic:pr_logic|cycles[1]~16                                           ; 9       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~10                                   ; 9       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux91~4                                     ; 9       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~6                                    ; 9       ;
; processor:processor_m|mem_data_reg:data_reg|register_8bit:l1|q[1]                                     ; 9       ;
; processor:processor_m|mem_data_reg:data_reg|register_8bit:l1|q[0]                                     ; 9       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~4        ; 8       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]~6        ; 8       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux96~1                                     ; 8       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1]~10 ; 8       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|Equal2~2                            ; 8       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|Equal3~0                            ; 8       ;
; processor:processor_m|y_index:y_in|q~3                                                                ; 8       ;
; processor:processor_m|x_index:x_in|q~4                                                                ; 8       ;
; mem_dummy:mem_dummy_m|register_8bit:MAL|q[4]                                                          ; 8       ;
; mem_dummy:mem_dummy_m|register_8bit:MAL|q[3]                                                          ; 8       ;
; mem_dummy:mem_dummy_m|register_8bit:MAL|q[5]                                                          ; 8       ;
; mem_dummy:mem_dummy_m|register_8bit:MAL|q[2]                                                          ; 8       ;
; mem_dummy:mem_dummy_m|register_8bit:MAL|q[1]                                                          ; 8       ;
; mem_dummy:mem_dummy_m|register_8bit:MAL|q[0]                                                          ; 8       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[0]~10                           ; 8       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[0]~10                             ; 8       ;
; processor:processor_m|intruction_reg:ins_reg|q[7]~1                                                   ; 8       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~3                                       ; 8       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux85~5                                     ; 8       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux78~1                                     ; 8       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux76~2                                     ; 8       ;
; processor:processor_m|pass:pass_sb_db|Mux8~0                                                          ; 8       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~1                                                          ; 8       ;
; processor:processor_m|mem_data_reg:data_reg|register_8bit:l1|q[6]                                     ; 8       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1]~11 ; 7       ;
; processor:processor_m|mem_data_reg:data_reg|register_8bit:l1|q[5]                                     ; 7       ;
; mem_dummy:mem_dummy_m|register_8bit:MAL|q~0                                                           ; 6       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]       ; 6       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]       ; 6       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]       ; 6       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~16    ; 6       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT|Mux8~2        ; 6       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]       ; 6       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]       ; 6       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux92~0                                     ; 6       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux28~2                                     ; 6       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]       ; 5       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]       ; 5       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]       ; 5       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux94~3                                     ; 5       ;
; processor:processor_m|timing_generation:tim_gen|Selector4~0                                           ; 5       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux104~7                                    ; 5       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux81~1                                     ; 5       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux78~0                                     ; 5       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~0                                     ; 5       ;
; processor:processor_m|timing_generation:tim_gen|state.T2_R5                                           ; 5       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q[7]                                      ; 5       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q[5]                                      ; 5       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q[3]                                      ; 5       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q[1]                                      ; 5       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux91~6                                     ; 4       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux89~3                                     ; 4       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux91~5                                     ; 4       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux95~3                                     ; 4       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux95~1                                     ; 4       ;
; processor:processor_m|predecode_logic:pr_logic|Equal3~0                                               ; 4       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux65~1                                     ; 4       ;
; processor:processor_m|mem_add_reg:add_Reg|state.state2                                                ; 4       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux76~0                                     ; 4       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux4~0                                      ; 4       ;
; processor:processor_m|timing_generation:tim_gen|WideOr8~1                                             ; 4       ;
; processor:processor_m|timing_generation:tim_gen|WideOr8~0                                             ; 4       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q[6]                                      ; 4       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q[4]                                      ; 4       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q[2]                                      ; 4       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q[0]                                      ; 4       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]          ; 4       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]          ; 4       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]          ; 4       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]          ; 4       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]          ; 4       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]          ; 4       ;
; processor:processor_m|mem_add_reg:add_Reg|state.state3                                                ; 4       ;
; processor:processor_m|db[7]~31                                                                        ; 3       ;
; processor:processor_m|db[6]~30                                                                        ; 3       ;
; processor:processor_m|db[5]~29                                                                        ; 3       ;
; processor:processor_m|db[4]~28                                                                        ; 3       ;
; processor:processor_m|db[3]~27                                                                        ; 3       ;
; processor:processor_m|db[2]~26                                                                        ; 3       ;
; processor:processor_m|db[1]~25                                                                        ; 3       ;
; processor:processor_m|db[0]~24                                                                        ; 3       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~12    ; 3       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux88~0                                     ; 3       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~0     ; 3       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|Equal0~2                            ; 3       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux95~4                                     ; 3       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux13~0                                     ; 3       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux93~0                                     ; 3       ;
; processor:processor_m|timing_generation:tim_gen|state~38                                              ; 3       ;
; processor:processor_m|predecode_logic:pr_logic|RMW~1                                                  ; 3       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~11                                              ; 3       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~6                                               ; 3       ;
; processor:processor_m|mem_add_reg:add_Reg|state.reset_state                                           ; 3       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux65~2                                     ; 3       ;
; processor:processor_m|sb[7]~23                                                                        ; 3       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~9                                       ; 3       ;
; processor:processor_m|sb[5]~17                                                                        ; 3       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~7                                       ; 3       ;
; processor:processor_m|sb[3]~11                                                                        ; 3       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~5                                       ; 3       ;
; processor:processor_m|sb[1]~5                                                                         ; 3       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~2                                       ; 3       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux80~8                                     ; 3       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux22~0                                     ; 3       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux82~0                                     ; 3       ;
; processor:processor_m|clock:clo|state.state_8                                                         ; 3       ;
; processor:processor_m|clock:clo|state.state_6                                                         ; 3       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]          ; 3       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]          ; 3       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[7]                                ; 3       ;
; clk_25mhz                                                                                             ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|Equal2~3                            ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~28                                              ; 2       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~11                                      ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux80~9                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux102~6                                    ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]~3        ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux42~2                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux42~1                                     ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~25       ; 2       ;
; processor:processor_m|status_register:flag_reg|Mux0~2                                                 ; 2       ;
; processor:processor_m|x_index:x_in|q~8                                                                ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT|Mux8~8        ; 2       ;
; processor:processor_m|x_index:x_in|q~7                                                                ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT|Mux8~6        ; 2       ;
; processor:processor_m|x_index:x_in|q~6                                                                ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT|Mux8~3        ; 2       ;
; processor:processor_m|x_index:x_in|q~5                                                                ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|load_signal~0                                              ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux94~0                                     ; 2       ;
; processor:processor_m|x_index:x_in|q~1                                                                ; 2       ;
; processor:processor_m|sb[7]~31                                                                        ; 2       ;
; processor:processor_m|sb[6]~30                                                                        ; 2       ;
; processor:processor_m|sb[5]~29                                                                        ; 2       ;
; processor:processor_m|sb[4]~28                                                                        ; 2       ;
; processor:processor_m|sb[3]~27                                                                        ; 2       ;
; processor:processor_m|sb[2]~26                                                                        ; 2       ;
; processor:processor_m|sb[1]~25                                                                        ; 2       ;
; processor:processor_m|sb[0]~24                                                                        ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~20                                              ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~18                                              ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|process_0~0                                            ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~15                                              ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~14                                              ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~10                                              ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~8                                               ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux102~5                                    ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux102~2                                    ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~7                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux30~0                                     ; 2       ;
; processor:processor_m|clock:clo|clk_2                                                                 ; 2       ;
; processor:processor_m|clock:clo|state.state_3                                                         ; 2       ;
; processor:processor_m|clock:clo|clk                                                                   ; 2       ;
; processor:processor_m|clock:clo|state.state_1                                                         ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7]    ; 2       ;
; processor:processor_m|sb[6]~20                                                                        ; 2       ;
; processor:processor_m|sb[4]~14                                                                        ; 2       ;
; processor:processor_m|sb[2]~8                                                                         ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux35~3                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux35~1                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux81~2                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux80~4                                     ; 2       ;
; processor:processor_m|sb[0]~2                                                                         ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0]    ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux28~1                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux108~1                                    ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux108~0                                    ; 2       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~6                                                          ; 2       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~5                                                          ; 2       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~4                                                          ; 2       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~3                                                          ; 2       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~2                                                          ; 2       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~0                                                          ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~5                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~4                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~1                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux17~4                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux17~0                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~5                                    ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux54~0                                     ; 2       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux5~0                                      ; 2       ;
; processor:processor_m|timing_generation:tim_gen|state.T2_R6                                           ; 2       ;
; processor:processor_m|timing_generation:tim_gen|state.T2_R7                                           ; 2       ;
; processor:processor_m|timing_generation:tim_gen|state.T2_6                                            ; 2       ;
; processor:processor_m|timing_generation:tim_gen|state.T2_5                                            ; 2       ;
; processor:processor_m|timing_generation:tim_gen|state.T2_7                                            ; 2       ;
; processor:processor_m|timing_generation:tim_gen|state.T2_4                                            ; 2       ;
; processor:processor_m|timing_generation:tim_gen|state.T2_3                                            ; 2       ;
; processor:processor_m|clock:clo|state.state_7                                                         ; 2       ;
; processor:processor_m|clock:clo|state.state_5                                                         ; 2       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~20       ; 2       ;
; processor:processor_m|status_register:flag_reg|register_8bit:l1|q[0]                                  ; 2       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[7]                              ; 2       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[6]                                ; 2       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[6]                              ; 2       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[5]                              ; 2       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[5]                                ; 2       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[4]                                ; 2       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[4]                              ; 2       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[3]                              ; 2       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[3]                                ; 2       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[2]                                ; 2       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[2]                              ; 2       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[1]                              ; 2       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[1]                                ; 2       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[0]                              ; 2       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[0]                                ; 2       ;
; processor:processor_m|predecode_logic:pr_logic|cycles[0]~31                                           ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles[0]~30                                           ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]~14       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|Equal0~4                            ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux52~4                                     ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector1~4                                           ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~29                                              ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux29~5                                     ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~58                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~57                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~56                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~55                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T3_7                                            ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|state~13                                                    ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~54                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~53                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T3_R6                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~52                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~51                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T3_R7                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~50                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T4_7                                            ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~49                                              ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector11~0                                                ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|state.wait_1                                                ; 1       ;
; processor:processor_m|clock:clo|state~18                                                              ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q~13          ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~11       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q~12          ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~10       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q~11          ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~9        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q~10          ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~8        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q~9           ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~7        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q~8           ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~6        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q~7           ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~5        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~3        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~2        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q~1        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]~5        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]~4        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q~2           ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux42~0                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux96~0                                     ; 1       ;
; processor:processor_m|status_register:flag_reg|Mux0~4                                                 ; 1       ;
; processor:processor_m|status_register:flag_reg|Mux0~3                                                 ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~24       ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux87~0                                     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~23       ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux89~2                                     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~22       ; 1       ;
; processor:processor_m|status_register:flag_reg|Mux0~1                                                 ; 1       ;
; processor:processor_m|status_register:flag_reg|Mux0~0                                                 ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~48                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T3_R5                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~47                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T4_R6                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~46                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T4_R7_np                                        ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~45                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T5_7                                            ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~44                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T3_6                                            ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~43                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~42                                              ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|state~12                                                    ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|state~11                                                    ; 1       ;
; processor:processor_m|clock:clo|state~17                                                              ; 1       ;
; processor:processor_m|clock:clo|state.state_2                                                         ; 1       ;
; processor:processor_m|clock:clo|state~16                                                              ; 1       ;
; processor:processor_m|clock:clo|state.reset_state                                                     ; 1       ;
; processor:processor_m|clock:clo|state~15                                                              ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~53    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~52    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~51    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~50    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_xor:XORR|o[7]             ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~49    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~48    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~47    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~46    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT|Mux8~9        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~45    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~44    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~43    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~42    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~41    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~40    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~39    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~38    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~37    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~36    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~35    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~34    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~33    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT|Mux8~7        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~32    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~31    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~30    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~29    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~28    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~27    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~26    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~25    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~24    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~23    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~22    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~21    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT|Mux8~5        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~20    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_shift:SHIFT|Mux8~4        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~19    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~18    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~17    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~15    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~14    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~13    ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~9     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~8     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~7     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~6     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~5     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~4     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~3     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~2     ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q~1     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux94~2                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux94~1                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux95~2                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux95~0                                     ; 1       ;
; processor:processor_m|y_index:y_in|q~2                                                                ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux29~4                                     ; 1       ;
; processor:processor_m|y_index:y_in|q~1                                                                ; 1       ;
; processor:processor_m|y_index:y_in|q~0                                                                ; 1       ;
; processor:processor_m|x_index:x_in|q~3                                                                ; 1       ;
; processor:processor_m|x_index:x_in|q~2                                                                ; 1       ;
; processor:processor_m|x_index:x_in|q~0                                                                ; 1       ;
; processor:processor_m|db[7]~23                                                                        ; 1       ;
; mem_dummy:mem_dummy_m|Mux0~1                                                                          ; 1       ;
; mem_dummy:mem_dummy_m|Mux0~0                                                                          ; 1       ;
; processor:processor_m|db[6]~22                                                                        ; 1       ;
; mem_dummy:mem_dummy_m|Mux1~1                                                                          ; 1       ;
; mem_dummy:mem_dummy_m|Mux1~0                                                                          ; 1       ;
; processor:processor_m|db[5]~21                                                                        ; 1       ;
; mem_dummy:mem_dummy_m|Mux2~1                                                                          ; 1       ;
; mem_dummy:mem_dummy_m|Mux2~0                                                                          ; 1       ;
; processor:processor_m|db[4]~20                                                                        ; 1       ;
; mem_dummy:mem_dummy_m|Mux3~1                                                                          ; 1       ;
; mem_dummy:mem_dummy_m|Mux3~0                                                                          ; 1       ;
; processor:processor_m|db[3]~19                                                                        ; 1       ;
; mem_dummy:mem_dummy_m|Mux4~1                                                                          ; 1       ;
; mem_dummy:mem_dummy_m|Mux4~0                                                                          ; 1       ;
; processor:processor_m|db[2]~18                                                                        ; 1       ;
; mem_dummy:mem_dummy_m|Mux5~1                                                                          ; 1       ;
; mem_dummy:mem_dummy_m|Mux5~0                                                                          ; 1       ;
; processor:processor_m|db[1]~17                                                                        ; 1       ;
; mem_dummy:mem_dummy_m|Mux6~1                                                                          ; 1       ;
; mem_dummy:mem_dummy_m|Mux6~0                                                                          ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|state~10                                                    ; 1       ;
; processor:processor_m|db[0]~16                                                                        ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux108~2                                    ; 1       ;
; mem_dummy:mem_dummy_m|Mux7~1                                                                          ; 1       ;
; mem_dummy:mem_dummy_m|Mux7~0                                                                          ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|state~9                                                     ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector1~3                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector1~2                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector0~2                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector0~1                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T4_R5                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T5_R6                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T5_R7_np                                        ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T6_7                                            ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector0~0                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T4_6                                            ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T3_5                                            ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state.T3_4                                            ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~41                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~40                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector6~0                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector5~0                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~39                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~37                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|state~36                                              ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector4~1                                           ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector3~0                                           ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|RMW~0                                                  ; 1       ;
; processor:processor_m|timing_generation:tim_gen|Selector2~0                                           ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles[0]~26                                           ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles[0]~25                                           ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~24                                              ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles[0]~23                                           ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles[0]~22                                           ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~19                                              ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~17                                              ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~13                                              ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~12                                              ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~9                                               ; 1       ;
; processor:processor_m|predecode_logic:pr_logic|cycles~7                                               ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector10~1                                                ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux104~6                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux104~5                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux104~4                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux104~3                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux104~2                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux104~1                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux104~0                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~8                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux30~1                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux25~0                                     ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector10~0                                                ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux102~4                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux102~3                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~6                                     ; 1       ;
; processor:processor_m|clock:clo|state~14                                                              ; 1       ;
; processor:processor_m|clock:clo|state~13                                                              ; 1       ;
; processor:processor_m|clock:clo|state~12                                                              ; 1       ;
; processor:processor_m|clock:clo|state~11                                                              ; 1       ;
; processor:processor_m|clock:clo|state.state_4                                                         ; 1       ;
; processor:processor_m|intruction_reg:ins_reg|q~8                                                      ; 1       ;
; processor:processor_m|intruction_reg:ins_reg|q~7                                                      ; 1       ;
; processor:processor_m|intruction_reg:ins_reg|q~6                                                      ; 1       ;
; processor:processor_m|intruction_reg:ins_reg|q~5                                                      ; 1       ;
; processor:processor_m|intruction_reg:ins_reg|q~4                                                      ; 1       ;
; processor:processor_m|intruction_reg:ins_reg|q~3                                                      ; 1       ;
; processor:processor_m|intruction_reg:ins_reg|q~2                                                      ; 1       ;
; processor:processor_m|intruction_reg:ins_reg|q~0                                                      ; 1       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~10                                      ; 1       ;
; processor:processor_m|sb[7]~22                                                                        ; 1       ;
; processor:processor_m|x_index:x_in|q[7]                                                               ; 1       ;
; processor:processor_m|y_index:y_in|q[7]                                                               ; 1       ;
; processor:processor_m|sb[7]~21                                                                        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6]    ; 1       ;
; processor:processor_m|sb[6]~19                                                                        ; 1       ;
; processor:processor_m|x_index:x_in|q[6]                                                               ; 1       ;
; processor:processor_m|y_index:y_in|q[6]                                                               ; 1       ;
; processor:processor_m|sb[6]~18                                                                        ; 1       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~8                                       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5]    ; 1       ;
; processor:processor_m|sb[5]~16                                                                        ; 1       ;
; processor:processor_m|x_index:x_in|q[5]                                                               ; 1       ;
; processor:processor_m|y_index:y_in|q[5]                                                               ; 1       ;
; processor:processor_m|sb[5]~15                                                                        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4]    ; 1       ;
; processor:processor_m|sb[4]~13                                                                        ; 1       ;
; processor:processor_m|x_index:x_in|q[4]                                                               ; 1       ;
; processor:processor_m|y_index:y_in|q[4]                                                               ; 1       ;
; processor:processor_m|sb[4]~12                                                                        ; 1       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~6                                       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3]    ; 1       ;
; processor:processor_m|sb[3]~10                                                                        ; 1       ;
; processor:processor_m|x_index:x_in|q[3]                                                               ; 1       ;
; processor:processor_m|y_index:y_in|q[3]                                                               ; 1       ;
; processor:processor_m|sb[3]~9                                                                         ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2]    ; 1       ;
; processor:processor_m|sb[2]~7                                                                         ; 1       ;
; processor:processor_m|x_index:x_in|q[2]                                                               ; 1       ;
; processor:processor_m|y_index:y_in|q[2]                                                               ; 1       ;
; processor:processor_m|sb[2]~6                                                                         ; 1       ;
; processor:processor_m|accumulator:accumu|register_8bit_C:l1|q~4                                       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1]    ; 1       ;
; processor:processor_m|sb[1]~4                                                                         ; 1       ;
; processor:processor_m|x_index:x_in|q[1]                                                               ; 1       ;
; processor:processor_m|y_index:y_in|q[1]                                                               ; 1       ;
; processor:processor_m|sb[1]~3                                                                         ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux35~2                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux35~0                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux81~0                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux80~7                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux80~6                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux80~5                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux80~3                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux80~2                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux85~4                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux85~3                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux85~2                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux85~1                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux85~0                                     ; 1       ;
; processor:processor_m|sb[0]~1                                                                         ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux76~1                                     ; 1       ;
; processor:processor_m|y_index:y_in|q[0]                                                               ; 1       ;
; processor:processor_m|x_index:x_in|q[0]                                                               ; 1       ;
; processor:processor_m|sb[0]~0                                                                         ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux28~0                                     ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~12                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~11                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~10                                                         ; 1       ;
; processor:processor_m|adh[7]~7                                                                        ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~9                                                          ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~8                                                          ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q~7                                                          ; 1       ;
; processor:processor_m|adh[6]~6                                                                        ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector2~1                                                 ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector2~0                                                 ; 1       ;
; processor:processor_m|adh[5]~5                                                                        ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector3~1                                                 ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector3~0                                                 ; 1       ;
; processor:processor_m|adh[4]~4                                                                        ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector4~1                                                 ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector4~0                                                 ; 1       ;
; processor:processor_m|adh[3]~3                                                                        ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector5~1                                                 ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector5~0                                                 ; 1       ;
; processor:processor_m|adh[2]~2                                                                        ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector6~1                                                 ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector6~0                                                 ; 1       ;
; processor:processor_m|adh[1]~1                                                                        ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector7~3                                                 ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|Selector7~2                                                 ; 1       ;
; processor:processor_m|adh[0]~0                                                                        ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux29~3                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux29~2                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~3                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux47~2                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux24~0                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~9                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~8                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~7                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux17~3                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux17~2                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux17~1                                     ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~4                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~3                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~2                                    ; 1       ;
; processor:processor_m|instruction_decoder:instruction_dec|Mux101~0                                    ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q[7]                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q[6]                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q[5]                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q[4]                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q[3]                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q[2]                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q[1]                                                         ; 1       ;
; mem_dummy:mem_dummy_m|register_8bit:DATA|q[0]                                                         ; 1       ;
; processor:processor_m|mem_add_reg:add_Reg|state.wait_2                                                ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~19       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~18       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~17       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~16       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~15       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~14       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~13       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~12       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~11       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~10       ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~9        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~8        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~7        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~6        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~5        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~4        ; 1       ;
; processor:processor_m|alu:Algorithmic_Unit|alu_logic:alu_logicmap|eight_bit_adder:ADDER|Add0~3        ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[7]~23                           ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[7]~23                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[6]~22                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[6]~21                             ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[6]~22                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[6]~21                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[5]~20                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[5]~19                           ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[5]~20                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[5]~19                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[4]~18                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[4]~17                             ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[4]~18                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[4]~17                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[3]~16                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[3]~15                           ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[3]~16                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[3]~15                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[2]~14                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[2]~13                             ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[2]~14                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[2]~13                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[1]~12                           ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[1]~11                           ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[1]~12                             ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[1]~11                             ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[0]~9                            ; 1       ;
; processor:processor_m|pc_high:program_counter_high|register_8bit:l1|q[0]~8                            ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[0]~9                              ; 1       ;
; processor:processor_m|pc_low:program_counter_low|register_8bit:l1|q[0]~8                              ; 1       ;
+-------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 840 / 54,004 ( 2 % )   ;
; C16 interconnects           ; 3 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 495 / 36,000 ( 1 % )   ;
; Direct links                ; 127 / 54,004 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 288 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 13 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 550 / 46,920 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.71) ; Number of LABs  (Total = 35) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 3                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.49) ; Number of LABs  (Total = 35) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Clock enables                    ; 4                            ;
; 2 Clocks                           ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.54) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 8                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 5                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.29) ; Number of LABs  (Total = 35) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 5                            ;
; 10                                              ; 2                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 5                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.91) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 4                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "processor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "processor_m|sb[6]~30|combout"
    Warning (332126): Node "processor_m|db[6]~30|datad"
    Warning (332126): Node "processor_m|db[6]~30|combout"
    Warning (332126): Node "processor_m|sb[6]~18|datac"
    Warning (332126): Node "processor_m|sb[6]~18|combout"
    Warning (332126): Node "processor_m|sb[6]~20|dataa"
    Warning (332126): Node "processor_m|sb[6]~20|combout"
    Warning (332126): Node "processor_m|sb[6]~30|dataa"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "processor_m|sb[7]~31|combout"
    Warning (332126): Node "processor_m|db[7]~31|datad"
    Warning (332126): Node "processor_m|db[7]~31|combout"
    Warning (332126): Node "processor_m|sb[7]~21|datac"
    Warning (332126): Node "processor_m|sb[7]~21|combout"
    Warning (332126): Node "processor_m|sb[7]~23|dataa"
    Warning (332126): Node "processor_m|sb[7]~23|combout"
    Warning (332126): Node "processor_m|sb[7]~31|dataa"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "processor_m|db[0]~24|combout"
    Warning (332126): Node "processor_m|sb[0]~0|datac"
    Warning (332126): Node "processor_m|sb[0]~0|combout"
    Warning (332126): Node "processor_m|sb[0]~2|dataa"
    Warning (332126): Node "processor_m|sb[0]~2|combout"
    Warning (332126): Node "processor_m|sb[0]~24|dataa"
    Warning (332126): Node "processor_m|sb[0]~24|combout"
    Warning (332126): Node "processor_m|db[0]~24|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "processor_m|db[1]~25|combout"
    Warning (332126): Node "processor_m|sb[1]~3|datac"
    Warning (332126): Node "processor_m|sb[1]~3|combout"
    Warning (332126): Node "processor_m|sb[1]~5|dataa"
    Warning (332126): Node "processor_m|sb[1]~5|combout"
    Warning (332126): Node "processor_m|sb[1]~25|dataa"
    Warning (332126): Node "processor_m|sb[1]~25|combout"
    Warning (332126): Node "processor_m|db[1]~25|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "processor_m|db[3]~27|combout"
    Warning (332126): Node "processor_m|sb[3]~9|datac"
    Warning (332126): Node "processor_m|sb[3]~9|combout"
    Warning (332126): Node "processor_m|sb[3]~11|dataa"
    Warning (332126): Node "processor_m|sb[3]~11|combout"
    Warning (332126): Node "processor_m|sb[3]~27|dataa"
    Warning (332126): Node "processor_m|sb[3]~27|combout"
    Warning (332126): Node "processor_m|db[3]~27|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "processor_m|db[4]~28|combout"
    Warning (332126): Node "processor_m|sb[4]~12|datac"
    Warning (332126): Node "processor_m|sb[4]~12|combout"
    Warning (332126): Node "processor_m|sb[4]~14|dataa"
    Warning (332126): Node "processor_m|sb[4]~14|combout"
    Warning (332126): Node "processor_m|sb[4]~28|dataa"
    Warning (332126): Node "processor_m|sb[4]~28|combout"
    Warning (332126): Node "processor_m|db[4]~28|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "processor_m|db[2]~26|combout"
    Warning (332126): Node "processor_m|sb[2]~6|datac"
    Warning (332126): Node "processor_m|sb[2]~6|combout"
    Warning (332126): Node "processor_m|sb[2]~8|dataa"
    Warning (332126): Node "processor_m|sb[2]~8|combout"
    Warning (332126): Node "processor_m|sb[2]~26|dataa"
    Warning (332126): Node "processor_m|sb[2]~26|combout"
    Warning (332126): Node "processor_m|db[2]~26|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "processor_m|db[5]~29|combout"
    Warning (332126): Node "processor_m|sb[5]~15|datac"
    Warning (332126): Node "processor_m|sb[5]~15|combout"
    Warning (332126): Node "processor_m|sb[5]~17|dataa"
    Warning (332126): Node "processor_m|sb[5]~17|combout"
    Warning (332126): Node "processor_m|sb[5]~29|dataa"
    Warning (332126): Node "processor_m|sb[5]~29|combout"
    Warning (332126): Node "processor_m|db[5]~29|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: processor_m|accumulator_clk  from: datac  to: combout
    Info (332098): Cell: processor_m|accumulator_clk  from: datad  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_25mhz (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node processor:processor_m|clock:clo|state.state_6
        Info (176357): Destination node processor:processor_m|clock:clo|state.state_8
Info (176353): Automatically promoted node processor:processor_m|clock:clo|clk_2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node processor:processor_m|accumulator_clk
        Info (176357): Destination node sys_cont[2]
Info (176353): Automatically promoted node processor:processor_m|clock:clo|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node processor:processor_m|accumulator_clk
        Info (176357): Destination node sys_cont[1]
Info (176353): Automatically promoted node processor:processor_m|accumulator_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.48 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 27 output pins without output pin load capacitance assignment
    Info (306007): Pin "sys_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_acc[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_acc[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_acc[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_acc[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_acc[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_acc[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_acc[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_acc[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_inst[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_inst[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_inst[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_inst[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_inst[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_inst[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_inst[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_inst[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_cont[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_cont[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sys_cont[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/T.O/Documents/GitHub/EPO3/EPO-3/FPGA/output_files/processor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 77 warnings
    Info: Peak virtual memory: 4850 megabytes
    Info: Processing ended: Sun Jan 17 18:16:38 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/T.O/Documents/GitHub/EPO3/EPO-3/FPGA/output_files/processor.fit.smsg.


