單系統晶片中矽智產連繫介面之最佳化設計
“Optimal Design of Intellectual Property Interface for System-on-Chip”
計畫編號：NSC 97-2221-E-024-016
執行期間：97 年 8 月 1 日至 98 年 7 月 31 日
主持人：高啟洲國立台南大學資訊工程系副教授
一、中文摘要
隨著超大型積體電路技術的發展，系統
晶片設計已成為未來的趨勢。然而，為了能
即時交換大量複雜之資料，以維持系統的正
常功能運作，我們需要設計一個有效率的溝
通介面，以提昇系統效能，並且讓新開發的
矽智產能快速地整合入系統內。本計畫將考
慮系統晶片設計中運算模組連繫介面的設
計問題，其目標是希望能發現一個面積最小
且消耗功率最少的介面電路設計。我們先定
義運算模組連繫介面的設計問題為訊號轉
換圖形(Signal Transition Graph, STG)，並進
一步轉換成權重二分圖(weighted bipartite
graph)來表示模組間的介面圖形 (Interface
Graph)，而後分別在針對面積和消耗功率兩
個目標發展出最佳的演算法。我們將以
ARM bus master/slave 所送/收的訊號進行
功 能 模 擬 及 系 統 驗 證 ， 再 以 Xilinx
VCX2000 FPGA 進行硬體平台驗證，以符
合前瞻微處理器匯流排架構(AMBA)。
英文摘要
With the development of VLSI technology,
System-on-Chip (SoC) design will be the
future trend. However, we need design an
efficient interface to optimize system
performance and integrate rapidly new
Intellectual Property (IP) into the system. This
plan is used to consider the module interface
design problem for SoC. The objectives of this
plan are to minimize the power and area of the
module interface. We first formulate as a
Signal Transition Graph (STG) and then
transform STG into weighted bipartite graph
such that we can develop two optimal
algorithms to solve those problems. We will
verify the designs by using ARM bus
master/slave messages and examine the
designs on the Xilinx VCX2000™ FPGA to
satisfy Advanced Microcontroller Bus
Architecture (AMBA) which is the most
popular interface for developing System on a
Chip (SOC) system.
二、計畫的緣由與目的
目前運算模組介面的設計在國內外已
經有一些相關的研究，大都是使用一個協定
轉換器做轉換，整合不同元件的通訊協定
(communication protocol)，例如 ARM limited
提出的 AMBA (Advanced Microcontroller
Bus Architecture) 協定，以及 IBM 提出的
CoreConnect 匯流排架構等規格。在這樣的
架構下，以仲裁器(Arbiter)來決定那一個元
件可以存取使用匯流排，不同頻率的元件整
合主要是在兩個元件之間建造一個轉換
器，並且使用一個計數器以及緩衝器用來儲
存以及表示何時該存取正確的資料。雖然這
些方法可以解決不同的運算模組溝通的問
題，但卻沒有考慮最佳化介面電路面積及所
需的消耗功率。一般而言，元件介面接腳的
資訊(包括行為、時序...等)都有一定的資料
規格(datesheet)，圖一舉例微處理器與記憶
體兩個元件的接腳圖，根據驅動或被驅動電
子訊號的特性，元件上的每一個接腳可被歸
類為輸出或輸入的功能接腳，每一個元件接
腳針對不同的運算而產生不同的時序特性。
對於同一組元件而言，不同的設計方式
可能會存在一個以上符合此組元件所有運
算的介面電路。圖二為對應圖一符合圖所需
consumption)。
Ki-Seok Chung 等 人 以 線 性 規 劃
(Integrated Linear Programming; ILP)的方法
來解上述定義在交錯圖形中自動化系統晶
片介面設計的問題，他們以 
 outi Vv
is 函數來表
示連線面積所需花費的成本，si 是節點 vi 的
扇出數(fanouts)，而且也以 
Evv
ij
ji
vw
),(
)( 函數
來表示動態功率消耗所需花費的成本，定義
介 面 電 路 所 消 耗 的 總 成 本 為

 Evv
ij
Vv
i
jiouti
vwscost
),(
)( ，適當的選
擇和的值，以達到最小的花費成本。
Ki-Seok Chung 等人所提之最佳化系統
晶片介面設計消耗成本的方法，存在兩個嚴
重的缺點：一、對自動化系統晶片介面設計
而言，通常我們所取得的 IP 的相關文件
(document)包括時序圖(timing diagram)、相
對應的協定 (protocol) 、時序表 (required
timing table)、每個 I/O 的推動力 (drive
strength)及負載(loading)等，而不是以點對點
的連接(pin-to-pin connections)方式的模組介
面二分圖，因此，如欲利用 Ki-Seok Chung
等人所提之最佳化系統晶片介面設計消耗
成本的方法，應有將 IP 相關的初始文件轉
換成模組間的介面圖形的方法；二、在其提
出的線性規劃方法中，選擇不同的α和β
值，將造成對兩種花費成本造成不同的影
響，不可能同時最佳化兩種花費的成本，所
以α和β數值大小之決定為一個抽象的問
題，可能無法對實際的問題產生好的結果。
由於一個有效率的智產連繫介面，不但
能讓新開發的矽智產快速地整合入系統
內，並且也能提昇系統效能，因此設計一個
好的系統晶片之智產連繫介面就變的相當
重要；在系統晶片中，功率消耗及面積是重
要的考量因素，因此如何去設計一個適用於
系統晶片之高效率、低耗能與節省面積等議
題的智產連繫介面將是本計畫的目的。為能
將理論的推導配合實務的發展，本計畫不只
將實作整個設計成電腦輔助電路自動化設
計系統，而且整個設計將實作一彈性的「匯
流排介面單元」(Bus Interface Unit, BIU)，
讓整合者可以依其應用來選擇適當的參
數。本計畫除了在工作站上以 Verilog HDL
來進行模擬驗證，亦使用Xilinx VCX2000™ 
FPGA 來做為 prototyping 驗證，以符合前
瞻微處理器匯流排架構(AMBA)。
三、研究方法及成果
針對最佳化系統晶片介面設計消耗成
本的問題，我們將解決兩個問題：一、將 IP
的相關文件包括時序圖(timing diagram)、相
對應的協定 (protocol) 、時序表 (required
timing table)、每個 I/O 的推動力 (drive
strength)及負載(loading)等，轉換成模組間訊
號轉換圖形(Signal Transition Graph, STG)，
再進一步轉換成模組介面的權重二分圖
(weighted bipartite graph)；二、以圖形理論
為基礎，發展在權重二分圖中，可以最佳化
系統晶片介面設計消耗成本的演算法，並且
探討各種消耗成本間的關係，以設計出兼顧
高效率、低耗能與節省面積等議題的系統晶
片介面整合電路。
針對第一個問題，我們可根據元件之間
的一個運算，可以檢查每個元件的輸出腳是
否可以驅動另一個元件的輸入腳，利用合併
運 算 (merging operation) 將 兩 個 元 件 的
Specification STG 產生一個合併圖形(Merge
graph)，利用合併運算完成後所產生的合併
圖形，即可知道元件之間的輸出與輸入腳是
否可以完全相容連接。完成合併運算後，輸
入腳的時序會和輸出腳相同，然後可使用
Floyd-Warshall algorithm 來尋找合併圖形上
點與點之間的最長路徑(longest path)，以檢
查 合 併 圖 形 上 的 事 件 是 否 有 違 反
Requirement STG 上的時間關係，假如最長
的時間能滿足時間的限制，介面圖形中必不
會存在違反時間限制的路徑。當合併圖形滿
足時間的限制後，我們將合併圖形轉換為權
重二分圖(weighted bipartite graph)以產生最
少訊號轉換次數的輸出/入腳。在權重二分
圖中，V1 為輸出腳的集合(包含 Vdd 與
Gnd)，V2 是輸入腳的集合，連接兩點(vertices)
之間的線(edge)的權重(weight)，代表輸出腳
Automatic Protocol Conversion
Generation,” IEEE International
Conference on Computer-Aided Design,
pp. 101-109, 1994.
4. K. S. Chung, R. K. Gupta, T. Kim, and C.L.
Liu, “Synthesis and Optimization of 
Combinational Interface Circuits,” Journal 
of VLSI Signal Processing, pp.243-261,
2002.
5. S. Bakshi, D. D. Gajski,
“Hardware/Software Partitioning and 
Pipeling,” Proceedings of the 34th Annual 
Conference on Design Automation, pp.
713-716, 1997.
6. B. Dave, N. Jha, “COHRA: 
Hardware-Software Co-synthesis of
Hierarchical Heterogeneous Distributed
Embedded Systems,” IEEE Transaction on
Computer-Aided Design of Integrated
Circuits and Systems, Vol. 17, no. 10, pp.
900-919, October 1998.
7. Karkowski, H. Corporaal, “Design Space 
Exploration Algorithm for Heterogeneous
Multi-processor Embedded System
Design,” Proceedings of the35th Annual
Conference on Design Automation, pp.
82-87, June 1998.
8. N. Shenoy, A. Choudhary, P. Banerjee,
“An Algorithm for Synthesis of Large 
Time-constrained Heterogeneous Adaptive
Systems,” ACM Transactions on Design 
Automation of Electronic Systems, Vol. 6,
No. 2, pp. 207-225, April 2001.
9. Bong-Il Park, Hoon Choi, In-Cheol Park,
and Chong-Min Kyung, “Synthesis and 
Optimization of Interface Hardware
between IP’s Operating at Diferent Clock 
Frequencies,” in Proc. of Computer Design, 
pp. 519–524, Sep. 2000.
10. Rajawat, M. Balakrishnan, A. Kumar,
“Interface Synthesis: Issues and 
Approaches,” VLSI Design, 2000. 
Thirteenth International Conference on 3-7
Jan. 2000 P.92–P.97.
11. ARM, AMBA Specification,
http://www.arm.com/products/solutions/A
MBA_Spec.html.
12. GMS30C7201 Data Sheet Extraction.
13. Chi-Chou Kao*, Chih-Chiang Tzeng, and
Yen-Tai Lai, “An Optimal Power 
Algorithm for Interface Design of
System-on-Chip,” IASTED International 
Conference on Circuits, Signals, and
Systems, pp. 31–34
 1
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 97-2221-E-024-016 
計畫名稱 單系統晶片中矽智產連繫介面之最佳化設計 
出國人員姓名 
服務機關及職稱 
國立台南大學資訊工程系高啟洲副教授 
會議時間地點 印度  海德拉巴大學 2008/ 11/ 18~21 
會議名稱 2008  IEEE Region 10 Conference (IEEE TENCON 2008） 
發表論文題目 
H. -Y. Lin, Y. -T. Lai, and C. -C. Kao, "A Simple Scheme to Extend the 
Linearity of the Continuous-Time CMFB Circuit for Fully-Differential 
Amplifier" 
 
(一) 出席目的 
由於前瞻積體電路製程技術及電子設計自動化(EDA)軟體的高度發展，使得
目前的SoC設計實現變得愈來愈可行。SoC能將一個複雜的系統整合至一顆單晶
片上，它比傳統的版子層次設計擁有較低功率、低成本及高速度等優點。 
2008 國際電機電子工程師學會 Region 10 會議 (IEEE TENCON 2008) 於
2008 年 11 月 18-21 在印度 海德拉巴大學( University of Hyderabad)舉行，此會議
係由國際電機電子工程師學會，海德拉巴分會( Hyderabad section)主辦。此會議
中有 480 篇論文被接受且發表於會議中，論文發表的形式為口頭報告與張貼部
分，3 天的會議中共包含 48 個口報議程與 20 個海報張貼議程。在口報議程中每
位學者均有 15 分鐘的口頭發表時間，包括 12 分鐘的學術論文報告和 3 分鐘的
問題與討論。為了能瞭解並掌握 SoC 設計相關技術及未來研發方向重點，本人
特至印度參加此會議，除發表相關論文外，也就 SoC 設計未來發展與專家學者
交換意見。 
 3
共有五個人參加，算是日本、韓國、香港、新加坡、泰國中最多人數的，這一
次的會議大大的提升了我們在在國際上地位上的能見度。 
 
攜回資料： 
  2008 IEEE TENCON 會議手冊與論文光碟。 
 
 
 
close to refV . For Simplicity, it is assumed that the perfectly 
quadratic I-V characteristic for MOS transistors work in the 
saturation region, the channel length modulation and body 
effect are negligible. Therefore, the drain current of the MOS 
transistor is: 
2( )D GS TI V Vβ= ⋅ − .                                 (1) 
Where β  and TV are the transconductance parameter and the 
threshold voltage of the MOS transistor, respectively. 
Assume the transistors M3A-M6A and M7A-M8A in Fig. 1 
are well matched and 3M Aβ - 6M Aβ  are all equal to β . 
Summing the voltage around source loop M3A-M4A, we 
have: 
, 3 , 4 0op gs M A gs M A refV V V V− + − = .                      (2) 
Summing currents at node P, we have: 
, 3 , 4 , 7D M A D M A D M AI I I I+ = = .                         (3) 
Combining (1), (2), and (3) and solving the resulting 
quadratic yields:  
2
, 4
( )
( ) 1
2 2 2
op ref
D M A op ref
V VI II V V
I
ββ ⋅ −⋅= + ⋅ − ⋅ − .    (4) 
The analysis above for the transistor pairs M3A-M4A applies 
equally well to the transistor pairs M5A-M6A. Applying 
Kirchhoff’s current law at the drain of M2A, we have: 
, 4 , 5 , 2D M A D M A D M AI I I+ = .                           (5) 
Carrying (4) and drain current , 5D M AI  into (5) yields:  
 
( ) 2, 2 ( )12 2op refD M A op ref V VII I V V Iββ
⎡ ⋅ −⋅ ⎢= + ⋅ − ⋅ −⎢⎣
 
( ) 2( )1
2
on ref
on ref
V V
V V
I
β ⎤⋅ − ⎥+ − ⋅ − ⎥⎦
.   (6) 
To simplify notation, we define e CM refV V VΔ = − is the 
deviation of the Op Amp output CM voltage from desired CM 
reference voltage, od op onV V V= −  is the output differential-
mode (DM) voltage of the Op Amp. 
Substituting e CM refV V VΔ = − , 2
od
op CM
V
V V= + , 
2
od
on CM
V
V V= − into (6) yields:  
2
, 2
( )
21
2 2 2
od
e
od
D M A e
VVVII I V
I
ββ
⎡ ⋅ Δ +⎢⋅ ⎛ ⎞⎢= + ⋅ Δ + ⋅ −⎜ ⎟ ⋅⎢⎝ ⎠⎢⎣
 
2( )
21
2 2
od
e
od
e
VVV
V
I
β ⎤⋅ Δ − ⎥⎛ ⎞ ⎥+ Δ − ⋅ −⎜ ⎟ ⋅ ⎥⎝ ⎠ ⎥⎦
.  (7)  
Assuming e odV VΔ   , (7) becomes: 
2
, 2 2 1 8
od
D M A e
VI I I V
I
ββ ⎛ ⎞⋅⎜ ⎟≈ + ⋅ ⋅ ⋅Δ ⋅ −⎜ ⎟⋅⎝ ⎠
.       (8) 
Carrying out Taylor series for the square root terms of (8) and 
keeping the first four terms in the series yields: 
2
2 4
, 2 2
1 12 1
16 512D M A e od od
I I I V V V
I I
β ββ ⎛≈ + ⋅ ⋅ ⋅Δ ⋅ − ⋅ ⋅ − ⋅⎜⎝   
3
6
3
1
8192 od
V
I
β ⎞− ⋅ ⋅ ⎟⎠ .    (9) 
It is seen that the current , 2D M AI  expression has entries 
proportional to the output DM voltage to the power of even 
number. Similar result was derived in [5]. Consider the linear 
small signal transfer characteristic of the Op Amp. 
odV = dm idA V⋅  = cosdm mA V tϖ⋅ , where dmA is the small signal 
DM gain of this linear Op Amp and cosid mV V tϖ=  is the 
input DM signal. Substituting these expressions into (9) 
yields:  
(, 2 1 2 31 cos 2 cos 4D M Ai b b t b tϖ ϖ≈ ⋅ + ⋅ + ⋅  
)4 5cos 6 cos8 ...b t b tϖ ϖ+ ⋅ + ⋅ + .   (10) 
Where 1 5, ,b b⋅ ⋅ ⋅  are constants and number “1” is a DC term 
VDD
VDD
Vref 
Vop Von
M1C
M2C
M3C M4C M5C M6C
M7C
M8C
M9C
M10C
M11C M12C M13C M14C
+ -
To bias circuitry
Vctrl 
0.5I
VDD
M15C
M16C
I 0.5I
 
Fig. 2.   The improved linear CMFB (ALCMFB) circuit. 
 
Fig. 3.   FFT spectrum of  ctrlV  generated by the DDA CMFB circuit as
shown in Fig. 1. 
 
