<stg><name>memcachedPipeline_remux</name>


<trans_list>

<trans id="232" from="1" to="2">
<condition id="227">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="25" bw="3" op_0_bw="3">
<![CDATA[
codeRepl:16  %remuxState_load = load i3* @remuxState, align 1

]]></node>
<StgValue><ssdm name="remuxState_load"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="26" bw="124" op_0_bw="124">
<![CDATA[
codeRepl:17  %rmMdBuffer_metadata_V_load = load i124* @rmMdBuffer_metadata_V, align 8

]]></node>
<StgValue><ssdm name="rmMdBuffer_metadata_V_load"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="27" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:18  %rmKeyLength_load = load i8* @rmKeyLength, align 1

]]></node>
<StgValue><ssdm name="rmKeyLength_load"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="28" bw="16" op_0_bw="16">
<![CDATA[
codeRepl:19  %rmValueLength_load = load i16* @rmValueLength, align 2

]]></node>
<StgValue><ssdm name="rmValueLength_load"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="29" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
codeRepl:20  %tmp_48 = icmp eq i8 %rmKeyLength_load, 0

]]></node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="30" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
codeRepl:21  %tmp_119 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %rmKeyLength_load, i32 3, i32 7)

]]></node>
<StgValue><ssdm name="tmp_119"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="31" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
codeRepl:22  %icmp = icmp ne i5 %tmp_119, 0

]]></node>
<StgValue><ssdm name="icmp"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="32" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0" op_12_bw="3" op_13_bw="0">
<![CDATA[
codeRepl:23  switch i3 %remuxState_load, label %._crit_edge606 [
    i3 0, label %0
    i3 1, label %._crit_edge607
    i3 2, label %8
    i3 -1, label %12
    i3 -3, label %14
    i3 -4, label %18
  ]

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
</and_exp></or_exp>
</condition>

<node id="34" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_48, label %._crit_edge641, label %19

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="152">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
</and_exp></or_exp>
</condition>

<node id="36" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_32 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="152">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
</and_exp></or_exp>
</condition>

<node id="37" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_32, label %._crit_edge641, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="153">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
</and_exp></or_exp>
</condition>

<node id="39" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge641:0  %tmp_71 = icmp eq i16 %rmValueLength_load, 0

]]></node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="153">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
</and_exp></or_exp>
</condition>

<node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge641:1  br i1 %tmp_71, label %._crit_edge645, label %20

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="154">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<node id="42" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_35 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @getPath2remux_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="154">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<node id="43" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_35, label %._crit_edge645, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="45" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge645:0  br i1 %tmp_48, label %._crit_edge649, label %._crit_edge650

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="47" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge650:0  %tmp_V_30 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_30"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="48" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge650:1  %tmp_78 = add i8 %rmKeyLength_load, -8

]]></node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="49" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge650:2  %storemerge2 = select i1 %icmp, i8 %tmp_78, i8 0

]]></node>
<StgValue><ssdm name="storemerge2"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="50" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge650:3  br label %._crit_edge649

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="52" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge649:0  %tmp_keyValid_V_13 = phi i1 [ false, %._crit_edge645 ], [ true, %._crit_edge650 ]

]]></node>
<StgValue><ssdm name="tmp_keyValid_V_13"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="53" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge649:1  %rmKeyLength_load_s = phi i8 [ %rmKeyLength_load, %._crit_edge645 ], [ %storemerge2, %._crit_edge650 ]

]]></node>
<StgValue><ssdm name="rmKeyLength_load_s"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="55" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge649:3  br i1 %tmp_71, label %._crit_edge651, label %._crit_edge652

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="57" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge652:0  %tmp_V_31 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @getPath2remux_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_31"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="58" bw="13" op_0_bw="13" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge652:1  %tmp_133 = call i13 @_ssdm_op_PartSelect.i13.i16.i32.i32(i16 %rmValueLength_load, i32 3, i32 15)

]]></node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="59" bw="1" op_0_bw="13" op_1_bw="13">
<![CDATA[
._crit_edge652:2  %icmp4 = icmp ne i13 %tmp_133, 0

]]></node>
<StgValue><ssdm name="icmp4"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="60" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge652:3  %tmp_82 = add i16 %rmValueLength_load, -8

]]></node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="61" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge652:4  %storemerge = select i1 %icmp4, i16 %tmp_82, i16 0

]]></node>
<StgValue><ssdm name="storemerge"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="62" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge652:5  store i16 %storemerge, i16* @rmValueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="63" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge652:6  br label %._crit_edge651

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="65" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge651:0  %tmp_84 = phi i16 [ %storemerge, %._crit_edge652 ], [ %rmValueLength_load, %._crit_edge649 ]

]]></node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="68" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge651:3  %tmp_85 = icmp eq i16 %tmp_84, 0

]]></node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="69" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge651:4  %tmp_86 = icmp eq i8 %rmKeyLength_load_s, 0

]]></node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="70" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge651:5  %tmp_EOP_V_13 = and i1 %tmp_85, %tmp_86

]]></node>
<StgValue><ssdm name="tmp_EOP_V_13"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="73" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge651:8  br label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="27">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
</and_exp></or_exp>
</condition>

<node id="75" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp_30 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @metadataBuffer_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="27">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
</and_exp></or_exp>
</condition>

<node id="76" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_30, label %15, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="160">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<node id="78" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_48, label %._crit_edge629, label %16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<node id="80" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_34 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<node id="81" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_34, label %._crit_edge629, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<node id="83" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge629:0  %tmp_75 = icmp eq i16 %rmValueLength_load, 0

]]></node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<node id="84" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge629:1  br i1 %tmp_75, label %._crit_edge633, label %17

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp></or_exp>
</condition>

<node id="86" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_36 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @getPath2remux_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp></or_exp>
</condition>

<node id="87" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_36, label %._crit_edge633, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="89" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
._crit_edge633:0  %tmp_8 = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @metadataBuffer_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="90" bw="124" op_0_bw="128">
<![CDATA[
._crit_edge633:1  %outputWord_metadata_V_1 = trunc i128 %tmp_8 to i124

]]></node>
<StgValue><ssdm name="outputWord_metadata_V_1"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="91" bw="0" op_0_bw="124" op_1_bw="124">
<![CDATA[
._crit_edge633:2  store i124 %outputWord_metadata_V_1, i124* @rmMdBuffer_metadata_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="92" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge633:3  br i1 %tmp_48, label %._crit_edge637, label %._crit_edge638

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="94" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge638:0  %tmp_V_28 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_28"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="95" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge638:1  %tmp_80 = add i8 %rmKeyLength_load, -8

]]></node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="96" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge638:2  %storemerge4 = select i1 %icmp, i8 %tmp_80, i8 0

]]></node>
<StgValue><ssdm name="storemerge4"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="97" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge638:3  br label %._crit_edge637

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="99" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge637:0  %tmp_keyValid_V = phi i1 [ false, %._crit_edge633 ], [ true, %._crit_edge638 ]

]]></node>
<StgValue><ssdm name="tmp_keyValid_V"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="100" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge637:1  %rmKeyLength_load_1 = phi i8 [ %rmKeyLength_load, %._crit_edge633 ], [ %storemerge4, %._crit_edge638 ]

]]></node>
<StgValue><ssdm name="rmKeyLength_load_1"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="102" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge637:3  br i1 %tmp_75, label %._crit_edge639, label %._crit_edge640

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="104" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge640:0  %tmp_V_29 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @getPath2remux_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_29"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="105" bw="13" op_0_bw="13" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge640:1  %tmp_134 = call i13 @_ssdm_op_PartSelect.i13.i16.i32.i32(i16 %rmValueLength_load, i32 3, i32 15)

]]></node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="106" bw="1" op_0_bw="13" op_1_bw="13">
<![CDATA[
._crit_edge640:2  %icmp5 = icmp ne i13 %tmp_134, 0

]]></node>
<StgValue><ssdm name="icmp5"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="107" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge640:3  %tmp_83 = add i16 %rmValueLength_load, -8

]]></node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="108" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge640:4  %storemerge7 = select i1 %icmp5, i16 %tmp_83, i16 0

]]></node>
<StgValue><ssdm name="storemerge7"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="109" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge640:5  store i16 %storemerge7, i16* @rmValueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="110" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge640:6  br label %._crit_edge639

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="112" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge639:0  %tmp_87 = phi i16 [ %storemerge7, %._crit_edge640 ], [ %rmValueLength_load, %._crit_edge637 ]

]]></node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="115" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge639:3  %tmp_88 = icmp eq i16 %tmp_87, 0

]]></node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="116" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge639:4  %tmp_89 = icmp eq i8 %rmKeyLength_load_1, 0

]]></node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="117" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge639:5  %tmp_EOP_V_14 = and i1 %tmp_88, %tmp_89

]]></node>
<StgValue><ssdm name="tmp_EOP_V_14"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="118" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
._crit_edge639:6  %storemerge8 = select i1 %tmp_EOP_V_14, i3 0, i3 -4

]]></node>
<StgValue><ssdm name="storemerge8"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="121" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge639:9  br label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="57">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
</and_exp></or_exp>
</condition>

<node id="123" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_48, label %._crit_edge606, label %13

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
</and_exp></or_exp>
</condition>

<node id="125" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_31 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
</and_exp></or_exp>
</condition>

<node id="126" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_31, label %._crit_edge626, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<node id="128" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge626:0  %tmp_V_27 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_27"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<node id="129" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge626:1  %tmp_70 = add i8 %rmKeyLength_load, -8

]]></node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<node id="130" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge626:2  %storemerge9 = select i1 %icmp, i8 %tmp_70, i8 0

]]></node>
<StgValue><ssdm name="storemerge9"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<node id="131" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge626:3  %tmp_EOP_V_12 = icmp eq i8 %storemerge9, 0

]]></node>
<StgValue><ssdm name="tmp_EOP_V_12"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<node id="134" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge626:6  br label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
</and_exp></or_exp>
</condition>

<node id="136" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp_29 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @metadataBuffer_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
</and_exp></or_exp>
</condition>

<node id="137" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_29, label %9, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="139" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:0  %tmp_4 = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @metadataBuffer_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="140" bw="124" op_0_bw="128">
<![CDATA[
:1  %outputWord_metadata_V = trunc i128 %tmp_4 to i124

]]></node>
<StgValue><ssdm name="outputWord_metadata_V"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="141" bw="0" op_0_bw="124" op_1_bw="124">
<![CDATA[
:2  store i124 %outputWord_metadata_V, i124* @rmMdBuffer_metadata_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="142" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_48, label %11, label %10

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="144" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_33 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="145" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_33, label %._crit_edge623, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="147" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge623:0  %tmp_V_26 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_26"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="148" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge623:1  %tmp_74 = add i8 -8, %rmKeyLength_load

]]></node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="149" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge623:2  %storemerge1 = select i1 %icmp, i8 %tmp_74, i8 0

]]></node>
<StgValue><ssdm name="storemerge1"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="150" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge623:3  %tmp_EOP_V = icmp eq i8 %storemerge1, 0

]]></node>
<StgValue><ssdm name="tmp_EOP_V"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="151" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge623:4  %not_tmp_EOP_V = xor i1 %tmp_EOP_V, true

]]></node>
<StgValue><ssdm name="not_tmp_EOP_V"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="152" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
._crit_edge623:5  %storemerge18_cast = select i1 %not_tmp_EOP_V, i3 -1, i3 0

]]></node>
<StgValue><ssdm name="storemerge18_cast"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="155" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge623:8  br label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="159" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="81">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="161" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @metadataBuffer_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="81">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="162" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge607

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="164" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:0  %tmp338 = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @metadataBuffer_V) nounwind

]]></node>
<StgValue><ssdm name="tmp338"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="165" bw="124" op_0_bw="128">
<![CDATA[
:1  %p_Val2_s = trunc i128 %tmp338 to i124

]]></node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="166" bw="0" op_0_bw="124" op_1_bw="124">
<![CDATA[
:2  store i124 %p_Val2_s, i124* @rmMdBuffer_metadata_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="167" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:3  %tmp_121 = call i1 @_ssdm_op_BitSelect.i1.i128.i32(i128 %tmp338, i32 124)

]]></node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="168" bw="8" op_0_bw="128">
<![CDATA[
:4  %tmp_122 = trunc i128 %tmp338 to i8

]]></node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="169" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:5  %p_s = select i1 %tmp_121, i1 true, i1 false

]]></node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="170" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:6  %p_rmKeyLength_load = select i1 %tmp_121, i8 %tmp_122, i8 %rmKeyLength_load

]]></node>
<StgValue><ssdm name="p_rmKeyLength_load"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="171" bw="0" op_0_bw="0">
<![CDATA[
:7  br label %._crit_edge607

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="173" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
._crit_edge607:0  %remuxState_flag_2 = phi i1 [ false, %codeRepl ], [ false, %0 ], [ %p_s, %1 ]

]]></node>
<StgValue><ssdm name="remuxState_flag_2"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="174" bw="124" op_0_bw="124" op_1_bw="0" op_2_bw="124">
<![CDATA[
._crit_edge607:1  %p_Val2_7 = phi i124 [ %rmMdBuffer_metadata_V_load, %codeRepl ], [ %rmMdBuffer_metadata_V_load, %0 ], [ %p_Val2_s, %1 ]

]]></node>
<StgValue><ssdm name="p_Val2_7"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="175" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
._crit_edge607:2  %rmKeyLength_loc_2 = phi i8 [ %rmKeyLength_load, %codeRepl ], [ %rmKeyLength_load, %0 ], [ %p_rmKeyLength_load, %1 ]

]]></node>
<StgValue><ssdm name="rmKeyLength_loc_2"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="176" bw="8" op_0_bw="8" op_1_bw="124" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge607:3  %p_Result_s = call i8 @_ssdm_op_PartSelect.i8.i124.i32.i32(i124 %p_Val2_7, i32 112, i32 119)

]]></node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="177" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge607:4  %tmp_s = icmp eq i8 %p_Result_s, 1

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="178" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge607:5  br i1 %tmp_s, label %._crit_edge610, label %2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="180" bw="8" op_0_bw="8" op_1_bw="124" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_2 = call i8 @_ssdm_op_PartSelect.i8.i124.i32.i32(i124 %p_Val2_7, i32 104, i32 111)

]]></node>
<StgValue><ssdm name="p_Result_2"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="181" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_124 = icmp eq i8 %p_Result_2, 8

]]></node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="182" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_125 = icmp eq i8 %p_Result_2, 4

]]></node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="183" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3  %tmp_126 = or i1 %tmp_125, %tmp_124

]]></node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="184" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4  %tmp_127 = icmp eq i8 %p_Result_2, 1

]]></node>
<StgValue><ssdm name="tmp_127"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="185" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:5  %tmp_128 = or i1 %tmp_127, %tmp_126

]]></node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="186" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6  br i1 %tmp_128, label %._crit_edge610, label %5

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp></or_exp>
</condition>

<node id="188" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_73 = icmp eq i8 %p_Result_2, 0

]]></node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp></or_exp>
</condition>

<node id="189" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_73, label %6, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<node id="191" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_37 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @getPath2remux_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<node id="192" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_37, label %7, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="194" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_77 = icmp eq i8 %rmKeyLength_loc_2, 0

]]></node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="195" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_77, label %._crit_edge618, label %._crit_edge619

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<node id="197" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge619:0  %tmp_V_24 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_24"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<node id="198" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge619:1  %tmp_131 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %rmKeyLength_loc_2, i32 3, i32 7)

]]></node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<node id="199" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge619:2  %icmp6 = icmp ne i5 %tmp_131, 0

]]></node>
<StgValue><ssdm name="icmp6"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<node id="200" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge619:3  %tmp_79 = add i8 %rmKeyLength_loc_2, -8

]]></node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<node id="201" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge619:4  %storemerge5 = select i1 %icmp6, i8 %tmp_79, i8 0

]]></node>
<StgValue><ssdm name="storemerge5"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<node id="202" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge619:5  br label %._crit_edge618

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="204" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge618:0  %rmKeyLength_flag_5 = phi i1 [ %remuxState_flag_2, %7 ], [ true, %._crit_edge619 ]

]]></node>
<StgValue><ssdm name="rmKeyLength_flag_5"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="205" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge618:1  %rmKeyLength_new_5 = phi i8 [ %rmKeyLength_loc_2, %7 ], [ %storemerge5, %._crit_edge619 ]

]]></node>
<StgValue><ssdm name="rmKeyLength_new_5"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="208" bw="13" op_0_bw="13" op_1_bw="124" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge618:4  %p_Result_3 = call i13 @_ssdm_op_PartSelect.i13.i124.i32.i32(i124 %p_Val2_7, i32 8, i32 20)

]]></node>
<StgValue><ssdm name="p_Result_3"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="209" bw="10" op_0_bw="10" op_1_bw="124" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge618:5  %tmp_132 = call i10 @_ssdm_op_PartSelect.i10.i124.i32.i32(i124 %p_Val2_7, i32 11, i32 20)

]]></node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="210" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge618:6  %icmp9 = icmp ne i10 %tmp_132, 0

]]></node>
<StgValue><ssdm name="icmp9"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="211" bw="13" op_0_bw="13" op_1_bw="13">
<![CDATA[
._crit_edge618:7  %tmp_81 = add i13 -8, %p_Result_3

]]></node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="212" bw="13" op_0_bw="1" op_1_bw="13" op_2_bw="13">
<![CDATA[
._crit_edge618:8  %storemerge6 = select i1 %icmp9, i13 %tmp_81, i13 0

]]></node>
<StgValue><ssdm name="storemerge6"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="213" bw="16" op_0_bw="13">
<![CDATA[
._crit_edge618:9  %storemerge25_cast = zext i13 %storemerge6 to i16

]]></node>
<StgValue><ssdm name="storemerge25_cast"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="214" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge618:10  store i16 %storemerge25_cast, i16* @rmValueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="215" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge618:11  %tmp_V_25 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @getPath2remux_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_25"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="218" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge618:14  br label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
</and_exp></or_exp>
</condition>

<node id="220" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge610:0  %tmp_72 = icmp eq i8 %rmKeyLength_loc_2, 0

]]></node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
</and_exp></or_exp>
</condition>

<node id="221" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge610:1  br i1 %tmp_72, label %4, label %3

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="183">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<node id="223" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_38 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="183">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<node id="224" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_38, label %._crit_edge615, label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<node id="226" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge615:0  %tmp_V = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<node id="227" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge615:1  %tmp_129 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %rmKeyLength_loc_2, i32 3, i32 7)

]]></node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<node id="228" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge615:2  %icmp3 = icmp ne i5 %tmp_129, 0

]]></node>
<StgValue><ssdm name="icmp3"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<node id="229" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge615:3  %tmp_76 = add i8 %rmKeyLength_loc_2, -8

]]></node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<node id="230" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge615:4  %storemerge3 = select i1 %icmp3, i8 %tmp_76, i8 0

]]></node>
<StgValue><ssdm name="storemerge3"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<node id="233" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge615:7  br label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>

<node id="237" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge606

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="239" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1">
<![CDATA[
._crit_edge606:0  %remuxState_flag_s = phi i1 [ false, %codeRepl ], [ true, %4 ], [ true, %._crit_edge615 ], [ %remuxState_flag_2, %3 ], [ true, %._crit_edge618 ], [ %remuxState_flag_2, %6 ], [ %remuxState_flag_2, %5 ], [ false, %8 ], [ true, %11 ], [ true, %._crit_edge623 ], [ false, %10 ], [ false, %12 ], [ %tmp_EOP_V_12, %._crit_edge626 ], [ false, %13 ], [ true, %._crit_edge639 ], [ false, %17 ], [ false, %16 ], [ false, %14 ], [ %tmp_EOP_V_13, %._crit_edge651 ], [ false, %20 ], [ false, %19 ]

]]></node>
<StgValue><ssdm name="remuxState_flag_s"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="240" bw="3" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0" op_12_bw="3" op_13_bw="0" op_14_bw="3" op_15_bw="0" op_16_bw="3" op_17_bw="0" op_18_bw="3" op_19_bw="0" op_20_bw="3">
<![CDATA[
._crit_edge606:1  %remuxState_new_1 = phi i3 [ undef, %codeRepl ], [ 2, %4 ], [ 2, %._crit_edge615 ], [ 1, %3 ], [ -3, %._crit_edge618 ], [ 1, %6 ], [ 1, %5 ], [ undef, %8 ], [ 0, %11 ], [ %storemerge18_cast, %._crit_edge623 ], [ undef, %10 ], [ 0, %12 ], [ 0, %._crit_edge626 ], [ 0, %13 ], [ %storemerge8, %._crit_edge639 ], [ undef, %17 ], [ undef, %16 ], [ undef, %14 ], [ 0, %._crit_edge651 ], [ 0, %20 ], [ 0, %19 ]

]]></node>
<StgValue><ssdm name="remuxState_new_1"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="241" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1">
<![CDATA[
._crit_edge606:2  %rmKeyLength_flag_s = phi i1 [ false, %codeRepl ], [ %remuxState_flag_2, %4 ], [ true, %._crit_edge615 ], [ %remuxState_flag_2, %3 ], [ %rmKeyLength_flag_5, %._crit_edge618 ], [ %remuxState_flag_2, %6 ], [ %remuxState_flag_2, %5 ], [ false, %8 ], [ false, %11 ], [ true, %._crit_edge623 ], [ false, %10 ], [ false, %12 ], [ true, %._crit_edge626 ], [ false, %13 ], [ %tmp_keyValid_V, %._crit_edge639 ], [ false, %17 ], [ false, %16 ], [ false, %14 ], [ %tmp_keyValid_V_13, %._crit_edge651 ], [ false, %20 ], [ false, %19 ]

]]></node>
<StgValue><ssdm name="rmKeyLength_flag_s"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="242" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0" op_6_bw="8" op_7_bw="0" op_8_bw="8" op_9_bw="0" op_10_bw="8" op_11_bw="0" op_12_bw="8" op_13_bw="0" op_14_bw="8" op_15_bw="0" op_16_bw="8" op_17_bw="0" op_18_bw="8" op_19_bw="0" op_20_bw="8">
<![CDATA[
._crit_edge606:3  %rmKeyLength_new_s = phi i8 [ undef, %codeRepl ], [ 0, %4 ], [ %storemerge3, %._crit_edge615 ], [ %rmKeyLength_loc_2, %3 ], [ %rmKeyLength_new_5, %._crit_edge618 ], [ %rmKeyLength_loc_2, %6 ], [ %rmKeyLength_loc_2, %5 ], [ undef, %8 ], [ undef, %11 ], [ %storemerge1, %._crit_edge623 ], [ undef, %10 ], [ undef, %12 ], [ %storemerge9, %._crit_edge626 ], [ undef, %13 ], [ %rmKeyLength_load_1, %._crit_edge639 ], [ undef, %17 ], [ undef, %16 ], [ undef, %14 ], [ %rmKeyLength_load_s, %._crit_edge651 ], [ undef, %20 ], [ undef, %19 ]

]]></node>
<StgValue><ssdm name="rmKeyLength_new_s"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="243" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge606:4  br i1 %rmKeyLength_flag_s, label %mergeST549, label %._crit_edge606.new550

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="rmKeyLength_flag_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="245" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
mergeST549:0  store i8 %rmKeyLength_new_s, i8* @rmKeyLength, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="248" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge606.new550:0  br i1 %remuxState_flag_s, label %mergeST, label %._crit_edge606.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="remuxState_flag_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="250" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
mergeST:0  store i3 %remuxState_new_1, i3* @remuxState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="9" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecInterface(i64* @keyBuffer_V_V, [8 x i8]* @str1494, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1495, [1 x i8]* @str1495, [8 x i8]* @str1494)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="10" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecInterface(i128* @metadataBuffer_V, [8 x i8]* @str1490, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1491, [1 x i8]* @str1491, [8 x i8]* @str1490) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="11" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecInterface(i128* @metadataBuffer_V, [8 x i8]* @str1486, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1487, [1 x i8]* @str1487, [8 x i8]* @str1486) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="12" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecInterface(i128* @metadataBuffer_V, [8 x i8]* @str1482, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1483, [1 x i8]* @str1483, [8 x i8]* @str1482) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="13" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:4  call void (...)* @_ssdm_op_SpecInterface(i128* @metadataBuffer_V, [8 x i8]* @str1478, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1479, [1 x i8]* @str1479, [8 x i8]* @str1478) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="14" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:5  call void (...)* @_ssdm_op_SpecInterface(i128* @metadataBuffer_V, [8 x i8]* @str1474, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1475, [1 x i8]* @str1475, [8 x i8]* @str1474) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="15" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:6  call void (...)* @_ssdm_op_SpecInterface(i64* @getPath2remux_V_V, [8 x i8]* @str1454, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1455, [1 x i8]* @str1455, [8 x i8]* @str1454)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="16" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:7  call void (...)* @_ssdm_op_SpecInterface(i256* @valueStoreDram2merger_V, [8 x i8]* @str1370, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1371, [1 x i8]* @str1371, [8 x i8]* @str1370) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="17" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:8  call void (...)* @_ssdm_op_SpecInterface(i256* @valueStoreDram2merger_V, [8 x i8]* @str1366, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1367, [1 x i8]* @str1367, [8 x i8]* @str1366) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="18" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:9  call void (...)* @_ssdm_op_SpecInterface(i256* @valueStoreDram2merger_V, [8 x i8]* @str1362, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1363, [1 x i8]* @str1363, [8 x i8]* @str1362) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="19" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:10  call void (...)* @_ssdm_op_SpecInterface(i256* @valueStoreDram2merger_V, [8 x i8]* @str1358, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1359, [1 x i8]* @str1359, [8 x i8]* @str1358) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="20" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:11  call void (...)* @_ssdm_op_SpecInterface(i256* @valueStoreDram2merger_V, [8 x i8]* @str1354, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1355, [1 x i8]* @str1355, [8 x i8]* @str1354) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="172" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="21" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:12  call void (...)* @_ssdm_op_SpecInterface(i256* @valueStoreDram2merger_V, [8 x i8]* @str1350, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1351, [1 x i8]* @str1351, [8 x i8]* @str1350) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="173" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="22" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:13  call void (...)* @_ssdm_op_SpecInterface(i256* @valueStoreDram2merger_V, [8 x i8]* @str1346, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1347, [1 x i8]* @str1347, [8 x i8]* @str1346) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="174" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="23" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:14  call void (...)* @_ssdm_op_SpecInterface(i32 0, [13 x i8]* @p_str127, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1128, [1 x i8]* @p_str1128, [1 x i8]* @p_str1128) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="175" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="24" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="8">
<![CDATA[
codeRepl:15  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str1128) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="176" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="54" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge649:2  %tmp_key_V_10 = phi i64 [ 0, %._crit_edge645 ], [ %tmp_V_30, %._crit_edge650 ]

]]></node>
<StgValue><ssdm name="tmp_key_V_10"/></StgValue>
</operation>

<operation id="177" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="66" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge651:1  %tmp_valueValid_V_4 = phi i1 [ true, %._crit_edge652 ], [ false, %._crit_edge649 ]

]]></node>
<StgValue><ssdm name="tmp_valueValid_V_4"/></StgValue>
</operation>

<operation id="178" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="67" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge651:2  %tmp_value_V_5 = phi i64 [ %tmp_V_31, %._crit_edge652 ], [ 0, %._crit_edge649 ]

]]></node>
<StgValue><ssdm name="tmp_value_V_5"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="71" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="125">
<![CDATA[
._crit_edge651:6  %tmp_10 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i125(i64 %tmp_key_V_10, i64 %tmp_value_V_5, i1 %tmp_EOP_V_13, i1 %tmp_valueValid_V_4, i1 %tmp_keyValid_V_13, i125 0)

]]></node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="180" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<node id="72" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge651:7  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merger_V, i256 %tmp_10) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="181" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="101" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge637:2  %tmp_key_V_1 = phi i64 [ 0, %._crit_edge633 ], [ %tmp_V_28, %._crit_edge638 ]

]]></node>
<StgValue><ssdm name="tmp_key_V_1"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="113" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge639:1  %tmp_valueValid_V = phi i1 [ true, %._crit_edge640 ], [ false, %._crit_edge637 ]

]]></node>
<StgValue><ssdm name="tmp_valueValid_V"/></StgValue>
</operation>

<operation id="183" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="114" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge639:2  %tmp_value_V = phi i64 [ %tmp_V_29, %._crit_edge640 ], [ 0, %._crit_edge637 ]

]]></node>
<StgValue><ssdm name="tmp_value_V"/></StgValue>
</operation>

<operation id="184" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="119" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="124">
<![CDATA[
._crit_edge639:7  %tmp_9 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i1.i124(i64 %tmp_key_V_1, i64 %tmp_value_V, i1 %tmp_EOP_V_14, i1 %tmp_valueValid_V, i1 %tmp_keyValid_V, i1 false, i124 %outputWord_metadata_V_1)

]]></node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="185" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_30" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<node id="120" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge639:8  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merger_V, i256 %tmp_9) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="186" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<node id="132" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="127">
<![CDATA[
._crit_edge626:4  %tmp_7 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i127(i64 %tmp_V_27, i64 0, i1 %tmp_EOP_V_12, i127 42535295865117307932921825928971026432)

]]></node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="187" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<node id="133" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge626:5  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merger_V, i256 %tmp_7) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="188" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="153" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="3" op_5_bw="124">
<![CDATA[
._crit_edge623:6  %tmp_5 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i3.i124(i64 %tmp_V_26, i64 0, i1 %tmp_EOP_V, i3 2, i124 %outputWord_metadata_V)

]]></node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="189" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<node id="154" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge623:7  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merger_V, i256 %tmp_5) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="190" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="157" bw="256" op_0_bw="256" op_1_bw="132" op_2_bw="124">
<![CDATA[
:0  %tmp_6 = call i256 @_ssdm_op_BitConcatenate.i256.i132.i124(i132 8, i124 %outputWord_metadata_V)

]]></node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_48" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="158" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merger_V, i256 %tmp_6) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="206" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge618:2  %tmp_keyValid_V_1 = phi i1 [ false, %7 ], [ true, %._crit_edge619 ]

]]></node>
<StgValue><ssdm name="tmp_keyValid_V_1"/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="207" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge618:3  %tmp_key_V_2 = phi i64 [ 0, %7 ], [ %tmp_V_24, %._crit_edge619 ]

]]></node>
<StgValue><ssdm name="tmp_key_V_2"/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="216" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="2" op_4_bw="1" op_5_bw="1" op_6_bw="124">
<![CDATA[
._crit_edge618:12  %tmp_3 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i2.i1.i1.i124(i64 %tmp_key_V_2, i64 %tmp_V_25, i2 1, i1 %tmp_keyValid_V_1, i1 true, i124 %p_Val2_7)

]]></node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="195" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_37" val="1"/>
</and_exp></or_exp>
</condition>

<node id="217" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge618:13  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merger_V, i256 %tmp_3) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<node id="231" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="68" op_3_bw="124">
<![CDATA[
._crit_edge615:5  %tmp_1 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i68.i124(i64 %tmp_V, i68 3, i124 %p_Val2_7)

]]></node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="197" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="0"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<node id="232" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge615:6  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merger_V, i256 %tmp_1) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="198" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>

<node id="235" bw="256" op_0_bw="256" op_1_bw="132" op_2_bw="124">
<![CDATA[
:0  %tmp_2 = call i256 @_ssdm_op_BitConcatenate.i256.i132.i124(i132 1, i124 %p_Val2_7)

]]></node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="199" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>

<node id="236" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merger_V, i256 %tmp_2) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="200" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="rmKeyLength_flag_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="246" bw="0" op_0_bw="0">
<![CDATA[
mergeST549:1  br label %._crit_edge606.new550

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="201" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="remuxState_flag_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="251" bw="0" op_0_bw="0">
<![CDATA[
mergeST:1  br label %._crit_edge606.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="202" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="253" bw="0">
<![CDATA[
._crit_edge606.new:0  ret void

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
