/*
 *  Copyright (C) 2013 Dialog Semiconductor Ltd.
 *
 *  This program is free software; you can redistribute it and/or modify
 *  it under the terms of the GNU General Public License as published by
 *  the Free Software Foundation; either version 2 of the License, or
 *  (at your option) any later version.
 *
 */

#ifndef __D2199_REGISTERS_H
#define __D2199_REGISTERS_H

/*
 * Status / Config
 */
#define D2199_PAGE_CONT_P0_REG 0x0000
#define D2199_REG_PAGE_0_BIT 7
#define D2199_REG_PAGE_0_LEN 1
#define D2199_REG_PAGE_0_MASK 0x80

#define D2199_STATUS_A_REG 0x0001
#define D2199_M_CTL_BIT 5
#define D2199_M_CTL_LEN 2
#define D2199_M_CTL_MASK 0x60
#define D2199_VDD_MON_S_BIT 4
#define D2199_VDD_MON_S_LEN 1
#define D2199_VDD_MON_S_MASK 0x10

#define D2199_STATUS_B_REG 0x0002
#define D2199_SEQUENCING_BIT 6
#define D2199_SEQUENCING_LEN 1
#define D2199_SEQUENCING_MASK 0x40
#define D2199_GP_FB2_BIT 5
#define D2199_GP_FB2_LEN 1
#define D2199_GP_FB2_MASK 0x20
#define D2199_ADCIN1_BIT 2
#define D2199_ADCIN1_LEN 1
#define D2199_ADCIN1_MASK 0x04
#define D2199_VF_BIT 1
#define D2199_VF_LEN 1
#define D2199_VF_MASK 0x02
#define D2199_NONKEY_BIT 0
#define D2199_NONKEY_LEN 1
#define D2199_NONKEY_MASK 0x01

#define D2199_STATUS_C_REG 0x0003
#define D2199_JACK_DET_STATUS_BIT 7
#define D2199_JACK_DET_STATUS_LEN 1
#define D2199_JACK_DET_STATUS_MASK 0x80
#define D2199_ACC_DET_STATUS_BIT 6
#define D2199_ACC_DET_STATUS_LEN 1
#define D2199_ACC_DET_STATUS_MASK 0x40
#define D2199_GPI_5_BIT 5
#define D2199_GPI_5_LEN 1
#define D2199_GPI_5_MASK 0x20
#define D2199_GPI_4_NJIG_ON_BIT 4
#define D2199_GPI_4_NJIG_ON_LEN 1
#define D2199_GPI_4_NJIG_ON_MASK 0x10
#define D2199_GPI_3_TA_BIT 3
#define D2199_GPI_3_TA_LEN 1
#define D2199_GPI_3_TA_MASK 0x08
#define D2199_GPI_2_BIT 2
#define D2199_GPI_2_LEN 1
#define D2199_GPI_2_MASK 0x04
#define D2199_GPI_1_BIT 1
#define D2199_GPI_1_LEN 1
#define D2199_GPI_1_MASK 0x02
#define D2199_GPI_0_BIT 0
#define D2199_GPI_0_LEN 1
#define D2199_GPI_0_MASK 0x01

#define D2199_EVENT_A_REG 0x0004
#define D2199_E_TICK_BIT 7
#define D2199_E_TICK_LEN 1
#define D2199_E_TICK_MASK 0x80
#define D2199_E_SEQ_RDY_BIT 6
#define D2199_E_SEQ_RDY_LEN 1
#define D2199_E_SEQ_RDY_MASK 0x40
#define D2199_E_ALARM_BIT 5
#define D2199_E_ALARM_LEN 1
#define D2199_E_ALARM_MASK 0x20
#define D2199_E_VDD_MON_BIT 4
#define D2199_E_VDD_MON_LEN 1
#define D2199_E_VDD_MON_MASK 0x10
#define D2199_E_VDD_LOW_BIT 3
#define D2199_E_VDD_LOW_LEN 1
#define D2199_E_VDD_LOW_MASK 0x08
#define D2199_E_TBAT2_BIT 2
#define D2199_E_TBAT2_LEN 1
#define D2199_E_TBAT2_MASK 0x04
#define D2199_E_ADCIN1_BIT 1
#define D2199_E_ADCIN1_LEN 1
#define D2199_E_ADCIN1_MASK 0x02
#define D2199_E_VF_BIT 0
#define D2199_E_VF_LEN 1
#define D2199_E_VF_MASK 0x01

#define D2199_EVENT_B_REG 0x0005
#define D2199_E_ID_GND_BIT 7
#define D2199_E_ID_GND_LEN 1
#define D2199_E_ID_GND_MASK 0x80
#define D2199_E_ID_FLOAT_BIT 6
#define D2199_E_ID_FLOAT_LEN 1
#define D2199_E_ID_FLOAT_MASK 0x40
#define D2199_E_ADC_EOM_BIT 5
#define D2199_E_ADC_EOM_LEN 1
#define D2199_E_ADC_EOM_MASK 0x20
#define D2199_E_TBAT1_BIT 4
#define D2199_E_TBAT1_LEN 1
#define D2199_E_TBAT1_MASK 0x10
#define D2199_E_NONKEY_HOLD_OFF_BIT 3
#define D2199_E_NONKEY_HOLD_OFF_LEN 1
#define D2199_E_NONKEY_HOLD_OFF_MASK 0x08
#define D2199_E_NONKEY_HOLD_ON_BIT 2
#define D2199_E_NONKEY_HOLD_ON_LEN 1
#define D2199_E_NONKEY_HOLD_ON_MASK 0x04
#define D2199_E_NONKEY_HI_BIT 1
#define D2199_E_NONKEY_HI_LEN 1
#define D2199_E_NONKEY_HI_MASK 0x02
#define D2199_E_NONKEY_LO_BIT 0
#define D2199_E_NONKEY_LO_LEN 1
#define D2199_E_NONKEY_LO_MASK 0x01

#define D2199_EVENT_C_REG 0x0006
#define D2199_E_JACK_DET_BIT 7
#define D2199_E_JACK_DET_LEN 1
#define D2199_E_JACK_DET_MASK 0x80
#define D2199_E_ACC_DET_BIT 6
#define D2199_E_ACC_DET_LEN 1
#define D2199_E_ACC_DET_MASK 0x40
#define D2199_E_GPI_5_GPIO_1_BIT 5
#define D2199_E_GPI_5_GPIO_1_LEN 1
#define D2199_E_GPI_5_GPIO_1_MASK 0x20
#define D2199_E_GPI_4_E_NJIG_ON_BIT 4
#define D2199_E_GPI_4_E_NJIG_ON_LEN 1
#define D2199_E_GPI_4_E_NJIG_ON_MASK 0x10
#define D2199_E_GPI_3_E_TA_BIT 3
#define D2199_E_GPI_3_E_TA_LEN 1
#define D2199_E_GPI_3_E_TA_MASK 0x08
#define D2199_E_GPI_2_BIT 2
#define D2199_E_GPI_2_LEN 1
#define D2199_E_GPI_2_MASK 0x04
#define D2199_E_GPI_1_BIT 1
#define D2199_E_GPI_1_LEN 1
#define D2199_E_GPI_1_MASK 0x02
#define D2199_E_GPI_0_BIT 0
#define D2199_E_GPI_0_LEN 1
#define D2199_E_GPI_0_MASK 0x01

#define D2199_FAULT_LOG_REG 0x0007
#define D2199_WAIT_SHUT_BIT 7
#define D2199_WAIT_SHUT_LEN 1
#define D2199_WAIT_SHUT_MASK 0x80
#define D2199_NSD_SHUT_BIT 6
#define D2199_NSD_SHUT_LEN 1
#define D2199_NSD_SHUT_MASK 0x40
#define D2199_KEY_SHUT_BIT 5
#define D2199_KEY_SHUT_LEN 1
#define D2199_KEY_SHUT_MASK 0x20
#define D2199_TEMP_OVER_BIT 3
#define D2199_TEMP_OVER_LEN 1
#define D2199_TEMP_OVER_MASK 0x08
#define D2199_VDD_START_BIT 2
#define D2199_VDD_START_LEN 1
#define D2199_VDD_START_MASK 0x04
#define D2199_VDD_FAULT_BIT 1
#define D2199_VDD_FAULT_LEN 1
#define D2199_VDD_FAULT_MASK 0x02
#define D2199_TWD_ERROR_BIT 0
#define D2199_TWD_ERROR_LEN 1
#define D2199_TWD_ERROR_MASK 0x01

#define D2199_IRQ_MASK_A_REG 0x0008
#define D2199_M_TICK_BIT 7
#define D2199_M_TICK_LEN 1
#define D2199_M_TICK_MASK 0x80
#define D2199_M_SEQ_RDY_BIT 6
#define D2199_M_SEQ_RDY_LEN 1
#define D2199_M_SEQ_RDY_MASK 0x40
#define D2199_M_ALARM_BIT 5
#define D2199_M_ALARM_LEN 1
#define D2199_M_ALARM_MASK 0x20
#define D2199_M_VDD_MON_BIT 4
#define D2199_M_VDD_MON_LEN 1
#define D2199_M_VDD_MON_MASK 0x10
#define D2199_M_VDD_LOW_BIT 3
#define D2199_M_VDD_LOW_LEN 1
#define D2199_M_VDD_LOW_MASK 0x08
#define D2199_M_TBAT2_BIT 2
#define D2199_M_TBAT2_LEN 1
#define D2199_M_TBAT2_MASK 0x04
#define D2199_M_ADCIN1_BIT 1
#define D2199_M_ADCIN1_LEN 1
#define D2199_M_ADCIN1_MASK 0x02
#define D2199_M_VF_BIT 0
#define D2199_M_VF_LEN 1
#define D2199_M_VF_MASK 0x01

#define D2199_IRQ_MASK_B_REG 0x0009
#define D2199_M_ADC_EOM_BIT 5
#define D2199_M_ADC_EOM_LEN 1
#define D2199_M_ADC_EOM_MASK 0x20
#define D2199_M_TBAT1_BIT 4
#define D2199_M_TBAT1_LEN 1
#define D2199_M_TBAT1_MASK 0x10
#define D2199_M_NONKEY_HOLD_OFF_BIT 3
#define D2199_M_NONKEY_HOLD_OFF_LEN 1
#define D2199_M_NONKEY_HOLD_OFF_MASK 0x08
#define D2199_M_NONKEY_HOLD_ON_BIT 2
#define D2199_M_NONKEY_HOLD_ON_LEN 1
#define D2199_M_NONKEY_HOLD_ON_MASK 0x04
#define D2199_M_NONKEY_HI_BIT 1
#define D2199_M_NONKEY_HI_LEN 1
#define D2199_M_NONKEY_HI_MASK 0x02
#define D2199_M_NONKEY_LO_BIT 0
#define D2199_M_NONKEY_LO_LEN 1
#define D2199_M_NONKEY_LO_MASK 0x01

#define D2199_IRQ_MASK_C_REG 0x000A
#define D2199_M_JACK_DET_BIT 7
#define D2199_M_JACK_DET_LEN 1
#define D2199_M_JACK_DET_MASK 0x80
#define D2199_M_ACC_DET_BIT 6
#define D2199_M_ACC_DET_LEN 1
#define D2199_M_ACC_DET_MASK 0x40
#define D2199_M_GPI_5_BIT 5
#define D2199_M_GPI_5_LEN 1
#define D2199_M_GPI_5_MASK 0x20
#define D2199_M_GPI_4_M_NJIG_ON_BIT 4
#define D2199_M_GPI_4_M_NJIG_ON_LEN 1
#define D2199_M_GPI_4_M_NJIG_ON_MASK 0x10
#define D2199_M_GPI_3_M_TA_BIT 3
#define D2199_M_GPI_3_M_TA_LEN 1
#define D2199_M_GPI_3_M_TA_MASK 0x08
#define D2199_M_GPI_2_BIT 2
#define D2199_M_GPI_2_LEN 1
#define D2199_M_GPI_2_MASK 0x04
#define D2199_M_GPI_1_BIT 1
#define D2199_M_GPI_1_LEN 1
#define D2199_M_GPI_1_MASK 0x02
#define D2199_M_GPI_0_BIT 0
#define D2199_M_GPI_0_LEN 1
#define D2199_M_GPI_0_MASK 0x01

#define D2199_CONTROL_A_REG 0x000B
#define D2199_GPI_V_BIT 7
#define D2199_GPI_V_LEN 1
#define D2199_GPI_V_MASK 0x80
#define D2199_PM_O_TYPE_BIT 6
#define D2199_PM_O_TYPE_LEN 1
#define D2199_PM_O_TYPE_MASK 0x40
#define D2199_PM_O_PU_BIT 5
#define D2199_PM_O_PU_LEN 1
#define D2199_PM_O_PU_MASK 0x20
#define D2199_PM_I_V_BIT 4
#define D2199_PM_I_V_LEN 1
#define D2199_PM_I_V_MASK 0x10
#define D2199_PM_IF_V_BIT 3
#define D2199_PM_IF_V_LEN 1
#define D2199_PM_IF_V_MASK 0x08
#define D2199_PWR1_EN_BIT 2
#define D2199_PWR1_EN_LEN 1
#define D2199_PWR1_EN_MASK 0x04
#define D2199_PWR_EN_BIT 1
#define D2199_PWR_EN_LEN 1
#define D2199_PWR_EN_MASK 0x02
#define D2199_SYS_EN_BIT 0
#define D2199_SYS_EN_LEN 1
#define D2199_SYS_EN_MASK 0x01

#define D2199_CONTROL_B_REG 0x000C
#define D2199_SHUTDOWN_BIT 7
#define D2199_SHUTDOWN_LEN 1
#define D2199_SHUTDOWN_MASK 0x80
#define D2199_DEEP_SLEEP_BIT 6
#define D2199_DEEP_SLEEP_LEN 1
#define D2199_DEEP_SLEEP_MASK 0x40
#define D2199_WRITE_MODE_BIT 5
#define D2199_WRITE_MODE_LEN 1
#define D2199_WRITE_MODE_MASK 0x20
#define D2199_I2C_SPEED_BIT 4
#define D2199_I2C_SPEED_LEN 1
#define D2199_I2C_SPEED_MASK 0x10
#define D2199_OTPREAD_EN_BIT 3
#define D2199_OTPREAD_EN_LEN 1
#define D2199_OTPREAD_EN_MASK 0x08
#define D2199_AUTO_BOOT_BIT 2
#define D2199_AUTO_BOOT_LEN 1
#define D2199_AUTO_BOOT_MASK 0x04

#define D2199_CONTROL_C_REG 0x000D
#define D2199_DEBOUNCING_BIT 2
#define D2199_DEBOUNCING_LEN 3
#define D2199_DEBOUNCING_MASK 0x1C
#define D2199_PM_FB1_PIN_BIT 0
#define D2199_PM_FB1_PIN_LEN 1
#define D2199_PM_FB1_PIN_MASK 0x01

#define D2199_CONTROL_D_REG 0x000E
#define D2199_WATCHDOG_BIT 7
#define D2199_WATCHDOG_LEN 1
#define D2199_WATCHDOG_MASK 0x80
#define D2199_ONKEY_SD_RESET_PULSE_EN_BIT 6
#define D2199_ONKEY_SD_RESET_PULSE_EN_LEN 1
#define D2199_ONKEY_SD_RESET_PULSE_EN_MASK 0x40
#define D2199_ONKEY_AUTOBOOT_EN_BIT 5
#define D2199_ONKEY_AUTOBOOT_EN_LEN 1
#define D2199_ONKEY_AUTOBOOT_EN_MASK 0x20
#define D2199_NONKEY_SD_BIT 4
#define D2199_NONKEY_SD_LEN 1
#define D2199_NONKEY_SD_MASK 0x10
#define D2199_KEEPACT_EN_BIT 3
#define D2199_KEEPACT_EN_LEN 1
#define D2199_KEEPACT_EN_MASK 0x08
#define D2199_TWDSCALE_BIT 0
#define D2199_TWDSCALE_LEN 3
#define D2199_TWDSCALE_MASK 0x07

#define D2199_PD_DIS_REG 0x000F
#define D2199_PM_CONT_PD_BIT 7
#define D2199_PM_CONT_PD_LEN 1
#define D2199_PM_CONT_PD_MASK 0x80
#define D2199_OUT_32K_PD_BIT 6
#define D2199_OUT_32K_PD_LEN 1
#define D2199_OUT_32K_PD_MASK 0x40
#define D2199_CHG_BBAT_PD_BIT 5
#define D2199_CHG_BBAT_PD_LEN 1
#define D2199_CHG_BBAT_PD_MASK 0x20
#define D2199_DUMMY_PD_BIT 4
#define D2199_DUMMY_PD_LEN 1
#define D2199_DUMMY_PD_MASK 0x10
#define D2199_HS_2_WIRE_PD_BIT 3
#define D2199_HS_2_WIRE_PD_LEN 1
#define D2199_HS_2_WIRE_PD_MASK 0x08
#define D2199_PM_IF_PD_BIT 2
#define D2199_PM_IF_PD_LEN 1
#define D2199_PM_IF_PD_MASK 0x04
#define D2199_GP_ADC_PD_BIT 1
#define D2199_GP_ADC_PD_LEN 1
#define D2199_GP_ADC_PD_MASK 0x02
#define D2199_GPIO_PD_BIT 0
#define D2199_GPIO_PD_LEN 1
#define D2199_GPIO_PD_MASK 0x01

#define D2199_INTERFACE_REG 0x0010
#define D2199_IF_BASE_ADDR_BIT 5
#define D2199_IF_BASE_ADDR_LEN 3
#define D2199_IF_BASE_ADDR_MASK 0xE0

#define D2199_RESET_REG 0x0011
#define D2199_RESET_EVENT_BIT 6
#define D2199_RESET_EVENT_LEN 2
#define D2199_RESET_EVENT_MASK 0xC0
#define D2199_RESET_TIMER_BIT 0
#define D2199_RESET_TIMER_LEN 6
#define D2199_RESET_TIMER_MASK 0x3F


/*
 *  GPIO
 */

#define D2199_GPIO_0_1_RESERVED_REG 0x0012
#define D2199_GPIO_1_MODE_BIT 7
#define D2199_GPIO_1_MODE_LEN 1
#define D2199_GPIO_1_MODE_MASK 0x80
#define D2199_GPIO_1_TYPE_BIT 6
#define D2199_GPIO_1_TYPE_LEN 1
#define D2199_GPIO_1_TYPE_MASK 0x40
#define D2199_GPIO_1_PIN_BIT 4
#define D2199_GPIO_1_PIN_LEN 2
#define D2199_GPIO_1_PIN_MASK 0x30
#define D2199_GPIO_0_MODE_BIT 3
#define D2199_GPIO_0_MODE_LEN 1
#define D2199_GPIO_0_MODE_MASK 0x08
#define D2199_GPIO_0_TYPE_BIT 2
#define D2199_GPIO_0_TYPE_LEN 1
#define D2199_GPIO_0_TYPE_MASK 0x04
#define D2199_GPIO_0_PIN_BIT 0
#define D2199_GPIO_0_PIN_LEN 2
#define D2199_GPIO_0_PIN_MASK 0x03

#define D2199_GPIO_2_3_GPIO_TA_REG 0x0013
#define D2199_GPIO_3_MODE_TA_MODE_BIT 7
#define D2199_GPIO_3_MODE_TA_MODE_LEN 1
#define D2199_GPIO_3_MODE_TA_MODE_MASK 0x80
#define D2199_GPIO_3_TYPE_TA_TYPE_BIT 6
#define D2199_GPIO_3_TYPE_TA_TYPE_LEN 1
#define D2199_GPIO_3_TYPE_TA_TYPE_MASK 0x40
#define D2199_GPIO_3_PIN_TA_PIN_BIT 4
#define D2199_GPIO_3_PIN_TA_PIN_LEN 2
#define D2199_GPIO_3_PIN_TA_PIN_MASK 0x30
#define D2199_GPIO_2_MODE_BIT 3
#define D2199_GPIO_2_MODE_LEN 1
#define D2199_GPIO_2_MODE_MASK 0x08
#define D2199_GPIO_2_TYPE_BIT 2
#define D2199_GPIO_2_TYPE_LEN 1
#define D2199_GPIO_2_TYPE_MASK 0x04
#define D2199_GPIO_2_PIN_BIT 0
#define D2199_GPIO_2_PIN_LEN 2
#define D2199_GPIO_2_PIN_MASK 0x03

#define D2199_GPIO_4_5_REG 0x0014
#define D2199_GPIO_NJIG_ON_REG 0x0014
#define D2199_GPIO_5_MODEGPIO_MODE_BIT 7
#define D2199_GPIO_5_MODEGPIO_MODE_LEN 1
#define D2199_GPIO_5_MODEGPIO_MODE_MASK 0x80
#define D2199_GPIO_5_TYPEGPIO_TYPE_BIT 6
#define D2199_GPIO_5_TYPEGPIO_TYPE_LEN 1
#define D2199_GPIO_5_TYPEGPIO_TYPE_MASK 0x40
#define D2199_GPIO_5_PINGPIO_PIN_BIT 4
#define D2199_GPIO_5_PINGPIO_PIN_LEN 2
#define D2199_GPIO_5_PINGPIO_PIN_MASK 0x30
#define D2199_GPIO_4_MODE_BIT 3
#define D2199_GPIO_4_MODE_LEN 1
#define D2199_GPIO_4_MODE_MASK 0x08
#define D2199_GPIO_4_TYPE_BIT 2
#define D2199_GPIO_4_TYPE_LEN 1
#define D2199_GPIO_4_TYPE_MASK 0x04
#define D2199_GPIO_4_PINNJIG_ON_PIN_BIT 0
#define D2199_GPIO_4_PINNJIG_ON_PIN_LEN 2
#define D2199_GPIO_4_PINNJIG_ON_PIN_MASK 0x03
#define D2199_NJIG_ON_MODE_BIT 3
#define D2199_NJIG_ON_MODE_LEN 1
#define D2199_NJIG_ON_MODE_MASK 0x08
#define D2199_NJIG_ON_TYPE_BIT 2
#define D2199_NJIG_ON_TYPE_LEN 1
#define D2199_NJIG_ON_TYPE_MASK 0x04


/*
 *    Sequencer
 */

#define D2199_ID_0_1_REG 0x0015
#define D2199_LDO1_STEP_BIT 4
#define D2199_LDO1_STEP_LEN 4
#define D2199_LDO1_STEP_MASK 0xF0
#define D2199_WAIT_ID_ALWAYS_BIT 3
#define D2199_WAIT_ID_ALWAYS_LEN 1
#define D2199_WAIT_ID_ALWAYS_MASK 0x08
#define D2199_SYS_PRE_BIT 2
#define D2199_SYS_PRE_LEN 1
#define D2199_SYS_PRE_MASK 0x04
#define D2199_DEF_SUPPLY_BIT 1
#define D2199_DEF_SUPPLY_LEN 1
#define D2199_DEF_SUPPLY_MASK 0x02
#define D2199_NRES_MODE_BIT 0
#define D2199_NRES_MODE_LEN 1
#define D2199_NRES_MODE_MASK 0x01

#define D2199_ID_2_3_REG 0x0016
#define D2199_LDO3_STEP_BIT 4
#define D2199_LDO3_STEP_LEN 4
#define D2199_LDO3_STEP_MASK 0xF0
#define D2199_LDO2_STEP_BIT 0
#define D2199_LDO2_STEP_LEN 4
#define D2199_LDO2_STEP_MASK 0x0F

#define D2199_ID_4_5_REG 0x0017
#define D2199_LDO5_STEP_BIT 4
#define D2199_LDO5_STEP_LEN 4
#define D2199_LDO5_STEP_MASK 0xF0
#define D2199_LDO4_STEP_BIT 0
#define D2199_LDO4_STEP_LEN 4
#define D2199_LDO4_STEP_MASK 0x0F

#define D2199_ID_6_7_REG 0x0018
#define D2199_LDO7_STEP_BIT 4
#define D2199_LDO7_STEP_LEN 4
#define D2199_LDO7_STEP_MASK 0xF0
#define D2199_LDO6_STEP_BIT 0
#define D2199_LDO6_STEP_LEN 4
#define D2199_LDO6_STEP_MASK 0x0F

#define D2199_ID_8_9_REG 0x0019
#define D2199_LDO9_STEP_BIT 4
#define D2199_LDO9_STEP_LEN 4
#define D2199_LDO9_STEP_MASK 0xF0
#define D2199_LDO8_STEP_BIT 0
#define D2199_LDO8_STEP_LEN 4
#define D2199_LDO8_STEP_MASK 0x0F

#define D2199_ID_10_11_REG 0x001A
#define D2199_LDO11_STEP_BIT 4
#define D2199_LDO11_STEP_LEN 4
#define D2199_LDO11_STEP_MASK 0xF0
#define D2199_LDO10_STEP_BIT 0
#define D2199_LDO10_STEP_LEN 4
#define D2199_LDO10_STEP_MASK 0x0F

#define D2199_ID_12_13_REG 0x001B
#define D2199_PD_DIS_STEP_BIT 4
#define D2199_PD_DIS_STEP_LEN 4
#define D2199_PD_DIS_STEP_MASK 0xF0
#define D2199_LDO12_STEP_BIT 0
#define D2199_LDO12_STEP_LEN 4
#define D2199_LDO12_STEP_MASK 0x0F

#define D2199_ID_14_15_REG 0x001C
#define D2199_BUCKPRO_STEP_BUCK3_STEP_BIT 4
#define D2199_BUCKPRO_STEP_BUCK3_STEP_LEN 4
#define D2199_BUCKPRO_STEP_BUCK3_STEP_MASK 0xF0
#define D2199_BUCKCORE_STEP_BUCK2_STEP_BIT 0
#define D2199_BUCKCORE_STEP_BUCK2_STEP_LEN 4
#define D2199_BUCKCORE_STEP_BUCK2_STEP_MASK 0x0F

#define D2199_ID_16_17_REG 0x001D
#define D2199_BUCKPERI_STEP_BUCK5_STEP_BIT 4
#define D2199_BUCKPERI_STEP_BUCK5_STEP_LEN 4
#define D2199_BUCKPERI_STEP_BUCK5_STEP_MASK 0xF0
#define D2199_BUCKMEM_STEP_BUCK4_STEP_BIT 0
#define D2199_BUCKMEM_STEP_BUCK4_STEP_LEN 4
#define D2199_BUCKMEM_STEP_BUCK4_STEP_MASK 0x0F

#define D2199_ID_18_19_REG 0x001E
#define D2199_GP_RISE2_STEP_BIT 4
#define D2199_GP_RISE2_STEP_LEN 4
#define D2199_GP_RISE2_STEP_MASK 0xF0
#define D2199_B2PH_STEP_BUCK1_STEP_BIT 0
#define D2199_B2PH_STEP_BUCK1_STEP_LEN 4
#define D2199_B2PH_STEP_BUCK1_STEP_MASK 0x0F

#define D2199_ID_20_21_RESERVED_REG 0x001F
#define D2199_GP_FALL2_STEP_BIT 4
#define D2199_GP_FALL2_STEP_LEN 4
#define D2199_GP_FALL2_STEP_MASK 0xF0
#define D2199_GP_FALL1_STEP_BIT 0
#define D2199_GP_FALL1_STEP_LEN 4
#define D2199_GP_FALL1_STEP_MASK 0x0F

#define D2199_SEQ_STATUS_REG 0x0020
#define D2199_SEQ_POINTER_BIT 4
#define D2199_SEQ_POINTER_LEN 4
#define D2199_SEQ_POINTER_MASK 0xF0
#define D2199_WAIT_STEP_BIT 0
#define D2199_WAIT_STEP_LEN 4
#define D2199_WAIT_STEP_MASK 0x0F

#define D2199_SEQ_A_REG 0x0021
#define D2199_POWER_END_BIT 4
#define D2199_POWER_END_LEN 4
#define D2199_POWER_END_MASK 0xF0
#define D2199_SYSTEM_END_BIT 0
#define D2199_SYSTEM_END_LEN 4
#define D2199_SYSTEM_END_MASK 0x0F

#define D2199_SEQ_B_REG 0x0022
#define D2199_PART_DOWN_BIT 4
#define D2199_PART_DOWN_LEN 4
#define D2199_PART_DOWN_MASK 0xF0
#define D2199_MAX_COUNT_BIT 0
#define D2199_MAX_COUNT_LEN 4
#define D2199_MAX_COUNT_MASK 0x0F

#define D2199_SEQ_TIMER_REG 0x0023
#define D2199_SEQ_DUMMY_BIT 4
#define D2199_SEQ_DUMMY_LEN 4
#define D2199_SEQ_DUMMY_MASK 0xF0
#define D2199_SEQ_TIME_BIT 0
#define D2199_SEQ_TIME_LEN 4
#define D2199_SEQ_TIME_MASK 0x0F


/*
 *    Supplies
 */

#define D2199_BUCK_A_REG 0x0024
#define D2199_BPRO_ILIM_BUCK3_ILIM_BIT 6
#define D2199_BPRO_ILIM_BUCK3_ILIM_LEN 2
#define D2199_BPRO_ILIM_BUCK3_ILIM_MASK 0xC0
#define D2199_BPRO_MODE_BUCK3_MODE_BIT 4
#define D2199_BPRO_MODE_BUCK3_MODE_LEN 2
#define D2199_BPRO_MODE_BUCK3_MODE_MASK 0x30
#define D2199_BCORE_ILIM_BUCK2_ILIM_BIT 2
#define D2199_BCORE_ILIM_BUCK2_ILIM_LEN 2
#define D2199_BCORE_ILIM_BUCK2_ILIM_MASK 0x0C
#define D2199_BCORE_MODE_BUCK2_MODE_BIT 0
#define D2199_BCORE_MODE_BUCK2_MODE_LEN 2
#define D2199_BCORE_MODE_BUCK2_MODE_MASK 0x03

#define D2199_BUCK_B_REG 0x0025
#define D2199_BPERI_ILIM_BUCK5_ILIM_BIT 6
#define D2199_BPERI_ILIM_BUCK5_ILIM_LEN 2
#define D2199_BPERI_ILIM_BUCK5_ILIM_MASK 0xC0
#define D2199_BPERI_MODE_BUCK5_MODE_BIT 4
#define D2199_BPERI_MODE_BUCK5_MODE_LEN 2
#define D2199_BPERI_MODE_BUCK5_MODE_MASK 0x30
#define D2199_BMEM_ILIM_BUCK4_ILIM_BIT 2
#define D2199_BMEM_ILIM_BUCK4_ILIM_LEN 2
#define D2199_BMEM_ILIM_BUCK4_ILIM_MASK 0x0C
#define D2199_BMEM_MODE_BUCK4_MODE_BIT 0
#define D2199_BMEM_MODE_BUCK4_MODE_LEN 2
#define D2199_BMEM_MODE_BUCK4_MODE_MASK 0x03

#define D2199_BUCK_C_REG 0x0026
#define D2199_B2PH_SYNC_ILIM_BUCK1_SYNC_ILIM_BIT 2
#define D2199_B2PH_SYNC_ILIM_BUCK1_SYNC_ILIM_LEN 5
#define D2199_B2PH_SYNC_ILIM_BUCK1_SYNC_ILIM_MASK 0x7C
#define D2199_B2PH_MODE_BUCK1_MODE_BIT 0
#define D2199_B2PH_MODE_BUCK1_MODE_LEN 2
#define D2199_B2PH_MODE_BUCK1_MODE_MASK 0x03

#define D2199_BUCK_D_REG 0x0027
#define D2199_B2PH_IAUTSLP_BUCK1_IAUTSLP_BIT 5
#define D2199_B2PH_IAUTSLP_BUCK1_IAUTSLP_LEN 3
#define D2199_B2PH_IAUTSLP_BUCK1_IAUTSLP_MASK 0xE0
#define D2199_B2PH_SLEEP_ILIM_BUCK1_SLEEP_ILIM_BIT 0
#define D2199_B2PH_SLEEP_ILIM_BUCK1_SLEEP_ILIM_LEN 5
#define D2199_B2PH_SLEEP_ILIM_BUCK1_SLEEP_ILIM_MASK 0x1F

#define D2199_BUCK2PH_BUCK1_REG 0x0028
#define D2199_B2PH_EN_BUCK1_EN_BIT 7
#define D2199_B2PH_EN_BUCK1_EN_LEN 1
#define D2199_B2PH_EN_BUCK1_EN_MASK 0x80
#define D2199_VB2PH_VBUCK_DP_BIT 0
#define D2199_VB2PH_VBUCK_DP_LEN 7
#define D2199_VB2PH_VBUCK_DP_MASK 0x7F

#define D2199_BUCKCORE_BUCK2_REG 0x0029
#define D2199_BCORE_CONF_BUCK2_CONF_BIT 7
#define D2199_BCORE_CONF_BUCK2_CONF_LEN 1
#define D2199_BCORE_CONF_BUCK2_CONF_MASK 0x80
#define D2199_BCORE_EN_BUCK2_EN_BIT 6
#define D2199_BCORE_EN_BUCK2_EN_LEN 1
#define D2199_BCORE_EN_BUCK2_EN_MASK 0x40
#define D2199_VBCORE_VBUCK2_BIT 0
#define D2199_VBCORE_VBUCK2_LEN 6
#define D2199_VBCORE_VBUCK2_MASK 0x3F

#define D2199_BUCKPRO_BUCK3_REG 0x002A
#define D2199_BPRO_CONF_BUCK3_CONF_BIT 7
#define D2199_BPRO_CONF_BUCK3_CONF_LEN 1
#define D2199_BPRO_CONF_BUCK3_CONF_MASK 0x80
#define D2199_BPRO_EN_BUCK3_EN_BIT 6
#define D2199_BPRO_EN_BUCK3_EN_LEN 1
#define D2199_BPRO_EN_BUCK3_EN_MASK 0x40
#define D2199_VBPRO_VBUCK3_BIT 0
#define D2199_VBPRO_VBUCK3_LEN 6
#define D2199_VBPRO_VBUCK3_MASK 0x3F

#define D2199_BUCKMEM_BUCK4_REG 0x002B
#define D2199_BMEM_CONF_BUCK4_CONF_BIT 7
#define D2199_BMEM_CONF_BUCK4_CONF_LEN 1
#define D2199_BMEM_CONF_BUCK4_CONF_MASK 0x80
#define D2199_BMEM_EN_BUCK4_EN_BIT 6
#define D2199_BMEM_EN_BUCK4_EN_LEN 1
#define D2199_BMEM_EN_BUCK4_EN_MASK 0x40
#define D2199_VBMEM_VBUCK4_BIT 0
#define D2199_VBMEM_VBUCK4_LEN 6
#define D2199_VBMEM_VBUCK4_MASK 0x3F

#define D2199_BUCKPERI_BUCK5_REG 0x002C
#define D2199_BPERI_CONF_BUCK5_CONF_BIT 7
#define D2199_BPERI_CONF_BUCK5_CONF_LEN 1
#define D2199_BPERI_CONF_BUCK5_CONF_MASK 0x80
#define D2199_BPERI_EN_BUCK5_EN_BIT 6
#define D2199_BPERI_EN_BUCK5_EN_LEN 1
#define D2199_BPERI_EN_BUCK5_EN_MASK 0x40
#define D2199_VBPERI_VBUCK5_BIT 0
#define D2199_VBPERI_VBUCK5_LEN 6
#define D2199_VBPERI_VBUCK5_MASK 0x3F

#define D2199_BUCKRF_THR_REG 0x002D
#define D2199_RFBUCK_SNC_THR_BIT 4
#define D2199_RFBUCK_SNC_THR_LEN 4
#define D2199_RFBUCK_SNC_THR_MASK 0xF0
#define D2199_RFBUCK_SLP_THR_BIT 0
#define D2199_RFBUCK_SLP_THR_LEN 4
#define D2199_RFBUCK_SLP_THR_MASK 0x0F

#define D2199_BUCKRF_CONF_REG 0x002E
#define D2199_RFBUCK_EN_BIT 7
#define D2199_RFBUCK_EN_LEN 1
#define D2199_RFBUCK_EN_MASK 0x80
#define D2199_RFBUCK_6M_SEL_BIT 5
#define D2199_RFBUCK_6M_SEL_LEN 1
#define D2199_RFBUCK_6M_SEL_MASK 0x20
#define D2199_RFBUCK_I_BYP_LMT_BIT 4
#define D2199_RFBUCK_I_BYP_LMT_LEN 1
#define D2199_RFBUCK_I_BYP_LMT_MASK 0x10
#define D2199_RFBUCK_I_N_LMT_SEL_BIT 2
#define D2199_RFBUCK_I_N_LMT_SEL_LEN 2
#define D2199_RFBUCK_I_N_LMT_SEL_MASK 0x0C
#define D2199_RFBUCK_I_P_LMT_SEL_BIT 0
#define D2199_RFBUCK_I_P_LMT_SEL_LEN 2
#define D2199_RFBUCK_I_P_LMT_SEL_MASK 0x03

#define D2199_LDO1_REG 0x002F
#define D2199_LDO1_CONF_BIT 7
#define D2199_LDO1_CONF_LEN 1
#define D2199_LDO1_CONF_MASK 0x80
#define D2199_LDO1_EN_BIT 6
#define D2199_LDO1_EN_LEN 1
#define D2199_LDO1_EN_MASK 0x40
#define D2199_VLDO1_BIT 0
#define D2199_VLDO1_LEN 6
#define D2199_VLDO1_MASK 0x3F

#define D2199_LDO2_REG 0x0030
#define D2199_LDO2_CONF_BIT 7
#define D2199_LDO2_CONF_LEN 1
#define D2199_LDO2_CONF_MASK 0x80
#define D2199_LDO2_EN_BIT 6
#define D2199_LDO2_EN_LEN 1
#define D2199_LDO2_EN_MASK 0x40
#define D2199_VLDO2_BIT 0
#define D2199_VLDO2_LEN 6
#define D2199_VLDO2_MASK 0x3F

#define D2199_LDO3_REG 0x0031
#define D2199_LDO3_CONF_BIT 7
#define D2199_LDO3_CONF_LEN 1
#define D2199_LDO3_CONF_MASK 0x80
#define D2199_LDO3_EN_BIT 6
#define D2199_LDO3_EN_LEN 1
#define D2199_LDO3_EN_MASK 0x40
#define D2199_VLDO3_BIT 0
#define D2199_VLDO3_LEN 6
#define D2199_VLDO3_MASK 0x3F

#define D2199_LDO4_REG 0x0032
#define D2199_LDO4_CONF_BIT 7
#define D2199_LDO4_CONF_LEN 1
#define D2199_LDO4_CONF_MASK 0x80
#define D2199_LDO4_EN_BIT 6
#define D2199_LDO4_EN_LEN 1
#define D2199_LDO4_EN_MASK 0x40
#define D2199_VLDO4_BIT 0
#define D2199_VLDO4_LEN 6
#define D2199_VLDO4_MASK 0x3F

#define D2199_LDO5_REG 0x0033
#define D2199_LDO5_CONF_BIT 7
#define D2199_LDO5_CONF_LEN 1
#define D2199_LDO5_CONF_MASK 0x80
#define D2199_LDO5_EN_BIT 6
#define D2199_LDO5_EN_LEN 1
#define D2199_LDO5_EN_MASK 0x40
#define D2199_VLDO5_BIT 0
#define D2199_VLDO5_LEN 6
#define D2199_VLDO5_MASK 0x3F

#define D2199_LDO6_REG 0x0034
#define D2199_LDO6_CONF_BIT 7
#define D2199_LDO6_CONF_LEN 1
#define D2199_LDO6_CONF_MASK 0x80
#define D2199_LDO6_EN_BIT 6
#define D2199_LDO6_EN_LEN 1
#define D2199_LDO6_EN_MASK 0x40
#define D2199_VLDO6_BIT 0
#define D2199_VLDO6_LEN 6
#define D2199_VLDO6_MASK 0x3F

#define D2199_LDO7_REG 0x0035
#define D2199_LDO7_CONF_BIT 7
#define D2199_LDO7_CONF_LEN 1
#define D2199_LDO7_CONF_MASK 0x80
#define D2199_LDO7_EN_BIT 6
#define D2199_LDO7_EN_LEN 1
#define D2199_LDO7_EN_MASK 0x40
#define D2199_VLDO7_BIT 0
#define D2199_VLDO7_LEN 6
#define D2199_VLDO7_MASK 0x3F

#define D2199_LDO8_REG 0x0036
#define D2199_LDO8_CONF_BIT 7
#define D2199_LDO8_CONF_LEN 1
#define D2199_LDO8_CONF_MASK 0x80
#define D2199_LDO8_EN_BIT 6
#define D2199_LDO8_EN_LEN 1
#define D2199_LDO8_EN_MASK 0x40
#define D2199_VLDO8_BIT 0
#define D2199_VLDO8_LEN 6
#define D2199_VLDO8_MASK 0x3F

#define D2199_LDO9_REG 0x0037
#define D2199_LDO9_CONF_BIT 7
#define D2199_LDO9_CONF_LEN 1
#define D2199_LDO9_CONF_MASK 0x80
#define D2199_LDO9_EN_BIT 6
#define D2199_LDO9_EN_LEN 1
#define D2199_LDO9_EN_MASK 0x40
#define D2199_VLDO9_BIT 0
#define D2199_VLDO9_LEN 6
#define D2199_VLDO9_MASK 0x3F

#define D2199_LDO10_REG 0x0038
#define D2199_LDO10_CONF_BIT 7
#define D2199_LDO10_CONF_LEN 1
#define D2199_LDO10_CONF_MASK 0x80
#define D2199_LDO10_EN_BIT 6
#define D2199_LDO10_EN_LEN 1
#define D2199_LDO10_EN_MASK 0x40
#define D2199_VLDO10_BIT 0
#define D2199_VLDO10_LEN 6
#define D2199_VLDO10_MASK 0x3F

#define D2199_LDO11_REG 0x0039
#define D2199_LDO11_CONF_BIT 7
#define D2199_LDO11_CONF_LEN 1
#define D2199_LDO11_CONF_MASK 0x80
#define D2199_LDO11_EN_BIT 6
#define D2199_LDO11_EN_LEN 1
#define D2199_LDO11_EN_MASK 0x40
#define D2199_VLDO11_BIT 0
#define D2199_VLDO11_LEN 6
#define D2199_VLDO11_MASK 0x3F

#define D2199_LDO12_REG 0x003A
#define D2199_LDO12_CONF_BIT 7
#define D2199_LDO12_CONF_LEN 1
#define D2199_LDO12_CONF_MASK 0x80
#define D2199_LDO12_EN_BIT 6
#define D2199_LDO12_EN_LEN 1
#define D2199_LDO12_EN_MASK 0x40
#define D2199_VLDO12_BIT 0
#define D2199_VLDO12_LEN 6
#define D2199_VLDO12_MASK 0x3F

#define D2199_PULLDOWN_A_REG 0x003B
#define D2199_LDO4_PD_DIS_BIT 7
#define D2199_LDO4_PD_DIS_LEN 1
#define D2199_LDO4_PD_DIS_MASK 0x80
#define D2199_LDO3_PD_DIS_BIT 6
#define D2199_LDO3_PD_DIS_LEN 1
#define D2199_LDO3_PD_DIS_MASK 0x40
#define D2199_LDO2_PD_DIS_BIT 5
#define D2199_LDO2_PD_DIS_LEN 1
#define D2199_LDO2_PD_DIS_MASK 0x20
#define D2199_LDO1_PD_DIS_BIT 4
#define D2199_LDO1_PD_DIS_LEN 1
#define D2199_LDO1_PD_DIS_MASK 0x10
#define D2199_BUCK_PERI_PD_DIS_BIT 3
#define D2199_BUCK_PERI_PD_DIS_LEN 1
#define D2199_BUCK_PERI_PD_DIS_MASK 0x08
#define D2199_BUCK_MEM_PD_DIS_BIT 2
#define D2199_BUCK_MEM_PD_DIS_LEN 1
#define D2199_BUCK_MEM_PD_DIS_MASK 0x04
#define D2199_BUCK_PRO_PD_DIS_BIT 1
#define D2199_BUCK_PRO_PD_DIS_LEN 1
#define D2199_BUCK_PRO_PD_DIS_MASK 0x02
#define D2199_BUCK_CORE_PD_DIS_BIT 0
#define D2199_BUCK_CORE_PD_DIS_LEN 1
#define D2199_BUCK_CORE_PD_DIS_MASK 0x01
#define D2199_BUCK5_PD_DIS_BIT 3
#define D2199_BUCK5_PD_DIS_LEN 1
#define D2199_BUCK5_PD_DIS_MASK 0x08
#define D2199_BUCK4_PD_DIS_BIT 2
#define D2199_BUCK4_PD_DIS_LEN 1
#define D2199_BUCK4_PD_DIS_MASK 0x04
#define D2199_BUCK3_PD_DIS_BIT 1
#define D2199_BUCK3_PD_DIS_LEN 1
#define D2199_BUCK3_PD_DIS_MASK 0x02
#define D2199_BUCK2_PD_DIS_BIT 0
#define D2199_BUCK2_PD_DIS_LEN 1
#define D2199_BUCK2_PD_DIS_MASK 0x01

#define D2199_PULLDOWN_B_REG 0x003C
#define D2199_LDO12_PD_DIS_BIT 7
#define D2199_LDO12_PD_DIS_LEN 1
#define D2199_LDO12_PD_DIS_MASK 0x80
#define D2199_LDO11_PD_DIS_BIT 6
#define D2199_LDO11_PD_DIS_LEN 1
#define D2199_LDO11_PD_DIS_MASK 0x40
#define D2199_LDO10_PD_DIS_BIT 5
#define D2199_LDO10_PD_DIS_LEN 1
#define D2199_LDO10_PD_DIS_MASK 0x20
#define D2199_LDO9_PD_DIS_BIT 4
#define D2199_LDO9_PD_DIS_LEN 1
#define D2199_LDO9_PD_DIS_MASK 0x10
#define D2199_LDO8_PD_DIS_BIT 3
#define D2199_LDO8_PD_DIS_LEN 1
#define D2199_LDO8_PD_DIS_MASK 0x08
#define D2199_LDO7_PD_DIS_BIT 2
#define D2199_LDO7_PD_DIS_LEN 1
#define D2199_LDO7_PD_DIS_MASK 0x04
#define D2199_LDO6_PD_DIS_BIT 1
#define D2199_LDO6_PD_DIS_LEN 1
#define D2199_LDO6_PD_DIS_MASK 0x02
#define D2199_LDO5_PD_DIS_BIT 0
#define D2199_LDO5_PD_DIS_LEN 1
#define D2199_LDO5_PD_DIS_MASK 0x01

#define D2199_PULLDOWN_C_REG 0x003D
#define D2199_B2PH_PD_DIS_BIT 6
#define D2199_B2PH_PD_DIS_LEN 1
#define D2199_B2PH_PD_DIS_MASK 0x40
#define D2199_LDO18_PD_DIS_BIT 5
#define D2199_LDO18_PD_DIS_LEN 1
#define D2199_LDO18_PD_DIS_MASK 0x20
#define D2199_LDO17_PD_DIS_BIT 4
#define D2199_LDO17_PD_DIS_LEN 1
#define D2199_LDO17_PD_DIS_MASK 0x10
#define D2199_LDO16_PD_DIS_BIT 3
#define D2199_LDO16_PD_DIS_LEN 1
#define D2199_LDO16_PD_DIS_MASK 0x08
#define D2199_LDO15_PD_DIS_BIT 2
#define D2199_LDO15_PD_DIS_LEN 1
#define D2199_LDO15_PD_DIS_MASK 0x04
#define D2199_LDO14_PD_DIS_BIT 1
#define D2199_LDO14_PD_DIS_LEN 1
#define D2199_LDO14_PD_DIS_MASK 0x02
#define D2199_LDO13_PD_DIS_BIT 0
#define D2199_LDO13_PD_DIS_LEN 1
#define D2199_LDO13_PD_DIS_MASK 0x01
#define D2199_LDO_VRFANA_PD_DIS_BIT 5
#define D2199_LDO_VRFANA_PD_DIS_LEN 1
#define D2199_LDO_VRFANA_PD_DIS_MASK 0x20

#define D2199_PULLDOWN_D_REG 0x003E
#define D2199_LDO22_PD_DIS_BIT 3
#define D2199_LDO22_PD_DIS_LEN 1
#define D2199_LDO22_PD_DIS_MASK 0x08
#define D2199_LDO21_PD_DIS_BIT 2
#define D2199_LDO21_PD_DIS_LEN 1
#define D2199_LDO21_PD_DIS_MASK 0x04
#define D2199_LDO20_PD_DIS_BIT 1
#define D2199_LDO20_PD_DIS_LEN 1
#define D2199_LDO20_PD_DIS_MASK 0x02
#define D2199_LDO19_PD_DIS_BIT 0
#define D2199_LDO19_PD_DIS_LEN 1
#define D2199_LDO19_PD_DIS_MASK 0x01

#define D2199_LDO13_REG 0x003F
#define D2199_LDO13_EN_BIT 6
#define D2199_LDO13_EN_LEN 1
#define D2199_LDO13_EN_MASK 0x40
#define D2199_VLDO13_BIT 0
#define D2199_VLDO13_LEN 6
#define D2199_VLDO13_MASK 0x3F

#define D2199_LDO14_REG 0x0040
#define D2199_LDO14_EN_BIT 6
#define D2199_LDO14_EN_LEN 1
#define D2199_LDO14_EN_MASK 0x40
#define D2199_VLDO14_BIT 0
#define D2199_VLDO14_LEN 6
#define D2199_VLDO14_MASK 0x3F

#define D2199_LDO15_REG 0x0041
#define D2199_LDO15_EN_BIT 6
#define D2199_LDO15_EN_LEN 1
#define D2199_LDO15_EN_MASK 0x40
#define D2199_VLDO15_BIT 0
#define D2199_VLDO15_LEN 6
#define D2199_VLDO15_MASK 0x3F

#define D2199_LDO16_REG 0x0042
#define D2199_LDO16_EN_BIT 6
#define D2199_LDO16_EN_LEN 1
#define D2199_LDO16_EN_MASK 0x40
#define D2199_VLDO16_BIT 0
#define D2199_VLDO16_LEN 6
#define D2199_VLDO16_MASK 0x3F

#define D2199_LDO17_REG 0x0043
#define D2199_LDO17_EN_BIT 6
#define D2199_LDO17_EN_LEN 1
#define D2199_LDO17_EN_MASK 0x40
#define D2199_VLDO17_BIT 0
#define D2199_VLDO17_LEN 6
#define D2199_VLDO17_MASK 0x3F

#define D2199_LDO18_LDO_VRFANA_REG 0x0044
#define D2199_LDO18_EN_LDO_VRFANA_EN_BIT 6
#define D2199_LDO18_EN_LDO_VRFANA_EN_LEN 1
#define D2199_LDO18_EN_LDO_VRFANA_EN_MASK 0x40
#define D2199_VLDO18_VLDO_VRFANA_BIT 0
#define D2199_VLDO18_VLDO_VRFANA_LEN 6
#define D2199_VLDO18_VLDO_VRFANA_MASK 0x3F

#define D2199_LDO19_LDO_19_REG 0x0045
#define D2199_LDO19_EN_BIT 6
#define D2199_LDO19_EN_LEN 1
#define D2199_LDO19_EN_MASK 0x40
#define D2199_VLDO19_BIT 0
#define D2199_VLDO19_LEN 6
#define D2199_VLDO19_MASK 0x3F

#define D2199_LDO20_LDO_20_REG 0x0046
#define D2199_LDO20_EN_BIT 6
#define D2199_LDO20_EN_LEN 1
#define D2199_LDO20_EN_MASK 0x40
#define D2199_VLDO20_BIT 0
#define D2199_VLDO20_LEN 6
#define D2199_VLDO20_MASK 0x3F

#define D2199_LDO21_LDO_AUD1_REG 0x0047
#define D2199_LDO21_EN_LDO_AUD1_EN_BIT 6
#define D2199_LDO21_EN_LDO_AUD1_EN_LEN 1
#define D2199_LDO21_EN_LDO_AUD1_EN_MASK 0x40
#define D2199_VLDO21_VLDO_AUD1_BIT 0
#define D2199_VLDO21_VLDO_AUD1_LEN 6
#define D2199_VLDO21_VLDO_AUD1_MASK 0x3F

#define D2199_LDO22_LDO_AUD2_REG 0x0048
#define D2199_LDO22_EN_LDO_AUD2_EN_BIT 6
#define D2199_LDO22_EN_LDO_AUD2_EN_LEN 1
#define D2199_LDO22_EN_LDO_AUD2_EN_MASK 0x40
#define D2199_VLDO22_VLDO_AUD2_BIT 0
#define D2199_VLDO22_VLDO_AUD2_LEN 6
#define D2199_VLDO22_VLDO_AUD2_MASK 0x3F

#define D2199_SUPPLY_REG 0x0049
#define D2199_V_LOCK_BIT 7
#define D2199_V_LOCK_LEN 1
#define D2199_V_LOCK_MASK 0x80
#define D2199_BBCHG_EN_BIT 4
#define D2199_BBCHG_EN_LEN 1
#define D2199_BBCHG_EN_MASK 0x10
#define D2199_VBUCK_PERI_GO_BIT 3
#define D2199_VBUCK_PERI_GO_LEN 1
#define D2199_VBUCK_PERI_GO_MASK 0x08
#define D2199_VBUCK_MEM_GO_BIT 2
#define D2199_VBUCK_MEM_GO_LEN 1
#define D2199_VBUCK_MEM_GO_MASK 0x04
#define D2199_VBUCK_PRO_GO_BIT 1
#define D2199_VBUCK_PRO_GO_LEN 1
#define D2199_VBUCK_PRO_GO_MASK 0x02
#define D2199_VBUCK_CORE_GO_BIT 0
#define D2199_VBUCK_CORE_GO_LEN 1
#define D2199_VBUCK_CORE_GO_MASK 0x01
#define D2199_VBUCK5_GO_BIT 3
#define D2199_VBUCK5_GO_LEN 1
#define D2199_VBUCK5_GO_MASK 0x08
#define D2199_VBUCK4_GO_BIT 2
#define D2199_VBUCK4_GO_LEN 1
#define D2199_VBUCK4_GO_MASK 0x04
#define D2199_VBUCK3_GO_BIT 1
#define D2199_VBUCK3_GO_LEN 1
#define D2199_VBUCK3_GO_MASK 0x02
#define D2199_VBUCK2_GO_BIT 0
#define D2199_VBUCK2_GO_LEN 1
#define D2199_VBUCK2_GO_MASK 0x01


/*
 *  Mode Control
 */

#define D2199_LDO1_MCTL_REG 0x004A
#define D2199_LDO1_MCTL3_BIT 6
#define D2199_LDO1_MCTL3_LEN 2
#define D2199_LDO1_MCTL3_MASK 0xC0
#define D2199_LDO1_MCTL2_BIT 4
#define D2199_LDO1_MCTL2_LEN 2
#define D2199_LDO1_MCTL2_MASK 0x30
#define D2199_LDO1_MCTL1_BIT 2
#define D2199_LDO1_MCTL1_LEN 2
#define D2199_LDO1_MCTL1_MASK 0x0C
#define D2199_LDO1_MCTL0_BIT 0
#define D2199_LDO1_MCTL0_LEN 2
#define D2199_LDO1_MCTL0_MASK 0x03

#define D2199_LDO2_MCTL_REG 0x004B
#define D2199_LDO2_MCTL3_BIT 6
#define D2199_LDO2_MCTL3_LEN 2
#define D2199_LDO2_MCTL3_MASK 0xC0
#define D2199_LDO2_MCTL2_BIT 4
#define D2199_LDO2_MCTL2_LEN 2
#define D2199_LDO2_MCTL2_MASK 0x30
#define D2199_LDO2_MCTL1_BIT 2
#define D2199_LDO2_MCTL1_LEN 2
#define D2199_LDO2_MCTL1_MASK 0x0C
#define D2199_LDO2_MCTL0_BIT 0
#define D2199_LDO2_MCTL0_LEN 2
#define D2199_LDO2_MCTL0_MASK 0x03

#define D2199_LDO3_MCTL_REG 0x004C
#define D2199_LDO3_MCTL3_BIT 6
#define D2199_LDO3_MCTL3_LEN 2
#define D2199_LDO3_MCTL3_MASK 0xC0
#define D2199_LDO3_MCTL2_BIT 4
#define D2199_LDO3_MCTL2_LEN 2
#define D2199_LDO3_MCTL2_MASK 0x30
#define D2199_LDO3_MCTL1_BIT 2
#define D2199_LDO3_MCTL1_LEN 2
#define D2199_LDO3_MCTL1_MASK 0x0C
#define D2199_LDO3_MCTL0_BIT 0
#define D2199_LDO3_MCTL0_LEN 2
#define D2199_LDO3_MCTL0_MASK 0x03

#define D2199_LDO4_MCTL_REG 0x004D
#define D2199_LDO4_MCTL3_BIT 6
#define D2199_LDO4_MCTL3_LEN 2
#define D2199_LDO4_MCTL3_MASK 0xC0
#define D2199_LDO4_MCTL2_BIT 4
#define D2199_LDO4_MCTL2_LEN 2
#define D2199_LDO4_MCTL2_MASK 0x30
#define D2199_LDO4_MCTL1_BIT 2
#define D2199_LDO4_MCTL1_LEN 2
#define D2199_LDO4_MCTL1_MASK 0x0C
#define D2199_LDO4_MCTL0_BIT 0
#define D2199_LDO4_MCTL0_LEN 2
#define D2199_LDO4_MCTL0_MASK 0x03

#define D2199_LDO5_MCTL_REG 0x004E
#define D2199_LDO5_MCTL3_BIT 6
#define D2199_LDO5_MCTL3_LEN 2
#define D2199_LDO5_MCTL3_MASK 0xC0
#define D2199_LDO5_MCTL2_BIT 4
#define D2199_LDO5_MCTL2_LEN 2
#define D2199_LDO5_MCTL2_MASK 0x30
#define D2199_LDO5_MCTL1_BIT 2
#define D2199_LDO5_MCTL1_LEN 2
#define D2199_LDO5_MCTL1_MASK 0x0C
#define D2199_LDO5_MCTL0_BIT 0
#define D2199_LDO5_MCTL0_LEN 2
#define D2199_LDO5_MCTL0_MASK 0x03

#define D2199_LDO6_MCTL_REG 0x004F
#define D2199_LDO6_MCTL3_BIT 6
#define D2199_LDO6_MCTL3_LEN 2
#define D2199_LDO6_MCTL3_MASK 0xC0
#define D2199_LDO6_MCTL2_BIT 4
#define D2199_LDO6_MCTL2_LEN 2
#define D2199_LDO6_MCTL2_MASK 0x30
#define D2199_LDO6_MCTL1_BIT 2
#define D2199_LDO6_MCTL1_LEN 2
#define D2199_LDO6_MCTL1_MASK 0x0C
#define D2199_LDO6_MCTL0_BIT 0
#define D2199_LDO6_MCTL0_LEN 2
#define D2199_LDO6_MCTL0_MASK 0x03

#define D2199_LDO7_MCTL_REG 0x0050
#define D2199_LDO7_MCTL3_BIT 6
#define D2199_LDO7_MCTL3_LEN 2
#define D2199_LDO7_MCTL3_MASK 0xC0
#define D2199_LDO7_MCTL2_BIT 4
#define D2199_LDO7_MCTL2_LEN 2
#define D2199_LDO7_MCTL2_MASK 0x30
#define D2199_LDO7_MCTL1_BIT 2
#define D2199_LDO7_MCTL1_LEN 2
#define D2199_LDO7_MCTL1_MASK 0x0C
#define D2199_LDO7_MCTL0_BIT 0
#define D2199_LDO7_MCTL0_LEN 2
#define D2199_LDO7_MCTL0_MASK 0x03

#define D2199_LDO8_MCTL_REG 0x0051
#define D2199_LDO8_MCTL3_BIT 6
#define D2199_LDO8_MCTL3_LEN 2
#define D2199_LDO8_MCTL3_MASK 0xC0
#define D2199_LDO8_MCTL2_BIT 4
#define D2199_LDO8_MCTL2_LEN 2
#define D2199_LDO8_MCTL2_MASK 0x30
#define D2199_LDO8_MCTL1_BIT 2
#define D2199_LDO8_MCTL1_LEN 2
#define D2199_LDO8_MCTL1_MASK 0x0C
#define D2199_LDO8_MCTL0_BIT 0
#define D2199_LDO8_MCTL0_LEN 2
#define D2199_LDO8_MCTL0_MASK 0x03

#define D2199_LDO9_MCTL_REG 0x0052
#define D2199_LDO9_MCTL3_BIT 6
#define D2199_LDO9_MCTL3_LEN 2
#define D2199_LDO9_MCTL3_MASK 0xC0
#define D2199_LDO9_MCTL2_BIT 4
#define D2199_LDO9_MCTL2_LEN 2
#define D2199_LDO9_MCTL2_MASK 0x30
#define D2199_LDO9_MCTL1_BIT 2
#define D2199_LDO9_MCTL1_LEN 2
#define D2199_LDO9_MCTL1_MASK 0x0C
#define D2199_LDO9_MCTL0_BIT 0
#define D2199_LDO9_MCTL0_LEN 2
#define D2199_LDO9_MCTL0_MASK 0x03

#define D2199_LDO10_MCTL_REG 0x0053
#define D2199_LDO10_MCTL3_BIT 6
#define D2199_LDO10_MCTL3_LEN 2
#define D2199_LDO10_MCTL3_MASK 0xC0
#define D2199_LDO10_MCTL2_BIT 4
#define D2199_LDO10_MCTL2_LEN 2
#define D2199_LDO10_MCTL2_MASK 0x30
#define D2199_LDO10_MCTL1_BIT 2
#define D2199_LDO10_MCTL1_LEN 2
#define D2199_LDO10_MCTL1_MASK 0x0C
#define D2199_LDO10_MCTL0_BIT 0
#define D2199_LDO10_MCTL0_LEN 2
#define D2199_LDO10_MCTL0_MASK 0x03

#define D2199_LDO11_MCTL_REG 0x0054
#define D2199_LDO11_MCTL3_BIT 6
#define D2199_LDO11_MCTL3_LEN 2
#define D2199_LDO11_MCTL3_MASK 0xC0
#define D2199_LDO11_MCTL2_BIT 4
#define D2199_LDO11_MCTL2_LEN 2
#define D2199_LDO11_MCTL2_MASK 0x30
#define D2199_LDO11_MCTL1_BIT 2
#define D2199_LDO11_MCTL1_LEN 2
#define D2199_LDO11_MCTL1_MASK 0x0C
#define D2199_LDO11_MCTL0_BIT 0
#define D2199_LDO11_MCTL0_LEN 2
#define D2199_LDO11_MCTL0_MASK 0x03

#define D2199_LDO12_MCTL_REG 0x0055
#define D2199_LDO12_MCTL3_BIT 6
#define D2199_LDO12_MCTL3_LEN 2
#define D2199_LDO12_MCTL3_MASK 0xC0
#define D2199_LDO12_MCTL2_BIT 4
#define D2199_LDO12_MCTL2_LEN 2
#define D2199_LDO12_MCTL2_MASK 0x30
#define D2199_LDO12_MCTL1_BIT 2
#define D2199_LDO12_MCTL1_LEN 2
#define D2199_LDO12_MCTL1_MASK 0x0C
#define D2199_LDO12_MCTL0_BIT 0
#define D2199_LDO12_MCTL0_LEN 2
#define D2199_LDO12_MCTL0_MASK 0x03

#define D2199_LDO13_MCTL_REG 0x0056
#define D2199_LDO13_MCTL3_BIT 6
#define D2199_LDO13_MCTL3_LEN 2
#define D2199_LDO13_MCTL3_MASK 0xC0
#define D2199_LDO13_MCTL2_BIT 4
#define D2199_LDO13_MCTL2_LEN 2
#define D2199_LDO13_MCTL2_MASK 0x30
#define D2199_LDO13_MCTL1_BIT 2
#define D2199_LDO13_MCTL1_LEN 2
#define D2199_LDO13_MCTL1_MASK 0x0C
#define D2199_LDO13_MCTL0_BIT 0
#define D2199_LDO13_MCTL0_LEN 2
#define D2199_LDO13_MCTL0_MASK 0x03

#define D2199_LDO14_MCTL_REG 0x0057
#define D2199_LDO14_MCTL3_BIT 6
#define D2199_LDO14_MCTL3_LEN 2
#define D2199_LDO14_MCTL3_MASK 0xC0
#define D2199_LDO14_MCTL2_BIT 4
#define D2199_LDO14_MCTL2_LEN 2
#define D2199_LDO14_MCTL2_MASK 0x30
#define D2199_LDO14_MCTL1_BIT 2
#define D2199_LDO14_MCTL1_LEN 2
#define D2199_LDO14_MCTL1_MASK 0x0C
#define D2199_LDO14_MCTL0_BIT 0
#define D2199_LDO14_MCTL0_LEN 2
#define D2199_LDO14_MCTL0_MASK 0x03

#define D2199_LDO15_MCTL_REG 0x0058
#define D2199_LDO15_MCTL3_BIT 6
#define D2199_LDO15_MCTL3_LEN 2
#define D2199_LDO15_MCTL3_MASK 0xC0
#define D2199_LDO15_MCTL2_BIT 4
#define D2199_LDO15_MCTL2_LEN 2
#define D2199_LDO15_MCTL2_MASK 0x30
#define D2199_LDO15_MCTL1_BIT 2
#define D2199_LDO15_MCTL1_LEN 2
#define D2199_LDO15_MCTL1_MASK 0x0C
#define D2199_LDO15_MCTL0_BIT 0
#define D2199_LDO15_MCTL0_LEN 2
#define D2199_LDO15_MCTL0_MASK 0x03

#define D2199_LDO16_MCTL_REG 0x0059
#define D2199_LDO16_MCTL3_BIT 6
#define D2199_LDO16_MCTL3_LEN 2
#define D2199_LDO16_MCTL3_MASK 0xC0
#define D2199_LDO16_MCTL2_BIT 4
#define D2199_LDO16_MCTL2_LEN 2
#define D2199_LDO16_MCTL2_MASK 0x30
#define D2199_LDO16_MCTL1_BIT 2
#define D2199_LDO16_MCTL1_LEN 2
#define D2199_LDO16_MCTL1_MASK 0x0C
#define D2199_LDO16_MCTL0_BIT 0
#define D2199_LDO16_MCTL0_LEN 2
#define D2199_LDO16_MCTL0_MASK 0x03

#define D2199_LDO17_MCTL_REG 0x005A
#define D2199_LDO17_MCTL3_BIT 6
#define D2199_LDO17_MCTL3_LEN 2
#define D2199_LDO17_MCTL3_MASK 0xC0
#define D2199_LDO17_MCTL2_BIT 4
#define D2199_LDO17_MCTL2_LEN 2
#define D2199_LDO17_MCTL2_MASK 0x30
#define D2199_LDO17_MCTL1_BIT 2
#define D2199_LDO17_MCTL1_LEN 2
#define D2199_LDO17_MCTL1_MASK 0x0C
#define D2199_LDO17_MCTL0_BIT 0
#define D2199_LDO17_MCTL0_LEN 2
#define D2199_LDO17_MCTL0_MASK 0x03

#define D2199_LDO18_MCTL_REG 0x005B
#define D2199_LDO_VRFANA_MCTL_REG 0x005B
#define D2199_LDO18_MCTL3LDO_VRFANA_MCTL3_BIT 6
#define D2199_LDO18_MCTL3LDO_VRFANA_MCTL3_LEN 2
#define D2199_LDO18_MCTL3LDO_VRFANA_MCTL3_MASK 0xC0
#define D2199_LDO18_MCTL2LDO_VRFANA_MCTL2_BIT 4
#define D2199_LDO18_MCTL2LDO_VRFANA_MCTL2_LEN 2
#define D2199_LDO18_MCTL2LDO_VRFANA_MCTL2_MASK 0x30
#define D2199_LDO18_MCTL1LDO_VRFANA_MCTL1_BIT 2
#define D2199_LDO18_MCTL1LDO_VRFANA_MCTL1_LEN 2
#define D2199_LDO18_MCTL1LDO_VRFANA_MCTL1_MASK 0x0C
#define D2199_LDO18_MCTL0LDO_VRFANA_MCTL0_BIT 0
#define D2199_LDO18_MCTL0LDO_VRFANA_MCTL0_LEN 2
#define D2199_LDO18_MCTL0LDO_VRFANA_MCTL0_MASK 0x03

#define D2199_LDO19_MCTL_REG 0x005C
#define D2199_LDO19_MCTL3_BIT 6
#define D2199_LDO19_MCTL3_LEN 2
#define D2199_LDO19_MCTL3_MASK 0xC0
#define D2199_LDO19_MCTL2_BIT 4
#define D2199_LDO19_MCTL2_LEN 2
#define D2199_LDO19_MCTL2_MASK 0x30
#define D2199_LDO19_MCTL1_BIT 2
#define D2199_LDO19_MCTL1_LEN 2
#define D2199_LDO19_MCTL1_MASK 0x0C
#define D2199_LDO19_MCTL0_BIT 0
#define D2199_LDO19_MCTL0_LEN 2
#define D2199_LDO19_MCTL0_MASK 0x03

#define D2199_LDO20_MCTL_REG 0x005D
#define D2199_LDO20_MCTL3_BIT 6
#define D2199_LDO20_MCTL3_LEN 2
#define D2199_LDO20_MCTL3_MASK 0xC0
#define D2199_LDO20_MCTL2_BIT 4
#define D2199_LDO20_MCTL2_LEN 2
#define D2199_LDO20_MCTL2_MASK 0x30
#define D2199_LDO20_MCTL1_BIT 2
#define D2199_LDO20_MCTL1_LEN 2
#define D2199_LDO20_MCTL1_MASK 0x0C
#define D2199_LDO20_MCTL0_BIT 0
#define D2199_LDO20_MCTL0_LEN 2
#define D2199_LDO20_MCTL0_MASK 0x03

#define D2199_LDO21_MCTL_REG 0x005E
#define D2199_LDO_AUD1_MCTL_REG 0x005E
#define D2199_LDO21_MCTL3LDO_AUD1_MCTL3_BIT 6
#define D2199_LDO21_MCTL3LDO_AUD1_MCTL3_LEN 2
#define D2199_LDO21_MCTL3LDO_AUD1_MCTL3_MASK 0xC0
#define D2199_LDO21_MCTL2LDO_AUD1_MCTL2_BIT 4
#define D2199_LDO21_MCTL2LDO_AUD1_MCTL2_LEN 2
#define D2199_LDO21_MCTL2LDO_AUD1_MCTL2_MASK 0x30
#define D2199_LDO21_MCTL1LDO_AUD1_MCTL1_BIT 2
#define D2199_LDO21_MCTL1LDO_AUD1_MCTL1_LEN 2
#define D2199_LDO21_MCTL1LDO_AUD1_MCTL1_MASK 0x0C
#define D2199_LDO21_MCTL0LDO_AUD1_MCTL0_BIT 0
#define D2199_LDO21_MCTL0LDO_AUD1_MCTL0_LEN 2
#define D2199_LDO21_MCTL0LDO_AUD1_MCTL0_MASK 0x03

#define D2199_LDO22_MCTL_REG 0x005F
#define D2199_LDO_AUD2_MCTL_REG 0x005F
#define D2199_LDO22_MCTL3LDO_AUD2_MCTL3_BIT 6
#define D2199_LDO22_MCTL3LDO_AUD2_MCTL3_LEN 2
#define D2199_LDO22_MCTL3LDO_AUD2_MCTL3_MASK 0xC0
#define D2199_LDO22_MCTL2LDO_AUD2_MCTL2_BIT 4
#define D2199_LDO22_MCTL2LDO_AUD2_MCTL2_LEN 2
#define D2199_LDO22_MCTL2LDO_AUD2_MCTL2_MASK 0x30
#define D2199_LDO22_MCTL1LDO_AUD2_MCTL1_BIT 2
#define D2199_LDO22_MCTL1LDO_AUD2_MCTL1_LEN 2
#define D2199_LDO22_MCTL1LDO_AUD2_MCTL1_MASK 0x0C
#define D2199_LDO22_MCTL0LDO_AUD2_MCTL0_BIT 0
#define D2199_LDO22_MCTL0LDO_AUD2_MCTL0_LEN 2
#define D2199_LDO22_MCTL0LDO_AUD2_MCTL0_MASK 0x03

#define D2199_BUCK1_MCTL_REG 0x0060
#define D2199_BUCK1_MCTL3_BIT 6
#define D2199_BUCK1_MCTL3_LEN 2
#define D2199_BUCK1_MCTL3_MASK 0xC0
#define D2199_BUCK1_MCTL2_BIT 4
#define D2199_BUCK1_MCTL2_LEN 2
#define D2199_BUCK1_MCTL2_MASK 0x30
#define D2199_BUCK1_MCTL1_BIT 2
#define D2199_BUCK1_MCTL1_LEN 2
#define D2199_BUCK1_MCTL1_MASK 0x0C
#define D2199_BUCK1_MCTL0_BIT 0
#define D2199_BUCK1_MCTL0_LEN 2
#define D2199_BUCK1_MCTL0_MASK 0x03

#define D2199_BUCK2_MCTL_REG 0x0061
#define D2199_BUCK2_MCTL3_BIT 6
#define D2199_BUCK2_MCTL3_LEN 2
#define D2199_BUCK2_MCTL3_MASK 0xC0
#define D2199_BUCK2_MCTL2_BIT 4
#define D2199_BUCK2_MCTL2_LEN 2
#define D2199_BUCK2_MCTL2_MASK 0x30
#define D2199_BUCK2_MCTL1_BIT 2
#define D2199_BUCK2_MCTL1_LEN 2
#define D2199_BUCK2_MCTL1_MASK 0x0C
#define D2199_BUCK2_MCTL0_BIT 0
#define D2199_BUCK2_MCTL0_LEN 2
#define D2199_BUCK2_MCTL0_MASK 0x03

#define D2199_BUCK3_MCTL_REG 0x0062
#define D2199_BUCK3_MCTL3_BIT 6
#define D2199_BUCK3_MCTL3_LEN 2
#define D2199_BUCK3_MCTL3_MASK 0xC0
#define D2199_BUCK3_MCTL2_BIT 4
#define D2199_BUCK3_MCTL2_LEN 2
#define D2199_BUCK3_MCTL2_MASK 0x30
#define D2199_BUCK3_MCTL1_BIT 2
#define D2199_BUCK3_MCTL1_LEN 2
#define D2199_BUCK3_MCTL1_MASK 0x0C
#define D2199_BUCK3_MCTL0_BIT 0
#define D2199_BUCK3_MCTL0_LEN 2
#define D2199_BUCK3_MCTL0_MASK 0x03

#define D2199_BUCK4_MCTL_REG 0x0063
#define D2199_BUCK4_MCTL3_BIT 6
#define D2199_BUCK4_MCTL3_LEN 2
#define D2199_BUCK4_MCTL3_MASK 0xC0
#define D2199_BUCK4_MCTL2_BIT 4
#define D2199_BUCK4_MCTL2_LEN 2
#define D2199_BUCK4_MCTL2_MASK 0x30
#define D2199_BUCK4_MCTL1_BIT 2
#define D2199_BUCK4_MCTL1_LEN 2
#define D2199_BUCK4_MCTL1_MASK 0x0C
#define D2199_BUCK4_MCTL0_BIT 0
#define D2199_BUCK4_MCTL0_LEN 2
#define D2199_BUCK4_MCTL0_MASK 0x03

#define D2199_BUCK5_MCTL_REG 0x0064
#define D2199_BUCK5_MCTL3_BIT 6
#define D2199_BUCK5_MCTL3_LEN 2
#define D2199_BUCK5_MCTL3_MASK 0xC0
#define D2199_BUCK5_MCTL2_BIT 4
#define D2199_BUCK5_MCTL2_LEN 2
#define D2199_BUCK5_MCTL2_MASK 0x30
#define D2199_BUCK5_MCTL1_BIT 2
#define D2199_BUCK5_MCTL1_LEN 2
#define D2199_BUCK5_MCTL1_MASK 0x0C
#define D2199_BUCK5_MCTL0_BIT 0
#define D2199_BUCK5_MCTL0_LEN 2
#define D2199_BUCK5_MCTL0_MASK 0x03

#define D2199_BUCK_RF_MCTL_REG 0x0065
#define D2199_BUCK_RF_MCTL3_BIT 6
#define D2199_BUCK_RF_MCTL3_LEN 2
#define D2199_BUCK_RF_MCTL3_MASK 0xC0
#define D2199_BUCK_RF_MCTL2_BIT 4
#define D2199_BUCK_RF_MCTL2_LEN 2
#define D2199_BUCK_RF_MCTL2_MASK 0x30
#define D2199_BUCK_RF_MCTL1_BIT 2
#define D2199_BUCK_RF_MCTL1_LEN 2
#define D2199_BUCK_RF_MCTL1_MASK 0x0C
#define D2199_BUCK_RF_MCTL0_BIT 0
#define D2199_BUCK_RF_MCTL0_LEN 2
#define D2199_BUCK_RF_MCTL0_MASK 0x03

#define D2199_GPADC_MCTL_REG 0x0066
#define D2199_GPADC_MCTL3_BIT 6
#define D2199_GPADC_MCTL3_LEN 2
#define D2199_GPADC_MCTL3_MASK 0xC0
#define D2199_GPADC_MCTL2_BIT 4
#define D2199_GPADC_MCTL2_LEN 2
#define D2199_GPADC_MCTL2_MASK 0x30
#define D2199_GPADC_MCTL1_BIT 2
#define D2199_GPADC_MCTL1_LEN 2
#define D2199_GPADC_MCTL1_MASK 0x0C
#define D2199_GPADC_MCTL0_BIT 0
#define D2199_GPADC_MCTL0_LEN 2
#define D2199_GPADC_MCTL0_MASK 0x03

#define D2199_MISC_MCTL_REG 0x0067
#define D2199_DIG_CLK_MCTL3_BIT 7
#define D2199_DIG_CLK_MCTL3_LEN 1
#define D2199_DIG_CLK_MCTL3_MASK 0x80
#define D2199_DIG_CLK_MCTL2_BIT 6
#define D2199_DIG_CLK_MCTL2_LEN 1
#define D2199_DIG_CLK_MCTL2_MASK 0x40
#define D2199_DIG_CLK_MCTL1_BIT 5
#define D2199_DIG_CLK_MCTL1_LEN 1
#define D2199_DIG_CLK_MCTL1_MASK 0x20
#define D2199_DIG_CLK_MCTL0_BIT 4
#define D2199_DIG_CLK_MCTL0_LEN 1
#define D2199_DIG_CLK_MCTL0_MASK 0x10
#define D2199_BBAT_MCTL3_BIT 3
#define D2199_BBAT_MCTL3_LEN 1
#define D2199_BBAT_MCTL3_MASK 0x08
#define D2199_BBAT_MCTL2_BIT 2
#define D2199_BBAT_MCTL2_LEN 1
#define D2199_BBAT_MCTL2_MASK 0x04
#define D2199_BBAT_MCTL1_BIT 1
#define D2199_BBAT_MCTL1_LEN 1
#define D2199_BBAT_MCTL1_MASK 0x02
#define D2199_BBAT_MCTL0_BIT 0
#define D2199_BBAT_MCTL0_LEN 1
#define D2199_BBAT_MCTL0_MASK 0x01

#define D2199_VBUCK1_MCTL_RET_REG 0x0068
#define D2199_VBUCK1_RET_BIT 0
#define D2199_VBUCK1_RET_LEN 7
#define D2199_VBUCK1_RET_MASK 0x7F

#define D2199_VBUCK4_MCTL_RET_REG 0x0069
#define D2199_VBUCK4_RET_BIT 0
#define D2199_VBUCK4_RET_LEN 6
#define D2199_VBUCK4_RET_MASK 0x3F


/*
 *   Control
 */

#define D2199_WAIT_CONT_REG 0x006A
#define D2199_WAIT_DIR_BIT 7
#define D2199_WAIT_DIR_LEN 1
#define D2199_WAIT_DIR_MASK 0x80
#define D2199_RTC_CLOCK_BIT 6
#define D2199_RTC_CLOCK_LEN 1
#define D2199_RTC_CLOCK_MASK 0x40
#define D2199_WAIT_MODE_BIT 5
#define D2199_WAIT_MODE_LEN 1
#define D2199_WAIT_MODE_MASK 0x20
#define D2199_EN_32K_BIT 4
#define D2199_EN_32K_LEN 1
#define D2199_EN_32K_MASK 0x10
#define D2199_DELAY_TIME_BIT 0
#define D2199_DELAY_TIME_LEN 4
#define D2199_DELAY_TIME_MASK 0x0F

#define D2199_ONKEY_CONT1_REG 0x006B
#define D2199_NONKEY_DEB_BIT 4
#define D2199_NONKEY_DEB_LEN 4
#define D2199_NONKEY_DEB_MASK 0xF0
#define D2199_PRESS_TIME_BIT 0
#define D2199_PRESS_TIME_LEN 4
#define D2199_PRESS_TIME_MASK 0x0F

#define D2199_OUT2_32K_ONKEY_CONT_REG 0x006C
#define D2199_OUT2_32K_EN_BIT 7
#define D2199_OUT2_32K_EN_LEN 1
#define D2199_OUT2_32K_EN_MASK 0x80
#define D2199_NONKEY_HOLD_OFF_DEB_BIT 4
#define D2199_NONKEY_HOLD_OFF_DEB_LEN 3
#define D2199_NONKEY_HOLD_OFF_DEB_MASK 0x70
#define D2199_NONKEY_HOLD_ON_DEB_BIT 0
#define D2199_NONKEY_HOLD_ON_DEB_LEN 3
#define D2199_NONKEY_HOLD_ON_DEB_MASK 0x07

#define D2199_POWER_CONT_REG 0x006D
#define D2199_NJIG_MCTRL_WAKE_DIS_BIT 7
#define D2199_NJIG_MCTRL_WAKE_DIS_LEN 1
#define D2199_NJIG_MCTRL_WAKE_DIS_MASK 0x80
#define D2199_RTC_AUTO_EN_BIT 6
#define D2199_RTC_AUTO_EN_LEN 1
#define D2199_RTC_AUTO_EN_MASK 0x40
#define D2199_XTAL_HIAMPL_BIT 5
#define D2199_XTAL_HIAMPL_LEN 1
#define D2199_XTAL_HIAMPL_MASK 0x20
#define D2199_XTAL_BOOST_BIT 4
#define D2199_XTAL_BOOST_LEN 1
#define D2199_XTAL_BOOST_MASK 0x10
#define D2199_BBAT_ILIM_IGNORE_BIT 3
#define D2199_BBAT_ILIM_IGNORE_LEN 1
#define D2199_BBAT_ILIM_IGNORE_MASK 0x08
#define D2199_PULSED_MODE_EN_BIT 2
#define D2199_PULSED_MODE_EN_LEN 1
#define D2199_PULSED_MODE_EN_MASK 0x04
#define D2199_PULSED_MODE_AUTO_EN_BIT 1
#define D2199_PULSED_MODE_AUTO_EN_LEN 1
#define D2199_PULSED_MODE_AUTO_EN_MASK 0x02
#define D2199_MCTRL_EN_BIT 0
#define D2199_MCTRL_EN_LEN 1
#define D2199_MCTRL_EN_MASK 0x01

#define D2199_VDDFAULT_REG 0x006E
#define D2199_VDD_FAULT_ADJ_BIT 2
#define D2199_VDD_FAULT_ADJ_LEN 4
#define D2199_VDD_FAULT_ADJ_MASK 0x3C
#define D2199_VDD_HYST_ADJ_BIT 0
#define D2199_VDD_HYST_ADJ_LEN 2
#define D2199_VDD_HYST_ADJ_MASK 0x03

#define D2199_BBAT_CONT_REG 0x006F
#define D2199_BCHARGER_ISET_BIT 4
#define D2199_BCHARGER_ISET_LEN 4
#define D2199_BCHARGER_ISET_MASK 0xF0
#define D2199_BCHARGER_VSET_BIT 0
#define D2199_BCHARGER_VSET_LEN 4
#define D2199_BCHARGER_VSET_MASK 0x0F


/*
 *    ADC
 */

#define D2199_ADC_MAN_REG 0x0070
#define D2199_ISRC_50U_BIT 7
#define D2199_ISRC_50U_LEN 1
#define D2199_ISRC_50U_MASK 0x80
#define D2199_MAN_CONV_BIT 4
#define D2199_MAN_CONV_LEN 1
#define D2199_MAN_CONV_MASK 0x10
#define D2199_MUX_SEL_BIT 0
#define D2199_MUX_SEL_LEN 4
#define D2199_MUX_SEL_MASK 0x0F

#define D2199_MUXSEL_VBAT	         (0x0)
#define D2199_MUXSEL_TEMP1           (0x2)
#define D2199_MUXSEL_VF              (0x4)
#define D2199_MUXSEL_TEMP2           (0x6)
#define D2199_MUXSEL_TJUNC           (0x8)

#define D2199_ADC_CONT_REG 0x0071
#define D2199_ADC_AUTO_EN_BIT 7
#define D2199_ADC_AUTO_EN_LEN 1
#define D2199_ADC_AUTO_EN_MASK 0x80
#define D2199_ADC_MODE_BIT 6
#define D2199_ADC_MODE_LEN 1
#define D2199_ADC_MODE_MASK 0x40
#define D2199_TBAT1_ISRC_EN_BIT 5
#define D2199_TBAT1_ISRC_EN_LEN 1
#define D2199_TBAT1_ISRC_EN_MASK 0x20
#define D2199_AD4_ISRC_ENVF_ISRC_EN_BIT 4
#define D2199_AD4_ISRC_ENVF_ISRC_EN_LEN 1
#define D2199_AD4_ISRC_ENVF_ISRC_EN_MASK 0x10
#define D2199_TBAT2_ISRC_EN_BIT 3
#define D2199_TBAT2_ISRC_EN_LEN 1
#define D2199_TBAT2_ISRC_EN_MASK 0x08
#define D2199_AUTO_AD5_EN_BIT 2
#define D2199_AUTO_AD5_EN_LEN 1
#define D2199_AUTO_AD5_EN_MASK 0x04
#define D2199_AUTO_AD4_EN_BIT 1
#define D2199_AUTO_AD4_EN_LEN 1
#define D2199_AUTO_AD4_EN_MASK 0x02
#define D2199_AUTO_VDD_EN_BIT 0
#define D2199_AUTO_VDD_EN_LEN 1
#define D2199_AUTO_VDD_EN_MASK 0x01
#define D2199_TEMP1_ISRC_EN_BIT 5
#define D2199_TEMP1_ISRC_EN_LEN 1
#define D2199_TEMP1_ISRC_EN_MASK 0x20
#define D2199_TEMP2_ISRC_EN_BIT 3
#define D2199_TEMP2_ISRC_EN_LEN 1
#define D2199_TEMP2_ISRC_EN_MASK 0x08
#define D2199_AUTO_AIN_EN_BIT 2
#define D2199_AUTO_AIN_EN_LEN 1
#define D2199_AUTO_AIN_EN_MASK 0x04
#define D2199_AUTO_VF_EN_BIT 1
#define D2199_AUTO_VF_EN_LEN 1
#define D2199_AUTO_VF_EN_MASK 0x02
#define D2199_AUTO_VBAT_EN_BIT 0
#define D2199_AUTO_VBAT_EN_LEN 1
#define D2199_AUTO_VBAT_EN_MASK 0x01

#define D2199_ADC_CONT2_REG 0x0072
#define D2199_AD5_ISRC_EN_BIT 0
#define D2199_AD5_ISRC_EN_LEN 1
#define D2199_AD5_ISRC_EN_MASK 0x01

#define D2199_ADC_RES_L_REG 0x0073
#define D2199_ADC_RES_LSB_BIT 0
#define D2199_ADC_RES_LSB_LEN 4
#define D2199_ADC_RES_LSB_MASK 0x0F

#define D2199_ADC_RES_H_REG 0x0074
#define D2199_ADC_RES_MSB_BIT 0
#define D2199_ADC_RES_MSB_LEN 8
#define D2199_ADC_RES_MSB_MASK 0xFF

#define D2199_VDD_RES_VBAT_RES_REG 0x0075
#define D2199_VDDOUT_RES_VBAT_RES_MSB_BIT 0
#define D2199_VDDOUT_RES_VBAT_RES_MSB_LEN 8
#define D2199_VDDOUT_RES_VBAT_RES_MSB_MASK 0xFF

#define D2199_VDD_MON_VDDOUT_MON_REG 0x0076
#define D2199_VDDOUT_MON_VDDOUT_MON_BIT 0
#define D2199_VDDOUT_MON_VDDOUT_MON_LEN 8
#define D2199_VDDOUT_MON_VDDOUT_MON_MASK 0xFF

#define D2199_TBAT1_RES_TEMP1_RES_REG 0x0077
#define D2199_TBAT1_RES_BIT 0
#define D2199_TBAT1_RES_LEN 8
#define D2199_TBAT1_RES_MASK 0xFF

#define D2199_TBAT1_HIGHP_REG 0x0078
#define D2199_TEMP1_HIGHP_REG 0x0078
#define D2199_TBAT1_HIGHPTEMP1_HIGHP_BIT 0
#define D2199_TBAT1_HIGHPTEMP1_HIGHP_LEN 8
#define D2199_TBAT1_HIGHPTEMP1_HIGHP_MASK 0xFF

#define D2199_TBAT1_HIGHN_REG 0x0079
#define D2199_TEMP1_HIGHN_REG 0x0079
#define D2199_TBAT1_HIGHNTEMP1_HIGHN_BIT 0
#define D2199_TBAT1_HIGHNTEMP1_HIGHN_LEN 8
#define D2199_TBAT1_HIGHNTEMP1_HIGHN_MASK 0xFF

#define D2199_TBAT1_LOW_TEMP1_LOW_REG 0x007A
#define D2199_TBAT1_LOW_TEMP1_LOW_BIT 0
#define D2199_TBAT1_LOW_TEMP1_LOW_LEN 8
#define D2199_TBAT1_LOW_TEMP1_LOW_MASK 0xFF

#define D2199_T_OFFSET_REG 0x007B
#define D2199_T_OFFSET_BIT 0
#define D2199_T_OFFSET_LEN 8
#define D2199_T_OFFSET_MASK 0xFF

#define D2199_ADCIN4_RES_VF_RES_REG 0x007C
#define D2199_ADCIN4_RES_VF_RES_MSB_BIT 0
#define D2199_ADCIN4_RES_VF_RES_MSB_LEN 8
#define D2199_ADCIN4_RES_VF_RES_MSB_MASK 0xFF

#define D2199_AUTO4_HIGH_VF_HIGH_REG 0x007D
#define D2199_AUTO4_HIGH_VF_HIGH_BIT 0
#define D2199_AUTO4_HIGH_VF_HIGH_LEN 8
#define D2199_AUTO4_HIGH_VF_HIGH_MASK 0xFF

#define D2199_AUTO4_LOW_VF_LOW_REG 0x007E
#define D2199_AUTO4_LOW_VF_LOW_BIT 0
#define D2199_AUTO4_LOW_VF_LOW_LEN 8
#define D2199_AUTO4_LOW_VF_LOW_MASK 0xFF

#define D2199_ADCIN5_RES_AIN_RES_REG 0x007F
#define D2199_ADCIN5_RES_AIN_RES_MSB_BIT 0
#define D2199_ADCIN5_RES_AIN_RES_MSB_LEN 8
#define D2199_ADCIN5_RES_AIN_RES_MSB_MASK 0xFF

#define D2199_TBAT2_RES_TEMP2_RES_REG 0x0082
#define D2199_TBAT2_RES_BIT 0
#define D2199_TBAT2_RES_LEN 8
#define D2199_TBAT2_RES_MASK 0xFF

#define D2199_TBAT2_HIGHP_REG 0x0083
#define D2199_TEMP2_HIGHP_REG 0x0083
#define D2199_TBAT2_HIGHPTEMP2_HIGHP_BIT 0
#define D2199_TBAT2_HIGHPTEMP2_HIGHP_LEN 8
#define D2199_TBAT2_HIGHPTEMP2_HIGHP_MASK 0xFF

#define D2199_TBAT2_HIGHN_REG 0x0084
#define D2199_TEMP2_HIGHN_REG 0x0084
#define D2199_TBAT2_HIGHNTEMP2_HIGHN_BIT 0
#define D2199_TBAT2_HIGHNTEMP2_HIGHN_LEN 8
#define D2199_TBAT2_HIGHNTEMP2_HIGHN_MASK 0xFF

#define D2199_TBAT2_LOW_TEMP2_LOW_REG 0x0085
#define D2199_TBAT2_LOW_TEMP2_LOW_BIT 0
#define D2199_TBAT2_LOW_TEMP2_LOW_LEN 8
#define D2199_TBAT2_LOW_TEMP2_LOW_MASK 0xFF

#define D2199_TJUNC_RES_REG 0x0086
#define D2199_TJUNC_RES_BIT 0
#define D2199_TJUNC_RES_LEN 8
#define D2199_TJUNC_RES_MASK 0xFF

#define D2199_ADC_RES_AUTO1_REG 0x0087
#define D2199_TBAT1_RES_LSB_TEMP1_RES_LSB_BIT 4
#define D2199_TBAT1_RES_LSB_TEMP1_RES_LSB_LEN 4
#define D2199_TBAT1_RES_LSB_TEMP1_RES_LSB_MASK 0xF0
#define D2199_VDDOUT_RES_LSB_VBAT_RES_LSB_BIT 0
#define D2199_VDDOUT_RES_LSB_VBAT_RES_LSB_LEN 4
#define D2199_VDDOUT_RES_LSB_VBAT_RES_LSB_MASK 0x0F

#define D2199_ADC_RES_AUTO2_REG 0x0088
#define D2199_ADCIN5_RES_LSB_AIN_RES_LSB_BIT 4
#define D2199_ADCIN5_RES_LSB_AIN_RES_LSB_LEN 4
#define D2199_ADCIN5_RES_LSB_AIN_RES_LSB_MASK 0xF0
#define D2199_ADCIN4_RES_LSB_VF_RES_LSB_BIT 0
#define D2199_ADCIN4_RES_LSB_VF_RES_LSB_LEN 4
#define D2199_ADCIN4_RES_LSB_VF_RES_LSB_MASK 0x0F

#define D2199_ADC_RES_AUTO3_REG 0x0089
#define D2199_TJUNC_RES_LSB_BIT 4
#define D2199_TJUNC_RES_LSB_LEN 4
#define D2199_TJUNC_RES_LSB_MASK 0xF0
#define D2199_TBAT2_RES_LSB_TEMP2_RES_LSB_BIT 0
#define D2199_TBAT2_RES_LSB_TEMP2_RES_LSB_LEN 4
#define D2199_TBAT2_RES_LSB_TEMP2_RES_LSB_MASK 0x0F


/*
 *     RTC
 */

#define D2199_COUNT_S_REG 0x008A
#define D2199_COUNT_SEC_BIT 0
#define D2199_COUNT_SEC_LEN 6
#define D2199_COUNT_SEC_MASK 0x3F

#define D2199_COUNT_MI_REG 0x008B
#define D2199_COUNT_MIN_BIT 0
#define D2199_COUNT_MIN_LEN 6
#define D2199_COUNT_MIN_MASK 0x3F

#define D2199_COUNT_H_REG 0x008C
#define D2199_COUNT_HOUR_BIT 0
#define D2199_COUNT_HOUR_LEN 5
#define D2199_COUNT_HOUR_MASK 0x1F

#define D2199_COUNT_D_REG 0x008D
#define D2199_COUNT_DAY_BIT 0
#define D2199_COUNT_DAY_LEN 5
#define D2199_COUNT_DAY_MASK 0x1F

#define D2199_COUNT_MO_REG 0x008E
#define D2199_COUNT_MONTH_BIT 0
#define D2199_COUNT_MONTH_LEN 4
#define D2199_COUNT_MONTH_MASK 0x0F

#define D2199_COUNT_Y_REG 0x008F
#define D2199_MONITOR_BIT 6
#define D2199_MONITOR_LEN 1
#define D2199_MONITOR_MASK 0x40
#define D2199_COUNT_YEAR_BIT 0
#define D2199_COUNT_YEAR_LEN 6
#define D2199_COUNT_YEAR_MASK 0x3F

#define D2199_ALARM_S_REG 0x0090
#define D2199_ALARM_SEC_BIT 0
#define D2199_ALARM_SEC_LEN 6
#define D2199_ALARM_SEC_MASK 0x3F

#define D2199_ALARM_MI_REG 0x0091
#define D2199_TICK_TYPE_BIT 7
#define D2199_TICK_TYPE_LEN 1
#define D2199_TICK_TYPE_MASK 0x80
#define D2199_ALARM_MIN_BIT 0
#define D2199_ALARM_MIN_LEN 6
#define D2199_ALARM_MIN_MASK 0x3F

#define D2199_ALARM_H_REG 0x0092
#define D2199_ALARM_HOUR_BIT 0
#define D2199_ALARM_HOUR_LEN 5
#define D2199_ALARM_HOUR_MASK 0x1F

#define D2199_ALARM_D_REG 0x0093
#define D2199_ALARM_DAY_BIT 0
#define D2199_ALARM_DAY_LEN 5
#define D2199_ALARM_DAY_MASK 0x1F

#define D2199_ALARM_MO_REG 0x0094
#define D2199_ALARM_MONTH_BIT 0
#define D2199_ALARM_MONTH_LEN 4
#define D2199_ALARM_MONTH_MASK 0x0F

#define D2199_ALARM_Y_REG 0x0095
#define D2199_TICK_ON_BIT 7
#define D2199_TICK_ON_LEN 1
#define D2199_TICK_ON_MASK 0x80
#define D2199_ALARM_ON_BIT 6
#define D2199_ALARM_ON_LEN 1
#define D2199_ALARM_ON_MASK 0x40
#define D2199_ALARM_YEAR_BIT 0
#define D2199_ALARM_YEAR_LEN 6
#define D2199_ALARM_YEAR_MASK 0x3F


/*
 *   OTP Config
 */

#define D2199_CHIP_ID_REG 0x0096
#define D2199_MRC_BIT 4
#define D2199_MRC_LEN 4
#define D2199_MRC_MASK 0xF0
#define D2199_TRC_BIT 0
#define D2199_TRC_LEN 4
#define D2199_TRC_MASK 0x0F

#define D2199_CONFIG_ID_REG 0x0097
#define D2199_CUSTOMER_ID_BIT 3
#define D2199_CUSTOMER_ID_LEN 5
#define D2199_CUSTOMER_ID_MASK 0xF8
#define D2199_CONF_ID_BIT 0
#define D2199_CONF_ID_LEN 3
#define D2199_CONF_ID_MASK 0x07

#define D2199_OTP_CONT_REG 0x0098
#define D2199_GP_WRITE_DIS_BIT 7
#define D2199_GP_WRITE_DIS_LEN 1
#define D2199_GP_WRITE_DIS_MASK 0x80
#define D2199_OTP_CONF_LOCK_BIT 6
#define D2199_OTP_CONF_LOCK_LEN 1
#define D2199_OTP_CONF_LOCK_MASK 0x40
#define D2199_OTP_GP_LOCK_BIT 5
#define D2199_OTP_GP_LOCK_LEN 1
#define D2199_OTP_GP_LOCK_MASK 0x20
#define D2199_OTP_CONF_BIT 3
#define D2199_OTP_CONF_LEN 1
#define D2199_OTP_CONF_MASK 0x08
#define D2199_OTP_GP_BIT 2
#define D2199_OTP_GP_LEN 1
#define D2199_OTP_GP_MASK 0x04
#define D2199_OTP_RP_BIT 1
#define D2199_OTP_RP_LEN 1
#define D2199_OTP_RP_MASK 0x02
#define D2199_OTP_TRANSFER_BIT 0
#define D2199_OTP_TRANSFER_LEN 1
#define D2199_OTP_TRANSFER_MASK 0x01

#define D2199_OSC_TRIM_REG 0x0099
#define D2199_TRIM_32K_BIT 0
#define D2199_TRIM_32K_LEN 8
#define D2199_TRIM_32K_MASK 0xFF

#define D2199_GP_ID_0_REG 0x009A
#define D2199_GP_0_BIT 0
#define D2199_GP_0_LEN 8
#define D2199_GP_0_MASK 0xFF

#define D2199_GP_ID_1_REG 0x009B
#define D2199_GP_1_BIT 0
#define D2199_GP_1_LEN 8
#define D2199_GP_1_MASK 0xFF

#define D2199_GP_ID_2_REG 0x009C
#define D2199_GP_2_BIT 0
#define D2199_GP_2_LEN 8
#define D2199_GP_2_MASK 0xFF

#define D2199_GP_ID_3_REG 0x009D
#define D2199_GP_3_BIT 0
#define D2199_GP_3_LEN 8
#define D2199_GP_3_MASK 0xFF

#define D2199_GP_ID_4_REG 0x009E
#define D2199_GP_4_BIT 0
#define D2199_GP_4_LEN 8
#define D2199_GP_4_MASK 0xFF

#define D2199_GP_ID_5_REG 0x009F
#define D2199_GP_5_BIT 0
#define D2199_GP_5_LEN 8
#define D2199_GP_5_MASK 0xFF


/*
 *    Audio
 */

#define D2199_AUDIO_REG_DFLT_0_REG 0x00A0
#define D2199_AUD_REG_0_BIT 0
#define D2199_AUD_REG_0_LEN 8
#define D2199_AUD_REG_0_MASK 0xFF

#define D2199_AUDIO_REG_DFLT_1_REG 0x00A1
#define D2199_AUD_REG_1_BIT 0
#define D2199_AUD_REG_1_LEN 8
#define D2199_AUD_REG_1_MASK 0xFF

#define D2199_AUDIO_REG_DFLT_2_REG 0x00A2
#define D2199_AUD_REG_2_BIT 0
#define D2199_AUD_REG_2_LEN 8
#define D2199_AUD_REG_2_MASK 0xFF

#define D2199_AUDIO_REG_DFLT_3_REG 0x00A3
#define D2199_AUD_REG_3_BIT 0
#define D2199_AUD_REG_3_LEN 8
#define D2199_AUD_REG_3_MASK 0xFF

#define D2199_AUDIO_REG_DFLT_4_REG 0x00A4
#define D2199_AUD_REG_4_BIT 0
#define D2199_AUD_REG_4_LEN 8
#define D2199_AUD_REG_4_MASK 0xFF

#define D2199_AUDIO_REG_DFLT_5_REG 0x00A5
#define D2199_AUD_REG_5_BIT 0
#define D2199_AUD_REG_5_LEN 8
#define D2199_AUD_REG_5_MASK 0xFF

#define D2199_AUDIO_REG_DFLT_6_REG 0x00A6
#define D2199_AUD_REG_6_BIT 0
#define D2199_AUD_REG_6_LEN 8
#define D2199_AUD_REG_6_MASK 0xFF

#define D2199_AUDIO_REG_DFLT_7_REG 0x00A7
#define D2199_AUD_REG_7_BIT 0
#define D2199_AUD_REG_7_LEN 8
#define D2199_AUD_REG_7_MASK 0xFF

#define D2199_BUCK2_5_CONF1_REG 0x00DF
#define D2199_BUCK_6_EXT_CTRL_EN_BIT 7
#define D2199_BUCK_6_EXT_CTRL_EN_LEN 1
#define D2199_BUCK_6_EXT_CTRL_EN_MASK 0x80
#define D2199_BUCK_5_EXT_CTRL_EN_BIT 6
#define D2199_BUCK_5_EXT_CTRL_EN_LEN 1
#define D2199_BUCK_5_EXT_CTRL_EN_MASK 0x40
#define D2199_LDO18_EXT_CTRL_EN_BIT 5
#define D2199_LDO18_EXT_CTRL_EN_LEN 1
#define D2199_LDO18_EXT_CTRL_EN_MASK 0x20
#define D2199_BUCK_5_HALF_RAMP_RATE_BIT 3
#define D2199_BUCK_5_HALF_RAMP_RATE_LEN 1
#define D2199_BUCK_5_HALF_RAMP_RATE_MASK 0x08
#define D2199_BUCK_4_HALF_RAMP_RATE_BIT 2
#define D2199_BUCK_4_HALF_RAMP_RATE_LEN 1
#define D2199_BUCK_4_HALF_RAMP_RATE_MASK 0x04
#define D2199_BUCK_3_HALF_RAMP_RATE_BIT 1
#define D2199_BUCK_3_HALF_RAMP_RATE_LEN 1
#define D2199_BUCK_3_HALF_RAMP_RATE_MASK 0x02
#define D2199_BUCK_2_HALF_RAMP_RATE_BIT 0
#define D2199_BUCK_2_HALF_RAMP_RATE_LEN 1
#define D2199_BUCK_2_HALF_RAMP_RATE_MASK 0x01

// for power on cause. see kernel_restart function in sys.c file.
#define PMIC_GENERAL_DOWNLOAD_MODE_NONE	0
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD1	1
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD2	2
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD3	3
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD4	4
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD5	5
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD6	6
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD7	7
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD8	8
#define PMIC_GENERAL_DOWNLOAD_MODE_SUD9	9
#define PMIC_GENERAL_DOWNLOAD_MODE_FUS	10

#if defined(CONFIG_SPA) ||			\
	defined(CONFIG_BATTERY_SAMSUNG)
unsigned char d2199_get_power_on_reason(void);
#define PMIC_GENERAL_USE_REGISTER 0xEA
#define PMIC_GENERAL_USE_BOOT_BY_NONE		0
#define PMIC_GENERAL_USE_BOOT_BY_ONKEY	(0x1 << 0)
#define PMIC_GENERAL_USE_BOOT_BY_CHG		(0x1 << 1)
#define PMIC_GENERAL_USE_BOOT_BY_EXTON	(0x1 << 2)
#define PMIC_GENERAL_USE_BOOT_BY_RTC_ALARM	(0x1 << 3)
#define PMIC_GENERAL_USE_BOOT_BY_FOTA		(0x1 << 4)
#define PMIC_GENERAL_USE_BOOT_BY_FULL_RESET		(0x1 << 5)
#define PMIC_GENERAL_USE_BOOT_BY_HW_RESET		(0x1 << 6)
#define PMIC_GENERAL_USE_BOOT_BY_INTENDED_RESET	(0x1 << 7)
#define PMIC_GENERAL_USE_BOOT_BY_DEBUGLEVEL_LOW	(0x1 << 7) | 0x1
#define PMIC_GENERAL_USE_BOOT_BY_DEBUGLEVEL_MID	(0x1 << 6) | 0x1
#define PMIC_GENERAL_USE_BOOT_BY_DEBUGLEVEL_HIGH	(0x1 << 5) | 0x1
#define PMIC_GENERAL_USE_BOOT_BY_RECOVERY_DONE	(0x1 << 4) | 0x1
#endif
#endif /* __D2199_REGISTERS_H */
