TimeQuest Timing Analyzer report for top
Fri Aug 12 14:11:30 2016
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'enc:enc|out_200hz'
 13. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 14. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 15. Hold: 'clk'
 16. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 17. Hold: 'enc:enc|out_200hz'
 18. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 19. Recovery: 'rs232_rx'
 20. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 21. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 22. Removal: 'rs232_rx'
 23. Minimum Pulse Width: 'clk'
 24. Minimum Pulse Width: 'rs232_rx'
 25. Minimum Pulse Width: 'enc:enc|out_200hz'
 26. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 27. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Setup Transfers
 39. Hold Transfers
 40. Recovery Transfers
 41. Removal Transfers
 42. Report TCCS
 43. Report RSKM
 44. Unconstrained Paths
 45. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; enc:enc|out_200hz                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { enc:enc|out_200hz }                         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }       ;
; rs232_rx                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                  ;
; speed_select:speed_select|buad_clk_rx_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg } ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 92.61 MHz  ; 92.61 MHz       ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 98.15 MHz  ; 98.15 MHz       ; clk                                       ;      ;
; 145.94 MHz ; 145.94 MHz      ; enc:enc|out_200hz                         ;      ;
; 447.63 MHz ; 447.63 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Setup Summary                                                      ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -9.188 ; -594.662      ;
; enc:enc|out_200hz                         ; -5.852 ; -57.893       ;
; speed_select:speed_select|buad_clk_rx_reg ; -4.899 ; -89.818       ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.234 ; -1.234        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.826 ; -1.826        ;
; speed_select:speed_select|buad_clk_rx_reg ; -1.245 ; -9.960        ;
; enc:enc|out_200hz                         ; 1.680  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.680  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Recovery Summary                                                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; rs232_rx                                  ; -2.817 ; -2.817        ;
; speed_select:speed_select|buad_clk_rx_reg ; 1.228  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Removal Summary                                                    ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg ; -1.282 ; -1.282        ;
; rs232_rx                                  ; 3.263  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Minimum Pulse Width Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.289 ; -2.289        ;
; rs232_rx                                  ; -2.289 ; -2.289        ;
; enc:enc|out_200hz                         ; 0.234  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg ; 0.234  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                 ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -9.188 ; enc:enc|count_reg[10] ; enc:enc|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.855      ;
; -9.188 ; enc:enc|count_reg[10] ; enc:enc|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.855      ;
; -9.188 ; enc:enc|count_reg[10] ; enc:enc|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.855      ;
; -9.188 ; enc:enc|count_reg[10] ; enc:enc|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.855      ;
; -9.188 ; enc:enc|count_reg[10] ; enc:enc|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.855      ;
; -9.188 ; enc:enc|count_reg[10] ; enc:enc|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.855      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.167 ; enc:enc|count_reg[10] ; enc:enc|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.834      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.160 ; enc:enc|count_reg[10] ; enc:enc|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.827      ;
; -9.011 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.678      ;
; -9.011 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.678      ;
; -9.011 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.678      ;
; -9.011 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.678      ;
; -9.011 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.678      ;
; -9.011 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.678      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.990 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.657      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.983 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.650      ;
; -8.675 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.342      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.654 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.321      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.647 ; enc:enc|count_reg[7]  ; enc:enc|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.593 ; enc:enc|count_reg[10] ; enc:enc|count_reg[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.260      ;
; -8.593 ; enc:enc|count_reg[10] ; enc:enc|count_reg[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.260      ;
; -8.593 ; enc:enc|count_reg[10] ; enc:enc|count_reg[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.260      ;
; -8.593 ; enc:enc|count_reg[10] ; enc:enc|count_reg[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.260      ;
; -8.593 ; enc:enc|count_reg[10] ; enc:enc|count_reg[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.260      ;
; -8.593 ; enc:enc|count_reg[10] ; enc:enc|count_reg[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.260      ;
; -8.416 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.083      ;
; -8.416 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.083      ;
; -8.416 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.083      ;
; -8.416 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.083      ;
; -8.416 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.083      ;
; -8.416 ; enc:enc|count_reg[9]  ; enc:enc|count_reg[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.083      ;
; -8.351 ; enc:enc|count_reg[11] ; enc:enc|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.018      ;
; -8.351 ; enc:enc|count_reg[11] ; enc:enc|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.018      ;
; -8.351 ; enc:enc|count_reg[11] ; enc:enc|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.018      ;
; -8.351 ; enc:enc|count_reg[11] ; enc:enc|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.018      ;
; -8.351 ; enc:enc|count_reg[11] ; enc:enc|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.018      ;
; -8.351 ; enc:enc|count_reg[11] ; enc:enc|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.018      ;
; -8.343 ; enc:enc|count_reg[10] ; enc:enc|out_200hz     ; clk          ; clk         ; 1.000        ; 0.000      ; 9.010      ;
; -8.330 ; enc:enc|count_reg[11] ; enc:enc|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.997      ;
; -8.330 ; enc:enc|count_reg[11] ; enc:enc|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.997      ;
; -8.330 ; enc:enc|count_reg[11] ; enc:enc|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.997      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'enc:enc|out_200hz'                                                                                                                    ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; -5.852 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.519      ;
; -5.852 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.519      ;
; -5.852 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.519      ;
; -5.852 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.519      ;
; -5.852 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.519      ;
; -5.852 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.519      ;
; -5.852 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.519      ;
; -5.852 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.519      ;
; -5.688 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.355      ;
; -5.688 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.355      ;
; -5.688 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.355      ;
; -5.688 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.355      ;
; -5.688 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.355      ;
; -5.688 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.355      ;
; -5.688 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.355      ;
; -5.688 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.355      ;
; -5.314 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.981      ;
; -5.314 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.981      ;
; -5.314 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.981      ;
; -5.314 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.981      ;
; -5.314 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.981      ;
; -5.314 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.981      ;
; -5.314 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.981      ;
; -5.314 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.981      ;
; -4.873 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.540      ;
; -4.668 ; enc:enc|pha_count[2]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.335      ;
; -4.504 ; enc:enc|pha_count[0]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.171      ;
; -4.295 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.962      ;
; -4.295 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.962      ;
; -4.295 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.962      ;
; -4.295 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.962      ;
; -4.295 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.962      ;
; -4.295 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.962      ;
; -4.295 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.962      ;
; -4.295 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.962      ;
; -4.174 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.841      ;
; -4.174 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.841      ;
; -4.174 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.841      ;
; -4.174 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.841      ;
; -4.174 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.841      ;
; -4.174 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.841      ;
; -4.174 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.841      ;
; -4.174 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.841      ;
; -4.138 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.805      ;
; -4.138 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.805      ;
; -4.138 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.805      ;
; -4.138 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.805      ;
; -4.138 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.805      ;
; -4.138 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.805      ;
; -4.138 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.805      ;
; -4.138 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.805      ;
; -4.130 ; enc:enc|pha_count[1]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.797      ;
; -3.958 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.625      ;
; -3.958 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.625      ;
; -3.958 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.625      ;
; -3.958 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.625      ;
; -3.958 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.625      ;
; -3.958 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.625      ;
; -3.958 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.625      ;
; -3.958 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.625      ;
; -3.063 ; enc:enc|pha_count[7]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.730      ;
; -2.942 ; enc:enc|pha_count[6]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.609      ;
; -2.906 ; enc:enc|pha_count[5]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.573      ;
; -2.053 ; enc:enc|pha_count[4]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.720      ;
; -1.866 ; enc:enc|pha_count[3]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.533      ;
; -1.722 ; enc:enc|Phase90_Count[0] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.389      ;
; -1.720 ; enc:enc|Phase90_Count[0] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.387      ;
; -1.719 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.386      ;
; -1.453 ; enc:enc|pha_reg          ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.120      ;
; -1.452 ; enc:enc|phb_reg          ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.119      ;
; -1.248 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[0] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.915      ;
; -1.236 ; enc:enc|Phase90_Count[1] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.903      ;
; -1.235 ; enc:enc|Phase90_Count[1] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.902      ;
; -1.234 ; enc:enc|Phase90_Count[1] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.901      ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -4.899 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.066      ;
; -4.899 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.066      ;
; -4.899 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.066      ;
; -4.899 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.066      ;
; -4.899 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.066      ;
; -4.899 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.066      ;
; -4.899 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.066      ;
; -4.899 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.066      ;
; -4.825 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.992      ;
; -4.825 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.992      ;
; -4.825 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.992      ;
; -4.825 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.992      ;
; -4.825 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.992      ;
; -4.825 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.992      ;
; -4.825 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.992      ;
; -4.825 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.992      ;
; -4.820 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.987      ;
; -4.759 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.926      ;
; -4.702 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.869      ;
; -4.701 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.868      ;
; -4.628 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.795      ;
; -4.607 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.774      ;
; -4.530 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.697      ;
; -4.530 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.697      ;
; -4.530 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.697      ;
; -4.530 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.697      ;
; -4.530 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.697      ;
; -4.530 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.697      ;
; -4.530 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.697      ;
; -4.530 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.697      ;
; -4.526 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.693      ;
; -4.525 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.692      ;
; -4.478 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.645      ;
; -4.449 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.616      ;
; -4.410 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.577      ;
; -4.393 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.560      ;
; -4.390 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.557      ;
; -4.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.498      ;
; -4.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.498      ;
; -4.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.498      ;
; -4.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.498      ;
; -4.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.498      ;
; -4.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.498      ;
; -4.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.498      ;
; -4.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.498      ;
; -4.313 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.480      ;
; -4.222 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.389      ;
; -4.165 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.332      ;
; -4.165 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.332      ;
; -4.137 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.304      ;
; -4.132 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.299      ;
; -4.005 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.172      ;
; -3.766 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.933      ;
; -3.766 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.933      ;
; -3.749 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.916      ;
; -3.650 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.817      ;
; -3.635 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.802      ;
; -3.581 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.748      ;
; -3.377 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.544      ;
; -3.376 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.543      ;
; -3.267 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.434      ;
; -3.263 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.430      ;
; -3.226 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.393      ;
; -3.212 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.379      ;
; -3.073 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.240      ;
; -2.894 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.061      ;
; -2.770 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.937      ;
; -2.742 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.409      ;
; -2.674 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.341      ;
; -2.653 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.820      ;
; -2.580 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.247      ;
; -2.567 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.234      ;
; -2.565 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.232      ;
; -2.267 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.934      ;
; -2.199 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.866      ;
; -2.198 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.865      ;
; -2.187 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.854      ;
; -2.181 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.848      ;
; -2.159 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.826      ;
; -2.150 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.817      ;
; -2.075 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.742      ;
; -2.053 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.720      ;
; -2.009 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.676      ;
; -1.930 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.597      ;
; -1.925 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.592      ;
; -1.924 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.591      ;
; -1.924 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.591      ;
; -1.893 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.560      ;
; -1.875 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.542      ;
; -1.852 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.519      ;
; -1.837 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.504      ;
; -1.831 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.498      ;
; -1.829 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.496      ;
; -1.815 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.482      ;
; -1.766 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.433      ;
; -1.718 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.385      ;
; -1.680 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.347      ;
; -1.680 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.347      ;
; -1.680 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.347      ;
; -1.584 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.592      ; 6.343      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.234 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.901      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                            ;
+--------+--------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                   ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.826 ; enc:enc|out_200hz                    ; enc:enc|out_200hz                         ; enc:enc|out_200hz                   ; clk         ; 0.000        ; 3.681      ; 2.452      ;
; -1.326 ; enc:enc|out_200hz                    ; enc:enc|out_200hz                         ; enc:enc|out_200hz                   ; clk         ; -0.500       ; 3.681      ; 2.452      ;
; 1.093  ; flag_reg                             ; Current.WAIT                              ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 1.508      ; 2.322      ;
; 1.179  ; flag_reg                             ; Current.SAVE                              ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 1.508      ; 2.408      ;
; 1.412  ; Buff_temp[9]                         ; Rx_cmd[9]                                 ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.415  ; Buff_temp[1]                         ; Rx_cmd[1]                                 ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.636      ;
; 1.420  ; Buff_temp[22]                        ; Rx_cmd[22]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.421  ; Buff_temp[20]                        ; Rx_cmd[20]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.421  ; Buff_temp[18]                        ; Rx_cmd[18]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.421  ; Buff_temp[8]                         ; Rx_cmd[8]                                 ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.424  ; Buff_temp[0]                         ; Rx_cmd[0]                                 ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.428  ; Buff_temp[17]                        ; Rx_cmd[17]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.649      ;
; 1.433  ; Buff_temp[7]                         ; Rx_cmd[7]                                 ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.654      ;
; 1.437  ; Buff_temp[3]                         ; Rx_cmd[3]                                 ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.658      ;
; 1.439  ; Buff_temp[14]                        ; Rx_cmd[14]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.440  ; Buff_temp[23]                        ; Rx_cmd[23]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.443  ; Buff_temp[13]                        ; Rx_cmd[13]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.664      ;
; 1.447  ; Buff_temp[4]                         ; Rx_cmd[4]                                 ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.668      ;
; 1.590  ; flag_reg                             ; Flag_temp                                 ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 1.508      ; 2.819      ;
; 1.672  ; Buff_temp[16]                        ; Rx_cmd[16]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.893      ;
; 1.777  ; Buff_temp[19]                        ; Rx_cmd[19]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.998      ;
; 1.792  ; Buff_temp[12]                        ; Rx_cmd[12]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.013      ;
; 1.795  ; Buff_temp[15]                        ; Rx_cmd[15]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.932  ; Buff_temp[0]                         ; Buff_temp[0]                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.933  ; Buff_temp[10]                        ; Buff_temp[10]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.154      ;
; 1.936  ; Buff_temp[21]                        ; Buff_temp[21]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.937  ; Buff_temp[8]                         ; Buff_temp[8]                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.937  ; Buff_temp[1]                         ; Buff_temp[1]                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.941  ; my_uart_rx:my_uart_rx|rx_enable_reg  ; speed_select:speed_select|buad_clk_rx_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 6.219      ;
; 1.942  ; Buff_temp[8]                         ; Buff_temp[16]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.163      ;
; 1.943  ; Buff_temp[7]                         ; Buff_temp[7]                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.164      ;
; 1.948  ; Buff_temp[23]                        ; Buff_temp[23]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.949  ; Buff_temp[13]                        ; Buff_temp[13]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.170      ;
; 1.952  ; Buff_temp[14]                        ; Buff_temp[14]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.173      ;
; 1.956  ; Buff_temp[7]                         ; Buff_temp[15]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.177      ;
; 1.958  ; Buff_temp[4]                         ; Buff_temp[4]                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.179      ;
; 1.959  ; Current.SAVE                         ; Current.IDLE                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.180      ;
; 1.974  ; Buff_temp[4]                         ; Buff_temp[12]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.195      ;
; 2.080  ; flag_reg                             ; Current.S1                                ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 1.508      ; 3.309      ;
; 2.101  ; speed_select:speed_select|cnt_rx[12] ; speed_select:speed_select|cnt_rx[12]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.322      ;
; 2.107  ; Buff_temp[19]                        ; Buff_temp[19]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; enc:enc|count_reg[5]                 ; enc:enc|count_reg[5]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.115  ; Buff_temp[21]                        ; Rx_cmd[21]                                ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.336      ;
; 2.116  ; enc:enc|count_reg[6]                 ; enc:enc|count_reg[6]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; enc:enc|count_reg[16]                ; enc:enc|count_reg[16]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; speed_select:speed_select|cnt_rx[6]  ; speed_select:speed_select|cnt_rx[6]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; Buff_temp[11]                        ; Buff_temp[11]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; enc:enc|count_reg[13]                ; enc:enc|count_reg[13]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; enc:enc|count_reg[23]                ; enc:enc|count_reg[23]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.125  ; Buff_temp[12]                        ; Buff_temp[12]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; enc:enc|count_reg[7]                 ; enc:enc|count_reg[7]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[8]                 ; enc:enc|count_reg[8]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[3]                 ; enc:enc|count_reg[3]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[15]                ; enc:enc|count_reg[15]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[17]                ; enc:enc|count_reg[17]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[18]                ; enc:enc|count_reg[18]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[25]                ; enc:enc|count_reg[25]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; speed_select:speed_select|cnt_rx[8]  ; speed_select:speed_select|cnt_rx[8]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; Buff_temp[5]                         ; Buff_temp[13]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.133  ; enc:enc|count_reg[26]                ; enc:enc|count_reg[26]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.354      ;
; 2.134  ; Buff_temp[6]                         ; Buff_temp[6]                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; Buff_temp[9]                         ; Buff_temp[9]                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; speed_select:speed_select|cnt_rx[5]  ; speed_select:speed_select|cnt_rx[5]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; speed_select:speed_select|cnt_rx[3]  ; speed_select:speed_select|cnt_rx[3]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.136  ; Buff_temp[15]                        ; Buff_temp[15]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.136  ; speed_select:speed_select|cnt_rx[7]  ; speed_select:speed_select|cnt_rx[7]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.137  ; Buff_temp[16]                        ; Buff_temp[16]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.358      ;
; 2.138  ; Buff_temp[15]                        ; Buff_temp[23]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.359      ;
; 2.143  ; Buff_temp[6]                         ; Buff_temp[14]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.149  ; Current.IDLE                         ; Current.IDLE                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.370      ;
; 2.151  ; enc:enc|count_reg[27]                ; enc:enc|count_reg[27]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.372      ;
; 2.151  ; enc:enc|count_reg[28]                ; enc:enc|count_reg[28]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.372      ;
; 2.152  ; Buff_temp[18]                        ; Buff_temp[18]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.373      ;
; 2.152  ; Buff_temp[17]                        ; Buff_temp[17]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.373      ;
; 2.159  ; Current.IDLE                         ; Current.WAIT                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.164  ; Current.IDLE                         ; Current.SAVE                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.385      ;
; 2.171  ; Buff_temp[14]                        ; Buff_temp[22]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.392      ;
; 2.212  ; enc:enc|count_reg[4]                 ; enc:enc|count_reg[4]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.221  ; enc:enc|count_reg[9]                 ; enc:enc|count_reg[9]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; enc:enc|count_reg[14]                ; enc:enc|count_reg[14]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; enc:enc|count_reg[19]                ; enc:enc|count_reg[19]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; enc:enc|count_reg[24]                ; enc:enc|count_reg[24]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; speed_select:speed_select|cnt_rx[11] ; speed_select:speed_select|cnt_rx[11]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.222  ; speed_select:speed_select|cnt_rx[10] ; speed_select:speed_select|cnt_rx[10]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.230  ; enc:enc|count_reg[11]                ; enc:enc|count_reg[11]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; enc:enc|count_reg[21]                ; enc:enc|count_reg[21]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; speed_select:speed_select|cnt_rx[9]  ; speed_select:speed_select|cnt_rx[9]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.231  ; enc:enc|count_reg[12]                ; enc:enc|count_reg[12]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; enc:enc|count_reg[10]                ; enc:enc|count_reg[10]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; enc:enc|count_reg[20]                ; enc:enc|count_reg[20]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; enc:enc|count_reg[22]                ; enc:enc|count_reg[22]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.232  ; enc:enc|count_reg[29]                ; enc:enc|count_reg[29]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.453      ;
; 2.232  ; enc:enc|count_reg[31]                ; enc:enc|count_reg[31]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.453      ;
; 2.239  ; speed_select:speed_select|cnt_rx[2]  ; speed_select:speed_select|cnt_rx[2]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.460      ;
; 2.240  ; speed_select:speed_select|cnt_rx[0]  ; speed_select:speed_select|cnt_rx[0]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.461      ;
; 2.241  ; speed_select:speed_select|cnt_rx[4]  ; speed_select:speed_select|cnt_rx[4]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.462      ;
; 2.248  ; Buff_temp[20]                        ; Buff_temp[20]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.469      ;
; 2.249  ; Buff_temp[22]                        ; Buff_temp[22]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.470      ;
; 2.250  ; enc:enc|count_reg[0]                 ; enc:enc|count_reg[0]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.471      ;
; 2.250  ; enc:enc|count_reg[1]                 ; enc:enc|count_reg[1]                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.471      ;
+--------+--------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.944      ;
; -1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.944      ;
; -1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.944      ;
; -1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.944      ;
; -1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.944      ;
; -1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.944      ;
; -1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.944      ;
; -1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.944      ;
; -0.745 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.944      ;
; -0.745 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.944      ;
; -0.745 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.944      ;
; -0.745 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.944      ;
; -0.745 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.944      ;
; -0.745 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.944      ;
; -0.745 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.944      ;
; -0.745 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.944      ;
; 0.755  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 5.568      ;
; 0.847  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 5.660      ;
; 0.849  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 5.662      ;
; 1.242  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 6.055      ;
; 1.243  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 6.056      ;
; 1.255  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 5.568      ;
; 1.275  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 6.088      ;
; 1.276  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 6.089      ;
; 1.347  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 5.660      ;
; 1.349  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 5.662      ;
; 1.530  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 6.343      ;
; 1.742  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 6.055      ;
; 1.743  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 6.056      ;
; 1.775  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 6.088      ;
; 1.776  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 6.089      ;
; 1.783  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.004      ;
; 2.030  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 6.343      ;
; 2.126  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.347      ;
; 2.164  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.385      ;
; 2.212  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.433      ;
; 2.261  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.482      ;
; 2.275  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.496      ;
; 2.277  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.498      ;
; 2.283  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.504      ;
; 2.298  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.519      ;
; 2.321  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.542      ;
; 2.339  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.560      ;
; 2.370  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.591      ;
; 2.370  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.591      ;
; 2.371  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.592      ;
; 2.376  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.597      ;
; 2.455  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.676      ;
; 2.499  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.720      ;
; 2.521  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.742      ;
; 2.596  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.817      ;
; 2.605  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.826      ;
; 2.627  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.848      ;
; 2.633  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.854      ;
; 2.644  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.865      ;
; 2.645  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.866      ;
; 2.713  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.934      ;
; 2.873  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.594      ;
; 2.977  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.698      ;
; 3.011  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.232      ;
; 3.013  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.234      ;
; 3.026  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.247      ;
; 3.086  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.807      ;
; 3.096  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.817      ;
; 3.099  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.820      ;
; 3.120  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.341      ;
; 3.149  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.870      ;
; 3.150  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.871      ;
; 3.188  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.409      ;
; 3.216  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.937      ;
; 3.312  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.033      ;
; 3.340  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.061      ;
; 3.381  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.102      ;
; 3.505  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.226      ;
; 3.519  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.240      ;
; 3.709  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.430      ;
; 3.713  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.434      ;
; 3.750  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.471      ;
; 4.080  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.801      ;
; 4.081  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.802      ;
; 4.096  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.817      ;
; 4.097  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.818      ;
; 4.195  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.916      ;
; 4.314  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.035      ;
; 4.414  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.135      ;
; 4.479  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.200      ;
; 4.578  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.299      ;
; 4.583  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.304      ;
; 4.620  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.341      ;
; 4.625  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.346      ;
; 4.759  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.480      ;
; 4.777  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.498      ;
; 4.777  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.498      ;
; 4.777  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.498      ;
; 4.777  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.498      ;
; 4.777  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.498      ;
; 4.777  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.498      ;
; 4.777  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.498      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'enc:enc|out_200hz'                                                                                                                    ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; 1.680 ; enc:enc|Phase90_Count[1] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.901      ;
; 1.681 ; enc:enc|Phase90_Count[1] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.902      ;
; 1.682 ; enc:enc|Phase90_Count[1] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.903      ;
; 1.694 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[0] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.915      ;
; 1.898 ; enc:enc|phb_reg          ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.119      ;
; 1.899 ; enc:enc|pha_reg          ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.120      ;
; 2.116 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.337      ;
; 2.126 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.348      ;
; 2.165 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.386      ;
; 2.166 ; enc:enc|Phase90_Count[0] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.387      ;
; 2.168 ; enc:enc|Phase90_Count[0] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.389      ;
; 2.212 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.433      ;
; 2.240 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.461      ;
; 2.312 ; enc:enc|pha_count[3]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.533      ;
; 2.477 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.698      ;
; 2.499 ; enc:enc|pha_count[4]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.720      ;
; 2.533 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.754      ;
; 2.619 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.840      ;
; 2.948 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.169      ;
; 2.958 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.179      ;
; 2.959 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.180      ;
; 3.059 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.280      ;
; 3.069 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.290      ;
; 3.070 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.291      ;
; 3.152 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.373      ;
; 3.170 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.391      ;
; 3.180 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.401      ;
; 3.180 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.401      ;
; 3.281 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.502      ;
; 3.291 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.512      ;
; 3.352 ; enc:enc|pha_count[5]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.573      ;
; 3.365 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.586      ;
; 3.388 ; enc:enc|pha_count[6]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.609      ;
; 3.509 ; enc:enc|pha_count[7]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.730      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.621 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.842      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.737 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.958      ;
; 3.737 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.958      ;
; 3.737 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.958      ;
; 3.750 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.971      ;
; 3.750 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.971      ;
; 3.750 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.971      ;
; 4.404 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.625      ;
; 4.404 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.625      ;
; 4.404 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.625      ;
; 4.404 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.625      ;
; 4.576 ; enc:enc|pha_count[1]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.797      ;
; 4.584 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.805      ;
; 4.584 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.805      ;
; 4.584 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.805      ;
; 4.584 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.805      ;
; 4.584 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.805      ;
; 4.620 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.841      ;
; 4.620 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.841      ;
; 4.620 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.841      ;
; 4.620 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.841      ;
; 4.620 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.841      ;
; 4.620 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.841      ;
; 4.741 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.962      ;
; 4.741 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.962      ;
; 4.741 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.962      ;
; 4.741 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.962      ;
; 4.741 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.962      ;
; 4.741 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.962      ;
; 4.741 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.962      ;
; 4.950 ; enc:enc|pha_count[0]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.171      ;
; 5.114 ; enc:enc|pha_count[2]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.335      ;
; 5.319 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.540      ;
; 5.319 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.540      ;
; 5.319 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.540      ;
; 5.760 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.981      ;
; 6.298 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.519      ;
; 6.298 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.519      ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.680 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.901      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.817 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; 0.484      ; 3.968      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.228 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.592      ; 3.907      ;
; 1.728 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 4.592      ; 3.907      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.282 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.592      ; 3.907      ;
; -0.782 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.592      ; 3.907      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 3.263 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; 0.484      ; 3.968      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'enc:enc|out_200hz'                                                                             ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|index_reg        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|index_reg        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[4]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[4]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[5]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[5]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[6]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[6]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[7]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[7]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_reg          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_reg          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|phb_reg          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|phb_reg          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[0]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[0]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[1]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[1]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|index_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|index_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|out_200hz|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|out_200hz|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[0]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[0]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[1]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[1]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[2]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[2]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[3]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[3]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[4]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[4]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[5]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[5]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[6]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[6]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[7]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[7]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|phb_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|phb_reg|clk          ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; rst_n     ; clk                                       ; 2.745 ; 2.745 ; Rise       ; clk                                       ;
; rst_n     ; enc:enc|out_200hz                         ; 4.406 ; 4.406 ; Rise       ; enc:enc|out_200hz                         ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 2.084 ; 2.084 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; rst_n     ; clk                                       ; -2.191 ; -2.191 ; Rise       ; clk                                       ;
; rst_n     ; enc:enc|out_200hz                         ; -3.851 ; -3.851 ; Rise       ; enc:enc|out_200hz                         ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; -0.755 ; -0.755 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; led       ; clk               ; 9.688 ; 9.688 ; Rise       ; clk               ;
; BusA[*]   ; enc:enc|out_200hz ; 8.787 ; 8.787 ; Rise       ; enc:enc|out_200hz ;
;  BusA[56] ; enc:enc|out_200hz ; 8.767 ; 8.767 ; Rise       ; enc:enc|out_200hz ;
;  BusA[57] ; enc:enc|out_200hz ; 8.787 ; 8.787 ; Rise       ; enc:enc|out_200hz ;
; BusB[*]   ; enc:enc|out_200hz ; 9.222 ; 9.222 ; Rise       ; enc:enc|out_200hz ;
;  BusB[98] ; enc:enc|out_200hz ; 9.222 ; 9.222 ; Rise       ; enc:enc|out_200hz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; led       ; clk               ; 9.688 ; 9.688 ; Rise       ; clk               ;
; BusA[*]   ; enc:enc|out_200hz ; 8.767 ; 8.767 ; Rise       ; enc:enc|out_200hz ;
;  BusA[56] ; enc:enc|out_200hz ; 8.767 ; 8.767 ; Rise       ; enc:enc|out_200hz ;
;  BusA[57] ; enc:enc|out_200hz ; 8.787 ; 8.787 ; Rise       ; enc:enc|out_200hz ;
; BusB[*]   ; enc:enc|out_200hz ; 9.222 ; 9.222 ; Rise       ; enc:enc|out_200hz ;
;  BusB[98] ; enc:enc|out_200hz ; 9.222 ; 9.222 ; Rise       ; enc:enc|out_200hz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; BusB[96]   ; BusB[97]    ; 8.129 ;    ;    ; 8.129 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; BusB[96]   ; BusB[97]    ; 8.129 ;    ;    ; 8.129 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; BusA[*]   ; clk        ; 8.411 ;      ; Rise       ; clk             ;
;  BusA[56] ; clk        ; 8.411 ;      ; Rise       ; clk             ;
;  BusA[57] ; clk        ; 8.411 ;      ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 8.119 ;      ; Rise       ; clk             ;
;  BusB[98] ; clk        ; 8.119 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; BusA[*]   ; clk        ; 8.411 ;      ; Rise       ; clk             ;
;  BusA[56] ; clk        ; 8.411 ;      ; Rise       ; clk             ;
;  BusA[57] ; clk        ; 8.411 ;      ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 8.119 ;      ; Rise       ; clk             ;
;  BusB[98] ; clk        ; 8.119 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; BusA[*]   ; clk        ; 8.411     ;           ; Rise       ; clk             ;
;  BusA[56] ; clk        ; 8.411     ;           ; Rise       ; clk             ;
;  BusA[57] ; clk        ; 8.411     ;           ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 8.119     ;           ; Rise       ; clk             ;
;  BusB[98] ; clk        ; 8.119     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; BusA[*]   ; clk        ; 8.411     ;           ; Rise       ; clk             ;
;  BusA[56] ; clk        ; 8.411     ;           ; Rise       ; clk             ;
;  BusA[57] ; clk        ; 8.411     ;           ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 8.119     ;           ; Rise       ; clk             ;
;  BusB[98] ; clk        ; 8.119     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 2705     ; 0        ; 0        ; 0        ;
; enc:enc|out_200hz                         ; clk                                       ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; enc:enc|out_200hz                         ; enc:enc|out_200hz                         ; 142      ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 2705     ; 0        ; 0        ; 0        ;
; enc:enc|out_200hz                         ; clk                                       ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; enc:enc|out_200hz                         ; enc:enc|out_200hz                         ; 142      ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                  ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                  ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 140   ; 140  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Fri Aug 12 14:11:27 2016
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (20029): Only one processor detected - disabling parallel compilation
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name enc:enc|out_200hz enc:enc|out_200hz
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.188            -594.662 clk 
    Info (332119):    -5.852             -57.893 enc:enc|out_200hz 
    Info (332119):    -4.899             -89.818 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -1.234              -1.234 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -1.826
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.826              -1.826 clk 
    Info (332119):    -1.245              -9.960 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     1.680               0.000 enc:enc|out_200hz 
    Info (332119):     1.680               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -2.817
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.817              -2.817 rs232_rx 
    Info (332119):     1.228               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -1.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.282              -1.282 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     3.263               0.000 rs232_rx 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 enc:enc|out_200hz 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Fri Aug 12 14:11:30 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


