<!--
::METADATA::
type: method
topic_id: dd-05-circuitos-secuenciales
file_id: metodos-fsm
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 2
tags: [FSM, diseno, sintesis, analisis, maquina-estados]
search_keywords: "mÃ¡quina de estados, FSM, diseÃ±o secuencial, sÃ­ntesis"
-->

> ðŸ  **NavegaciÃ³n:** [â† TeorÃ­a](../theory/DD-05-Teoria-CircuitosSecuenciales.md) | [Problemas â†’](../problems/DD-05-Problemas.md)

---

# MÃ©todos de DiseÃ±o de MÃ¡quinas de Estados Finitos

## MÃ©todo 1: DiseÃ±o SistemÃ¡tico de FSM

### Algoritmo Completo

**Pasos:**
1. **EspecificaciÃ³n:** Entender el problema completamente
2. **Diagrama de estados:** Dibujar todos los estados y transiciones
3. **Tabla de estados:** Convertir diagrama a formato tabular
4. **MinimizaciÃ³n:** Eliminar estados redundantes (opcional)
5. **AsignaciÃ³n de estados:** Codificar estados en binario
6. **Tabla de transiciÃ³n:** Incluir cÃ³digos binarios
7. **Ecuaciones de excitaciÃ³n:** Obtener entradas a flip-flops
8. **Ecuaciones de salida:** Determinar lÃ³gica de salida
9. **ImplementaciÃ³n:** Dibujar circuito completo
10. **VerificaciÃ³n:** Simular y verificar

---

## MÃ©todo 2: De EspecificaciÃ³n a Diagrama de Estados

### Ejemplo: Detector de Secuencia "101"

**EspecificaciÃ³n:** Detectar la secuencia 101 en una entrada serial X. Salida Z=1 cuando se detecta.

**Paso 1:** Identificar estados necesarios
- S0: Estado inicial / ningÃºn bit correcto
- S1: Recibido "1"
- S2: Recibido "10"
- S3: Recibido "101" â†’ Z=1

**Paso 2:** Dibujar diagrama (Moore)

```
         X=0           X=0
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚          â”‚  â”‚          â”‚
    â–¼    X=1   â”‚  â–¼    X=1   â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”
â”‚  S0  â”‚â”€â”€â”€>â”‚  S1  â”‚â”€â”€â”€>â”‚  S2  â”‚
â”‚ Z=0  â”‚    â”‚ Z=0  â”‚<â”€â”€â”€â”‚ Z=0  â”‚
â””â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”˜
    â†‘           â”‚           â”‚
    â”‚           â”‚ X=1       â”‚ X=1
    â”‚           â–¼           â”‚
    â”‚       â”Œâ”€â”€â”€â”€â”€â”€â”        â”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”‚  S3  â”‚<â”€â”€â”€â”€â”€â”€â”€â”˜
     X=0    â”‚ Z=1  â”‚
            â””â”€â”€â”€â”€â”€â”€â”˜
```

---

## MÃ©todo 3: Tabla de Estados a Tabla de TransiciÃ³n

### Ejemplo Continuado

**Tabla de Estados:**

| Estado Actual | X=0 | X=1 | Salida Z |
|---------------|-----|-----|----------|
| S0 | S0 | S1 | 0 |
| S1 | S2 | S1 | 0 |
| S2 | S0 | S3 | 0 |
| S3 | S0 | S1 | 1 |

**AsignaciÃ³n de Estados:**

| Estado | Q1 | Q0 |
|--------|----|----|
| S0 | 0 | 0 |
| S1 | 0 | 1 |
| S2 | 1 | 0 |
| S3 | 1 | 1 |

**Tabla de TransiciÃ³n:**

| Q1 | Q0 | X | Q1+ | Q0+ | Z |
|----|----|---|-----|-----|---|
| 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | 1 | 1 |

---

## MÃ©todo 4: Obtener Ecuaciones con Flip-Flop D

### Algoritmo

Para flip-flop D: **D = Q+** (el valor deseado del siguiente estado)

### Mapas de Karnaugh

**Para D1 (entrada de Q1):**
```
         Q0X
        00  01  11  10
      â”Œâ”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”
Q1=0  â”‚ 0  â”‚ 0  â”‚ 0  â”‚ 1  â”‚
      â”œâ”€â”€â”€â”€â”¼â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”¤
Q1=1  â”‚ 0  â”‚ 1  â”‚ 0  â”‚ 0  â”‚
      â””â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”˜
```
$$D_1 = \overline{Q_1}Q_0\overline{X} + Q_1\overline{Q_0}X$$

**Para D0 (entrada de Q0):**
```
         Q0X
        00  01  11  10
      â”Œâ”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”
Q1=0  â”‚ 0  â”‚ 1  â”‚ 1  â”‚ 0  â”‚
      â”œâ”€â”€â”€â”€â”¼â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”¤
Q1=1  â”‚ 0  â”‚ 1  â”‚ 1  â”‚ 0  â”‚
      â””â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”˜
```
$$D_0 = X$$

**Para Z (salida):**
$$Z = Q_1Q_0$$

---

## MÃ©todo 5: Obtener Ecuaciones con Flip-Flop JK

### Tabla de ExcitaciÃ³n JK

| Q | Q+ | J | K |
|---|-----|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 0 | X | 1 |
| 1 | 1 | X | 0 |

### Proceso

1. Agregar columnas J y K para cada flip-flop
2. Llenar segÃºn la tabla de excitaciÃ³n
3. Crear mapas K con don't cares
4. Simplificar

### Ejemplo

| Q1 | Q0 | X | Q1+ | Q0+ | J1 | K1 | J0 | K0 |
|----|----|----|-----|-----|----|----|----|----|
| 0 | 0 | 0 | 0 | 0 | 0 | X | 0 | X |
| 0 | 0 | 1 | 0 | 1 | 0 | X | 1 | X |
| 0 | 1 | 0 | 1 | 0 | 1 | X | X | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 | X | X | 0 |
| 1 | 0 | 0 | 0 | 0 | X | 1 | 0 | X |
| 1 | 0 | 1 | 1 | 1 | X | 0 | 1 | X |
| 1 | 1 | 0 | 0 | 0 | X | 1 | X | 1 |
| 1 | 1 | 1 | 0 | 1 | X | 1 | X | 0 |

---

## MÃ©todo 6: MinimizaciÃ³n de Estados

### Algoritmo de ParticiÃ³n

**Pasos:**
1. Crear particiÃ³n inicial: estados con misma salida
2. Refinar: separar estados con diferentes transiciones
3. Repetir hasta que no haya cambios
4. Estados en misma particiÃ³n final son equivalentes

### Ejemplo

Estados con salida 0: {S0, S1, S2}
Estados con salida 1: {S3}

Verificar transiciones... (continuar proceso)

---

## MÃ©todo 7: DiseÃ±o Moore vs Mealy

### ConversiÃ³n Moore â†’ Mealy

1. La salida asociada al estado destino se asocia a la transiciÃ³n
2. Generalmente reduce el nÃºmero de estados

### ConversiÃ³n Mealy â†’ Moore

1. Crear un estado para cada combinaciÃ³n (estado, salida) Ãºnica
2. Generalmente aumenta el nÃºmero de estados

### CuÃ¡ndo Usar Cada Una

| Moore | Mealy |
|-------|-------|
| Salidas sÃ­ncronas con CLK | Respuesta mÃ¡s rÃ¡pida |
| MÃ¡s fÃ¡cil de depurar | Menos estados |
| Salidas mÃ¡s estables | Puede tener glitches |

---

## MÃ©todo 8: DiseÃ±o con One-Hot Encoding

### Concepto

Un flip-flop por estado. Solo uno activo a la vez.

### Ventajas

- LÃ³gica de siguiente estado simple
- FÃ¡cil de implementar y depurar
- RÃ¡pido (pocas compuertas por transiciÃ³n)

### Desventajas

- MÃ¡s flip-flops necesarios
- DetecciÃ³n de estados invÃ¡lidos mÃ¡s compleja

### Ejemplo (4 estados)

| Estado | Q3 | Q2 | Q1 | Q0 |
|--------|----|----|----|----|
| S0 | 0 | 0 | 0 | 1 |
| S1 | 0 | 0 | 1 | 0 |
| S2 | 0 | 1 | 0 | 0 |
| S3 | 1 | 0 | 0 | 0 |

---

## MÃ©todo 9: AnÃ¡lisis de Circuitos Secuenciales

### Algoritmo

**Pasos:**
1. Identificar flip-flops y tipo
2. Obtener ecuaciones de entrada a FF (excitaciÃ³n)
3. Aplicar ecuaciÃ³n caracterÃ­stica â†’ ecuaciones de estado siguiente
4. Obtener ecuaciones de salida
5. Construir tabla de estados
6. Dibujar diagrama de estados

### Ecuaciones CaracterÃ­sticas

| FF | EcuaciÃ³n |
|----|----------|
| D | Q+ = D |
| JK | Q+ = JQÌ„ + KÌ„Q |
| T | Q+ = T âŠ• Q |
| SR | Q+ = S + RÌ„Q |

---

## MÃ©todo 10: VerificaciÃ³n de DiseÃ±os

### Lista de VerificaciÃ³n

1. â˜ Todos los estados son alcanzables
2. â˜ No hay estados trampa (sin salida)
3. â˜ Estado inicial definido (reset)
4. â˜ Tiempos de setup/hold respetados
5. â˜ Frecuencia mÃ¡xima calculada
6. â˜ Estados no usados manejados
7. â˜ SimulaciÃ³n completa

### Manejo de Estados No Usados

Con n flip-flops hay $2^n$ estados posibles.

**Opciones:**
1. Ignorar (diseÃ±o puede quedar atrapado)
2. Forzar transiciÃ³n a estado vÃ¡lido
3. Usar como don't care para simplificar

---

## Resumen de FÃ³rmulas

### NÃºmero de Flip-Flops

$$n = \lceil \log_2(\text{nÃºmero de estados}) \rceil$$

### Frecuencia MÃ¡xima

$$f_{max} = \frac{1}{t_{CQ} + t_{comb} + t_{setup}}$$

### Estados con One-Hot

$$n_{FF} = \text{nÃºmero de estados}$$

---

<!-- IA_CONTEXT
USO: Referencia para diseÃ±o y anÃ¡lisis de FSM
NIVEL: Intermedio (2/3)
HERRAMIENTAS: LogiSim, Digital, ModelSim, Quartus
-->
