# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../RiconoscitoreSequenze.srcs/sources_1/new/Riconoscitore.vhd" \
"../../../../RiconoscitoreSequenze.srcs/sim_1/new/Riconoscitore_TB.vhd" \

# Do not sort compile order
nosort
