## 增加的模块

### TIME_COMPARASION
1. 功能：维护计时器，判断时钟中断
2. 内部维护mtime mtimecmp寄存器
3. 对mtime mtimecmp的**写入**会转到该模块
4. 输出time_exceeded信号（组合逻辑）
- 某时刻mtime > mtimecmp，则time_exceeded=1
- time_exceeded信号给到EXE_MEM_REG，当MEM段正常从EXE段接受信号（无rst bubble stall），则信号的inter_flag由time_exceeded信号的高低来给出（即“某指令是否超时”，是其在EXE转入MEM段的时候判断的，标记为interrupt_flag）
- time_exceeded信号给到MEM_EXCP_PROCESSOR，该信号只影响mip.mtip，而且mip也只在CPU内部根据time_exceeded修改（监控程序无法对mip操作），即time_exceeded为高则下一周期mip.mtip=1，否则为0


### MEM_EXCPTION_PROCESSOR
1. 功能：处理excption interrupt，以及csr寄存器（除去mtime mtimecmp）的读写，维护current_privilege

2. 内部维护以下csr寄存器
- mtvec
- mscratch
- mepc
- mcause
- mstatus
- mtval
- mie
- mip

3. csr寄存器读写逻辑和普通寄存器类似，由xxx_wen和xxx_wdata管理


4. catch信号表示“转入异常”，catch为组合逻辑信号，以下情况置为1：
- MEM段的指令有excp标记
- 该指令为mret
- 符合中断的以下条件
```
    mstatus.mie && // CPU维护，在M态时.mie=0，即禁止嵌套异常
    mie.mtie && // 监控程序修改
    mip.mtip && // CPU根据time_exceeded信号维护
    interrupt_flag_i && //指令带有的超时标记
    (csr_op_i != `CSR_OP_CSRRC && csr_op_i != `CSR_OP_CSRRW && csr_op_i != `CSR_OP_CSRRS) // 对于csr指令，等它们执行完再检查超时
```
- 处于ST_CATCH状态，并且IF_IM按照npc_from_excp_processor取指还没ack

5. catch信号与CONTROLLER：
CONTROLLER（组合逻辑）收到catch==1时，将MEM_WB_REG IF_ID_REG ID_EXE_REG EXE_MEM_REG都置为bubble，即检出excp（或mret interrupt）的下一个周期就已经清空流水线，只有IF段在工作，IF段在按照npc_from_excp_procesdor取指

6. 状态机为ST_NORMAL和ST_CATCH两个状态
- 处于ST_NORMAL，某个周期内，检测到在“MEM段的某指令有excp标记，或者该指令为mret，或者符合中断的几个条件”，则NORMAL->CATCH，并catch=1（组合逻辑）
- 处于ST_NORMAL。某个周期内，指令无以上三种情况，NORMAL->NORMAL
- 处于ST_CATCH，某个周期内，IF_IM取指结束，且取到的是npc_from_excp_processor指定的指令，则catch=0，ST_CATCH->ST_NORMAL
- 处于ST_CATCH，某个周期内，仍然在等待从npc_from_excp_processor取指，则catch=1，ST_CATCH->ST_CATCH

7. 处理优先级
EXCP > MRET > INTER > NORMAL


## csr指令
1. 只实现了csrrw csrrs csrrc，这些指令不带有excp标记
2. 指令到达MEM段，在一个周期内完成csr寄存器的读写（该周期计算出new_csr_data，并且置xxx_wen=1）；需要写到普通寄存器的值csr_data2rf_o也会在该周期从MEM_EXCP_PROCESSOR给出，通过MEM_MUX_MEM成为rf_wdata
3. bypass: 因为从csr读出并写回普通寄存器的值在MEM段得到，而非EXE，因此RAW冲突无法通过bypass完全解决（ID段指令需要xx_reg，而其上一条指令为csr指令，csr指令的rd_reg==xx_reg），需要等待EXE段的该csr指令进入MEM段后，得到MEM段的输出结果rf_wdata，将该rf_wdata回传给ID_RF



## excption处理
1. excp处理在MEM段；本周期检测到exception时，在该周期完成所有csr寄存器的设置，下一周期即转入ST_CATCH状态，即按照npc_from_exception取指的状态
2. MEM段之前就检出的excp，在指令到达MEM段的周期进行处理；由MEM段产生的excp，会在MEM_DM报告异常（MEM_excp_flag拉高）的该周期进行处理
3. csr寄存器、npc、current_privilege的变化
- npc <- mtvec
- mepc <-MEM_pc（在CPU内不加4，加4由监控程序完成（只针对ecall，似乎ebreak也没有+4？））
- mcause
- mtval
- mstatus 维护.mie .mpie .mpp
- current_privilege_wdata <- MODE_M
```
    // npc，给出跳转目标地址
    npc_from_exception_processor_o = mtvec;
    // mepc
    mepc_wdata = MEM_pc_i;
    // mstatus
    mstatus_wdata = {
        mstatus[31:13],
        current_privilege, // mpp
        mstatus[10:8],
        mstatus.mie,     // mpie
        mstatus[6:4],
        1'b0,            // mie
        mstatus[2:0]
    };
    // mcause & mtval
    if (BEFORE_MEM_exception_flag_i) begin
        mcause_wdata = {
            1'b0, // is an exception
            {27{1'b0}}, // [30:4]
            (BEFORE_MEM_exception_code_i == `EXCP_ECALL && current_privilege == `MODE_U) ? `EXCP_ECALL_U :
            (BEFORE_MEM_exception_code_i == `EXCP_ECALL && current_privilege == `MODE_S) ? `EXCP_ECALL_S :
            (BEFORE_MEM_exception_code_i == `EXCP_ECALL && current_privilege == `MODE_M) ? `EXCP_ECALL_M :
            BEFORE_MEM_exception_code_i 
        };
        mtval_wdata = BEFORE_MEM_exception_val_i;
    end
    else begin // excp genereted from MEM
        mcause_wdata = {
            1'b0, // is an exception
            {27{1'b0}}, // [30:4]
            MEM_exception_code_i
        };
        mtval_wdata = MEM_exception_val_i;
    end 
    // privilege_mode
    current_privilege_wdata = `MODE_M;
```

## mret
1. mret指令刚进入MEM段，就在该周期处理
2. csr寄存器、npc、current_privilege的变化
- npc <- mepc
- mstatus
- current_privilege
```
    // npc
    npc_from_exception_processor_o = mepc;
    // mstatus
    mstatus_wdata = {
        mstatus[31:13],
        `MODE_U, // mpp
        mstatus[10:8],
        1'b1,     // mpie
        mstatus[6:4],
        mstatus.mpie,            // mie
        mstatus[2:0]
    };
    // privilege_mode
    current_privilege_wdata = mstatus[12:11];  // mpp
```

## interrupt处理
1. interrupt判断条件在上文
2. csr寄存器、npc、current_privilege的变化（与excp非常类似）
- npc
- mepc
- mcause
- mstatus
- current_privilege
```
    // npc
    npc_from_exception_processor_o = mtvec;
    // mepc
    mepc_wdata = MEM_pc_i;
    // mstatus
    mstatus_wdata = {
        mstatus[31:13],
        current_privilege, // mpp
        mstatus[10:8],
        mstatus.mie,     // mpie
        mstatus[6:4],
        1'b0,            // mie
        mstatus[2:0]
    };
    // mcause 
    mcause_wdata = {
        1'b1, // is an interrupt
        {27{1'b0}}, // [30:4]
        `INTER_M_TIMER
    };
    // privilege_mode
    current_privilege_wdata = `MODE_M;
```

## 测试
- 线上OJx3
- 监控程序ver2（make EN_INT=1），通过A和G命令运行监控程序自带的UTEST_PUTC和UTEST_SPIN测例，能通过ecall ebreak mret切换模式
- test19

## 关于调试
- 没有仿真，只用户视角与监控程序交互：将代码push到在线平台，在本地的term.py通过tcp连接在线平台，在本地用A G等命令与之交互
指令   python3 /data/rv/supervisor-rv/term/term.py -t 166.111.226.111:xxxxx -c
- 需要仿真并且交互，则修改tb文件（如uart.pc_send_byte），写入“G”和用户程序地址。若使用G命令，则先把代码写入监控程序，命名用“UTEST_标签开头”，就可以在仿真代码.asm中找到地址，然后把地址给到tb文件（大端）（参看./thinpad_top.srcs/sim_1/new/tb.sv以下代码的注释部分）
```
initial begin
    // 在这里可以自定义测试输入序列，例如：
    dip_sw = 32'h2;
    touch_btn = 0;
    reset_btn = 0;
    push_btn = 0;

    #100;
    reset_btn = 1;
    #100;
    reset_btn = 0;

    // interact with uart
    // big end!
    // 800010c0
    //  #4000000;
    //  uart.pc_send_byte(8'h47); // G
    //  #10000;
    //  uart.pc_send_byte(8'hc0);
    //  #10000;
    //  uart.pc_send_byte(8'h10);
    //  #10000;
    //  uart.pc_send_byte(8'h00);
    //  #10000;
    //  uart.pc_send_byte(8'h80);
    //  #100000;
    //  uart.pc_send_byte(8'h52); // R
  
end
```


## 其他
1. 认为对mtime 和 mtimecmp操作的寄存器，都是lw和sw指令操作，也即默认query_width一定是4
2. mtime自增的过程暂不考虑溢出
3. CSR_DATA_WIDTH都用MXLEN代替了，虽然两者概念是不一样，但定义用到的csr寄存器的长度都是MXLEN，而且本身两者都是32位
4. MIP只读，不可写，写入操作只能由CPU内部的time_exceeded信号控制
5. 询问助教：mtvec: BASE, MODE？？没有区分？