TimeQuest Timing Analyzer report for I2S_IN
Thu Apr 05 16:19:51 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1100mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1100mV 85C Model Setup Summary
  8. Slow 1100mV 85C Model Hold Summary
  9. Slow 1100mV 85C Model Recovery Summary
 10. Slow 1100mV 85C Model Removal Summary
 11. Slow 1100mV 85C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Slow 1100mV 85C Model Metastability Summary
 21. Slow 1100mV 0C Model Fmax Summary
 22. Slow 1100mV 0C Model Setup Summary
 23. Slow 1100mV 0C Model Hold Summary
 24. Slow 1100mV 0C Model Recovery Summary
 25. Slow 1100mV 0C Model Removal Summary
 26. Slow 1100mV 0C Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Slow 1100mV 0C Model Metastability Summary
 36. Fast 1100mV 85C Model Setup Summary
 37. Fast 1100mV 85C Model Hold Summary
 38. Fast 1100mV 85C Model Recovery Summary
 39. Fast 1100mV 85C Model Removal Summary
 40. Fast 1100mV 85C Model Minimum Pulse Width Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Output Enable Times
 46. Minimum Output Enable Times
 47. Output Disable Times
 48. Minimum Output Disable Times
 49. Fast 1100mV 85C Model Metastability Summary
 50. Fast 1100mV 0C Model Setup Summary
 51. Fast 1100mV 0C Model Hold Summary
 52. Fast 1100mV 0C Model Recovery Summary
 53. Fast 1100mV 0C Model Removal Summary
 54. Fast 1100mV 0C Model Minimum Pulse Width Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Fast 1100mV 0C Model Metastability Summary
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1100mv 0c Model)
 72. Signal Integrity Metrics (Slow 1100mv 85c Model)
 73. Signal Integrity Metrics (Fast 1100mv 0c Model)
 74. Signal Integrity Metrics (Fast 1100mv 85c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; I2S_IN                                             ;
; Device Family      ; Cyclone V                                          ;
; Device Name        ; 5CSEMA5F31C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; audio_interface:audioout|i2c_counter[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { audio_interface:audioout|i2c_counter[9] } ;
; BIT_CLK                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BIT_CLK }                                 ;
; clk                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                     ;
; clk_gen:clockgen|s_bit_clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:clockgen|s_bit_clk }              ;
; CS                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CS }                                      ;
; SCLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK }                                    ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note                                           ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
; 144.28 MHz ; 144.28 MHz      ; clk                                     ;                                                ;
; 288.68 MHz ; 288.68 MHz      ; clk_gen:clockgen|s_bit_clk              ;                                                ;
; 420.52 MHz ; 420.52 MHz      ; audio_interface:audioout|i2c_counter[9] ;                                                ;
; 425.71 MHz ; 425.71 MHz      ; BIT_CLK                                 ;                                                ;
; 737.46 MHz ; 717.36 MHz      ; SCLK                                    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------+
; Slow 1100mV 85C Model Setup Summary                               ;
+-----------------------------------------+---------+---------------+
; Clock                                   ; Slack   ; End Point TNS ;
+-----------------------------------------+---------+---------------+
; clk_gen:clockgen|s_bit_clk              ; -12.079 ; -31.962       ;
; CS                                      ; -8.660  ; -118.325      ;
; SCLK                                    ; -7.630  ; -61.024       ;
; clk                                     ; -7.192  ; -311.526      ;
; audio_interface:audioout|i2c_counter[9] ; -3.355  ; -12.097       ;
; BIT_CLK                                 ; -1.349  ; -33.502       ;
+-----------------------------------------+---------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -3.489 ; -4.212        ;
; SCLK                                    ; -0.779 ; -6.179        ;
; BIT_CLK                                 ; 0.218  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.464  ; 0.000         ;
; clk_gen:clockgen|s_bit_clk              ; 0.466  ; 0.000         ;
; CS                                      ; 1.718  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; audio_interface:audioout|i2c_counter[9] ; -3.507 ; -13.841       ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1100mV 85C Model Removal Summary                           ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; audio_interface:audioout|i2c_counter[9] ; 2.600 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -0.410 ; -51.743       ;
; BIT_CLK                                 ; -0.394 ; -32.435       ;
; SCLK                                    ; -0.394 ; -4.581        ;
; clk_gen:clockgen|s_bit_clk              ; -0.394 ; -3.363        ;
; audio_interface:audioout|i2c_counter[9] ; -0.394 ; -2.603        ;
; CS                                      ; 0.194  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 0.061  ; 0.423  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; -0.765 ; -0.462 ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 6.079  ; 7.970  ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; -0.032 ; 0.387  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 2.594  ; 3.338  ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 2.679  ; 3.627  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 5.984  ; 5.751  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 6.604  ; 6.242  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 0.619  ; -0.602 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 6.048  ; 5.740  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -1.354 ; -2.017 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -1.414 ; -2.181 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 11.021 ; 11.938 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 10.580 ; 11.210 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 10.287 ; 10.659 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 10.887 ; 11.591 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 9.768  ; 9.932  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 11.021 ; 11.938 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 10.430 ; 10.928 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 10.346 ; 11.107 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 11.280 ; 12.268 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 10.687 ; 11.498 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 10.094 ; 10.610 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 11.280 ; 12.268 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 10.476 ; 10.914 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 10.753 ; 11.350 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 10.900 ; 11.444 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 10.376 ; 10.678 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 9.595  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 11.073 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 15.325 ; 17.431 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 17.156 ; 19.206 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 10.917 ; 11.503 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 13.610 ; 15.002 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 16.675 ; 18.392 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 10.390 ; 10.282 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 9.735  ; 9.993  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 9.285  ;        ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;        ; 10.080 ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 7.703  ; 7.797  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 7.694  ; 7.837  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 8.316  ; 8.730  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 8.111  ; 8.380  ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 8.572  ; 9.052  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 7.694  ; 7.837  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 8.705  ; 9.302  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 8.253  ; 8.622  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 8.055  ; 8.509  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 7.890  ; 8.219  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 8.385  ; 8.897  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 7.890  ; 8.219  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 8.925  ; 9.595  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 8.265  ; 8.562  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 8.520  ; 8.958  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 8.535  ; 8.945  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 8.098  ; 8.339  ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 8.672  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 9.826  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 10.890 ; 12.730 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 12.392 ; 14.134 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 9.961  ; 10.465 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 11.757 ; 12.709 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 12.578 ; 14.349 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 8.529  ; 8.445  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 7.921  ; 8.106  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 7.523  ;        ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;        ; 8.041  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 5.869  ; 5.941  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk        ; 14.496 ; 14.529 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk        ; 13.034 ; 13.066 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 16.424    ; 16.391    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 14.663    ; 14.631    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1100mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note                                           ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
; 148.94 MHz ; 148.94 MHz      ; clk                                     ;                                                ;
; 295.16 MHz ; 295.16 MHz      ; clk_gen:clockgen|s_bit_clk              ;                                                ;
; 434.03 MHz ; 434.03 MHz      ; audio_interface:audioout|i2c_counter[9] ;                                                ;
; 437.06 MHz ; 437.06 MHz      ; BIT_CLK                                 ;                                                ;
; 747.38 MHz ; 717.36 MHz      ; SCLK                                    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow 1100mV 0C Model Setup Summary                                ;
+-----------------------------------------+---------+---------------+
; Clock                                   ; Slack   ; End Point TNS ;
+-----------------------------------------+---------+---------------+
; clk_gen:clockgen|s_bit_clk              ; -11.933 ; -32.391       ;
; CS                                      ; -8.486  ; -116.589      ;
; SCLK                                    ; -7.183  ; -57.461       ;
; clk                                     ; -6.885  ; -296.184      ;
; audio_interface:audioout|i2c_counter[9] ; -3.464  ; -12.527       ;
; BIT_CLK                                 ; -1.288  ; -31.389       ;
+-----------------------------------------+---------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -3.564 ; -6.389        ;
; SCLK                                    ; -1.127 ; -8.968        ;
; BIT_CLK                                 ; 0.203  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.474  ; 0.000         ;
; clk_gen:clockgen|s_bit_clk              ; 0.495  ; 0.000         ;
; CS                                      ; 1.666  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; audio_interface:audioout|i2c_counter[9] ; -3.568 ; -14.238       ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1100mV 0C Model Removal Summary                            ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; audio_interface:audioout|i2c_counter[9] ; 2.788 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -0.394 ; -55.668       ;
; BIT_CLK                                 ; -0.394 ; -30.031       ;
; SCLK                                    ; -0.394 ; -4.240        ;
; clk_gen:clockgen|s_bit_clk              ; -0.394 ; -3.200        ;
; audio_interface:audioout|i2c_counter[9] ; -0.394 ; -2.327        ;
; CS                                      ; 0.178  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 0.009  ; 0.364  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; -0.858 ; -0.574 ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 5.524  ; 7.523  ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; -0.043 ; 0.355  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 2.138  ; 2.953  ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 2.270  ; 3.219  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 5.885  ; 5.649  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 6.504  ; 6.144  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 0.967  ; -0.417 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 5.911  ; 5.613  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.929 ; -1.593 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -1.033 ; -1.764 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 10.568 ; 11.480 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 10.112 ; 10.777 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 9.791  ; 10.242 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 10.456 ; 11.185 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 9.340  ; 9.578  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 10.568 ; 11.480 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 9.981  ; 10.525 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 9.905  ; 10.672 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 10.791 ; 11.775 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 10.251 ; 11.058 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 9.672  ; 10.218 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 10.791 ; 11.775 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 9.987  ; 10.472 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 10.280 ; 10.917 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 10.465 ; 11.063 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 9.993  ; 10.356 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 8.964  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 10.436 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 14.579 ; 16.635 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 16.700 ; 18.678 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 10.376 ; 11.079 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 13.043 ; 14.462 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 16.206 ; 17.800 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 10.195 ; 10.032 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 9.539  ; 9.793  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 8.753  ;        ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;        ; 9.627  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 7.262  ; 7.397  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 7.320  ; 7.538  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 7.914  ; 8.383  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 7.679  ; 8.030  ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 8.202  ; 8.732  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 7.320  ; 7.538  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 8.312  ; 8.932  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 7.860  ; 8.279  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 7.680  ; 8.174  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 7.527  ; 7.905  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 8.010  ; 8.551  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 7.527  ; 7.905  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 8.503  ; 9.194  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 7.841  ; 8.190  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 8.109  ; 8.592  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 8.120  ; 8.585  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 7.729  ; 8.031  ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 8.086  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 9.209  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 10.303 ; 12.026 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 11.975 ; 13.629 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 9.462  ; 10.028 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 11.247 ; 12.174 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 12.173 ; 13.801 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 8.379  ; 8.240  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 7.768  ; 7.966  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 7.054  ;        ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;        ; 7.657  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 5.534  ; 5.652  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk        ; 13.967 ; 14.018 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk        ; 12.595 ; 12.645 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 15.881    ; 15.830    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 14.155    ; 14.105    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk_gen:clockgen|s_bit_clk              ; -6.595 ; -17.355       ;
; SCLK                                    ; -5.665 ; -45.284       ;
; CS                                      ; -4.270 ; -57.417       ;
; clk                                     ; -3.787 ; -148.914      ;
; audio_interface:audioout|i2c_counter[9] ; -1.712 ; -6.014        ;
; BIT_CLK                                 ; -0.576 ; -5.833        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -2.045 ; -2.111        ;
; SCLK                                    ; 0.051  ; 0.000         ;
; BIT_CLK                                 ; 0.126  ; 0.000         ;
; clk_gen:clockgen|s_bit_clk              ; 0.244  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.291  ; 0.000         ;
; CS                                      ; 0.863  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Recovery Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; audio_interface:audioout|i2c_counter[9] ; -1.821 ; -7.202        ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1100mV 85C Model Removal Summary                           ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; audio_interface:audioout|i2c_counter[9] ; 1.477 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -0.392 ; -8.846        ;
; BIT_CLK                                 ; -0.280 ; -15.274       ;
; SCLK                                    ; -0.263 ; -2.126        ;
; CS                                      ; -0.030 ; -0.068        ;
; audio_interface:audioout|i2c_counter[9] ; -0.004 ; -0.004        ;
; clk_gen:clockgen|s_bit_clk              ; 0.062  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; 0.090  ; 0.722 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; -0.391 ; 0.154 ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 3.843  ; 6.005 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 0.005  ; 0.667 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 1.502  ; 2.451 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 1.606  ; 2.684 ; Rise       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 3.161  ; 2.634  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 3.516  ; 2.923  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; -0.211 ; -1.841 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 3.191  ; 2.621  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.852 ; -1.737 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.931 ; -1.875 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 7.056  ; 7.934  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 6.657  ; 7.300  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 6.385  ; 6.821  ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 6.887  ; 7.588  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 6.029  ; 6.308  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 7.056  ; 7.934  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 6.510  ; 7.054  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 6.632  ; 7.373  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 7.208  ; 8.156  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 6.793  ; 7.570  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 6.457  ; 6.984  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 7.208  ; 8.156  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 6.587  ; 7.067  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 6.765  ; 7.408  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 6.871  ; 7.461  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 6.482  ; 6.865  ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 6.029  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 7.393  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 9.824  ; 11.740 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 10.734 ; 12.744 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 6.417  ; 7.050  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 8.210  ; 9.537  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 10.498 ; 12.128 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 6.271  ; 6.007  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 5.723  ; 6.042  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 5.811  ;        ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;        ; 6.723  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 4.604  ; 4.836  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 4.927 ; 5.183 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 5.423 ; 5.891 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 5.219 ; 5.570 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 5.628 ; 6.148 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 4.927 ; 5.183 ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 5.782 ; 6.405 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 5.342 ; 5.783 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 5.366 ; 5.861 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 5.249 ; 5.592 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 5.527 ; 6.067 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 5.249 ; 5.624 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 5.910 ; 6.603 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 5.388 ; 5.750 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 5.553 ; 6.063 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 5.596 ; 6.073 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 5.265 ; 5.592 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 5.513 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 6.617 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 7.117 ; 8.825 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 7.898 ; 9.563 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 5.915 ; 6.482 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 7.196 ; 8.174 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 8.032 ; 9.706 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 5.265 ; 5.027 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 4.746 ; 5.006 ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 4.839 ;       ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;       ; 5.516 ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 3.617 ; 3.827 ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.990 ; 9.078 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.171 ; 8.258 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 10.772    ; 10.684    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.744     ; 9.657     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Fast 1100mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk_gen:clockgen|s_bit_clk              ; -6.351 ; -16.878       ;
; SCLK                                    ; -4.879 ; -39.008       ;
; CS                                      ; -4.094 ; -55.278       ;
; clk                                     ; -3.505 ; -134.510      ;
; audio_interface:audioout|i2c_counter[9] ; -1.727 ; -6.069        ;
; BIT_CLK                                 ; -0.421 ; -3.277        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -2.033 ; -3.369        ;
; SCLK                                    ; -0.379 ; -2.994        ;
; BIT_CLK                                 ; 0.115  ; 0.000         ;
; clk_gen:clockgen|s_bit_clk              ; 0.227  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.267  ; 0.000         ;
; CS                                      ; 0.776  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; audio_interface:audioout|i2c_counter[9] ; -1.799 ; -7.112        ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1100mV 0C Model Removal Summary                            ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; audio_interface:audioout|i2c_counter[9] ; 1.522 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -0.382 ; -8.819        ;
; BIT_CLK                                 ; -0.264 ; -14.414       ;
; SCLK                                    ; -0.249 ; -2.018        ;
; CS                                      ; -0.024 ; -0.053        ;
; audio_interface:audioout|i2c_counter[9] ; 0.019  ; 0.000         ;
; clk_gen:clockgen|s_bit_clk              ; 0.060  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; 0.095  ; 0.700 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; -0.460 ; 0.070 ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 3.327  ; 5.219 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 0.010  ; 0.626 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 1.151  ; 2.094 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 1.277  ; 2.286 ; Rise       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 3.129  ; 2.610  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 3.483  ; 2.901  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 0.219  ; -1.255 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 3.160  ; 2.617  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.541 ; -1.387 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.643 ; -1.515 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------+-----------------------------------------+-------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 6.660 ; 7.331  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 6.297 ; 6.797  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 6.021 ; 6.381  ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 6.506 ; 7.047  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 5.727 ; 5.953  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 6.660 ; 7.331  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 6.164 ; 6.595  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 6.278 ; 6.838  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 6.804 ; 7.526  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 6.439 ; 7.025  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 6.111 ; 6.516  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 6.804 ; 7.526  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 6.191 ; 6.576  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 6.391 ; 6.890  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 6.484 ; 6.954  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 6.138 ; 6.447  ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 5.318 ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 6.474  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 8.843 ; 10.358 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 9.830 ; 11.432 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 5.839 ; 6.417  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 7.456 ; 8.589  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 9.647 ; 10.905 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 5.923 ; 5.670  ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 5.442 ; 5.704  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 5.254 ;        ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;       ; 6.039  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 4.242 ; 4.458  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+-------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 4.644 ; 4.850 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 5.097 ; 5.458 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 4.883 ; 5.171 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 5.279 ; 5.681 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 4.644 ; 4.850 ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 5.420 ; 5.889 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 5.020 ; 5.364 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 5.047 ; 5.416 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 4.932 ; 5.197 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 5.207 ; 5.608 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 4.932 ; 5.217 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 5.544 ; 6.063 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 5.025 ; 5.310 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 5.211 ; 5.600 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 5.231 ; 5.604 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 4.936 ; 5.197 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.862 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 5.775 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 6.426 ; 7.743 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 7.282 ; 8.573 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 5.376 ; 5.861 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 6.522 ; 7.328 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 7.404 ; 8.681 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 4.935 ; 4.706 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 4.479 ; 4.697 ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 4.328 ;       ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;       ; 4.913 ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 3.302 ; 3.500 ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.342 ; 8.412 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 7.578 ; 7.647 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.756     ; 9.686     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.799     ; 8.730     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1100mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                    ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                         ; -12.079  ; -3.564  ; -3.568   ; 1.477   ; -0.410              ;
;  BIT_CLK                                 ; -1.349   ; 0.115   ; N/A      ; N/A     ; -0.394              ;
;  CS                                      ; -8.660   ; 0.776   ; N/A      ; N/A     ; -0.030              ;
;  SCLK                                    ; -7.630   ; -1.127  ; N/A      ; N/A     ; -0.394              ;
;  audio_interface:audioout|i2c_counter[9] ; -3.464   ; 0.267   ; -3.568   ; 1.477   ; -0.394              ;
;  clk                                     ; -7.192   ; -3.564  ; N/A      ; N/A     ; -0.410              ;
;  clk_gen:clockgen|s_bit_clk              ; -12.079  ; 0.227   ; N/A      ; N/A     ; -0.394              ;
; Design-wide TNS                          ; -568.436 ; -15.357 ; -14.238  ; 0.0     ; -95.466             ;
;  BIT_CLK                                 ; -33.502  ; 0.000   ; N/A      ; N/A     ; -32.435             ;
;  CS                                      ; -118.325 ; 0.000   ; N/A      ; N/A     ; -0.068              ;
;  SCLK                                    ; -61.024  ; -8.968  ; N/A      ; N/A     ; -4.581              ;
;  audio_interface:audioout|i2c_counter[9] ; -12.527  ; 0.000   ; -14.238  ; 0.000   ; -2.603              ;
;  clk                                     ; -311.526 ; -6.389  ; N/A      ; N/A     ; -55.668             ;
;  clk_gen:clockgen|s_bit_clk              ; -32.391  ; 0.000   ; N/A      ; N/A     ; -3.363              ;
+------------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; 0.095  ; 0.722 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; -0.391 ; 0.154 ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 6.079  ; 7.970 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 0.010  ; 0.667 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 2.594  ; 3.338 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 2.679  ; 3.627 ; Rise       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 5.984  ; 5.751  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 6.604  ; 6.242  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 0.967  ; -0.417 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 6.048  ; 5.740  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.541 ; -1.387 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.643 ; -1.515 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 11.021 ; 11.938 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 10.580 ; 11.210 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 10.287 ; 10.659 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 10.887 ; 11.591 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 9.768  ; 9.932  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 11.021 ; 11.938 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 10.430 ; 10.928 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 10.346 ; 11.107 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 11.280 ; 12.268 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 10.687 ; 11.498 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 10.094 ; 10.610 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 11.280 ; 12.268 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 10.476 ; 10.914 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 10.753 ; 11.350 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 10.900 ; 11.444 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 10.376 ; 10.678 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 9.595  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 11.073 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 15.325 ; 17.431 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 17.156 ; 19.206 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 10.917 ; 11.503 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 13.610 ; 15.002 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 16.675 ; 18.392 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 10.390 ; 10.282 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 9.735  ; 9.993  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 9.285  ;        ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;        ; 10.080 ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 7.703  ; 7.797  ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 4.644 ; 4.850 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 5.097 ; 5.458 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 4.883 ; 5.171 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 5.279 ; 5.681 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 4.644 ; 4.850 ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 5.420 ; 5.889 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 5.020 ; 5.364 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 5.047 ; 5.416 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 4.932 ; 5.197 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 5.207 ; 5.608 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 4.932 ; 5.217 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 5.544 ; 6.063 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 5.025 ; 5.310 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 5.211 ; 5.600 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 5.231 ; 5.604 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 4.936 ; 5.197 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.862 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 5.775 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 6.426 ; 7.743 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 7.282 ; 8.573 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 5.376 ; 5.861 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 6.522 ; 7.328 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 7.404 ; 8.681 ; Rise       ; clk                                     ;
; LR_CLK_OUT  ; clk                                     ; 4.935 ; 4.706 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 4.479 ; 4.697 ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ; 4.328 ;       ; Rise       ; clk_gen:clockgen|s_bit_clk              ;
; BIT_CLK_OUT ; clk_gen:clockgen|s_bit_clk              ;       ; 4.913 ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
; DOUT        ; clk_gen:clockgen|s_bit_clk              ; 3.302 ; 3.500 ; Fall       ; clk_gen:clockgen|s_bit_clk              ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BIT_CLK_OUT ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; init_finish ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_MCLK    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACDAT  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SCLK    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------+
; Input Transition Times                                         ;
+-------------+--------------+-----------------+-----------------+
; Pin         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------+--------------+-----------------+-----------------+
; clk         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CS          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDATA       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCLK        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_DACLRCK ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_BCLK    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BIT_CLK     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LR_CLK      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; BIT_CLK_OUT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; DOUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; BIT_CLK_OUT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; DOUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; BIT_CLK_OUT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; DOUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; BIT_CLK_OUT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DOUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; audio_interface:audioout|i2c_counter[9] ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 0        ; 10       ;
; clk                                     ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; BIT_CLK                                 ; BIT_CLK                                 ; 117      ; 0        ; 0        ; 0        ;
; audio_interface:audioout|i2c_counter[9] ; clk                                     ; 6        ; 14       ; 0        ; 0        ;
; BIT_CLK                                 ; clk                                     ; 32       ; 0        ; 0        ; 0        ;
; clk                                     ; clk                                     ; 327      ; 0        ; 0        ; 0        ;
; clk_gen:clockgen|s_bit_clk              ; clk                                     ; 7        ; 7        ; 0        ; 0        ;
; BIT_CLK                                 ; clk_gen:clockgen|s_bit_clk              ; 0        ; 0        ; 32       ; 0        ;
; clk                                     ; clk_gen:clockgen|s_bit_clk              ; 0        ; 0        ; 6        ; 0        ;
; clk_gen:clockgen|s_bit_clk              ; clk_gen:clockgen|s_bit_clk              ; 0        ; 0        ; 0        ; 47       ;
; SCLK                                    ; CS                                      ; 0        ; 0        ; 56       ; 0        ;
; CS                                      ; SCLK                                    ; 8        ; 8        ; 0        ; 0        ;
; SCLK                                    ; SCLK                                    ; 7        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; audio_interface:audioout|i2c_counter[9] ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 0        ; 10       ;
; clk                                     ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; BIT_CLK                                 ; BIT_CLK                                 ; 117      ; 0        ; 0        ; 0        ;
; audio_interface:audioout|i2c_counter[9] ; clk                                     ; 6        ; 14       ; 0        ; 0        ;
; BIT_CLK                                 ; clk                                     ; 32       ; 0        ; 0        ; 0        ;
; clk                                     ; clk                                     ; 327      ; 0        ; 0        ; 0        ;
; clk_gen:clockgen|s_bit_clk              ; clk                                     ; 7        ; 7        ; 0        ; 0        ;
; BIT_CLK                                 ; clk_gen:clockgen|s_bit_clk              ; 0        ; 0        ; 32       ; 0        ;
; clk                                     ; clk_gen:clockgen|s_bit_clk              ; 0        ; 0        ; 6        ; 0        ;
; clk_gen:clockgen|s_bit_clk              ; clk_gen:clockgen|s_bit_clk              ; 0        ; 0        ; 0        ; 47       ;
; SCLK                                    ; CS                                      ; 0        ; 0        ; 56       ; 0        ;
; CS                                      ; SCLK                                    ; 8        ; 8        ; 0        ; 0        ;
; SCLK                                    ; SCLK                                    ; 7        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                               ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; clk        ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; clk        ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 223   ; 223  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 88    ; 88   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Thu Apr 05 16:19:43 2018
Info: Command: quartus_sta I2S_IN -c I2S_IN
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2S_IN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name BIT_CLK BIT_CLK
    Info (332105): create_clock -period 1.000 -name clk_gen:clockgen|s_bit_clk clk_gen:clockgen|s_bit_clk
    Info (332105): create_clock -period 1.000 -name audio_interface:audioout|i2c_counter[9] audio_interface:audioout|i2c_counter[9]
    Info (332105): create_clock -period 1.000 -name SCLK SCLK
    Info (332105): create_clock -period 1.000 -name CS CS
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.079
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.079             -31.962 clk_gen:clockgen|s_bit_clk 
    Info (332119):    -8.660            -118.325 CS 
    Info (332119):    -7.630             -61.024 SCLK 
    Info (332119):    -7.192            -311.526 clk 
    Info (332119):    -3.355             -12.097 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -1.349             -33.502 BIT_CLK 
Info (332146): Worst-case hold slack is -3.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.489              -4.212 clk 
    Info (332119):    -0.779              -6.179 SCLK 
    Info (332119):     0.218               0.000 BIT_CLK 
    Info (332119):     0.464               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.466               0.000 clk_gen:clockgen|s_bit_clk 
    Info (332119):     1.718               0.000 CS 
Info (332146): Worst-case recovery slack is -3.507
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.507             -13.841 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case removal slack is 2.600
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.600               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -0.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.410             -51.743 clk 
    Info (332119):    -0.394             -32.435 BIT_CLK 
    Info (332119):    -0.394              -4.581 SCLK 
    Info (332119):    -0.394              -3.363 clk_gen:clockgen|s_bit_clk 
    Info (332119):    -0.394              -2.603 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.194               0.000 CS 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.933
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.933             -32.391 clk_gen:clockgen|s_bit_clk 
    Info (332119):    -8.486            -116.589 CS 
    Info (332119):    -7.183             -57.461 SCLK 
    Info (332119):    -6.885            -296.184 clk 
    Info (332119):    -3.464             -12.527 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -1.288             -31.389 BIT_CLK 
Info (332146): Worst-case hold slack is -3.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.564              -6.389 clk 
    Info (332119):    -1.127              -8.968 SCLK 
    Info (332119):     0.203               0.000 BIT_CLK 
    Info (332119):     0.474               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.495               0.000 clk_gen:clockgen|s_bit_clk 
    Info (332119):     1.666               0.000 CS 
Info (332146): Worst-case recovery slack is -3.568
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.568             -14.238 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case removal slack is 2.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.788               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.394             -55.668 clk 
    Info (332119):    -0.394             -30.031 BIT_CLK 
    Info (332119):    -0.394              -4.240 SCLK 
    Info (332119):    -0.394              -3.200 clk_gen:clockgen|s_bit_clk 
    Info (332119):    -0.394              -2.327 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.178               0.000 CS 
Info: Analyzing Fast 1100mV 85C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.595
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.595             -17.355 clk_gen:clockgen|s_bit_clk 
    Info (332119):    -5.665             -45.284 SCLK 
    Info (332119):    -4.270             -57.417 CS 
    Info (332119):    -3.787            -148.914 clk 
    Info (332119):    -1.712              -6.014 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -0.576              -5.833 BIT_CLK 
Info (332146): Worst-case hold slack is -2.045
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.045              -2.111 clk 
    Info (332119):     0.051               0.000 SCLK 
    Info (332119):     0.126               0.000 BIT_CLK 
    Info (332119):     0.244               0.000 clk_gen:clockgen|s_bit_clk 
    Info (332119):     0.291               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.863               0.000 CS 
Info (332146): Worst-case recovery slack is -1.821
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.821              -7.202 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case removal slack is 1.477
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.477               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -0.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.392              -8.846 clk 
    Info (332119):    -0.280             -15.274 BIT_CLK 
    Info (332119):    -0.263              -2.126 SCLK 
    Info (332119):    -0.030              -0.068 CS 
    Info (332119):    -0.004              -0.004 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.062               0.000 clk_gen:clockgen|s_bit_clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.351             -16.878 clk_gen:clockgen|s_bit_clk 
    Info (332119):    -4.879             -39.008 SCLK 
    Info (332119):    -4.094             -55.278 CS 
    Info (332119):    -3.505            -134.510 clk 
    Info (332119):    -1.727              -6.069 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -0.421              -3.277 BIT_CLK 
Info (332146): Worst-case hold slack is -2.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.033              -3.369 clk 
    Info (332119):    -0.379              -2.994 SCLK 
    Info (332119):     0.115               0.000 BIT_CLK 
    Info (332119):     0.227               0.000 clk_gen:clockgen|s_bit_clk 
    Info (332119):     0.267               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.776               0.000 CS 
Info (332146): Worst-case recovery slack is -1.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.799              -7.112 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case removal slack is 1.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.522               0.000 audio_interface:audioout|i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.382              -8.819 clk 
    Info (332119):    -0.264             -14.414 BIT_CLK 
    Info (332119):    -0.249              -2.018 SCLK 
    Info (332119):    -0.024              -0.053 CS 
    Info (332119):     0.019               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.060               0.000 clk_gen:clockgen|s_bit_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1144 megabytes
    Info: Processing ended: Thu Apr 05 16:19:51 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


