# ğŸ® Jogo IQ - VHDL

Projeto desenvolvido para a disciplina de Sistemas Digitais da UFSC. O jogo consiste em um desafio de memÃ³ria visual onde o jogador deve reproduzir padrÃµes exibidos nos LEDs da placa FPGA DE2.

## ğŸ¥ DemonstraÃ§Ã£o

ğŸ“º **VÃ­deo de apresentaÃ§Ã£o:** [Clique aqui para assistir](https://www.youtube.com/watch?v=AK_lSBFI42E&feature=youtu.be)

## ğŸ“ Estrutura do Projeto

```
jogo-iq-vhdl/
â”œâ”€â”€ doc/                        # DocumentaÃ§Ã£o
â”‚   â”œâ”€â”€ Datapath_controle_Alunos (1).pdf
â”‚   â””â”€â”€ Jogo.pdf
â”œâ”€â”€ topo.vhd                    # Entidade de topo (integraÃ§Ã£o completa)
â”œâ”€â”€ controle.vhd                # MÃ¡quina de estados (FSM) do jogo
â”œâ”€â”€ datapath.vhd                # Caminho de dados principal
â”‚
â”œâ”€â”€ Contadores
â”‚   â”œâ”€â”€ counter_time.vhd        # Contador de tempo (10s â†’ 0s)
â”‚   â””â”€â”€ counter_round.vhd       # Contador de rodadas (0 â†’ 15)
â”‚
â”œâ”€â”€ Registradores
â”‚   â”œâ”€â”€ registrador_sel.vhd     # Registrador de seleÃ§Ã£o (nÃ­vel/cÃ³digo)
â”‚   â”œâ”€â”€ registrador_user.vhd    # Registrador da resposta do usuÃ¡rio
â”‚   â””â”€â”€ registrador_bonus.vhd   # Registrador de bÃ´nus/pontuaÃ§Ã£o
â”‚
â”œâ”€â”€ ROMs (PadrÃµes do Jogo)
â”‚   â”œâ”€â”€ ROM0.vhd / ROM0a.vhd    # CÃ³digo 0 (displays / LEDs)
â”‚   â”œâ”€â”€ ROM1.vhd / ROM1a.vhd    # CÃ³digo 1 (displays / LEDs)
â”‚   â”œâ”€â”€ ROM2.vhd / ROM2a.vhd    # CÃ³digo 2 (displays / LEDs)
â”‚   â””â”€â”€ ROM3.vhd / ROM3a.vhd    # CÃ³digo 3 (displays / LEDs)
â”‚
â”œâ”€â”€ Multiplexadores
â”‚   â”œâ”€â”€ mux2x1_7bits.vhd        # MUX 2:1 para displays
â”‚   â”œâ”€â”€ mux2x1_16bits.vhd       # MUX 2:1 para LEDs
â”‚   â”œâ”€â”€ mux4x1_1bit.vhd         # MUX 4:1 para seleÃ§Ã£o de clock
â”‚   â”œâ”€â”€ mux4x1_15bits.vhd       # MUX 4:1 para seleÃ§Ã£o de ROM auxiliar
â”‚   â””â”€â”€ mux4x1_32bits.vhd       # MUX 4:1 para seleÃ§Ã£o de ROM principal
â”‚
â”œâ”€â”€ Comparadores
â”‚   â”œâ”€â”€ COMP_erro.vhd           # Comparador de erros (XOR)
â”‚   â””â”€â”€ COMP_end.vhd            # Comparador de fim de jogo
â”‚
â”œâ”€â”€ Decodificadores
â”‚   â”œâ”€â”€ decod7seg.vhd           # Decodificador 7 segmentos (nÃºmeros)
â”‚   â”œâ”€â”€ d_code.vhd              # Decodificador para cÃ³digos especiais
â”‚   â””â”€â”€ decoder_termometrico.vhd # Decodificador termomÃ©trico para LEDs
â”‚
â”œâ”€â”€ LÃ³gica e AritmÃ©tica
â”‚   â”œâ”€â”€ logica.vhd              # LÃ³gica de cÃ¡lculo de pontos
â”‚   â”œâ”€â”€ bit_sum.vhd             # Somador de bits (conta erros)
â”‚   â””â”€â”€ subtracao.vhd           # SubtraÃ§Ã£o para bÃ´nus
â”‚
â”œâ”€â”€ Geradores de Clock
â”‚   â”œâ”€â”€ FSM_clock_de2.vhd       # Divisor de clock para DE2 (50MHz)
â”‚   â””â”€â”€ FSM_clock_emu.vhd       # Divisor de clock para emulaÃ§Ã£o
â”‚
â””â”€â”€ ButtonSync.vhd              # Sincronizador de botÃµes
```

## ğŸ¯ Como Funciona

### Estados do Jogo

1. **Init**: Estado inicial - reseta todos os registradores e contadores
2. **Setup**: Jogador seleciona nÃ­vel (0-3) e cÃ³digo (0-3) via switches
3. **Play_FPGA**: FPGA exibe o padrÃ£o nos display HEX por tempo variÃ¡vel
4. **Play_user**: Jogador tem 10 segundos para reproduzir o padrÃ£o
5. **Count_Round**: Incrementa a rodada e calcula bÃ´nus
6. **Check**: Verifica se o jogo terminou (15 rodadas ou bÃ´nus zerado)
7. **Wait_s**: Aguarda prÃ³xima rodada
8. **Result**: Exibe pontuaÃ§Ã£o final

### Controles

- **SW(3:0)**: SeleÃ§Ã£o de nÃ­vel (bits 1:0) e cÃ³digo (bits 3:2)
- **SW(14:0)**: Entrada da resposta do usuÃ¡rio (LEDs a acender)
- **SW(17)**: Alterna display entre rodada e bÃ´nus
- **KEY(0)**: Reset
- **KEY(1)**: Enter/Confirmar

---

## ğŸ“ Respostas Ã s Perguntas

### 1. Por que existem dois comandos de Reset entrando no datapath (R1 e R2)? Explique a funcionalidade de cada um.

Os dois resets tÃªm funcionalidades distintas para permitir controle granular sobre diferentes partes do datapath:

**R1 (Reset do Timer/Clock):**
- Reseta o `counter_time` (temporizador de 10 segundos)
- Reseta o `FSM_clock` (gerador de frequÃªncias)
- Ã‰ ativado na maioria dos estados (Init, Setup, Count_Round, Check, Wait_s, Result)
- Desativado apenas em **Play_FPGA** e **Play_user** para permitir a contagem de tempo
- **FunÃ§Ã£o**: Controlar quando o temporizador deve contar e quando deve ser reiniciado entre rodadas

**R2 (Reset Geral do Jogo):**
- Reseta o `registrador_sel` (seleÃ§Ã£o de nÃ­vel/cÃ³digo)
- Reseta o `registrador_user` (resposta do usuÃ¡rio)
- Reseta o `registrador_bonus` (inicializa com 15 pontos)
- Reseta o `counter_round` (contador de rodadas)
- Ã‰ ativado **apenas** no estado **Init**
- **FunÃ§Ã£o**: Inicializar completamente o jogo, preservando os valores durante as transiÃ§Ãµes entre rodadas

**Por que separar?** Se houvesse apenas um reset, ao reiniciar o temporizador entre rodadas, tambÃ©m perderia a seleÃ§Ã£o de nÃ­vel, o bÃ´nus acumulado e o contador de rodadas. A separaÃ§Ã£o permite reiniciar o tempo sem perder o progresso do jogo.

---

### 2. O reset da Counter_time do seu VHDL Ã© sÃ­ncrono ou assÃ­ncrono com o relÃ³gio de 1Hz?

O reset Ã© **ASSÃNCRONO** com o relÃ³gio de 1Hz.

**EvidÃªncia no cÃ³digo (`counter_time.vhd`):**

```vhdl
process(clock, R)          -- R estÃ¡ na lista de sensibilidade
begin
    if R = '1' then        -- VerificaÃ§Ã£o do reset ANTES da borda
        Q_reg <= "1010";
    elsif rising_edge(clock) then
        -- lÃ³gica sÃ­ncrona aqui
    end if;
end process;
```

**CaracterÃ­sticas que comprovam o reset assÃ­ncrono:**
1. O sinal `R` estÃ¡ na **lista de sensibilidade** do processo
2. A verificaÃ§Ã£o `if R = '1'` acontece **antes** e **independente** de `rising_edge(clock)`
3. O reset ocorre **imediatamente** quando R='1', sem esperar a borda de subida do clock

Se fosse sÃ­ncrono, a verificaÃ§Ã£o do reset estaria **dentro** do `elsif rising_edge(clock)`.

---

### 3. O que faria para ter os enables dos registradores do datapath assÃ­ncronos com o relÃ³gio?

Atualmente, os enables sÃ£o **sÃ­ncronos** (funcionam apenas na borda de subida do clock):

```vhdl
-- CÃ³digo ATUAL (enable sÃ­ncrono):
process(clock, R)
begin
    if R = '1' then
        reg_q <= (others => '0');
    elsif rising_edge(clock) then
        if E = '1' then              -- Enable sÃ³ funciona na borda
            reg_q <= D;
        end if;
    end if;
end process;
```

Para tornar o enable **assÃ­ncrono**, seria necessÃ¡rio:

```vhdl
-- CÃ³digo MODIFICADO (enable assÃ­ncrono):
process(clock, R, E, D)              -- Adicionar E e D na sensibilidade
begin
    if R = '1' then
        reg_q <= (others => '0');
    elsif E = '1' then               -- Enable FORA do rising_edge
        reg_q <= D;                  -- Atualiza imediatamente quando E='1'
    end if;
end process;
```

**MudanÃ§as necessÃ¡rias:**
1. Adicionar `E` e `D` na lista de sensibilidade
2. Mover a verificaÃ§Ã£o `if E = '1'` para **fora** do `elsif rising_edge(clock)`
3. O registrador atualizaria imediatamente quando E='1', sem esperar o clock
---

### 4. Caso quiser substituir C por "J" de jogo, nos displays de 7 segmentos, o que deveria ser feito?

Para substituir a letra "C" por "J" no display de 7 segmentos:

**RepresentaÃ§Ã£o visual do display:**
```
     a
    â”â”â”
 f â”ƒ   â”ƒ b
    â”gâ”
 e â”ƒ   â”ƒ c
    â”â”â”
     d
```

**Letra J** acende os segmentos: **b, c, d, e** (forma um J)
```
        
       â”ƒ b
        
       â”ƒ c
    â”â”â”
     d
```

**ModificaÃ§Ã£o no cÃ³digo (`datapath.vhd`, linha 91):**

```vhdl
-- CÃ³digo ATUAL:
constant SEG_C : std_logic_vector(6 downto 0) := "1000110";  -- C

-- CÃ³digo MODIFICADO:
constant SEG_J : std_logic_vector(6 downto 0) := "1100001";  -- J
```

**CÃ¡lculo do cÃ³digo (lÃ³gica ativa baixo - 0 acende, 1 apaga):**
| Segmento | a | b | c | d | e | f | g |
|----------|---|---|---|---|---|---|---|
| PosiÃ§Ã£o  | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| J        | 1 | 0 | 0 | 0 | 0 | 1 | 1 |

Resultado: `"1100001"` = J

**TambÃ©m seria necessÃ¡rio atualizar** a linha onde `SEG_C` Ã© usado (linha 593-594 do datapath).

---

### 5. O que aconteceria se a contagem no Counter_round fosse "round <= round - 1"? Justifique.

Se a contagem fosse **decremental** (`round <= round - 1`), ocorreriam os seguintes problemas:

**CÃ³digo ATUAL:**
```vhdl
if R = '1' then
    count_reg <= (others => '0');  -- Inicia em 0000
elsif rising_edge(clock) then
    if E = '1' then
        count_reg <= count_reg + 1;  -- Conta para cima: 0â†’1â†’2â†’...â†’15
    end if;
end if;

tc <= '1' when count_reg = "1111" else '0';  -- TC quando chega em 15
```

**Se fosse decremental:**
```vhdl
count_reg <= count_reg - 1;  -- Contaria: 0â†’15â†’14â†’...â†’1â†’0
```

**Problemas:**
1. **Underflow imediato**: O contador inicia em `"0000"` (0) apÃ³s reset. Na primeira rodada, faria `0 - 1 = "1111"` (15), causando underflow

2. **Acesso invertido Ã s ROMs**: As ROMs seriam acessadas de trÃ¡s para frente (rodada 15 â†’ 14 â†’ ... â†’ 1 â†’ 0), invertendo a ordem dos desafios

3. **Terminal Count prematuro**: O sinal `tc` detecta quando `count_reg = "1111"`. Isso aconteceria **logo na primeira jogada** (0-1=15), fazendo `end_round = '1'` e terminando o jogo prematuramente

4. **Jogo terminaria apÃ³s 1 rodada**: Como `end_round` ficaria ativo na primeira rodada, o jogo iria direto para o estado Result

---

### 6. O que aconteceria se o relÃ³gio de Counter_time fosse relÃ³gio CLOCK_50? Justifique.

**SituaÃ§Ã£o atual:**
- `Counter_time` usa o relÃ³gio de **1Hz** (gerado pelo `FSM_clock`)
- Conta de 10 atÃ© 0, totalizando 10 segundos para o jogador responder

**Se usasse CLOCK_50 (50 MHz):**

**CÃ¡lculo do tempo:**
- CLOCK_50 = 50 MHz = 50.000.000 ciclos por segundo
- O contador decrementa de 10 a 0 = 11 contagens
- Tempo total = 11 Ã· 50.000.000 = **0,00000022 segundos** = **220 nanossegundos**

**ConsequÃªncias:**
1. **Tempo zero para resposta**: O jogador teria 220 nanossegundos para ver o padrÃ£o e reproduzi-lo nos switches - humanamente impossÃ­vel

2. **Jogo injogÃ¡vel**: O sinal `end_time` seria ativado quase instantaneamente apÃ³s entrar em `Play_user`, fazendo a FSM ir direto para `Result`

3. **PontuaÃ§Ã£o sempre mÃ­nima**: Como o jogador nunca conseguiria responder a tempo, o bÃ´nus seria sempre perdido

4. **Comportamento aparente**: Para o usuÃ¡rio, pareceria que o jogo "trava" ou "pula" direto para o resultado sem dar chance de jogar

**Por isso existe o FSM_clock:** O divisor de frequÃªncia Ã© essencial para criar um clock de 1Hz a partir dos 50MHz da placa, permitindo temporizaÃ§Ã£o em escala humana.

---

## ğŸ‘¥ Autores

- JosuÃ© Silveira

## ğŸ“„ LicenÃ§a

Projeto acadÃªmico - UFSC - Sistemas Digitais
