{"patent_id": "10-2022-7002164", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0051159", "출원번호": "10-2022-7002164", "발명의 명칭": "디지털 방식으로 조정된 동적으로 적응가능한 클록 및 전압 공급 장치 및 방법", "출원인": "인텔 코포레이션", "발명자": "세봇, 줄리앙"}}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "장치로서:하나 이상의 명령어를 실행하는 프로세서 코어;상기 프로세서 코어에 결합된 전압 레귤레이터 - 상기 전압 레귤레이터는 상기 프로세서 코어에게 조절가능한전원 전압을 제공함 -;상기 프로세서 코어에 결합된 클록 생성기 - 상기 클록 생성기는 상기 프로세서 코어에게 조절가능한 클록을 제공함 -;상기 프로세서 코어에 결합된 캐시; 및상기 하나 이상의 명령어를 실행할 데이터가 상기 캐시로부터 이용가능한지를 결정하고, 상기 캐시로부터 데이터가 이용가능하지 않은 경우 캐시 미스를 표시하는 회로 - 상기 회로는: 상기 클록 생성기에게 상기 클록의 주파수를 감소시키도록 지시하고; 및상기 전압 레귤레이터에게 상기 조절가능한 전원의 전압 레벨을 감소시키도록 지시하고, 상기 클록의 주파수는상기 조절가능한 전원의 전압 레벨이 감소되기 전에 감소됨 - 를 포함하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 회로는 상기 전압 레귤레이터에게 상기 조절가능한 전원의 전압 레벨을 최소 동작 전압 레벨(Vmin)로 감소시키도록 지시하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 전압 레귤레이터는 자신의 조절가능한 전원 전압을 모니터링하고, 상기 조절가능한 전원의 전압 레벨이Vmin 아래로 떨어질 때 상기 전압 레벨을 증가시키는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 전압 레귤레이터는: 상기 프로세서 코어에게 조절가능한 전원 전압을 제공하는 전원 레일에 결합된 출력 커패시터; 상기 전압 레귤레이터에게 입력 전원을 제공하는 입력 전원 레일에 결합된 입력 커패시터; 및캐시 미스의 표시 기간 내에 상기 출력 커패시터로부터 상기 입력 커패시터로 전하를 전송하는 회로를 포함하는장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 전압 레귤레이터는 프로세서 코어에게 조절가능한 전원 전압을 제공하는 전원 레일에 결합된 스위치들을갖는 커패시터 네트워크를 포함하고, 상기 커패시터 네트워크는 상기 스위치들의 제어 및 결합에 따라 직렬 결합된 커패시터들 또는 병렬 결합된 커패시터들을 제공하고, 및공개특허 10-2022-0051159-3-상기 회로가 캐시 미스를 표시하는 경우, 상기 커패시터 네트워크는 상기 병렬 연결된 커패시터들을 상기 전원레일에 제공하고, 그렇지 않으면 상기 커패시터 네트워크는 상기 직렬 연결된 커패시터들을 상기 전원 레일에제공하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 전압 레귤레이터에 결합된 회로가, 캐시 미스의 표시 기간 내에 상기 프로세서 코어에 조절가능한 전원 전압을 제공하는 전원 레일에 결합된 출력 커패시터로부터 인덕터 또는 커패시터로 전하를 일시적으로 전송하는장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 클록 생성기는 FLL(frequency locked loop) 또는 PLL(phase locked loop)을 포함하고, 상기 FLL 또는 상기 PLL은 상기 회로가 캐시 미스를 표시하는 경우 개루프에서 동작하고, 그렇지 않으면 상기 FLL 또는 상기 PLL은 폐루프에서 동작하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항 내지 제7항 중 어느 한 항에 있어서,상기 전압 레귤레이터 및 상기 클록 생성기는, 캐시 미스의 표시 기간 내에 동기적으로, 상기 조절가능한 전원전압의 전압 레벨 및 상기 조절가능한 클록의 주파수를 제각기 조절하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 회로는: 메모리로부터 데이터가 이용가능하다는 조기 표시를 제공하고; 상기 클록 생성기에게 상기 클록의 주파수를 정상 레벨로 되돌려 증가시키라고 지시하고; 및상기 전압 레귤레이터에게 상기 조절가능한 전원의 전압 레벨을 증가시키라고 지시하고, 상기 조절가능한 전원의 전압 레벨은 상기 클록의 주파수의 증가 전에 증가되는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 조기 표시는, 상기 전압 레귤레이터 및 상기 클록 생성기가 상기 전압 레벨 및 상기 주파수를 상기 프로세서 코어가 하나 이상의 명령어를 실행하기 위한 예상 레벨에 제각기 조절하기에 충분히 이른 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항에 있어서,상기 전압 레귤레이터는 상기 프로세서 코어에게 조절가능한 전원 전압을 제공하는 전원 레일에 결합된 스위치들을 포함하는 커패시터 네트워크를 포함하고,상기 커패시터 네트워크는 상기 스위치들의 제어 및 결합에 따라 직렬 커패시턴스 또는 병렬 커패시턴스를 제공하고; 및상기 회로가 상기 조기 표시를 제공하는 경우, 상기 커패시터 네트워크는 직렬 연결된 커패시터들을 상기 전원레일에 제공하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항에 있어서,공개특허 10-2022-0051159-4-상기 캐시에 결합된 메모리 제어기를 포함하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 메모리 제어기에 결합된 메모리를 포함하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "장치로서:공급 전압을 생성하는 전압 레귤레이터;클록을 생성하는 클록 소스;상기 전압 레귤레이터 및 상기 클록 소스에 결합된 계산 블록 - 상기 계산 블록은 공급 전압 및 클록을 수신함-; 및정상보다 더 긴 레이턴시의 동작을 나타내는 신호의 100 나노초 미만의 기간 내에 상기 공급 전압 및 상기 클록의 주파수를 감소시키는 회로를 포함하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 회로는: 메모리로부터 데이터가 이용가능하다는 조기 표시를 제공하고; 상기 클록 소스에게 상기 클록의 주파수를 감소전 레벨로 되돌려 증가시키라고 지시하고;상기 전압 레귤레이터에게 상기 공급 전압의 전압 레벨을 기존의 공급 전압 레벨로 증가시키라고 지시하고, 상기 공급 전압의 전압 레벨은 상기 클록의 주파수의 증가 전에 증가되는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,상기 계산 블록은 FPGA, 프로세서 코어, 그래픽 프로세서 코어, 가속기, ASIC(application specificintegrated circuit), 인공 지능 프로세서, 또는 디지털 신호 프로세서 중 하나 이상을 포함하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제14항에 있어서,상기 전압 레귤레이터는 정상보다 더 긴 레이턴시의 동작을 나타내는 신호의 표시 기간 내에 상기 계산 블록에공급 전압을 제공하는 전원 레일에 결합된 출력 커패시터로부터 인덕터 또는 커패시터로 전하를 일시적으로 전송하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제14항 내지 제17항 중 어느 한 항에 있어서,상기 클록 생성기는 FLL(frequency locked loop) 또는 PLL(phase locked loop)을 포함하고, 상기 FLL 또는 상기 PLL은 회로가 정상보다 더 긴 레이턴시의 동작을 나타내는 신호를 표시하는 경우 개루프에서 동작하고, 그렇지 않은 경우 상기 FLL 또는 상기 PLL은 폐루프에서 동작하는 장치."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "시스템으로서:하나 이상의 명령어를 실행하는 프로세서 코어;상기 프로세서 코어에 결합된 메모리 제어기;공개특허 10-2022-0051159-5-상기 메모리 제어기에 결합된 메모리;상기 프로세서 코어에 결합된 전압 레귤레이터 - 상기 전압 레귤레이터는 상기 프로세서 코어에게 조절가능한전원 전압을 제공함 -;상기 프로세서 코어에 결합된 클록 생성기 - 상기 클록 생성기는 상기 프로세서 코어에게 조절가능한 클록을 제공함 -;상기 프로세서 코어에 결합된 캐시; 하나 이상의 명령어를 실행할 데이터가 상기 캐시로부터 이용가능한지를 결정하고, 상기 캐시로부터 데이터가이용가능하지 않은 경우 캐시 미스를 표시하는 회로 - 상기 회로는: 상기 클록 생성기에게 상기 클록의 주파수를 감소시키라고 지시하고; 및상기 전압 레귤레이터에게 상기 조절가능한 전원의 전압 레벨을 감소시키라고 지시하고, 상기 클록의 주파수는상기 조절가능한 전원의 전압 레벨이 감소되기 전에 감소됨 - ; 및 상기 프로세서 코어가 또 다른 디바이스와 통신하도록 허용하는 무선 인터페이스를 포함하는 시스템."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제1항 내지 제13항 중 어느 한 항에 따른 제19항의 시스템."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "방법으로서:프로세서 코어에 결합된 전압 레귤레이터에 의해, 상기 프로세서 코어에게 조절가능한 전원 전압을 제공하는 단계;상기 프로세서 코어에 결합된 클록 생성기에 의해, 상기 프로세서 코어에게 조절가능한 클록을 제공하는 단계;회로에 의해, 하나 이상의 명령어를 실행할 데이터가 캐시로부터 이용 가능한지를 결정하는 단계;상기 캐시로부터 데이터가 이용 가능하지 않은 경우에 캐시 미스를 표시하는 단계;상기 클록 생성기에게 상기 클록의 주파수를 감소시키라고 지시하는 단계; 및상기 전압 레귤레이터에게 상기 조절가능한 전원의 전압 레벨을 감소시키라고 지시하는 단계 - 상기 클록의 주파수는 상기 조절가능한 전원의 전압 레벨이 감소되기 전에 감소됨 - 를 포함하는 방법."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,상기 회로는 상기 전압 레귤레이터에게 상기 조절가능한 전원의 전압 레벨을 최소 동작 전압 레벨(Vmin)로 감소시키라고 지시하는 방법."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제22항에 있어서: 조절가능한 전원 전압을 모니터링하는 단계; 및 상기 조절가능한 전원의 전압 레벨이 Vmin 아래로 떨어질 때 상기 전압 레벨을 증가시키는 단계를 포함하는 방법."}
{"patent_id": "10-2022-7002164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제22항에 있어서,캐시 미스의 표시의 기간 내에 상기 프로세서 코어에게 조절가능한 전원 전압을 제공하는 전원 레일에 결합된출력 커패시터로부터 인덕터 또는 커패시터로 전하를 일시적으로 전송하는 단계를 포함하는 방법. 공개특허 10-2022-0051159-6-청구항 25 제21항 및 제24항 중 어느 한 항에 있어서,메모리로부터 데이터가 이용가능하다는 조기 표시를 제공하는 단계; 상기 클록 생성기에게 상기 클록의 주파수를 정상 레벨로 되돌려 증가시키라고 지시하는 단계; 및상기 전압 레귤레이터에게 상기 조절가능한 전원의 전압 레벨을 증가시키라고 지시하는 단계 - 상기 조절가능한전원의 전압 레벨은 상기 클록의 주파수의 증가 전에 증가됨 - 를 포함하는 방법."}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "그 성능 또는 레이턴시에 영향을 주지 않고서 프로세서에 의해 소비되는 에너지를 상당히 감소시키기 위해 동적 으로 적응가능한 클록 및 전압 공급을 디지털 방식으로 조정하는 장치 및 방법이 설명된다. 긴 레이턴시 동작을 나타내는 신호가 생성된다. 이 신호는 적응가능한 전원 전압 및 클록의 주파수를 감소시키는 데 사용된다. 조 기 재개 표시자가 정상 동작들이 막 재개하려고 하기 전의 수 나노초에 생성된다. 이러한 조기 재개 신호는 파 워 다운된 전압 레귤레이터를 파워 업하기 위해 사용되고, 및/또는 정상 프로세서 동작들이 막 재개하려고 하기 전에 주파수 및/또는 공급 전압을 정상 레벨로 되돌려 증가시킬 수 있다."}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "[우선권 주장] 본 출원은 발명의 명칭이 \"Digitally Coordinated Dynamically Adaptable Clock and Voltage Supply Apparatus and Method\"인 2019년 8월 23일자로 출원된 미국 특허 출원 제16/550,134호에 대한 우선권의 이익을 주장하며, 이 출원의 내용은 그 전체가 참조로 본 명세서에 포함된다."}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전력 소비는 프로세서들로부터의 중요한 성능 측정 기준이다. 현대의 프로세서들은 다수의 전력 감소 기법을 포함하지만, 프로세서들의 성능을 더 개선하기 위해 전력을 동적으로 더 감소시킬 기회가 남아 있다."}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "현대의 프로세서들은 프로세서의 부하의 상태들에 관계없이 고주파수의 동작들을 가능하게 하는 고품질의 안정 된 전압 및 주파수 공급을 제공하도록 설계된 통합된 클록 생성 및 전압 레귤레이션을 포함한다. 이러한 작업 부하 프로필들 및 기술 개발의 이해에 있어서의 진보는 통합된 전압 레귤레이터들 및 클록 생성에 더 빨리 반응 할 수 있게 하여, 미세 입도(fine granularity)로 3가지(전압 레귤레이터들, 클록 생성 소스들, 및 작업부하 들)를 조정하는 것을 허용한다. 이들을 미세하게 동적으로 관리하는 한 가지 이유는 모든 클록 사이클마다에서 성능 레벨 내에서 동작하기 위해 프로그램이 필요로 하는 올바른 양의 전압 및 주파수를 제공함으로써 전력 소 비를 줄이는 것이다. 긴 레이턴시 이벤트들은 프로세서에서 유휴 기간들을 생성한다. 일부 실시예들에서는, 하나 이상의 클록의 주 파수 및 전원 전압을 억제하여, 이러한 감소된 활동 기간들 동안에 확장되는 에너지를 줄이는 장치가 제공된다. 이러한 감소된 활동 기간들은 수십 나노초 동안 지속될 수 있다. 일부 실시예들에서, 조기 재개 표시자가 정상 동작들이 막 재개하려고 하기 전의 수 나노초에 생성된다. 이러한 조기 재개 신호는 파워 다운된 레귤레이터를 파워 업하기 위해 사용되고, 및/또는 정상 프로세서 동작들이 막 재개하려고 하기 전에 주파수 및/또는 공급 전 압을 정상 레벨로 되돌려 증가시킬 수 있다. 긴 레이턴시 이벤트들 중 한 유형은 데이터가 메인 메모리로부터 프로세서로 반환되는데 수십 나노초가 걸릴 수 있는 최종 레벨 캐시 미스(miss)들 및 캐시불가능 데이터 요청들 이다. 통상적인 마이크로프로세서 아키텍처들은 데이터가 메모리로부터 반환되고 있다는 충분히 이른 통지를 제공한다. 일부 실시예들에서, 에너지 감소를 가능하게 하는 매우 빠른 주파수 천이를 가능하게 하는 클록 생 성기가 제공된다. 다양한 실시예의 많은 기술적 효과가 있다. 예를 들어, 다양한 실시예의 장치 및 방법은 프로세서에 의해 소비 되는 에너지를 그 성능에 영향을 미치지 않고서 상당히(예를 들어, 3x 내지 4x) 감소시키는 것을 허용한다. 다 른 기술적 효과들이 다양한 실시예 및 도면으로부터 명백할 것이다. 이하의 설명에서는, 본 개시내용의 실시예들의 더 철저한 설명을 제공하기 위해 다수의 상세 사항이 논의된다."}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "그러나, 본 기술분야의 통상의 기술자에게는, 본 개시내용의 실시예들이 이러한 구체적인 상세 사항들 없이도 실시될 수 있다는 점이 명백할 것이다. 다른 경우들에서는, 본 개시내용의 실시예들을 불명료하게 하는 것을 회피하기 위해서, 잘 알려진 구조들 및 디바이스들이, 상세하게 도시되기보다는, 블록도 형태로 도시된다. 실시예들의 대응 도면들에서, 신호들은 라인들로 표현된다는 점을 유의한다. 일부 라인들은, 더 많은 구성 신 호 경로들을 표시하기 위해 더 두꺼울 수 있으며, 및/또는 주 정보 흐름 방향을 표시하기 위해 하나 이상의 단 부에서 화살표들을 가질 수 있다. 이러한 표시들은 제한하려는 것이 아니다. 오히려, 라인들은 회로 또는 로 직 유닛의 더 쉬운 이해를 촉진하기 위해 하나 이상의 예시적인 실시예와 관련하여 사용된다. 설계 요구들 또 는 선호도들에 의해 지시되는 바와 같이, 임의의 표현된 신호는 어느 한 방향으로 이동할 수 있고 임의의 적합 한 타입의 신호 체계로 구현될 수 있는 하나 이상의 신호를 실제로 포함할 수 있다. 본 명세서 전체에 걸쳐 그리고 청구항들에서, \"접속된(connected)\"이라는 용어는, 임의의 중간 디바이스들 없이, 접속되는 사물들 사이의 전기적, 기계적, 또는 자기적 접속과 같은 직접 접속을 의미한다. 여기서, \"아날로그 신호\"라는 용어는 신호의 시변 특징(변수)이 어떤 다른 시변량의 표현인, 즉 또 다른 시변 신호와 유사한 임의의 연속 신호이다. 여기서, \"디지털 신호\"라는 용어는 이산 값들의 시퀀스(정량화된 이산 시간 신호), 예를 들어, 임의의 비트 스 트림, 또는 디지털화된(샘플링되고 아날로그-투-디지털 변환된) 아날로그 신호의 표현인 물리적 신호이다. \"결합된(coupled)\"이라는 용어는, 접속되는 사물들 사이의 직접적인 전기적, 기계적, 또는 자기적 접속 또는 하 나 이상의 수동 또는 능동 중간 디바이스들을 통한 간접적인 접속과 같은, 직접 또는 간접 접속을 의미한다. 여기서 \"인접한(adjacent)\"이라는 용어는 일반적으로 사물이 다른 사물 옆에 있거나(예를 들어, 바로 옆에 있거 나 그 사이에 하나 이상의 사물이 있으면서 가까이에 있거나) 또는 다른 사물에 붙어 있는(예를 들어, 그에 맞 닿아 있는) 위치를 지칭한다. \"회로\" 또는 \"모듈\"이라는 용어는, 원하는 기능을 제공하기 위해 서로 협력하도록 배열되는 하나 이상의 수동 및/또는 능동 컴포넌트를 지칭할 수 있다. \"신호\"라는 용어는 적어도 하나의 전류 신호, 전압 신호, 자기 신호, 또는 데이터/클록 신호를 지칭할 수 있다. 단수 표현(\"a\", \"an\" 및 \"the\")의 의미는 복수 참조를 포함한다. \"에서(in)\"의 의미는 \"내에(in)\" 및 \"상에 (on)\"를 포함한다. \"스케일링(scaling)\"이라는 용어는 일반적으로 하나의 프로세스 기술로부터 또 다른 프로세스 기술로 설계(배선 도 및 레이아웃)를 변환하고 후속하여 레이아웃 면적이 감소되는 것을 지칭한다. \"스케일링\"이라는 용어는 일 반적으로 동일한 기술 노드 내에서 레이아웃 및 디바이스들을 다운사이징(downsizing)하는 것을 또한 지칭한다. \"스케일링\"이라는 용어는 또 다른 파라미터, 예를 들어, 전원 레벨에 대한 신호 주파수의 조정(예를 들어, 감속 또는 가속 - 즉, 제각기 스케일링 다운 또는 스케일링 업)을 또한 지칭할 수 있다. \"실질적으로 (substantially)\", \"가까운(close)\", \"대략(approximately)\", \"근처의(near)\", 및 \"약(about)\"이라는 용어들은 일반적으로 목표 값의 +/- 10% 내에 있는 것을 지칭한다. 달리 명시되지 않는 한, 공통 대상을 설명하기 위해 서수 형용사들 \"제1(first)\", \"제2(second)\", 및 \"제 3(third)\" 등을 사용하는 것은, 유사한 물체들의 상이한 사례들이 지칭되는 것임을 표시할 뿐이며, 그렇게 설명 된 물체들이 시간적으로, 공간적으로, 순위로, 또는 임의의 다른 방식으로 주어진 시퀀스로 있어야 함을 암시하 도록 의도되지 않는다. 본 개시내용의 목적을 위해, 구문 \"A 및/또는 B\"와 \"A 또는 B\"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개 시내용의 목적을 위해, 구문 \"A, B, 및/또는 C\"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다. 상세한 설명과 청구항들에서 \"좌측\", \"우측\", \"정면\", \"후면\", \"상단(top)\", \"하단(bottom)\", \"위에\", \"아래에\" 등의 용어들은, 만일 있다면, 설명 목적들로 사용되며 반드시 영구적인 상대 위치들을 설명하기 위한 것은 아니다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도면들의 요소들은 설명된 것과 유사한 임의의 방식으로 동작하거나 기능할 수 있지만, 이에 제한되지는 않는다는 점을 지적해 두고자 한다. 실시예들의 목적들을 위해, 여기에 설명된 다양한 회로들 및 로직 블록들에서의 트랜지스터들은 금속 산화물 반 도체(metal oxide semiconductor, MOS) 트랜지스터들 또는 그것들의 파생물들이고, 여기서 MOS 트랜지스터들은 드레인, 소스, 게이트, 및 벌크 단자들을 포함한다. 트랜지스터들 및/또는 MOS 트랜지스터 파생물들은 트라이 게이트(Tri-Gate) 및 FinFET 트랜지스터들, 게이트 올 어라운드 원통형 트랜지스터들(Gate All Around Cylindrical Transistors), TFET(Tunneling FET), 사각형 와이어(Square Wire), 또는 직사각형 리본 (Rectangular Ribbon) 트랜지스터들, FeFET(ferroelectric FET), 또는 탄소 나노튜브(carbon nanotube)들이나 스핀트로닉 디바이스(spintronic device)들과 같이 트랜지스터 기능성을 구현하는 다른 디바이스들을 또한 포함 한다. MOSFET 대칭 소스 및 드레인 단자들은 동일한 단자들이며, 여기서 교환가능하게 사용된다. 반면, TFET"}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "디바이스는 비대칭 소스 및 드레인 단자들을 갖는다. 본 기술분야의 통상의 기술자들은 다른 트랜지스터들, 예 를 들어, 양극성 접합 트랜지스터들(BJT(Bi-polar junction transistor) PNP/NPN), BiCMOS, CMOS 등이 본 개시 내용의 범위를 벗어나지 않고 사용될 수 있다는 점을 알 것이다. 도 1은 일부 실시예들에 따른, 동작들의 레이턴시에 응답하여 적응적 클록 및 전압을 디지털 방식으로 조정하는 장치를 예시한다. 장치는 계산 블록, 전압 레귤레이터(VR), 클록 소스, 회로, 캐시, 메모리 제어기 및 메모리를 포함한다. 장치의 일부 또는 모든 컴포넌트는 단일 다 이(예를 들어, 시스템-온-칩), 다중의 다이를 갖는 단일 패키지, 또는 다중의 패키지 상의 다중의 다이 상에 있 을 수 있다. 일부 실시예들에서, 계산 블록은 VR에 의해 제어되는 하나의 전력 도메인 상에서 동작 하는 프로세서 코어(예를 들어, 산술 로직 유닛(ALU), 실행 유닛(EU), 스케줄러, 레지스터 등을 포함하는 로직 블록)이다. 일부 실시예들에서, 계산 블록은 다중의 전력 도메인을 포함하며, 여기서 개별 레귤레이터가 각각의 전력 도메인을 제어한다. 예를 들어, 개별 레귤레이터는 전력 도메인의 전원 레일에 대한 전압 레벨(및 /또는 전류 레벨)을 제어한다. 일부 실시예들에서, 계산 블록은 인공 지능(AI) 처리를 위한 가속기를 포 함한다. 예를 들어, 계산 블록은 큰 수의 곱셈을 수행하도록 결합된 복수의 곱셈기 어레이를 포함한다. 일부 실시예들에서, 계산 블록은 마이크로프로세서 또는 그래픽 프로세서의 프로세서 코어를 포함한다. 일부 실시예들에서, 계산 블록은 필드 프로그래머블 게이트 어레이들(FPGA)의 코어 로직이다. 일부 실시 예들에서, 계산 블록은 디지털 신호 프로세서(DSP)의 코어 로직이다. 일부 실시예들에서, VR은 스위칭 DC-DC 전압 레귤레이터를 포함한다. 예를 들어, VR은 벅 컨버터 (buck converter), 부스트 컨버터(boost converter), 벅-부스트 컨버터 중 하나이다. 일부 실시예들에서, VR은 LDO(low dropout) 레귤레이터를 포함한다. 임의의 적절한 레귤레이터가 그것의 출력 전원 레일 상에 서 상이한 전압 레벨들을 생성하도록 동적으로 제어될 수 있는 VR에 대해 사용될 수 있다. 여기서 \"동 적\"이라는 용어는 일반적으로 개입이 거의 또는 전혀 없이 실시간으로 수행되는 자동 기능을 지칭한다. 예를 들어, 파워-온 시퀀스 또는 재부팅을 요구하지 않고서 시스템 또는 프로세스가 동작 중일 때 특정 파라미터가적응적으로 변경될 수 있다. 일부 실시예들에서, 클록 소스는 가변 클록 주파수를 갖는 클록을 동적으로 생성할 수 있는 적응적 클록 소스이다. 일부 실시예들에서, 클록 소스는 PLL(phase locked loop)을 포함한다. 일부 실시예들에서, 클 록 소스는 FLL(frequency locked loop)을 포함한다. 일부 실시예들에서, 회로는 동작에 대한 긴 레이턴시 시간들, 캐시 미스(Miss Signal), 메모리로부터 검색되는 데이터의 조기 표시(예를 들어, Early Indication), 캐시에서 발견되는 데이터의 정보(예를 들어, Early Return) 등을 표시하는 특정 제어 신호들을 처리한다. 그 후 회로는 VR 및/또는 클록 소스에 대한 제어 신호들을 생성하여 전압 및/또는 클록 주파수를 적응적으로 변경시켜서 컴퓨팅 시스템의 전력을 기회주의적으로 감소시킨다. 예를 들어, 회로는 클록의 주파수를 조절하기 위해 ControlClk 신호 를 생성한다. 일부 실시예들에서, 회로는 VR의 전류 출력 및/또는 전원 레일 상의 전압을 제어하기 (예를 들어, 감소시키기) 위한 ControlVR을 생성한다. 일부 실시예들에서, 회로는 계산 블록이 파워 다운될 때에도 회로를 파워 온 상태로 유지하는 상시-온 전원(always-on power supply) 또는 전원 상에서 동작한다. 일부 실시예들에서, 회로는 언-코어(un-core) 로직 영역의 일부이다. 일부 실시예들에서, 회 로는 전력 제어 유닛(PCU)의 일부이다. 일부 실시예들에서, 캐시는 L1 캐시, L2 캐시, L3 캐시와 같은 하나 이상의 하위 레벨 캐시를 포함한다. 캐시는 DRAM(dynamic random access memory), MRAM(magnetic random access memory), FeRAM(ferroelectric random access memory), ReRAM(resistive RAM), SRAM(static RAM) 등과 같은 임의의 적 합한 메모리를 포함할 수 있다. 계산 블록은, 명령어를 실행할 시에, 처리할 데이터를 필요로 할 수 있다. 그 데이터는 캐시에서 이용가능할 수 있다. 그 데이터를 어드레스하거나 페치하기 위해, 계산 블 록은 캐시로부터 데이터를 페치하기 위한 룩업 동작을 발행한다. 데이터가 캐시로부터 이용가 능하지 않은 경우, Miss Signal이 어써트되고, 계산 블록은 메모리로부터 데이터를 찾기 위한 요청을 메모리 제어기에 발행한다. 그 후 메모리 제어기는 메모리에서 데이터를 찾기 위해 하나 이상 의 커맨드(예를 들어, 판독 커맨드)를 발행한다. 메모리는 DRAM(dynamic random access memory), MRAM(magnetic random access memory), FeRAM(ferroelectric random access memory), ReRAM(resistive RAM), SRAM(static RAM) 등과 같은 임의의 적합한 메모리일 수 있다. 일단 메모리로부터 데이터의 위치를 찾게 되면, 데이터는 계산 블록에 전파된다. 최종 레벨 캐시(LLC) 미스들 또는 캐싱 불가능 요청들과 같은 긴 레이턴시 이벤트들의 경우, 일단 메모리 제어 기가 요청을 전송하였다면 데이터가 메모리로부터 반환되는데 보통은 수십 나노초(예를 들어, 30 내 지 수백 나노초)가 걸릴 수 있다. 현대의 비순차적 마이크로프로세서는 보통은 깊은 비순차적 버퍼들 덕분에 일부 시간 동안 요청된 데이터 없이 명령어들의 실행을 계속할 수 있다. 그러나, 대다수의 경우에서, 계산 블 록은 데이터가 메모리로부터 반환되기 전에 상당히 비순차적으로 실행될 수 있는 독립적인 작업을 다 써버린다. 수백 나노초까지 지속될 수 있는 기간 동안, 메모리에 대한 액세스의 타입에 좌우되어, 계산 블록을 포함 하는 프로세서는 본질적으로 깨어 있지만 유휴 상태일 것이다. 데이터가 메모리로부터 반환되자마자 웨이 크업 레이턴시 및 재시작 동작들의 도입을 회피하기 위해, 현재의 프로세서(계산 블록)는 파워 다운되지 않는다. 데이터가 반환되고 실행이 재개됨에 따라, 데이터 반환의 처음 몇 사이클에서 발생하는 많은 병렬 작 업이 있을 가능성이 있기 때문에 큰 전류 스파이크가 예상된다. 도 2a는 긴 레이턴시(예를 들어, 캐시 미스) 동안 마이크로프로세서의 전력 프로필을 나타내는 플롯을 도 시한다. 여기서, x-축은 시간이고, y-축은 와트 단위의 코어 전력(예를 들어, 계산 블록의 전력)이다. 프로세서의 정상 동작 동안, 계산 블록은 동적 전력 및 누설(또는 정적 전력)을 포함하는 전력을 소비한다. 동적 전력은 일반적으로 클록 신호의 토글링과 연관되는 노드들의 스위칭에 의해 야기되는 스위칭 전력이다. 캐시 미스의 표시 시에, 계산 블록은 대부분 유휴이고, 그 결과 동적 또는 스위칭 전력이 감소 된다. 일단 계산 블록이 실행할 명령어들을 다 써버리면, 계산 블록이 메모리로부터 오는 데이 터를 대기하고 있기 때문에 어떤 생산적인 출력도 없이 동적 전력이 낭비된다. 메모리로부터 데이터를 수 신할 시에, 계산 블록이 유휴 상태로부터 정상 동작 상태로 웨이크 업함에 따라 큰 전류 스파이크가 예상 된다. 도 1을 다시 참조하면, 다양한 실시예는 더 빠르고 더 미세한 입도의 클록 주파수 천이들을 위한 클로킹 스킴들 을 적용하고, 이 스킴들을 통합된 전력 전달에서의 진보와 조합하여, 빠르고 정밀한 전압 관리가 이들을 마이크로프로세서에서의 활동의 저하를 시그널링하는 아키텍처 이벤트들과 동기화하는 것을 허용한다. 다양한 실시예 의 장치는 계산 블록을 포함하는 프로세서의 동작의 주파수 및 전압을 나노초 입도로 동기적으로 제어한다. 일부 실시예들에서, 최종 명령어가 메인 메모리 액세스의 섀도우(shadow)에서 디스패치되는 것이 알려지자마자, 프로세서 계산 블록의 클록 주파수는 프로세서가 단지 저주파수에서 발생하는 비동기 이벤트들을 처리해야 할 수 있으므로 상당히 감소될 수 있다. 일부 실시예들에서, 그러한 전력에서의 감소는 디지털 방식으로 제어 되는 클록 소스 FLL 또는 PLL을 통해 가능해지며, 예상된 주파수 강하는, 예를 들어, 상당한 동적 전력 절 감을 달성하기 위해 5x-20x 범위 내에 있다. 병행적으로, 동작의 주파수가 상당히 떨어짐에 따라, 동작들의 전 압도 프로세서가 방금 천이한 매우 낮은 클록 주파수에서 계속하는데 요구되는 최소 수준으로 감소될 수 있다. 이러한 최소 동작 전압은 Vmin으로 지칭되는데, 이것은 계산 블록이 기능적으로 동작할 수 있고 그의 레지 스터들로부터의 데이터를 손실하지 않는 전원 전압에 대한 최저 전압 레벨이다. 그렇게 하는 동안, 일부 실시 예들에서, 회로에 존재하는 전하는 재활용되어 통합 전압 레귤레이터의 입력에 저장된다. 예를 들어, VR 의 부하 커패시터로부터의 전하는 누설을 통해 해당 전하를 낭비하는 것을 회피하기 위해 VR의 입력 커패 시터에 저장된다. 일부 실시예들에서, (VR의 출력에 결합된) 전원 레일 상의 전하는 (VR의 입력에 결합된) 입력 전원 레일로 시프트되거나 전송된다. 이 기술은 전류 통합 전압 레귤레이션에 의해 가능하게 되 는 것을 넘어서는 전압과 주파수의 동작 상태들 사이의 천이 에너지에서의 추가 감소를 허용한다. 이러한 더 낮은 동작 전압은 프로세서(예로서, 계산 블록)의 트랜지스터 누설에 의해 낭비되는 에너지를 상당하게 줄이는 것을 돕는다. 회로들 내의 그리고 내장 커패시터들 상의 잔여 전하가 상당히 높고, 전압이 능 동적으로 낮아지도록 강제되지 않는 경우에 단지 느리게 감소할 수 있으므로, 일부 실시예들에서는 전하 펌프, 벅-부스트 컨버터 또는 유사한 디바이스를 이용하여, 해당 전하를 프로세서의 전압 레귤레이터의 입력에 위치하 는 커패시터들로 되돌려 이동시킨다. 일단 고전류 동작들이 재개되면 에너지는 나중에 재순환된다. 일부 실시예들에서, 조기 신호가 생성되어 VR이 전원 레일 상의 그것의 초기 출력 전압으로 되돌려 램프 업(ramp up)하도록 허용하고, 그 후 클록 주파수가 데이터가 메모리로부터 반환되는 시간까지 그것의 원래 포인트로 되돌아간다. 진보된 신호가 사용되어 데이터 반환이 정상 활동의 재개를 트리거하기 전에 천이가 발 생하도록 허용하고, 따라서 동작들을 재개할 때 어떠한 시간도 손실되지 않는다. 메모리로부터의 데이터 반환들의 경우에, 이러한 Early Indication 신호는 메모리 제어기가 메모리에 커맨드들을 발행할 때 와 같이 매우 조기에 발행된다. 메모리로부터의 데이터 반환의 적시성(timeliness)이 매우 예측가능하고 전원 레일 상의 전압이 되돌려 램프 업하기에 충분한 시간을 허용하기 때문에, Early Indication 신호가 생성된 다. 일부 실시예들에서, 매우 빠른 램핑(ramping) VR에 의해, 메모리 제어기 내의 이러한 예측기에 의존하지 않고서 웨이크 업하기에 충분한 시간을 여전히 갖기 위해 데이터 반환에 관한 결정론적 정보를 인터셉 트하는 것이 가능하다. 일부 실시예들에서, 정상 상태(steady state)에서, 클록 소스 FLL(또는 PLL)이 FLL 클록들이 카운트되고 또한 필요에 따라 디지털 코드들이 조절한 타깃과 비교되는 폐쇄 루프에서 동작한다. 일단 스로틀 트리거(또는 ControlClk)가 어서트되면, 룩업 테이블에 저장된 미리 교정된 코드들(예를 들어, 현재 디지털-투-아날로그 변 환기(DAC) 및/또는 용량성 튜닝 코드들)이 클록 주파수를 감소시키기 위해 적용된다. 디어써션(de- assertion)에서, 클록 소스 FLL은 이전의 폐쇄 루프 코드들을 복원하고 루프를 폐쇄한다. 도 2b는 일부 실시예들에 따른, 긴 레이턴시 동안 적응적 클록 및 전압의 디지털 조정을 사용하는 전력 프로필 을 도시하는 플롯을 예시한다. 플롯과 비교하여, 여기서는 캐시 미스 및 계산 블록이 디스패치 또는 실행할 명령어들을 더 이상 갖지 않는다는 결정 시에, 회로는 ControlClk 및/또는 ControlVR 신호들 을 전송하여, 제각기 클록 주파수를 스로틀링하고 전원 레일 상의 전압을 감소시킨다. 이와 같이, VR 및 클록 소스는 전압 및 그 후 주파수를 감소시켜 프로세서의 전력 소비를 감소시킨다. 이는, 코어 전력 곡 선이 플롯에서 코어 전력 베이스라인이었던 점선 아래로 가라앉음에 따라 코어 전력 곡선에 의해 도시된다. 회로가 메모리로부터의 데이터가 막 반환되려고 한다는 조기 표시(early indication)를 수신할 때, 그것은 VR 및 클록 소스에게 스로틀 레벨들 전으로 출력 전압 레벨 및 클록 주파수를 되 돌려 상승시키도록 통지한다. 그 후 VR 및 클록 소스는, 데이터가 실행을 위해 계산 블록에 의 해 수신되기 위한 시간에 딱 맞추어 스로틀 레벨들 전으로 출력 전압 레벨 및 클록 주파수를 되돌려 상승시킨다. 그 후, 코어 또는 계산 블록이 웨이크 업하고 정상 동작이 계속된다. 일부 실시예들은 LLC(lower level cache) 미스가 관찰되었고 더 이상 디스패치 또는 실행할 명령어들이 없을 때 를 기존 트리거 신호로서 사용하지만, 이 메커니즘은 다른 트리거들로 구현될 수도 있다. 예를 들어, 긴 연속 적인 비활동 기간들 동안 상관되는 다른 트리거들은 진행 중인 확인된 긴 레이턴시 동작 및 실행하도록 남겨진 어떠한 것도 없는 것을 모두 나타내기 위해 사용될 수 있다. 일부 실시예들에서, VR은 전원 레일 상의 전압이 Vmin 레벨에 근접하거나 가까울 때 그것의 출력 용량성 노드 상에서 전하를 턴 온하거나 덤프(dump)할 수 있다. 이는 계산 블록의 레지스터들 내의 데이터가 변 경되지 않은 채로 유지되는 것을 보장한다. 일부 실시예들에서, 히스테리시스 듀티 사이클 모니터(hysteretic duty cycle monitor) VR이 프로세서 코어가 긴 레이턴시 데이터 반환을 기다리고 있는 시간 동안 전혀 스 위칭할 필요가 없을 수 있다. 하나의 그러한 실시예에서, 히스테리시스 DCM VR은 스위칭을 중지하고 그것의 전 력 손실은 사라질 정도로 작아진다. 다양한 실시예에서, 에너지 절감 모드에서, 클록의 주파수가 먼저 감소되거나 스로틀링되고, 그 후 계산 블록 및 캐시와 같은 다른 회로들에 대한 전력 공급이 감소된다. 프로세스는 에너지 절감 모드를 떠나 정상 동작 모드로 진입할 때 반전된다. 예를 들어, 저 에너지 절감 모드로부터 정상 모드에 진입할 때, 전원 전압이 먼저 상승된 다음 클록의 주파수가 증가된다. 전원 전압이 에너지 절감 모드에서 Vmin 레벨로 감소되는 것으로 설명되지만, 레벨은 하드웨어(예로서, 퓨즈, 레지스터) 또는 소프트웨어(예로서, 운영 체제)에 의해 프 로그래밍될 수 있다. 예를 들어, VR로부터의 전압은 1/2 Vdd(전원 레벨), 2/3 Vdd, 3/4 Vdd, Vmin 등에 설정될 수 있다. 도 3은 일부 실시예들에 따른, 동작들의 레이턴시에 응답하여 적응적 클록 및 전압을 디지털 방식으로 조정하기 위한 캐시의 마이크로아키텍처를 예시한다. 마이크로아키텍처는 명령어가 계산 블록에 의해 실 행되고 로드가 캐시로부터 질의되는 경우를 예시한다. 이 예에서, 캐시는 3개의 레벨 L1, L2, 및 L3을 갖 는다. 제1 레벨 캐시 L1에서의 룩업이 가장 빠르다. 예를 들어, L1에서의 데이터의 룩업은 마크 (A)로 표시된 바와 같이 1-2 nS(나노초)가 걸린다. 데이터가 L1 캐시에서 발견되지 않은 경우, 캐시 미스가 표시되고 데이터 는 제2 레벨 캐시 L2에서 룩업된다. L2 캐시는 마크 B)로 표시된 바와 같이 데이터를 룩업하는 데 약 2-3 nS가 걸린다. L2 캐시에서 데이터가 발견되지 않은 경우, 또 다른 캐시 미스가 표시되고, 제3 레벨 캐시 L3(또는 최 종 레벨 캐시(LLC)), 및 기타 등등에서 데이터가 룩업된다. 이 예에서, L3 캐시는 마크 (C)로 표시된 바와 같 이 데이터를 룩업하는 데 약 5-10 nS가 걸린다. 데이터가 L3 캐시에서 발견되지 않은 경우, Cache Miss 신호가 어써트되고, LLC_MISS 신호가 (D)로 표시된 바와 같이 계산 블록으로 되돌려 전송된다. 이 예에서, 계산 블록에 의한 초기 룩업으로부터 LLC_MISS의 수신까지의 레이턴시는 약 5-10 nS이다. 미스 신호를 수신할 시에, 회로 또는 계산 블록은 메모리로부터 데이터를 룩업하도록 메모리 제 어기에 지시한다. 그 후, LLC_MISS 신호가 메모리 제어기에 전송된다. 메모리 제어기가 메모 리로 하여금 데이터를 페치하고 결국 수신하도록 커맨드하기 위한 시간은 시간이 걸린다. 이 시간은 프로 세서의 전체 레이턴시 및 성능에 더해진다. 예를 들어, (E)로 표시된 바와 같이 데이터가 메모리 제어기 로부터 되돌려 도달하는 데 약 30 내지 100 nS가 걸린다. 수직 점선들은 다양한 클록 도메인을 나타낸다. L1 및 L2 캐시들과 함께 계산 블록은 프로세서 코어(예를 들어, CPU) 클록 도메인 상에 있다. L3 캐시 및 메 모리 제어기는 언코어 클록 주파수 도메인 상에 있는 한편, 메모리는 메모리 클록 주파수 도메인 상 에 있다. 동작들 (A), (B), (C), 및 (D) 동안, 프로세서 코어 또는 계산 블록은 독립적인 명령어들을 디스패치하는 것을 유지한다. LLC_MISS 신호가 돌아올 때까지, 대부분의 프로그램들(예컨대, 프로그램들의 99%)은 디스패치 할 명령어들을 다 써버렸다. 일부 실시예들에서, LLC_MISS 신호가 어써트될 때, 그 후 장치는 회로가 VR 및/또는 클록 소스에 지시하여 전압 공급 레벨을 감소시키고 주파수를 스로틀링하도록 하는 에너 지 절감 모드로 스위칭한다. 에너지 절감 모드에서, 클록의 주파수가 감소될 수 있다. 예를 들어, 클록 소스의 제산기 비율은 온 더 플라이(on the fly)로 조절될 수 있거나 또는 새로운 발진기 코드가 클록 소스의 발진기에 대해 제공될 수 있다. 일부 실시예들에서, 에너지 절감 모드에서, 전원 레일 상의 전압의 전압 레벨이 감소될 수 있다. 예를 들면, 회로는 VR에게 VR의 하이-사이드(high-side) 및 로우-사이드(low-side) 스위치들의 스위 칭 활동을 제어하는 그 펄스 폭 변조(PWW) 신호의 듀티 사이클을 감소시키도록 지시한다. 일부 실시예들에서, 회로는 VR에게 자신의 출력 부하 커패시터로부터 입력 전원 레일의 입력 커패시터로 전하를 전송하도 록 지시한다. 이는 전하가 누설되는 것을 절약하기 위해 행해진다. 일부 실시예들에서, 회로는 VR 에게 그의 출력 커패시터를 병렬 커패시터 구성으로부터의 직렬 결합된 커패시터로서 구성하도록 지시한다. 일부 실시예들에서, VR은 전원 레일의 전압 레벨을 모니터링하고 그것을 임계값(Vmin이거나 Vmin 전압 레벨 에 가까움)과 비교하고 전압 레벨을 Vmin에 유지한다. VR은 전원 레일 상의 전압이 임계값 아래로 떨어지 는 경우 전원 레일 내로 전하를 펌핑할 수 있다. 일부 실시예들에서, 회로는 메모리로부터의 데이터가 검색되고 있다는 조기 표시를 수신한다. 이러 한 조기 표시는 회로로 하여금 VR 및/또는 클록 소스가 제각기 스로틀링전(pre-throttling) 레 벨로 그들의 출력 전압을 증가시키고 그들의 클록 주파수를 상승시키게 허용하여, 계산 블록이 파워 업되 어 메모리로부터 들어오는 데이터를 처리하도록 한다. 예를 들어, 조기 표시 신호가 수신될 때, 계산 블 록은 웨이크 업 신호에 의해 지속 시간들 (G) 및 (F) 전에 웨이크 업되고, VR 및 클록 소스도 스로틀링전 레벨에 적응적으로 구성된다. 도 4a는 일부 실시예들에 따른 적응적 VR(예를 들어, 102)을 도시한다. 이 예에서, VR은 스위칭 DC- DC 레귤레이터로서 예시된다. 전원 레일의 전압 레벨을 디지털 방식으로 적응시키는 개념은 임의의 적절한 레 귤레이터에 의해 달성될 수 있다. VR은 Vin 공급 레일을 통해 입력 공급 Vin을 수신하고 레귤레이팅된 전 압을 Vout 공급 레일에 제공하는 레귤레이터 코어(예를 들어, 하이-사이드 스위치들, 로우-사이드 스위치 들, PWM, 비교기 등)를 포함한다. 레귤레이터 코어의 하이-사이드 및 로우-사이드 스위치들은 도시된 바와 같 이 출력 인덕터 L 및 커패시터 COut에 결합된다. 일부 실시예들에서, 회로는 VR의 전원 출력을 조절하기 위해 하나 이상의 스킴을 이용할 수 있다. 예를 들어, 에너지 절감 모드 동안, 회로는 Vout의 전압 레벨을 조절하기 위해 하나 이상의 ControlVR 신 호를 어써트한다. 일 예에서, ControlVR 신호는 레귤레이터 코어의 PWM 신호의 듀티 사이클을 조절하기 위해 사용된다. PWM 신호의 듀티 사이클을 변경함으로써, Vout의 전압 레벨이 낮아지거나 상승될 수 있다. 또 다른 예에서, 회로로부터의 ControlVR 신호가 커패시터 COut으로부터 입력 Vin 공급 레일에 결합된 입 력 커패시터 Cin으로 전하를 전송하기 위해 사용된다. 일부 실시예들에서, 전하 펌프, 벅 레귤레이터, 및/또는 저장 회로가 출력 커패시터 COut으로부터 입력 커패시터 Cin으로 전하를 저장하고 전송하기 위해 사용된다. 일 부 실시예들에서, Vout 공급 레일로부터의 전하가 에너지 절감 모드에서 입력 커패시터 Cin에 전송된다. 그 후 이 전하는 데이터가 메모리로부터 검색되고 있다는 조기 표시가 수신될 때 출력 공급 레일에 되돌려 펌핑 된다. 또 다른 예에서, 회로로부터의 ControlVR 신호가 출력 커패시터 COut의 커패시턴스를 구성함으로써 COut의 커패시턴스를 조절하기 위해 사용된다. 도 4b는 하나의 그러한 구성가능 회로를 예시한다. 도 4b는 일부 실시예들에 따른, 적응적 전압 레귤레이터의 부하 커패시턴스를 조절하기 위한 스위칭가능 용량성 네트워크를 예시한다. 네트워크는 도시된 바와 같이 결합된 커패시터들 C1 및 C2, 및 트랜지스터들 MN1, MN2, 및 MN3을 포함한다. 트랜지스터 MN1은 컨트롤 1(ctrl1)에 의해 제어되고, 트랜지스터 MN2는 컨트롤 2(ctrl2)에 의해 제어되고, 트랜지스터 MN3은 컨트롤 3(ctrl3)에 의해 제어된다. n형 트랜지스터들이 도시되지 만, n형 트랜지스터들은 p형 트랜지스터들 또는 n형 및 p형 트랜지스터들의 조합으로 대체될 수 있다. 일부 실 시예들에서, 회로는 커패시터들 C1 및 C2가 병렬로 또는 직렬로 결합되도록 이들을 구성하기 위해 신호들 ctrl1, ctrl2, 및 ctrl3을 제어한다. 일부 실시예들에서, 에너지 절감 모드 동안, 회로는 출력 커패시터 COut의 커패시터들 C1 및 C2를 병렬 결합되도록 구성한다. 일부 실시예들에서, 에너지 절감 모드로부터의 탈출 시에, 회로는 출력 커패시터 COut의 커패시터들 C1 및 C2를 직렬 결합되도록 재구성한다. 도 5a는, 일부 실시예들에 따른, 동작들의 레이턴시에 좌우되어 폐루프 또는 개루프에서 클록을 생성할 수 있는 PLL을 예시한다. 도 5a의 실시예가 PLL을 예시하지만, 개루프 및 폐루프 구성들을 사용하는 동일한 개념 이 FLL에 대해 구현될 수 있다. PLL은 디지털, 아날로그, 또는 혼합된 신호의 것일 수 있다. PLL은 PFD(phase frequency detector) 또는 TDC(time-to-digital converter), 제어기, 디지털 필터, Mux(multiplexer), 발진기, 제산기, 및 룩업 테이블을 포함한다. 일부 실시예들에서, PFD는 기준 클록(RefClk)을 피드백 클록(FBClk)과 비교하고, 업(Up) 및/또는 다운(Dn) 신호들을 생성한다. 제어기는 이러한 신호들을 수신하여, 디지털 필터를 통해 발진기의 주파수 를 제어하는 디지털 코드 CodeCL을 갱신한다. 디지털 필터의 출력은 Code CLF이다. 이 코드는 FLL 또는 PLL이 에너지 절감 모드로 진입하기 전에 저장될 수 있다. 제어기 또는 디지털 필터는 조기 표시 신 호가 수신될 때 코드를 수신한다. 일부 실시예들에서, PDF 대신에, TDC가 사용된다. TDC는 RefClk 및 FBClk를 수신하고, RefClk와 FbClk 사이의 위상 차이의 디지털 표현을 표시하는 디지털 스트림을 출력 TDCOut으로서 제공한다. TDC는 다중의 지연단(예를 들어, 버퍼들 또는 인버터들)을 갖는 지연선을 포함할 수 있고, 각각의 지연단의 출력(및 제1 지연 단의 입력)은 샘플링 클록으로서 기준 클록을 사용하는 플립-플롭에 의해 샘플링된다. 지연선에서의 제1 지연단에의 입력은 FBClk이다. 이와 같이, RefClk는 FbClk를 정기적으로 샘플링한다. 플립-플롭들의 출력들은 그 후 조합되어 디지털 스트림 TDCOut(TDC Code)을 제공한다. DLF는 TDC의 출력(TDCOut)을 수신한다. DFL은 필터 방정식을 사용하여 TDCOut에서의 임의의 잡음을 필터링한다. 일부 실시예들에서, 제어기 기능은 디지털 필터에서 구현된다. 필터는 FIR(finite impulse response), IIR(infinite impulse response) 필터들과 같은 임의의 적절한 디지털 필터를 사용하여 구현된다. 일부 실시예들에서, 제어기는 발진기로부터의 클록의 주파수를 큰 양 또는 작은 양만큼 변경하기 위한 제어 코드들인 Coarse 및 Fine 코드들을 생성한다. 발진기는 DCO(digitally-controlled oscillator)일 수 있다. DCO는 지연선의 각각의 지연단의 출력 들에서 조절가능한 로딩(loading)(예를 들어, 용량성 로딩)을 가진 지연선과 같은 임의의 적절한 디지털 발진기 일 수 있다. 거친(coarse) 및/또는 미세(fine) 코드들이 이러한 조절가능한 로딩들을 제어할 수 있다(예를 들 어, 로딩에 가산되거나 그로부터 감산될 수 있다). 일부 실시예들에서, DCO는 LCO(inductor- capacitor(LC) oscillator)이다. LCO에서, Clock의 주파수는 거친 및/또는 미세 코드들을 이용하여 가변 수의 더 작은 커패시터들 중에서 스위칭함으로써 조절된다. 제산기는 Clock의 출력을 수신하고 그 주파수를 비율로 나누어 피드백 클록 FBClk를 생성한다. 일부 실시 예들에서, 비율은 정수이다. 일부 실시예들에서, 비율은 분수이다. 일부 실시예들에서, 제산기는 정수 제산기이다. 일부 실시예들에서, 시그마-델타 변조기가 분수 제산기를 구현한다. 에너지 절감 모드에서, FLL 또는 PLL은 개루프에서 동작한다. 하나의 그러한 실시예에서, Clock에 대한 타깃 주파수에 기초하여, 룩업 테이블은 Clock에 대한 타깃 주파수를 생성하기 위해 그 주파수를 설 정하는 발진기에 대한 코드를 선택한다. 이 예에서, 멀티플렉서는 룩업 테이블의 출력을 코드 에 대한 그의 출력으로서 선택한다. 일부 실시예들에서, 회로는 ControlClk 신호를 통해 멀티플렉서(50 4)를 제어한다. 에너지 절감 모드로부터의 탈출 시에, 회로가 메모리로부터 수신되는 데이터의 조기 표시를 수신할 때, ControlClk는 디지털 필터로부터 출력 CodeCLF를 선택하고 PLL 또는 FLL이 폐루 프에서 동작하도록 허용한다. 일부 실시예들에서, Vmin에서 동작하는 비휘발성 메모리 또는 메모리에 저장된 (따라서 데이터를 손실하지 않는) CodeCLF의 이전 값이 디지털 필터에 되돌려 저장되어, PLL 또는 FLL이 로킹된 채로 유지될 수 있게 된다. Vmin은 그 미만에서는 로직 또는 회로가 적절하게 또는 신뢰성 있게 작동하지 않는 최소 동작 전압이다. 도 5b는 일부 실시예들에 따른, PLL 출력 클록 주파수 스로틀링의 타이밍도를 예시한다. 타이밍도는 그래픽 형태로 FLL 또는 PLL의 기능을 기술한다. 에너지 절감 모드 동안, 개루프에서 FLL 또는 PLL을 동 작시킴으로써, FLL 또는 PLL 클록 주파수가 스로틀링된다. 시스템이 에너지 절감 모드를 떠날 때, 개루프 구성 은 도 5a에서 논의된 바와 같이 폐루프 구성으로 변경된다. 도 6은 본 개시내용의 일부 실시예들에 따른, 동작들의 레이턴시에 응답하여 적응적 클록 및 전압을 디지털 방 식으로 조정하는 장치를 갖는 스마트 디바이스, 또는 컴퓨터 시스템, 또는 SoC(System-on-Chip)를 도시한다. 디바이스는 컴퓨팅 태블릿, 모바일폰 또는 스마트폰, 랩톱, 데스크톱, 사물 인터넷(Internet-of-Things, IOT) 디바이스, 서버, 웨어러블 디바이스, 셋톱 박스, 무선 가능 이-리더 등과 같은 적절한 컴퓨팅 디바이스를 나타낸다. 특정 컴포넌트들이 일반적으로 도시되고, 이러한 디바이스의 모든 컴포넌트들이 디바이스에 도시되는 것은 아니라는 점이 이해될 것이다. 일 예에서, 디바이스는 SoC(System-on-Chip)를 포함한다. SOC의 예시적인 경계는 도 6에서 점선들을 사용하여 예시되며, 일부 예시적인 컴포넌트들은 SoC 내에 포함되는 것으로 예시된다 - 그러나, SOC는 디바이스의 임의의 적절한 컴포넌트들을 포함할 수 있다. 일부 실시예들에서, 디바이스는 프로세서를 포함한다. 프로세서는 마이크로프로세서들, 애 플리케이션 프로세서들, 마이크로컨트롤러들, 프로그래머블 로직 디바이스들, 처리 코어들, 또는 다른 처리 수 단과 같은 하나 이상의 물리적 디바이스를 포함할 수 있다. 프로세서에 의해 수행되는 처리 동작들은 애 플리케이션들 및/또는 디바이스 기능들이 실행되는 운영 체제 또는 운영 플랫폼의 실행을 포함한다. 처리 동작 들은 인간 사용자 또는 다른 디바이스들과의 I/O(입력/출력)에 관련된 동작들, 전력 관리에 관련된 동작들, 컴 퓨팅 디바이스를 다른 디바이스에 접속하는 것에 관련된 동작들, 및/또는 그와 유사한 것을 포함한다. 처리 동작들은 또한 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 포함할 수 있다. 일부 실시예들에서, 프로세서는 다중의 처리 코어(코어들로도 지칭됨)(2408a, 2408b, 2408c)를 포함한다. 단지 3개의 코어(2408a, 2408b, 및 2408c)가 도 6에 도시되어 있지만, 프로세서는 임의의 다른 적절한 수 의 처리 코어들, 예를 들어, 수십, 또는 심지어 수백개의 처리 코어를 포함할 수 있다. 프로세서 코어들 (2408a, 2408b, 2408c)은 단일 집적 회로(IC) 칩 상에 구현될 수 있다. 더욱이, 칩은 하나 이상의 공유 및/또 는 전용 캐시, 버스 또는 인터커넥션, 그래픽 및/또는 메모리 제어기, 또는 다른 컴포넌트를 포함할 수 있다. 일부 실시예들에서, 프로세서는 캐시를 포함한다. 일 예에서, 캐시의 섹션들은 개별적인 코 어들에 전용될 수 있다(예를 들어, 캐시의 제1 섹션은 코어(2408a)에 전용될 수 있고, 캐시 의 제2 섹션은 코어(2408b)에 전용될 수 있고, 기타 등등일 수 있다). 일 예에서, 캐시의 하나 이상의 섹션은 코어들 중 2개 이상 사이에서 공유될 수 있다. 캐시는 상이한 레벨들, 예를 들어, 레벨 1(L1) 캐시, 레벨 2(L2) 캐시, 레벨 3(L3) 캐시 등으로 분할될 수 있다. 프로세서 코어는 코어에 의한 실행을 위해 명령어들(조건부 분기들을 갖는 명령어들을 포함함)을 페치하기 위한 페치 유닛(fetch unit)을 포함할 수 있다. 명령어들은 메모리와 같은 임의의 저장 디바이 스들로부터 페치될 수 있다. 프로세서 코어는 페치된 명령어를 디코딩하는 디코드 유닛을 또한 포함할 수 있다. 예를 들어, 디코드 유닛은 페치된 명령어를 복수의 마이크로 연산(micro-operation)으로 디코딩할 수 있다. 프로세서 코어는 디코딩된 명령어들을 저장하는 것과 연관된 다양한 동작들을 수행하는 스케줄 유 닛을 포함할 수 있다. 예를 들어, 스케줄 유닛은, 명령어들이 디스패치(dispatch)될 준비가 될 때까지, 예를 들어, 디코딩된 명령어의 모든 소스 값들이 이용가능해질 때까지, 디코드 유닛으로부터의 데이터를 보유할 수 있다. 일 실시예에서, 스케줄 유닛은 실행을 위해 실행 유닛에게 디코딩된 명령어들을 스케줄링 및/또는 발행 (또는 디스패치)할 수 있다. 실행 유닛은, 명령어들이 디코딩(예를 들어, 디코드 유닛에 의해) 및 디스패치(예를 들어, 스케줄 유닛에 의 해)된 후에 디스패치된 명령어들을 실행할 수 있다. 실시예에서, 실행 유닛은 하나보다 많은 실행 유닛(예컨대, 이미징 계산 유닛, 그래픽 계산 유닛, 범용 계산 유닛 등)을 포함할 수 있다. 실행 유닛은 또한 덧셈, 뺄셈, 곱셈, 및/또는 나눗셈과 같은 다양한 산술 연산을 수행할 수 있고, 하나 이상의 산술 로직 유닛 (arithmetic logic unit, ALU)을 포함할 수 있다. 실시예에서, 코-프로세서(도시되지 않음)가 실행 유닛과 함 께 다양한 산술 연산을 수행할 수 있다. 또한, 실행 유닛은 명령어들을 비순차적으로(out-of-order) 실행할 수 있다. 따라서, 프로세서 코어는 일 실시예에서 비순차적 프로세서 코어일 수 있다. 프로세서 코어는 또한 리타이어먼트 유닛(retirement unit)을 포함할 수 있다. 리타이어먼트 유닛은 실행된 명령어들이 커밋(commit)된 후에 실행된 명령어들을 리 타이어(retire)할 수 있다. 실시예에서, 실행된 명령어들의 리타이어먼트는 프로세서 상태가 명령어들의 실행 으로부터 커밋되는 것, 명령어들에 의해 사용된 물리 레지스터들이 할당 해제되는 것 등의 결과를 낳을 수 있다. 프로세서 코어는 또한 하나 이상의 버스를 통해 프로세서 코어의 컴포넌트들과 다른 컴포넌 트들 사이의 통신을 가능하게 하는 버스 유닛을 포함할 수 있다. 프로세서 코어는 (할당된 앱 우선순위 들 및/또는 서브시스템 상태들(모드들) 연관과 관련된 값들과 같은) 코어의 다양한 컴포넌트들에 의해 액 세스되는 데이터를 저장하는 하나 이상의 레지스터를 또한 포함할 수 있다. 일부 실시예들에서, 디바이스는 접속 회로들을 포함한다. 예를 들어, 접속 회로들은, 예를 들어, 디바이스가 외부 디바이스들과 통신할 수 있게 하기 위해 하드웨어 디바이스들(예를 들어, 무선 및 /또는 유선 커넥터들 및 통신 하드웨어) 및/또는 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택 들)을 포함한다. 디바이스는 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들 등과 같은 외부 디바이스들로부터 분리될 수 있다. 예에서, 접속 회로들은 다중의 상이한 타입의 접속을 포함할 수 있다. 일반화하기 위해, 접속 회로들 은 셀룰러 접속 회로, 무선 접속 회로 등을 포함할 수 있다. 접속 회로들의 셀룰러 접속 회로들은 GSM(global system for mobile communications) 또는 변형들 또는 파생물들, CDMA(code division multiple access) 또는 변형들 또는 파생물들, TDM(time division multiplexing) 또는 변형들 또는 파생물들, 3GPP(3rd Generation Partnership Project) UMTS(Universal Mobile Telecommunications Systems) 시스템 또는 변형들 또는 파생물들, 3GPP LTE(Long-Term Evolution) 시스템 또는 변형들 또는 파생물들, 3GPP LTE-A(LTE-Advanced) 시스템 또는 변형들 또는 파생물들, 5G(Fifth Generation) 무선 시스템 또는 변형들 또는 파생물들, 5G 모바일 네트워크 시스템 또는 변형들 또는 파생물들, 5G NR(New Radio) 시스템 또는 변형들 또는 파생물들, 또는 다른 셀룰러 서비스 표준들을 통해 제공되는 바와 같은, 무선 캐리어들에 의해 제공되는 셀룰러 네트워크 접속(cellular network connectivity)을 일반적으로 지칭한다. 접속 회로들의 무선 접속 회로들(또는 무선 인터페이스)은 셀룰러가 아닌 무선 접속을 지칭하고, 개인 영역 네트워크들(예컨대, 블루투스, 근접장(Near Field) 등), 로컬 영역 네트워크들(예컨대, Wi-Fi), 및/또는 광역 네트워크들(예컨대, WiMax), 및/또는 다른 무 선 통신을 포함할 수 있다. 예에서, 접속 회로들은, 예를 들어, 시스템 실시예가 무선 디바이스, 예를 들어, 셀폰 또는 개인용 디지털 보조기기 내로 통합될 수 있도록, 유선 또는 무선 인터페이스와 같은 네트워크 인터페이스를 포함할 수 있다. 일부 실시예들에서, 디바이스는 하나 이상의 I/O 디바이스와의 상호작용에 관련된 하드웨어 디바이스들 및/또는 소프트웨어 컴포넌트들을 대표하는 제어 허브를 포함한다. 예를 들어, 프로세서는 제어 허브를 통해 디스플레이, 하나 이상의 주변기기 디바이스, 저장 디바이스, 하나 이상 의 다른 외부 디바이스 등 중 하나 이상과 통신할 수 있다. 제어 허브는 칩셋, 플랫폼 제어 허브 (Platform Control Hub, PCH), 및/또는 이와 유사한 것일 수 있다. 예를 들어, 제어 허브는, 예를 들어, 사용자가 그를 통해 시스템과 상호작용할 수 있는 디바이스에 접속하는 추가적인 디바이스들에 대한 하나 이상의 접속 포인트를 예시한다. 예를 들어, 디바이스에 부 착될 수 있는 디바이스들(예를 들어, 디바이스들)은 마이크로폰 디바이스들, 스피커 또는 스테레오 시스 템들, 오디오 디바이스들, 비디오 시스템들 또는 다른 디스플레이 디바이스들, 키보드 또는 키패드 디바이스들, 또는 카드 판독기들 또는 다른 디바이스들과 같은 특정 애플리케이션들과 함께 사용하기 위한 다른 I/O 디바이 스들을 포함한다. 위에서 언급된 바와 같이, 제어 허브는 오디오 디바이스들, 디스플레이 등과 상호작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 디바이스의 하나 이상의 애플리케이션 또는 기능에 대한 입력 또는 커맨드들을 제공할 수 있다. 추가적으로, 오디오 출력이 디스플레이 출력 대신에 또는 디스플레이 출력에 추가하여 제공될 수 있다. 또 다른 예에서, 디스플레이가 터치 스크린을 포함하 는 경우, 디스플레이는 또한, 제어 허브에 의해 적어도 부분적으로 관리될 수 있는 입력 디바이스 로서 작용한다. 제어 허브에 의해 관리되는 I/O 기능들을 제공하기 위한 추가적인 버튼들 또는 스위치들 이 컴퓨팅 디바이스 상에 또한 존재할 수 있다. 일 실시예에서, 제어 허브는 가속도계들, 카메라 들, 광 센서들 또는 다른 환경 센서들, 또는 디바이스에 포함될 수 있는 다른 하드웨어와 같은 디바이스 들을 관리한다. 입력은 직접적 사용자 상호작용뿐만 아니라 시스템의 동작에 영향을 주는 환경적 입력을 시스 템에 제공하는 것(예컨대, 잡음 필터링, 휘도 검출을 위한 디스플레이 조절, 카메라 플래시 적용, 또는 다른 특 징들)의 일부일 수 있다. 일부 실시예들에서, 제어 허브는 임의의 적절한 통신 프로토콜, 예를 들어, PCIe(Peripheral Component Interconnect Express), USB(Universal Serial Bus), 선더볼트(Thunderbolt), HDMI(High Definition Multimedia Interface), 파이어와이어(Firewire) 등을 사용하여 다양한 디바이스들에 결합될 수 있다. 일부 실시예들에서, 디스플레이는 사용자가 디바이스와 상호작용하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 디바이스들) 및 소프트웨어(예를 들어, 드라이버들) 컴 포넌트들을 나타낸다. 디스플레이는 디스플레이를 사용자에게 제공하기 위해 사용되는 디스플레이 인터 페이스, 디스플레이 스크린, 및/또는 하드웨어 디바이스를 포함할 수 있다. 일부 실시예들에서, 디스플레이 는 사용자에게 출력과 입력 둘 다를 제공하는 터치 스크린(또는 터치 패드) 디바이스를 포함한다. 예에 서, 디스플레이는 프로세서와 직접 통신할 수 있다. 디스플레이는 모바일 전자 디바이스 또 는 랩톱 디바이스에서와 같은 내부 디스플레이 디바이스, 또는 디스플레이 인터페이스(예를 들어, DisplayPort 등)를 통해 부착된 외부 디스플레이 디바이스 중 하나 이상일 수 있다. 일 실시예에서, 디스플레이는 가 상 현실(VR) 애플리케이션들 또는 증강 현실(AR) 애플리케이션들에서 사용하기 위한 입체 디스플레이 디바이스 (stereoscopic display device)와 같은 헤드 장착형 디스플레이(head mounted display, HMD)일 수 있다. 일부 실시예들에서, 그리고 도면에 도시되지는 않았지만, 프로세서에 추가하여(또는 그 대신에), 디바이 스는, 디스플레이 상에 콘텐츠를 디스플레이하는 하나 이상의 양태를 제어할 수 있는 하나 이상의 그래픽 처리 코어를 포함하는 그래픽 처리 유닛(GPU)을 포함할 수 있다. 제어 허브(또는 플랫폼 제어기 허브)는 예를 들어 주변기기 디바이스들에 대한 주변기기 접속들을 이루기 위한 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)뿐만 아니라, 하드웨어 인터페이 스들 및 커넥터들을 포함할 수 있다. 디바이스는 다른 컴퓨팅 디바이스들에 대한 주변기기 디바이스일 수 있을 뿐만 아니라 그에 접속된 주변 기기 디바이스들을 가질 수 있다는 점이 이해될 것이다. 디바이스는 디바이스 상의 콘텐츠의 관리 (예를 들어, 다운로딩 및/또는 업로딩, 변경, 동기화)와 같은 목적들을 위해 다른 컴퓨팅 디바이스들에 접속하 기 위한 \"도킹(docking)\" 커넥터를 가질 수 있다. 추가적으로, 도킹 커넥터는, 컴퓨팅 디바이스가 콘텐 츠 출력을 제어하도록 허용하는 특정 주변기기들에, 예를 들어, 시청각 시스템들 및/또는 다른 시스템들에 디바 이스가 접속하도록 허용할 수 있다. 사유 도킹 커넥터(proprietary docking connector) 또는 다른 사유 접속 하드웨어에 추가하여, 디바이스(240 0)는 공통 또는 표준 기반 커넥터들을 통해 주변기기 접속들을 이룰 수 있다. 공통 타입들은 USB(Universal Serial Bus) 커넥터(이것은 다수의 상이한 하드웨어 인터페이스 중 임의의 것을 포함할 수 있음), MDP(MiniDisplayPort)를 포함하는 DisplayPort, HDMI(High Definition Multimedia Interface), 파이어와이어 (Firewire), 또는 다른 타입들을 포함할 수 있다. 일부 실시예들에서, 접속 회로들은 예를 들어, 프로세서에 직접 결합되는 것에 부가하여, 또는 그 대신에 제어 허브에 결합될 수 있다. 일부 실시예들에서, 디스플레이는 예를 들어, 프로세서 에 직접 결합되는 것에 부가하여, 또는 그 대신에 제어 허브에 결합될 수 있다. 일부 실시예들에서, 디바이스는 메모리 인터페이스를 통해 프로세서에 결합된 메모리 를 포함한다. 메모리는 디바이스에 정보를 저장하기 위한 메모리 디바이스들을 포함한다. 메모리 는 비휘발성(메모리 디바이스에의 전력이 중단되는 경우 상태가 변경되지 않음) 및/또는 휘발성(메모리 디바이 스에의 전력이 중단되는 경우 상태가 불확정적이 됨) 메모리 디바이스들을 포함할 수 있다. 메모리 디바이스 는 DRAM(dynamic random-access memory) 디바이스, SRAM(static random-access memory) 디바이스, 플래 시 메모리 디바이스, 상 변화 메모리 디바이스, 또는 프로세스 메모리로서 역할을 하기에 적합한 성능을 갖는 일부 다른 메모리 디바이스일 수 있다. 일 실시예에서, 메모리는, 하나 이상의 프로세서가 애플리 케이션 또는 프로세스를 실행할 때 사용하기 위한 데이터 및 명령어들을 저장하기 위해, 디바이스에 대한 시스템 메모리로서 동작할 수 있다. 메모리는 애플리케이션 데이터, 사용자 데이터, 음악, 사진들, 문서 들, 또는 다른 데이터뿐만 아니라, 디바이스의 애플리케이션들 및 기능들의 실행과 관련된 시스템 데이터 (장기적이든지 또는 일시적이든지)를 저장할 수 있다. 다양한 실시예들 및 예들의 요소들은 또한 컴퓨터 실행가능 명령어들(예를 들어, 본 명세서에서 논의되는 임의 의 다른 프로세스들을 구현하기 위한 명령어들)을 저장하기 위한 머신 판독가능 매체(예를 들어, 메모리(243 0))로서 제공된다. 머신 판독가능 매체(예를 들어, 메모리)는, 플래시 메모리, 광학 디스크들, CD-ROM들, DVD ROM들, RAM들, EPROM들, EEPROM들, 자기 또는 광학 카드들, 상 변화 메모리(phase change memory, PCM), 또는 전자적 또는 컴퓨터 실행가능 명령어들을 저장하기에 적합한 다른 타입들의 머신 판독가능 매체를 포함할 수 있으며, 이에 제한되지는 않는다. 예를 들어, 본 개시내용의 실시예들은 원격 컴퓨터(예를 들어, 서버)로부터 요청 컴퓨터(예를 들어, 클라이언트)에게 통신 링크(예를 들어, 모뎀 또는 네트워크 접속)를 통해 데이터 신호들에 의해 전송될 수 있는 컴퓨터 프로그램(예를 들어, BIOS)으로서 다운로드될 수 있다. 일부 실시예들에서, 디바이스는, 예를 들어, 디바이스의 다양한 컴포넌트들의 온도를 측정하기 위 한 온도 측정 회로들을 포함한다. 일 예에서, 온도 측정 회로들은, 온도가 측정되고 모니터링되는 다양한 컴포넌트들에 내장되거나, 결합되거나 부착될 수 있다. 예를 들어, 온도 측정 회로들은 코어들 (2408a, 2408b, 2408c), 전압 레귤레이터, 메모리, SoC의 마더보드, 및/또는 디바이스 의 임의의 다른 적절한 컴포넌트 중 하나 이상의 (또는 그 내의) 온도를 측정할 수 있다. 일부 실시예들에서, 디바이스는, 예를 들어, 디바이스의 하나 이상의 컴포넌트에 의해 소비되는 전 력을 측정하기 위한 전력 측정 회로들을 포함한다. 예에서, 전력을 측정하는 것에 부가하여 또는 그 대 신에, 전력 측정 회로들은 전압 및/또는 전류를 측정할 수 있다. 예에서, 전력 측정 회로들은 전 력, 전압, 및/또는 전류 소비가 측정되고 모니터링되는 다양한 컴포넌트에 내장, 결합, 또는 부착될 수 있다. 예를 들어, 전력 측정 회로들은 하나 이상의 전압 레귤레이터에 의해 공급되는 전력, 전류 및/또는 전압, SoC에 공급되는 전력, 디바이스에 공급되는 전력, 디바이스의 프로세서(또는 임 의의 다른 컴포넌트)에 의해 소비되는 전력 등을 측정할 수 있다. 일부 실시예들에서, 디바이스는 전압 레귤레이터(voltage regulator, VR)로 일반적으로 지칭되는 하나 이상의 전압 레귤레이터 회로를 포함한다. VR은 적절한 전압 레벨들에서 신호들을 생성하며, 이 신 호들은 디바이스의 임의의 적절한 컴포넌트들을 작동시키기 위해 공급될 수 있다. 단지 예로서,VR은 디바이스의 프로세서에 신호들을 공급하는 것으로 예시되어 있다. 일부 실시예들에서, VR은 하나 이상의 전압 식별(Voltage Identification, VID) 신호를 수신하고, VID 신호들에 기초하여 적 절한 레벨들에서 전압 신호를 생성한다. 다양한 타입의 VR이 VR에 대해 활용될 수 있다. 예를 들어, VR은 \"벅(buck)\" VR, \"부스트(boost)\" VR, 벅 및 부스트 VR들의 조합, LDO(low dropout) 레귤레이터들, 스위칭 DC-DC 레귤레이터들 등을 포함할 수 있다. 벅 VR은 1보다 작은 비율로 입력 전압이 출력 전압으로 변환 될 필요가 있는 전력 전달 애플리케이션들(power delivery applications)에서 일반적으로 사용된다. 부스트 VR 은 1보다 큰 비율로 입력 전압이 출력 전압으로 변환될 필요가 있는 전력 전달 애플리케이션들에서 일반적으로 사용된다. 일부 실시예들에서, 각각의 프로세서 코어는, PCU(2410a/b) 및/또는 PMIC에 의해 제어되는, 그 자신의 VR을 갖는다. 일부 실시예들에서, 각각의 코어는 전력 관리를 위한 효율적인 제어를 제공하기 위해 분산된 LDO들의 네트워크를 갖는다. LDO들은 디지털, 아날로그, 또는 디지털 또는 아날로그 LDO들의 조합일 수 있다. VR은 다양한 실시예를 참조하여 논의된 바와 같이 적응적 전압 출력을 제공할 수 있는 적응적 VR이다. 일부 실시예들에서, 디바이스는 클록 생성기로 일반적으로 지칭되는 하나 이상의 클록 생성기 회로 를 포함한다. 클록 생성기는 적절한 주파수 레벨들에서 클록 신호들을 생성하고, 이 클록 신호들은 디바 이스의 임의의 적절한 컴포넌트들에 공급될 수 있다. 단지 예로서, 클록 생성기는 디바이스(240 0)의 프로세서에 클록 신호들을 공급하는 것으로 예시되어 있다. 일부 실시예들에서, 클록 생성기(241 6)는 하나 이상의 주파수 식별(Frequency Identification, FID) 신호를 수신하고, FID 신호들에 기초하여, 적 절한 주파수에서 클록 신호들을 생성한다. 클록 생성기는 다양한 실시예를 참조하여 논의된 바와 같이 적응적 주파수 출력을 제공할 수 있는 적응적 클록 소스이다. 일부 실시예들에서, 디바이스는 디바이스의 다양한 컴포넌트에 전력을 공급하는 배터리를 포 함한다. 단지 예로서, 배터리는 프로세서에 전력을 공급하는 것으로 예시되어 있다. 도면들에 예 시되지는 않았지만, 디바이스는 예를 들어 교류(AC) 어댑터로부터 수신된 AC 전원에 기초하여 배터리를 재충전하기 위한 충전 회로를 포함할 수 있다. 일부 실시예들에서, 디바이스는 전력 제어 유닛(PCU)(전력 관리 유닛(PMU), 전력 제어기 등으로도 지칭됨)을 포함한다. 예에서, PCU의 일부 섹션들은 하나 이상의 처리 코어에 의해 구현될 수 있고, PCU의 이 섹션들은 PCU(2410a)로 라벨링되어 있고 점선 박스를 사용하여 상징적으로 예시되어 있다. 일 예에서, PCU의 일부 다른 섹션들은 처리 코어들의 외부에 구현될 수 있고, PCU의 이 섹션들은 PCU(2410b)로 라벨링되어 있고 점선 박스를 사용하여 상징적으로 예시되어 있다. PCU는 디 바이스에 대한 다양한 전력 관리 동작을 구현할 수 있다. PCU는 디바이스에 대한 다양한 전 력 관리 동작을 구현하기 위해 하드웨어 인터페이스들, 하드웨어 회로들, 커넥터들, 레지스터들 등뿐만 아니라, 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함할 수 있다. 일부 실시예들에서, 디바이스는 예를 들어 디바이스에 대한 다양한 전력 관리 동작을 구현하기 위 한 전력 관리 집적 회로(PMIC)를 포함한다. 일부 실시예들에서, PMIC는 재구성가능 전력 관리 IC(Reconfigurable Power Management IC, RPMIC)들 및/또는 IMVP(Intel® Mobile Voltage Positioning)이다. 예에서, PMIC는 프로세서로부터 분리된 IC 칩 내에 있다. 이는 디바이스에 대한 다양한 전력 관리 동작을 구현할 수 있다. PMIC는 디바이스에 대한 다양한 전력 관리 동작을 구현하기 위해 하드웨 어 인터페이스들, 하드웨어 회로들, 커넥터들, 레지스터들 등뿐만 아니라, 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함할 수 있다. 예에서, 디바이스는 PCU 또는 PMIC 중 하나 또는 둘 다를 포함한다. 예에서, PCU 또 는 PMIC 중 어느 하나는 디바이스에 없을 수 있고, 따라서 이들 컴포넌트들은 점선을 사용하여 예 시되어 있다. 디바이스의 다양한 전력 관리 동작은 PCU에 의해, PMIC에 의해, 또는 PCU와 PMIC의 조합에 의해 수행될 수 있다. 예를 들어, PCU 및/또는 PMIC는 디바이스의 다 양한 컴포넌트들에 대한 전력 상태(예를 들어, P-상태)를 선택할 수 있다. 예를 들어, PCU 및/또는 PMIC는 디바이스의 다양한 컴포넌트에 대한 (예를 들어, ACPI(Advanced Configuration and Power Interface) 사양에 따른) 전력 상태를 선택할 수 있다. 단지 예로서, PCU 및/또는 PMIC는 디바이 스의 다양한 컴포넌트가 슬리프 상태(sleep state), 활성 상태, 적절한 C 상태(예를 들어, ACPI 사양에 따른 C0 상태, 또는 또 다른 적절한 C 상태) 등으로 천이하게 야기할 수 있다. 예에서, PCU 및/또는 PMIC는 VR에 의해 출력되는 전압 및/또는 클록 생성기에 의해 출력되는 클록 신호의 주파수를, 예를 들어, VID 신호 및/또는 FID 신호를 제각기 출력함으로써 제어할 수 있다. 예에서, PCU 및/또는 PMIC는 배터리 전력 사용, 배터리의 충전, 및 전력 절감 동작에 관련된 특징들을 제어할 수 있다. 클록 생성기는 PLL(phase locked loop), FLL(frequency locked loop), 또는 임의의 적절한 클록 소스를 포함할 수 있다. 일부 실시예들에서, 프로세서의 각각의 코어는 그 자신의 클록 소스를 갖는다. 이와 같이, 각각의 코어는 다른 코어의 동작 주파수와 독립적인 주파수에서 동작할 수 있다. 일부 실시예들에서, PCU 및/또는 PMIC는 적응적 또는 동적 주파수 스케일링 또는 조절을 수행한다. 예를 들어, 프로세 서 코어의 클록 주파수는, 코어가 그것의 최대 전력 소비 임계 또는 한계에서 동작하고 있지 않다면 증가될 수 있다. 일부 실시예들에서, PCU 및/또는 PMIC는 프로세서의 각각의 코어의 동작 조건을 결정하고, PCU 및/또는 PMIC가 코어가 타깃 성능 레벨 아래에서 동작하고 있다고 결정할 때 코어 클록킹 소스 (core clocking source)(예를 들어, 그 코어의 PLL)가 로킹 손실 없이 그 코어의 주파수 및/또는 전원 전압을 기회주의적으로 조절한다. 예를 들어, 코어가 그 코어 또는 프로세서에 대해 할당되는 총 전류보다 적은 전원 레일(power supply rail)로부터 전류를 인출하고 있다면, PCU 및/또는 PMIC는, (예를 들어, 클록 주파수 및/또는 전원 전압 레벨을 증가시킴으로써) 그 코어 또는 프로세서에 대한 전력 인출을 일시 적으로 증가시킬 수 있어서 코어 또는 프로세서가 더 높은 성능 레벨로 수행할 수 있도록 한다. 이와 같 이, 전압 및/또는 주파수는 제품 신뢰성을 위반하지 않고서 프로세서에 대해 일시적으로 증가될 수 있다. 예에서, PCU 및/또는 PMIC는, 예를 들어, 전력 측정 회로들, 온도 측정 회로들로부터 의 측정들, 배터리의 충전 레벨, 및/또는 전력 관리를 위해 사용될 수 있는 임의의 다른 적절한 정보를 수신한 것에 적어도 부분적으로 기초하여 전력 관리 동작들을 수행할 수 있다. 그 목적을 위해, PMIC는 시스템/플랫폼의 전력/열적 거동에 영향을 미치는 하나 이상의 인자의 다양한 값/변동을 감지/검출하기 위해 하 나 이상의 센서에 통신가능하게 결합된다. 하나 이상의 인자의 예는 전류, 전압 드룹(voltage droop), 온도, 동작 주파수, 동작 전압, 전력 소비, 코어-간 통신 활동 등을 포함한다. 이러한 센서들 중 하나 이상은 컴퓨팅 시스템의 하나 이상의 컴포넌트 또는 로직/IP 블록과 물리적으로 근접하게 (및/또는 열적으로 접촉/결합되게) 제공될 수 있다. 추가적으로, 센서(들)는 PCU 및/또는 PMIC가 센서들 중 하나 이상에 의해 검출된 값(들)에 적어도 부분적으로 기초하여 프로세서 코어 에너지를 관리하도록 허용하기 위해 적어도 일 실시예에서 PCU 및/또는 PMIC에 직접 결합될 수 있다. (소프트웨어 스택의 모든 요소가 도시되지는 않지만) 디바이스의 예시적인 소프트웨어 스택이 또한 예시 된다. 단지 예로서, 프로세서들은 애플리케이션 프로그램들, 운영 체제, 하나 이상의 전력 관리(PM) 특정적 애플리케이션 프로그램(예를 들어, 일반적으로 PM 애플리케이션이라고 지칭됨), 및/또는 이와 유사한 것을 실행할 수 있다. PM 애플리케이션들은 PCU 및/또는 PMIC에 의해 또한 실 행될 수 있다. OS는 또한 하나 이상의 PM 애플리케이션(2456a, 2456b, 2456c)을 포함할 수 있다. OS는 또한 다양한 드라이버(2454a, 2454b, 2454c) 등을 포함할 수 있으며, 그 중 일부는 전력 관리 목적 을 위해 특정적일 수 있다. 일부 실시예들에서, 디바이스는 BIOS(Basic Input/output System)를 추가로 포함할 수 있다. BIOS는 OS와 (예를 들어, 하나 이상의 드라이버를 통해) 통신할 수 있고, 프로세서들과 통신할 수 있고, 기타 등등일 수 있다. 예를 들어, PM 애플리케이션들(2458, 2456), 드라이버들, BIOS 등 중 하나 이상은 전력 관리 특정 적 태스크들을 구현하기 위해, 예를 들어, 디바이스의 다양한 컴포넌트들의 전압 및/또는 주파수를 제어 하고, 웨이크 업 상태, 슬리프 상태, 및/또는 디바이스의 다양한 컴포넌트들의 임의의 다른 적절한 전력 상태를 제어하고, 배터리 전력 사용, 배터리의 충전, 전력 절감 동작에 관련된 특징들 등을 제어하기 위 해 사용될 수 있다. 본 명세서에서 \"실시예\", \"일 실시예\", \"일부 실시예들\", 또는 \"다른 실시예들\"이라는 언급은, 실시예들과 관련 하여 설명된 특정한 특징, 구조, 또는 특성이, 반드시 모든 실시예가 아니라, 적어도 일부 실시예들에 포함된다 는 것을 의미한다. \"실시예, \"일 실시예\", 또는 \"일부 실시예들\"의 다양한 등장은 모두가 반드시 동일한 실시 예들을 지칭하는 것일 필요는 없다. 명세서에서 컴포넌트, 특징, 구조, 또는 특성이 \"포함될 수(may)\", \"포함 될 수(might)\", 또는 \"포함될 수(could)\" 있다고 진술하는 경우에, 그 특정 컴포넌트, 특징, 구조, 또는 특성이 반드시 포함되도록 요구되는 것은 아니다. 본 명세서 또는 청구항이 단수(\"a\" 또는 \"an\") 요소를 언급하는 경 우에, 그것이 요소들 중 단지 하나만이 존재한다는 것을 의미하는 것은 아니다. 명세서 또는 청구항들에서, \" 추가적인\" 요소를 언급하는 경우에, 그것이 하나보다 많은 추가적인 요소가 존재한다는 것을 배제하는 것은 아니다. 더구나, 특정 특징들, 구조들, 기능들 또는 특성들은 하나 이상의 실시예에서 임의의 적절한 방식으로 조합될 수 있다. 예를 들어, 제1 실시예는 제2 실시예와, 2개의 실시예와 연관된 특정 특징들, 구조들, 기능들 또는 특성들이 상호 배타적이지 않은 어느 곳에서나 조합될 수 있다. 본 개시내용은 그 구체적인 실시예들과 함께 설명되었지만, 이러한 실시예들의 많은 대안들, 수정들, 및 변형들"}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "은 전술한 설명에 비추어 본 기술분야의 통상의 기술자들에게 명백할 것이다. 본 개시내용의 실시예들은 첨부 된 청구항들의 넓은 범위 내에 드는 것으로서 이러한 모든 대안, 수정, 및 변형을 포괄하도록 의도된다. 또한, 집적 회로(IC) 칩들 및 다른 컴포넌트들로의 잘 알려진 전력/접지 접속들은, 설명 및 논의를 간단히 하고 개시내용을 불명료하게 하지 않기 위해, 제시된 도면들 내에 도시될 수 있거나 또는 도시되지 않을 수 있다. 또한, 배열들은 본 개시내용을 불명료하게 하는 것을 회피하기 위해, 또한 이러한 블록도 배열들의 구현과 관련 한 구체사항들이 본 개시내용이 그 내에서 구현될 플랫폼에 크게 좌우된다(즉, 이러한 구체사항들이 본 기술분 야의 통상의 기술자의 지식 범위 내에 들어와야 한다)는 사실을 고려하여 블록도 형태로 도시될 수 있다. 본 개시내용의 예시적인 실시예들을 설명하기 위해 구체적인 세부사항들(예를 들어, 회로들)이 제시되어 있지만,"}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "본 기술분야의 통상의 기술자에게는 본 개시내용이 이러한 구체적인 세부사항들 없이, 또는 이러한 구체적인 세 부사항들을 변경하여 실시될 수 있다는 점이 명백해야 한다. 따라서, 설명은 제한적인 것 대신에 예시적인 것으로 간주되어야 한다. 다음의 예들은 다양한 실시예를 예시하기 위해 제공된다. 이러한 예들은 임의의 적절한 방식으로 서로 의존할 수 있다. 예 1: 장치로서: 하나 이상의 명령어를 실행하는 프로세서 코어; 프로세서 코어에 결합된 전압 레귤레이터 - 전 압 레귤레이터는 프로세서 코어에 조절가능한 전원 전압을 제공함 -; 프로세서 코어에 결합된 클록 생성기 - 클 록 생성기는 프로세서 코어에게 조절가능한 클록을 제공함 -; 프로세서 코어에 결합된 캐시; 및 하나 이상의 명 령어를 실행할 데이터가 캐시로부터 이용가능한지를 결정하고, 캐시로부터 데이터가 이용가능하지 않은 경우 캐 시 미스를 표시하는 회로 - 회로는 클록 생성기에게 클록의 주파수를 감소시키도록 지시하고; 전압 레귤레이터 에게 조절가능한 전원의 전압 레벨을 감소시키도록 지시함 - 를 포함하고, 클록의 주파수는 조절가능한 전원의 전압 레벨이 감소되기 전에 감소된다. 예 2: 예 1의 장치에 있어서, 회로는 전압 레귤레이터에게 조절가능한 전원의 전압 레벨을 최소 동작 전압 레벨 (Vmin)로 감소시키도록 지시한다. 예 3: 예 2의 장치에 있어서, 전압 레귤레이터는 자신의 조절가능한 전원 전압을 모니터링하고, 조절가능한 전 원의 전압 레벨이 Vmin 아래로 떨어질 때 전압 레벨을 증가시킨다. 예 4: 예 1의 장치에 있어서, 전압 레귤레이터는: 프로세서 코어에 조절가능한 전원 전압을 제공하는 전원 레일 에 결합된 출력 커패시터; 및 전압 레귤레이터에 입력 전원을 제공하는 입력 전원 레일에 결합되는 입력 커패시 터 - 전압 레귤레이터는 캐시 미스의 표시 기간 내에 출력 커패시터로부터 입력 커패시터로 전하를 전송함 - 를 포함한다. 예 5: 예 1의 장치에 있어서, 전압 레귤레이터는 프로세서 코어에 조절가능한 전원 전압을 제공하는 전원 레일 에 결합된 스위치들을 갖는 커패시터 네트워크를 포함하고, 커패시터 네트워크는 스위치들의 제어 및 결합에 따 라 직렬 커패시턴스 또는 병렬 커패시턴스를 제공하고, 회로가 캐시 미스를 나타내는 경우, 커패시터 네트워크 는 병렬 결합된 커패시터들을 전원 레일에 제공하고, 그렇지 않은 경우 커패시터 네트워크는 직렬 결합된 커패 시터들을 전원 레일에 제공한다. 예 6: 예 1의 장치에 있어서, 전압 레귤레이터는 캐시 미스의 표시 기간 내에 프로세서 코어에 조절가능한 전원 전압을 제공하는 전원 레일에 결합된 출력 커패시터로부터 인덕터 또는 커패시터로 전하를 일시적으로 전송한다. 예 7: 예 1의 장치에 있어서, 클록 생성기는 FLL(frequency locked loop) 또는 PLL(phase locked loop)을 포함 하고, FLL 또는 PLL은 회로가 캐시 미스를 표시하면 개루프에서 동작하고, 그렇지 않으면 FLL 또는 PLL은 폐루 프에서 동작한다. 예 8: 예 1의 장치에 있어서, 전압 레귤레이터 및 클록 생성기는, 캐시 미스의 표시 기간 내에 동기적으로, 조 절가능한 전원 전압의 전압 레벨 및 조절가능한 클록의 주파수를 제각기 조절한다. 예 9: 예 1의 장치에 있어서, 회로는 메모리로부터 데이터가 이용 가능하다는 조기 표시를 제공하고; 클록 생성 기에게 클록의 주파수를 정상 레벨로 되돌려 증가시키라고 지시하고; 및 전압 레귤레이터에게 조절가능한 전원 의 전압 레벨을 증가시키라고 지시하고, 조절가능한 전원의 전압 레벨은 클록의 주파수의 증가 전에 증가된다. 예 10: 예 9의 장치에 있어서, 조기 표시는, 전압 레귤레이터 및 클록 생성기가 전압 레벨 및 주파수를 프로세 서 코어가 하나 이상의 명령어를 실행하기 위한 예상 레벨에 제각기 조절하기에 충분히 이르다. 예 11: 예 9의 장치에 있어서, 전압 레귤레이터는 프로세서 코어에 조절가능한 전원 전압을 제공하는 전원 레일 에 결합된 스위치들을 갖는 커패시터 네트워크를 포함하고, 커패시터 네트워크는 스위치들의 제어 및 결합에 따 라 직렬 커패시턴스 또는 병렬 커패시턴스를 제공하고, 회로가 조기 표시를 제공하는 경우, 커패시터 네트워크 는 직렬 결합된 커패시터들을 전원 레일에게 제공한다. 예 12: 예 1의 장치는 캐시에 결합된 메모리 제어기를 포함한다. 예 13: 예 12의 장치는 메모리 제어기에 결합된 메모리를 포함한다. 예 14: 장치로서: 공급 전압을 생성하는 전압 레귤레이터; 클록을 생성하는 클록 소스; 전압 레귤레이터 및 클 록 소스에 결합된 계산 블록 - 계산 블록은 공급 전압 및 클록을 수신함 -; 및 정상보다 더 긴 레이턴시의 동작 을 나타내는 신호의 100 나노초 미만의 기간 내에 공급 전압 및 클록 주파수를 감소시키는 회로를 포함한다. 예 15: 예 14의 장치에 있어서, 회로는 메모리로부터 데이터가 이용 가능하다는 조기 표시를 제공하고; 클록 소 스에게 클록의 주파수를 감소전 레벨로 되돌려 증가시키라고 지시하고; 및 전압 레귤레이터에게 공급 전압의 전 압 레벨을 기존의 공급 전압 레벨로 증가시키라고 지시하고, 공급 전압의 전압 레벨은 클록의 주파수의 증가 전 에 증가된다. 예 16: 예 14의 장치에 있어서, 계산 블록은 FPGA, 프로세서 코어, 그래픽 프로세서 코어, 가속기, ASIC(application specific integrated circuit), 인공 지능 프로세서, 또는 디지털 신호 프로세서 중 하나 이 상을 포함한다. 예 17: 예 14의 장치에 있어서, 전압 레귤레이터는 정상보다 더 긴 레이턴시의 동작을 나타내는 신호의 표시 기 간 내에 계산 블록에 공급 전압을 제공하는 전원 레일에 결합된 출력 커패시터로부터 인덕터 또는 커패시터로 전하를 일시적으로 전송한다. 예 18: 예 14의 장치에 있어서, 클록 생성기는 FLL(frequency locked loop) 또는 PLL(phase locked loop)을 포 함하고, FLL 또는 PLL은 회로가 정상보다 더 긴 레이턴시의 동작을 나타내는 신호를 표시하는 경우 개루프에서 동작하고, 그렇지 않은 경우 FLL 또는 PLL은 폐루프에서 동작한다. 예 19: 시스템으로서: 하나 이상의 명령어를 실행하는 프로세서 코어; 프로세서 코어에 결합된 캐시; 프로세서 코어에 결합된 메모리 제어기; 메모리 제어기에 결합된 메모리; 프로세서 코어에 결합된 전압 레귤레이터 - 전 압 레귤레이터는 프로세서 코어에게 조절가능한 전원 전압을 제공함 -; 프로세서 코어에 결합된 클록 생성기 - 클록 생성기는 프로세서 코어에게 조절가능한 클록을 제공함 -; 프로세서 코어에 결합된 캐시; 및 하나 이상의 명령어를 실행할 데이터가 캐시로부터 이용가능한지를 결정하고, 캐시로부터 데이터가 이용가능하지 않은 경우 캐시 미스를 표시하는 회로 - 회로는 클록 생성기에게 클록의 주파수를 감소시키도록 지시하고; 및 전압 레귤레 이터에게 조절가능한 전원의 전압 레벨을 감소시키도록 지시하고; 클록의 주파수는 조절가능한 전원의 전압 레 벨이 감소되기 전에 감소됨 -; 및 프로세서 코어가 또 다른 디바이스와 통신하도록 허용하는 무선 인터페이스를 포함한다. 예 20: 예 19의 시스템에 있어서, 회로는 전압 레귤레이터에게 조절가능한 전원의 전압 레벨을 최소 동작 전압 레벨(Vmin)로 감소시키도록 지시하고, 전압 레귤레이터는 그것의 조절가능한 전원 전압을 모니터링하고 및 조절 가능한 전원의 전압 레벨이 Vmin 아래로 떨어질 때 전압 레벨을 증가시킨다."}
{"patent_id": "10-2022-7002164", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "독자가 본 기술적 개시내용의 속성 및 요점을 확인할 수 있게 할 요약서가 제공된다. 이 요약서는 청구항들의 범위나 의미를 한정하는 데 사용되지 않을 것이라는 이해와 함께 제출된다. 다음의 청구항들은 이로써 상세한 설명에 포함되며, 각각의 청구항은 별개의 실시예로서 그 스스로 성립한다.도면 도면1 도면2a 도면2b 도면3 도면4a 도면4b 도면5a 도면5b 도면6"}
{"patent_id": "10-2022-7002164", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시내용의 실시예들은 아래에 주어지는 상세한 설명으로부터 그리고 본 개시내용의 다양한 실시예들의 첨부 도면들로부터 더 충분히 이해될 것이지만, 이것들이 본 개시내용을 특정 실시예들로 제한하는 것으로 간주되어 서는 안 되며, 단지 설명 및 이해를 위한 것이다. 도 1은 일부 실시예들에 따른, 동작들의 레이턴시에 응답하여 적응적 클록 및 전압을 디지털 방식으로 조정하는 장치를 도시한다. 도 2a는 긴 레이턴시(예를 들어, 캐시 미스) 동안 마이크로프로세서의 전력 프로필을 나타내는 플롯을 도시한다. 도 2b는 일부 실시예들에 따른, 긴 레이턴시 동안 적응적 클록 및 전압의 디지털 방식 조정을 사용하는 전력 프 로필을 나타내는 플롯을 도시한다. 도 3은 일부 실시예들에 따른, 동작들의 레이턴시에 응답하여 적응적 클록 및 전압을 디지털 방식으로 조정하기 위한 캐시의 마이크로아키텍처를 도시한다. 도 4a는 일부 실시예들에 따른 적응적 전압 레귤레이터를 도시한다. 도 4b는 일부 실시예들에 따른, 적응적 전압 레귤레이터의 부하 커패시턴스를 조절하기 위한 스위칭가능한 용량 성 네트워크를 도시한다. 도 5a는 일부 실시예들에 따른, 동작들의 레이턴시에 좌우되어 폐루프 또는 개루프에서 클록을 생성할 수 있는 PLL(phase locked loop) 또는 FLL(frequency locked loop)를 도시한다. 도 5b는 일부 실시예들에 따른, PLL/FLL 출력 클록 주파수 스로틀링(throttling)의 타이밍도를 도시한다. 도 6은 본 개시내용의 일부 실시예들에 따른, 동작들의 레이턴시에 응답하여 적응적 클록 및 전압을 디지털 방 식으로 조정하는 장치를 갖는 스마트 디바이스, 또는 컴퓨터 시스템, 또는 SoC(System-on-Chip)를 도시한다."}
