# Sumador_Restador_VHDL
Diseño de un sumador completo y un restador a través de los módulos aritméticos de VHDL.

SIMULADOR DE SUMA:


 ![suma](https://raw.githubusercontent.com/16030463/Sumador_Restador_VHDL/master/suma.png)
 
 
 SIMULADOR DE RESTA;
 ![resta](https://raw.githubusercontent.com/16030463/Sumador_Restador_VHDL/master/resta.png)
