INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Vincenzo Pascarella/Desktop/Universit/Magistrale/Architettura_S_D/Vivado/progetti_tesina/esercizio_4/esercizio_4.srcs/sim_1/new/TB_SHIFT.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'TB_SHIFT'
