第二章 RISC-V处理器内核技术基础
2.1 RISC-V 指令架构研究
2.1.1 RISC-V 指令架构
    一款ISA的开发有着极大的挑战性，因为它需要考虑标准化，完备性以及各种场景细节和软硬件的协调。以下将从指令集合、通用寄存器
定义、指令格式编码与指令长度四方面进行介绍。
(1)指令集合
(2)通用寄存器
(3)指令长度编码
(4)指令格式编码

第三章 RISC-V超标量处理器内核设计
    根据ISA和位微架构与处理器内核性能的关系，本章将设计一款标量处理器内核。该内核具有11级流水线，分为4个子系统，属于4-way
乱序超标量结构，支持RISC-V的基本指令子集RV64I，乘除法扩展RV64M、状态控制寄存器Zicsr扩展以及一个伪Fence指令。
3.1 整体架构设计
    超标量处理器内核整体结构如图所示。整体结构分为IU,XU,LSU,CTRL和Bridge五个部分。

    
