## 体系结构

`lab1` 设计RV32I五级流水线CPU，给出设计报告

`lab2` verilog+vivado实现RV32I五级流水线CPU

`lab3` cache