Timing Analyzer report for generador
Wed Nov 27 17:59:41 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50Mhz'
 13. Slow 1200mV 85C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'
 14. Slow 1200mV 85C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'
 15. Slow 1200mV 85C Model Hold: 'clk_50Mhz'
 16. Slow 1200mV 85C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'
 17. Slow 1200mV 85C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk_50Mhz'
 26. Slow 1200mV 0C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'
 27. Slow 1200mV 0C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'
 28. Slow 1200mV 0C Model Hold: 'clk_50Mhz'
 29. Slow 1200mV 0C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'
 30. Slow 1200mV 0C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk_50Mhz'
 38. Fast 1200mV 0C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'
 39. Fast 1200mV 0C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'
 40. Fast 1200mV 0C Model Hold: 'clk_50Mhz'
 41. Fast 1200mV 0C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'
 42. Fast 1200mV 0C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; generador                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; Clock Name                                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                      ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; clk_50Mhz                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz }                                                                ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd } ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd } ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                                      ;
+------------+-----------------+--------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                               ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------------------+---------------------------------------------------------------+
; 398.25 MHz ; 250.0 MHz       ; clk_50Mhz                                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 598.8 MHz  ; 500.0 MHz       ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; limit due to minimum period restriction (tmin)                ;
; 747.38 MHz ; 500.0 MHz       ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                               ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk_50Mhz                                                                ; -1.511 ; -57.476       ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -0.335 ; -0.335        ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -0.169 ; -0.169        ;
+--------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                               ;
+--------------------------------------------------------------------------+-------+---------------+
; Clock                                                                    ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------+-------+---------------+
; clk_50Mhz                                                                ; 0.342 ; 0.000         ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0.766 ; 0.000         ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0.931 ; 0.000         ;
+--------------------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                 ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk_50Mhz                                                                ; -3.000 ; -55.000       ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -1.000 ; -2.000        ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -1.000 ; -2.000        ;
+--------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50Mhz'                                                                                                           ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.511 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.443      ;
; -1.511 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.443      ;
; -1.511 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.443      ;
; -1.511 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.443      ;
; -1.511 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.443      ;
; -1.511 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.443      ;
; -1.511 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.443      ;
; -1.511 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.443      ;
; -1.508 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.077      ;
; -1.494 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.063      ;
; -1.494 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.063      ;
; -1.494 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.063      ;
; -1.494 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.063      ;
; -1.494 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.063      ;
; -1.494 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.063      ;
; -1.494 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.063      ;
; -1.494 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.063      ;
; -1.479 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.048      ;
; -1.479 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.048      ;
; -1.479 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.048      ;
; -1.479 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.048      ;
; -1.479 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.048      ;
; -1.479 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.048      ;
; -1.479 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.048      ;
; -1.479 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 2.048      ;
; -1.424 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.993      ;
; -1.397 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.329      ;
; -1.397 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.329      ;
; -1.397 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.329      ;
; -1.397 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.329      ;
; -1.397 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.329      ;
; -1.397 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.329      ;
; -1.397 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.329      ;
; -1.397 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.329      ;
; -1.392 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.961      ;
; -1.389 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.958      ;
; -1.386 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.955      ;
; -1.375 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.307      ;
; -1.375 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.307      ;
; -1.375 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.307      ;
; -1.375 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.307      ;
; -1.375 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.307      ;
; -1.375 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.307      ;
; -1.375 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.307      ;
; -1.375 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.307      ;
; -1.358 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.290      ;
; -1.358 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.290      ;
; -1.358 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.290      ;
; -1.358 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.290      ;
; -1.358 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.290      ;
; -1.358 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.290      ;
; -1.358 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.290      ;
; -1.358 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.290      ;
; -1.351 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.283      ;
; -1.351 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.283      ;
; -1.351 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.283      ;
; -1.351 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.283      ;
; -1.351 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.283      ;
; -1.351 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.283      ;
; -1.351 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.283      ;
; -1.351 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.283      ;
; -1.326 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.258      ;
; -1.326 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.258      ;
; -1.326 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.258      ;
; -1.326 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.258      ;
; -1.326 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.258      ;
; -1.326 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.258      ;
; -1.326 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.258      ;
; -1.326 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.258      ;
; -1.309 ; divfrecuencias:divisor|cont1[2]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.878      ;
; -1.308 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.877      ;
; -1.276 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.845      ;
; -1.274 ; divfrecuencias:divisor|cont1[2]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.843      ;
; -1.273 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.842      ;
; -1.270 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.426     ; 1.839      ;
; -1.265 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.197      ;
; -1.265 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.197      ;
; -1.265 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.197      ;
; -1.265 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.197      ;
; -1.265 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.197      ;
; -1.265 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.197      ;
; -1.265 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.197      ;
; -1.265 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.197      ;
; -1.254 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.186      ;
; -1.254 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.186      ;
; -1.254 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.186      ;
; -1.254 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.186      ;
; -1.254 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.186      ;
; -1.254 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.186      ;
; -1.254 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.186      ;
; -1.254 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.186      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[1]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[7]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.063     ; 2.183      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.335 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0.500        ; 0.018      ; 0.848      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.169 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0.500        ; 0.022      ; 0.686      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50Mhz'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.342 ; divfrecuencias:divisor|clk_1                                             ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; divfrecuencias:divisor|clk_2                                             ; divfrecuencias:divisor|clk_2                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.577      ;
; 0.357 ; divfrecuencias:divisor|clk_5                                             ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; divfrecuencias:divisor|clk_4                                             ; divfrecuencias:divisor|clk_4                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.372 ; divfrecuencias:divisor|cont5[7]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.077      ; 0.606      ;
; 0.376 ; divfrecuencias:divisor|cont4[10]                                         ; divfrecuencias:divisor|cont4[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.596      ;
; 0.423 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; 0.000        ; 2.067      ; 2.876      ;
; 0.452 ; divfrecuencias:divisor|cont1[12]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.036      ;
; 0.469 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.052      ;
; 0.470 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.054      ;
; 0.470 ; divfrecuencias:divisor|cont4[5]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.054      ;
; 0.484 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.068      ;
; 0.485 ; divfrecuencias:divisor|cont2[8]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.069      ;
; 0.486 ; divfrecuencias:divisor|cont5[6]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.069      ;
; 0.486 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.069      ;
; 0.488 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd2|dd                ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd3|dd                ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; -0.500       ; 0.562      ; 0.737      ;
; 0.522 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd2|dd                ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd3|dd                ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; -0.500       ; 0.541      ; 0.750      ;
; 0.534 ; divfrecuencias:divisor|cont1[1]                                          ; divfrecuencias:divisor|cont1[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.769      ;
; 0.537 ; divfrecuencias:divisor|cont1[2]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.772      ;
; 0.543 ; divfrecuencias:divisor|cont1[6]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.778      ;
; 0.544 ; divfrecuencias:divisor|cont2[9]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.779      ;
; 0.546 ; divfrecuencias:divisor|cont4[4]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.781      ;
; 0.546 ; divfrecuencias:divisor|cont4[6]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.781      ;
; 0.549 ; divfrecuencias:divisor|cont2[1]                                          ; divfrecuencias:divisor|cont2[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.769      ;
; 0.555 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.775      ;
; 0.555 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.775      ;
; 0.556 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.791      ;
; 0.557 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; divfrecuencias:divisor|cont1[7]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 0.792      ;
; 0.557 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; divfrecuencias:divisor|cont4[7]                                          ; divfrecuencias:divisor|cont4[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.777      ;
; 0.558 ; divfrecuencias:divisor|cont5[4]                                          ; divfrecuencias:divisor|cont5[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.778      ;
; 0.558 ; divfrecuencias:divisor|cont2[6]                                          ; divfrecuencias:divisor|cont2[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.778      ;
; 0.558 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.778      ;
; 0.559 ; divfrecuencias:divisor|cont2[2]                                          ; divfrecuencias:divisor|cont2[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; divfrecuencias:divisor|cont2[11]                                         ; divfrecuencias:divisor|cont2[11]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.779      ;
; 0.560 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; divfrecuencias:divisor|cont2[7]                                          ; divfrecuencias:divisor|cont2[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; divfrecuencias:divisor|cont4[5]                                          ; divfrecuencias:divisor|cont4[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; divfrecuencias:divisor|cont4[8]                                          ; divfrecuencias:divisor|cont4[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.780      ;
; 0.561 ; divfrecuencias:divisor|cont5[2]                                          ; divfrecuencias:divisor|cont5[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.781      ;
; 0.561 ; divfrecuencias:divisor|cont2[4]                                          ; divfrecuencias:divisor|cont2[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.781      ;
; 0.562 ; divfrecuencias:divisor|cont5[6]                                          ; divfrecuencias:divisor|cont5[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.782      ;
; 0.562 ; divfrecuencias:divisor|cont1[8]                                          ; divfrecuencias:divisor|cont1[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.782      ;
; 0.562 ; divfrecuencias:divisor|cont2[8]                                          ; divfrecuencias:divisor|cont2[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.782      ;
; 0.564 ; divfrecuencias:divisor|cont4[9]                                          ; divfrecuencias:divisor|cont4[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.784      ;
; 0.566 ; divfrecuencias:divisor|cont1[11]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.150      ;
; 0.568 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|cont5[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; divfrecuencias:divisor|cont2[10]                                         ; divfrecuencias:divisor|cont2[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; divfrecuencias:divisor|cont1[9]                                          ; divfrecuencias:divisor|cont1[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; divfrecuencias:divisor|cont2[0]                                          ; divfrecuencias:divisor|cont2[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.791      ;
; 0.573 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.793      ;
; 0.579 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.162      ;
; 0.580 ; divfrecuencias:divisor|cont2[7]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.164      ;
; 0.582 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.166      ;
; 0.587 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; 0.000        ; 2.051      ; 3.024      ;
; 0.589 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.172      ;
; 0.590 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.174      ;
; 0.592 ; divfrecuencias:divisor|cont5[0]                                          ; divfrecuencias:divisor|cont5[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.812      ;
; 0.592 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.175      ;
; 0.592 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.176      ;
; 0.594 ; divfrecuencias:divisor|cont2[6]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.178      ;
; 0.595 ; divfrecuencias:divisor|cont5[4]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.178      ;
; 0.596 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.179      ;
; 0.596 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.180      ;
; 0.659 ; divfrecuencias:divisor|cont1[10]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.243      ;
; 0.684 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.904      ;
; 0.690 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.274      ;
; 0.691 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.274      ;
; 0.702 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.285      ;
; 0.702 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.286      ;
; 0.704 ; divfrecuencias:divisor|cont1[11]                                         ; divfrecuencias:divisor|cont1[11]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.924      ;
; 0.704 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.288      ;
; 0.707 ; divfrecuencias:divisor|cont1[10]                                         ; divfrecuencias:divisor|cont1[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.927      ;
; 0.708 ; divfrecuencias:divisor|cont2[4]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.292      ;
; 0.709 ; divfrecuencias:divisor|cont1[12]                                         ; divfrecuencias:divisor|cont1[12]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 0.929      ;
; 0.709 ; divfrecuencias:divisor|cont5[2]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.292      ;
; 0.795 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.015      ;
; 0.800 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.384      ;
; 0.801 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.384      ;
; 0.804 ; divfrecuencias:divisor|cont2[11]                                         ; divfrecuencias:divisor|clk_2                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.424      ; 1.385      ;
; 0.808 ; divfrecuencias:divisor|cont1[1]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 1.043      ;
; 0.818 ; divfrecuencias:divisor|cont2[2]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.427      ; 1.402      ;
; 0.823 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 1.058      ;
; 0.823 ; divfrecuencias:divisor|cont2[1]                                          ; divfrecuencias:divisor|cont2[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.043      ;
; 0.825 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 1.060      ;
; 0.830 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.050      ;
; 0.830 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.050      ;
; 0.831 ; divfrecuencias:divisor|cont1[6]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 1.066      ;
; 0.832 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.052      ;
; 0.832 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.052      ;
; 0.832 ; divfrecuencias:divisor|cont4[7]                                          ; divfrecuencias:divisor|cont4[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.052      ;
; 0.832 ; divfrecuencias:divisor|cont5[0]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.426      ; 1.415      ;
; 0.834 ; divfrecuencias:divisor|cont2[7]                                          ; divfrecuencias:divisor|cont2[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.054      ;
; 0.835 ; divfrecuencias:divisor|cont4[4]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.078      ; 1.070      ;
; 0.838 ; divfrecuencias:divisor|cont2[0]                                          ; divfrecuencias:divisor|cont2[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.063      ; 1.058      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.766 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -0.500       ; 0.149      ; 0.592      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.931 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -0.500       ; 0.146      ; 0.754      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                       ;
+------------+-----------------+--------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                               ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------------------+---------------------------------------------------------------+
; 442.28 MHz ; 250.0 MHz       ; clk_50Mhz                                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 663.13 MHz ; 500.0 MHz       ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; limit due to minimum period restriction (tmin)                ;
; 813.01 MHz ; 500.0 MHz       ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk_50Mhz                                                                ; -1.261 ; -46.808       ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -0.254 ; -0.254        ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -0.115 ; -0.115        ;
+--------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                ;
+--------------------------------------------------------------------------+-------+---------------+
; Clock                                                                    ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------+-------+---------------+
; clk_50Mhz                                                                ; 0.298 ; 0.000         ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0.763 ; 0.000         ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0.918 ; 0.000         ;
+--------------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk_50Mhz                                                                ; -3.000 ; -55.000       ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -1.000 ; -2.000        ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -1.000 ; -2.000        ;
+--------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50Mhz'                                                                                                            ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.261 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.200      ;
; -1.261 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.200      ;
; -1.261 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.200      ;
; -1.261 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.200      ;
; -1.261 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.200      ;
; -1.261 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.200      ;
; -1.261 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.200      ;
; -1.261 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.200      ;
; -1.259 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.860      ;
; -1.259 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.860      ;
; -1.259 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.860      ;
; -1.259 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.860      ;
; -1.259 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.860      ;
; -1.259 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.860      ;
; -1.259 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.860      ;
; -1.259 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.860      ;
; -1.251 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.852      ;
; -1.251 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.852      ;
; -1.251 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.852      ;
; -1.251 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.852      ;
; -1.251 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.852      ;
; -1.251 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.852      ;
; -1.251 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.852      ;
; -1.251 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.852      ;
; -1.227 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.828      ;
; -1.165 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.104      ;
; -1.165 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.104      ;
; -1.165 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.104      ;
; -1.165 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.104      ;
; -1.165 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.104      ;
; -1.165 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.104      ;
; -1.165 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.104      ;
; -1.165 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.104      ;
; -1.157 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.758      ;
; -1.146 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.085      ;
; -1.146 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.085      ;
; -1.146 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.085      ;
; -1.146 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.085      ;
; -1.146 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.085      ;
; -1.146 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.085      ;
; -1.146 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.085      ;
; -1.146 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.085      ;
; -1.127 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.728      ;
; -1.127 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.728      ;
; -1.125 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.064      ;
; -1.125 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.064      ;
; -1.125 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.064      ;
; -1.125 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.064      ;
; -1.125 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.064      ;
; -1.125 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.064      ;
; -1.125 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.064      ;
; -1.125 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.064      ;
; -1.120 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.059      ;
; -1.109 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.710      ;
; -1.098 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.037      ;
; -1.098 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.037      ;
; -1.098 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.037      ;
; -1.098 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.037      ;
; -1.098 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.037      ;
; -1.098 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.037      ;
; -1.098 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.037      ;
; -1.098 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 2.037      ;
; -1.058 ; divfrecuencias:divisor|cont1[2]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.659      ;
; -1.057 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.658      ;
; -1.046 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.985      ;
; -1.031 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.970      ;
; -1.031 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.970      ;
; -1.031 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.970      ;
; -1.031 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.970      ;
; -1.031 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.970      ;
; -1.031 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.970      ;
; -1.031 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.970      ;
; -1.031 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.970      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[1]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[7]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.029 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.056     ; 1.968      ;
; -1.028 ; divfrecuencias:divisor|cont1[2]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.629      ;
; -1.027 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.628      ;
; -1.027 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.628      ;
; -1.009 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.394     ; 1.610      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.254 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0.500        ; -0.003     ; 0.746      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.115 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0.500        ; -0.002     ; 0.608      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50Mhz'                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.298 ; divfrecuencias:divisor|clk_1                                             ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; divfrecuencias:divisor|clk_2                                             ; divfrecuencias:divisor|clk_2                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; divfrecuencias:divisor|clk_5                                             ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; divfrecuencias:divisor|clk_4                                             ; divfrecuencias:divisor|clk_4                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.327 ; divfrecuencias:divisor|cont5[7]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.541      ;
; 0.333 ; divfrecuencias:divisor|cont4[10]                                         ; divfrecuencias:divisor|cont4[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.533      ;
; 0.347 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; 0.000        ; 1.879      ; 2.580      ;
; 0.392 ; divfrecuencias:divisor|cont1[12]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 0.930      ;
; 0.407 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 0.945      ;
; 0.409 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 0.947      ;
; 0.409 ; divfrecuencias:divisor|cont4[5]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 0.947      ;
; 0.415 ; divfrecuencias:divisor|cont2[8]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 0.953      ;
; 0.416 ; divfrecuencias:divisor|cont5[6]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 0.954      ;
; 0.420 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 0.958      ;
; 0.421 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 0.959      ;
; 0.424 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd2|dd                ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd3|dd                ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; -0.500       ; 0.568      ; 0.666      ;
; 0.460 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd2|dd                ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd3|dd                ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; -0.500       ; 0.554      ; 0.688      ;
; 0.480 ; divfrecuencias:divisor|cont1[1]                                          ; divfrecuencias:divisor|cont1[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.694      ;
; 0.483 ; divfrecuencias:divisor|cont1[2]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.697      ;
; 0.487 ; divfrecuencias:divisor|cont1[6]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.701      ;
; 0.489 ; divfrecuencias:divisor|cont2[9]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.703      ;
; 0.491 ; divfrecuencias:divisor|cont1[11]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.029      ;
; 0.491 ; divfrecuencias:divisor|cont4[4]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.705      ;
; 0.491 ; divfrecuencias:divisor|cont4[6]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.705      ;
; 0.494 ; divfrecuencias:divisor|cont2[1]                                          ; divfrecuencias:divisor|cont2[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.694      ;
; 0.496 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.034      ;
; 0.497 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.711      ;
; 0.499 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; divfrecuencias:divisor|cont4[7]                                          ; divfrecuencias:divisor|cont4[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; divfrecuencias:divisor|cont2[7]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.037      ;
; 0.500 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; divfrecuencias:divisor|cont1[7]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.714      ;
; 0.500 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.700      ;
; 0.501 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; divfrecuencias:divisor|cont2[11]                                         ; divfrecuencias:divisor|cont2[11]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.701      ;
; 0.502 ; divfrecuencias:divisor|cont5[4]                                          ; divfrecuencias:divisor|cont5[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; divfrecuencias:divisor|cont2[2]                                          ; divfrecuencias:divisor|cont2[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; divfrecuencias:divisor|cont2[6]                                          ; divfrecuencias:divisor|cont2[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; divfrecuencias:divisor|cont4[5]                                          ; divfrecuencias:divisor|cont4[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; divfrecuencias:divisor|cont5[2]                                          ; divfrecuencias:divisor|cont5[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; divfrecuencias:divisor|cont2[7]                                          ; divfrecuencias:divisor|cont2[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.703      ;
; 0.504 ; divfrecuencias:divisor|cont1[8]                                          ; divfrecuencias:divisor|cont1[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; divfrecuencias:divisor|cont2[4]                                          ; divfrecuencias:divisor|cont2[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; divfrecuencias:divisor|cont2[8]                                          ; divfrecuencias:divisor|cont2[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; divfrecuencias:divisor|cont4[8]                                          ; divfrecuencias:divisor|cont4[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.704      ;
; 0.505 ; divfrecuencias:divisor|cont5[6]                                          ; divfrecuencias:divisor|cont5[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.705      ;
; 0.505 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.043      ;
; 0.505 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.043      ;
; 0.506 ; divfrecuencias:divisor|cont4[9]                                          ; divfrecuencias:divisor|cont4[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.706      ;
; 0.509 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|cont5[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; divfrecuencias:divisor|cont2[6]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.047      ;
; 0.509 ; divfrecuencias:divisor|cont5[4]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.047      ;
; 0.510 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.048      ;
; 0.511 ; divfrecuencias:divisor|cont2[0]                                          ; divfrecuencias:divisor|cont2[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; divfrecuencias:divisor|cont2[10]                                         ; divfrecuencias:divisor|cont2[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.712      ;
; 0.512 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.050      ;
; 0.512 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.050      ;
; 0.513 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.051      ;
; 0.514 ; divfrecuencias:divisor|cont1[9]                                          ; divfrecuencias:divisor|cont1[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.714      ;
; 0.516 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.054      ;
; 0.530 ; divfrecuencias:divisor|cont5[0]                                          ; divfrecuencias:divisor|cont5[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.730      ;
; 0.533 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; 0.000        ; 1.865      ; 2.752      ;
; 0.578 ; divfrecuencias:divisor|cont1[10]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.116      ;
; 0.591 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.129      ;
; 0.591 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.129      ;
; 0.601 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.139      ;
; 0.606 ; divfrecuencias:divisor|cont5[2]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.144      ;
; 0.607 ; divfrecuencias:divisor|cont2[4]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.145      ;
; 0.608 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.146      ;
; 0.609 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.147      ;
; 0.611 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.811      ;
; 0.638 ; divfrecuencias:divisor|cont1[11]                                         ; divfrecuencias:divisor|cont1[11]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.838      ;
; 0.645 ; divfrecuencias:divisor|cont1[10]                                         ; divfrecuencias:divisor|cont1[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.845      ;
; 0.647 ; divfrecuencias:divisor|cont1[12]                                         ; divfrecuencias:divisor|cont1[12]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.847      ;
; 0.686 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.224      ;
; 0.686 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.224      ;
; 0.701 ; divfrecuencias:divisor|cont2[2]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.239      ;
; 0.705 ; divfrecuencias:divisor|cont2[11]                                         ; divfrecuencias:divisor|clk_2                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.390      ; 1.239      ;
; 0.706 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.906      ;
; 0.713 ; divfrecuencias:divisor|cont5[0]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.394      ; 1.251      ;
; 0.725 ; divfrecuencias:divisor|cont1[1]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.939      ;
; 0.730 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.944      ;
; 0.736 ; divfrecuencias:divisor|cont1[6]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.950      ;
; 0.737 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.951      ;
; 0.739 ; divfrecuencias:divisor|cont2[1]                                          ; divfrecuencias:divisor|cont2[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.939      ;
; 0.743 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.943      ;
; 0.743 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.943      ;
; 0.743 ; divfrecuencias:divisor|cont4[7]                                          ; divfrecuencias:divisor|cont4[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.943      ;
; 0.744 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.944      ;
; 0.744 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.944      ;
; 0.744 ; divfrecuencias:divisor|cont2[0]                                          ; divfrecuencias:divisor|cont2[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.944      ;
; 0.747 ; divfrecuencias:divisor|cont4[4]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.070      ; 0.961      ;
; 0.747 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.056      ; 0.947      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.763 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -0.500       ; 0.111      ; 0.538      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.918 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -0.500       ; 0.109      ; 0.691      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk_50Mhz                                                                ; -0.411 ; -9.686        ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0.047  ; 0.000         ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0.147  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                ;
+--------------------------------------------------------------------------+-------+---------------+
; Clock                                                                    ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------+-------+---------------+
; clk_50Mhz                                                                ; 0.179 ; 0.000         ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0.603 ; 0.000         ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0.684 ; 0.000         ;
+--------------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk_50Mhz                                                                ; -3.000 ; -58.673       ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -1.000 ; -2.000        ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -1.000 ; -2.000        ;
+--------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50Mhz'                                                                                                            ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.411 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.163      ;
; -0.371 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; divfrecuencias:divisor|cont1[10] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.322      ;
; -0.363 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.115      ;
; -0.356 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.108      ;
; -0.356 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.108      ;
; -0.356 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.108      ;
; -0.356 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.108      ;
; -0.356 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.108      ;
; -0.356 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.108      ;
; -0.356 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.108      ;
; -0.356 ; divfrecuencias:divisor|cont1[7]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.108      ;
; -0.347 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.099      ;
; -0.343 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.095      ;
; -0.337 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.089      ;
; -0.337 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.089      ;
; -0.337 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.089      ;
; -0.337 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.089      ;
; -0.337 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.089      ;
; -0.337 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.089      ;
; -0.337 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.089      ;
; -0.337 ; divfrecuencias:divisor|cont1[6]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.089      ;
; -0.333 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.085      ;
; -0.313 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.264      ;
; -0.313 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.264      ;
; -0.313 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.264      ;
; -0.313 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.264      ;
; -0.313 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.264      ;
; -0.313 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.264      ;
; -0.313 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.264      ;
; -0.313 ; divfrecuencias:divisor|cont1[9]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.264      ;
; -0.296 ; divfrecuencias:divisor|cont1[2]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.048      ;
; -0.295 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.047      ;
; -0.284 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.235      ;
; -0.284 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.235      ;
; -0.284 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.235      ;
; -0.284 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.235      ;
; -0.284 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.235      ;
; -0.284 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.235      ;
; -0.284 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.235      ;
; -0.284 ; divfrecuencias:divisor|cont1[11] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.235      ;
; -0.280 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; divfrecuencias:divisor|cont1[5]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.231      ;
; -0.279 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.031      ;
; -0.275 ; divfrecuencias:divisor|cont1[1]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.027      ;
; -0.269 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; divfrecuencias:divisor|cont1[3]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.220      ;
; -0.266 ; divfrecuencias:divisor|cont1[2]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.018      ;
; -0.265 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.017      ;
; -0.260 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.211      ;
; -0.260 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.211      ;
; -0.260 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.211      ;
; -0.260 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.211      ;
; -0.260 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.211      ;
; -0.260 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.211      ;
; -0.260 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.211      ;
; -0.260 ; divfrecuencias:divisor|cont1[4]  ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.211      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[1]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[7]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.237 ; divfrecuencias:divisor|cont4[10] ; divfrecuencias:divisor|cont4[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.187      ;
; -0.228 ; divfrecuencias:divisor|cont1[2]  ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 0.980      ;
; -0.227 ; divfrecuencias:divisor|cont1[0]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.235     ; 0.979      ;
; -0.226 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.177      ;
; -0.226 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.177      ;
; -0.226 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.177      ;
; -0.226 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.177      ;
; -0.226 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.177      ;
; -0.226 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.177      ;
; -0.226 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.177      ;
; -0.226 ; divfrecuencias:divisor|cont1[12] ; divfrecuencias:divisor|cont1[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.177      ;
; -0.225 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; divfrecuencias:divisor|cont1[8]  ; divfrecuencias:divisor|cont1[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.176      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.047 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0.500        ; 0.029      ; 0.469      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.147 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0.500        ; 0.032      ; 0.372      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50Mhz'                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.179 ; divfrecuencias:divisor|clk_1                                             ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; divfrecuencias:divisor|clk_2                                             ; divfrecuencias:divisor|clk_2                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; divfrecuencias:divisor|clk_4                                             ; divfrecuencias:divisor|clk_4                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; divfrecuencias:divisor|clk_5                                             ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.195 ; divfrecuencias:divisor|cont5[7]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.044      ; 0.323      ;
; 0.195 ; divfrecuencias:divisor|cont4[10]                                         ; divfrecuencias:divisor|cont4[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.316      ;
; 0.202 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; 0.000        ; 1.191      ; 1.612      ;
; 0.248 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.568      ;
; 0.249 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.235      ; 0.568      ;
; 0.249 ; divfrecuencias:divisor|cont4[5]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.569      ;
; 0.254 ; divfrecuencias:divisor|cont1[12]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.574      ;
; 0.259 ; divfrecuencias:divisor|cont2[8]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.579      ;
; 0.259 ; divfrecuencias:divisor|cont5[6]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.579      ;
; 0.261 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.581      ;
; 0.262 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.235      ; 0.581      ;
; 0.285 ; divfrecuencias:divisor|cont1[1]                                          ; divfrecuencias:divisor|cont1[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; divfrecuencias:divisor|cont1[2]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.415      ;
; 0.290 ; divfrecuencias:divisor|cont1[6]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; divfrecuencias:divisor|cont2[9]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; divfrecuencias:divisor|cont4[4]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; divfrecuencias:divisor|cont4[6]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; divfrecuencias:divisor|cont2[1]                                          ; divfrecuencias:divisor|cont2[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.297 ; divfrecuencias:divisor|cont1[7]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; divfrecuencias:divisor|cont4[7]                                          ; divfrecuencias:divisor|cont4[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; divfrecuencias:divisor|cont2[2]                                          ; divfrecuencias:divisor|cont2[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; divfrecuencias:divisor|cont2[7]                                          ; divfrecuencias:divisor|cont2[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; divfrecuencias:divisor|cont2[11]                                         ; divfrecuencias:divisor|cont2[11]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; divfrecuencias:divisor|cont2[4]                                          ; divfrecuencias:divisor|cont2[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; divfrecuencias:divisor|cont2[6]                                          ; divfrecuencias:divisor|cont2[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; divfrecuencias:divisor|cont4[5]                                          ; divfrecuencias:divisor|cont4[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; divfrecuencias:divisor|cont4[8]                                          ; divfrecuencias:divisor|cont4[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; divfrecuencias:divisor|cont5[4]                                          ; divfrecuencias:divisor|cont5[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; divfrecuencias:divisor|cont1[8]                                          ; divfrecuencias:divisor|cont1[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; divfrecuencias:divisor|cont2[8]                                          ; divfrecuencias:divisor|cont2[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; divfrecuencias:divisor|cont5[2]                                          ; divfrecuencias:divisor|cont5[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; divfrecuencias:divisor|cont5[6]                                          ; divfrecuencias:divisor|cont5[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; divfrecuencias:divisor|cont4[9]                                          ; divfrecuencias:divisor|cont4[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.422      ;
; 0.304 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|cont5[5]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[3]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divfrecuencias:divisor|cont2[0]                                          ; divfrecuencias:divisor|cont2[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divfrecuencias:divisor|cont2[10]                                         ; divfrecuencias:divisor|cont2[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; divfrecuencias:divisor|cont1[9]                                          ; divfrecuencias:divisor|cont1[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; divfrecuencias:divisor|cont2[7]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.631      ;
; 0.312 ; divfrecuencias:divisor|cont1[5]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.235      ; 0.631      ;
; 0.314 ; divfrecuencias:divisor|cont4[3]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.634      ;
; 0.314 ; divfrecuencias:divisor|cont1[11]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.634      ;
; 0.316 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.636      ;
; 0.318 ; divfrecuencias:divisor|cont5[0]                                          ; divfrecuencias:divisor|cont5[0]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.438      ;
; 0.320 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.640      ;
; 0.321 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.235      ; 0.640      ;
; 0.323 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.643      ;
; 0.324 ; divfrecuencias:divisor|cont2[6]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.644      ;
; 0.324 ; divfrecuencias:divisor|cont5[4]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.644      ;
; 0.325 ; divfrecuencias:divisor|cont1[4]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.235      ; 0.644      ;
; 0.327 ; divfrecuencias:divisor|cont4[2]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.647      ;
; 0.337 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz   ; 0.000        ; 1.181      ; 1.737      ;
; 0.364 ; divfrecuencias:divisor|cont1[10]                                         ; divfrecuencias:divisor|clk_1                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.684      ;
; 0.374 ; divfrecuencias:divisor|cont1[11]                                         ; divfrecuencias:divisor|cont1[11]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; divfrecuencias:divisor|cont1[10]                                         ; divfrecuencias:divisor|cont1[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; divfrecuencias:divisor|cont1[12]                                         ; divfrecuencias:divisor|cont1[12]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.494      ;
; 0.375 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.495      ;
; 0.376 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.696      ;
; 0.376 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.696      ;
; 0.384 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.235      ; 0.703      ;
; 0.386 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.706      ;
; 0.389 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.709      ;
; 0.390 ; divfrecuencias:divisor|cont2[4]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.710      ;
; 0.391 ; divfrecuencias:divisor|cont5[2]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.711      ;
; 0.434 ; divfrecuencias:divisor|cont1[1]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.563      ;
; 0.434 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|clk_5                                             ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.554      ;
; 0.442 ; divfrecuencias:divisor|cont2[1]                                          ; divfrecuencias:divisor|cont2[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[9]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.762      ;
; 0.442 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.762      ;
; 0.444 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.573      ;
; 0.446 ; divfrecuencias:divisor|cont2[3]                                          ; divfrecuencias:divisor|cont2[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; divfrecuencias:divisor|cont2[5]                                          ; divfrecuencias:divisor|cont2[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; divfrecuencias:divisor|cont4[7]                                          ; divfrecuencias:divisor|cont4[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; divfrecuencias:divisor|cont5[3]                                          ; divfrecuencias:divisor|cont5[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; divfrecuencias:divisor|cont2[7]                                          ; divfrecuencias:divisor|cont2[8]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; divfrecuencias:divisor|cont5[1]                                          ; divfrecuencias:divisor|cont5[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; divfrecuencias:divisor|cont1[0]                                          ; divfrecuencias:divisor|cont1[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.576      ;
; 0.448 ; divfrecuencias:divisor|cont1[6]                                          ; divfrecuencias:divisor|cont1[7]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.577      ;
; 0.450 ; divfrecuencias:divisor|cont4[9]                                          ; divfrecuencias:divisor|cont4[10]                                         ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.571      ;
; 0.452 ; divfrecuencias:divisor|cont2[0]                                          ; divfrecuencias:divisor|cont2[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; divfrecuencias:divisor|cont4[1]                                          ; divfrecuencias:divisor|cont4[2]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; divfrecuencias:divisor|cont5[5]                                          ; divfrecuencias:divisor|cont5[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; divfrecuencias:divisor|cont4[0]                                          ; divfrecuencias:divisor|cont4[1]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; divfrecuencias:divisor|cont4[4]                                          ; divfrecuencias:divisor|cont4[6]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.044      ; 0.581      ;
; 0.454 ; divfrecuencias:divisor|cont1[3]                                          ; divfrecuencias:divisor|cont1[4]                                          ; clk_50Mhz                                                                ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.574      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.603 ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -0.500       ; 0.107      ; 0.314      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd'                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                                             ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.684 ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|ffd:ffd2|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -0.500       ; 0.105      ; 0.393      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.263 ns




+----------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                    ;
+---------------------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                                                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                                          ; -1.511  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk_50Mhz                                                                ; -1.511  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -0.169  ; 0.603 ; N/A      ; N/A     ; -1.000              ;
;  sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -0.335  ; 0.684 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                                                           ; -57.98  ; 0.0   ; 0.0      ; 0.0     ; -62.673             ;
;  clk_50Mhz                                                                ; -57.476 ; 0.000 ; N/A      ; N/A     ; -58.673             ;
;  sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; -0.169  ; 0.000 ; N/A      ; N/A     ; -2.000              ;
;  sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; -0.335  ; 0.000 ; N/A      ; N/A     ; -2.000              ;
+---------------------------------------------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; salida        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50Mhz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_d                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; async_in[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; async_in[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                 ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_50Mhz                                                                ; clk_50Mhz                                                                ; 785      ; 0        ; 0        ; 0        ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz                                                                ; 1        ; 2        ; 0        ; 0        ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz                                                                ; 1        ; 2        ; 0        ; 0        ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0        ; 0        ; 1        ; 0        ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                  ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_50Mhz                                                                ; clk_50Mhz                                                                ; 785      ; 0        ; 0        ; 0        ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz                                                                ; 1        ; 2        ; 0        ; 0        ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; clk_50Mhz                                                                ; 1        ; 2        ; 0        ; 0        ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; 0        ; 0        ; 1        ; 0        ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                     ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------+-------------+
; Target                                                                   ; Clock                                                                    ; Type ; Status      ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------+-------------+
; clk_50Mhz                                                                ; clk_50Mhz                                                                ; Base ; Constrained ;
; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd ; Base ; Constrained ;
; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd ; Base ; Constrained ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; async_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; async_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_d     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; salida      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; async_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; async_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_d     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; salida      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Wed Nov 27 17:59:39 2019
Info: Command: quartus_sta generador -c generador
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'generador.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
    Info (332105): create_clock -period 1.000 -name sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd
    Info (332105): create_clock -period 1.000 -name sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.511             -57.476 clk_50Mhz 
    Info (332119):    -0.335              -0.335 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):    -0.169              -0.169 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clk_50Mhz 
    Info (332119):     0.766               0.000 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):     0.931               0.000 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.000 clk_50Mhz 
    Info (332119):    -1.000              -2.000 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):    -1.000              -2.000 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.261             -46.808 clk_50Mhz 
    Info (332119):    -0.254              -0.254 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):    -0.115              -0.115 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk_50Mhz 
    Info (332119):     0.763               0.000 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):     0.918               0.000 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.000 clk_50Mhz 
    Info (332119):    -1.000              -2.000 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):    -1.000              -2.000 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.411              -9.686 clk_50Mhz 
    Info (332119):     0.047               0.000 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):     0.147               0.000 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk_50Mhz 
    Info (332119):     0.603               0.000 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):     0.684               0.000 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.673 clk_50Mhz 
    Info (332119):    -1.000              -2.000 sincX3:entradas|sincronizador:\sinc_xx:0:buss|divisorx2:div1|ffd:ffd1|dd 
    Info (332119):    -1.000              -2.000 sincX3:entradas|sincronizador:\sinc_xx:1:buss|divisorx2:div1|ffd:ffd1|dd 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.263 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 816 megabytes
    Info: Processing ended: Wed Nov 27 17:59:41 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


