接下来了解 CR4, CR4 提供了一些扩展的控制功能.

# CR4.TSD 与 CR4.PCE 控制位

当 `CR4.TSD=1` 时, **RDTSC** 和 **RDTSCP** 指令只能在 **0 级**权限下执行, 反之 `CR4.TSD=0` 时, **RDTSC** 和 **RDTSCP** 指令可以在**任何权限**下执行.

CPUID 查询 leaf 中有**两个**与 **TSD**(`Time Stamp Disable`)相关:

* `CPUID.EAX=01H` 中返回的 `EDX[4].TSC` 标志位用来测试是否支持 `CR4.TSD` 控制位;

* `CPUID.EAX=80000001H` 中返回的 `EDX[27].RDTSCP` 位用来测试**是否支持 RDTSCP 指令**.

> 实验 6-3: 测试 CR4.TSD 对 RDTSC 和 RDTSCP 指令的影响

在实验里我们先将`CR4.TSD`置位, 然后再分别执行 RDTSC 和 RDTSCP 指令. 为了节省篇幅, 这里不再列出测试代码, 完整的测试代码在`topic06\ex6-3\protected.asm`文件里, 下面是结果.

在开启 `CR4.TSD` 的情况下, 这两个指令都产生了 `#GP` 异常.

`CR4[8]` 是 **PCE**(`Performance-Monitoring Counter Enable`)位

* 当 `CR4.PCE=1` 时 **RDPMC 指令**可以在任何权限下执行;
* 当 `CR4.PCE=0` 时只能在 **0 级**权限下执行.

这和 `CR4.TSD` 位的用法是相反的. 说明 `CR4.PCE` 比 `CR4.TSD` 需要更谨慎地去使用.

# CR4.DE 与 CR4.MCD 控制位

`CR4[3]` 是 **DE**(`Debugging Extensions`)位, 由于 **dr4** 和 **dr5** 是**被保留的**, 当`DE=1`时, 使用 `dr4` 和 `dr5` 会产生 `#UD` 异常. 当 DE=0 时, dr4 和 dr5 被映射到 dr6 和 dr7.

`CR4[6]` 是 **MCE**(`Machine-Check Enable`)位, 当 MCE=1 时, 开启 Machine-Check 机制, MCE=0 时关闭 Machine-Check 机制.

`CR4.DE` 和 `CR4.MCE` 功能需要处理器支持, 可以从 `CPUID.EAX=01H.EDX` 寄存器里获得, 返回的 `EDX[2]` 是 DE 支持位, `EDX[7]`是 MCE 支持位.

# CR4.OSFXSR 控制位

`CR4[9]`是**OSFXSR 位**, 使用在 OS 初始化**SSE 系列指令**的执行环境中, OS 置`CR4.OSFXSR`为 1 时, 表示已经为 SSE 执行环境做好准备.

当`CR4.OSFXSR=1`时, 指示**SSE 系列指令**是可用的, `FXSAVE`和`FXRSTOR`指令可以保存 XMM 寄存器和 MXCSR 的状态. 当`CR4.OSFXSR=0`时, FXSAVE 和 FXRSTOR 指令只能保存 x87 和 MMX 寄存器的状态, 使用 SSE 系列指令会产生#UD 异常.

CR4.OSFXSR 功能需要处理器支持, 可以从 CPUID.EAX=01H.EDX 寄存器里获得, 返回的`EDX[24]`是 FXSR 支持位.

# CR4.VMXE 与 CR4.SMXE 控制位

`CR4[13].VMXE`是 `VMX-Enable` 位, 当`CR4.VMXE=1`时将开启 VMX(Virutal Machine Extensions)功能, 由**VMXON 指令进入 VMX 模式**, **VMXOFF 指令退出 VMX 模式**, 最后将`CR4.VMXE`清 0 关闭 VMX 功能, `CR4.VMXE`清 0 只能在 VMX 模式以外.

`CR4.VMXE`需要处理器支持, 可检查从`CPUID.EAX=01H`返回的`ECX[5].VMX`看是否得到支持.

`CR4[14].SMXE`是 `SMX-Enable` 位, 置位表示开启 SMX(Safer Mode Extensions)功能. 可以使用 GETSEC 指令查询 SMX 功能.

CR4.SMXE 需要处理器支持, 可检查从 `CPUID.EAX=01H` 返回的 `ECX[6].SMX` 看是否得到支持.

VMXE 与 SMXE 控制位仅在 Intel 上使用, AMD 机器上是保留位.

# CR4.PCIDE 与 CR4.SMEP 控制位

这两个位也只能在 Intel 上使用, `CR4[17].PCIDE` 置位将开启 `Process-context identifiers` 功能, `CR4[20].SMEP` 置位将开启 Supervisor mode execution prevention 功能.

`CR4.PCIDE` 需要处理器支持, 可检查从 `CPUID.EAX=01H` 返回的 `ECX[17].PCID` 位看是否得到支持.

`CR4.SMEP` 仅在 Intel 处理器上支持, 它控制 supervisor 权限的程序**仅能执行**具有 supervisor 权限的代码页. 当页具有可执行权限时(页表项的 XD=0), 设 `CR4.SMEP=1` 则指示, 在 supervisor 权限下只能执行 U/S 位为 0(即: supervisor 权限)的页而不能执行 user 权限的代码.

具有可执行权限的页是指: EFER.NEX=0(表示 Execution Disable 技术不被支持)或者在支持 NEX 技术的情况下, 页表项的 XD 位被清 0(表示页可执行).

CR4.SMEP 位仅对 supervisor 权限的代码起作用, 对 user 代码不起作用.

> 实验 6-4: 检查处理器对扩展功能的支持, 以及 CR0 和 CR4 当前的设置

通过 CPUID.EAX=01H 叶进行查询, 输出 ECX 和 EDX 寄存器相关支持位, 并输出 CR0 和 CR4 的值.

代码清单 6-3(topic06\ex6-4\protected.asm):
```
mov esi, cr0call dump_CR0                        ;  打印 CR0
mov esi, cr4call dump_CR4                        ;  打印 CR4
call printlncall println
mov eax, 01Hcpuidcall dump_CPUID_leaf_01_ecx                ;  打印 CPUID.EAX=01H.ECX 的支持位
call printlncall dump_CPUID_leaf_01_edx                ;  打印 CPUID.EAX=01H.EDX 的支持位
```

dump_CR0, dump_CR4, dump_CPUID_leaf_01_ecx 等都调用 lib32.asm 模块里的 dump_flags()来输出信息. 完整的实验代码在 topic06\ex6-4\目录下. 运行结果如下.

输出大写表示置位, 小写表示清位, 可以看到, 在笔者实验的机器上, 当前开启了保护模式, 但没打开分页机制. CR4 的位全部清 0, 在 ECX 和 EDX 返回的值中, EDX 寄存器仅 PSN, TM 和 PBE 功能不被支持, 而 ECX 寄存器里显示大部分功能是不被支持的, 例如: vmx 和 avx/fma 指令不支持.

正如上面所说, 在 CR4 中, 部分的控制位必须要通过 CPUID.EAX=01H 查询是否获得支持. 典型地, CPUID.EAX=01H 查询中并不支持 AVX 与 XSAVE 指令, 那么 CR4.OSXSAVE 位是无效的.

# CR4.OSXSAVE 控制位

正如上面所说, 如果处理器不支持 XSAVE 和 AVX 指令, 那么置 `CR4.OSXSAVE` 位将产生#GP 异常. 处理器支持 XSAVE 和 AVX 指令的情况下, 当 `CR4.OSXSAVE=1`, 则表示 OS 已经为 AVX 指令的执行环境做好准备了, 可以使用 XSAVE/XRSTOR 指令以及 XSETBV/XGETBV 指令. 置 CR4.OSXSAVE 为 1 是 OS 的职责, OS 置位前会检查是否支持 AVX 和 XSAVE 指令, 另见在第 4 章中的处理器扩展状态有较为详细的了解.

# CR4 中关于页的控制位

最后是 CR4 与页管理有关的控制位, 包括 `CR4.PSE`, CR4.PAE 以及 CR4.PGE 位. 在 CPUID.EAX=01H 叶中有 4 个与它们有关的支持位.

当 EDX 的这些返回位被支持时, CR4 里的那些相关位才是有效的. CR4.PSE=1 时表示支持 4M-page 页面.

CR4.PSE 控制位使用在 32 位的页结构中(non-PAE 模式), 在 PAE 模式中 CR4.PSE 被忽略.

当 CR4.PSE=1, 并且在 PDE 的 PS 位为 1 时, 这一级 PDE 所管理的页将使用 4M page 进行管理, 当 PS=0 时, 使用 4K page.

PSE-36 是怎么回事?

这确实有点费解, 前提是当 PSE=1 时(使用在 non-PAE 模式下), 如下所示.

PSE-36 功能将允许在 non-PAE 模式下设置超过 4G 的物理地址. PSE-36 已经不止是 36 位物理地址了(以前的处理器典型的支持会是最高 36 位物理地址), Intel 明确表明: PSE-36 技术支持的时候, 最高的物理地址是 MAXPHYADDR 的值和 40 之间进行选择, 选择较小的一个值.

Intel 更明确表明: 当使 PDE.PS=1 时, PDE 中支持的最高的物理地址是 40 位和 MAXPHYADDR 两者间较小的一个, 而无论 PSE-36 是否支持.

PSE-36 的意义

当 PSE-36 支持时: 表明可以在 PDE 里设置 32 位以上的物理地址, 但是并不能说明物理地址宽度是多少. 物理地址的宽度需要从 MAXPHYADDR 值来查寻.

如果 MAXPHYADDR 的值是 36 位, 那么 PDE[16: 13]将提供 36 位物理地址的高 4 位, PDE[21: 17]是保留的. 如果 MAXPHYADDR 的值为 40 位, PDE[20: 13]提供 40 位物理地址的高 8 位, PDE[21]保留位.

当 PSE-36 不支持时: PDE 中将不能设置高于 32 位的物理地址, PDE[20: 13]都为保留位.

当 CR4.PAE=1 时, 开启扩展的物理地址, 同时将使用 64 位的页表结构. CR4.PAE 会忽略 CR4.PSE 标志, 在目前的 x86/x64 平台上, 可描述的最高物理地址是 52 位. 因此在页转换结构表项里的物理地址值将会是 52 位和 MAXPHYADDR 的值之间的选择, 当 CR4.PAE=1 并且 PDE.PS=1 时, 将使用 2M page 页面. PDE.PS=0 时使用 4K page 页面映射.

当 CR4.PGE=1 时, 物理 page frame 允许定义为**global 页**. 也就是在页转换结构表中最低一级的 table entry 里设置. 当 G=1 时将定义一个 global 页, 这个 global 页在 TLB 中长期保留, 使用 mov cr3, reg 指令更新 CR3 时, 这个 global 页面不会被刷新.