<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:22.1822</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0191163</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트신호 발생회로 및 이를 포함하는 표시장치</inventionTitle><inventionTitleEng>Gate Signal Generation Circuit and Display Device including  the same</inventionTitleEng><openDate>2025.07.03</openDate><openNumber>10-2025-0100052</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서는 영상을 표시하는 표시패널; 및 상기 표시패널에 연결되고, 게이트신호를 출력하는 출력단자와 캐리신호를 출력하는 캐리단자를 갖는 스테이지들을 포함하는 시프트 레지스터를 포함하고, 상기 스테이지들 중 제N스테이지는 제N클록신호라인을 통해 인가된 제N클록신호, 제N-4스테이지의 캐리단자를 통해 출력된 제N-4캐리신호, 제N+4스테이지의 출력단자를 통해 출력된 제N+4게이트신호, 제N+4스테이지의 캐리단자를 통해 출력된 제N+4캐리신호, 제1저전압라인을 통해 인가된 제1저전압 및 제2저전압라인을 통해 인가된 제2저전압을 기반으로 동작하는 신호 생성부와, 상기 신호 생성부에 포함된 Q노드 및 QB노드의 전위와 다른 스테이지로부터 출력된 신호를 기반으로 동작하며, 상기 QB노드에 연결된 트랜지스터의 열화를 보상하기 위해 상기 QB노드에 보상 전압을 형성하는 트랜지스터를 포함하는 보상 회로부를 포함하는 표시장치를 제공할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 영상을 표시하는 표시패널; 및상기 표시패널에 연결되고, 게이트신호를 출력하는 출력단자와 캐리신호를 출력하는 캐리단자를 갖는 스테이지들을 포함하는 시프트 레지스터를 포함하고,상기 스테이지들 중 제N스테이지는제N클록신호라인을 통해 인가된 제N클록신호, 제N-4스테이지의 캐리단자를 통해 출력된 제N-4캐리신호, 제N+4스테이지의 출력단자를 통해 출력된 제N+4게이트신호, 제N+4스테이지의 캐리단자를 통해 출력된 제N+4캐리신호, 제1저전압라인을 통해 인가된 제1저전압 및 제2저전압라인을 통해 인가된 제2저전압을 기반으로 동작하는 신호 생성부와,상기 신호 생성부에 포함된 Q노드 및 QB노드의 전위와 다른 스테이지로부터 출력된 신호를 기반으로 동작하며, 상기 QB노드에 연결된 트랜지스터의 열화를 보상하기 위해 상기 QB노드에 보상 전압을 형성하는 트랜지스터를 포함하는 보상 회로부를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 보상 회로부는상기 Q노드 및 QB노드의 전위 그리고 제N+4스테이지의 출력단자를 통해 출력된 제N+4게이트신호와 제N+4스테이지의 캐리단자를 통해 출력된 제N+4캐리신호 중 적어도 하나를 기반으로 동작하며, 상기 QB노드에 상기 보상 전압을 형성하는 표시장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 보상 회로부는상기 Q노드의 전위를 기반으로 턴온되는 제1보상 트랜지스터와,상기 제N+4캐리신호를 기반으로 턴온되는 제2보상 트랜지스터와,상기 QB노드의 전위를 기반으로 턴온되는 제3보상 트랜지스터를 포함하며,상기 보상 전압은 상기 QB노드의 전위와 상기 제3보상 트랜지스터의 문턱전압의 합에 대응하여 형성되는 표시장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 보상 회로부는상기 Q노드에 게이트전극이 연결되고 제N+4스테이지의 출력단자에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 제1보상 트랜지스터와,제N+4스테이지의 캐리단자에 게이트전극이 연결되고 상기 제1보상 트랜지스터의 제2전극 및 상기 QB노드에 제1전극이 연결된 제2보상 트랜지스터와,상기 QB노드에 게이트전극이 연결되고 상기 제2보상 트랜지스터의 제2전극에 제1전극이 연결되고 상기 캐리신호를 구성하기 위한 제1저전압보다 낮은 제2저전압을 인가하는 제2저전압라인에 제2전극이 연결된 제3보상 트랜지스터를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 보상 회로부는상기 Q노드에 게이트전극이 연결되고 제N+4스테이지의 캐리단자에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 제1보상 트랜지스터와,제N+4스테이지의 캐리단자에 게이트전극이 연결되고 상기 제1보상 트랜지스터의 제2전극 및 상기 QB노드에 제1전극이 연결된 제2보상 트랜지스터와,상기 QB노드에 게이트전극이 연결되고 상기 제2보상 트랜지스터의 제2전극에 제1전극이 연결되고 상기 캐리신호를 구성하기 위한 제1저전압보다 낮은 제2저전압을 인가하는 제2저전압라인에 제2전극이 연결된 제3보상 트랜지스터를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 보상 회로부는상기 신호 생성부에 포함된 Q노드에 게이트전극이 연결되고 제N+4스테이지의 출력단자에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 제1보상 트랜지스터와,제N+4스테이지의 출력단자에 게이트전극이 연결되고 상기 제1보상 트랜지스터의 제2전극 및 상기 QB노드에 제1전극이 연결된 제2보상 트랜지스터와,상기 QB노드에 게이트전극이 연결되고 상기 제2보상 트랜지스터의 제2전극에 제1전극이 연결되고 상기 캐리신호를 구성하기 위한 제1저전압보다 낮은 제2저전압을 인가하는 제2저전압라인에 제2전극이 연결된 제3보상 트랜지스터를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>7. 게이트신호를 출력하는 출력단자와 캐리신호를 출력하는 캐리단자를 갖는 스테이지들을 포함하는 시프트 레지스터를 포함하고,상기 스테이지들 중 제N스테이지는제N클록신호라인을 통해 인가된 제N클록신호, 제N-4스테이지의 캐리단자를 통해 출력된 제N-4캐리신호, 제N+4스테이지의 출력단자를 통해 출력된 제N+4게이트신호, 제N+4스테이지의 캐리단자를 통해 출력된 제N+4캐리신호, 제1저전압라인을 통해 인가된 제1저전압 및 제2저전압라인을 통해 인가된 제2저전압을 기반으로 동작하는 신호 생성부와,상기 신호 생성부에 포함된 Q노드 및 QB노드의 전위와 다른 스테이지로부터 출력된 신호를 기반으로 동작하며, 상기 QB노드에 연결된 트랜지스터의 열화를 보상하기 위해 상기 QB노드에 보상 전압을 형성하는 트랜지스터를 포함하는 보상 회로부를 포함하는 게이트신호 발생회로.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 보상 회로부는상기 Q노드에 게이트전극이 연결되고 제N+4스테이지의 출력단자에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 제1보상 트랜지스터와,제N+4스테이지의 캐리단자에 게이트전극이 연결되고 상기 제1보상 트랜지스터의 제2전극 및 상기 QB노드에 제1전극이 연결된 제2보상 트랜지스터와,상기 QB노드에 게이트전극이 연결되고 상기 제2보상 트랜지스터의 제2전극에 제1전극이 연결되고 상기 캐리신호를 구성하기 위한 제1저전압보다 낮은 제2저전압을 인가하는 제2저전압라인에 제2전극이 연결된 제3보상 트랜지스터를 포함하는 게이트신호 발생회로.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 보상 회로부는상기 Q노드에 게이트전극이 연결되고 제N+4스테이지의 캐리단자에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 제1보상 트랜지스터와,제N+4스테이지의 캐리단자에 게이트전극이 연결되고 상기 제1보상 트랜지스터의 제2전극 및 상기 QB노드에 제1전극이 연결된 제2보상 트랜지스터와,상기 QB노드에 게이트전극이 연결되고 상기 제2보상 트랜지스터의 제2전극에 제1전극이 연결되고 상기 캐리신호를 구성하기 위한 제1저전압보다 낮은 제2저전압을 인가하는 제2저전압라인에 제2전극이 연결된 제3보상 트랜지스터를 포함하는 게이트신호 발생회로.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 보상 회로부는상기 신호 생성부에 포함된 Q노드에 게이트전극이 연결되고 제N+4스테이지의 출력단자에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 제1보상 트랜지스터와,제N+4스테이지의 출력단자에 게이트전극이 연결되고 상기 제1보상 트랜지스터의 제2전극 및 상기 QB노드에 제1전극이 연결된 제2보상 트랜지스터와,상기 QB노드에 게이트전극이 연결되고 상기 제2보상 트랜지스터의 제2전극에 제1전극이 연결되고 상기 캐리신호를 구성하기 위한 제1저전압보다 낮은 제2저전압을 인가하는 제2저전압라인에 제2전극이 연결된 제3보상 트랜지스터를 포함하는 게이트신호 발생회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>LEE, Jung Hyun</engName><name>이정현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 서초중앙로**길 ** 나라빌딩, *층(호성특허법률사무소)</address><code>920050011047</code><country>대한민국</country><engName>Byeong Suk Park</engName><name>박병석</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.26</receiptDate><receiptNumber>1-1-2023-1454214-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230191163.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e49576747ae5d8733fb5f1ac3496d8ab7171591fbed046c41009eaf5472675d7fb024302236e994fe285ae45f6875cecd3a47b9f295be0a42</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd1decb79741282eb9cae2eeefefa1f92529bef78a73078c4b2f4a7575d5847a85078823559ebdd17adee81f2c36ea28a29a9038c66097851</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>