============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Feb 20 2023  12:25:21 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

           Instance                        Module              Cells  Cell Area  Net Area   Total Area  Wireload     
---------------------------------------------------------------------------------------------------------------------
alu                                                             1643       6092         0         6092    <none> (D) 
  final_adder_mux_result_20_9 add_unsigned_66                    426        914         0          914    <none> (D) 
  csa_mux_b_mux_result_20_9   bmux_64_1                           32        783         0          783    <none> (D) 
  csa_mux_a_mux_result_20_9   bmux_64                             32        783         0          783    <none> (D) 
  sra_30_33                   arith_shift_right_vlog_unsigned    160        765         0          765    <none> (D) 
  srl_29_24                   shift_right_vlog_unsigned          165        713         0          713    <none> (D) 
  sll_28_24                   shift_left_vlog_unsigned           165        713         0          713    <none> (D) 
  final_adder_add_16_36       add_unsigned_63                    214        467         0          467    <none> (D) 
  csa_tree_eq_36_21_groupi    csa_tree_eq_36_21_group_101        171        363         0          363    <none> (D) 
  csa_tree_add_16_36          csa_tree                            64        157         0          157    <none> (D) 

 (D) = wireload is default in technology library
