Fitter report for Final_Project
Thu Nov 30 21:29:56 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 30 21:29:56 2023       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; Final_Project                               ;
; Top-level Entity Name              ; toppiestLevel                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,202 / 49,760 ( 6 % )                      ;
;     Total combinational functions  ; 3,066 / 49,760 ( 6 % )                      ;
;     Dedicated logic registers      ; 1,406 / 49,760 ( 3 % )                      ;
; Total registers                    ; 1406                                        ;
; Total pins                         ; 34 / 360 ( 9 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 8,192 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 16 / 288 ( 6 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.79        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
;     Processor 3            ;   5.8%      ;
;     Processor 4            ;   5.7%      ;
;     Processor 5            ;   5.6%      ;
;     Processor 6            ;   5.6%      ;
;     Processor 7            ;   5.5%      ;
;     Processor 8            ;   5.4%      ;
;     Processors 9-16        ;   5.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4608 ) ; 0.00 % ( 0 / 4608 )        ; 0.00 % ( 0 / 4608 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4608 ) ; 0.00 % ( 0 / 4608 )        ; 0.00 % ( 0 / 4608 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4592 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/quinc/Documents/UF_FALL_2023/EEL4712C-Digital_Design/final project/QProject/output_files/Final_Project.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 3,202 / 49,760 ( 6 % )      ;
;     -- Combinational with no register       ; 1796                        ;
;     -- Register only                        ; 136                         ;
;     -- Combinational with a register        ; 1270                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2343                        ;
;     -- 3 input functions                    ; 614                         ;
;     -- <=2 input functions                  ; 109                         ;
;     -- Register only                        ; 136                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2774                        ;
;     -- arithmetic mode                      ; 292                         ;
;                                             ;                             ;
; Total registers*                            ; 1,406 / 51,509 ( 3 % )      ;
;     -- Dedicated logic registers            ; 1,406 / 49,760 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 242 / 3,110 ( 8 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 34 / 360 ( 9 % )            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 8,192 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 1                           ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 4.0% / 4.0% / 4.1%          ;
; Peak interconnect usage (total/H/V)         ; 60.5% / 58.9% / 62.7%       ;
; Maximum fan-out                             ; 1408                        ;
; Highest non-global fan-out                  ; 1376                        ;
; Total fan-out                               ; 17358                       ;
; Average fan-out                             ; 3.70                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3202 / 49760 ( 6 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1796                 ; 0                              ;
;     -- Register only                        ; 136                  ; 0                              ;
;     -- Combinational with a register        ; 1270                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2343                 ; 0                              ;
;     -- 3 input functions                    ; 614                  ; 0                              ;
;     -- <=2 input functions                  ; 109                  ; 0                              ;
;     -- Register only                        ; 136                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2774                 ; 0                              ;
;     -- arithmetic mode                      ; 292                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1406                 ; 0                              ;
;     -- Dedicated logic registers            ; 1406 / 49760 ( 3 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 242 / 3110 ( 8 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 34                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )     ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 8192                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 182 ( < 1 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 17644                ; 8                              ;
;     -- Registered Connections               ; 5289                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 0                              ;
;     -- Output Ports                         ; 21                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; button0  ; B8    ; 7        ; 46           ; 54           ; 28           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; button1  ; A7    ; 7        ; 49           ; 54           ; 28           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; clk      ; N5    ; 2        ; 0            ; 23           ; 21           ; 1408                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[0] ; C10   ; 7        ; 51           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[1] ; C11   ; 7        ; 51           ; 54           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[2] ; D12   ; 7        ; 51           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[3] ; C12   ; 7        ; 54           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[4] ; A12   ; 7        ; 54           ; 54           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[5] ; B12   ; 7        ; 49           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[6] ; A13   ; 7        ; 54           ; 54           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[7] ; A14   ; 7        ; 58           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[8] ; B14   ; 7        ; 56           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; input[9] ; F15   ; 7        ; 69           ; 54           ; 0            ; 1376                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SSG0[0] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG0[1] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG0[2] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG0[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG0[4] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG0[5] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG0[6] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG1[0] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG1[1] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG1[2] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG1[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG1[4] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG1[5] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG1[6] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG2[0] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG2[1] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG2[2] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG2[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG2[4] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG2[5] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSG2[6] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 7 / 60 ( 12 % )  ; 2.5V          ; --           ;
; 7        ; 26 / 52 ( 50 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 483        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 475        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 473        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 471        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 445        ; 7        ; button1                                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 449        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 439        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 437        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 435        ; 7        ; input[4]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; input[6]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; input[7]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 419        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 407        ; 7        ; SSG1[4]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; SSG1[5]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 401        ; 7        ; SSG2[1]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; SSG2[3]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B2       ; 493        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 484        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 486        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 451        ; 7        ; button0                                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 443        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 441        ; 7        ; input[5]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; input[8]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; SSG1[3]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; SSG1[6]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; SSG2[2]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; SSG2[0]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; SSG2[4]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; SSG2[6]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C3       ; 497        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 487        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 489        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 467        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 465        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 442        ; 7        ; input[0]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; input[1]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; input[3]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 424        ; 7        ; SSG0[0]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; SSG0[2]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; SSG0[3]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; SSG0[6]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; SSG1[0]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 357        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 343        ; 6        ; SSG2[5]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 496        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 479        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 474        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 476        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; input[2]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 428        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; SSG0[5]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; SSG1[1]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 478        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 466        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 430        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 406        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 390        ; 7        ; SSG0[1]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; SSG0[4]                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E18      ; 387        ; 6        ; SSG1[2]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 355        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 335        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 333        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; input[9]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 364        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ; 354        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F19      ; 353        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 342        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 340        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 328        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 432        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 420        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 374        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 372        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 323        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 321        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 434        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 422        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 368        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 370        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 325        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 358        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 361        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 363        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 324        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 77         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 332        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 315        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 87         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 73         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 58         ; 2        ; clk                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 86         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 338        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 339        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 166        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 198        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 306        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 304        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 309        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 311        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 305        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 123        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 80         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 82         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 164        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 196        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 294        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R15      ; 292        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 81         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 83         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 122        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 296        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 297        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 295        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 90         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 93         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 92         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 94         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 130        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 244        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 282        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 290        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 300        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 302        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 127        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 138        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 174        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 216        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 210        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 280        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 289        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 291        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 132        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W5       ; 124        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ; 126        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 148        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 150        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 144        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 146        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 193        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 195        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 206        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 218        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 226        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W19      ; 284        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 286        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; SSG0[0]  ; Incomplete set of assignments ;
; SSG0[1]  ; Incomplete set of assignments ;
; SSG0[2]  ; Incomplete set of assignments ;
; SSG0[3]  ; Incomplete set of assignments ;
; SSG0[4]  ; Incomplete set of assignments ;
; SSG0[5]  ; Incomplete set of assignments ;
; SSG0[6]  ; Incomplete set of assignments ;
; SSG1[0]  ; Incomplete set of assignments ;
; SSG1[1]  ; Incomplete set of assignments ;
; SSG1[2]  ; Incomplete set of assignments ;
; SSG1[3]  ; Incomplete set of assignments ;
; SSG1[4]  ; Incomplete set of assignments ;
; SSG1[5]  ; Incomplete set of assignments ;
; SSG1[6]  ; Incomplete set of assignments ;
; SSG2[0]  ; Incomplete set of assignments ;
; SSG2[1]  ; Incomplete set of assignments ;
; SSG2[2]  ; Incomplete set of assignments ;
; SSG2[3]  ; Incomplete set of assignments ;
; SSG2[4]  ; Incomplete set of assignments ;
; SSG2[5]  ; Incomplete set of assignments ;
; SSG2[6]  ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; input[9] ; Incomplete set of assignments ;
; input[2] ; Incomplete set of assignments ;
; button1  ; Incomplete set of assignments ;
; button0  ; Incomplete set of assignments ;
; input[4] ; Incomplete set of assignments ;
; input[6] ; Incomplete set of assignments ;
; input[7] ; Incomplete set of assignments ;
; input[3] ; Incomplete set of assignments ;
; input[5] ; Incomplete set of assignments ;
; input[8] ; Incomplete set of assignments ;
; input[0] ; Incomplete set of assignments ;
; input[1] ; Incomplete set of assignments ;
+----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                            ; Entity Name          ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |toppiestLevel                                     ; 3202 (1)    ; 1406 (0)                  ; 0 (0)         ; 8192        ; 1    ; 1          ; 16           ; 0       ; 8         ; 34   ; 0            ; 1796 (1)     ; 136 (0)           ; 1270 (0)         ; 0          ; |toppiestLevel                                                                                                                 ; toppiestLevel        ; work         ;
;    |decoder7seg:dC0|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |toppiestLevel|decoder7seg:dC0                                                                                                 ; decoder7seg          ; work         ;
;    |decoder7seg:dC1|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |toppiestLevel|decoder7seg:dC1                                                                                                 ; decoder7seg          ; work         ;
;    |decoder7seg:dC2|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|decoder7seg:dC2                                                                                                 ; decoder7seg          ; work         ;
;    |topLevel:tL|                                   ; 3187 (0)    ; 1406 (0)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 1781 (0)     ; 136 (0)           ; 1270 (0)         ; 0          ; |toppiestLevel|topLevel:tL                                                                                                     ; topLevel             ; work         ;
;       |controller:Control|                         ; 47 (47)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 5 (5)             ; 28 (28)          ; 0          ; |toppiestLevel|topLevel:tL|controller:Control                                                                                  ; controller           ; work         ;
;       |datapath:Data|                              ; 3147 (2)    ; 1376 (0)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 1767 (2)     ; 131 (0)           ; 1249 (0)         ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data                                                                                       ; datapath             ; work         ;
;          |ALU_Control:ALUCtrl|                     ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 10 (10)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|ALU_Control:ALUCtrl                                                                   ; ALU_Control          ; work         ;
;          |ALU_Main:ALU|                            ; 1219 (1048) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 1166 (995)   ; 0 (0)             ; 53 (53)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|ALU_Main:ALU                                                                          ; ALU_Main             ; work         ;
;             |lpm_mult:Mult0|                       ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0                                                           ; lpm_mult             ; work         ;
;                |mult_tns:auto_generated|           ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated                                   ; mult_tns             ; work         ;
;             |lpm_mult:Mult1|                       ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1                                                           ; lpm_mult             ; work         ;
;                |mult_qgs:auto_generated|           ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated                                   ; mult_qgs             ; work         ;
;          |Memory:Mem|                              ; 146 (82)    ; 64 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 17 (0)            ; 83 (46)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem                                                                            ; Memory               ; work         ;
;             |RAM:Storage|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage                                                                ; RAM                  ; work         ;
;                |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component                                ; altsyncram           ; work         ;
;                   |altsyncram_0cs3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated ; altsyncram_0cs3      ; work         ;
;             |reg:BaddrDelay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay                                                             ; reg                  ; work         ;
;             |reg:InputPort0|                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0                                                             ; reg                  ; work         ;
;             |reg:InputPort1|                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1                                                             ; reg                  ; work         ;
;             |reg:OutputPort|                       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|reg:OutputPort                                                             ; reg                  ; work         ;
;          |instruction_register:InstReg|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|instruction_register:InstReg                                                          ; instruction_register ; work         ;
;          |mux2to1:CodeMux|                         ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 31 (31)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|mux2to1:CodeMux                                                                       ; mux2to1              ; work         ;
;          |mux2to1:MemtoRegMux|                     ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 32 (32)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|mux2to1:MemtoRegMux                                                                   ; mux2to1              ; work         ;
;          |mux2to1:RegAMux|                         ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 1 (1)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|mux2to1:RegAMux                                                                       ; mux2to1              ; work         ;
;          |mux2to1:RegDstMux|                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|mux2to1:RegDstMux                                                                     ; mux2to1              ; work         ;
;          |mux3to1:ALUMux|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|mux3to1:ALUMux                                                                        ; mux3to1              ; work         ;
;          |mux3to1:PCSourceMux|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|mux3to1:PCSourceMux                                                                   ; mux3to1              ; work         ;
;          |mux4to1:RegBMux|                         ; 54 (54)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 15 (15)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|mux4to1:RegBMux                                                                       ; mux4to1              ; work         ;
;          |reg:ALUOut|                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|reg:ALUOut                                                                            ; reg                  ; work         ;
;          |reg:MemDataReg|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|reg:MemDataReg                                                                        ; reg                  ; work         ;
;          |reg:PCReg|                               ; 38 (38)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 33 (33)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|reg:PCReg                                                                             ; reg                  ; work         ;
;          |reg:RegB|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|reg:RegB                                                                              ; reg                  ; work         ;
;          |reg:RegHigh|                             ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|reg:RegHigh                                                                           ; reg                  ; work         ;
;          |reg:RegLow|                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|reg:RegLow                                                                            ; reg                  ; work         ;
;          |reg:ScuffedOut|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|reg:ScuffedOut                                                                        ; reg                  ; work         ;
;          |register_file:RegFile|                   ; 1485 (1485) ; 1056 (1056)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 408 (408)    ; 25 (25)           ; 1052 (1052)      ; 0          ; |toppiestLevel|topLevel:tL|datapath:Data|register_file:RegFile                                                                 ; register_file        ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; SSG0[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG0[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG0[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG0[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG0[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG0[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG0[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG1[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG1[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG1[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG1[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG1[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG1[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG1[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG2[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG2[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG2[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG2[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG2[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG2[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSG2[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; input[9] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input[2] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; button1  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; button0  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[4] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[6] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input[7] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[3] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[5] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input[8] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[0] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[1] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                          ;                   ;         ;
; input[9]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[0]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[1]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[31]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[0]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[1]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[2]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[3]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[4]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[5]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[6]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[7]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[8]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[9]                          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[10]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[11]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[0]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[1]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[2]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[3]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[4]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[5]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[6]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[7]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[8]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[9]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[10]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[11]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[12]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[13]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[14]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[15]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[16]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[17]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[18]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[19]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[20]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[21]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[22]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[23]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[24]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[25]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[26]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[27]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[28]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[29]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[30]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:BaddrDelay|output[31]        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[0]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[1]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[2]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[3]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[4]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[5]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[6]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[7]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[8]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[9]  ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[10] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[11] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[12] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[13] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[14] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out15_to_0[15] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out31_to_26[0] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out31_to_26[1] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out31_to_26[2] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out31_to_26[3] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out31_to_26[4] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out31_to_26[5] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data0[0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|rd_data1[1]           ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.fetch_1                     ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.fetch_2                     ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.jump                        ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.decode                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.branch                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.branch_2                    ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.load_1                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.load_2                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.load_3                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.load_4                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.store_1                     ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.store_2                     ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.rtype_1                     ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.rtype_2                     ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.slti_1                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.jal_1                       ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.jal_2                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[12]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[30]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[29]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[28]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[27]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[26]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[25]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[24]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[23]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[22]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[21]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[20]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[19]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[18]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[17]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[16]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[15]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[14]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[13]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[11]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[10]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[9]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[8]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[7]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[6]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[5]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[4]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[3]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:PCReg|output[2]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[11]                   ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.addi_2                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.subi_2                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.andi_2                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.ori_2                       ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.xori_2                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.slti_2                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.sltui_2                     ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out20_to_16[0] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out20_to_16[2] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out20_to_16[1] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out20_to_16[3] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out20_to_16[4] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][4]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][4]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][6]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][6]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][5]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][5]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][7]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][7]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][8]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][8]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][10]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][10]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[9]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[9]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][9]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][9]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][11]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][11]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][0]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][0]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][1]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][1]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][2]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][2]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][3]            ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][3]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][18]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][18]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][16]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][16]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][17]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][17]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][15]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][15]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][14]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][14]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][12]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][12]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][13]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][13]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][26]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][26]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][24]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][24]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][25]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][25]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][23]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][23]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][21]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][21]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][19]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][19]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][22]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][22]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][20]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][20]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out25_to_21[3] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out25_to_21[2] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out25_to_21[1] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out25_to_21[0] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|instruction_register:InstReg|out25_to_21[4] ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][31]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][31]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][28]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][28]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][27]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][27]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][30]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][30]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[26][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[22][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[18][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[30][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[21][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[25][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[17][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[29][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[20][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[24][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[16][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[28][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[27][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[23][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[19][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[31][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[9][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[10][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[8][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[11][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[6][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[5][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[4][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[7][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[2][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[1][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[3][29]           ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[14][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[13][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[12][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|register_file:RegFile|regs[15][29]          ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[10]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[9]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[8]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[7]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[6]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[5]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[4]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[3]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[2]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[1]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[0]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[12]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[31]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[30]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[29]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[28]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[27]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[26]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[25]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[24]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[23]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[22]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[21]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[20]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[19]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[18]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[17]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[16]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[15]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[14]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ScuffedOut|output[13]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[11]                       ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.addi_1                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.subi_1                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.andi_1                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.ori_1                       ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.xori_1                      ; 1                 ; 6       ;
;      - topLevel:tL|controller:Control|curr_state.sltui_1                     ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[4]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[4]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[4]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[6]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[6]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[6]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[5]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[5]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[5]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[7]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[7]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[7]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[8]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[8]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[8]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[10]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[10]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[10]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[9]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[9]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[9]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[11]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[11]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[11]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[0]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[0]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[0]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[1]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[1]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[1]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[2]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[2]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[2]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[3]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[3]                    ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[3]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[15]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[18]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[18]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[18]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[16]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[16]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[16]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[14]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[17]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[17]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[17]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[13]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[15]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[15]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[15]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[12]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[14]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[14]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[14]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[12]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[12]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[12]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[13]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[13]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[13]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[26]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[26]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[26]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[24]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[24]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[24]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[25]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[25]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[25]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[23]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[23]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[23]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[21]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[21]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[21]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[19]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[19]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[19]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[22]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[22]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[22]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[20]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[20]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[20]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[26]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[27]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[28]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[29]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[30]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[31]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[31]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[31]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[31]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[28]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[28]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[28]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[27]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[27]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[27]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[30]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[30]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[30]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegHigh|output[29]                      ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:MemDataReg|output[29]                   ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegLow|output[29]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[10]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[9]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[8]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[7]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[6]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[5]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[4]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[3]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[2]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[1]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[0]                        ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[12]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[31]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[30]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[29]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[28]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[27]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[26]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[25]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[24]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[23]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[22]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[21]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[20]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[19]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[18]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[17]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[16]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[15]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[14]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:ALUOut|output[13]                       ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[16]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[18]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[17]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[19]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[20]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[24]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[23]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[22]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[21]                         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|reg:RegB|output[25]                         ; 1                 ; 6       ;
; input[2]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[2]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[2]~feeder  ; 1                 ; 6       ;
; button1                                                                      ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[0]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[1]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[2]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[3]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[4]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[5]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[6]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[7]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[8]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[9]         ; 0                 ; 6       ;
; button0                                                                      ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[0]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[1]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[2]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[3]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[4]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[5]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[6]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[7]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[8]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[9]         ; 0                 ; 6       ;
; input[4]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[4]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[4]~feeder  ; 0                 ; 6       ;
; input[6]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[6]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[6]         ; 1                 ; 6       ;
; input[7]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[7]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[7]         ; 0                 ; 6       ;
; input[3]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[3]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[3]~feeder  ; 0                 ; 6       ;
; input[5]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[5]         ; 1                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[5]         ; 1                 ; 6       ;
; input[8]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[8]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[8]         ; 0                 ; 6       ;
; input[0]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[0]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[0]         ; 0                 ; 6       ;
; input[1]                                                                     ;                   ;         ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort1|output[1]         ; 0                 ; 6       ;
;      - topLevel:tL|datapath:Data|Memory:Mem|reg:InputPort0|output[1]~feeder  ; 0                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                           ;
+----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; button0                                                        ; PIN_B8             ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; button1                                                        ; PIN_A7             ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                            ; PIN_N5             ; 1408    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; input[9]                                                       ; PIN_F15            ; 1376    ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|controller:Control|curr_state.fetch_2              ; FF_X40_Y14_N5      ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|controller:Control|curr_state.jal_2                ; FF_X40_Y14_N1      ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|ALU_Control:ALUCtrl|Mux18~7          ; LCCOMB_X41_Y14_N30 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|Memory:Mem|SIG_outPort_en~1          ; LCCOMB_X41_Y16_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|Memory:Mem|SIG_ram_en~0              ; LCCOMB_X41_Y16_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|PCEnable                             ; LCCOMB_X43_Y14_N20 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|mux3to1:PCSourceMux|Equal1~0         ; LCCOMB_X43_Y14_N16 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|reg:PCReg|output[31]~32              ; LCCOMB_X43_Y14_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~15    ; LCCOMB_X46_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~18    ; LCCOMB_X46_Y23_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~20    ; LCCOMB_X42_Y21_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~21    ; LCCOMB_X43_Y23_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~22    ; LCCOMB_X42_Y21_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~23    ; LCCOMB_X43_Y23_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~24    ; LCCOMB_X42_Y21_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~25    ; LCCOMB_X46_Y23_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~26    ; LCCOMB_X46_Y23_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~27    ; LCCOMB_X46_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~28    ; LCCOMB_X46_Y23_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~29    ; LCCOMB_X43_Y23_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~30    ; LCCOMB_X43_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~31    ; LCCOMB_X43_Y23_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~32    ; LCCOMB_X43_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~34    ; LCCOMB_X42_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~35    ; LCCOMB_X50_Y19_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~36    ; LCCOMB_X50_Y19_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~37    ; LCCOMB_X46_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~38    ; LCCOMB_X50_Y19_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~39    ; LCCOMB_X46_Y23_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~40    ; LCCOMB_X46_Y23_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~41    ; LCCOMB_X50_Y19_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~42    ; LCCOMB_X50_Y19_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~43    ; LCCOMB_X50_Y19_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~44    ; LCCOMB_X46_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~45    ; LCCOMB_X46_Y23_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~46    ; LCCOMB_X42_Y21_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~48    ; LCCOMB_X43_Y23_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|Decoder0~52    ; LCCOMB_X43_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; topLevel:tL|datapath:Data|register_file:RegFile|regs[31][4]~21 ; LCCOMB_X42_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_N5   ; 1408    ; 118                                  ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; input[9]~input ; 1376           ;
+----------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                       ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                 ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; CurrentTestCase.mif ; M9K_X33_Y16_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toppiestLevel|topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10001100000100001111111111111000) (68850934) (-1945042952) (-7-3-14-15000-8)    ;(10001100000100011111111111111100) (69050940) (-1944977412) (-7-3-14-14000-4)   ;(00010010001100000000000000000110) (-2080967290) (305135622) (12300006)   ;(00000010001100000100000000101011) (214040053) (36716587) (230402B)   ;(00010101000000000000000000000010) (-1794967294) (352321538) (15000002)   ;(00000010001100001000100000100011) (214104043) (36735011) (2308823)   ;(00001000000000000000000000000010) (1000000002) (134217730) (8000002)   ;(00000010000100011000000000100011) (204300043) (34701347) (2118023)   ;
;8;(00001000000000000000000000000010) (1000000002) (134217730) (8000002)    ;(10101100000100001111111111111100) (-226116356) (-1408172036) (-5-3-14-15000-4)   ;(00001000000000000000000000001010) (1000000012) (134217738) (800000A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 5           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y14_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y15_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult7 ;                            ; DSPMULT_X28_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topLevel:tL|datapath:Data|ALU_Main:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult7 ;                            ; DSPMULT_X48_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,571 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 127 / 5,382 ( 2 % )     ;
; C4 interconnects      ; 4,402 / 106,704 ( 4 % ) ;
; Direct links          ; 632 / 148,641 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 1,688 / 49,760 ( 3 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 172 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 5,646 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.23) ; Number of LABs  (Total = 242) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 10                            ;
; 3                                           ; 6                             ;
; 4                                           ; 4                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 4                             ;
; 10                                          ; 8                             ;
; 11                                          ; 7                             ;
; 12                                          ; 10                            ;
; 13                                          ; 9                             ;
; 14                                          ; 23                            ;
; 15                                          ; 26                            ;
; 16                                          ; 122                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.24) ; Number of LABs  (Total = 242) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 172                           ;
; 1 Clock                            ; 187                           ;
; 1 Clock enable                     ; 56                            ;
; 1 Sync. load                       ; 18                            ;
; 2 Clock enables                    ; 108                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.56) ; Number of LABs  (Total = 242) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 8                             ;
; 2                                            ; 4                             ;
; 3                                            ; 0                             ;
; 4                                            ; 9                             ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 4                             ;
; 14                                           ; 10                            ;
; 15                                           ; 9                             ;
; 16                                           ; 37                            ;
; 17                                           ; 15                            ;
; 18                                           ; 11                            ;
; 19                                           ; 14                            ;
; 20                                           ; 10                            ;
; 21                                           ; 5                             ;
; 22                                           ; 5                             ;
; 23                                           ; 12                            ;
; 24                                           ; 5                             ;
; 25                                           ; 13                            ;
; 26                                           ; 9                             ;
; 27                                           ; 9                             ;
; 28                                           ; 3                             ;
; 29                                           ; 4                             ;
; 30                                           ; 6                             ;
; 31                                           ; 5                             ;
; 32                                           ; 17                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.94) ; Number of LABs  (Total = 242) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 3                             ;
; 1                                                ; 9                             ;
; 2                                                ; 10                            ;
; 3                                                ; 6                             ;
; 4                                                ; 9                             ;
; 5                                                ; 3                             ;
; 6                                                ; 11                            ;
; 7                                                ; 5                             ;
; 8                                                ; 14                            ;
; 9                                                ; 12                            ;
; 10                                               ; 25                            ;
; 11                                               ; 15                            ;
; 12                                               ; 24                            ;
; 13                                               ; 15                            ;
; 14                                               ; 10                            ;
; 15                                               ; 17                            ;
; 16                                               ; 33                            ;
; 17                                               ; 5                             ;
; 18                                               ; 6                             ;
; 19                                               ; 2                             ;
; 20                                               ; 1                             ;
; 21                                               ; 3                             ;
; 22                                               ; 1                             ;
; 23                                               ; 2                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.71) ; Number of LABs  (Total = 242) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 7                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 3                             ;
; 16                                           ; 19                            ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 6                             ;
; 20                                           ; 9                             ;
; 21                                           ; 1                             ;
; 22                                           ; 9                             ;
; 23                                           ; 11                            ;
; 24                                           ; 4                             ;
; 25                                           ; 3                             ;
; 26                                           ; 7                             ;
; 27                                           ; 10                            ;
; 28                                           ; 9                             ;
; 29                                           ; 7                             ;
; 30                                           ; 10                            ;
; 31                                           ; 8                             ;
; 32                                           ; 13                            ;
; 33                                           ; 16                            ;
; 34                                           ; 9                             ;
; 35                                           ; 19                            ;
; 36                                           ; 15                            ;
; 37                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 34        ; 0            ; 34        ; 0            ; 0            ; 34        ; 34        ; 0            ; 34        ; 34        ; 0            ; 21           ; 0            ; 0            ; 13           ; 0            ; 21           ; 13           ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 34        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 34           ; 0         ; 34           ; 34           ; 0         ; 0         ; 34           ; 0         ; 0         ; 34           ; 13           ; 34           ; 34           ; 21           ; 34           ; 13           ; 21           ; 34           ; 34           ; 34           ; 13           ; 34           ; 34           ; 34           ; 34           ; 34           ; 0         ; 34           ; 34           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SSG0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSG2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button0            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 2.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                             ;
+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                                                                                                                            ; Delay Added in ns ;
+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; topLevel:tL|datapath:Data|reg:RegB|output[8]        ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.513             ;
; topLevel:tL|datapath:Data|reg:RegB|output[11]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.513             ;
; topLevel:tL|datapath:Data|reg:RegB|output[9]        ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.513             ;
; topLevel:tL|datapath:Data|reg:RegB|output[30]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.087             ;
; topLevel:tL|datapath:Data|reg:RegB|output[13]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.087             ;
; topLevel:tL|datapath:Data|reg:RegB|output[23]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.087             ;
; topLevel:tL|datapath:Data|reg:RegB|output[12]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.087             ;
; topLevel:tL|datapath:Data|reg:RegB|output[17]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a17~porta_datain_reg0 ; 0.087             ;
; topLevel:tL|datapath:Data|reg:RegB|output[31]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a31~porta_datain_reg0 ; 0.085             ;
; topLevel:tL|datapath:Data|reg:RegB|output[28]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a28~porta_datain_reg0 ; 0.085             ;
; topLevel:tL|datapath:Data|reg:RegB|output[15]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.085             ;
; topLevel:tL|datapath:Data|reg:RegB|output[29]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a29~porta_datain_reg0 ; 0.085             ;
; topLevel:tL|datapath:Data|reg:RegB|output[21]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a21~porta_datain_reg0 ; 0.085             ;
; topLevel:tL|datapath:Data|reg:RegB|output[14]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.085             ;
; topLevel:tL|datapath:Data|reg:RegB|output[16]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a16~porta_datain_reg0 ; 0.076             ;
; topLevel:tL|datapath:Data|reg:RegB|output[24]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a24~porta_datain_reg0 ; 0.060             ;
; topLevel:tL|datapath:Data|reg:RegB|output[10]       ; topLevel:tL|datapath:Data|Memory:Mem|RAM:Storage|altsyncram:altsyncram_component|altsyncram_0cs3:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.059             ;
; topLevel:tL|datapath:Data|reg:ScuffedOut|output[22] ; topLevel:tL|datapath:Data|reg:PCReg|output[22]                                                                                                  ; 0.030             ;
; topLevel:tL|datapath:Data|reg:ScuffedOut|output[26] ; topLevel:tL|datapath:Data|reg:PCReg|output[26]                                                                                                  ; 0.030             ;
+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 19 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "Final_Project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Final_Project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN N5 (CLK0p, DIFFIO_RX_L28p, DIFFOUT_L28p, High_Speed)) File: C:/Users/quinc/Documents/UF_FALL_2023/EEL4712C-Digital_Design/final project/ToppiestLevel/toppiestLevel.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 2.85 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/quinc/Documents/UF_FALL_2023/EEL4712C-Digital_Design/final project/QProject/output_files/Final_Project.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6685 megabytes
    Info: Processing ended: Thu Nov 30 21:29:57 2023
    Info: Elapsed time: 00:00:37
    Info: Total CPU time (on all processors): 00:00:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/quinc/Documents/UF_FALL_2023/EEL4712C-Digital_Design/final project/QProject/output_files/Final_Project.fit.smsg.


