Classic Timing Analyzer report for Lab3
Mon Feb 07 18:35:01 2011
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                     ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 11.357 ns   ; SW[4] ; HEX0[2] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
; tsu Requirement                                                                                      ; 10 ns              ; *    ; *  ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 11.357 ns       ; SW[4] ; HEX0[2] ;
; N/A   ; None              ; 11.356 ns       ; SW[4] ; HEX0[1] ;
; N/A   ; None              ; 11.340 ns       ; SW[4] ; HEX0[0] ;
; N/A   ; None              ; 11.340 ns       ; SW[6] ; HEX0[2] ;
; N/A   ; None              ; 11.339 ns       ; SW[6] ; HEX0[1] ;
; N/A   ; None              ; 11.323 ns       ; SW[6] ; HEX0[0] ;
; N/A   ; None              ; 11.122 ns       ; SW[3] ; HEX0[2] ;
; N/A   ; None              ; 11.121 ns       ; SW[3] ; HEX0[1] ;
; N/A   ; None              ; 11.112 ns       ; SW[4] ; HEX0[5] ;
; N/A   ; None              ; 11.111 ns       ; SW[5] ; HEX0[2] ;
; N/A   ; None              ; 11.110 ns       ; SW[5] ; HEX0[1] ;
; N/A   ; None              ; 11.108 ns       ; SW[4] ; HEX0[3] ;
; N/A   ; None              ; 11.108 ns       ; SW[4] ; HEX0[4] ;
; N/A   ; None              ; 11.105 ns       ; SW[3] ; HEX0[0] ;
; N/A   ; None              ; 11.095 ns       ; SW[6] ; HEX0[5] ;
; N/A   ; None              ; 11.094 ns       ; SW[5] ; HEX0[0] ;
; N/A   ; None              ; 11.092 ns       ; SW[4] ; HEX0[6] ;
; N/A   ; None              ; 11.091 ns       ; SW[6] ; HEX0[3] ;
; N/A   ; None              ; 11.091 ns       ; SW[6] ; HEX0[4] ;
; N/A   ; None              ; 11.075 ns       ; SW[6] ; HEX0[6] ;
; N/A   ; None              ; 10.877 ns       ; SW[3] ; HEX0[5] ;
; N/A   ; None              ; 10.873 ns       ; SW[3] ; HEX0[3] ;
; N/A   ; None              ; 10.873 ns       ; SW[3] ; HEX0[4] ;
; N/A   ; None              ; 10.866 ns       ; SW[5] ; HEX0[5] ;
; N/A   ; None              ; 10.862 ns       ; SW[5] ; HEX0[3] ;
; N/A   ; None              ; 10.862 ns       ; SW[5] ; HEX0[4] ;
; N/A   ; None              ; 10.857 ns       ; SW[3] ; HEX0[6] ;
; N/A   ; None              ; 10.846 ns       ; SW[5] ; HEX0[6] ;
; N/A   ; None              ; 10.201 ns       ; SW[2] ; HEX0[2] ;
; N/A   ; None              ; 10.200 ns       ; SW[2] ; HEX0[1] ;
; N/A   ; None              ; 10.184 ns       ; SW[2] ; HEX0[0] ;
; N/A   ; None              ; 9.956 ns        ; SW[2] ; HEX0[5] ;
; N/A   ; None              ; 9.952 ns        ; SW[2] ; HEX0[3] ;
; N/A   ; None              ; 9.952 ns        ; SW[2] ; HEX0[4] ;
; N/A   ; None              ; 9.936 ns        ; SW[2] ; HEX0[6] ;
; N/A   ; None              ; 9.407 ns        ; SW[4] ; HEX1[3] ;
; N/A   ; None              ; 9.390 ns        ; SW[6] ; HEX1[3] ;
; N/A   ; None              ; 9.331 ns        ; SW[4] ; HEX1[0] ;
; N/A   ; None              ; 9.314 ns        ; SW[6] ; HEX1[0] ;
; N/A   ; None              ; 9.289 ns        ; SW[1] ; HEX0[2] ;
; N/A   ; None              ; 9.288 ns        ; SW[1] ; HEX0[1] ;
; N/A   ; None              ; 9.278 ns        ; SW[4] ; HEX1[2] ;
; N/A   ; None              ; 9.272 ns        ; SW[1] ; HEX0[0] ;
; N/A   ; None              ; 9.261 ns        ; SW[6] ; HEX1[2] ;
; N/A   ; None              ; 9.219 ns        ; SW[4] ; HEX1[5] ;
; N/A   ; None              ; 9.202 ns        ; SW[6] ; HEX1[5] ;
; N/A   ; None              ; 9.172 ns        ; SW[3] ; HEX1[3] ;
; N/A   ; None              ; 9.161 ns        ; SW[5] ; HEX1[3] ;
; N/A   ; None              ; 9.125 ns        ; SW[4] ; HEX1[4] ;
; N/A   ; None              ; 9.122 ns        ; SW[4] ; HEX1[1] ;
; N/A   ; None              ; 9.108 ns        ; SW[6] ; HEX1[4] ;
; N/A   ; None              ; 9.105 ns        ; SW[6] ; HEX1[1] ;
; N/A   ; None              ; 9.096 ns        ; SW[3] ; HEX1[0] ;
; N/A   ; None              ; 9.085 ns        ; SW[5] ; HEX1[0] ;
; N/A   ; None              ; 9.044 ns        ; SW[1] ; HEX0[5] ;
; N/A   ; None              ; 9.043 ns        ; SW[3] ; HEX1[2] ;
; N/A   ; None              ; 9.040 ns        ; SW[1] ; HEX0[3] ;
; N/A   ; None              ; 9.040 ns        ; SW[1] ; HEX0[4] ;
; N/A   ; None              ; 9.032 ns        ; SW[5] ; HEX1[2] ;
; N/A   ; None              ; 9.024 ns        ; SW[1] ; HEX0[6] ;
; N/A   ; None              ; 8.984 ns        ; SW[3] ; HEX1[5] ;
; N/A   ; None              ; 8.973 ns        ; SW[5] ; HEX1[5] ;
; N/A   ; None              ; 8.890 ns        ; SW[3] ; HEX1[4] ;
; N/A   ; None              ; 8.887 ns        ; SW[3] ; HEX1[1] ;
; N/A   ; None              ; 8.879 ns        ; SW[5] ; HEX1[4] ;
; N/A   ; None              ; 8.876 ns        ; SW[5] ; HEX1[1] ;
; N/A   ; None              ; 8.251 ns        ; SW[2] ; HEX1[3] ;
; N/A   ; None              ; 8.175 ns        ; SW[2] ; HEX1[0] ;
; N/A   ; None              ; 8.122 ns        ; SW[2] ; HEX1[2] ;
; N/A   ; None              ; 8.063 ns        ; SW[2] ; HEX1[5] ;
; N/A   ; None              ; 7.969 ns        ; SW[2] ; HEX1[4] ;
; N/A   ; None              ; 7.966 ns        ; SW[2] ; HEX1[1] ;
; N/A   ; None              ; 7.476 ns        ; SW[4] ; HEX1[6] ;
; N/A   ; None              ; 7.442 ns        ; SW[6] ; HEX1[6] ;
; N/A   ; None              ; 7.369 ns        ; SW[0] ; HEX0[0] ;
; N/A   ; None              ; 7.345 ns        ; SW[1] ; HEX1[3] ;
; N/A   ; None              ; 7.345 ns        ; SW[0] ; HEX0[2] ;
; N/A   ; None              ; 7.335 ns        ; SW[0] ; HEX0[1] ;
; N/A   ; None              ; 7.269 ns        ; SW[1] ; HEX1[0] ;
; N/A   ; None              ; 7.216 ns        ; SW[1] ; HEX1[2] ;
; N/A   ; None              ; 7.157 ns        ; SW[1] ; HEX1[5] ;
; N/A   ; None              ; 7.119 ns        ; SW[0] ; HEX0[3] ;
; N/A   ; None              ; 7.109 ns        ; SW[0] ; HEX0[4] ;
; N/A   ; None              ; 7.109 ns        ; SW[0] ; HEX0[6] ;
; N/A   ; None              ; 7.103 ns        ; SW[0] ; HEX0[5] ;
; N/A   ; None              ; 7.063 ns        ; SW[1] ; HEX1[4] ;
; N/A   ; None              ; 7.060 ns        ; SW[1] ; HEX1[1] ;
; N/A   ; None              ; 7.053 ns        ; SW[5] ; HEX1[6] ;
; N/A   ; None              ; 7.035 ns        ; SW[2] ; HEX1[6] ;
; N/A   ; None              ; 6.863 ns        ; SW[1] ; HEX1[6] ;
; N/A   ; None              ; 6.839 ns        ; SW[3] ; HEX1[6] ;
+-------+-------------------+-----------------+-------+---------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Mon Feb 07 18:35:00 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Lab3 -c Lab3 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Longest tpd from source pin "SW[4]" to destination pin "HEX0[2]" is 11.357 ns
    Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_AF14; Fanout = 7; PIN Node = 'SW[4]'
    Info: 2: + IC(1.803 ns) + CELL(0.419 ns) = 3.221 ns; Loc. = LCCOMB_X61_Y3_N16; Fanout = 4; COMB Node = 'lpm_divide0:inst9|lpm_divide:LPM_DIVIDE_component|lpm_divide_frp:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~0'
    Info: 3: + IC(0.297 ns) + CELL(0.413 ns) = 3.931 ns; Loc. = LCCOMB_X61_Y3_N24; Fanout = 4; COMB Node = 'lpm_divide0:inst9|lpm_divide:LPM_DIVIDE_component|lpm_divide_frp:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|op_5~0'
    Info: 4: + IC(0.302 ns) + CELL(0.438 ns) = 4.671 ns; Loc. = LCCOMB_X61_Y3_N8; Fanout = 7; COMB Node = 'lpm_divide0:inst9|lpm_divide:LPM_DIVIDE_component|lpm_divide_frp:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[31]~5'
    Info: 5: + IC(2.168 ns) + CELL(0.416 ns) = 7.255 ns; Loc. = LCCOMB_X28_Y3_N24; Fanout = 1; COMB Node = 'test:inst6|inst29'
    Info: 6: + IC(0.873 ns) + CELL(3.229 ns) = 11.357 ns; Loc. = PIN_AC12; Fanout = 0; PIN Node = 'HEX0[2]'
    Info: Total cell delay = 5.914 ns ( 52.07 % )
    Info: Total interconnect delay = 5.443 ns ( 47.93 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 135 megabytes
    Info: Processing ended: Mon Feb 07 18:35:02 2011
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


