=========================================================
Scheduler report file
Generated by stratus_hls 19.10-p100  (91500.011111)
On:          Fri Jan 22 11:58:24 2021
Project Dir: /home/hanji/stratus/mv1/train_npu/to_addr_gen
Module:      st_weight_addr_gen
HLS Config:  DPA
=========================================================
Scheduler report for : _cnt_max2                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ox_cnt_max2           2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:58,c:28 -> l:380,c:7         
                                                                                                                  
oy_cnt_max2           2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:60,c:28 -> l:381,c:7         
                                                                                                                  
stride_y              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:25,c:23                      
                                                                                                                  
stride_x              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:24,c:23                      
                                                                                                                  
ox_cnt_max            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:57,c:28                      
                                                                                                                  
oy_cnt_max            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:59,c:28                      
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:400,c:19 & operator= @l:398  
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:391,c:19 & operator= @l:389  
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:39                                              
                                                                                                                  
oy_cnt_max2           4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:60,c:28 -> l:400,c:7 &       
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:39                                              
                                                                                                                  
ox_cnt_max2           4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:58,c:28 -> l:391,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _set_max_num                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
filter_height         3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:22,c:24                      
                                                                                                                  
filter_width          3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:21,c:24                      
                                                                                                                  
feature_width         3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:15,c:24 -> l:369,c:20        
                                                                                                                  
pad_left_size         3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:28,c:23 -> l:369,c:66        
                                                                                                                  
pad_right_size        3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:29,c:23 -> l:369,c:89        
                                                                                                                  
feature_height        3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:16,c:24 -> l:371,c:20        
                                                                                                                  
pad_top_size          3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:26,c:23 -> l:371,c:68        
                                                                                                                  
pad_bottom_size       3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:27,c:23 -> l:371,c:90        
                                                                                                                  
filter_channel        3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:23,c:24 -> l:367,c:22        
                                                                                                                  
out_feature_channel   3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:20,c:24 -> l:373,c:20        
                                                                                                                  
of_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:61,c:28 -> l:373,c:7         
                                                                                                                  
if_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:56,c:28 -> l:367,c:9         
                                                                                                                  
iy_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:55,c:28 -> l:366,c:7         
                                                                                                                  
ix_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:54,c:28 -> l:365,c:7         
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:374,c:37                   
                                                                                                                  
cnt_max               3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:62,c:28 -> l:374,c:7 &       
                                                                                                                  
f:st_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:65 & c:42                                       
                                                                                                                  
oy_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:59,c:28 -> l:371,c:7 &       
                                                                                                                  
f:st_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:63 & c:41                                       
                                                                                                                  
ox_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:57,c:28 -> l:369,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _st_weight_data_valid                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
st_weight_data_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:34,c:16 -> l:356,c:7         
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:144 -> l:360,c:30       
                                                                                                                  
st_weight_data_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:34,c:16 -> l:360,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _cache_en                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
cache_en              2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:35,c:16 -> l:346,c:7         
                                                                                                                  
run_10d               4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:67 -> l:350,c:18        
                                                                                                                  
cache_en              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:35,c:16 -> l:350,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _st_weight_addr_valid                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
st_weight_addr_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:33,c:16 -> l:338,c:7         
                                                                                                                  
run_3d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:98,c:27 -> l:341,c:30        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:33,c:16 -> l:341,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _delay                                                                                     
-----------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
run_1d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:96,c:27 -> l:297,c:7         
                                                                                                                  
run_2d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:97,c:27 -> l:298,c:7         
                                                                                                                  
run_3d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:98,c:27 -> l:299,c:7         
                                                                                                                  
run_4d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:98,c:35 -> l:300,c:7         
                                                                                                                  
run_5d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:27 -> l:301,c:7         
                                                                                                                  
run_6d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:35 -> l:302,c:7         
                                                                                                                  
run_7d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:43 -> l:303,c:7         
                                                                                                                  
run_8d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:51 -> l:304,c:7         
                                                                                                                  
run_9d                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:59 -> l:305,c:7         
                                                                                                                  
run_10d               2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:67 -> l:306,c:7         
                                                                                                                  
st_weight_addr_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:19 -> l:307,c:7         
                                                                                                                  
st_weight_addr_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:44 -> l:308,c:7         
                                                                                                                  
st_weight_addr_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:69 -> l:309,c:7         
                                                                                                                  
st_weight_addr_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:94 -> l:310,c:7         
                                                                                                                  
st_weight_addr_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:119 -> l:311,c:7        
                                                                                                                  
st_weight_addr_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:144 -> l:312,c:7        
                                                                                                                  
st_weight_addr_valid  2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:169 -> l:313,c:7        
                                                                                                                  
run_1d                3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:96,c:27 -> l:316,c:7         
                                                                                                                  
run_2d                3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:97,c:27 -> l:317,c:7         
                                                                                                                  
run_3d                3 (2:FALSE)      --              FALSE  @(f:st_weight_addr_gen.h,l:98,c:27->l:341,c:30)     
                                                                                                                  
run_4d                3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:98,c:35 -> l:319,c:7         
                                                                                                                  
run_5d                3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:27 -> l:320,c:7         
                                                                                                                  
run_6d                3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:35 -> l:321,c:7         
                                                                                                                  
run_7d                3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:43 -> l:322,c:7         
                                                                                                                  
run_8d                3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:51 -> l:323,c:7         
                                                                                                                  
run_9d                3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:99,c:59 -> l:324,c:7         
                                                                                                                  
st_weight_addr_valid  3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:19 -> l:326,c:7         
                                                                                                                  
st_weight_addr_valid  3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:44 -> l:327,c:7         
                                                                                                                  
st_weight_addr_valid  3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:69 -> l:328,c:7         
                                                                                                                  
st_weight_addr_valid  3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:94 -> l:329,c:7         
                                                                                                                  
st_weight_addr_valid  3 (2:FALSE)      --              FALSE  st_weight_addr_gen.h,l:52,c:119 -> l:330,c:7        
                                                                                                                  
st_weight_addr_valid  3 (2:FALSE)      --              FALSE  @(f:st_weight_addr_gen.h,l:52,c:144->l:360,c:30)    
                                                                                                                  
st_weight_addr_valid  3 (2:FALSE)      --              FALSE  @[[ mapped (f:st_weight_addr_gen.h,l:33,c:16->l:33  
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:144 -> l:332,c:33       
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:33,c:16 -> l:326,c:33        
                                                                                                                  
run_3d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:98,c:27 -> l:319,c:16        
                                                                                                                  
run                   4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:95,c:27 -> l:316,c:16        
                                                                                                                  
run_1d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:96,c:27 -> l:317,c:16        
                                                                                                                  
run_2d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:97,c:27 -> l:318,c:16        
                                                                                                                  
run_4d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:98,c:35 -> l:320,c:16        
                                                                                                                  
run_5d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:27 -> l:321,c:16        
                                                                                                                  
run_6d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:35 -> l:322,c:16        
                                                                                                                  
run_7d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:43 -> l:323,c:16        
                                                                                                                  
run_8d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:51 -> l:324,c:16        
                                                                                                                  
run_9d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:59 -> l:325,c:17        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:19 -> l:327,c:33        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:44 -> l:328,c:33        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:69 -> l:329,c:33        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:94 -> l:330,c:33        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:119 -> l:331,c:33       
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:169 -> l:332,c:7        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:144 -> l:331,c:7        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:119 -> l:330,c:7        
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:94 -> l:329,c:7         
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:69 -> l:328,c:7         
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:44 -> l:327,c:7         
                                                                                                                  
st_weight_addr_valid  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:52,c:19 -> l:326,c:7         
                                                                                                                  
run_10d               4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:67 -> l:325,c:7         
                                                                                                                  
run_9d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:59 -> l:324,c:7         
                                                                                                                  
run_8d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:51 -> l:323,c:7         
                                                                                                                  
run_7d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:43 -> l:322,c:7         
                                                                                                                  
run_6d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:35 -> l:321,c:7         
                                                                                                                  
run_5d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:99,c:27 -> l:320,c:7         
                                                                                                                  
run_4d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:98,c:35 -> l:319,c:7         
                                                                                                                  
run_3d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:98,c:27 -> l:318,c:7         
                                                                                                                  
run_2d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:97,c:27 -> l:317,c:7         
                                                                                                                  
run_1d                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:96,c:27 -> l:316,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _st_weight_addr                                                                            
--------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
st_weight_addr        2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:32,c:25 -> l:289,c:7         
                                                                                                                  
tmp_st_weight_addr    4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:53,c:28 -> l:291,c:24        
                                                                                                                  
st_weight_addr        4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:32,c:25 -> l:291,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _tmp_st_weight_addr                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
tmp_st_weight_addr    2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:53,c:28 -> l:280,c:7         
                                                                                                                  
org_ix_pos            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:91,c:28 -> l:283,c:28        
                                                                                                                  
org_iy_pos            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:91,c:40 -> l:283,c:48        
                                                                                                                  
org_if_pos            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:91,c:52 -> l:283,c:68        
                                                                                                                  
org_of_pos            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:91,c:64 -> l:283,c:88        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:283,c:46                   
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:66                                              
                                                                                                                  
tmp_st_weight_addr    4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:53,c:28 -> l:283,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _org_pos                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
org_ix_pos            2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:91,c:28 -> l:263,c:7         
                                                                                                                  
org_iy_pos            2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:91,c:40 -> l:264,c:7         
                                                                                                                  
org_if_pos            2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:91,c:52 -> l:265,c:7         
                                                                                                                  
org_of_pos            2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:91,c:64 -> l:266,c:7         
                                                                                                                  
cnt_max               4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:62,c:28                      
                                                                                                                  
ix_pos                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:67,c:28 -> l:269,c:20        
                                                                                                                  
read_weight_base_add  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:30,c:24 -> l:269,c:36        
                                                                                                                  
iy_pos                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:72,c:28 -> l:270,c:20        
                                                                                                                  
filter_width          4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:21,c:24 -> l:270,c:36        
                                                                                                                  
if_pos                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:77,c:28 -> l:271,c:20        
                                                                                                                  
of_pos                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:90,c:28 -> l:272,c:20        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:272,c:34                   
                                                                                                                  
org_of_pos            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:91,c:64 -> l:272,c:7 &       
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:271,c:34                   
                                                                                                                  
org_if_pos            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:91,c:52 -> l:271,c:7 &       
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:270,c:34                   
                                                                                                                  
org_iy_pos            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:91,c:40 -> l:270,c:7 &       
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:269,c:34                   
                                                                                                                  
org_ix_pos            4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:91,c:28 -> l:269,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _of_pos                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
of_pos                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:90,c:28 -> l:254,c:7         
                                                                                                                  
of_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:88,c:28 -> l:257,c:16        
                                                                                                                  
of_pos                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:90,c:28 -> l:257,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _if_pos                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
if_pos                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:77,c:28 -> l:247,c:7         
                                                                                                                  
if_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:75,c:28 -> l:249,c:16        
                                                                                                                  
if_pos                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:77,c:28 -> l:249,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _iy_pos                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
iy_pos                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:72,c:28 -> l:240,c:7         
                                                                                                                  
iy_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:70,c:28 -> l:242,c:16        
                                                                                                                  
iy_pos                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:72,c:28 -> l:242,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _ix_pos                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ix_pos                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:67,c:28 -> l:233,c:7         
                                                                                                                  
ix_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:65,c:28 -> l:235,c:16        
                                                                                                                  
ix_pos                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:67,c:28 -> l:235,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _run                                                                                       
---------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
run                   2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:95,c:27 -> l:122,c:7         
                                                                                                                  
stop                  4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:11,c:15 -> l:123,c:14        
                                                                                                                  
enable                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:102,c:27 -> l:126,c:13       
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:126,c:11 & operator= @l:124  
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:126,c:11 & operator= @l:124  
                                                                                                                  
run                   4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:95,c:27 -> l:126,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _ix_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ix_cnt                3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:65,c:28 -> l:132,c:37        
                                                                                                                  
ix_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:54,c:28 -> l:132,c:54        
                                                                                                                  
ix_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:64,c:27 -> l:132,c:17        
                                                                                                                  
run                   3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:95,c:27 -> l:131,c:17        
                                                                                                                  
ix_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:64,c:27 -> l:131,c:5         
                                                                                                                  
f:st_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:72 & c:51                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:132,c:34                   
                                                                                                                  
ix_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:66,c:27 -> l:132,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _ix_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ix_cnt                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:65,c:28 -> l:137,c:7         
                                                                                                                  
ix_cnt                3 (2:FALSE)      --              FALSE  @[ mapped (f:st_weight_addr_gen.h,l:65,c:28->l:235  
                                                                                                                  
ix_clear              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:66,c:27 -> l:139,c:14        
                                                                                                                  
ix_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:65,c:28 -> l:142,c:7         
                                                                                                                  
ix_enable             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:64,c:27 -> l:141,c:14        
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:141,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:142,c:14 & l:141,c:10 & l:1  
                                                                                                                  
ix_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:65,c:28 -> l:142,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _iy_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
iy_cnt                3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:70,c:28 -> l:147,c:39        
                                                                                                                  
iy_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:55,c:28 -> l:147,c:56        
                                                                                                                  
iy_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:69,c:27 -> l:147,c:17        
                                                                                                                  
ix_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:66,c:27 -> l:146,c:18        
                                                                                                                  
iy_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:69,c:27 -> l:146,c:5         
                                                                                                                  
f:st_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:74 & c:53                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:147,c:35                   
                                                                                                                  
iy_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:71,c:27 -> l:147,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _iy_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
iy_cnt                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:70,c:28 -> l:153,c:7         
                                                                                                                  
iy_cnt                3 (2:FALSE)      --              FALSE  @[ mapped (f:st_weight_addr_gen.h,l:70,c:28->l:242  
                                                                                                                  
iy_clear              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:71,c:27 -> l:155,c:14        
                                                                                                                  
iy_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:70,c:28 -> l:158,c:7         
                                                                                                                  
iy_enable             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:69,c:27 -> l:157,c:14        
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:157,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:158,c:14 & l:157,c:10 & l:1  
                                                                                                                  
iy_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:70,c:28 -> l:158,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _if_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
if_cnt                3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:75,c:28 -> l:163,c:39        
                                                                                                                  
if_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:56,c:28 -> l:163,c:56        
                                                                                                                  
if_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:74,c:27 -> l:163,c:17        
                                                                                                                  
iy_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:71,c:27 -> l:162,c:18        
                                                                                                                  
if_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:74,c:27 -> l:162,c:5         
                                                                                                                  
f:st_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:74 & c:53                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:163,c:35                   
                                                                                                                  
if_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:76,c:27 -> l:163,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _if_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
if_cnt                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:75,c:28 -> l:168,c:7         
                                                                                                                  
if_cnt                3 (2:FALSE)      --              FALSE  @[ mapped (f:st_weight_addr_gen.h,l:75,c:28->l:249  
                                                                                                                  
if_clear              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:76,c:27 -> l:170,c:14        
                                                                                                                  
if_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:75,c:28 -> l:173,c:7         
                                                                                                                  
if_enable             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:74,c:27 -> l:172,c:14        
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:172,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:173,c:14 & l:172,c:10 & l:1  
                                                                                                                  
if_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:75,c:28 -> l:173,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _ox_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ox_cnt                3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:80,c:28 -> l:179,c:39        
                                                                                                                  
ox_cnt_max2           3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:58,c:28 -> l:179,c:56        
                                                                                                                  
ox_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:79,c:27 -> l:179,c:17        
                                                                                                                  
if_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:76,c:27 -> l:177,c:18        
                                                                                                                  
ox_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:79,c:27 -> l:177,c:5         
                                                                                                                  
f:st_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:75 & c:53                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:179,c:35                   
                                                                                                                  
ox_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:81,c:27 -> l:179,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _ox_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ox_cnt                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:80,c:28 -> l:184,c:7         
                                                                                                                  
ox_cnt                3 (2:FALSE)      --              FALSE  @(f:st_weight_addr_gen.h,l:80,c:28->l:179,c:39)     
                                                                                                                  
ox_clear              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:81,c:27 -> l:186,c:14        
                                                                                                                  
ox_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:80,c:28 -> l:189,c:7         
                                                                                                                  
ox_enable             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:79,c:27 -> l:188,c:14        
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:188,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:189,c:14 & l:188,c:10 & l:1  
                                                                                                                  
ox_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:80,c:28 -> l:189,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _oy_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
oy_cnt                3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:84,c:28 -> l:195,c:39        
                                                                                                                  
oy_cnt_max2           3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:60,c:28 -> l:195,c:56        
                                                                                                                  
oy_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:83,c:27 -> l:195,c:17        
                                                                                                                  
ox_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:81,c:27 -> l:193,c:18        
                                                                                                                  
oy_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:83,c:27 -> l:193,c:5         
                                                                                                                  
f:st_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:75 & c:53                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:195,c:35                   
                                                                                                                  
oy_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:85,c:27 -> l:195,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _oy_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
oy_cnt                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:84,c:28 -> l:200,c:7         
                                                                                                                  
oy_cnt                3 (2:FALSE)      --              FALSE  @(f:st_weight_addr_gen.h,l:84,c:28->l:195,c:39)     
                                                                                                                  
oy_clear              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:85,c:27 -> l:202,c:14        
                                                                                                                  
oy_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:84,c:28 -> l:205,c:7         
                                                                                                                  
oy_enable             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:83,c:27 -> l:204,c:14        
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:204,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:205,c:14 & l:204,c:10 & l:2  
                                                                                                                  
oy_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:84,c:28 -> l:205,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _of_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
oy_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:85,c:27 -> l:209,c:18        
                                                                                                                  
of_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:87,c:27 -> l:209,c:5         
                                                                                                                  
                                                                                                                  
Scheduler report for : _of_ctrl2                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
of_cnt                3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:88,c:28 -> l:215,c:39        
                                                                                                                  
of_cnt_max            3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:61,c:28 -> l:215,c:56        
                                                                                                                  
of_enable             3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:87,c:27 -> l:215,c:17        
                                                                                                                  
f:st_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:74 & c:53                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:215,c:35                   
                                                                                                                  
of_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:89,c:27 -> l:215,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _of_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
of_cnt                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:88,c:28 -> l:222,c:7         
                                                                                                                  
of_cnt                3 (2:FALSE)      --              FALSE  @[ mapped (f:st_weight_addr_gen.h,l:88,c:28->l:257  
                                                                                                                  
of_clear              4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:89,c:27 -> l:224,c:14        
                                                                                                                  
of_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:88,c:28 -> l:229,c:7         
                                                                                                                  
of_enable             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:87,c:27 -> l:226,c:14        
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:226,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:229,c:14 & l:226,c:10 & l:2  
                                                                                                                  
of_cnt                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:88,c:28 -> l:229,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _finish                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ix_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:66,c:27 -> l:106,c:14        
                                                                                                                  
iy_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:71,c:27 -> l:106,c:33        
                                                                                                                  
if_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:76,c:27 -> l:106,c:52        
                                                                                                                  
ox_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:81,c:27 -> l:106,c:71        
                                                                                                                  
oy_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:85,c:27 -> l:106,c:90        
                                                                                                                  
of_clear              3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:89,c:27 -> l:106,c:109       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:106,c:106                  
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:106,c:106                  
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:106,c:106                  
                                                                                                                  
finish                3 (2:TRUE)       --              FALSE  st_weight_addr_gen.h,l:100,c:27 -> l:106,c:5 &      
                                                                                                                  
                                                                                                                  
Scheduler report for : _enable                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
enable                2 (1:FALSE)      --              FALSE  st_weight_addr_gen.h,l:102,c:27 -> l:111,c:7        
                                                                                                                  
enable                3 (2:FALSE)      --              FALSE  @(f:st_weight_addr_gen.h,l:102,c:27->l:126,c:13)    
                                                                                                                  
filter_height         4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:22,c:24 -> l:113,c:43        
                                                                                                                  
filter_width          4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:21,c:24 -> l:113,c:72        
                                                                                                                  
finish                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:100,c:27 -> l:115,c:14       
                                                                                                                  
enable                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:102,c:27 -> l:116,c:7        
                                                                                                                  
start_rising          4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:13,c:23 -> l:113,c:14        
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:92                                              
                                                                                                                  
f:st_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:64                                              
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:116,c:14 & l:115,c:10        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:113,c:69                   
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:116,c:14 & l:115,c:10        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:st_weight_addr_gen.h,l:113,c:39                   
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:116,c:14 & l:115,c:10 & ope  
                                                                                                                  
enable                4 (3:TRUE)       --              FALSE  st_weight_addr_gen.h,l:102,c:27 -> l:116,c:7 &      
                                                                                                                  
                                                                                                                  
