---
layout: article
title: "硬件专题复习之vhdl语言结构"
date: 2021-12-06
modify_date: 2021-12-06
author: "Bedoom"
mathjax_autoNumber: false
show_tags: true
tags: 
 - HBU考试内容
---

一个完整的 vhdl 程序通常包括实体(Entity)、构造体(Architecture)、配置(configuration)、包集合(package)、库(library)。

![image-20211206212631087](https://gitee.com/bedoom/images/raw/master/202112062126784.png)

<!--more-->

## VHDL基本单元

### 实体说明 Entity

```vhdl
entity 实体名 is
    [类属参数说明];
	[端口说明];
end entity 实体名;
```

实体中的每一个I/O信号都称为一个端口，对应硬件设备上的引脚。端口说明是对一个实体的端口进行定义，即对基本设计实体和外部接口的描述。类属参数说明是可选参数，使用关键字generic定义，可指定该实体类的属性，比如延时，功耗等。 

举个栗子：二输入与门的实体说明如下

```vhdl
entity my_and is
    port(a, b: in bin;
        y: out bin);
end entity my_and;
```

如上所示，**port** 是用来定义端口说明的，一般的**定义格式**如下：

```vhdl
port(端口名{, 端口名}: 端口模式 数据类型;
    端口名{, 端口名}: 端口模式 数据类型;
    ...);
```

端口模式只有三类：``in``， ``out``，  ``inout`` 和 ``buffer``。前面三个看名字就可以知道含义，``in`` 就是数据流入实体，``out`` 是数据流出实体，``inout`` 就是双向端口，这时就会有人奇怪：这三个端口模式已经足够了，那种 ``buffer`` 端口是还有什么用呢。其实 ``buffer`` 端口和双向端口类似但又不完全相同，你可以想象这就是一个缓存池，如果不需要该实体工作的话，就相当于**没有端口**，反之，就相当于 ``inout`` 端口。

如果端口模式没有指定，则该端口处于缺省模式为：IN 
{:.success}

数据类型的话，原则上可以是任意类型，但vhdl原始库只提供了bin和bin_vector两种。

**类属参数说明定义格式**：

```vhdl
generic(参数名: 子类型 := 初始值);
```

类属参数是上层实体向本层实体传递**设计参数**所定义的接口。

将上面的栗子加上类属参数说明。

```vhdl
entity my_add is
    generic(rise, fall: time :=1ns);
	port(a, b: in bin;
        y: out bin);
end entity my_and;
```

**四位加法器实体说明程序(大概率考)**

![image-20211206233030654](https://gitee.com/bedoom/images/raw/master/202112062330063.png){:.shadow}

### 结构体 Architecture

```vhdl
architecture 构造体名 of 实体名 is
		[构造体说明部分];
	begin
		[并发处理语句]；
end  (architecture) 构造体名；
```

构造体说明用来描述结构体中需要用到的变量名，相当于高级语言中的局部变量。begin 到 end 这一块并发代码描述结构体的行为，注意结构体的行为**并发**的。

将之前的例子加上结构体：

```vhdl
entity my_add is
    generic(rise, fall: time :=1ns);
	port(a, b: in bin;
        y: out bin);
end entity my_add;

architecture and2 of my_add is
    signal n: bit;
begin
    u <= a and b;
	y <= u after(rise) when u = '1'
        else u after(fall);
end and2;
```

结构体有3种描述方式：行为描述、结构描述和数据流描述。后面会讲的，留个坑QAQ。
{:.success}

## VHDL基本子结构

在一个规模较大的电路中，通常将电路分成几个相互独立的模块，各模块间互不干预。这样，在一个结构体中，该结构体可以通过几个子结构所构成。vhdl 提供三种子结构形式：

* block
* process
* subprogram

### 块 Block

在传统硬件设计结构中，一个大的电原理图可以分成多个子原理图。在 vhdl 中一个结构体可以分成多个 block ，每个 block 对应这个一个子原理图。因此，电原理图中的分割关系和结构体中块的分割是相同的。

```vhdl
块结构名: BLOCK [(卫式表达式)]
	[说明语句]；
BEGIN
	[并发处理语句]；
END  BLOCK  块结构名；
```

卫式表达式是可选项，当卫式表达式为真时块中的内容才会执行。说明语句的作用范围仅限本身。块中的语句是**并发执行**的，书写的先后顺序并不影响执行的先后顺序。

**二选一数据选择器**

![image-20211207091150481](https://gitee.com/bedoom/images/raw/master/202112070911580.png)

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity mux2_1 is
port(a, b, sel:in std_logic; 
y: out std_logic);

architecture amux of mux2_1 is
signal tmp1, tmp2, tmp3: std_logic
begin 
	cale: block 
	begin
		tmp1 <= a and sel;
		tmp2 <= b and (not sel);
		tmp3 <= tmp1 or tmp2;
		y <= tmp3;
	end cale;
end amux;
```

**用带保护条件的BLOCK语句描述一个锁存器的结构。**

![image-20211207091745417](https://gitee.com/bedoom/images/raw/master/202112070917575.png)

```vhdl
entity latch is
    port(d, clk: in std_logic;
        q, nq: out std_logic);
end entity latch;
    
architecture latch_a of latch is
begin
    g1: block(clk='1')
    begin
        q <= guarded d after 5ns;
    	qn <= guarded not(d) after 7ns;
    end g1;
end latch_a;
```

在这个例子中两个并发语句都有写前卫关键词 **guarded** 说明只有 clk='1' 时该条语句才会执行。

### 进程 Process

process 语句是一种**并发处理语句**，在结构体中，多个process语句可以同时并发执行，是结构体中最常用的语句。

```vhdl
[进程名:] process (敏感信号表) is
	进程说明语句
	begin
		顺序描述语句；
end process [进程名]；
```

**利用PROCESS语句设计与非门电路。**

```vhdl
nandx: PROCESS (a, b)
	 BEGIN
		y<=a NAND b ;
	 END  PROCESS  nandx;
```

内部各语句之间是顺序关系。在系统仿真时， PROCESS语句是按书写顺序一条一条向下执行的。而不像BLOCK中的语句可以并行执行。
{:.warning}

敏感信号表是用来启动进程的，只要敏感信号表里的**任意信号改变**都会执行该进程。例如上面的a信号改变时，就会使得nandx进程执行顺序语句。

如果一个结构体中存在多个进程，那么多个进程间是并行关系，进程之间一边**通信**一边执行以用来保持**同步**，但单个进程内仍旧是顺序执行。

**进程的同步程序**

```vhdl
entity pros_com is
    port(event_a: in bit);
end pros_com;

architecture catch_ball of pros_com is
    signal to_a, to_b: bit := '0';
begin
    a:process(event_a, to_a):
	begin
        if(event_a'event and event_a = '1') or 
            (to_a'event and to_a = '1') then
            to_b <= '1' after 20ns;
        	to_b <= '0' after 30ns;
		end if;
   	end process a;
    b:process(to_b):
	begin
        if(to_b'event and to_b = '1') then
            to_a <= '1' after 10ns;
        	to_b <= '0' after 20ns;
		end if;
    end process b;
end catch_ball;
```



<img src="https://gitee.com/bedoom/images/raw/master/202112071502871.png" alt="image-20211207150225310" style="zoom:67%;" />

### 子程序 Subprogram

子程序可以在结构体的任何位置调用。子程序是一个**非重入**的程序，即子程序返回后才可以再次调用。

* 过程 PROCEDURE

```vhdl
procedure 过程名（参数1；参数2；… ）is
		[定义语句]；
	begin
		[顺序处理语句]；
end  procedure  过程名；
```

调用格式：

```vhdl
过程名(实际参数表);
```

**设计一个从两个整数中求取最大值的过程。**

```vhdl
procedure max(a, b: in integer;
             y: out integer) is
begin
    if (a > b) then
        y <= a;
    else
        y <= b;
    end if;
end procedure max;
        
max(x, y, maxout);
```



* 函数 FUNCTION

```vhdl
FUNCTION  函数名（参数1；参数2；… ）
RETUEN 数据类型 IS
	[定义语句]；
BEGIN
	[顺序处理语句]；
	RETUEN [返回变量名]；
END  FUNCTION  [函数名]；
```

调用格式：

```vhdl
函数名(实际参数表);
```

**用FUNCTION语句描述求取最大值的函数。**

```vhdl
function max(a:std_logic_vector, b:std_logic_vector)
    return std_logic_vector is
    varivable tmp: std_logic_vector(a'range);
begin
    if (a > b) then
        tmp := a;
    else
        tmp := b;
    end if;
end function max;
                           
max(x, y);
```



## 包集合、库及配置

库：存放已编译好的结构体、实体、包集合和配置。

包集合：存放各设计模块可以共享的数据类型、子程序等。

配置：在库中选取特定的元件安装到设计实体中。

### 库

库是**经过编译后的数据集合**，存放已编译好的结构体定义、实体定义、包集合定义和配置定义。在设计模块中经过说明就可以使用库中的数据，实现共享。

VHDL把库大致分为五类：IEEE库、STD库、ASIC库、WORK库和用户自定义库。

除了STD库和WORK库之外的其它库均为资源库。资源库是存放常规元件和标准模块的库，使用时需预先说明。
{.success}

库说明语句的语法形式为

```vhdl
LIBRARY  库名；--说明使用什么库
USE   包集合名； --说明使用库中哪一个包集合及包
    		--集合中的项目（如过程名、函数名等）

```

LIBRARY 语句和 USE 语句的作用范围：**仅限于紧跟起后的实体和结构体**。

### 包集合

``` vhdl
PACKAGE  包集合名  IS
	[包集合说明];                            
END  PACKAGE  包集合名;

PACKAGE  BODY  包集合名  IS
	[包体内容]；                             
END  BODY  包集合名;
```

**包集合**包括包头和包体两部分。**包头**用来声明包中的类型、元件、函数和子程序；而**包体**则用来存放说明中的函数和子程序。不含有子程序和函数的包集合不需要包体。

**描述三电平逻辑的集合**

```vhdl
PACKAGE  logic  IS
	TYPE  three_level_logic  IS  (’0’,’1’,’Z’);      --三电平逻辑
	CONSTANT  unknown_value: three_level_logic :=’0’;
	FUNCTION  invert (input : three_level_logic) 
        RETURN  three_level_logic;
END logic;

PACKAGE  BODY  logic   IS
    FUNCTION  invert (input : three_level_logic)
    	RETURN  three_level_logic  IS
    BEGIN
        CASE  input  IS
            WHEN ’0’=> RETURN ’1’;
            WHEN ’1’=> RETURN ’0’;
            WHEN ’Z’=> RETURN ’Z’;
        END CASE;
    END invert;
END BODY;
```

一个包集合说明至多可以带一个包体，包体和包头使用相同的名字。

### 配置 Configuration

描述了**层与层之间的连接关系**，以及实体与构造体之间的连接关系。设计者可以利用配置语句选择不同的构造体，使其与要设计的实体相对应；在**仿真**某一个实体时，可以利用配置选择不同的构造体进行性能对比实验，以得到性能最佳的构造体。

```vhdl
CONFIGURATION   配置名  OF  实体名 IS
	[配置说明]；
END  CONFIGURATION  配置名；
```

**加入配置的4位等值比较器设计文件**

```vhdl
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY comp4 IS
    PORT(a, b:  IN STD_LOGIC_VECTOR(3 downto 0);
                y:  OUT STD_LOGIC);
END comp4;

ARCHITECTURE  behavior  OF  comp4  IS
BEGIN
Comp: PROCESS(a, b)
      BEGIN
         IF a=b THEN
             y<=’1’;
         ELSE
             y<=’0’;
         END  IF;
     END PROCESS comp;
END  behavior;

ARCHITECTURE  dataflow  OF  comp4  IS
BEGIN
         y<=’1’  WHEN(a=b)  ELSE  ’0’;
END  dataflow;

ARCHITECTURE  structural  OF  comp4  IS
        COMPONENT xnor2
              PORT(in1, in2:  IN STD_LOGIC;
                         Out: OUT STD_LOGIC);
         END COMPONENT;
         COMPONENT and4
               PORT(in1, in2, in3, in4:  IN STD_LOGIC;
                           Out:     OUT STD-LOGIC);
          END COMPONENT;
          SIGNAL s: STD_LOGIC_VECTOR(0 to 3);
BEGIN
      u0: xnor2 PORT MAP(a(0),b(0),s(0))；
      u1: xnor2 PORT MAP(a(1),b(1),s(1))；
      u2: xnor2 PORT MAP(a(2),b(2),s(2))；
      u3: xnor2 PORT MAP(a(3),b(3),s(3))；
      u4: and4  PORT MAP(s(0),s(1),s(2),s(3),y)；
END  structural;

CONFIGURATION  comp4_con  OF  comp4  IS
       FOR structural
       END  FOR;
END  comp4_con;
```
