# CPU 设计项目

### 下午 19:10 更新：

顶层模块./design/ControlUnit.v 已完成并且已经通过仿真测试，总设计图(./设计图&接口说明/总设计图.png)已经完成，请参照总设计图设计。

#### 关于 vivado 版本问题：

请将 design 下的/\*.v 文件全部移出去自己创建一个工程文件。

测试用例请参照群里的视频添加，测试用例规范写在./design/instr.coe 中

#### ALU 设计

ALU 设计请参照总设计图。我已在./design/ALU.v 中规范了一些接口。

#### aluctr 信号

aluctr 信号设计请自行分析操作指令来定义 alu 操作码（如加减乘除移位操作）。请在 ID 中自行更改输出信号。

#### 时序逻辑

现在读写时序逻辑还有问题，如果你完成了上面的工作可以设计总体的读写时序逻辑。

### 实现的指令集

要实现的指令集暂定于 instruction.md 中

### 速通课程

速通课程请看 prerequisite.md

### 模块代码

模块代码的 verilog 暂时写到 ./design_files 中

### 官方手册

./riscv-spec-v22.pdf
