/*
课设要求：完成多周期或/和流水CPU设计，MIPS架构或其他架构
验收地点：综合实验楼一的306和307（301/312）
评分原则：
1）原创给优：自己做的，或者没见过的，必须架构有改动或完全不一样才算，很多声称自己做但还是mips 5段，而且模块一样，只能算是理解后参考代码写的 
2）越早成绩越好 
3）下载开发板，原则可以提升档次，开发板下载有的过程不知道就是别人帮忙下载只会自己演示，也不算。
4）参考代码和设计情况下，看理解程度，酌情给成绩
*/
1、HI、LO寄存器的作用
2、五级流水线各个阶段的工作
3、各个模块与接口的作用
4、$signed()函数
返回有符号的值，值得注意的是verilog中的负数其实是{1’b1,pos_num},而并非高级语言中的补码。使用中最好通过增加$signed{1’b符号,正数}来实现转换以避免错误。
此外在对signed wire 或signed reg 赋值时，右侧的所有变量最好全部加上$signed函数转换，以防止遗漏，造成数据错误
signed变量移位操作时最好使用<<<和>>>，防止对符号位进行操作，导致数据出错
5、数据前推（√）
6、分支指令（√）
7、跳转指令（√）
8、延时槽