#Substrate Graph
# noVertices
30
# noArcs
96
# Vertices: id availableCpu routingCapacity isCenter
0 630 630 1
1 298 298 1
2 829 829 1
3 810 810 1
4 100 100 0
5 100 100 0
6 450 450 0
7 175 175 0
8 100 100 0
9 200 200 0
10 487 487 0
11 237 237 0
12 225 225 0
13 225 225 0
14 400 400 0
15 225 225 0
16 225 225 0
17 274 274 0
18 100 100 0
19 125 125 0
20 724 724 1
21 686 686 1
22 25 25 0
23 25 25 0
24 212 212 0
25 212 212 0
26 25 25 0
27 299 299 0
28 375 375 0
29 212 212 0
# Arcs: idS idT delay bandwidth
0 19 5 75
0 20 9 156
0 6 10 150
0 1 6 93
0 3 5 156
1 10 4 112
1 3 6 93
1 0 2 93
2 17 4 112
2 27 8 112
2 24 1 112
2 21 9 156
2 14 6 150
2 3 6 187
3 10 5 150
3 27 9 112
3 17 2 112
3 2 7 187
3 1 2 93
3 0 6 156
4 16 2 50
4 7 3 50
5 6 2 50
5 7 2 50
6 14 4 100
6 20 7 150
6 0 9 150
6 5 2 50
7 28 5 75
7 5 2 50
7 4 2 50
8 9 7 50
8 11 1 50
9 10 4 75
9 11 10 75
9 8 4 50
10 3 6 150
10 21 7 150
10 1 7 112
10 9 7 75
11 21 6 112
11 9 10 75
11 8 2 50
12 16 6 75
12 13 2 75
12 15 6 75
13 14 7 75
13 15 5 75
13 12 8 75
14 6 2 100
14 2 4 150
14 15 5 75
14 13 1 75
15 14 4 75
15 13 4 75
15 12 3 75
16 4 7 50
16 12 4 75
16 18 5 50
16 19 2 50
17 2 6 112
17 3 1 112
17 18 3 50
18 17 3 50
18 16 10 50
19 0 6 75
19 16 4 50
20 28 1 150
20 6 4 150
20 0 5 156
20 25 7 112
20 21 5 156
21 10 7 150
21 11 6 112
21 2 1 156
21 29 2 112
21 20 4 156
22 25 9 25
23 24 4 25
24 2 4 112
24 25 2 75
24 23 8 25
25 20 3 112
25 24 5 75
25 22 6 25
26 29 3 25
27 3 7 112
27 2 5 112
27 28 4 75
28 7 8 75
28 20 9 150
28 29 4 75
28 27 5 75
29 21 10 112
29 28 2 75
29 26 4 25
