digraph "CFG for '_Z10gaussKde1DiiiiPKfS0_S0_Pf' function" {
	label="CFG for '_Z10gaussKde1DiiiiPKfS0_S0_Pf' function";

	Node0x4d0d530 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%8:\l  %9 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %10 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %11 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %12 = getelementptr i8, i8 addrspace(4)* %10, i64 4\l  %13 = bitcast i8 addrspace(4)* %12 to i16 addrspace(4)*\l  %14 = load i16, i16 addrspace(4)* %13, align 4, !range !5, !invariant.load !6\l  %15 = zext i16 %14 to i32\l  %16 = mul i32 %11, %15\l  %17 = add i32 %16, %9\l  %18 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %19 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %20 = getelementptr i8, i8 addrspace(4)* %10, i64 6\l  %21 = bitcast i8 addrspace(4)* %20 to i16 addrspace(4)*\l  %22 = load i16, i16 addrspace(4)* %21, align 2, !range !5, !invariant.load !6\l  %23 = zext i16 %22 to i32\l  %24 = mul i32 %19, %23\l  %25 = add i32 %24, %18\l  %26 = icmp slt i32 %17, %2\l  %27 = icmp slt i32 %25, %1\l  %28 = select i1 %26, i1 %27, i1 false\l  br i1 %28, label %29, label %374\l|{<s0>T|<s1>F}}"];
	Node0x4d0d530:s0 -> Node0x4d10f90;
	Node0x4d0d530:s1 -> Node0x4d11020;
	Node0x4d10f90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%29:\l29:                                               \l  %30 = mul nsw i32 %25, %2\l  %31 = add nsw i32 %30, %17\l  %32 = sext i32 %3 to i64\l  %33 = getelementptr inbounds float, float addrspace(1)* %4, i64 %32\l  %34 = load float, float addrspace(1)* %33, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %35 = mul nsw i32 %25, %0\l  %36 = add nsw i32 %35, %3\l  %37 = sext i32 %36 to i64\l  %38 = getelementptr inbounds float, float addrspace(1)* %5, i64 %37\l  %39 = load float, float addrspace(1)* %38, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %40 = mul nsw i32 %17, %0\l  %41 = add nsw i32 %40, %3\l  %42 = sext i32 %41 to i64\l  %43 = getelementptr inbounds float, float addrspace(1)* %6, i64 %42\l  %44 = load float, float addrspace(1)* %43, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %45 = fsub contract float %39, %44\l  %46 = tail call float @llvm.fabs.f32(float %45)\l  %47 = tail call float @llvm.amdgcn.frexp.mant.f32(float %46)\l  %48 = fcmp olt float %47, 0x3FE5555560000000\l  %49 = zext i1 %48 to i32\l  %50 = tail call float @llvm.amdgcn.ldexp.f32(float %47, i32 %49)\l  %51 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %46)\l  %52 = sub nsw i32 %51, %49\l  %53 = fadd float %50, -1.000000e+00\l  %54 = fadd float %50, 1.000000e+00\l  %55 = fadd float %54, -1.000000e+00\l  %56 = fsub float %50, %55\l  %57 = tail call float @llvm.amdgcn.rcp.f32(float %54)\l  %58 = fmul float %53, %57\l  %59 = fmul float %54, %58\l  %60 = fneg float %59\l  %61 = tail call float @llvm.fma.f32(float %58, float %54, float %60)\l  %62 = tail call float @llvm.fma.f32(float %58, float %56, float %61)\l  %63 = fadd float %59, %62\l  %64 = fsub float %63, %59\l  %65 = fsub float %62, %64\l  %66 = fsub float %53, %63\l  %67 = fsub float %53, %66\l  %68 = fsub float %67, %63\l  %69 = fsub float %68, %65\l  %70 = fadd float %66, %69\l  %71 = fmul float %57, %70\l  %72 = fadd float %58, %71\l  %73 = fsub float %72, %58\l  %74 = fsub float %71, %73\l  %75 = fmul float %72, %72\l  %76 = fneg float %75\l  %77 = tail call float @llvm.fma.f32(float %72, float %72, float %76)\l  %78 = fmul float %74, 2.000000e+00\l  %79 = tail call float @llvm.fma.f32(float %72, float %78, float %77)\l  %80 = fadd float %75, %79\l  %81 = fsub float %80, %75\l  %82 = fsub float %79, %81\l  %83 = tail call float @llvm.fmuladd.f32(float %80, float 0x3FCED89C20000000,\l... float 0x3FD23E9880000000)\l  %84 = tail call float @llvm.fmuladd.f32(float %80, float %83, float\l... 0x3FD999BDE0000000)\l  %85 = sitofp i32 %52 to float\l  %86 = fmul float %85, 0x3FE62E4300000000\l  %87 = fneg float %86\l  %88 = tail call float @llvm.fma.f32(float %85, float 0x3FE62E4300000000,\l... float %87)\l  %89 = tail call float @llvm.fma.f32(float %85, float 0xBE205C6100000000,\l... float %88)\l  %90 = fadd float %86, %89\l  %91 = fsub float %90, %86\l  %92 = fsub float %89, %91\l  %93 = tail call float @llvm.amdgcn.ldexp.f32(float %72, i32 1)\l  %94 = fmul float %72, %80\l  %95 = fneg float %94\l  %96 = tail call float @llvm.fma.f32(float %80, float %72, float %95)\l  %97 = tail call float @llvm.fma.f32(float %80, float %74, float %96)\l  %98 = tail call float @llvm.fma.f32(float %82, float %72, float %97)\l  %99 = fadd float %94, %98\l  %100 = fsub float %99, %94\l  %101 = fsub float %98, %100\l  %102 = fmul float %80, %84\l  %103 = fneg float %102\l  %104 = tail call float @llvm.fma.f32(float %80, float %84, float %103)\l  %105 = tail call float @llvm.fma.f32(float %82, float %84, float %104)\l  %106 = fadd float %102, %105\l  %107 = fsub float %106, %102\l  %108 = fsub float %105, %107\l  %109 = fadd float %106, 0x3FE5555540000000\l  %110 = fadd float %109, 0xBFE5555540000000\l  %111 = fsub float %106, %110\l  %112 = fadd float %108, 0x3E2E720200000000\l  %113 = fadd float %112, %111\l  %114 = fadd float %109, %113\l  %115 = fsub float %114, %109\l  %116 = fsub float %113, %115\l  %117 = fmul float %99, %114\l  %118 = fneg float %117\l  %119 = tail call float @llvm.fma.f32(float %99, float %114, float %118)\l  %120 = tail call float @llvm.fma.f32(float %99, float %116, float %119)\l  %121 = tail call float @llvm.fma.f32(float %101, float %114, float %120)\l  %122 = tail call float @llvm.amdgcn.ldexp.f32(float %74, i32 1)\l  %123 = fadd float %117, %121\l  %124 = fsub float %123, %117\l  %125 = fsub float %121, %124\l  %126 = fadd float %93, %123\l  %127 = fsub float %126, %93\l  %128 = fsub float %123, %127\l  %129 = fadd float %122, %125\l  %130 = fadd float %129, %128\l  %131 = fadd float %126, %130\l  %132 = fsub float %131, %126\l  %133 = fsub float %130, %132\l  %134 = fadd float %90, %131\l  %135 = fsub float %134, %90\l  %136 = fsub float %134, %135\l  %137 = fsub float %90, %136\l  %138 = fsub float %131, %135\l  %139 = fadd float %138, %137\l  %140 = fadd float %92, %133\l  %141 = fsub float %140, %92\l  %142 = fsub float %140, %141\l  %143 = fsub float %92, %142\l  %144 = fsub float %133, %141\l  %145 = fadd float %144, %143\l  %146 = fadd float %140, %139\l  %147 = fadd float %134, %146\l  %148 = fsub float %147, %134\l  %149 = fsub float %146, %148\l  %150 = fadd float %145, %149\l  %151 = fadd float %147, %150\l  %152 = fsub float %151, %147\l  %153 = fsub float %150, %152\l  %154 = fmul float %151, 2.000000e+00\l  %155 = fneg float %154\l  %156 = tail call float @llvm.fma.f32(float %151, float 2.000000e+00, float\l... %155)\l  %157 = tail call float @llvm.fma.f32(float %153, float 2.000000e+00, float\l... %156)\l  %158 = fadd float %154, %157\l  %159 = fsub float %158, %154\l  %160 = fsub float %157, %159\l  %161 = tail call float @llvm.fabs.f32(float %154) #3\l  %162 = fcmp oeq float %161, 0x7FF0000000000000\l  %163 = select i1 %162, float %154, float %158\l  %164 = tail call float @llvm.fabs.f32(float %163) #3\l  %165 = fcmp oeq float %164, 0x7FF0000000000000\l  %166 = select i1 %165, float 0.000000e+00, float %160\l  %167 = fcmp oeq float %163, 0x40562E4300000000\l  %168 = select i1 %167, float 0x3EE0000000000000, float 0.000000e+00\l  %169 = fsub float %163, %168\l  %170 = fadd float %168, %166\l  %171 = fmul float %169, 0x3FF7154760000000\l  %172 = tail call float @llvm.rint.f32(float %171)\l  %173 = fcmp ogt float %169, 0x40562E4300000000\l  %174 = fcmp olt float %169, 0xC059D1DA00000000\l  %175 = fneg float %171\l  %176 = tail call float @llvm.fma.f32(float %169, float 0x3FF7154760000000,\l... float %175)\l  %177 = tail call float @llvm.fma.f32(float %169, float 0x3E54AE0BE0000000,\l... float %176)\l  %178 = fsub float %171, %172\l  %179 = fadd float %177, %178\l  %180 = tail call float @llvm.exp2.f32(float %179)\l  %181 = fptosi float %172 to i32\l  %182 = tail call float @llvm.amdgcn.ldexp.f32(float %180, i32 %181)\l  %183 = select i1 %174, float 0.000000e+00, float %182\l  %184 = select i1 %173, float 0x7FF0000000000000, float %183\l  %185 = tail call float @llvm.fma.f32(float %184, float %170, float %184)\l  %186 = tail call float @llvm.fabs.f32(float %184) #3\l  %187 = fcmp oeq float %186, 0x7FF0000000000000\l  %188 = select i1 %187, float %184, float %185\l  %189 = tail call float @llvm.fabs.f32(float %188)\l  %190 = fcmp oeq float %46, 0x7FF0000000000000\l  %191 = fcmp oeq float %45, 0.000000e+00\l  %192 = select i1 %190, float 0x7FF0000000000000, float %189\l  %193 = select i1 %191, float 0.000000e+00, float %192\l  %194 = fcmp uno float %45, 0.000000e+00\l  %195 = select i1 %194, float 0x7FF8000000000000, float %193\l  %196 = fcmp oeq float %45, 1.000000e+00\l  %197 = select i1 %196, float 1.000000e+00, float %195\l  %198 = fneg contract float %197\l  %199 = fpext float %198 to double\l  %200 = fmul contract double %199, 5.000000e-01\l  %201 = tail call float @llvm.fabs.f32(float %34)\l  %202 = tail call float @llvm.amdgcn.frexp.mant.f32(float %201)\l  %203 = fcmp olt float %202, 0x3FE5555560000000\l  %204 = zext i1 %203 to i32\l  %205 = tail call float @llvm.amdgcn.ldexp.f32(float %202, i32 %204)\l  %206 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %201)\l  %207 = sub nsw i32 %206, %204\l  %208 = fadd float %205, -1.000000e+00\l  %209 = fadd float %205, 1.000000e+00\l  %210 = fadd float %209, -1.000000e+00\l  %211 = fsub float %205, %210\l  %212 = tail call float @llvm.amdgcn.rcp.f32(float %209)\l  %213 = fmul float %208, %212\l  %214 = fmul float %209, %213\l  %215 = fneg float %214\l  %216 = tail call float @llvm.fma.f32(float %213, float %209, float %215)\l  %217 = tail call float @llvm.fma.f32(float %213, float %211, float %216)\l  %218 = fadd float %214, %217\l  %219 = fsub float %218, %214\l  %220 = fsub float %217, %219\l  %221 = fsub float %208, %218\l  %222 = fsub float %208, %221\l  %223 = fsub float %222, %218\l  %224 = fsub float %223, %220\l  %225 = fadd float %221, %224\l  %226 = fmul float %212, %225\l  %227 = fadd float %213, %226\l  %228 = fsub float %227, %213\l  %229 = fsub float %226, %228\l  %230 = fmul float %227, %227\l  %231 = fneg float %230\l  %232 = tail call float @llvm.fma.f32(float %227, float %227, float %231)\l  %233 = fmul float %229, 2.000000e+00\l  %234 = tail call float @llvm.fma.f32(float %227, float %233, float %232)\l  %235 = fadd float %230, %234\l  %236 = fsub float %235, %230\l  %237 = fsub float %234, %236\l  %238 = tail call float @llvm.fmuladd.f32(float %235, float\l... 0x3FCED89C20000000, float 0x3FD23E9880000000)\l  %239 = tail call float @llvm.fmuladd.f32(float %235, float %238, float\l... 0x3FD999BDE0000000)\l  %240 = sitofp i32 %207 to float\l  %241 = fmul float %240, 0x3FE62E4300000000\l  %242 = fneg float %241\l  %243 = tail call float @llvm.fma.f32(float %240, float 0x3FE62E4300000000,\l... float %242)\l  %244 = tail call float @llvm.fma.f32(float %240, float 0xBE205C6100000000,\l... float %243)\l  %245 = fadd float %241, %244\l  %246 = fsub float %245, %241\l  %247 = fsub float %244, %246\l  %248 = tail call float @llvm.amdgcn.ldexp.f32(float %227, i32 1)\l  %249 = fmul float %227, %235\l  %250 = fneg float %249\l  %251 = tail call float @llvm.fma.f32(float %235, float %227, float %250)\l  %252 = tail call float @llvm.fma.f32(float %235, float %229, float %251)\l  %253 = tail call float @llvm.fma.f32(float %237, float %227, float %252)\l  %254 = fadd float %249, %253\l  %255 = fsub float %254, %249\l  %256 = fsub float %253, %255\l  %257 = fmul float %235, %239\l  %258 = fneg float %257\l  %259 = tail call float @llvm.fma.f32(float %235, float %239, float %258)\l  %260 = tail call float @llvm.fma.f32(float %237, float %239, float %259)\l  %261 = fadd float %257, %260\l  %262 = fsub float %261, %257\l  %263 = fsub float %260, %262\l  %264 = fadd float %261, 0x3FE5555540000000\l  %265 = fadd float %264, 0xBFE5555540000000\l  %266 = fsub float %261, %265\l  %267 = fadd float %263, 0x3E2E720200000000\l  %268 = fadd float %267, %266\l  %269 = fadd float %264, %268\l  %270 = fsub float %269, %264\l  %271 = fsub float %268, %270\l  %272 = fmul float %254, %269\l  %273 = fneg float %272\l  %274 = tail call float @llvm.fma.f32(float %254, float %269, float %273)\l  %275 = tail call float @llvm.fma.f32(float %254, float %271, float %274)\l  %276 = tail call float @llvm.fma.f32(float %256, float %269, float %275)\l  %277 = tail call float @llvm.amdgcn.ldexp.f32(float %229, i32 1)\l  %278 = fadd float %272, %276\l  %279 = fsub float %278, %272\l  %280 = fsub float %276, %279\l  %281 = fadd float %248, %278\l  %282 = fsub float %281, %248\l  %283 = fsub float %278, %282\l  %284 = fadd float %277, %280\l  %285 = fadd float %284, %283\l  %286 = fadd float %281, %285\l  %287 = fsub float %286, %281\l  %288 = fsub float %285, %287\l  %289 = fadd float %245, %286\l  %290 = fsub float %289, %245\l  %291 = fsub float %289, %290\l  %292 = fsub float %245, %291\l  %293 = fsub float %286, %290\l  %294 = fadd float %293, %292\l  %295 = fadd float %247, %288\l  %296 = fsub float %295, %247\l  %297 = fsub float %295, %296\l  %298 = fsub float %247, %297\l  %299 = fsub float %288, %296\l  %300 = fadd float %299, %298\l  %301 = fadd float %295, %294\l  %302 = fadd float %289, %301\l  %303 = fsub float %302, %289\l  %304 = fsub float %301, %303\l  %305 = fadd float %300, %304\l  %306 = fadd float %302, %305\l  %307 = fsub float %306, %302\l  %308 = fsub float %305, %307\l  %309 = fmul float %306, 2.000000e+00\l  %310 = fneg float %309\l  %311 = tail call float @llvm.fma.f32(float %306, float 2.000000e+00, float\l... %310)\l  %312 = tail call float @llvm.fma.f32(float %308, float 2.000000e+00, float\l... %311)\l  %313 = fadd float %309, %312\l  %314 = fsub float %313, %309\l  %315 = fsub float %312, %314\l  %316 = tail call float @llvm.fabs.f32(float %309) #3\l  %317 = fcmp oeq float %316, 0x7FF0000000000000\l  %318 = select i1 %317, float %309, float %313\l  %319 = tail call float @llvm.fabs.f32(float %318) #3\l  %320 = fcmp oeq float %319, 0x7FF0000000000000\l  %321 = select i1 %320, float 0.000000e+00, float %315\l  %322 = fcmp oeq float %318, 0x40562E4300000000\l  %323 = select i1 %322, float 0x3EE0000000000000, float 0.000000e+00\l  %324 = fsub float %318, %323\l  %325 = fadd float %323, %321\l  %326 = fmul float %324, 0x3FF7154760000000\l  %327 = tail call float @llvm.rint.f32(float %326)\l  %328 = fcmp ogt float %324, 0x40562E4300000000\l  %329 = fcmp olt float %324, 0xC059D1DA00000000\l  %330 = fneg float %326\l  %331 = tail call float @llvm.fma.f32(float %324, float 0x3FF7154760000000,\l... float %330)\l  %332 = tail call float @llvm.fma.f32(float %324, float 0x3E54AE0BE0000000,\l... float %331)\l  %333 = fsub float %326, %327\l  %334 = fadd float %332, %333\l  %335 = tail call float @llvm.exp2.f32(float %334)\l  %336 = fptosi float %327 to i32\l  %337 = tail call float @llvm.amdgcn.ldexp.f32(float %335, i32 %336)\l  %338 = select i1 %329, float 0.000000e+00, float %337\l  %339 = select i1 %328, float 0x7FF0000000000000, float %338\l  %340 = tail call float @llvm.fma.f32(float %339, float %325, float %339)\l  %341 = tail call float @llvm.fabs.f32(float %339) #3\l  %342 = fcmp oeq float %341, 0x7FF0000000000000\l  %343 = select i1 %342, float %339, float %340\l  %344 = tail call float @llvm.fabs.f32(float %343)\l  %345 = fcmp oeq float %201, 0x7FF0000000000000\l  %346 = fcmp oeq float %34, 0.000000e+00\l  %347 = select i1 %345, float 0x7FF0000000000000, float %344\l  %348 = select i1 %346, float 0.000000e+00, float %347\l  %349 = fcmp uno float %34, 0.000000e+00\l  %350 = select i1 %349, float 0x7FF8000000000000, float %348\l  %351 = fcmp oeq float %34, 1.000000e+00\l  %352 = select i1 %351, float 1.000000e+00, float %350\l  %353 = fpext float %352 to double\l  %354 = fdiv contract double %200, %353\l  %355 = fptrunc double %354 to float\l  %356 = fmul float %355, 0x3FF7154760000000\l  %357 = tail call float @llvm.rint.f32(float %356)\l  %358 = fcmp ogt float %355, 0x40562E4300000000\l  %359 = fcmp olt float %355, 0xC059D1DA00000000\l  %360 = fneg float %356\l  %361 = tail call float @llvm.fma.f32(float %355, float 0x3FF7154760000000,\l... float %360)\l  %362 = tail call float @llvm.fma.f32(float %355, float 0x3E54AE0BE0000000,\l... float %361)\l  %363 = fsub float %356, %357\l  %364 = fadd float %362, %363\l  %365 = tail call float @llvm.exp2.f32(float %364)\l  %366 = fptosi float %357 to i32\l  %367 = tail call float @llvm.amdgcn.ldexp.f32(float %365, i32 %366)\l  %368 = select i1 %359, float 0.000000e+00, float %367\l  %369 = select i1 %358, float 0x7FF0000000000000, float %368\l  %370 = fdiv contract float %369, %34\l  %371 = fdiv contract float %370, 0x40040D9320000000\l  %372 = sext i32 %31 to i64\l  %373 = getelementptr inbounds float, float addrspace(1)* %7, i64 %372\l  store float %371, float addrspace(1)* %373, align 4, !tbaa !7\l  br label %374\l}"];
	Node0x4d10f90 -> Node0x4d11020;
	Node0x4d11020 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%374:\l374:                                              \l  ret void\l}"];
}
