TimeQuest Timing Analyzer report for audiopart
Mon Nov 25 19:10:43 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'music_clk'
 13. Slow Model Setup: 'i2c_counter[9]'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'i2c_counter[9]'
 16. Slow Model Hold: 'music_clk'
 17. Slow Model Recovery: 'i2c_counter[9]'
 18. Slow Model Removal: 'i2c_counter[9]'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Slow Model Minimum Pulse Width: 'music_clk'
 21. Slow Model Minimum Pulse Width: 'i2c_counter[9]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'clk'
 36. Fast Model Setup: 'music_clk'
 37. Fast Model Setup: 'i2c_counter[9]'
 38. Fast Model Hold: 'clk'
 39. Fast Model Hold: 'i2c_counter[9]'
 40. Fast Model Hold: 'music_clk'
 41. Fast Model Recovery: 'i2c_counter[9]'
 42. Fast Model Removal: 'i2c_counter[9]'
 43. Fast Model Minimum Pulse Width: 'clk'
 44. Fast Model Minimum Pulse Width: 'music_clk'
 45. Fast Model Minimum Pulse Width: 'i2c_counter[9]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Recovery Transfers
 62. Removal Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; audiopart                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; clk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }            ;
; i2c_counter[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_counter[9] } ;
; music_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { music_clk }      ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                              ;
+------------+-----------------+----------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note                                                 ;
+------------+-----------------+----------------+------------------------------------------------------+
; 110.4 MHz  ; 110.4 MHz       ; clk            ;                                                      ;
; 441.31 MHz ; 441.31 MHz      ; music_clk      ;                                                      ;
; 605.69 MHz ; 500.0 MHz       ; i2c_counter[9] ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+----------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------+
; Slow Model Setup Summary                ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -8.058 ; -501.680      ;
; music_clk      ; -1.266 ; -10.128       ;
; i2c_counter[9] ; -0.651 ; -1.297        ;
+----------------+--------+---------------+


+-----------------------------------------+
; Slow Model Hold Summary                 ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -2.549 ; -13.263       ;
; i2c_counter[9] ; 0.101  ; 0.000         ;
; music_clk      ; 0.553  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Slow Model Recovery Summary             ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; i2c_counter[9] ; -1.037 ; -3.617        ;
+----------------+--------+---------------+


+----------------------------------------+
; Slow Model Removal Summary             ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; i2c_counter[9] ; 1.630 ; 0.000         ;
+----------------+-------+---------------+


+-----------------------------------------+
; Slow Model Minimum Pulse Width Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -1.380 ; -168.380      ;
; music_clk      ; -0.500 ; -8.000        ;
; i2c_counter[9] ; -0.500 ; -4.000        ;
+----------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -8.058 ; \OUTPUT_DATA:counter[2] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 9.095      ;
; -8.058 ; \OUTPUT_DATA:counter[2] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 9.095      ;
; -8.058 ; \OUTPUT_DATA:counter[2] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 9.095      ;
; -8.058 ; \OUTPUT_DATA:counter[2] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 9.095      ;
; -8.058 ; \OUTPUT_DATA:counter[2] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 9.095      ;
; -7.956 ; \OUTPUT_DATA:counter[0] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 8.990      ;
; -7.956 ; \OUTPUT_DATA:counter[0] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.990      ;
; -7.956 ; \OUTPUT_DATA:counter[0] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.990      ;
; -7.956 ; \OUTPUT_DATA:counter[0] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.990      ;
; -7.956 ; \OUTPUT_DATA:counter[0] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.990      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.905 ; \OUTPUT_DATA:counter[2] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 8.941      ;
; -7.891 ; \OUTPUT_DATA:counter[1] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 8.925      ;
; -7.891 ; \OUTPUT_DATA:counter[1] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.925      ;
; -7.891 ; \OUTPUT_DATA:counter[1] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.925      ;
; -7.891 ; \OUTPUT_DATA:counter[1] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.925      ;
; -7.891 ; \OUTPUT_DATA:counter[1] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.925      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.803 ; \OUTPUT_DATA:counter[0] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.836      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.738 ; \OUTPUT_DATA:counter[1] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.771      ;
; -7.705 ; \OUTPUT_DATA:counter[3] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 8.739      ;
; -7.705 ; \OUTPUT_DATA:counter[3] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.739      ;
; -7.705 ; \OUTPUT_DATA:counter[3] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.739      ;
; -7.705 ; \OUTPUT_DATA:counter[3] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.739      ;
; -7.705 ; \OUTPUT_DATA:counter[3] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.739      ;
; -7.639 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.676      ;
; -7.631 ; \OUTPUT_DATA:counter[4] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 8.665      ;
; -7.631 ; \OUTPUT_DATA:counter[4] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.665      ;
; -7.631 ; \OUTPUT_DATA:counter[4] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.665      ;
; -7.631 ; \OUTPUT_DATA:counter[4] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.665      ;
; -7.631 ; \OUTPUT_DATA:counter[4] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.665      ;
; -7.574 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[4]  ; clk          ; clk         ; 1.000        ; 0.003      ; 8.613      ;
; -7.573 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[3]  ; clk          ; clk         ; 1.000        ; 0.003      ; 8.612      ;
; -7.572 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 8.611      ;
; -7.562 ; \OUTPUT_DATA:counter[5] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 8.596      ;
; -7.562 ; \OUTPUT_DATA:counter[5] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.596      ;
; -7.562 ; \OUTPUT_DATA:counter[5] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.596      ;
; -7.562 ; \OUTPUT_DATA:counter[5] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.596      ;
; -7.562 ; \OUTPUT_DATA:counter[5] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.596      ;
; -7.561 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.597      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.552 ; \OUTPUT_DATA:counter[3] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.585      ;
; -7.491 ; \OUTPUT_DATA:counter[2] ; RDATA[11]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.524      ;
; -7.490 ; \OUTPUT_DATA:counter[0] ; \OUTPUT_DATA:counter[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 8.524      ;
; -7.480 ; \OUTPUT_DATA:counter[6] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 8.514      ;
; -7.480 ; \OUTPUT_DATA:counter[6] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.514      ;
; -7.480 ; \OUTPUT_DATA:counter[6] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.514      ;
; -7.480 ; \OUTPUT_DATA:counter[6] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.514      ;
; -7.480 ; \OUTPUT_DATA:counter[6] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.514      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.478 ; \OUTPUT_DATA:counter[4] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.003     ; 8.511      ;
; -7.436 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.472      ;
; -7.425 ; \OUTPUT_DATA:counter[0] ; \OUTPUT_DATA:counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.461      ;
; -7.425 ; \OUTPUT_DATA:counter[1] ; \OUTPUT_DATA:counter[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 8.459      ;
; -7.424 ; \OUTPUT_DATA:counter[0] ; \OUTPUT_DATA:counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.460      ;
; -7.423 ; \OUTPUT_DATA:counter[0] ; \OUTPUT_DATA:counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.459      ;
; -7.412 ; \OUTPUT_DATA:counter[7] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 8.446      ;
; -7.412 ; \OUTPUT_DATA:counter[7] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.446      ;
; -7.412 ; \OUTPUT_DATA:counter[7] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.446      ;
; -7.412 ; \OUTPUT_DATA:counter[7] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.446      ;
; -7.412 ; \OUTPUT_DATA:counter[7] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 8.446      ;
; -7.412 ; \OUTPUT_DATA:counter[0] ; \OUTPUT_DATA:counter[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 8.445      ;
; -7.409 ; \OUTPUT_DATA:counter[5] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.442      ;
; -7.409 ; \OUTPUT_DATA:counter[5] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 8.442      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'music_clk'                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.266 ; music_state[3] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.302      ;
; -1.266 ; music_state[3] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.302      ;
; -1.266 ; music_state[3] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.302      ;
; -1.266 ; music_state[3] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.302      ;
; -1.266 ; music_state[3] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.302      ;
; -1.266 ; music_state[3] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.302      ;
; -1.266 ; music_state[3] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.302      ;
; -1.266 ; music_state[3] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.302      ;
; -1.224 ; music_state[6] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.260      ;
; -1.224 ; music_state[6] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.260      ;
; -1.224 ; music_state[6] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.260      ;
; -1.224 ; music_state[6] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.260      ;
; -1.224 ; music_state[6] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.260      ;
; -1.224 ; music_state[6] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.260      ;
; -1.224 ; music_state[6] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.260      ;
; -1.224 ; music_state[6] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.260      ;
; -1.131 ; music_state[5] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; music_state[5] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; music_state[5] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; music_state[5] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; music_state[5] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; music_state[5] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; music_state[5] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; music_state[5] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.167      ;
; -0.986 ; music_state[4] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.022      ;
; -0.986 ; music_state[4] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.022      ;
; -0.986 ; music_state[4] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.022      ;
; -0.986 ; music_state[4] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.022      ;
; -0.986 ; music_state[4] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.022      ;
; -0.986 ; music_state[4] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.022      ;
; -0.986 ; music_state[4] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.022      ;
; -0.986 ; music_state[4] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.022      ;
; -0.966 ; music_state[0] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.002      ;
; -0.966 ; music_state[0] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.002      ;
; -0.966 ; music_state[0] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.002      ;
; -0.966 ; music_state[0] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.002      ;
; -0.966 ; music_state[0] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.002      ;
; -0.966 ; music_state[0] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.002      ;
; -0.966 ; music_state[0] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.002      ;
; -0.966 ; music_state[0] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 2.002      ;
; -0.849 ; music_state[2] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.885      ;
; -0.849 ; music_state[2] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.885      ;
; -0.849 ; music_state[2] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.885      ;
; -0.849 ; music_state[2] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.885      ;
; -0.849 ; music_state[2] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.885      ;
; -0.849 ; music_state[2] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.885      ;
; -0.849 ; music_state[2] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.885      ;
; -0.849 ; music_state[2] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.885      ;
; -0.830 ; music_state[1] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.866      ;
; -0.765 ; music_state[1] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.801      ;
; -0.765 ; music_state[1] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.801      ;
; -0.765 ; music_state[1] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.801      ;
; -0.765 ; music_state[1] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.801      ;
; -0.765 ; music_state[1] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.801      ;
; -0.765 ; music_state[1] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.801      ;
; -0.765 ; music_state[1] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.801      ;
; -0.733 ; music_state[7] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; music_state[7] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; music_state[7] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; music_state[7] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; music_state[7] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; music_state[7] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; music_state[7] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; music_state[7] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.769      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i2c_counter[9]'                                                                                ;
+--------+---------------+---------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+----------------+----------------+--------------+------------+------------+
; -0.651 ; word_count[2] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 1.687      ;
; -0.646 ; word_count[2] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.001      ; 1.683      ;
; -0.604 ; word_count[0] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 1.640      ;
; -0.479 ; word_count[0] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.001      ; 1.516      ;
; -0.358 ; word_count[1] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.001      ; 1.395      ;
; -0.340 ; word_count[1] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 1.376      ;
; 0.050  ; word_count[0] ; word_count[1] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.986      ;
; 0.076  ; state.d_ack   ; word_count[3] ; clk            ; i2c_counter[9] ; 0.500        ; 1.355      ; 1.815      ;
; 0.379  ; word_count[0] ; word_count[0] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; word_count[3] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; word_count[1] ; word_count[1] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.657      ;
; 0.669  ; state.d_ack   ; word_count[0] ; clk            ; i2c_counter[9] ; 0.500        ; 1.354      ; 1.221      ;
; 0.669  ; state.d_ack   ; word_count[1] ; clk            ; i2c_counter[9] ; 0.500        ; 1.354      ; 1.221      ;
; 0.669  ; state.d_ack   ; word_count[2] ; clk            ; i2c_counter[9] ; 0.500        ; 1.354      ; 1.221      ;
+--------+---------------+---------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                               ;
+--------+------------------+------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+----------------+-------------+--------------+------------+------------+
; -2.549 ; i2c_counter[9]   ; state.b_stop1    ; i2c_counter[9] ; clk         ; 0.000        ; 3.508      ; 1.475      ;
; -2.509 ; music_clk        ; music_clk        ; music_clk      ; clk         ; 0.000        ; 2.650      ; 0.657      ;
; -2.391 ; i2c_counter[9]   ; i2c_counter[9]   ; i2c_counter[9] ; clk         ; 0.000        ; 2.672      ; 0.797      ;
; -2.114 ; i2c_counter[9]   ; sck0             ; i2c_counter[9] ; clk         ; 0.000        ; 2.672      ; 1.074      ;
; -2.049 ; i2c_counter[9]   ; state.b_stop1    ; i2c_counter[9] ; clk         ; -0.500       ; 3.508      ; 1.475      ;
; -2.009 ; music_clk        ; music_clk        ; music_clk      ; clk         ; -0.500       ; 2.650      ; 0.657      ;
; -1.891 ; i2c_counter[9]   ; i2c_counter[9]   ; i2c_counter[9] ; clk         ; -0.500       ; 2.672      ; 0.797      ;
; -1.711 ; i2c_counter[9]   ; state.start      ; i2c_counter[9] ; clk         ; 0.000        ; 2.672      ; 1.477      ;
; -1.614 ; i2c_counter[9]   ; sck0             ; i2c_counter[9] ; clk         ; -0.500       ; 2.672      ; 1.074      ;
; -1.211 ; i2c_counter[9]   ; state.start      ; i2c_counter[9] ; clk         ; -0.500       ; 2.672      ; 1.477      ;
; -1.009 ; i2c_counter[9]   ; state.b_stop0    ; i2c_counter[9] ; clk         ; 0.000        ; 2.672      ; 2.179      ;
; -0.980 ; i2c_counter[9]   ; state.initialize ; i2c_counter[9] ; clk         ; 0.000        ; 2.672      ; 2.208      ;
; -0.509 ; i2c_counter[9]   ; state.b_stop0    ; i2c_counter[9] ; clk         ; -0.500       ; 2.672      ; 2.179      ;
; -0.480 ; i2c_counter[9]   ; state.initialize ; i2c_counter[9] ; clk         ; -0.500       ; 2.672      ; 2.208      ;
; -0.183 ; state.b_stop0    ; state.b_stop1    ; clk            ; clk         ; 0.000        ; 0.836      ; 0.919      ;
; 0.391  ; i2c_counter[0]   ; i2c_counter[0]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Bcount[0]        ; Bcount[0]        ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_count[5]     ; adc_count[5]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; state.initialize ; state.initialize ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; state.start      ; state.start      ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; state.b_stop0    ; state.b_stop0    ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flag1            ; flag1            ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[0]   ; adc_reg_val[0]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[1]   ; adc_reg_val[1]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[2]   ; adc_reg_val[2]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[3]   ; adc_reg_val[3]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[4]   ; adc_reg_val[4]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[5]   ; adc_reg_val[5]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[6]   ; adc_reg_val[6]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[7]   ; adc_reg_val[7]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[8]   ; adc_reg_val[8]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[9]   ; adc_reg_val[9]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[10]  ; adc_reg_val[10]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[11]  ; adc_reg_val[11]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[12]  ; adc_reg_val[12]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[13]  ; adc_reg_val[13]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[14]  ; adc_reg_val[14]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[15]  ; adc_reg_val[15]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[16]  ; adc_reg_val[16]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[17]  ; adc_reg_val[17]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[18]  ; adc_reg_val[18]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[19]  ; adc_reg_val[19]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[20]  ; adc_reg_val[20]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[21]  ; adc_reg_val[21]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[22]  ; adc_reg_val[22]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[23]  ; adc_reg_val[23]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[24]  ; adc_reg_val[24]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[25]  ; adc_reg_val[25]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[26]  ; adc_reg_val[26]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[27]  ; adc_reg_val[27]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[28]  ; adc_reg_val[28]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[29]  ; adc_reg_val[29]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[30]  ; adc_reg_val[30]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; adc_reg_val[31]  ; adc_reg_val[31]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.524  ; state.b2         ; state.b3         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; state.b6         ; state.b7         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; state.b1         ; state.b2         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.528  ; state.b_ack      ; state.a0         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; state.a3         ; state.a4         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.533  ; state.b7         ; state.b_ack      ; clk            ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.535  ; state.b5         ; state.b6         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.537  ; state.b3         ; state.b4         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.539  ; state.d3         ; state.d4         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540  ; state.d0         ; state.d1         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.541  ; state.a7         ; state.a_ack      ; clk            ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.663  ; state.a0         ; state.a1         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.666  ; state.b4         ; state.b5         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.667  ; state.a1         ; state.a2         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.667  ; state.d4         ; state.d5         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.672  ; state.d1         ; state.d2         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.673  ; state.a_ack      ; state.d0         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.678  ; state.a5         ; state.a6         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.679  ; state.a4         ; state.a5         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.699  ; adck0            ; adc_count[2]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.965      ;
; 0.708  ; adck0            ; adc_count[1]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.974      ;
; 0.712  ; adck0            ; adc_count[3]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.978      ;
; 0.712  ; adck0            ; adc_count[0]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.978      ;
; 0.713  ; adck0            ; adc_count[4]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.719  ; adck0            ; adck1            ; clk            ; clk         ; 0.000        ; 0.000      ; 0.985      ;
; 0.737  ; adck1            ; adc_count[3]     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.003      ;
; 0.737  ; adck1            ; adc_count[0]     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.003      ;
; 0.738  ; adck1            ; adc_count[1]     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.004      ;
; 0.738  ; adck1            ; adc_count[4]     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.004      ;
; 0.742  ; adck1            ; adc_count[2]     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.008      ;
; 0.798  ; i2c_counter[3]   ; i2c_counter[3]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; i2c_counter[1]   ; i2c_counter[1]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; i2c_counter[5]   ; i2c_counter[5]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.801  ; state.initialize ; state.start      ; clk            ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.803  ; i2c_counter[7]   ; i2c_counter[7]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; i2c_counter[8]   ; i2c_counter[8]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.813  ; state.d2         ; state.d3         ; clk            ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.827  ; i2c_counter[0]   ; i2c_counter[1]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.831  ; i2c_counter[4]   ; i2c_counter[4]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; i2c_counter[6]   ; i2c_counter[6]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.838  ; i2c_counter[2]   ; i2c_counter[2]   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; state.b0         ; state.b1         ; clk            ; clk         ; 0.000        ; 0.001      ; 1.105      ;
; 0.844  ; state.d5         ; state.d6         ; clk            ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.861  ; sck0             ; sck1             ; clk            ; clk         ; 0.000        ; 0.000      ; 1.127      ;
; 0.865  ; state.d6         ; state.d7         ; clk            ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.925  ; Bcount[3]        ; Bcount[3]        ; clk            ; clk         ; 0.000        ; 0.000      ; 1.191      ;
+--------+------------------+------------------+----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i2c_counter[9]'                                                                                ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+
; 0.101 ; state.d_ack   ; word_count[0] ; clk            ; i2c_counter[9] ; -0.500       ; 1.354      ; 1.221      ;
; 0.101 ; state.d_ack   ; word_count[1] ; clk            ; i2c_counter[9] ; -0.500       ; 1.354      ; 1.221      ;
; 0.101 ; state.d_ack   ; word_count[2] ; clk            ; i2c_counter[9] ; -0.500       ; 1.354      ; 1.221      ;
; 0.391 ; word_count[0] ; word_count[0] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; word_count[1] ; word_count[1] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; word_count[3] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.657      ;
; 0.694 ; state.d_ack   ; word_count[3] ; clk            ; i2c_counter[9] ; -0.500       ; 1.355      ; 1.815      ;
; 0.720 ; word_count[0] ; word_count[1] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.986      ;
; 1.110 ; word_count[1] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 1.376      ;
; 1.128 ; word_count[1] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.001      ; 1.395      ;
; 1.249 ; word_count[0] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.001      ; 1.516      ;
; 1.374 ; word_count[0] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 1.640      ;
; 1.416 ; word_count[2] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.001      ; 1.683      ;
; 1.421 ; word_count[2] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 1.687      ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'music_clk'                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.553 ; music_state[7] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.819      ;
; 0.809 ; music_state[0] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.075      ;
; 0.815 ; music_state[2] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; music_state[4] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.082      ;
; 0.829 ; music_state[6] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.095      ;
; 0.859 ; music_state[1] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; music_state[3] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; music_state[5] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.127      ;
; 1.198 ; music_state[2] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.464      ;
; 1.199 ; music_state[4] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.465      ;
; 1.212 ; music_state[6] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.478      ;
; 1.245 ; music_state[1] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.511      ;
; 1.246 ; music_state[3] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.512      ;
; 1.247 ; music_state[5] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.513      ;
; 1.269 ; music_state[2] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.535      ;
; 1.270 ; music_state[4] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.536      ;
; 1.284 ; music_state[0] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.550      ;
; 1.316 ; music_state[1] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.582      ;
; 1.317 ; music_state[3] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.583      ;
; 1.318 ; music_state[5] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.584      ;
; 1.340 ; music_state[2] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.606      ;
; 1.341 ; music_state[4] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.607      ;
; 1.355 ; music_state[0] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.621      ;
; 1.387 ; music_state[1] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.653      ;
; 1.388 ; music_state[3] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.654      ;
; 1.411 ; music_state[2] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.677      ;
; 1.426 ; music_state[0] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.692      ;
; 1.458 ; music_state[1] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.724      ;
; 1.459 ; music_state[3] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.725      ;
; 1.482 ; music_state[2] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.748      ;
; 1.497 ; music_state[0] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.763      ;
; 1.503 ; music_state[7] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; music_state[7] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; music_state[7] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; music_state[7] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; music_state[7] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; music_state[7] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; music_state[7] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.769      ;
; 1.529 ; music_state[1] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.795      ;
; 1.535 ; music_state[1] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.801      ;
; 1.535 ; music_state[1] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.801      ;
; 1.568 ; music_state[0] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.834      ;
; 1.619 ; music_state[2] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.885      ;
; 1.619 ; music_state[2] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.885      ;
; 1.639 ; music_state[0] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.905      ;
; 1.710 ; music_state[0] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.976      ;
; 1.756 ; music_state[4] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.022      ;
; 1.756 ; music_state[4] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.022      ;
; 1.756 ; music_state[4] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.022      ;
; 1.756 ; music_state[4] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.022      ;
; 1.901 ; music_state[5] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.167      ;
; 1.901 ; music_state[5] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.167      ;
; 1.901 ; music_state[5] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.167      ;
; 1.901 ; music_state[5] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.167      ;
; 1.901 ; music_state[5] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.167      ;
; 1.994 ; music_state[6] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.260      ;
; 1.994 ; music_state[6] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.260      ;
; 1.994 ; music_state[6] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.260      ;
; 1.994 ; music_state[6] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.260      ;
; 1.994 ; music_state[6] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.260      ;
; 1.994 ; music_state[6] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.260      ;
; 2.036 ; music_state[3] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.302      ;
; 2.036 ; music_state[3] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.302      ;
; 2.036 ; music_state[3] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 2.302      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i2c_counter[9]'                                                                         ;
+--------+-------------+---------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+--------------+----------------+--------------+------------+------------+
; -1.037 ; state.b_end ; word_count[3] ; clk          ; i2c_counter[9] ; 0.500        ; 0.520      ; 2.093      ;
; -0.860 ; state.b_end ; word_count[0] ; clk          ; i2c_counter[9] ; 0.500        ; 0.519      ; 1.915      ;
; -0.860 ; state.b_end ; word_count[1] ; clk          ; i2c_counter[9] ; 0.500        ; 0.519      ; 1.915      ;
; -0.860 ; state.b_end ; word_count[2] ; clk          ; i2c_counter[9] ; 0.500        ; 0.519      ; 1.915      ;
+--------+-------------+---------------+--------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i2c_counter[9]'                                                                         ;
+-------+-------------+---------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node   ; To Node       ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------+--------------+----------------+--------------+------------+------------+
; 1.630 ; state.b_end ; word_count[0] ; clk          ; i2c_counter[9] ; -0.500       ; 0.519      ; 1.915      ;
; 1.630 ; state.b_end ; word_count[1] ; clk          ; i2c_counter[9] ; -0.500       ; 0.519      ; 1.915      ;
; 1.630 ; state.b_end ; word_count[2] ; clk          ; i2c_counter[9] ; -0.500       ; 0.519      ; 1.915      ;
; 1.807 ; state.b_end ; word_count[3] ; clk          ; i2c_counter[9] ; -0.500       ; 0.520      ; 2.093      ;
+-------+-------------+---------------+--------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bcount[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bcount[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bcount[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bcount[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bcount[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bcount[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bcount[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bcount[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[26]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[26]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[27]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[27]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[28]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[28]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[29]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[29]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[30]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[30]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[31]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[31]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[21] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'music_clk'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[7]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[7]|clk         ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i2c_counter[9]'                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_counter[9] ; Fall       ; word_count[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_counter[9] ; Fall       ; word_count[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_counter[9] ; Fall       ; word_count[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_counter[9] ; Fall       ; word_count[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_counter[9] ; Fall       ; word_count[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_counter[9] ; Fall       ; word_count[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_counter[9] ; Fall       ; word_count[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_counter[9] ; Fall       ; word_count[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; SCLK_int|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; SCLK_int|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; SCLK_int|datab            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; SCLK_int|datab            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; SCLK_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; SCLK_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; SCLK_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; SCLK_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; i2c_counter[9]|regout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; i2c_counter[9]|regout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; word_count[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; word_count[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; word_count[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; word_count[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; word_count[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; word_count[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; word_count[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; word_count[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCDAT  ; clk        ; 4.922 ; 4.922 ; Rise       ; clk             ;
; AUD_ADCLRCK ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
; AUD_BCLK    ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
; Reset_n     ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; AUD_ADCDAT  ; clk        ; -4.565 ; -4.565 ; Rise       ; clk             ;
; AUD_ADCLRCK ; clk        ; -4.618 ; -4.618 ; Rise       ; clk             ;
; AUD_BCLK    ; clk        ; -4.542 ; -4.542 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -4.373 ; -4.373 ; Rise       ; clk             ;
; Reset_n     ; clk        ; -4.414 ; -4.414 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; ADCDATA[*]   ; clk            ; 6.838  ; 6.838  ; Rise       ; clk             ;
;  ADCDATA[0]  ; clk            ; 6.820  ; 6.820  ; Rise       ; clk             ;
;  ADCDATA[1]  ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[2]  ; clk            ; 6.337  ; 6.337  ; Rise       ; clk             ;
;  ADCDATA[3]  ; clk            ; 6.547  ; 6.547  ; Rise       ; clk             ;
;  ADCDATA[4]  ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[5]  ; clk            ; 6.586  ; 6.586  ; Rise       ; clk             ;
;  ADCDATA[6]  ; clk            ; 6.559  ; 6.559  ; Rise       ; clk             ;
;  ADCDATA[7]  ; clk            ; 6.342  ; 6.342  ; Rise       ; clk             ;
;  ADCDATA[8]  ; clk            ; 6.787  ; 6.787  ; Rise       ; clk             ;
;  ADCDATA[9]  ; clk            ; 6.360  ; 6.360  ; Rise       ; clk             ;
;  ADCDATA[10] ; clk            ; 6.548  ; 6.548  ; Rise       ; clk             ;
;  ADCDATA[11] ; clk            ; 6.552  ; 6.552  ; Rise       ; clk             ;
;  ADCDATA[12] ; clk            ; 6.590  ; 6.590  ; Rise       ; clk             ;
;  ADCDATA[13] ; clk            ; 6.363  ; 6.363  ; Rise       ; clk             ;
;  ADCDATA[14] ; clk            ; 6.551  ; 6.551  ; Rise       ; clk             ;
;  ADCDATA[15] ; clk            ; 6.576  ; 6.576  ; Rise       ; clk             ;
;  ADCDATA[16] ; clk            ; 6.319  ; 6.319  ; Rise       ; clk             ;
;  ADCDATA[17] ; clk            ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  ADCDATA[18] ; clk            ; 6.366  ; 6.366  ; Rise       ; clk             ;
;  ADCDATA[19] ; clk            ; 6.838  ; 6.838  ; Rise       ; clk             ;
;  ADCDATA[20] ; clk            ; 6.336  ; 6.336  ; Rise       ; clk             ;
;  ADCDATA[21] ; clk            ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  ADCDATA[22] ; clk            ; 6.556  ; 6.556  ; Rise       ; clk             ;
;  ADCDATA[23] ; clk            ; 6.578  ; 6.578  ; Rise       ; clk             ;
;  ADCDATA[24] ; clk            ; 6.790  ; 6.790  ; Rise       ; clk             ;
;  ADCDATA[25] ; clk            ; 6.564  ; 6.564  ; Rise       ; clk             ;
;  ADCDATA[26] ; clk            ; 6.367  ; 6.367  ; Rise       ; clk             ;
;  ADCDATA[27] ; clk            ; 6.349  ; 6.349  ; Rise       ; clk             ;
;  ADCDATA[28] ; clk            ; 6.818  ; 6.818  ; Rise       ; clk             ;
;  ADCDATA[29] ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[30] ; clk            ; 6.571  ; 6.571  ; Rise       ; clk             ;
;  ADCDATA[31] ; clk            ; 6.353  ; 6.353  ; Rise       ; clk             ;
; AUD_DACDAT   ; clk            ; 11.081 ; 11.081 ; Rise       ; clk             ;
; AUD_MCLK     ; clk            ; 8.378  ; 8.378  ; Rise       ; clk             ;
; I2C_SCLK     ; clk            ; 10.464 ; 10.464 ; Rise       ; clk             ;
; I2C_SDAT     ; clk            ; 13.384 ; 13.384 ; Rise       ; clk             ;
; INIT_FINISH  ; clk            ; 10.707 ; 10.707 ; Rise       ; clk             ;
; adc_full     ; clk            ; 10.243 ; 10.243 ; Rise       ; clk             ;
; data_over    ; clk            ; 10.512 ; 10.512 ; Rise       ; clk             ;
; I2C_SCLK     ; i2c_counter[9] ; 6.678  ;        ; Rise       ; i2c_counter[9]  ;
; I2C_SCLK     ; i2c_counter[9] ;        ; 6.678  ; Fall       ; i2c_counter[9]  ;
; I2C_SDAT     ; i2c_counter[9] ; 15.164 ; 15.164 ; Fall       ; i2c_counter[9]  ;
+--------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; ADCDATA[*]   ; clk            ; 6.319  ; 6.319  ; Rise       ; clk             ;
;  ADCDATA[0]  ; clk            ; 6.820  ; 6.820  ; Rise       ; clk             ;
;  ADCDATA[1]  ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[2]  ; clk            ; 6.337  ; 6.337  ; Rise       ; clk             ;
;  ADCDATA[3]  ; clk            ; 6.547  ; 6.547  ; Rise       ; clk             ;
;  ADCDATA[4]  ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[5]  ; clk            ; 6.586  ; 6.586  ; Rise       ; clk             ;
;  ADCDATA[6]  ; clk            ; 6.559  ; 6.559  ; Rise       ; clk             ;
;  ADCDATA[7]  ; clk            ; 6.342  ; 6.342  ; Rise       ; clk             ;
;  ADCDATA[8]  ; clk            ; 6.787  ; 6.787  ; Rise       ; clk             ;
;  ADCDATA[9]  ; clk            ; 6.360  ; 6.360  ; Rise       ; clk             ;
;  ADCDATA[10] ; clk            ; 6.548  ; 6.548  ; Rise       ; clk             ;
;  ADCDATA[11] ; clk            ; 6.552  ; 6.552  ; Rise       ; clk             ;
;  ADCDATA[12] ; clk            ; 6.590  ; 6.590  ; Rise       ; clk             ;
;  ADCDATA[13] ; clk            ; 6.363  ; 6.363  ; Rise       ; clk             ;
;  ADCDATA[14] ; clk            ; 6.551  ; 6.551  ; Rise       ; clk             ;
;  ADCDATA[15] ; clk            ; 6.576  ; 6.576  ; Rise       ; clk             ;
;  ADCDATA[16] ; clk            ; 6.319  ; 6.319  ; Rise       ; clk             ;
;  ADCDATA[17] ; clk            ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  ADCDATA[18] ; clk            ; 6.366  ; 6.366  ; Rise       ; clk             ;
;  ADCDATA[19] ; clk            ; 6.838  ; 6.838  ; Rise       ; clk             ;
;  ADCDATA[20] ; clk            ; 6.336  ; 6.336  ; Rise       ; clk             ;
;  ADCDATA[21] ; clk            ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  ADCDATA[22] ; clk            ; 6.556  ; 6.556  ; Rise       ; clk             ;
;  ADCDATA[23] ; clk            ; 6.578  ; 6.578  ; Rise       ; clk             ;
;  ADCDATA[24] ; clk            ; 6.790  ; 6.790  ; Rise       ; clk             ;
;  ADCDATA[25] ; clk            ; 6.564  ; 6.564  ; Rise       ; clk             ;
;  ADCDATA[26] ; clk            ; 6.367  ; 6.367  ; Rise       ; clk             ;
;  ADCDATA[27] ; clk            ; 6.349  ; 6.349  ; Rise       ; clk             ;
;  ADCDATA[28] ; clk            ; 6.818  ; 6.818  ; Rise       ; clk             ;
;  ADCDATA[29] ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[30] ; clk            ; 6.571  ; 6.571  ; Rise       ; clk             ;
;  ADCDATA[31] ; clk            ; 6.353  ; 6.353  ; Rise       ; clk             ;
; AUD_DACDAT   ; clk            ; 9.329  ; 9.329  ; Rise       ; clk             ;
; AUD_MCLK     ; clk            ; 8.378  ; 8.378  ; Rise       ; clk             ;
; I2C_SCLK     ; clk            ; 10.156 ; 10.156 ; Rise       ; clk             ;
; I2C_SDAT     ; clk            ; 10.440 ; 10.440 ; Rise       ; clk             ;
; INIT_FINISH  ; clk            ; 10.707 ; 10.707 ; Rise       ; clk             ;
; adc_full     ; clk            ; 10.243 ; 10.243 ; Rise       ; clk             ;
; data_over    ; clk            ; 10.512 ; 10.512 ; Rise       ; clk             ;
; I2C_SCLK     ; i2c_counter[9] ; 6.678  ;        ; Rise       ; i2c_counter[9]  ;
; I2C_SCLK     ; i2c_counter[9] ;        ; 6.678  ; Fall       ; i2c_counter[9]  ;
; I2C_SDAT     ; i2c_counter[9] ; 12.013 ; 12.013 ; Fall       ; i2c_counter[9]  ;
+--------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.091 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.730 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.091     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.730     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------+
; Fast Model Setup Summary                ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -3.091 ; -149.193      ;
; music_clk      ; -0.091 ; -0.728        ;
; i2c_counter[9] ; 0.206  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast Model Hold Summary                 ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -1.552 ; -9.197        ;
; i2c_counter[9] ; 0.215  ; 0.000         ;
; music_clk      ; 0.256  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast Model Recovery Summary             ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; i2c_counter[9] ; -0.292 ; -0.943        ;
+----------------+--------+---------------+


+----------------------------------------+
; Fast Model Removal Summary             ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; i2c_counter[9] ; 1.097 ; 0.000         ;
+----------------+-------+---------------+


+-----------------------------------------+
; Fast Model Minimum Pulse Width Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -1.380 ; -168.380      ;
; music_clk      ; -0.500 ; -8.000        ;
; i2c_counter[9] ; -0.500 ; -4.000        ;
+----------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.091 ; \OUTPUT_DATA:counter[2] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.123      ;
; -3.091 ; \OUTPUT_DATA:counter[2] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.123      ;
; -3.091 ; \OUTPUT_DATA:counter[2] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.123      ;
; -3.091 ; \OUTPUT_DATA:counter[2] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.123      ;
; -3.091 ; \OUTPUT_DATA:counter[2] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.123      ;
; -3.031 ; \OUTPUT_DATA:counter[0] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 4.061      ;
; -3.031 ; \OUTPUT_DATA:counter[0] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.061      ;
; -3.031 ; \OUTPUT_DATA:counter[0] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.061      ;
; -3.031 ; \OUTPUT_DATA:counter[0] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.061      ;
; -3.031 ; \OUTPUT_DATA:counter[0] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.061      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.014 ; \OUTPUT_DATA:counter[2] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.000 ; \OUTPUT_DATA:counter[1] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 4.030      ;
; -3.000 ; \OUTPUT_DATA:counter[1] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.030      ;
; -3.000 ; \OUTPUT_DATA:counter[1] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.030      ;
; -3.000 ; \OUTPUT_DATA:counter[1] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.030      ;
; -3.000 ; \OUTPUT_DATA:counter[1] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.030      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.954 ; \OUTPUT_DATA:counter[0] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.984      ;
; -2.932 ; \OUTPUT_DATA:counter[3] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.003     ; 3.961      ;
; -2.932 ; \OUTPUT_DATA:counter[3] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.961      ;
; -2.932 ; \OUTPUT_DATA:counter[3] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.961      ;
; -2.932 ; \OUTPUT_DATA:counter[3] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.961      ;
; -2.932 ; \OUTPUT_DATA:counter[3] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.961      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.923 ; \OUTPUT_DATA:counter[1] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.953      ;
; -2.895 ; \OUTPUT_DATA:counter[4] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.003     ; 3.924      ;
; -2.895 ; \OUTPUT_DATA:counter[4] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.924      ;
; -2.895 ; \OUTPUT_DATA:counter[4] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.924      ;
; -2.895 ; \OUTPUT_DATA:counter[4] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.924      ;
; -2.895 ; \OUTPUT_DATA:counter[4] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.924      ;
; -2.859 ; \OUTPUT_DATA:counter[5] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.889      ;
; -2.859 ; \OUTPUT_DATA:counter[5] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.889      ;
; -2.859 ; \OUTPUT_DATA:counter[5] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.889      ;
; -2.859 ; \OUTPUT_DATA:counter[5] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.889      ;
; -2.859 ; \OUTPUT_DATA:counter[5] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.889      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.855 ; \OUTPUT_DATA:counter[3] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.003     ; 3.884      ;
; -2.827 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.859      ;
; -2.820 ; \OUTPUT_DATA:counter[6] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.850      ;
; -2.820 ; \OUTPUT_DATA:counter[6] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.850      ;
; -2.820 ; \OUTPUT_DATA:counter[6] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.850      ;
; -2.820 ; \OUTPUT_DATA:counter[6] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.850      ;
; -2.820 ; \OUTPUT_DATA:counter[6] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.850      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.818 ; \OUTPUT_DATA:counter[4] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.003     ; 3.847      ;
; -2.815 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.847      ;
; -2.808 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[3]  ; clk          ; clk         ; 1.000        ; 0.003      ; 3.843      ;
; -2.808 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[4]  ; clk          ; clk         ; 1.000        ; 0.003      ; 3.843      ;
; -2.806 ; \OUTPUT_DATA:counter[2] ; \OUTPUT_DATA:counter[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 3.841      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[5]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[6]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[0]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[3]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[13]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[14]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.782 ; \OUTPUT_DATA:counter[5] ; RDATA[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.812      ;
; -2.780 ; \OUTPUT_DATA:counter[7] ; RDATA[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.810      ;
; -2.780 ; \OUTPUT_DATA:counter[7] ; RDATA[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.810      ;
; -2.780 ; \OUTPUT_DATA:counter[7] ; RDATA[4]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.810      ;
; -2.780 ; \OUTPUT_DATA:counter[7] ; RDATA[2]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.810      ;
; -2.780 ; \OUTPUT_DATA:counter[7] ; RDATA[1]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.810      ;
; -2.767 ; \OUTPUT_DATA:counter[0] ; \OUTPUT_DATA:counter[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 3.797      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'music_clk'                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.091 ; music_state[3] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.123      ;
; -0.091 ; music_state[3] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.123      ;
; -0.091 ; music_state[3] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.123      ;
; -0.091 ; music_state[3] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.123      ;
; -0.091 ; music_state[3] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.123      ;
; -0.091 ; music_state[3] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.123      ;
; -0.091 ; music_state[3] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.123      ;
; -0.091 ; music_state[3] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.123      ;
; -0.078 ; music_state[6] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; music_state[6] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; music_state[6] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; music_state[6] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; music_state[6] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; music_state[6] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; music_state[6] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; music_state[6] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.110      ;
; -0.007 ; music_state[5] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; music_state[5] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; music_state[5] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; music_state[5] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; music_state[5] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; music_state[5] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; music_state[5] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; music_state[5] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 1.039      ;
; 0.035  ; music_state[0] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; music_state[0] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; music_state[0] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; music_state[0] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; music_state[0] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; music_state[0] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; music_state[0] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; music_state[0] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.997      ;
; 0.051  ; music_state[4] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; music_state[4] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; music_state[4] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; music_state[4] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; music_state[4] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; music_state[4] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; music_state[4] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; music_state[4] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.981      ;
; 0.102  ; music_state[2] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; music_state[2] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; music_state[2] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; music_state[2] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; music_state[2] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; music_state[2] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; music_state[2] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; music_state[2] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.930      ;
; 0.135  ; music_state[1] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; music_state[1] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; music_state[1] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; music_state[1] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; music_state[1] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; music_state[1] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; music_state[1] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; music_state[1] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.897      ;
; 0.142  ; music_state[7] ; music_state[0] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.890      ;
; 0.142  ; music_state[7] ; music_state[1] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.890      ;
; 0.142  ; music_state[7] ; music_state[2] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.890      ;
; 0.142  ; music_state[7] ; music_state[3] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.890      ;
; 0.142  ; music_state[7] ; music_state[5] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.890      ;
; 0.142  ; music_state[7] ; music_state[6] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.890      ;
; 0.142  ; music_state[7] ; music_state[7] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.890      ;
; 0.142  ; music_state[7] ; music_state[4] ; music_clk    ; music_clk   ; 1.000        ; 0.000      ; 0.890      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i2c_counter[9]'                                                                               ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+
; 0.206 ; state.d_ack   ; word_count[3] ; clk            ; i2c_counter[9] ; 0.500        ; 0.523      ; 0.849      ;
; 0.229 ; word_count[2] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.803      ;
; 0.236 ; word_count[2] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.001      ; 0.797      ;
; 0.247 ; word_count[0] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.785      ;
; 0.314 ; word_count[0] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.001      ; 0.719      ;
; 0.362 ; word_count[1] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.670      ;
; 0.383 ; state.d_ack   ; word_count[0] ; clk            ; i2c_counter[9] ; 0.500        ; 0.522      ; 0.671      ;
; 0.383 ; state.d_ack   ; word_count[1] ; clk            ; i2c_counter[9] ; 0.500        ; 0.522      ; 0.671      ;
; 0.383 ; state.d_ack   ; word_count[2] ; clk            ; i2c_counter[9] ; 0.500        ; 0.522      ; 0.671      ;
; 0.384 ; word_count[1] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.001      ; 0.649      ;
; 0.540 ; word_count[0] ; word_count[1] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.492      ;
; 0.665 ; word_count[0] ; word_count[0] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; word_count[3] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; word_count[1] ; word_count[1] ; i2c_counter[9] ; i2c_counter[9] ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                               ;
+--------+------------------+------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+----------------+-------------+--------------+------------+------------+
; -1.552 ; music_clk        ; music_clk        ; music_clk      ; clk         ; 0.000        ; 1.626      ; 0.367      ;
; -1.545 ; i2c_counter[9]   ; i2c_counter[9]   ; i2c_counter[9] ; clk         ; 0.000        ; 1.649      ; 0.397      ;
; -1.530 ; i2c_counter[9]   ; state.b_stop1    ; i2c_counter[9] ; clk         ; 0.000        ; 1.920      ; 0.683      ;
; -1.425 ; i2c_counter[9]   ; sck0             ; i2c_counter[9] ; clk         ; 0.000        ; 1.649      ; 0.517      ;
; -1.258 ; i2c_counter[9]   ; state.start      ; i2c_counter[9] ; clk         ; 0.000        ; 1.649      ; 0.684      ;
; -1.052 ; music_clk        ; music_clk        ; music_clk      ; clk         ; -0.500       ; 1.626      ; 0.367      ;
; -1.045 ; i2c_counter[9]   ; i2c_counter[9]   ; i2c_counter[9] ; clk         ; -0.500       ; 1.649      ; 0.397      ;
; -1.030 ; i2c_counter[9]   ; state.b_stop1    ; i2c_counter[9] ; clk         ; -0.500       ; 1.920      ; 0.683      ;
; -0.944 ; i2c_counter[9]   ; state.b_stop0    ; i2c_counter[9] ; clk         ; 0.000        ; 1.649      ; 0.998      ;
; -0.943 ; i2c_counter[9]   ; state.initialize ; i2c_counter[9] ; clk         ; 0.000        ; 1.649      ; 0.999      ;
; -0.925 ; i2c_counter[9]   ; sck0             ; i2c_counter[9] ; clk         ; -0.500       ; 1.649      ; 0.517      ;
; -0.758 ; i2c_counter[9]   ; state.start      ; i2c_counter[9] ; clk         ; -0.500       ; 1.649      ; 0.684      ;
; -0.444 ; i2c_counter[9]   ; state.b_stop0    ; i2c_counter[9] ; clk         ; -0.500       ; 1.649      ; 0.998      ;
; -0.443 ; i2c_counter[9]   ; state.initialize ; i2c_counter[9] ; clk         ; -0.500       ; 1.649      ; 0.999      ;
; 0.046  ; state.b_stop0    ; state.b_stop1    ; clk            ; clk         ; 0.000        ; 0.271      ; 0.469      ;
; 0.215  ; i2c_counter[0]   ; i2c_counter[0]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Bcount[0]        ; Bcount[0]        ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_count[5]     ; adc_count[5]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state.initialize ; state.initialize ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state.start      ; state.start      ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state.b_stop0    ; state.b_stop0    ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flag1            ; flag1            ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[0]   ; adc_reg_val[0]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[1]   ; adc_reg_val[1]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[2]   ; adc_reg_val[2]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[3]   ; adc_reg_val[3]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[4]   ; adc_reg_val[4]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[5]   ; adc_reg_val[5]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[6]   ; adc_reg_val[6]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[7]   ; adc_reg_val[7]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[8]   ; adc_reg_val[8]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[9]   ; adc_reg_val[9]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[10]  ; adc_reg_val[10]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[11]  ; adc_reg_val[11]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[12]  ; adc_reg_val[12]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[13]  ; adc_reg_val[13]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[14]  ; adc_reg_val[14]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[15]  ; adc_reg_val[15]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[16]  ; adc_reg_val[16]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[17]  ; adc_reg_val[17]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[18]  ; adc_reg_val[18]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[19]  ; adc_reg_val[19]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[20]  ; adc_reg_val[20]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[21]  ; adc_reg_val[21]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[22]  ; adc_reg_val[22]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[23]  ; adc_reg_val[23]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[24]  ; adc_reg_val[24]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[25]  ; adc_reg_val[25]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[26]  ; adc_reg_val[26]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[27]  ; adc_reg_val[27]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[28]  ; adc_reg_val[28]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[29]  ; adc_reg_val[29]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[30]  ; adc_reg_val[30]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; adc_reg_val[31]  ; adc_reg_val[31]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.242  ; state.b2         ; state.b3         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; state.b_ack      ; state.a0         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; state.b6         ; state.b7         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; state.b1         ; state.b2         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; state.a3         ; state.a4         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.249  ; state.b7         ; state.b_ack      ; clk            ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; state.b5         ; state.b6         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; state.b3         ; state.b4         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; state.d3         ; state.d4         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; state.d0         ; state.d1         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.255  ; state.a7         ; state.a_ack      ; clk            ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.316  ; adck0            ; adc_count[2]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.324  ; adck0            ; adc_count[1]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.327  ; state.a0         ; state.a1         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; adck0            ; adc_count[3]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.329  ; adck0            ; adc_count[4]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329  ; adck0            ; adc_count[0]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329  ; state.d4         ; state.d5         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330  ; state.b4         ; state.b5         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.330  ; state.a1         ; state.a2         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.330  ; state.d1         ; state.d2         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.332  ; state.a_ack      ; state.d0         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.334  ; state.a4         ; state.a5         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.338  ; state.a5         ; state.a6         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.341  ; adck1            ; adc_count[0]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.342  ; adck1            ; adc_count[3]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.342  ; adck1            ; adc_count[4]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.344  ; adck1            ; adc_count[1]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.345  ; adck1            ; adc_count[2]     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.358  ; i2c_counter[3]   ; i2c_counter[3]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; i2c_counter[5]   ; i2c_counter[5]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; i2c_counter[7]   ; i2c_counter[7]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; i2c_counter[8]   ; i2c_counter[8]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; state.initialize ; state.start      ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; i2c_counter[1]   ; i2c_counter[1]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.364  ; adck0            ; adck1            ; clk            ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.368  ; i2c_counter[0]   ; i2c_counter[1]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; i2c_counter[4]   ; i2c_counter[4]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; i2c_counter[6]   ; i2c_counter[6]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; i2c_counter[2]   ; i2c_counter[2]   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.402  ; state.d2         ; state.d3         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.405  ; state.b0         ; state.b1         ; clk            ; clk         ; 0.000        ; 0.001      ; 0.558      ;
; 0.407  ; state.b_stop1    ; state.b_stop1    ; clk            ; clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.408  ; Bcount[3]        ; Bcount[3]        ; clk            ; clk         ; 0.000        ; 0.000      ; 0.560      ;
; 0.409  ; state.d5         ; state.d6         ; clk            ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.417  ; sck0             ; sck1             ; clk            ; clk         ; 0.000        ; -0.001     ; 0.568      ;
+--------+------------------+------------------+----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i2c_counter[9]'                                                                                ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+
; 0.215 ; word_count[0] ; word_count[0] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; word_count[1] ; word_count[1] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; word_count[3] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.367      ;
; 0.340 ; word_count[0] ; word_count[1] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.492      ;
; 0.496 ; word_count[1] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.001      ; 0.649      ;
; 0.497 ; state.d_ack   ; word_count[0] ; clk            ; i2c_counter[9] ; -0.500       ; 0.522      ; 0.671      ;
; 0.497 ; state.d_ack   ; word_count[1] ; clk            ; i2c_counter[9] ; -0.500       ; 0.522      ; 0.671      ;
; 0.497 ; state.d_ack   ; word_count[2] ; clk            ; i2c_counter[9] ; -0.500       ; 0.522      ; 0.671      ;
; 0.518 ; word_count[1] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.670      ;
; 0.566 ; word_count[0] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.001      ; 0.719      ;
; 0.633 ; word_count[0] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.785      ;
; 0.644 ; word_count[2] ; word_count[3] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.001      ; 0.797      ;
; 0.651 ; word_count[2] ; word_count[2] ; i2c_counter[9] ; i2c_counter[9] ; 0.000        ; 0.000      ; 0.803      ;
; 0.674 ; state.d_ack   ; word_count[3] ; clk            ; i2c_counter[9] ; -0.500       ; 0.523      ; 0.849      ;
+-------+---------------+---------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'music_clk'                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.256 ; music_state[7] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.408      ;
; 0.363 ; music_state[0] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; music_state[2] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; music_state[4] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.518      ;
; 0.373 ; music_state[6] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.525      ;
; 0.382 ; music_state[1] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; music_state[3] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; music_state[5] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.536      ;
; 0.504 ; music_state[2] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; music_state[4] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.656      ;
; 0.511 ; music_state[6] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.663      ;
; 0.522 ; music_state[1] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; music_state[3] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.674      ;
; 0.524 ; music_state[5] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.676      ;
; 0.539 ; music_state[2] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; music_state[4] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.691      ;
; 0.556 ; music_state[0] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; music_state[1] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; music_state[3] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; music_state[5] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.711      ;
; 0.574 ; music_state[2] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; music_state[4] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.726      ;
; 0.591 ; music_state[0] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; music_state[1] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; music_state[3] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.744      ;
; 0.609 ; music_state[2] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.761      ;
; 0.626 ; music_state[0] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.778      ;
; 0.627 ; music_state[1] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; music_state[3] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.779      ;
; 0.644 ; music_state[2] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.796      ;
; 0.661 ; music_state[0] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; music_state[1] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.814      ;
; 0.696 ; music_state[0] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.848      ;
; 0.697 ; music_state[1] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.849      ;
; 0.731 ; music_state[0] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.883      ;
; 0.738 ; music_state[7] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; music_state[7] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; music_state[7] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; music_state[7] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; music_state[7] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; music_state[7] ; music_state[6] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; music_state[7] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.890      ;
; 0.745 ; music_state[1] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.897      ;
; 0.766 ; music_state[0] ; music_state[7] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.918      ;
; 0.778 ; music_state[2] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; music_state[2] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.930      ;
; 0.829 ; music_state[4] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; music_state[4] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; music_state[4] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; music_state[4] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 0.981      ;
; 0.887 ; music_state[5] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; music_state[5] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; music_state[5] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; music_state[5] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; music_state[5] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.039      ;
; 0.958 ; music_state[6] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; music_state[6] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; music_state[6] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; music_state[6] ; music_state[3] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; music_state[6] ; music_state[5] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; music_state[6] ; music_state[4] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.110      ;
; 0.971 ; music_state[3] ; music_state[0] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.123      ;
; 0.971 ; music_state[3] ; music_state[1] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.123      ;
; 0.971 ; music_state[3] ; music_state[2] ; music_clk    ; music_clk   ; 0.000        ; 0.000      ; 1.123      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i2c_counter[9]'                                                                         ;
+--------+-------------+---------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+--------------+----------------+--------------+------------+------------+
; -0.292 ; state.b_end ; word_count[3] ; clk          ; i2c_counter[9] ; 0.500        ; 0.253      ; 1.077      ;
; -0.217 ; state.b_end ; word_count[0] ; clk          ; i2c_counter[9] ; 0.500        ; 0.252      ; 1.001      ;
; -0.217 ; state.b_end ; word_count[1] ; clk          ; i2c_counter[9] ; 0.500        ; 0.252      ; 1.001      ;
; -0.217 ; state.b_end ; word_count[2] ; clk          ; i2c_counter[9] ; 0.500        ; 0.252      ; 1.001      ;
+--------+-------------+---------------+--------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i2c_counter[9]'                                                                         ;
+-------+-------------+---------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node   ; To Node       ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------+--------------+----------------+--------------+------------+------------+
; 1.097 ; state.b_end ; word_count[0] ; clk          ; i2c_counter[9] ; -0.500       ; 0.252      ; 1.001      ;
; 1.097 ; state.b_end ; word_count[1] ; clk          ; i2c_counter[9] ; -0.500       ; 0.252      ; 1.001      ;
; 1.097 ; state.b_end ; word_count[2] ; clk          ; i2c_counter[9] ; -0.500       ; 0.252      ; 1.001      ;
; 1.172 ; state.b_end ; word_count[3] ; clk          ; i2c_counter[9] ; -0.500       ; 0.253      ; 1.077      ;
+-------+-------------+---------------+--------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bcount[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bcount[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bcount[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bcount[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bcount[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bcount[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bcount[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bcount[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[26]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[26]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[27]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[27]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[28]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[28]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[29]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[29]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[30]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[30]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LRDATA[31]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LRDATA[31]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDATA[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDATA[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \CLOCK_DIVIDER:counter[21] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'music_clk'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[7]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; music_clk ; Rise       ; music_state[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; music_clk ; Rise       ; music_state[7]|clk         ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i2c_counter[9]'                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_counter[9] ; Fall       ; word_count[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_counter[9] ; Fall       ; word_count[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_counter[9] ; Fall       ; word_count[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_counter[9] ; Fall       ; word_count[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_counter[9] ; Fall       ; word_count[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_counter[9] ; Fall       ; word_count[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_counter[9] ; Fall       ; word_count[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_counter[9] ; Fall       ; word_count[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; SCLK_int|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; SCLK_int|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; SCLK_int|datab            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; SCLK_int|datab            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; SCLK_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; SCLK_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; SCLK_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; SCLK_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; i2c_counter[9]|regout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; i2c_counter[9]|regout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; word_count[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; word_count[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; word_count[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; word_count[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; word_count[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; word_count[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_counter[9] ; Rise       ; word_count[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_counter[9] ; Rise       ; word_count[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCDAT  ; clk        ; 2.631 ; 2.631 ; Rise       ; clk             ;
; AUD_ADCLRCK ; clk        ; 2.604 ; 2.604 ; Rise       ; clk             ;
; AUD_BCLK    ; clk        ; 2.556 ; 2.556 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 2.505 ; 2.505 ; Rise       ; clk             ;
; Reset_n     ; clk        ; 2.574 ; 2.574 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; AUD_ADCDAT  ; clk        ; -2.440 ; -2.440 ; Rise       ; clk             ;
; AUD_ADCLRCK ; clk        ; -2.484 ; -2.484 ; Rise       ; clk             ;
; AUD_BCLK    ; clk        ; -2.436 ; -2.436 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -2.385 ; -2.385 ; Rise       ; clk             ;
; Reset_n     ; clk        ; -2.454 ; -2.454 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; ADCDATA[*]   ; clk            ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  ADCDATA[0]  ; clk            ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  ADCDATA[1]  ; clk            ; 3.625 ; 3.625 ; Rise       ; clk             ;
;  ADCDATA[2]  ; clk            ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  ADCDATA[3]  ; clk            ; 3.712 ; 3.712 ; Rise       ; clk             ;
;  ADCDATA[4]  ; clk            ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  ADCDATA[5]  ; clk            ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  ADCDATA[6]  ; clk            ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  ADCDATA[7]  ; clk            ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  ADCDATA[8]  ; clk            ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  ADCDATA[9]  ; clk            ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  ADCDATA[10] ; clk            ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  ADCDATA[11] ; clk            ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  ADCDATA[12] ; clk            ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  ADCDATA[13] ; clk            ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  ADCDATA[14] ; clk            ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  ADCDATA[15] ; clk            ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  ADCDATA[16] ; clk            ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  ADCDATA[17] ; clk            ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  ADCDATA[18] ; clk            ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  ADCDATA[19] ; clk            ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  ADCDATA[20] ; clk            ; 3.625 ; 3.625 ; Rise       ; clk             ;
;  ADCDATA[21] ; clk            ; 3.824 ; 3.824 ; Rise       ; clk             ;
;  ADCDATA[22] ; clk            ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  ADCDATA[23] ; clk            ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  ADCDATA[24] ; clk            ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  ADCDATA[25] ; clk            ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  ADCDATA[26] ; clk            ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ADCDATA[27] ; clk            ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  ADCDATA[28] ; clk            ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  ADCDATA[29] ; clk            ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  ADCDATA[30] ; clk            ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  ADCDATA[31] ; clk            ; 3.639 ; 3.639 ; Rise       ; clk             ;
; AUD_DACDAT   ; clk            ; 5.811 ; 5.811 ; Rise       ; clk             ;
; AUD_MCLK     ; clk            ; 4.619 ; 4.619 ; Rise       ; clk             ;
; I2C_SCLK     ; clk            ; 5.526 ; 5.526 ; Rise       ; clk             ;
; I2C_SDAT     ; clk            ; 6.962 ; 6.962 ; Rise       ; clk             ;
; INIT_FINISH  ; clk            ; 5.643 ; 5.643 ; Rise       ; clk             ;
; adc_full     ; clk            ; 5.496 ; 5.496 ; Rise       ; clk             ;
; data_over    ; clk            ; 5.617 ; 5.617 ; Rise       ; clk             ;
; I2C_SCLK     ; i2c_counter[9] ; 3.460 ;       ; Rise       ; i2c_counter[9]  ;
; I2C_SCLK     ; i2c_counter[9] ;       ; 3.460 ; Fall       ; i2c_counter[9]  ;
; I2C_SDAT     ; i2c_counter[9] ; 7.659 ; 7.659 ; Fall       ; i2c_counter[9]  ;
+--------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; ADCDATA[*]   ; clk            ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  ADCDATA[0]  ; clk            ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  ADCDATA[1]  ; clk            ; 3.625 ; 3.625 ; Rise       ; clk             ;
;  ADCDATA[2]  ; clk            ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  ADCDATA[3]  ; clk            ; 3.712 ; 3.712 ; Rise       ; clk             ;
;  ADCDATA[4]  ; clk            ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  ADCDATA[5]  ; clk            ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  ADCDATA[6]  ; clk            ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  ADCDATA[7]  ; clk            ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  ADCDATA[8]  ; clk            ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  ADCDATA[9]  ; clk            ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  ADCDATA[10] ; clk            ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  ADCDATA[11] ; clk            ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  ADCDATA[12] ; clk            ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  ADCDATA[13] ; clk            ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  ADCDATA[14] ; clk            ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  ADCDATA[15] ; clk            ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  ADCDATA[16] ; clk            ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  ADCDATA[17] ; clk            ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  ADCDATA[18] ; clk            ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  ADCDATA[19] ; clk            ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  ADCDATA[20] ; clk            ; 3.625 ; 3.625 ; Rise       ; clk             ;
;  ADCDATA[21] ; clk            ; 3.824 ; 3.824 ; Rise       ; clk             ;
;  ADCDATA[22] ; clk            ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  ADCDATA[23] ; clk            ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  ADCDATA[24] ; clk            ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  ADCDATA[25] ; clk            ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  ADCDATA[26] ; clk            ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ADCDATA[27] ; clk            ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  ADCDATA[28] ; clk            ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  ADCDATA[29] ; clk            ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  ADCDATA[30] ; clk            ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  ADCDATA[31] ; clk            ; 3.639 ; 3.639 ; Rise       ; clk             ;
; AUD_DACDAT   ; clk            ; 5.065 ; 5.065 ; Rise       ; clk             ;
; AUD_MCLK     ; clk            ; 4.619 ; 4.619 ; Rise       ; clk             ;
; I2C_SCLK     ; clk            ; 5.397 ; 5.397 ; Rise       ; clk             ;
; I2C_SDAT     ; clk            ; 5.669 ; 5.669 ; Rise       ; clk             ;
; INIT_FINISH  ; clk            ; 5.643 ; 5.643 ; Rise       ; clk             ;
; adc_full     ; clk            ; 5.496 ; 5.496 ; Rise       ; clk             ;
; data_over    ; clk            ; 5.617 ; 5.617 ; Rise       ; clk             ;
; I2C_SCLK     ; i2c_counter[9] ; 3.460 ;       ; Rise       ; i2c_counter[9]  ;
; I2C_SCLK     ; i2c_counter[9] ;       ; 3.460 ; Fall       ; i2c_counter[9]  ;
; I2C_SDAT     ; i2c_counter[9] ; 6.317 ; 6.317 ; Fall       ; i2c_counter[9]  ;
+--------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; I2C_SDAT  ; clk        ; 4.923 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; I2C_SDAT  ; clk        ; 4.761 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 4.923     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 4.761     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -8.058   ; -2.549  ; -1.037   ; 1.097   ; -1.380              ;
;  clk             ; -8.058   ; -2.549  ; N/A      ; N/A     ; -1.380              ;
;  i2c_counter[9]  ; -0.651   ; 0.101   ; -1.037   ; 1.097   ; -0.500              ;
;  music_clk       ; -1.266   ; 0.256   ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS  ; -513.105 ; -13.263 ; -3.617   ; 0.0     ; -180.38             ;
;  clk             ; -501.680 ; -13.263 ; N/A      ; N/A     ; -168.380            ;
;  i2c_counter[9]  ; -1.297   ; 0.000   ; -3.617   ; 0.000   ; -4.000              ;
;  music_clk       ; -10.128  ; 0.000   ; N/A      ; N/A     ; -8.000              ;
+------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCDAT  ; clk        ; 4.922 ; 4.922 ; Rise       ; clk             ;
; AUD_ADCLRCK ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
; AUD_BCLK    ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
; Reset_n     ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; AUD_ADCDAT  ; clk        ; -2.440 ; -2.440 ; Rise       ; clk             ;
; AUD_ADCLRCK ; clk        ; -2.484 ; -2.484 ; Rise       ; clk             ;
; AUD_BCLK    ; clk        ; -2.436 ; -2.436 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -2.385 ; -2.385 ; Rise       ; clk             ;
; Reset_n     ; clk        ; -2.454 ; -2.454 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; ADCDATA[*]   ; clk            ; 6.838  ; 6.838  ; Rise       ; clk             ;
;  ADCDATA[0]  ; clk            ; 6.820  ; 6.820  ; Rise       ; clk             ;
;  ADCDATA[1]  ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[2]  ; clk            ; 6.337  ; 6.337  ; Rise       ; clk             ;
;  ADCDATA[3]  ; clk            ; 6.547  ; 6.547  ; Rise       ; clk             ;
;  ADCDATA[4]  ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[5]  ; clk            ; 6.586  ; 6.586  ; Rise       ; clk             ;
;  ADCDATA[6]  ; clk            ; 6.559  ; 6.559  ; Rise       ; clk             ;
;  ADCDATA[7]  ; clk            ; 6.342  ; 6.342  ; Rise       ; clk             ;
;  ADCDATA[8]  ; clk            ; 6.787  ; 6.787  ; Rise       ; clk             ;
;  ADCDATA[9]  ; clk            ; 6.360  ; 6.360  ; Rise       ; clk             ;
;  ADCDATA[10] ; clk            ; 6.548  ; 6.548  ; Rise       ; clk             ;
;  ADCDATA[11] ; clk            ; 6.552  ; 6.552  ; Rise       ; clk             ;
;  ADCDATA[12] ; clk            ; 6.590  ; 6.590  ; Rise       ; clk             ;
;  ADCDATA[13] ; clk            ; 6.363  ; 6.363  ; Rise       ; clk             ;
;  ADCDATA[14] ; clk            ; 6.551  ; 6.551  ; Rise       ; clk             ;
;  ADCDATA[15] ; clk            ; 6.576  ; 6.576  ; Rise       ; clk             ;
;  ADCDATA[16] ; clk            ; 6.319  ; 6.319  ; Rise       ; clk             ;
;  ADCDATA[17] ; clk            ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  ADCDATA[18] ; clk            ; 6.366  ; 6.366  ; Rise       ; clk             ;
;  ADCDATA[19] ; clk            ; 6.838  ; 6.838  ; Rise       ; clk             ;
;  ADCDATA[20] ; clk            ; 6.336  ; 6.336  ; Rise       ; clk             ;
;  ADCDATA[21] ; clk            ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  ADCDATA[22] ; clk            ; 6.556  ; 6.556  ; Rise       ; clk             ;
;  ADCDATA[23] ; clk            ; 6.578  ; 6.578  ; Rise       ; clk             ;
;  ADCDATA[24] ; clk            ; 6.790  ; 6.790  ; Rise       ; clk             ;
;  ADCDATA[25] ; clk            ; 6.564  ; 6.564  ; Rise       ; clk             ;
;  ADCDATA[26] ; clk            ; 6.367  ; 6.367  ; Rise       ; clk             ;
;  ADCDATA[27] ; clk            ; 6.349  ; 6.349  ; Rise       ; clk             ;
;  ADCDATA[28] ; clk            ; 6.818  ; 6.818  ; Rise       ; clk             ;
;  ADCDATA[29] ; clk            ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  ADCDATA[30] ; clk            ; 6.571  ; 6.571  ; Rise       ; clk             ;
;  ADCDATA[31] ; clk            ; 6.353  ; 6.353  ; Rise       ; clk             ;
; AUD_DACDAT   ; clk            ; 11.081 ; 11.081 ; Rise       ; clk             ;
; AUD_MCLK     ; clk            ; 8.378  ; 8.378  ; Rise       ; clk             ;
; I2C_SCLK     ; clk            ; 10.464 ; 10.464 ; Rise       ; clk             ;
; I2C_SDAT     ; clk            ; 13.384 ; 13.384 ; Rise       ; clk             ;
; INIT_FINISH  ; clk            ; 10.707 ; 10.707 ; Rise       ; clk             ;
; adc_full     ; clk            ; 10.243 ; 10.243 ; Rise       ; clk             ;
; data_over    ; clk            ; 10.512 ; 10.512 ; Rise       ; clk             ;
; I2C_SCLK     ; i2c_counter[9] ; 6.678  ;        ; Rise       ; i2c_counter[9]  ;
; I2C_SCLK     ; i2c_counter[9] ;        ; 6.678  ; Fall       ; i2c_counter[9]  ;
; I2C_SDAT     ; i2c_counter[9] ; 15.164 ; 15.164 ; Fall       ; i2c_counter[9]  ;
+--------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; ADCDATA[*]   ; clk            ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  ADCDATA[0]  ; clk            ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  ADCDATA[1]  ; clk            ; 3.625 ; 3.625 ; Rise       ; clk             ;
;  ADCDATA[2]  ; clk            ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  ADCDATA[3]  ; clk            ; 3.712 ; 3.712 ; Rise       ; clk             ;
;  ADCDATA[4]  ; clk            ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  ADCDATA[5]  ; clk            ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  ADCDATA[6]  ; clk            ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  ADCDATA[7]  ; clk            ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  ADCDATA[8]  ; clk            ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  ADCDATA[9]  ; clk            ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  ADCDATA[10] ; clk            ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  ADCDATA[11] ; clk            ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  ADCDATA[12] ; clk            ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  ADCDATA[13] ; clk            ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  ADCDATA[14] ; clk            ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  ADCDATA[15] ; clk            ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  ADCDATA[16] ; clk            ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  ADCDATA[17] ; clk            ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  ADCDATA[18] ; clk            ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  ADCDATA[19] ; clk            ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  ADCDATA[20] ; clk            ; 3.625 ; 3.625 ; Rise       ; clk             ;
;  ADCDATA[21] ; clk            ; 3.824 ; 3.824 ; Rise       ; clk             ;
;  ADCDATA[22] ; clk            ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  ADCDATA[23] ; clk            ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  ADCDATA[24] ; clk            ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  ADCDATA[25] ; clk            ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  ADCDATA[26] ; clk            ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ADCDATA[27] ; clk            ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  ADCDATA[28] ; clk            ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  ADCDATA[29] ; clk            ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  ADCDATA[30] ; clk            ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  ADCDATA[31] ; clk            ; 3.639 ; 3.639 ; Rise       ; clk             ;
; AUD_DACDAT   ; clk            ; 5.065 ; 5.065 ; Rise       ; clk             ;
; AUD_MCLK     ; clk            ; 4.619 ; 4.619 ; Rise       ; clk             ;
; I2C_SCLK     ; clk            ; 5.397 ; 5.397 ; Rise       ; clk             ;
; I2C_SDAT     ; clk            ; 5.669 ; 5.669 ; Rise       ; clk             ;
; INIT_FINISH  ; clk            ; 5.643 ; 5.643 ; Rise       ; clk             ;
; adc_full     ; clk            ; 5.496 ; 5.496 ; Rise       ; clk             ;
; data_over    ; clk            ; 5.617 ; 5.617 ; Rise       ; clk             ;
; I2C_SCLK     ; i2c_counter[9] ; 3.460 ;       ; Rise       ; i2c_counter[9]  ;
; I2C_SCLK     ; i2c_counter[9] ;       ; 3.460 ; Fall       ; i2c_counter[9]  ;
; I2C_SDAT     ; i2c_counter[9] ; 6.317 ; 6.317 ; Fall       ; i2c_counter[9]  ;
+--------------+----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 102163   ; 0        ; 0        ; 0        ;
; i2c_counter[9] ; clk            ; 6        ; 14       ; 0        ; 0        ;
; music_clk      ; clk            ; 2        ; 2        ; 0        ; 0        ;
; clk            ; i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; i2c_counter[9] ; i2c_counter[9] ; 0        ; 0        ; 0        ; 10       ;
; music_clk      ; music_clk      ; 100      ; 0        ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 102163   ; 0        ; 0        ; 0        ;
; i2c_counter[9] ; clk            ; 6        ; 14       ; 0        ; 0        ;
; music_clk      ; clk            ; 2        ; 2        ; 0        ; 0        ;
; clk            ; i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; i2c_counter[9] ; i2c_counter[9] ; 0        ; 0        ; 0        ; 10       ;
; music_clk      ; music_clk      ; 100      ; 0        ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Recovery Transfers                                                      ;
+------------+----------------+----------+----------+----------+----------+
; From Clock ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------+----------+----------+----------+----------+
; clk        ; i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
+------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Removal Transfers                                                       ;
+------------+----------------+----------+----------+----------+----------+
; From Clock ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------+----------+----------+----------+----------+
; clk        ; i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
+------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 161   ; 161  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 85    ; 85   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 25 19:10:40 2013
Info: Command: quartus_sta audiopart -c audiopart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'audiopart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name music_clk music_clk
    Info (332105): create_clock -period 1.000 -name i2c_counter[9] i2c_counter[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.058
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.058      -501.680 clk 
    Info (332119):    -1.266       -10.128 music_clk 
    Info (332119):    -0.651        -1.297 i2c_counter[9] 
Info (332146): Worst-case hold slack is -2.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.549       -13.263 clk 
    Info (332119):     0.101         0.000 i2c_counter[9] 
    Info (332119):     0.553         0.000 music_clk 
Info (332146): Worst-case recovery slack is -1.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.037        -3.617 i2c_counter[9] 
Info (332146): Worst-case removal slack is 1.630
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.630         0.000 i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -168.380 clk 
    Info (332119):    -0.500        -8.000 music_clk 
    Info (332119):    -0.500        -4.000 i2c_counter[9] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.091      -149.193 clk 
    Info (332119):    -0.091        -0.728 music_clk 
    Info (332119):     0.206         0.000 i2c_counter[9] 
Info (332146): Worst-case hold slack is -1.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.552        -9.197 clk 
    Info (332119):     0.215         0.000 i2c_counter[9] 
    Info (332119):     0.256         0.000 music_clk 
Info (332146): Worst-case recovery slack is -0.292
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.292        -0.943 i2c_counter[9] 
Info (332146): Worst-case removal slack is 1.097
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.097         0.000 i2c_counter[9] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -168.380 clk 
    Info (332119):    -0.500        -8.000 music_clk 
    Info (332119):    -0.500        -4.000 i2c_counter[9] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Mon Nov 25 19:10:43 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


