module GanadorBlock(input clk, rst, entrada, revisar, output gana);
//		logic [] salida
	always

	Ganador fila0(clk, rst, entrada0, salida0);//0-1-2
	Ganador fila1(clk, rst, entrada1, salida0);//3-4-5
	Ganador fila2(clk, rst, entrada2, salida0);//6-7-8
	
	Ganador column0(clk, rst, entrada3, salida0);//0-3-6
	Ganador column1(clk, rst, entrada4, salida0);//1-4-7
	Ganador column2(clk, rst, entrada5, salida0);//2-5-8
	
	Ganador diag0(clk, rst, entrada6, salida0);//0-4-8
	Ganador diag1(clk, rst, entrada7, salida0);//2-4-6
	

endmodule 