"use strict";(self.webpackChunkreti_logiche_esercitazioni=self.webpackChunkreti_logiche_esercitazioni||[]).push([[2553],{5771:(e,i,t)=>{t.r(i),t.d(i,{assets:()=>a,contentTitle:()=>c,default:()=>m,frontMatter:()=>r,metadata:()=>s,toc:()=>u});var n=t(4848),o=t(8453);const r={},c=void 0,s={id:"esercitazioni/Verilog/Documentazione/Sintassi per reti combinatorie",title:"Sintassi per reti combinatorie",description:"",source:"@site/docs/esercitazioni/Verilog/Documentazione/2. Sintassi per reti combinatorie.mdx",sourceDirName:"esercitazioni/Verilog/Documentazione",slug:"/esercitazioni/Verilog/Documentazione/Sintassi per reti combinatorie",permalink:"/reti-logiche-esercitazioni/esercitazioni/Verilog/Documentazione/Sintassi per reti combinatorie",draft:!1,unlisted:!1,tags:[],version:"current",sidebarPosition:2,frontMatter:{},sidebar:"esercitazioniSidebar",previous:{title:"Documentazione",permalink:"/reti-logiche-esercitazioni/category/documentazione-1"},next:{title:"Uso di VS Code",permalink:"/reti-logiche-esercitazioni/esercitazioni/VS-Code"}},a={},u=[];function l(e){return(0,n.jsx)(n.Fragment,{})}function m(e={}){const{wrapper:i}={...(0,o.R)(),...e.components};return i?(0,n.jsx)(i,{...e,children:(0,n.jsx)(l,{...e})}):l()}},8453:(e,i,t)=>{t.d(i,{R:()=>c,x:()=>s});var n=t(6540);const o={},r=n.createContext(o);function c(e){const i=n.useContext(r);return n.useMemo((function(){return"function"==typeof e?e(i):{...i,...e}}),[i,e])}function s(e){let i;return i=e.disableParentContext?"function"==typeof e.components?e.components(o):e.components||o:c(e.components),n.createElement(r.Provider,{value:i},e.children)}}}]);