<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:26:08.268</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7020528</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.08.02</openDate><openNumber>10-2024-0118100</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.24</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.06.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 반도체 장치는 제 1 산화물을 가지는 제 1 트랜지스터와, 제 2 산화물을 가지는 제 2 트랜지스터와, 제 3 산화물을 가진다. 제 1 산화물은 제 1 트랜지스터의 채널 형성 영역을 가진다. 제 2 산화물은 제 2 트랜지스터의 채널 형성 영역을 가진다. 제 3 산화물은 제 1 산화물 및 제 2 산화물과 같은 재료를 가진다. 제 3 산화물은 제 1 산화물 및 제 2 산화물과 각각 분리되어 있다. 상면에서 보았을 때, 제 3 산화물은 제 1 산화물과 제 2 산화물 사이에 위치한다. 제 3 산화물은 제 1 산화물 및 제 2 산화물과 같은 층에 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.06.15</internationOpenDate><internationOpenNumber>WO2023105339</internationOpenNumber><internationalApplicationDate>2022.11.25</internationalApplicationDate><internationalApplicationNumber>PCT/IB2022/061407</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 산화물을 가지는 제 1 트랜지스터와, 제 2 산화물을 가지는 제 2 트랜지스터와, 제 3 산화물을 가지고,상기 제 1 산화물은 상기 제 1 트랜지스터의 채널 형성 영역을 가지고,상기 제 2 산화물은 상기 제 2 트랜지스터의 채널 형성 영역을 가지고,상기 제 3 산화물은 상기 제 1 산화물 및 상기 제 2 산화물과 같은 재료를 가지고,상기 제 3 산화물은 상기 제 1 산화물 및 상기 제 2 산화물과 각각 분리되어 있고,상면에서 보았을 때, 상기 제 3 산화물은 상기 제 1 산화물과 상기 제 2 산화물 사이에 위치하고,상기 제 3 산화물은 상기 제 1 산화물 및 상기 제 2 산화물과 같은 층에 배치되고,상기 제 3 산화물은 트랜지스터의 채널 형성 영역으로서의 기능을 가지지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 트랜지스터가 가지는 게이트 전극은 상기 제 1 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 폭이 1nm 이상 20nm 이하인 영역을 가지고,상기 제 2 트랜지스터가 가지는 게이트 전극은 상기 제 2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 폭이 1nm 이상 20nm 이하인 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 회로를 가지는 반도체 장치로서,상기 회로는 트랜지스터와, 상기 트랜지스터를 포함하는 제 1 영역을 가지고,상기 트랜지스터는 채널 형성 영역에 제 1 산화물을 가지고,상기 제 1 영역에 제 2 산화물이 제공되고,상기 제 2 산화물은 상기 제 1 산화물과 같은 재료를 가지고,상기 제 2 산화물은 상기 제 1 산화물과 분리되어 있고,상기 제 1 영역은 상기 트랜지스터의 상기 채널 형성 영역을 적어도 포함하도록, 상면에서 보았을 때 정사각형으로 구분되고,상기 제 1 영역의 면적과, 상기 회로의 트랜지스터 밀도로부터 환산한 트랜지스터 하나당 점유 면적은 동등하고,상면에서 보았을 때, 상기 제 1 영역은 상기 제 1 산화물의 적어도 일부 및 상기 제 2 산화물과 중첩되고,상기 제 2 산화물은 트랜지스터의 채널 형성 영역으로서의 기능을 가지지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 트랜지스터가 가지는 게이트 전극은 상기 트랜지스터의 채널 길이 방향의 단면에서 보았을 때 폭이 1nm 이상 20nm 이하인 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 회로를 가지는 반도체 장치로서,상기 회로는 트랜지스터와, 상기 트랜지스터를 포함하는 제 1 영역을 가지고,상기 트랜지스터는 게이트 전극으로서 기능하는 제 1 도전체와, 채널 형성 영역을 가지는 산화물을 가지고,상기 제 1 영역에, 상기 산화물과 중첩되지 않는 제 2 도전체가 제공되고,상기 제 2 도전체는 상기 제 1 도전체와 같은 재료를 가지고,상기 제 2 도전체는 상기 제 1 도전체와 분리되어 있고,상기 제 1 영역은 상기 트랜지스터의 상기 채널 형성 영역을 적어도 포함하도록, 상면에서 보았을 때 정사각형으로 구분되고,상기 제 1 영역의 면적과, 상기 회로의 트랜지스터 밀도로부터 환산한 트랜지스터 하나당 점유 면적은 동등하고,상면에서 보았을 때, 상기 제 1 영역은 상기 제 1 도전체의 적어도 일부 및 상기 제 2 도전체와 중첩되고,상기 제 2 도전체는 트랜지스터의 게이트 전극으로서의 기능을 가지지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 1 도전체는 상기 트랜지스터의 채널 길이 방향의 단면에서 보았을 때 폭이 1nm 이상 20nm 이하인 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,상기 회로의 트랜지스터 밀도는 1개/μm2 이상 1000개/μm2 이하인, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>쿠니타케 히토시 </name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 타츠야 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)</address><code>919980004179</code><country>대한민국</country><engName>LEE, Hwa Ik</engName><name>이화익</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.12.10</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-201198</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.06.20</receiptDate><receiptNumber>1-1-2024-0665228-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.07.12</receiptDate><receiptNumber>1-5-2024-0114819-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.10.24</receiptDate><receiptNumber>1-1-2025-1186857-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.24</receiptDate><receiptNumber>1-1-2025-1186858-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2025.10.24</receiptDate><receiptNumber>1-1-2025-1186859-98</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247020528.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9339559129063016ad7f96d21d50528f2813a358838cb7a1cec3e2a49220840bcccd4441ff99f3c54b64fdf8d932053c7198d69e8086e65683</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfcd380b118e10091f884ac6e4ca4bc7e2d8f44156d63012312e3244cab193b1e9a155175880db370e7dfda764a48fd5fb7067f135f83b15c9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>