============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:39 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:40 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:40 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:40 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:41 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:41 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:42 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:42 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:42 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:44:43 am
  Module:                 alu
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance          Module        Cells  Cell Area  Net Area   Total Area  Wireload     
------------------------------------------------------------------------------------------
alu                                    64        230         0          230    <none> (D) 
  sum_unit      summation_unit         32        131         0          131    <none> (D) 
  gen_prop_inst gen_prop_unit          16         60         0           60    <none> (D) 
  carry_unit4   base4_carry_unit_3      4         10         0           10    <none> (D) 
  carry_unit3   base4_carry_unit_2      4         10         0           10    <none> (D) 
  carry_unit2   base4_carry_unit_1      4         10         0           10    <none> (D) 
  carry_unit1   base4_carry_unit        4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
