#ifndef ARM_INTERRUPTS
#define ARM_INTERRUPTS

#include <stdint.h>
//$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$

const uint16_t InterTableSize = 198;
uint16_t InterruptTableARM[InterTableSize] =
{
	0xBFFF, 0x2001, // Pointer on RAMEND for stack
	0x018D, 0x0800, // Pointer on ResetHandler
	0x0000, 0x0000,	// NMI
	0x0000, 0x0000,	// Hardfault              
	0x0000, 0x0000,	// MemManage
	0x0000, 0x0000,	// BusFault
	0x0000, 0x0000,	// UsageFault
	0x0000, 0x0000,	//                       
	0x0000, 0x0000,	// SVCall
	0x0000, 0x0000,	// Debug Monitor
	0x0000, 0x0000,	//                       
	0x0000, 0x0000,	// PendSV
	0x0000, 0x0000,	// SysTick
	0x0000, 0x0000,	// WWDG
	0x0000, 0x0000,	// PVD
	0x0000, 0x0000,	// TAMP_STAMP
	0x0000, 0x0000,	// RTC_WKUP
	0x0000, 0x0000,	// FLASH
	0x0000, 0x0000,	// RCC
	0x0000, 0x0000,	// EXTI0
	0x0000, 0x0000,	// EXTI2
	0x0000, 0x0000,	// EXTI3
	0x0000, 0x0000,	// EXTI4
	0x0000, 0x0000,	// DMA1_Stream0
	0x0000, 0x0000,	// DMA1_Stream1
	0x0000, 0x0000,	// DMA1_Stream2
	0x0000, 0x0000,	// DMA1_Stream3
	0x0000, 0x0000,	// DMA1_Stream4
	0x0000, 0x0000,	// DMA1_Stream5
	0x0000, 0x0000,	// DMA1_Stream6
	0x0000, 0x0000,	// ADC
	0x0000, 0x0000,	// CAN1_TX
	0x0000, 0x0000,	// CAN1_RX0
	0x0000, 0x0000,	// CAN1_RX1
	0x0000, 0x0000,	// CAN1_SCE
	0x0000, 0x0000,	// EXTI9_5
	0x0000, 0x0000,	// TIM1_BRK_TIM9
	0x0000, 0x0000,	// TIM1_UP_TIM10
	0x0000, 0x0000,	// TIM1_TRG_COM_TIM11
	0x0000, 0x0000,	// TIM1_CC
	0x0000, 0x0000,	// TIM2
	0x0000, 0x0000,	// TIM3
	0x0000, 0x0000,	// TIM4
	0x0000, 0x0000,	// I2C1_EV
	0x0000, 0x0000,	// I2C1_ER
	0x0000, 0x0000,	// I2C2_EV
	0x0000, 0x0000,	// I2C2_ER
	0x0000, 0x0000,	// SPI1
	0x0000, 0x0000,	// SPI2
	0x0000, 0x0000,	// USART1
	0x0000, 0x0000,	// USART2
	0x0000, 0x0000,	// USART3
	0x0000, 0x0000,	// EXTI5_10
	0x0000, 0x0000,	// RTC_Alarm
	0x0000, 0x0000,	// OTG_FS WKUP
	0x0000, 0x0000,	// TIM8_BRK_TIM12
	0x0000, 0x0000,	// TIM8_UP_TIM13
	0x0000, 0x0000,	// TIM8_TRG_COM_TIM14
	0x0000, 0x0000,	// TIM8_CC
	0x0000, 0x0000,	// DMA1_Stream7
	0x0000, 0x0000,	// FSMC
	0x0000, 0x0000,	// SDIO
	0x0000, 0x0000,	// TIM5
	0x0000, 0x0000,	// SPI3
	0x0000, 0x0000,	// UART4
	0x0000, 0x0000,	// UART5
	0x0000, 0x0000,	// TIM6_DAC
	0x0000, 0x0000,	// TIM7
	0x0000, 0x0000,	// DMA2_Stream0
	0x0000, 0x0000,	// DMA2_Stream1
	0x0000, 0x0000,	// DMA2_Stream2
	0x0000, 0x0000,	// DMA2_Stream3
	0x0000, 0x0000,	// DMA2_Stream4
	0x0000, 0x0000,	// ETH
	0x0000, 0x0000,	// ETH_WKUP
	0x0000, 0x0000,	// CAN2_TX
	0x0000, 0x0000,	// CAN2_RX0
	0x0000, 0x0000,	// CAN2_RX1
	0x0000, 0x0000,	// CAN2_SCE
	0x0000, 0x0000,	// OTG_FS
	0x0000, 0x0000,	// DMA2_Stream5
	0x0000, 0x0000,	// DMA2_Stream6
	0x0000, 0x0000,	// DMA2_Stream7
	0x0000, 0x0000,	// USART6
	0x0000, 0x0000,	// I2C3_EV
	0x0000, 0x0000,	// I2C3_ER
	0x0000, 0x0000,	// OTG_HS_EP1_OUT
	0x0000, 0x0000,	// OTG_HS_EP1_IN
	0x0000, 0x0000,	// OTG_HS_WKUP
	0x0000, 0x0000,	// OTG_HS
	0x0000, 0x0000,	// DCMI
	0x0000, 0x0000,	// CRYP
 	0x0000, 0x0000,	// HASH_RNG
 	0x0000, 0x0000,	// FPU
 	0x0000, 0x0000,	// UART7
 	0x0000, 0x0000,	// UART8
 	0x0000, 0x0000,	// SPI4
 	0x0000, 0x0000,	// SPI5
 	0x0000, 0x0000	// SPI6
};
//$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$$

#endif
