# ThreeBusMultiplier - VHDL Project

## ğŸ“˜ Description

Ce projet implÃ©mente un **multiplicateur de trois bus de donnÃ©es 8 bits** en VHDL.  
Le composant reÃ§oit trois valeurs (`A`, `B`, `C`) sur trois cycles d'horloge consÃ©cutifs, calcule les produits `(AÃ—B)`, `(AÃ—C)` et `(BÃ—C)`, puis les fournit sur un **bus de sortie 16 bits** sur trois cycles consÃ©cutifs.

L'entrÃ©e `valid_in` signale le dÃ©but d'une sÃ©quence d'entrÃ©e (`A` valide), et la sortie `valid_out` signale le dÃ©but d'une sÃ©quence de rÃ©sultats.

## ğŸ“ Fonctionnement

- **EntrÃ©es** :
  - `A_in`, `B_in`, `C_in` : DonnÃ©es 8 bits
  - `clk` : Horloge
  - `reset` : RÃ©initialisation
  - `valid_in` : Signal dâ€™indication de validitÃ© de `A`

- **Sorties** :
  - `result` : Produit (16 bits)
  - `valid_out` : Signal haut pendant le 1er rÃ©sultat

- **SÃ©quence temporelle** :

| Cycle | EntrÃ©es         | Ã‰tat      | Sortie       |
|-------|------------------|-----------|--------------|
| T0    | `valid_in = 1`, A | IDLE â†’ STORE_B | -            |
| T1    | B                | STORE_B â†’ STORE_C | -         |
| T2    | C                | STORE_C â†’ CALC1 | -            |
| T3    | -                | CALC1     | A Ã— B (valid_out = 1) |
| T4    | -                | CALC2     | A Ã— C        |
| T5    | -                | CALC3     | B Ã— C        |
| T6    | -                | Retour Ã  IDLE   | -        |

## ğŸ“ Fichiers

- `ThreeBusMultiplier.vhd` : Composant principal
- `tb_ThreeBusMultiplier.vhd` : Testbench
- `README.md` : Documentation du projet

## ğŸš€ Simulation

### Avec GHDL (exemple ligne de commande)

```bash
ghdl -a ThreeBusMultiplier.vhd
ghdl -a tb_ThreeBusMultiplier.vhd
ghdl -e tb_ThreeBusMultiplier
ghdl -r tb_ThreeBusMultiplier --vcd=wave.vcd
gtkwave wave.vcd
