[![Review Assignment Due Date](https://classroom.github.com/assets/deadline-readme-button-22041afd0340ce965d47ae6ef1cefeee28c7c493a6346c4f15d667ab976d596c.svg)](https://classroom.github.com/a/sEFmt2_p)
[![Open in Visual Studio Code](https://classroom.github.com/assets/open-in-vscode-2e0aaae1b6195c2367325f4f02e2d04e9abb55f0b24a779b69b11b9e10269abc.svg)](https://classroom.github.com/online_ide?assignment_repo_id=20979145&assignment_repo_type=AssignmentRepo)
# Lab02 - Unidad Aritm√©tico-L√≥gica.

# Integrantes

* [David Enrique Bar√≥n Rubio](https://github.com/Dai-En)
* [Daniel Andr√©s Ramirez Morales](https://github.com/daramirezmor)
* [Indaliria Valentina Cardona Corredor](https://github.com/valentinacardona07)

# Informe

Indice:

- [Lab02 - Unidad Aritm√©tico-L√≥gica.](#lab02---unidad-aritm√©tico-l√≥gica)
- [Integrantes](#integrantes)
- [Informe](#informe)
  - [Dise√±o implementado](#dise√±o-implementado)
    - [Descripci√≥n](#descripci√≥n)
    - [Estructura general del sistema](#estructura-general-del-sistema)
    - [Se√±ales principales del dise√±o](#se√±ales-principales-del-dise√±o)
    - [Operaciones implementadas](#operaciones-implementadas)
    - [Descripci√≥n de los modulos](#descripci√≥n-de-los-modulos)
  - [Simulaciones](#simulaciones)
  - [Implementaci√≥n](#implementaci√≥n)
  - [Conclusiones](#conclusiones)
  - [Referencias](#referencias)

## Dise√±o implementado
![alt text](image-1.png)
### Descripci√≥n
La Unidad L√≥gica y Aritm√©tica (ALU) dise√±ada realiza operaciones entre dos operandos de 4 bits (A y B) mediante un c√≥digo de control de tres bits (opcode). Todas las se√±ales se manejan como **vectores sin signo**, lo que significa que los valores representados corresponden a enteros binarios positivos comprendidos entre 0 y 15.
En consecuencia, las operaciones de suma, resta, multiplicaci√≥n, corrimiento y XOR se realizan considerando √∫nicamente su magnitud binaria, sin interpretar ning√∫n bit como signo.

#### ‚öôÔ∏è Estructura general del sistema

El m√≥dulo principal (`ALU.v`) integra de manera **estructural** los distintos bloques funcionales desarrollados individualmente:

- `suma4bits.v` : operaci√≥n de suma aritm√©tica sin signo.  
- `Resta4bits.v` : resta sin signo implementada por complemento a dos.  
- `Multiplicador4bits.v` : multiplicaci√≥n binaria entre operandos de 4 bits.  
- `ModuloXor.v` : operaci√≥n l√≥gica XOR bit a bit.  
- `Mover_Izquierda.v` : corrimiento l√≥gico a la izquierda (m√°ximo 3 posiciones).

Cada subm√≥dulo entrega su resultado parcial y una se√±al interna de `overflow` hacia la unidad superior, que selecciona el resultado final a trav√©s de un **multiplexor controlado por `opcode[2:0]`**.

#### üß© Se√±ales principales del dise√±o

| Se√±al | Descripci√≥n | Tipo |
|-------|--------------|------|
| `A[3:0]`, `B[3:0]` | Operandos de entrada de 4 bits sin signo | Entrada |
| `opcode[2:0]` | C√≥digo que define la operaci√≥n a realizar | Entrada |
| `Y[3:0]` | Resultado de la operaci√≥n seleccionada | Salida |
| `overflow` | Bandera de desbordamiento | Salida |
| `zero` | Bandera de resultado nulo | Salida |

**Condiciones de las banderas:**
- `overflow` = 1 cuando se excede el rango de 4 bits (dependiendo de la operaci√≥n).  
- `zero` = 1 si `Y == 4'b0000`.

#### üßÆ Operaciones implementadas

| C√≥digo `opcode` | Operaci√≥n | Descripci√≥n | Expresi√≥n funcional |
|--------------|------------|-------------|----------------------|
| `000` | **Suma** | Suma binaria entre `A` y `B` | `result = A + B` |
| `001` | **Resta** | Diferencia `A - B` mediante complemento a dos | `result = A + (~B + 1)` |
| `010` | **Corrimiento Izquierda** | Desplaza `A` seg√∫n `B[1:0]` (m√°x 3)|  `result = A << B[1:0]`|
| `011` | **XOR** | Operaci√≥n l√≥gica bit a bit | `result = A ^ B` |
| `100` | **Multiplicaci√≥n** | Producto entre `A` y `B` (solo 4 LSB)  | `result = (A * B)[3:0]` |

#### üß± Descripci√≥n de los subm√≥dulos

##### üîπ `suma4bits.v`
Implementa un sumador de 4 bits con acarreo.  
El resultado se obtiene concatenando el carry de salida y los bits de suma intermedios:
```verilog
assign {Cout, So} = A + B + Ci;
```
El bit Cout representa el overflow de la suma.

##### üîπ `Resta4bits.v`
La resta se realiza aplicando complemento a dos sobre `B`:
```verilog
assign {Cout, Resta} = A + (~B + 1);
```
El overflow o borrow se produce cuando `A < B`.
El resultado se mantiene en aritm√©tica sin signo, sin interpretaci√≥n negativa.
##### üîπ `Multiplicador4bits.v`
Genera un producto de 8 bits (`producto[7:0] = A * B`).
La ALU toma √∫nicamente los cuatro bits menos significativos:
```verilog
assign result = producto[3:0];
assign overflow = |producto[7:4];
```
El `overflow` se activa si alguno de los bits altos es distinto de cero.
##### üîπ `ModuloXor.v`
Realiza la operaci√≥n l√≥gica XOR bit a bit:
```verilog
assign result = A ^ B;
assign overflow = 1'b0;
```
No genera desbordamiento, ya que no se trata de una operaci√≥n aritm√©tica.
##### üîπ `Mover_Izquierda.v`
Desplaza el valor de `A` hacia la izquierda seg√∫n `B[1:0]`:
```verilog
assign result = A << B[1:0];
```
El overflow se activa cuando un bit ‚Äò1‚Äô es desplazado fuera del rango de 4 bits.
El desplazamiento m√°ximo permitido es de 3 posiciones.


## Simulaciones 

Se hicieron simulaciones en GTKwave en principio, de los m√≥dulos por separado, comprobando as√≠ el correcto funcionamiento de la suma de 4bits, la resta, multiplicaci√≠n, XOR y corrimiento. Esto funcion√≥ adecuadamente, no obstante, hubo inconvenientes a la hora de implementar un testbench general.

## Implementaci√≥n
Las siguientes im√°genes muestran el montaje utilizado para la **implementaci√≥n de la ALU**.  
Se emplearon **switches externos** para las entradas `A[3:0]` y `B[3:0]`, los **switches de la tarjeta** para seleccionar el **opcode** (`op[2:0]`), y **10 LEDs** para las salidas: **8** asignados a la salida `Y[7:0]` y **2** a las banderas `zero` y `overflow`.  
Para garantizar niveles l√≥gicos definidos, se usaron **resistencias pull-down** tanto en las **entradas** como en las **salidas**.

Para la implementaci√≥n f√≠sica del dise√±o y la verificaci√≥n de su funcionamiento se emple√≥ la FPGA Zybo Z7 como unidad de procesamiento principal. La carga del c√≥digo se realiza a trav√©s del software Vivado de Xilinx. El procedimiento comienza con la creaci√≥n de un nuevo proyecto, en el cual se a√±ade el archivo del dise√±o como Design Source y, en caso de querer realizar simulaciones, el testbench como Simulation Source. Cabe aclarar que tambi√©n se hizo simulaci√≥n con el programa GTKWave.

Posteriormente, se lleva a cabo el flujo t√≠pico de dise√±o: an√°lisis RTL, s√≠ntesis, implementaci√≥n, generaci√≥n del bitstream y, finalmente, la programaci√≥n de la FPGA. Para garantizar el correcto funcionamiento del sistema, es necesario definir la asignaci√≥n de pines utilizando el archivo Master.xdc (disponible en la carpeta de fuentes del repositorio en GitHub). Con base en dicha asignaci√≥n, se conectan adecuadamente los elementos del circuito a sus correspondientes pines f√≠sicos.

La selecci√≥n de pines se realiz√≥ tomando como referencia el manual de usuario oficial de la Zybo Z7, disponible en la p√°gina de Digilent. Con ayuda del diagrama ilustrativo y la tabla de pines, se definieron las conexiones de alimentaci√≥n, tierra, se√±ales de entrada y salida hacia la protoboard. En particular, se emplearon todos los pines disponibles(menos los de alimentaci√≥n y GND) del conector Pmod JC para las se√±ales de entrada (A y B), mientras que los mismos pines del conector Pmod JA se destinaron para los 8 bits de la se√±al de salida. los LEDs M14 y M15 fueron asignados a las se√±ales de busy y done, lo que permiti√≥ monitorear en tiempo real el estado del proceso durante la ejecuci√≥n. Tambi√©n se usaron los pines T15 y P14 para el overflow y el cero respectivamente. Y finalmente, los switches utilizados de la fpga para referirse a la operaci√≥n fueron P15, W13 y T16.

![Montaje de la ALU](<implementacion1.jpg>)
![alt text](<implementacion2.jpg>)
A continuaci√≥n se anexa link de una carpeta drive, la cu√°l contiene un video que evidencia el correcto funcionamiento de la ALU.
[Implementaci√≥n](https://drive.google.com/drive/folders/109AuJ9VsYDqh0NAeJVt85cxnVNlal5TP?usp=sharing)

## Conclusiones


La implementaci√≥n de la Unidad Aritm√©tico-L√≥gica permiti√≥ comprender de manera pr√°ctica c√≥mo se integran los diferentes bloques funcionales de un sistema digital ‚Äîcomo sumadores, restadores, multiplicadores y operadores l√≥gicos‚Äî dentro de una arquitectura estructural jer√°rquica. La correcta interacci√≥n entre m√≥dulos demuestra la solidez del dise√±o modular y la importancia de definir interfaces bien estructuradas en Verilog.

Dise√±o estructural y jer√°rquico:
El enfoque empleado, basado en la construcci√≥n de subm√≥dulos independientes y su posterior integraci√≥n mediante un multiplexor controlado por el opcode, facilit√≥ la depuraci√≥n y verificaci√≥n del sistema. Este m√©todo promueve la reutilizaci√≥n de c√≥digo y la escalabilidad del dise√±o, cualidades esenciales en proyectos de hardware digital m√°s complejos.

Simulaci√≥n y validaci√≥n funcional:
Las simulaciones realizadas en GTKWave confirmaron el funcionamiento correcto de las operaciones definidas (suma, resta, corrimiento, XOR y multiplicaci√≥n). Estas pruebas fueron fundamentales para detectar y corregir errores antes de la implementaci√≥n f√≠sica, reafirmando la relevancia del proceso de verificaci√≥n previa en el flujo de dise√±o digital.

Implementaci√≥n en FPGA:
La programaci√≥n de la ALU en la FPGA Zybo Z7 demostr√≥ la transici√≥n efectiva del dise√±o desde el entorno de simulaci√≥n hasta el hardware real. La asignaci√≥n de pines, la configuraci√≥n de entradas y salidas mediante resistencias pull-down, y el uso de Vivado para s√≠ntesis e implementaci√≥n, evidenciaron el dominio de un flujo de trabajo completo en dise√±o digital asistido por herramientas de desarrollo profesional.



## Referencias
[1] H. S. L. y S. (. Service), Eds., Digital Design and Computer Architecture, 2a ed. San Francisco, CA: Morgan Kaufmann, 2013.

[2] D. D. Gajski, Principles of Digital Design. Upper Saddle River, NJ: Prentice Hall, 1997.

[3] ‚ÄúZybo Z7 Reference Manual,‚Äù Digilent, [Online]. Available: https://digilent.com/reference/programmable-logic/zybo-z7/reference-manual
[Accessed: Oct. 15, 2025].

[4] J. H. Ram√≠rez, ‚ÄúLab_electronica_digital_2,‚Äù GitHub repository, [Online]. Available: https://github.com/jharamirezma/Lab_electronica_digital_2
[Accessed: Oct. 15, 2025].

[5] Jharamirezma, ‚ÄúLab_electronica_digital_2/labs/lab02/README.md at main ¬∑ jharamirezma/Lab_electronica_digital_2,‚Äù GitHub. https://github.com/jharamirezma/Lab_electronica_digital_2/blob/main/labs/lab02/README.md#3-procedimiento
[Accessed: Oct. 15, 2025].

[6] ‚ÄúVivado Design Suite User and Reference Guides,‚Äù AMD (Xilinx), [Online]. Available: https://docs.amd.com/r/en-US/ug949-vivado-design-methodology/Vivado-Design-Suite-User-and-Reference-Guides
[Accessed: Oct. 15, 2025].

[7] Lista de reproducci√≥n video implementaci√≥n - (https://www.youtube.com/playlist?list=PL01D33s9LDzaNn2FQfO3uFua1hIZ8JVF4)