# 3_proposed_method.md
# Proposed Method

---

## 3.1 磁性体ラミネーションインダクタ
本研究では、0.18 µm CMOS BEOL 互換プロセスにおいて、**磁性体を積層したスパイラルマイクロインダクタ**を提案する。  

### 構造
- スパイラル導体：  
  - 外形 0.6 mm  
  - 幅 60 µm, 間隔 10 µm, ターン数 4  
  - Cu 厚さ 6–8 µm（Top＋Top-1 並列 via 柵）  
- 磁性ラミネーション：  
  - FeSiAl, CoZrTa, CoFeB などのソフト磁性材料  
  - (磁性 200 nm / SiN 40 nm) ×6 サイクル  
  - 総磁性厚 ≈ 1.2 µm  
- スリット構造：  
  - 幅 3 µm, ピッチ 30 µm  
  - 渦電流損低減と応力集中回避  

### プロセス条件
- 成膜温度：≤350 ℃（BEOL 熱バジェット遵守）  
- 応力管理：|σ| ≤200 MPa（ソリ測定による Stoney 式換算）  
- 絶縁層：RF スパッタ SiN により層間絶縁を確保  

---

## 3.2 Patterned Ground Shield (PGS)
基板損失を抑えるため、インダクタ直下に **パターン化グランドシールド (PGS)** を配置する。  

### デザインルール
- 放射状ストライプ：幅 8 µm, ピッチ 24 µm, 開口率 ≈40%  
- クロススリット：幅 5–10 µm を 100–200 µm ピッチで挿入  
- 接地方式：周縁一点接地＋高抵抗（~1 MΩ）リーク or AC 接地 (数 pF)  
- 下配線禁止帯：インダクタ直下に長尺配線を通さない  

### 効果
- 基板への渦電流ループを遮断 → Q 値の改善  
- 高周波磁界の基板結合を緩和 → ノイズ・EMI 低減  

---

## 3.3 Buck＋LDO ハイブリッド電源構成
磁性インダクタと既存 LDO を組み合わせたハイブリッド IVR を構成する。  

### アーキテクチャ
- **Buck コンバータ**  
  - 磁性インダクタを用い、効率的に電力供給  
  - 変換効率 80% 前後を実現  
- **LDO**  
  - 出力リップルとスイッチングノイズを除去  
  - 既存の LDO マクロをそのまま流用  

### 強み
- **効率**：Buck の電力効率を維持  
- **ノイズ**：LDO によるリップル <1 mV、PSRR >60 dB  
- **応答速度**：ns〜µs オーダーの電圧安定化  
- **設計コスト**：既存 LDO を流用するため最小限の回路改造  

---

## 3.4 設計戦略の要点
1. **L↑（磁性体導入）**：インダクタ密度を増加し、必要な L 値を小面積で確保  
2. **R_sub↓（PGS）**：基板損失を低減し、Q 値を改善  
3. **効率×低ノイズ両立（LDOハイブリッド）**：  
   - Buck で効率確保  
   - LDO でリップル・ノイズを吸収  
   - ハイブリッドにより SoC 電源要件を満たす  

---
