# 计算机系统要素：从零开始构建现代计算机

---

自学计算机第一步！

学习时间估计：2019/7/1——2019/8/1

时间所剩无几，学习进度**不容乐观**

计算机是一门来源于物理学的学科

---

# 第一章：布尔逻辑Boolean Logic

基本的**逻辑门logic gates**，本书主要使用**与非门**

---

#### 背景知识：硬件描述hardware和仿真工具simulation tools

**布尔门Boolean gate**是对**布尔函数Boolean function**的物理实现

因为计算机硬件基于二进制数据的表示和处理，所以布尔函数在硬件体系结构的描述、构建和优化过程中扮演着十分重要的角色。正确地表达和分析布尔函数是迈向构建计算机体系结构的第一步

距离如下真值表

| x    | y    | z    | f(x,y,z) |
| ---- | ---- | ---- | -------- |
| 0    | 0    | 0    | 0        |
| 0    | 0    | 1    | 0        |
| 0    | 1    | 0    | 1        |
| 0    | 1    | 1    | 0        |
| 1    | 0    | 0    | 1        |
| 1    | 0    | 1    | 0        |
| 1    | 1    | 0    | 1        |
| 1    | 1    | 1    | 0        |

**布尔表达式Boolean Expressions**	f(x,y,z) = (x+y)·┐z

**规范表示法Canonical Representation**	f(x,y,z) = ┐xy┐z +  x┐y┐z +  xy┐z

一个**重要结论**：每个布尔函数，不管有多复杂，都可以只使用三个布尔算子And/Or/Not来完全表达

n个二进制变量能够构成的布尔函数的数量为2的(2的n次方)？？？？
Constant 0/And/x And Not y/x/Not x And y/y/Xor/Or/Nor/Equivalence/Not y/If y then x/Not x/If x then y/Nand/Constant 1

| Function    | x           | 0    | 0    | 1    | 1    |
| ----------- | ----------- | ---- | ---- | ---- | ---- |
|             | y           | 0    | 1    | 0    | 1    |
| Constant 0  | 0           | 0    | 0    | 0    | 0    |
| And         | x·y         | 0    | 0    | 0    | 1    |
| x And Not y | x·┐y        | 0    | 0    | 1    | 0    |
| x           | x           | 0    | 0    | 1    | 1    |
| Not x And y | ┐x·y        | 0    | 1    | 0    | 0    |
| y           | y           | 0    | 1    | 0    | 1    |
| Xor         | x·┐y +┐x·y  | 0    | 1    | 1    | 0    |
| Or          | x+y         | 0    | 1    | 1    | 1    |
| Nor         | ┐(x+y)      | 1    | 0    | 0    | 0    |
| Equivalence | x·y + ┐x·┐y | 1    | 0    | 0    | 1    |
| Not y       | ┐y          | 1    | 0    | 1    | 0    |
| If y then x | x + ┐y      | 1    | 0    | 1    | 1    |
| Not x       | ┐x          | 1    | 1    | 0    | 0    |
| If x then y | ┐x + y      | 1    | 1    | 0    | 1    |
| Nand        | ┐(x·y)      | 1    | 1    | 1    | 0    |
| Constant 1  | 1           | 1    | 1    | 1    | 1    |

Nand和Nor函数在理论上还有个有趣的特征：And/Or/Not算子都可以只用Nand或Nor函数来构建，x Or y = (x Nand x) Nand (y Nand y)。既然每个布尔函数都能够通过规范表示法由And/Or/Not构成，那么每个布尔函数也能仅使用Nand函数来构成

#### 一个深远的实际意义：一旦在物理上实现了Nand功能，就可以使用很多这样的物理设备，通过特定的连接方式来构建任何布尔函数的硬件实现

**门逻辑Gate Logic**

gate是用来实现布尔函数的物理设备
n个**输入管脚input pins**和m个**输出管脚output pins**，复杂的门电路也是由很多基本的门组成的，最简单的门是由微小的开关设备(**晶体管transistors**)构成，这些微小开关设备按照设计的拓扑结构进行连接，来实现整个门的功能

任何具有转换switching和传导conducting能力的技术都是可用的，已经建立了很多布尔函数的硬件实现方法，包括磁/光/生物/水力/风力设备，今天大多数门都采用晶体管来实现，这些晶体管在硅上蚀刻并封装成**芯片chip**

计算机科学家不必担心物理上的细节，比如电流/电路/开关/延迟和电源等，内部结构仅仅跟门电路设计者相关；外部结构则是其他设计者所关心的问题，希望将门电路作为封装完好的抽象组件来使用，而不希望去考虑其内部结构

**原始的门电路primitive gate**看作黑箱子，从这些基本的门开始，将它们进行连接，来实现功能更复杂的**复合门电路composite gate**

简单门和复合门Primitive and Composite Gates

---

#### 逻辑设计

**逻辑设计logic design**是一种连接门电路的艺术，目的是构建功能更复杂的门电路，即**复合门电路**

逻辑设计的基本功能可以通过这样或那样的方式实现其外部接口，但从效率的角度上来说，基本原则是

## 用尽可能少的门来实现尽可能多的功能

逻辑设计的艺术：给定门的描述（外部接口），通过应用已经实现的门，找到有效的方法来实现它

能够证明一些简单芯片，比如Xor门的正确性，但是对于许多复杂的芯片来说我们就无能为力了。因此，必须进行经验性的测试：把芯片通上电源，分别给输入管脚注入高电平/低电平，通过不同的组合来验证芯片的输入是否和其描述一致

今天，硬件设计者再也不会用他们的双手来制造硬件了，取而代之的是，他们在计算机工作站上设计和优化芯片结构，使用结构化的建模形式比如**硬件描述语言Hardware Description Language**，或HDL

设计者通过编写**HDL程序**来描述芯片的结构，该程序将接受严格的测试。该测试是虚拟的，使用计算机进行仿真的虚拟测试：有个特殊的软件工具称为**硬件仿真器hardware simulator**，它接受输入的HDL程序，在计算机内存中构建该虚拟芯片的内存映像，然后，设计者就可以让仿真器来测试芯片，通过输入变量的不同组合产生仿真的芯片的输出。将这些仿真的输出结果与预期的值进行比较，来验证我们的设计是否正确，是否满足客户的要求

硬件仿真器也可以来仿真和量化计算速度/功耗/芯片设计的总成本等等

最后来进行投资生产，HDL程序被作为在硅上蚀刻芯片的设计图，交给专注于芯片制造的公司来做

严格的质量认证要求设计出来的芯片必须在一种明确的、可重复和可读性强的方式下进行测试，硬件仿真器通常被设计用来运行用脚本语言scripting language编写的**测试脚本text script**

对于一些简单的门（比如Xor），可以用穷尽法编写完整的测试脚本来罗列出逻辑门电路所有可能的输入组合

---

#### 基本逻辑门Basic Logic Gates

+ Not    If in=0 then out=1 else out=0
+ And    If a=b=1 then out=1 else out=0
+ Or    If a=b=0 then out=0 else out=1
+ Xor    If a=/b then out=1 else out=0
+ Multiplexor    If sel=0 then out=a else out=b
+ Demultiplexor    If sel=0 then {a=in, b=0} else {a=0, b=in}

---

#### 多位基本门Multi-Bit Versions of Basic Gates

通用计算机的设计要求其能够在多位数据线，又称为**总线bus**，上运行，比如32位计算机的基本要求是能够在2个给定的32位总线上**按位bit-wise**进行And函数的计算

可以构建一个32位And门阵列，每个And门能够独立地处理一对输入变量的And运算。为了把所有的逻辑封装在同一个包里面，我们把这些门阵列压缩在一个单一的芯片接口里，包含两个32位的输入总线和一个32位的输出总线

+ 多位Not（Multi-Bit Not）For i=0..15 out[i]=Not(in[i])
+ 多位And（Multi-Bit And）For i=0..15 out[i]=And(a[i], b[i])
+ 多位Or（Multi-Bit Or）For i=0..15 out[i]=Or(a[i], b[i])
+ 多位Multiplexor（Multi-Bit Multiplexor）If sel=0 then for i=0..15 out[i]=a[i] else for i=0..15 out[i]=b[i]

---

#### 多通道逻辑门Multi-Way Versions of Basic Gates

很多2位（即接收两个输入）的逻辑门能够推广到多位（即接收任意数量的输入）

+ 多通道Or（Multi-Way Or）out=Or(in[0], in[1], ... , in[7])
+ 多通道/多位Multiplexor（Multi-Way/Multi-Bit Multiplexor）一个拥有m个通道、每个通道数据宽度为n位的multiplexor选择器，将m个n位输入变量中选择一个并从其单一的n位输出总线上输出。用k个控制位来指定这个选择，这里k=log2m    If sel=00 then out=a else if sel=01 then out=b else if sel=10 then out=c else if sel=11 then out=d
+ 多通道/多位Demultiplexor（Multi-Way/Multi-Bit Demultiplexor）m通道、n位的demultiplexor从m个可能的n位输出通道中选择输出一个n位的输入变量，我们用k个控制位来指定这个选择    If sel=00 then {a=in, b=c=d=0} else if sel=01 then {b=in, a=c=d=0} else if sel=10 then {c=in, a=b=d=0} else if sel=11 then {d=in, a=b=c=0}

---

原始门是成熟的商用组件，因此可以被用来构建其他门电路和芯片，而不用去担心它们的内部结构

**每个门电路都能够采用不止一种方式来实现：越简单的实现方法越好**

实际上其他的一些方法也是可行的，关于与理论和实际构建方法可以参看**数字设计digital design**和**逻辑设计logic design**相关的教材

---

本章中并没有考虑设计的效率问题，比如在构建复合门电路时，设计中涉及到所使用的基本门的数量或者交叉线路的数量，这些问题在实际的设计生产中是及其重要的，大量的计算机专家和电子工程师们都在研究如何优化他们

另一个根本没有提到的问题是门电路和芯片具体的物理实现，比如嵌入到硅上面的晶体管，了解这些问题需要电子学和物理学上的背景

---

# 计算机系统要素：从零开始构建现代计算机

------

# 第二章：布尔运算Boolean Arithmetic

本章构建一种门逻辑设计的方案，该设计用来表达数字概念并能对数字进行算术操作。本章将会构建具有完整功能的算术逻辑单元

ALU是核心单元，执行所有的算术和逻辑操作，理解CPU中央处理器Center Processing Unit以及整个计算机的工作方式，构建ALU功能模块是很重要的一步

二进制加法是简单而基本的操作，大部分数字计算机执行的操作能够简化为基本的**二进制数的加法**，要实现大量依赖于二进制加法的计算机操作，关键是要从构造的角度来理解二进制加法

------

例如：键入19的话，计算机是一个32位机，那么寄存器里面存储的数就会是0000 0000 0000 0000 0000 0000 0001 0011

两个数的最右边一位LSB，Least Significant Bits，最左边的一位MSB，Most Significant Bits

------

**有符号二进制数**：n位二进制系统可以产生2的n次方个不同的组合，如果必须用二进制码表示有符号数，有个简单的方法就是，将这个空间分成两个相同的子集，一个子集用来表示正数，另一个表示负数。从理想的角度来说，编码规则应该按照如下原则来进行：**有符号数的引入应该使硬件实现的复杂程度尽可能小**

有符号数的二进制表示促进了很多编码体系的发展，如今几乎所有计算机都采用称为**2-补码（2's complement）**的编码方式，也称为**基补码radix complement**

#### 补码 = 2^n - x (if x != 0) | 0 (otherwise)

当补码表示法应用在n-位数字时，x + ( -x )总是加到2^n（即1后面跟n个0）

用补码表示的4-位二进制系统

| 正数      | 负数       |
| --------- | ---------- |
| 0    0000 |            |
| 1    0001 | 1111    -1 |
| 2    0010 | 1110    -2 |
| 3    0011 | 1101    -3 |
| 4    0100 | 1100    -4 |
| 5    0101 | 1011    -5 |
| 6    0110 | 1010    -6 |
| 7    0111 | 1001    -7 |
|           | 1000    -8 |

- 系统能对所有2^n个有符号数进行编码，最大的数和最小的数分别为2^(n-1)和-2^(n-1)
- 所有正整数的编码的首位是0
- 所有负正数的编码的首位是1
- 为了通过x的编码获得-x的编码，所有最右边的0和从左起的第一个1保持不变，然后将剩余的位取反。或者，对x的所有位取反，然后在加上1

#### 特征

任何两个用补码表示的有符号数的加法和正数的加法完全相同。
例如-2和-3使用补码，1110+1101加法得到1011丢掉了溢出位以后，正好是-5的补码表示法

补码表示法可以实现任何两个有符号数的加法而不需要特殊的硬件

#### 貌似计算机中一律使用补码来表示存储有符号数

#### 补码表示-128~127，-128没有原码和反码表示，因为是用-0的补码来表示的

简单来说，补码表示法可以实现两个有符号数的加法而不需要特殊的硬件，对于减法而言，对有符号数取反，也就是计算-x，将x的所有位取反然后再加1，这样减法的硬件复杂度也保持在最小

#### 这些理论的实际含义：意味着能用单一芯片（称为算术逻辑单元ALU即Arithmetic Logical Unit）将硬件执行的所有基本算术操作和逻辑操作都封装起来

------

#### 加法器Adders

- 半加器Half-adder，不需要考虑低位的进位
- 全加器Full-adder，需要考虑低位的进位
- 加法器Adder

------

#### 算术逻辑单元ALU The Arithmetic Logic Unit(ALU)

ALU经过精心地设计，利用简单的布尔运算在逻辑上实现所有期望的ALU操作，ALU的物理实现被简化了，只需根据它们的伪代码规范来实现这些简单的布尔操作即可

实际上这里介绍的加法器的实现是相当低效的，因为当进位从最低位逐位传递到最高位的过程中会产生很长时间的延迟，这个问题可以通过执行一种特定的逻辑电路来缓解，该电路实现了称之为**进位预测carry look-ahead**的技术。

#### 因为加法在任何硬件平台上都是最普遍的操作，所以任何对这种底层操作的改进都能使计算机整体性能有质的飞跃

在任何计算机中，软硬件平台的整体功能都是由ALU和运行在其上的操作系统共同决定的，因此，当设计新的计算机系统时，ALU应该实现多少种功能的操作，本质上是个性价比的问题。一般原则是

#### 算术和逻辑操作的硬件实现成本通常较高，但是性能较好。



---

# 计算机系统要素：从零开始构建现代计算机

------

# 第三章：时序逻辑Sequential Logic

------

前面两章里面构建的所有的布尔芯片和算术芯片都是**组合芯片combinational chips**，组合芯片计算那些“输出结果仅依赖于其输入变量的排列组合”的函数。这些相关的简单芯片提供很多重要的处理功能，但是它们却不能维持自身的状态。

计算机不仅要能计算值，而且还需要存取数据，因而这些芯片必须配备**记忆单元memory elements**来保存数据，这些记忆单元是由**时序芯片sequential chips**组成的

------

#### 时钟Clock

在大多数计算机里，时间的流逝是用**主时钟master clock**来表示的，它提供连续的交变信号序列。其精确的硬件实现通常基于**振荡器oscillator**，其在两个信号值0-1，或称“**低电平-高电平low-high, tick-tock**”之间交替变化。两个相邻的上升沿之间的时间间隙称为时钟的**周期cycle**，每个时钟周期模塑一个离散时间单元。

#### 通过使用硬件电路，这个信号同时被传送到计算机平台的每个时序芯片中

#### 触发器Flip-Flops

计算机里最基本的时序单元是称为**触发器**的设备，它有几个种变体。本书使用的是称为**数据触发器Data Flip-Flop DFF或D触发器**的变体，其接口包含1比特位输入和1比特位输出。另外，DFF有个**时钟**输入，根据主时钟信号连续地交变

DFF能够实现简单地将前一个时间周期的输入值作为当前周期的输出out(t)=in(t-1)

#### 这种基本行为是所有计算机硬件维持自身状态的基础，从二进制单元到寄存器以至任意大的随机存取记忆单元RAM皆是如此

#### 寄存器Registers

寄存器是具有记忆功能的设备，它能够“存储”或称“记忆”某一时刻的值，实现经典的存储行为out(t)=out(t-1)

DFF仅能够输出它前一时钟周期的输入，也就是out(t)=in(t-1)，也就是说，可以通过DFF来实现存储器，只需将后面的输出反馈到它的输入就可以了，如此一来，在任何时刻t，这个设备的输出都会重现它在时刻t-1的值

一般来说，芯片设计的规则规定内部管脚的**扇入fan-in**必须为1，也就是它们只能有一个单独的输入源

一旦实现了保存1比特位的基本机制，就可轻松地构建任意位宽的寄存器，可以通过由多个1比特位寄存器构成的阵列来实现，以构建可以保存多比特位值的寄存器。基本设计参数是它的**宽度**，此类寄存器的多位容量通常用**字word**来表示

#### 内存Memories

一旦具备了表示字的基本能力，就可以构建任意长度的存储块了。**随机存取内存RAM Random Access Memory**：在RAM上能够随机访问被选择的字而不会受限于访问顺序。也就是说，要求内存中的任何字，无论具体物理位置在哪里，都能以相等的速度被直接访问

#### RAM的实现

首先根据其各自被存取的位置，也就是n位RAM中每个记忆单元，分配一个唯一的**地址address**，一个从0到n-1之间的整数，然后构建一个由n-寄存器构成的阵列，再构建一个逻辑门，使得该逻辑门能够对给定的地址j，找到地址j对应的记忆单元

典型的RAM设备接收三种输入：数据输入、地址输入和加载位。地址指定了在当前时钟周期里哪一个RAM寄存器被访问，进行读操作时Load=0，RAM的输出立即发出被选中的记忆单元的值，在进行写操作Load=1时，被选中的记忆单元将在下一个时间周期内被赋予新输入值，从此RAM将开始发出该新输入值

RAM设备的基本设计参数是它的数据宽度和它的大小，32位宽或64位宽

#### 计数器Counter

执行函数out(t) = out(t-1) + c，这里c就是1，计数器在数字系统中担当非常重要的角色，比如典型的CPU包括一个**程序计数器program counter**，它的输出就是当前程序中下一步将要执行的指令地址

#### 时间问题

DFF中存在内在的时间延迟，这一属性能够避免带反馈电路的组合逻辑芯片中出现的“**数字竞争data race**”

时序结构中包含的DFF保证了他们的输出变化仅仅发生在一个时钟周期到下一个时钟周期的转换点上，而不在时钟周期之内。实际上

#### 我们允许时序芯片在时钟周期之内出现不稳定的状态，但是必须保证在下一个时钟周期的起始点，其输出值是正确的

**离散化discretization**过程的重要作用：它能被用来对整个计算机系统进行同步

#### 对于组合逻辑芯片combinational chip而言，ALU并没有时间概念，只负责不间断地把现在在输入端的值加起来，因此，ALU的输出稳定到正确的结果需要一些时间，在结果值稳定之前，ALU会产生垃圾值

ALU的输出总是被发送到某种类型的时序芯片(寄存器、RAM存储单元等)，在设计计算机时钟时，

#### 时钟周期的长度要比1个比特在计算机系统中两个物理距离最长的芯片之间的传输时间稍长

这样就能够在时间上保证时序芯片能够更新其状态

------

#### D触发器

DFF门有现成的内置实现版本built-in implementation，因此没有必要自己去实现

# 本书并没有重点关注更多细节的实现

在每个时钟周期的起始点，计算机中所有DFF的输出都被赋予它们上个时钟周期的输入。在其他时间，DFF被“**锁存latched**”了，这意味着它们的输入将暂时不会影响它们的输出，这个传导性操作将影响到组成系统的上百万个DFF门，大约每秒钟十亿次（依据计算机的时钟频率而定）

通过同时向系统中所有的DFF提供统一的主时钟信号，来实现计算机硬件对时间的**相关性time dependency**，硬件仿真器能够以软件的方式模拟出相同的效果。只要计算机体系结构是确定的，那么仿真的结果就将是一致的：只要所设计的芯片中包含DFF门，那么整个芯片乃至在该硬件层之上构建的其他所有芯片都将继承对时间的相关性。按照定义，这些芯片都称为**时序芯片sequential chip**

DFF的物理实现是个复杂的任务，使用**反馈回路feedback loops**，仅基于Nand门的经典设计来连接几个基本的逻辑门，复杂的过程忽略，并将DFF作为原始构建模块。硬件仿真器提供了内置DFF实现供其他芯片使用

------

#### 寄存器Register

If load(t-1) then out(t) = in(t-1) else out(t) = out(t-1)

- 读Read：要读取寄存器的内容，只需获取它的输出

- 写Write：要将新数据值d写入寄存器，只需将d置于in输入管脚，并将load输入管脚的值设为1，这样，在下一个时钟周期内，寄存器被赋予了新的数据值，它的输出变成了d

------

#### 存储Memory

RAM由n个w-位寄存器组成的阵列，配有**直接访问电路direct access circuitry**，寄存器的个数n和每个寄存器的宽度w分别称为内存的尺寸size和宽度width

- 读：要读取编号为m的寄存器，我们先将m置于address输入管脚。RAM的直接存取逻辑将选中编号为m的寄存器，该寄存器于是将它的输出发送到RAM的输出管脚。这是个不涉及时间的组合逻辑操作

- 写：要将新的数据值d写入编号为m的寄存器，我们同样将m置于address输入管脚，然后确认load位为1，这样使得RAM的直接存取逻辑去选中m号寄存器，load位来使能写操作，在下一个时钟周期里，被选中的寄存器将会被赋予新的数据值d，RAM的输出值也变成了d

#### 32位CPU的寻址能力为2^32约为4G，也就是最多能访问4G个内存单元，8位16位CPU使用4G内存，无法全部使用到会造成内存浪费

------

#### 计数器Counter

If reset(t-1) then out(t)=0 else if load(t-1) then out(t)=in(t-1) else if inc(t-1) then out(t)=out(t-1)+1 else out(t)=out(t-1)

------

#### RAM芯片内部必须配备必要的逻辑电路来实现阶层式寻址机制hierarchical addressing：RAM64芯片的xxxyyy的6-位地址，前三位作为MSB的xxx位选择一个RAM8芯片，作为LSB的yyy位在选定的RAM8中选择一个寄存器

------

# 触发器的标准实现方法(不深究)：

#### 首先要构建一个简单的(无时钟的)的双态bi-stable触发器，也就是能被置于两种状态中的某一种，于是，带时钟的触发器则是通过两个这种简单的触发器的级联实现的，第一个触发器在时钟ticks时被设定，第二个在时钟tocks被设定。这种“主-从”设计使得整个触发器具有所期望的时钟同步功能。不深究

------

现代计算机的存储器设备并不总是由标准的触发器构建而成，利用内在存储技术的独特物理属性，现代的存储器芯片通常都被精心地优化。对于计算机设计人员而言，有很多可供选择的技术，采用何种技术仍然是个性价比的问题

#### 除了这些针对底层的考虑之外，本章讲述的所有其他芯片，基于触发器之上而构建的寄存器和内存芯片，都是标准的芯片

































# 问题

#### RAM的大小和字宽的问题：32位CPU的寻址能力为2^32约为4G，也就是最多能访问4G个内存单元，8位16位CPU使用4G内存，无法全部使用到会造成内存浪费

#### 时钟实现，本书并不在于纠结如何实现，张涛的数字电路逻辑已经讲了，我忘了。但是这是能实现的

