CG_ECLK_CNTL,VAR_0
CG_ECLK_STATUS,VAR_1
COMPUTE_ENGINE_PLL_PARAM,VAR_2
ECLK_DIR_CNTL_EN,VAR_3
ECLK_DIVIDER_MASK,VAR_4
ECLK_STATUS,VAR_5
ETIMEDOUT,VAR_6
RREG32,FUNC_0
WREG32_P,FUNC_1
mdelay,FUNC_2
radeon_atom_get_clock_dividers,FUNC_3
tn_set_vce_clocks,FUNC_4
rdev,VAR_7
evclk,VAR_8
ecclk,VAR_9
dividers,VAR_10
r,VAR_11
i,VAR_12
