### 实验设计总结：

#### 1、核心目标:  
- **验证ZeD架构的有效性**：评估其在处理可变稀疏度矩阵时的性能、内存流量和硬件利用率。  
- **比较基准性能**：与三种先进稀疏加速器（DSTC、Eyeriss、Flexagon）对比，分析ZeD在速度、能效和面积效率上的优势。  
- **关键设计优化分析**：量化行重组（row-reorganization）和比特树（bit-tree）存储格式对性能的贡献。  

#### 2、数据集:  
- **真实模型与数据集**:  
  - **ResNet50**（ImageNet-1K）：平均80%稀疏度的卷积神经网络，分层（R9-R49）和整体模型评估。  
  - **BERT-Base**（SQuAD）：语言模型，上下文长度384，稀疏度未明确（但基于剪枝技术）。  
  - **DeiT-Base**：视觉Transformer模型，剪枝至90%稀疏度。  
- **合成工作负载**:  
  - **Syn1**：模拟较稠密的矩阵乘法场景。  
  - **Syn2**：验证对稠密静态矩阵和稀疏流矩阵的高效处理能力。  

#### 3、关键设置:  
- **硬件实现**:  
  - ZeD采用RTL设计，22nm工艺节点，目标频率500MHz，8个PE单元，50KB片上SRAM（存储非零值、流矩阵行、部分和及比特树）。  
  - 对比基线：DSTC（基于位图的张量核心）、Eyeriss-v2（CSC格式+内积乘法）、Flexagon（可重构NoC+CSR格式）。  
- **仿真与评估工具**:  
  - 周期精确模拟器用于性能、内存流量和利用率分析；CACTI 7.0建模内存；Sparseloop和STONNE模拟基线架构。  
- **关键参数**:  
  - **比特树配置**：16位行切片宽度+4个4比特叶子节点达到最优计算利用率。  
  - **稀疏范围**：针对ML负载优化（稀疏度<99%），超稀疏科学矩阵需调整分块策略。