Fitter report for IIR_filter
Tue Oct 20 10:13:17 2020
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 20 10:13:17 2020         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; IIR_filter                                    ;
; Top-level Entity Name              ; IIR_filter                                    ;
; Family                             ; Cyclone IV GX                                 ;
; Device                             ; EP4CGX22CF19C6                                ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 525 / 21,280 ( 2 % )                          ;
;     Total combinational functions  ; 525 / 21,280 ( 2 % )                          ;
;     Dedicated logic registers      ; 38 / 21,280 ( < 1 % )                         ;
; Total registers                    ; 38                                            ;
; Total pins                         ; 64 / 167 ( 38 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                                ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                                 ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                                 ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                                 ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; a0[0]    ; Incomplete set of assignments ;
; a0[1]    ; Incomplete set of assignments ;
; a0[2]    ; Incomplete set of assignments ;
; a0[3]    ; Incomplete set of assignments ;
; a0[4]    ; Incomplete set of assignments ;
; a0[5]    ; Incomplete set of assignments ;
; a0[6]    ; Incomplete set of assignments ;
; a0[7]    ; Incomplete set of assignments ;
; a0[8]    ; Incomplete set of assignments ;
; a0[9]    ; Incomplete set of assignments ;
; DOUT[0]  ; Incomplete set of assignments ;
; DOUT[1]  ; Incomplete set of assignments ;
; DOUT[2]  ; Incomplete set of assignments ;
; DOUT[3]  ; Incomplete set of assignments ;
; DOUT[4]  ; Incomplete set of assignments ;
; DOUT[5]  ; Incomplete set of assignments ;
; DOUT[6]  ; Incomplete set of assignments ;
; DOUT[7]  ; Incomplete set of assignments ;
; DOUT[8]  ; Incomplete set of assignments ;
; DOUT[9]  ; Incomplete set of assignments ;
; VOUT     ; Incomplete set of assignments ;
; CLK      ; Incomplete set of assignments ;
; b0[5]    ; Incomplete set of assignments ;
; b0[4]    ; Incomplete set of assignments ;
; b0[3]    ; Incomplete set of assignments ;
; b0[1]    ; Incomplete set of assignments ;
; b0[2]    ; Incomplete set of assignments ;
; b0[7]    ; Incomplete set of assignments ;
; b0[6]    ; Incomplete set of assignments ;
; b0[9]    ; Incomplete set of assignments ;
; b1[5]    ; Incomplete set of assignments ;
; b1[4]    ; Incomplete set of assignments ;
; b1[3]    ; Incomplete set of assignments ;
; b1[1]    ; Incomplete set of assignments ;
; b1[2]    ; Incomplete set of assignments ;
; b1[7]    ; Incomplete set of assignments ;
; b1[6]    ; Incomplete set of assignments ;
; b1[9]    ; Incomplete set of assignments ;
; RST_n    ; Incomplete set of assignments ;
; a1[5]    ; Incomplete set of assignments ;
; a1[4]    ; Incomplete set of assignments ;
; a1[3]    ; Incomplete set of assignments ;
; a1[1]    ; Incomplete set of assignments ;
; a1[2]    ; Incomplete set of assignments ;
; a1[7]    ; Incomplete set of assignments ;
; a1[6]    ; Incomplete set of assignments ;
; a1[9]    ; Incomplete set of assignments ;
; b0[0]    ; Incomplete set of assignments ;
; b0[8]    ; Incomplete set of assignments ;
; b1[0]    ; Incomplete set of assignments ;
; b1[8]    ; Incomplete set of assignments ;
; VIN      ; Incomplete set of assignments ;
; a1[0]    ; Incomplete set of assignments ;
; a1[8]    ; Incomplete set of assignments ;
; DIN[9]   ; Incomplete set of assignments ;
; DIN[8]   ; Incomplete set of assignments ;
; DIN[7]   ; Incomplete set of assignments ;
; DIN[6]   ; Incomplete set of assignments ;
; DIN[5]   ; Incomplete set of assignments ;
; DIN[4]   ; Incomplete set of assignments ;
; DIN[3]   ; Incomplete set of assignments ;
; DIN[2]   ; Incomplete set of assignments ;
; DIN[1]   ; Incomplete set of assignments ;
; DIN[0]   ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 703 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 703 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 693     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/acamp/Desktop/Lab_ISA/LAB1/Quartus project/IIR_filter.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 525 / 21,280 ( 2 % )  ;
;     -- Combinational with no register       ; 487                   ;
;     -- Register only                        ; 0                     ;
;     -- Combinational with a register        ; 38                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 233                   ;
;     -- 3 input functions                    ; 207                   ;
;     -- <=2 input functions                  ; 85                    ;
;     -- Register only                        ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 308                   ;
;     -- arithmetic mode                      ; 217                   ;
;                                             ;                       ;
; Total registers*                            ; 38 / 22,031 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 38 / 21,280 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 35 / 1,330 ( 3 % )    ;
; User inserted logic elements                ; 0                     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 64 / 167 ( 38 % )     ;
;     -- Clock pins                           ; 3 / 6 ( 50 % )        ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )        ;
; Global signals                              ; 1                     ;
; M9Ks                                        ; 0 / 84 ( 0 % )        ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 1 / 20 ( 5 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )         ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )         ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )         ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%          ;
; Peak interconnect usage (total/H/V)         ; 7% / 5% / 9%          ;
; Maximum fan-out node                        ; RST_n~input           ;
; Maximum fan-out                             ; 39                    ;
; Highest non-global fan-out signal           ; RST_n~input           ;
; Highest non-global fan-out                  ; 39                    ;
; Total fan-out                               ; 1887                  ;
; Average fan-out                             ; 2.69                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 525 / 21280 ( 2 % )  ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 487                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 38                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 233                  ; 0                              ;
;     -- 3 input functions                    ; 207                  ; 0                              ;
;     -- <=2 input functions                  ; 85                   ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 308                  ; 0                              ;
;     -- arithmetic mode                      ; 217                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 38                   ; 0                              ;
;     -- Dedicated logic registers            ; 38 / 21280 ( < 1 % ) ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 35 / 1330 ( 2 % )    ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 64                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1882                 ; 5                              ;
;     -- Registered Connections               ; 267                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 53                   ; 0                              ;
;     -- Output Ports                         ; 11                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLK    ; M10   ; 3A       ; 27           ; 0            ; 14           ; 38                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[0] ; U16   ; 4        ; 41           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[1] ; P13   ; 4        ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[2] ; K16   ; 5        ; 52           ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[3] ; J17   ; 6        ; 52           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[4] ; A16   ; 7        ; 38           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[5] ; C13   ; 7        ; 36           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[6] ; T14   ; 4        ; 41           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[7] ; D13   ; 7        ; 41           ; 41           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[8] ; B16   ; 7        ; 38           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[9] ; C12   ; 7        ; 36           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RST_n  ; R12   ; 4        ; 36           ; 0            ; 7            ; 39                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; VIN    ; A11   ; 8        ; 23           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[0]  ; H18   ; 6        ; 52           ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[1]  ; J18   ; 6        ; 52           ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[2]  ; R9    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[3]  ; V17   ; 4        ; 43           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[4]  ; C18   ; 7        ; 50           ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[5]  ; T9    ; 3        ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[6]  ; B7    ; 8        ; 12           ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[7]  ; V11   ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[8]  ; V12   ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a0[9]  ; T17   ; 4        ; 46           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[0]  ; B13   ; 7        ; 31           ; 41           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[1]  ; T12   ; 4        ; 31           ; 0            ; 7            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[2]  ; F17   ; 6        ; 52           ; 25           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[3]  ; G16   ; 6        ; 52           ; 27           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[4]  ; C11   ; 8        ; 25           ; 41           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[5]  ; G18   ; 6        ; 52           ; 25           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[6]  ; P10   ; 3        ; 25           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[7]  ; D10   ; 7        ; 29           ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[8]  ; H16   ; 6        ; 52           ; 28           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; a1[9]  ; V13   ; 4        ; 29           ; 0            ; 0            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[0]  ; A14   ; 7        ; 34           ; 41           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[1]  ; G17   ; 6        ; 52           ; 27           ; 7            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[2]  ; U15   ; 4        ; 41           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[3]  ; V15   ; 4        ; 34           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[4]  ; G15   ; 6        ; 52           ; 28           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[5]  ; R13   ; 4        ; 36           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[6]  ; N17   ; 5        ; 52           ; 16           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[7]  ; V14   ; 4        ; 34           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[8]  ; M16   ; 5        ; 52           ; 15           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b0[9]  ; P12   ; 4        ; 38           ; 0            ; 7            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[0]  ; U12   ; 4        ; 31           ; 0            ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[1]  ; A15   ; 7        ; 34           ; 41           ; 7            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[2]  ; A13   ; 7        ; 31           ; 41           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[3]  ; N18   ; 5        ; 52           ; 16           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[4]  ; E18   ; 6        ; 52           ; 30           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[5]  ; L18   ; 5        ; 52           ; 19           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[6]  ; E10   ; 7        ; 29           ; 41           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[7]  ; D12   ; 7        ; 31           ; 41           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[8]  ; K15   ; 5        ; 52           ; 18           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; b1[9]  ; T11   ; 4        ; 31           ; 0            ; 14           ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; DOUT[0] ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[1] ; U13   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[2] ; R11   ; 4        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[3] ; V10   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[4] ; T10   ; 3        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[5] ; U10   ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[6] ; T13   ; 4        ; 41           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[7] ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[8] ; F18   ; 6        ; 52           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[9] ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; VOUT    ; R10   ; 3        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name             ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE            ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS              ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO     ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE   ; Use as regular IO        ; a1[5]            ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn ; Use as regular IO        ; b1[4]            ; Dual Purpose Pin          ;
; A4       ; DATA0                ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                 ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                 ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG              ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                  ; -                        ; -                ; Dedicated Programming Pin ;
+----------+----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 8 / 26 ( 31 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 20 / 28 ( 71 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 7 / 20 ( 35 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 12 / 18 ( 67 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 14 / 28 ( 50 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 3 / 23 ( 13 % )  ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 154        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 147        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 148        ; 8        ; VIN                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; b1[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; b0[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; b1[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; DIN[4]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 122        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; a0[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 150        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; a1[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 130        ; 7        ; DIN[8]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 145        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 146        ; 8        ; a1[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; DIN[9]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; DIN[5]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 126        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; a0[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 139        ; 7        ; a1[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; DOUT[9]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; b1[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; DIN[7]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 109        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; b1[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; b1[4]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F17      ; 102        ; 6        ; a1[2]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; DOUT[8]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; b0[4]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; a1[3]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; b0[1]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; a1[5]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; a1[8]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; a0[0]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; DOUT[7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; DIN[3]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; a0[1]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; b1[8]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; DIN[2]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; b1[5]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; b0[8]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 94         ; 5        ; DOUT[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; b0[6]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; b1[3]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; a1[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; b0[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 62         ; 4        ; DIN[1]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 39         ; 3        ; a0[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 46         ; 3        ; VOUT                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; DOUT[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; RST_n                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; b0[5]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; a0[5]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; DOUT[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; b1[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; a1[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; DOUT[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 64         ; 4        ; DIN[6]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; a0[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; DOUT[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; b1[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; DOUT[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; b0[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 66         ; 4        ; DIN[0]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 42         ; 3        ; DOUT[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; a0[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; a0[8]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; a1[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; b0[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 58         ; 4        ; b0[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; a0[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; HCSL                             ; 0 pF  ; Not Available                      ;
; 3.3-V PCML                       ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 2.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.2-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.4-V PCML                       ; 0 pF  ; Not Available                      ;
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                      ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |IIR_filter                                   ; 525 (0)     ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 64   ; 0            ; 487 (0)      ; 0 (0)             ; 38 (0)           ; |IIR_filter                                                                                                                              ;              ;
;    |Counter:count|                            ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |IIR_filter|Counter:count                                                                                                                ;              ;
;    |FF:VIN_reg|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |IIR_filter|FF:VIN_reg                                                                                                                   ;              ;
;    |FF:VOUT_reg|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |IIR_filter|FF:VOUT_reg                                                                                                                  ;              ;
;    |RegisterSigned:DIN_reg|                   ; 19 (19)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |IIR_filter|RegisterSigned:DIN_reg                                                                                                       ;              ;
;    |RegisterSigned:DOUT_reg|                  ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |IIR_filter|RegisterSigned:DOUT_reg                                                                                                      ;              ;
;    |RegisterSigned:reg0|                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |IIR_filter|RegisterSigned:reg0                                                                                                          ;              ;
;    |adder:add_a0|                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |IIR_filter|adder:add_a0                                                                                                                 ;              ;
;    |adder:add_b0|                             ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |IIR_filter|adder:add_b0                                                                                                                 ;              ;
;    |multiplier:mult_a0|                       ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_a0                                                                                                           ;              ;
;       |lpm_mult:Mult0|                        ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_a0|lpm_mult:Mult0                                                                                            ;              ;
;          |mult_j9t:auto_generated|            ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated                                                                    ;              ;
;             |alt_mac_mult:mac_mult1|          ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1                                             ;              ;
;                |mac_mult_4dh1:auto_generated| ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated                ;              ;
;                   |mult_ujo:mult1|            ; 153 (153)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1 ;              ;
;    |multiplier:mult_b0|                       ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b0                                                                                                           ;              ;
;       |lpm_mult:Mult0|                        ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b0|lpm_mult:Mult0                                                                                            ;              ;
;          |mult_j9t:auto_generated|            ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated                                                                    ;              ;
;             |alt_mac_mult:mac_mult1|          ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1                                             ;              ;
;                |mac_mult_4dh1:auto_generated| ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated                ;              ;
;                   |mult_ujo:mult1|            ; 153 (153)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1 ;              ;
;    |multiplier:mult_b1|                       ; 154 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b1                                                                                                           ;              ;
;       |lpm_mult:Mult0|                        ; 154 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b1|lpm_mult:Mult0                                                                                            ;              ;
;          |mult_j9t:auto_generated|            ; 154 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated                                                                    ;              ;
;             |alt_mac_mult:mac_mult1|          ; 154 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1                                             ;              ;
;                |mac_mult_4dh1:auto_generated| ; 154 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated                ;              ;
;                   |mult_ujo:mult1|            ; 154 (154)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (154)    ; 0 (0)             ; 0 (0)            ; |IIR_filter|multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1 ;              ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; a0[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[4]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[5]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[6]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[7]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[8]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; a0[9]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[9] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VOUT    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; b0[5]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b0[4]   ; Input    ; --            ; (6) 2225 ps   ; --                    ; --  ; --   ;
; b0[3]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b0[1]   ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
; b0[2]   ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; b0[7]   ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; b0[6]   ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
; b0[9]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b1[5]   ; Input    ; --            ; (6) 2225 ps   ; --                    ; --  ; --   ;
; b1[4]   ; Input    ; --            ; (6) 2225 ps   ; --                    ; --  ; --   ;
; b1[3]   ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
; b1[1]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b1[2]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b1[7]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b1[6]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b1[9]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; RST_n   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; a1[5]   ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
; a1[4]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; a1[3]   ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
; a1[1]   ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; a1[2]   ; Input    ; --            ; (6) 2225 ps   ; --                    ; --  ; --   ;
; a1[7]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; a1[6]   ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; a1[9]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b0[0]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; b0[8]   ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
; b1[0]   ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; b1[8]   ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
; VIN     ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; a1[0]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; a1[8]   ; Input    ; --            ; (6) 2225 ps   ; --                    ; --  ; --   ;
; DIN[9]  ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; DIN[8]  ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[7]  ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[6]  ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[5]  ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[4]  ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[3]  ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
; DIN[2]  ; Input    ; --            ; (6) 2225 ps   ; --                    ; --  ; --   ;
; DIN[1]  ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; DIN[0]  ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; a0[0]                                                                                                                                                 ;                   ;         ;
; a0[1]                                                                                                                                                 ;                   ;         ;
; a0[2]                                                                                                                                                 ;                   ;         ;
; a0[3]                                                                                                                                                 ;                   ;         ;
; a0[4]                                                                                                                                                 ;                   ;         ;
; a0[5]                                                                                                                                                 ;                   ;         ;
; a0[6]                                                                                                                                                 ;                   ;         ;
; a0[7]                                                                                                                                                 ;                   ;         ;
; a0[8]                                                                                                                                                 ;                   ;         ;
; a0[9]                                                                                                                                                 ;                   ;         ;
; CLK                                                                                                                                                   ;                   ;         ;
; b0[5]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~3         ; 0                 ; 6       ;
; b0[4]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~8               ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2         ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~1         ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 1                 ; 6       ;
; b0[3]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~8               ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 0                 ; 6       ;
; b0[1]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~1            ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~8               ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~0         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 0                 ; 6       ;
; b0[2]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~8               ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~0         ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~1         ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 1                 ; 6       ;
; b0[7]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 1                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~3         ; 1                 ; 6       ;
; b0[6]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~3         ; 0                 ; 6       ;
; b0[9]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~0 ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[0]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]           ; 0                 ; 6       ;
; b1[5]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2         ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[12]          ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~4         ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[0]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~4         ; 1                 ; 6       ;
; b1[4]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0               ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2         ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0         ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[12]          ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~4         ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[0]           ; 1                 ; 6       ;
; b1[3]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0               ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 0                 ; 6       ;
; b1[1]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~1            ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0               ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]           ; 0                 ; 6       ;
; b1[2]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0               ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~1         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 0                 ; 6       ;
; b1[7]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[4]~3         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[0]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~4         ; 0                 ; 6       ;
; b1[6]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[4]~3         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[0]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~4         ; 0                 ; 6       ;
; b1[9]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~0 ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[0]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]           ; 0                 ; 6       ;
; RST_n                                                                                                                                                 ;                   ;         ;
;      - RegisterSigned:DOUT_reg|Q[0]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[1]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[2]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[3]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[4]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[5]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[6]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[7]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[8]                                                                                                                   ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[9]                                                                                                                   ; 0                 ; 6       ;
;      - Counter:count|\incProc:cnt[0]                                                                                                                  ; 0                 ; 6       ;
;      - Counter:count|\incProc:cnt[1]                                                                                                                  ; 0                 ; 6       ;
;      - Counter:count|\incProc:cnt[2]                                                                                                                  ; 0                 ; 6       ;
;      - Counter:count|\incProc:cnt[3]                                                                                                                  ; 0                 ; 6       ;
;      - RegisterSigned:DOUT_reg|Q[0]~1                                                                                                                 ; 0                 ; 6       ;
;      - FF:VOUT_reg|Q~1                                                                                                                                ; 0                 ; 6       ;
;      - FF:VIN_reg|Q~0                                                                                                                                 ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~0                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~1                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~2                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~3                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~4                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~5                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~6                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~7                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~8                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:DIN_reg|Q~9                                                                                                                     ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~0                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~1                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~2                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~3                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~4                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~5                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~6                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~7                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~8                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~9                                                                                                                        ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~10                                                                                                                       ; 0                 ; 6       ;
;      - RegisterSigned:reg0|Q~11                                                                                                                       ; 0                 ; 6       ;
; a1[5]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~3         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[0]           ; 0                 ; 6       ;
; a1[4]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0               ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[0]           ; 0                 ; 6       ;
; a1[3]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0               ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 0                 ; 6       ;
; a1[1]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~1            ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0               ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~1         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]          ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]          ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]          ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]           ; 1                 ; 6       ;
; a1[2]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0               ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]          ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~1         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]           ; 1                 ; 6       ;
; a1[7]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~3         ; 0                 ; 6       ;
; a1[6]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~3         ; 1                 ; 6       ;
; a1[9]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~0 ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[0]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]           ; 0                 ; 6       ;
; b0[0]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]           ; 0                 ; 6       ;
; b0[8]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[4]~4         ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]           ; 0                 ; 6       ;
; b1[0]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]          ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]          ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]          ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]           ; 1                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]           ; 1                 ; 6       ;
; b1[8]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[4]~3         ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]           ; 0                 ; 6       ;
; VIN                                                                                                                                                   ;                   ;         ;
;      - FF:VIN_reg|Q~0                                                                                                                                 ; 0                 ; 6       ;
; a1[0]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]          ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]          ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]          ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]           ; 0                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]           ; 0                 ; 6       ;
; a1[8]                                                                                                                                                 ;                   ;         ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[4]~4         ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]          ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]           ; 1                 ; 6       ;
;      - multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]           ; 1                 ; 6       ;
; DIN[9]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~0                                                                                                                     ; 1                 ; 6       ;
; DIN[8]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~1                                                                                                                     ; 0                 ; 6       ;
; DIN[7]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~2                                                                                                                     ; 0                 ; 6       ;
; DIN[6]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~3                                                                                                                     ; 0                 ; 6       ;
; DIN[5]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~4                                                                                                                     ; 0                 ; 6       ;
; DIN[4]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~5                                                                                                                     ; 0                 ; 6       ;
; DIN[3]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~6                                                                                                                     ; 0                 ; 6       ;
; DIN[2]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~7                                                                                                                     ; 1                 ; 6       ;
; DIN[1]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~8                                                                                                                     ; 1                 ; 6       ;
; DIN[0]                                                                                                                                                ;                   ;         ;
;      - RegisterSigned:DIN_reg|Q~9                                                                                                                     ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                            ; PIN_M10            ; 38      ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; RST_n                          ; PIN_R12            ; 39      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; RegisterSigned:DOUT_reg|Q[0]~1 ; LCCOMB_X31_Y23_N16 ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_M10  ; 38      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RST_n~input                                                                                                                                      ; 39      ;
; a1[9]~input                                                                                                                                      ; 23      ;
; b1[9]~input                                                                                                                                      ; 23      ;
; b0[9]~input                                                                                                                                      ; 23      ;
; RegisterSigned:DOUT_reg|Q[0]~1                                                                                                                   ; 22      ;
; a1[1]~input                                                                                                                                      ; 21      ;
; b1[1]~input                                                                                                                                      ; 21      ;
; b0[1]~input                                                                                                                                      ; 21      ;
; RegisterSigned:reg0|Q[0]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[1]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[2]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[3]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[4]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[5]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[6]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[7]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[8]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[9]                                                                                                                         ; 20      ;
; RegisterSigned:reg0|Q[10]                                                                                                                        ; 18      ;
; RegisterSigned:reg0|Q[11]                                                                                                                        ; 16      ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0           ; 14      ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2           ; 14      ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0           ; 14      ;
; a1[0]~input                                                                                                                                      ; 13      ;
; b1[0]~input                                                                                                                                      ; 13      ;
; b0[0]~input                                                                                                                                      ; 13      ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2           ; 13      ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2           ; 13      ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~1           ; 13      ;
; a1[8]~input                                                                                                                                      ; 12      ;
; b1[8]~input                                                                                                                                      ; 12      ;
; b0[8]~input                                                                                                                                      ; 12      ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~3           ; 12      ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~3           ; 12      ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3           ; 12      ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2           ; 12      ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3           ; 12      ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~2           ; 12      ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[3]~0           ; 12      ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~3           ; 12      ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~4           ; 11      ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[4]~4           ; 11      ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~1           ; 11      ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0           ; 11      ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[4]~3           ; 11      ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[3]~2           ; 11      ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~1           ; 11      ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[2]~0           ; 11      ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[4]~4           ; 11      ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs4a[1]~0           ; 11      ;
; adder:add_a0|R[9]~18                                                                                                                             ; 11      ;
; adder:add_a0|R[8]~16                                                                                                                             ; 11      ;
; adder:add_a0|R[7]~14                                                                                                                             ; 11      ;
; adder:add_a0|R[6]~12                                                                                                                             ; 11      ;
; adder:add_a0|R[5]~10                                                                                                                             ; 11      ;
; adder:add_a0|R[4]~8                                                                                                                              ; 11      ;
; adder:add_a0|R[3]~6                                                                                                                              ; 11      ;
; adder:add_a0|R[2]~4                                                                                                                              ; 11      ;
; adder:add_a0|R[1]~2                                                                                                                              ; 11      ;
; adder:add_a0|R[0]~0                                                                                                                              ; 11      ;
; adder:add_a0|R[10]~20                                                                                                                            ; 10      ;
; adder:add_b0|R[11]~22                                                                                                                            ; 10      ;
; adder:add_a0|R[11]~22                                                                                                                            ; 9       ;
; adder:add_b0|R[10]~20                                                                                                                            ; 9       ;
; adder:add_b0|R[9]~18                                                                                                                             ; 9       ;
; a1[2]~input                                                                                                                                      ; 7       ;
; b1[2]~input                                                                                                                                      ; 7       ;
; b1[4]~input                                                                                                                                      ; 7       ;
; b1[5]~input                                                                                                                                      ; 7       ;
; b0[2]~input                                                                                                                                      ; 7       ;
; a1[3]~input                                                                                                                                      ; 6       ;
; a1[4]~input                                                                                                                                      ; 6       ;
; a1[5]~input                                                                                                                                      ; 6       ;
; b1[6]~input                                                                                                                                      ; 6       ;
; b1[3]~input                                                                                                                                      ; 6       ;
; b0[3]~input                                                                                                                                      ; 6       ;
; b1[7]~input                                                                                                                                      ; 5       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1           ; 5       ;
; b0[4]~input                                                                                                                                      ; 4       ;
; b0[5]~input                                                                                                                                      ; 4       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1           ; 4       ;
; a1[6]~input                                                                                                                                      ; 3       ;
; b0[6]~input                                                                                                                                      ; 3       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[2]~4           ; 3       ;
; RegisterSigned:DIN_reg|Q[10]                                                                                                                     ; 3       ;
; a1[7]~input                                                                                                                                      ; 2       ;
; b0[7]~input                                                                                                                                      ; 2       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0                 ; 2       ;
; FF:VOUT_reg|Q~0                                                                                                                                  ; 2       ;
; FF:VIN_reg|Q                                                                                                                                     ; 2       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~0                 ; 2       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|cs2a[1]~1           ; 2       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|_~8                 ; 2       ;
; Counter:count|\incProc:cnt[2]                                                                                                                    ; 2       ;
; Counter:count|\incProc:cnt[1]                                                                                                                    ; 2       ;
; Counter:count|\incProc:cnt[3]                                                                                                                    ; 2       ;
; Counter:count|\incProc:cnt[0]                                                                                                                    ; 2       ;
; DIN[0]~input                                                                                                                                     ; 1       ;
; DIN[1]~input                                                                                                                                     ; 1       ;
; DIN[2]~input                                                                                                                                     ; 1       ;
; DIN[3]~input                                                                                                                                     ; 1       ;
; DIN[4]~input                                                                                                                                     ; 1       ;
; DIN[5]~input                                                                                                                                     ; 1       ;
; DIN[6]~input                                                                                                                                     ; 1       ;
; DIN[7]~input                                                                                                                                     ; 1       ;
; DIN[8]~input                                                                                                                                     ; 1       ;
; DIN[9]~input                                                                                                                                     ; 1       ;
; VIN~input                                                                                                                                        ; 1       ;
; adder:add_b0|R[11]~22_wirecell                                                                                                                   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]            ; 1       ;
; RegisterSigned:reg0|Q~11                                                                                                                         ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]            ; 1       ;
; RegisterSigned:reg0|Q~10                                                                                                                         ; 1       ;
; RegisterSigned:reg0|Q~9                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~8                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~7                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~6                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~5                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~4                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~3                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~2                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~1                                                                                                                          ; 1       ;
; RegisterSigned:reg0|Q~0                                                                                                                          ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[0]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[1]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[2]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[3]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[4]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[5]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[6]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[7]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[8]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[9]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le3a[10]            ; 1       ;
; RegisterSigned:DIN_reg|Q~9                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~8                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~7                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~6                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~5                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~4                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~3                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~2                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~1                                                                                                                       ; 1       ;
; RegisterSigned:DIN_reg|Q~0                                                                                                                       ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[1]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[0]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[2]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[1]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[3]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[0]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[1]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[0]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[1]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[2]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[3]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[4]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[5]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[6]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[7]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[8]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[10]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[9]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[11]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[10]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[12]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[2]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[4]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[3]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[5]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[2]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[3]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[4]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[5]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[6]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[7]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[8]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[9]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[11]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[12]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[4]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[6]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[5]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[7]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[6]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[8]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[7]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[9]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[8]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[10]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[9]             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[11]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[10]            ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]            ; 1       ;
; Counter:count|incProc~0                                                                                                                          ; 1       ;
; FF:VIN_reg|Q~0                                                                                                                                   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[0]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[1]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[0]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[2]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[1]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[3]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[0]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[1]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[0]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[1]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[2]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[3]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[4]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[5]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[6]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[7]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[8]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[10]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[9]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[11]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[10]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[12]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[2]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[4]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[3]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[5]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[2]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[3]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[4]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[5]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[6]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[7]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[8]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[9]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[11]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[12]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[4]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[6]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[5]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[7]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[6]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[8]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[7]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[9]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[8]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[10]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[9]             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[11]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[10]            ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[12]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[0]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[1]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[1]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[2]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[3]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[0]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[2]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[1]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[3]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[0]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[1]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[0]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[1]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[2]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[3]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[4]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[5]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[6]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[7]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[8]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[10]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[9]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[11]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le5a[10]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[12]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[4]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[5]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[2]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[4]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[3]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[5]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[2]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[3]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[4]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[5]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[6]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[7]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[8]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[8]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[9]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[10]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[11]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[12]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le9a[9]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[11]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[12]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[6]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le6a[7]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[4]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[6]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[5]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[7]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[6]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[8]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[7]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[9]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[8]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[10]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[9]             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le7a[11]            ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|le8a[10]            ; 1       ;
; RegisterSigned:DIN_reg|Q[0]                                                                                                                      ; 1       ;
; RegisterSigned:DIN_reg|Q[1]                                                                                                                      ; 1       ;
; RegisterSigned:DIN_reg|Q[2]                                                                                                                      ; 1       ;
; RegisterSigned:DIN_reg|Q[3]                                                                                                                      ; 1       ;
; RegisterSigned:DIN_reg|Q[4]                                                                                                                      ; 1       ;
; RegisterSigned:DIN_reg|Q[5]                                                                                                                      ; 1       ;
; RegisterSigned:DIN_reg|Q[6]                                                                                                                      ; 1       ;
; RegisterSigned:DIN_reg|Q[7]                                                                                                                      ; 1       ;
; RegisterSigned:DIN_reg|Q[8]                                                                                                                      ; 1       ;
; FF:VOUT_reg|Q~1                                                                                                                                  ; 1       ;
; RegisterSigned:DOUT_reg|Q~9                                                                                                                      ; 1       ;
; RegisterSigned:DOUT_reg|Q~8                                                                                                                      ; 1       ;
; RegisterSigned:DOUT_reg|Q~7                                                                                                                      ; 1       ;
; RegisterSigned:DOUT_reg|Q~6                                                                                                                      ; 1       ;
; RegisterSigned:DOUT_reg|Q~5                                                                                                                      ; 1       ;
; RegisterSigned:DOUT_reg|Q~4                                                                                                                      ; 1       ;
; RegisterSigned:DOUT_reg|Q~3                                                                                                                      ; 1       ;
; RegisterSigned:DOUT_reg|Q~2                                                                                                                      ; 1       ;
; RegisterSigned:DOUT_reg|Q~0                                                                                                                      ; 1       ;
; FF:VOUT_reg|Q                                                                                                                                    ; 1       ;
; Counter:count|\incProc:cnt[3]~1                                                                                                                  ; 1       ;
; Counter:count|\incProc:cnt[2]~2                                                                                                                  ; 1       ;
; Counter:count|\incProc:cnt[2]~1                                                                                                                  ; 1       ;
; Counter:count|\incProc:cnt[1]~2                                                                                                                  ; 1       ;
; Counter:count|\incProc:cnt[1]~1                                                                                                                  ; 1       ;
; Counter:count|\incProc:cnt[0]~2                                                                                                                  ; 1       ;
; Counter:count|\incProc:cnt[0]~1                                                                                                                  ; 1       ;
; adder:add_a0|R[10]~21                                                                                                                            ; 1       ;
; adder:add_a0|R[9]~19                                                                                                                             ; 1       ;
; adder:add_a0|R[8]~17                                                                                                                             ; 1       ;
; adder:add_a0|R[7]~15                                                                                                                             ; 1       ;
; adder:add_a0|R[6]~13                                                                                                                             ; 1       ;
; adder:add_a0|R[5]~11                                                                                                                             ; 1       ;
; adder:add_a0|R[4]~9                                                                                                                              ; 1       ;
; adder:add_a0|R[3]~7                                                                                                                              ; 1       ;
; adder:add_a0|R[2]~5                                                                                                                              ; 1       ;
; adder:add_a0|R[1]~3                                                                                                                              ; 1       ;
; adder:add_a0|R[0]~1                                                                                                                              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~36             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~35             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~34             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~33             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~32             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~31             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~30             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~29             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~28             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~27             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~26             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~25             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~24             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~23             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~22             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~21             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~20             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~19             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~18             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~17             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~16             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~15             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~14             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~13             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~11             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~9              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~7              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~5              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~3              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~1              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~32             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~31             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~30             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~29             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~28             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~27             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~26             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~25             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~24             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~23             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~22             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~21             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~20             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~19             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~18             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~17             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~16             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~15             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~14             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~13             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~12             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~11             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~10             ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~9              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~8              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~7              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~6              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~5              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~4              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~3              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~2              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~1              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~0              ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[14]~28 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[13]~27 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[13]~26 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[12]~25 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[12]~24 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[11]~23 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[11]~22 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[10]~21 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[10]~20 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[9]~19  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[9]~18  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[8]~17  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[8]~16  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[7]~15  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[7]~14  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[6]~13  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[6]~12  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[5]~11  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[5]~10  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[4]~9   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[4]~8   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[3]~7   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[3]~6   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[2]~5   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[2]~4   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[1]~3   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[1]~2   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[0]~1   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[0]~0   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[6]~12  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[5]~11  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[5]~10  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[4]~9   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[4]~8   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[3]~7   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[3]~6   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[2]~5   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[2]~4   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[1]~3   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[1]~2   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~1   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~0   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[10]~20 ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[9]~19  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[9]~18  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[8]~17  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[8]~16  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[7]~15  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[7]~14  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[6]~13  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[6]~12  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[5]~11  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[5]~10  ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[4]~9   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[4]~8   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[3]~7   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[3]~6   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[2]~5   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[2]~4   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[1]~3   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[1]~2   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[0]~1   ; 1       ;
; multiplier:mult_a0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[0]~0   ; 1       ;
; adder:add_b0|R[10]~21                                                                                                                            ; 1       ;
; adder:add_b0|R[9]~19                                                                                                                             ; 1       ;
; adder:add_b0|R[8]~17                                                                                                                             ; 1       ;
; adder:add_b0|R[8]~16                                                                                                                             ; 1       ;
; adder:add_b0|R[7]~15                                                                                                                             ; 1       ;
; adder:add_b0|R[7]~14                                                                                                                             ; 1       ;
; adder:add_b0|R[6]~13                                                                                                                             ; 1       ;
; adder:add_b0|R[6]~12                                                                                                                             ; 1       ;
; adder:add_b0|R[5]~11                                                                                                                             ; 1       ;
; adder:add_b0|R[5]~10                                                                                                                             ; 1       ;
; adder:add_b0|R[4]~9                                                                                                                              ; 1       ;
; adder:add_b0|R[4]~8                                                                                                                              ; 1       ;
; adder:add_b0|R[3]~7                                                                                                                              ; 1       ;
; adder:add_b0|R[3]~6                                                                                                                              ; 1       ;
; adder:add_b0|R[2]~5                                                                                                                              ; 1       ;
; adder:add_b0|R[2]~4                                                                                                                              ; 1       ;
; adder:add_b0|R[1]~3                                                                                                                              ; 1       ;
; adder:add_b0|R[1]~2                                                                                                                              ; 1       ;
; adder:add_b0|R[0]~1                                                                                                                              ; 1       ;
; adder:add_b0|R[0]~0                                                                                                                              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~36             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~35             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~34             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~33             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~32             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~31             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~30             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~29             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~28             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~27             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~26             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~25             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~24             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~23             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~22             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~21             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~20             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~19             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~18             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~17             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~16             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~15             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~14             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~13             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~11             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~9              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~7              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~5              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~3              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~1              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~32             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~31             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~30             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~29             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~28             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~27             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~26             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~25             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~24             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~23             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~22             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~21             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~20             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~19             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~18             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~17             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~16             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~15             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~14             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~13             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~12             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~11             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~10             ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~9              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~8              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~7              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~6              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~5              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~4              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~3              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~2              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~1              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~0              ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[14]~28 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[13]~27 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[13]~26 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[12]~25 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[12]~24 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[11]~23 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[11]~22 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[10]~21 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[10]~20 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[9]~19  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[9]~18  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[8]~17  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[8]~16  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[7]~15  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[7]~14  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[6]~13  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[6]~12  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[5]~11  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[5]~10  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[4]~9   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[4]~8   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[3]~7   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[3]~6   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[2]~5   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[2]~4   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[1]~3   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[1]~2   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[0]~1   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[0]~0   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[6]~12  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[5]~11  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[5]~10  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[4]~9   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[4]~8   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[3]~7   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[3]~6   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[2]~5   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[2]~4   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[1]~3   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[1]~2   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~1   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~0   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[10]~20 ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[9]~19  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[9]~18  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[8]~17  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[8]~16  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[7]~15  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[7]~14  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[6]~13  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[6]~12  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[5]~11  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[5]~10  ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[4]~9   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[4]~8   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[3]~7   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[3]~6   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[2]~5   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[2]~4   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[1]~3   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[1]~2   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[0]~1   ; 1       ;
; multiplier:mult_b1|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[0]~0   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~36             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~35             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~34             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~33             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~32             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~31             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~30             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~29             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~28             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~27             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~26             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~25             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~24             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~23             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~22             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~21             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~20             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~19             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~18             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~17             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~16             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~15             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~14             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~13             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~11             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~9              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~7              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~5              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~3              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_1~1              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~32             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~31             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~30             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~29             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~28             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~27             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~26             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~25             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~24             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~23             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~22             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~21             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~20             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~19             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~18             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~17             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~16             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~15             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~14             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~13             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~12             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~11             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~10             ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~9              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~8              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~7              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~6              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~5              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~4              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~3              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~2              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~1              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|op_2~0              ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[14]~28 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[13]~27 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[13]~26 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[12]~25 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[12]~24 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[11]~23 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[11]~22 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[10]~21 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[10]~20 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[9]~19  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[9]~18  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[8]~17  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[8]~16  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[7]~15  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[7]~14  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[6]~13  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[6]~12  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[5]~11  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[5]~10  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[4]~9   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[4]~8   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[3]~7   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[3]~6   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[2]~5   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[2]~4   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[1]~3   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[1]~2   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[0]~1   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add18_result[0]~0   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[6]~12  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[5]~11  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[5]~10  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[4]~9   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[4]~8   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[3]~7   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[3]~6   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[2]~5   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[2]~4   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[1]~3   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[1]~2   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~1   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add26_result[0]~0   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[10]~20 ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[9]~19  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[9]~18  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[8]~17  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[8]~16  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[7]~15  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[7]~14  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[6]~13  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[6]~12  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[5]~11  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[5]~10  ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[4]~9   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[4]~8   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[3]~7   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[3]~6   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[2]~5   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[2]~4   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[1]~3   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[1]~2   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[0]~1   ; 1       ;
; multiplier:mult_b0|lpm_mult:Mult0|mult_j9t:auto_generated|alt_mac_mult:mac_mult1|mac_mult_4dh1:auto_generated|mult_ujo:mult1|add22_result[0]~0   ; 1       ;
; RegisterSigned:DOUT_reg|Q[9]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[8]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[7]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[6]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[5]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[4]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[3]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[2]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[1]                                                                                                                     ; 1       ;
; RegisterSigned:DOUT_reg|Q[0]                                                                                                                     ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Interconnect Usage Summary                                 ;
+-----------------------------------+------------------------+
; Interconnect Resource Type        ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 760 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 63 / 2,912 ( 2 % )     ;
; C4 interconnects                  ; 460 / 54,912 ( < 1 % ) ;
; Direct links                      ; 141 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 1 / 20 ( 5 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 121 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 26 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 401 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 15.00) ; Number of LABs  (Total = 35) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 4                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 27                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.46) ; Number of LABs  (Total = 35) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 9                            ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. clear                      ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.49) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 3                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 18                           ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.71) ; Number of LABs  (Total = 35) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 2                            ;
; 6                                                ; 1                            ;
; 7                                                ; 0                            ;
; 8                                                ; 1                            ;
; 9                                                ; 5                            ;
; 10                                               ; 5                            ;
; 11                                               ; 3                            ;
; 12                                               ; 3                            ;
; 13                                               ; 4                            ;
; 14                                               ; 1                            ;
; 15                                               ; 4                            ;
; 16                                               ; 6                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.09) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 64        ; 0            ; 0            ; 64        ; 64        ; 0            ; 11           ; 0            ; 0            ; 53           ; 0            ; 11           ; 53           ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 0            ; 64        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 64           ; 64           ; 64           ; 64           ; 64           ; 0         ; 64           ; 64           ; 0         ; 0         ; 64           ; 53           ; 64           ; 64           ; 11           ; 64           ; 53           ; 11           ; 64           ; 64           ; 64           ; 53           ; 64           ; 64           ; 64           ; 64           ; 64           ; 0         ; 64           ; 64           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; a0[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a0[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VOUT               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b0[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VIN                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a1[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 20 10:13:06 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off IIR_filter -c IIR_filter
Warning: Parallel compilation is not licensed and has been disabled
Info: Automatically selected device EP4CGX22CF19C6 for design IIR_filter
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CGX30CF19C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_NCEO~ is reserved at location R6
    Info: Pin ~ALTERA_DATA0~ is reserved at location A4
    Info: Pin ~ALTERA_ASDO~ is reserved at location B4
    Info: Pin ~ALTERA_NCSO~ is reserved at location C5
    Info: Pin ~ALTERA_DCLK~ is reserved at location D5
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning: No exact pin location assignment(s) for 64 pins of 64 total pins
    Info: Pin a0[0] not assigned to an exact location on the device
    Info: Pin a0[1] not assigned to an exact location on the device
    Info: Pin a0[2] not assigned to an exact location on the device
    Info: Pin a0[3] not assigned to an exact location on the device
    Info: Pin a0[4] not assigned to an exact location on the device
    Info: Pin a0[5] not assigned to an exact location on the device
    Info: Pin a0[6] not assigned to an exact location on the device
    Info: Pin a0[7] not assigned to an exact location on the device
    Info: Pin a0[8] not assigned to an exact location on the device
    Info: Pin a0[9] not assigned to an exact location on the device
    Info: Pin DOUT[0] not assigned to an exact location on the device
    Info: Pin DOUT[1] not assigned to an exact location on the device
    Info: Pin DOUT[2] not assigned to an exact location on the device
    Info: Pin DOUT[3] not assigned to an exact location on the device
    Info: Pin DOUT[4] not assigned to an exact location on the device
    Info: Pin DOUT[5] not assigned to an exact location on the device
    Info: Pin DOUT[6] not assigned to an exact location on the device
    Info: Pin DOUT[7] not assigned to an exact location on the device
    Info: Pin DOUT[8] not assigned to an exact location on the device
    Info: Pin DOUT[9] not assigned to an exact location on the device
    Info: Pin VOUT not assigned to an exact location on the device
    Info: Pin CLK not assigned to an exact location on the device
    Info: Pin b0[5] not assigned to an exact location on the device
    Info: Pin b0[4] not assigned to an exact location on the device
    Info: Pin b0[3] not assigned to an exact location on the device
    Info: Pin b0[1] not assigned to an exact location on the device
    Info: Pin b0[2] not assigned to an exact location on the device
    Info: Pin b0[7] not assigned to an exact location on the device
    Info: Pin b0[6] not assigned to an exact location on the device
    Info: Pin b0[9] not assigned to an exact location on the device
    Info: Pin b1[5] not assigned to an exact location on the device
    Info: Pin b1[4] not assigned to an exact location on the device
    Info: Pin b1[3] not assigned to an exact location on the device
    Info: Pin b1[1] not assigned to an exact location on the device
    Info: Pin b1[2] not assigned to an exact location on the device
    Info: Pin b1[7] not assigned to an exact location on the device
    Info: Pin b1[6] not assigned to an exact location on the device
    Info: Pin b1[9] not assigned to an exact location on the device
    Info: Pin RST_n not assigned to an exact location on the device
    Info: Pin a1[5] not assigned to an exact location on the device
    Info: Pin a1[4] not assigned to an exact location on the device
    Info: Pin a1[3] not assigned to an exact location on the device
    Info: Pin a1[1] not assigned to an exact location on the device
    Info: Pin a1[2] not assigned to an exact location on the device
    Info: Pin a1[7] not assigned to an exact location on the device
    Info: Pin a1[6] not assigned to an exact location on the device
    Info: Pin a1[9] not assigned to an exact location on the device
    Info: Pin b0[0] not assigned to an exact location on the device
    Info: Pin b0[8] not assigned to an exact location on the device
    Info: Pin b1[0] not assigned to an exact location on the device
    Info: Pin b1[8] not assigned to an exact location on the device
    Info: Pin VIN not assigned to an exact location on the device
    Info: Pin a1[0] not assigned to an exact location on the device
    Info: Pin a1[8] not assigned to an exact location on the device
    Info: Pin DIN[9] not assigned to an exact location on the device
    Info: Pin DIN[8] not assigned to an exact location on the device
    Info: Pin DIN[7] not assigned to an exact location on the device
    Info: Pin DIN[6] not assigned to an exact location on the device
    Info: Pin DIN[5] not assigned to an exact location on the device
    Info: Pin DIN[4] not assigned to an exact location on the device
    Info: Pin DIN[3] not assigned to an exact location on the device
    Info: Pin DIN[2] not assigned to an exact location on the device
    Info: Pin DIN[1] not assigned to an exact location on the device
    Info: Pin DIN[0] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'IIR_filter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node CLK~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 63 (unused VREF, 2.5V VCCIO, 52 input, 11 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info: I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info: I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X26_Y21 to location X38_Y30
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin CLK uses I/O standard 2.5 V at M10
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Tue Oct 20 10:13:18 2020
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


