Partition Merge report for prj_q5
Mon Dec 16 08:40:34 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Mon Dec 16 08:40:34 2019           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; prj_q5                                          ;
; Top-level Entity Name              ; prj_q5                                          ;
; Family                             ; Cyclone 10 LP                                   ;
; Total logic elements               ; 4,617                                           ;
;     Total combinational functions  ; 2,470                                           ;
;     Dedicated logic registers      ; 3,387                                           ;
; Total registers                    ; 3387                                            ;
; Total pins                         ; 115                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 468,992                                         ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                                ; Details ;
+---------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------------------+---------+
; IFC_BE[0]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_BE[0]                                                                                                        ; N/A     ;
; IFC_BE[0]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_BE[0]                                                                                                        ; N/A     ;
; IFC_BE[1]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_BE[1]                                                                                                        ; N/A     ;
; IFC_BE[1]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_BE[1]                                                                                                        ; N/A     ;
; IFC_DATA[0]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[0]                                                                                                      ; N/A     ;
; IFC_DATA[0]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[0]                                                                                                      ; N/A     ;
; IFC_DATA[10]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[10]                                                                                                     ; N/A     ;
; IFC_DATA[10]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[10]                                                                                                     ; N/A     ;
; IFC_DATA[11]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[11]                                                                                                     ; N/A     ;
; IFC_DATA[11]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[11]                                                                                                     ; N/A     ;
; IFC_DATA[12]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[12]                                                                                                     ; N/A     ;
; IFC_DATA[12]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[12]                                                                                                     ; N/A     ;
; IFC_DATA[13]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[13]                                                                                                     ; N/A     ;
; IFC_DATA[13]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[13]                                                                                                     ; N/A     ;
; IFC_DATA[14]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[14]                                                                                                     ; N/A     ;
; IFC_DATA[14]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[14]                                                                                                     ; N/A     ;
; IFC_DATA[15]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[15]                                                                                                     ; N/A     ;
; IFC_DATA[15]                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[15]                                                                                                     ; N/A     ;
; IFC_DATA[1]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[1]                                                                                                      ; N/A     ;
; IFC_DATA[1]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[1]                                                                                                      ; N/A     ;
; IFC_DATA[2]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[2]                                                                                                      ; N/A     ;
; IFC_DATA[2]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[2]                                                                                                      ; N/A     ;
; IFC_DATA[3]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[3]                                                                                                      ; N/A     ;
; IFC_DATA[3]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[3]                                                                                                      ; N/A     ;
; IFC_DATA[4]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[4]                                                                                                      ; N/A     ;
; IFC_DATA[4]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[4]                                                                                                      ; N/A     ;
; IFC_DATA[5]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[5]                                                                                                      ; N/A     ;
; IFC_DATA[5]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[5]                                                                                                      ; N/A     ;
; IFC_DATA[6]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[6]                                                                                                      ; N/A     ;
; IFC_DATA[6]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[6]                                                                                                      ; N/A     ;
; IFC_DATA[7]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[7]                                                                                                      ; N/A     ;
; IFC_DATA[7]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[7]                                                                                                      ; N/A     ;
; IFC_DATA[8]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[8]                                                                                                      ; N/A     ;
; IFC_DATA[8]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[8]                                                                                                      ; N/A     ;
; IFC_DATA[9]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[9]                                                                                                      ; N/A     ;
; IFC_DATA[9]                                                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[9]                                                                                                      ; N/A     ;
; IFC_OE_N                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|OE_N_reg~_wirecell                                                                       ; N/A     ;
; IFC_OE_N                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|OE_N_reg~_wirecell                                                                       ; N/A     ;
; IFC_RD_N                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|OE_N_reg~_wirecell                                                                       ; N/A     ;
; IFC_RD_N                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|OE_N_reg~_wirecell                                                                       ; N/A     ;
; IFC_RXF_N                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_RXF_N                                                                                                        ; N/A     ;
; IFC_RXF_N                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_RXF_N                                                                                                        ; N/A     ;
; IFC_TXE_N                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_TXE_N                                                                                                        ; N/A     ;
; IFC_TXE_N                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_TXE_N                                                                                                        ; N/A     ;
; IFC_WR_N                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|WR_N_reg~_wirecell                                                                       ; N/A     ;
; IFC_WR_N                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|WR_N_reg~_wirecell                                                                       ; N/A     ;
; read_count[0]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[0]                                                                                                    ; N/A     ;
; read_count[0]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[0]                                                                                                    ; N/A     ;
; read_count[10]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[10]                                                                                                   ; N/A     ;
; read_count[10]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[10]                                                                                                   ; N/A     ;
; read_count[11]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[11]                                                                                                   ; N/A     ;
; read_count[11]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[11]                                                                                                   ; N/A     ;
; read_count[12]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[12]                                                                                                   ; N/A     ;
; read_count[12]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[12]                                                                                                   ; N/A     ;
; read_count[13]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[13]                                                                                                   ; N/A     ;
; read_count[13]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[13]                                                                                                   ; N/A     ;
; read_count[14]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[14]                                                                                                   ; N/A     ;
; read_count[14]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[14]                                                                                                   ; N/A     ;
; read_count[15]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[15]                                                                                                   ; N/A     ;
; read_count[15]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[15]                                                                                                   ; N/A     ;
; read_count[1]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[1]                                                                                                    ; N/A     ;
; read_count[1]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[1]                                                                                                    ; N/A     ;
; read_count[2]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[2]                                                                                                    ; N/A     ;
; read_count[2]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[2]                                                                                                    ; N/A     ;
; read_count[3]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[3]                                                                                                    ; N/A     ;
; read_count[3]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[3]                                                                                                    ; N/A     ;
; read_count[4]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[4]                                                                                                    ; N/A     ;
; read_count[4]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[4]                                                                                                    ; N/A     ;
; read_count[5]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[5]                                                                                                    ; N/A     ;
; read_count[5]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[5]                                                                                                    ; N/A     ;
; read_count[6]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[6]                                                                                                    ; N/A     ;
; read_count[6]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[6]                                                                                                    ; N/A     ;
; read_count[7]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[7]                                                                                                    ; N/A     ;
; read_count[7]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[7]                                                                                                    ; N/A     ;
; read_count[8]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[8]                                                                                                    ; N/A     ;
; read_count[8]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[8]                                                                                                    ; N/A     ;
; read_count[9]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[9]                                                                                                    ; N/A     ;
; read_count[9]                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; read_count[9]                                                                                                    ; N/A     ;
; sys_resetn                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_resetn                                                                                                       ; N/A     ;
; sys_resetn                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_resetn                                                                                                       ; N/A     ;
; usb_master:usb_master_i|DATA[0]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[0]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[0]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[0]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[10]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[10]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[10]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[10]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[11]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[11]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[11]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[11]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[12]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[12]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[12]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[12]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[13]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[13]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[13]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[13]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[14]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[14]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[14]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[14]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[15]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[15]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[15]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[15]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|DATA[1]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[1]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[1]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[1]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[2]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[2]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[2]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[2]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[3]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[3]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[3]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[3]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[4]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[4]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[4]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[4]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[5]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[5]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[5]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[5]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[6]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[6]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[6]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[6]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[7]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[7]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[7]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[7]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[8]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[8]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[8]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[8]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[9]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[9]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|DATA[9]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[9]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[0]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[0]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[0]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[0]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[10]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[10] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[10]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[10] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[11]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[11] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[11]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[11] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[12]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[12] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[12]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[12] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[13]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[13] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[13]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[13] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[14]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[14] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[14]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[14] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[15]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[15] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[15]                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[15] ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[1]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[1]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[1]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[1]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[2]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[2]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[2]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[2]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[3]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[3]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[3]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[3]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[4]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[4]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[4]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[4]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[5]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[5]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[5]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[5]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[6]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[6]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[6]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[6]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[7]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[7]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[7]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[7]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[8]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[8]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[8]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[8]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[9]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[9]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|q[9]                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|q_b[9]  ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[0]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[0]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[0]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[0]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[10]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[10]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[10]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[10]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[11]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[11]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[11]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[11]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[12]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[12]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[12]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[12]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[1]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[1]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[1]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[1]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[2]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[2]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[2]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[2]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[3]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[3]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[3]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[3]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[4]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[4]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[4]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[4]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[5]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[5]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[5]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[5]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[6]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[6]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[6]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[6]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[7]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[7]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[7]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[7]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[8]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[8]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[8]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[8]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[9]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[9]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdaddress[9]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[9]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdclock                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_CLK~_wirecell                                                                                                ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rdclock                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_CLK~_wirecell                                                                                                ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rden                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rden                                                                                     ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|rden                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rden                                                                                     ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[0]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[0]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[0]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[0]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[10]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[10]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[10]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[10]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[11]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[11]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[11]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[11]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[12]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[12]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[12]                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[12]                                                                            ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[1]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[1]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[1]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[1]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[2]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[2]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[2]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[2]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[3]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[3]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[3]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[3]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[4]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[4]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[4]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[4]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[5]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[5]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[5]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[5]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[6]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[6]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[6]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[6]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[7]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[7]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[7]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[7]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[8]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[8]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[8]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[8]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[9]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[9]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wraddress[9]                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[9]                                                                             ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wrclock                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_CLK                                                                                                          ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wrclock                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_CLK                                                                                                          ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wren                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wren                                                                                     ; N/A     ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|wren                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wren                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[0]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[0]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[0]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[0]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[10]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[10]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[10]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[10]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[11]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[11]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[11]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[11]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[12]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[12]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[12]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[12]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[13]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[13]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[13]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[13]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[14]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[14]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[14]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[14]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[15]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[15]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[15]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[15]                                                                                                     ; N/A     ;
; usb_master:usb_master_i|data[1]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[1]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[1]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[1]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[2]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[2]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[2]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[2]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[3]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[3]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[3]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[3]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[4]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[4]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[4]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[4]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[5]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[5]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[5]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[5]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[6]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[6]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[6]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[6]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[7]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[7]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[7]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[7]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[8]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[8]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[8]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[8]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[9]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[9]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|data[9]                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; IFC_DATA[9]                                                                                                      ; N/A     ;
; usb_master:usb_master_i|rdaddress[0]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[0]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[0]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[0]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[10]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[10]                                                                            ; N/A     ;
; usb_master:usb_master_i|rdaddress[10]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[10]                                                                            ; N/A     ;
; usb_master:usb_master_i|rdaddress[11]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[11]                                                                            ; N/A     ;
; usb_master:usb_master_i|rdaddress[11]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[11]                                                                            ; N/A     ;
; usb_master:usb_master_i|rdaddress[12]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[12]                                                                            ; N/A     ;
; usb_master:usb_master_i|rdaddress[12]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[12]                                                                            ; N/A     ;
; usb_master:usb_master_i|rdaddress[1]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[1]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[1]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[1]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[2]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[2]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[2]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[2]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[3]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[3]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[3]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[3]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[4]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[4]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[4]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[4]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[5]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[5]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[5]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[5]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[6]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[6]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[6]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[6]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[7]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[7]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[7]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[7]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[8]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[8]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[8]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[8]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[9]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[9]                                                                             ; N/A     ;
; usb_master:usb_master_i|rdaddress[9]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rdaddress[9]                                                                             ; N/A     ;
; usb_master:usb_master_i|rden                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rden                                                                                     ; N/A     ;
; usb_master:usb_master_i|rden                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|rden                                                                                     ; N/A     ;
; usb_master:usb_master_i|wraddress[0]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[0]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[0]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[0]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[10]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[10]                                                                            ; N/A     ;
; usb_master:usb_master_i|wraddress[10]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[10]                                                                            ; N/A     ;
; usb_master:usb_master_i|wraddress[11]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[11]                                                                            ; N/A     ;
; usb_master:usb_master_i|wraddress[11]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[11]                                                                            ; N/A     ;
; usb_master:usb_master_i|wraddress[12]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[12]                                                                            ; N/A     ;
; usb_master:usb_master_i|wraddress[12]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[12]                                                                            ; N/A     ;
; usb_master:usb_master_i|wraddress[1]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[1]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[1]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[1]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[2]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[2]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[2]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[2]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[3]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[3]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[3]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[3]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[4]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[4]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[4]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[4]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[5]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[5]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[5]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[5]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[6]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[6]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[6]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[6]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[7]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[7]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[7]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[7]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[8]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[8]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[8]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[8]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[9]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[9]                                                                             ; N/A     ;
; usb_master:usb_master_i|wraddress[9]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wraddress[9]                                                                             ; N/A     ;
; usb_master:usb_master_i|wren                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wren                                                                                     ; N/A     ;
; usb_master:usb_master_i|wren                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; usb_master:usb_master_i|wren                                                                                     ; N/A     ;
; write_count[0]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[0]                                                                                                   ; N/A     ;
; write_count[0]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[0]                                                                                                   ; N/A     ;
; write_count[10]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[10]                                                                                                  ; N/A     ;
; write_count[10]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[10]                                                                                                  ; N/A     ;
; write_count[11]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[11]                                                                                                  ; N/A     ;
; write_count[11]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[11]                                                                                                  ; N/A     ;
; write_count[12]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[12]                                                                                                  ; N/A     ;
; write_count[12]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[12]                                                                                                  ; N/A     ;
; write_count[13]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[13]                                                                                                  ; N/A     ;
; write_count[13]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[13]                                                                                                  ; N/A     ;
; write_count[14]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[14]                                                                                                  ; N/A     ;
; write_count[14]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[14]                                                                                                  ; N/A     ;
; write_count[15]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[15]                                                                                                  ; N/A     ;
; write_count[15]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[15]                                                                                                  ; N/A     ;
; write_count[1]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[1]                                                                                                   ; N/A     ;
; write_count[1]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[1]                                                                                                   ; N/A     ;
; write_count[2]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[2]                                                                                                   ; N/A     ;
; write_count[2]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[2]                                                                                                   ; N/A     ;
; write_count[3]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[3]                                                                                                   ; N/A     ;
; write_count[3]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[3]                                                                                                   ; N/A     ;
; write_count[4]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[4]                                                                                                   ; N/A     ;
; write_count[4]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[4]                                                                                                   ; N/A     ;
; write_count[5]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[5]                                                                                                   ; N/A     ;
; write_count[5]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[5]                                                                                                   ; N/A     ;
; write_count[6]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[6]                                                                                                   ; N/A     ;
; write_count[6]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[6]                                                                                                   ; N/A     ;
; write_count[7]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[7]                                                                                                   ; N/A     ;
; write_count[7]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[7]                                                                                                   ; N/A     ;
; write_count[8]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[8]                                                                                                   ; N/A     ;
; write_count[8]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[8]                                                                                                   ; N/A     ;
; write_count[9]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[9]                                                                                                   ; N/A     ;
; write_count[9]                                                                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; write_count[9]                                                                                                   ; N/A     ;
; IFC_CLK                                                                                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IFC_CLK                                                                                                          ; N/A     ;
; IFC_CLK                                                                                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IFC_CLK                                                                                                          ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                                                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; sysclk_source:sysclk_source_inst|altpll:altpll_component|sysclk_source_altpll:auto_generated|wire_pll1_clk[3] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; sysclk_source:sysclk_source_inst|altpll:altpll_component|sysclk_source_altpll:auto_generated|wire_pll1_clk[3]    ; N/A     ;
; usb_read_flg                                                                                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; usb_read_flg                                                                                                     ; N/A     ;
; usb_read_flg                                                                                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; usb_read_flg                                                                                                     ; N/A     ;
; usb_write_flg                                                                                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; usb_write_flg                                                                                                    ; N/A     ;
; usb_write_flg                                                                                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; usb_write_flg                                                                                                    ; N/A     ;
+---------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 1788   ; 153              ; 2679                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 1440   ; 126              ; 904                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 541    ; 54               ; 487                            ; 0                              ;
;     -- 3 input functions                    ; 300    ; 36               ; 275                            ; 0                              ;
;     -- <=2 input functions                  ; 599    ; 36               ; 142                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 915    ; 118              ; 818                            ; 0                              ;
;     -- arithmetic mode                      ; 525    ; 8                ; 86                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 964    ; 91               ; 2332                           ; 0                              ;
;     -- Dedicated logic registers            ; 964    ; 91               ; 2332                           ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 115    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 131072 ; 0                ; 337920                         ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 1                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 775    ; 134              ; 3335                           ; 1                              ;
;     -- Registered Input Connections         ; 754    ; 102              ; 2694                           ; 0                              ;
;     -- Output Connections                   ; 1512   ; 316              ; 34                             ; 2383                           ;
;     -- Registered Output Connections        ; 182    ; 316              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 9209   ; 1005             ; 14020                          ; 2385                           ;
;     -- Registered Connections               ; 4382   ; 775              ; 11047                          ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 40     ; 123              ; 1369                           ; 755                            ;
;     -- sld_hub:auto_hub                     ; 123    ; 20               ; 307                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1369   ; 307              ; 64                             ; 1629                           ;
;     -- hard_block:auto_generated_inst       ; 755    ; 0                ; 1629                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 48     ; 45               ; 564                            ; 1                              ;
;     -- Output Ports                         ; 190    ; 62               ; 345                            ; 2                              ;
;     -- Bidir Ports                          ; 20     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 4                ; 336                            ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 29               ; 331                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 25               ; 169                            ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 30               ; 183                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 29               ; 333                            ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                            ;
+-------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                            ; Partition ; Type          ; Location ; Status                                     ;
+-------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; C10_CLK50M                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- C10_CLK50M                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- C10_CLK50M~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; CPU_3V3_TRST                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CPU_3V3_TRST                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CPU_3V3_TRST~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; EC1_PHY_RST                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EC1_PHY_RST                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EC1_PHY_RST~output                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; EC2_PHY_RST                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EC2_PHY_RST                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EC2_PHY_RST~output                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; EC3_PHY_RST                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EC3_PHY_RST                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EC3_PHY_RST~output                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_COL_MII                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ECAT_COL_MII                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ECAT_COL_MII~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_CRS_MII                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ECAT_CRS_MII                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ECAT_CRS_MII~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_RXC_MII                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECAT_RXC_MII                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECAT_RXC_MII~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_RXD0_MII                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECAT_RXD0_MII                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECAT_RXD0_MII~input                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_RXD1_MII                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECAT_RXD1_MII                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECAT_RXD1_MII~input                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_RXD2_MII                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECAT_RXD2_MII                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECAT_RXD2_MII~input                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_RXD3_MII                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECAT_RXD3_MII                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECAT_RXD3_MII~input                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_RXDV_MII                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECAT_RXDV_MII                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECAT_RXDV_MII~input                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_RXER_MII                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECAT_RXER_MII                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECAT_RXER_MII~input                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_TXC_MII                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECAT_TXC_MII                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECAT_TXC_MII~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_TXD0_MII                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ECAT_TXD0_MII                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ECAT_TXD0_MII~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_TXD1_MII                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ECAT_TXD1_MII                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ECAT_TXD1_MII~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_TXD2_MII                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ECAT_TXD2_MII                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ECAT_TXD2_MII~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_TXD3_MII                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ECAT_TXD3_MII                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ECAT_TXD3_MII~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; ECAT_TXEN_MII                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ECAT_TXEN_MII                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ECAT_TXEN_MII~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FAN_Feedback                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FAN_Feedback                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FAN_Feedback~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FAN_PWM                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FAN_PWM                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FAN_PWM~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_BCD_1                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_BCD_1                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_BCD_1~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_BCD_2                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_BCD_2                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_BCD_2~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_BCD_4                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_BCD_4                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_BCD_4~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_BCD_8                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_BCD_8                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_BCD_8~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_CLK25M_OUT                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_CLK25M_OUT                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_CLK25M_OUT~input                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_I2C1_LED_INT                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_I2C1_LED_INT                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C1_LED_INT~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_I2C1_SCL                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_I2C1_SCL                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C1_SCL~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_I2C1_SDA                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_I2C1_SDA                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C1_SDA~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_IQR4                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_IQR4                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_IQR4~output                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_MDC                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_MDC                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_MDC~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_MDIO                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_MDIO                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_MDIO~output                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_OUTPUT_EN                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_OUTPUT_EN                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_OUTPUT_EN~output                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_PART1_CLK_3V3                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_PART1_CLK_3V3                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_PART1_CLK_3V3~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_PART1_DIN_3V3                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_PART1_DIN_3V3                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_PART1_DIN_3V3~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_PART2_CLK_3V3                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_PART2_CLK_3V3                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_PART2_CLK_3V3~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_PART2_DIN_3V3                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_PART2_DIN_3V3                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_PART2_DIN_3V3~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_RST_EC4                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_RST_EC4                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_RST_EC4~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_RST_USBHUB                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_RST_USBHUB                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_RST_USBHUB~output                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[0]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[0]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[0]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[10]                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[10]                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[10]~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[11]                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[11]                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[11]~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[12]                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[12]                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[12]~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[13]                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[13]                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[13]~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[14]                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[14]                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[14]~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[15]                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[15]                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[15]~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[1]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[1]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[1]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[2]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[2]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[2]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[3]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[3]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[3]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[4]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[4]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[4]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[5]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[5]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[5]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[6]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[6]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[6]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[7]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[7]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[7]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[8]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[8]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[8]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_XIN[9]                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_XIN[9]                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_XIN[9]~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[0]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[0]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[0]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[10]                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[10]                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[10]~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[11]                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[11]                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[11]~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[12]                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[12]                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[12]~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[13]                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[13]                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[13]~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[14]                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[14]                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[14]~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[15]                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[15]                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[15]~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[1]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[1]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[1]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[2]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[2]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[2]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[3]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[3]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[3]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[4]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[4]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[4]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[5]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[5]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[5]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[6]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[6]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[6]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[7]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[7]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[7]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[8]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[8]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[8]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_YOUT[9]                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_YOUT[9]                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_YOUT[9]~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; FPGA_nRST                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FPGA_nRST                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_nRST~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; GPIO2_14                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO2_14                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO2_14~input                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; GPIO2_15                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO2_15                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO2_15~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; HRESET                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HRESET                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HRESET~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_BE[0]                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_BE[0]                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_BE[0]~output                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_BE[1]                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_BE[1]                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_BE[1]~output                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_CLK                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IFC_CLK                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_CLK~input                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[0]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[0]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[0]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[10]                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[10]                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[10]~output                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[11]                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[11]                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[11]~output                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[12]                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[12]                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[12]~output                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[13]                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[13]                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[13]~output                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[14]                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[14]                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[14]~output                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[15]                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[15]                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[15]~output                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[1]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[1]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[1]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[2]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[2]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[2]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[3]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[3]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[3]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[4]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[4]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[4]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[5]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[5]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[5]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[6]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[6]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[6]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[7]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[7]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[7]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[8]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[8]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[8]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_DATA[9]                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IFC_DATA[9]                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_DATA[9]~output                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_OE_N                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IFC_OE_N                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IFC_OE_N~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_RD_N                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IFC_RD_N                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IFC_RD_N~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_RXF_N                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IFC_RXF_N                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_RXF_N~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_TXE_N                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IFC_TXE_N                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IFC_TXE_N~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; IFC_WR_N                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IFC_WR_N                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IFC_WR_N~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; PMC_PWR_STATUS                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PMC_PWR_STATUS                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PMC_PWR_STATUS~input                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; POWER_STBY                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- POWER_STBY                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- POWER_STBY~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; RESET_OUT                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- RESET_OUT                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- RESET_OUT~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; RESET_REQ_OUT                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- RESET_REQ_OUT                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- RESET_REQ_OUT~input                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; RESIN                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RESIN                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RESIN~output                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; STKT_RST                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- STKT_RST                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- STKT_RST~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; TEMP_ALERT                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TEMP_ALERT                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TEMP_ALERT~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; TEMP_CRIT_OUT                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TEMP_CRIT_OUT                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TEMP_CRIT_OUT~input                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; TQ_POWER_EN                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- TQ_POWER_EN                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- TQ_POWER_EN~output                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; V24_DEC_INT                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- V24_DEC_INT                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- V24_DEC_INT~input                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; V5_DEC_INT                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- V5_DEC_INT                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- V5_DEC_INT~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; VCC1V8_EN                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VCC1V8_EN                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VCC1V8_EN~output                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; VCC3V3_FPGA_EN                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VCC3V3_FPGA_EN                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VCC3V3_FPGA_EN~output                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; VCC3V3_OTHER_EN                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VCC3V3_OTHER_EN                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VCC3V3_OTHER_EN~output                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; VCC_PHY_EN                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VCC_PHY_EN                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VCC_PHY_EN~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; altera_reserved_tck                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; altera_reserved_tdi                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; altera_reserved_tdo                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; altera_reserved_tms                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_0_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_10_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_11_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_12_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_13_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_14_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_15_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_1_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_2_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_3_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_4_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_5_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_6_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_7_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_8_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.read_count_9_                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_resetn                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_0_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_10_         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_11_         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_12_         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_13_         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_14_         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_15_         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_1_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_2_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_3_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_4_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_5_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_6_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_7_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_8_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_q_9_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_0_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_10_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_11_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_12_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_1_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_2_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_3_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_4_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_5_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_6_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_7_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_8_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdaddress_9_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rdclock       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_rden          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_0_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_10_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_11_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_12_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_1_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_2_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_3_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_4_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_5_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_6_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_7_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_8_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wraddress_9_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wrclock       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_USB_RAM_i_wren          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_0_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_10_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_11_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_12_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_1_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_2_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_3_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_4_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_5_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_6_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_7_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_8_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rdaddress_9_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_rden                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_0_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_10_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_11_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_12_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_1_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_2_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_3_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_4_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_5_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_6_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_7_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_8_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wraddress_9_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.usb_master_i_wren                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_0_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_10_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_11_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_12_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_13_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_14_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_15_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_1_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_2_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_3_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_4_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_5_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_6_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_7_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_8_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
; pre_syn.bp.write_count_9_                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                 ;           ;               ;          ;                                            ;
+-------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                      ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                         ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 4,617                                                                                                         ;
;                                             ;                                                                                                               ;
; Total combinational functions               ; 2470                                                                                                          ;
; Logic element usage by number of LUT inputs ;                                                                                                               ;
;     -- 4 input functions                    ; 1082                                                                                                          ;
;     -- 3 input functions                    ; 611                                                                                                           ;
;     -- <=2 input functions                  ; 777                                                                                                           ;
;                                             ;                                                                                                               ;
; Logic elements by mode                      ;                                                                                                               ;
;     -- normal mode                          ; 1851                                                                                                          ;
;     -- arithmetic mode                      ; 619                                                                                                           ;
;                                             ;                                                                                                               ;
; Total registers                             ; 3387                                                                                                          ;
;     -- Dedicated logic registers            ; 3387                                                                                                          ;
;     -- I/O registers                        ; 0                                                                                                             ;
;                                             ;                                                                                                               ;
; I/O pins                                    ; 115                                                                                                           ;
; Total memory bits                           ; 468992                                                                                                        ;
;                                             ;                                                                                                               ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                                             ;
;                                             ;                                                                                                               ;
; Total PLLs                                  ; 1                                                                                                             ;
;     -- PLLs                                 ; 1                                                                                                             ;
;                                             ;                                                                                                               ;
; Maximum fan-out node                        ; sysclk_source:sysclk_source_inst|altpll:altpll_component|sysclk_source_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 2384                                                                                                          ;
; Total fan-out                               ; 22223                                                                                                         ;
; Average fan-out                             ; 3.53                                                                                                          ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3e24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 2048         ; 165          ; 2048         ; 165          ; 337920 ; None ;
; usb_master:usb_master_i|USB_RAM:USB_RAM_i|altsyncram:altsyncram_component|altsyncram_sbn1:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 8192         ; 16           ; 8192         ; 16           ; 131072 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition
    Info: Processing started: Mon Dec 16 08:40:31 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off prj_q5 -c prj_q5 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus Prime software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 363 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (15899): PLL "sysclk_source:sysclk_source_inst|altpll:altpll_component|sysclk_source_altpll:auto_generated|pll1" has parameters clk1_multiply_by and clk1_divide_by specified but port CLK[1] is not connected File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/db/sysclk_source_altpll.v Line: 45
Warning (21074): Design contains 12 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "RESET_OUT" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 56
    Warning (15610): No output dependent on input pin "HRESET" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 57
    Warning (15610): No output dependent on input pin "RESET_REQ_OUT" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 58
    Warning (15610): No output dependent on input pin "PMC_PWR_STATUS" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 59
    Warning (15610): No output dependent on input pin "V5_DEC_INT" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 67
    Warning (15610): No output dependent on input pin "V24_DEC_INT" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 68
    Warning (15610): No output dependent on input pin "GPIO2_14" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 74
    Warning (15610): No output dependent on input pin "FPGA_CLK25M_OUT" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 110
    Warning (15610): No output dependent on input pin "ECAT_RXER_MII" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 111
    Warning (15610): No output dependent on input pin "TEMP_ALERT" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 135
    Warning (15610): No output dependent on input pin "TEMP_CRIT_OUT" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 136
    Warning (15610): No output dependent on input pin "FPGA_I2C1_LED_INT" File: E:/WorkSpace/project/FPGA/prj_q5/prj_q5/src/prj_q5.v Line: 138
Info (21057): Implemented 4941 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 48 input pins
    Info (21059): Implemented 51 output pins
    Info (21060): Implemented 20 bidirectional pins
    Info (21061): Implemented 4639 logic cells
    Info (21064): Implemented 181 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 579 megabytes
    Info: Processing ended: Mon Dec 16 08:40:34 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


