---
title: 基于ESP32-S3的音频开发板设计
toc: true
date: 2025-04-12 21:14:56
categories: 硬件
tags:
    - ESP32
    - 硬件
    - 原理图
    - PCB
---

## 前言
按照实验室老师的要求，针对电赛开发一系列开发板，供今年全国电赛的训练和比赛使用。目前主要考虑做音频和信号处理方向的题目。这块板子主要针对音频类题目，基于ESP32-S3，借助ESP32完善的音频生态系统，方便电赛音频题的开发。
本篇博文主要介绍这块开发板的原理图和PCB设计

<!-- more -->


## 原理图设计
### ESP32模组
考虑到ESP32模组自带PCB天线、外围电路的优良特性，还是采用模组作为主控，不直接使用芯片。
![ESP32-S3模组](基于ESP32-S3的音频开发板设计/image.png)
ESP32模组没什么值得讲的。主要是3V3的电源外部去耦电容和EN（RST）的阻容。按照芯片手册的描述，这两块电路最好完全按照推荐参数设计。
### 自动下载电路
自动下载电路本质上是一个USB转串口电路。了解这块电路之前，首先要明白ESP32的启动方式和烧录方式。
#### 启动方式
ESP32的启动方式分为两大种，一种叫做Joint Download Boot模式，另一种叫做SPI Boot模式。我们常用的串口下载、USB下载等，都属于Joint Download Boot模式。而如果想让程序正常运行，就需要让ESP32以SPI Boot模式启动。启动模式与GPIO的关系如下：
|启动模式|GPIO0|GPIO46|
|:-:|:-:|:-:|
|SPI Boot|1|x|
|Joint Download|0|0|

由于这两个管脚能够决定MCU的启动状态，他们有一个专门的名字，叫做Strapping管脚。
此外，GPIO0和GPIO46还具有上下拉电阻。它们的默认上下拉电阻如下：
|管脚|上下拉|
|:-:|:-:|
|GPIO0|上拉|
|GPIO3|N/A|

由此可见，如果想让ESP32能够下载程序，需要把GPIO0拉低。
ESP32启动之后，这些引脚就与普通的IO口一样，可以被程序使用。

#### 下载方式
首先，EN引脚跟其他MCU的RST引脚类似，如果拉低，则会终止MCU的运行，直到再次拉高之后，MCU重新开始运行。也就是说，MCU会重新检测Strapping管脚的状态，并根据Strapping管脚的组合决定启动方式。
那么，为了让ESP32下载程序，我们需要拉低EN，拉低GPIO0，然后再拉高EN，使得ESP32进入下载模式。总的来说，就是让EN拉高时，GPIO0处于低电平。
![EN和GPIO0时序图](基于ESP32-S3的音频开发板设计/image-3.png)
ESP32官方开发板上的自动下载电路如图。
![官方自动下载电路](基于ESP32-S3的音频开发板设计/image-2.png)
#### Modem联络信号
这一块值得单开一节，非常复杂。先回顾一下串口的一堆Modem联络信号
|信号|方向|名称|描述|
|:-:|:-:|:-:|:-:|
|CTS|I|Clear to Send|高表示允许本机发送|
|RTS|O|Request to Send|本机发送数据前拉高|
|DCD|I|Data Carrier Detect|高表示其他设备在线|
|DTR|O|Data Terminal Ready|本机可以通信时拉高|
|DSR|I|Data Set Ready|高表示其他设备准备好|

有点乱，不用怕，还有更乱的。这些信号都是针对电脑和Modem通信而言的，有主从之分，而我们用的是CH340之类的USB转串口，涉及的设备包括电脑、CH340、MCU，那到底哪个是终端，哪个是主机？于是乎，这个表格需要重新做一下。
|信号|方向|描述|
|:-:|:-:|:-:|
|CTS|I|高表示MCU允许芯片发送从电脑接收到的串口数据|
|RTS|O|芯片向MCU发送来自电脑的串口数据前拉高|
|DCD|I|芯片不会考虑终端存在与否，所以没什么用|
|DTR|O|芯片接收到来自电脑的串口数据后拉高|
|DSR|I|高表示MCU准备好发送/接收数据|

这还不算完，有的芯片，这些信号是高有效，有些芯片是低有效，比如CH340系列的芯片，这些信号都是低电平有效，也就是说这些描述中的拉高全部要改成拉低，高全部变成低。考虑到所有的因素，最终的表格长这样。
|信号|方向|描述|
|:-:|:-:|:-:|
|CTS|I|低表示MCU允许芯片发送从电脑接收到的串口数据|
|RTS|O|芯片向MCU发送来自电脑的串口数据前拉低|
|DCD|I|芯片不会考虑终端存在与否，所以没什么用|
|DTR|O|芯片接收到来自电脑的串口数据后拉低|
|DSR|I|低表示MCU准备好发送/接收数据|

本来以为事情到这里就结束了，结果事实上，CH340压根不考虑以上的这些因素，RTS、DTR只受电脑控制，电脑让他们拉低就拉低，与数据发送无关。所以，这些联络信号的逻辑，还是要看电脑那边怎么控制它。
整了半天，其实只是理清楚这些名词的含义，并没有什么实际的用处。

#### 下载方式续
有了刚才那么多的铺垫，终于可以开始分析电路了。
![官方自动下载电路](基于ESP32-S3的音频开发板设计/image-2.png)
首先我们把Q13忽略，与我们的分析下载方式无关。
如果DTR为高电平，RTS为低电平，那么Q9将会导通，将EN拉低。
如果RTS为高电平，DTR为低电平，那么Q11将会导通，将IO0拉低。
如果两个都为高电平或都为低电平，那么Q9和Q11都不导通，EN和IO0维持高电平
那么，结合刚才所叙述的联络信号工作逻辑，可以得到以下分析
电脑在开始一次下载之前，首先会拉低RTS，然后同时拉高RTS、拉低DTR，最后再把DTR拉高，使得MCU进入下载模式。随后通过串口向MCU发送数据。这个过程是电脑程序控制的。我们一步步分析
RTS拉低后，DTR仍然为高
### 音频编解码器

### 音频功放

### 其他