

國立交通大學機構典藏：通訊系統晶片之模擬驗證平臺設計
























































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版
畢業論文






















標題: 通訊系統晶片之模擬驗證平臺設計Development of Simulation and Verification Platform for Communication SoC Designs
作者: 孫域晨YUCHEN,SUN黃經堯ChingYao Huang電子研究所
關鍵字: 驗證;通訊;verification;communication
公開日期: 2005
摘要: 本論文提出一個針對無線通訊系統晶片設計的模擬及驗證平臺。設計流程整合通訊協定分析和系統模擬在同一個步驟裡。提出來的平臺可以將系統模擬、軟體開發及硬體模擬整合在同一個平臺完成。這個平臺對那些和別的平行設計有高度互動的通訊原件的驗證非常有用。本論文將介紹驗證平臺的組成及設計方法。並提出相對應的系統晶片設計流程。我們也發展了一個參考設計根據超寬頻媒介控制層的設計。This thesis proposes a simulation and verification platform for communication SoC designs. The design flow could combine protocol analysis and system simulation in single stage. This proposed platform enables the use of a single platform for multiple-purpose designs for communication system designs, including system simulation, software development and hardware modeling. The platform is especially useful for the designs of communication components whose behaviors are highly coupled with transmission medium and other parallel components. In the thesis, we would introduce components of the platform and design methodology. We also develop the related design flow based on the proposed platform. And a reference design, an UWB MAC design, would be introduced.
URI: http://140.113.39.130/cdrfb3/record/nctu/#GT009311615http://hdl.handle.net/11536/78084
顯示於類別：畢業論文




















IR@NCTUTAIRCrossRef通訊系統晶片設計之模擬驗證平臺 / 邱大瑜;DaYu Chiu;黃經堯;ChingYao Huang應用於多輸入多輸出正交分頻多工系統的即時驗證系統平臺 / 徐暐淇;Hsu, Wei-Chi;陳穎平;Chen, Yin-Ping以電子系統層級實作WiMAX系統中錯誤偵測與錯誤校正的行為模型 / 呂亦琦;黃經堯適用於無線視訊娛樂之多系統融合及節能技術---子計畫二：適用於無線多媒體通訊之跨層多系統接取控制層軟硬體協同設計(I) / 黃經堯;HUANG CHING YAO針對晶片系統連接網路之驗證與自動合成之研究(III) / 周景揚;JOU JING-YANGSoC 軟體/硬體相互驗證系統 / 黃文傑;Wen-Chieh Huang;陳昌居;Chang-Jiu Chen國立臺灣大學 - 系統晶片設計與驗證之虛擬平臺建置 / Hung, Hsing-Chih; 洪星智 國立高雄應用科技大學 - 整合共同通道模型及SignalWAVe之通訊晶片設計平臺 / 謝文豪; Hsieh, Wen-Hao 國立臺北科技大學 - WiMAX無線通訊系統軟體模擬平臺(II)－子計畫五:WiMAX實體層之FPGA雛形系統驗證(II) / 李文達 Loading...












國立交通大學機構典藏：學術出版































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏






學術出版
: [108112]




























類別


專利資料

技術報告

教師專書

會議論文

期刊論文

畢業論文

研究計畫




探索


作者
570 
楊千495 
Kuo, Hao-Chung446 
陳光華374 
張翼349 
林進燈327 
Lin, Chin-Teng322 
陳安斌320 
吳重雨318 
李榮貴317 
孫春在.
下一步 >

關鍵字
449 
類神經網路424 
GaN423 
INFORMATION422 
電子工程419 
ELECTRONIC-ENGINEERING408 
 329 
氮化鎵301 
薄膜電晶體293 
OFDM275 
電腦.
下一步 >

公開日期
83654 
2000 - 201724454 
1911 - 1999









國立交通大學機構典藏：畢業論文































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版






畢業論文
: [47103]


























類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




公開日期標題作者2016基於位置感知非侵入式負載監測之建築能源管理系統簡子陽; Chien, Tzu-Yang; 曹孝櫟; Tsao, Shiao-Li; 資訊科學與工程研究所
2016以網格為基礎的鄰近密集區域查詢之研究蘇庭昱; Su,Ting-Yu; 黃俊龍; 資訊科學與工程研究所
2016標記有根樹的計數問題楊凱帆; Yang, Kai-Fan; 傅恆霖; 劉樹忠; Fu, Hung-Lin; Liu, Shu-Chung; 應用數學系所
2015元件佈局相關之寄生效應和參數萃取方法應用於奈米射頻CMOS模擬及雜訊分析羅毅人; Lou, Yi-Jen; 郭治群; Guo, Jyh-Chyurn; 電子工程學系 電子研究所
2015整合Kinect與加速規量化臨床Tinetti量表參數黃巖閔; Huang, Yan-Min; 楊秉祥; Yang, Bing-Shiang; 機械工程系所
2015錶面氧化層對鍺化鎳奈米線錶面形貌的影響陳佩玟; Chen, Pei-Wen; 周苡嘉; Chou, Yi-Chia; 電子物理系所
2015高效率平面式微光學聚光器李勝儀; 潘瑞文; 光電科技學程
2015兩岸服務貿易協議對台灣電影產業影響-以文化例外出發討論洪灝淩; Hung, Hao-Ling; 陳在方; Chen, Tsai-Fang; 科技法律研究所
2015漢語「人家」的語意解釋李靜汶; Li, Ching-Wen; 林若望; Lin, Jo-Wang; 外國語文學系外國文學與語言學碩士班
2015浴缸內外高低差對進出浴缸動作跌倒風險的影響黃健祐; 楊秉祥; 機械工程系所
2015耗散奈米線中接近量子相變點的非平衡電子傳輸行為林照蘊; Lin, Chao-Yun; 仲崇厚; Chung, Hou-Chung; 電子物理系所
2015新竹市水源里地方守護的形成與轉化（1980-2014）林威廷; Lin, Wei-Ting; 莊雅仲; Chuang,Ya-Chung; 人文社會學系族群與文化碩士班
2015氧化鋅奈米柱陣列長度與液晶預傾角關係之研究陳睦哲; Chen, Mu-Zhe; 鄭協昌; Jeng, Shie-Chang; 影像與生醫光電研究所
2015藉由解剖學治療學及化學分類系統與同源藥理揭露非癌症藥物於癌症治療曾仁琥; Tseng, Jen-Hu; 楊進木; Yang, Jinn-Moon; 生物資訊及系統生物研究所
2015整合薄膜電晶體及非揮發性浮動閘極記憶體的記憶體電晶體製備研究彭子瑄; Peng, Tzu-Hsuan; 謝宗雍; Hsieh,Tsung-Eong; 材料科學與工程學系所
2015標準制定組織之專利集管型態與授權爭議分析葉家齊; Yeh, Chia-Chi; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015設計專利侵權判斷之研究—以美國法為中心陳盈如; Chen, Ying-Ju; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015台灣北部三個空品測站大氣超細微粒的特性李國瑞; Lee, Guo-Rui; 蔡春進; Tsai,Chuen-Jinn; 環境工程系所
2015美國後eBay時代專利侵權案件永久禁制令之研究李玄; 王立達; 科技法律研究所
2015拉普拉斯變換及其應用江培華; Chiang, Pei-Hua; 林琦焜; Lin, C. K.; 應用數學系所


類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




探索


作者
547 
楊千443 
陳光華298 
李榮貴297 
唐瓔璋294 
黃仁宏292 
陳安斌267 
鍾惠民260 
虞孝成249 
朱博湧248 
孫春在.
下一步 >

關鍵字
423 
INFORMATION419 
ELECTRONIC-ENGINEERING419 
電子工程335 
類神經網路282 
氮化鎵272 
電腦270 
MANAGEMENT268 
GaN265 
管理260 
薄膜電晶體.
下一步 >

公開日期
33253 
2000 - 201613850 
1911 - 1999










系統晶片驗證 | CrossLink 臺大、臺科大、臺師大選課模擬





CrossLink 臺大、臺科大、臺師大選課模擬系統晶片驗證Soc Verification課程資料學校臺灣大學學年1002代碼40667學分3上課時間週五 - 09:10-10:00週五 - 10:20-11:10週五 - 11:20-12:10上課地點電二104教師黃鐘揚上課對象電機資訊學院 電機工程學研究所修課人數0課程網站前往預覽課表








系統單晶片 - 維基百科，自由的百科全書






























 







系統單晶片

維基百科，自由的百科全書
(已重新導向自 系統單晶片)

					前往：					導覽，					搜尋






系統單晶片（英語：System on Chip，縮寫：SoC）是一個將電腦或其他電子系統集成到單一晶片的積體電路[1]。系統單晶片可以處理數位訊號、類比訊號、混合訊號甚至更高頻率的訊號。系統單晶片常常應用在嵌入式系統中[2]。系統單晶片的集成規模很大，一般達到幾百萬門到幾千萬門。[3]
儘管微控制器通常只有不到100 kB的隨機存取存儲器，但是事實上它是一種簡易的、功能弱化的單晶片系統，而「系統單晶片」這個術語常被用來指功能更加強大的處理器，這些處理器可以運行Windows和Linux的某些版本。系統單晶片更強的功能要求它具備外部存儲晶片，例如有的系統單晶片配備了快閃記憶體。系統單晶片往往可以連接額外的外部設備。系統單晶片對半導體器件的集成規模提出了更高的要求。為了更好地執行更複雜的任務，一些系統單晶片採用了多個處理器核心。[4]:1



目錄


1 基本架構
2 設計流程
3 參考文獻
4 相關條目



基本架構[編輯]




基於微控制器的系統單晶片


典型的系統單晶片具有以下部分：

至少一個微控制器或微處理器、數位訊號處理器，但是也可以有多個中央控制核心
記憶體則可以是唯讀記憶體、隨機存取存儲器、EEPROM和快閃記憶體中的一種或多種
用於提供定時器訊號的振盪器和鎖相環電路
由計數器和計時器、電源電路組成的外部設備
不同標準的連線介面，如通用串行匯流排、火線、乙太網、通用異步收發和序列周邊介面等
用於在數位訊號和類比訊號之間轉換的類比數位轉換器和數位類比轉換器
電壓調理電路以及穩壓器

數據的流動主要藉助了系統中的I/O匯流排，例如安謀國際科技公司的高級微控制器匯流排架構。採用DMA控制器，則可以使得外部數據直接被傳送到存儲器，無需經過中央處理器，這可以大大改善數據吞吐的效率。
設計流程[編輯]




系統單晶片的設計流程示意圖


一個完整系統單晶片由硬體和軟體兩部分組成，其中軟體用於控制硬體部分的控制器、微處理器或數位訊號處理器核心以及外部設備和介面。系統單晶片的設計流程主要是其硬體和軟體的設計。
由於系統單晶片的集成度已經達到數百萬門，工程師必須儘可能採取可重用的設計思路。大部分的系統單晶片都使用了預定義的半導體智慧財產權核（矽智財，包括軟核、硬核和固核），以可重用設計的方式來完成快速設計。與以往的積體電路設計相比，可重用設計要求設計人員的工作更加標準化，例如規範的代碼書寫風格等等。[4]:4-5[4]:68-110設計人員需要關註硬體驅動程式的實現，從而實現具體的功能。協議棧是一個重要的概念，它與諸如通用串行匯流排的介面的工業標準有關。設計人員通常使用計算機輔助工程工具來把已經設計（或者購買）的核連接在一起，這時集成開發環境可以被用來整合包含不同子功能的模塊。
設計的晶片在被送到工廠進行硬體製程製造之前，設計人員會採取不同方式對晶片的邏輯功能進行驗證。功能驗證的重要性絲毫不亞於積體電路設計，對於現代的超大型積體電路，這一步驟在整個設計周期中將花費相當的時間和經濟成本。[5]為了應對晶片極高的複雜程度，類似SystemVerilog、SystemC、e驗證語言和OpenVera的硬體驗證語言逐漸變得流行。在驗證階段，系統軟體的程式錯誤可以被回饋到設計人員那裡，以便進行針對性的修正。
工程師通常會使用精心設計的仿真器或者在通用的現場可程式邏輯門陣列（FPGA）上運行程式，來測試之前進行的系統級、行為級（或用另一個術語暫存器傳輸級，即RTL）的設計代碼，這一步的目的是在設計項目在進行最後的硬體生產（投片）之前，其軟、硬體的功能、性能得到最後的確認，並改正所有功能、時序、功耗上的錯誤。
其中，使用現場可程式邏輯門陣列構建產品原型的工作方式可以讓工程師評估、測試各種激勵（stimulus）施加在系統時，系統的運行狀態。相關的電子設計自動化工具包括Certus[6]，它可以被用來分析、檢測系統設計的暫存器傳輸級代碼，監視其中的變量和訊號在整個運行過程中的變化。
在功能驗證過程結束之後，工程師還會採取計算機輔助工程的方式完成佈局、布線流程，這一步他們需要關註何種佈局布線方式可以儘可能地減少連線之間的訊號乾擾和延遲，功率也是另外一個考慮的重點。[4]:42-46
參考文獻[編輯]


^ Atlantic. Encyclopedia Of Information Technology. Atlantic Publishers & Dist. 13 June 2007: 461– [30 January 2013]. ISBN 978-81-269-0752-6. 
^ Ian Grout. Integrated Circuit Test Engineering: Modern Techniques. Springer. 2006: 225– [30 January 2013]. ISBN 978-1-84628-173-0. 
^ 虞希清. 專用集成電路設計實用教程. 浙江大學出版社. : 3. ISBN 978-7-308-05113-2. 
^ 4.0 4.1 4.2 4.3 Michael Keating, Pierre Breacaud. 片上系統——可重用設計方法學（第二版）（英文名：Reuse Methodology Manual for System-on-a-Chip Designs, Third Edition）. 北京: 電子工業出版社. 2004. ISBN 7-5053-9338-3. 
^ Is verification really 70 percent?. Eetimes.com. [2009-08-12]. 
^ Tektronix hopes to shake up ASIC prototyping. EE Times. 2012-10-30 [2012-10-30]. 


相關條目[編輯]

積體電路設計
電子設計自動化
積體電路、超大型積體電路
嵌入式系統
Raspberry Pi









閱
論
編


處理器技術






架構



哈佛架構
修正哈佛架構（英語：Modified Harvard architecture）
馮·諾伊曼結構
資料流架構（英語：Dataflow architecture）
CPU架構比較（英語：Comparison of CPU architectures）








指令集



複雜指令集
EDGE
顯式並行指令運算
MISC
單一指令集
精簡指令集
超長指令集
無指令集（英語：No instruction set computing）
零指令集








字元組大小



1位元
4位元
8位元
12位元
16位元
18位元（英語：18-bit）
24位元（英語：24-bit）
31位元（英語：31-bit）
32位元
36位元（英語：36-bit）
48位元（英語：48-bit）
64位元
128位元
256位元（英語：256-bit）
變動位元








並行





指令管線




指令管線化
按序/亂序執行
預測執行
暫存器重命名
冒險









並行層次




位級並行
指令級並行

純量
超純量


數據並行
任務並行









執行緒




多執行緒
同步多執行緒
超執行緒
超級線程（英語：Super-threading）









費林分類法




單指令流單數據流
單指令流多數據流
多指令流單數據流
多指令流多數據流











類別



數位訊號處理器
單片機
系統單晶片
並行向量處理機








組件



算術邏輯單元
桶式移位器
浮點運算器
後端匯流排
多路復用器
暫存器
內存管理單元
轉譯後備緩衝區
處理器緩存
暫存器堆
微程式
控制單元
時脈








電源管理



高級電源管理
高級配置與電源介面
動態時脈調整
動態電壓調節
時脈閘控












 
						取自 "https://zh.wikipedia.org/w/index.php?title=系統芯片&oldid=42570298"					
4 個分類：電子設計微技術系統單晶片Raspberry Pi 



導覽選單


個人工具

沒有登入對話貢獻建立帳號登入 



命名空間

條目
討論




台灣正體



不轉換
簡體
繁體
大陸簡體
香港繁體
澳門繁體
馬新簡體
台灣正體






查看

閱讀
編輯
檢視歷史



更多







搜尋



 







導航


首頁分類索引特色內容新聞動態近期變更隨機條目 



說明


說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科資助維基百科 



列印/匯出


下載成 PDF 



工具


連結至此的頁面相關變更上傳檔案特殊頁面可列印版靜態連結頁面資訊維基數據 項目引用此頁面 



其他語言


العربيةAzərbaycancaБългарскиCatalàČeštinaDeutschEnglishEsperantoEspañolEestiفارسیSuomiFrançaisעבריתMagyarՀայերենItaliano日本語한국어LatviešuBahasa MelayuNederlandsNorsk bokmålPolskiPortuguêsРусскийScotsSlovenčinaSvenskaTürkçeУкраїнськаTiếng Việt 
編輯連結 





 本頁面最後修訂於2016年12月26日 (週一) 09:25。
本站的全部文字在創用CC 姓名標示-相同方式分享 3.0 協議之條款下提供，附加條款亦可能應用（請參閱使用條款）。
Wikipedia®和維基百科標誌是維基媒體基金會的註冊商標；維基™是維基媒體基金會的商標。
維基媒體基金會是在美國佛羅里達州登記的501(c)(3)免稅、非營利、慈善機構。


隱私政策
關於維基百科
免責聲明
開發人員
Cookie 聲明
手機版檢視



 

 












系統晶片驗證成功關鍵 取決於選擇過濾


































































    


									■
									中文簡體版
				 
				■ English		
				 	
			星期五 
			,7月 21日, 2017 (臺北)
									
			

■ 登入 ■ 申請試用 ■ MY DIGITIMES





 








  科技網   產業  8/10帶您掌握最夯的高功率智慧化電源趨勢  









系統晶片驗證成功關鍵 取決於選擇過濾

塗翠珊
2015-05-08




為有效管理驗證成本，系統晶片(SoC)設計團隊並不會特地針對個別IP一一進行驗證，因此IP供應商在此之前完成的IP驗證便格外重要。除一般常見的使用案例外，如何增加IP在...   

		
 本文限「科技」會員閱讀，請登入會員，或歡迎「申請加入會員」！


會員登入





個人帳號：
							




　　　　　　
						【範例：user@company.com】






個人密碼：
								

忘記密碼






連續一個月系統自動記錄帳號密碼
						






 

				★ 若您是第一次使用會員資料庫，請點選
				




重寄啟用信  |  常見問題






服務加入辦法
					若想立刻加入付費會員，請洽詢
				

					客服專線：+886-02-87125398。(週一至週五工作日9:00~18:00)
				

					客服信箱：member@digitimes.com(一個工作日內將回覆您的來信)
				

訂閱平面電子時報




















關鍵字











系統單晶片(SoC)



IC設計(IC Design)



晶片驗證





晶圓製造








加入已選取到「關鍵字追蹤」




什麼是「關鍵字追蹤」































科技商情


精選專輯











































關於我們
							·
							著作權
							·
							隱私權
							·
							常見問題
							·
							發布新聞稿( 中文 、 English )							
							·
							人才招募


							■
							中文簡體版
							 
							■ English   
						


							下載新聞App



							下載活動+App

本網站內之全部圖文，係屬於大椽股份有限公司所有，非經本公司同意不得將全部或部分內容轉載於任何形式之媒體 © DIGITIMES Inc. 版權所有






 
關於我們  | 
										服務說明  | 
										著作權  | 
										隱私權  | 
										常見問題  | 
										發布新聞稿( 中文 、 English )  | 
										



建議使用Chrome、Firefox、或IE 9.0以上版本


									■
									中文簡體版
									 
									■ English        
								





科技網
物聯網
椽經閣
活動＋
DIGITIMES






產業





● 半導體/零組件


● 光電/顯示


● 物聯科技/智慧製造


● CarTech/綠能


● 行動/通訊


● 網路/電商


● IT/醫電


● 數位家庭/VR


● 圖表






區域





● 東南亞/紐澳


● 南亞


● 東亞


● 國際


● 宏觀/商業


● 圖表






Research





● 電腦運算


● 數位家庭


● 可攜式CE


● 行動通訊


● 寬頻與無線


● 大尺寸FPD


● 中小尺寸FPD


● IC設計


● IC製造


● LED/節能


● 物聯網


● CarTech






議題




觀點




電子時報




報導總覽




科技商情




企業IT




雲端




工控自動




展會專區







工業4.0


車聯網


智慧醫療


智慧城市


系統開發設計


產品應用服務







同窗、同學


 椽家之言



科技行腳


 作者群


 關於專欄








所有活動


D Forum


研討會

 
												 


												下載活動+App









關於我們


會員服務


商情電子報訂閱


訂閱電子時報


整合行銷服務


人才招募


聯絡我們 



												 


												下載新聞App










本網站內之全部圖文，係屬於大椽股份有限公司所有，非經本公司同意不得將全部或部分內容轉載於任何形式之媒體 © DIGITIMES Inc. 版權所有 





























Research for NCKU SOC Research Center











 
 
研究主軸
 


本中心以「系統晶片整合設計」為技術研發主軸，主要應用在資訊、電子、電腦與通訊。主要規劃為四大方向(系統整合、系統測試、系統驗證、系統設計)包涵十一個子領域：

˙建立開放式系統晶片整合設計平臺 (Development of the opening system for the
    chip design and integration platform)


含系統整合平臺規劃(Platform for system-level integration)、軟體/硬體IP分割(SW/HW IP partitioning)、子系統元件介面規劃(Sub-system interfacing)、不同型態(Soft, Firm and Hard) IP之間的整合、系統效能評估 (Estimation of the system
          performance)等

˙系統晶片驗證 (SoC verification)

含FPGA硬體雛形驗證(FPGA prototyping)、模擬程式(Simulator covering behavior,
          RTL and gate level)、模擬加速器(Simulation accelerator)、Emulation、Different data type (Embeded SW + Verilog/VHDL + C) simulation等


˙嵌入式應用軟體設計 (Embeded application
    software)


含Real-time OS、kernel、driver、嵌入式軟體、可移植性分析以及應用等


˙軟體/硬體共同設計及驗證 (SW/HW co-design and verification)

含軟體/硬體介面規劃 (SW/HW interface)、軟體/硬體驗證平臺設計 (SW/HW verification)等

˙SoC系統測試 (SoC testing)

含IEEE P1500測試架構Test architecture、IP測試規範Test standard、SoC測試整合及可測性設計Design for testability等

˙雜訊分析與最小化 (Noise/coupling analysis and
      minimization)



雜訊分析 (Noise
      analysis)、耦合分析 (Coupling analysis)及其最小化 (Minimization)

˙類比IP設計 (Analog IP design)

含類比電路之simulation、layout、programmable design、low voltage/low power design、automatic synthesis等

˙混合數位與類比訊號之共同設計及驗證 (Mixed-mode co-simulation and
      verification)




含類比/數位介面制定 (Analog/Digital interface)、類比/數位電路整合驗證 (Integration and simulation
      of analog and digital circuits)等


˙異種技術整合 (Mixed-technology integration)


含微機電元件 (MEMS devices)、光電元件 (Electro-optical Devices)、化學感測元件 (Chemical Sensors)、生醫元件 (Electro-biological devices)、異材質元件 (Hetero-devices)等電路之整合


˙低功率SoC系統設計 (Low power system design and management)

含低功率架構設計 (Low
      power architecture design)、功率管理 (Power management)等



˙SoC整合應用 (Integrated applications)
        



含電腦、無線通訊、多媒體、訊號/影像處理、網路、民生用品、生物電子、國防等
 
 
 
上一頁
 



 







