/**
 *
 * Copyright (C) 2011 AppliedMicro Confidential Information
 * All Rights Reserved.
 *
 * THIS WORK CONTAINS PROPRIETARY INFORMATION WHICH IS THE PROPERTY OF
 * AppliedMicro AND IS SUBJECT TO THE TERMS OF NON-DISCLOSURE AGREEMENT
 * BETWEEN AppliedMicro AND THE COMPANY USING THIS FILE.
 *
 * WARNING !!!
 * This is an auto-generated C header file for register definitions
 * PLEASE DON'T MANUALLY MODIFY IN THIS FILE AS CHANGES WILL BE LOST
 */
#ifndef _SATA_XGENE_CSR_H__
#define _SATA_XGENE_CSR_H__

/*      Global Base Address     */
#define SATA01_CSR_REGS_I_BASE_ADDR                     0x01f210000ULL

/*    Address SATA01_CSR_REGS_I  Registers */
#define SLVRDERRATTRIBUTES_ADDR                                      0x00000000
#define SLVRDERRATTRIBUTES_DEFAULT                                   0x00000001
#define SLVWRERRATTRIBUTES_ADDR                                      0x00000004
#define SLVWRERRATTRIBUTES_DEFAULT                                   0x00000001
#define MSTRDERRATTRIBUTES_ADDR                                      0x00000008
#define MSTRDERRATTRIBUTES_DEFAULT                                   0x00000001
#define MSTWRERRATTRIBUTES_ADDR                                      0x0000000c
#define MSTWRERRATTRIBUTES_DEFAULT                                   0x00000001
#define SWINT_ADDR                                                   0x00000010
#define SWINT_DEFAULT                                                0x00000000
#define BUSCTLREG_ADDR                                               0x00000014
#define BUSCTLREG_DEFAULT                                            0x00000000
#define IOFMSTRWAUX_ADDR                                             0x00000018
#define IOFMSTRWAUX_DEFAULT                                          0x00000082
#define LINKMONITORPORT_ADDR                                         0x0000001c
#define LINKMONITORPORT_DEFAULT                                      0x00000000
#define RXRAMCTRL_ADDR                                               0x00000020
#define RXRAMCTRL_DEFAULT                                            0x00000000
#define TXRAMCTRL_ADDR                                               0x00000024
#define TXRAMCTRL_DEFAULT                                            0x00000000
#define INTSTATUS_ADDR                                               0x00000028
#define INTSTATUS_DEFAULT                                            0x00000000
#define INTSTATUSMASK_ADDR                                           0x0000002c
#define ERRINTSTATUS_ADDR                                            0x00000030
#define ERRINTSTATUS_DEFAULT                                         0x00000000
#define ERRINTSTATUSMASK_ADDR                                        0x00000034
#define SATA_ID_ADDR                                                 0x00000038
#define SATA_ID_DEFAULT                                              0x00000540
#define SATA_RAM_TEST_ADDR                                           0x0000003c
#define SATA_RAM_TEST_DEFAULT                                        0x00000000

/*      Register SlvRdErrAttributes     */
/*       Fields Trans_ID11       */
#define TRANS_ID11_WIDTH                                                      1
#define TRANS_ID11_SHIFT                                                     17
#define TRANS_ID11_MASK                                              0x00020000
#define TRANS_ID11_RD(src)                           (((src) & 0x00020000)>>17)
#define TRANS_ID11_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define TRANS_ID11_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields Trans_ID10       */
#define TRANS_ID10_WIDTH                                                      1
#define TRANS_ID10_SHIFT                                                     16
#define TRANS_ID10_MASK                                              0x00010000
#define TRANS_ID10_RD(src)                           (((src) & 0x00010000)>>16)
#define TRANS_ID10_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define TRANS_ID10_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields Trans_ID9        */
#define TRANS_ID9_WIDTH                                                       1
#define TRANS_ID9_SHIFT                                                      15
#define TRANS_ID9_MASK                                               0x00008000
#define TRANS_ID9_RD(src)                            (((src) & 0x00008000)>>15)
#define TRANS_ID9_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define TRANS_ID9_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields Trans_ID8        */
#define TRANS_ID8_WIDTH                                                       1
#define TRANS_ID8_SHIFT                                                      14
#define TRANS_ID8_MASK                                               0x00004000
#define TRANS_ID8_RD(src)                            (((src) & 0x00004000)>>14)
#define TRANS_ID8_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define TRANS_ID8_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields Trans_ID7        */
#define TRANS_ID7_WIDTH                                                       1
#define TRANS_ID7_SHIFT                                                      13
#define TRANS_ID7_MASK                                               0x00002000
#define TRANS_ID7_RD(src)                            (((src) & 0x00002000)>>13)
#define TRANS_ID7_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define TRANS_ID7_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields Trans_ID6        */
#define TRANS_ID6_WIDTH                                                       1
#define TRANS_ID6_SHIFT                                                      12
#define TRANS_ID6_MASK                                               0x00001000
#define TRANS_ID6_RD(src)                            (((src) & 0x00001000)>>12)
#define TRANS_ID6_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define TRANS_ID6_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields Trans_ID5        */
#define TRANS_ID5_WIDTH                                                       1
#define TRANS_ID5_SHIFT                                                      11
#define TRANS_ID5_MASK                                               0x00000800
#define TRANS_ID5_RD(src)                            (((src) & 0x00000800)>>11)
#define TRANS_ID5_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define TRANS_ID5_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields Trans_ID4        */
#define TRANS_ID4_WIDTH                                                       1
#define TRANS_ID4_SHIFT                                                      10
#define TRANS_ID4_MASK                                               0x00000400
#define TRANS_ID4_RD(src)                            (((src) & 0x00000400)>>10)
#define TRANS_ID4_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_WIDTH                                                       1
#define TRANS_ID3_SHIFT                                                       9
#define TRANS_ID3_MASK                                               0x00000200
#define TRANS_ID3_RD(src)                             (((src) & 0x00000200)>>9)
#define TRANS_ID3_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_WIDTH                                                       1
#define TRANS_ID2_SHIFT                                                       8
#define TRANS_ID2_MASK                                               0x00000100
#define TRANS_ID2_RD(src)                             (((src) & 0x00000100)>>8)
#define TRANS_ID2_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_WIDTH                                                       1
#define TRANS_ID1_SHIFT                                                       7
#define TRANS_ID1_MASK                                               0x00000080
#define TRANS_ID1_RD(src)                             (((src) & 0x00000080)>>7)
#define TRANS_ID1_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_WIDTH                                                       1
#define TRANS_ID0_SHIFT                                                       6
#define TRANS_ID0_MASK                                               0x00000040
#define TRANS_ID0_RD(src)                             (((src) & 0x00000040)>>6)
#define TRANS_ID0_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_WIDTH                                                      1
#define SLAVEERROR_SHIFT                                                      5
#define SLAVEERROR_MASK                                              0x00000020
#define SLAVEERROR_RD(src)                            (((src) & 0x00000020)>>5)
#define SLAVEERROR_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_WIDTH                                              1
#define ADDRESSDECODEERROR_SHIFT                                              4
#define ADDRESSDECODEERROR_MASK                                      0x00000010
#define ADDRESSDECODEERROR_RD(src)                    (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_WR(src)               (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_WIDTH                                                  1
#define ERRORINTERRUPT_SHIFT                                                  3
#define ERRORINTERRUPT_MASK                                          0x00000008
#define ERRORINTERRUPT_RD(src)                        (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_WR(src)                   (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_WIDTH                                            1
#define ERRORINTERRUPTENABLE_SHIFT                                            2
#define ERRORINTERRUPTENABLE_MASK                                    0x00000004
#define ERRORINTERRUPTENABLE_RD(src)                  (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_WR(src)             (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_WIDTH                                              1
#define ERRORWHILEDISABLED_SHIFT                                              1
#define ERRORWHILEDISABLED_MASK                                      0x00000002
#define ERRORWHILEDISABLED_RD(src)                    (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_WIDTH                                                   1
#define CAPTUREENABLE_SHIFT                                                   0
#define CAPTUREENABLE_MASK                                           0x00000001
#define CAPTUREENABLE_RD(src)                            (((src) & 0x00000001))
#define CAPTUREENABLE_WR(src)                       (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SlvWrErrAttributes     */
/*       Fields Trans_ID11       */
#define TRANS_ID11_F1_WIDTH                                                   1
#define TRANS_ID11_F1_SHIFT                                                  17
#define TRANS_ID11_F1_MASK                                           0x00020000
#define TRANS_ID11_F1_RD(src)                        (((src) & 0x00020000)>>17)
#define TRANS_ID11_F1_WR(src)                   (((u32)(src)<<17) & 0x00020000)
#define TRANS_ID11_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields Trans_ID10       */
#define TRANS_ID10_F1_WIDTH                                                   1
#define TRANS_ID10_F1_SHIFT                                                  16
#define TRANS_ID10_F1_MASK                                           0x00010000
#define TRANS_ID10_F1_RD(src)                        (((src) & 0x00010000)>>16)
#define TRANS_ID10_F1_WR(src)                   (((u32)(src)<<16) & 0x00010000)
#define TRANS_ID10_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields Trans_ID9        */
#define TRANS_ID9_F1_WIDTH                                                    1
#define TRANS_ID9_F1_SHIFT                                                   15
#define TRANS_ID9_F1_MASK                                            0x00008000
#define TRANS_ID9_F1_RD(src)                         (((src) & 0x00008000)>>15)
#define TRANS_ID9_F1_WR(src)                    (((u32)(src)<<15) & 0x00008000)
#define TRANS_ID9_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields Trans_ID8        */
#define TRANS_ID8_F1_WIDTH                                                    1
#define TRANS_ID8_F1_SHIFT                                                   14
#define TRANS_ID8_F1_MASK                                            0x00004000
#define TRANS_ID8_F1_RD(src)                         (((src) & 0x00004000)>>14)
#define TRANS_ID8_F1_WR(src)                    (((u32)(src)<<14) & 0x00004000)
#define TRANS_ID8_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields Trans_ID7        */
#define TRANS_ID7_F1_WIDTH                                                    1
#define TRANS_ID7_F1_SHIFT                                                   13
#define TRANS_ID7_F1_MASK                                            0x00002000
#define TRANS_ID7_F1_RD(src)                         (((src) & 0x00002000)>>13)
#define TRANS_ID7_F1_WR(src)                    (((u32)(src)<<13) & 0x00002000)
#define TRANS_ID7_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields Trans_ID6        */
#define TRANS_ID6_F1_WIDTH                                                    1
#define TRANS_ID6_F1_SHIFT                                                   12
#define TRANS_ID6_F1_MASK                                            0x00001000
#define TRANS_ID6_F1_RD(src)                         (((src) & 0x00001000)>>12)
#define TRANS_ID6_F1_WR(src)                    (((u32)(src)<<12) & 0x00001000)
#define TRANS_ID6_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields Trans_ID5        */
#define TRANS_ID5_F1_WIDTH                                                    1
#define TRANS_ID5_F1_SHIFT                                                   11
#define TRANS_ID5_F1_MASK                                            0x00000800
#define TRANS_ID5_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define TRANS_ID5_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define TRANS_ID5_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields Trans_ID4        */
#define TRANS_ID4_F1_WIDTH                                                    1
#define TRANS_ID4_F1_SHIFT                                                   10
#define TRANS_ID4_F1_MASK                                            0x00000400
#define TRANS_ID4_F1_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID4_F1_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F1_WIDTH                                                    1
#define TRANS_ID3_F1_SHIFT                                                    9
#define TRANS_ID3_F1_MASK                                            0x00000200
#define TRANS_ID3_F1_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID3_F1_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F1_WIDTH                                                    1
#define TRANS_ID2_F1_SHIFT                                                    8
#define TRANS_ID2_F1_MASK                                            0x00000100
#define TRANS_ID2_F1_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F1_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F1_WIDTH                                                    1
#define TRANS_ID1_F1_SHIFT                                                    7
#define TRANS_ID1_F1_MASK                                            0x00000080
#define TRANS_ID1_F1_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID1_F1_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_F1_WIDTH                                                    1
#define TRANS_ID0_F1_SHIFT                                                    6
#define TRANS_ID0_F1_MASK                                            0x00000040
#define TRANS_ID0_F1_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID0_F1_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F1_WIDTH                                                   1
#define SLAVEERROR_F1_SHIFT                                                   5
#define SLAVEERROR_F1_MASK                                           0x00000020
#define SLAVEERROR_F1_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F1_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F1_WIDTH                                           1
#define ADDRESSDECODEERROR_F1_SHIFT                                           4
#define ADDRESSDECODEERROR_F1_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F1_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F1_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F1_WIDTH                                               1
#define ERRORINTERRUPT_F1_SHIFT                                               3
#define ERRORINTERRUPT_F1_MASK                                       0x00000008
#define ERRORINTERRUPT_F1_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F1_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F1_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F1_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F1_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F1_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F1_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F1_WIDTH                                           1
#define ERRORWHILEDISABLED_F1_SHIFT                                           1
#define ERRORWHILEDISABLED_F1_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F1_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F1_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F1_WIDTH                                                1
#define CAPTUREENABLE_F1_SHIFT                                                0
#define CAPTUREENABLE_F1_MASK                                        0x00000001
#define CAPTUREENABLE_F1_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F1_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register MstRdErrAttributes     */
/*       Fields Trans_ID4        */
#define TRANS_ID4_F2_WIDTH                                                    1
#define TRANS_ID4_F2_SHIFT                                                   10
#define TRANS_ID4_F2_MASK                                            0x00000400
#define TRANS_ID4_F2_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID4_F2_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_F2_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F2_WIDTH                                                    1
#define TRANS_ID3_F2_SHIFT                                                    9
#define TRANS_ID3_F2_MASK                                            0x00000200
#define TRANS_ID3_F2_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID3_F2_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_F2_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F2_WIDTH                                                    1
#define TRANS_ID2_F2_SHIFT                                                    8
#define TRANS_ID2_F2_MASK                                            0x00000100
#define TRANS_ID2_F2_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F2_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F2_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F2_WIDTH                                                    1
#define TRANS_ID1_F2_SHIFT                                                    7
#define TRANS_ID1_F2_MASK                                            0x00000080
#define TRANS_ID1_F2_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID1_F2_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_F2_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_F2_WIDTH                                                    1
#define TRANS_ID0_F2_SHIFT                                                    6
#define TRANS_ID0_F2_MASK                                            0x00000040
#define TRANS_ID0_F2_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID0_F2_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_F2_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F2_WIDTH                                                   1
#define SLAVEERROR_F2_SHIFT                                                   5
#define SLAVEERROR_F2_MASK                                           0x00000020
#define SLAVEERROR_F2_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F2_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F2_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F2_WIDTH                                           1
#define ADDRESSDECODEERROR_F2_SHIFT                                           4
#define ADDRESSDECODEERROR_F2_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F2_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F2_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F2_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F2_WIDTH                                               1
#define ERRORINTERRUPT_F2_SHIFT                                               3
#define ERRORINTERRUPT_F2_MASK                                       0x00000008
#define ERRORINTERRUPT_F2_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F2_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F2_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F2_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F2_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F2_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F2_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F2_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F2_WIDTH                                           1
#define ERRORWHILEDISABLED_F2_SHIFT                                           1
#define ERRORWHILEDISABLED_F2_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F2_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F2_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F2_WIDTH                                                1
#define CAPTUREENABLE_F2_SHIFT                                                0
#define CAPTUREENABLE_F2_MASK                                        0x00000001
#define CAPTUREENABLE_F2_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F2_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register MstWrErrAttributes     */
/*       Fields Trans_ID0        */
#define TRANS_ID0_F3_WIDTH                                                    1
#define TRANS_ID0_F3_SHIFT                                                   10
#define TRANS_ID0_F3_MASK                                            0x00000400
#define TRANS_ID0_F3_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID0_F3_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID0_F3_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F3_WIDTH                                                    1
#define TRANS_ID1_F3_SHIFT                                                    9
#define TRANS_ID1_F3_MASK                                            0x00000200
#define TRANS_ID1_F3_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID1_F3_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID1_F3_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F3_WIDTH                                                    1
#define TRANS_ID2_F3_SHIFT                                                    8
#define TRANS_ID2_F3_MASK                                            0x00000100
#define TRANS_ID2_F3_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F3_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F3_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F3_WIDTH                                                    1
#define TRANS_ID3_F3_SHIFT                                                    7
#define TRANS_ID3_F3_MASK                                            0x00000080
#define TRANS_ID3_F3_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID3_F3_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID3_F3_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID4        */
#define TRANS_ID4_F3_WIDTH                                                    1
#define TRANS_ID4_F3_SHIFT                                                    6
#define TRANS_ID4_F3_MASK                                            0x00000040
#define TRANS_ID4_F3_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID4_F3_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID4_F3_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F3_WIDTH                                                   1
#define SLAVEERROR_F3_SHIFT                                                   5
#define SLAVEERROR_F3_MASK                                           0x00000020
#define SLAVEERROR_F3_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F3_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F3_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F3_WIDTH                                           1
#define ADDRESSDECODEERROR_F3_SHIFT                                           4
#define ADDRESSDECODEERROR_F3_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F3_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F3_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F3_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F3_WIDTH                                               1
#define ERRORINTERRUPT_F3_SHIFT                                               3
#define ERRORINTERRUPT_F3_MASK                                       0x00000008
#define ERRORINTERRUPT_F3_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F3_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F3_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F3_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F3_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F3_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F3_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F3_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F3_WIDTH                                           1
#define ERRORWHILEDISABLED_F3_SHIFT                                           1
#define ERRORWHILEDISABLED_F3_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F3_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F3_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F3_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F3_WIDTH                                                1
#define CAPTUREENABLE_F3_SHIFT                                                0
#define CAPTUREENABLE_F3_MASK                                        0x00000001
#define CAPTUREENABLE_F3_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F3_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F3_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SwInt  */
/*       Fields sw_int   */
#define SW_INT_WIDTH                                                          1
#define SW_INT_SHIFT                                                          0
#define SW_INT_MASK                                                  0x00000001
#define SW_INT_RD(src)                                   (((src) & 0x00000001))
#define SW_INT_WR(src)                              (((u32)(src)) & 0x00000001)
#define SW_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BusCtlReg      */
/*       Fields MstAwaux_coherent_bypass         */
#define MSTAWAUX_COHERENT_BYPASS_WIDTH                                        1
#define MSTAWAUX_COHERENT_BYPASS_SHIFT                                        1
#define MSTAWAUX_COHERENT_BYPASS_MASK                                0x00000002
#define MSTAWAUX_COHERENT_BYPASS_RD(src)              (((src) & 0x00000002)>>1)
#define MSTAWAUX_COHERENT_BYPASS_WR(src)         (((u32)(src)<<1) & 0x00000002)
#define MSTAWAUX_COHERENT_BYPASS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MstAraux_coherent_bypass         */
#define MSTARAUX_COHERENT_BYPASS_WIDTH                                        1
#define MSTARAUX_COHERENT_BYPASS_SHIFT                                        0
#define MSTARAUX_COHERENT_BYPASS_MASK                                0x00000001
#define MSTARAUX_COHERENT_BYPASS_RD(src)                 (((src) & 0x00000001))
#define MSTARAUX_COHERENT_BYPASS_WR(src)            (((u32)(src)) & 0x00000001)
#define MSTARAUX_COHERENT_BYPASS_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IOFMstRWAux    */
/*       Fields wr_coherent      */
#define WR_COHERENT_WIDTH                                                     1
#define WR_COHERENT_SHIFT                                                     9
#define WR_COHERENT_MASK                                             0x00000200
#define WR_COHERENT_RD(src)                           (((src) & 0x00000200)>>9)
#define WR_COHERENT_WR(src)                      (((u32)(src)<<9) & 0x00000200)
#define WR_COHERENT_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields wr_vc    */
#define WR_VC_WIDTH                                                           2
#define WR_VC_SHIFT                                                           6
#define WR_VC_MASK                                                   0x000000c0
#define WR_VC_RD(src)                                 (((src) & 0x000000c0)>>6)
#define WR_VC_WR(src)                            (((u32)(src)<<6) & 0x000000c0)
#define WR_VC_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields rd_coherent      */
#define RD_COHERENT_WIDTH                                                     1
#define RD_COHERENT_SHIFT                                                     3
#define RD_COHERENT_MASK                                             0x00000008
#define RD_COHERENT_RD(src)                           (((src) & 0x00000008)>>3)
#define RD_COHERENT_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define RD_COHERENT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields rd_vc    */
#define RD_VC_WIDTH                                                           2
#define RD_VC_SHIFT                                                           0
#define RD_VC_MASK                                                   0x00000003
#define RD_VC_RD(src)                                    (((src) & 0x00000003))
#define RD_VC_WR(src)                               (((u32)(src)) & 0x00000003)
#define RD_VC_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register LinkMonitorPort        */
/*       Fields LinkRxMonitorPort1       */
#define LINKRXMONITORPORT1_WIDTH                                              5
#define LINKRXMONITORPORT1_SHIFT                                             15
#define LINKRXMONITORPORT1_MASK                                      0x000f8000
#define LINKRXMONITORPORT1_RD(src)                   (((src) & 0x000f8000)>>15)
#define LINKRXMONITORPORT1_SET(dst,src) \
                      (((dst) & ~0x000f8000) | (((u32)(src)<<15) & 0x000f8000))
/*       Fields LinkRxMonitorPort0       */
#define LINKRXMONITORPORT0_WIDTH                                              5
#define LINKRXMONITORPORT0_SHIFT                                             10
#define LINKRXMONITORPORT0_MASK                                      0x00007c00
#define LINKRXMONITORPORT0_RD(src)                   (((src) & 0x00007c00)>>10)
#define LINKRXMONITORPORT0_SET(dst,src) \
                      (((dst) & ~0x00007c00) | (((u32)(src)<<10) & 0x00007c00))
/*       Fields LinkTxMonitorPort1       */
#define LINKTXMONITORPORT1_WIDTH                                              5
#define LINKTXMONITORPORT1_SHIFT                                              5
#define LINKTXMONITORPORT1_MASK                                      0x000003e0
#define LINKTXMONITORPORT1_RD(src)                    (((src) & 0x000003e0)>>5)
#define LINKTXMONITORPORT1_SET(dst,src) \
                       (((dst) & ~0x000003e0) | (((u32)(src)<<5) & 0x000003e0))
/*       Fields LinkTxMonitorPort0       */
#define LINKTXMONITORPORT0_WIDTH                                              5
#define LINKTXMONITORPORT0_SHIFT                                              0
#define LINKTXMONITORPORT0_MASK                                      0x0000001f
#define LINKTXMONITORPORT0_RD(src)                       (((src) & 0x0000001f))
#define LINKTXMONITORPORT0_SET(dst,src) \
                          (((dst) & ~0x0000001f) | (((u32)(src)) & 0x0000001f))

/*      Register RxRamCtrl      */
/*       Fields RxM1_RMEB        */
#define RXM1_RMEB_WIDTH                                                       1
#define RXM1_RMEB_SHIFT                                                      19
#define RXM1_RMEB_MASK                                               0x00080000
#define RXM1_RMEB_RD(src)                            (((src) & 0x00080000)>>19)
#define RXM1_RMEB_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define RXM1_RMEB_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields RxM1_RMB         */
#define RXM1_RMB_WIDTH                                                        4
#define RXM1_RMB_SHIFT                                                       15
#define RXM1_RMB_MASK                                                0x00078000
#define RXM1_RMB_RD(src)                             (((src) & 0x00078000)>>15)
#define RXM1_RMB_WR(src)                        (((u32)(src)<<15) & 0x00078000)
#define RXM1_RMB_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields RxM1_RMEA        */
#define RXM1_RMEA_WIDTH                                                       1
#define RXM1_RMEA_SHIFT                                                      14
#define RXM1_RMEA_MASK                                               0x00004000
#define RXM1_RMEA_RD(src)                            (((src) & 0x00004000)>>14)
#define RXM1_RMEA_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define RXM1_RMEA_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields RxM1_RMA         */
#define RXM1_RMA_WIDTH                                                        4
#define RXM1_RMA_SHIFT                                                       10
#define RXM1_RMA_MASK                                                0x00003c00
#define RXM1_RMA_RD(src)                             (((src) & 0x00003c00)>>10)
#define RXM1_RMA_WR(src)                        (((u32)(src)<<10) & 0x00003c00)
#define RXM1_RMA_SET(dst,src) \
                      (((dst) & ~0x00003c00) | (((u32)(src)<<10) & 0x00003c00))
/*       Fields RxM0_RMEB        */
#define RXM0_RMEB_WIDTH                                                       1
#define RXM0_RMEB_SHIFT                                                       9
#define RXM0_RMEB_MASK                                               0x00000200
#define RXM0_RMEB_RD(src)                             (((src) & 0x00000200)>>9)
#define RXM0_RMEB_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define RXM0_RMEB_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields RxM0_RMB         */
#define RXM0_RMB_WIDTH                                                        4
#define RXM0_RMB_SHIFT                                                        5
#define RXM0_RMB_MASK                                                0x000001e0
#define RXM0_RMB_RD(src)                              (((src) & 0x000001e0)>>5)
#define RXM0_RMB_WR(src)                         (((u32)(src)<<5) & 0x000001e0)
#define RXM0_RMB_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields RxM0_RMEA        */
#define RXM0_RMEA_WIDTH                                                       1
#define RXM0_RMEA_SHIFT                                                       4
#define RXM0_RMEA_MASK                                               0x00000010
#define RXM0_RMEA_RD(src)                             (((src) & 0x00000010)>>4)
#define RXM0_RMEA_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define RXM0_RMEA_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields RxM0_RMA         */
#define RXM0_RMA_WIDTH                                                        4
#define RXM0_RMA_SHIFT                                                        0
#define RXM0_RMA_MASK                                                0x0000000f
#define RXM0_RMA_RD(src)                                 (((src) & 0x0000000f))
#define RXM0_RMA_WR(src)                            (((u32)(src)) & 0x0000000f)
#define RXM0_RMA_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register TxRamCtrl      */
/*       Fields TxM1_RMEB        */
#define TXM1_RMEB_WIDTH                                                       1
#define TXM1_RMEB_SHIFT                                                      19
#define TXM1_RMEB_MASK                                               0x00080000
#define TXM1_RMEB_RD(src)                            (((src) & 0x00080000)>>19)
#define TXM1_RMEB_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define TXM1_RMEB_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields TxM1_RMB         */
#define TXM1_RMB_WIDTH                                                        4
#define TXM1_RMB_SHIFT                                                       15
#define TXM1_RMB_MASK                                                0x00078000
#define TXM1_RMB_RD(src)                             (((src) & 0x00078000)>>15)
#define TXM1_RMB_WR(src)                        (((u32)(src)<<15) & 0x00078000)
#define TXM1_RMB_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields TxM1_RMEA        */
#define TXM1_RMEA_WIDTH                                                       1
#define TXM1_RMEA_SHIFT                                                      14
#define TXM1_RMEA_MASK                                               0x00004000
#define TXM1_RMEA_RD(src)                            (((src) & 0x00004000)>>14)
#define TXM1_RMEA_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define TXM1_RMEA_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields TxM1_RMA         */
#define TXM1_RMA_WIDTH                                                        4
#define TXM1_RMA_SHIFT                                                       10
#define TXM1_RMA_MASK                                                0x00003c00
#define TXM1_RMA_RD(src)                             (((src) & 0x00003c00)>>10)
#define TXM1_RMA_WR(src)                        (((u32)(src)<<10) & 0x00003c00)
#define TXM1_RMA_SET(dst,src) \
                      (((dst) & ~0x00003c00) | (((u32)(src)<<10) & 0x00003c00))
/*       Fields TxM0_RMEB        */
#define TXM0_RMEB_WIDTH                                                       1
#define TXM0_RMEB_SHIFT                                                       9
#define TXM0_RMEB_MASK                                               0x00000200
#define TXM0_RMEB_RD(src)                             (((src) & 0x00000200)>>9)
#define TXM0_RMEB_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define TXM0_RMEB_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TxM0_RMB         */
#define TXM0_RMB_WIDTH                                                        4
#define TXM0_RMB_SHIFT                                                        5
#define TXM0_RMB_MASK                                                0x000001e0
#define TXM0_RMB_RD(src)                              (((src) & 0x000001e0)>>5)
#define TXM0_RMB_WR(src)                         (((u32)(src)<<5) & 0x000001e0)
#define TXM0_RMB_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields TxM0_RMEA        */
#define TXM0_RMEA_WIDTH                                                       1
#define TXM0_RMEA_SHIFT                                                       4
#define TXM0_RMEA_MASK                                               0x00000010
#define TXM0_RMEA_RD(src)                             (((src) & 0x00000010)>>4)
#define TXM0_RMEA_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define TXM0_RMEA_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TxM0_RMA         */
#define TXM0_RMA_WIDTH                                                        4
#define TXM0_RMA_SHIFT                                                        0
#define TXM0_RMA_MASK                                                0x0000000f
#define TXM0_RMA_RD(src)                                 (((src) & 0x0000000f))
#define TXM0_RMA_WR(src)                            (((u32)(src)) & 0x0000000f)
#define TXM0_RMA_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register INTStatus      */
/*       Fields SINTQ_2  */
#define SINTQ_2_WIDTH                                                         1
#define SINTQ_2_SHIFT                                                         2
#define SINTQ_2_MASK                                                 0x00000004
#define SINTQ_2_RD(src)                               (((src) & 0x00000004)>>2)
#define SINTQ_2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SINTQ_1  */
#define SINTQ_1_WIDTH                                                         1
#define SINTQ_1_SHIFT                                                         1
#define SINTQ_1_MASK                                                 0x00000002
#define SINTQ_1_RD(src)                               (((src) & 0x00000002)>>1)
#define SINTQ_1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SINTQ_0  */
#define SINTQ_0_WIDTH                                                         1
#define SINTQ_0_SHIFT                                                         0
#define SINTQ_0_MASK                                                 0x00000001
#define SINTQ_0_RD(src)                                  (((src) & 0x00000001))
#define SINTQ_0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INTStatusMask  */
/*    Mask Register Fields SINTQ_2Mask    */
#define SINTQ_2MASK_WIDTH                                                     1
#define SINTQ_2MASK_SHIFT                                                     2
#define SINTQ_2MASK_MASK                                             0x00000004
#define SINTQ_2MASK_RD(src)                           (((src) & 0x00000004)>>2)
#define SINTQ_2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SINTQ_1Mask    */
#define SINTQ_1MASK_WIDTH                                                     1
#define SINTQ_1MASK_SHIFT                                                     1
#define SINTQ_1MASK_MASK                                             0x00000002
#define SINTQ_1MASK_RD(src)                           (((src) & 0x00000002)>>1)
#define SINTQ_1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SINTQ_0Mask    */
#define SINTQ_0MASK_WIDTH                                                     1
#define SINTQ_0MASK_SHIFT                                                     0
#define SINTQ_0MASK_MASK                                             0x00000001
#define SINTQ_0MASK_RD(src)                              (((src) & 0x00000001))
#define SINTQ_0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register ErrINTStatus   */
/*       Fields SlvRdErrorInterrupt      */
#define SLVRDERRORINTERRUPT_WIDTH                                             1
#define SLVRDERRORINTERRUPT_SHIFT                                             3
#define SLVRDERRORINTERRUPT_MASK                                     0x00000008
#define SLVRDERRORINTERRUPT_RD(src)                   (((src) & 0x00000008)>>3)
#define SLVRDERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SlvWrErrorInterrupt      */
#define SLVWRERRORINTERRUPT_WIDTH                                             1
#define SLVWRERRORINTERRUPT_SHIFT                                             2
#define SLVWRERRORINTERRUPT_MASK                                     0x00000004
#define SLVWRERRORINTERRUPT_RD(src)                   (((src) & 0x00000004)>>2)
#define SLVWRERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MstRdErrorInterrupt      */
#define MSTRDERRORINTERRUPT_WIDTH                                             1
#define MSTRDERRORINTERRUPT_SHIFT                                             1
#define MSTRDERRORINTERRUPT_MASK                                     0x00000002
#define MSTRDERRORINTERRUPT_RD(src)                   (((src) & 0x00000002)>>1)
#define MSTRDERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MstWrErrorInterrupt      */
#define MSTWRERRORINTERRUPT_WIDTH                                             1
#define MSTWRERRORINTERRUPT_SHIFT                                             0
#define MSTWRERRORINTERRUPT_MASK                                     0x00000001
#define MSTWRERRORINTERRUPT_RD(src)                      (((src) & 0x00000001))
#define MSTWRERRORINTERRUPT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register ErrINTStatusMask       */
/*    Mask Register Fields SlvRdErrorInterruptMask    */
#define SLVRDERRORINTERRUPTMASK_WIDTH                                         1
#define SLVRDERRORINTERRUPTMASK_SHIFT                                         3
#define SLVRDERRORINTERRUPTMASK_MASK                                 0x00000008
#define SLVRDERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000008)>>3)
#define SLVRDERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SlvWrErrorInterruptMask    */
#define SLVWRERRORINTERRUPTMASK_WIDTH                                         1
#define SLVWRERRORINTERRUPTMASK_SHIFT                                         2
#define SLVWRERRORINTERRUPTMASK_MASK                                 0x00000004
#define SLVWRERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000004)>>2)
#define SLVWRERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MstRdErrorInterruptMask    */
#define MSTRDERRORINTERRUPTMASK_WIDTH                                         1
#define MSTRDERRORINTERRUPTMASK_SHIFT                                         1
#define MSTRDERRORINTERRUPTMASK_MASK                                 0x00000002
#define MSTRDERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000002)>>1)
#define MSTRDERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MstWrErrorInterruptMask    */
#define MSTWRERRORINTERRUPTMASK_WIDTH                                         1
#define MSTWRERRORINTERRUPTMASK_SHIFT                                         0
#define MSTWRERRORINTERRUPTMASK_MASK                                 0x00000001
#define MSTWRERRORINTERRUPTMASK_RD(src)                  (((src) & 0x00000001))
#define MSTWRERRORINTERRUPTMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register sata_id        */
/*       Fields Rev      */
#define REV_WIDTH                                                             2
#define REV_SHIFT                                                            14
#define REV_MASK                                                     0x0000c000
#define REV_RD(src)                                  (((src) & 0x0000c000)>>14)
#define REV_SET(dst,src) \
                      (((dst) & ~0x0000c000) | (((u32)(src)<<14) & 0x0000c000))
/*       Fields BusID    */
#define REGSPEC_BUSID_WIDTH                                                   2
#define REGSPEC_BUSID_SHIFT                                                  12
#define REGSPEC_BUSID_MASK                                           0x00003000
#define REGSPEC_BUSID_RD(src)                        (((src) & 0x00003000)>>12)
#define REGSPEC_BUSID_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields DEVICE_ID        */
#define DEVICE_ID_WIDTH                                                      12
#define DEVICE_ID_SHIFT                                                       0
#define DEVICE_ID_MASK                                               0x00000fff
#define DEVICE_ID_RD(src)                                (((src) & 0x00000fff))
#define DEVICE_ID_SET(dst,src) \
                          (((dst) & ~0x00000fff) | (((u32)(src)) & 0x00000fff))

/*      Register SATA_RAM_TEST  */
/*       Fields TEST1B_TxM1mem1  */
#define TEST1B_TXM1MEM1_WIDTH                                                 1
#define TEST1B_TXM1MEM1_SHIFT                                                15
#define TEST1B_TXM1MEM1_MASK                                         0x00008000
#define TEST1B_TXM1MEM1_RD(src)                      (((src) & 0x00008000)>>15)
#define TEST1B_TXM1MEM1_WR(src)                 (((u32)(src)<<15) & 0x00008000)
#define TEST1B_TXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields TEST1A_TxM1mem1  */
#define TEST1A_TXM1MEM1_WIDTH                                                 1
#define TEST1A_TXM1MEM1_SHIFT                                                14
#define TEST1A_TXM1MEM1_MASK                                         0x00004000
#define TEST1A_TXM1MEM1_RD(src)                      (((src) & 0x00004000)>>14)
#define TEST1A_TXM1MEM1_WR(src)                 (((u32)(src)<<14) & 0x00004000)
#define TEST1A_TXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields TEST1B_TxM0mem1  */
#define TEST1B_TXM0MEM1_WIDTH                                                 1
#define TEST1B_TXM0MEM1_SHIFT                                                13
#define TEST1B_TXM0MEM1_MASK                                         0x00002000
#define TEST1B_TXM0MEM1_RD(src)                      (((src) & 0x00002000)>>13)
#define TEST1B_TXM0MEM1_WR(src)                 (((u32)(src)<<13) & 0x00002000)
#define TEST1B_TXM0MEM1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields TEST1A_TxM0mem1  */
#define TEST1A_TXM0MEM1_WIDTH                                                 1
#define TEST1A_TXM0MEM1_SHIFT                                                12
#define TEST1A_TXM0MEM1_MASK                                         0x00001000
#define TEST1A_TXM0MEM1_RD(src)                      (((src) & 0x00001000)>>12)
#define TEST1A_TXM0MEM1_WR(src)                 (((u32)(src)<<12) & 0x00001000)
#define TEST1A_TXM0MEM1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields TEST1B_RxM1mem1  */
#define TEST1B_RXM1MEM1_WIDTH                                                 1
#define TEST1B_RXM1MEM1_SHIFT                                                11
#define TEST1B_RXM1MEM1_MASK                                         0x00000800
#define TEST1B_RXM1MEM1_RD(src)                      (((src) & 0x00000800)>>11)
#define TEST1B_RXM1MEM1_WR(src)                 (((u32)(src)<<11) & 0x00000800)
#define TEST1B_RXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields TEST1A_RxM1mem1  */
#define TEST1A_RXM1MEM1_WIDTH                                                 1
#define TEST1A_RXM1MEM1_SHIFT                                                10
#define TEST1A_RXM1MEM1_MASK                                         0x00000400
#define TEST1A_RXM1MEM1_RD(src)                      (((src) & 0x00000400)>>10)
#define TEST1A_RXM1MEM1_WR(src)                 (((u32)(src)<<10) & 0x00000400)
#define TEST1A_RXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields TEST1B_RxM0mem1  */
#define TEST1B_RXM0MEM1_WIDTH                                                 1
#define TEST1B_RXM0MEM1_SHIFT                                                 9
#define TEST1B_RXM0MEM1_MASK                                         0x00000200
#define TEST1B_RXM0MEM1_RD(src)                       (((src) & 0x00000200)>>9)
#define TEST1B_RXM0MEM1_WR(src)                  (((u32)(src)<<9) & 0x00000200)
#define TEST1B_RXM0MEM1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TEST1A_RxM0mem1  */
#define TEST1A_RXM0MEM1_WIDTH                                                 1
#define TEST1A_RXM0MEM1_SHIFT                                                 8
#define TEST1A_RXM0MEM1_MASK                                         0x00000100
#define TEST1A_RXM0MEM1_RD(src)                       (((src) & 0x00000100)>>8)
#define TEST1A_RXM0MEM1_WR(src)                  (((u32)(src)<<8) & 0x00000100)
#define TEST1A_RXM0MEM1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields TEST1B_TxM1mem0  */
#define TEST1B_TXM1MEM0_WIDTH                                                 1
#define TEST1B_TXM1MEM0_SHIFT                                                 7
#define TEST1B_TXM1MEM0_MASK                                         0x00000080
#define TEST1B_TXM1MEM0_RD(src)                       (((src) & 0x00000080)>>7)
#define TEST1B_TXM1MEM0_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define TEST1B_TXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields TEST1A_TxM1mem0  */
#define TEST1A_TXM1MEM0_WIDTH                                                 1
#define TEST1A_TXM1MEM0_SHIFT                                                 6
#define TEST1A_TXM1MEM0_MASK                                         0x00000040
#define TEST1A_TXM1MEM0_RD(src)                       (((src) & 0x00000040)>>6)
#define TEST1A_TXM1MEM0_WR(src)                  (((u32)(src)<<6) & 0x00000040)
#define TEST1A_TXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields TEST1B_TxM0mem0  */
#define TEST1B_TXM0MEM0_WIDTH                                                 1
#define TEST1B_TXM0MEM0_SHIFT                                                 5
#define TEST1B_TXM0MEM0_MASK                                         0x00000020
#define TEST1B_TXM0MEM0_RD(src)                       (((src) & 0x00000020)>>5)
#define TEST1B_TXM0MEM0_WR(src)                  (((u32)(src)<<5) & 0x00000020)
#define TEST1B_TXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TEST1A_TxM0mem0  */
#define TEST1A_TXM0MEM0_WIDTH                                                 1
#define TEST1A_TXM0MEM0_SHIFT                                                 4
#define TEST1A_TXM0MEM0_MASK                                         0x00000010
#define TEST1A_TXM0MEM0_RD(src)                       (((src) & 0x00000010)>>4)
#define TEST1A_TXM0MEM0_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define TEST1A_TXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TEST1B_RxM1mem0  */
#define TEST1B_RXM1MEM0_WIDTH                                                 1
#define TEST1B_RXM1MEM0_SHIFT                                                 3
#define TEST1B_RXM1MEM0_MASK                                         0x00000008
#define TEST1B_RXM1MEM0_RD(src)                       (((src) & 0x00000008)>>3)
#define TEST1B_RXM1MEM0_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define TEST1B_RXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields TEST1A_RxM1mem0  */
#define TEST1A_RXM1MEM0_WIDTH                                                 1
#define TEST1A_RXM1MEM0_SHIFT                                                 2
#define TEST1A_RXM1MEM0_MASK                                         0x00000004
#define TEST1A_RXM1MEM0_RD(src)                       (((src) & 0x00000004)>>2)
#define TEST1A_RXM1MEM0_WR(src)                  (((u32)(src)<<2) & 0x00000004)
#define TEST1A_RXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields TEST1B_RxM0mem0  */
#define TEST1B_RXM0MEM0_WIDTH                                                 1
#define TEST1B_RXM0MEM0_SHIFT                                                 1
#define TEST1B_RXM0MEM0_MASK                                         0x00000002
#define TEST1B_RXM0MEM0_RD(src)                       (((src) & 0x00000002)>>1)
#define TEST1B_RXM0MEM0_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define TEST1B_RXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields TEST1A_RxM0mem0  */
#define TEST1A_RXM0MEM0_WIDTH                                                 1
#define TEST1A_RXM0MEM0_SHIFT                                                 0
#define TEST1A_RXM0MEM0_MASK                                         0x00000001
#define TEST1A_RXM0MEM0_RD(src)                          (((src) & 0x00000001))
#define TEST1A_RXM0MEM0_WR(src)                     (((u32)(src)) & 0x00000001)
#define TEST1A_RXM0MEM0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define SATA01_SDS_CSR_REGS_I_BASE_ADDR                 0x01f21a000ULL

/*    Address SATA01_SDS_CSR_REGS_I  Registers */
#define SATA_ENET_SDS_PCS_CTL0_ADDR                                  0x00000000
#define SATA_ENET_SDS_PCS_CTL0_DEFAULT                               0x00000000
#define SATA_ENET_SDS_PCS_CTL1_ADDR                                  0x00000004
#define SATA_ENET_SDS_PCS_CTL1_DEFAULT                               0x00000000
#define SATA_ENET_SDS_PCS_CTL2_ADDR                                  0x00000008
#define SATA_ENET_SDS_PCS_CTL2_DEFAULT                               0x00000000
#define SATA_ENET_SDS_CTL0_ADDR                                      0x0000000c
#define SATA_ENET_SDS_CTL0_DEFAULT                                   0x00001d25
#define SATA_ENET_SDS_CTL1_ADDR                                      0x00000010
#define SATA_ENET_SDS_CTL1_DEFAULT                                   0x00000000
#define SATA_ENET_SDS_CMU_STATUS0_ADDR                               0x00000014
#define SATA_ENET_SDS_CMU_STATUS0_DEFAULT                            0x00000000
#define SATA_ENET_SDS0_RXTX_STATUS_ADDR                              0x00000018
#define SATA_ENET_SDS0_RXTX_STATUS_DEFAULT                           0x00000004
#define SATA_ENET_SDS1_RXTX_STATUS_ADDR                              0x00000020
#define SATA_ENET_SDS1_RXTX_STATUS_DEFAULT                           0x00000004
#define SATA_ENET_SDS_RST_CTL_ADDR                                   0x00000024
#define SATA_ENET_SDS_RST_CTL_DEFAULT                                0x00000000
#define SATA_ENET_SDS_CMU_CTL0_ADDR                                  0x00000028
#define SATA_ENET_SDS_CMU_CTL0_DEFAULT                               0x00000000
#define SATA_ENET_SDS_CMU_CTL1_ADDR                                  0x0000002c
#define SATA_ENET_SDS_CMU_CTL1_DEFAULT                               0x00000000
#define SATA_ENET_SDS_RX_CTL_ADDR                                    0x00000030
#define SATA_ENET_SDS_RX_CTL_DEFAULT                                 0x00000000
#define SATA_ENET_SDS_TX_CTL_ADDR                                    0x00000034
#define SATA_ENET_SDS_TX_CTL_DEFAULT                                 0x00000000
#define SATA_ENET_SDS_DEBUG_REG_ADDR                                 0x00000038
#define SATA_ENET_SDS_DEBUG_REG_DEFAULT                              0x00000000
#define SATA_ENET_SDS_IND_CMD_REG_ADDR                               0x0000003c
#define SATA_ENET_SDS_IND_CMD_REG_DEFAULT                            0x00000000
#define SATA_ENET_SDS_IND_RDATA_REG_ADDR                             0x00000040
#define SATA_ENET_SDS_IND_RDATA_REG_DEFAULT                          0x00000000
#define SATA_ENET_SDS_IND_WDATA_REG_ADDR                             0x00000044
#define SATA_ENET_SDS_IND_WDATA_REG_DEFAULT                          0x00000000
#define SATA_ENET_CLK_MACRO_REG_ADDR                                 0x0000004c
#define SATA_ENET_CLK_MACRO_REG_DEFAULT                              0x00000000

/*      Register SATA_ENET_SDS_PCS_CTL0 */
/*       Fields cfg_i_rx_txcoeff_cp_req  */
#define CFG_I_RX_TXCOEFF_CP_REQ0_WIDTH                                        1
#define CFG_I_RX_TXCOEFF_CP_REQ0_SHIFT                                       29
#define CFG_I_RX_TXCOEFF_CP_REQ0_MASK                                0x20000000
#define CFG_I_RX_TXCOEFF_CP_REQ0_RD(src)             (((src) & 0x20000000)>>29)
#define CFG_I_RX_TXCOEFF_CP_REQ0_WR(src)        (((u32)(src)<<29) & 0x20000000)
#define CFG_I_RX_TXCOEFF_CP_REQ0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields cfg_i_rx_txcoeff_cn_req  */
#define CFG_I_RX_TXCOEFF_CN_REQ0_WIDTH                                        1
#define CFG_I_RX_TXCOEFF_CN_REQ0_SHIFT                                       28
#define CFG_I_RX_TXCOEFF_CN_REQ0_MASK                                0x10000000
#define CFG_I_RX_TXCOEFF_CN_REQ0_RD(src)             (((src) & 0x10000000)>>28)
#define CFG_I_RX_TXCOEFF_CN_REQ0_WR(src)        (((u32)(src)<<28) & 0x10000000)
#define CFG_I_RX_TXCOEFF_CN_REQ0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields cfg_i_rx_sd_threshold    */
#define CFG_I_RX_SD_THRESHOLD0_WIDTH                                          4
#define CFG_I_RX_SD_THRESHOLD0_SHIFT                                         24
#define CFG_I_RX_SD_THRESHOLD0_MASK                                  0x0f000000
#define CFG_I_RX_SD_THRESHOLD0_RD(src)               (((src) & 0x0f000000)>>24)
#define CFG_I_RX_SD_THRESHOLD0_WR(src)          (((u32)(src)<<24) & 0x0f000000)
#define CFG_I_RX_SD_THRESHOLD0_SET(dst,src) \
                      (((dst) & ~0x0f000000) | (((u32)(src)<<24) & 0x0f000000))
/*       Fields cfg_i_rx_wordmode        */
#define REGSPEC_CFG_I_RX_WORDMODE0_WIDTH                                      3
#define REGSPEC_CFG_I_RX_WORDMODE0_SHIFT                                     21
#define REGSPEC_CFG_I_RX_WORDMODE0_MASK                              0x00e00000
#define REGSPEC_CFG_I_RX_WORDMODE0_RD(src)           (((src) & 0x00e00000)>>21)
#define REGSPEC_CFG_I_RX_WORDMODE0_WR(src)      (((u32)(src)<<21) & 0x00e00000)
#define REGSPEC_CFG_I_RX_WORDMODE0_SET(dst,src) \
                      (((dst) & ~0x00e00000) | (((u32)(src)<<21) & 0x00e00000))
/*       Fields cfg_i_rx_data_rate       */
#define CFG_I_RX_DATA_RATE0_WIDTH                                             2
#define CFG_I_RX_DATA_RATE0_SHIFT                                            19
#define CFG_I_RX_DATA_RATE0_MASK                                     0x00180000
#define CFG_I_RX_DATA_RATE0_RD(src)                  (((src) & 0x00180000)>>19)
#define CFG_I_RX_DATA_RATE0_WR(src)             (((u32)(src)<<19) & 0x00180000)
#define CFG_I_RX_DATA_RATE0_SET(dst,src) \
                      (((dst) & ~0x00180000) | (((u32)(src)<<19) & 0x00180000))
/*       Fields cfg_i_tx_wordmode        */
#define REGSPEC_CFG_I_TX_WORDMODE0_WIDTH                                      3
#define REGSPEC_CFG_I_TX_WORDMODE0_SHIFT                                     16
#define REGSPEC_CFG_I_TX_WORDMODE0_MASK                              0x00070000
#define REGSPEC_CFG_I_TX_WORDMODE0_RD(src)           (((src) & 0x00070000)>>16)
#define REGSPEC_CFG_I_TX_WORDMODE0_WR(src)      (((u32)(src)<<16) & 0x00070000)
#define REGSPEC_CFG_I_TX_WORDMODE0_SET(dst,src) \
                      (((dst) & ~0x00070000) | (((u32)(src)<<16) & 0x00070000))
/*       Fields cfg_i_tx_data_rate       */
#define CFG_I_TX_DATA_RATE0_WIDTH                                             2
#define CFG_I_TX_DATA_RATE0_SHIFT                                            14
#define CFG_I_TX_DATA_RATE0_MASK                                     0x0000c000
#define CFG_I_TX_DATA_RATE0_RD(src)                  (((src) & 0x0000c000)>>14)
#define CFG_I_TX_DATA_RATE0_WR(src)             (((u32)(src)<<14) & 0x0000c000)
#define CFG_I_TX_DATA_RATE0_SET(dst,src) \
                      (((dst) & ~0x0000c000) | (((u32)(src)<<14) & 0x0000c000))
/*       Fields cfg_i_tx_fifoen  */
#define CFG_I_TX_FIFOEN0_WIDTH                                                1
#define CFG_I_TX_FIFOEN0_SHIFT                                               13
#define CFG_I_TX_FIFOEN0_MASK                                        0x00002000
#define CFG_I_TX_FIFOEN0_RD(src)                     (((src) & 0x00002000)>>13)
#define CFG_I_TX_FIFOEN0_WR(src)                (((u32)(src)<<13) & 0x00002000)
#define CFG_I_TX_FIFOEN0_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))

/*      Register SATA_ENET_SDS_PCS_CTL1 */
/*       Fields cfg_i_tx_idle    */
#define CFG_I_TX_IDLE1_WIDTH                                                  1
#define CFG_I_TX_IDLE1_SHIFT                                                 28
#define CFG_I_TX_IDLE1_MASK                                          0x10000000
#define CFG_I_TX_IDLE1_RD(src)                       (((src) & 0x10000000)>>28)
#define CFG_I_TX_IDLE1_WR(src)                  (((u32)(src)<<28) & 0x10000000)
#define CFG_I_TX_IDLE1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields cfg_i_tx_rxdet_clr       */
#define CFG_I_TX_RXDET_CLR1_WIDTH                                             1
#define CFG_I_TX_RXDET_CLR1_SHIFT                                            27
#define CFG_I_TX_RXDET_CLR1_MASK                                     0x08000000
#define CFG_I_TX_RXDET_CLR1_RD(src)                  (((src) & 0x08000000)>>27)
#define CFG_I_TX_RXDET_CLR1_WR(src)             (((u32)(src)<<27) & 0x08000000)
#define CFG_I_TX_RXDET_CLR1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields cfg_i_tx_rxdet_en        */
#define CFG_I_TX_RXDET_EN1_WIDTH                                              1
#define CFG_I_TX_RXDET_EN1_SHIFT                                             26
#define CFG_I_TX_RXDET_EN1_MASK                                      0x04000000
#define CFG_I_TX_RXDET_EN1_RD(src)                   (((src) & 0x04000000)>>26)
#define CFG_I_TX_RXDET_EN1_WR(src)              (((u32)(src)<<26) & 0x04000000)
#define CFG_I_TX_RXDET_EN1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields cfg_i_tx_amp_en  */
#define CFG_I_TX_AMP_EN1_WIDTH                                                1
#define CFG_I_TX_AMP_EN1_SHIFT                                               25
#define CFG_I_TX_AMP_EN1_MASK                                        0x02000000
#define CFG_I_TX_AMP_EN1_RD(src)                     (((src) & 0x02000000)>>25)
#define CFG_I_TX_AMP_EN1_WR(src)                (((u32)(src)<<25) & 0x02000000)
#define CFG_I_TX_AMP_EN1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_i_tx_amp     */
#define CFG_I_TX_AMP1_WIDTH                                                   4
#define CFG_I_TX_AMP1_SHIFT                                                  21
#define CFG_I_TX_AMP1_MASK                                           0x01e00000
#define CFG_I_TX_AMP1_RD(src)                        (((src) & 0x01e00000)>>21)
#define CFG_I_TX_AMP1_WR(src)                   (((u32)(src)<<21) & 0x01e00000)
#define CFG_I_TX_AMP1_SET(dst,src) \
                      (((dst) & ~0x01e00000) | (((u32)(src)<<21) & 0x01e00000))
/*       Fields cfg_i_tx_cn2     */
#define CFG_I_TX_CN21_WIDTH                                                   5
#define CFG_I_TX_CN21_SHIFT                                                  16
#define CFG_I_TX_CN21_MASK                                           0x001f0000
#define CFG_I_TX_CN21_RD(src)                        (((src) & 0x001f0000)>>16)
#define CFG_I_TX_CN21_WR(src)                   (((u32)(src)<<16) & 0x001f0000)
#define CFG_I_TX_CN21_SET(dst,src) \
                      (((dst) & ~0x001f0000) | (((u32)(src)<<16) & 0x001f0000))
/*       Fields cfg_i_tx_cn1     */
#define CFG_I_TX_CN11_WIDTH                                                   5
#define CFG_I_TX_CN11_SHIFT                                                  11
#define CFG_I_TX_CN11_MASK                                           0x0000f800
#define CFG_I_TX_CN11_RD(src)                        (((src) & 0x0000f800)>>11)
#define CFG_I_TX_CN11_WR(src)                   (((u32)(src)<<11) & 0x0000f800)
#define CFG_I_TX_CN11_SET(dst,src) \
                      (((dst) & ~0x0000f800) | (((u32)(src)<<11) & 0x0000f800))
/*       Fields cfg_i_tx_c0      */
#define CFG_I_TX_C01_WIDTH                                                    5
#define CFG_I_TX_C01_SHIFT                                                    6
#define CFG_I_TX_C01_MASK                                            0x000007c0
#define CFG_I_TX_C01_RD(src)                          (((src) & 0x000007c0)>>6)
#define CFG_I_TX_C01_WR(src)                     (((u32)(src)<<6) & 0x000007c0)
#define CFG_I_TX_C01_SET(dst,src) \
                       (((dst) & ~0x000007c0) | (((u32)(src)<<6) & 0x000007c0))
/*       Fields cfg_i_tx_cp      */
#define CFG_I_TX_CP1_WIDTH                                                    6
#define CFG_I_TX_CP1_SHIFT                                                    0
#define CFG_I_TX_CP1_MASK                                            0x0000003f
#define CFG_I_TX_CP1_RD(src)                             (((src) & 0x0000003f))
#define CFG_I_TX_CP1_WR(src)                        (((u32)(src)) & 0x0000003f)
#define CFG_I_TX_CP1_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register SATA_ENET_SDS_PCS_CTL2 */
/*       Fields cfg_i_fb2_div    */
#define CFG_I_FB2_DIV2_WIDTH                                                  6
#define CFG_I_FB2_DIV2_SHIFT                                                  8
#define CFG_I_FB2_DIV2_MASK                                          0x00003f00
#define CFG_I_FB2_DIV2_RD(src)                        (((src) & 0x00003f00)>>8)
#define CFG_I_FB2_DIV2_WR(src)                   (((u32)(src)<<8) & 0x00003f00)
#define CFG_I_FB2_DIV2_SET(dst,src) \
                       (((dst) & ~0x00003f00) | (((u32)(src)<<8) & 0x00003f00))
/*       Fields cfg_i_fb1_div    */
#define CFG_I_FB1_DIV2_WIDTH                                                  3
#define CFG_I_FB1_DIV2_SHIFT                                                  5
#define CFG_I_FB1_DIV2_MASK                                          0x000000e0
#define CFG_I_FB1_DIV2_RD(src)                        (((src) & 0x000000e0)>>5)
#define CFG_I_FB1_DIV2_WR(src)                   (((u32)(src)<<5) & 0x000000e0)
#define CFG_I_FB1_DIV2_SET(dst,src) \
                       (((dst) & ~0x000000e0) | (((u32)(src)<<5) & 0x000000e0))
/*       Fields cfg_i_refclksel  */
#define CFG_I_REFCLKSEL2_WIDTH                                                1
#define CFG_I_REFCLKSEL2_SHIFT                                                4
#define CFG_I_REFCLKSEL2_MASK                                        0x00000010
#define CFG_I_REFCLKSEL2_RD(src)                      (((src) & 0x00000010)>>4)
#define CFG_I_REFCLKSEL2_WR(src)                 (((u32)(src)<<4) & 0x00000010)
#define CFG_I_REFCLKSEL2_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_i_refclk_div         */
#define CFG_I_REFCLK_DIV2_WIDTH                                               2
#define CFG_I_REFCLK_DIV2_SHIFT                                               2
#define CFG_I_REFCLK_DIV2_MASK                                       0x0000000c
#define CFG_I_REFCLK_DIV2_RD(src)                     (((src) & 0x0000000c)>>2)
#define CFG_I_REFCLK_DIV2_WR(src)                (((u32)(src)<<2) & 0x0000000c)
#define CFG_I_REFCLK_DIV2_SET(dst,src) \
                       (((dst) & ~0x0000000c) | (((u32)(src)<<2) & 0x0000000c))
/*       Fields cfg_i_do_rxratechange    */
#define CFG_I_DO_RXRATECHANGE2_WIDTH                                          1
#define CFG_I_DO_RXRATECHANGE2_SHIFT                                          1
#define CFG_I_DO_RXRATECHANGE2_MASK                                  0x00000002
#define CFG_I_DO_RXRATECHANGE2_RD(src)                (((src) & 0x00000002)>>1)
#define CFG_I_DO_RXRATECHANGE2_WR(src)           (((u32)(src)<<1) & 0x00000002)
#define CFG_I_DO_RXRATECHANGE2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_i_do_txratechange    */
#define CFG_I_DO_TXRATECHANGE2_WIDTH                                          1
#define CFG_I_DO_TXRATECHANGE2_SHIFT                                          0
#define CFG_I_DO_TXRATECHANGE2_MASK                                  0x00000001
#define CFG_I_DO_TXRATECHANGE2_RD(src)                   (((src) & 0x00000001))
#define CFG_I_DO_TXRATECHANGE2_WR(src)              (((u32)(src)) & 0x00000001)
#define CFG_I_DO_TXRATECHANGE2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_CTL0     */
/*       Fields cfg_i_tx_spare   */
#define CFG_I_TX_SPARE0_WIDTH                                                 3
#define CFG_I_TX_SPARE0_SHIFT                                                26
#define CFG_I_TX_SPARE0_MASK                                         0x1c000000
#define CFG_I_TX_SPARE0_RD(src)                      (((src) & 0x1c000000)>>26)
#define CFG_I_TX_SPARE0_WR(src)                 (((u32)(src)<<26) & 0x1c000000)
#define CFG_I_TX_SPARE0_SET(dst,src) \
                      (((dst) & ~0x1c000000) | (((u32)(src)<<26) & 0x1c000000))
/*       Fields cfg_i_tx_rxlpbk_en       */
#define CFG_I_TX_RXLPBK_EN0_WIDTH                                             1
#define CFG_I_TX_RXLPBK_EN0_SHIFT                                            25
#define CFG_I_TX_RXLPBK_EN0_MASK                                     0x02000000
#define CFG_I_TX_RXLPBK_EN0_RD(src)                  (((src) & 0x02000000)>>25)
#define CFG_I_TX_RXLPBK_EN0_WR(src)             (((u32)(src)<<25) & 0x02000000)
#define CFG_I_TX_RXLPBK_EN0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_i_tx_ser_lpbk        */
#define CFG_I_TX_SER_LPBK0_WIDTH                                              1
#define CFG_I_TX_SER_LPBK0_SHIFT                                             24
#define CFG_I_TX_SER_LPBK0_MASK                                      0x01000000
#define CFG_I_TX_SER_LPBK0_RD(src)                   (((src) & 0x01000000)>>24)
#define CFG_I_TX_SER_LPBK0_WR(src)              (((u32)(src)<<24) & 0x01000000)
#define CFG_I_TX_SER_LPBK0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_i_rx_spare   */
#define CFG_I_RX_SPARE0_WIDTH                                                 4
#define CFG_I_RX_SPARE0_SHIFT                                                20
#define CFG_I_RX_SPARE0_MASK                                         0x00f00000
#define CFG_I_RX_SPARE0_RD(src)                      (((src) & 0x00f00000)>>20)
#define CFG_I_RX_SPARE0_WR(src)                 (((u32)(src)<<20) & 0x00f00000)
#define CFG_I_RX_SPARE0_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields cfg_i_rx_ctle_lpbck      */
#define CFG_I_RX_CTLE_LPBCK0_WIDTH                                            1
#define CFG_I_RX_CTLE_LPBCK0_SHIFT                                           19
#define CFG_I_RX_CTLE_LPBCK0_MASK                                    0x00080000
#define CFG_I_RX_CTLE_LPBCK0_RD(src)                 (((src) & 0x00080000)>>19)
#define CFG_I_RX_CTLE_LPBCK0_WR(src)            (((u32)(src)<<19) & 0x00080000)
#define CFG_I_RX_CTLE_LPBCK0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields cfg_i_refclk_cmos_sel    */
#define CFG_I_REFCLK_CMOS_SEL0_WIDTH                                          1
#define CFG_I_REFCLK_CMOS_SEL0_SHIFT                                         17
#define CFG_I_REFCLK_CMOS_SEL0_MASK                                  0x00020000
#define CFG_I_REFCLK_CMOS_SEL0_RD(src)               (((src) & 0x00020000)>>17)
#define CFG_I_REFCLK_CMOS_SEL0_WR(src)          (((u32)(src)<<17) & 0x00020000)
#define CFG_I_REFCLK_CMOS_SEL0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields cfg_i_usr_clk_buf_ena    */
#define CFG_I_USR_CLK_BUF_ENA0_WIDTH                                          1
#define CFG_I_USR_CLK_BUF_ENA0_SHIFT                                         16
#define CFG_I_USR_CLK_BUF_ENA0_MASK                                  0x00010000
#define CFG_I_USR_CLK_BUF_ENA0_RD(src)               (((src) & 0x00010000)>>16)
#define CFG_I_USR_CLK_BUF_ENA0_WR(src)          (((u32)(src)<<16) & 0x00010000)
#define CFG_I_USR_CLK_BUF_ENA0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields cfg_i_force_vcocal_start         */
#define CFG_I_FORCE_VCOCAL_START0_WIDTH                                       1
#define CFG_I_FORCE_VCOCAL_START0_SHIFT                                      15
#define CFG_I_FORCE_VCOCAL_START0_MASK                               0x00008000
#define CFG_I_FORCE_VCOCAL_START0_RD(src)            (((src) & 0x00008000)>>15)
#define CFG_I_FORCE_VCOCAL_START0_WR(src)       (((u32)(src)<<15) & 0x00008000)
#define CFG_I_FORCE_VCOCAL_START0_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields cfg_i_customer_pin_mode  */
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_WIDTH                               15
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_SHIFT                                0
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_MASK                        0x00007fff
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_RD(src)         (((src) & 0x00007fff))
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_WR(src)    (((u32)(src)) & 0x00007fff)
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_SET(dst,src) \
                          (((dst) & ~0x00007fff) | (((u32)(src)) & 0x00007fff))

/*      Register SATA_ENET_SDS_CTL1     */
/*       Fields cfg_i_pwr_bypass         */
#define CFG_I_PWR_BYPASS1_WIDTH                                               1
#define CFG_I_PWR_BYPASS1_SHIFT                                              24
#define CFG_I_PWR_BYPASS1_MASK                                       0x01000000
#define CFG_I_PWR_BYPASS1_RD(src)                    (((src) & 0x01000000)>>24)
#define CFG_I_PWR_BYPASS1_WR(src)               (((u32)(src)<<24) & 0x01000000)
#define CFG_I_PWR_BYPASS1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_i_DFE_tap_ena_ovr    */
#define CFG_I_DFE_TAP_ENA_OVR1_WIDTH                                         16
#define CFG_I_DFE_TAP_ENA_OVR1_SHIFT                                          8
#define CFG_I_DFE_TAP_ENA_OVR1_MASK                                  0x00ffff00
#define CFG_I_DFE_TAP_ENA_OVR1_RD(src)                (((src) & 0x00ffff00)>>8)
#define CFG_I_DFE_TAP_ENA_OVR1_WR(src)           (((u32)(src)<<8) & 0x00ffff00)
#define CFG_I_DFE_TAP_ENA_OVR1_SET(dst,src) \
                       (((dst) & ~0x00ffff00) | (((u32)(src)<<8) & 0x00ffff00))
/*       Fields cfg_i_ctle_ena   */
#define CFG_I_CTLE_ENA1_WIDTH                                                 1
#define CFG_I_CTLE_ENA1_SHIFT                                                 7
#define CFG_I_CTLE_ENA1_MASK                                         0x00000080
#define CFG_I_CTLE_ENA1_RD(src)                       (((src) & 0x00000080)>>7)
#define CFG_I_CTLE_ENA1_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define CFG_I_CTLE_ENA1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_i_blwc_ena   */
#define CFG_I_BLWC_ENA1_WIDTH                                                 1
#define CFG_I_BLWC_ENA1_SHIFT                                                 6
#define CFG_I_BLWC_ENA1_MASK                                         0x00000040
#define CFG_I_BLWC_ENA1_RD(src)                       (((src) & 0x00000040)>>6)
#define CFG_I_BLWC_ENA1_WR(src)                  (((u32)(src)<<6) & 0x00000040)
#define CFG_I_BLWC_ENA1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_i_BC_tap_ena_ovr     */
#define CFG_I_BC_TAP_ENA_OVR1_WIDTH                                           2
#define CFG_I_BC_TAP_ENA_OVR1_SHIFT                                           4
#define CFG_I_BC_TAP_ENA_OVR1_MASK                                   0x00000030
#define CFG_I_BC_TAP_ENA_OVR1_RD(src)                 (((src) & 0x00000030)>>4)
#define CFG_I_BC_TAP_ENA_OVR1_WR(src)            (((u32)(src)<<4) & 0x00000030)
#define CFG_I_BC_TAP_ENA_OVR1_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields cfg_i_SPD_sel_cdr_ovr    */
#define CFG_I_SPD_SEL_CDR_OVR1_WIDTH                                          4
#define CFG_I_SPD_SEL_CDR_OVR1_SHIFT                                          0
#define CFG_I_SPD_SEL_CDR_OVR1_MASK                                  0x0000000f
#define CFG_I_SPD_SEL_CDR_OVR1_RD(src)                   (((src) & 0x0000000f))
#define CFG_I_SPD_SEL_CDR_OVR1_WR(src)              (((u32)(src)) & 0x0000000f)
#define CFG_I_SPD_SEL_CDR_OVR1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SATA_ENET_SDS_CMU_STATUS0      */
/*       Fields cfg_cmu_o_pll_spare      */
#define CFG_CMU_O_PLL_SPARE0_WIDTH                                            4
#define CFG_CMU_O_PLL_SPARE0_SHIFT                                            3
#define CFG_CMU_O_PLL_SPARE0_MASK                                    0x00000078
#define CFG_CMU_O_PLL_SPARE0_RD(src)                  (((src) & 0x00000078)>>3)
#define CFG_CMU_O_PLL_SPARE0_SET(dst,src) \
                       (((dst) & ~0x00000078) | (((u32)(src)<<3) & 0x00000078))
/*       Fields cfg_cmu_o_vco_caldone    */
#define CFG_CMU_O_VCO_CALDONE0_WIDTH                                          1
#define CFG_CMU_O_VCO_CALDONE0_SHIFT                                          2
#define CFG_CMU_O_VCO_CALDONE0_MASK                                  0x00000004
#define CFG_CMU_O_VCO_CALDONE0_RD(src)                (((src) & 0x00000004)>>2)
#define CFG_CMU_O_VCO_CALDONE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_cmu_o_pll_lock       */
#define CFG_CMU_O_PLL_LOCK0_WIDTH                                             1
#define CFG_CMU_O_PLL_LOCK0_SHIFT                                             1
#define CFG_CMU_O_PLL_LOCK0_MASK                                     0x00000002
#define CFG_CMU_O_PLL_LOCK0_RD(src)                   (((src) & 0x00000002)>>1)
#define CFG_CMU_O_PLL_LOCK0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_cmu_o_pll_ready      */
#define CFG_CMU_O_PLL_READY0_WIDTH                                            1
#define CFG_CMU_O_PLL_READY0_SHIFT                                            0
#define CFG_CMU_O_PLL_READY0_MASK                                    0x00000001
#define CFG_CMU_O_PLL_READY0_RD(src)                     (((src) & 0x00000001))
#define CFG_CMU_O_PLL_READY0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS0_RXTX_STATUS     */
/*       Fields cfg_tx_o_tx_spare        */
#define CFG_TX_O_TX_SPARE_WIDTH                                               3
#define CFG_TX_O_TX_SPARE_SHIFT                                              23
#define CFG_TX_O_TX_SPARE_MASK                                       0x03800000
#define CFG_TX_O_TX_SPARE_RD(src)                    (((src) & 0x03800000)>>23)
#define CFG_TX_O_TX_SPARE_SET(dst,src) \
                      (((dst) & ~0x03800000) | (((u32)(src)<<23) & 0x03800000))
/*       Fields cfg_tx_o_tx_rx_pres_mid  */
#define CFG_TX_O_TX_RX_PRES_MID_WIDTH                                         1
#define CFG_TX_O_TX_RX_PRES_MID_SHIFT                                        22
#define CFG_TX_O_TX_RX_PRES_MID_MASK                                 0x00400000
#define CFG_TX_O_TX_RX_PRES_MID_RD(src)              (((src) & 0x00400000)>>22)
#define CFG_TX_O_TX_RX_PRES_MID_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields cfg_tx_o_tx_rx_pres_zero         */
#define CFG_TX_O_TX_RX_PRES_ZERO_WIDTH                                        1
#define CFG_TX_O_TX_RX_PRES_ZERO_SHIFT                                       21
#define CFG_TX_O_TX_RX_PRES_ZERO_MASK                                0x00200000
#define CFG_TX_O_TX_RX_PRES_ZERO_RD(src)             (((src) & 0x00200000)>>21)
#define CFG_TX_O_TX_RX_PRES_ZERO_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields cfg_tx_o_tx_ready        */
#define CFG_TX_O_TX_READY_WIDTH                                               1
#define CFG_TX_O_TX_READY_SHIFT                                              20
#define CFG_TX_O_TX_READY_MASK                                       0x00100000
#define CFG_TX_O_TX_READY_RD(src)                    (((src) & 0x00100000)>>20)
#define CFG_TX_O_TX_READY_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields cfg_rx_o_rx_spare        */
#define CFG_RX_O_RX_SPARE_WIDTH                                               4
#define CFG_RX_O_RX_SPARE_SHIFT                                              15
#define CFG_RX_O_RX_SPARE_MASK                                       0x00078000
#define CFG_RX_O_RX_SPARE_RD(src)                    (((src) & 0x00078000)>>15)
#define CFG_RX_O_RX_SPARE_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields cfg_rx_o_rx_txcp_ack     */
#define CFG_RX_O_RX_TXCP_ACK_WIDTH                                            1
#define CFG_RX_O_RX_TXCP_ACK_SHIFT                                           14
#define CFG_RX_O_RX_TXCP_ACK_MASK                                    0x00004000
#define CFG_RX_O_RX_TXCP_ACK_RD(src)                 (((src) & 0x00004000)>>14)
#define CFG_RX_O_RX_TXCP_ACK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields cfg_rx_o_rx_txcp         */
#define CFG_RX_O_RX_TXCP_WIDTH                                                2
#define CFG_RX_O_RX_TXCP_SHIFT                                               12
#define CFG_RX_O_RX_TXCP_MASK                                        0x00003000
#define CFG_RX_O_RX_TXCP_RD(src)                     (((src) & 0x00003000)>>12)
#define CFG_RX_O_RX_TXCP_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields cfg_rx_o_rx_txcn2_ack    */
#define CFG_RX_O_RX_TXCN2_ACK_WIDTH                                           1
#define CFG_RX_O_RX_TXCN2_ACK_SHIFT                                          11
#define CFG_RX_O_RX_TXCN2_ACK_MASK                                   0x00000800
#define CFG_RX_O_RX_TXCN2_ACK_RD(src)                (((src) & 0x00000800)>>11)
#define CFG_RX_O_RX_TXCN2_ACK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_o_rx_txcn2        */
#define CFG_RX_O_RX_TXCN2_WIDTH                                               2
#define CFG_RX_O_RX_TXCN2_SHIFT                                               9
#define CFG_RX_O_RX_TXCN2_MASK                                       0x00000600
#define CFG_RX_O_RX_TXCN2_RD(src)                     (((src) & 0x00000600)>>9)
#define CFG_RX_O_RX_TXCN2_SET(dst,src) \
                       (((dst) & ~0x00000600) | (((u32)(src)<<9) & 0x00000600))
/*       Fields cfg_rx_o_rx_txcn1_ack    */
#define CFG_RX_O_RX_TXCN1_ACK_WIDTH                                           1
#define CFG_RX_O_RX_TXCN1_ACK_SHIFT                                           8
#define CFG_RX_O_RX_TXCN1_ACK_MASK                                   0x00000100
#define CFG_RX_O_RX_TXCN1_ACK_RD(src)                 (((src) & 0x00000100)>>8)
#define CFG_RX_O_RX_TXCN1_ACK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_rx_o_rx_txcn1        */
#define CFG_RX_O_RX_TXCN1_WIDTH                                               2
#define CFG_RX_O_RX_TXCN1_SHIFT                                               6
#define CFG_RX_O_RX_TXCN1_MASK                                       0x000000c0
#define CFG_RX_O_RX_TXCN1_RD(src)                     (((src) & 0x000000c0)>>6)
#define CFG_RX_O_RX_TXCN1_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields cfg_rx_o_rx_txc0_ack     */
#define CFG_RX_O_RX_TXC0_ACK_WIDTH                                            1
#define CFG_RX_O_RX_TXC0_ACK_SHIFT                                            5
#define CFG_RX_O_RX_TXC0_ACK_MASK                                    0x00000020
#define CFG_RX_O_RX_TXC0_ACK_RD(src)                  (((src) & 0x00000020)>>5)
#define CFG_RX_O_RX_TXC0_ACK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_rx_o_rx_txc0         */
#define CFG_RX_O_RX_TXC0_WIDTH                                                2
#define CFG_RX_O_RX_TXC0_SHIFT                                                3
#define CFG_RX_O_RX_TXC0_MASK                                        0x00000018
#define CFG_RX_O_RX_TXC0_RD(src)                      (((src) & 0x00000018)>>3)
#define CFG_RX_O_RX_TXC0_SET(dst,src) \
                       (((dst) & ~0x00000018) | (((u32)(src)<<3) & 0x00000018))
/*       Fields cfg_rx_o_rxlos_fil       */
#define CFG_RX_O_RXLOS_FIL_WIDTH                                              1
#define CFG_RX_O_RXLOS_FIL_SHIFT                                              2
#define CFG_RX_O_RXLOS_FIL_MASK                                      0x00000004
#define CFG_RX_O_RXLOS_FIL_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_RX_O_RXLOS_FIL_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_o_rx_ready        */
#define CFG_RX_O_RX_READY_WIDTH                                               1
#define CFG_RX_O_RX_READY_SHIFT                                               0
#define CFG_RX_O_RX_READY_MASK                                       0x00000001
#define CFG_RX_O_RX_READY_RD(src)                        (((src) & 0x00000001))
#define CFG_RX_O_RX_READY_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS1_RXTX_STATUS     */
/*       Fields cfg_tx_o_tx_spare        */
#define CFG_TX_O_TX_SPARE_F1_WIDTH                                            3
#define CFG_TX_O_TX_SPARE_F1_SHIFT                                           23
#define CFG_TX_O_TX_SPARE_F1_MASK                                    0x03800000
#define CFG_TX_O_TX_SPARE_F1_RD(src)                 (((src) & 0x03800000)>>23)
#define CFG_TX_O_TX_SPARE_F1_SET(dst,src) \
                      (((dst) & ~0x03800000) | (((u32)(src)<<23) & 0x03800000))
/*       Fields cfg_tx_o_tx_rx_pres_mid  */
#define CFG_TX_O_TX_RX_PRES_MID_F1_WIDTH                                      1
#define CFG_TX_O_TX_RX_PRES_MID_F1_SHIFT                                     22
#define CFG_TX_O_TX_RX_PRES_MID_F1_MASK                              0x00400000
#define CFG_TX_O_TX_RX_PRES_MID_F1_RD(src)           (((src) & 0x00400000)>>22)
#define CFG_TX_O_TX_RX_PRES_MID_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields cfg_tx_o_tx_rx_pres_zero         */
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_WIDTH                                     1
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_SHIFT                                    21
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_MASK                             0x00200000
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_RD(src)          (((src) & 0x00200000)>>21)
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields cfg_tx_o_tx_ready        */
#define CFG_TX_O_TX_READY_F1_WIDTH                                            1
#define CFG_TX_O_TX_READY_F1_SHIFT                                           20
#define CFG_TX_O_TX_READY_F1_MASK                                    0x00100000
#define CFG_TX_O_TX_READY_F1_RD(src)                 (((src) & 0x00100000)>>20)
#define CFG_TX_O_TX_READY_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields cfg_rx_o_rx_spare        */
#define CFG_RX_O_RX_SPARE_F1_WIDTH                                            4
#define CFG_RX_O_RX_SPARE_F1_SHIFT                                           15
#define CFG_RX_O_RX_SPARE_F1_MASK                                    0x00078000
#define CFG_RX_O_RX_SPARE_F1_RD(src)                 (((src) & 0x00078000)>>15)
#define CFG_RX_O_RX_SPARE_F1_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields cfg_rx_o_rx_txcp_ack     */
#define CFG_RX_O_RX_TXCP_ACK_F1_WIDTH                                         1
#define CFG_RX_O_RX_TXCP_ACK_F1_SHIFT                                        14
#define CFG_RX_O_RX_TXCP_ACK_F1_MASK                                 0x00004000
#define CFG_RX_O_RX_TXCP_ACK_F1_RD(src)              (((src) & 0x00004000)>>14)
#define CFG_RX_O_RX_TXCP_ACK_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields cfg_rx_o_rx_txcp         */
#define CFG_RX_O_RX_TXCP_F1_WIDTH                                             2
#define CFG_RX_O_RX_TXCP_F1_SHIFT                                            12
#define CFG_RX_O_RX_TXCP_F1_MASK                                     0x00003000
#define CFG_RX_O_RX_TXCP_F1_RD(src)                  (((src) & 0x00003000)>>12)
#define CFG_RX_O_RX_TXCP_F1_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields cfg_rx_o_rx_txcn2_ack    */
#define CFG_RX_O_RX_TXCN2_ACK_F1_WIDTH                                        1
#define CFG_RX_O_RX_TXCN2_ACK_F1_SHIFT                                       11
#define CFG_RX_O_RX_TXCN2_ACK_F1_MASK                                0x00000800
#define CFG_RX_O_RX_TXCN2_ACK_F1_RD(src)             (((src) & 0x00000800)>>11)
#define CFG_RX_O_RX_TXCN2_ACK_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_o_rx_txcn2        */
#define CFG_RX_O_RX_TXCN2_F1_WIDTH                                            2
#define CFG_RX_O_RX_TXCN2_F1_SHIFT                                            9
#define CFG_RX_O_RX_TXCN2_F1_MASK                                    0x00000600
#define CFG_RX_O_RX_TXCN2_F1_RD(src)                  (((src) & 0x00000600)>>9)
#define CFG_RX_O_RX_TXCN2_F1_SET(dst,src) \
                       (((dst) & ~0x00000600) | (((u32)(src)<<9) & 0x00000600))
/*       Fields cfg_rx_o_rx_txcn1_ack    */
#define CFG_RX_O_RX_TXCN1_ACK_F1_WIDTH                                        1
#define CFG_RX_O_RX_TXCN1_ACK_F1_SHIFT                                        8
#define CFG_RX_O_RX_TXCN1_ACK_F1_MASK                                0x00000100
#define CFG_RX_O_RX_TXCN1_ACK_F1_RD(src)              (((src) & 0x00000100)>>8)
#define CFG_RX_O_RX_TXCN1_ACK_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_rx_o_rx_txcn1        */
#define CFG_RX_O_RX_TXCN1_F1_WIDTH                                            2
#define CFG_RX_O_RX_TXCN1_F1_SHIFT                                            6
#define CFG_RX_O_RX_TXCN1_F1_MASK                                    0x000000c0
#define CFG_RX_O_RX_TXCN1_F1_RD(src)                  (((src) & 0x000000c0)>>6)
#define CFG_RX_O_RX_TXCN1_F1_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields cfg_rx_o_rx_txc0_ack     */
#define CFG_RX_O_RX_TXC0_ACK_F1_WIDTH                                         1
#define CFG_RX_O_RX_TXC0_ACK_F1_SHIFT                                         5
#define CFG_RX_O_RX_TXC0_ACK_F1_MASK                                 0x00000020
#define CFG_RX_O_RX_TXC0_ACK_F1_RD(src)               (((src) & 0x00000020)>>5)
#define CFG_RX_O_RX_TXC0_ACK_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_rx_o_rx_txc0         */
#define CFG_RX_O_RX_TXC0_F1_WIDTH                                             2
#define CFG_RX_O_RX_TXC0_F1_SHIFT                                             3
#define CFG_RX_O_RX_TXC0_F1_MASK                                     0x00000018
#define CFG_RX_O_RX_TXC0_F1_RD(src)                   (((src) & 0x00000018)>>3)
#define CFG_RX_O_RX_TXC0_F1_SET(dst,src) \
                       (((dst) & ~0x00000018) | (((u32)(src)<<3) & 0x00000018))
/*       Fields cfg_rx_o_rxlos_fil       */
#define CFG_RX_O_RXLOS_FIL_F1_WIDTH                                           1
#define CFG_RX_O_RXLOS_FIL_F1_SHIFT                                           2
#define CFG_RX_O_RXLOS_FIL_F1_MASK                                   0x00000004
#define CFG_RX_O_RXLOS_FIL_F1_RD(src)                 (((src) & 0x00000004)>>2)
#define CFG_RX_O_RXLOS_FIL_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_o_rx_ready        */
#define CFG_RX_O_RX_READY_F1_WIDTH                                            1
#define CFG_RX_O_RX_READY_F1_SHIFT                                            0
#define CFG_RX_O_RX_READY_F1_MASK                                    0x00000001
#define CFG_RX_O_RX_READY_F1_RD(src)                     (((src) & 0x00000001))
#define CFG_RX_O_RX_READY_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_RST_CTL  */
/*       Fields cfg_cmu_i_refclk_div_resetn      */
#define CFG_CMU_I_REFCLK_DIV_RESETN_WIDTH                                     1
#define CFG_CMU_I_REFCLK_DIV_RESETN_SHIFT                                     7
#define CFG_CMU_I_REFCLK_DIV_RESETN_MASK                             0x00000080
#define CFG_CMU_I_REFCLK_DIV_RESETN_RD(src)           (((src) & 0x00000080)>>7)
#define CFG_CMU_I_REFCLK_DIV_RESETN_WR(src)      (((u32)(src)<<7) & 0x00000080)
#define CFG_CMU_I_REFCLK_DIV_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_cmu_i_post_div_resetn        */
#define CFG_CMU_I_POST_DIV_RESETN_WIDTH                                       1
#define CFG_CMU_I_POST_DIV_RESETN_SHIFT                                       6
#define CFG_CMU_I_POST_DIV_RESETN_MASK                               0x00000040
#define CFG_CMU_I_POST_DIV_RESETN_RD(src)             (((src) & 0x00000040)>>6)
#define CFG_CMU_I_POST_DIV_RESETN_WR(src)        (((u32)(src)<<6) & 0x00000040)
#define CFG_CMU_I_POST_DIV_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_tx_i_tx_syncclk      */
#define CFG_TX_I_TX_SYNCCLK_WIDTH                                             1
#define CFG_TX_I_TX_SYNCCLK_SHIFT                                             5
#define CFG_TX_I_TX_SYNCCLK_MASK                                     0x00000020
#define CFG_TX_I_TX_SYNCCLK_RD(src)                   (((src) & 0x00000020)>>5)
#define CFG_TX_I_TX_SYNCCLK_WR(src)              (((u32)(src)<<5) & 0x00000020)
#define CFG_TX_I_TX_SYNCCLK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_tx_i_tx_resetn       */
#define CFG_TX_I_TX_RESETN_WIDTH                                              1
#define CFG_TX_I_TX_RESETN_SHIFT                                              4
#define CFG_TX_I_TX_RESETN_MASK                                      0x00000010
#define CFG_TX_I_TX_RESETN_RD(src)                    (((src) & 0x00000010)>>4)
#define CFG_TX_I_TX_RESETN_WR(src)               (((u32)(src)<<4) & 0x00000010)
#define CFG_TX_I_TX_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_rx_i_sd_resetn       */
#define CFG_RX_I_SD_RESETN_WIDTH                                              1
#define CFG_RX_I_SD_RESETN_SHIFT                                              3
#define CFG_RX_I_SD_RESETN_MASK                                      0x00000008
#define CFG_RX_I_SD_RESETN_RD(src)                    (((src) & 0x00000008)>>3)
#define CFG_RX_I_SD_RESETN_WR(src)               (((u32)(src)<<3) & 0x00000008)
#define CFG_RX_I_SD_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_rx_i_rx_resetn       */
#define CFG_RX_I_RX_RESETN_WIDTH                                              1
#define CFG_RX_I_RX_RESETN_SHIFT                                              2
#define CFG_RX_I_RX_RESETN_MASK                                      0x00000004
#define CFG_RX_I_RX_RESETN_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_RX_I_RX_RESETN_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define CFG_RX_I_RX_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_cmu_i_pllresetn      */
#define CFG_CMU_I_PLLRESETN_WIDTH                                             1
#define CFG_CMU_I_PLLRESETN_SHIFT                                             1
#define CFG_CMU_I_PLLRESETN_MASK                                     0x00000002
#define CFG_CMU_I_PLLRESETN_RD(src)                   (((src) & 0x00000002)>>1)
#define CFG_CMU_I_PLLRESETN_WR(src)              (((u32)(src)<<1) & 0x00000002)
#define CFG_CMU_I_PLLRESETN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_cmu_i_resetb         */
#define CFG_CMU_I_RESETB_WIDTH                                                1
#define CFG_CMU_I_RESETB_SHIFT                                                0
#define CFG_CMU_I_RESETB_MASK                                        0x00000001
#define CFG_CMU_I_RESETB_RD(src)                         (((src) & 0x00000001))
#define CFG_CMU_I_RESETB_WR(src)                    (((u32)(src)) & 0x00000001)
#define CFG_CMU_I_RESETB_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_CMU_CTL0 */
/*       Fields cfg_cmu_i_gen3_refclk_div        */
#define CFG_CMU_I_GEN3_REFCLK_DIV0_WIDTH                                      2
#define CFG_CMU_I_GEN3_REFCLK_DIV0_SHIFT                                     30
#define CFG_CMU_I_GEN3_REFCLK_DIV0_MASK                              0xc0000000
#define CFG_CMU_I_GEN3_REFCLK_DIV0_RD(src)           (((src) & 0xc0000000)>>30)
#define CFG_CMU_I_GEN3_REFCLK_DIV0_WR(src)      (((u32)(src)<<30) & 0xc0000000)
#define CFG_CMU_I_GEN3_REFCLK_DIV0_SET(dst,src) \
                      (((dst) & ~0xc0000000) | (((u32)(src)<<30) & 0xc0000000))
/*       Fields cfg_cmu_i_pll_vcomomsel_pcie3    */
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_WIDTH                                  5
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_SHIFT                                 25
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_MASK                          0x3e000000
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_RD(src)       (((src) & 0x3e000000)>>25)
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_WR(src)  (((u32)(src)<<25) & 0x3e000000)
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_SET(dst,src) \
                      (((dst) & ~0x3e000000) | (((u32)(src)<<25) & 0x3e000000))
/*       Fields cfg_cmu_i_pll_vcovarsel_pcie3    */
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_WIDTH                                  4
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_SHIFT                                 21
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_MASK                          0x01e00000
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_RD(src)       (((src) & 0x01e00000)>>21)
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_WR(src)  (((u32)(src)<<21) & 0x01e00000)
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_SET(dst,src) \
                      (((dst) & ~0x01e00000) | (((u32)(src)<<21) & 0x01e00000))
/*       Fields cfg_cmu_i_pll_vcomomsel  */
#define CFG_CMU_I_PLL_VCOMOMSEL0_WIDTH                                        6
#define CFG_CMU_I_PLL_VCOMOMSEL0_SHIFT                                       15
#define CFG_CMU_I_PLL_VCOMOMSEL0_MASK                                0x001f8000
#define CFG_CMU_I_PLL_VCOMOMSEL0_RD(src)             (((src) & 0x001f8000)>>15)
#define CFG_CMU_I_PLL_VCOMOMSEL0_WR(src)        (((u32)(src)<<15) & 0x001f8000)
#define CFG_CMU_I_PLL_VCOMOMSEL0_SET(dst,src) \
                      (((dst) & ~0x001f8000) | (((u32)(src)<<15) & 0x001f8000))
/*       Fields cfg_cmu_i_pll_vcovarsel  */
#define CFG_CMU_I_PLL_VCOVARSEL0_WIDTH                                        4
#define CFG_CMU_I_PLL_VCOVARSEL0_SHIFT                                       11
#define CFG_CMU_I_PLL_VCOVARSEL0_MASK                                0x00007800
#define CFG_CMU_I_PLL_VCOVARSEL0_RD(src)             (((src) & 0x00007800)>>11)
#define CFG_CMU_I_PLL_VCOVARSEL0_WR(src)        (((u32)(src)<<11) & 0x00007800)
#define CFG_CMU_I_PLL_VCOVARSEL0_SET(dst,src) \
                      (((dst) & ~0x00007800) | (((u32)(src)<<11) & 0x00007800))
/*       Fields cfg_cmu_i_pll_cp         */
#define CFG_CMU_I_PLL_CP0_WIDTH                                               5
#define CFG_CMU_I_PLL_CP0_SHIFT                                               6
#define CFG_CMU_I_PLL_CP0_MASK                                       0x000007c0
#define CFG_CMU_I_PLL_CP0_RD(src)                     (((src) & 0x000007c0)>>6)
#define CFG_CMU_I_PLL_CP0_WR(src)                (((u32)(src)<<6) & 0x000007c0)
#define CFG_CMU_I_PLL_CP0_SET(dst,src) \
                       (((dst) & ~0x000007c0) | (((u32)(src)<<6) & 0x000007c0))
/*       Fields cfg_cmu_i_pll_lfcap      */
#define CFG_CMU_I_PLL_LFCAP0_WIDTH                                            2
#define CFG_CMU_I_PLL_LFCAP0_SHIFT                                            4
#define CFG_CMU_I_PLL_LFCAP0_MASK                                    0x00000030
#define CFG_CMU_I_PLL_LFCAP0_RD(src)                  (((src) & 0x00000030)>>4)
#define CFG_CMU_I_PLL_LFCAP0_WR(src)             (((u32)(src)<<4) & 0x00000030)
#define CFG_CMU_I_PLL_LFCAP0_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields cfg_cmu_i_pll_lfres      */
#define CFG_CMU_I_PLL_LFRES0_WIDTH                                            4
#define CFG_CMU_I_PLL_LFRES0_SHIFT                                            0
#define CFG_CMU_I_PLL_LFRES0_MASK                                    0x0000000f
#define CFG_CMU_I_PLL_LFRES0_RD(src)                     (((src) & 0x0000000f))
#define CFG_CMU_I_PLL_LFRES0_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_CMU_I_PLL_LFRES0_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SATA_ENET_SDS_CMU_CTL1 */
/*       Fields cfg_cmu_i_usrclk_div     */
#define CFG_CMU_I_USRCLK_DIV1_WIDTH                                           3
#define CFG_CMU_I_USRCLK_DIV1_SHIFT                                          26
#define CFG_CMU_I_USRCLK_DIV1_MASK                                   0x1c000000
#define CFG_CMU_I_USRCLK_DIV1_RD(src)                (((src) & 0x1c000000)>>26)
#define CFG_CMU_I_USRCLK_DIV1_WR(src)           (((u32)(src)<<26) & 0x1c000000)
#define CFG_CMU_I_USRCLK_DIV1_SET(dst,src) \
                      (((dst) & ~0x1c000000) | (((u32)(src)<<26) & 0x1c000000))
/*       Fields cfg_cmu_i_pciegen3       */
#define CFG_CMU_I_PCIEGEN31_WIDTH                                             1
#define CFG_CMU_I_PCIEGEN31_SHIFT                                            25
#define CFG_CMU_I_PCIEGEN31_MASK                                     0x02000000
#define CFG_CMU_I_PCIEGEN31_RD(src)                  (((src) & 0x02000000)>>25)
#define CFG_CMU_I_PCIEGEN31_WR(src)             (((u32)(src)<<25) & 0x02000000)
#define CFG_CMU_I_PCIEGEN31_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_cmu_i_pcie_mode      */
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_WIDTH                                    1
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_SHIFT                                   24
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_MASK                            0x01000000
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_RD(src)         (((src) & 0x01000000)>>24)
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_WR(src)    (((u32)(src)<<24) & 0x01000000)
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_cmu_i_pll_spare      */
#define CFG_CMU_I_PLL_SPARE1_WIDTH                                            4
#define CFG_CMU_I_PLL_SPARE1_SHIFT                                           20
#define CFG_CMU_I_PLL_SPARE1_MASK                                    0x00f00000
#define CFG_CMU_I_PLL_SPARE1_RD(src)                 (((src) & 0x00f00000)>>20)
#define CFG_CMU_I_PLL_SPARE1_WR(src)            (((u32)(src)<<20) & 0x00f00000)
#define CFG_CMU_I_PLL_SPARE1_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields cfg_cmu_i_usr_clk_pd_pll         */
#define CFG_CMU_I_USR_CLK_PD_PLL1_WIDTH                                       1
#define CFG_CMU_I_USR_CLK_PD_PLL1_SHIFT                                      19
#define CFG_CMU_I_USR_CLK_PD_PLL1_MASK                               0x00080000
#define CFG_CMU_I_USR_CLK_PD_PLL1_RD(src)            (((src) & 0x00080000)>>19)
#define CFG_CMU_I_USR_CLK_PD_PLL1_WR(src)       (((u32)(src)<<19) & 0x00080000)
#define CFG_CMU_I_USR_CLK_PD_PLL1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields cfg_cmu_i_idtn   */
#define CFG_CMU_I_IDTN1_WIDTH                                                 1
#define CFG_CMU_I_IDTN1_SHIFT                                                18
#define CFG_CMU_I_IDTN1_MASK                                         0x00040000
#define CFG_CMU_I_IDTN1_RD(src)                      (((src) & 0x00040000)>>18)
#define CFG_CMU_I_IDTN1_WR(src)                 (((u32)(src)<<18) & 0x00040000)
#define CFG_CMU_I_IDTN1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields cfg_cmu_i_pll_cal        */
#define CFG_CMU_I_PLL_CAL1_WIDTH                                              1
#define CFG_CMU_I_PLL_CAL1_SHIFT                                             17
#define CFG_CMU_I_PLL_CAL1_MASK                                      0x00020000
#define CFG_CMU_I_PLL_CAL1_RD(src)                   (((src) & 0x00020000)>>17)
#define CFG_CMU_I_PLL_CAL1_WR(src)              (((u32)(src)<<17) & 0x00020000)
#define CFG_CMU_I_PLL_CAL1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields cfg_cmu_i_pll_clk_dis    */
#define CFG_CMU_I_PLL_CLK_DIS1_WIDTH                                          1
#define CFG_CMU_I_PLL_CLK_DIS1_SHIFT                                         16
#define CFG_CMU_I_PLL_CLK_DIS1_MASK                                  0x00010000
#define CFG_CMU_I_PLL_CLK_DIS1_RD(src)               (((src) & 0x00010000)>>16)
#define CFG_CMU_I_PLL_CLK_DIS1_WR(src)          (((u32)(src)<<16) & 0x00010000)
#define CFG_CMU_I_PLL_CLK_DIS1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields cfg_cmu_i_pll_drv        */
#define CFG_CMU_I_PLL_DRV1_WIDTH                                              3
#define CFG_CMU_I_PLL_DRV1_SHIFT                                             13
#define CFG_CMU_I_PLL_DRV1_MASK                                      0x0000e000
#define CFG_CMU_I_PLL_DRV1_RD(src)                   (((src) & 0x0000e000)>>13)
#define CFG_CMU_I_PLL_DRV1_WR(src)              (((u32)(src)<<13) & 0x0000e000)
#define CFG_CMU_I_PLL_DRV1_SET(dst,src) \
                      (((dst) & ~0x0000e000) | (((u32)(src)<<13) & 0x0000e000))
/*       Fields cfg_cmu_i_pll_l1pd       */
#define CFG_CMU_I_PLL_L1PD1_WIDTH                                             1
#define CFG_CMU_I_PLL_L1PD1_SHIFT                                            12
#define CFG_CMU_I_PLL_L1PD1_MASK                                     0x00001000
#define CFG_CMU_I_PLL_L1PD1_RD(src)                  (((src) & 0x00001000)>>12)
#define CFG_CMU_I_PLL_L1PD1_WR(src)             (((u32)(src)<<12) & 0x00001000)
#define CFG_CMU_I_PLL_L1PD1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields cfg_cmu_i_pll_pd         */
#define CFG_CMU_I_PLL_PD1_WIDTH                                               1
#define CFG_CMU_I_PLL_PD1_SHIFT                                              11
#define CFG_CMU_I_PLL_PD1_MASK                                       0x00000800
#define CFG_CMU_I_PLL_PD1_RD(src)                    (((src) & 0x00000800)>>11)
#define CFG_CMU_I_PLL_PD1_WR(src)               (((u32)(src)<<11) & 0x00000800)
#define CFG_CMU_I_PLL_PD1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_cmu_i_gen3_post_divby2       */
#define CFG_CMU_I_GEN3_POST_DIVBY21_WIDTH                                     1
#define CFG_CMU_I_GEN3_POST_DIVBY21_SHIFT                                    10
#define CFG_CMU_I_GEN3_POST_DIVBY21_MASK                             0x00000400
#define CFG_CMU_I_GEN3_POST_DIVBY21_RD(src)          (((src) & 0x00000400)>>10)
#define CFG_CMU_I_GEN3_POST_DIVBY21_WR(src)     (((u32)(src)<<10) & 0x00000400)
#define CFG_CMU_I_GEN3_POST_DIVBY21_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields cfg_cmu_i_post_divby2    */
#define CFG_CMU_I_POST_DIVBY21_WIDTH                                          1
#define CFG_CMU_I_POST_DIVBY21_SHIFT                                          9
#define CFG_CMU_I_POST_DIVBY21_MASK                                  0x00000200
#define CFG_CMU_I_POST_DIVBY21_RD(src)                (((src) & 0x00000200)>>9)
#define CFG_CMU_I_POST_DIVBY21_WR(src)           (((u32)(src)<<9) & 0x00000200)
#define CFG_CMU_I_POST_DIVBY21_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields cfg_cmu_i_gen3_fb2_div   */
#define CFG_CMU_I_GEN3_FB2_DIV1_WIDTH                                         6
#define CFG_CMU_I_GEN3_FB2_DIV1_SHIFT                                         3
#define CFG_CMU_I_GEN3_FB2_DIV1_MASK                                 0x000001f8
#define CFG_CMU_I_GEN3_FB2_DIV1_RD(src)               (((src) & 0x000001f8)>>3)
#define CFG_CMU_I_GEN3_FB2_DIV1_WR(src)          (((u32)(src)<<3) & 0x000001f8)
#define CFG_CMU_I_GEN3_FB2_DIV1_SET(dst,src) \
                       (((dst) & ~0x000001f8) | (((u32)(src)<<3) & 0x000001f8))
/*       Fields cfg_cmu_i_gen3_fb1_div   */
#define CFG_CMU_I_GEN3_FB1_DIV1_WIDTH                                         3
#define CFG_CMU_I_GEN3_FB1_DIV1_SHIFT                                         0
#define CFG_CMU_I_GEN3_FB1_DIV1_MASK                                 0x00000007
#define CFG_CMU_I_GEN3_FB1_DIV1_RD(src)                  (((src) & 0x00000007))
#define CFG_CMU_I_GEN3_FB1_DIV1_WR(src)             (((u32)(src)) & 0x00000007)
#define CFG_CMU_I_GEN3_FB1_DIV1_SET(dst,src) \
                          (((dst) & ~0x00000007) | (((u32)(src)) & 0x00000007))

/*      Register SATA_ENET_SDS_RX_CTL   */
/*       Fields cfg_rx_i_rx_inv  */
#define CFG_RX_I_RX_INV_WIDTH                                                 1
#define CFG_RX_I_RX_INV_SHIFT                                                11
#define CFG_RX_I_RX_INV_MASK                                         0x00000800
#define CFG_RX_I_RX_INV_RD(src)                      (((src) & 0x00000800)>>11)
#define CFG_RX_I_RX_INV_WR(src)                 (((u32)(src)<<11) & 0x00000800)
#define CFG_RX_I_RX_INV_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_i_rx_txcoeff_c0_req       */
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_WIDTH                                      1
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_SHIFT                                     10
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_MASK                              0x00000400
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_RD(src)           (((src) & 0x00000400)>>10)
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_WR(src)      (((u32)(src)<<10) & 0x00000400)
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields cfg_rx_i_rx_det_term_enable      */
#define CFG_RX_I_RX_DET_TERM_ENABLE_WIDTH                                     1
#define CFG_RX_I_RX_DET_TERM_ENABLE_SHIFT                                     9
#define CFG_RX_I_RX_DET_TERM_ENABLE_MASK                             0x00000200
#define CFG_RX_I_RX_DET_TERM_ENABLE_RD(src)           (((src) & 0x00000200)>>9)
#define CFG_RX_I_RX_DET_TERM_ENABLE_WR(src)      (((u32)(src)<<9) & 0x00000200)
#define CFG_RX_I_RX_DET_TERM_ENABLE_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields cfg_rx_i_rxlos_fil_value         */
#define CFG_RX_I_RXLOS_FIL_VALUE_WIDTH                                        4
#define CFG_RX_I_RXLOS_FIL_VALUE_SHIFT                                        5
#define CFG_RX_I_RXLOS_FIL_VALUE_MASK                                0x000001e0
#define CFG_RX_I_RXLOS_FIL_VALUE_RD(src)              (((src) & 0x000001e0)>>5)
#define CFG_RX_I_RXLOS_FIL_VALUE_WR(src)         (((u32)(src)<<5) & 0x000001e0)
#define CFG_RX_I_RXLOS_FIL_VALUE_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields cfg_rx_i_rx_sd_pd        */
#define CFG_RX_I_RX_SD_PD_WIDTH                                               1
#define CFG_RX_I_RX_SD_PD_SHIFT                                               4
#define CFG_RX_I_RX_SD_PD_MASK                                       0x00000010
#define CFG_RX_I_RX_SD_PD_RD(src)                     (((src) & 0x00000010)>>4)
#define CFG_RX_I_RX_SD_PD_WR(src)                (((u32)(src)<<4) & 0x00000010)
#define CFG_RX_I_RX_SD_PD_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_rx_i_rx_p2_pd        */
#define CFG_RX_I_RX_P2_PD_WIDTH                                               1
#define CFG_RX_I_RX_P2_PD_SHIFT                                               3
#define CFG_RX_I_RX_P2_PD_MASK                                       0x00000008
#define CFG_RX_I_RX_P2_PD_RD(src)                     (((src) & 0x00000008)>>3)
#define CFG_RX_I_RX_P2_PD_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define CFG_RX_I_RX_P2_PD_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_rx_i_rx_p1_pd        */
#define CFG_RX_I_RX_P1_PD_WIDTH                                               1
#define CFG_RX_I_RX_P1_PD_SHIFT                                               2
#define CFG_RX_I_RX_P1_PD_MASK                                       0x00000004
#define CFG_RX_I_RX_P1_PD_RD(src)                     (((src) & 0x00000004)>>2)
#define CFG_RX_I_RX_P1_PD_WR(src)                (((u32)(src)<<2) & 0x00000004)
#define CFG_RX_I_RX_P1_PD_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_i_rx_p0s_pd       */
#define CFG_RX_I_RX_P0S_PD_WIDTH                                              1
#define CFG_RX_I_RX_P0S_PD_SHIFT                                              1
#define CFG_RX_I_RX_P0S_PD_MASK                                      0x00000002
#define CFG_RX_I_RX_P0S_PD_RD(src)                    (((src) & 0x00000002)>>1)
#define CFG_RX_I_RX_P0S_PD_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define CFG_RX_I_RX_P0S_PD_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_rx_i_rx_pd   */
#define CFG_RX_I_RX_PD_WIDTH                                                  1
#define CFG_RX_I_RX_PD_SHIFT                                                  0
#define CFG_RX_I_RX_PD_MASK                                          0x00000001
#define CFG_RX_I_RX_PD_RD(src)                           (((src) & 0x00000001))
#define CFG_RX_I_RX_PD_WR(src)                      (((u32)(src)) & 0x00000001)
#define CFG_RX_I_RX_PD_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_TX_CTL   */
/*       Fields cfg_tx_i_lfps_ena        */
#define CFG_TX_I_LFPS_ENA_WIDTH                                               1
#define CFG_TX_I_LFPS_ENA_SHIFT                                               8
#define CFG_TX_I_LFPS_ENA_MASK                                       0x00000100
#define CFG_TX_I_LFPS_ENA_RD(src)                     (((src) & 0x00000100)>>8)
#define CFG_TX_I_LFPS_ENA_WR(src)                (((u32)(src)<<8) & 0x00000100)
#define CFG_TX_I_LFPS_ENA_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_tx_i_tx_inv  */
#define CFG_TX_I_TX_INV_WIDTH                                                 1
#define CFG_TX_I_TX_INV_SHIFT                                                 7
#define CFG_TX_I_TX_INV_MASK                                         0x00000080
#define CFG_TX_I_TX_INV_RD(src)                       (((src) & 0x00000080)>>7)
#define CFG_TX_I_TX_INV_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define CFG_TX_I_TX_INV_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_tx_i_tx_pdp2         */
#define CFG_TX_I_TX_PDP2_WIDTH                                                1
#define CFG_TX_I_TX_PDP2_SHIFT                                                6
#define CFG_TX_I_TX_PDP2_MASK                                        0x00000040
#define CFG_TX_I_TX_PDP2_RD(src)                      (((src) & 0x00000040)>>6)
#define CFG_TX_I_TX_PDP2_WR(src)                 (((u32)(src)<<6) & 0x00000040)
#define CFG_TX_I_TX_PDP2_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_tx_i_tx_pdp1         */
#define CFG_TX_I_TX_PDP1_WIDTH                                                1
#define CFG_TX_I_TX_PDP1_SHIFT                                                5
#define CFG_TX_I_TX_PDP1_MASK                                        0x00000020
#define CFG_TX_I_TX_PDP1_RD(src)                      (((src) & 0x00000020)>>5)
#define CFG_TX_I_TX_PDP1_WR(src)                 (((u32)(src)<<5) & 0x00000020)
#define CFG_TX_I_TX_PDP1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_tx_i_tx_pdp0s        */
#define CFG_TX_I_TX_PDP0S_WIDTH                                               1
#define CFG_TX_I_TX_PDP0S_SHIFT                                               4
#define CFG_TX_I_TX_PDP0S_MASK                                       0x00000010
#define CFG_TX_I_TX_PDP0S_RD(src)                     (((src) & 0x00000010)>>4)
#define CFG_TX_I_TX_PDP0S_WR(src)                (((u32)(src)<<4) & 0x00000010)
#define CFG_TX_I_TX_PDP0S_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_tx_i_tx_pd   */
#define CFG_TX_I_TX_PD_WIDTH                                                  1
#define CFG_TX_I_TX_PD_SHIFT                                                  3
#define CFG_TX_I_TX_PD_MASK                                          0x00000008
#define CFG_TX_I_TX_PD_RD(src)                        (((src) & 0x00000008)>>3)
#define CFG_TX_I_TX_PD_WR(src)                   (((u32)(src)<<3) & 0x00000008)
#define CFG_TX_I_TX_PD_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_tx_i_tx_invcn2       */
#define CFG_TX_I_TX_INVCN2_WIDTH                                              1
#define CFG_TX_I_TX_INVCN2_SHIFT                                              2
#define CFG_TX_I_TX_INVCN2_MASK                                      0x00000004
#define CFG_TX_I_TX_INVCN2_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_TX_I_TX_INVCN2_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define CFG_TX_I_TX_INVCN2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_tx_i_tx_invcn1       */
#define CFG_TX_I_TX_INVCN1_WIDTH                                              1
#define CFG_TX_I_TX_INVCN1_SHIFT                                              1
#define CFG_TX_I_TX_INVCN1_MASK                                      0x00000002
#define CFG_TX_I_TX_INVCN1_RD(src)                    (((src) & 0x00000002)>>1)
#define CFG_TX_I_TX_INVCN1_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define CFG_TX_I_TX_INVCN1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_tx_i_tx_invcp        */
#define CFG_TX_I_TX_INVCP_WIDTH                                               1
#define CFG_TX_I_TX_INVCP_SHIFT                                               0
#define CFG_TX_I_TX_INVCP_MASK                                       0x00000001
#define CFG_TX_I_TX_INVCP_RD(src)                        (((src) & 0x00000001))
#define CFG_TX_I_TX_INVCP_WR(src)                   (((u32)(src)) & 0x00000001)
#define CFG_TX_I_TX_INVCP_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_DEBUG_REG        */
/*       Fields cfg_i_debug_sel  */
#define CFG_I_DEBUG_SEL_WIDTH                                                 4
#define CFG_I_DEBUG_SEL_SHIFT                                                16
#define CFG_I_DEBUG_SEL_MASK                                         0x000f0000
#define CFG_I_DEBUG_SEL_RD(src)                      (((src) & 0x000f0000)>>16)
#define CFG_I_DEBUG_SEL_WR(src)                 (((u32)(src)<<16) & 0x000f0000)
#define CFG_I_DEBUG_SEL_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields cfg_o_debug_out  */
#define CFG_O_DEBUG_OUT_WIDTH                                                16
#define CFG_O_DEBUG_OUT_SHIFT                                                 0
#define CFG_O_DEBUG_OUT_MASK                                         0x0000ffff
#define CFG_O_DEBUG_OUT_RD(src)                          (((src) & 0x0000ffff))
#define CFG_O_DEBUG_OUT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register SATA_ENET_SDS_IND_CMD_REG      */
/*       Fields cfg_ind_addr     */
#define CFG_IND_ADDR_WIDTH                                                   18
#define CFG_IND_ADDR_SHIFT                                                    4
#define CFG_IND_ADDR_MASK                                            0x003ffff0
#define CFG_IND_ADDR_RD(src)                          (((src) & 0x003ffff0)>>4)
#define CFG_IND_ADDR_WR(src)                     (((u32)(src)<<4) & 0x003ffff0)
#define CFG_IND_ADDR_SET(dst,src) \
                       (((dst) & ~0x003ffff0) | (((u32)(src)<<4) & 0x003ffff0))
/*       Fields cfg_ind_err      */
#define CFG_IND_ERR_WIDTH                                                     1
#define CFG_IND_ERR_SHIFT                                                     3
#define CFG_IND_ERR_MASK                                             0x00000008
#define CFG_IND_ERR_RD(src)                           (((src) & 0x00000008)>>3)
#define CFG_IND_ERR_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define CFG_IND_ERR_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_ind_cmd_done         */
#define CFG_IND_CMD_DONE_WIDTH                                                1
#define CFG_IND_CMD_DONE_SHIFT                                                2
#define CFG_IND_CMD_DONE_MASK                                        0x00000004
#define CFG_IND_CMD_DONE_RD(src)                      (((src) & 0x00000004)>>2)
#define CFG_IND_CMD_DONE_WR(src)                 (((u32)(src)<<2) & 0x00000004)
#define CFG_IND_CMD_DONE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_ind_rd_cmd   */
#define CFG_IND_RD_CMD_WIDTH                                                  1
#define CFG_IND_RD_CMD_SHIFT                                                  1
#define CFG_IND_RD_CMD_MASK                                          0x00000002
#define CFG_IND_RD_CMD_RD(src)                        (((src) & 0x00000002)>>1)
#define CFG_IND_RD_CMD_WR(src)                   (((u32)(src)<<1) & 0x00000002)
#define CFG_IND_RD_CMD_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_ind_wr_cmd   */
#define CFG_IND_WR_CMD_WIDTH                                                  1
#define CFG_IND_WR_CMD_SHIFT                                                  0
#define CFG_IND_WR_CMD_MASK                                          0x00000001
#define CFG_IND_WR_CMD_RD(src)                           (((src) & 0x00000001))
#define CFG_IND_WR_CMD_WR(src)                      (((u32)(src)) & 0x00000001)
#define CFG_IND_WR_CMD_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_IND_RDATA_REG    */
/*       Fields cfg_ind_rdata    */
#define CFG_IND_RDATA_WIDTH                                                  32
#define CFG_IND_RDATA_SHIFT                                                   0
#define CFG_IND_RDATA_MASK                                           0xffffffff
#define CFG_IND_RDATA_RD(src)                            (((src) & 0xffffffff))
#define CFG_IND_RDATA_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SATA_ENET_SDS_IND_WDATA_REG    */
/*       Fields cfg_ind_wdata    */
#define CFG_IND_WDATA_WIDTH                                                  32
#define CFG_IND_WDATA_SHIFT                                                   0
#define CFG_IND_WDATA_MASK                                           0xffffffff
#define CFG_IND_WDATA_RD(src)                            (((src) & 0xffffffff))
#define CFG_IND_WDATA_WR(src)                       (((u32)(src)) & 0xffffffff)
#define CFG_IND_WDATA_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SATA_ENET_CLK_MACRO_REG        */
/* 	  Fields o_pll_ready      */
#define O_PLL_READY_WIDTH                                                     1
#define O_PLL_READY_SHIFT                                                    31
#define O_PLL_READY_MASK                                             0x80000000
#define O_PLL_READY_RD(src)                          (((src) & 0x80000000)>>31)
#define O_PLL_READY_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))

/*       Fields o_pll_lock       */
#define O_PLL_LOCK_WIDTH                                                      1
#define O_PLL_LOCK_SHIFT                                                     30
#define O_PLL_LOCK_MASK                                              0x40000000
#define O_PLL_LOCK_RD(src)                           (((src) & 0x40000000)>>30)
#define O_PLL_LOCK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))

/*       Fields i_pll_refdiv     */
#define I_PLL_REFDIV_WIDTH 						      2
#define I_PLL_REFDIV_SHIFT                                                   21
#define I_PLL_REFDIV_MASK                                            0x00600000
#define I_PLL_REFDIV_RD(src)                         (((src) & 0x00600000)>>21)
#define I_PLL_REFDIV_SET(dst,src) \
		      (((dst) & ~0x00600000) | (((u32)(src)<<21) & 0x00600000))

/* 	Fields i_pll_fbdiv       */
#define I_PLL_FBDIV_WIDTH                                                     9
#define I_PLL_FBDIV_SHIFT						     12
#define I_PLL_FBDIV_MASK					     0x001ff000
#define I_PLL_FBDIV_RD(src)			     (((src) & 0x001ff000)>>12)
#define I_PLL_FBDIV_SET(dst,src) \
		      (((dst) & ~0x001ff000) | (((u32)(src)<<12) & 0x001ff000))

/*      Fields i_customerov     */
#define I_CUSTOMEROV_WIDTH 						      5
#define I_CUSTOMEROV_SHIFT						      7
#define I_CUSTOMEROV_MASK					     0x00000f80
#define I_CUSTOMEROV_RD(src)			      (((src) & 0x00000f80)>>7)
#define I_CUSTOMEROV_SET(dst,src) \
	              (((dst) & ~0x00000f80) | (((u32)(src)<<7) & 0x00000f80))

/*       Fields i_io_ref_sel     */
#define I_IO_REF_SEL_WIDTH                                                    2
#define I_IO_REF_SEL_SHIFT                                                    5
#define I_IO_REF_SEL_MASK                                            0x00000060
#define I_IO_REF_SEL_RD(src)                          (((src) & 0x00000060)>>5)
#define I_IO_REF_SEL_WR(src)                     (((u32)(src)<<5) & 0x00000060)
#define I_IO_REF_SEL_SET(dst,src) \
                       (((dst) & ~0x00000060) | (((u32)(src)<<5) & 0x00000060))

/*       Fields i_pll_ref_sel    */
#define I_PLL_REF_SEL_WIDTH                                                   1
#define I_PLL_REF_SEL_SHIFT                                                   4
#define I_PLL_REF_SEL_MASK                                           0x00000010
#define I_PLL_REF_SEL_RD(src)                         (((src) & 0x00000010)>>4)
#define I_PLL_REF_SEL_WR(src)                    (((u32)(src)<<4) & 0x00000010)
#define I_PLL_REF_SEL_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))

/*       Fields i_oe     */
#define I_OE_WIDTH                                                            2
#define I_OE_SHIFT                                                            2
#define I_OE_MASK                                                    0x0000000c
#define I_OE_RD(src)                                  (((src) & 0x0000000c)>>2)
#define I_OE_WR(src)                             (((u32)(src)<<2) & 0x0000000c)
#define I_OE_SET(dst,src) \
                       (((dst) & ~0x0000000c) | (((u32)(src)<<2) & 0x0000000c))

/*       Fields i_bypass         */
#define I_BYPASS_WIDTH                                                        1
#define I_BYPASS_SHIFT                                                        1
#define I_BYPASS_MASK                                                0x00000002
#define I_BYPASS_RD(src)                              (((src) & 0x00000002)>>1)
#define I_BYPASS_WR(src)                         (((u32)(src)<<1) & 0x00000002)
#define I_BYPASS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))

/*       Fields i_reset_b        */
#define I_RESET_B_WIDTH                                                       1
#define I_RESET_B_SHIFT                                                       0
#define I_RESET_B_MASK                                               0x00000001
#define I_RESET_B_RD(src)                                (((src) & 0x00000001))
#define I_RESET_B_WR(src)                           (((u32)(src)) & 0x00000001)
#define I_RESET_B_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))
/*      Global Base Address     */
#define SATA_ENET_COMMON_CSR_I_BASE_ADDR                        0x01f217000ULL

/*    Address SATA_ENET_COMMON_CSR_I  Registers */
#define SATA_ENET_CONFIG_REG_ADDR                                    0x00000000
#define SATA_ENET_CONFIG_REG_DEFAULT                                 0x00000001

/*      Register SATA_ENET_Config_Reg   */
/*       Fields cfg_sata_enet_select     */
#define CFG_SATA_ENET_SELECT_WIDTH                                            1
#define CFG_SATA_ENET_SELECT_SHIFT                                            0
#define CFG_SATA_ENET_SELECT_MASK                                    0x00000001
#define CFG_SATA_ENET_SELECT_RD(src)                     (((src) & 0x00000001))
#define CFG_SATA_ENET_SELECT_WR(src)                (((u32)(src)) & 0x00000001)
#define CFG_SATA_ENET_SELECT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define SATA01_CLKRST_CSR_REGSI_BASE_ADDR                       0x01f21c000ULL

/*    Address SATA01_CLKRST_CSR_REGSI  Registers */
#define SATACLKENREG_ADDR                                            0x00000000
#define SATACLKENREG_DEFAULT                                         0x00000000
#define SATASRESETREG_ADDR                                           0x00000004
#define SATASRESETREG_DEFAULT                                        0x0000003f

/*      Register SataClkEnReg   */
/*       Fields SATACLKENREG_Reserved    */
#define SATACLKENREG_RESERVED_WIDTH                                          26
#define SATACLKENREG_RESERVED_SHIFT                                           6
#define SATACLKENREG_RESERVED_MASK                                   0xffffffc0
#define SATACLKENREG_RESERVED_RD(src)                 (((src) & 0xffffffc0)>>6)
#define SATACLKENREG_RESERVED_WR(src)            (((u32)(src)<<6) & 0xffffffc0)
#define SATACLKENREG_RESERVED_SET(dst,src) \
                       (((dst) & ~0xffffffc0) | (((u32)(src)<<6) & 0xffffffc0))
/*       Fields sata_sds_clken   */
#define SATA_SDS_CLKEN_WIDTH                                                  1
#define SATA_SDS_CLKEN_SHIFT                                                  5
#define SATA_SDS_CLKEN_MASK                                          0x00000020
#define SATA_SDS_CLKEN_RD(src)                        (((src) & 0x00000020)>>5)
#define SATA_SDS_CLKEN_WR(src)                   (((u32)(src)<<5) & 0x00000020)
#define SATA_SDS_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields sata_axi_clken   */
#define SATA_AXI_CLKEN_WIDTH                                                  1
#define SATA_AXI_CLKEN_SHIFT                                                  4
#define SATA_AXI_CLKEN_MASK                                          0x00000010
#define SATA_AXI_CLKEN_RD(src)                        (((src) & 0x00000010)>>4)
#define SATA_AXI_CLKEN_WR(src)                   (((u32)(src)<<4) & 0x00000010)
#define SATA_AXI_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields sata_pmclk_clken         */
#define SATA_PMCLK_CLKEN_WIDTH                                                1
#define SATA_PMCLK_CLKEN_SHIFT                                                3
#define SATA_PMCLK_CLKEN_MASK                                        0x00000008
#define SATA_PMCLK_CLKEN_RD(src)                      (((src) & 0x00000008)>>3)
#define SATA_PMCLK_CLKEN_WR(src)                 (((u32)(src)<<3) & 0x00000008)
#define SATA_PMCLK_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields sata1_core_clken         */
#define SATA1_CORE_CLKEN_WIDTH                                                1
#define SATA1_CORE_CLKEN_SHIFT                                                2
#define SATA1_CORE_CLKEN_MASK                                        0x00000004
#define SATA1_CORE_CLKEN_RD(src)                      (((src) & 0x00000004)>>2)
#define SATA1_CORE_CLKEN_WR(src)                 (((u32)(src)<<2) & 0x00000004)
#define SATA1_CORE_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields sata0_core_clken         */
#define SATA0_CORE_CLKEN_WIDTH                                                1
#define SATA0_CORE_CLKEN_SHIFT                                                1
#define SATA0_CORE_CLKEN_MASK                                        0x00000002
#define SATA0_CORE_CLKEN_RD(src)                      (((src) & 0x00000002)>>1)
#define SATA0_CORE_CLKEN_WR(src)                 (((u32)(src)<<1) & 0x00000002)
#define SATA0_CORE_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields sata_csr_clken   */
#define SATA_CSR_CLKEN_WIDTH                                                  1
#define SATA_CSR_CLKEN_SHIFT                                                  0
#define SATA_CSR_CLKEN_MASK                                          0x00000001
#define SATA_CSR_CLKEN_RD(src)                           (((src) & 0x00000001))
#define SATA_CSR_CLKEN_WR(src)                      (((u32)(src)) & 0x00000001)
#define SATA_CSR_CLKEN_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SataSResetReg  */
/*       Fields SATASRESETREG_Reserved   */
#define SATASRESETREG_RESERVED_WIDTH                                         26
#define SATASRESETREG_RESERVED_SHIFT                                          6
#define SATASRESETREG_RESERVED_MASK                                  0xffffffc0
#define SATASRESETREG_RESERVED_RD(src)                (((src) & 0xffffffc0)>>6)
#define SATASRESETREG_RESERVED_WR(src)           (((u32)(src)<<6) & 0xffffffc0)
#define SATASRESETREG_RESERVED_SET(dst,src) \
                       (((dst) & ~0xffffffc0) | (((u32)(src)<<6) & 0xffffffc0))
/*       Fields sata_mem_reset   */
#define SATA_MEM_RESET_WIDTH                                                  1
#define SATA_MEM_RESET_SHIFT                                                  5
#define SATA_MEM_RESET_MASK                                          0x00000020
#define SATA_MEM_RESET_RD(src)                        (((src) & 0x00000020)>>5)
#define SATA_MEM_RESET_WR(src)                   (((u32)(src)<<5) & 0x00000020)
#define SATA_MEM_RESET_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields sata_pmclk_reset         */
#define SATA_PMCLK_RESET_WIDTH                                                1
#define SATA_PMCLK_RESET_SHIFT                                                4
#define SATA_PMCLK_RESET_MASK                                        0x00000010
#define SATA_PMCLK_RESET_RD(src)                      (((src) & 0x00000010)>>4)
#define SATA_PMCLK_RESET_WR(src)                 (((u32)(src)<<4) & 0x00000010)
#define SATA_PMCLK_RESET_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields sata_pclk_reset  */
#define SATA_PCLK_RESET_WIDTH                                                 1
#define SATA_PCLK_RESET_SHIFT                                                 3
#define SATA_PCLK_RESET_MASK                                         0x00000008
#define SATA_PCLK_RESET_RD(src)                       (((src) & 0x00000008)>>3)
#define SATA_PCLK_RESET_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define SATA_PCLK_RESET_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields sata_sds_reset   */
#define SATA_SDS_RESET_WIDTH                                                  1
#define SATA_SDS_RESET_SHIFT                                                  2
#define SATA_SDS_RESET_MASK                                          0x00000004
#define SATA_SDS_RESET_RD(src)                        (((src) & 0x00000004)>>2)
#define SATA_SDS_RESET_WR(src)                   (((u32)(src)<<2) & 0x00000004)
#define SATA_SDS_RESET_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields sata_core_reset  */
#define SATA_CORE_RESET_WIDTH                                                 1
#define SATA_CORE_RESET_SHIFT                                                 1
#define SATA_CORE_RESET_MASK                                         0x00000002
#define SATA_CORE_RESET_RD(src)                       (((src) & 0x00000002)>>1)
#define SATA_CORE_RESET_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define SATA_CORE_RESET_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields sata_csr_reset   */
#define SATA_CSR_RESET_WIDTH                                                  1
#define SATA_CSR_RESET_SHIFT                                                  0
#define SATA_CSR_RESET_MASK                                          0x00000001
#define SATA_CSR_RESET_RD(src)                           (((src) & 0x00000001))
#define SATA_CSR_RESET_WR(src)                      (((u32)(src)) & 0x00000001)
#define SATA_CSR_RESET_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define REGSPEC_SATA01_GLBL_DIAG_CSR_I_BASE_ADDR                        0x01f21d000ULL

/*    Address SATA01_GLBL_DIAG_CSR_I  Registers */
#define REGSPEC_CFG_DIAG_SEL_ADDR                                    0x00000000
#define REGSPEC_CFG_DIAG_SEL_DEFAULT                                 0x00000000
#define REGSPEC_CFG_READ_BW_LAT_ADDR_MASK_ADDR                       0x00000004
#define REGSPEC_CFG_READ_BW_LAT_ADDR_MASK_DEFAULT                    0x00000000
#define REGSPEC_CFG_READ_BW_LAT_ADDR_PAT_ADDR                        0x00000008
#define REGSPEC_CFG_READ_BW_LAT_ADDR_PAT_DEFAULT                     0xffffffff
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_MASK_ADDR                      0x0000000c
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_MASK_DEFAULT                   0x00000000
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_PAT_ADDR                       0x00000010
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_PAT_DEFAULT                    0xffffffff
#define REGSPEC_CFG_DIAG_START_STOP_ADDR                             0x00000014
#define REGSPEC_CFG_DIAG_START_STOP_DEFAULT                          0x000003ff
#define REGSPEC_CFG_BW_MSTR_STOP_CNT_ADDR                            0x00000018
#define REGSPEC_CFG_BW_MSTR_STOP_CNT_DEFAULT                         0x00040004
#define REGSPEC_CFG_BW_SLV_STOP_CNT_ADDR                             0x0000001c
#define REGSPEC_CFG_BW_SLV_STOP_CNT_DEFAULT                          0x00040004
#define REGSPEC_STS_READ_LATENCY_OUTPUT_ADDR                         0x00000020
#define REGSPEC_STS_READ_LATENCY_OUTPUT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_MRD_BW_CLK_CNT_ADDR                          0x00000024
#define REGSPEC_STS_AXI_MRD_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_MRD_BW_BYTE_CNT_ADDR                         0x00000028
#define REGSPEC_STS_AXI_MRD_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_MWR_BW_CLK_CNT_ADDR                          0x0000002c
#define REGSPEC_STS_AXI_MWR_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_MWR_BW_BYTE_CNT_ADDR                         0x00000030
#define REGSPEC_STS_AXI_MWR_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_SRD_BW_CLK_CNT_ADDR                          0x00000034
#define REGSPEC_STS_AXI_SRD_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_SRD_BW_BYTE_CNT_ADDR                         0x00000038
#define REGSPEC_STS_AXI_SRD_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_SWR_BW_CLK_CNT_ADDR                          0x0000003c
#define REGSPEC_STS_AXI_SWR_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_SWR_BW_BYTE_CNT_ADDR                         0x00000040
#define REGSPEC_STS_AXI_SWR_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_CFG_DBG_TRIG_CTRL_ADDR                               0x00000044
#define REGSPEC_CFG_DBG_TRIG_CTRL_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_REG_0_ADDR                               0x00000048
#define REGSPEC_CFG_DBG_PAT_REG_0_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_MASK_REG_0_ADDR                          0x0000004c
#define REGSPEC_CFG_DBG_PAT_MASK_REG_0_DEFAULT                       0x00000000
#define REGSPEC_CFG_DBG_PAT_REG_1_ADDR                               0x00000050
#define REGSPEC_CFG_DBG_PAT_REG_1_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_MASK_REG_1_ADDR                          0x00000054
#define REGSPEC_CFG_DBG_PAT_MASK_REG_1_DEFAULT                       0x00000000
#define REGSPEC_DBG_TRIG_OUT_ADDR                                    0x00000058
#define REGSPEC_DBG_TRIG_OUT_DEFAULT                                 0x00000000
#define REGSPEC_DBG_TRIG_INT_ADDR                                    0x0000005c
#define REGSPEC_DBG_TRIG_INT_DEFAULT                                 0x00000000
#define REGSPEC_DBG_TRIG_INTMASK_ADDR                                0x00000060
#define REGSPEC_INTR_STS_ADDR                                        0x00000064
#define REGSPEC_INTR_STS_DEFAULT                                     0x00000000
#define REGSPEC_CFG_MEM_ECC_BYPASS_ADDR                              0x00000068
#define REGSPEC_CFG_MEM_ECC_BYPASS_DEFAULT                           0x00000000
#define REGSPEC_CFG_MEM_PWRDN_DIS_ADDR                               0x0000006c
#define REGSPEC_CFG_MEM_PWRDN_DIS_DEFAULT                            0x00000000
#define REGSPEC_CFG_MEM_RAM_SHUTDOWN_ADDR                            0x00000070
#define REGSPEC_CFG_MEM_RAM_SHUTDOWN_DEFAULT                         0xffffffff
#define REGSPEC_BLOCK_MEM_RDY_ADDR                                   0x00000074
#define REGSPEC_BLOCK_MEM_RDY_DEFAULT                                0xffffffff
#define REGSPEC_STS_READ_LATENCY_TOT_READ_REQS_ADDR                  0x0000008c
#define REGSPEC_STS_READ_LATENCY_TOT_READ_REQS_DEFAULT               0x00000000
#define REGSPEC_CFG_LT_MSTR_STOP_CNT_ADDR                            0x00000090
#define REGSPEC_CFG_LT_MSTR_STOP_CNT_DEFAULT                         0x00040000
#define REGSPEC_CFG_BW_SRD_TRIG_CAP_ADDR                             0x000000a0
#define REGSPEC_CFG_BW_SRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_SWR_TRIG_CAP_ADDR                             0x000000a4
#define REGSPEC_CFG_BW_SWR_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_MRD_TRIG_CAP_ADDR                             0x000000a8
#define REGSPEC_CFG_BW_MRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_MWR_TRIG_CAP_ADDR                             0x000000ac
#define REGSPEC_CFG_BW_MWR_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_LT_MRD_TRIG_CAP_ADDR                             0x000000b0
#define REGSPEC_CFG_LT_MRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_DBG_BLOCK_AXI_ADDR                                   0x000000b4
#define REGSPEC_DBG_BLOCK_AXI_DEFAULT                                0x00000000
#define REGSPEC_DBG_BLOCK_NON_AXI_ADDR                               0x000000b8
#define REGSPEC_DBG_BLOCK_NON_AXI_DEFAULT                            0x00000000
#define REGSPEC_DBG_AXI_SHIM_OUT_ADDR                                0x000000bc
#define REGSPEC_DBG_AXI_SHIM_OUT_DEFAULT                             0x00000000

/*      Register CFG_DIAG_SEL   */
/*       Fields CFG_SHIM_BLK_DBUS_MUX_SELECT     */
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_WIDTH                            1
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_SHIFT                           12
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_MASK                    0x00001000
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_RD(src) \
                                                    (((src) & 0x00001000)>>12)
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_WR(src) \
                                                (((u32)(src)<<12) & 0x00001000)
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields CFG_AXI_NON_AXI_MUX_SELECT       */
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_WIDTH                              1
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_SHIFT                             11
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_MASK                      0x00000800
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_RD(src)   (((src) & 0x00000800)>>11)
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_WR(src) \
                                                (((u32)(src)<<11) & 0x00000800)
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields CFG_MUX_SELECTOR         */
#define REGSPEC_CFG_MUX_SELECTOR_WIDTH                                       11
#define REGSPEC_CFG_MUX_SELECTOR_SHIFT                                        0
#define REGSPEC_CFG_MUX_SELECTOR_MASK                                0x000007ff
#define REGSPEC_CFG_MUX_SELECTOR_RD(src)                 (((src) & 0x000007ff))
#define REGSPEC_CFG_MUX_SELECTOR_WR(src)            (((u32)(src)) & 0x000007ff)
#define REGSPEC_CFG_MUX_SELECTOR_SET(dst,src) \
                          (((dst) & ~0x000007ff) | (((u32)(src)) & 0x000007ff))

/*      Register CFG_READ_BW_LAT_ADDR_MASK      */
/*       Fields READ_ADDR_MASK   */
#define REGSPEC_READ_ADDR_MASK_WIDTH                                         32
#define REGSPEC_READ_ADDR_MASK_SHIFT                                          0
#define REGSPEC_READ_ADDR_MASK_MASK                                  0xffffffff
#define REGSPEC_READ_ADDR_MASK_RD(src)                   (((src) & 0xffffffff))
#define REGSPEC_READ_ADDR_MASK_WR(src)              (((u32)(src)) & 0xffffffff)
#define REGSPEC_READ_ADDR_MASK_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_READ_BW_LAT_ADDR_PAT       */
/*       Fields READ_ADDR_PAT    */
#define REGSPEC_READ_ADDR_PAT_WIDTH                                          32
#define REGSPEC_READ_ADDR_PAT_SHIFT                                           0
#define REGSPEC_READ_ADDR_PAT_MASK                                   0xffffffff
#define REGSPEC_READ_ADDR_PAT_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_READ_ADDR_PAT_WR(src)               (((u32)(src)) & 0xffffffff)
#define REGSPEC_READ_ADDR_PAT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_WRITE_BW_LAT_ADDR_MASK     */
/*       Fields WRITE_ADDR_MASK  */
#define REGSPEC_WRITE_ADDR_MASK_WIDTH                                        32
#define REGSPEC_WRITE_ADDR_MASK_SHIFT                                         0
#define REGSPEC_WRITE_ADDR_MASK_MASK                                 0xffffffff
#define REGSPEC_WRITE_ADDR_MASK_RD(src)                  (((src) & 0xffffffff))
#define REGSPEC_WRITE_ADDR_MASK_WR(src)             (((u32)(src)) & 0xffffffff)
#define REGSPEC_WRITE_ADDR_MASK_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_WRITE_BW_LAT_ADDR_PAT      */
/*       Fields WRITE_ADDR_PAT   */
#define REGSPEC_WRITE_ADDR_PAT_WIDTH                                         32
#define REGSPEC_WRITE_ADDR_PAT_SHIFT                                          0
#define REGSPEC_WRITE_ADDR_PAT_MASK                                  0xffffffff
#define REGSPEC_WRITE_ADDR_PAT_RD(src)                   (((src) & 0xffffffff))
#define REGSPEC_WRITE_ADDR_PAT_WR(src)              (((u32)(src)) & 0xffffffff)
#define REGSPEC_WRITE_ADDR_PAT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DIAG_START_STOP    */
/*       Fields CTRL_AddCap_MRD_LT       */
#define REGSPEC_CTRL_ADDCAP_MRD_LT_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MRD_LT_SHIFT                                      9
#define REGSPEC_CTRL_ADDCAP_MRD_LT_MASK                              0x00000200
#define REGSPEC_CTRL_ADDCAP_MRD_LT_RD(src)            (((src) & 0x00000200)>>9)
#define REGSPEC_CTRL_ADDCAP_MRD_LT_WR(src)       (((u32)(src)<<9) & 0x00000200)
#define REGSPEC_CTRL_ADDCAP_MRD_LT_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields CTRL_AddCap_SRD_BW       */
#define REGSPEC_CTRL_ADDCAP_SRD_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_SRD_BW_SHIFT                                      8
#define REGSPEC_CTRL_ADDCAP_SRD_BW_MASK                              0x00000100
#define REGSPEC_CTRL_ADDCAP_SRD_BW_RD(src)            (((src) & 0x00000100)>>8)
#define REGSPEC_CTRL_ADDCAP_SRD_BW_WR(src)       (((u32)(src)<<8) & 0x00000100)
#define REGSPEC_CTRL_ADDCAP_SRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields CTRL_AddCap_MRD_BW       */
#define REGSPEC_CTRL_ADDCAP_MRD_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MRD_BW_SHIFT                                      7
#define REGSPEC_CTRL_ADDCAP_MRD_BW_MASK                              0x00000080
#define REGSPEC_CTRL_ADDCAP_MRD_BW_RD(src)            (((src) & 0x00000080)>>7)
#define REGSPEC_CTRL_ADDCAP_MRD_BW_WR(src)       (((u32)(src)<<7) & 0x00000080)
#define REGSPEC_CTRL_ADDCAP_MRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields CTRL_AddCap_SWR_BW       */
#define REGSPEC_CTRL_ADDCAP_SWR_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_SWR_BW_SHIFT                                      6
#define REGSPEC_CTRL_ADDCAP_SWR_BW_MASK                              0x00000040
#define REGSPEC_CTRL_ADDCAP_SWR_BW_RD(src)            (((src) & 0x00000040)>>6)
#define REGSPEC_CTRL_ADDCAP_SWR_BW_WR(src)       (((u32)(src)<<6) & 0x00000040)
#define REGSPEC_CTRL_ADDCAP_SWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields CTRL_AddCap_MWR_BW       */
#define REGSPEC_CTRL_ADDCAP_MWR_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MWR_BW_SHIFT                                      5
#define REGSPEC_CTRL_ADDCAP_MWR_BW_MASK                              0x00000020
#define REGSPEC_CTRL_ADDCAP_MWR_BW_RD(src)            (((src) & 0x00000020)>>5)
#define REGSPEC_CTRL_ADDCAP_MWR_BW_WR(src)       (((u32)(src)<<5) & 0x00000020)
#define REGSPEC_CTRL_ADDCAP_MWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields START_MRD_LT     */
#define REGSPEC_START_MRD_LT_WIDTH                                            1
#define REGSPEC_START_MRD_LT_SHIFT                                            4
#define REGSPEC_START_MRD_LT_MASK                                    0x00000010
#define REGSPEC_START_MRD_LT_RD(src)                  (((src) & 0x00000010)>>4)
#define REGSPEC_START_MRD_LT_WR(src)             (((u32)(src)<<4) & 0x00000010)
#define REGSPEC_START_MRD_LT_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields START_SRD_BW     */
#define REGSPEC_START_SRD_BW_WIDTH                                            1
#define REGSPEC_START_SRD_BW_SHIFT                                            3
#define REGSPEC_START_SRD_BW_MASK                                    0x00000008
#define REGSPEC_START_SRD_BW_RD(src)                  (((src) & 0x00000008)>>3)
#define REGSPEC_START_SRD_BW_WR(src)             (((u32)(src)<<3) & 0x00000008)
#define REGSPEC_START_SRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields START_MRD_BW     */
#define REGSPEC_START_MRD_BW_WIDTH                                            1
#define REGSPEC_START_MRD_BW_SHIFT                                            2
#define REGSPEC_START_MRD_BW_MASK                                    0x00000004
#define REGSPEC_START_MRD_BW_RD(src)                  (((src) & 0x00000004)>>2)
#define REGSPEC_START_MRD_BW_WR(src)             (((u32)(src)<<2) & 0x00000004)
#define REGSPEC_START_MRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields START_SWR_BW     */
#define REGSPEC_START_SWR_BW_WIDTH                                            1
#define REGSPEC_START_SWR_BW_SHIFT                                            1
#define REGSPEC_START_SWR_BW_MASK                                    0x00000002
#define REGSPEC_START_SWR_BW_RD(src)                  (((src) & 0x00000002)>>1)
#define REGSPEC_START_SWR_BW_WR(src)             (((u32)(src)<<1) & 0x00000002)
#define REGSPEC_START_SWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields START_MWR_BW     */
#define REGSPEC_START_MWR_BW_WIDTH                                            1
#define REGSPEC_START_MWR_BW_SHIFT                                            0
#define REGSPEC_START_MWR_BW_MASK                                    0x00000001
#define REGSPEC_START_MWR_BW_RD(src)                     (((src) & 0x00000001))
#define REGSPEC_START_MWR_BW_WR(src)                (((u32)(src)) & 0x00000001)
#define REGSPEC_START_MWR_BW_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_BW_MSTR_STOP_CNT   */
/*       Fields MSTR_STOP_RD_CNT         */
#define REGSPEC_MSTR_STOP_RD_CNT_WIDTH                                       16
#define REGSPEC_MSTR_STOP_RD_CNT_SHIFT                                       16
#define REGSPEC_MSTR_STOP_RD_CNT_MASK                                0xffff0000
#define REGSPEC_MSTR_STOP_RD_CNT_RD(src)             (((src) & 0xffff0000)>>16)
#define REGSPEC_MSTR_STOP_RD_CNT_WR(src)        (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_MSTR_STOP_RD_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields MSTR_STOP_WR_CNT         */
#define REGSPEC_MSTR_STOP_WR_CNT_WIDTH                                       16
#define REGSPEC_MSTR_STOP_WR_CNT_SHIFT                                        0
#define REGSPEC_MSTR_STOP_WR_CNT_MASK                                0x0000ffff
#define REGSPEC_MSTR_STOP_WR_CNT_RD(src)                 (((src) & 0x0000ffff))
#define REGSPEC_MSTR_STOP_WR_CNT_WR(src)            (((u32)(src)) & 0x0000ffff)
#define REGSPEC_MSTR_STOP_WR_CNT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_BW_SLV_STOP_CNT    */
/*       Fields SLV_STOP_RD_CNT  */
#define REGSPEC_SLV_STOP_RD_CNT_WIDTH                                        16
#define REGSPEC_SLV_STOP_RD_CNT_SHIFT                                        16
#define REGSPEC_SLV_STOP_RD_CNT_MASK                                 0xffff0000
#define REGSPEC_SLV_STOP_RD_CNT_RD(src)              (((src) & 0xffff0000)>>16)
#define REGSPEC_SLV_STOP_RD_CNT_WR(src)         (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_SLV_STOP_RD_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields SLV_STOP_WR_CNT  */
#define REGSPEC_SLV_STOP_WR_CNT_WIDTH                                        16
#define REGSPEC_SLV_STOP_WR_CNT_SHIFT                                         0
#define REGSPEC_SLV_STOP_WR_CNT_MASK                                 0x0000ffff
#define REGSPEC_SLV_STOP_WR_CNT_RD(src)                  (((src) & 0x0000ffff))
#define REGSPEC_SLV_STOP_WR_CNT_WR(src)             (((u32)(src)) & 0x0000ffff)
#define REGSPEC_SLV_STOP_WR_CNT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register STS_READ_LATENCY_OUTPUT        */
/*       Fields READ_TOT         */
#define REGSPEC_READ_TOT_WIDTH                                               22
#define REGSPEC_READ_TOT_SHIFT                                                0
#define REGSPEC_READ_TOT_MASK                                        0x003fffff
#define REGSPEC_READ_TOT_RD(src)                         (((src) & 0x003fffff))
#define REGSPEC_READ_TOT_SET(dst,src) \
                          (((dst) & ~0x003fffff) | (((u32)(src)) & 0x003fffff))

/*      Register STS_AXI_MRD_BW_CLK_CNT */
/*       Fields MSTR_READ_BW_CLK_CNT     */
#define REGSPEC_MSTR_READ_BW_CLK_CNT_WIDTH                                   32
#define REGSPEC_MSTR_READ_BW_CLK_CNT_SHIFT                                    0
#define REGSPEC_MSTR_READ_BW_CLK_CNT_MASK                            0xffffffff
#define REGSPEC_MSTR_READ_BW_CLK_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_MSTR_READ_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MRD_BW_BYTE_CNT        */
/*       Fields MSTR_READ_BW_BYTE_CNT    */
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_WIDTH                                  32
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_SHIFT                                   0
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_MASK                           0xffffffff
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MWR_BW_CLK_CNT */
/*       Fields MSTR_WRITE_BW_CLK_CNT    */
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_WIDTH                                  32
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_SHIFT                                   0
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_MASK                           0xffffffff
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MWR_BW_BYTE_CNT        */
/*       Fields MSTR_WRITE_BW_BYTE_CNT   */
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_WIDTH                                 32
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_SHIFT                                  0
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_MASK                          0xffffffff
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_RD(src)           (((src) & 0xffffffff))
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SRD_BW_CLK_CNT */
/*       Fields SLV_READ_BW_CLK_CNT      */
#define REGSPEC_SLV_READ_BW_CLK_CNT_WIDTH                                    32
#define REGSPEC_SLV_READ_BW_CLK_CNT_SHIFT                                     0
#define REGSPEC_SLV_READ_BW_CLK_CNT_MASK                             0xffffffff
#define REGSPEC_SLV_READ_BW_CLK_CNT_RD(src)              (((src) & 0xffffffff))
#define REGSPEC_SLV_READ_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SRD_BW_BYTE_CNT        */
/*       Fields SLV_READ_BW_BYTE_CNT     */
#define REGSPEC_SLV_READ_BW_BYTE_CNT_WIDTH                                   32
#define REGSPEC_SLV_READ_BW_BYTE_CNT_SHIFT                                    0
#define REGSPEC_SLV_READ_BW_BYTE_CNT_MASK                            0xffffffff
#define REGSPEC_SLV_READ_BW_BYTE_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_SLV_READ_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SWR_BW_CLK_CNT */
/*       Fields SLV_WRITE_BW_CLK_CNT     */
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_WIDTH                                   32
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_SHIFT                                    0
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_MASK                            0xffffffff
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SWR_BW_BYTE_CNT        */
/*       Fields SLV_WRITE_BW_BYTE_CNT    */
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_WIDTH                                  32
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_SHIFT                                   0
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_MASK                           0xffffffff
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_TRIG_CTRL      */
/*       Fields TRIG_EN_OUT_CTRL         */
#define REGSPEC_TRIG_EN_OUT_CTRL_WIDTH                                        1
#define REGSPEC_TRIG_EN_OUT_CTRL_SHIFT                                        5
#define REGSPEC_TRIG_EN_OUT_CTRL_MASK                                0x00000020
#define REGSPEC_TRIG_EN_OUT_CTRL_RD(src)              (((src) & 0x00000020)>>5)
#define REGSPEC_TRIG_EN_OUT_CTRL_WR(src)         (((u32)(src)<<5) & 0x00000020)
#define REGSPEC_TRIG_EN_OUT_CTRL_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TRIG_EN  */
#define REGSPEC_TRIG_EN_WIDTH                                                 1
#define REGSPEC_TRIG_EN_SHIFT                                                 4
#define REGSPEC_TRIG_EN_MASK                                         0x00000010
#define REGSPEC_TRIG_EN_RD(src)                       (((src) & 0x00000010)>>4)
#define REGSPEC_TRIG_EN_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define REGSPEC_TRIG_EN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields AND_E    */
#define REGSPEC_AND_E_WIDTH                                                   2
#define REGSPEC_AND_E_SHIFT                                                   2
#define REGSPEC_AND_E_MASK                                           0x0000000c
#define REGSPEC_AND_E_RD(src)                         (((src) & 0x0000000c)>>2)
#define REGSPEC_AND_E_WR(src)                    (((u32)(src)<<2) & 0x0000000c)
#define REGSPEC_AND_E_SET(dst,src) \
                       (((dst) & ~0x0000000c) | (((u32)(src)<<2) & 0x0000000c))
/*       Fields OR_E     */
#define REGSPEC_OR_E_WIDTH                                                    2
#define REGSPEC_OR_E_SHIFT                                                    0
#define REGSPEC_OR_E_MASK                                            0x00000003
#define REGSPEC_OR_E_RD(src)                             (((src) & 0x00000003))
#define REGSPEC_OR_E_WR(src)                        (((u32)(src)) & 0x00000003)
#define REGSPEC_OR_E_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register CFG_DBG_PAT_REG_0      */
/*       Fields PATTERN  */
#define REGSPEC_PATTERN0_WIDTH                                               32
#define REGSPEC_PATTERN0_SHIFT                                                0
#define REGSPEC_PATTERN0_MASK                                        0xffffffff
#define REGSPEC_PATTERN0_RD(src)                         (((src) & 0xffffffff))
#define REGSPEC_PATTERN0_WR(src)                    (((u32)(src)) & 0xffffffff)
#define REGSPEC_PATTERN0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_MASK_REG_0 */
/*       Fields PAT_MASK         */
#define REGSPEC_PAT_MASK0_WIDTH                                              32
#define REGSPEC_PAT_MASK0_SHIFT                                               0
#define REGSPEC_PAT_MASK0_MASK                                       0xffffffff
#define REGSPEC_PAT_MASK0_RD(src)                        (((src) & 0xffffffff))
#define REGSPEC_PAT_MASK0_WR(src)                   (((u32)(src)) & 0xffffffff)
#define REGSPEC_PAT_MASK0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_REG_1      */
/*       Fields PATTERN  */
#define REGSPEC_PATTERN1_WIDTH                                               32
#define REGSPEC_PATTERN1_SHIFT                                                0
#define REGSPEC_PATTERN1_MASK                                        0xffffffff
#define REGSPEC_PATTERN1_RD(src)                         (((src) & 0xffffffff))
#define REGSPEC_PATTERN1_WR(src)                    (((u32)(src)) & 0xffffffff)
#define REGSPEC_PATTERN1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_MASK_REG_1 */
/*       Fields PAT_MASK         */
#define REGSPEC_PAT_MASK1_WIDTH                                              32
#define REGSPEC_PAT_MASK1_SHIFT                                               0
#define REGSPEC_PAT_MASK1_MASK                                       0xffffffff
#define REGSPEC_PAT_MASK1_RD(src)                        (((src) & 0xffffffff))
#define REGSPEC_PAT_MASK1_WR(src)                   (((u32)(src)) & 0xffffffff)
#define REGSPEC_PAT_MASK1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_TRIG_OUT   */
/*       Fields DBG_OUT  */
#define REGSPEC_DBG_OUT_WIDTH                                                32
#define REGSPEC_DBG_OUT_SHIFT                                                 0
#define REGSPEC_DBG_OUT_MASK                                         0xffffffff
#define REGSPEC_DBG_OUT_RD(src)                          (((src) & 0xffffffff))
#define REGSPEC_DBG_OUT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_TRIG_INT   */
/*       Fields DBG_INT  */
#define REGSPEC_DBG_INT_WIDTH                                                 1
#define REGSPEC_DBG_INT_SHIFT                                                 0
#define REGSPEC_DBG_INT_MASK                                         0x00000001
#define REGSPEC_DBG_INT_RD(src)                          (((src) & 0x00000001))
#define REGSPEC_DBG_INT_WR(src)                     (((u32)(src)) & 0x00000001)
#define REGSPEC_DBG_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register DBG_TRIG_INTMask       */
/*    Mask Register Fields DBG_INTMask    */
#define REGSPEC_DBG_INTMASK_WIDTH                                             1
#define REGSPEC_DBG_INTMASK_SHIFT                                             0
#define REGSPEC_DBG_INTMASK_MASK                                     0x00000001
#define REGSPEC_DBG_INTMASK_RD(src)                      (((src) & 0x00000001))
#define REGSPEC_DBG_INTMASK_WR(src)                 (((u32)(src)) & 0x00000001)
#define REGSPEC_DBG_INTMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INTR_STS       */
/*       Fields DIAGMOD_INT      */
#define REGSPEC_DIAGMOD_INT_WIDTH                                             1
#define REGSPEC_DIAGMOD_INT_SHIFT                                             1
#define REGSPEC_DIAGMOD_INT_MASK                                     0x00000002
#define REGSPEC_DIAGMOD_INT_RD(src)                   (((src) & 0x00000002)>>1)
#define REGSPEC_DIAGMOD_INT_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ERRMOD_INT       */
#define REGSPEC_ERRMOD_INT_WIDTH                                              1
#define REGSPEC_ERRMOD_INT_SHIFT                                              0
#define REGSPEC_ERRMOD_INT_MASK                                      0x00000001
#define REGSPEC_ERRMOD_INT_RD(src)                       (((src) & 0x00000001))
#define REGSPEC_ERRMOD_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_MEM_ECC_BYPASS     */
/*       Fields CFG_ECC_BYPASS   */
#define REGSPEC_CFG_ECC_BYPASS_WIDTH                                         16
#define REGSPEC_CFG_ECC_BYPASS_SHIFT                                          0
#define REGSPEC_CFG_ECC_BYPASS_MASK                                  0x0000ffff
#define REGSPEC_CFG_ECC_BYPASS_RD(src)                   (((src) & 0x0000ffff))
#define REGSPEC_CFG_ECC_BYPASS_WR(src)              (((u32)(src)) & 0x0000ffff)
#define REGSPEC_CFG_ECC_BYPASS_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MEM_PWRDN_DIS      */
/*       Fields CFG_ECC_PWRDN_DIS        */
#define REGSPEC_CFG_ECC_PWRDN_DIS_WIDTH                                      16
#define REGSPEC_CFG_ECC_PWRDN_DIS_SHIFT                                      16
#define REGSPEC_CFG_ECC_PWRDN_DIS_MASK                               0xffff0000
#define REGSPEC_CFG_ECC_PWRDN_DIS_RD(src)            (((src) & 0xffff0000)>>16)
#define REGSPEC_CFG_ECC_PWRDN_DIS_WR(src)       (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_CFG_ECC_PWRDN_DIS_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields CFG_PWRDN_DIS    */
#define REGSPEC_CFG_PWRDN_DIS_WIDTH                                          16
#define REGSPEC_CFG_PWRDN_DIS_SHIFT                                           0
#define REGSPEC_CFG_PWRDN_DIS_MASK                                   0x0000ffff
#define REGSPEC_CFG_PWRDN_DIS_RD(src)                    (((src) & 0x0000ffff))
#define REGSPEC_CFG_PWRDN_DIS_WR(src)               (((u32)(src)) & 0x0000ffff)
#define REGSPEC_CFG_PWRDN_DIS_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MEM_RAM_SHUTDOWN   */
/*       Fields CFG_RAM_SHUTDOWN_EN      */
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_WIDTH                                    32
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_SHIFT                                     0
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_MASK                             0xffffffff
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_RD(src)              (((src) & 0xffffffff))
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_WR(src)         (((u32)(src)) & 0xffffffff)
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register BLOCK_MEM_RDY  */
/*       Fields MEM_RDY  */
#define REGSPEC_MEM_RDY_WIDTH                                                32
#define REGSPEC_MEM_RDY_SHIFT                                                 0
#define REGSPEC_MEM_RDY_MASK                                         0xffffffff
#define REGSPEC_MEM_RDY_RD(src)                          (((src) & 0xffffffff))
#define REGSPEC_MEM_RDY_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_READ_LATENCY_TOT_READ_REQS */
/*       Fields TOT_READS        */
#define REGSPEC_TOT_READS_WIDTH                                              16
#define REGSPEC_TOT_READS_SHIFT                                              16
#define REGSPEC_TOT_READS_MASK                                       0xffff0000
#define REGSPEC_TOT_READS_RD(src)                    (((src) & 0xffff0000)>>16)
#define REGSPEC_TOT_READS_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))

/*      Register CFG_LT_MSTR_STOP_CNT   */
/*       Fields MSTR_LT_STOP_CNT         */
#define REGSPEC_MSTR_LT_STOP_CNT_WIDTH                                       16
#define REGSPEC_MSTR_LT_STOP_CNT_SHIFT                                       16
#define REGSPEC_MSTR_LT_STOP_CNT_MASK                                0xffff0000
#define REGSPEC_MSTR_LT_STOP_CNT_RD(src)             (((src) & 0xffff0000)>>16)
#define REGSPEC_MSTR_LT_STOP_CNT_WR(src)        (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_MSTR_LT_STOP_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))

/*      Register CFG_BW_SRD_TRIG_CAP    */
/*       Fields CAP_ADD_BWSRD    */
#define REGSPEC_CAP_ADD_BWSRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWSRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWSRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWSRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWSRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_SWR_TRIG_CAP    */
/*       Fields CAP_ADD_BWSWR    */
#define REGSPEC_CAP_ADD_BWSWR_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWSWR_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWSWR_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWSWR_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWSWR_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_MRD_TRIG_CAP    */
/*       Fields CAP_ADD_BWMRD    */
#define REGSPEC_CAP_ADD_BWMRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWMRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWMRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWMRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWMRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_MWR_TRIG_CAP    */
/*       Fields CAP_ADD_BWMWR    */
#define REGSPEC_CAP_ADD_BWMWR_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWMWR_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWMWR_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWMWR_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWMWR_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_LT_MRD_TRIG_CAP    */
/*       Fields CAP_ADD_LTMRD    */
#define REGSPEC_CAP_ADD_LTMRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_LTMRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_LTMRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_LTMRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_LTMRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_BLOCK_AXI  */
/*       Fields DBG_BUS_BLOCK_AXI        */
#define REGSPEC_DBG_BUS_BLOCK_AXI_WIDTH                                      32
#define REGSPEC_DBG_BUS_BLOCK_AXI_SHIFT                                       0
#define REGSPEC_DBG_BUS_BLOCK_AXI_MASK                               0xffffffff
#define REGSPEC_DBG_BUS_BLOCK_AXI_RD(src)                (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_BLOCK_AXI_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_BLOCK_NON_AXI      */
/*       Fields DBG_BUS_BLOCK_NON_AXI    */
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_WIDTH                                  32
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_SHIFT                                   0
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_MASK                           0xffffffff
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_AXI_SHIM_OUT       */
/*       Fields DBG_BUS_SHIM     */
#define REGSPEC_DBG_BUS_SHIM_WIDTH                                           32
#define REGSPEC_DBG_BUS_SHIM_SHIFT                                            0
#define REGSPEC_DBG_BUS_SHIM_MASK                                    0xffffffff
#define REGSPEC_DBG_BUS_SHIM_RD(src)                     (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_SHIM_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Global Base Address     */
#define SATA01_GLBL_ERR_CSR_I_BASE_ADDR                 0x01f21d000ULL

/*    Address SATA01_GLBL_ERR_CSR_I  Registers */
#define GLBL_ERR_STS_ADDR                                            0x00000800
#define GLBL_ERR_STS_DEFAULT                                         0x00000000
#define GLBL_SEC_ERRL_ADDR                                           0x00000810
#define GLBL_SEC_ERRL_DEFAULT                                        0x00000000
#define GLBL_SEC_ERRLMASK_ADDR                                       0x00000814
#define GLBL_SEC_ERRH_ADDR                                           0x00000818
#define GLBL_SEC_ERRH_DEFAULT                                        0x00000000
#define GLBL_SEC_ERRHMASK_ADDR                                       0x0000081c
#define GLBL_MSEC_ERRL_ADDR                                          0x00000820
#define GLBL_MSEC_ERRL_DEFAULT                                       0x00000000
#define GLBL_MSEC_ERRLMASK_ADDR                                      0x00000824
#define GLBL_MSEC_ERRH_ADDR                                          0x00000828
#define GLBL_MSEC_ERRH_DEFAULT                                       0x00000000
#define GLBL_MSEC_ERRHMASK_ADDR                                      0x0000082c
#define GLBL_DED_ERRL_ADDR                                           0x00000830
#define GLBL_DED_ERRL_DEFAULT                                        0x00000000
#define GLBL_DED_ERRLMASK_ADDR                                       0x00000834
#define GLBL_DED_ERRH_ADDR                                           0x00000838
#define GLBL_DED_ERRH_DEFAULT                                        0x00000000
#define GLBL_DED_ERRHMASK_ADDR                                       0x0000083c
#define GLBL_MDED_ERRL_ADDR                                          0x00000840
#define GLBL_MDED_ERRL_DEFAULT                                       0x00000000
#define GLBL_MDED_ERRLMASK_ADDR                                      0x00000844
#define GLBL_MDED_ERRH_ADDR                                          0x00000848
#define GLBL_MDED_ERRH_DEFAULT                                       0x00000000
#define GLBL_MDED_ERRHMASK_ADDR                                      0x0000084c
#define GLBL_MERR_ADDR_ADDR                                          0x00000850
#define GLBL_MERR_ADDR_DEFAULT                                       0x00000000
#define GLBL_MERR_REQINFO_ADDR                                       0x00000854
#define GLBL_MERR_REQINFO_DEFAULT                                    0x00000000
#define GLBL_TRANS_ERR_ADDR                                          0x00000860
#define GLBL_TRANS_ERR_DEFAULT                                       0x00000000
#define GLBL_TRANS_ERRMASK_ADDR                                      0x00000864
#define GLBL_WDERR_ADDR_ADDR                                         0x00000870
#define GLBL_WDERR_ADDR_DEFAULT                                      0x00000000
#define GLBL_WDERR_REQINFO_ADDR                                      0x00000874
#define GLBL_WDERR_REQINFO_DEFAULT                                   0x00000000
#define GLBL_DEVERR_ADDR_ADDR                                        0x00000878
#define GLBL_DEVERR_ADDR_DEFAULT                                     0x00000000
#define GLBL_DEVERR_REQINFO_ADDR                                     0x0000087c
#define GLBL_DEVERR_REQINFO_DEFAULT                                  0x00000000
#define GLBL_SEC_ERRL_ALS_ADDR                                       0x00000880
#define GLBL_SEC_ERRL_ALS_DEFAULT                                    0x00000000
#define GLBL_SEC_ERRH_ALS_ADDR                                       0x00000884
#define GLBL_SEC_ERRH_ALS_DEFAULT                                    0x00000000
#define GLBL_DED_ERRL_ALS_ADDR                                       0x00000888
#define GLBL_DED_ERRL_ALS_DEFAULT                                    0x00000000
#define GLBL_DED_ERRH_ALS_ADDR                                       0x0000088c
#define GLBL_DED_ERRH_ALS_DEFAULT                                    0x00000000
#define GLBL_TRANS_ERR_ALS_ADDR                                      0x00000890
#define GLBL_TRANS_ERR_ALS_DEFAULT                                   0x00000000

/*      Register GLBL_ERR_STS   */
/*       Fields SHIM_ERR         */
#define SHIM_ERR_WIDTH                                                        1
#define SHIM_ERR_SHIFT                                                        5
#define SHIM_ERR_MASK                                                0x00000020
#define SHIM_ERR_RD(src)                              (((src) & 0x00000020)>>5)
#define SHIM_ERR_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TRANS_ERR        */
#define TRANS_ERR_WIDTH                                                       1
#define TRANS_ERR_SHIFT                                                       4
#define TRANS_ERR_MASK                                               0x00000010
#define TRANS_ERR_RD(src)                             (((src) & 0x00000010)>>4)
#define TRANS_ERR_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED_ERR         */
#define MDED_ERR_WIDTH                                                        1
#define MDED_ERR_SHIFT                                                        3
#define MDED_ERR_MASK                                                0x00000008
#define MDED_ERR_RD(src)                              (((src) & 0x00000008)>>3)
#define MDED_ERR_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED_ERR  */
#define DED_ERR_WIDTH                                                         1
#define DED_ERR_SHIFT                                                         2
#define DED_ERR_MASK                                                 0x00000004
#define DED_ERR_RD(src)                               (((src) & 0x00000004)>>2)
#define DED_ERR_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC_ERR         */
#define MSEC_ERR_WIDTH                                                        1
#define MSEC_ERR_SHIFT                                                        1
#define MSEC_ERR_MASK                                                0x00000002
#define MSEC_ERR_RD(src)                              (((src) & 0x00000002)>>1)
#define MSEC_ERR_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC_ERR  */
#define SEC_ERR_WIDTH                                                         1
#define SEC_ERR_SHIFT                                                         0
#define SEC_ERR_MASK                                                 0x00000001
#define SEC_ERR_RD(src)                                  (((src) & 0x00000001))
#define SEC_ERR_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRL  */
/*       Fields SEC31    */
#define SEC31_WIDTH                                                           1
#define SEC31_SHIFT                                                          31
#define SEC31_MASK                                                   0x80000000
#define SEC31_RD(src)                                (((src) & 0x80000000)>>31)
#define SEC31_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define SEC31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SEC30    */
#define SEC30_WIDTH                                                           1
#define SEC30_SHIFT                                                          30
#define SEC30_MASK                                                   0x40000000
#define SEC30_RD(src)                                (((src) & 0x40000000)>>30)
#define SEC30_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define SEC30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SEC29    */
#define SEC29_WIDTH                                                           1
#define SEC29_SHIFT                                                          29
#define SEC29_MASK                                                   0x20000000
#define SEC29_RD(src)                                (((src) & 0x20000000)>>29)
#define SEC29_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define SEC29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SEC28    */
#define SEC28_WIDTH                                                           1
#define SEC28_SHIFT                                                          28
#define SEC28_MASK                                                   0x10000000
#define SEC28_RD(src)                                (((src) & 0x10000000)>>28)
#define SEC28_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define SEC28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SEC27    */
#define SEC27_WIDTH                                                           1
#define SEC27_SHIFT                                                          27
#define SEC27_MASK                                                   0x08000000
#define SEC27_RD(src)                                (((src) & 0x08000000)>>27)
#define SEC27_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define SEC27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SEC26    */
#define SEC26_WIDTH                                                           1
#define SEC26_SHIFT                                                          26
#define SEC26_MASK                                                   0x04000000
#define SEC26_RD(src)                                (((src) & 0x04000000)>>26)
#define SEC26_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define SEC26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SEC25    */
#define SEC25_WIDTH                                                           1
#define SEC25_SHIFT                                                          25
#define SEC25_MASK                                                   0x02000000
#define SEC25_RD(src)                                (((src) & 0x02000000)>>25)
#define SEC25_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define SEC25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SEC24    */
#define SEC24_WIDTH                                                           1
#define SEC24_SHIFT                                                          24
#define SEC24_MASK                                                   0x01000000
#define SEC24_RD(src)                                (((src) & 0x01000000)>>24)
#define SEC24_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define SEC24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SEC23    */
#define SEC23_WIDTH                                                           1
#define SEC23_SHIFT                                                          23
#define SEC23_MASK                                                   0x00800000
#define SEC23_RD(src)                                (((src) & 0x00800000)>>23)
#define SEC23_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define SEC23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields SEC22    */
#define SEC22_WIDTH                                                           1
#define SEC22_SHIFT                                                          22
#define SEC22_MASK                                                   0x00400000
#define SEC22_RD(src)                                (((src) & 0x00400000)>>22)
#define SEC22_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define SEC22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields SEC21    */
#define SEC21_WIDTH                                                           1
#define SEC21_SHIFT                                                          21
#define SEC21_MASK                                                   0x00200000
#define SEC21_RD(src)                                (((src) & 0x00200000)>>21)
#define SEC21_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define SEC21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields SEC20    */
#define SEC20_WIDTH                                                           1
#define SEC20_SHIFT                                                          20
#define SEC20_MASK                                                   0x00100000
#define SEC20_RD(src)                                (((src) & 0x00100000)>>20)
#define SEC20_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define SEC20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields SEC19    */
#define SEC19_WIDTH                                                           1
#define SEC19_SHIFT                                                          19
#define SEC19_MASK                                                   0x00080000
#define SEC19_RD(src)                                (((src) & 0x00080000)>>19)
#define SEC19_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define SEC19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SEC18    */
#define SEC18_WIDTH                                                           1
#define SEC18_SHIFT                                                          18
#define SEC18_MASK                                                   0x00040000
#define SEC18_RD(src)                                (((src) & 0x00040000)>>18)
#define SEC18_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define SEC18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SEC17    */
#define SEC17_WIDTH                                                           1
#define SEC17_SHIFT                                                          17
#define SEC17_MASK                                                   0x00020000
#define SEC17_RD(src)                                (((src) & 0x00020000)>>17)
#define SEC17_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define SEC17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields SEC16    */
#define SEC16_WIDTH                                                           1
#define SEC16_SHIFT                                                          16
#define SEC16_MASK                                                   0x00010000
#define SEC16_RD(src)                                (((src) & 0x00010000)>>16)
#define SEC16_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define SEC16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields SEC15    */
#define SEC15_WIDTH                                                           1
#define SEC15_SHIFT                                                          15
#define SEC15_MASK                                                   0x00008000
#define SEC15_RD(src)                                (((src) & 0x00008000)>>15)
#define SEC15_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define SEC15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields SEC14    */
#define SEC14_WIDTH                                                           1
#define SEC14_SHIFT                                                          14
#define SEC14_MASK                                                   0x00004000
#define SEC14_RD(src)                                (((src) & 0x00004000)>>14)
#define SEC14_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define SEC14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields SEC13    */
#define SEC13_WIDTH                                                           1
#define SEC13_SHIFT                                                          13
#define SEC13_MASK                                                   0x00002000
#define SEC13_RD(src)                                (((src) & 0x00002000)>>13)
#define SEC13_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define SEC13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields SEC12    */
#define SEC12_WIDTH                                                           1
#define SEC12_SHIFT                                                          12
#define SEC12_MASK                                                   0x00001000
#define SEC12_RD(src)                                (((src) & 0x00001000)>>12)
#define SEC12_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define SEC12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SEC11    */
#define SEC11_WIDTH                                                           1
#define SEC11_SHIFT                                                          11
#define SEC11_MASK                                                   0x00000800
#define SEC11_RD(src)                                (((src) & 0x00000800)>>11)
#define SEC11_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define SEC11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SEC10    */
#define SEC10_WIDTH                                                           1
#define SEC10_SHIFT                                                          10
#define SEC10_MASK                                                   0x00000400
#define SEC10_RD(src)                                (((src) & 0x00000400)>>10)
#define SEC10_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define SEC10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SEC9     */
#define SEC9_WIDTH                                                            1
#define SEC9_SHIFT                                                            9
#define SEC9_MASK                                                    0x00000200
#define SEC9_RD(src)                                  (((src) & 0x00000200)>>9)
#define SEC9_WR(src)                             (((u32)(src)<<9) & 0x00000200)
#define SEC9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SEC8     */
#define SEC8_WIDTH                                                            1
#define SEC8_SHIFT                                                            8
#define SEC8_MASK                                                    0x00000100
#define SEC8_RD(src)                                  (((src) & 0x00000100)>>8)
#define SEC8_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define SEC8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SEC7     */
#define SEC7_WIDTH                                                            1
#define SEC7_SHIFT                                                            7
#define SEC7_MASK                                                    0x00000080
#define SEC7_RD(src)                                  (((src) & 0x00000080)>>7)
#define SEC7_WR(src)                             (((u32)(src)<<7) & 0x00000080)
#define SEC7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SEC6     */
#define SEC6_WIDTH                                                            1
#define SEC6_SHIFT                                                            6
#define SEC6_MASK                                                    0x00000040
#define SEC6_RD(src)                                  (((src) & 0x00000040)>>6)
#define SEC6_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define SEC6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SEC5     */
#define SEC5_WIDTH                                                            1
#define SEC5_SHIFT                                                            5
#define SEC5_MASK                                                    0x00000020
#define SEC5_RD(src)                                  (((src) & 0x00000020)>>5)
#define SEC5_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define SEC5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields SEC4     */
#define SEC4_WIDTH                                                            1
#define SEC4_SHIFT                                                            4
#define SEC4_MASK                                                    0x00000010
#define SEC4_RD(src)                                  (((src) & 0x00000010)>>4)
#define SEC4_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define SEC4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SEC3     */
#define SEC3_WIDTH                                                            1
#define SEC3_SHIFT                                                            3
#define SEC3_MASK                                                    0x00000008
#define SEC3_RD(src)                                  (((src) & 0x00000008)>>3)
#define SEC3_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define SEC3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SEC2     */
#define SEC2_WIDTH                                                            1
#define SEC2_SHIFT                                                            2
#define SEC2_MASK                                                    0x00000004
#define SEC2_RD(src)                                  (((src) & 0x00000004)>>2)
#define SEC2_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SEC2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SEC1     */
#define SEC1_WIDTH                                                            1
#define SEC1_SHIFT                                                            1
#define SEC1_MASK                                                    0x00000002
#define SEC1_RD(src)                                  (((src) & 0x00000002)>>1)
#define SEC1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC0     */
#define SEC0_WIDTH                                                            1
#define SEC0_SHIFT                                                            0
#define SEC0_MASK                                                    0x00000001
#define SEC0_RD(src)                                     (((src) & 0x00000001))
#define SEC0_WR(src)                                (((u32)(src)) & 0x00000001)
#define SEC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRLMask      */
/*    Mask Register Fields SEC31Mask    */
#define SEC31MASK_WIDTH                                                       1
#define SEC31MASK_SHIFT                                                      31
#define SEC31MASK_MASK                                               0x80000000
#define SEC31MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define SEC31MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define SEC31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields SEC30Mask    */
#define SEC30MASK_WIDTH                                                       1
#define SEC30MASK_SHIFT                                                      30
#define SEC30MASK_MASK                                               0x40000000
#define SEC30MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define SEC30MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define SEC30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields SEC29Mask    */
#define SEC29MASK_WIDTH                                                       1
#define SEC29MASK_SHIFT                                                      29
#define SEC29MASK_MASK                                               0x20000000
#define SEC29MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define SEC29MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define SEC29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields SEC28Mask    */
#define SEC28MASK_WIDTH                                                       1
#define SEC28MASK_SHIFT                                                      28
#define SEC28MASK_MASK                                               0x10000000
#define SEC28MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define SEC28MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define SEC28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields SEC27Mask    */
#define SEC27MASK_WIDTH                                                       1
#define SEC27MASK_SHIFT                                                      27
#define SEC27MASK_MASK                                               0x08000000
#define SEC27MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define SEC27MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define SEC27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields SEC26Mask    */
#define SEC26MASK_WIDTH                                                       1
#define SEC26MASK_SHIFT                                                      26
#define SEC26MASK_MASK                                               0x04000000
#define SEC26MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define SEC26MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define SEC26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields SEC25Mask    */
#define SEC25MASK_WIDTH                                                       1
#define SEC25MASK_SHIFT                                                      25
#define SEC25MASK_MASK                                               0x02000000
#define SEC25MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define SEC25MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define SEC25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields SEC24Mask    */
#define SEC24MASK_WIDTH                                                       1
#define SEC24MASK_SHIFT                                                      24
#define SEC24MASK_MASK                                               0x01000000
#define SEC24MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define SEC24MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define SEC24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields SEC23Mask    */
#define SEC23MASK_WIDTH                                                       1
#define SEC23MASK_SHIFT                                                      23
#define SEC23MASK_MASK                                               0x00800000
#define SEC23MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define SEC23MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define SEC23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields SEC22Mask    */
#define SEC22MASK_WIDTH                                                       1
#define SEC22MASK_SHIFT                                                      22
#define SEC22MASK_MASK                                               0x00400000
#define SEC22MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define SEC22MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define SEC22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields SEC21Mask    */
#define SEC21MASK_WIDTH                                                       1
#define SEC21MASK_SHIFT                                                      21
#define SEC21MASK_MASK                                               0x00200000
#define SEC21MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define SEC21MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define SEC21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields SEC20Mask    */
#define SEC20MASK_WIDTH                                                       1
#define SEC20MASK_SHIFT                                                      20
#define SEC20MASK_MASK                                               0x00100000
#define SEC20MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define SEC20MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define SEC20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields SEC19Mask    */
#define SEC19MASK_WIDTH                                                       1
#define SEC19MASK_SHIFT                                                      19
#define SEC19MASK_MASK                                               0x00080000
#define SEC19MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define SEC19MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define SEC19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields SEC18Mask    */
#define SEC18MASK_WIDTH                                                       1
#define SEC18MASK_SHIFT                                                      18
#define SEC18MASK_MASK                                               0x00040000
#define SEC18MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define SEC18MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define SEC18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields SEC17Mask    */
#define SEC17MASK_WIDTH                                                       1
#define SEC17MASK_SHIFT                                                      17
#define SEC17MASK_MASK                                               0x00020000
#define SEC17MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define SEC17MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define SEC17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields SEC16Mask    */
#define SEC16MASK_WIDTH                                                       1
#define SEC16MASK_SHIFT                                                      16
#define SEC16MASK_MASK                                               0x00010000
#define SEC16MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define SEC16MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define SEC16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields SEC15Mask    */
#define SEC15MASK_WIDTH                                                       1
#define SEC15MASK_SHIFT                                                      15
#define SEC15MASK_MASK                                               0x00008000
#define SEC15MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define SEC15MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define SEC15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields SEC14Mask    */
#define SEC14MASK_WIDTH                                                       1
#define SEC14MASK_SHIFT                                                      14
#define SEC14MASK_MASK                                               0x00004000
#define SEC14MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define SEC14MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define SEC14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields SEC13Mask    */
#define SEC13MASK_WIDTH                                                       1
#define SEC13MASK_SHIFT                                                      13
#define SEC13MASK_MASK                                               0x00002000
#define SEC13MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define SEC13MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define SEC13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields SEC12Mask    */
#define SEC12MASK_WIDTH                                                       1
#define SEC12MASK_SHIFT                                                      12
#define SEC12MASK_MASK                                               0x00001000
#define SEC12MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define SEC12MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define SEC12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SEC11Mask    */
#define SEC11MASK_WIDTH                                                       1
#define SEC11MASK_SHIFT                                                      11
#define SEC11MASK_MASK                                               0x00000800
#define SEC11MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define SEC11MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define SEC11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SEC10Mask    */
#define SEC10MASK_WIDTH                                                       1
#define SEC10MASK_SHIFT                                                      10
#define SEC10MASK_MASK                                               0x00000400
#define SEC10MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define SEC10MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define SEC10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SEC9Mask    */
#define SEC9MASK_WIDTH                                                        1
#define SEC9MASK_SHIFT                                                        9
#define SEC9MASK_MASK                                                0x00000200
#define SEC9MASK_RD(src)                              (((src) & 0x00000200)>>9)
#define SEC9MASK_WR(src)                         (((u32)(src)<<9) & 0x00000200)
#define SEC9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields SEC8Mask    */
#define SEC8MASK_WIDTH                                                        1
#define SEC8MASK_SHIFT                                                        8
#define SEC8MASK_MASK                                                0x00000100
#define SEC8MASK_RD(src)                              (((src) & 0x00000100)>>8)
#define SEC8MASK_WR(src)                         (((u32)(src)<<8) & 0x00000100)
#define SEC8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SEC7Mask    */
#define SEC7MASK_WIDTH                                                        1
#define SEC7MASK_SHIFT                                                        7
#define SEC7MASK_MASK                                                0x00000080
#define SEC7MASK_RD(src)                              (((src) & 0x00000080)>>7)
#define SEC7MASK_WR(src)                         (((u32)(src)<<7) & 0x00000080)
#define SEC7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SEC6Mask    */
#define SEC6MASK_WIDTH                                                        1
#define SEC6MASK_SHIFT                                                        6
#define SEC6MASK_MASK                                                0x00000040
#define SEC6MASK_RD(src)                              (((src) & 0x00000040)>>6)
#define SEC6MASK_WR(src)                         (((u32)(src)<<6) & 0x00000040)
#define SEC6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields SEC5Mask    */
#define SEC5MASK_WIDTH                                                        1
#define SEC5MASK_SHIFT                                                        5
#define SEC5MASK_MASK                                                0x00000020
#define SEC5MASK_RD(src)                              (((src) & 0x00000020)>>5)
#define SEC5MASK_WR(src)                         (((u32)(src)<<5) & 0x00000020)
#define SEC5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields SEC4Mask    */
#define SEC4MASK_WIDTH                                                        1
#define SEC4MASK_SHIFT                                                        4
#define SEC4MASK_MASK                                                0x00000010
#define SEC4MASK_RD(src)                              (((src) & 0x00000010)>>4)
#define SEC4MASK_WR(src)                         (((u32)(src)<<4) & 0x00000010)
#define SEC4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields SEC3Mask    */
#define SEC3MASK_WIDTH                                                        1
#define SEC3MASK_SHIFT                                                        3
#define SEC3MASK_MASK                                                0x00000008
#define SEC3MASK_RD(src)                              (((src) & 0x00000008)>>3)
#define SEC3MASK_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define SEC3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SEC2Mask    */
#define SEC2MASK_WIDTH                                                        1
#define SEC2MASK_SHIFT                                                        2
#define SEC2MASK_MASK                                                0x00000004
#define SEC2MASK_RD(src)                              (((src) & 0x00000004)>>2)
#define SEC2MASK_WR(src)                         (((u32)(src)<<2) & 0x00000004)
#define SEC2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SEC1Mask    */
#define SEC1MASK_WIDTH                                                        1
#define SEC1MASK_SHIFT                                                        1
#define SEC1MASK_MASK                                                0x00000002
#define SEC1MASK_RD(src)                              (((src) & 0x00000002)>>1)
#define SEC1MASK_WR(src)                         (((u32)(src)<<1) & 0x00000002)
#define SEC1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SEC0Mask    */
#define SEC0MASK_WIDTH                                                        1
#define SEC0MASK_SHIFT                                                        0
#define SEC0MASK_MASK                                                0x00000001
#define SEC0MASK_RD(src)                                 (((src) & 0x00000001))
#define SEC0MASK_WR(src)                            (((u32)(src)) & 0x00000001)
#define SEC0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRH  */
/*       Fields SEC31    */
#define SEC31_F1_WIDTH                                                        1
#define SEC31_F1_SHIFT                                                       31
#define SEC31_F1_MASK                                                0x80000000
#define SEC31_F1_RD(src)                             (((src) & 0x80000000)>>31)
#define SEC31_F1_WR(src)                        (((u32)(src)<<31) & 0x80000000)
#define SEC31_F1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SEC30    */
#define SEC30_F1_WIDTH                                                        1
#define SEC30_F1_SHIFT                                                       30
#define SEC30_F1_MASK                                                0x40000000
#define SEC30_F1_RD(src)                             (((src) & 0x40000000)>>30)
#define SEC30_F1_WR(src)                        (((u32)(src)<<30) & 0x40000000)
#define SEC30_F1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SEC29    */
#define SEC29_F1_WIDTH                                                        1
#define SEC29_F1_SHIFT                                                       29
#define SEC29_F1_MASK                                                0x20000000
#define SEC29_F1_RD(src)                             (((src) & 0x20000000)>>29)
#define SEC29_F1_WR(src)                        (((u32)(src)<<29) & 0x20000000)
#define SEC29_F1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SEC28    */
#define SEC28_F1_WIDTH                                                        1
#define SEC28_F1_SHIFT                                                       28
#define SEC28_F1_MASK                                                0x10000000
#define SEC28_F1_RD(src)                             (((src) & 0x10000000)>>28)
#define SEC28_F1_WR(src)                        (((u32)(src)<<28) & 0x10000000)
#define SEC28_F1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SEC27    */
#define SEC27_F1_WIDTH                                                        1
#define SEC27_F1_SHIFT                                                       27
#define SEC27_F1_MASK                                                0x08000000
#define SEC27_F1_RD(src)                             (((src) & 0x08000000)>>27)
#define SEC27_F1_WR(src)                        (((u32)(src)<<27) & 0x08000000)
#define SEC27_F1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SEC26    */
#define SEC26_F1_WIDTH                                                        1
#define SEC26_F1_SHIFT                                                       26
#define SEC26_F1_MASK                                                0x04000000
#define SEC26_F1_RD(src)                             (((src) & 0x04000000)>>26)
#define SEC26_F1_WR(src)                        (((u32)(src)<<26) & 0x04000000)
#define SEC26_F1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SEC25    */
#define SEC25_F1_WIDTH                                                        1
#define SEC25_F1_SHIFT                                                       25
#define SEC25_F1_MASK                                                0x02000000
#define SEC25_F1_RD(src)                             (((src) & 0x02000000)>>25)
#define SEC25_F1_WR(src)                        (((u32)(src)<<25) & 0x02000000)
#define SEC25_F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SEC24    */
#define SEC24_F1_WIDTH                                                        1
#define SEC24_F1_SHIFT                                                       24
#define SEC24_F1_MASK                                                0x01000000
#define SEC24_F1_RD(src)                             (((src) & 0x01000000)>>24)
#define SEC24_F1_WR(src)                        (((u32)(src)<<24) & 0x01000000)
#define SEC24_F1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SEC23    */
#define SEC23_F1_WIDTH                                                        1
#define SEC23_F1_SHIFT                                                       23
#define SEC23_F1_MASK                                                0x00800000
#define SEC23_F1_RD(src)                             (((src) & 0x00800000)>>23)
#define SEC23_F1_WR(src)                        (((u32)(src)<<23) & 0x00800000)
#define SEC23_F1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields SEC22    */
#define SEC22_F1_WIDTH                                                        1
#define SEC22_F1_SHIFT                                                       22
#define SEC22_F1_MASK                                                0x00400000
#define SEC22_F1_RD(src)                             (((src) & 0x00400000)>>22)
#define SEC22_F1_WR(src)                        (((u32)(src)<<22) & 0x00400000)
#define SEC22_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields SEC21    */
#define SEC21_F1_WIDTH                                                        1
#define SEC21_F1_SHIFT                                                       21
#define SEC21_F1_MASK                                                0x00200000
#define SEC21_F1_RD(src)                             (((src) & 0x00200000)>>21)
#define SEC21_F1_WR(src)                        (((u32)(src)<<21) & 0x00200000)
#define SEC21_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields SEC20    */
#define SEC20_F1_WIDTH                                                        1
#define SEC20_F1_SHIFT                                                       20
#define SEC20_F1_MASK                                                0x00100000
#define SEC20_F1_RD(src)                             (((src) & 0x00100000)>>20)
#define SEC20_F1_WR(src)                        (((u32)(src)<<20) & 0x00100000)
#define SEC20_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields SEC19    */
#define SEC19_F1_WIDTH                                                        1
#define SEC19_F1_SHIFT                                                       19
#define SEC19_F1_MASK                                                0x00080000
#define SEC19_F1_RD(src)                             (((src) & 0x00080000)>>19)
#define SEC19_F1_WR(src)                        (((u32)(src)<<19) & 0x00080000)
#define SEC19_F1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SEC18    */
#define SEC18_F1_WIDTH                                                        1
#define SEC18_F1_SHIFT                                                       18
#define SEC18_F1_MASK                                                0x00040000
#define SEC18_F1_RD(src)                             (((src) & 0x00040000)>>18)
#define SEC18_F1_WR(src)                        (((u32)(src)<<18) & 0x00040000)
#define SEC18_F1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SEC17    */
#define SEC17_F1_WIDTH                                                        1
#define SEC17_F1_SHIFT                                                       17
#define SEC17_F1_MASK                                                0x00020000
#define SEC17_F1_RD(src)                             (((src) & 0x00020000)>>17)
#define SEC17_F1_WR(src)                        (((u32)(src)<<17) & 0x00020000)
#define SEC17_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields SEC16    */
#define SEC16_F1_WIDTH                                                        1
#define SEC16_F1_SHIFT                                                       16
#define SEC16_F1_MASK                                                0x00010000
#define SEC16_F1_RD(src)                             (((src) & 0x00010000)>>16)
#define SEC16_F1_WR(src)                        (((u32)(src)<<16) & 0x00010000)
#define SEC16_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields SEC15    */
#define SEC15_F1_WIDTH                                                        1
#define SEC15_F1_SHIFT                                                       15
#define SEC15_F1_MASK                                                0x00008000
#define SEC15_F1_RD(src)                             (((src) & 0x00008000)>>15)
#define SEC15_F1_WR(src)                        (((u32)(src)<<15) & 0x00008000)
#define SEC15_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields SEC14    */
#define SEC14_F1_WIDTH                                                        1
#define SEC14_F1_SHIFT                                                       14
#define SEC14_F1_MASK                                                0x00004000
#define SEC14_F1_RD(src)                             (((src) & 0x00004000)>>14)
#define SEC14_F1_WR(src)                        (((u32)(src)<<14) & 0x00004000)
#define SEC14_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields SEC13    */
#define SEC13_F1_WIDTH                                                        1
#define SEC13_F1_SHIFT                                                       13
#define SEC13_F1_MASK                                                0x00002000
#define SEC13_F1_RD(src)                             (((src) & 0x00002000)>>13)
#define SEC13_F1_WR(src)                        (((u32)(src)<<13) & 0x00002000)
#define SEC13_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields SEC12    */
#define SEC12_F1_WIDTH                                                        1
#define SEC12_F1_SHIFT                                                       12
#define SEC12_F1_MASK                                                0x00001000
#define SEC12_F1_RD(src)                             (((src) & 0x00001000)>>12)
#define SEC12_F1_WR(src)                        (((u32)(src)<<12) & 0x00001000)
#define SEC12_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SEC11    */
#define SEC11_F1_WIDTH                                                        1
#define SEC11_F1_SHIFT                                                       11
#define SEC11_F1_MASK                                                0x00000800
#define SEC11_F1_RD(src)                             (((src) & 0x00000800)>>11)
#define SEC11_F1_WR(src)                        (((u32)(src)<<11) & 0x00000800)
#define SEC11_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SEC10    */
#define SEC10_F1_WIDTH                                                        1
#define SEC10_F1_SHIFT                                                       10
#define SEC10_F1_MASK                                                0x00000400
#define SEC10_F1_RD(src)                             (((src) & 0x00000400)>>10)
#define SEC10_F1_WR(src)                        (((u32)(src)<<10) & 0x00000400)
#define SEC10_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SEC9     */
#define SEC9_F1_WIDTH                                                         1
#define SEC9_F1_SHIFT                                                         9
#define SEC9_F1_MASK                                                 0x00000200
#define SEC9_F1_RD(src)                               (((src) & 0x00000200)>>9)
#define SEC9_F1_WR(src)                          (((u32)(src)<<9) & 0x00000200)
#define SEC9_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SEC8     */
#define SEC8_F1_WIDTH                                                         1
#define SEC8_F1_SHIFT                                                         8
#define SEC8_F1_MASK                                                 0x00000100
#define SEC8_F1_RD(src)                               (((src) & 0x00000100)>>8)
#define SEC8_F1_WR(src)                          (((u32)(src)<<8) & 0x00000100)
#define SEC8_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SEC7     */
#define SEC7_F1_WIDTH                                                         1
#define SEC7_F1_SHIFT                                                         7
#define SEC7_F1_MASK                                                 0x00000080
#define SEC7_F1_RD(src)                               (((src) & 0x00000080)>>7)
#define SEC7_F1_WR(src)                          (((u32)(src)<<7) & 0x00000080)
#define SEC7_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SEC6     */
#define SEC6_F1_WIDTH                                                         1
#define SEC6_F1_SHIFT                                                         6
#define SEC6_F1_MASK                                                 0x00000040
#define SEC6_F1_RD(src)                               (((src) & 0x00000040)>>6)
#define SEC6_F1_WR(src)                          (((u32)(src)<<6) & 0x00000040)
#define SEC6_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SEC5     */
#define SEC5_F1_WIDTH                                                         1
#define SEC5_F1_SHIFT                                                         5
#define SEC5_F1_MASK                                                 0x00000020
#define SEC5_F1_RD(src)                               (((src) & 0x00000020)>>5)
#define SEC5_F1_WR(src)                          (((u32)(src)<<5) & 0x00000020)
#define SEC5_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields SEC4     */
#define SEC4_F1_WIDTH                                                         1
#define SEC4_F1_SHIFT                                                         4
#define SEC4_F1_MASK                                                 0x00000010
#define SEC4_F1_RD(src)                               (((src) & 0x00000010)>>4)
#define SEC4_F1_WR(src)                          (((u32)(src)<<4) & 0x00000010)
#define SEC4_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SEC3     */
#define SEC3_F1_WIDTH                                                         1
#define SEC3_F1_SHIFT                                                         3
#define SEC3_F1_MASK                                                 0x00000008
#define SEC3_F1_RD(src)                               (((src) & 0x00000008)>>3)
#define SEC3_F1_WR(src)                          (((u32)(src)<<3) & 0x00000008)
#define SEC3_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SEC2     */
#define SEC2_F1_WIDTH                                                         1
#define SEC2_F1_SHIFT                                                         2
#define SEC2_F1_MASK                                                 0x00000004
#define SEC2_F1_RD(src)                               (((src) & 0x00000004)>>2)
#define SEC2_F1_WR(src)                          (((u32)(src)<<2) & 0x00000004)
#define SEC2_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SEC1     */
#define SEC1_F1_WIDTH                                                         1
#define SEC1_F1_SHIFT                                                         1
#define SEC1_F1_MASK                                                 0x00000002
#define SEC1_F1_RD(src)                               (((src) & 0x00000002)>>1)
#define SEC1_F1_WR(src)                          (((u32)(src)<<1) & 0x00000002)
#define SEC1_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC0     */
#define SEC0_F1_WIDTH                                                         1
#define SEC0_F1_SHIFT                                                         0
#define SEC0_F1_MASK                                                 0x00000001
#define SEC0_F1_RD(src)                                  (((src) & 0x00000001))
#define SEC0_F1_WR(src)                             (((u32)(src)) & 0x00000001)
#define SEC0_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRHMask      */
/*    Mask Register Fields SEC31Mask    */
#define SEC31MASK_F1_WIDTH                                                    1
#define SEC31MASK_F1_SHIFT                                                   31
#define SEC31MASK_F1_MASK                                            0x80000000
#define SEC31MASK_F1_RD(src)                         (((src) & 0x80000000)>>31)
#define SEC31MASK_F1_WR(src)                    (((u32)(src)<<31) & 0x80000000)
#define SEC31MASK_F1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields SEC30Mask    */
#define SEC30MASK_F1_WIDTH                                                    1
#define SEC30MASK_F1_SHIFT                                                   30
#define SEC30MASK_F1_MASK                                            0x40000000
#define SEC30MASK_F1_RD(src)                         (((src) & 0x40000000)>>30)
#define SEC30MASK_F1_WR(src)                    (((u32)(src)<<30) & 0x40000000)
#define SEC30MASK_F1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields SEC29Mask    */
#define SEC29MASK_F1_WIDTH                                                    1
#define SEC29MASK_F1_SHIFT                                                   29
#define SEC29MASK_F1_MASK                                            0x20000000
#define SEC29MASK_F1_RD(src)                         (((src) & 0x20000000)>>29)
#define SEC29MASK_F1_WR(src)                    (((u32)(src)<<29) & 0x20000000)
#define SEC29MASK_F1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields SEC28Mask    */
#define SEC28MASK_F1_WIDTH                                                    1
#define SEC28MASK_F1_SHIFT                                                   28
#define SEC28MASK_F1_MASK                                            0x10000000
#define SEC28MASK_F1_RD(src)                         (((src) & 0x10000000)>>28)
#define SEC28MASK_F1_WR(src)                    (((u32)(src)<<28) & 0x10000000)
#define SEC28MASK_F1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields SEC27Mask    */
#define SEC27MASK_F1_WIDTH                                                    1
#define SEC27MASK_F1_SHIFT                                                   27
#define SEC27MASK_F1_MASK                                            0x08000000
#define SEC27MASK_F1_RD(src)                         (((src) & 0x08000000)>>27)
#define SEC27MASK_F1_WR(src)                    (((u32)(src)<<27) & 0x08000000)
#define SEC27MASK_F1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields SEC26Mask    */
#define SEC26MASK_F1_WIDTH                                                    1
#define SEC26MASK_F1_SHIFT                                                   26
#define SEC26MASK_F1_MASK                                            0x04000000
#define SEC26MASK_F1_RD(src)                         (((src) & 0x04000000)>>26)
#define SEC26MASK_F1_WR(src)                    (((u32)(src)<<26) & 0x04000000)
#define SEC26MASK_F1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields SEC25Mask    */
#define SEC25MASK_F1_WIDTH                                                    1
#define SEC25MASK_F1_SHIFT                                                   25
#define SEC25MASK_F1_MASK                                            0x02000000
#define SEC25MASK_F1_RD(src)                         (((src) & 0x02000000)>>25)
#define SEC25MASK_F1_WR(src)                    (((u32)(src)<<25) & 0x02000000)
#define SEC25MASK_F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields SEC24Mask    */
#define SEC24MASK_F1_WIDTH                                                    1
#define SEC24MASK_F1_SHIFT                                                   24
#define SEC24MASK_F1_MASK                                            0x01000000
#define SEC24MASK_F1_RD(src)                         (((src) & 0x01000000)>>24)
#define SEC24MASK_F1_WR(src)                    (((u32)(src)<<24) & 0x01000000)
#define SEC24MASK_F1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields SEC23Mask    */
#define SEC23MASK_F1_WIDTH                                                    1
#define SEC23MASK_F1_SHIFT                                                   23
#define SEC23MASK_F1_MASK                                            0x00800000
#define SEC23MASK_F1_RD(src)                         (((src) & 0x00800000)>>23)
#define SEC23MASK_F1_WR(src)                    (((u32)(src)<<23) & 0x00800000)
#define SEC23MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields SEC22Mask    */
#define SEC22MASK_F1_WIDTH                                                    1
#define SEC22MASK_F1_SHIFT                                                   22
#define SEC22MASK_F1_MASK                                            0x00400000
#define SEC22MASK_F1_RD(src)                         (((src) & 0x00400000)>>22)
#define SEC22MASK_F1_WR(src)                    (((u32)(src)<<22) & 0x00400000)
#define SEC22MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields SEC21Mask    */
#define SEC21MASK_F1_WIDTH                                                    1
#define SEC21MASK_F1_SHIFT                                                   21
#define SEC21MASK_F1_MASK                                            0x00200000
#define SEC21MASK_F1_RD(src)                         (((src) & 0x00200000)>>21)
#define SEC21MASK_F1_WR(src)                    (((u32)(src)<<21) & 0x00200000)
#define SEC21MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields SEC20Mask    */
#define SEC20MASK_F1_WIDTH                                                    1
#define SEC20MASK_F1_SHIFT                                                   20
#define SEC20MASK_F1_MASK                                            0x00100000
#define SEC20MASK_F1_RD(src)                         (((src) & 0x00100000)>>20)
#define SEC20MASK_F1_WR(src)                    (((u32)(src)<<20) & 0x00100000)
#define SEC20MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields SEC19Mask    */
#define SEC19MASK_F1_WIDTH                                                    1
#define SEC19MASK_F1_SHIFT                                                   19
#define SEC19MASK_F1_MASK                                            0x00080000
#define SEC19MASK_F1_RD(src)                         (((src) & 0x00080000)>>19)
#define SEC19MASK_F1_WR(src)                    (((u32)(src)<<19) & 0x00080000)
#define SEC19MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields SEC18Mask    */
#define SEC18MASK_F1_WIDTH                                                    1
#define SEC18MASK_F1_SHIFT                                                   18
#define SEC18MASK_F1_MASK                                            0x00040000
#define SEC18MASK_F1_RD(src)                         (((src) & 0x00040000)>>18)
#define SEC18MASK_F1_WR(src)                    (((u32)(src)<<18) & 0x00040000)
#define SEC18MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields SEC17Mask    */
#define SEC17MASK_F1_WIDTH                                                    1
#define SEC17MASK_F1_SHIFT                                                   17
#define SEC17MASK_F1_MASK                                            0x00020000
#define SEC17MASK_F1_RD(src)                         (((src) & 0x00020000)>>17)
#define SEC17MASK_F1_WR(src)                    (((u32)(src)<<17) & 0x00020000)
#define SEC17MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields SEC16Mask    */
#define SEC16MASK_F1_WIDTH                                                    1
#define SEC16MASK_F1_SHIFT                                                   16
#define SEC16MASK_F1_MASK                                            0x00010000
#define SEC16MASK_F1_RD(src)                         (((src) & 0x00010000)>>16)
#define SEC16MASK_F1_WR(src)                    (((u32)(src)<<16) & 0x00010000)
#define SEC16MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields SEC15Mask    */
#define SEC15MASK_F1_WIDTH                                                    1
#define SEC15MASK_F1_SHIFT                                                   15
#define SEC15MASK_F1_MASK                                            0x00008000
#define SEC15MASK_F1_RD(src)                         (((src) & 0x00008000)>>15)
#define SEC15MASK_F1_WR(src)                    (((u32)(src)<<15) & 0x00008000)
#define SEC15MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields SEC14Mask    */
#define SEC14MASK_F1_WIDTH                                                    1
#define SEC14MASK_F1_SHIFT                                                   14
#define SEC14MASK_F1_MASK                                            0x00004000
#define SEC14MASK_F1_RD(src)                         (((src) & 0x00004000)>>14)
#define SEC14MASK_F1_WR(src)                    (((u32)(src)<<14) & 0x00004000)
#define SEC14MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields SEC13Mask    */
#define SEC13MASK_F1_WIDTH                                                    1
#define SEC13MASK_F1_SHIFT                                                   13
#define SEC13MASK_F1_MASK                                            0x00002000
#define SEC13MASK_F1_RD(src)                         (((src) & 0x00002000)>>13)
#define SEC13MASK_F1_WR(src)                    (((u32)(src)<<13) & 0x00002000)
#define SEC13MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields SEC12Mask    */
#define SEC12MASK_F1_WIDTH                                                    1
#define SEC12MASK_F1_SHIFT                                                   12
#define SEC12MASK_F1_MASK                                            0x00001000
#define SEC12MASK_F1_RD(src)                         (((src) & 0x00001000)>>12)
#define SEC12MASK_F1_WR(src)                    (((u32)(src)<<12) & 0x00001000)
#define SEC12MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SEC11Mask    */
#define SEC11MASK_F1_WIDTH                                                    1
#define SEC11MASK_F1_SHIFT                                                   11
#define SEC11MASK_F1_MASK                                            0x00000800
#define SEC11MASK_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define SEC11MASK_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define SEC11MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SEC10Mask    */
#define SEC10MASK_F1_WIDTH                                                    1
#define SEC10MASK_F1_SHIFT                                                   10
#define SEC10MASK_F1_MASK                                            0x00000400
#define SEC10MASK_F1_RD(src)                         (((src) & 0x00000400)>>10)
#define SEC10MASK_F1_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define SEC10MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SEC9Mask    */
#define SEC9MASK_F1_WIDTH                                                     1
#define SEC9MASK_F1_SHIFT                                                     9
#define SEC9MASK_F1_MASK                                             0x00000200
#define SEC9MASK_F1_RD(src)                           (((src) & 0x00000200)>>9)
#define SEC9MASK_F1_WR(src)                      (((u32)(src)<<9) & 0x00000200)
#define SEC9MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields SEC8Mask    */
#define SEC8MASK_F1_WIDTH                                                     1
#define SEC8MASK_F1_SHIFT                                                     8
#define SEC8MASK_F1_MASK                                             0x00000100
#define SEC8MASK_F1_RD(src)                           (((src) & 0x00000100)>>8)
#define SEC8MASK_F1_WR(src)                      (((u32)(src)<<8) & 0x00000100)
#define SEC8MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SEC7Mask    */
#define SEC7MASK_F1_WIDTH                                                     1
#define SEC7MASK_F1_SHIFT                                                     7
#define SEC7MASK_F1_MASK                                             0x00000080
#define SEC7MASK_F1_RD(src)                           (((src) & 0x00000080)>>7)
#define SEC7MASK_F1_WR(src)                      (((u32)(src)<<7) & 0x00000080)
#define SEC7MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SEC6Mask    */
#define SEC6MASK_F1_WIDTH                                                     1
#define SEC6MASK_F1_SHIFT                                                     6
#define SEC6MASK_F1_MASK                                             0x00000040
#define SEC6MASK_F1_RD(src)                           (((src) & 0x00000040)>>6)
#define SEC6MASK_F1_WR(src)                      (((u32)(src)<<6) & 0x00000040)
#define SEC6MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields SEC5Mask    */
#define SEC5MASK_F1_WIDTH                                                     1
#define SEC5MASK_F1_SHIFT                                                     5
#define SEC5MASK_F1_MASK                                             0x00000020
#define SEC5MASK_F1_RD(src)                           (((src) & 0x00000020)>>5)
#define SEC5MASK_F1_WR(src)                      (((u32)(src)<<5) & 0x00000020)
#define SEC5MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields SEC4Mask    */
#define SEC4MASK_F1_WIDTH                                                     1
#define SEC4MASK_F1_SHIFT                                                     4
#define SEC4MASK_F1_MASK                                             0x00000010
#define SEC4MASK_F1_RD(src)                           (((src) & 0x00000010)>>4)
#define SEC4MASK_F1_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define SEC4MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields SEC3Mask    */
#define SEC3MASK_F1_WIDTH                                                     1
#define SEC3MASK_F1_SHIFT                                                     3
#define SEC3MASK_F1_MASK                                             0x00000008
#define SEC3MASK_F1_RD(src)                           (((src) & 0x00000008)>>3)
#define SEC3MASK_F1_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define SEC3MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SEC2Mask    */
#define SEC2MASK_F1_WIDTH                                                     1
#define SEC2MASK_F1_SHIFT                                                     2
#define SEC2MASK_F1_MASK                                             0x00000004
#define SEC2MASK_F1_RD(src)                           (((src) & 0x00000004)>>2)
#define SEC2MASK_F1_WR(src)                      (((u32)(src)<<2) & 0x00000004)
#define SEC2MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SEC1Mask    */
#define SEC1MASK_F1_WIDTH                                                     1
#define SEC1MASK_F1_SHIFT                                                     1
#define SEC1MASK_F1_MASK                                             0x00000002
#define SEC1MASK_F1_RD(src)                           (((src) & 0x00000002)>>1)
#define SEC1MASK_F1_WR(src)                      (((u32)(src)<<1) & 0x00000002)
#define SEC1MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SEC0Mask    */
#define SEC0MASK_F1_WIDTH                                                     1
#define SEC0MASK_F1_SHIFT                                                     0
#define SEC0MASK_F1_MASK                                             0x00000001
#define SEC0MASK_F1_RD(src)                              (((src) & 0x00000001))
#define SEC0MASK_F1_WR(src)                         (((u32)(src)) & 0x00000001)
#define SEC0MASK_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRL */
/*       Fields MSEC31   */
#define MSEC31_WIDTH                                                          1
#define MSEC31_SHIFT                                                         31
#define MSEC31_MASK                                                  0x80000000
#define MSEC31_RD(src)                               (((src) & 0x80000000)>>31)
#define MSEC31_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MSEC31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MSEC30   */
#define MSEC30_WIDTH                                                          1
#define MSEC30_SHIFT                                                         30
#define MSEC30_MASK                                                  0x40000000
#define MSEC30_RD(src)                               (((src) & 0x40000000)>>30)
#define MSEC30_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MSEC30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MSEC29   */
#define MSEC29_WIDTH                                                          1
#define MSEC29_SHIFT                                                         29
#define MSEC29_MASK                                                  0x20000000
#define MSEC29_RD(src)                               (((src) & 0x20000000)>>29)
#define MSEC29_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MSEC29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MSEC28   */
#define MSEC28_WIDTH                                                          1
#define MSEC28_SHIFT                                                         28
#define MSEC28_MASK                                                  0x10000000
#define MSEC28_RD(src)                               (((src) & 0x10000000)>>28)
#define MSEC28_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MSEC28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MSEC27   */
#define MSEC27_WIDTH                                                          1
#define MSEC27_SHIFT                                                         27
#define MSEC27_MASK                                                  0x08000000
#define MSEC27_RD(src)                               (((src) & 0x08000000)>>27)
#define MSEC27_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MSEC27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MSEC26   */
#define MSEC26_WIDTH                                                          1
#define MSEC26_SHIFT                                                         26
#define MSEC26_MASK                                                  0x04000000
#define MSEC26_RD(src)                               (((src) & 0x04000000)>>26)
#define MSEC26_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MSEC26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MSEC25   */
#define MSEC25_WIDTH                                                          1
#define MSEC25_SHIFT                                                         25
#define MSEC25_MASK                                                  0x02000000
#define MSEC25_RD(src)                               (((src) & 0x02000000)>>25)
#define MSEC25_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MSEC25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MSEC24   */
#define MSEC24_WIDTH                                                          1
#define MSEC24_SHIFT                                                         24
#define MSEC24_MASK                                                  0x01000000
#define MSEC24_RD(src)                               (((src) & 0x01000000)>>24)
#define MSEC24_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MSEC24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MSEC23   */
#define MSEC23_WIDTH                                                          1
#define MSEC23_SHIFT                                                         23
#define MSEC23_MASK                                                  0x00800000
#define MSEC23_RD(src)                               (((src) & 0x00800000)>>23)
#define MSEC23_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MSEC23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MSEC22   */
#define MSEC22_WIDTH                                                          1
#define MSEC22_SHIFT                                                         22
#define MSEC22_MASK                                                  0x00400000
#define MSEC22_RD(src)                               (((src) & 0x00400000)>>22)
#define MSEC22_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MSEC22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MSEC21   */
#define MSEC21_WIDTH                                                          1
#define MSEC21_SHIFT                                                         21
#define MSEC21_MASK                                                  0x00200000
#define MSEC21_RD(src)                               (((src) & 0x00200000)>>21)
#define MSEC21_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MSEC21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MSEC20   */
#define MSEC20_WIDTH                                                          1
#define MSEC20_SHIFT                                                         20
#define MSEC20_MASK                                                  0x00100000
#define MSEC20_RD(src)                               (((src) & 0x00100000)>>20)
#define MSEC20_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MSEC20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MSEC19   */
#define MSEC19_WIDTH                                                          1
#define MSEC19_SHIFT                                                         19
#define MSEC19_MASK                                                  0x00080000
#define MSEC19_RD(src)                               (((src) & 0x00080000)>>19)
#define MSEC19_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MSEC19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MSEC18   */
#define MSEC18_WIDTH                                                          1
#define MSEC18_SHIFT                                                         18
#define MSEC18_MASK                                                  0x00040000
#define MSEC18_RD(src)                               (((src) & 0x00040000)>>18)
#define MSEC18_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MSEC18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MSEC17   */
#define MSEC17_WIDTH                                                          1
#define MSEC17_SHIFT                                                         17
#define MSEC17_MASK                                                  0x00020000
#define MSEC17_RD(src)                               (((src) & 0x00020000)>>17)
#define MSEC17_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MSEC17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MSEC16   */
#define MSEC16_WIDTH                                                          1
#define MSEC16_SHIFT                                                         16
#define MSEC16_MASK                                                  0x00010000
#define MSEC16_RD(src)                               (((src) & 0x00010000)>>16)
#define MSEC16_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MSEC16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MSEC15   */
#define MSEC15_WIDTH                                                          1
#define MSEC15_SHIFT                                                         15
#define MSEC15_MASK                                                  0x00008000
#define MSEC15_RD(src)                               (((src) & 0x00008000)>>15)
#define MSEC15_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MSEC15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MSEC14   */
#define MSEC14_WIDTH                                                          1
#define MSEC14_SHIFT                                                         14
#define MSEC14_MASK                                                  0x00004000
#define MSEC14_RD(src)                               (((src) & 0x00004000)>>14)
#define MSEC14_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MSEC14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MSEC13   */
#define MSEC13_WIDTH                                                          1
#define MSEC13_SHIFT                                                         13
#define MSEC13_MASK                                                  0x00002000
#define MSEC13_RD(src)                               (((src) & 0x00002000)>>13)
#define MSEC13_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MSEC13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MSEC12   */
#define MSEC12_WIDTH                                                          1
#define MSEC12_SHIFT                                                         12
#define MSEC12_MASK                                                  0x00001000
#define MSEC12_RD(src)                               (((src) & 0x00001000)>>12)
#define MSEC12_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MSEC12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MSEC11   */
#define MSEC11_WIDTH                                                          1
#define MSEC11_SHIFT                                                         11
#define MSEC11_MASK                                                  0x00000800
#define MSEC11_RD(src)                               (((src) & 0x00000800)>>11)
#define MSEC11_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MSEC11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MSEC10   */
#define MSEC10_WIDTH                                                          1
#define MSEC10_SHIFT                                                         10
#define MSEC10_MASK                                                  0x00000400
#define MSEC10_RD(src)                               (((src) & 0x00000400)>>10)
#define MSEC10_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MSEC10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MSEC9    */
#define MSEC9_WIDTH                                                           1
#define MSEC9_SHIFT                                                           9
#define MSEC9_MASK                                                   0x00000200
#define MSEC9_RD(src)                                 (((src) & 0x00000200)>>9)
#define MSEC9_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define MSEC9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSEC8    */
#define MSEC8_WIDTH                                                           1
#define MSEC8_SHIFT                                                           8
#define MSEC8_MASK                                                   0x00000100
#define MSEC8_RD(src)                                 (((src) & 0x00000100)>>8)
#define MSEC8_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define MSEC8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MSEC7    */
#define MSEC7_WIDTH                                                           1
#define MSEC7_SHIFT                                                           7
#define MSEC7_MASK                                                   0x00000080
#define MSEC7_RD(src)                                 (((src) & 0x00000080)>>7)
#define MSEC7_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define MSEC7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MSEC6    */
#define MSEC6_WIDTH                                                           1
#define MSEC6_SHIFT                                                           6
#define MSEC6_MASK                                                   0x00000040
#define MSEC6_RD(src)                                 (((src) & 0x00000040)>>6)
#define MSEC6_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define MSEC6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MSEC5    */
#define MSEC5_WIDTH                                                           1
#define MSEC5_SHIFT                                                           5
#define MSEC5_MASK                                                   0x00000020
#define MSEC5_RD(src)                                 (((src) & 0x00000020)>>5)
#define MSEC5_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define MSEC5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MSEC4    */
#define MSEC4_WIDTH                                                           1
#define MSEC4_SHIFT                                                           4
#define MSEC4_MASK                                                   0x00000010
#define MSEC4_RD(src)                                 (((src) & 0x00000010)>>4)
#define MSEC4_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define MSEC4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MSEC3    */
#define MSEC3_WIDTH                                                           1
#define MSEC3_SHIFT                                                           3
#define MSEC3_MASK                                                   0x00000008
#define MSEC3_RD(src)                                 (((src) & 0x00000008)>>3)
#define MSEC3_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define MSEC3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MSEC2    */
#define MSEC2_WIDTH                                                           1
#define MSEC2_SHIFT                                                           2
#define MSEC2_MASK                                                   0x00000004
#define MSEC2_RD(src)                                 (((src) & 0x00000004)>>2)
#define MSEC2_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define MSEC2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC1    */
#define MSEC1_WIDTH                                                           1
#define MSEC1_SHIFT                                                           1
#define MSEC1_MASK                                                   0x00000002
#define MSEC1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MSEC1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MSEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MSEC0    */
#define MSEC0_WIDTH                                                           1
#define MSEC0_SHIFT                                                           0
#define MSEC0_MASK                                                   0x00000001
#define MSEC0_RD(src)                                    (((src) & 0x00000001))
#define MSEC0_WR(src)                               (((u32)(src)) & 0x00000001)
#define MSEC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRLMask     */
/*    Mask Register Fields MSEC31Mask    */
#define MSEC31MASK_WIDTH                                                      1
#define MSEC31MASK_SHIFT                                                     31
#define MSEC31MASK_MASK                                              0x80000000
#define MSEC31MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MSEC31MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MSEC31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MSEC30Mask    */
#define MSEC30MASK_WIDTH                                                      1
#define MSEC30MASK_SHIFT                                                     30
#define MSEC30MASK_MASK                                              0x40000000
#define MSEC30MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MSEC30MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MSEC30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MSEC29Mask    */
#define MSEC29MASK_WIDTH                                                      1
#define MSEC29MASK_SHIFT                                                     29
#define MSEC29MASK_MASK                                              0x20000000
#define MSEC29MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MSEC29MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MSEC29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MSEC28Mask    */
#define MSEC28MASK_WIDTH                                                      1
#define MSEC28MASK_SHIFT                                                     28
#define MSEC28MASK_MASK                                              0x10000000
#define MSEC28MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MSEC28MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MSEC28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MSEC27Mask    */
#define MSEC27MASK_WIDTH                                                      1
#define MSEC27MASK_SHIFT                                                     27
#define MSEC27MASK_MASK                                              0x08000000
#define MSEC27MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MSEC27MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MSEC27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MSEC26Mask    */
#define MSEC26MASK_WIDTH                                                      1
#define MSEC26MASK_SHIFT                                                     26
#define MSEC26MASK_MASK                                              0x04000000
#define MSEC26MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MSEC26MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MSEC26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MSEC25Mask    */
#define MSEC25MASK_WIDTH                                                      1
#define MSEC25MASK_SHIFT                                                     25
#define MSEC25MASK_MASK                                              0x02000000
#define MSEC25MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MSEC25MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MSEC25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MSEC24Mask    */
#define MSEC24MASK_WIDTH                                                      1
#define MSEC24MASK_SHIFT                                                     24
#define MSEC24MASK_MASK                                              0x01000000
#define MSEC24MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MSEC24MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MSEC24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MSEC23Mask    */
#define MSEC23MASK_WIDTH                                                      1
#define MSEC23MASK_SHIFT                                                     23
#define MSEC23MASK_MASK                                              0x00800000
#define MSEC23MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MSEC23MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MSEC23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MSEC22Mask    */
#define MSEC22MASK_WIDTH                                                      1
#define MSEC22MASK_SHIFT                                                     22
#define MSEC22MASK_MASK                                              0x00400000
#define MSEC22MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MSEC22MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MSEC22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MSEC21Mask    */
#define MSEC21MASK_WIDTH                                                      1
#define MSEC21MASK_SHIFT                                                     21
#define MSEC21MASK_MASK                                              0x00200000
#define MSEC21MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MSEC21MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MSEC21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MSEC20Mask    */
#define MSEC20MASK_WIDTH                                                      1
#define MSEC20MASK_SHIFT                                                     20
#define MSEC20MASK_MASK                                              0x00100000
#define MSEC20MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MSEC20MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MSEC20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MSEC19Mask    */
#define MSEC19MASK_WIDTH                                                      1
#define MSEC19MASK_SHIFT                                                     19
#define MSEC19MASK_MASK                                              0x00080000
#define MSEC19MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MSEC19MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MSEC19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MSEC18Mask    */
#define MSEC18MASK_WIDTH                                                      1
#define MSEC18MASK_SHIFT                                                     18
#define MSEC18MASK_MASK                                              0x00040000
#define MSEC18MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MSEC18MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MSEC18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MSEC17Mask    */
#define MSEC17MASK_WIDTH                                                      1
#define MSEC17MASK_SHIFT                                                     17
#define MSEC17MASK_MASK                                              0x00020000
#define MSEC17MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MSEC17MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MSEC17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MSEC16Mask    */
#define MSEC16MASK_WIDTH                                                      1
#define MSEC16MASK_SHIFT                                                     16
#define MSEC16MASK_MASK                                              0x00010000
#define MSEC16MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MSEC16MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MSEC16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MSEC15Mask    */
#define MSEC15MASK_WIDTH                                                      1
#define MSEC15MASK_SHIFT                                                     15
#define MSEC15MASK_MASK                                              0x00008000
#define MSEC15MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MSEC15MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MSEC15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MSEC14Mask    */
#define MSEC14MASK_WIDTH                                                      1
#define MSEC14MASK_SHIFT                                                     14
#define MSEC14MASK_MASK                                              0x00004000
#define MSEC14MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MSEC14MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MSEC14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MSEC13Mask    */
#define MSEC13MASK_WIDTH                                                      1
#define MSEC13MASK_SHIFT                                                     13
#define MSEC13MASK_MASK                                              0x00002000
#define MSEC13MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MSEC13MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MSEC13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MSEC12Mask    */
#define MSEC12MASK_WIDTH                                                      1
#define MSEC12MASK_SHIFT                                                     12
#define MSEC12MASK_MASK                                              0x00001000
#define MSEC12MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MSEC12MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSEC12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MSEC11Mask    */
#define MSEC11MASK_WIDTH                                                      1
#define MSEC11MASK_SHIFT                                                     11
#define MSEC11MASK_MASK                                              0x00000800
#define MSEC11MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MSEC11MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MSEC11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MSEC10Mask    */
#define MSEC10MASK_WIDTH                                                      1
#define MSEC10MASK_SHIFT                                                     10
#define MSEC10MASK_MASK                                              0x00000400
#define MSEC10MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MSEC10MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MSEC10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MSEC9Mask    */
#define MSEC9MASK_WIDTH                                                       1
#define MSEC9MASK_SHIFT                                                       9
#define MSEC9MASK_MASK                                               0x00000200
#define MSEC9MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define MSEC9MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define MSEC9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSEC8Mask    */
#define MSEC8MASK_WIDTH                                                       1
#define MSEC8MASK_SHIFT                                                       8
#define MSEC8MASK_MASK                                               0x00000100
#define MSEC8MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define MSEC8MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define MSEC8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MSEC7Mask    */
#define MSEC7MASK_WIDTH                                                       1
#define MSEC7MASK_SHIFT                                                       7
#define MSEC7MASK_MASK                                               0x00000080
#define MSEC7MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define MSEC7MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define MSEC7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MSEC6Mask    */
#define MSEC6MASK_WIDTH                                                       1
#define MSEC6MASK_SHIFT                                                       6
#define MSEC6MASK_MASK                                               0x00000040
#define MSEC6MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define MSEC6MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define MSEC6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MSEC5Mask    */
#define MSEC5MASK_WIDTH                                                       1
#define MSEC5MASK_SHIFT                                                       5
#define MSEC5MASK_MASK                                               0x00000020
#define MSEC5MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define MSEC5MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define MSEC5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MSEC4Mask    */
#define MSEC4MASK_WIDTH                                                       1
#define MSEC4MASK_SHIFT                                                       4
#define MSEC4MASK_MASK                                               0x00000010
#define MSEC4MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define MSEC4MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define MSEC4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MSEC3Mask    */
#define MSEC3MASK_WIDTH                                                       1
#define MSEC3MASK_SHIFT                                                       3
#define MSEC3MASK_MASK                                               0x00000008
#define MSEC3MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define MSEC3MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define MSEC3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MSEC2Mask    */
#define MSEC2MASK_WIDTH                                                       1
#define MSEC2MASK_SHIFT                                                       2
#define MSEC2MASK_MASK                                               0x00000004
#define MSEC2MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define MSEC2MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define MSEC2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSEC1Mask    */
#define MSEC1MASK_WIDTH                                                       1
#define MSEC1MASK_SHIFT                                                       1
#define MSEC1MASK_MASK                                               0x00000002
#define MSEC1MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define MSEC1MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define MSEC1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MSEC0Mask    */
#define MSEC0MASK_WIDTH                                                       1
#define MSEC0MASK_SHIFT                                                       0
#define MSEC0MASK_MASK                                               0x00000001
#define MSEC0MASK_RD(src)                                (((src) & 0x00000001))
#define MSEC0MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define MSEC0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRH */
/*       Fields MSEC63   */
#define MSEC63_WIDTH                                                          1
#define MSEC63_SHIFT                                                         31
#define MSEC63_MASK                                                  0x80000000
#define MSEC63_RD(src)                               (((src) & 0x80000000)>>31)
#define MSEC63_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MSEC63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MSEC62   */
#define MSEC62_WIDTH                                                          1
#define MSEC62_SHIFT                                                         30
#define MSEC62_MASK                                                  0x40000000
#define MSEC62_RD(src)                               (((src) & 0x40000000)>>30)
#define MSEC62_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MSEC62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MSEC61   */
#define MSEC61_WIDTH                                                          1
#define MSEC61_SHIFT                                                         29
#define MSEC61_MASK                                                  0x20000000
#define MSEC61_RD(src)                               (((src) & 0x20000000)>>29)
#define MSEC61_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MSEC61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MSEC60   */
#define MSEC60_WIDTH                                                          1
#define MSEC60_SHIFT                                                         28
#define MSEC60_MASK                                                  0x10000000
#define MSEC60_RD(src)                               (((src) & 0x10000000)>>28)
#define MSEC60_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MSEC60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MSEC59   */
#define MSEC59_WIDTH                                                          1
#define MSEC59_SHIFT                                                         27
#define MSEC59_MASK                                                  0x08000000
#define MSEC59_RD(src)                               (((src) & 0x08000000)>>27)
#define MSEC59_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MSEC59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MSEC58   */
#define MSEC58_WIDTH                                                          1
#define MSEC58_SHIFT                                                         26
#define MSEC58_MASK                                                  0x04000000
#define MSEC58_RD(src)                               (((src) & 0x04000000)>>26)
#define MSEC58_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MSEC58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MSEC57   */
#define MSEC57_WIDTH                                                          1
#define MSEC57_SHIFT                                                         25
#define MSEC57_MASK                                                  0x02000000
#define MSEC57_RD(src)                               (((src) & 0x02000000)>>25)
#define MSEC57_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MSEC57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MSEC56   */
#define MSEC56_WIDTH                                                          1
#define MSEC56_SHIFT                                                         24
#define MSEC56_MASK                                                  0x01000000
#define MSEC56_RD(src)                               (((src) & 0x01000000)>>24)
#define MSEC56_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MSEC56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MSEC55   */
#define MSEC55_WIDTH                                                          1
#define MSEC55_SHIFT                                                         23
#define MSEC55_MASK                                                  0x00800000
#define MSEC55_RD(src)                               (((src) & 0x00800000)>>23)
#define MSEC55_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MSEC55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MSEC54   */
#define MSEC54_WIDTH                                                          1
#define MSEC54_SHIFT                                                         22
#define MSEC54_MASK                                                  0x00400000
#define MSEC54_RD(src)                               (((src) & 0x00400000)>>22)
#define MSEC54_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MSEC54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MSEC53   */
#define MSEC53_WIDTH                                                          1
#define MSEC53_SHIFT                                                         21
#define MSEC53_MASK                                                  0x00200000
#define MSEC53_RD(src)                               (((src) & 0x00200000)>>21)
#define MSEC53_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MSEC53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MSEC52   */
#define MSEC52_WIDTH                                                          1
#define MSEC52_SHIFT                                                         20
#define MSEC52_MASK                                                  0x00100000
#define MSEC52_RD(src)                               (((src) & 0x00100000)>>20)
#define MSEC52_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MSEC52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MSEC51   */
#define MSEC51_WIDTH                                                          1
#define MSEC51_SHIFT                                                         19
#define MSEC51_MASK                                                  0x00080000
#define MSEC51_RD(src)                               (((src) & 0x00080000)>>19)
#define MSEC51_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MSEC51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MSEC50   */
#define MSEC50_WIDTH                                                          1
#define MSEC50_SHIFT                                                         18
#define MSEC50_MASK                                                  0x00040000
#define MSEC50_RD(src)                               (((src) & 0x00040000)>>18)
#define MSEC50_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MSEC50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MSEC49   */
#define MSEC49_WIDTH                                                          1
#define MSEC49_SHIFT                                                         17
#define MSEC49_MASK                                                  0x00020000
#define MSEC49_RD(src)                               (((src) & 0x00020000)>>17)
#define MSEC49_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MSEC49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MSEC48   */
#define MSEC48_WIDTH                                                          1
#define MSEC48_SHIFT                                                         16
#define MSEC48_MASK                                                  0x00010000
#define MSEC48_RD(src)                               (((src) & 0x00010000)>>16)
#define MSEC48_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MSEC48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MSEC47   */
#define MSEC47_WIDTH                                                          1
#define MSEC47_SHIFT                                                         15
#define MSEC47_MASK                                                  0x00008000
#define MSEC47_RD(src)                               (((src) & 0x00008000)>>15)
#define MSEC47_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MSEC47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MSEC46   */
#define MSEC46_WIDTH                                                          1
#define MSEC46_SHIFT                                                         14
#define MSEC46_MASK                                                  0x00004000
#define MSEC46_RD(src)                               (((src) & 0x00004000)>>14)
#define MSEC46_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MSEC46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MSEC45   */
#define MSEC45_WIDTH                                                          1
#define MSEC45_SHIFT                                                         13
#define MSEC45_MASK                                                  0x00002000
#define MSEC45_RD(src)                               (((src) & 0x00002000)>>13)
#define MSEC45_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MSEC45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MSEC44   */
#define MSEC44_WIDTH                                                          1
#define MSEC44_SHIFT                                                         12
#define MSEC44_MASK                                                  0x00001000
#define MSEC44_RD(src)                               (((src) & 0x00001000)>>12)
#define MSEC44_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MSEC44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MSEC43   */
#define MSEC43_WIDTH                                                          1
#define MSEC43_SHIFT                                                         11
#define MSEC43_MASK                                                  0x00000800
#define MSEC43_RD(src)                               (((src) & 0x00000800)>>11)
#define MSEC43_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MSEC43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MSEC42   */
#define MSEC42_WIDTH                                                          1
#define MSEC42_SHIFT                                                         10
#define MSEC42_MASK                                                  0x00000400
#define MSEC42_RD(src)                               (((src) & 0x00000400)>>10)
#define MSEC42_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MSEC42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MSEC41   */
#define MSEC41_WIDTH                                                          1
#define MSEC41_SHIFT                                                          9
#define MSEC41_MASK                                                  0x00000200
#define MSEC41_RD(src)                                (((src) & 0x00000200)>>9)
#define MSEC41_WR(src)                           (((u32)(src)<<9) & 0x00000200)
#define MSEC41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSEC40   */
#define MSEC40_WIDTH                                                          1
#define MSEC40_SHIFT                                                          8
#define MSEC40_MASK                                                  0x00000100
#define MSEC40_RD(src)                                (((src) & 0x00000100)>>8)
#define MSEC40_WR(src)                           (((u32)(src)<<8) & 0x00000100)
#define MSEC40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MSEC39   */
#define MSEC39_WIDTH                                                          1
#define MSEC39_SHIFT                                                          7
#define MSEC39_MASK                                                  0x00000080
#define MSEC39_RD(src)                                (((src) & 0x00000080)>>7)
#define MSEC39_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define MSEC39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MSEC38   */
#define MSEC38_WIDTH                                                          1
#define MSEC38_SHIFT                                                          6
#define MSEC38_MASK                                                  0x00000040
#define MSEC38_RD(src)                                (((src) & 0x00000040)>>6)
#define MSEC38_WR(src)                           (((u32)(src)<<6) & 0x00000040)
#define MSEC38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MSEC37   */
#define MSEC37_WIDTH                                                          1
#define MSEC37_SHIFT                                                          5
#define MSEC37_MASK                                                  0x00000020
#define MSEC37_RD(src)                                (((src) & 0x00000020)>>5)
#define MSEC37_WR(src)                           (((u32)(src)<<5) & 0x00000020)
#define MSEC37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MSEC36   */
#define MSEC36_WIDTH                                                          1
#define MSEC36_SHIFT                                                          4
#define MSEC36_MASK                                                  0x00000010
#define MSEC36_RD(src)                                (((src) & 0x00000010)>>4)
#define MSEC36_WR(src)                           (((u32)(src)<<4) & 0x00000010)
#define MSEC36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MSEC35   */
#define MSEC35_WIDTH                                                          1
#define MSEC35_SHIFT                                                          3
#define MSEC35_MASK                                                  0x00000008
#define MSEC35_RD(src)                                (((src) & 0x00000008)>>3)
#define MSEC35_WR(src)                           (((u32)(src)<<3) & 0x00000008)
#define MSEC35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MSEC34   */
#define MSEC34_WIDTH                                                          1
#define MSEC34_SHIFT                                                          2
#define MSEC34_MASK                                                  0x00000004
#define MSEC34_RD(src)                                (((src) & 0x00000004)>>2)
#define MSEC34_WR(src)                           (((u32)(src)<<2) & 0x00000004)
#define MSEC34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC33   */
#define MSEC33_WIDTH                                                          1
#define MSEC33_SHIFT                                                          1
#define MSEC33_MASK                                                  0x00000002
#define MSEC33_RD(src)                                (((src) & 0x00000002)>>1)
#define MSEC33_WR(src)                           (((u32)(src)<<1) & 0x00000002)
#define MSEC33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MSEC32   */
#define MSEC32_WIDTH                                                          1
#define MSEC32_SHIFT                                                          0
#define MSEC32_MASK                                                  0x00000001
#define MSEC32_RD(src)                                   (((src) & 0x00000001))
#define MSEC32_WR(src)                              (((u32)(src)) & 0x00000001)
#define MSEC32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRHMask     */
/*    Mask Register Fields MSEC63Mask    */
#define MSEC63MASK_WIDTH                                                      1
#define MSEC63MASK_SHIFT                                                     31
#define MSEC63MASK_MASK                                              0x80000000
#define MSEC63MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MSEC63MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MSEC63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MSEC62Mask    */
#define MSEC62MASK_WIDTH                                                      1
#define MSEC62MASK_SHIFT                                                     30
#define MSEC62MASK_MASK                                              0x40000000
#define MSEC62MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MSEC62MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MSEC62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MSEC61Mask    */
#define MSEC61MASK_WIDTH                                                      1
#define MSEC61MASK_SHIFT                                                     29
#define MSEC61MASK_MASK                                              0x20000000
#define MSEC61MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MSEC61MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MSEC61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MSEC60Mask    */
#define MSEC60MASK_WIDTH                                                      1
#define MSEC60MASK_SHIFT                                                     28
#define MSEC60MASK_MASK                                              0x10000000
#define MSEC60MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MSEC60MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MSEC60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MSEC59Mask    */
#define MSEC59MASK_WIDTH                                                      1
#define MSEC59MASK_SHIFT                                                     27
#define MSEC59MASK_MASK                                              0x08000000
#define MSEC59MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MSEC59MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MSEC59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MSEC58Mask    */
#define MSEC58MASK_WIDTH                                                      1
#define MSEC58MASK_SHIFT                                                     26
#define MSEC58MASK_MASK                                              0x04000000
#define MSEC58MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MSEC58MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MSEC58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MSEC57Mask    */
#define MSEC57MASK_WIDTH                                                      1
#define MSEC57MASK_SHIFT                                                     25
#define MSEC57MASK_MASK                                              0x02000000
#define MSEC57MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MSEC57MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MSEC57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MSEC56Mask    */
#define MSEC56MASK_WIDTH                                                      1
#define MSEC56MASK_SHIFT                                                     24
#define MSEC56MASK_MASK                                              0x01000000
#define MSEC56MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MSEC56MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MSEC56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MSEC55Mask    */
#define MSEC55MASK_WIDTH                                                      1
#define MSEC55MASK_SHIFT                                                     23
#define MSEC55MASK_MASK                                              0x00800000
#define MSEC55MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MSEC55MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MSEC55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MSEC54Mask    */
#define MSEC54MASK_WIDTH                                                      1
#define MSEC54MASK_SHIFT                                                     22
#define MSEC54MASK_MASK                                              0x00400000
#define MSEC54MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MSEC54MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MSEC54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MSEC53Mask    */
#define MSEC53MASK_WIDTH                                                      1
#define MSEC53MASK_SHIFT                                                     21
#define MSEC53MASK_MASK                                              0x00200000
#define MSEC53MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MSEC53MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MSEC53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MSEC52Mask    */
#define MSEC52MASK_WIDTH                                                      1
#define MSEC52MASK_SHIFT                                                     20
#define MSEC52MASK_MASK                                              0x00100000
#define MSEC52MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MSEC52MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MSEC52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MSEC51Mask    */
#define MSEC51MASK_WIDTH                                                      1
#define MSEC51MASK_SHIFT                                                     19
#define MSEC51MASK_MASK                                              0x00080000
#define MSEC51MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MSEC51MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MSEC51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MSEC50Mask    */
#define MSEC50MASK_WIDTH                                                      1
#define MSEC50MASK_SHIFT                                                     18
#define MSEC50MASK_MASK                                              0x00040000
#define MSEC50MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MSEC50MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MSEC50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MSEC49Mask    */
#define MSEC49MASK_WIDTH                                                      1
#define MSEC49MASK_SHIFT                                                     17
#define MSEC49MASK_MASK                                              0x00020000
#define MSEC49MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MSEC49MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MSEC49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MSEC48Mask    */
#define MSEC48MASK_WIDTH                                                      1
#define MSEC48MASK_SHIFT                                                     16
#define MSEC48MASK_MASK                                              0x00010000
#define MSEC48MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MSEC48MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MSEC48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MSEC47Mask    */
#define MSEC47MASK_WIDTH                                                      1
#define MSEC47MASK_SHIFT                                                     15
#define MSEC47MASK_MASK                                              0x00008000
#define MSEC47MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MSEC47MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MSEC47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MSEC46Mask    */
#define MSEC46MASK_WIDTH                                                      1
#define MSEC46MASK_SHIFT                                                     14
#define MSEC46MASK_MASK                                              0x00004000
#define MSEC46MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MSEC46MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MSEC46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MSEC45Mask    */
#define MSEC45MASK_WIDTH                                                      1
#define MSEC45MASK_SHIFT                                                     13
#define MSEC45MASK_MASK                                              0x00002000
#define MSEC45MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MSEC45MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MSEC45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MSEC44Mask    */
#define MSEC44MASK_WIDTH                                                      1
#define MSEC44MASK_SHIFT                                                     12
#define MSEC44MASK_MASK                                              0x00001000
#define MSEC44MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MSEC44MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSEC44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MSEC43Mask    */
#define MSEC43MASK_WIDTH                                                      1
#define MSEC43MASK_SHIFT                                                     11
#define MSEC43MASK_MASK                                              0x00000800
#define MSEC43MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MSEC43MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MSEC43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MSEC42Mask    */
#define MSEC42MASK_WIDTH                                                      1
#define MSEC42MASK_SHIFT                                                     10
#define MSEC42MASK_MASK                                              0x00000400
#define MSEC42MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MSEC42MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MSEC42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MSEC41Mask    */
#define MSEC41MASK_WIDTH                                                      1
#define MSEC41MASK_SHIFT                                                      9
#define MSEC41MASK_MASK                                              0x00000200
#define MSEC41MASK_RD(src)                            (((src) & 0x00000200)>>9)
#define MSEC41MASK_WR(src)                       (((u32)(src)<<9) & 0x00000200)
#define MSEC41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSEC40Mask    */
#define MSEC40MASK_WIDTH                                                      1
#define MSEC40MASK_SHIFT                                                      8
#define MSEC40MASK_MASK                                              0x00000100
#define MSEC40MASK_RD(src)                            (((src) & 0x00000100)>>8)
#define MSEC40MASK_WR(src)                       (((u32)(src)<<8) & 0x00000100)
#define MSEC40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MSEC39Mask    */
#define MSEC39MASK_WIDTH                                                      1
#define MSEC39MASK_SHIFT                                                      7
#define MSEC39MASK_MASK                                              0x00000080
#define MSEC39MASK_RD(src)                            (((src) & 0x00000080)>>7)
#define MSEC39MASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define MSEC39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MSEC38Mask    */
#define MSEC38MASK_WIDTH                                                      1
#define MSEC38MASK_SHIFT                                                      6
#define MSEC38MASK_MASK                                              0x00000040
#define MSEC38MASK_RD(src)                            (((src) & 0x00000040)>>6)
#define MSEC38MASK_WR(src)                       (((u32)(src)<<6) & 0x00000040)
#define MSEC38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MSEC37Mask    */
#define MSEC37MASK_WIDTH                                                      1
#define MSEC37MASK_SHIFT                                                      5
#define MSEC37MASK_MASK                                              0x00000020
#define MSEC37MASK_RD(src)                            (((src) & 0x00000020)>>5)
#define MSEC37MASK_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define MSEC37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MSEC36Mask    */
#define MSEC36MASK_WIDTH                                                      1
#define MSEC36MASK_SHIFT                                                      4
#define MSEC36MASK_MASK                                              0x00000010
#define MSEC36MASK_RD(src)                            (((src) & 0x00000010)>>4)
#define MSEC36MASK_WR(src)                       (((u32)(src)<<4) & 0x00000010)
#define MSEC36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MSEC35Mask    */
#define MSEC35MASK_WIDTH                                                      1
#define MSEC35MASK_SHIFT                                                      3
#define MSEC35MASK_MASK                                              0x00000008
#define MSEC35MASK_RD(src)                            (((src) & 0x00000008)>>3)
#define MSEC35MASK_WR(src)                       (((u32)(src)<<3) & 0x00000008)
#define MSEC35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MSEC34Mask    */
#define MSEC34MASK_WIDTH                                                      1
#define MSEC34MASK_SHIFT                                                      2
#define MSEC34MASK_MASK                                              0x00000004
#define MSEC34MASK_RD(src)                            (((src) & 0x00000004)>>2)
#define MSEC34MASK_WR(src)                       (((u32)(src)<<2) & 0x00000004)
#define MSEC34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSEC33Mask    */
#define MSEC33MASK_WIDTH                                                      1
#define MSEC33MASK_SHIFT                                                      1
#define MSEC33MASK_MASK                                              0x00000002
#define MSEC33MASK_RD(src)                            (((src) & 0x00000002)>>1)
#define MSEC33MASK_WR(src)                       (((u32)(src)<<1) & 0x00000002)
#define MSEC33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MSEC32Mask    */
#define MSEC32MASK_WIDTH                                                      1
#define MSEC32MASK_SHIFT                                                      0
#define MSEC32MASK_MASK                                              0x00000001
#define MSEC32MASK_RD(src)                               (((src) & 0x00000001))
#define MSEC32MASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define MSEC32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRL  */
/*       Fields DED31    */
#define DED31_WIDTH                                                           1
#define DED31_SHIFT                                                          31
#define DED31_MASK                                                   0x80000000
#define DED31_RD(src)                                (((src) & 0x80000000)>>31)
#define DED31_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define DED31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields DED30    */
#define DED30_WIDTH                                                           1
#define DED30_SHIFT                                                          30
#define DED30_MASK                                                   0x40000000
#define DED30_RD(src)                                (((src) & 0x40000000)>>30)
#define DED30_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define DED30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields DED29    */
#define DED29_WIDTH                                                           1
#define DED29_SHIFT                                                          29
#define DED29_MASK                                                   0x20000000
#define DED29_RD(src)                                (((src) & 0x20000000)>>29)
#define DED29_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define DED29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields DED28    */
#define DED28_WIDTH                                                           1
#define DED28_SHIFT                                                          28
#define DED28_MASK                                                   0x10000000
#define DED28_RD(src)                                (((src) & 0x10000000)>>28)
#define DED28_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define DED28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields DED27    */
#define DED27_WIDTH                                                           1
#define DED27_SHIFT                                                          27
#define DED27_MASK                                                   0x08000000
#define DED27_RD(src)                                (((src) & 0x08000000)>>27)
#define DED27_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define DED27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields DED26    */
#define DED26_WIDTH                                                           1
#define DED26_SHIFT                                                          26
#define DED26_MASK                                                   0x04000000
#define DED26_RD(src)                                (((src) & 0x04000000)>>26)
#define DED26_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define DED26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DED25    */
#define DED25_WIDTH                                                           1
#define DED25_SHIFT                                                          25
#define DED25_MASK                                                   0x02000000
#define DED25_RD(src)                                (((src) & 0x02000000)>>25)
#define DED25_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DED25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields DED24    */
#define DED24_WIDTH                                                           1
#define DED24_SHIFT                                                          24
#define DED24_MASK                                                   0x01000000
#define DED24_RD(src)                                (((src) & 0x01000000)>>24)
#define DED24_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define DED24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields DED23    */
#define DED23_WIDTH                                                           1
#define DED23_SHIFT                                                          23
#define DED23_MASK                                                   0x00800000
#define DED23_RD(src)                                (((src) & 0x00800000)>>23)
#define DED23_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define DED23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields DED22    */
#define DED22_WIDTH                                                           1
#define DED22_SHIFT                                                          22
#define DED22_MASK                                                   0x00400000
#define DED22_RD(src)                                (((src) & 0x00400000)>>22)
#define DED22_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define DED22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DED21    */
#define DED21_WIDTH                                                           1
#define DED21_SHIFT                                                          21
#define DED21_MASK                                                   0x00200000
#define DED21_RD(src)                                (((src) & 0x00200000)>>21)
#define DED21_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define DED21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields DED20    */
#define DED20_WIDTH                                                           1
#define DED20_SHIFT                                                          20
#define DED20_MASK                                                   0x00100000
#define DED20_RD(src)                                (((src) & 0x00100000)>>20)
#define DED20_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define DED20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields DED19    */
#define DED19_WIDTH                                                           1
#define DED19_SHIFT                                                          19
#define DED19_MASK                                                   0x00080000
#define DED19_RD(src)                                (((src) & 0x00080000)>>19)
#define DED19_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define DED19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields DED18    */
#define DED18_WIDTH                                                           1
#define DED18_SHIFT                                                          18
#define DED18_MASK                                                   0x00040000
#define DED18_RD(src)                                (((src) & 0x00040000)>>18)
#define DED18_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define DED18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields DED17    */
#define DED17_WIDTH                                                           1
#define DED17_SHIFT                                                          17
#define DED17_MASK                                                   0x00020000
#define DED17_RD(src)                                (((src) & 0x00020000)>>17)
#define DED17_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define DED17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields DED16    */
#define DED16_WIDTH                                                           1
#define DED16_SHIFT                                                          16
#define DED16_MASK                                                   0x00010000
#define DED16_RD(src)                                (((src) & 0x00010000)>>16)
#define DED16_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define DED16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields DED15    */
#define DED15_WIDTH                                                           1
#define DED15_SHIFT                                                          15
#define DED15_MASK                                                   0x00008000
#define DED15_RD(src)                                (((src) & 0x00008000)>>15)
#define DED15_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define DED15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields DED14    */
#define DED14_WIDTH                                                           1
#define DED14_SHIFT                                                          14
#define DED14_MASK                                                   0x00004000
#define DED14_RD(src)                                (((src) & 0x00004000)>>14)
#define DED14_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define DED14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields DED13    */
#define DED13_WIDTH                                                           1
#define DED13_SHIFT                                                          13
#define DED13_MASK                                                   0x00002000
#define DED13_RD(src)                                (((src) & 0x00002000)>>13)
#define DED13_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define DED13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields DED12    */
#define DED12_WIDTH                                                           1
#define DED12_SHIFT                                                          12
#define DED12_MASK                                                   0x00001000
#define DED12_RD(src)                                (((src) & 0x00001000)>>12)
#define DED12_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define DED12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields DED11    */
#define DED11_WIDTH                                                           1
#define DED11_SHIFT                                                          11
#define DED11_MASK                                                   0x00000800
#define DED11_RD(src)                                (((src) & 0x00000800)>>11)
#define DED11_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define DED11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields DED10    */
#define DED10_WIDTH                                                           1
#define DED10_SHIFT                                                          10
#define DED10_MASK                                                   0x00000400
#define DED10_RD(src)                                (((src) & 0x00000400)>>10)
#define DED10_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define DED10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields DED9     */
#define DED9_WIDTH                                                            1
#define DED9_SHIFT                                                            9
#define DED9_MASK                                                    0x00000200
#define DED9_RD(src)                                  (((src) & 0x00000200)>>9)
#define DED9_WR(src)                             (((u32)(src)<<9) & 0x00000200)
#define DED9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields DED8     */
#define DED8_WIDTH                                                            1
#define DED8_SHIFT                                                            8
#define DED8_MASK                                                    0x00000100
#define DED8_RD(src)                                  (((src) & 0x00000100)>>8)
#define DED8_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define DED8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields DED7     */
#define DED7_WIDTH                                                            1
#define DED7_SHIFT                                                            7
#define DED7_MASK                                                    0x00000080
#define DED7_RD(src)                                  (((src) & 0x00000080)>>7)
#define DED7_WR(src)                             (((u32)(src)<<7) & 0x00000080)
#define DED7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields DED6     */
#define DED6_WIDTH                                                            1
#define DED6_SHIFT                                                            6
#define DED6_MASK                                                    0x00000040
#define DED6_RD(src)                                  (((src) & 0x00000040)>>6)
#define DED6_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define DED6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DED5     */
#define DED5_WIDTH                                                            1
#define DED5_SHIFT                                                            5
#define DED5_MASK                                                    0x00000020
#define DED5_RD(src)                                  (((src) & 0x00000020)>>5)
#define DED5_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DED5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields DED4     */
#define DED4_WIDTH                                                            1
#define DED4_SHIFT                                                            4
#define DED4_MASK                                                    0x00000010
#define DED4_RD(src)                                  (((src) & 0x00000010)>>4)
#define DED4_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define DED4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields DED3     */
#define DED3_WIDTH                                                            1
#define DED3_SHIFT                                                            3
#define DED3_MASK                                                    0x00000008
#define DED3_RD(src)                                  (((src) & 0x00000008)>>3)
#define DED3_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define DED3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED2     */
#define DED2_WIDTH                                                            1
#define DED2_SHIFT                                                            2
#define DED2_MASK                                                    0x00000004
#define DED2_RD(src)                                  (((src) & 0x00000004)>>2)
#define DED2_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DED2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DED1     */
#define DED1_WIDTH                                                            1
#define DED1_SHIFT                                                            1
#define DED1_MASK                                                    0x00000002
#define DED1_RD(src)                                  (((src) & 0x00000002)>>1)
#define DED1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DED1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DED0     */
#define DED0_WIDTH                                                            1
#define DED0_SHIFT                                                            0
#define DED0_MASK                                                    0x00000001
#define DED0_RD(src)                                     (((src) & 0x00000001))
#define DED0_WR(src)                                (((u32)(src)) & 0x00000001)
#define DED0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRLMask      */
/*    Mask Register Fields DED31Mask    */
#define DED31MASK_WIDTH                                                       1
#define DED31MASK_SHIFT                                                      31
#define DED31MASK_MASK                                               0x80000000
#define DED31MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define DED31MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define DED31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields DED30Mask    */
#define DED30MASK_WIDTH                                                       1
#define DED30MASK_SHIFT                                                      30
#define DED30MASK_MASK                                               0x40000000
#define DED30MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define DED30MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define DED30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields DED29Mask    */
#define DED29MASK_WIDTH                                                       1
#define DED29MASK_SHIFT                                                      29
#define DED29MASK_MASK                                               0x20000000
#define DED29MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define DED29MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define DED29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields DED28Mask    */
#define DED28MASK_WIDTH                                                       1
#define DED28MASK_SHIFT                                                      28
#define DED28MASK_MASK                                               0x10000000
#define DED28MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define DED28MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define DED28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields DED27Mask    */
#define DED27MASK_WIDTH                                                       1
#define DED27MASK_SHIFT                                                      27
#define DED27MASK_MASK                                               0x08000000
#define DED27MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define DED27MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define DED27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields DED26Mask    */
#define DED26MASK_WIDTH                                                       1
#define DED26MASK_SHIFT                                                      26
#define DED26MASK_MASK                                               0x04000000
#define DED26MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define DED26MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define DED26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields DED25Mask    */
#define DED25MASK_WIDTH                                                       1
#define DED25MASK_SHIFT                                                      25
#define DED25MASK_MASK                                               0x02000000
#define DED25MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define DED25MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define DED25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields DED24Mask    */
#define DED24MASK_WIDTH                                                       1
#define DED24MASK_SHIFT                                                      24
#define DED24MASK_MASK                                               0x01000000
#define DED24MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define DED24MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define DED24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields DED23Mask    */
#define DED23MASK_WIDTH                                                       1
#define DED23MASK_SHIFT                                                      23
#define DED23MASK_MASK                                               0x00800000
#define DED23MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define DED23MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define DED23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields DED22Mask    */
#define DED22MASK_WIDTH                                                       1
#define DED22MASK_SHIFT                                                      22
#define DED22MASK_MASK                                               0x00400000
#define DED22MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define DED22MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define DED22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields DED21Mask    */
#define DED21MASK_WIDTH                                                       1
#define DED21MASK_SHIFT                                                      21
#define DED21MASK_MASK                                               0x00200000
#define DED21MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define DED21MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define DED21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields DED20Mask    */
#define DED20MASK_WIDTH                                                       1
#define DED20MASK_SHIFT                                                      20
#define DED20MASK_MASK                                               0x00100000
#define DED20MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define DED20MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define DED20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields DED19Mask    */
#define DED19MASK_WIDTH                                                       1
#define DED19MASK_SHIFT                                                      19
#define DED19MASK_MASK                                               0x00080000
#define DED19MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define DED19MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define DED19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields DED18Mask    */
#define DED18MASK_WIDTH                                                       1
#define DED18MASK_SHIFT                                                      18
#define DED18MASK_MASK                                               0x00040000
#define DED18MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define DED18MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define DED18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields DED17Mask    */
#define DED17MASK_WIDTH                                                       1
#define DED17MASK_SHIFT                                                      17
#define DED17MASK_MASK                                               0x00020000
#define DED17MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define DED17MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define DED17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields DED16Mask    */
#define DED16MASK_WIDTH                                                       1
#define DED16MASK_SHIFT                                                      16
#define DED16MASK_MASK                                               0x00010000
#define DED16MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define DED16MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define DED16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields DED15Mask    */
#define DED15MASK_WIDTH                                                       1
#define DED15MASK_SHIFT                                                      15
#define DED15MASK_MASK                                               0x00008000
#define DED15MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define DED15MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define DED15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields DED14Mask    */
#define DED14MASK_WIDTH                                                       1
#define DED14MASK_SHIFT                                                      14
#define DED14MASK_MASK                                               0x00004000
#define DED14MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define DED14MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define DED14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields DED13Mask    */
#define DED13MASK_WIDTH                                                       1
#define DED13MASK_SHIFT                                                      13
#define DED13MASK_MASK                                               0x00002000
#define DED13MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define DED13MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define DED13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields DED12Mask    */
#define DED12MASK_WIDTH                                                       1
#define DED12MASK_SHIFT                                                      12
#define DED12MASK_MASK                                               0x00001000
#define DED12MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define DED12MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define DED12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields DED11Mask    */
#define DED11MASK_WIDTH                                                       1
#define DED11MASK_SHIFT                                                      11
#define DED11MASK_MASK                                               0x00000800
#define DED11MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define DED11MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define DED11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields DED10Mask    */
#define DED10MASK_WIDTH                                                       1
#define DED10MASK_SHIFT                                                      10
#define DED10MASK_MASK                                               0x00000400
#define DED10MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define DED10MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define DED10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields DED9Mask    */
#define DED9MASK_WIDTH                                                        1
#define DED9MASK_SHIFT                                                        9
#define DED9MASK_MASK                                                0x00000200
#define DED9MASK_RD(src)                              (((src) & 0x00000200)>>9)
#define DED9MASK_WR(src)                         (((u32)(src)<<9) & 0x00000200)
#define DED9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields DED8Mask    */
#define DED8MASK_WIDTH                                                        1
#define DED8MASK_SHIFT                                                        8
#define DED8MASK_MASK                                                0x00000100
#define DED8MASK_RD(src)                              (((src) & 0x00000100)>>8)
#define DED8MASK_WR(src)                         (((u32)(src)<<8) & 0x00000100)
#define DED8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields DED7Mask    */
#define DED7MASK_WIDTH                                                        1
#define DED7MASK_SHIFT                                                        7
#define DED7MASK_MASK                                                0x00000080
#define DED7MASK_RD(src)                              (((src) & 0x00000080)>>7)
#define DED7MASK_WR(src)                         (((u32)(src)<<7) & 0x00000080)
#define DED7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields DED6Mask    */
#define DED6MASK_WIDTH                                                        1
#define DED6MASK_SHIFT                                                        6
#define DED6MASK_MASK                                                0x00000040
#define DED6MASK_RD(src)                              (((src) & 0x00000040)>>6)
#define DED6MASK_WR(src)                         (((u32)(src)<<6) & 0x00000040)
#define DED6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields DED5Mask    */
#define DED5MASK_WIDTH                                                        1
#define DED5MASK_SHIFT                                                        5
#define DED5MASK_MASK                                                0x00000020
#define DED5MASK_RD(src)                              (((src) & 0x00000020)>>5)
#define DED5MASK_WR(src)                         (((u32)(src)<<5) & 0x00000020)
#define DED5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields DED4Mask    */
#define DED4MASK_WIDTH                                                        1
#define DED4MASK_SHIFT                                                        4
#define DED4MASK_MASK                                                0x00000010
#define DED4MASK_RD(src)                              (((src) & 0x00000010)>>4)
#define DED4MASK_WR(src)                         (((u32)(src)<<4) & 0x00000010)
#define DED4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields DED3Mask    */
#define DED3MASK_WIDTH                                                        1
#define DED3MASK_SHIFT                                                        3
#define DED3MASK_MASK                                                0x00000008
#define DED3MASK_RD(src)                              (((src) & 0x00000008)>>3)
#define DED3MASK_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define DED3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields DED2Mask    */
#define DED2MASK_WIDTH                                                        1
#define DED2MASK_SHIFT                                                        2
#define DED2MASK_MASK                                                0x00000004
#define DED2MASK_RD(src)                              (((src) & 0x00000004)>>2)
#define DED2MASK_WR(src)                         (((u32)(src)<<2) & 0x00000004)
#define DED2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields DED1Mask    */
#define DED1MASK_WIDTH                                                        1
#define DED1MASK_SHIFT                                                        1
#define DED1MASK_MASK                                                0x00000002
#define DED1MASK_RD(src)                              (((src) & 0x00000002)>>1)
#define DED1MASK_WR(src)                         (((u32)(src)<<1) & 0x00000002)
#define DED1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields DED0Mask    */
#define DED0MASK_WIDTH                                                        1
#define DED0MASK_SHIFT                                                        0
#define DED0MASK_MASK                                                0x00000001
#define DED0MASK_RD(src)                                 (((src) & 0x00000001))
#define DED0MASK_WR(src)                            (((u32)(src)) & 0x00000001)
#define DED0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRH  */
/*       Fields DED63    */
#define DED63_WIDTH                                                           1
#define DED63_SHIFT                                                          31
#define DED63_MASK                                                   0x80000000
#define DED63_RD(src)                                (((src) & 0x80000000)>>31)
#define DED63_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define DED63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields DED62    */
#define DED62_WIDTH                                                           1
#define DED62_SHIFT                                                          30
#define DED62_MASK                                                   0x40000000
#define DED62_RD(src)                                (((src) & 0x40000000)>>30)
#define DED62_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define DED62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields DED61    */
#define DED61_WIDTH                                                           1
#define DED61_SHIFT                                                          29
#define DED61_MASK                                                   0x20000000
#define DED61_RD(src)                                (((src) & 0x20000000)>>29)
#define DED61_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define DED61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields DED60    */
#define DED60_WIDTH                                                           1
#define DED60_SHIFT                                                          28
#define DED60_MASK                                                   0x10000000
#define DED60_RD(src)                                (((src) & 0x10000000)>>28)
#define DED60_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define DED60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields DED59    */
#define DED59_WIDTH                                                           1
#define DED59_SHIFT                                                          27
#define DED59_MASK                                                   0x08000000
#define DED59_RD(src)                                (((src) & 0x08000000)>>27)
#define DED59_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define DED59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields DED58    */
#define DED58_WIDTH                                                           1
#define DED58_SHIFT                                                          26
#define DED58_MASK                                                   0x04000000
#define DED58_RD(src)                                (((src) & 0x04000000)>>26)
#define DED58_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define DED58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DED57    */
#define DED57_WIDTH                                                           1
#define DED57_SHIFT                                                          25
#define DED57_MASK                                                   0x02000000
#define DED57_RD(src)                                (((src) & 0x02000000)>>25)
#define DED57_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DED57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields DED56    */
#define DED56_WIDTH                                                           1
#define DED56_SHIFT                                                          24
#define DED56_MASK                                                   0x01000000
#define DED56_RD(src)                                (((src) & 0x01000000)>>24)
#define DED56_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define DED56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields DED55    */
#define DED55_WIDTH                                                           1
#define DED55_SHIFT                                                          23
#define DED55_MASK                                                   0x00800000
#define DED55_RD(src)                                (((src) & 0x00800000)>>23)
#define DED55_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define DED55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields DED54    */
#define DED54_WIDTH                                                           1
#define DED54_SHIFT                                                          22
#define DED54_MASK                                                   0x00400000
#define DED54_RD(src)                                (((src) & 0x00400000)>>22)
#define DED54_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define DED54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DED53    */
#define DED53_WIDTH                                                           1
#define DED53_SHIFT                                                          21
#define DED53_MASK                                                   0x00200000
#define DED53_RD(src)                                (((src) & 0x00200000)>>21)
#define DED53_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define DED53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields DED52    */
#define DED52_WIDTH                                                           1
#define DED52_SHIFT                                                          20
#define DED52_MASK                                                   0x00100000
#define DED52_RD(src)                                (((src) & 0x00100000)>>20)
#define DED52_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define DED52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields DED51    */
#define DED51_WIDTH                                                           1
#define DED51_SHIFT                                                          19
#define DED51_MASK                                                   0x00080000
#define DED51_RD(src)                                (((src) & 0x00080000)>>19)
#define DED51_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define DED51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields DED50    */
#define DED50_WIDTH                                                           1
#define DED50_SHIFT                                                          18
#define DED50_MASK                                                   0x00040000
#define DED50_RD(src)                                (((src) & 0x00040000)>>18)
#define DED50_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define DED50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields DED49    */
#define DED49_WIDTH                                                           1
#define DED49_SHIFT                                                          17
#define DED49_MASK                                                   0x00020000
#define DED49_RD(src)                                (((src) & 0x00020000)>>17)
#define DED49_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define DED49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields DED48    */
#define DED48_WIDTH                                                           1
#define DED48_SHIFT                                                          16
#define DED48_MASK                                                   0x00010000
#define DED48_RD(src)                                (((src) & 0x00010000)>>16)
#define DED48_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define DED48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields DED47    */
#define DED47_WIDTH                                                           1
#define DED47_SHIFT                                                          15
#define DED47_MASK                                                   0x00008000
#define DED47_RD(src)                                (((src) & 0x00008000)>>15)
#define DED47_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define DED47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields DED46    */
#define DED46_WIDTH                                                           1
#define DED46_SHIFT                                                          14
#define DED46_MASK                                                   0x00004000
#define DED46_RD(src)                                (((src) & 0x00004000)>>14)
#define DED46_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define DED46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields DED45    */
#define DED45_WIDTH                                                           1
#define DED45_SHIFT                                                          13
#define DED45_MASK                                                   0x00002000
#define DED45_RD(src)                                (((src) & 0x00002000)>>13)
#define DED45_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define DED45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields DED44    */
#define DED44_WIDTH                                                           1
#define DED44_SHIFT                                                          12
#define DED44_MASK                                                   0x00001000
#define DED44_RD(src)                                (((src) & 0x00001000)>>12)
#define DED44_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define DED44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields DED43    */
#define DED43_WIDTH                                                           1
#define DED43_SHIFT                                                          11
#define DED43_MASK                                                   0x00000800
#define DED43_RD(src)                                (((src) & 0x00000800)>>11)
#define DED43_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define DED43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields DED42    */
#define DED42_WIDTH                                                           1
#define DED42_SHIFT                                                          10
#define DED42_MASK                                                   0x00000400
#define DED42_RD(src)                                (((src) & 0x00000400)>>10)
#define DED42_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define DED42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields DED41    */
#define DED41_WIDTH                                                           1
#define DED41_SHIFT                                                           9
#define DED41_MASK                                                   0x00000200
#define DED41_RD(src)                                 (((src) & 0x00000200)>>9)
#define DED41_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define DED41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields DED40    */
#define DED40_WIDTH                                                           1
#define DED40_SHIFT                                                           8
#define DED40_MASK                                                   0x00000100
#define DED40_RD(src)                                 (((src) & 0x00000100)>>8)
#define DED40_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define DED40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields DED39    */
#define DED39_WIDTH                                                           1
#define DED39_SHIFT                                                           7
#define DED39_MASK                                                   0x00000080
#define DED39_RD(src)                                 (((src) & 0x00000080)>>7)
#define DED39_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DED39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields DED38    */
#define DED38_WIDTH                                                           1
#define DED38_SHIFT                                                           6
#define DED38_MASK                                                   0x00000040
#define DED38_RD(src)                                 (((src) & 0x00000040)>>6)
#define DED38_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define DED38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DED37    */
#define DED37_WIDTH                                                           1
#define DED37_SHIFT                                                           5
#define DED37_MASK                                                   0x00000020
#define DED37_RD(src)                                 (((src) & 0x00000020)>>5)
#define DED37_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define DED37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields DED36    */
#define DED36_WIDTH                                                           1
#define DED36_SHIFT                                                           4
#define DED36_MASK                                                   0x00000010
#define DED36_RD(src)                                 (((src) & 0x00000010)>>4)
#define DED36_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define DED36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields DED35    */
#define DED35_WIDTH                                                           1
#define DED35_SHIFT                                                           3
#define DED35_MASK                                                   0x00000008
#define DED35_RD(src)                                 (((src) & 0x00000008)>>3)
#define DED35_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define DED35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED34    */
#define DED34_WIDTH                                                           1
#define DED34_SHIFT                                                           2
#define DED34_MASK                                                   0x00000004
#define DED34_RD(src)                                 (((src) & 0x00000004)>>2)
#define DED34_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define DED34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DED33    */
#define DED33_WIDTH                                                           1
#define DED33_SHIFT                                                           1
#define DED33_MASK                                                   0x00000002
#define DED33_RD(src)                                 (((src) & 0x00000002)>>1)
#define DED33_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define DED33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DED32    */
#define DED32_WIDTH                                                           1
#define DED32_SHIFT                                                           0
#define DED32_MASK                                                   0x00000001
#define DED32_RD(src)                                    (((src) & 0x00000001))
#define DED32_WR(src)                               (((u32)(src)) & 0x00000001)
#define DED32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRHMask      */
/*    Mask Register Fields DED63Mask    */
#define DED63MASK_WIDTH                                                       1
#define DED63MASK_SHIFT                                                      31
#define DED63MASK_MASK                                               0x80000000
#define DED63MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define DED63MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define DED63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields DED62Mask    */
#define DED62MASK_WIDTH                                                       1
#define DED62MASK_SHIFT                                                      30
#define DED62MASK_MASK                                               0x40000000
#define DED62MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define DED62MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define DED62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields DED61Mask    */
#define DED61MASK_WIDTH                                                       1
#define DED61MASK_SHIFT                                                      29
#define DED61MASK_MASK                                               0x20000000
#define DED61MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define DED61MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define DED61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields DED60Mask    */
#define DED60MASK_WIDTH                                                       1
#define DED60MASK_SHIFT                                                      28
#define DED60MASK_MASK                                               0x10000000
#define DED60MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define DED60MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define DED60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields DED59Mask    */
#define DED59MASK_WIDTH                                                       1
#define DED59MASK_SHIFT                                                      27
#define DED59MASK_MASK                                               0x08000000
#define DED59MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define DED59MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define DED59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields DED58Mask    */
#define DED58MASK_WIDTH                                                       1
#define DED58MASK_SHIFT                                                      26
#define DED58MASK_MASK                                               0x04000000
#define DED58MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define DED58MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define DED58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields DED57Mask    */
#define DED57MASK_WIDTH                                                       1
#define DED57MASK_SHIFT                                                      25
#define DED57MASK_MASK                                               0x02000000
#define DED57MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define DED57MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define DED57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields DED56Mask    */
#define DED56MASK_WIDTH                                                       1
#define DED56MASK_SHIFT                                                      24
#define DED56MASK_MASK                                               0x01000000
#define DED56MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define DED56MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define DED56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields DED55Mask    */
#define DED55MASK_WIDTH                                                       1
#define DED55MASK_SHIFT                                                      23
#define DED55MASK_MASK                                               0x00800000
#define DED55MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define DED55MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define DED55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields DED54Mask    */
#define DED54MASK_WIDTH                                                       1
#define DED54MASK_SHIFT                                                      22
#define DED54MASK_MASK                                               0x00400000
#define DED54MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define DED54MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define DED54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields DED53Mask    */
#define DED53MASK_WIDTH                                                       1
#define DED53MASK_SHIFT                                                      21
#define DED53MASK_MASK                                               0x00200000
#define DED53MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define DED53MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define DED53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields DED52Mask    */
#define DED52MASK_WIDTH                                                       1
#define DED52MASK_SHIFT                                                      20
#define DED52MASK_MASK                                               0x00100000
#define DED52MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define DED52MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define DED52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields DED51Mask    */
#define DED51MASK_WIDTH                                                       1
#define DED51MASK_SHIFT                                                      19
#define DED51MASK_MASK                                               0x00080000
#define DED51MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define DED51MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define DED51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields DED50Mask    */
#define DED50MASK_WIDTH                                                       1
#define DED50MASK_SHIFT                                                      18
#define DED50MASK_MASK                                               0x00040000
#define DED50MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define DED50MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define DED50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields DED49Mask    */
#define DED49MASK_WIDTH                                                       1
#define DED49MASK_SHIFT                                                      17
#define DED49MASK_MASK                                               0x00020000
#define DED49MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define DED49MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define DED49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields DED48Mask    */
#define DED48MASK_WIDTH                                                       1
#define DED48MASK_SHIFT                                                      16
#define DED48MASK_MASK                                               0x00010000
#define DED48MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define DED48MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define DED48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields DED47Mask    */
#define DED47MASK_WIDTH                                                       1
#define DED47MASK_SHIFT                                                      15
#define DED47MASK_MASK                                               0x00008000
#define DED47MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define DED47MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define DED47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields DED46Mask    */
#define DED46MASK_WIDTH                                                       1
#define DED46MASK_SHIFT                                                      14
#define DED46MASK_MASK                                               0x00004000
#define DED46MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define DED46MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define DED46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields DED45Mask    */
#define DED45MASK_WIDTH                                                       1
#define DED45MASK_SHIFT                                                      13
#define DED45MASK_MASK                                               0x00002000
#define DED45MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define DED45MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define DED45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields DED44Mask    */
#define DED44MASK_WIDTH                                                       1
#define DED44MASK_SHIFT                                                      12
#define DED44MASK_MASK                                               0x00001000
#define DED44MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define DED44MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define DED44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields DED43Mask    */
#define DED43MASK_WIDTH                                                       1
#define DED43MASK_SHIFT                                                      11
#define DED43MASK_MASK                                               0x00000800
#define DED43MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define DED43MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define DED43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields DED42Mask    */
#define DED42MASK_WIDTH                                                       1
#define DED42MASK_SHIFT                                                      10
#define DED42MASK_MASK                                               0x00000400
#define DED42MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define DED42MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define DED42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields DED41Mask    */
#define DED41MASK_WIDTH                                                       1
#define DED41MASK_SHIFT                                                       9
#define DED41MASK_MASK                                               0x00000200
#define DED41MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define DED41MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define DED41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields DED40Mask    */
#define DED40MASK_WIDTH                                                       1
#define DED40MASK_SHIFT                                                       8
#define DED40MASK_MASK                                               0x00000100
#define DED40MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define DED40MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define DED40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields DED39Mask    */
#define DED39MASK_WIDTH                                                       1
#define DED39MASK_SHIFT                                                       7
#define DED39MASK_MASK                                               0x00000080
#define DED39MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define DED39MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define DED39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields DED38Mask    */
#define DED38MASK_WIDTH                                                       1
#define DED38MASK_SHIFT                                                       6
#define DED38MASK_MASK                                               0x00000040
#define DED38MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define DED38MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define DED38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields DED37Mask    */
#define DED37MASK_WIDTH                                                       1
#define DED37MASK_SHIFT                                                       5
#define DED37MASK_MASK                                               0x00000020
#define DED37MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define DED37MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define DED37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields DED36Mask    */
#define DED36MASK_WIDTH                                                       1
#define DED36MASK_SHIFT                                                       4
#define DED36MASK_MASK                                               0x00000010
#define DED36MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define DED36MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define DED36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields DED35Mask    */
#define DED35MASK_WIDTH                                                       1
#define DED35MASK_SHIFT                                                       3
#define DED35MASK_MASK                                               0x00000008
#define DED35MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define DED35MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define DED35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields DED34Mask    */
#define DED34MASK_WIDTH                                                       1
#define DED34MASK_SHIFT                                                       2
#define DED34MASK_MASK                                               0x00000004
#define DED34MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define DED34MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define DED34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields DED33Mask    */
#define DED33MASK_WIDTH                                                       1
#define DED33MASK_SHIFT                                                       1
#define DED33MASK_MASK                                               0x00000002
#define DED33MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define DED33MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define DED33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields DED32Mask    */
#define DED32MASK_WIDTH                                                       1
#define DED32MASK_SHIFT                                                       0
#define DED32MASK_MASK                                               0x00000001
#define DED32MASK_RD(src)                                (((src) & 0x00000001))
#define DED32MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define DED32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRL */
/*       Fields MDED31   */
#define MDED31_WIDTH                                                          1
#define MDED31_SHIFT                                                         31
#define MDED31_MASK                                                  0x80000000
#define MDED31_RD(src)                               (((src) & 0x80000000)>>31)
#define MDED31_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MDED31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MDED30   */
#define MDED30_WIDTH                                                          1
#define MDED30_SHIFT                                                         30
#define MDED30_MASK                                                  0x40000000
#define MDED30_RD(src)                               (((src) & 0x40000000)>>30)
#define MDED30_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MDED30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MDED29   */
#define MDED29_WIDTH                                                          1
#define MDED29_SHIFT                                                         29
#define MDED29_MASK                                                  0x20000000
#define MDED29_RD(src)                               (((src) & 0x20000000)>>29)
#define MDED29_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MDED29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MDED28   */
#define MDED28_WIDTH                                                          1
#define MDED28_SHIFT                                                         28
#define MDED28_MASK                                                  0x10000000
#define MDED28_RD(src)                               (((src) & 0x10000000)>>28)
#define MDED28_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MDED28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MDED27   */
#define MDED27_WIDTH                                                          1
#define MDED27_SHIFT                                                         27
#define MDED27_MASK                                                  0x08000000
#define MDED27_RD(src)                               (((src) & 0x08000000)>>27)
#define MDED27_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MDED27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MDED26   */
#define MDED26_WIDTH                                                          1
#define MDED26_SHIFT                                                         26
#define MDED26_MASK                                                  0x04000000
#define MDED26_RD(src)                               (((src) & 0x04000000)>>26)
#define MDED26_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MDED26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MDED25   */
#define MDED25_WIDTH                                                          1
#define MDED25_SHIFT                                                         25
#define MDED25_MASK                                                  0x02000000
#define MDED25_RD(src)                               (((src) & 0x02000000)>>25)
#define MDED25_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MDED25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MDED24   */
#define MDED24_WIDTH                                                          1
#define MDED24_SHIFT                                                         24
#define MDED24_MASK                                                  0x01000000
#define MDED24_RD(src)                               (((src) & 0x01000000)>>24)
#define MDED24_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MDED24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MDED23   */
#define MDED23_WIDTH                                                          1
#define MDED23_SHIFT                                                         23
#define MDED23_MASK                                                  0x00800000
#define MDED23_RD(src)                               (((src) & 0x00800000)>>23)
#define MDED23_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MDED23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MDED22   */
#define MDED22_WIDTH                                                          1
#define MDED22_SHIFT                                                         22
#define MDED22_MASK                                                  0x00400000
#define MDED22_RD(src)                               (((src) & 0x00400000)>>22)
#define MDED22_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MDED22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MDED21   */
#define MDED21_WIDTH                                                          1
#define MDED21_SHIFT                                                         21
#define MDED21_MASK                                                  0x00200000
#define MDED21_RD(src)                               (((src) & 0x00200000)>>21)
#define MDED21_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MDED21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MDED20   */
#define MDED20_WIDTH                                                          1
#define MDED20_SHIFT                                                         20
#define MDED20_MASK                                                  0x00100000
#define MDED20_RD(src)                               (((src) & 0x00100000)>>20)
#define MDED20_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MDED20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MDED19   */
#define MDED19_WIDTH                                                          1
#define MDED19_SHIFT                                                         19
#define MDED19_MASK                                                  0x00080000
#define MDED19_RD(src)                               (((src) & 0x00080000)>>19)
#define MDED19_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MDED19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MDED18   */
#define MDED18_WIDTH                                                          1
#define MDED18_SHIFT                                                         18
#define MDED18_MASK                                                  0x00040000
#define MDED18_RD(src)                               (((src) & 0x00040000)>>18)
#define MDED18_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MDED18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MDED17   */
#define MDED17_WIDTH                                                          1
#define MDED17_SHIFT                                                         17
#define MDED17_MASK                                                  0x00020000
#define MDED17_RD(src)                               (((src) & 0x00020000)>>17)
#define MDED17_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MDED17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MDED16   */
#define MDED16_WIDTH                                                          1
#define MDED16_SHIFT                                                         16
#define MDED16_MASK                                                  0x00010000
#define MDED16_RD(src)                               (((src) & 0x00010000)>>16)
#define MDED16_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MDED16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MDED15   */
#define MDED15_WIDTH                                                          1
#define MDED15_SHIFT                                                         15
#define MDED15_MASK                                                  0x00008000
#define MDED15_RD(src)                               (((src) & 0x00008000)>>15)
#define MDED15_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MDED15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MDED14   */
#define MDED14_WIDTH                                                          1
#define MDED14_SHIFT                                                         14
#define MDED14_MASK                                                  0x00004000
#define MDED14_RD(src)                               (((src) & 0x00004000)>>14)
#define MDED14_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MDED14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MDED13   */
#define MDED13_WIDTH                                                          1
#define MDED13_SHIFT                                                         13
#define MDED13_MASK                                                  0x00002000
#define MDED13_RD(src)                               (((src) & 0x00002000)>>13)
#define MDED13_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MDED13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MDED12   */
#define MDED12_WIDTH                                                          1
#define MDED12_SHIFT                                                         12
#define MDED12_MASK                                                  0x00001000
#define MDED12_RD(src)                               (((src) & 0x00001000)>>12)
#define MDED12_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MDED12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MDED11   */
#define MDED11_WIDTH                                                          1
#define MDED11_SHIFT                                                         11
#define MDED11_MASK                                                  0x00000800
#define MDED11_RD(src)                               (((src) & 0x00000800)>>11)
#define MDED11_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MDED11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MDED10   */
#define MDED10_WIDTH                                                          1
#define MDED10_SHIFT                                                         10
#define MDED10_MASK                                                  0x00000400
#define MDED10_RD(src)                               (((src) & 0x00000400)>>10)
#define MDED10_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MDED10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MDED9    */
#define MDED9_WIDTH                                                           1
#define MDED9_SHIFT                                                           9
#define MDED9_MASK                                                   0x00000200
#define MDED9_RD(src)                                 (((src) & 0x00000200)>>9)
#define MDED9_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define MDED9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MDED8    */
#define MDED8_WIDTH                                                           1
#define MDED8_SHIFT                                                           8
#define MDED8_MASK                                                   0x00000100
#define MDED8_RD(src)                                 (((src) & 0x00000100)>>8)
#define MDED8_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define MDED8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MDED7    */
#define MDED7_WIDTH                                                           1
#define MDED7_SHIFT                                                           7
#define MDED7_MASK                                                   0x00000080
#define MDED7_RD(src)                                 (((src) & 0x00000080)>>7)
#define MDED7_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define MDED7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MDED6    */
#define MDED6_WIDTH                                                           1
#define MDED6_SHIFT                                                           6
#define MDED6_MASK                                                   0x00000040
#define MDED6_RD(src)                                 (((src) & 0x00000040)>>6)
#define MDED6_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define MDED6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MDED5    */
#define MDED5_WIDTH                                                           1
#define MDED5_SHIFT                                                           5
#define MDED5_MASK                                                   0x00000020
#define MDED5_RD(src)                                 (((src) & 0x00000020)>>5)
#define MDED5_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define MDED5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MDED4    */
#define MDED4_WIDTH                                                           1
#define MDED4_SHIFT                                                           4
#define MDED4_MASK                                                   0x00000010
#define MDED4_RD(src)                                 (((src) & 0x00000010)>>4)
#define MDED4_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define MDED4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED3    */
#define MDED3_WIDTH                                                           1
#define MDED3_SHIFT                                                           3
#define MDED3_MASK                                                   0x00000008
#define MDED3_RD(src)                                 (((src) & 0x00000008)>>3)
#define MDED3_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define MDED3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MDED2    */
#define MDED2_WIDTH                                                           1
#define MDED2_SHIFT                                                           2
#define MDED2_MASK                                                   0x00000004
#define MDED2_RD(src)                                 (((src) & 0x00000004)>>2)
#define MDED2_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define MDED2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MDED1    */
#define MDED1_WIDTH                                                           1
#define MDED1_SHIFT                                                           1
#define MDED1_MASK                                                   0x00000002
#define MDED1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MDED1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MDED1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MDED0    */
#define MDED0_WIDTH                                                           1
#define MDED0_SHIFT                                                           0
#define MDED0_MASK                                                   0x00000001
#define MDED0_RD(src)                                    (((src) & 0x00000001))
#define MDED0_WR(src)                               (((u32)(src)) & 0x00000001)
#define MDED0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRLMask     */
/*    Mask Register Fields MDED31Mask    */
#define MDED31MASK_WIDTH                                                      1
#define MDED31MASK_SHIFT                                                     31
#define MDED31MASK_MASK                                              0x80000000
#define MDED31MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MDED31MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MDED31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MDED30Mask    */
#define MDED30MASK_WIDTH                                                      1
#define MDED30MASK_SHIFT                                                     30
#define MDED30MASK_MASK                                              0x40000000
#define MDED30MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MDED30MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MDED30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MDED29Mask    */
#define MDED29MASK_WIDTH                                                      1
#define MDED29MASK_SHIFT                                                     29
#define MDED29MASK_MASK                                              0x20000000
#define MDED29MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MDED29MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MDED29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MDED28Mask    */
#define MDED28MASK_WIDTH                                                      1
#define MDED28MASK_SHIFT                                                     28
#define MDED28MASK_MASK                                              0x10000000
#define MDED28MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MDED28MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MDED28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MDED27Mask    */
#define MDED27MASK_WIDTH                                                      1
#define MDED27MASK_SHIFT                                                     27
#define MDED27MASK_MASK                                              0x08000000
#define MDED27MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MDED27MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MDED27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MDED26Mask    */
#define MDED26MASK_WIDTH                                                      1
#define MDED26MASK_SHIFT                                                     26
#define MDED26MASK_MASK                                              0x04000000
#define MDED26MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MDED26MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MDED26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MDED25Mask    */
#define MDED25MASK_WIDTH                                                      1
#define MDED25MASK_SHIFT                                                     25
#define MDED25MASK_MASK                                              0x02000000
#define MDED25MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MDED25MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MDED25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MDED24Mask    */
#define MDED24MASK_WIDTH                                                      1
#define MDED24MASK_SHIFT                                                     24
#define MDED24MASK_MASK                                              0x01000000
#define MDED24MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MDED24MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MDED24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MDED23Mask    */
#define MDED23MASK_WIDTH                                                      1
#define MDED23MASK_SHIFT                                                     23
#define MDED23MASK_MASK                                              0x00800000
#define MDED23MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MDED23MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MDED23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MDED22Mask    */
#define MDED22MASK_WIDTH                                                      1
#define MDED22MASK_SHIFT                                                     22
#define MDED22MASK_MASK                                              0x00400000
#define MDED22MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MDED22MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MDED22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MDED21Mask    */
#define MDED21MASK_WIDTH                                                      1
#define MDED21MASK_SHIFT                                                     21
#define MDED21MASK_MASK                                              0x00200000
#define MDED21MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MDED21MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MDED21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MDED20Mask    */
#define MDED20MASK_WIDTH                                                      1
#define MDED20MASK_SHIFT                                                     20
#define MDED20MASK_MASK                                              0x00100000
#define MDED20MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MDED20MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MDED20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MDED19Mask    */
#define MDED19MASK_WIDTH                                                      1
#define MDED19MASK_SHIFT                                                     19
#define MDED19MASK_MASK                                              0x00080000
#define MDED19MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MDED19MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MDED19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MDED18Mask    */
#define MDED18MASK_WIDTH                                                      1
#define MDED18MASK_SHIFT                                                     18
#define MDED18MASK_MASK                                              0x00040000
#define MDED18MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MDED18MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MDED18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MDED17Mask    */
#define MDED17MASK_WIDTH                                                      1
#define MDED17MASK_SHIFT                                                     17
#define MDED17MASK_MASK                                              0x00020000
#define MDED17MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MDED17MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MDED17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MDED16Mask    */
#define MDED16MASK_WIDTH                                                      1
#define MDED16MASK_SHIFT                                                     16
#define MDED16MASK_MASK                                              0x00010000
#define MDED16MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MDED16MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MDED16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MDED15Mask    */
#define MDED15MASK_WIDTH                                                      1
#define MDED15MASK_SHIFT                                                     15
#define MDED15MASK_MASK                                              0x00008000
#define MDED15MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MDED15MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MDED15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MDED14Mask    */
#define MDED14MASK_WIDTH                                                      1
#define MDED14MASK_SHIFT                                                     14
#define MDED14MASK_MASK                                              0x00004000
#define MDED14MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MDED14MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MDED14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MDED13Mask    */
#define MDED13MASK_WIDTH                                                      1
#define MDED13MASK_SHIFT                                                     13
#define MDED13MASK_MASK                                              0x00002000
#define MDED13MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MDED13MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MDED13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MDED12Mask    */
#define MDED12MASK_WIDTH                                                      1
#define MDED12MASK_SHIFT                                                     12
#define MDED12MASK_MASK                                              0x00001000
#define MDED12MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MDED12MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MDED12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MDED11Mask    */
#define MDED11MASK_WIDTH                                                      1
#define MDED11MASK_SHIFT                                                     11
#define MDED11MASK_MASK                                              0x00000800
#define MDED11MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MDED11MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MDED11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MDED10Mask    */
#define MDED10MASK_WIDTH                                                      1
#define MDED10MASK_SHIFT                                                     10
#define MDED10MASK_MASK                                              0x00000400
#define MDED10MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MDED10MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MDED10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MDED9Mask    */
#define MDED9MASK_WIDTH                                                       1
#define MDED9MASK_SHIFT                                                       9
#define MDED9MASK_MASK                                               0x00000200
#define MDED9MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define MDED9MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define MDED9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MDED8Mask    */
#define MDED8MASK_WIDTH                                                       1
#define MDED8MASK_SHIFT                                                       8
#define MDED8MASK_MASK                                               0x00000100
#define MDED8MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define MDED8MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define MDED8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MDED7Mask    */
#define MDED7MASK_WIDTH                                                       1
#define MDED7MASK_SHIFT                                                       7
#define MDED7MASK_MASK                                               0x00000080
#define MDED7MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define MDED7MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define MDED7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MDED6Mask    */
#define MDED6MASK_WIDTH                                                       1
#define MDED6MASK_SHIFT                                                       6
#define MDED6MASK_MASK                                               0x00000040
#define MDED6MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define MDED6MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define MDED6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MDED5Mask    */
#define MDED5MASK_WIDTH                                                       1
#define MDED5MASK_SHIFT                                                       5
#define MDED5MASK_MASK                                               0x00000020
#define MDED5MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define MDED5MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define MDED5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MDED4Mask    */
#define MDED4MASK_WIDTH                                                       1
#define MDED4MASK_SHIFT                                                       4
#define MDED4MASK_MASK                                               0x00000010
#define MDED4MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define MDED4MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define MDED4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MDED3Mask    */
#define MDED3MASK_WIDTH                                                       1
#define MDED3MASK_SHIFT                                                       3
#define MDED3MASK_MASK                                               0x00000008
#define MDED3MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define MDED3MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define MDED3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MDED2Mask    */
#define MDED2MASK_WIDTH                                                       1
#define MDED2MASK_SHIFT                                                       2
#define MDED2MASK_MASK                                               0x00000004
#define MDED2MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define MDED2MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define MDED2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MDED1Mask    */
#define MDED1MASK_WIDTH                                                       1
#define MDED1MASK_SHIFT                                                       1
#define MDED1MASK_MASK                                               0x00000002
#define MDED1MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define MDED1MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define MDED1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MDED0Mask    */
#define MDED0MASK_WIDTH                                                       1
#define MDED0MASK_SHIFT                                                       0
#define MDED0MASK_MASK                                               0x00000001
#define MDED0MASK_RD(src)                                (((src) & 0x00000001))
#define MDED0MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define MDED0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRH */
/*       Fields MDED63   */
#define MDED63_WIDTH                                                          1
#define MDED63_SHIFT                                                         31
#define MDED63_MASK                                                  0x80000000
#define MDED63_RD(src)                               (((src) & 0x80000000)>>31)
#define MDED63_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MDED63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MDED62   */
#define MDED62_WIDTH                                                          1
#define MDED62_SHIFT                                                         30
#define MDED62_MASK                                                  0x40000000
#define MDED62_RD(src)                               (((src) & 0x40000000)>>30)
#define MDED62_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MDED62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MDED61   */
#define MDED61_WIDTH                                                          1
#define MDED61_SHIFT                                                         29
#define MDED61_MASK                                                  0x20000000
#define MDED61_RD(src)                               (((src) & 0x20000000)>>29)
#define MDED61_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MDED61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MDED60   */
#define MDED60_WIDTH                                                          1
#define MDED60_SHIFT                                                         28
#define MDED60_MASK                                                  0x10000000
#define MDED60_RD(src)                               (((src) & 0x10000000)>>28)
#define MDED60_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MDED60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MDED59   */
#define MDED59_WIDTH                                                          1
#define MDED59_SHIFT                                                         27
#define MDED59_MASK                                                  0x08000000
#define MDED59_RD(src)                               (((src) & 0x08000000)>>27)
#define MDED59_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MDED59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MDED58   */
#define MDED58_WIDTH                                                          1
#define MDED58_SHIFT                                                         26
#define MDED58_MASK                                                  0x04000000
#define MDED58_RD(src)                               (((src) & 0x04000000)>>26)
#define MDED58_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MDED58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MDED57   */
#define MDED57_WIDTH                                                          1
#define MDED57_SHIFT                                                         25
#define MDED57_MASK                                                  0x02000000
#define MDED57_RD(src)                               (((src) & 0x02000000)>>25)
#define MDED57_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MDED57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MDED56   */
#define MDED56_WIDTH                                                          1
#define MDED56_SHIFT                                                         24
#define MDED56_MASK                                                  0x01000000
#define MDED56_RD(src)                               (((src) & 0x01000000)>>24)
#define MDED56_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MDED56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MDED55   */
#define MDED55_WIDTH                                                          1
#define MDED55_SHIFT                                                         23
#define MDED55_MASK                                                  0x00800000
#define MDED55_RD(src)                               (((src) & 0x00800000)>>23)
#define MDED55_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MDED55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MDED54   */
#define MDED54_WIDTH                                                          1
#define MDED54_SHIFT                                                         22
#define MDED54_MASK                                                  0x00400000
#define MDED54_RD(src)                               (((src) & 0x00400000)>>22)
#define MDED54_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MDED54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MDED53   */
#define MDED53_WIDTH                                                          1
#define MDED53_SHIFT                                                         21
#define MDED53_MASK                                                  0x00200000
#define MDED53_RD(src)                               (((src) & 0x00200000)>>21)
#define MDED53_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MDED53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MDED52   */
#define MDED52_WIDTH                                                          1
#define MDED52_SHIFT                                                         20
#define MDED52_MASK                                                  0x00100000
#define MDED52_RD(src)                               (((src) & 0x00100000)>>20)
#define MDED52_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MDED52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MDED51   */
#define MDED51_WIDTH                                                          1
#define MDED51_SHIFT                                                         19
#define MDED51_MASK                                                  0x00080000
#define MDED51_RD(src)                               (((src) & 0x00080000)>>19)
#define MDED51_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MDED51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MDED50   */
#define MDED50_WIDTH                                                          1
#define MDED50_SHIFT                                                         18
#define MDED50_MASK                                                  0x00040000
#define MDED50_RD(src)                               (((src) & 0x00040000)>>18)
#define MDED50_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MDED50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MDED49   */
#define MDED49_WIDTH                                                          1
#define MDED49_SHIFT                                                         17
#define MDED49_MASK                                                  0x00020000
#define MDED49_RD(src)                               (((src) & 0x00020000)>>17)
#define MDED49_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MDED49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MDED48   */
#define MDED48_WIDTH                                                          1
#define MDED48_SHIFT                                                         16
#define MDED48_MASK                                                  0x00010000
#define MDED48_RD(src)                               (((src) & 0x00010000)>>16)
#define MDED48_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MDED48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MDED47   */
#define MDED47_WIDTH                                                          1
#define MDED47_SHIFT                                                         15
#define MDED47_MASK                                                  0x00008000
#define MDED47_RD(src)                               (((src) & 0x00008000)>>15)
#define MDED47_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MDED47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MDED46   */
#define MDED46_WIDTH                                                          1
#define MDED46_SHIFT                                                         14
#define MDED46_MASK                                                  0x00004000
#define MDED46_RD(src)                               (((src) & 0x00004000)>>14)
#define MDED46_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MDED46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MDED45   */
#define MDED45_WIDTH                                                          1
#define MDED45_SHIFT                                                         13
#define MDED45_MASK                                                  0x00002000
#define MDED45_RD(src)                               (((src) & 0x00002000)>>13)
#define MDED45_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MDED45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MDED44   */
#define MDED44_WIDTH                                                          1
#define MDED44_SHIFT                                                         12
#define MDED44_MASK                                                  0x00001000
#define MDED44_RD(src)                               (((src) & 0x00001000)>>12)
#define MDED44_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MDED44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MDED43   */
#define MDED43_WIDTH                                                          1
#define MDED43_SHIFT                                                         11
#define MDED43_MASK                                                  0x00000800
#define MDED43_RD(src)                               (((src) & 0x00000800)>>11)
#define MDED43_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MDED43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MDED42   */
#define MDED42_WIDTH                                                          1
#define MDED42_SHIFT                                                         10
#define MDED42_MASK                                                  0x00000400
#define MDED42_RD(src)                               (((src) & 0x00000400)>>10)
#define MDED42_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MDED42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MDED41   */
#define MDED41_WIDTH                                                          1
#define MDED41_SHIFT                                                          9
#define MDED41_MASK                                                  0x00000200
#define MDED41_RD(src)                                (((src) & 0x00000200)>>9)
#define MDED41_WR(src)                           (((u32)(src)<<9) & 0x00000200)
#define MDED41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MDED40   */
#define MDED40_WIDTH                                                          1
#define MDED40_SHIFT                                                          8
#define MDED40_MASK                                                  0x00000100
#define MDED40_RD(src)                                (((src) & 0x00000100)>>8)
#define MDED40_WR(src)                           (((u32)(src)<<8) & 0x00000100)
#define MDED40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MDED39   */
#define MDED39_WIDTH                                                          1
#define MDED39_SHIFT                                                          7
#define MDED39_MASK                                                  0x00000080
#define MDED39_RD(src)                                (((src) & 0x00000080)>>7)
#define MDED39_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define MDED39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MDED38   */
#define MDED38_WIDTH                                                          1
#define MDED38_SHIFT                                                          6
#define MDED38_MASK                                                  0x00000040
#define MDED38_RD(src)                                (((src) & 0x00000040)>>6)
#define MDED38_WR(src)                           (((u32)(src)<<6) & 0x00000040)
#define MDED38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MDED37   */
#define MDED37_WIDTH                                                          1
#define MDED37_SHIFT                                                          5
#define MDED37_MASK                                                  0x00000020
#define MDED37_RD(src)                                (((src) & 0x00000020)>>5)
#define MDED37_WR(src)                           (((u32)(src)<<5) & 0x00000020)
#define MDED37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MDED36   */
#define MDED36_WIDTH                                                          1
#define MDED36_SHIFT                                                          4
#define MDED36_MASK                                                  0x00000010
#define MDED36_RD(src)                                (((src) & 0x00000010)>>4)
#define MDED36_WR(src)                           (((u32)(src)<<4) & 0x00000010)
#define MDED36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED35   */
#define MDED35_WIDTH                                                          1
#define MDED35_SHIFT                                                          3
#define MDED35_MASK                                                  0x00000008
#define MDED35_RD(src)                                (((src) & 0x00000008)>>3)
#define MDED35_WR(src)                           (((u32)(src)<<3) & 0x00000008)
#define MDED35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MDED34   */
#define MDED34_WIDTH                                                          1
#define MDED34_SHIFT                                                          2
#define MDED34_MASK                                                  0x00000004
#define MDED34_RD(src)                                (((src) & 0x00000004)>>2)
#define MDED34_WR(src)                           (((u32)(src)<<2) & 0x00000004)
#define MDED34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MDED33   */
#define MDED33_WIDTH                                                          1
#define MDED33_SHIFT                                                          1
#define MDED33_MASK                                                  0x00000002
#define MDED33_RD(src)                                (((src) & 0x00000002)>>1)
#define MDED33_WR(src)                           (((u32)(src)<<1) & 0x00000002)
#define MDED33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MDED32   */
#define MDED32_WIDTH                                                          1
#define MDED32_SHIFT                                                          0
#define MDED32_MASK                                                  0x00000001
#define MDED32_RD(src)                                   (((src) & 0x00000001))
#define MDED32_WR(src)                              (((u32)(src)) & 0x00000001)
#define MDED32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRHMask     */
/*    Mask Register Fields MDED63Mask    */
#define MDED63MASK_WIDTH                                                      1
#define MDED63MASK_SHIFT                                                     31
#define MDED63MASK_MASK                                              0x80000000
#define MDED63MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MDED63MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MDED63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MDED62Mask    */
#define MDED62MASK_WIDTH                                                      1
#define MDED62MASK_SHIFT                                                     30
#define MDED62MASK_MASK                                              0x40000000
#define MDED62MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MDED62MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MDED62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MDED61Mask    */
#define MDED61MASK_WIDTH                                                      1
#define MDED61MASK_SHIFT                                                     29
#define MDED61MASK_MASK                                              0x20000000
#define MDED61MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MDED61MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MDED61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MDED60Mask    */
#define MDED60MASK_WIDTH                                                      1
#define MDED60MASK_SHIFT                                                     28
#define MDED60MASK_MASK                                              0x10000000
#define MDED60MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MDED60MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MDED60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MDED59Mask    */
#define MDED59MASK_WIDTH                                                      1
#define MDED59MASK_SHIFT                                                     27
#define MDED59MASK_MASK                                              0x08000000
#define MDED59MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MDED59MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MDED59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MDED58Mask    */
#define MDED58MASK_WIDTH                                                      1
#define MDED58MASK_SHIFT                                                     26
#define MDED58MASK_MASK                                              0x04000000
#define MDED58MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MDED58MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MDED58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MDED57Mask    */
#define MDED57MASK_WIDTH                                                      1
#define MDED57MASK_SHIFT                                                     25
#define MDED57MASK_MASK                                              0x02000000
#define MDED57MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MDED57MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MDED57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MDED56Mask    */
#define MDED56MASK_WIDTH                                                      1
#define MDED56MASK_SHIFT                                                     24
#define MDED56MASK_MASK                                              0x01000000
#define MDED56MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MDED56MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MDED56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MDED55Mask    */
#define MDED55MASK_WIDTH                                                      1
#define MDED55MASK_SHIFT                                                     23
#define MDED55MASK_MASK                                              0x00800000
#define MDED55MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MDED55MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MDED55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MDED54Mask    */
#define MDED54MASK_WIDTH                                                      1
#define MDED54MASK_SHIFT                                                     22
#define MDED54MASK_MASK                                              0x00400000
#define MDED54MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MDED54MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MDED54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MDED53Mask    */
#define MDED53MASK_WIDTH                                                      1
#define MDED53MASK_SHIFT                                                     21
#define MDED53MASK_MASK                                              0x00200000
#define MDED53MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MDED53MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MDED53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MDED52Mask    */
#define MDED52MASK_WIDTH                                                      1
#define MDED52MASK_SHIFT                                                     20
#define MDED52MASK_MASK                                              0x00100000
#define MDED52MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MDED52MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MDED52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MDED51Mask    */
#define MDED51MASK_WIDTH                                                      1
#define MDED51MASK_SHIFT                                                     19
#define MDED51MASK_MASK                                              0x00080000
#define MDED51MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MDED51MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MDED51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MDED50Mask    */
#define MDED50MASK_WIDTH                                                      1
#define MDED50MASK_SHIFT                                                     18
#define MDED50MASK_MASK                                              0x00040000
#define MDED50MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MDED50MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MDED50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MDED49Mask    */
#define MDED49MASK_WIDTH                                                      1
#define MDED49MASK_SHIFT                                                     17
#define MDED49MASK_MASK                                              0x00020000
#define MDED49MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MDED49MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MDED49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MDED48Mask    */
#define MDED48MASK_WIDTH                                                      1
#define MDED48MASK_SHIFT                                                     16
#define MDED48MASK_MASK                                              0x00010000
#define MDED48MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MDED48MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MDED48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MDED47Mask    */
#define MDED47MASK_WIDTH                                                      1
#define MDED47MASK_SHIFT                                                     15
#define MDED47MASK_MASK                                              0x00008000
#define MDED47MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MDED47MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MDED47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MDED46Mask    */
#define MDED46MASK_WIDTH                                                      1
#define MDED46MASK_SHIFT                                                     14
#define MDED46MASK_MASK                                              0x00004000
#define MDED46MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MDED46MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MDED46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MDED45Mask    */
#define MDED45MASK_WIDTH                                                      1
#define MDED45MASK_SHIFT                                                     13
#define MDED45MASK_MASK                                              0x00002000
#define MDED45MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MDED45MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MDED45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MDED44Mask    */
#define MDED44MASK_WIDTH                                                      1
#define MDED44MASK_SHIFT                                                     12
#define MDED44MASK_MASK                                              0x00001000
#define MDED44MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MDED44MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MDED44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MDED43Mask    */
#define MDED43MASK_WIDTH                                                      1
#define MDED43MASK_SHIFT                                                     11
#define MDED43MASK_MASK                                              0x00000800
#define MDED43MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MDED43MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MDED43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MDED42Mask    */
#define MDED42MASK_WIDTH                                                      1
#define MDED42MASK_SHIFT                                                     10
#define MDED42MASK_MASK                                              0x00000400
#define MDED42MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MDED42MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MDED42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MDED41Mask    */
#define MDED41MASK_WIDTH                                                      1
#define MDED41MASK_SHIFT                                                      9
#define MDED41MASK_MASK                                              0x00000200
#define MDED41MASK_RD(src)                            (((src) & 0x00000200)>>9)
#define MDED41MASK_WR(src)                       (((u32)(src)<<9) & 0x00000200)
#define MDED41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MDED40Mask    */
#define MDED40MASK_WIDTH                                                      1
#define MDED40MASK_SHIFT                                                      8
#define MDED40MASK_MASK                                              0x00000100
#define MDED40MASK_RD(src)                            (((src) & 0x00000100)>>8)
#define MDED40MASK_WR(src)                       (((u32)(src)<<8) & 0x00000100)
#define MDED40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MDED39Mask    */
#define MDED39MASK_WIDTH                                                      1
#define MDED39MASK_SHIFT                                                      7
#define MDED39MASK_MASK                                              0x00000080
#define MDED39MASK_RD(src)                            (((src) & 0x00000080)>>7)
#define MDED39MASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define MDED39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MDED38Mask    */
#define MDED38MASK_WIDTH                                                      1
#define MDED38MASK_SHIFT                                                      6
#define MDED38MASK_MASK                                              0x00000040
#define MDED38MASK_RD(src)                            (((src) & 0x00000040)>>6)
#define MDED38MASK_WR(src)                       (((u32)(src)<<6) & 0x00000040)
#define MDED38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MDED37Mask    */
#define MDED37MASK_WIDTH                                                      1
#define MDED37MASK_SHIFT                                                      5
#define MDED37MASK_MASK                                              0x00000020
#define MDED37MASK_RD(src)                            (((src) & 0x00000020)>>5)
#define MDED37MASK_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define MDED37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MDED36Mask    */
#define MDED36MASK_WIDTH                                                      1
#define MDED36MASK_SHIFT                                                      4
#define MDED36MASK_MASK                                              0x00000010
#define MDED36MASK_RD(src)                            (((src) & 0x00000010)>>4)
#define MDED36MASK_WR(src)                       (((u32)(src)<<4) & 0x00000010)
#define MDED36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MDED35Mask    */
#define MDED35MASK_WIDTH                                                      1
#define MDED35MASK_SHIFT                                                      3
#define MDED35MASK_MASK                                              0x00000008
#define MDED35MASK_RD(src)                            (((src) & 0x00000008)>>3)
#define MDED35MASK_WR(src)                       (((u32)(src)<<3) & 0x00000008)
#define MDED35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MDED34Mask    */
#define MDED34MASK_WIDTH                                                      1
#define MDED34MASK_SHIFT                                                      2
#define MDED34MASK_MASK                                              0x00000004
#define MDED34MASK_RD(src)                            (((src) & 0x00000004)>>2)
#define MDED34MASK_WR(src)                       (((u32)(src)<<2) & 0x00000004)
#define MDED34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MDED33Mask    */
#define MDED33MASK_WIDTH                                                      1
#define MDED33MASK_SHIFT                                                      1
#define MDED33MASK_MASK                                              0x00000002
#define MDED33MASK_RD(src)                            (((src) & 0x00000002)>>1)
#define MDED33MASK_WR(src)                       (((u32)(src)<<1) & 0x00000002)
#define MDED33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MDED32Mask    */
#define MDED32MASK_WIDTH                                                      1
#define MDED32MASK_SHIFT                                                      0
#define MDED32MASK_MASK                                              0x00000001
#define MDED32MASK_RD(src)                               (((src) & 0x00000001))
#define MDED32MASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define MDED32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MERR_ADDR */
/*       Fields ERRADDRL         */
#define ERRADDRL_WIDTH                                                       32
#define ERRADDRL_SHIFT                                                        0
#define ERRADDRL_MASK                                                0xffffffff
#define ERRADDRL_RD(src)                                 (((src) & 0xffffffff))
#define ERRADDRL_WR(src)                            (((u32)(src)) & 0xffffffff)
#define ERRADDRL_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_MERR_REQINFO      */
/*       Fields ERRADDRH         */
#define ERRADDRH_WIDTH                                                       10
#define ERRADDRH_SHIFT                                                       22
#define ERRADDRH_MASK                                                0xffc00000
#define ERRADDRH_RD(src)                             (((src) & 0xffc00000)>>22)
#define ERRADDRH_WR(src)                        (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_WIDTH                                                          6
#define MSTRID_SHIFT                                                         16
#define MSTRID_MASK                                                  0x003f0000
#define MSTRID_RD(src)                               (((src) & 0x003f0000)>>16)
#define MSTRID_WR(src)                          (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_WIDTH                                                         6
#define AUXINFO_SHIFT                                                        10
#define AUXINFO_MASK                                                 0x0000fc00
#define AUXINFO_RD(src)                              (((src) & 0x0000fc00)>>10)
#define AUXINFO_WR(src)                         (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_WIDTH                                                          2
#define REQLEN_SHIFT                                                          4
#define REQLEN_MASK                                                  0x00000030
#define REQLEN_RD(src)                                (((src) & 0x00000030)>>4)
#define REQLEN_WR(src)                           (((u32)(src)<<4) & 0x00000030)
#define REQLEN_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_WIDTH                                                         3
#define REQSIZE_SHIFT                                                         1
#define REQSIZE_MASK                                                 0x0000000e
#define REQSIZE_RD(src)                               (((src) & 0x0000000e)>>1)
#define REQSIZE_WR(src)                          (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))
/*       Fields REQTYPE  */
#define REQTYPE_WIDTH                                                         1
#define REQTYPE_SHIFT                                                         0
#define REQTYPE_MASK                                                 0x00000001
#define REQTYPE_RD(src)                                  (((src) & 0x00000001))
#define REQTYPE_WR(src)                             (((u32)(src)) & 0x00000001)
#define REQTYPE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_TRANS_ERR */
/*       Fields MSWRPOISON       */
#define MSWRPOISON_WIDTH                                                      1
#define MSWRPOISON_SHIFT                                                     12
#define MSWRPOISON_MASK                                              0x00001000
#define MSWRPOISON_RD(src)                           (((src) & 0x00001000)>>12)
#define MSWRPOISON_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSWRPOISON_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SWRPOISON        */
#define SWRPOISON_WIDTH                                                       1
#define SWRPOISON_SHIFT                                                      11
#define SWRPOISON_MASK                                               0x00000800
#define SWRPOISON_RD(src)                            (((src) & 0x00000800)>>11)
#define SWRPOISON_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define SWRPOISON_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SWRDYTMO         */
#define SWRDYTMO_WIDTH                                                        1
#define SWRDYTMO_SHIFT                                                       10
#define SWRDYTMO_MASK                                                0x00000400
#define SWRDYTMO_RD(src)                             (((src) & 0x00000400)>>10)
#define SWRDYTMO_WR(src)                        (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMO_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SWRESPTMO        */
#define SWRESPTMO_WIDTH                                                       1
#define SWRESPTMO_SHIFT                                                       9
#define SWRESPTMO_MASK                                               0x00000200
#define SWRESPTMO_RD(src)                             (((src) & 0x00000200)>>9)
#define SWRESPTMO_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMO_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSWRERR  */
#define MSWRERR_WIDTH                                                         1
#define MSWRERR_SHIFT                                                         8
#define MSWRERR_MASK                                                 0x00000100
#define MSWRERR_RD(src)                               (((src) & 0x00000100)>>8)
#define MSWRERR_WR(src)                          (((u32)(src)<<8) & 0x00000100)
#define MSWRERR_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SWRERR   */
#define SWRERR_WIDTH                                                          1
#define SWRERR_SHIFT                                                          7
#define SWRERR_MASK                                                  0x00000080
#define SWRERR_RD(src)                                (((src) & 0x00000080)>>7)
#define SWRERR_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define SWRERR_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SRRDYTMO         */
#define SRRDYTMO_WIDTH                                                        1
#define SRRDYTMO_SHIFT                                                        3
#define SRRDYTMO_MASK                                                0x00000008
#define SRRDYTMO_RD(src)                              (((src) & 0x00000008)>>3)
#define SRRDYTMO_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMO_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SRRESPTMO        */
#define SRRESPTMO_WIDTH                                                       1
#define SRRESPTMO_SHIFT                                                       2
#define SRRESPTMO_MASK                                               0x00000004
#define SRRESPTMO_RD(src)                             (((src) & 0x00000004)>>2)
#define SRRESPTMO_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMO_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSRDERR  */
#define MSRDERR_WIDTH                                                         1
#define MSRDERR_SHIFT                                                         1
#define MSRDERR_MASK                                                 0x00000002
#define MSRDERR_RD(src)                               (((src) & 0x00000002)>>1)
#define MSRDERR_WR(src)                          (((u32)(src)<<1) & 0x00000002)
#define MSRDERR_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SRDERR   */
#define SRDERR_WIDTH                                                          1
#define SRDERR_SHIFT                                                          0
#define SRDERR_MASK                                                  0x00000001
#define SRDERR_RD(src)                                   (((src) & 0x00000001))
#define SRDERR_WR(src)                              (((u32)(src)) & 0x00000001)
#define SRDERR_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_TRANS_ERRMask     */
/*    Mask Register Fields MSWRPOISONMask    */
#define MSWRPOISONMASK_WIDTH                                                  1
#define MSWRPOISONMASK_SHIFT                                                 12
#define MSWRPOISONMASK_MASK                                          0x00001000
#define MSWRPOISONMASK_RD(src)                       (((src) & 0x00001000)>>12)
#define MSWRPOISONMASK_WR(src)                  (((u32)(src)<<12) & 0x00001000)
#define MSWRPOISONMASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SWRPOISONMask    */
#define SWRPOISONMASK_WIDTH                                                   1
#define SWRPOISONMASK_SHIFT                                                  11
#define SWRPOISONMASK_MASK                                           0x00000800
#define SWRPOISONMASK_RD(src)                        (((src) & 0x00000800)>>11)
#define SWRPOISONMASK_WR(src)                   (((u32)(src)<<11) & 0x00000800)
#define SWRPOISONMASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SWRDYTMOMask    */
#define SWRDYTMOMASK_WIDTH                                                    1
#define SWRDYTMOMASK_SHIFT                                                   10
#define SWRDYTMOMASK_MASK                                            0x00000400
#define SWRDYTMOMASK_RD(src)                         (((src) & 0x00000400)>>10)
#define SWRDYTMOMASK_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMOMASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SWRESPTMOMask    */
#define SWRESPTMOMASK_WIDTH                                                   1
#define SWRESPTMOMASK_SHIFT                                                   9
#define SWRESPTMOMASK_MASK                                           0x00000200
#define SWRESPTMOMASK_RD(src)                         (((src) & 0x00000200)>>9)
#define SWRESPTMOMASK_WR(src)                    (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSWRERRMask    */
#define MSWRERRMASK_WIDTH                                                     1
#define MSWRERRMASK_SHIFT                                                     8
#define MSWRERRMASK_MASK                                             0x00000100
#define MSWRERRMASK_RD(src)                           (((src) & 0x00000100)>>8)
#define MSWRERRMASK_WR(src)                      (((u32)(src)<<8) & 0x00000100)
#define MSWRERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SWRERRMask    */
#define SWRERRMASK_WIDTH                                                      1
#define SWRERRMASK_SHIFT                                                      7
#define SWRERRMASK_MASK                                              0x00000080
#define SWRERRMASK_RD(src)                            (((src) & 0x00000080)>>7)
#define SWRERRMASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define SWRERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SRRDYTMOMask    */
#define SRRDYTMOMASK_WIDTH                                                    1
#define SRRDYTMOMASK_SHIFT                                                    3
#define SRRDYTMOMASK_MASK                                            0x00000008
#define SRRDYTMOMASK_RD(src)                          (((src) & 0x00000008)>>3)
#define SRRDYTMOMASK_WR(src)                     (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SRRESPTMOMask    */
#define SRRESPTMOMASK_WIDTH                                                   1
#define SRRESPTMOMASK_SHIFT                                                   2
#define SRRESPTMOMASK_MASK                                           0x00000004
#define SRRESPTMOMASK_RD(src)                         (((src) & 0x00000004)>>2)
#define SRRESPTMOMASK_WR(src)                    (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSRDERRMask    */
#define MSRDERRMASK_WIDTH                                                     1
#define MSRDERRMASK_SHIFT                                                     1
#define MSRDERRMASK_MASK                                             0x00000002
#define MSRDERRMASK_RD(src)                           (((src) & 0x00000002)>>1)
#define MSRDERRMASK_WR(src)                      (((u32)(src)<<1) & 0x00000002)
#define MSRDERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SRDERRMask    */
#define SRDERRMASK_WIDTH                                                      1
#define SRDERRMASK_SHIFT                                                      0
#define SRDERRMASK_MASK                                              0x00000001
#define SRDERRMASK_RD(src)                               (((src) & 0x00000001))
#define SRDERRMASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define SRDERRMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_WDERR_ADDR        */
/*       Fields ERRADDRL         */
#define ERRADDRL_F1_WIDTH                                                    32
#define ERRADDRL_F1_SHIFT                                                     0
#define ERRADDRL_F1_MASK                                             0xffffffff
#define ERRADDRL_F1_RD(src)                              (((src) & 0xffffffff))
#define ERRADDRL_F1_WR(src)                         (((u32)(src)) & 0xffffffff)
#define ERRADDRL_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_WDERR_REQINFO     */
/*       Fields ERRADDRH         */
#define ERRADDRH_F1_WIDTH                                                    10
#define ERRADDRH_F1_SHIFT                                                    22
#define ERRADDRH_F1_MASK                                             0xffc00000
#define ERRADDRH_F1_RD(src)                          (((src) & 0xffc00000)>>22)
#define ERRADDRH_F1_WR(src)                     (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_F1_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_F1_WIDTH                                                       6
#define MSTRID_F1_SHIFT                                                      16
#define MSTRID_F1_MASK                                               0x003f0000
#define MSTRID_F1_RD(src)                            (((src) & 0x003f0000)>>16)
#define MSTRID_F1_WR(src)                       (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_F1_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_F1_WIDTH                                                      6
#define AUXINFO_F1_SHIFT                                                     10
#define AUXINFO_F1_MASK                                              0x0000fc00
#define AUXINFO_F1_RD(src)                           (((src) & 0x0000fc00)>>10)
#define AUXINFO_F1_WR(src)                      (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_F1_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_F1_WIDTH                                                       2
#define REQLEN_F1_SHIFT                                                       4
#define REQLEN_F1_MASK                                               0x00000030
#define REQLEN_F1_RD(src)                             (((src) & 0x00000030)>>4)
#define REQLEN_F1_WR(src)                        (((u32)(src)<<4) & 0x00000030)
#define REQLEN_F1_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_F1_WIDTH                                                      3
#define REQSIZE_F1_SHIFT                                                      1
#define REQSIZE_F1_MASK                                              0x0000000e
#define REQSIZE_F1_RD(src)                            (((src) & 0x0000000e)>>1)
#define REQSIZE_F1_WR(src)                       (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_F1_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))

/*      Register GLBL_DEVERR_ADDR       */
/*       Fields ERRADDRL         */
#define ERRADDRL_F2_WIDTH                                                    32
#define ERRADDRL_F2_SHIFT                                                     0
#define ERRADDRL_F2_MASK                                             0xffffffff
#define ERRADDRL_F2_RD(src)                              (((src) & 0xffffffff))
#define ERRADDRL_F2_WR(src)                         (((u32)(src)) & 0xffffffff)
#define ERRADDRL_F2_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DEVERR_REQINFO    */
/*       Fields ERRADDRH         */
#define ERRADDRH_F2_WIDTH                                                    10
#define ERRADDRH_F2_SHIFT                                                    22
#define ERRADDRH_F2_MASK                                             0xffc00000
#define ERRADDRH_F2_RD(src)                          (((src) & 0xffc00000)>>22)
#define ERRADDRH_F2_WR(src)                     (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_F2_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_F2_WIDTH                                                       6
#define MSTRID_F2_SHIFT                                                      16
#define MSTRID_F2_MASK                                               0x003f0000
#define MSTRID_F2_RD(src)                            (((src) & 0x003f0000)>>16)
#define MSTRID_F2_WR(src)                       (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_F2_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_F2_WIDTH                                                      6
#define AUXINFO_F2_SHIFT                                                     10
#define AUXINFO_F2_MASK                                              0x0000fc00
#define AUXINFO_F2_RD(src)                           (((src) & 0x0000fc00)>>10)
#define AUXINFO_F2_WR(src)                      (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_F2_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_F2_WIDTH                                                       2
#define REQLEN_F2_SHIFT                                                       4
#define REQLEN_F2_MASK                                               0x00000030
#define REQLEN_F2_RD(src)                             (((src) & 0x00000030)>>4)
#define REQLEN_F2_WR(src)                        (((u32)(src)<<4) & 0x00000030)
#define REQLEN_F2_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_F2_WIDTH                                                      3
#define REQSIZE_F2_SHIFT                                                      1
#define REQSIZE_F2_MASK                                              0x0000000e
#define REQSIZE_F2_RD(src)                            (((src) & 0x0000000e)>>1)
#define REQSIZE_F2_WR(src)                       (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_F2_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))
/*       Fields REQTYPE  */
#define REQTYPE_F1_WIDTH                                                      1
#define REQTYPE_F1_SHIFT                                                      0
#define REQTYPE_F1_MASK                                              0x00000001
#define REQTYPE_F1_RD(src)                               (((src) & 0x00000001))
#define REQTYPE_F1_WR(src)                          (((u32)(src)) & 0x00000001)
#define REQTYPE_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRL_ALS      */
/*       Fields SEC      */
#define SEC_WIDTH                                                            32
#define SEC_SHIFT                                                             0
#define SEC_MASK                                                     0xffffffff
#define SEC_RD(src)                                      (((src) & 0xffffffff))
#define SEC_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define SEC_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_SEC_ERRH_ALS      */
/*       Fields SEC      */
#define SEC_F1_WIDTH                                                         32
#define SEC_F1_SHIFT                                                          0
#define SEC_F1_MASK                                                  0xffffffff
#define SEC_F1_RD(src)                                   (((src) & 0xffffffff))
#define SEC_F1_WR(src)                              (((u32)(src)) & 0xffffffff)
#define SEC_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DED_ERRL_ALS      */
/*       Fields DED      */
#define DED_WIDTH                                                            32
#define DED_SHIFT                                                             0
#define DED_MASK                                                     0xffffffff
#define DED_RD(src)                                      (((src) & 0xffffffff))
#define DED_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DED_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DED_ERRH_ALS      */
/*       Fields DED      */
#define DED_F1_WIDTH                                                         32
#define DED_F1_SHIFT                                                          0
#define DED_F1_MASK                                                  0xffffffff
#define DED_F1_RD(src)                                   (((src) & 0xffffffff))
#define DED_F1_WR(src)                              (((u32)(src)) & 0xffffffff)
#define DED_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_TRANS_ERR_ALS     */
/*       Fields SWRPOISON        */
#define SWRPOISON_F1_WIDTH                                                    1
#define SWRPOISON_F1_SHIFT                                                   11
#define SWRPOISON_F1_MASK                                            0x00000800
#define SWRPOISON_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define SWRPOISON_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define SWRPOISON_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SWRDYTMO         */
#define SWRDYTMO_F1_WIDTH                                                     1
#define SWRDYTMO_F1_SHIFT                                                    10
#define SWRDYTMO_F1_MASK                                             0x00000400
#define SWRDYTMO_F1_RD(src)                          (((src) & 0x00000400)>>10)
#define SWRDYTMO_F1_WR(src)                     (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMO_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SWRESPTMO        */
#define SWRESPTMO_F1_WIDTH                                                    1
#define SWRESPTMO_F1_SHIFT                                                    9
#define SWRESPTMO_F1_MASK                                            0x00000200
#define SWRESPTMO_F1_RD(src)                          (((src) & 0x00000200)>>9)
#define SWRESPTMO_F1_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SWRERR   */
#define SWRERR_F1_WIDTH                                                       1
#define SWRERR_F1_SHIFT                                                       7
#define SWRERR_F1_MASK                                               0x00000080
#define SWRERR_F1_RD(src)                             (((src) & 0x00000080)>>7)
#define SWRERR_F1_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define SWRERR_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SRRDYTMO         */
#define SRRDYTMO_F1_WIDTH                                                     1
#define SRRDYTMO_F1_SHIFT                                                     3
#define SRRDYTMO_F1_MASK                                             0x00000008
#define SRRDYTMO_F1_RD(src)                           (((src) & 0x00000008)>>3)
#define SRRDYTMO_F1_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SRRESPTMO        */
#define SRRESPTMO_F1_WIDTH                                                    1
#define SRRESPTMO_F1_SHIFT                                                    2
#define SRRESPTMO_F1_MASK                                            0x00000004
#define SRRESPTMO_F1_RD(src)                          (((src) & 0x00000004)>>2)
#define SRRESPTMO_F1_WR(src)                     (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SRDERR   */
#define SRDERR_F1_WIDTH                                                       1
#define SRDERR_F1_SHIFT                                                       0
#define SRDERR_F1_MASK                                               0x00000001
#define SRDERR_F1_RD(src)                                (((src) & 0x00000001))
#define SRDERR_F1_WR(src)                           (((u32)(src)) & 0x00000001)
#define SRDERR_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define MASTER01_SHIM_CSR_BASE_ADDR                     0x01f21f000ULL

/*    Address MASTER01_SHIM_CSR  Registers */
#define CFG_MST_IOB_SEL_ADDR                                         0x00000004
#define CFG_MST_IOB_SEL_DEFAULT                                      0x00000002
#define CFG_VC0_PREFETCH_ADDR                                        0x00000008
#define CFG_VC0_PREFETCH_DEFAULT                                     0x00000004
#define CFG_VC1_PREFETCH_ADDR                                        0x0000000c
#define CFG_VC1_PREFETCH_DEFAULT                                     0x00000004
#define CFG_VC2_PREFETCH_ADDR                                        0x00000010
#define CFG_VC2_PREFETCH_DEFAULT                                     0x00000004
#define VC0_TOKEN_USED_ADDR                                          0x00000014
#define VC0_TOKEN_USED_DEFAULT                                       0x00000000
#define VC1_TOKEN_USED_ADDR                                          0x00000018
#define VC1_TOKEN_USED_DEFAULT                                       0x00000000
#define VC2_TOKEN_USED_ADDR                                          0x0000001c
#define VC2_TOKEN_USED_DEFAULT                                       0x00000000
#define VC0_TOKEN_REQ_ADDR                                           0x00000020
#define VC0_TOKEN_REQ_DEFAULT                                        0x00000000
#define VC1_TOKEN_REQ_ADDR                                           0x00000024
#define VC1_TOKEN_REQ_DEFAULT                                        0x00000000
#define VC2_TOKEN_REQ_ADDR                                           0x00000028
#define VC2_TOKEN_REQ_DEFAULT                                        0x00000000

/*      Register CFG_MST_IOB_SEL        */
/*       Fields CFG_VC_BYPASS    */
#define CFG_VC_BYPASS_WIDTH                                                   1
#define CFG_VC_BYPASS_SHIFT                                                   1
#define CFG_VC_BYPASS_MASK                                           0x00000002
#define CFG_VC_BYPASS_RD(src)                         (((src) & 0x00000002)>>1)
#define CFG_VC_BYPASS_WR(src)                    (((u32)(src)<<1) & 0x00000002)
#define CFG_VC_BYPASS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CFG_MST_IOB_SEL  */
#define CFG_MST_IOB_SEL_WIDTH                                                 1
#define CFG_MST_IOB_SEL_SHIFT                                                 0
#define CFG_MST_IOB_SEL_MASK                                         0x00000001
#define CFG_MST_IOB_SEL_RD(src)                          (((src) & 0x00000001))
#define CFG_MST_IOB_SEL_WR(src)                     (((u32)(src)) & 0x00000001)
#define CFG_MST_IOB_SEL_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_VC0_PREFETCH       */
/*       Fields CFG_VC0_PREFETCH_CNT     */
#define CFG_VC0_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC0_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC0_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC0_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC0_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC0_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register CFG_VC1_PREFETCH       */
/*       Fields CFG_VC1_PREFETCH_CNT     */
#define CFG_VC1_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC1_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC1_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC1_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC1_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC1_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register CFG_VC2_PREFETCH       */
/*       Fields CFG_VC2_PREFETCH_CNT     */
#define CFG_VC2_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC2_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC2_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC2_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC2_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC2_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register VC0_TOKEN_USED */
/*       Fields VC0_TOKEN_USED   */
#define VC0_TOKEN_USED_WIDTH                                                 32
#define VC0_TOKEN_USED_SHIFT                                                  0
#define VC0_TOKEN_USED_MASK                                          0xffffffff
#define VC0_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC0_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC1_TOKEN_USED */
/*       Fields VC1_TOKEN_USED   */
#define VC1_TOKEN_USED_WIDTH                                                 32
#define VC1_TOKEN_USED_SHIFT                                                  0
#define VC1_TOKEN_USED_MASK                                          0xffffffff
#define VC1_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC1_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC2_TOKEN_USED */
/*       Fields VC2_TOKEN_USED   */
#define VC2_TOKEN_USED_WIDTH                                                 32
#define VC2_TOKEN_USED_SHIFT                                                  0
#define VC2_TOKEN_USED_MASK                                          0xffffffff
#define VC2_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC2_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC0_TOKEN_REQ  */
/*       Fields VC0_TOKEN_REQ    */
#define VC0_TOKEN_REQ_WIDTH                                                  32
#define VC0_TOKEN_REQ_SHIFT                                                   0
#define VC0_TOKEN_REQ_MASK                                           0xffffffff
#define VC0_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC0_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC1_TOKEN_REQ  */
/*       Fields VC1_TOKEN_REQ    */
#define VC1_TOKEN_REQ_WIDTH                                                  32
#define VC1_TOKEN_REQ_SHIFT                                                   0
#define VC1_TOKEN_REQ_MASK                                           0xffffffff
#define VC1_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC1_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC2_TOKEN_REQ  */
/*       Fields VC2_TOKEN_REQ    */
#define VC2_TOKEN_REQ_WIDTH                                                  32
#define VC2_TOKEN_REQ_SHIFT                                                   0
#define VC2_TOKEN_REQ_MASK                                           0xffffffff
#define VC2_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC2_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Global Base Address     */
#define SLAVE01_SHIM_CSR_BASE_ADDR                      0x01f21e000ULL

/*    Address SLAVE01_SHIM_CSR  Registers */
#define CFG_SLV_RESP_TMO_CNTR_ADDR                                   0x00000004
#define CFG_SLV_RESP_TMO_CNTR_DEFAULT                                0x0000ffff
#define CFG_SLV_READY_TMO_CNTR_ADDR                                  0x00000008
#define CFG_SLV_READY_TMO_CNTR_DEFAULT                               0x0004ffff
#define INT_SLV_TMO_ADDR                                             0x0000000c
#define INT_SLV_TMO_DEFAULT                                          0x00000000
#define INT_SLV_TMOMASK_ADDR                                         0x00000010
#define CFG_AMA_MODE_ADDR                                            0x00000014
#define CFG_AMA_MODE_DEFAULT                                         0x00000000
#define CFG_SLV_CSR_TMO_CNTR_ADDR                                    0x00000018
#define CFG_SLV_CSR_TMO_CNTR_DEFAULT                                 0x0000ffff
#define CFG_MASK_DEV_ERR_RESP_ADDR                                   0x0000001c
#define CFG_MASK_DEV_ERR_RESP_DEFAULT                                0x00000000

/*      Register CFG_SLV_RESP_TMO_CNTR  */
/*       Fields CFG_CSR_POISON   */
#define CFG_CSR_POISON_WIDTH                                                  1
#define CFG_CSR_POISON_SHIFT                                                 17
#define CFG_CSR_POISON_MASK                                          0x00020000
#define CFG_CSR_POISON_RD(src)                       (((src) & 0x00020000)>>17)
#define CFG_CSR_POISON_WR(src)                  (((u32)(src)<<17) & 0x00020000)
#define CFG_CSR_POISON_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CSR_ERR_RESP_EN  */
#define CSR_ERR_RESP_EN_WIDTH                                                 1
#define CSR_ERR_RESP_EN_SHIFT                                                16
#define CSR_ERR_RESP_EN_MASK                                         0x00010000
#define CSR_ERR_RESP_EN_RD(src)                      (((src) & 0x00010000)>>16)
#define CSR_ERR_RESP_EN_WR(src)                 (((u32)(src)<<16) & 0x00010000)
#define CSR_ERR_RESP_EN_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CFG_CSR_RESP_TMO         */
#define CFG_CSR_RESP_TMO_WIDTH                                               16
#define CFG_CSR_RESP_TMO_SHIFT                                                0
#define CFG_CSR_RESP_TMO_MASK                                        0x0000ffff
#define CFG_CSR_RESP_TMO_RD(src)                         (((src) & 0x0000ffff))
#define CFG_CSR_RESP_TMO_WR(src)                    (((u32)(src)) & 0x0000ffff)
#define CFG_CSR_RESP_TMO_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_SLV_READY_TMO_CNTR */
/*       Fields CFG_CSR_READY_TMO        */
#define CFG_CSR_READY_TMO_WIDTH                                              32
#define CFG_CSR_READY_TMO_SHIFT                                               0
#define CFG_CSR_READY_TMO_MASK                                       0xffffffff
#define CFG_CSR_READY_TMO_RD(src)                        (((src) & 0xffffffff))
#define CFG_CSR_READY_TMO_WR(src)                   (((u32)(src)) & 0xffffffff)
#define CFG_CSR_READY_TMO_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register INT_SLV_TMO    */
/*       Fields STS_CSR_TMO      */
#define STS_CSR_TMO_WIDTH                                                     1
#define STS_CSR_TMO_SHIFT                                                     4
#define STS_CSR_TMO_MASK                                             0x00000010
#define STS_CSR_TMO_RD(src)                           (((src) & 0x00000010)>>4)
#define STS_CSR_TMO_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define STS_CSR_TMO_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields STS_ARREADY_TMO  */
#define STS_ARREADY_TMO_WIDTH                                                 1
#define STS_ARREADY_TMO_SHIFT                                                 3
#define STS_ARREADY_TMO_MASK                                         0x00000008
#define STS_ARREADY_TMO_RD(src)                       (((src) & 0x00000008)>>3)
#define STS_ARREADY_TMO_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define STS_ARREADY_TMO_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields STS_RVALID_TMO   */
#define STS_RVALID_TMO_WIDTH                                                  1
#define STS_RVALID_TMO_SHIFT                                                  2
#define STS_RVALID_TMO_MASK                                          0x00000004
#define STS_RVALID_TMO_RD(src)                        (((src) & 0x00000004)>>2)
#define STS_RVALID_TMO_WR(src)                   (((u32)(src)<<2) & 0x00000004)
#define STS_RVALID_TMO_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields STS_AWREADY_TMO  */
#define STS_AWREADY_TMO_WIDTH                                                 1
#define STS_AWREADY_TMO_SHIFT                                                 1
#define STS_AWREADY_TMO_MASK                                         0x00000002
#define STS_AWREADY_TMO_RD(src)                       (((src) & 0x00000002)>>1)
#define STS_AWREADY_TMO_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define STS_AWREADY_TMO_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields STS_BVALID_TMO   */
#define STS_BVALID_TMO_WIDTH                                                  1
#define STS_BVALID_TMO_SHIFT                                                  0
#define STS_BVALID_TMO_MASK                                          0x00000001
#define STS_BVALID_TMO_RD(src)                           (((src) & 0x00000001))
#define STS_BVALID_TMO_WR(src)                      (((u32)(src)) & 0x00000001)
#define STS_BVALID_TMO_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INT_SLV_TMOMask        */
/*    Mask Register Fields STS_CSR_TMOMask    */
#define STS_CSR_TMOMASK_WIDTH                                                 1
#define STS_CSR_TMOMASK_SHIFT                                                 4
#define STS_CSR_TMOMASK_MASK                                         0x00000010
#define STS_CSR_TMOMASK_RD(src)                       (((src) & 0x00000010)>>4)
#define STS_CSR_TMOMASK_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define STS_CSR_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields STS_ARREADY_TMOMask    */
#define STS_ARREADY_TMOMASK_WIDTH                                             1
#define STS_ARREADY_TMOMASK_SHIFT                                             3
#define STS_ARREADY_TMOMASK_MASK                                     0x00000008
#define STS_ARREADY_TMOMASK_RD(src)                   (((src) & 0x00000008)>>3)
#define STS_ARREADY_TMOMASK_WR(src)              (((u32)(src)<<3) & 0x00000008)
#define STS_ARREADY_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields STS_RVALID_TMOMask    */
#define STS_RVALID_TMOMASK_WIDTH                                              1
#define STS_RVALID_TMOMASK_SHIFT                                              2
#define STS_RVALID_TMOMASK_MASK                                      0x00000004
#define STS_RVALID_TMOMASK_RD(src)                    (((src) & 0x00000004)>>2)
#define STS_RVALID_TMOMASK_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define STS_RVALID_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields STS_AWREADY_TMOMask    */
#define STS_AWREADY_TMOMASK_WIDTH                                             1
#define STS_AWREADY_TMOMASK_SHIFT                                             1
#define STS_AWREADY_TMOMASK_MASK                                     0x00000002
#define STS_AWREADY_TMOMASK_RD(src)                   (((src) & 0x00000002)>>1)
#define STS_AWREADY_TMOMASK_WR(src)              (((u32)(src)<<1) & 0x00000002)
#define STS_AWREADY_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields STS_BVALID_TMOMask    */
#define STS_BVALID_TMOMASK_WIDTH                                              1
#define STS_BVALID_TMOMASK_SHIFT                                              0
#define STS_BVALID_TMOMASK_MASK                                      0x00000001
#define STS_BVALID_TMOMASK_RD(src)                       (((src) & 0x00000001))
#define STS_BVALID_TMOMASK_WR(src)                  (((u32)(src)) & 0x00000001)
#define STS_BVALID_TMOMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_AMA_MODE   */
/*       Fields CFG_RD2WR_EN     */
#define CFG_RD2WR_EN_WIDTH                                                    1
#define CFG_RD2WR_EN_SHIFT                                                    1
#define CFG_RD2WR_EN_MASK                                            0x00000002
#define CFG_RD2WR_EN_RD(src)                          (((src) & 0x00000002)>>1)
#define CFG_RD2WR_EN_WR(src)                     (((u32)(src)<<1) & 0x00000002)
#define CFG_RD2WR_EN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CFG_AMA_MODE     */
#define REGSPEC_CFG_AMA_MODE_WIDTH                                            1
#define REGSPEC_CFG_AMA_MODE_SHIFT                                            0
#define REGSPEC_CFG_AMA_MODE_MASK                                    0x00000001
#define REGSPEC_CFG_AMA_MODE_RD(src)                     (((src) & 0x00000001))
#define REGSPEC_CFG_AMA_MODE_WR(src)                (((u32)(src)) & 0x00000001)
#define REGSPEC_CFG_AMA_MODE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_SLV_CSR_TMO_CNTR   */
/*       Fields CFG_CSR_TMO      */
#define CFG_CSR_TMO_WIDTH                                                    16
#define CFG_CSR_TMO_SHIFT                                                     0
#define CFG_CSR_TMO_MASK                                             0x0000ffff
#define CFG_CSR_TMO_RD(src)                              (((src) & 0x0000ffff))
#define CFG_CSR_TMO_WR(src)                         (((u32)(src)) & 0x0000ffff)
#define CFG_CSR_TMO_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MASK_DEV_ERR_RESP  */
/*       Fields MASK_DEV_ERR_RESP        */
#define MASK_DEV_ERR_RESP_WIDTH                                               1
#define MASK_DEV_ERR_RESP_SHIFT                                               0
#define MASK_DEV_ERR_RESP_MASK                                       0x00000001
#define MASK_DEV_ERR_RESP_RD(src)                        (((src) & 0x00000001))
#define MASK_DEV_ERR_RESP_WR(src)                   (((u32)(src)) & 0x00000001)
#define MASK_DEV_ERR_RESP_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define SATA01_SATA_2X_BASE_ADDR                        0x01a000000ULL

/*    Address SATA01_SATA_2X  Registers */
#define CAP_ADDR                                                     0x00000000
#define CAP_DEFAULT                                                  0xe726ff81
#define GHC_ADDR                                                     0x00000004
#define GHC_DEFAULT                                                  0x80000000
#define IS_ADDR                                                      0x00000008
#define IS_DEFAULT                                                   0x00000000
#define PI_ADDR                                                      0x0000000c
#define PI_DEFAULT                                                   0x00000003
#define VS_ADDR                                                      0x00000010
#define VS_DEFAULT                                                   0x00010100
#define CCC_CTL_ADDR                                                 0x00000014
#define CCC_CTL_DEFAULT                                              0x00010100
#define CCC_PORTS_ADDR                                               0x00000018
#define CCC_PORTS_DEFAULT                                            0x00000000
#define EM_LOC_ADDR                                                  0x0000001c
#define EM_LOC_DEFAULT                                               0x00000000
#define EM_CTL_ADDR                                                  0x00000020
#define EM_CTL_DEFAULT                                               0x00000000
#define CAP2_ADDR                                                    0x00000024
#define CAP2_DEFAULT                                                 0x00000000
#define BOHC_ADDR                                                    0x00000028
#define BOHC_DEFAULT                                                 0x00000000
#define BIST_ERR_ADDR                                                0x00000070
#define BIST_ERR_DEFAULT                                             0x00000000
#define P0SERCTL_ADDR                                                0x000000a0
#define P0SERCTL_DEFAULT                                             0x00000000
#define PORTCFG_ADDR                                                 0x000000a4
#define PORTCFG_DEFAULT                                              0x00000001
#define PORTPHY1CFG_ADDR                                             0x000000a8
#define PORTPHY1CFG_DEFAULT                                          0x20001fff
#define PORTPHY2CFG_ADDR                                             0x000000ac
#define PORTPHY2CFG_DEFAULT                                          0x5030461c
#define PORTPHY3CFG_ADDR                                             0x000000b0
#define PORTPHY3CFG_DEFAULT                                          0x1c0f1907
#define PORTPHY4CFG_ADDR                                             0x000000b4
#define PORTPHY4CFG_DEFAULT                                          0x00000f15
#define PORTPHY5CFG_ADDR                                             0x000000b8
#define PORTPHY5CFG_DEFAULT                                          0x800c964a
#define PORTAXICFG_ADDR                                              0x000000bc
#define PORTAXICFG_DEFAULT                                           0x00410102
#define PORTAXICACHECTL_ADDR                                         0x000000c0
#define PORTAXICACHECTL_DEFAULT                                      0x00100010
#define PORTAXIPROTCTL_ADDR                                          0x000000c4
#define PORTAXIPROTCTL_DEFAULT                                       0x00000000
#define PORTRANSCFG_ADDR                                             0x000000c8
#define PORTRANSCFG_DEFAULT                                          0x08000016
#define PORTRANSSTAT_ADDR                                            0x000000cc
#define PORTRANSSTAT_DEFAULT                                         0x00000000
#define PORTLNKCFG0_ADDR                                             0x000000d0
#define PORTLNKCFG0_DEFAULT                                          0x3800ff34
#define PORTLNKCFG1_ADDR                                             0x000000d4
#define PORTLNKCFG1_DEFAULT                                          0x00000000
#define PORTLNKCFG2_ADDR                                             0x000000d8
#define PORTLNKCFG2_DEFAULT                                          0x00000000
#define PORTLNKSTAT0_ADDR                                            0x000000dc
#define PORTLNKSTAT0_DEFAULT                                         0x00000000
#define PORTLNKSTAT1_ADDR                                            0x000000e0
#define PORTLNKSTAT1_DEFAULT                                         0x00000000
#define PORTCMDCFG_ADDR                                              0x000000e4
#define PORTCMDCFG_DEFAULT                                           0x00000000
#define CLB0_ADDR                                                    0x00000100
#define CLB0_DEFAULT                                                 0x00000000
#define CLBU0_ADDR                                                   0x00000104
#define CLBU0_DEFAULT                                                0x00000000
#define FB0_ADDR                                                     0x00000108
#define FB0_DEFAULT                                                  0x00000000
#define FBU0_ADDR                                                    0x0000010c
#define FBU0_DEFAULT                                                 0x00000000
#define IS0_ADDR                                                     0x00000110
#define IS0_DEFAULT                                                  0x00000000
#define IE0_ADDR                                                     0x00000114
#define IE0_DEFAULT                                                  0x00000000
#define CMD0_ADDR                                                    0x00000118
#define CMD0_DEFAULT                                                 0x00000000
#define TFD0_ADDR                                                    0x00000120
#define TFD0_DEFAULT                                                 0x0000007f
#define SIG0_ADDR                                                    0x00000124
#define SIG0_DEFAULT                                                 0xffffffff
#define SSTS0_ADDR                                                   0x00000128
#define SSTS0_DEFAULT                                                0x00000000
#define SCTL0_ADDR                                                   0x0000012c
#define SCTL0_DEFAULT                                                0x00000000
#define SERR0_ADDR                                                   0x00000130
#define SERR0_DEFAULT                                                0x00000000
#define SACT0_ADDR                                                   0x00000134
#define SACT0_DEFAULT                                                0x00000000
#define CI0_ADDR                                                     0x00000138
#define CI0_DEFAULT                                                  0x00000000
#define SNTF0_ADDR                                                   0x0000013c
#define SNTF0_DEFAULT                                                0x00000000
#define FBS0_ADDR                                                    0x00000140
#define FBS0_DEFAULT                                                 0x00000000
#define CLB1_ADDR                                                    0x00000180
#define CLB1_DEFAULT                                                 0x00000000
#define CLBU1_ADDR                                                   0x00000184
#define CLBU1_DEFAULT                                                0x00000000
#define FB1_ADDR                                                     0x00000188
#define FB1_DEFAULT                                                  0x00000000
#define FBU1_ADDR                                                    0x0000018c
#define FBU1_DEFAULT                                                 0x00000000
#define IS1_ADDR                                                     0x00000190
#define IS1_DEFAULT                                                  0x00000000
#define IE1_ADDR                                                     0x00000194
#define IE1_DEFAULT                                                  0x00000000
#define CMD1_ADDR                                                    0x00000198
#define CMD1_DEFAULT                                                 0x00000000
#define TFD1_ADDR                                                    0x000001a0
#define TFD1_DEFAULT                                                 0x0000007f
#define SIG1_ADDR                                                    0x000001a4
#define SIG1_DEFAULT                                                 0xffffffff
#define SSTS1_ADDR                                                   0x000001a8
#define SSTS1_DEFAULT                                                0x00000000
#define SCTL1_ADDR                                                   0x000001ac
#define SCTL1_DEFAULT                                                0x00000000
#define SERR1_ADDR                                                   0x000001b0
#define SERR1_DEFAULT                                                0x00000000
#define SACT1_ADDR                                                   0x000001b4
#define SACT1_DEFAULT                                                0x00000000
#define CI1_ADDR                                                     0x000001b8
#define CI1_DEFAULT                                                  0x00000000
#define SNTF1_ADDR                                                   0x000001bc
#define SNTF1_DEFAULT                                                0x00000000
#define FBS1_ADDR                                                    0x000001c0
#define FBS1_DEFAULT                                                 0x00000000

/*      Register CAP    */
/*       Fields S64A     */
#define S64A_WIDTH                                                            1
#define S64A_SHIFT                                                           31
#define S64A_MASK                                                    0x80000000
#define S64A_RD(src)                                 (((src) & 0x80000000)>>31)
#define S64A_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SNCQ     */
#define SNCQ_WIDTH                                                            1
#define SNCQ_SHIFT                                                           30
#define SNCQ_MASK                                                    0x40000000
#define SNCQ_RD(src)                                 (((src) & 0x40000000)>>30)
#define SNCQ_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SSNTF    */
#define SSNTF_WIDTH                                                           1
#define SSNTF_SHIFT                                                          29
#define SSNTF_MASK                                                   0x20000000
#define SSNTF_RD(src)                                (((src) & 0x20000000)>>29)
#define SSNTF_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SMPS     */
#define SMPS_WIDTH                                                            1
#define SMPS_SHIFT                                                           28
#define SMPS_MASK                                                    0x10000000
#define SMPS_RD(src)                                 (((src) & 0x10000000)>>28)
#define SMPS_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SSS      */
#define SSS_WIDTH                                                             1
#define SSS_SHIFT                                                            27
#define SSS_MASK                                                     0x08000000
#define SSS_RD(src)                                  (((src) & 0x08000000)>>27)
#define SSS_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SALP     */
#define SALP_WIDTH                                                            1
#define SALP_SHIFT                                                           26
#define SALP_MASK                                                    0x04000000
#define SALP_RD(src)                                 (((src) & 0x04000000)>>26)
#define SALP_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SAL      */
#define SAL_WIDTH                                                             1
#define SAL_SHIFT                                                            25
#define SAL_MASK                                                     0x02000000
#define SAL_RD(src)                                  (((src) & 0x02000000)>>25)
#define SAL_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SCLO     */
#define SCLO_WIDTH                                                            1
#define SCLO_SHIFT                                                           24
#define SCLO_MASK                                                    0x01000000
#define SCLO_RD(src)                                 (((src) & 0x01000000)>>24)
#define SCLO_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields ISS      */
#define ISS_WIDTH                                                             4
#define ISS_SHIFT                                                            20
#define ISS_MASK                                                     0x00f00000
#define ISS_RD(src)                                  (((src) & 0x00f00000)>>20)
#define ISS_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields SAM      */
#define SAM_WIDTH                                                             1
#define SAM_SHIFT                                                            18
#define SAM_MASK                                                     0x00040000
#define SAM_RD(src)                                  (((src) & 0x00040000)>>18)
#define SAM_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SPM      */
#define SPM_WIDTH                                                             1
#define SPM_SHIFT                                                            17
#define SPM_MASK                                                     0x00020000
#define SPM_RD(src)                                  (((src) & 0x00020000)>>17)
#define SPM_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields FBSS     */
#define FBSS_WIDTH                                                            1
#define FBSS_SHIFT                                                           16
#define FBSS_MASK                                                    0x00010000
#define FBSS_RD(src)                                 (((src) & 0x00010000)>>16)
#define FBSS_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields PMD      */
#define PMD_WIDTH                                                             1
#undef PMD_SHIFT
#define PMD_SHIFT                                                            15
#undef PMD_MASK
#define PMD_MASK                                                     0x00008000
#define PMD_RD(src)                                  (((src) & 0x00008000)>>15)
#define PMD_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields SSC      */
#define SSC_WIDTH                                                             1
#define SSC_SHIFT                                                            14
#define SSC_MASK                                                     0x00004000
#define SSC_RD(src)                                  (((src) & 0x00004000)>>14)
#define SSC_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields PSC      */
#define PSC_WIDTH                                                             1
#define PSC_SHIFT                                                            13
#define PSC_MASK                                                     0x00002000
#define PSC_RD(src)                                  (((src) & 0x00002000)>>13)
#define PSC_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields NCS      */
#define NCS_WIDTH                                                             5
#define NCS_SHIFT                                                             8
#define NCS_MASK                                                     0x00001f00
#define NCS_RD(src)                                   (((src) & 0x00001f00)>>8)
#define NCS_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields CCCS     */
#define CCCS_WIDTH                                                            1
#define CCCS_SHIFT                                                            7
#define CCCS_MASK                                                    0x00000080
#define CCCS_RD(src)                                  (((src) & 0x00000080)>>7)
#define CCCS_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields EMS      */
#define EMS_WIDTH                                                             1
#define EMS_SHIFT                                                             6
#define EMS_MASK                                                     0x00000040
#define EMS_RD(src)                                   (((src) & 0x00000040)>>6)
#define EMS_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SXS      */
#define SXS_WIDTH                                                             1
#define SXS_SHIFT                                                             5
#define SXS_MASK                                                     0x00000020
#define SXS_RD(src)                                   (((src) & 0x00000020)>>5)
#define SXS_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields NP       */
#define NP_WIDTH                                                              5
#define NP_SHIFT                                                              0
#define NP_MASK                                                      0x0000001f
#define NP_RD(src)                                       (((src) & 0x0000001f))
#define NP_SET(dst,src) (((dst) & ~0x0000001f) | (((u32)(src)) & 0x0000001f))

/*      Register GHC    */
/*       Fields AE       */
#define AE_WIDTH                                                              1
#define AE_SHIFT                                                             31
#define AE_MASK                                                      0x80000000
#define AE_RD(src)                                   (((src) & 0x80000000)>>31)
#define AE_WR(src)                              (((u32)(src)<<31) & 0x80000000)
#define AE_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MRSM     */
#define MRSM_WIDTH                                                            1
#define MRSM_SHIFT                                                            2
#define MRSM_MASK                                                    0x00000004
#define MRSM_RD(src)                                  (((src) & 0x00000004)>>2)
#define MRSM_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define MRSM_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields IE       */
#define IE_WIDTH                                                              1
#define IE_SHIFT                                                              1
#define IE_MASK                                                      0x00000002
#define IE_RD(src)                                    (((src) & 0x00000002)>>1)
#define IE_WR(src)                               (((u32)(src)<<1) & 0x00000002)
#define IE_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields HR       */
#define HR_WIDTH                                                              1
#define HR_SHIFT                                                              0
#define HR_MASK                                                      0x00000001
#define HR_RD(src)                                       (((src) & 0x00000001))
#define HR_WR(src)                                  (((u32)(src)) & 0x00000001)
#define HR_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IS     */
/*       Fields IPS      */
#define IPS_WIDTH                                                            32
#define IPS_SHIFT                                                             0
#define IPS_MASK                                                     0xffffffff
#define IPS_RD(src)                                      (((src) & 0xffffffff))
#define IPS_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define IPS_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register PI     */
/*       Fields PI       */
#define PI_WIDTH                                                             32
#define PI_SHIFT                                                              0
#define PI_MASK                                                      0xffffffff
#define PI_RD(src)                                       (((src) & 0xffffffff))
#define PI_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VS     */
/*       Fields MJR      */
#define MJR_WIDTH                                                            16
#define MJR_SHIFT                                                            16
#define MJR_MASK                                                     0xffff0000
#define MJR_RD(src)                                  (((src) & 0xffff0000)>>16)
#define MJR_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields MNR      */
#define MNR_WIDTH                                                            16
#define MNR_SHIFT                                                             0
#define MNR_MASK                                                     0x0000ffff
#define MNR_RD(src)                                      (((src) & 0x0000ffff))
#define MNR_SET(dst,src) (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CCC_CTL        */
/*       Fields TV       */
#define TV_WIDTH                                                             16
#define TV_SHIFT                                                             16
#define TV_MASK                                                      0xffff0000
#define TV_RD(src)                                   (((src) & 0xffff0000)>>16)
#define TV_WR(src)                              (((u32)(src)<<16) & 0xffff0000)
#define TV_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields CC       */
#define CC_WIDTH                                                              8
#define CC_SHIFT                                                              8
#define CC_MASK                                                      0x0000ff00
#define CC_RD(src)                                    (((src) & 0x0000ff00)>>8)
#define CC_WR(src)                               (((u32)(src)<<8) & 0x0000ff00)
#define CC_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields INT      */
#define INT_WIDTH                                                             5
#define INT_SHIFT                                                             3
#define INT_MASK                                                     0x000000f8
#define INT_RD(src)                                   (((src) & 0x000000f8)>>3)
#define INT_WR(src)                              (((u32)(src)<<3) & 0x000000f8)
#define INT_SET(dst,src) \
                       (((dst) & ~0x000000f8) | (((u32)(src)<<3) & 0x000000f8))
/*       Fields EN       */
#define EN_WIDTH                                                              1
#define EN_SHIFT                                                              0
#define EN_MASK                                                      0x00000001
#define EN_RD(src)                                       (((src) & 0x00000001))
#define EN_WR(src)                                  (((u32)(src)) & 0x00000001)
#define EN_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CCC_PORTS      */
/*       Fields PRT      */
#define PRT_WIDTH                                                            32
#define PRT_SHIFT                                                             0
#define PRT_MASK                                                     0xffffffff
#define PRT_RD(src)                                      (((src) & 0xffffffff))
#define PRT_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define PRT_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register EM_LOC */
/*       Fields OFST     */
#define OFST_WIDTH                                                           16
#define OFST_SHIFT                                                           16
#define OFST_MASK                                                    0xffff0000
#define OFST_RD(src)                                 (((src) & 0xffff0000)>>16)
#define OFST_WR(src)                            (((u32)(src)<<16) & 0xffff0000)
#define OFST_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields SZ       */
#define SZ_WIDTH                                                             16
#define SZ_SHIFT                                                              0
#define SZ_MASK                                                      0x0000ffff
#define SZ_RD(src)                                       (((src) & 0x0000ffff))
#define SZ_WR(src)                                  (((u32)(src)) & 0x0000ffff)
#define SZ_SET(dst,src) (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register EM_CTL */
/*       Fields PM       */
#define PM_WIDTH                                                              1
#define PM_SHIFT                                                             27
#define PM_MASK                                                      0x08000000
#define PM_RD(src)                                   (((src) & 0x08000000)>>27)
#define PM_WR(src)                              (((u32)(src)<<27) & 0x08000000)
#define PM_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALHD     */
#define ALHD_WIDTH                                                            1
#define ALHD_SHIFT                                                           26
#define ALHD_MASK                                                    0x04000000
#define ALHD_RD(src)                                 (((src) & 0x04000000)>>26)
#define ALHD_WR(src)                            (((u32)(src)<<26) & 0x04000000)
#define ALHD_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields XMT      */
#define XMT_WIDTH                                                             1
#define XMT_SHIFT                                                            25
#define XMT_MASK                                                     0x02000000
#define XMT_RD(src)                                  (((src) & 0x02000000)>>25)
#define XMT_WR(src)                             (((u32)(src)<<25) & 0x02000000)
#define XMT_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SMB      */
#define SMB_WIDTH                                                             1
#define SMB_SHIFT                                                            24
#define SMB_MASK                                                     0x01000000
#define SMB_RD(src)                                  (((src) & 0x01000000)>>24)
#define SMB_WR(src)                             (((u32)(src)<<24) & 0x01000000)
#define SMB_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SGPIO    */
#define SGPIO_WIDTH                                                           1
#define SGPIO_SHIFT                                                          19
#define SGPIO_MASK                                                   0x00080000
#define SGPIO_RD(src)                                (((src) & 0x00080000)>>19)
#define SGPIO_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define SGPIO_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SES2     */
#define SES2_WIDTH                                                            1
#define SES2_SHIFT                                                           18
#define SES2_MASK                                                    0x00040000
#define SES2_RD(src)                                 (((src) & 0x00040000)>>18)
#define SES2_WR(src)                            (((u32)(src)<<18) & 0x00040000)
#define SES2_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SAFTE    */
#define SAFTE_WIDTH                                                           1
#define SAFTE_SHIFT                                                          17
#define SAFTE_MASK                                                   0x00020000
#define SAFTE_RD(src)                                (((src) & 0x00020000)>>17)
#define SAFTE_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define SAFTE_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields LED      */
#define LED_WIDTH                                                             1
#define LED_SHIFT                                                            16
#define LED_MASK                                                     0x00010000
#define LED_RD(src)                                  (((src) & 0x00010000)>>16)
#define LED_WR(src)                             (((u32)(src)<<16) & 0x00010000)
#define LED_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields RST      */
#define RST_WIDTH                                                             1
#define RST_SHIFT                                                             9
#define RST_MASK                                                     0x00000200
#define RST_RD(src)                                   (((src) & 0x00000200)>>9)
#define RST_WR(src)                              (((u32)(src)<<9) & 0x00000200)
#define RST_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TM       */
#define TM_WIDTH                                                              1
#define TM_SHIFT                                                              8
#define TM_MASK                                                      0x00000100
#define TM_RD(src)                                    (((src) & 0x00000100)>>8)
#define TM_WR(src)                               (((u32)(src)<<8) & 0x00000100)
#define TM_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MR       */
#define MR_WIDTH                                                              1
#define MR_SHIFT                                                              0
#define MR_MASK                                                      0x00000001
#define MR_RD(src)                                       (((src) & 0x00000001))
#define MR_WR(src)                                  (((u32)(src)) & 0x00000001)
#define MR_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CAP2   */
/*       Fields APST     */
#define APST2_WIDTH                                                           1
#define APST2_SHIFT                                                           2
#define APST2_MASK                                                   0x00000004
#define APST2_RD(src)                                 (((src) & 0x00000004)>>2)
#define APST2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields NVMP     */
#define NVMP2_WIDTH                                                           1
#define NVMP2_SHIFT                                                           1
#define NVMP2_MASK                                                   0x00000002
#define NVMP2_RD(src)                                 (((src) & 0x00000002)>>1)
#define NVMP2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields BOH      */
#define BOH2_WIDTH                                                            1
#define BOH2_SHIFT                                                            0
#define BOH2_MASK                                                    0x00000001
#define BOH2_RD(src)                                     (((src) & 0x00000001))
#define BOH2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BOHC   */
/*       Fields BB       */
#define BB_WIDTH                                                              1
#define BB_SHIFT                                                              4
#define BB_MASK                                                      0x00000010
#define BB_RD(src)                                    (((src) & 0x00000010)>>4)
#define BB_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields OOC      */
#define OOC_WIDTH                                                             1
#define OOC_SHIFT                                                             3
#define OOC_MASK                                                     0x00000008
#define OOC_RD(src)                                   (((src) & 0x00000008)>>3)
#define OOC_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SOOE     */
#define SOOE_WIDTH                                                            1
#define SOOE_SHIFT                                                            2
#define SOOE_MASK                                                    0x00000004
#define SOOE_RD(src)                                  (((src) & 0x00000004)>>2)
#define SOOE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields OOS      */
#define OOS_WIDTH                                                             1
#define OOS_SHIFT                                                             1
#define OOS_MASK                                                     0x00000002
#define OOS_RD(src)                                   (((src) & 0x00000002)>>1)
#define OOS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields BOS      */
#define BOS_WIDTH                                                             1
#define BOS_SHIFT                                                             0
#define BOS_MASK                                                     0x00000001
#define BOS_RD(src)                                      (((src) & 0x00000001))
#define BOS_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BIST_ERR       */
/*       Fields BISTFAIL         */
#define BISTFAIL_WIDTH                                                        1
#define BISTFAIL_SHIFT                                                        0
#define BISTFAIL_MASK                                                0x00000001
#define BISTFAIL_RD(src)                                 (((src) & 0x00000001))
#define BISTFAIL_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register P0SERCTL       */
/*       Fields SERBSY   */
#define SERBSY_WIDTH                                                          1
#define SERBSY_SHIFT                                                         31
#define SERBSY_MASK                                                  0x80000000
#define SERBSY_RD(src)                               (((src) & 0x80000000)>>31)
#define SERBSY_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define SERBSY_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SERRW    */
#define SERRW_WIDTH                                                           1
#define SERRW_SHIFT                                                          24
#define SERRW_MASK                                                   0x01000000
#define SERRW_RD(src)                                (((src) & 0x01000000)>>24)
#define SERRW_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define SERRW_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SERDATA  */
#define SERDATA_WIDTH                                                         8
#define SERDATA_SHIFT                                                        16
#define SERDATA_MASK                                                 0x00ff0000
#define SERDATA_RD(src)                              (((src) & 0x00ff0000)>>16)
#define SERDATA_WR(src)                         (((u32)(src)<<16) & 0x00ff0000)
#define SERDATA_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields SERADDR  */
#define SERADDR_WIDTH                                                        16
#define SERADDR_SHIFT                                                         0
#define SERADDR_MASK                                                 0x0000ffff
#define SERADDR_RD(src)                                  (((src) & 0x0000ffff))
#define SERADDR_WR(src)                             (((u32)(src)) & 0x0000ffff)
#define SERADDR_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register PORTCFG        */
/*       Fields POSTSCAL         */
#define POSTSCAL_WIDTH                                                       12
#define POSTSCAL_SHIFT                                                       20
#define POSTSCAL_MASK                                                0xfff00000
#define POSTSCAL_RD(src)                             (((src) & 0xfff00000)>>20)
#define POSTSCAL_WR(src)                        (((u32)(src)<<20) & 0xfff00000)
#define POSTSCAL_SET(dst,src) \
                      (((dst) & ~0xfff00000) | (((u32)(src)<<20) & 0xfff00000))
/*       Fields PRESCAL  */
#define PRESCAL_WIDTH                                                         8
#define PRESCAL_SHIFT                                                        12
#define PRESCAL_MASK                                                 0x000ff000
#define PRESCAL_RD(src)                              (((src) & 0x000ff000)>>12)
#define PRESCAL_WR(src)                         (((u32)(src)<<12) & 0x000ff000)
#define PRESCAL_SET(dst,src) \
                      (((dst) & ~0x000ff000) | (((u32)(src)<<12) & 0x000ff000))
/*       Fields CISE     */
#define CISE_WIDTH                                                            1
#define CISE_SHIFT                                                            8
#define CISE_MASK                                                    0x00000100
#define CISE_RD(src)                                  (((src) & 0x00000100)>>8)
#define CISE_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define CISE_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields PORTADDR         */
#define PORTADDR_WIDTH                                                        6
#define PORTADDR_SHIFT                                                        0
#define PORTADDR_MASK                                                0x0000003f
#define PORTADDR_RD(src)                                 (((src) & 0x0000003f))
#define PORTADDR_WR(src)                            (((u32)(src)) & 0x0000003f)
#define PORTADDR_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTPHY1CFG    */
/*       Fields FIXSPDEN         */
#define FIXSPDEN_WIDTH                                                        1
#define FIXSPDEN_SHIFT                                                       31
#define FIXSPDEN_MASK                                                0x80000000
#define FIXSPDEN_RD(src)                             (((src) & 0x80000000)>>31)
#define FIXSPDEN_WR(src)                        (((u32)(src)<<31) & 0x80000000)
#define FIXSPDEN_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields CMDSLMBREN       */
#define CMDSLMBREN_WIDTH                                                      1
#define CMDSLMBREN_SHIFT                                                     30
#define CMDSLMBREN_MASK                                              0x40000000
#define CMDSLMBREN_RD(src)                           (((src) & 0x40000000)>>30)
#define CMDSLMBREN_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define CMDSLMBREN_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields OOBSEL   */
#define OOBSEL_WIDTH                                                          1
#define OOBSEL_SHIFT                                                         29
#define OOBSEL_MASK                                                  0x20000000
#define OOBSEL_RD(src)                               (((src) & 0x20000000)>>29)
#define OOBSEL_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define OOBSEL_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SERSLMBRSEL      */
#define SERSLMBRSEL_WIDTH                                                     1
#define SERSLMBRSEL_SHIFT                                                    28
#define SERSLMBRSEL_MASK                                             0x10000000
#define SERSLMBRSEL_RD(src)                          (((src) & 0x10000000)>>28)
#define SERSLMBRSEL_WR(src)                     (((u32)(src)<<28) & 0x10000000)
#define SERSLMBRSEL_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields PCCLK    */
#define PCCLK_WIDTH                                                           1
#define PCCLK_SHIFT                                                          27
#define PCCLK_MASK                                                   0x08000000
#define PCCLK_RD(src)                                (((src) & 0x08000000)>>27)
#define PCCLK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields BISTPATTNA       */
#define BISTPATTNA_WIDTH                                                      1
#define BISTPATTNA_SHIFT                                                     26
#define BISTPATTNA_MASK                                              0x04000000
#define BISTPATTNA_RD(src)                           (((src) & 0x04000000)>>26)
#define BISTPATTNA_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define BISTPATTNA_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields BISTCLRERR       */
#define BISTCLRERR_WIDTH                                                      1
#define BISTCLRERR_SHIFT                                                     25
#define BISTCLRERR_MASK                                              0x02000000
#define BISTCLRERR_RD(src)                           (((src) & 0x02000000)>>25)
#define BISTCLRERR_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define BISTCLRERR_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields BISTPATTEN       */
#define BISTPATTEN_WIDTH                                                      1
#define BISTPATTEN_SHIFT                                                     24
#define BISTPATTEN_MASK                                              0x01000000
#define BISTPATTEN_RD(src)                           (((src) & 0x01000000)>>24)
#define BISTPATTEN_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define BISTPATTEN_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields BISTPATTSEL      */
#define BISTPATTSEL_WIDTH                                                     3
#define BISTPATTSEL_SHIFT                                                    21
#define BISTPATTSEL_MASK                                             0x00e00000
#define BISTPATTSEL_RD(src)                          (((src) & 0x00e00000)>>21)
#define BISTPATTSEL_WR(src)                     (((u32)(src)<<21) & 0x00e00000)
#define BISTPATTSEL_SET(dst,src) \
                      (((dst) & ~0x00e00000) | (((u32)(src)<<21) & 0x00e00000))
/*       Fields FRCPHYRDY        */
#define FRCPHYRDY_WIDTH                                                       1
#define FRCPHYRDY_SHIFT                                                      20
#define FRCPHYRDY_MASK                                               0x00100000
#define FRCPHYRDY_RD(src)                            (((src) & 0x00100000)>>20)
#define FRCPHYRDY_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define FRCPHYRDY_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields ALIGNWAIT        */
#define ALIGNWAIT_WIDTH                                                      17
#define ALIGNWAIT_SHIFT                                                       0
#define ALIGNWAIT_MASK                                               0x0001ffff
#define ALIGNWAIT_RD(src)                                (((src) & 0x0001ffff))
#define ALIGNWAIT_WR(src)                           (((u32)(src)) & 0x0001ffff)
#define ALIGNWAIT_SET(dst,src) \
                          (((dst) & ~0x0001ffff) | (((u32)(src)) & 0x0001ffff))

/*      Register PORTPHY2CFG    */
/*       Fields COMINITNEG       */
#define COMINITNEG_WIDTH                                                      8
#define COMINITNEG_SHIFT                                                     24
#define COMINITNEG_MASK                                              0xff000000
#define COMINITNEG_RD(src)                           (((src) & 0xff000000)>>24)
#define COMINITNEG_WR(src)                      (((u32)(src)<<24) & 0xff000000)
#define COMINITNEG_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields COMINITGAPNOM    */
#define COMINITGAPNOM_WIDTH                                                   8
#define COMINITGAPNOM_SHIFT                                                  16
#define COMINITGAPNOM_MASK                                           0x00ff0000
#define COMINITGAPNOM_RD(src)                        (((src) & 0x00ff0000)>>16)
#define COMINITGAPNOM_WR(src)                   (((u32)(src)<<16) & 0x00ff0000)
#define COMINITGAPNOM_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields COMINITGAPMAX    */
#define COMINITGAPMAX_WIDTH                                                   8
#define COMINITGAPMAX_SHIFT                                                   8
#define COMINITGAPMAX_MASK                                           0x0000ff00
#define COMINITGAPMAX_RD(src)                         (((src) & 0x0000ff00)>>8)
#define COMINITGAPMAX_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define COMINITGAPMAX_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMINITGAPMIN    */
#define COMINITGAPMIN_WIDTH                                                   8
#define COMINITGAPMIN_SHIFT                                                   0
#define COMINITGAPMIN_MASK                                           0x000000ff
#define COMINITGAPMIN_RD(src)                            (((src) & 0x000000ff))
#define COMINITGAPMIN_WR(src)                       (((u32)(src)) & 0x000000ff)
#define COMINITGAPMIN_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY3CFG    */
/*       Fields COMWAKENEG       */
#define COMWAKENEG_WIDTH                                                      8
#define COMWAKENEG_SHIFT                                                     24
#define COMWAKENEG_MASK                                              0xff000000
#define COMWAKENEG_RD(src)                           (((src) & 0xff000000)>>24)
#define COMWAKENEG_WR(src)                      (((u32)(src)<<24) & 0xff000000)
#define COMWAKENEG_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields COMWAKEGAPNOM    */
#define COMWAKEGAPNOM_WIDTH                                                   8
#define COMWAKEGAPNOM_SHIFT                                                  16
#define COMWAKEGAPNOM_MASK                                           0x00ff0000
#define COMWAKEGAPNOM_RD(src)                        (((src) & 0x00ff0000)>>16)
#define COMWAKEGAPNOM_WR(src)                   (((u32)(src)<<16) & 0x00ff0000)
#define COMWAKEGAPNOM_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields COMWAKEGAPMAX    */
#define COMWAKEGAPMAX_WIDTH                                                   8
#define COMWAKEGAPMAX_SHIFT                                                   8
#define COMWAKEGAPMAX_MASK                                           0x0000ff00
#define COMWAKEGAPMAX_RD(src)                         (((src) & 0x0000ff00)>>8)
#define COMWAKEGAPMAX_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define COMWAKEGAPMAX_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMWAKEGAPMIN    */
#define COMWAKEGAPMIN_WIDTH                                                   8
#define COMWAKEGAPMIN_SHIFT                                                   0
#define COMWAKEGAPMIN_MASK                                           0x000000ff
#define COMWAKEGAPMIN_RD(src)                            (((src) & 0x000000ff))
#define COMWAKEGAPMIN_WR(src)                       (((u32)(src)) & 0x000000ff)
#define COMWAKEGAPMIN_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY4CFG    */
/*       Fields COMBURSTNOM      */
#define COMBURSTNOM_WIDTH                                                     8
#define COMBURSTNOM_SHIFT                                                     8
#define COMBURSTNOM_MASK                                             0x0000ff00
#define COMBURSTNOM_RD(src)                           (((src) & 0x0000ff00)>>8)
#define COMBURSTNOM_WR(src)                      (((u32)(src)<<8) & 0x0000ff00)
#define COMBURSTNOM_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMBURSTMAX      */
#define COMBURSTMAX_WIDTH                                                     8
#define COMBURSTMAX_SHIFT                                                     0
#define COMBURSTMAX_MASK                                             0x000000ff
#define COMBURSTMAX_RD(src)                              (((src) & 0x000000ff))
#define COMBURSTMAX_WR(src)                         (((u32)(src)) & 0x000000ff)
#define COMBURSTMAX_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY5CFG    */
/*       Fields RTCHG    */
#define RTCHG_WIDTH                                                          12
#define RTCHG_SHIFT                                                          20
#define RTCHG_MASK                                                   0xfff00000
#define RTCHG_RD(src)                                (((src) & 0xfff00000)>>20)
#define RTCHG_WR(src)                           (((u32)(src)<<20) & 0xfff00000)
#define RTCHG_SET(dst,src) \
                      (((dst) & ~0xfff00000) | (((u32)(src)<<20) & 0xfff00000))
/*       Fields RTRYINT  */
#define RTRYINT_WIDTH                                                        20
#define RTRYINT_SHIFT                                                         0
#define RTRYINT_MASK                                                 0x000fffff
#define RTRYINT_RD(src)                                  (((src) & 0x000fffff))
#define RTRYINT_WR(src)                             (((u32)(src)) & 0x000fffff)
#define RTRYINT_SET(dst,src) \
                          (((dst) & ~0x000fffff) | (((u32)(src)) & 0x000fffff))

/*      Register PORTAXICFG     */
/*       Fields ADDR_OVR         */
#define ADDR_OVR_WIDTH                                                        1
#define ADDR_OVR_SHIFT                                                       25
#define ADDR_OVR_MASK                                                0x02000000
#define ADDR_OVR_RD(src)                             (((src) & 0x02000000)>>25)
#define ADDR_OVR_WR(src)                        (((u32)(src)<<25) & 0x02000000)
#define ADDR_OVR_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields EN_CONTEXT       */
#define EN_CONTEXT_WIDTH                                                      1
#define EN_CONTEXT_SHIFT                                                     24
#define EN_CONTEXT_MASK                                              0x01000000
#define EN_CONTEXT_RD(src)                           (((src) & 0x01000000)>>24)
#define EN_CONTEXT_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define EN_CONTEXT_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields OUTTRANS         */
#define OUTTRANS_WIDTH                                                        4
#define OUTTRANS_SHIFT                                                       20
#define OUTTRANS_MASK                                                0x00f00000
#define OUTTRANS_RD(src)                             (((src) & 0x00f00000)>>20)
#define OUTTRANS_WR(src)                        (((u32)(src)<<20) & 0x00f00000)
#define OUTTRANS_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields DATAMARID        */
#define DATAMARID_WIDTH                                                       4
#define DATAMARID_SHIFT                                                      16
#define DATAMARID_MASK                                               0x000f0000
#define DATAMARID_RD(src)                            (((src) & 0x000f0000)>>16)
#define DATAMARID_WR(src)                       (((u32)(src)<<16) & 0x000f0000)
#define DATAMARID_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields NDATAMARID       */
#define NDATAMARID_WIDTH                                                      4
#define NDATAMARID_SHIFT                                                     12
#define NDATAMARID_MASK                                              0x0000f000
#define NDATAMARID_RD(src)                           (((src) & 0x0000f000)>>12)
#define NDATAMARID_WR(src)                      (((u32)(src)<<12) & 0x0000f000)
#define NDATAMARID_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DATAMAWID        */
#define DATAMAWID_WIDTH                                                       4
#define DATAMAWID_SHIFT                                                       8
#define DATAMAWID_MASK                                               0x00000f00
#define DATAMAWID_RD(src)                             (((src) & 0x00000f00)>>8)
#define DATAMAWID_WR(src)                        (((u32)(src)<<8) & 0x00000f00)
#define DATAMAWID_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields NDATAMAWID       */
#define NDATAMAWID_WIDTH                                                      4
#define NDATAMAWID_SHIFT                                                      4
#define NDATAMAWID_MASK                                              0x000000f0
#define NDATAMAWID_RD(src)                            (((src) & 0x000000f0)>>4)
#define NDATAMAWID_WR(src)                       (((u32)(src)<<4) & 0x000000f0)
#define NDATAMAWID_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields AXIDATAWID       */
#define AXIDATAWID_WIDTH                                                      2
#define AXIDATAWID_SHIFT                                                      0
#define AXIDATAWID_MASK                                              0x00000003
#define AXIDATAWID_RD(src)                               (((src) & 0x00000003))
#define AXIDATAWID_WR(src)                          (((u32)(src)) & 0x00000003)
#define AXIDATAWID_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register PORTAXICACHECTL        */
/*       Fields ARCACHEEN        */
#define ARCACHEEN_WIDTH                                                       1
#define ARCACHEEN_SHIFT                                                      29
#define ARCACHEEN_MASK                                               0x20000000
#define ARCACHEEN_RD(src)                            (((src) & 0x20000000)>>29)
#define ARCACHEEN_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define ARCACHEEN_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields AWCACHEEN        */
#define AWCACHEEN_WIDTH                                                       1
#define AWCACHEEN_SHIFT                                                      28
#define AWCACHEEN_MASK                                               0x10000000
#define AWCACHEEN_RD(src)                            (((src) & 0x10000000)>>28)
#define AWCACHEEN_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define AWCACHEEN_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields AWCACHEFIS       */
#define AWCACHEFIS_WIDTH                                                      4
#define AWCACHEFIS_SHIFT                                                     24
#define AWCACHEFIS_MASK                                              0x0f000000
#define AWCACHEFIS_RD(src)                           (((src) & 0x0f000000)>>24)
#define AWCACHEFIS_WR(src)                      (((u32)(src)<<24) & 0x0f000000)
#define AWCACHEFIS_SET(dst,src) \
                      (((dst) & ~0x0f000000) | (((u32)(src)<<24) & 0x0f000000))
/*       Fields AWCACHEDATA      */
#define AWCACHEDATA_WIDTH                                                     4
#define AWCACHEDATA_SHIFT                                                    20
#define AWCACHEDATA_MASK                                             0x00f00000
#define AWCACHEDATA_RD(src)                          (((src) & 0x00f00000)>>20)
#define AWCACHEDATA_WR(src)                     (((u32)(src)<<20) & 0x00f00000)
#define AWCACHEDATA_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields AWCACHEDATALAST  */
#define AWCACHEDATALAST_WIDTH                                                 4
#define AWCACHEDATALAST_SHIFT                                                16
#define AWCACHEDATALAST_MASK                                         0x000f0000
#define AWCACHEDATALAST_RD(src)                      (((src) & 0x000f0000)>>16)
#define AWCACHEDATALAST_WR(src)                 (((u32)(src)<<16) & 0x000f0000)
#define AWCACHEDATALAST_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ARCACHEPRD       */
#define ARCACHEPRD_WIDTH                                                      4
#define ARCACHEPRD_SHIFT                                                     12
#define ARCACHEPRD_MASK                                              0x0000f000
#define ARCACHEPRD_RD(src)                           (((src) & 0x0000f000)>>12)
#define ARCACHEPRD_WR(src)                      (((u32)(src)<<12) & 0x0000f000)
#define ARCACHEPRD_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields ARCACHEHEADER    */
#define ARCACHEHEADER_WIDTH                                                   4
#define ARCACHEHEADER_SHIFT                                                   8
#define ARCACHEHEADER_MASK                                           0x00000f00
#define ARCACHEHEADER_RD(src)                         (((src) & 0x00000f00)>>8)
#define ARCACHEHEADER_WR(src)                    (((u32)(src)<<8) & 0x00000f00)
#define ARCACHEHEADER_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields ARCACHEFIS       */
#define ARCACHEFIS_WIDTH                                                      4
#define ARCACHEFIS_SHIFT                                                      4
#define ARCACHEFIS_MASK                                              0x000000f0
#define ARCACHEFIS_RD(src)                            (((src) & 0x000000f0)>>4)
#define ARCACHEFIS_WR(src)                       (((u32)(src)<<4) & 0x000000f0)
#define ARCACHEFIS_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields ARCACHEATAPI     */
#define ARCACHEATAPI_WIDTH                                                    4
#define ARCACHEATAPI_SHIFT                                                    0
#define ARCACHEATAPI_MASK                                            0x0000000f
#define ARCACHEATAPI_RD(src)                             (((src) & 0x0000000f))
#define ARCACHEATAPI_WR(src)                        (((u32)(src)) & 0x0000000f)
#define ARCACHEATAPI_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register PORTAXIPROTCTL */
/*       Fields ARPROTEN         */
#define ARPROTEN_WIDTH                                                        1
#define ARPROTEN_SHIFT                                                       29
#define ARPROTEN_MASK                                                0x20000000
#define ARPROTEN_RD(src)                             (((src) & 0x20000000)>>29)
#define ARPROTEN_WR(src)                        (((u32)(src)<<29) & 0x20000000)
#define ARPROTEN_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields AWPROTEN         */
#define AWPROTEN_WIDTH                                                        1
#define AWPROTEN_SHIFT                                                       28
#define AWPROTEN_MASK                                                0x10000000
#define AWPROTEN_RD(src)                             (((src) & 0x10000000)>>28)
#define AWPROTEN_WR(src)                        (((u32)(src)<<28) & 0x10000000)
#define AWPROTEN_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields AWPROTFIS        */
#define AWPROTFIS_WIDTH                                                       3
#define AWPROTFIS_SHIFT                                                      24
#define AWPROTFIS_MASK                                               0x07000000
#define AWPROTFIS_RD(src)                            (((src) & 0x07000000)>>24)
#define AWPROTFIS_WR(src)                       (((u32)(src)<<24) & 0x07000000)
#define AWPROTFIS_SET(dst,src) \
                      (((dst) & ~0x07000000) | (((u32)(src)<<24) & 0x07000000))
/*       Fields AWPROTDATA       */
#define AWPROTDATA_WIDTH                                                      3
#define AWPROTDATA_SHIFT                                                     20
#define AWPROTDATA_MASK                                              0x00700000
#define AWPROTDATA_RD(src)                           (((src) & 0x00700000)>>20)
#define AWPROTDATA_WR(src)                      (((u32)(src)<<20) & 0x00700000)
#define AWPROTDATA_SET(dst,src) \
                      (((dst) & ~0x00700000) | (((u32)(src)<<20) & 0x00700000))
/*       Fields AWPROTDATALAST   */
#define AWPROTDATALAST_WIDTH                                                  3
#define AWPROTDATALAST_SHIFT                                                 16
#define AWPROTDATALAST_MASK                                          0x00070000
#define AWPROTDATALAST_RD(src)                       (((src) & 0x00070000)>>16)
#define AWPROTDATALAST_WR(src)                  (((u32)(src)<<16) & 0x00070000)
#define AWPROTDATALAST_SET(dst,src) \
                      (((dst) & ~0x00070000) | (((u32)(src)<<16) & 0x00070000))
/*       Fields ARPROTPRD        */
#define ARPROTPRD_WIDTH                                                       3
#define ARPROTPRD_SHIFT                                                      12
#define ARPROTPRD_MASK                                               0x00007000
#define ARPROTPRD_RD(src)                            (((src) & 0x00007000)>>12)
#define ARPROTPRD_WR(src)                       (((u32)(src)<<12) & 0x00007000)
#define ARPROTPRD_SET(dst,src) \
                      (((dst) & ~0x00007000) | (((u32)(src)<<12) & 0x00007000))
/*       Fields ARPROTHEADER     */
#define ARPROTHEADER_WIDTH                                                    3
#define ARPROTHEADER_SHIFT                                                    8
#define ARPROTHEADER_MASK                                            0x00000700
#define ARPROTHEADER_RD(src)                          (((src) & 0x00000700)>>8)
#define ARPROTHEADER_WR(src)                     (((u32)(src)<<8) & 0x00000700)
#define ARPROTHEADER_SET(dst,src) \
                       (((dst) & ~0x00000700) | (((u32)(src)<<8) & 0x00000700))
/*       Fields ARPROTFIS        */
#define ARPROTFIS_WIDTH                                                       3
#define ARPROTFIS_SHIFT                                                       4
#define ARPROTFIS_MASK                                               0x00000070
#define ARPROTFIS_RD(src)                             (((src) & 0x00000070)>>4)
#define ARPROTFIS_WR(src)                        (((u32)(src)<<4) & 0x00000070)
#define ARPROTFIS_SET(dst,src) \
                       (((dst) & ~0x00000070) | (((u32)(src)<<4) & 0x00000070))
/*       Fields ARPROTATAPI      */
#define ARPROTATAPI_WIDTH                                                     3
#define ARPROTATAPI_SHIFT                                                     0
#define ARPROTATAPI_MASK                                             0x00000007
#define ARPROTATAPI_RD(src)                              (((src) & 0x00000007))
#define ARPROTATAPI_WR(src)                         (((u32)(src)) & 0x00000007)
#define ARPROTATAPI_SET(dst,src) \
                          (((dst) & ~0x00000007) | (((u32)(src)) & 0x00000007))

/*      Register PORTRANSCFG    */
/*       Fields UNKNOWN  */
#define UNKNOWN_WIDTH                                                         1
#define UNKNOWN_SHIFT                                                        27
#define UNKNOWN_MASK                                                 0x08000000
#define UNKNOWN_RD(src)                              (((src) & 0x08000000)>>27)
#define UNKNOWN_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields RXWATERMARK      */
#define RXWATERMARK_WIDTH                                                     7
#define RXWATERMARK_SHIFT                                                     0
#define RXWATERMARK_MASK                                             0x0000007f
#define RXWATERMARK_RD(src)                              (((src) & 0x0000007f))
#define RXWATERMARK_WR(src)                         (((u32)(src)) & 0x0000007f)
#define RXWATERMARK_SET(dst,src) \
                          (((dst) & ~0x0000007f) | (((u32)(src)) & 0x0000007f))

/*      Register PORTRANSSTAT   */
/*       Fields TXSM     */
#define TXSM_WIDTH                                                            8
#define TXSM_SHIFT                                                            8
#define TXSM_MASK                                                    0x0000ff00
#define TXSM_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define TXSM_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields RXSM     */
#define RXSM_WIDTH                                                            8
#define RXSM_SHIFT                                                            0
#define RXSM_MASK                                                    0x000000ff
#define RXSM_RD(src)                                     (((src) & 0x000000ff))
#define RXSM_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTLNKCFG0    */
/*       Fields PMPRIMRATAACK    */
#define PMPRIMRATAACK0_WIDTH                                                  5
#define PMPRIMRATAACK0_SHIFT                                                 27
#define PMPRIMRATAACK0_MASK                                          0xf8000000
#define PMPRIMRATAACK0_RD(src)                       (((src) & 0xf8000000)>>27)
#define PMPRIMRATAACK0_WR(src)                  (((u32)(src)<<27) & 0xf8000000)
#define PMPRIMRATAACK0_SET(dst,src) \
                      (((dst) & ~0xf8000000) | (((u32)(src)<<27) & 0xf8000000))
/*       Fields PRIMOVERRIDEEN   */
#define PRIMOVERRIDEEN0_WIDTH                                                 1
#define PRIMOVERRIDEEN0_SHIFT                                                26
#define PRIMOVERRIDEEN0_MASK                                         0x04000000
#define PRIMOVERRIDEEN0_RD(src)                      (((src) & 0x04000000)>>26)
#define PRIMOVERRIDEEN0_WR(src)                 (((u32)(src)<<26) & 0x04000000)
#define PRIMOVERRIDEEN0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields PHYRDYTIMER      */
#define PHYRDYTIMER0_WIDTH                                                   10
#define PHYRDYTIMER0_SHIFT                                                   16
#define PHYRDYTIMER0_MASK                                            0x03ff0000
#define PHYRDYTIMER0_RD(src)                         (((src) & 0x03ff0000)>>16)
#define PHYRDYTIMER0_WR(src)                    (((u32)(src)<<16) & 0x03ff0000)
#define PHYRDYTIMER0_SET(dst,src) \
                      (((dst) & ~0x03ff0000) | (((u32)(src)<<16) & 0x03ff0000))
/*       Fields ALIGNINSRATE     */
#define ALIGNINSRATE0_WIDTH                                                   8
#define ALIGNINSRATE0_SHIFT                                                   8
#define ALIGNINSRATE0_MASK                                           0x0000ff00
#define ALIGNINSRATE0_RD(src)                         (((src) & 0x0000ff00)>>8)
#define ALIGNINSRATE0_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define ALIGNINSRATE0_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields PHYNRDYEN        */
#define PHYNRDYEN0_WIDTH                                                      1
#define PHYNRDYEN0_SHIFT                                                      7
#define PHYNRDYEN0_MASK                                              0x00000080
#define PHYNRDYEN0_RD(src)                            (((src) & 0x00000080)>>7)
#define PHYNRDYEN0_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define PHYNRDYEN0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields ALIGN4SEND       */
#define ALIGN4SEND0_WIDTH                                                     1
#define ALIGN4SEND0_SHIFT                                                     6
#define ALIGN4SEND0_MASK                                             0x00000040
#define ALIGN4SEND0_RD(src)                           (((src) & 0x00000040)>>6)
#define ALIGN4SEND0_WR(src)                      (((u32)(src)<<6) & 0x00000040)
#define ALIGN4SEND0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields RXSCRMBLEN       */
#define RXSCRMBLEN0_WIDTH                                                     1
#define RXSCRMBLEN0_SHIFT                                                     5
#define RXSCRMBLEN0_MASK                                             0x00000020
#define RXSCRMBLEN0_RD(src)                           (((src) & 0x00000020)>>5)
#define RXSCRMBLEN0_WR(src)                      (((u32)(src)<<5) & 0x00000020)
#define RXSCRMBLEN0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TXSCRMBLEN       */
#define TXSCRMBLEN0_WIDTH                                                     1
#define TXSCRMBLEN0_SHIFT                                                     4
#define TXSCRMBLEN0_MASK                                             0x00000010
#define TXSCRMBLEN0_RD(src)                           (((src) & 0x00000010)>>4)
#define TXSCRMBLEN0_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define TXSCRMBLEN0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TXPRIMJUNK       */
#define TXPRIMJUNK0_WIDTH                                                     1
#define TXPRIMJUNK0_SHIFT                                                     3
#define TXPRIMJUNK0_MASK                                             0x00000008
#define TXPRIMJUNK0_RD(src)                           (((src) & 0x00000008)>>3)
#define TXPRIMJUNK0_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define TXPRIMJUNK0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields TXCONT   */
#define TXCONT0_WIDTH                                                         1
#define TXCONT0_SHIFT                                                         2
#define TXCONT0_MASK                                                 0x00000004
#define TXCONT0_RD(src)                               (((src) & 0x00000004)>>2)
#define TXCONT0_WR(src)                          (((u32)(src)<<2) & 0x00000004)
#define TXCONT0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields RXBADCRC         */
#define RXBADCRC0_WIDTH                                                       1
#define RXBADCRC0_SHIFT                                                       1
#define RXBADCRC0_MASK                                               0x00000002
#define RXBADCRC0_RD(src)                             (((src) & 0x00000002)>>1)
#define RXBADCRC0_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define RXBADCRC0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields TXBADCRC         */
#define TXBADCRC0_WIDTH                                                       1
#define TXBADCRC0_SHIFT                                                       0
#define TXBADCRC0_MASK                                               0x00000001
#define TXBADCRC0_RD(src)                                (((src) & 0x00000001))
#define TXBADCRC0_WR(src)                           (((u32)(src)) & 0x00000001)
#define TXBADCRC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register PORTLNKCFG1    */
/*       Fields CD       */
#define CD1_WIDTH                                                             1
#define CD1_SHIFT                                                             6
#define CD1_MASK                                                     0x00000040
#define CD1_RD(src)                                   (((src) & 0x00000040)>>6)
#define CD1_WR(src)                              (((u32)(src)<<6) & 0x00000040)
#define CD1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields PRIMOVERRIDESTATE        */
#define PRIMOVERRIDESTATE1_WIDTH                                              6
#define PRIMOVERRIDESTATE1_SHIFT                                              0
#define PRIMOVERRIDESTATE1_MASK                                      0x0000003f
#define PRIMOVERRIDESTATE1_RD(src)                       (((src) & 0x0000003f))
#define PRIMOVERRIDESTATE1_WR(src)                  (((u32)(src)) & 0x0000003f)
#define PRIMOVERRIDESTATE1_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTLNKCFG2    */
/*       Fields OVERRIDEPRIM     */
#define OVERRIDEPRIM2_WIDTH                                                  32
#define OVERRIDEPRIM2_SHIFT                                                   0
#define OVERRIDEPRIM2_MASK                                           0xffffffff
#define OVERRIDEPRIM2_RD(src)                            (((src) & 0xffffffff))
#define OVERRIDEPRIM2_WR(src)                       (((u32)(src)) & 0xffffffff)
#define OVERRIDEPRIM2_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register PORTLNKSTAT0   */
/*       Fields LINKSTATE        */
#define LINKSTATE0_WIDTH                                                      6
#define LINKSTATE0_SHIFT                                                      0
#define LINKSTATE0_MASK                                              0x0000003f
#define LINKSTATE0_RD(src)                               (((src) & 0x0000003f))
#define LINKSTATE0_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTLNKSTAT1   */
/*       Fields KCHARERRCNT      */
#define KCHARERRCNT1_WIDTH                                                    8
#define KCHARERRCNT1_SHIFT                                                   24
#define KCHARERRCNT1_MASK                                            0xff000000
#define KCHARERRCNT1_RD(src)                         (((src) & 0xff000000)>>24)
#define KCHARERRCNT1_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields PHYINTERRCNT     */
#define PHYINTERRCNT1_WIDTH                                                   8
#define PHYINTERRCNT1_SHIFT                                                  16
#define PHYINTERRCNT1_MASK                                           0x00ff0000
#define PHYINTERRCNT1_RD(src)                        (((src) & 0x00ff0000)>>16)
#define PHYINTERRCNT1_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields CODEERRCNT       */
#define CODEERRCNT1_WIDTH                                                     8
#define CODEERRCNT1_SHIFT                                                     8
#define CODEERRCNT1_MASK                                             0x0000ff00
#define CODEERRCNT1_RD(src)                           (((src) & 0x0000ff00)>>8)
#define CODEERRCNT1_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields DISPERRCNT       */
#define DISPERRCNT1_WIDTH                                                     8
#define DISPERRCNT1_SHIFT                                                     0
#define DISPERRCNT1_MASK                                             0x000000ff
#define DISPERRCNT1_RD(src)                              (((src) & 0x000000ff))
#define DISPERRCNT1_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTCMDCFG     */
/*       Fields KCHARERRCNT      */
#define KCHARERRCNT_WIDTH                                                     8
#define KCHARERRCNT_SHIFT                                                    24
#define KCHARERRCNT_MASK                                             0xff000000
#define KCHARERRCNT_RD(src)                          (((src) & 0xff000000)>>24)
#define KCHARERRCNT_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields PHYINTERRCNT     */
#define PHYINTERRCNT_WIDTH                                                    8
#define PHYINTERRCNT_SHIFT                                                   16
#define PHYINTERRCNT_MASK                                            0x00ff0000
#define PHYINTERRCNT_RD(src)                         (((src) & 0x00ff0000)>>16)
#define PHYINTERRCNT_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields CODEERRCNT       */
#define CODEERRCNT_WIDTH                                                      8
#define CODEERRCNT_SHIFT                                                      8
#define CODEERRCNT_MASK                                              0x0000ff00
#define CODEERRCNT_RD(src)                            (((src) & 0x0000ff00)>>8)
#define CODEERRCNT_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields DISPERRCNT       */
#define DISPERRCNT_WIDTH                                                      8
#define DISPERRCNT_SHIFT                                                      0
#define DISPERRCNT_MASK                                              0x000000ff
#define DISPERRCNT_RD(src)                               (((src) & 0x000000ff))
#define DISPERRCNT_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register CLB0   */
/*       Fields CLB      */
#define CLB0_WIDTH                                                           22
#define CLB0_SHIFT                                                           10
#define CLB0_MASK                                                    0xfffffc00
#define CLB0_RD(src)                                 (((src) & 0xfffffc00)>>10)
#define CLB0_WR(src)                            (((u32)(src)<<10) & 0xfffffc00)
#define CLB0_SET(dst,src) \
                      (((dst) & ~0xfffffc00) | (((u32)(src)<<10) & 0xfffffc00))

/*      Register CLBU0  */
/*       Fields CLBU     */
#define CLBU0_WIDTH                                                          32
#define CLBU0_SHIFT                                                           0
#define CLBU0_MASK                                                   0xffffffff
#define CLBU0_RD(src)                                    (((src) & 0xffffffff))
#define CLBU0_WR(src)                               (((u32)(src)) & 0xffffffff)
#define CLBU0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register FB0    */
/*       Fields FB       */
#define FB0_WIDTH                                                            24
#define FB0_SHIFT                                                             8
#define FB0_MASK                                                     0xffffff00
#define FB0_RD(src)                                   (((src) & 0xffffff00)>>8)
#define FB0_WR(src)                              (((u32)(src)<<8) & 0xffffff00)
#define FB0_SET(dst,src) \
                       (((dst) & ~0xffffff00) | (((u32)(src)<<8) & 0xffffff00))

/*      Register FBU0   */
/*       Fields FBU      */
#define FBU0_WIDTH                                                           32
#define FBU0_SHIFT                                                            0
#define FBU0_MASK                                                    0xffffffff
#define FBU0_RD(src)                                     (((src) & 0xffffffff))
#define FBU0_WR(src)                                (((u32)(src)) & 0xffffffff)
#define FBU0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register IS0    */
/*       Fields CPDS     */
#define CPDS0_WIDTH                                                           1
#define CPDS0_SHIFT                                                          31
#define CPDS0_MASK                                                   0x80000000
#define CPDS0_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDS0_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDS0_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFES     */
#define TFES0_WIDTH                                                           1
#define TFES0_SHIFT                                                          30
#define TFES0_MASK                                                   0x40000000
#define TFES0_RD(src)                                (((src) & 0x40000000)>>30)
#define TFES0_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFES0_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFS     */
#define HBFS0_WIDTH                                                           1
#define HBFS0_SHIFT                                                          29
#define HBFS0_MASK                                                   0x20000000
#define HBFS0_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFS0_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFS0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDS     */
#define HBDS0_WIDTH                                                           1
#define HBDS0_SHIFT                                                          28
#define HBDS0_MASK                                                   0x10000000
#define HBDS0_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDS0_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDS0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFS      */
#define IFS0_WIDTH                                                            1
#define IFS0_SHIFT                                                           27
#define IFS0_MASK                                                    0x08000000
#define IFS0_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFS0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFS0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFS     */
#define INFS0_WIDTH                                                           1
#define INFS0_SHIFT                                                          26
#define INFS0_MASK                                                   0x04000000
#define INFS0_RD(src)                                (((src) & 0x04000000)>>26)
#define INFS0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFS0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFS      */
#define OFS0_WIDTH                                                            1
#define OFS0_SHIFT                                                           24
#define OFS0_MASK                                                    0x01000000
#define OFS0_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFS0_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFS0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPMS     */
#define IPMS0_WIDTH                                                           1
#define IPMS0_SHIFT                                                          23
#define IPMS0_MASK                                                   0x00800000
#define IPMS0_RD(src)                                (((src) & 0x00800000)>>23)
#define IPMS0_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPMS0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCS     */
#define PRCS0_WIDTH                                                           1
#define PRCS0_SHIFT                                                          22
#define PRCS0_MASK                                                   0x00400000
#define PRCS0_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCS0_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCS0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPS     */
#define DMPS0_WIDTH                                                           1
#define DMPS0_SHIFT                                                           7
#define DMPS0_MASK                                                   0x00000080
#define DMPS0_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPS0_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPS0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCS      */
#define PCS0_WIDTH                                                            1
#define PCS0_SHIFT                                                            6
#define PCS0_MASK                                                    0x00000040
#define PCS0_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCS0_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCS0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPS      */
#define DPS0_WIDTH                                                            1
#define DPS0_SHIFT                                                            5
#define DPS0_MASK                                                    0x00000020
#define DPS0_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPS0_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPS0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFS      */
#define UFS0_WIDTH                                                            1
#define UFS0_SHIFT                                                            4
#define UFS0_MASK                                                    0x00000010
#define UFS0_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFS0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFS0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBS     */
#define SDBS0_WIDTH                                                           1
#define SDBS0_SHIFT                                                           3
#define SDBS0_MASK                                                   0x00000008
#define SDBS0_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBS0_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBS0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSS      */
#define DSS0_WIDTH                                                            1
#define DSS0_SHIFT                                                            2
#define DSS0_MASK                                                    0x00000004
#define DSS0_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSS0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSS0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSS      */
#define PSS0_WIDTH                                                            1
#define PSS0_SHIFT                                                            1
#define PSS0_MASK                                                    0x00000002
#define PSS0_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSS0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSS0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRS     */
#define DHRS0_WIDTH                                                           1
#define DHRS0_SHIFT                                                           0
#define DHRS0_MASK                                                   0x00000001
#define DHRS0_RD(src)                                    (((src) & 0x00000001))
#define DHRS0_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRS0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IE0    */
/*       Fields CPDE     */
#define CPDE0_WIDTH                                                           1
#define CPDE0_SHIFT                                                          31
#define CPDE0_MASK                                                   0x80000000
#define CPDE0_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDE0_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDE0_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFEE     */
#define TFEE0_WIDTH                                                           1
#define TFEE0_SHIFT                                                          30
#define TFEE0_MASK                                                   0x40000000
#define TFEE0_RD(src)                                (((src) & 0x40000000)>>30)
#define TFEE0_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFEE0_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFE     */
#define HBFE0_WIDTH                                                           1
#define HBFE0_SHIFT                                                          29
#define HBFE0_MASK                                                   0x20000000
#define HBFE0_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFE0_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFE0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDE     */
#define HBDE0_WIDTH                                                           1
#define HBDE0_SHIFT                                                          28
#define HBDE0_MASK                                                   0x10000000
#define HBDE0_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDE0_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDE0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFE      */
#define IFE0_WIDTH                                                            1
#define IFE0_SHIFT                                                           27
#define IFE0_MASK                                                    0x08000000
#define IFE0_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFE0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFE0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFE     */
#define INFE0_WIDTH                                                           1
#define INFE0_SHIFT                                                          26
#define INFE0_MASK                                                   0x04000000
#define INFE0_RD(src)                                (((src) & 0x04000000)>>26)
#define INFE0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFE0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFE      */
#define OFE0_WIDTH                                                            1
#define OFE0_SHIFT                                                           24
#define OFE0_MASK                                                    0x01000000
#define OFE0_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFE0_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFE0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPME     */
#define IPME0_WIDTH                                                           1
#define IPME0_SHIFT                                                          23
#define IPME0_MASK                                                   0x00800000
#define IPME0_RD(src)                                (((src) & 0x00800000)>>23)
#define IPME0_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPME0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCE     */
#define PRCE0_WIDTH                                                           1
#define PRCE0_SHIFT                                                          22
#define PRCE0_MASK                                                   0x00400000
#define PRCE0_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCE0_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCE0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPE     */
#define DMPE0_WIDTH                                                           1
#define DMPE0_SHIFT                                                           7
#define DMPE0_MASK                                                   0x00000080
#define DMPE0_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPE0_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPE0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCE      */
#define PCE0_WIDTH                                                            1
#define PCE0_SHIFT                                                            6
#define PCE0_MASK                                                    0x00000040
#define PCE0_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCE0_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCE0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPE      */
#define DPE0_WIDTH                                                            1
#define DPE0_SHIFT                                                            5
#define DPE0_MASK                                                    0x00000020
#define DPE0_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPE0_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPE0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFE      */
#define UFE0_WIDTH                                                            1
#define UFE0_SHIFT                                                            4
#define UFE0_MASK                                                    0x00000010
#define UFE0_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFE0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFE0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBE     */
#define SDBE0_WIDTH                                                           1
#define SDBE0_SHIFT                                                           3
#define SDBE0_MASK                                                   0x00000008
#define SDBE0_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBE0_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBE0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSE      */
#define DSE0_WIDTH                                                            1
#define DSE0_SHIFT                                                            2
#define DSE0_MASK                                                    0x00000004
#define DSE0_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSE0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSE      */
#define PSE0_WIDTH                                                            1
#define PSE0_SHIFT                                                            1
#define PSE0_MASK                                                    0x00000002
#define PSE0_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSE0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSE0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRE     */
#define DHRE0_WIDTH                                                           1
#define DHRE0_SHIFT                                                           0
#define DHRE0_MASK                                                   0x00000001
#define DHRE0_RD(src)                                    (((src) & 0x00000001))
#define DHRE0_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRE0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CMD0   */
/*       Fields ICC      */
#define ICC0_WIDTH                                                            4
#define ICC0_SHIFT                                                           28
#define ICC0_MASK                                                    0xf0000000
#define ICC0_RD(src)                                 (((src) & 0xf0000000)>>28)
#define ICC0_WR(src)                            (((u32)(src)<<28) & 0xf0000000)
#define ICC0_SET(dst,src) \
                      (((dst) & ~0xf0000000) | (((u32)(src)<<28) & 0xf0000000))
/*       Fields ASP      */
#define ASP0_WIDTH                                                            1
#define ASP0_SHIFT                                                           27
#define ASP0_MASK                                                    0x08000000
#define ASP0_RD(src)                                 (((src) & 0x08000000)>>27)
#define ASP0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define ASP0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALPE     */
#define ALPE0_WIDTH                                                           1
#define ALPE0_SHIFT                                                          26
#define ALPE0_MASK                                                   0x04000000
#define ALPE0_RD(src)                                (((src) & 0x04000000)>>26)
#define ALPE0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define ALPE0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DLAE     */
#define DLAE0_WIDTH                                                           1
#define DLAE0_SHIFT                                                          25
#define DLAE0_MASK                                                   0x02000000
#define DLAE0_RD(src)                                (((src) & 0x02000000)>>25)
#define DLAE0_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DLAE0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields ATAPI    */
#define ATAPI0_WIDTH                                                          1
#define ATAPI0_SHIFT                                                         24
#define ATAPI0_MASK                                                  0x01000000
#define ATAPI0_RD(src)                               (((src) & 0x01000000)>>24)
#define ATAPI0_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define ATAPI0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields APSTE    */
#define APSTE0_WIDTH                                                          1
#define APSTE0_SHIFT                                                         23
#define APSTE0_MASK                                                  0x00800000
#define APSTE0_RD(src)                               (((src) & 0x00800000)>>23)
#define APSTE0_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define APSTE0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields FBSCP    */
#define FBSCP0_WIDTH                                                          1
#define FBSCP0_SHIFT                                                         22
#define FBSCP0_MASK                                                  0x00400000
#define FBSCP0_RD(src)                               (((src) & 0x00400000)>>22)
#define FBSCP0_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define FBSCP0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields ESP      */
#define ESP0_WIDTH                                                            1
#define ESP0_SHIFT                                                           21
#define ESP0_MASK                                                    0x00200000
#define ESP0_RD(src)                                 (((src) & 0x00200000)>>21)
#define ESP0_WR(src)                            (((u32)(src)<<21) & 0x00200000)
#define ESP0_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields CPD      */
#define CPD0_WIDTH                                                            1
#define CPD0_SHIFT                                                           20
#define CPD0_MASK                                                    0x00100000
#define CPD0_RD(src)                                 (((src) & 0x00100000)>>20)
#define CPD0_WR(src)                            (((u32)(src)<<20) & 0x00100000)
#define CPD0_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MPSP     */
#define MPSP0_WIDTH                                                           1
#define MPSP0_SHIFT                                                          19
#define MPSP0_MASK                                                   0x00080000
#define MPSP0_RD(src)                                (((src) & 0x00080000)>>19)
#define MPSP0_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define MPSP0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields HPCP     */
#define HPCP0_WIDTH                                                           1
#define HPCP0_SHIFT                                                          18
#define HPCP0_MASK                                                   0x00040000
#define HPCP0_RD(src)                                (((src) & 0x00040000)>>18)
#define HPCP0_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define HPCP0_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields PMA      */
#define PMA0_WIDTH                                                            1
#define PMA0_SHIFT                                                           17
#define PMA0_MASK                                                    0x00020000
#define PMA0_RD(src)                                 (((src) & 0x00020000)>>17)
#define PMA0_WR(src)                            (((u32)(src)<<17) & 0x00020000)
#define PMA0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CPS      */
#define CPS0_WIDTH                                                            1
#define CPS0_SHIFT                                                           16
#define CPS0_MASK                                                    0x00010000
#define CPS0_RD(src)                                 (((src) & 0x00010000)>>16)
#define CPS0_WR(src)                            (((u32)(src)<<16) & 0x00010000)
#define CPS0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CR       */
#define CR0_WIDTH                                                             1
#define CR0_SHIFT                                                            15
#define CR0_MASK                                                     0x00008000
#define CR0_RD(src)                                  (((src) & 0x00008000)>>15)
#define CR0_WR(src)                             (((u32)(src)<<15) & 0x00008000)
#define CR0_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields FR       */
#define FR0_WIDTH                                                             1
#define FR0_SHIFT                                                            14
#define FR0_MASK                                                     0x00004000
#define FR0_RD(src)                                  (((src) & 0x00004000)>>14)
#define FR0_WR(src)                             (((u32)(src)<<14) & 0x00004000)
#define FR0_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MPSS     */
#define MPSS0_WIDTH                                                           1
#define MPSS0_SHIFT                                                          13
#define MPSS0_MASK                                                   0x00002000
#define MPSS0_RD(src)                                (((src) & 0x00002000)>>13)
#define MPSS0_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define MPSS0_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields CCS      */
#define CCS0_WIDTH                                                            5
#define CCS0_SHIFT                                                            8
#define CCS0_MASK                                                    0x00001f00
#define CCS0_RD(src)                                  (((src) & 0x00001f00)>>8)
#define CCS0_WR(src)                             (((u32)(src)<<8) & 0x00001f00)
#define CCS0_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields FRE      */
#define FRE0_WIDTH                                                            1
#define FRE0_SHIFT                                                            4
#define FRE0_MASK                                                    0x00000010
#define FRE0_RD(src)                                  (((src) & 0x00000010)>>4)
#define FRE0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define FRE0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields CLO      */
#define CLO0_WIDTH                                                            1
#define CLO0_SHIFT                                                            3
#define CLO0_MASK                                                    0x00000008
#define CLO0_RD(src)                                  (((src) & 0x00000008)>>3)
#define CLO0_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define CLO0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields POD      */
#define POD0_WIDTH                                                            1
#define POD0_SHIFT                                                            2
#define POD0_MASK                                                    0x00000004
#define POD0_RD(src)                                  (((src) & 0x00000004)>>2)
#define POD0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define POD0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SUD      */
#define SUD0_WIDTH                                                            1
#define SUD0_SHIFT                                                            1
#define SUD0_MASK                                                    0x00000002
#define SUD0_RD(src)                                  (((src) & 0x00000002)>>1)
#define SUD0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SUD0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ST       */
#define ST0_WIDTH                                                             1
#define ST0_SHIFT                                                             0
#define ST0_MASK                                                     0x00000001
#define ST0_RD(src)                                      (((src) & 0x00000001))
#define ST0_WR(src)                                 (((u32)(src)) & 0x00000001)
#define ST0_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register TFD0   */
/*       Fields ERR      */
#define ERR0_WIDTH                                                            8
#define ERR0_SHIFT                                                            8
#define ERR0_MASK                                                    0x0000ff00
#define ERR0_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define ERR0_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields STS      */
#define STS0_WIDTH                                                            8
#define STS0_SHIFT                                                            0
#define STS0_MASK                                                    0x000000ff
#define STS0_RD(src)                                     (((src) & 0x000000ff))
#define STS0_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register SIG0   */
/*       Fields SIG      */
#define SIG0_WIDTH                                                           32
#define SIG0_SHIFT                                                            0
#define SIG0_MASK                                                    0xffffffff
#define SIG0_RD(src)                                     (((src) & 0xffffffff))
#define SIG0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SSTS0  */
/*       Fields IPM      */
#define IPM0_WIDTH                                                            4
#define IPM0_SHIFT                                                            8
#define IPM0_MASK                                                    0x00000f00
#define IPM0_RD(src)                                  (((src) & 0x00000f00)>>8)
#define IPM0_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD0_WIDTH                                                            4
#define SPD0_SHIFT                                                            4
#define SPD0_MASK                                                    0x000000f0
#define SPD0_RD(src)                                  (((src) & 0x000000f0)>>4)
#define SPD0_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET0_WIDTH                                                            4
#define DET0_SHIFT                                                            0
#define DET0_MASK                                                    0x0000000f
#define DET0_RD(src)                                     (((src) & 0x0000000f))
#define DET0_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SCTL0  */
/*       Fields PMP      */
#define PMP0_WIDTH                                                            4
#define PMP0_SHIFT                                                           16
#define PMP0_MASK                                                    0x000f0000
#define PMP0_RD(src)                                 (((src) & 0x000f0000)>>16)
#define PMP0_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define PMP0_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields SPM      */
#define SPM0_WIDTH                                                            4
#define SPM0_SHIFT                                                           12
#define SPM0_MASK                                                    0x0000f000
#define SPM0_RD(src)                                 (((src) & 0x0000f000)>>12)
#define SPM0_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define SPM0_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields IPM      */
#define IPM0_F1_WIDTH                                                         4
#define IPM0_F1_SHIFT                                                         8
#define IPM0_F1_MASK                                                 0x00000f00
#define IPM0_F1_RD(src)                               (((src) & 0x00000f00)>>8)
#define IPM0_F1_WR(src)                          (((u32)(src)<<8) & 0x00000f00)
#define IPM0_F1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD0_F1_WIDTH                                                         4
#define SPD0_F1_SHIFT                                                         4
#define SPD0_F1_MASK                                                 0x000000f0
#define SPD0_F1_RD(src)                               (((src) & 0x000000f0)>>4)
#define SPD0_F1_WR(src)                          (((u32)(src)<<4) & 0x000000f0)
#define SPD0_F1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET0_F1_WIDTH                                                         4
#define DET0_F1_SHIFT                                                         0
#define DET0_F1_MASK                                                 0x0000000f
#define DET0_F1_RD(src)                                  (((src) & 0x0000000f))
#define DET0_F1_WR(src)                             (((u32)(src)) & 0x0000000f)
#define DET0_F1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SERR0  */
/*       Fields X        */
#define X0_WIDTH                                                              1
#define X0_SHIFT                                                             26
#define X0_MASK                                                      0x04000000
#define X0_RD(src)                                   (((src) & 0x04000000)>>26)
#define X0_WR(src)                              (((u32)(src)<<26) & 0x04000000)
#define X0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields F        */
#define F0_WIDTH                                                              1
#define F0_SHIFT                                                             25
#define F0_MASK                                                      0x02000000
#define F0_RD(src)                                   (((src) & 0x02000000)>>25)
#define F0_WR(src)                              (((u32)(src)<<25) & 0x02000000)
#define F0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields T        */
#define T0_WIDTH                                                              1
#define T0_SHIFT                                                             24
#define T0_MASK                                                      0x01000000
#define T0_RD(src)                                   (((src) & 0x01000000)>>24)
#define T0_WR(src)                              (((u32)(src)<<24) & 0x01000000)
#define T0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields S        */
#define S0_WIDTH                                                              1
#define S0_SHIFT                                                             23
#define S0_MASK                                                      0x00800000
#define S0_RD(src)                                   (((src) & 0x00800000)>>23)
#define S0_WR(src)                              (((u32)(src)<<23) & 0x00800000)
#define S0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields H        */
#define H0_WIDTH                                                              1
#define H0_SHIFT                                                             22
#define H0_MASK                                                      0x00400000
#define H0_RD(src)                                   (((src) & 0x00400000)>>22)
#define H0_WR(src)                              (((u32)(src)<<22) & 0x00400000)
#define H0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields C        */
#define C0_WIDTH                                                              1
#define C0_SHIFT                                                             21
#define C0_MASK                                                      0x00200000
#define C0_RD(src)                                   (((src) & 0x00200000)>>21)
#define C0_WR(src)                              (((u32)(src)<<21) & 0x00200000)
#define C0_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields D        */
#define D0_WIDTH                                                              1
#define D0_SHIFT                                                             20
#define D0_MASK                                                      0x00100000
#define D0_RD(src)                                   (((src) & 0x00100000)>>20)
#define D0_WR(src)                              (((u32)(src)<<20) & 0x00100000)
#define D0_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields B        */
#define B0_WIDTH                                                              1
#define B0_SHIFT                                                             19
#define B0_MASK                                                      0x00080000
#define B0_RD(src)                                   (((src) & 0x00080000)>>19)
#define B0_WR(src)                              (((u32)(src)<<19) & 0x00080000)
#define B0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields W        */
#define W0_WIDTH                                                              1
#define W0_SHIFT                                                             18
#define W0_MASK                                                      0x00040000
#define W0_RD(src)                                   (((src) & 0x00040000)>>18)
#define W0_WR(src)                              (((u32)(src)<<18) & 0x00040000)
#define W0_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields I        */
#define I0_WIDTH                                                              1
#define I0_SHIFT                                                             17
#define I0_MASK                                                      0x00020000
#define I0_RD(src)                                   (((src) & 0x00020000)>>17)
#define I0_WR(src)                              (((u32)(src)<<17) & 0x00020000)
#define I0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields N        */
#define N0_WIDTH                                                              1
#define N0_SHIFT                                                             16
#define N0_MASK                                                      0x00010000
#define N0_RD(src)                                   (((src) & 0x00010000)>>16)
#define N0_WR(src)                              (((u32)(src)<<16) & 0x00010000)
#define N0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields EERR     */
#define EERR0_WIDTH                                                           1
#define EERR0_SHIFT                                                          11
#define EERR0_MASK                                                   0x00000800
#define EERR0_RD(src)                                (((src) & 0x00000800)>>11)
#define EERR0_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define EERR0_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields PERR     */
#define PERR0_WIDTH                                                           1
#define PERR0_SHIFT                                                          10
#define PERR0_MASK                                                   0x00000400
#define PERR0_RD(src)                                (((src) & 0x00000400)>>10)
#define PERR0_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define PERR0_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields CERR     */
#define CERR0_WIDTH                                                           1
#define CERR0_SHIFT                                                           9
#define CERR0_MASK                                                   0x00000200
#define CERR0_RD(src)                                 (((src) & 0x00000200)>>9)
#define CERR0_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define CERR0_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TERR     */
#define TERR0_WIDTH                                                           1
#define TERR0_SHIFT                                                           8
#define TERR0_MASK                                                   0x00000100
#define TERR0_RD(src)                                 (((src) & 0x00000100)>>8)
#define TERR0_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define TERR0_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MERR     */
#define MERR0_WIDTH                                                           1
#define MERR0_SHIFT                                                           1
#define MERR0_MASK                                                   0x00000002
#define MERR0_RD(src)                                 (((src) & 0x00000002)>>1)
#define MERR0_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MERR0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields IERR     */
#define IERR0_WIDTH                                                           1
#define IERR0_SHIFT                                                           0
#define IERR0_MASK                                                   0x00000001
#define IERR0_RD(src)                                    (((src) & 0x00000001))
#define IERR0_WR(src)                               (((u32)(src)) & 0x00000001)
#define IERR0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SACT0  */
/*       Fields DS       */
#define DS0_WIDTH                                                            32
#define DS0_SHIFT                                                             0
#define DS0_MASK                                                     0xffffffff
#define DS0_RD(src)                                      (((src) & 0xffffffff))
#define DS0_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DS0_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CI0    */
/*       Fields CI       */
#define CI0_WIDTH                                                            32
#define CI0_SHIFT                                                             0
#define CI0_MASK                                                     0xffffffff
#define CI0_RD(src)                                      (((src) & 0xffffffff))
#define CI0_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define CI0_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SNTF0  */
/*       Fields PMN      */
#define PMN0_WIDTH                                                           16
#define PMN0_SHIFT                                                            0
#define PMN0_MASK                                                    0x0000ffff
#define PMN0_RD(src)                                     (((src) & 0x0000ffff))
#define PMN0_WR(src)                                (((u32)(src)) & 0x0000ffff)
#define PMN0_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register FBS0   */
/*       Fields DWE      */
#define DWE0_WIDTH                                                            4
#define DWE0_SHIFT                                                           16
#define DWE0_MASK                                                    0x000f0000
#define DWE0_RD(src)                                 (((src) & 0x000f0000)>>16)
#define DWE0_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define DWE0_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ADO      */
#define ADO0_WIDTH                                                            4
#define ADO0_SHIFT                                                           12
#define ADO0_MASK                                                    0x0000f000
#define ADO0_RD(src)                                 (((src) & 0x0000f000)>>12)
#define ADO0_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define ADO0_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DEV      */
#define DEV0_WIDTH                                                            4
#define DEV0_SHIFT                                                            8
#define DEV0_MASK                                                    0x00000f00
#define DEV0_RD(src)                                  (((src) & 0x00000f00)>>8)
#define DEV0_WR(src)                             (((u32)(src)<<8) & 0x00000f00)
#define DEV0_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SDE      */
#define SDE0_WIDTH                                                            1
#define SDE0_SHIFT                                                            2
#define SDE0_MASK                                                    0x00000004
#define SDE0_RD(src)                                  (((src) & 0x00000004)>>2)
#define SDE0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SDE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DEC      */
#define DEC0_WIDTH                                                            1
#define DEC0_SHIFT                                                            1
#define DEC0_MASK                                                    0x00000002
#define DEC0_RD(src)                                  (((src) & 0x00000002)>>1)
#define DEC0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DEC0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields EN       */
#define EN0_WIDTH                                                             1
#define EN0_SHIFT                                                             0
#define EN0_MASK                                                     0x00000001
#define EN0_RD(src)                                      (((src) & 0x00000001))
#define EN0_WR(src)                                 (((u32)(src)) & 0x00000001)
#define EN0_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CLB1   */
/*       Fields CLB      */
#define CLB1_WIDTH                                                           22
#define CLB1_SHIFT                                                           10
#define CLB1_MASK                                                    0xfffffc00
#define CLB1_RD(src)                                 (((src) & 0xfffffc00)>>10)
#define CLB1_WR(src)                            (((u32)(src)<<10) & 0xfffffc00)
#define CLB1_SET(dst,src) \
                      (((dst) & ~0xfffffc00) | (((u32)(src)<<10) & 0xfffffc00))

/*      Register CLBU1  */
/*       Fields CLBU     */
#define CLBU1_WIDTH                                                          32
#define CLBU1_SHIFT                                                           0
#define CLBU1_MASK                                                   0xffffffff
#define CLBU1_RD(src)                                    (((src) & 0xffffffff))
#define CLBU1_WR(src)                               (((u32)(src)) & 0xffffffff)
#define CLBU1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register FB1    */
/*       Fields FB       */
#define FB1_WIDTH                                                            24
#define FB1_SHIFT                                                             8
#define FB1_MASK                                                     0xffffff00
#define FB1_RD(src)                                   (((src) & 0xffffff00)>>8)
#define FB1_WR(src)                              (((u32)(src)<<8) & 0xffffff00)
#define FB1_SET(dst,src) \
                       (((dst) & ~0xffffff00) | (((u32)(src)<<8) & 0xffffff00))

/*      Register FBU1   */
/*       Fields FBU      */
#define FBU1_WIDTH                                                           32
#define FBU1_SHIFT                                                            0
#define FBU1_MASK                                                    0xffffffff
#define FBU1_RD(src)                                     (((src) & 0xffffffff))
#define FBU1_WR(src)                                (((u32)(src)) & 0xffffffff)
#define FBU1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register IS1    */
/*       Fields CPDS     */
#define CPDS1_WIDTH                                                           1
#define CPDS1_SHIFT                                                          31
#define CPDS1_MASK                                                   0x80000000
#define CPDS1_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDS1_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDS1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFES     */
#define TFES1_WIDTH                                                           1
#define TFES1_SHIFT                                                          30
#define TFES1_MASK                                                   0x40000000
#define TFES1_RD(src)                                (((src) & 0x40000000)>>30)
#define TFES1_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFES1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFS     */
#define HBFS1_WIDTH                                                           1
#define HBFS1_SHIFT                                                          29
#define HBFS1_MASK                                                   0x20000000
#define HBFS1_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFS1_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFS1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDS     */
#define HBDS1_WIDTH                                                           1
#define HBDS1_SHIFT                                                          28
#define HBDS1_MASK                                                   0x10000000
#define HBDS1_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDS1_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDS1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFS      */
#define IFS1_WIDTH                                                            1
#define IFS1_SHIFT                                                           27
#define IFS1_MASK                                                    0x08000000
#define IFS1_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFS1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFS1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFS     */
#define INFS1_WIDTH                                                           1
#define INFS1_SHIFT                                                          26
#define INFS1_MASK                                                   0x04000000
#define INFS1_RD(src)                                (((src) & 0x04000000)>>26)
#define INFS1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFS1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFS      */
#define OFS1_WIDTH                                                            1
#define OFS1_SHIFT                                                           24
#define OFS1_MASK                                                    0x01000000
#define OFS1_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFS1_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFS1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPMS     */
#define IPMS1_WIDTH                                                           1
#define IPMS1_SHIFT                                                          23
#define IPMS1_MASK                                                   0x00800000
#define IPMS1_RD(src)                                (((src) & 0x00800000)>>23)
#define IPMS1_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPMS1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCS     */
#define PRCS1_WIDTH                                                           1
#define PRCS1_SHIFT                                                          22
#define PRCS1_MASK                                                   0x00400000
#define PRCS1_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCS1_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCS1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPS     */
#define DMPS1_WIDTH                                                           1
#define DMPS1_SHIFT                                                           7
#define DMPS1_MASK                                                   0x00000080
#define DMPS1_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPS1_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPS1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCS      */
#define PCS1_WIDTH                                                            1
#define PCS1_SHIFT                                                            6
#define PCS1_MASK                                                    0x00000040
#define PCS1_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCS1_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCS1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPS      */
#define DPS1_WIDTH                                                            1
#define DPS1_SHIFT                                                            5
#define DPS1_MASK                                                    0x00000020
#define DPS1_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPS1_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPS1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFS      */
#define UFS1_WIDTH                                                            1
#define UFS1_SHIFT                                                            4
#define UFS1_MASK                                                    0x00000010
#define UFS1_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFS1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFS1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBS     */
#define SDBS1_WIDTH                                                           1
#define SDBS1_SHIFT                                                           3
#define SDBS1_MASK                                                   0x00000008
#define SDBS1_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBS1_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBS1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSS      */
#define DSS1_WIDTH                                                            1
#define DSS1_SHIFT                                                            2
#define DSS1_MASK                                                    0x00000004
#define DSS1_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSS1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSS1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSS      */
#define PSS1_WIDTH                                                            1
#define PSS1_SHIFT                                                            1
#define PSS1_MASK                                                    0x00000002
#define PSS1_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSS1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSS1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRS     */
#define DHRS1_WIDTH                                                           1
#define DHRS1_SHIFT                                                           0
#define DHRS1_MASK                                                   0x00000001
#define DHRS1_RD(src)                                    (((src) & 0x00000001))
#define DHRS1_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRS1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IE1    */
/*       Fields CPDE     */
#define CPDE1_WIDTH                                                           1
#define CPDE1_SHIFT                                                          31
#define CPDE1_MASK                                                   0x80000000
#define CPDE1_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDE1_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDE1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFEE     */
#define TFEE1_WIDTH                                                           1
#define TFEE1_SHIFT                                                          30
#define TFEE1_MASK                                                   0x40000000
#define TFEE1_RD(src)                                (((src) & 0x40000000)>>30)
#define TFEE1_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFEE1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFE     */
#define HBFE1_WIDTH                                                           1
#define HBFE1_SHIFT                                                          29
#define HBFE1_MASK                                                   0x20000000
#define HBFE1_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFE1_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFE1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDE     */
#define HBDE1_WIDTH                                                           1
#define HBDE1_SHIFT                                                          28
#define HBDE1_MASK                                                   0x10000000
#define HBDE1_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDE1_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDE1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFE      */
#define IFE1_WIDTH                                                            1
#define IFE1_SHIFT                                                           27
#define IFE1_MASK                                                    0x08000000
#define IFE1_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFE1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFE1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFE     */
#define INFE1_WIDTH                                                           1
#define INFE1_SHIFT                                                          26
#define INFE1_MASK                                                   0x04000000
#define INFE1_RD(src)                                (((src) & 0x04000000)>>26)
#define INFE1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFE1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFE      */
#define OFE1_WIDTH                                                            1
#define OFE1_SHIFT                                                           24
#define OFE1_MASK                                                    0x01000000
#define OFE1_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFE1_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFE1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPME     */
#define IPME1_WIDTH                                                           1
#define IPME1_SHIFT                                                          23
#define IPME1_MASK                                                   0x00800000
#define IPME1_RD(src)                                (((src) & 0x00800000)>>23)
#define IPME1_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPME1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCE     */
#define PRCE1_WIDTH                                                           1
#define PRCE1_SHIFT                                                          22
#define PRCE1_MASK                                                   0x00400000
#define PRCE1_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCE1_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCE1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPE     */
#define DMPE1_WIDTH                                                           1
#define DMPE1_SHIFT                                                           7
#define DMPE1_MASK                                                   0x00000080
#define DMPE1_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPE1_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPE1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCE      */
#define PCE1_WIDTH                                                            1
#define PCE1_SHIFT                                                            6
#define PCE1_MASK                                                    0x00000040
#define PCE1_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCE1_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCE1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPE      */
#define DPE1_WIDTH                                                            1
#define DPE1_SHIFT                                                            5
#define DPE1_MASK                                                    0x00000020
#define DPE1_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPE1_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPE1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFE      */
#define UFE1_WIDTH                                                            1
#define UFE1_SHIFT                                                            4
#define UFE1_MASK                                                    0x00000010
#define UFE1_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFE1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFE1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBE     */
#define SDBE1_WIDTH                                                           1
#define SDBE1_SHIFT                                                           3
#define SDBE1_MASK                                                   0x00000008
#define SDBE1_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBE1_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBE1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSE      */
#define DSE1_WIDTH                                                            1
#define DSE1_SHIFT                                                            2
#define DSE1_MASK                                                    0x00000004
#define DSE1_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSE1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSE1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSE      */
#define PSE1_WIDTH                                                            1
#define PSE1_SHIFT                                                            1
#define PSE1_MASK                                                    0x00000002
#define PSE1_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSE1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSE1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRE     */
#define DHRE1_WIDTH                                                           1
#define DHRE1_SHIFT                                                           0
#define DHRE1_MASK                                                   0x00000001
#define DHRE1_RD(src)                                    (((src) & 0x00000001))
#define DHRE1_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRE1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CMD1   */
/*       Fields ICC      */
#define ICC1_WIDTH                                                            4
#define ICC1_SHIFT                                                           28
#define ICC1_MASK                                                    0xf0000000
#define ICC1_RD(src)                                 (((src) & 0xf0000000)>>28)
#define ICC1_WR(src)                            (((u32)(src)<<28) & 0xf0000000)
#define ICC1_SET(dst,src) \
                      (((dst) & ~0xf0000000) | (((u32)(src)<<28) & 0xf0000000))
/*       Fields ASP      */
#define ASP1_WIDTH                                                            1
#define ASP1_SHIFT                                                           27
#define ASP1_MASK                                                    0x08000000
#define ASP1_RD(src)                                 (((src) & 0x08000000)>>27)
#define ASP1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define ASP1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALPE     */
#define ALPE1_WIDTH                                                           1
#define ALPE1_SHIFT                                                          26
#define ALPE1_MASK                                                   0x04000000
#define ALPE1_RD(src)                                (((src) & 0x04000000)>>26)
#define ALPE1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define ALPE1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DLAE     */
#define DLAE1_WIDTH                                                           1
#define DLAE1_SHIFT                                                          25
#define DLAE1_MASK                                                   0x02000000
#define DLAE1_RD(src)                                (((src) & 0x02000000)>>25)
#define DLAE1_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DLAE1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields ATAPI    */
#define ATAPI1_WIDTH                                                          1
#define ATAPI1_SHIFT                                                         24
#define ATAPI1_MASK                                                  0x01000000
#define ATAPI1_RD(src)                               (((src) & 0x01000000)>>24)
#define ATAPI1_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define ATAPI1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields APSTE    */
#define APSTE1_WIDTH                                                          1
#define APSTE1_SHIFT                                                         23
#define APSTE1_MASK                                                  0x00800000
#define APSTE1_RD(src)                               (((src) & 0x00800000)>>23)
#define APSTE1_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define APSTE1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields FBSCP    */
#define FBSCP1_WIDTH                                                          1
#define FBSCP1_SHIFT                                                         22
#define FBSCP1_MASK                                                  0x00400000
#define FBSCP1_RD(src)                               (((src) & 0x00400000)>>22)
#define FBSCP1_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define FBSCP1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields ESP      */
#define ESP1_WIDTH                                                            1
#define ESP1_SHIFT                                                           21
#define ESP1_MASK                                                    0x00200000
#define ESP1_RD(src)                                 (((src) & 0x00200000)>>21)
#define ESP1_WR(src)                            (((u32)(src)<<21) & 0x00200000)
#define ESP1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields CPD      */
#define CPD1_WIDTH                                                            1
#define CPD1_SHIFT                                                           20
#define CPD1_MASK                                                    0x00100000
#define CPD1_RD(src)                                 (((src) & 0x00100000)>>20)
#define CPD1_WR(src)                            (((u32)(src)<<20) & 0x00100000)
#define CPD1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MPSP     */
#define MPSP1_WIDTH                                                           1
#define MPSP1_SHIFT                                                          19
#define MPSP1_MASK                                                   0x00080000
#define MPSP1_RD(src)                                (((src) & 0x00080000)>>19)
#define MPSP1_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define MPSP1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields HPCP     */
#define HPCP1_WIDTH                                                           1
#define HPCP1_SHIFT                                                          18
#define HPCP1_MASK                                                   0x00040000
#define HPCP1_RD(src)                                (((src) & 0x00040000)>>18)
#define HPCP1_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define HPCP1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields PMA      */
#define PMA1_WIDTH                                                            1
#define PMA1_SHIFT                                                           17
#define PMA1_MASK                                                    0x00020000
#define PMA1_RD(src)                                 (((src) & 0x00020000)>>17)
#define PMA1_WR(src)                            (((u32)(src)<<17) & 0x00020000)
#define PMA1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CPS      */
#define CPS1_WIDTH                                                            1
#define CPS1_SHIFT                                                           16
#define CPS1_MASK                                                    0x00010000
#define CPS1_RD(src)                                 (((src) & 0x00010000)>>16)
#define CPS1_WR(src)                            (((u32)(src)<<16) & 0x00010000)
#define CPS1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CR       */
#define CR1_WIDTH                                                             1
#define CR1_SHIFT                                                            15
#define CR1_MASK                                                     0x00008000
#define CR1_RD(src)                                  (((src) & 0x00008000)>>15)
#define CR1_WR(src)                             (((u32)(src)<<15) & 0x00008000)
#define CR1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields FR       */
#define FR1_WIDTH                                                             1
#define FR1_SHIFT                                                            14
#define FR1_MASK                                                     0x00004000
#define FR1_RD(src)                                  (((src) & 0x00004000)>>14)
#define FR1_WR(src)                             (((u32)(src)<<14) & 0x00004000)
#define FR1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MPSS     */
#define MPSS1_WIDTH                                                           1
#define MPSS1_SHIFT                                                          13
#define MPSS1_MASK                                                   0x00002000
#define MPSS1_RD(src)                                (((src) & 0x00002000)>>13)
#define MPSS1_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define MPSS1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields CCS      */
#define CCS1_WIDTH                                                            5
#define CCS1_SHIFT                                                            8
#define CCS1_MASK                                                    0x00001f00
#define CCS1_RD(src)                                  (((src) & 0x00001f00)>>8)
#define CCS1_WR(src)                             (((u32)(src)<<8) & 0x00001f00)
#define CCS1_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields FRE      */
#define FRE1_WIDTH                                                            1
#define FRE1_SHIFT                                                            4
#define FRE1_MASK                                                    0x00000010
#define FRE1_RD(src)                                  (((src) & 0x00000010)>>4)
#define FRE1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define FRE1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields CLO      */
#define CLO1_WIDTH                                                            1
#define CLO1_SHIFT                                                            3
#define CLO1_MASK                                                    0x00000008
#define CLO1_RD(src)                                  (((src) & 0x00000008)>>3)
#define CLO1_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define CLO1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields POD      */
#define POD1_WIDTH                                                            1
#define POD1_SHIFT                                                            2
#define POD1_MASK                                                    0x00000004
#define POD1_RD(src)                                  (((src) & 0x00000004)>>2)
#define POD1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define POD1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SUD      */
#define SUD1_WIDTH                                                            1
#define SUD1_SHIFT                                                            1
#define SUD1_MASK                                                    0x00000002
#define SUD1_RD(src)                                  (((src) & 0x00000002)>>1)
#define SUD1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SUD1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ST       */
#define ST1_WIDTH                                                             1
#define ST1_SHIFT                                                             0
#define ST1_MASK                                                     0x00000001
#define ST1_RD(src)                                      (((src) & 0x00000001))
#define ST1_WR(src)                                 (((u32)(src)) & 0x00000001)
#define ST1_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register TFD1   */
/*       Fields ERR      */
#define ERR1_WIDTH                                                            8
#define ERR1_SHIFT                                                            8
#define ERR1_MASK                                                    0x0000ff00
#define ERR1_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define ERR1_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields STS      */
#define STS1_WIDTH                                                            8
#define STS1_SHIFT                                                            0
#define STS1_MASK                                                    0x000000ff
#define STS1_RD(src)                                     (((src) & 0x000000ff))
#define STS1_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register SIG1   */
/*       Fields SIG      */
#define SIG1_WIDTH                                                           32
#define SIG1_SHIFT                                                            0
#define SIG1_MASK                                                    0xffffffff
#define SIG1_RD(src)                                     (((src) & 0xffffffff))
#define SIG1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SSTS1  */
/*       Fields IPM      */
#define IPM1_WIDTH                                                            4
#define IPM1_SHIFT                                                            8
#define IPM1_MASK                                                    0x00000f00
#define IPM1_RD(src)                                  (((src) & 0x00000f00)>>8)
#define IPM1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD1_WIDTH                                                            4
#define SPD1_SHIFT                                                            4
#define SPD1_MASK                                                    0x000000f0
#define SPD1_RD(src)                                  (((src) & 0x000000f0)>>4)
#define SPD1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET1_WIDTH                                                            4
#define DET1_SHIFT                                                            0
#define DET1_MASK                                                    0x0000000f
#define DET1_RD(src)                                     (((src) & 0x0000000f))
#define DET1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SCTL1  */
/*       Fields PMP      */
#define PMP1_WIDTH                                                            4
#define PMP1_SHIFT                                                           16
#define PMP1_MASK                                                    0x000f0000
#define PMP1_RD(src)                                 (((src) & 0x000f0000)>>16)
#define PMP1_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define PMP1_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields SPM      */
#define SPM1_WIDTH                                                            4
#define SPM1_SHIFT                                                           12
#define SPM1_MASK                                                    0x0000f000
#define SPM1_RD(src)                                 (((src) & 0x0000f000)>>12)
#define SPM1_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define SPM1_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields IPM      */
#define IPM1_F1_WIDTH                                                         4
#define IPM1_F1_SHIFT                                                         8
#define IPM1_F1_MASK                                                 0x00000f00
#define IPM1_F1_RD(src)                               (((src) & 0x00000f00)>>8)
#define IPM1_F1_WR(src)                          (((u32)(src)<<8) & 0x00000f00)
#define IPM1_F1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD1_F1_WIDTH                                                         4
#define SPD1_F1_SHIFT                                                         4
#define SPD1_F1_MASK                                                 0x000000f0
#define SPD1_F1_RD(src)                               (((src) & 0x000000f0)>>4)
#define SPD1_F1_WR(src)                          (((u32)(src)<<4) & 0x000000f0)
#define SPD1_F1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET1_F1_WIDTH                                                         4
#define DET1_F1_SHIFT                                                         0
#define DET1_F1_MASK                                                 0x0000000f
#define DET1_F1_RD(src)                                  (((src) & 0x0000000f))
#define DET1_F1_WR(src)                             (((u32)(src)) & 0x0000000f)
#define DET1_F1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SERR1  */
/*       Fields X        */
#define X1_WIDTH                                                              1
#define X1_SHIFT                                                             26
#define X1_MASK                                                      0x04000000
#define X1_RD(src)                                   (((src) & 0x04000000)>>26)
#define X1_WR(src)                              (((u32)(src)<<26) & 0x04000000)
#define X1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields F        */
#define F1_WIDTH                                                              1
#define F1_SHIFT                                                             25
#define F1_MASK                                                      0x02000000
#define F1_RD(src)                                   (((src) & 0x02000000)>>25)
#define F1_WR(src)                              (((u32)(src)<<25) & 0x02000000)
#define F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields T        */
#define T1_WIDTH                                                              1
#define T1_SHIFT                                                             24
#define T1_MASK                                                      0x01000000
#define T1_RD(src)                                   (((src) & 0x01000000)>>24)
#define T1_WR(src)                              (((u32)(src)<<24) & 0x01000000)
#define T1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields S        */
#define S1_WIDTH                                                              1
#define S1_SHIFT                                                             23
#define S1_MASK                                                      0x00800000
#define S1_RD(src)                                   (((src) & 0x00800000)>>23)
#define S1_WR(src)                              (((u32)(src)<<23) & 0x00800000)
#define S1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields H        */
#define H1_WIDTH                                                              1
#define H1_SHIFT                                                             22
#define H1_MASK                                                      0x00400000
#define H1_RD(src)                                   (((src) & 0x00400000)>>22)
#define H1_WR(src)                              (((u32)(src)<<22) & 0x00400000)
#define H1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields C        */
#define C1_WIDTH                                                              1
#define C1_SHIFT                                                             21
#define C1_MASK                                                      0x00200000
#define C1_RD(src)                                   (((src) & 0x00200000)>>21)
#define C1_WR(src)                              (((u32)(src)<<21) & 0x00200000)
#define C1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields D        */
#define D1_WIDTH                                                              1
#define D1_SHIFT                                                             20
#define D1_MASK                                                      0x00100000
#define D1_RD(src)                                   (((src) & 0x00100000)>>20)
#define D1_WR(src)                              (((u32)(src)<<20) & 0x00100000)
#define D1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields B        */
#define B1_WIDTH                                                              1
#define B1_SHIFT                                                             19
#define B1_MASK                                                      0x00080000
#define B1_RD(src)                                   (((src) & 0x00080000)>>19)
#define B1_WR(src)                              (((u32)(src)<<19) & 0x00080000)
#define B1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields W        */
#define W1_WIDTH                                                              1
#define W1_SHIFT                                                             18
#define W1_MASK                                                      0x00040000
#define W1_RD(src)                                   (((src) & 0x00040000)>>18)
#define W1_WR(src)                              (((u32)(src)<<18) & 0x00040000)
#define W1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields I        */
#define I1_WIDTH                                                              1
#define I1_SHIFT                                                             17
#define I1_MASK                                                      0x00020000
#define I1_RD(src)                                   (((src) & 0x00020000)>>17)
#define I1_WR(src)                              (((u32)(src)<<17) & 0x00020000)
#define I1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields N        */
#define N1_WIDTH                                                              1
#define N1_SHIFT                                                             16
#define N1_MASK                                                      0x00010000
#define N1_RD(src)                                   (((src) & 0x00010000)>>16)
#define N1_WR(src)                              (((u32)(src)<<16) & 0x00010000)
#define N1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields EERR     */
#define EERR1_WIDTH                                                           1
#define EERR1_SHIFT                                                          11
#define EERR1_MASK                                                   0x00000800
#define EERR1_RD(src)                                (((src) & 0x00000800)>>11)
#define EERR1_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define EERR1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields PERR     */
#define PERR1_WIDTH                                                           1
#define PERR1_SHIFT                                                          10
#define PERR1_MASK                                                   0x00000400
#define PERR1_RD(src)                                (((src) & 0x00000400)>>10)
#define PERR1_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define PERR1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields CERR     */
#define CERR1_WIDTH                                                           1
#define CERR1_SHIFT                                                           9
#define CERR1_MASK                                                   0x00000200
#define CERR1_RD(src)                                 (((src) & 0x00000200)>>9)
#define CERR1_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define CERR1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TERR     */
#define TERR1_WIDTH                                                           1
#define TERR1_SHIFT                                                           8
#define TERR1_MASK                                                   0x00000100
#define TERR1_RD(src)                                 (((src) & 0x00000100)>>8)
#define TERR1_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define TERR1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MERR     */
#define MERR1_WIDTH                                                           1
#define MERR1_SHIFT                                                           1
#define MERR1_MASK                                                   0x00000002
#define MERR1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MERR1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MERR1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields IERR     */
#define IERR1_WIDTH                                                           1
#define IERR1_SHIFT                                                           0
#define IERR1_MASK                                                   0x00000001
#define IERR1_RD(src)                                    (((src) & 0x00000001))
#define IERR1_WR(src)                               (((u32)(src)) & 0x00000001)
#define IERR1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SACT1  */
/*       Fields DS       */
#define DS1_WIDTH                                                            32
#define DS1_SHIFT                                                             0
#define DS1_MASK                                                     0xffffffff
#define DS1_RD(src)                                      (((src) & 0xffffffff))
#define DS1_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DS1_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CI1    */
/*       Fields CI       */
#define CI1_WIDTH                                                            32
#define CI1_SHIFT                                                             0
#define CI1_MASK                                                     0xffffffff
#define CI1_RD(src)                                      (((src) & 0xffffffff))
#define CI1_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define CI1_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SNTF1  */
/*       Fields PMN      */
#define PMN1_WIDTH                                                           16
#define PMN1_SHIFT                                                            0
#define PMN1_MASK                                                    0x0000ffff
#define PMN1_RD(src)                                     (((src) & 0x0000ffff))
#define PMN1_WR(src)                                (((u32)(src)) & 0x0000ffff)
#define PMN1_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register FBS1   */
/*       Fields DWE      */
#define DWE1_WIDTH                                                            4
#define DWE1_SHIFT                                                           16
#define DWE1_MASK                                                    0x000f0000
#define DWE1_RD(src)                                 (((src) & 0x000f0000)>>16)
#define DWE1_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define DWE1_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ADO      */
#define ADO1_WIDTH                                                            4
#define ADO1_SHIFT                                                           12
#define ADO1_MASK                                                    0x0000f000
#define ADO1_RD(src)                                 (((src) & 0x0000f000)>>12)
#define ADO1_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define ADO1_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DEV      */
#define DEV1_WIDTH                                                            4
#define DEV1_SHIFT                                                            8
#define DEV1_MASK                                                    0x00000f00
#define DEV1_RD(src)                                  (((src) & 0x00000f00)>>8)
#define DEV1_WR(src)                             (((u32)(src)<<8) & 0x00000f00)
#define DEV1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SDE      */
#define SDE1_WIDTH                                                            1
#define SDE1_SHIFT                                                            2
#define SDE1_MASK                                                    0x00000004
#define SDE1_RD(src)                                  (((src) & 0x00000004)>>2)
#define SDE1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SDE1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DEC      */
#define DEC1_WIDTH                                                            1
#define DEC1_SHIFT                                                            1
#define DEC1_MASK                                                    0x00000002
#define DEC1_RD(src)                                  (((src) & 0x00000002)>>1)
#define DEC1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields EN       */
#define EN1_WIDTH                                                             1
#define EN1_SHIFT                                                             0
#define EN1_MASK                                                     0x00000001
#define EN1_RD(src)                                      (((src) & 0x00000001))
#define EN1_WR(src)                                 (((u32)(src)) & 0x00000001)
#define EN1_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))


/*      Global Base Address     */
#define SATA23_CSR_REGS_I_BASE_ADDR                     0x01f220000ULL

/*    Address SATA23_CSR_REGS_I  Registers */
#define SLVRDERRATTRIBUTES_ADDR                                      0x00000000
#define SLVRDERRATTRIBUTES_DEFAULT                                   0x00000001
#define SLVWRERRATTRIBUTES_ADDR                                      0x00000004
#define SLVWRERRATTRIBUTES_DEFAULT                                   0x00000001
#define MSTRDERRATTRIBUTES_ADDR                                      0x00000008
#define MSTRDERRATTRIBUTES_DEFAULT                                   0x00000001
#define MSTWRERRATTRIBUTES_ADDR                                      0x0000000c
#define MSTWRERRATTRIBUTES_DEFAULT                                   0x00000001
#define SWINT_ADDR                                                   0x00000010
#define SWINT_DEFAULT                                                0x00000000
#define BUSCTLREG_ADDR                                               0x00000014
#define BUSCTLREG_DEFAULT                                            0x00000000
#define IOFMSTRWAUX_ADDR                                             0x00000018
#define IOFMSTRWAUX_DEFAULT                                          0x00000082
#define LINKMONITORPORT_ADDR                                         0x0000001c
#define LINKMONITORPORT_DEFAULT                                      0x00000000
#define RXRAMCTRL_ADDR                                               0x00000020
#define RXRAMCTRL_DEFAULT                                            0x00000000
#define TXRAMCTRL_ADDR                                               0x00000024
#define TXRAMCTRL_DEFAULT                                            0x00000000
#define INTSTATUS_ADDR                                               0x00000028
#define INTSTATUS_DEFAULT                                            0x00000000
#define INTSTATUSMASK_ADDR                                           0x0000002c
#define ERRINTSTATUS_ADDR                                            0x00000030
#define ERRINTSTATUS_DEFAULT                                         0x00000000
#define ERRINTSTATUSMASK_ADDR                                        0x00000034
#define SATA_ID_ADDR                                                 0x00000038
#define SATA_RAM_TEST_ADDR                                           0x0000003c
#define SATA_RAM_TEST_DEFAULT                                        0x00000000

/*      Register SlvRdErrAttributes     */
/*       Fields Trans_ID11       */
#define TRANS_ID11_WIDTH                                                      1
#define TRANS_ID11_SHIFT                                                     17
#define TRANS_ID11_MASK                                              0x00020000
#define TRANS_ID11_RD(src)                           (((src) & 0x00020000)>>17)
#define TRANS_ID11_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define TRANS_ID11_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields Trans_ID10       */
#define TRANS_ID10_WIDTH                                                      1
#define TRANS_ID10_SHIFT                                                     16
#define TRANS_ID10_MASK                                              0x00010000
#define TRANS_ID10_RD(src)                           (((src) & 0x00010000)>>16)
#define TRANS_ID10_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define TRANS_ID10_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields Trans_ID9        */
#define TRANS_ID9_WIDTH                                                       1
#define TRANS_ID9_SHIFT                                                      15
#define TRANS_ID9_MASK                                               0x00008000
#define TRANS_ID9_RD(src)                            (((src) & 0x00008000)>>15)
#define TRANS_ID9_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define TRANS_ID9_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields Trans_ID8        */
#define TRANS_ID8_WIDTH                                                       1
#define TRANS_ID8_SHIFT                                                      14
#define TRANS_ID8_MASK                                               0x00004000
#define TRANS_ID8_RD(src)                            (((src) & 0x00004000)>>14)
#define TRANS_ID8_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define TRANS_ID8_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields Trans_ID7        */
#define TRANS_ID7_WIDTH                                                       1
#define TRANS_ID7_SHIFT                                                      13
#define TRANS_ID7_MASK                                               0x00002000
#define TRANS_ID7_RD(src)                            (((src) & 0x00002000)>>13)
#define TRANS_ID7_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define TRANS_ID7_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields Trans_ID6        */
#define TRANS_ID6_WIDTH                                                       1
#define TRANS_ID6_SHIFT                                                      12
#define TRANS_ID6_MASK                                               0x00001000
#define TRANS_ID6_RD(src)                            (((src) & 0x00001000)>>12)
#define TRANS_ID6_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define TRANS_ID6_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields Trans_ID5        */
#define TRANS_ID5_WIDTH                                                       1
#define TRANS_ID5_SHIFT                                                      11
#define TRANS_ID5_MASK                                               0x00000800
#define TRANS_ID5_RD(src)                            (((src) & 0x00000800)>>11)
#define TRANS_ID5_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define TRANS_ID5_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields Trans_ID4        */
#define TRANS_ID4_WIDTH                                                       1
#define TRANS_ID4_SHIFT                                                      10
#define TRANS_ID4_MASK                                               0x00000400
#define TRANS_ID4_RD(src)                            (((src) & 0x00000400)>>10)
#define TRANS_ID4_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_WIDTH                                                       1
#define TRANS_ID3_SHIFT                                                       9
#define TRANS_ID3_MASK                                               0x00000200
#define TRANS_ID3_RD(src)                             (((src) & 0x00000200)>>9)
#define TRANS_ID3_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_WIDTH                                                       1
#define TRANS_ID2_SHIFT                                                       8
#define TRANS_ID2_MASK                                               0x00000100
#define TRANS_ID2_RD(src)                             (((src) & 0x00000100)>>8)
#define TRANS_ID2_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_WIDTH                                                       1
#define TRANS_ID1_SHIFT                                                       7
#define TRANS_ID1_MASK                                               0x00000080
#define TRANS_ID1_RD(src)                             (((src) & 0x00000080)>>7)
#define TRANS_ID1_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_WIDTH                                                       1
#define TRANS_ID0_SHIFT                                                       6
#define TRANS_ID0_MASK                                               0x00000040
#define TRANS_ID0_RD(src)                             (((src) & 0x00000040)>>6)
#define TRANS_ID0_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_WIDTH                                                      1
#define SLAVEERROR_SHIFT                                                      5
#define SLAVEERROR_MASK                                              0x00000020
#define SLAVEERROR_RD(src)                            (((src) & 0x00000020)>>5)
#define SLAVEERROR_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_WIDTH                                              1
#define ADDRESSDECODEERROR_SHIFT                                              4
#define ADDRESSDECODEERROR_MASK                                      0x00000010
#define ADDRESSDECODEERROR_RD(src)                    (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_WR(src)               (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_WIDTH                                                  1
#define ERRORINTERRUPT_SHIFT                                                  3
#define ERRORINTERRUPT_MASK                                          0x00000008
#define ERRORINTERRUPT_RD(src)                        (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_WR(src)                   (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_WIDTH                                            1
#define ERRORINTERRUPTENABLE_SHIFT                                            2
#define ERRORINTERRUPTENABLE_MASK                                    0x00000004
#define ERRORINTERRUPTENABLE_RD(src)                  (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_WR(src)             (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_WIDTH                                              1
#define ERRORWHILEDISABLED_SHIFT                                              1
#define ERRORWHILEDISABLED_MASK                                      0x00000002
#define ERRORWHILEDISABLED_RD(src)                    (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_WIDTH                                                   1
#define CAPTUREENABLE_SHIFT                                                   0
#define CAPTUREENABLE_MASK                                           0x00000001
#define CAPTUREENABLE_RD(src)                            (((src) & 0x00000001))
#define CAPTUREENABLE_WR(src)                       (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SlvWrErrAttributes     */
/*       Fields Trans_ID11       */
#define TRANS_ID11_F1_WIDTH                                                   1
#define TRANS_ID11_F1_SHIFT                                                  17
#define TRANS_ID11_F1_MASK                                           0x00020000
#define TRANS_ID11_F1_RD(src)                        (((src) & 0x00020000)>>17)
#define TRANS_ID11_F1_WR(src)                   (((u32)(src)<<17) & 0x00020000)
#define TRANS_ID11_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields Trans_ID10       */
#define TRANS_ID10_F1_WIDTH                                                   1
#define TRANS_ID10_F1_SHIFT                                                  16
#define TRANS_ID10_F1_MASK                                           0x00010000
#define TRANS_ID10_F1_RD(src)                        (((src) & 0x00010000)>>16)
#define TRANS_ID10_F1_WR(src)                   (((u32)(src)<<16) & 0x00010000)
#define TRANS_ID10_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields Trans_ID9        */
#define TRANS_ID9_F1_WIDTH                                                    1
#define TRANS_ID9_F1_SHIFT                                                   15
#define TRANS_ID9_F1_MASK                                            0x00008000
#define TRANS_ID9_F1_RD(src)                         (((src) & 0x00008000)>>15)
#define TRANS_ID9_F1_WR(src)                    (((u32)(src)<<15) & 0x00008000)
#define TRANS_ID9_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields Trans_ID8        */
#define TRANS_ID8_F1_WIDTH                                                    1
#define TRANS_ID8_F1_SHIFT                                                   14
#define TRANS_ID8_F1_MASK                                            0x00004000
#define TRANS_ID8_F1_RD(src)                         (((src) & 0x00004000)>>14)
#define TRANS_ID8_F1_WR(src)                    (((u32)(src)<<14) & 0x00004000)
#define TRANS_ID8_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields Trans_ID7        */
#define TRANS_ID7_F1_WIDTH                                                    1
#define TRANS_ID7_F1_SHIFT                                                   13
#define TRANS_ID7_F1_MASK                                            0x00002000
#define TRANS_ID7_F1_RD(src)                         (((src) & 0x00002000)>>13)
#define TRANS_ID7_F1_WR(src)                    (((u32)(src)<<13) & 0x00002000)
#define TRANS_ID7_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields Trans_ID6        */
#define TRANS_ID6_F1_WIDTH                                                    1
#define TRANS_ID6_F1_SHIFT                                                   12
#define TRANS_ID6_F1_MASK                                            0x00001000
#define TRANS_ID6_F1_RD(src)                         (((src) & 0x00001000)>>12)
#define TRANS_ID6_F1_WR(src)                    (((u32)(src)<<12) & 0x00001000)
#define TRANS_ID6_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields Trans_ID5        */
#define TRANS_ID5_F1_WIDTH                                                    1
#define TRANS_ID5_F1_SHIFT                                                   11
#define TRANS_ID5_F1_MASK                                            0x00000800
#define TRANS_ID5_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define TRANS_ID5_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define TRANS_ID5_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields Trans_ID4        */
#define TRANS_ID4_F1_WIDTH                                                    1
#define TRANS_ID4_F1_SHIFT                                                   10
#define TRANS_ID4_F1_MASK                                            0x00000400
#define TRANS_ID4_F1_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID4_F1_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F1_WIDTH                                                    1
#define TRANS_ID3_F1_SHIFT                                                    9
#define TRANS_ID3_F1_MASK                                            0x00000200
#define TRANS_ID3_F1_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID3_F1_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F1_WIDTH                                                    1
#define TRANS_ID2_F1_SHIFT                                                    8
#define TRANS_ID2_F1_MASK                                            0x00000100
#define TRANS_ID2_F1_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F1_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F1_WIDTH                                                    1
#define TRANS_ID1_F1_SHIFT                                                    7
#define TRANS_ID1_F1_MASK                                            0x00000080
#define TRANS_ID1_F1_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID1_F1_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_F1_WIDTH                                                    1
#define TRANS_ID0_F1_SHIFT                                                    6
#define TRANS_ID0_F1_MASK                                            0x00000040
#define TRANS_ID0_F1_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID0_F1_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F1_WIDTH                                                   1
#define SLAVEERROR_F1_SHIFT                                                   5
#define SLAVEERROR_F1_MASK                                           0x00000020
#define SLAVEERROR_F1_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F1_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F1_WIDTH                                           1
#define ADDRESSDECODEERROR_F1_SHIFT                                           4
#define ADDRESSDECODEERROR_F1_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F1_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F1_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F1_WIDTH                                               1
#define ERRORINTERRUPT_F1_SHIFT                                               3
#define ERRORINTERRUPT_F1_MASK                                       0x00000008
#define ERRORINTERRUPT_F1_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F1_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F1_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F1_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F1_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F1_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F1_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F1_WIDTH                                           1
#define ERRORWHILEDISABLED_F1_SHIFT                                           1
#define ERRORWHILEDISABLED_F1_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F1_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F1_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F1_WIDTH                                                1
#define CAPTUREENABLE_F1_SHIFT                                                0
#define CAPTUREENABLE_F1_MASK                                        0x00000001
#define CAPTUREENABLE_F1_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F1_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register MstRdErrAttributes     */
/*       Fields Trans_ID4        */
#define TRANS_ID4_F2_WIDTH                                                    1
#define TRANS_ID4_F2_SHIFT                                                   10
#define TRANS_ID4_F2_MASK                                            0x00000400
#define TRANS_ID4_F2_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID4_F2_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_F2_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F2_WIDTH                                                    1
#define TRANS_ID3_F2_SHIFT                                                    9
#define TRANS_ID3_F2_MASK                                            0x00000200
#define TRANS_ID3_F2_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID3_F2_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_F2_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F2_WIDTH                                                    1
#define TRANS_ID2_F2_SHIFT                                                    8
#define TRANS_ID2_F2_MASK                                            0x00000100
#define TRANS_ID2_F2_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F2_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F2_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F2_WIDTH                                                    1
#define TRANS_ID1_F2_SHIFT                                                    7
#define TRANS_ID1_F2_MASK                                            0x00000080
#define TRANS_ID1_F2_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID1_F2_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_F2_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_F2_WIDTH                                                    1
#define TRANS_ID0_F2_SHIFT                                                    6
#define TRANS_ID0_F2_MASK                                            0x00000040
#define TRANS_ID0_F2_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID0_F2_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_F2_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F2_WIDTH                                                   1
#define SLAVEERROR_F2_SHIFT                                                   5
#define SLAVEERROR_F2_MASK                                           0x00000020
#define SLAVEERROR_F2_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F2_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F2_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F2_WIDTH                                           1
#define ADDRESSDECODEERROR_F2_SHIFT                                           4
#define ADDRESSDECODEERROR_F2_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F2_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F2_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F2_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F2_WIDTH                                               1
#define ERRORINTERRUPT_F2_SHIFT                                               3
#define ERRORINTERRUPT_F2_MASK                                       0x00000008
#define ERRORINTERRUPT_F2_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F2_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F2_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F2_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F2_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F2_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F2_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F2_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F2_WIDTH                                           1
#define ERRORWHILEDISABLED_F2_SHIFT                                           1
#define ERRORWHILEDISABLED_F2_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F2_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F2_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F2_WIDTH                                                1
#define CAPTUREENABLE_F2_SHIFT                                                0
#define CAPTUREENABLE_F2_MASK                                        0x00000001
#define CAPTUREENABLE_F2_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F2_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register MstWrErrAttributes     */
/*       Fields Trans_ID0        */
#define TRANS_ID0_F3_WIDTH                                                    1
#define TRANS_ID0_F3_SHIFT                                                   10
#define TRANS_ID0_F3_MASK                                            0x00000400
#define TRANS_ID0_F3_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID0_F3_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID0_F3_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F3_WIDTH                                                    1
#define TRANS_ID1_F3_SHIFT                                                    9
#define TRANS_ID1_F3_MASK                                            0x00000200
#define TRANS_ID1_F3_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID1_F3_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID1_F3_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F3_WIDTH                                                    1
#define TRANS_ID2_F3_SHIFT                                                    8
#define TRANS_ID2_F3_MASK                                            0x00000100
#define TRANS_ID2_F3_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F3_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F3_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F3_WIDTH                                                    1
#define TRANS_ID3_F3_SHIFT                                                    7
#define TRANS_ID3_F3_MASK                                            0x00000080
#define TRANS_ID3_F3_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID3_F3_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID3_F3_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID4        */
#define TRANS_ID4_F3_WIDTH                                                    1
#define TRANS_ID4_F3_SHIFT                                                    6
#define TRANS_ID4_F3_MASK                                            0x00000040
#define TRANS_ID4_F3_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID4_F3_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID4_F3_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F3_WIDTH                                                   1
#define SLAVEERROR_F3_SHIFT                                                   5
#define SLAVEERROR_F3_MASK                                           0x00000020
#define SLAVEERROR_F3_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F3_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F3_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F3_WIDTH                                           1
#define ADDRESSDECODEERROR_F3_SHIFT                                           4
#define ADDRESSDECODEERROR_F3_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F3_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F3_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F3_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F3_WIDTH                                               1
#define ERRORINTERRUPT_F3_SHIFT                                               3
#define ERRORINTERRUPT_F3_MASK                                       0x00000008
#define ERRORINTERRUPT_F3_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F3_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F3_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F3_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F3_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F3_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F3_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F3_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F3_WIDTH                                           1
#define ERRORWHILEDISABLED_F3_SHIFT                                           1
#define ERRORWHILEDISABLED_F3_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F3_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F3_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F3_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F3_WIDTH                                                1
#define CAPTUREENABLE_F3_SHIFT                                                0
#define CAPTUREENABLE_F3_MASK                                        0x00000001
#define CAPTUREENABLE_F3_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F3_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F3_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SwInt  */
/*       Fields sw_int   */
#define SW_INT_WIDTH                                                          1
#define SW_INT_SHIFT                                                          0
#define SW_INT_MASK                                                  0x00000001
#define SW_INT_RD(src)                                   (((src) & 0x00000001))
#define SW_INT_WR(src)                              (((u32)(src)) & 0x00000001)
#define SW_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BusCtlReg      */
/*       Fields MstAwaux_coherent_bypass         */
#define MSTAWAUX_COHERENT_BYPASS_WIDTH                                        1
#define MSTAWAUX_COHERENT_BYPASS_SHIFT                                        1
#define MSTAWAUX_COHERENT_BYPASS_MASK                                0x00000002
#define MSTAWAUX_COHERENT_BYPASS_RD(src)              (((src) & 0x00000002)>>1)
#define MSTAWAUX_COHERENT_BYPASS_WR(src)         (((u32)(src)<<1) & 0x00000002)
#define MSTAWAUX_COHERENT_BYPASS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MstAraux_coherent_bypass         */
#define MSTARAUX_COHERENT_BYPASS_WIDTH                                        1
#define MSTARAUX_COHERENT_BYPASS_SHIFT                                        0
#define MSTARAUX_COHERENT_BYPASS_MASK                                0x00000001
#define MSTARAUX_COHERENT_BYPASS_RD(src)                 (((src) & 0x00000001))
#define MSTARAUX_COHERENT_BYPASS_WR(src)            (((u32)(src)) & 0x00000001)
#define MSTARAUX_COHERENT_BYPASS_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IOFMstRWAux    */
/*       Fields wr_coherent      */
#define WR_COHERENT_WIDTH                                                     1
#define WR_COHERENT_SHIFT                                                     9
#define WR_COHERENT_MASK                                             0x00000200
#define WR_COHERENT_RD(src)                           (((src) & 0x00000200)>>9)
#define WR_COHERENT_WR(src)                      (((u32)(src)<<9) & 0x00000200)
#define WR_COHERENT_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields wr_vc    */
#define WR_VC_WIDTH                                                           2
#define WR_VC_SHIFT                                                           6
#define WR_VC_MASK                                                   0x000000c0
#define WR_VC_RD(src)                                 (((src) & 0x000000c0)>>6)
#define WR_VC_WR(src)                            (((u32)(src)<<6) & 0x000000c0)
#define WR_VC_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields rd_coherent      */
#define RD_COHERENT_WIDTH                                                     1
#define RD_COHERENT_SHIFT                                                     3
#define RD_COHERENT_MASK                                             0x00000008
#define RD_COHERENT_RD(src)                           (((src) & 0x00000008)>>3)
#define RD_COHERENT_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define RD_COHERENT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields rd_vc    */
#define RD_VC_WIDTH                                                           2
#define RD_VC_SHIFT                                                           0
#define RD_VC_MASK                                                   0x00000003
#define RD_VC_RD(src)                                    (((src) & 0x00000003))
#define RD_VC_WR(src)                               (((u32)(src)) & 0x00000003)
#define RD_VC_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register LinkMonitorPort        */
/*       Fields LinkRxMonitorPort1       */
#define LINKRXMONITORPORT1_WIDTH                                              5
#define LINKRXMONITORPORT1_SHIFT                                             15
#define LINKRXMONITORPORT1_MASK                                      0x000f8000
#define LINKRXMONITORPORT1_RD(src)                   (((src) & 0x000f8000)>>15)
#define LINKRXMONITORPORT1_SET(dst,src) \
                      (((dst) & ~0x000f8000) | (((u32)(src)<<15) & 0x000f8000))
/*       Fields LinkRxMonitorPort0       */
#define LINKRXMONITORPORT0_WIDTH                                              5
#define LINKRXMONITORPORT0_SHIFT                                             10
#define LINKRXMONITORPORT0_MASK                                      0x00007c00
#define LINKRXMONITORPORT0_RD(src)                   (((src) & 0x00007c00)>>10)
#define LINKRXMONITORPORT0_SET(dst,src) \
                      (((dst) & ~0x00007c00) | (((u32)(src)<<10) & 0x00007c00))
/*       Fields LinkTxMonitorPort1       */
#define LINKTXMONITORPORT1_WIDTH                                              5
#define LINKTXMONITORPORT1_SHIFT                                              5
#define LINKTXMONITORPORT1_MASK                                      0x000003e0
#define LINKTXMONITORPORT1_RD(src)                    (((src) & 0x000003e0)>>5)
#define LINKTXMONITORPORT1_SET(dst,src) \
                       (((dst) & ~0x000003e0) | (((u32)(src)<<5) & 0x000003e0))
/*       Fields LinkTxMonitorPort0       */
#define LINKTXMONITORPORT0_WIDTH                                              5
#define LINKTXMONITORPORT0_SHIFT                                              0
#define LINKTXMONITORPORT0_MASK                                      0x0000001f
#define LINKTXMONITORPORT0_RD(src)                       (((src) & 0x0000001f))
#define LINKTXMONITORPORT0_SET(dst,src) \
                          (((dst) & ~0x0000001f) | (((u32)(src)) & 0x0000001f))

/*      Register RxRamCtrl      */
/*       Fields RxM1_RMEB        */
#define RXM1_RMEB_WIDTH                                                       1
#define RXM1_RMEB_SHIFT                                                      19
#define RXM1_RMEB_MASK                                               0x00080000
#define RXM1_RMEB_RD(src)                            (((src) & 0x00080000)>>19)
#define RXM1_RMEB_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define RXM1_RMEB_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields RxM1_RMB         */
#define RXM1_RMB_WIDTH                                                        4
#define RXM1_RMB_SHIFT                                                       15
#define RXM1_RMB_MASK                                                0x00078000
#define RXM1_RMB_RD(src)                             (((src) & 0x00078000)>>15)
#define RXM1_RMB_WR(src)                        (((u32)(src)<<15) & 0x00078000)
#define RXM1_RMB_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields RxM1_RMEA        */
#define RXM1_RMEA_WIDTH                                                       1
#define RXM1_RMEA_SHIFT                                                      14
#define RXM1_RMEA_MASK                                               0x00004000
#define RXM1_RMEA_RD(src)                            (((src) & 0x00004000)>>14)
#define RXM1_RMEA_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define RXM1_RMEA_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields RxM1_RMA         */
#define RXM1_RMA_WIDTH                                                        4
#define RXM1_RMA_SHIFT                                                       10
#define RXM1_RMA_MASK                                                0x00003c00
#define RXM1_RMA_RD(src)                             (((src) & 0x00003c00)>>10)
#define RXM1_RMA_WR(src)                        (((u32)(src)<<10) & 0x00003c00)
#define RXM1_RMA_SET(dst,src) \
                      (((dst) & ~0x00003c00) | (((u32)(src)<<10) & 0x00003c00))
/*       Fields RxM0_RMEB        */
#define RXM0_RMEB_WIDTH                                                       1
#define RXM0_RMEB_SHIFT                                                       9
#define RXM0_RMEB_MASK                                               0x00000200
#define RXM0_RMEB_RD(src)                             (((src) & 0x00000200)>>9)
#define RXM0_RMEB_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define RXM0_RMEB_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields RxM0_RMB         */
#define RXM0_RMB_WIDTH                                                        4
#define RXM0_RMB_SHIFT                                                        5
#define RXM0_RMB_MASK                                                0x000001e0
#define RXM0_RMB_RD(src)                              (((src) & 0x000001e0)>>5)
#define RXM0_RMB_WR(src)                         (((u32)(src)<<5) & 0x000001e0)
#define RXM0_RMB_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields RxM0_RMEA        */
#define RXM0_RMEA_WIDTH                                                       1
#define RXM0_RMEA_SHIFT                                                       4
#define RXM0_RMEA_MASK                                               0x00000010
#define RXM0_RMEA_RD(src)                             (((src) & 0x00000010)>>4)
#define RXM0_RMEA_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define RXM0_RMEA_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields RxM0_RMA         */
#define RXM0_RMA_WIDTH                                                        4
#define RXM0_RMA_SHIFT                                                        0
#define RXM0_RMA_MASK                                                0x0000000f
#define RXM0_RMA_RD(src)                                 (((src) & 0x0000000f))
#define RXM0_RMA_WR(src)                            (((u32)(src)) & 0x0000000f)
#define RXM0_RMA_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register TxRamCtrl      */
/*       Fields TxM1_RMEB        */
#define TXM1_RMEB_WIDTH                                                       1
#define TXM1_RMEB_SHIFT                                                      19
#define TXM1_RMEB_MASK                                               0x00080000
#define TXM1_RMEB_RD(src)                            (((src) & 0x00080000)>>19)
#define TXM1_RMEB_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define TXM1_RMEB_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields TxM1_RMB         */
#define TXM1_RMB_WIDTH                                                        4
#define TXM1_RMB_SHIFT                                                       15
#define TXM1_RMB_MASK                                                0x00078000
#define TXM1_RMB_RD(src)                             (((src) & 0x00078000)>>15)
#define TXM1_RMB_WR(src)                        (((u32)(src)<<15) & 0x00078000)
#define TXM1_RMB_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields TxM1_RMEA        */
#define TXM1_RMEA_WIDTH                                                       1
#define TXM1_RMEA_SHIFT                                                      14
#define TXM1_RMEA_MASK                                               0x00004000
#define TXM1_RMEA_RD(src)                            (((src) & 0x00004000)>>14)
#define TXM1_RMEA_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define TXM1_RMEA_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields TxM1_RMA         */
#define TXM1_RMA_WIDTH                                                        4
#define TXM1_RMA_SHIFT                                                       10
#define TXM1_RMA_MASK                                                0x00003c00
#define TXM1_RMA_RD(src)                             (((src) & 0x00003c00)>>10)
#define TXM1_RMA_WR(src)                        (((u32)(src)<<10) & 0x00003c00)
#define TXM1_RMA_SET(dst,src) \
                      (((dst) & ~0x00003c00) | (((u32)(src)<<10) & 0x00003c00))
/*       Fields TxM0_RMEB        */
#define TXM0_RMEB_WIDTH                                                       1
#define TXM0_RMEB_SHIFT                                                       9
#define TXM0_RMEB_MASK                                               0x00000200
#define TXM0_RMEB_RD(src)                             (((src) & 0x00000200)>>9)
#define TXM0_RMEB_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define TXM0_RMEB_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TxM0_RMB         */
#define TXM0_RMB_WIDTH                                                        4
#define TXM0_RMB_SHIFT                                                        5
#define TXM0_RMB_MASK                                                0x000001e0
#define TXM0_RMB_RD(src)                              (((src) & 0x000001e0)>>5)
#define TXM0_RMB_WR(src)                         (((u32)(src)<<5) & 0x000001e0)
#define TXM0_RMB_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields TxM0_RMEA        */
#define TXM0_RMEA_WIDTH                                                       1
#define TXM0_RMEA_SHIFT                                                       4
#define TXM0_RMEA_MASK                                               0x00000010
#define TXM0_RMEA_RD(src)                             (((src) & 0x00000010)>>4)
#define TXM0_RMEA_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define TXM0_RMEA_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TxM0_RMA         */
#define TXM0_RMA_WIDTH                                                        4
#define TXM0_RMA_SHIFT                                                        0
#define TXM0_RMA_MASK                                                0x0000000f
#define TXM0_RMA_RD(src)                                 (((src) & 0x0000000f))
#define TXM0_RMA_WR(src)                            (((u32)(src)) & 0x0000000f)
#define TXM0_RMA_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register INTStatus      */
/*       Fields SINTQ_2  */
#define SINTQ_2_WIDTH                                                         1
#define SINTQ_2_SHIFT                                                         2
#define SINTQ_2_MASK                                                 0x00000004
#define SINTQ_2_RD(src)                               (((src) & 0x00000004)>>2)
#define SINTQ_2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SINTQ_1  */
#define SINTQ_1_WIDTH                                                         1
#define SINTQ_1_SHIFT                                                         1
#define SINTQ_1_MASK                                                 0x00000002
#define SINTQ_1_RD(src)                               (((src) & 0x00000002)>>1)
#define SINTQ_1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SINTQ_0  */
#define SINTQ_0_WIDTH                                                         1
#define SINTQ_0_SHIFT                                                         0
#define SINTQ_0_MASK                                                 0x00000001
#define SINTQ_0_RD(src)                                  (((src) & 0x00000001))
#define SINTQ_0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INTStatusMask  */
/*    Mask Register Fields SINTQ_2Mask    */
#define SINTQ_2MASK_WIDTH                                                     1
#define SINTQ_2MASK_SHIFT                                                     2
#define SINTQ_2MASK_MASK                                             0x00000004
#define SINTQ_2MASK_RD(src)                           (((src) & 0x00000004)>>2)
#define SINTQ_2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SINTQ_1Mask    */
#define SINTQ_1MASK_WIDTH                                                     1
#define SINTQ_1MASK_SHIFT                                                     1
#define SINTQ_1MASK_MASK                                             0x00000002
#define SINTQ_1MASK_RD(src)                           (((src) & 0x00000002)>>1)
#define SINTQ_1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SINTQ_0Mask    */
#define SINTQ_0MASK_WIDTH                                                     1
#define SINTQ_0MASK_SHIFT                                                     0
#define SINTQ_0MASK_MASK                                             0x00000001
#define SINTQ_0MASK_RD(src)                              (((src) & 0x00000001))
#define SINTQ_0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register ErrINTStatus   */
/*       Fields SlvRdErrorInterrupt      */
#define SLVRDERRORINTERRUPT_WIDTH                                             1
#define SLVRDERRORINTERRUPT_SHIFT                                             3
#define SLVRDERRORINTERRUPT_MASK                                     0x00000008
#define SLVRDERRORINTERRUPT_RD(src)                   (((src) & 0x00000008)>>3)
#define SLVRDERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SlvWrErrorInterrupt      */
#define SLVWRERRORINTERRUPT_WIDTH                                             1
#define SLVWRERRORINTERRUPT_SHIFT                                             2
#define SLVWRERRORINTERRUPT_MASK                                     0x00000004
#define SLVWRERRORINTERRUPT_RD(src)                   (((src) & 0x00000004)>>2)
#define SLVWRERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MstRdErrorInterrupt      */
#define MSTRDERRORINTERRUPT_WIDTH                                             1
#define MSTRDERRORINTERRUPT_SHIFT                                             1
#define MSTRDERRORINTERRUPT_MASK                                     0x00000002
#define MSTRDERRORINTERRUPT_RD(src)                   (((src) & 0x00000002)>>1)
#define MSTRDERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MstWrErrorInterrupt      */
#define MSTWRERRORINTERRUPT_WIDTH                                             1
#define MSTWRERRORINTERRUPT_SHIFT                                             0
#define MSTWRERRORINTERRUPT_MASK                                     0x00000001
#define MSTWRERRORINTERRUPT_RD(src)                      (((src) & 0x00000001))
#define MSTWRERRORINTERRUPT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register ErrINTStatusMask       */
/*    Mask Register Fields SlvRdErrorInterruptMask    */
#define SLVRDERRORINTERRUPTMASK_WIDTH                                         1
#define SLVRDERRORINTERRUPTMASK_SHIFT                                         3
#define SLVRDERRORINTERRUPTMASK_MASK                                 0x00000008
#define SLVRDERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000008)>>3)
#define SLVRDERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SlvWrErrorInterruptMask    */
#define SLVWRERRORINTERRUPTMASK_WIDTH                                         1
#define SLVWRERRORINTERRUPTMASK_SHIFT                                         2
#define SLVWRERRORINTERRUPTMASK_MASK                                 0x00000004
#define SLVWRERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000004)>>2)
#define SLVWRERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MstRdErrorInterruptMask    */
#define MSTRDERRORINTERRUPTMASK_WIDTH                                         1
#define MSTRDERRORINTERRUPTMASK_SHIFT                                         1
#define MSTRDERRORINTERRUPTMASK_MASK                                 0x00000002
#define MSTRDERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000002)>>1)
#define MSTRDERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MstWrErrorInterruptMask    */
#define MSTWRERRORINTERRUPTMASK_WIDTH                                         1
#define MSTWRERRORINTERRUPTMASK_SHIFT                                         0
#define MSTWRERRORINTERRUPTMASK_MASK                                 0x00000001
#define MSTWRERRORINTERRUPTMASK_RD(src)                  (((src) & 0x00000001))
#define MSTWRERRORINTERRUPTMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register sata_id        */
/*       Fields Rev      */
#define REV_WIDTH                                                             2
#define REV_SHIFT                                                            14
#define REV_MASK                                                     0x0000c000
#define REV_RD(src)                                  (((src) & 0x0000c000)>>14)
#define REV_SET(dst,src) \
                      (((dst) & ~0x0000c000) | (((u32)(src)<<14) & 0x0000c000))
/*       Fields BusID    */
#define REGSPEC_BUSID_WIDTH                                                   2
#define REGSPEC_BUSID_SHIFT                                                  12
#define REGSPEC_BUSID_MASK                                           0x00003000
#define REGSPEC_BUSID_RD(src)                        (((src) & 0x00003000)>>12)
#define REGSPEC_BUSID_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields DEVICE_ID        */
#define DEVICE_ID_WIDTH                                                      12
#define DEVICE_ID_SHIFT                                                       0
#define DEVICE_ID_MASK                                               0x00000fff
#define DEVICE_ID_RD(src)                                (((src) & 0x00000fff))
#define DEVICE_ID_SET(dst,src) \
                          (((dst) & ~0x00000fff) | (((u32)(src)) & 0x00000fff))

/*      Register SATA_RAM_TEST  */
/*       Fields TEST1B_TxM1mem1  */
#define TEST1B_TXM1MEM1_WIDTH                                                 1
#define TEST1B_TXM1MEM1_SHIFT                                                15
#define TEST1B_TXM1MEM1_MASK                                         0x00008000
#define TEST1B_TXM1MEM1_RD(src)                      (((src) & 0x00008000)>>15)
#define TEST1B_TXM1MEM1_WR(src)                 (((u32)(src)<<15) & 0x00008000)
#define TEST1B_TXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields TEST1A_TxM1mem1  */
#define TEST1A_TXM1MEM1_WIDTH                                                 1
#define TEST1A_TXM1MEM1_SHIFT                                                14
#define TEST1A_TXM1MEM1_MASK                                         0x00004000
#define TEST1A_TXM1MEM1_RD(src)                      (((src) & 0x00004000)>>14)
#define TEST1A_TXM1MEM1_WR(src)                 (((u32)(src)<<14) & 0x00004000)
#define TEST1A_TXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields TEST1B_TxM0mem1  */
#define TEST1B_TXM0MEM1_WIDTH                                                 1
#define TEST1B_TXM0MEM1_SHIFT                                                13
#define TEST1B_TXM0MEM1_MASK                                         0x00002000
#define TEST1B_TXM0MEM1_RD(src)                      (((src) & 0x00002000)>>13)
#define TEST1B_TXM0MEM1_WR(src)                 (((u32)(src)<<13) & 0x00002000)
#define TEST1B_TXM0MEM1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields TEST1A_TxM0mem1  */
#define TEST1A_TXM0MEM1_WIDTH                                                 1
#define TEST1A_TXM0MEM1_SHIFT                                                12
#define TEST1A_TXM0MEM1_MASK                                         0x00001000
#define TEST1A_TXM0MEM1_RD(src)                      (((src) & 0x00001000)>>12)
#define TEST1A_TXM0MEM1_WR(src)                 (((u32)(src)<<12) & 0x00001000)
#define TEST1A_TXM0MEM1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields TEST1B_RxM1mem1  */
#define TEST1B_RXM1MEM1_WIDTH                                                 1
#define TEST1B_RXM1MEM1_SHIFT                                                11
#define TEST1B_RXM1MEM1_MASK                                         0x00000800
#define TEST1B_RXM1MEM1_RD(src)                      (((src) & 0x00000800)>>11)
#define TEST1B_RXM1MEM1_WR(src)                 (((u32)(src)<<11) & 0x00000800)
#define TEST1B_RXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields TEST1A_RxM1mem1  */
#define TEST1A_RXM1MEM1_WIDTH                                                 1
#define TEST1A_RXM1MEM1_SHIFT                                                10
#define TEST1A_RXM1MEM1_MASK                                         0x00000400
#define TEST1A_RXM1MEM1_RD(src)                      (((src) & 0x00000400)>>10)
#define TEST1A_RXM1MEM1_WR(src)                 (((u32)(src)<<10) & 0x00000400)
#define TEST1A_RXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields TEST1B_RxM0mem1  */
#define TEST1B_RXM0MEM1_WIDTH                                                 1
#define TEST1B_RXM0MEM1_SHIFT                                                 9
#define TEST1B_RXM0MEM1_MASK                                         0x00000200
#define TEST1B_RXM0MEM1_RD(src)                       (((src) & 0x00000200)>>9)
#define TEST1B_RXM0MEM1_WR(src)                  (((u32)(src)<<9) & 0x00000200)
#define TEST1B_RXM0MEM1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TEST1A_RxM0mem1  */
#define TEST1A_RXM0MEM1_WIDTH                                                 1
#define TEST1A_RXM0MEM1_SHIFT                                                 8
#define TEST1A_RXM0MEM1_MASK                                         0x00000100
#define TEST1A_RXM0MEM1_RD(src)                       (((src) & 0x00000100)>>8)
#define TEST1A_RXM0MEM1_WR(src)                  (((u32)(src)<<8) & 0x00000100)
#define TEST1A_RXM0MEM1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields TEST1B_TxM1mem0  */
#define TEST1B_TXM1MEM0_WIDTH                                                 1
#define TEST1B_TXM1MEM0_SHIFT                                                 7
#define TEST1B_TXM1MEM0_MASK                                         0x00000080
#define TEST1B_TXM1MEM0_RD(src)                       (((src) & 0x00000080)>>7)
#define TEST1B_TXM1MEM0_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define TEST1B_TXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields TEST1A_TxM1mem0  */
#define TEST1A_TXM1MEM0_WIDTH                                                 1
#define TEST1A_TXM1MEM0_SHIFT                                                 6
#define TEST1A_TXM1MEM0_MASK                                         0x00000040
#define TEST1A_TXM1MEM0_RD(src)                       (((src) & 0x00000040)>>6)
#define TEST1A_TXM1MEM0_WR(src)                  (((u32)(src)<<6) & 0x00000040)
#define TEST1A_TXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields TEST1B_TxM0mem0  */
#define TEST1B_TXM0MEM0_WIDTH                                                 1
#define TEST1B_TXM0MEM0_SHIFT                                                 5
#define TEST1B_TXM0MEM0_MASK                                         0x00000020
#define TEST1B_TXM0MEM0_RD(src)                       (((src) & 0x00000020)>>5)
#define TEST1B_TXM0MEM0_WR(src)                  (((u32)(src)<<5) & 0x00000020)
#define TEST1B_TXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TEST1A_TxM0mem0  */
#define TEST1A_TXM0MEM0_WIDTH                                                 1
#define TEST1A_TXM0MEM0_SHIFT                                                 4
#define TEST1A_TXM0MEM0_MASK                                         0x00000010
#define TEST1A_TXM0MEM0_RD(src)                       (((src) & 0x00000010)>>4)
#define TEST1A_TXM0MEM0_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define TEST1A_TXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TEST1B_RxM1mem0  */
#define TEST1B_RXM1MEM0_WIDTH                                                 1
#define TEST1B_RXM1MEM0_SHIFT                                                 3
#define TEST1B_RXM1MEM0_MASK                                         0x00000008
#define TEST1B_RXM1MEM0_RD(src)                       (((src) & 0x00000008)>>3)
#define TEST1B_RXM1MEM0_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define TEST1B_RXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields TEST1A_RxM1mem0  */
#define TEST1A_RXM1MEM0_WIDTH                                                 1
#define TEST1A_RXM1MEM0_SHIFT                                                 2
#define TEST1A_RXM1MEM0_MASK                                         0x00000004
#define TEST1A_RXM1MEM0_RD(src)                       (((src) & 0x00000004)>>2)
#define TEST1A_RXM1MEM0_WR(src)                  (((u32)(src)<<2) & 0x00000004)
#define TEST1A_RXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields TEST1B_RxM0mem0  */
#define TEST1B_RXM0MEM0_WIDTH                                                 1
#define TEST1B_RXM0MEM0_SHIFT                                                 1
#define TEST1B_RXM0MEM0_MASK                                         0x00000002
#define TEST1B_RXM0MEM0_RD(src)                       (((src) & 0x00000002)>>1)
#define TEST1B_RXM0MEM0_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define TEST1B_RXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields TEST1A_RxM0mem0  */
#define TEST1A_RXM0MEM0_WIDTH                                                 1
#define TEST1A_RXM0MEM0_SHIFT                                                 0
#define TEST1A_RXM0MEM0_MASK                                         0x00000001
#define TEST1A_RXM0MEM0_RD(src)                          (((src) & 0x00000001))
#define TEST1A_RXM0MEM0_WR(src)                     (((u32)(src)) & 0x00000001)
#define TEST1A_RXM0MEM0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define SATA23_SDS_CSR_REGS_I_BASE_ADDR                 0x01f22a000ULL

/*    Address SATA23_SDS_CSR_REGS_I  Registers */
#define SATA_ENET_SDS_PCS_CTL0_ADDR                                  0x00000000
#define SATA_ENET_SDS_PCS_CTL0_DEFAULT                               0x00000000
#define SATA_ENET_SDS_PCS_CTL1_ADDR                                  0x00000004
#define SATA_ENET_SDS_PCS_CTL1_DEFAULT                               0x00000000
#define SATA_ENET_SDS_PCS_CTL2_ADDR                                  0x00000008
#define SATA_ENET_SDS_PCS_CTL2_DEFAULT                               0x00000000
#define SATA_ENET_SDS_CTL0_ADDR                                      0x0000000c
#define SATA_ENET_SDS_CTL0_DEFAULT                                   0x00001d25
#define SATA_ENET_SDS_CTL1_ADDR                                      0x00000010
#define SATA_ENET_SDS_CTL1_DEFAULT                                   0x00000000
#define SATA_ENET_SDS_CMU_STATUS0_ADDR                               0x00000014
#define SATA_ENET_SDS_CMU_STATUS0_DEFAULT                            0x00000000
#define SATA_ENET_SDS0_RXTX_STATUS_ADDR                              0x00000018
#define SATA_ENET_SDS0_RXTX_STATUS_DEFAULT                           0x00000004
#define SATA_ENET_SDS1_RXTX_STATUS_ADDR                              0x00000020
#define SATA_ENET_SDS1_RXTX_STATUS_DEFAULT                           0x00000004
#define SATA_ENET_SDS_RST_CTL_ADDR                                   0x00000024
#define SATA_ENET_SDS_RST_CTL_DEFAULT                                0x00000000
#define SATA_ENET_SDS_CMU_CTL0_ADDR                                  0x00000028
#define SATA_ENET_SDS_CMU_CTL0_DEFAULT                               0x00000000
#define SATA_ENET_SDS_CMU_CTL1_ADDR                                  0x0000002c
#define SATA_ENET_SDS_CMU_CTL1_DEFAULT                               0x00000000
#define SATA_ENET_SDS_RX_CTL_ADDR                                    0x00000030
#define SATA_ENET_SDS_RX_CTL_DEFAULT                                 0x00000000
#define SATA_ENET_SDS_TX_CTL_ADDR                                    0x00000034
#define SATA_ENET_SDS_TX_CTL_DEFAULT                                 0x00000000
#define SATA_ENET_SDS_DEBUG_REG_ADDR                                 0x00000038
#define SATA_ENET_SDS_DEBUG_REG_DEFAULT                              0x00000000
#define SATA_ENET_SDS_IND_CMD_REG_ADDR                               0x0000003c
#define SATA_ENET_SDS_IND_CMD_REG_DEFAULT                            0x00000000
#define SATA_ENET_SDS_IND_RDATA_REG_ADDR                             0x00000040
#define SATA_ENET_SDS_IND_RDATA_REG_DEFAULT                          0x00000000
#define SATA_ENET_SDS_IND_WDATA_REG_ADDR                             0x00000044
#define SATA_ENET_SDS_IND_WDATA_REG_DEFAULT                          0x00000000
#define SATA_ENET_CLK_MACRO_REG_ADDR                                 0x0000004c
#define SATA_ENET_CLK_MACRO_REG_DEFAULT                              0x00000000

/*      Register SATA_ENET_SDS_PCS_CTL0 */
/*       Fields cfg_i_rx_txcoeff_cp_req  */
#define CFG_I_RX_TXCOEFF_CP_REQ0_WIDTH                                        1
#define CFG_I_RX_TXCOEFF_CP_REQ0_SHIFT                                       29
#define CFG_I_RX_TXCOEFF_CP_REQ0_MASK                                0x20000000
#define CFG_I_RX_TXCOEFF_CP_REQ0_RD(src)             (((src) & 0x20000000)>>29)
#define CFG_I_RX_TXCOEFF_CP_REQ0_WR(src)        (((u32)(src)<<29) & 0x20000000)
#define CFG_I_RX_TXCOEFF_CP_REQ0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields cfg_i_rx_txcoeff_cn_req  */
#define CFG_I_RX_TXCOEFF_CN_REQ0_WIDTH                                        1
#define CFG_I_RX_TXCOEFF_CN_REQ0_SHIFT                                       28
#define CFG_I_RX_TXCOEFF_CN_REQ0_MASK                                0x10000000
#define CFG_I_RX_TXCOEFF_CN_REQ0_RD(src)             (((src) & 0x10000000)>>28)
#define CFG_I_RX_TXCOEFF_CN_REQ0_WR(src)        (((u32)(src)<<28) & 0x10000000)
#define CFG_I_RX_TXCOEFF_CN_REQ0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields cfg_i_rx_sd_threshold    */
#define CFG_I_RX_SD_THRESHOLD0_WIDTH                                          4
#define CFG_I_RX_SD_THRESHOLD0_SHIFT                                         24
#define CFG_I_RX_SD_THRESHOLD0_MASK                                  0x0f000000
#define CFG_I_RX_SD_THRESHOLD0_RD(src)               (((src) & 0x0f000000)>>24)
#define CFG_I_RX_SD_THRESHOLD0_WR(src)          (((u32)(src)<<24) & 0x0f000000)
#define CFG_I_RX_SD_THRESHOLD0_SET(dst,src) \
                      (((dst) & ~0x0f000000) | (((u32)(src)<<24) & 0x0f000000))
/*       Fields cfg_i_rx_wordmode        */
#define REGSPEC_CFG_I_RX_WORDMODE0_WIDTH                                      3
#define REGSPEC_CFG_I_RX_WORDMODE0_SHIFT                                     21
#define REGSPEC_CFG_I_RX_WORDMODE0_MASK                              0x00e00000
#define REGSPEC_CFG_I_RX_WORDMODE0_RD(src)           (((src) & 0x00e00000)>>21)
#define REGSPEC_CFG_I_RX_WORDMODE0_WR(src)      (((u32)(src)<<21) & 0x00e00000)
#define REGSPEC_CFG_I_RX_WORDMODE0_SET(dst,src) \
                      (((dst) & ~0x00e00000) | (((u32)(src)<<21) & 0x00e00000))
/*       Fields cfg_i_rx_data_rate       */
#define CFG_I_RX_DATA_RATE0_WIDTH                                             2
#define CFG_I_RX_DATA_RATE0_SHIFT                                            19
#define CFG_I_RX_DATA_RATE0_MASK                                     0x00180000
#define CFG_I_RX_DATA_RATE0_RD(src)                  (((src) & 0x00180000)>>19)
#define CFG_I_RX_DATA_RATE0_WR(src)             (((u32)(src)<<19) & 0x00180000)
#define CFG_I_RX_DATA_RATE0_SET(dst,src) \
                      (((dst) & ~0x00180000) | (((u32)(src)<<19) & 0x00180000))
/*       Fields cfg_i_tx_wordmode        */
#define REGSPEC_CFG_I_TX_WORDMODE0_WIDTH                                      3
#define REGSPEC_CFG_I_TX_WORDMODE0_SHIFT                                     16
#define REGSPEC_CFG_I_TX_WORDMODE0_MASK                              0x00070000
#define REGSPEC_CFG_I_TX_WORDMODE0_RD(src)           (((src) & 0x00070000)>>16)
#define REGSPEC_CFG_I_TX_WORDMODE0_WR(src)      (((u32)(src)<<16) & 0x00070000)
#define REGSPEC_CFG_I_TX_WORDMODE0_SET(dst,src) \
                      (((dst) & ~0x00070000) | (((u32)(src)<<16) & 0x00070000))
/*       Fields cfg_i_tx_data_rate       */
#define CFG_I_TX_DATA_RATE0_WIDTH                                             2
#define CFG_I_TX_DATA_RATE0_SHIFT                                            14
#define CFG_I_TX_DATA_RATE0_MASK                                     0x0000c000
#define CFG_I_TX_DATA_RATE0_RD(src)                  (((src) & 0x0000c000)>>14)
#define CFG_I_TX_DATA_RATE0_WR(src)             (((u32)(src)<<14) & 0x0000c000)
#define CFG_I_TX_DATA_RATE0_SET(dst,src) \
                      (((dst) & ~0x0000c000) | (((u32)(src)<<14) & 0x0000c000))
/*       Fields cfg_i_tx_fifoen  */
#define CFG_I_TX_FIFOEN0_WIDTH                                                1
#define CFG_I_TX_FIFOEN0_SHIFT                                               13
#define CFG_I_TX_FIFOEN0_MASK                                        0x00002000
#define CFG_I_TX_FIFOEN0_RD(src)                     (((src) & 0x00002000)>>13)
#define CFG_I_TX_FIFOEN0_WR(src)                (((u32)(src)<<13) & 0x00002000)
#define CFG_I_TX_FIFOEN0_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))

/*      Register SATA_ENET_SDS_PCS_CTL1 */
/*       Fields cfg_i_tx_idle    */
#define CFG_I_TX_IDLE1_WIDTH                                                  1
#define CFG_I_TX_IDLE1_SHIFT                                                 28
#define CFG_I_TX_IDLE1_MASK                                          0x10000000
#define CFG_I_TX_IDLE1_RD(src)                       (((src) & 0x10000000)>>28)
#define CFG_I_TX_IDLE1_WR(src)                  (((u32)(src)<<28) & 0x10000000)
#define CFG_I_TX_IDLE1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields cfg_i_tx_rxdet_clr       */
#define CFG_I_TX_RXDET_CLR1_WIDTH                                             1
#define CFG_I_TX_RXDET_CLR1_SHIFT                                            27
#define CFG_I_TX_RXDET_CLR1_MASK                                     0x08000000
#define CFG_I_TX_RXDET_CLR1_RD(src)                  (((src) & 0x08000000)>>27)
#define CFG_I_TX_RXDET_CLR1_WR(src)             (((u32)(src)<<27) & 0x08000000)
#define CFG_I_TX_RXDET_CLR1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields cfg_i_tx_rxdet_en        */
#define CFG_I_TX_RXDET_EN1_WIDTH                                              1
#define CFG_I_TX_RXDET_EN1_SHIFT                                             26
#define CFG_I_TX_RXDET_EN1_MASK                                      0x04000000
#define CFG_I_TX_RXDET_EN1_RD(src)                   (((src) & 0x04000000)>>26)
#define CFG_I_TX_RXDET_EN1_WR(src)              (((u32)(src)<<26) & 0x04000000)
#define CFG_I_TX_RXDET_EN1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields cfg_i_tx_amp_en  */
#define CFG_I_TX_AMP_EN1_WIDTH                                                1
#define CFG_I_TX_AMP_EN1_SHIFT                                               25
#define CFG_I_TX_AMP_EN1_MASK                                        0x02000000
#define CFG_I_TX_AMP_EN1_RD(src)                     (((src) & 0x02000000)>>25)
#define CFG_I_TX_AMP_EN1_WR(src)                (((u32)(src)<<25) & 0x02000000)
#define CFG_I_TX_AMP_EN1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_i_tx_amp     */
#define CFG_I_TX_AMP1_WIDTH                                                   4
#define CFG_I_TX_AMP1_SHIFT                                                  21
#define CFG_I_TX_AMP1_MASK                                           0x01e00000
#define CFG_I_TX_AMP1_RD(src)                        (((src) & 0x01e00000)>>21)
#define CFG_I_TX_AMP1_WR(src)                   (((u32)(src)<<21) & 0x01e00000)
#define CFG_I_TX_AMP1_SET(dst,src) \
                      (((dst) & ~0x01e00000) | (((u32)(src)<<21) & 0x01e00000))
/*       Fields cfg_i_tx_cn2     */
#define CFG_I_TX_CN21_WIDTH                                                   5
#define CFG_I_TX_CN21_SHIFT                                                  16
#define CFG_I_TX_CN21_MASK                                           0x001f0000
#define CFG_I_TX_CN21_RD(src)                        (((src) & 0x001f0000)>>16)
#define CFG_I_TX_CN21_WR(src)                   (((u32)(src)<<16) & 0x001f0000)
#define CFG_I_TX_CN21_SET(dst,src) \
                      (((dst) & ~0x001f0000) | (((u32)(src)<<16) & 0x001f0000))
/*       Fields cfg_i_tx_cn1     */
#define CFG_I_TX_CN11_WIDTH                                                   5
#define CFG_I_TX_CN11_SHIFT                                                  11
#define CFG_I_TX_CN11_MASK                                           0x0000f800
#define CFG_I_TX_CN11_RD(src)                        (((src) & 0x0000f800)>>11)
#define CFG_I_TX_CN11_WR(src)                   (((u32)(src)<<11) & 0x0000f800)
#define CFG_I_TX_CN11_SET(dst,src) \
                      (((dst) & ~0x0000f800) | (((u32)(src)<<11) & 0x0000f800))
/*       Fields cfg_i_tx_c0      */
#define CFG_I_TX_C01_WIDTH                                                    5
#define CFG_I_TX_C01_SHIFT                                                    6
#define CFG_I_TX_C01_MASK                                            0x000007c0
#define CFG_I_TX_C01_RD(src)                          (((src) & 0x000007c0)>>6)
#define CFG_I_TX_C01_WR(src)                     (((u32)(src)<<6) & 0x000007c0)
#define CFG_I_TX_C01_SET(dst,src) \
                       (((dst) & ~0x000007c0) | (((u32)(src)<<6) & 0x000007c0))
/*       Fields cfg_i_tx_cp      */
#define CFG_I_TX_CP1_WIDTH                                                    6
#define CFG_I_TX_CP1_SHIFT                                                    0
#define CFG_I_TX_CP1_MASK                                            0x0000003f
#define CFG_I_TX_CP1_RD(src)                             (((src) & 0x0000003f))
#define CFG_I_TX_CP1_WR(src)                        (((u32)(src)) & 0x0000003f)
#define CFG_I_TX_CP1_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register SATA_ENET_SDS_PCS_CTL2 */
/*       Fields cfg_i_fb2_div    */
#define CFG_I_FB2_DIV2_WIDTH                                                  6
#define CFG_I_FB2_DIV2_SHIFT                                                  8
#define CFG_I_FB2_DIV2_MASK                                          0x00003f00
#define CFG_I_FB2_DIV2_RD(src)                        (((src) & 0x00003f00)>>8)
#define CFG_I_FB2_DIV2_WR(src)                   (((u32)(src)<<8) & 0x00003f00)
#define CFG_I_FB2_DIV2_SET(dst,src) \
                       (((dst) & ~0x00003f00) | (((u32)(src)<<8) & 0x00003f00))
/*       Fields cfg_i_fb1_div    */
#define CFG_I_FB1_DIV2_WIDTH                                                  3
#define CFG_I_FB1_DIV2_SHIFT                                                  5
#define CFG_I_FB1_DIV2_MASK                                          0x000000e0
#define CFG_I_FB1_DIV2_RD(src)                        (((src) & 0x000000e0)>>5)
#define CFG_I_FB1_DIV2_WR(src)                   (((u32)(src)<<5) & 0x000000e0)
#define CFG_I_FB1_DIV2_SET(dst,src) \
                       (((dst) & ~0x000000e0) | (((u32)(src)<<5) & 0x000000e0))
/*       Fields cfg_i_refclksel  */
#define CFG_I_REFCLKSEL2_WIDTH                                                1
#define CFG_I_REFCLKSEL2_SHIFT                                                4
#define CFG_I_REFCLKSEL2_MASK                                        0x00000010
#define CFG_I_REFCLKSEL2_RD(src)                      (((src) & 0x00000010)>>4)
#define CFG_I_REFCLKSEL2_WR(src)                 (((u32)(src)<<4) & 0x00000010)
#define CFG_I_REFCLKSEL2_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_i_refclk_div         */
#define CFG_I_REFCLK_DIV2_WIDTH                                               2
#define CFG_I_REFCLK_DIV2_SHIFT                                               2
#define CFG_I_REFCLK_DIV2_MASK                                       0x0000000c
#define CFG_I_REFCLK_DIV2_RD(src)                     (((src) & 0x0000000c)>>2)
#define CFG_I_REFCLK_DIV2_WR(src)                (((u32)(src)<<2) & 0x0000000c)
#define CFG_I_REFCLK_DIV2_SET(dst,src) \
                       (((dst) & ~0x0000000c) | (((u32)(src)<<2) & 0x0000000c))
/*       Fields cfg_i_do_rxratechange    */
#define CFG_I_DO_RXRATECHANGE2_WIDTH                                          1
#define CFG_I_DO_RXRATECHANGE2_SHIFT                                          1
#define CFG_I_DO_RXRATECHANGE2_MASK                                  0x00000002
#define CFG_I_DO_RXRATECHANGE2_RD(src)                (((src) & 0x00000002)>>1)
#define CFG_I_DO_RXRATECHANGE2_WR(src)           (((u32)(src)<<1) & 0x00000002)
#define CFG_I_DO_RXRATECHANGE2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_i_do_txratechange    */
#define CFG_I_DO_TXRATECHANGE2_WIDTH                                          1
#define CFG_I_DO_TXRATECHANGE2_SHIFT                                          0
#define CFG_I_DO_TXRATECHANGE2_MASK                                  0x00000001
#define CFG_I_DO_TXRATECHANGE2_RD(src)                   (((src) & 0x00000001))
#define CFG_I_DO_TXRATECHANGE2_WR(src)              (((u32)(src)) & 0x00000001)
#define CFG_I_DO_TXRATECHANGE2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_CTL0     */
/*       Fields cfg_i_tx_spare   */
#define CFG_I_TX_SPARE0_WIDTH                                                 3
#define CFG_I_TX_SPARE0_SHIFT                                                26
#define CFG_I_TX_SPARE0_MASK                                         0x1c000000
#define CFG_I_TX_SPARE0_RD(src)                      (((src) & 0x1c000000)>>26)
#define CFG_I_TX_SPARE0_WR(src)                 (((u32)(src)<<26) & 0x1c000000)
#define CFG_I_TX_SPARE0_SET(dst,src) \
                      (((dst) & ~0x1c000000) | (((u32)(src)<<26) & 0x1c000000))
/*       Fields cfg_i_tx_rxlpbk_en       */
#define CFG_I_TX_RXLPBK_EN0_WIDTH                                             1
#define CFG_I_TX_RXLPBK_EN0_SHIFT                                            25
#define CFG_I_TX_RXLPBK_EN0_MASK                                     0x02000000
#define CFG_I_TX_RXLPBK_EN0_RD(src)                  (((src) & 0x02000000)>>25)
#define CFG_I_TX_RXLPBK_EN0_WR(src)             (((u32)(src)<<25) & 0x02000000)
#define CFG_I_TX_RXLPBK_EN0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_i_tx_ser_lpbk        */
#define CFG_I_TX_SER_LPBK0_WIDTH                                              1
#define CFG_I_TX_SER_LPBK0_SHIFT                                             24
#define CFG_I_TX_SER_LPBK0_MASK                                      0x01000000
#define CFG_I_TX_SER_LPBK0_RD(src)                   (((src) & 0x01000000)>>24)
#define CFG_I_TX_SER_LPBK0_WR(src)              (((u32)(src)<<24) & 0x01000000)
#define CFG_I_TX_SER_LPBK0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_i_rx_spare   */
#define CFG_I_RX_SPARE0_WIDTH                                                 4
#define CFG_I_RX_SPARE0_SHIFT                                                20
#define CFG_I_RX_SPARE0_MASK                                         0x00f00000
#define CFG_I_RX_SPARE0_RD(src)                      (((src) & 0x00f00000)>>20)
#define CFG_I_RX_SPARE0_WR(src)                 (((u32)(src)<<20) & 0x00f00000)
#define CFG_I_RX_SPARE0_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields cfg_i_rx_ctle_lpbck      */
#define CFG_I_RX_CTLE_LPBCK0_WIDTH                                            1
#define CFG_I_RX_CTLE_LPBCK0_SHIFT                                           19
#define CFG_I_RX_CTLE_LPBCK0_MASK                                    0x00080000
#define CFG_I_RX_CTLE_LPBCK0_RD(src)                 (((src) & 0x00080000)>>19)
#define CFG_I_RX_CTLE_LPBCK0_WR(src)            (((u32)(src)<<19) & 0x00080000)
#define CFG_I_RX_CTLE_LPBCK0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields cfg_i_refclk_cmos_sel    */
#define CFG_I_REFCLK_CMOS_SEL0_WIDTH                                          1
#define CFG_I_REFCLK_CMOS_SEL0_SHIFT                                         17
#define CFG_I_REFCLK_CMOS_SEL0_MASK                                  0x00020000
#define CFG_I_REFCLK_CMOS_SEL0_RD(src)               (((src) & 0x00020000)>>17)
#define CFG_I_REFCLK_CMOS_SEL0_WR(src)          (((u32)(src)<<17) & 0x00020000)
#define CFG_I_REFCLK_CMOS_SEL0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields cfg_i_usr_clk_buf_ena    */
#define CFG_I_USR_CLK_BUF_ENA0_WIDTH                                          1
#define CFG_I_USR_CLK_BUF_ENA0_SHIFT                                         16
#define CFG_I_USR_CLK_BUF_ENA0_MASK                                  0x00010000
#define CFG_I_USR_CLK_BUF_ENA0_RD(src)               (((src) & 0x00010000)>>16)
#define CFG_I_USR_CLK_BUF_ENA0_WR(src)          (((u32)(src)<<16) & 0x00010000)
#define CFG_I_USR_CLK_BUF_ENA0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields cfg_i_force_vcocal_start         */
#define CFG_I_FORCE_VCOCAL_START0_WIDTH                                       1
#define CFG_I_FORCE_VCOCAL_START0_SHIFT                                      15
#define CFG_I_FORCE_VCOCAL_START0_MASK                               0x00008000
#define CFG_I_FORCE_VCOCAL_START0_RD(src)            (((src) & 0x00008000)>>15)
#define CFG_I_FORCE_VCOCAL_START0_WR(src)       (((u32)(src)<<15) & 0x00008000)
#define CFG_I_FORCE_VCOCAL_START0_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields cfg_i_customer_pin_mode  */
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_WIDTH                               15
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_SHIFT                                0
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_MASK                        0x00007fff
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_RD(src)         (((src) & 0x00007fff))
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_WR(src)    (((u32)(src)) & 0x00007fff)
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_SET(dst,src) \
                          (((dst) & ~0x00007fff) | (((u32)(src)) & 0x00007fff))

/*      Register SATA_ENET_SDS_CTL1     */
/*       Fields cfg_i_pwr_bypass         */
#define CFG_I_PWR_BYPASS1_WIDTH                                               1
#define CFG_I_PWR_BYPASS1_SHIFT                                              24
#define CFG_I_PWR_BYPASS1_MASK                                       0x01000000
#define CFG_I_PWR_BYPASS1_RD(src)                    (((src) & 0x01000000)>>24)
#define CFG_I_PWR_BYPASS1_WR(src)               (((u32)(src)<<24) & 0x01000000)
#define CFG_I_PWR_BYPASS1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_i_DFE_tap_ena_ovr    */
#define CFG_I_DFE_TAP_ENA_OVR1_WIDTH                                         16
#define CFG_I_DFE_TAP_ENA_OVR1_SHIFT                                          8
#define CFG_I_DFE_TAP_ENA_OVR1_MASK                                  0x00ffff00
#define CFG_I_DFE_TAP_ENA_OVR1_RD(src)                (((src) & 0x00ffff00)>>8)
#define CFG_I_DFE_TAP_ENA_OVR1_WR(src)           (((u32)(src)<<8) & 0x00ffff00)
#define CFG_I_DFE_TAP_ENA_OVR1_SET(dst,src) \
                       (((dst) & ~0x00ffff00) | (((u32)(src)<<8) & 0x00ffff00))
/*       Fields cfg_i_ctle_ena   */
#define CFG_I_CTLE_ENA1_WIDTH                                                 1
#define CFG_I_CTLE_ENA1_SHIFT                                                 7
#define CFG_I_CTLE_ENA1_MASK                                         0x00000080
#define CFG_I_CTLE_ENA1_RD(src)                       (((src) & 0x00000080)>>7)
#define CFG_I_CTLE_ENA1_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define CFG_I_CTLE_ENA1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_i_blwc_ena   */
#define CFG_I_BLWC_ENA1_WIDTH                                                 1
#define CFG_I_BLWC_ENA1_SHIFT                                                 6
#define CFG_I_BLWC_ENA1_MASK                                         0x00000040
#define CFG_I_BLWC_ENA1_RD(src)                       (((src) & 0x00000040)>>6)
#define CFG_I_BLWC_ENA1_WR(src)                  (((u32)(src)<<6) & 0x00000040)
#define CFG_I_BLWC_ENA1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_i_BC_tap_ena_ovr     */
#define CFG_I_BC_TAP_ENA_OVR1_WIDTH                                           2
#define CFG_I_BC_TAP_ENA_OVR1_SHIFT                                           4
#define CFG_I_BC_TAP_ENA_OVR1_MASK                                   0x00000030
#define CFG_I_BC_TAP_ENA_OVR1_RD(src)                 (((src) & 0x00000030)>>4)
#define CFG_I_BC_TAP_ENA_OVR1_WR(src)            (((u32)(src)<<4) & 0x00000030)
#define CFG_I_BC_TAP_ENA_OVR1_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields cfg_i_SPD_sel_cdr_ovr    */
#define CFG_I_SPD_SEL_CDR_OVR1_WIDTH                                          4
#define CFG_I_SPD_SEL_CDR_OVR1_SHIFT                                          0
#define CFG_I_SPD_SEL_CDR_OVR1_MASK                                  0x0000000f
#define CFG_I_SPD_SEL_CDR_OVR1_RD(src)                   (((src) & 0x0000000f))
#define CFG_I_SPD_SEL_CDR_OVR1_WR(src)              (((u32)(src)) & 0x0000000f)
#define CFG_I_SPD_SEL_CDR_OVR1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SATA_ENET_SDS_CMU_STATUS0      */
/*       Fields cfg_cmu_o_pll_spare      */
#define CFG_CMU_O_PLL_SPARE0_WIDTH                                            4
#define CFG_CMU_O_PLL_SPARE0_SHIFT                                            3
#define CFG_CMU_O_PLL_SPARE0_MASK                                    0x00000078
#define CFG_CMU_O_PLL_SPARE0_RD(src)                  (((src) & 0x00000078)>>3)
#define CFG_CMU_O_PLL_SPARE0_SET(dst,src) \
                       (((dst) & ~0x00000078) | (((u32)(src)<<3) & 0x00000078))
/*       Fields cfg_cmu_o_vco_caldone    */
#define CFG_CMU_O_VCO_CALDONE0_WIDTH                                          1
#define CFG_CMU_O_VCO_CALDONE0_SHIFT                                          2
#define CFG_CMU_O_VCO_CALDONE0_MASK                                  0x00000004
#define CFG_CMU_O_VCO_CALDONE0_RD(src)                (((src) & 0x00000004)>>2)
#define CFG_CMU_O_VCO_CALDONE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_cmu_o_pll_lock       */
#define CFG_CMU_O_PLL_LOCK0_WIDTH                                             1
#define CFG_CMU_O_PLL_LOCK0_SHIFT                                             1
#define CFG_CMU_O_PLL_LOCK0_MASK                                     0x00000002
#define CFG_CMU_O_PLL_LOCK0_RD(src)                   (((src) & 0x00000002)>>1)
#define CFG_CMU_O_PLL_LOCK0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_cmu_o_pll_ready      */
#define CFG_CMU_O_PLL_READY0_WIDTH                                            1
#define CFG_CMU_O_PLL_READY0_SHIFT                                            0
#define CFG_CMU_O_PLL_READY0_MASK                                    0x00000001
#define CFG_CMU_O_PLL_READY0_RD(src)                     (((src) & 0x00000001))
#define CFG_CMU_O_PLL_READY0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS0_RXTX_STATUS     */
/*       Fields cfg_tx_o_tx_spare        */
#define CFG_TX_O_TX_SPARE_WIDTH                                               3
#define CFG_TX_O_TX_SPARE_SHIFT                                              23
#define CFG_TX_O_TX_SPARE_MASK                                       0x03800000
#define CFG_TX_O_TX_SPARE_RD(src)                    (((src) & 0x03800000)>>23)
#define CFG_TX_O_TX_SPARE_SET(dst,src) \
                      (((dst) & ~0x03800000) | (((u32)(src)<<23) & 0x03800000))
/*       Fields cfg_tx_o_tx_rx_pres_mid  */
#define CFG_TX_O_TX_RX_PRES_MID_WIDTH                                         1
#define CFG_TX_O_TX_RX_PRES_MID_SHIFT                                        22
#define CFG_TX_O_TX_RX_PRES_MID_MASK                                 0x00400000
#define CFG_TX_O_TX_RX_PRES_MID_RD(src)              (((src) & 0x00400000)>>22)
#define CFG_TX_O_TX_RX_PRES_MID_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields cfg_tx_o_tx_rx_pres_zero         */
#define CFG_TX_O_TX_RX_PRES_ZERO_WIDTH                                        1
#define CFG_TX_O_TX_RX_PRES_ZERO_SHIFT                                       21
#define CFG_TX_O_TX_RX_PRES_ZERO_MASK                                0x00200000
#define CFG_TX_O_TX_RX_PRES_ZERO_RD(src)             (((src) & 0x00200000)>>21)
#define CFG_TX_O_TX_RX_PRES_ZERO_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields cfg_tx_o_tx_ready        */
#define CFG_TX_O_TX_READY_WIDTH                                               1
#define CFG_TX_O_TX_READY_SHIFT                                              20
#define CFG_TX_O_TX_READY_MASK                                       0x00100000
#define CFG_TX_O_TX_READY_RD(src)                    (((src) & 0x00100000)>>20)
#define CFG_TX_O_TX_READY_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields cfg_rx_o_rx_spare        */
#define CFG_RX_O_RX_SPARE_WIDTH                                               4
#define CFG_RX_O_RX_SPARE_SHIFT                                              15
#define CFG_RX_O_RX_SPARE_MASK                                       0x00078000
#define CFG_RX_O_RX_SPARE_RD(src)                    (((src) & 0x00078000)>>15)
#define CFG_RX_O_RX_SPARE_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields cfg_rx_o_rx_txcp_ack     */
#define CFG_RX_O_RX_TXCP_ACK_WIDTH                                            1
#define CFG_RX_O_RX_TXCP_ACK_SHIFT                                           14
#define CFG_RX_O_RX_TXCP_ACK_MASK                                    0x00004000
#define CFG_RX_O_RX_TXCP_ACK_RD(src)                 (((src) & 0x00004000)>>14)
#define CFG_RX_O_RX_TXCP_ACK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields cfg_rx_o_rx_txcp         */
#define CFG_RX_O_RX_TXCP_WIDTH                                                2
#define CFG_RX_O_RX_TXCP_SHIFT                                               12
#define CFG_RX_O_RX_TXCP_MASK                                        0x00003000
#define CFG_RX_O_RX_TXCP_RD(src)                     (((src) & 0x00003000)>>12)
#define CFG_RX_O_RX_TXCP_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields cfg_rx_o_rx_txcn2_ack    */
#define CFG_RX_O_RX_TXCN2_ACK_WIDTH                                           1
#define CFG_RX_O_RX_TXCN2_ACK_SHIFT                                          11
#define CFG_RX_O_RX_TXCN2_ACK_MASK                                   0x00000800
#define CFG_RX_O_RX_TXCN2_ACK_RD(src)                (((src) & 0x00000800)>>11)
#define CFG_RX_O_RX_TXCN2_ACK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_o_rx_txcn2        */
#define CFG_RX_O_RX_TXCN2_WIDTH                                               2
#define CFG_RX_O_RX_TXCN2_SHIFT                                               9
#define CFG_RX_O_RX_TXCN2_MASK                                       0x00000600
#define CFG_RX_O_RX_TXCN2_RD(src)                     (((src) & 0x00000600)>>9)
#define CFG_RX_O_RX_TXCN2_SET(dst,src) \
                       (((dst) & ~0x00000600) | (((u32)(src)<<9) & 0x00000600))
/*       Fields cfg_rx_o_rx_txcn1_ack    */
#define CFG_RX_O_RX_TXCN1_ACK_WIDTH                                           1
#define CFG_RX_O_RX_TXCN1_ACK_SHIFT                                           8
#define CFG_RX_O_RX_TXCN1_ACK_MASK                                   0x00000100
#define CFG_RX_O_RX_TXCN1_ACK_RD(src)                 (((src) & 0x00000100)>>8)
#define CFG_RX_O_RX_TXCN1_ACK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_rx_o_rx_txcn1        */
#define CFG_RX_O_RX_TXCN1_WIDTH                                               2
#define CFG_RX_O_RX_TXCN1_SHIFT                                               6
#define CFG_RX_O_RX_TXCN1_MASK                                       0x000000c0
#define CFG_RX_O_RX_TXCN1_RD(src)                     (((src) & 0x000000c0)>>6)
#define CFG_RX_O_RX_TXCN1_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields cfg_rx_o_rx_txc0_ack     */
#define CFG_RX_O_RX_TXC0_ACK_WIDTH                                            1
#define CFG_RX_O_RX_TXC0_ACK_SHIFT                                            5
#define CFG_RX_O_RX_TXC0_ACK_MASK                                    0x00000020
#define CFG_RX_O_RX_TXC0_ACK_RD(src)                  (((src) & 0x00000020)>>5)
#define CFG_RX_O_RX_TXC0_ACK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_rx_o_rx_txc0         */
#define CFG_RX_O_RX_TXC0_WIDTH                                                2
#define CFG_RX_O_RX_TXC0_SHIFT                                                3
#define CFG_RX_O_RX_TXC0_MASK                                        0x00000018
#define CFG_RX_O_RX_TXC0_RD(src)                      (((src) & 0x00000018)>>3)
#define CFG_RX_O_RX_TXC0_SET(dst,src) \
                       (((dst) & ~0x00000018) | (((u32)(src)<<3) & 0x00000018))
/*       Fields cfg_rx_o_rxlos_fil       */
#define CFG_RX_O_RXLOS_FIL_WIDTH                                              1
#define CFG_RX_O_RXLOS_FIL_SHIFT                                              2
#define CFG_RX_O_RXLOS_FIL_MASK                                      0x00000004
#define CFG_RX_O_RXLOS_FIL_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_RX_O_RXLOS_FIL_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_o_rx_ready        */
#define CFG_RX_O_RX_READY_WIDTH                                               1
#define CFG_RX_O_RX_READY_SHIFT                                               0
#define CFG_RX_O_RX_READY_MASK                                       0x00000001
#define CFG_RX_O_RX_READY_RD(src)                        (((src) & 0x00000001))
#define CFG_RX_O_RX_READY_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS1_RXTX_STATUS     */
/*       Fields cfg_tx_o_tx_spare        */
#define CFG_TX_O_TX_SPARE_F1_WIDTH                                            3
#define CFG_TX_O_TX_SPARE_F1_SHIFT                                           23
#define CFG_TX_O_TX_SPARE_F1_MASK                                    0x03800000
#define CFG_TX_O_TX_SPARE_F1_RD(src)                 (((src) & 0x03800000)>>23)
#define CFG_TX_O_TX_SPARE_F1_SET(dst,src) \
                      (((dst) & ~0x03800000) | (((u32)(src)<<23) & 0x03800000))
/*       Fields cfg_tx_o_tx_rx_pres_mid  */
#define CFG_TX_O_TX_RX_PRES_MID_F1_WIDTH                                      1
#define CFG_TX_O_TX_RX_PRES_MID_F1_SHIFT                                     22
#define CFG_TX_O_TX_RX_PRES_MID_F1_MASK                              0x00400000
#define CFG_TX_O_TX_RX_PRES_MID_F1_RD(src)           (((src) & 0x00400000)>>22)
#define CFG_TX_O_TX_RX_PRES_MID_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields cfg_tx_o_tx_rx_pres_zero         */
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_WIDTH                                     1
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_SHIFT                                    21
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_MASK                             0x00200000
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_RD(src)          (((src) & 0x00200000)>>21)
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields cfg_tx_o_tx_ready        */
#define CFG_TX_O_TX_READY_F1_WIDTH                                            1
#define CFG_TX_O_TX_READY_F1_SHIFT                                           20
#define CFG_TX_O_TX_READY_F1_MASK                                    0x00100000
#define CFG_TX_O_TX_READY_F1_RD(src)                 (((src) & 0x00100000)>>20)
#define CFG_TX_O_TX_READY_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields cfg_rx_o_rx_spare        */
#define CFG_RX_O_RX_SPARE_F1_WIDTH                                            4
#define CFG_RX_O_RX_SPARE_F1_SHIFT                                           15
#define CFG_RX_O_RX_SPARE_F1_MASK                                    0x00078000
#define CFG_RX_O_RX_SPARE_F1_RD(src)                 (((src) & 0x00078000)>>15)
#define CFG_RX_O_RX_SPARE_F1_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields cfg_rx_o_rx_txcp_ack     */
#define CFG_RX_O_RX_TXCP_ACK_F1_WIDTH                                         1
#define CFG_RX_O_RX_TXCP_ACK_F1_SHIFT                                        14
#define CFG_RX_O_RX_TXCP_ACK_F1_MASK                                 0x00004000
#define CFG_RX_O_RX_TXCP_ACK_F1_RD(src)              (((src) & 0x00004000)>>14)
#define CFG_RX_O_RX_TXCP_ACK_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields cfg_rx_o_rx_txcp         */
#define CFG_RX_O_RX_TXCP_F1_WIDTH                                             2
#define CFG_RX_O_RX_TXCP_F1_SHIFT                                            12
#define CFG_RX_O_RX_TXCP_F1_MASK                                     0x00003000
#define CFG_RX_O_RX_TXCP_F1_RD(src)                  (((src) & 0x00003000)>>12)
#define CFG_RX_O_RX_TXCP_F1_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields cfg_rx_o_rx_txcn2_ack    */
#define CFG_RX_O_RX_TXCN2_ACK_F1_WIDTH                                        1
#define CFG_RX_O_RX_TXCN2_ACK_F1_SHIFT                                       11
#define CFG_RX_O_RX_TXCN2_ACK_F1_MASK                                0x00000800
#define CFG_RX_O_RX_TXCN2_ACK_F1_RD(src)             (((src) & 0x00000800)>>11)
#define CFG_RX_O_RX_TXCN2_ACK_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_o_rx_txcn2        */
#define CFG_RX_O_RX_TXCN2_F1_WIDTH                                            2
#define CFG_RX_O_RX_TXCN2_F1_SHIFT                                            9
#define CFG_RX_O_RX_TXCN2_F1_MASK                                    0x00000600
#define CFG_RX_O_RX_TXCN2_F1_RD(src)                  (((src) & 0x00000600)>>9)
#define CFG_RX_O_RX_TXCN2_F1_SET(dst,src) \
                       (((dst) & ~0x00000600) | (((u32)(src)<<9) & 0x00000600))
/*       Fields cfg_rx_o_rx_txcn1_ack    */
#define CFG_RX_O_RX_TXCN1_ACK_F1_WIDTH                                        1
#define CFG_RX_O_RX_TXCN1_ACK_F1_SHIFT                                        8
#define CFG_RX_O_RX_TXCN1_ACK_F1_MASK                                0x00000100
#define CFG_RX_O_RX_TXCN1_ACK_F1_RD(src)              (((src) & 0x00000100)>>8)
#define CFG_RX_O_RX_TXCN1_ACK_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_rx_o_rx_txcn1        */
#define CFG_RX_O_RX_TXCN1_F1_WIDTH                                            2
#define CFG_RX_O_RX_TXCN1_F1_SHIFT                                            6
#define CFG_RX_O_RX_TXCN1_F1_MASK                                    0x000000c0
#define CFG_RX_O_RX_TXCN1_F1_RD(src)                  (((src) & 0x000000c0)>>6)
#define CFG_RX_O_RX_TXCN1_F1_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields cfg_rx_o_rx_txc0_ack     */
#define CFG_RX_O_RX_TXC0_ACK_F1_WIDTH                                         1
#define CFG_RX_O_RX_TXC0_ACK_F1_SHIFT                                         5
#define CFG_RX_O_RX_TXC0_ACK_F1_MASK                                 0x00000020
#define CFG_RX_O_RX_TXC0_ACK_F1_RD(src)               (((src) & 0x00000020)>>5)
#define CFG_RX_O_RX_TXC0_ACK_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_rx_o_rx_txc0         */
#define CFG_RX_O_RX_TXC0_F1_WIDTH                                             2
#define CFG_RX_O_RX_TXC0_F1_SHIFT                                             3
#define CFG_RX_O_RX_TXC0_F1_MASK                                     0x00000018
#define CFG_RX_O_RX_TXC0_F1_RD(src)                   (((src) & 0x00000018)>>3)
#define CFG_RX_O_RX_TXC0_F1_SET(dst,src) \
                       (((dst) & ~0x00000018) | (((u32)(src)<<3) & 0x00000018))
/*       Fields cfg_rx_o_rxlos_fil       */
#define CFG_RX_O_RXLOS_FIL_F1_WIDTH                                           1
#define CFG_RX_O_RXLOS_FIL_F1_SHIFT                                           2
#define CFG_RX_O_RXLOS_FIL_F1_MASK                                   0x00000004
#define CFG_RX_O_RXLOS_FIL_F1_RD(src)                 (((src) & 0x00000004)>>2)
#define CFG_RX_O_RXLOS_FIL_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_o_rx_ready        */
#define CFG_RX_O_RX_READY_F1_WIDTH                                            1
#define CFG_RX_O_RX_READY_F1_SHIFT                                            0
#define CFG_RX_O_RX_READY_F1_MASK                                    0x00000001
#define CFG_RX_O_RX_READY_F1_RD(src)                     (((src) & 0x00000001))
#define CFG_RX_O_RX_READY_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_RST_CTL  */
/*       Fields cfg_cmu_i_refclk_div_resetn      */
#define CFG_CMU_I_REFCLK_DIV_RESETN_WIDTH                                     1
#define CFG_CMU_I_REFCLK_DIV_RESETN_SHIFT                                     7
#define CFG_CMU_I_REFCLK_DIV_RESETN_MASK                             0x00000080
#define CFG_CMU_I_REFCLK_DIV_RESETN_RD(src)           (((src) & 0x00000080)>>7)
#define CFG_CMU_I_REFCLK_DIV_RESETN_WR(src)      (((u32)(src)<<7) & 0x00000080)
#define CFG_CMU_I_REFCLK_DIV_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_cmu_i_post_div_resetn        */
#define CFG_CMU_I_POST_DIV_RESETN_WIDTH                                       1
#define CFG_CMU_I_POST_DIV_RESETN_SHIFT                                       6
#define CFG_CMU_I_POST_DIV_RESETN_MASK                               0x00000040
#define CFG_CMU_I_POST_DIV_RESETN_RD(src)             (((src) & 0x00000040)>>6)
#define CFG_CMU_I_POST_DIV_RESETN_WR(src)        (((u32)(src)<<6) & 0x00000040)
#define CFG_CMU_I_POST_DIV_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_tx_i_tx_syncclk      */
#define CFG_TX_I_TX_SYNCCLK_WIDTH                                             1
#define CFG_TX_I_TX_SYNCCLK_SHIFT                                             5
#define CFG_TX_I_TX_SYNCCLK_MASK                                     0x00000020
#define CFG_TX_I_TX_SYNCCLK_RD(src)                   (((src) & 0x00000020)>>5)
#define CFG_TX_I_TX_SYNCCLK_WR(src)              (((u32)(src)<<5) & 0x00000020)
#define CFG_TX_I_TX_SYNCCLK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_tx_i_tx_resetn       */
#define CFG_TX_I_TX_RESETN_WIDTH                                              1
#define CFG_TX_I_TX_RESETN_SHIFT                                              4
#define CFG_TX_I_TX_RESETN_MASK                                      0x00000010
#define CFG_TX_I_TX_RESETN_RD(src)                    (((src) & 0x00000010)>>4)
#define CFG_TX_I_TX_RESETN_WR(src)               (((u32)(src)<<4) & 0x00000010)
#define CFG_TX_I_TX_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_rx_i_sd_resetn       */
#define CFG_RX_I_SD_RESETN_WIDTH                                              1
#define CFG_RX_I_SD_RESETN_SHIFT                                              3
#define CFG_RX_I_SD_RESETN_MASK                                      0x00000008
#define CFG_RX_I_SD_RESETN_RD(src)                    (((src) & 0x00000008)>>3)
#define CFG_RX_I_SD_RESETN_WR(src)               (((u32)(src)<<3) & 0x00000008)
#define CFG_RX_I_SD_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_rx_i_rx_resetn       */
#define CFG_RX_I_RX_RESETN_WIDTH                                              1
#define CFG_RX_I_RX_RESETN_SHIFT                                              2
#define CFG_RX_I_RX_RESETN_MASK                                      0x00000004
#define CFG_RX_I_RX_RESETN_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_RX_I_RX_RESETN_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define CFG_RX_I_RX_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_cmu_i_pllresetn      */
#define CFG_CMU_I_PLLRESETN_WIDTH                                             1
#define CFG_CMU_I_PLLRESETN_SHIFT                                             1
#define CFG_CMU_I_PLLRESETN_MASK                                     0x00000002
#define CFG_CMU_I_PLLRESETN_RD(src)                   (((src) & 0x00000002)>>1)
#define CFG_CMU_I_PLLRESETN_WR(src)              (((u32)(src)<<1) & 0x00000002)
#define CFG_CMU_I_PLLRESETN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_cmu_i_resetb         */
#define CFG_CMU_I_RESETB_WIDTH                                                1
#define CFG_CMU_I_RESETB_SHIFT                                                0
#define CFG_CMU_I_RESETB_MASK                                        0x00000001
#define CFG_CMU_I_RESETB_RD(src)                         (((src) & 0x00000001))
#define CFG_CMU_I_RESETB_WR(src)                    (((u32)(src)) & 0x00000001)
#define CFG_CMU_I_RESETB_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_CMU_CTL0 */
/*       Fields cfg_cmu_i_gen3_refclk_div        */
#define CFG_CMU_I_GEN3_REFCLK_DIV0_WIDTH                                      2
#define CFG_CMU_I_GEN3_REFCLK_DIV0_SHIFT                                     30
#define CFG_CMU_I_GEN3_REFCLK_DIV0_MASK                              0xc0000000
#define CFG_CMU_I_GEN3_REFCLK_DIV0_RD(src)           (((src) & 0xc0000000)>>30)
#define CFG_CMU_I_GEN3_REFCLK_DIV0_WR(src)      (((u32)(src)<<30) & 0xc0000000)
#define CFG_CMU_I_GEN3_REFCLK_DIV0_SET(dst,src) \
                      (((dst) & ~0xc0000000) | (((u32)(src)<<30) & 0xc0000000))
/*       Fields cfg_cmu_i_pll_vcomomsel_pcie3    */
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_WIDTH                                  5
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_SHIFT                                 25
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_MASK                          0x3e000000
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_RD(src)       (((src) & 0x3e000000)>>25)
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_WR(src)  (((u32)(src)<<25) & 0x3e000000)
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_SET(dst,src) \
                      (((dst) & ~0x3e000000) | (((u32)(src)<<25) & 0x3e000000))
/*       Fields cfg_cmu_i_pll_vcovarsel_pcie3    */
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_WIDTH                                  4
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_SHIFT                                 21
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_MASK                          0x01e00000
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_RD(src)       (((src) & 0x01e00000)>>21)
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_WR(src)  (((u32)(src)<<21) & 0x01e00000)
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_SET(dst,src) \
                      (((dst) & ~0x01e00000) | (((u32)(src)<<21) & 0x01e00000))
/*       Fields cfg_cmu_i_pll_vcomomsel  */
#define CFG_CMU_I_PLL_VCOMOMSEL0_WIDTH                                        6
#define CFG_CMU_I_PLL_VCOMOMSEL0_SHIFT                                       15
#define CFG_CMU_I_PLL_VCOMOMSEL0_MASK                                0x001f8000
#define CFG_CMU_I_PLL_VCOMOMSEL0_RD(src)             (((src) & 0x001f8000)>>15)
#define CFG_CMU_I_PLL_VCOMOMSEL0_WR(src)        (((u32)(src)<<15) & 0x001f8000)
#define CFG_CMU_I_PLL_VCOMOMSEL0_SET(dst,src) \
                      (((dst) & ~0x001f8000) | (((u32)(src)<<15) & 0x001f8000))
/*       Fields cfg_cmu_i_pll_vcovarsel  */
#define CFG_CMU_I_PLL_VCOVARSEL0_WIDTH                                        4
#define CFG_CMU_I_PLL_VCOVARSEL0_SHIFT                                       11
#define CFG_CMU_I_PLL_VCOVARSEL0_MASK                                0x00007800
#define CFG_CMU_I_PLL_VCOVARSEL0_RD(src)             (((src) & 0x00007800)>>11)
#define CFG_CMU_I_PLL_VCOVARSEL0_WR(src)        (((u32)(src)<<11) & 0x00007800)
#define CFG_CMU_I_PLL_VCOVARSEL0_SET(dst,src) \
                      (((dst) & ~0x00007800) | (((u32)(src)<<11) & 0x00007800))
/*       Fields cfg_cmu_i_pll_cp         */
#define CFG_CMU_I_PLL_CP0_WIDTH                                               5
#define CFG_CMU_I_PLL_CP0_SHIFT                                               6
#define CFG_CMU_I_PLL_CP0_MASK                                       0x000007c0
#define CFG_CMU_I_PLL_CP0_RD(src)                     (((src) & 0x000007c0)>>6)
#define CFG_CMU_I_PLL_CP0_WR(src)                (((u32)(src)<<6) & 0x000007c0)
#define CFG_CMU_I_PLL_CP0_SET(dst,src) \
                       (((dst) & ~0x000007c0) | (((u32)(src)<<6) & 0x000007c0))
/*       Fields cfg_cmu_i_pll_lfcap      */
#define CFG_CMU_I_PLL_LFCAP0_WIDTH                                            2
#define CFG_CMU_I_PLL_LFCAP0_SHIFT                                            4
#define CFG_CMU_I_PLL_LFCAP0_MASK                                    0x00000030
#define CFG_CMU_I_PLL_LFCAP0_RD(src)                  (((src) & 0x00000030)>>4)
#define CFG_CMU_I_PLL_LFCAP0_WR(src)             (((u32)(src)<<4) & 0x00000030)
#define CFG_CMU_I_PLL_LFCAP0_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields cfg_cmu_i_pll_lfres      */
#define CFG_CMU_I_PLL_LFRES0_WIDTH                                            4
#define CFG_CMU_I_PLL_LFRES0_SHIFT                                            0
#define CFG_CMU_I_PLL_LFRES0_MASK                                    0x0000000f
#define CFG_CMU_I_PLL_LFRES0_RD(src)                     (((src) & 0x0000000f))
#define CFG_CMU_I_PLL_LFRES0_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_CMU_I_PLL_LFRES0_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SATA_ENET_SDS_CMU_CTL1 */
/*       Fields cfg_cmu_i_usrclk_div     */
#define CFG_CMU_I_USRCLK_DIV1_WIDTH                                           3
#define CFG_CMU_I_USRCLK_DIV1_SHIFT                                          26
#define CFG_CMU_I_USRCLK_DIV1_MASK                                   0x1c000000
#define CFG_CMU_I_USRCLK_DIV1_RD(src)                (((src) & 0x1c000000)>>26)
#define CFG_CMU_I_USRCLK_DIV1_WR(src)           (((u32)(src)<<26) & 0x1c000000)
#define CFG_CMU_I_USRCLK_DIV1_SET(dst,src) \
                      (((dst) & ~0x1c000000) | (((u32)(src)<<26) & 0x1c000000))
/*       Fields cfg_cmu_i_pciegen3       */
#define CFG_CMU_I_PCIEGEN31_WIDTH                                             1
#define CFG_CMU_I_PCIEGEN31_SHIFT                                            25
#define CFG_CMU_I_PCIEGEN31_MASK                                     0x02000000
#define CFG_CMU_I_PCIEGEN31_RD(src)                  (((src) & 0x02000000)>>25)
#define CFG_CMU_I_PCIEGEN31_WR(src)             (((u32)(src)<<25) & 0x02000000)
#define CFG_CMU_I_PCIEGEN31_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_cmu_i_pcie_mode      */
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_WIDTH                                    1
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_SHIFT                                   24
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_MASK                            0x01000000
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_RD(src)         (((src) & 0x01000000)>>24)
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_WR(src)    (((u32)(src)<<24) & 0x01000000)
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_cmu_i_pll_spare      */
#define CFG_CMU_I_PLL_SPARE1_WIDTH                                            4
#define CFG_CMU_I_PLL_SPARE1_SHIFT                                           20
#define CFG_CMU_I_PLL_SPARE1_MASK                                    0x00f00000
#define CFG_CMU_I_PLL_SPARE1_RD(src)                 (((src) & 0x00f00000)>>20)
#define CFG_CMU_I_PLL_SPARE1_WR(src)            (((u32)(src)<<20) & 0x00f00000)
#define CFG_CMU_I_PLL_SPARE1_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields cfg_cmu_i_usr_clk_pd_pll         */
#define CFG_CMU_I_USR_CLK_PD_PLL1_WIDTH                                       1
#define CFG_CMU_I_USR_CLK_PD_PLL1_SHIFT                                      19
#define CFG_CMU_I_USR_CLK_PD_PLL1_MASK                               0x00080000
#define CFG_CMU_I_USR_CLK_PD_PLL1_RD(src)            (((src) & 0x00080000)>>19)
#define CFG_CMU_I_USR_CLK_PD_PLL1_WR(src)       (((u32)(src)<<19) & 0x00080000)
#define CFG_CMU_I_USR_CLK_PD_PLL1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields cfg_cmu_i_idtn   */
#define CFG_CMU_I_IDTN1_WIDTH                                                 1
#define CFG_CMU_I_IDTN1_SHIFT                                                18
#define CFG_CMU_I_IDTN1_MASK                                         0x00040000
#define CFG_CMU_I_IDTN1_RD(src)                      (((src) & 0x00040000)>>18)
#define CFG_CMU_I_IDTN1_WR(src)                 (((u32)(src)<<18) & 0x00040000)
#define CFG_CMU_I_IDTN1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields cfg_cmu_i_pll_cal        */
#define CFG_CMU_I_PLL_CAL1_WIDTH                                              1
#define CFG_CMU_I_PLL_CAL1_SHIFT                                             17
#define CFG_CMU_I_PLL_CAL1_MASK                                      0x00020000
#define CFG_CMU_I_PLL_CAL1_RD(src)                   (((src) & 0x00020000)>>17)
#define CFG_CMU_I_PLL_CAL1_WR(src)              (((u32)(src)<<17) & 0x00020000)
#define CFG_CMU_I_PLL_CAL1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields cfg_cmu_i_pll_clk_dis    */
#define CFG_CMU_I_PLL_CLK_DIS1_WIDTH                                          1
#define CFG_CMU_I_PLL_CLK_DIS1_SHIFT                                         16
#define CFG_CMU_I_PLL_CLK_DIS1_MASK                                  0x00010000
#define CFG_CMU_I_PLL_CLK_DIS1_RD(src)               (((src) & 0x00010000)>>16)
#define CFG_CMU_I_PLL_CLK_DIS1_WR(src)          (((u32)(src)<<16) & 0x00010000)
#define CFG_CMU_I_PLL_CLK_DIS1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields cfg_cmu_i_pll_drv        */
#define CFG_CMU_I_PLL_DRV1_WIDTH                                              3
#define CFG_CMU_I_PLL_DRV1_SHIFT                                             13
#define CFG_CMU_I_PLL_DRV1_MASK                                      0x0000e000
#define CFG_CMU_I_PLL_DRV1_RD(src)                   (((src) & 0x0000e000)>>13)
#define CFG_CMU_I_PLL_DRV1_WR(src)              (((u32)(src)<<13) & 0x0000e000)
#define CFG_CMU_I_PLL_DRV1_SET(dst,src) \
                      (((dst) & ~0x0000e000) | (((u32)(src)<<13) & 0x0000e000))
/*       Fields cfg_cmu_i_pll_l1pd       */
#define CFG_CMU_I_PLL_L1PD1_WIDTH                                             1
#define CFG_CMU_I_PLL_L1PD1_SHIFT                                            12
#define CFG_CMU_I_PLL_L1PD1_MASK                                     0x00001000
#define CFG_CMU_I_PLL_L1PD1_RD(src)                  (((src) & 0x00001000)>>12)
#define CFG_CMU_I_PLL_L1PD1_WR(src)             (((u32)(src)<<12) & 0x00001000)
#define CFG_CMU_I_PLL_L1PD1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields cfg_cmu_i_pll_pd         */
#define CFG_CMU_I_PLL_PD1_WIDTH                                               1
#define CFG_CMU_I_PLL_PD1_SHIFT                                              11
#define CFG_CMU_I_PLL_PD1_MASK                                       0x00000800
#define CFG_CMU_I_PLL_PD1_RD(src)                    (((src) & 0x00000800)>>11)
#define CFG_CMU_I_PLL_PD1_WR(src)               (((u32)(src)<<11) & 0x00000800)
#define CFG_CMU_I_PLL_PD1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_cmu_i_gen3_post_divby2       */
#define CFG_CMU_I_GEN3_POST_DIVBY21_WIDTH                                     1
#define CFG_CMU_I_GEN3_POST_DIVBY21_SHIFT                                    10
#define CFG_CMU_I_GEN3_POST_DIVBY21_MASK                             0x00000400
#define CFG_CMU_I_GEN3_POST_DIVBY21_RD(src)          (((src) & 0x00000400)>>10)
#define CFG_CMU_I_GEN3_POST_DIVBY21_WR(src)     (((u32)(src)<<10) & 0x00000400)
#define CFG_CMU_I_GEN3_POST_DIVBY21_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields cfg_cmu_i_post_divby2    */
#define CFG_CMU_I_POST_DIVBY21_WIDTH                                          1
#define CFG_CMU_I_POST_DIVBY21_SHIFT                                          9
#define CFG_CMU_I_POST_DIVBY21_MASK                                  0x00000200
#define CFG_CMU_I_POST_DIVBY21_RD(src)                (((src) & 0x00000200)>>9)
#define CFG_CMU_I_POST_DIVBY21_WR(src)           (((u32)(src)<<9) & 0x00000200)
#define CFG_CMU_I_POST_DIVBY21_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields cfg_cmu_i_gen3_fb2_div   */
#define CFG_CMU_I_GEN3_FB2_DIV1_WIDTH                                         6
#define CFG_CMU_I_GEN3_FB2_DIV1_SHIFT                                         3
#define CFG_CMU_I_GEN3_FB2_DIV1_MASK                                 0x000001f8
#define CFG_CMU_I_GEN3_FB2_DIV1_RD(src)               (((src) & 0x000001f8)>>3)
#define CFG_CMU_I_GEN3_FB2_DIV1_WR(src)          (((u32)(src)<<3) & 0x000001f8)
#define CFG_CMU_I_GEN3_FB2_DIV1_SET(dst,src) \
                       (((dst) & ~0x000001f8) | (((u32)(src)<<3) & 0x000001f8))
/*       Fields cfg_cmu_i_gen3_fb1_div   */
#define CFG_CMU_I_GEN3_FB1_DIV1_WIDTH                                         3
#define CFG_CMU_I_GEN3_FB1_DIV1_SHIFT                                         0
#define CFG_CMU_I_GEN3_FB1_DIV1_MASK                                 0x00000007
#define CFG_CMU_I_GEN3_FB1_DIV1_RD(src)                  (((src) & 0x00000007))
#define CFG_CMU_I_GEN3_FB1_DIV1_WR(src)             (((u32)(src)) & 0x00000007)
#define CFG_CMU_I_GEN3_FB1_DIV1_SET(dst,src) \
                          (((dst) & ~0x00000007) | (((u32)(src)) & 0x00000007))

/*      Register SATA_ENET_SDS_RX_CTL   */
/*       Fields cfg_rx_i_rx_inv  */
#define CFG_RX_I_RX_INV_WIDTH                                                 1
#define CFG_RX_I_RX_INV_SHIFT                                                11
#define CFG_RX_I_RX_INV_MASK                                         0x00000800
#define CFG_RX_I_RX_INV_RD(src)                      (((src) & 0x00000800)>>11)
#define CFG_RX_I_RX_INV_WR(src)                 (((u32)(src)<<11) & 0x00000800)
#define CFG_RX_I_RX_INV_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_i_rx_txcoeff_c0_req       */
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_WIDTH                                      1
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_SHIFT                                     10
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_MASK                              0x00000400
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_RD(src)           (((src) & 0x00000400)>>10)
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_WR(src)      (((u32)(src)<<10) & 0x00000400)
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields cfg_rx_i_rx_det_term_enable      */
#define CFG_RX_I_RX_DET_TERM_ENABLE_WIDTH                                     1
#define CFG_RX_I_RX_DET_TERM_ENABLE_SHIFT                                     9
#define CFG_RX_I_RX_DET_TERM_ENABLE_MASK                             0x00000200
#define CFG_RX_I_RX_DET_TERM_ENABLE_RD(src)           (((src) & 0x00000200)>>9)
#define CFG_RX_I_RX_DET_TERM_ENABLE_WR(src)      (((u32)(src)<<9) & 0x00000200)
#define CFG_RX_I_RX_DET_TERM_ENABLE_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields cfg_rx_i_rxlos_fil_value         */
#define CFG_RX_I_RXLOS_FIL_VALUE_WIDTH                                        4
#define CFG_RX_I_RXLOS_FIL_VALUE_SHIFT                                        5
#define CFG_RX_I_RXLOS_FIL_VALUE_MASK                                0x000001e0
#define CFG_RX_I_RXLOS_FIL_VALUE_RD(src)              (((src) & 0x000001e0)>>5)
#define CFG_RX_I_RXLOS_FIL_VALUE_WR(src)         (((u32)(src)<<5) & 0x000001e0)
#define CFG_RX_I_RXLOS_FIL_VALUE_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields cfg_rx_i_rx_sd_pd        */
#define CFG_RX_I_RX_SD_PD_WIDTH                                               1
#define CFG_RX_I_RX_SD_PD_SHIFT                                               4
#define CFG_RX_I_RX_SD_PD_MASK                                       0x00000010
#define CFG_RX_I_RX_SD_PD_RD(src)                     (((src) & 0x00000010)>>4)
#define CFG_RX_I_RX_SD_PD_WR(src)                (((u32)(src)<<4) & 0x00000010)
#define CFG_RX_I_RX_SD_PD_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_rx_i_rx_p2_pd        */
#define CFG_RX_I_RX_P2_PD_WIDTH                                               1
#define CFG_RX_I_RX_P2_PD_SHIFT                                               3
#define CFG_RX_I_RX_P2_PD_MASK                                       0x00000008
#define CFG_RX_I_RX_P2_PD_RD(src)                     (((src) & 0x00000008)>>3)
#define CFG_RX_I_RX_P2_PD_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define CFG_RX_I_RX_P2_PD_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_rx_i_rx_p1_pd        */
#define CFG_RX_I_RX_P1_PD_WIDTH                                               1
#define CFG_RX_I_RX_P1_PD_SHIFT                                               2
#define CFG_RX_I_RX_P1_PD_MASK                                       0x00000004
#define CFG_RX_I_RX_P1_PD_RD(src)                     (((src) & 0x00000004)>>2)
#define CFG_RX_I_RX_P1_PD_WR(src)                (((u32)(src)<<2) & 0x00000004)
#define CFG_RX_I_RX_P1_PD_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_i_rx_p0s_pd       */
#define CFG_RX_I_RX_P0S_PD_WIDTH                                              1
#define CFG_RX_I_RX_P0S_PD_SHIFT                                              1
#define CFG_RX_I_RX_P0S_PD_MASK                                      0x00000002
#define CFG_RX_I_RX_P0S_PD_RD(src)                    (((src) & 0x00000002)>>1)
#define CFG_RX_I_RX_P0S_PD_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define CFG_RX_I_RX_P0S_PD_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_rx_i_rx_pd   */
#define CFG_RX_I_RX_PD_WIDTH                                                  1
#define CFG_RX_I_RX_PD_SHIFT                                                  0
#define CFG_RX_I_RX_PD_MASK                                          0x00000001
#define CFG_RX_I_RX_PD_RD(src)                           (((src) & 0x00000001))
#define CFG_RX_I_RX_PD_WR(src)                      (((u32)(src)) & 0x00000001)
#define CFG_RX_I_RX_PD_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_TX_CTL   */
/*       Fields cfg_tx_i_lfps_ena        */
#define CFG_TX_I_LFPS_ENA_WIDTH                                               1
#define CFG_TX_I_LFPS_ENA_SHIFT                                               8
#define CFG_TX_I_LFPS_ENA_MASK                                       0x00000100
#define CFG_TX_I_LFPS_ENA_RD(src)                     (((src) & 0x00000100)>>8)
#define CFG_TX_I_LFPS_ENA_WR(src)                (((u32)(src)<<8) & 0x00000100)
#define CFG_TX_I_LFPS_ENA_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_tx_i_tx_inv  */
#define CFG_TX_I_TX_INV_WIDTH                                                 1
#define CFG_TX_I_TX_INV_SHIFT                                                 7
#define CFG_TX_I_TX_INV_MASK                                         0x00000080
#define CFG_TX_I_TX_INV_RD(src)                       (((src) & 0x00000080)>>7)
#define CFG_TX_I_TX_INV_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define CFG_TX_I_TX_INV_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_tx_i_tx_pdp2         */
#define CFG_TX_I_TX_PDP2_WIDTH                                                1
#define CFG_TX_I_TX_PDP2_SHIFT                                                6
#define CFG_TX_I_TX_PDP2_MASK                                        0x00000040
#define CFG_TX_I_TX_PDP2_RD(src)                      (((src) & 0x00000040)>>6)
#define CFG_TX_I_TX_PDP2_WR(src)                 (((u32)(src)<<6) & 0x00000040)
#define CFG_TX_I_TX_PDP2_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_tx_i_tx_pdp1         */
#define CFG_TX_I_TX_PDP1_WIDTH                                                1
#define CFG_TX_I_TX_PDP1_SHIFT                                                5
#define CFG_TX_I_TX_PDP1_MASK                                        0x00000020
#define CFG_TX_I_TX_PDP1_RD(src)                      (((src) & 0x00000020)>>5)
#define CFG_TX_I_TX_PDP1_WR(src)                 (((u32)(src)<<5) & 0x00000020)
#define CFG_TX_I_TX_PDP1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_tx_i_tx_pdp0s        */
#define CFG_TX_I_TX_PDP0S_WIDTH                                               1
#define CFG_TX_I_TX_PDP0S_SHIFT                                               4
#define CFG_TX_I_TX_PDP0S_MASK                                       0x00000010
#define CFG_TX_I_TX_PDP0S_RD(src)                     (((src) & 0x00000010)>>4)
#define CFG_TX_I_TX_PDP0S_WR(src)                (((u32)(src)<<4) & 0x00000010)
#define CFG_TX_I_TX_PDP0S_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_tx_i_tx_pd   */
#define CFG_TX_I_TX_PD_WIDTH                                                  1
#define CFG_TX_I_TX_PD_SHIFT                                                  3
#define CFG_TX_I_TX_PD_MASK                                          0x00000008
#define CFG_TX_I_TX_PD_RD(src)                        (((src) & 0x00000008)>>3)
#define CFG_TX_I_TX_PD_WR(src)                   (((u32)(src)<<3) & 0x00000008)
#define CFG_TX_I_TX_PD_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_tx_i_tx_invcn2       */
#define CFG_TX_I_TX_INVCN2_WIDTH                                              1
#define CFG_TX_I_TX_INVCN2_SHIFT                                              2
#define CFG_TX_I_TX_INVCN2_MASK                                      0x00000004
#define CFG_TX_I_TX_INVCN2_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_TX_I_TX_INVCN2_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define CFG_TX_I_TX_INVCN2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_tx_i_tx_invcn1       */
#define CFG_TX_I_TX_INVCN1_WIDTH                                              1
#define CFG_TX_I_TX_INVCN1_SHIFT                                              1
#define CFG_TX_I_TX_INVCN1_MASK                                      0x00000002
#define CFG_TX_I_TX_INVCN1_RD(src)                    (((src) & 0x00000002)>>1)
#define CFG_TX_I_TX_INVCN1_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define CFG_TX_I_TX_INVCN1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_tx_i_tx_invcp        */
#define CFG_TX_I_TX_INVCP_WIDTH                                               1
#define CFG_TX_I_TX_INVCP_SHIFT                                               0
#define CFG_TX_I_TX_INVCP_MASK                                       0x00000001
#define CFG_TX_I_TX_INVCP_RD(src)                        (((src) & 0x00000001))
#define CFG_TX_I_TX_INVCP_WR(src)                   (((u32)(src)) & 0x00000001)
#define CFG_TX_I_TX_INVCP_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_DEBUG_REG        */
/*       Fields cfg_i_debug_sel  */
#define CFG_I_DEBUG_SEL_WIDTH                                                 4
#define CFG_I_DEBUG_SEL_SHIFT                                                16
#define CFG_I_DEBUG_SEL_MASK                                         0x000f0000
#define CFG_I_DEBUG_SEL_RD(src)                      (((src) & 0x000f0000)>>16)
#define CFG_I_DEBUG_SEL_WR(src)                 (((u32)(src)<<16) & 0x000f0000)
#define CFG_I_DEBUG_SEL_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields cfg_o_debug_out  */
#define CFG_O_DEBUG_OUT_WIDTH                                                16
#define CFG_O_DEBUG_OUT_SHIFT                                                 0
#define CFG_O_DEBUG_OUT_MASK                                         0x0000ffff
#define CFG_O_DEBUG_OUT_RD(src)                          (((src) & 0x0000ffff))
#define CFG_O_DEBUG_OUT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register SATA_ENET_SDS_IND_CMD_REG      */
/*       Fields cfg_ind_addr     */
#define CFG_IND_ADDR_WIDTH                                                   18
#define CFG_IND_ADDR_SHIFT                                                    4
#define CFG_IND_ADDR_MASK                                            0x003ffff0
#define CFG_IND_ADDR_RD(src)                          (((src) & 0x003ffff0)>>4)
#define CFG_IND_ADDR_WR(src)                     (((u32)(src)<<4) & 0x003ffff0)
#define CFG_IND_ADDR_SET(dst,src) \
                       (((dst) & ~0x003ffff0) | (((u32)(src)<<4) & 0x003ffff0))
/*       Fields cfg_ind_err      */
#define CFG_IND_ERR_WIDTH                                                     1
#define CFG_IND_ERR_SHIFT                                                     3
#define CFG_IND_ERR_MASK                                             0x00000008
#define CFG_IND_ERR_RD(src)                           (((src) & 0x00000008)>>3)
#define CFG_IND_ERR_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define CFG_IND_ERR_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_ind_cmd_done         */
#define CFG_IND_CMD_DONE_WIDTH                                                1
#define CFG_IND_CMD_DONE_SHIFT                                                2
#define CFG_IND_CMD_DONE_MASK                                        0x00000004
#define CFG_IND_CMD_DONE_RD(src)                      (((src) & 0x00000004)>>2)
#define CFG_IND_CMD_DONE_WR(src)                 (((u32)(src)<<2) & 0x00000004)
#define CFG_IND_CMD_DONE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_ind_rd_cmd   */
#define CFG_IND_RD_CMD_WIDTH                                                  1
#define CFG_IND_RD_CMD_SHIFT                                                  1
#define CFG_IND_RD_CMD_MASK                                          0x00000002
#define CFG_IND_RD_CMD_RD(src)                        (((src) & 0x00000002)>>1)
#define CFG_IND_RD_CMD_WR(src)                   (((u32)(src)<<1) & 0x00000002)
#define CFG_IND_RD_CMD_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_ind_wr_cmd   */
#define CFG_IND_WR_CMD_WIDTH                                                  1
#define CFG_IND_WR_CMD_SHIFT                                                  0
#define CFG_IND_WR_CMD_MASK                                          0x00000001
#define CFG_IND_WR_CMD_RD(src)                           (((src) & 0x00000001))
#define CFG_IND_WR_CMD_WR(src)                      (((u32)(src)) & 0x00000001)
#define CFG_IND_WR_CMD_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_ENET_SDS_IND_RDATA_REG    */
/*       Fields cfg_ind_rdata    */
#define CFG_IND_RDATA_WIDTH                                                  32
#define CFG_IND_RDATA_SHIFT                                                   0
#define CFG_IND_RDATA_MASK                                           0xffffffff
#define CFG_IND_RDATA_RD(src)                            (((src) & 0xffffffff))
#define CFG_IND_RDATA_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SATA_ENET_SDS_IND_WDATA_REG    */
/*       Fields cfg_ind_wdata    */
#define CFG_IND_WDATA_WIDTH                                                  32
#define CFG_IND_WDATA_SHIFT                                                   0
#define CFG_IND_WDATA_MASK                                           0xffffffff
#define CFG_IND_WDATA_RD(src)                            (((src) & 0xffffffff))
#define CFG_IND_WDATA_WR(src)                       (((u32)(src)) & 0xffffffff)
#define CFG_IND_WDATA_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SATA_ENET_CLK_MACRO_REG        */
/*       Fields o_pll_ready      */
#define O_PLL_READY_WIDTH                                                     1
#define O_PLL_READY_SHIFT                                                    31
#define O_PLL_READY_MASK                                             0x80000000
#define O_PLL_READY_RD(src)                          (((src) & 0x80000000)>>31)
#define O_PLL_READY_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields o_pll_lock       */
#define O_PLL_LOCK_WIDTH                                                      1
#define O_PLL_LOCK_SHIFT                                                     30
#define O_PLL_LOCK_MASK                                              0x40000000
#define O_PLL_LOCK_RD(src)                           (((src) & 0x40000000)>>30)
#define O_PLL_LOCK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields i_pll_refdiv     */
#define I_PLL_REFDIV_WIDTH 						      2
#define I_PLL_REFDIV_SHIFT                                                   21
#define I_PLL_REFDIV_MASK                                            0x00600000
#define I_PLL_REFDIV_RD(src)                         (((src) & 0x00600000)>>21)
#define I_PLL_REFDIV_SET(dst,src) \
		      (((dst) & ~0x00600000) | (((u32)(src)<<21) & 0x00600000))

/* 	Fields i_pll_fbdiv       */
#define I_PLL_FBDIV_WIDTH                                                     9
#define I_PLL_FBDIV_SHIFT						     12
#define I_PLL_FBDIV_MASK					     0x001ff000
#define I_PLL_FBDIV_RD(src)			     (((src) & 0x001ff000)>>12)
#define I_PLL_FBDIV_SET(dst,src) \
		      (((dst) & ~0x001ff000) | (((u32)(src)<<12) & 0x001ff000))

/*      Fields i_customerov     */
#define I_CUSTOMEROV_WIDTH 						      5
#define I_CUSTOMEROV_SHIFT						      7
#define I_CUSTOMEROV_MASK					     0x00000f80
#define I_CUSTOMEROV_RD(src)			      (((src) & 0x00000f80)>>7)
#define I_CUSTOMEROV_SET(dst,src) \
	              (((dst) & ~0x00000f80) | (((u32)(src)<<7) & 0x00000f80))
/*       Fields i_io_ref_sel     */
#define I_IO_REF_SEL_WIDTH                                                    2
#define I_IO_REF_SEL_SHIFT                                                    5
#define I_IO_REF_SEL_MASK                                            0x00000060
#define I_IO_REF_SEL_RD(src)                          (((src) & 0x00000060)>>5)
#define I_IO_REF_SEL_WR(src)                     (((u32)(src)<<5) & 0x00000060)
#define I_IO_REF_SEL_SET(dst,src) \
                       (((dst) & ~0x00000060) | (((u32)(src)<<5) & 0x00000060))
/*       Fields i_pll_ref_sel    */
#define I_PLL_REF_SEL_WIDTH                                                   1
#define I_PLL_REF_SEL_SHIFT                                                   4
#define I_PLL_REF_SEL_MASK                                           0x00000010
#define I_PLL_REF_SEL_RD(src)                         (((src) & 0x00000010)>>4)
#define I_PLL_REF_SEL_WR(src)                    (((u32)(src)<<4) & 0x00000010)
#define I_PLL_REF_SEL_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields i_oe     */
#define I_OE_WIDTH                                                            2
#define I_OE_SHIFT                                                            2
#define I_OE_MASK                                                    0x0000000c
#define I_OE_RD(src)                                  (((src) & 0x0000000c)>>2)
#define I_OE_WR(src)                             (((u32)(src)<<2) & 0x0000000c)
#define I_OE_SET(dst,src) \
                       (((dst) & ~0x0000000c) | (((u32)(src)<<2) & 0x0000000c))
/*       Fields i_bypass         */
#define I_BYPASS_WIDTH                                                        1
#define I_BYPASS_SHIFT                                                        1
#define I_BYPASS_MASK                                                0x00000002
#define I_BYPASS_RD(src)                              (((src) & 0x00000002)>>1)
#define I_BYPASS_WR(src)                         (((u32)(src)<<1) & 0x00000002)
#define I_BYPASS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields i_reset_b        */
#define I_RESET_B_WIDTH                                                       1
#define I_RESET_B_SHIFT                                                       0
#define I_RESET_B_MASK                                               0x00000001
#define I_RESET_B_RD(src)                                (((src) & 0x00000001))
#define I_RESET_B_WR(src)                           (((u32)(src)) & 0x00000001)
#define I_RESET_B_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define SATA23_CLKRST_CSR_REGSI_BASE_ADDR                       0x01f22c000ULL

/*    Address SATA23_CLKRST_CSR_REGSI  Registers */
#define SATACLKENREG_ADDR                                            0x00000000
#define SATACLKENREG_DEFAULT                                         0x00000000
#define SATASRESETREG_ADDR                                           0x00000004
#define SATASRESETREG_DEFAULT                                        0x0000003f

/*      Register SataClkEnReg   */
/*       Fields SATACLKENREG_Reserved    */
#define SATACLKENREG_RESERVED_WIDTH                                          26
#define SATACLKENREG_RESERVED_SHIFT                                           6
#define SATACLKENREG_RESERVED_MASK                                   0xffffffc0
#define SATACLKENREG_RESERVED_RD(src)                 (((src) & 0xffffffc0)>>6)
#define SATACLKENREG_RESERVED_WR(src)            (((u32)(src)<<6) & 0xffffffc0)
#define SATACLKENREG_RESERVED_SET(dst,src) \
                       (((dst) & ~0xffffffc0) | (((u32)(src)<<6) & 0xffffffc0))
/*       Fields sata_sds_clken   */
#define SATA_SDS_CLKEN_WIDTH                                                  1
#define SATA_SDS_CLKEN_SHIFT                                                  5
#define SATA_SDS_CLKEN_MASK                                          0x00000020
#define SATA_SDS_CLKEN_RD(src)                        (((src) & 0x00000020)>>5)
#define SATA_SDS_CLKEN_WR(src)                   (((u32)(src)<<5) & 0x00000020)
#define SATA_SDS_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields sata_axi_clken   */
#define SATA_AXI_CLKEN_WIDTH                                                  1
#define SATA_AXI_CLKEN_SHIFT                                                  4
#define SATA_AXI_CLKEN_MASK                                          0x00000010
#define SATA_AXI_CLKEN_RD(src)                        (((src) & 0x00000010)>>4)
#define SATA_AXI_CLKEN_WR(src)                   (((u32)(src)<<4) & 0x00000010)
#define SATA_AXI_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields sata_pmclk_clken         */
#define SATA_PMCLK_CLKEN_WIDTH                                                1
#define SATA_PMCLK_CLKEN_SHIFT                                                3
#define SATA_PMCLK_CLKEN_MASK                                        0x00000008
#define SATA_PMCLK_CLKEN_RD(src)                      (((src) & 0x00000008)>>3)
#define SATA_PMCLK_CLKEN_WR(src)                 (((u32)(src)<<3) & 0x00000008)
#define SATA_PMCLK_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields sata1_core_clken         */
#define SATA1_CORE_CLKEN_WIDTH                                                1
#define SATA1_CORE_CLKEN_SHIFT                                                2
#define SATA1_CORE_CLKEN_MASK                                        0x00000004
#define SATA1_CORE_CLKEN_RD(src)                      (((src) & 0x00000004)>>2)
#define SATA1_CORE_CLKEN_WR(src)                 (((u32)(src)<<2) & 0x00000004)
#define SATA1_CORE_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields sata0_core_clken         */
#define SATA0_CORE_CLKEN_WIDTH                                                1
#define SATA0_CORE_CLKEN_SHIFT                                                1
#define SATA0_CORE_CLKEN_MASK                                        0x00000002
#define SATA0_CORE_CLKEN_RD(src)                      (((src) & 0x00000002)>>1)
#define SATA0_CORE_CLKEN_WR(src)                 (((u32)(src)<<1) & 0x00000002)
#define SATA0_CORE_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields sata_csr_clken   */
#define SATA_CSR_CLKEN_WIDTH                                                  1
#define SATA_CSR_CLKEN_SHIFT                                                  0
#define SATA_CSR_CLKEN_MASK                                          0x00000001
#define SATA_CSR_CLKEN_RD(src)                           (((src) & 0x00000001))
#define SATA_CSR_CLKEN_WR(src)                      (((u32)(src)) & 0x00000001)
#define SATA_CSR_CLKEN_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SataSResetReg  */
/*       Fields SATASRESETREG_Reserved   */
#define SATASRESETREG_RESERVED_WIDTH                                         26
#define SATASRESETREG_RESERVED_SHIFT                                          6
#define SATASRESETREG_RESERVED_MASK                                  0xffffffc0
#define SATASRESETREG_RESERVED_RD(src)                (((src) & 0xffffffc0)>>6)
#define SATASRESETREG_RESERVED_WR(src)           (((u32)(src)<<6) & 0xffffffc0)
#define SATASRESETREG_RESERVED_SET(dst,src) \
                       (((dst) & ~0xffffffc0) | (((u32)(src)<<6) & 0xffffffc0))
/*       Fields sata_mem_reset   */
#define SATA_MEM_RESET_WIDTH                                                  1
#define SATA_MEM_RESET_SHIFT                                                  5
#define SATA_MEM_RESET_MASK                                          0x00000020
#define SATA_MEM_RESET_RD(src)                        (((src) & 0x00000020)>>5)
#define SATA_MEM_RESET_WR(src)                   (((u32)(src)<<5) & 0x00000020)
#define SATA_MEM_RESET_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields sata_pmclk_reset         */
#define SATA_PMCLK_RESET_WIDTH                                                1
#define SATA_PMCLK_RESET_SHIFT                                                4
#define SATA_PMCLK_RESET_MASK                                        0x00000010
#define SATA_PMCLK_RESET_RD(src)                      (((src) & 0x00000010)>>4)
#define SATA_PMCLK_RESET_WR(src)                 (((u32)(src)<<4) & 0x00000010)
#define SATA_PMCLK_RESET_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields sata_pclk_reset  */
#define SATA_PCLK_RESET_WIDTH                                                 1
#define SATA_PCLK_RESET_SHIFT                                                 3
#define SATA_PCLK_RESET_MASK                                         0x00000008
#define SATA_PCLK_RESET_RD(src)                       (((src) & 0x00000008)>>3)
#define SATA_PCLK_RESET_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define SATA_PCLK_RESET_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields sata_sds_reset   */
#define SATA_SDS_RESET_WIDTH                                                  1
#define SATA_SDS_RESET_SHIFT                                                  2
#define SATA_SDS_RESET_MASK                                          0x00000004
#define SATA_SDS_RESET_RD(src)                        (((src) & 0x00000004)>>2)
#define SATA_SDS_RESET_WR(src)                   (((u32)(src)<<2) & 0x00000004)
#define SATA_SDS_RESET_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields sata_core_reset  */
#define SATA_CORE_RESET_WIDTH                                                 1
#define SATA_CORE_RESET_SHIFT                                                 1
#define SATA_CORE_RESET_MASK                                         0x00000002
#define SATA_CORE_RESET_RD(src)                       (((src) & 0x00000002)>>1)
#define SATA_CORE_RESET_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define SATA_CORE_RESET_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields sata_csr_reset   */
#define SATA_CSR_RESET_WIDTH                                                  1
#define SATA_CSR_RESET_SHIFT                                                  0
#define SATA_CSR_RESET_MASK                                          0x00000001
#define SATA_CSR_RESET_RD(src)                           (((src) & 0x00000001))
#define SATA_CSR_RESET_WR(src)                      (((u32)(src)) & 0x00000001)
#define SATA_CSR_RESET_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define REGSPEC_SATA23_GLBL_DIAG_CSR_I_BASE_ADDR                        0x01f22d000ULL

/*    Address SATA23_GLBL_DIAG_CSR_I  Registers */
#define REGSPEC_CFG_DIAG_SEL_ADDR                                    0x00000000
#define REGSPEC_CFG_DIAG_SEL_DEFAULT                                 0x00000000
#define REGSPEC_CFG_READ_BW_LAT_ADDR_MASK_ADDR                       0x00000004
#define REGSPEC_CFG_READ_BW_LAT_ADDR_MASK_DEFAULT                    0x00000000
#define REGSPEC_CFG_READ_BW_LAT_ADDR_PAT_ADDR                        0x00000008
#define REGSPEC_CFG_READ_BW_LAT_ADDR_PAT_DEFAULT                     0xffffffff
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_MASK_ADDR                      0x0000000c
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_MASK_DEFAULT                   0x00000000
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_PAT_ADDR                       0x00000010
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_PAT_DEFAULT                    0xffffffff
#define REGSPEC_CFG_DIAG_START_STOP_ADDR                             0x00000014
#define REGSPEC_CFG_DIAG_START_STOP_DEFAULT                          0x000003ff
#define REGSPEC_CFG_BW_MSTR_STOP_CNT_ADDR                            0x00000018
#define REGSPEC_CFG_BW_MSTR_STOP_CNT_DEFAULT                         0x00040004
#define REGSPEC_CFG_BW_SLV_STOP_CNT_ADDR                             0x0000001c
#define REGSPEC_CFG_BW_SLV_STOP_CNT_DEFAULT                          0x00040004
#define REGSPEC_STS_READ_LATENCY_OUTPUT_ADDR                         0x00000020
#define REGSPEC_STS_READ_LATENCY_OUTPUT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_MRD_BW_CLK_CNT_ADDR                          0x00000024
#define REGSPEC_STS_AXI_MRD_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_MRD_BW_BYTE_CNT_ADDR                         0x00000028
#define REGSPEC_STS_AXI_MRD_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_MWR_BW_CLK_CNT_ADDR                          0x0000002c
#define REGSPEC_STS_AXI_MWR_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_MWR_BW_BYTE_CNT_ADDR                         0x00000030
#define REGSPEC_STS_AXI_MWR_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_SRD_BW_CLK_CNT_ADDR                          0x00000034
#define REGSPEC_STS_AXI_SRD_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_SRD_BW_BYTE_CNT_ADDR                         0x00000038
#define REGSPEC_STS_AXI_SRD_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_SWR_BW_CLK_CNT_ADDR                          0x0000003c
#define REGSPEC_STS_AXI_SWR_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_SWR_BW_BYTE_CNT_ADDR                         0x00000040
#define REGSPEC_STS_AXI_SWR_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_CFG_DBG_TRIG_CTRL_ADDR                               0x00000044
#define REGSPEC_CFG_DBG_TRIG_CTRL_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_REG_0_ADDR                               0x00000048
#define REGSPEC_CFG_DBG_PAT_REG_0_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_MASK_REG_0_ADDR                          0x0000004c
#define REGSPEC_CFG_DBG_PAT_MASK_REG_0_DEFAULT                       0x00000000
#define REGSPEC_CFG_DBG_PAT_REG_1_ADDR                               0x00000050
#define REGSPEC_CFG_DBG_PAT_REG_1_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_MASK_REG_1_ADDR                          0x00000054
#define REGSPEC_CFG_DBG_PAT_MASK_REG_1_DEFAULT                       0x00000000
#define REGSPEC_DBG_TRIG_OUT_ADDR                                    0x00000058
#define REGSPEC_DBG_TRIG_OUT_DEFAULT                                 0x00000000
#define REGSPEC_DBG_TRIG_INT_ADDR                                    0x0000005c
#define REGSPEC_DBG_TRIG_INT_DEFAULT                                 0x00000000
#define REGSPEC_DBG_TRIG_INTMASK_ADDR                                0x00000060
#define REGSPEC_INTR_STS_ADDR                                        0x00000064
#define REGSPEC_INTR_STS_DEFAULT                                     0x00000000
#define REGSPEC_CFG_MEM_ECC_BYPASS_ADDR                              0x00000068
#define REGSPEC_CFG_MEM_ECC_BYPASS_DEFAULT                           0x00000000
#define REGSPEC_CFG_MEM_PWRDN_DIS_ADDR                               0x0000006c
#define REGSPEC_CFG_MEM_PWRDN_DIS_DEFAULT                            0x00000000
#define REGSPEC_CFG_MEM_RAM_SHUTDOWN_ADDR                            0x00000070
#define REGSPEC_CFG_MEM_RAM_SHUTDOWN_DEFAULT                         0xffffffff
#define REGSPEC_BLOCK_MEM_RDY_ADDR                                   0x00000074
#define REGSPEC_BLOCK_MEM_RDY_DEFAULT                                0xffffffff
#define REGSPEC_STS_READ_LATENCY_TOT_READ_REQS_ADDR                  0x0000008c
#define REGSPEC_STS_READ_LATENCY_TOT_READ_REQS_DEFAULT               0x00000000
#define REGSPEC_CFG_LT_MSTR_STOP_CNT_ADDR                            0x00000090
#define REGSPEC_CFG_LT_MSTR_STOP_CNT_DEFAULT                         0x00040000
#define REGSPEC_CFG_BW_SRD_TRIG_CAP_ADDR                             0x000000a0
#define REGSPEC_CFG_BW_SRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_SWR_TRIG_CAP_ADDR                             0x000000a4
#define REGSPEC_CFG_BW_SWR_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_MRD_TRIG_CAP_ADDR                             0x000000a8
#define REGSPEC_CFG_BW_MRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_MWR_TRIG_CAP_ADDR                             0x000000ac
#define REGSPEC_CFG_BW_MWR_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_LT_MRD_TRIG_CAP_ADDR                             0x000000b0
#define REGSPEC_CFG_LT_MRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_DBG_BLOCK_AXI_ADDR                                   0x000000b4
#define REGSPEC_DBG_BLOCK_AXI_DEFAULT                                0x00000000
#define REGSPEC_DBG_BLOCK_NON_AXI_ADDR                               0x000000b8
#define REGSPEC_DBG_BLOCK_NON_AXI_DEFAULT                            0x00000000
#define REGSPEC_DBG_AXI_SHIM_OUT_ADDR                                0x000000bc
#define REGSPEC_DBG_AXI_SHIM_OUT_DEFAULT                             0x00000000

/*      Register CFG_DIAG_SEL   */
/*       Fields CFG_SHIM_BLK_DBUS_MUX_SELECT     */
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_WIDTH                            1
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_SHIFT                           12
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_MASK                    0x00001000
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_RD(src) \
                                                    (((src) & 0x00001000)>>12)
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_WR(src) \
                                                (((u32)(src)<<12) & 0x00001000)
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields CFG_AXI_NON_AXI_MUX_SELECT       */
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_WIDTH                              1
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_SHIFT                             11
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_MASK                      0x00000800
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_RD(src)   (((src) & 0x00000800)>>11)
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_WR(src) \
                                                (((u32)(src)<<11) & 0x00000800)
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields CFG_MUX_SELECTOR         */
#define REGSPEC_CFG_MUX_SELECTOR_WIDTH                                       11
#define REGSPEC_CFG_MUX_SELECTOR_SHIFT                                        0
#define REGSPEC_CFG_MUX_SELECTOR_MASK                                0x000007ff
#define REGSPEC_CFG_MUX_SELECTOR_RD(src)                 (((src) & 0x000007ff))
#define REGSPEC_CFG_MUX_SELECTOR_WR(src)            (((u32)(src)) & 0x000007ff)
#define REGSPEC_CFG_MUX_SELECTOR_SET(dst,src) \
                          (((dst) & ~0x000007ff) | (((u32)(src)) & 0x000007ff))

/*      Register CFG_READ_BW_LAT_ADDR_MASK      */
/*       Fields READ_ADDR_MASK   */
#define REGSPEC_READ_ADDR_MASK_WIDTH                                         32
#define REGSPEC_READ_ADDR_MASK_SHIFT                                          0
#define REGSPEC_READ_ADDR_MASK_MASK                                  0xffffffff
#define REGSPEC_READ_ADDR_MASK_RD(src)                   (((src) & 0xffffffff))
#define REGSPEC_READ_ADDR_MASK_WR(src)              (((u32)(src)) & 0xffffffff)
#define REGSPEC_READ_ADDR_MASK_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_READ_BW_LAT_ADDR_PAT       */
/*       Fields READ_ADDR_PAT    */
#define REGSPEC_READ_ADDR_PAT_WIDTH                                          32
#define REGSPEC_READ_ADDR_PAT_SHIFT                                           0
#define REGSPEC_READ_ADDR_PAT_MASK                                   0xffffffff
#define REGSPEC_READ_ADDR_PAT_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_READ_ADDR_PAT_WR(src)               (((u32)(src)) & 0xffffffff)
#define REGSPEC_READ_ADDR_PAT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_WRITE_BW_LAT_ADDR_MASK     */
/*       Fields WRITE_ADDR_MASK  */
#define REGSPEC_WRITE_ADDR_MASK_WIDTH                                        32
#define REGSPEC_WRITE_ADDR_MASK_SHIFT                                         0
#define REGSPEC_WRITE_ADDR_MASK_MASK                                 0xffffffff
#define REGSPEC_WRITE_ADDR_MASK_RD(src)                  (((src) & 0xffffffff))
#define REGSPEC_WRITE_ADDR_MASK_WR(src)             (((u32)(src)) & 0xffffffff)
#define REGSPEC_WRITE_ADDR_MASK_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_WRITE_BW_LAT_ADDR_PAT      */
/*       Fields WRITE_ADDR_PAT   */
#define REGSPEC_WRITE_ADDR_PAT_WIDTH                                         32
#define REGSPEC_WRITE_ADDR_PAT_SHIFT                                          0
#define REGSPEC_WRITE_ADDR_PAT_MASK                                  0xffffffff
#define REGSPEC_WRITE_ADDR_PAT_RD(src)                   (((src) & 0xffffffff))
#define REGSPEC_WRITE_ADDR_PAT_WR(src)              (((u32)(src)) & 0xffffffff)
#define REGSPEC_WRITE_ADDR_PAT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DIAG_START_STOP    */
/*       Fields CTRL_AddCap_MRD_LT       */
#define REGSPEC_CTRL_ADDCAP_MRD_LT_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MRD_LT_SHIFT                                      9
#define REGSPEC_CTRL_ADDCAP_MRD_LT_MASK                              0x00000200
#define REGSPEC_CTRL_ADDCAP_MRD_LT_RD(src)            (((src) & 0x00000200)>>9)
#define REGSPEC_CTRL_ADDCAP_MRD_LT_WR(src)       (((u32)(src)<<9) & 0x00000200)
#define REGSPEC_CTRL_ADDCAP_MRD_LT_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields CTRL_AddCap_SRD_BW       */
#define REGSPEC_CTRL_ADDCAP_SRD_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_SRD_BW_SHIFT                                      8
#define REGSPEC_CTRL_ADDCAP_SRD_BW_MASK                              0x00000100
#define REGSPEC_CTRL_ADDCAP_SRD_BW_RD(src)            (((src) & 0x00000100)>>8)
#define REGSPEC_CTRL_ADDCAP_SRD_BW_WR(src)       (((u32)(src)<<8) & 0x00000100)
#define REGSPEC_CTRL_ADDCAP_SRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields CTRL_AddCap_MRD_BW       */
#define REGSPEC_CTRL_ADDCAP_MRD_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MRD_BW_SHIFT                                      7
#define REGSPEC_CTRL_ADDCAP_MRD_BW_MASK                              0x00000080
#define REGSPEC_CTRL_ADDCAP_MRD_BW_RD(src)            (((src) & 0x00000080)>>7)
#define REGSPEC_CTRL_ADDCAP_MRD_BW_WR(src)       (((u32)(src)<<7) & 0x00000080)
#define REGSPEC_CTRL_ADDCAP_MRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields CTRL_AddCap_SWR_BW       */
#define REGSPEC_CTRL_ADDCAP_SWR_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_SWR_BW_SHIFT                                      6
#define REGSPEC_CTRL_ADDCAP_SWR_BW_MASK                              0x00000040
#define REGSPEC_CTRL_ADDCAP_SWR_BW_RD(src)            (((src) & 0x00000040)>>6)
#define REGSPEC_CTRL_ADDCAP_SWR_BW_WR(src)       (((u32)(src)<<6) & 0x00000040)
#define REGSPEC_CTRL_ADDCAP_SWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields CTRL_AddCap_MWR_BW       */
#define REGSPEC_CTRL_ADDCAP_MWR_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MWR_BW_SHIFT                                      5
#define REGSPEC_CTRL_ADDCAP_MWR_BW_MASK                              0x00000020
#define REGSPEC_CTRL_ADDCAP_MWR_BW_RD(src)            (((src) & 0x00000020)>>5)
#define REGSPEC_CTRL_ADDCAP_MWR_BW_WR(src)       (((u32)(src)<<5) & 0x00000020)
#define REGSPEC_CTRL_ADDCAP_MWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields START_MRD_LT     */
#define REGSPEC_START_MRD_LT_WIDTH                                            1
#define REGSPEC_START_MRD_LT_SHIFT                                            4
#define REGSPEC_START_MRD_LT_MASK                                    0x00000010
#define REGSPEC_START_MRD_LT_RD(src)                  (((src) & 0x00000010)>>4)
#define REGSPEC_START_MRD_LT_WR(src)             (((u32)(src)<<4) & 0x00000010)
#define REGSPEC_START_MRD_LT_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields START_SRD_BW     */
#define REGSPEC_START_SRD_BW_WIDTH                                            1
#define REGSPEC_START_SRD_BW_SHIFT                                            3
#define REGSPEC_START_SRD_BW_MASK                                    0x00000008
#define REGSPEC_START_SRD_BW_RD(src)                  (((src) & 0x00000008)>>3)
#define REGSPEC_START_SRD_BW_WR(src)             (((u32)(src)<<3) & 0x00000008)
#define REGSPEC_START_SRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields START_MRD_BW     */
#define REGSPEC_START_MRD_BW_WIDTH                                            1
#define REGSPEC_START_MRD_BW_SHIFT                                            2
#define REGSPEC_START_MRD_BW_MASK                                    0x00000004
#define REGSPEC_START_MRD_BW_RD(src)                  (((src) & 0x00000004)>>2)
#define REGSPEC_START_MRD_BW_WR(src)             (((u32)(src)<<2) & 0x00000004)
#define REGSPEC_START_MRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields START_SWR_BW     */
#define REGSPEC_START_SWR_BW_WIDTH                                            1
#define REGSPEC_START_SWR_BW_SHIFT                                            1
#define REGSPEC_START_SWR_BW_MASK                                    0x00000002
#define REGSPEC_START_SWR_BW_RD(src)                  (((src) & 0x00000002)>>1)
#define REGSPEC_START_SWR_BW_WR(src)             (((u32)(src)<<1) & 0x00000002)
#define REGSPEC_START_SWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields START_MWR_BW     */
#define REGSPEC_START_MWR_BW_WIDTH                                            1
#define REGSPEC_START_MWR_BW_SHIFT                                            0
#define REGSPEC_START_MWR_BW_MASK                                    0x00000001
#define REGSPEC_START_MWR_BW_RD(src)                     (((src) & 0x00000001))
#define REGSPEC_START_MWR_BW_WR(src)                (((u32)(src)) & 0x00000001)
#define REGSPEC_START_MWR_BW_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_BW_MSTR_STOP_CNT   */
/*       Fields MSTR_STOP_RD_CNT         */
#define REGSPEC_MSTR_STOP_RD_CNT_WIDTH                                       16
#define REGSPEC_MSTR_STOP_RD_CNT_SHIFT                                       16
#define REGSPEC_MSTR_STOP_RD_CNT_MASK                                0xffff0000
#define REGSPEC_MSTR_STOP_RD_CNT_RD(src)             (((src) & 0xffff0000)>>16)
#define REGSPEC_MSTR_STOP_RD_CNT_WR(src)        (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_MSTR_STOP_RD_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields MSTR_STOP_WR_CNT         */
#define REGSPEC_MSTR_STOP_WR_CNT_WIDTH                                       16
#define REGSPEC_MSTR_STOP_WR_CNT_SHIFT                                        0
#define REGSPEC_MSTR_STOP_WR_CNT_MASK                                0x0000ffff
#define REGSPEC_MSTR_STOP_WR_CNT_RD(src)                 (((src) & 0x0000ffff))
#define REGSPEC_MSTR_STOP_WR_CNT_WR(src)            (((u32)(src)) & 0x0000ffff)
#define REGSPEC_MSTR_STOP_WR_CNT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_BW_SLV_STOP_CNT    */
/*       Fields SLV_STOP_RD_CNT  */
#define REGSPEC_SLV_STOP_RD_CNT_WIDTH                                        16
#define REGSPEC_SLV_STOP_RD_CNT_SHIFT                                        16
#define REGSPEC_SLV_STOP_RD_CNT_MASK                                 0xffff0000
#define REGSPEC_SLV_STOP_RD_CNT_RD(src)              (((src) & 0xffff0000)>>16)
#define REGSPEC_SLV_STOP_RD_CNT_WR(src)         (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_SLV_STOP_RD_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields SLV_STOP_WR_CNT  */
#define REGSPEC_SLV_STOP_WR_CNT_WIDTH                                        16
#define REGSPEC_SLV_STOP_WR_CNT_SHIFT                                         0
#define REGSPEC_SLV_STOP_WR_CNT_MASK                                 0x0000ffff
#define REGSPEC_SLV_STOP_WR_CNT_RD(src)                  (((src) & 0x0000ffff))
#define REGSPEC_SLV_STOP_WR_CNT_WR(src)             (((u32)(src)) & 0x0000ffff)
#define REGSPEC_SLV_STOP_WR_CNT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register STS_READ_LATENCY_OUTPUT        */
/*       Fields READ_TOT         */
#define REGSPEC_READ_TOT_WIDTH                                               22
#define REGSPEC_READ_TOT_SHIFT                                                0
#define REGSPEC_READ_TOT_MASK                                        0x003fffff
#define REGSPEC_READ_TOT_RD(src)                         (((src) & 0x003fffff))
#define REGSPEC_READ_TOT_SET(dst,src) \
                          (((dst) & ~0x003fffff) | (((u32)(src)) & 0x003fffff))

/*      Register STS_AXI_MRD_BW_CLK_CNT */
/*       Fields MSTR_READ_BW_CLK_CNT     */
#define REGSPEC_MSTR_READ_BW_CLK_CNT_WIDTH                                   32
#define REGSPEC_MSTR_READ_BW_CLK_CNT_SHIFT                                    0
#define REGSPEC_MSTR_READ_BW_CLK_CNT_MASK                            0xffffffff
#define REGSPEC_MSTR_READ_BW_CLK_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_MSTR_READ_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MRD_BW_BYTE_CNT        */
/*       Fields MSTR_READ_BW_BYTE_CNT    */
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_WIDTH                                  32
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_SHIFT                                   0
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_MASK                           0xffffffff
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MWR_BW_CLK_CNT */
/*       Fields MSTR_WRITE_BW_CLK_CNT    */
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_WIDTH                                  32
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_SHIFT                                   0
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_MASK                           0xffffffff
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MWR_BW_BYTE_CNT        */
/*       Fields MSTR_WRITE_BW_BYTE_CNT   */
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_WIDTH                                 32
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_SHIFT                                  0
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_MASK                          0xffffffff
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_RD(src)           (((src) & 0xffffffff))
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SRD_BW_CLK_CNT */
/*       Fields SLV_READ_BW_CLK_CNT      */
#define REGSPEC_SLV_READ_BW_CLK_CNT_WIDTH                                    32
#define REGSPEC_SLV_READ_BW_CLK_CNT_SHIFT                                     0
#define REGSPEC_SLV_READ_BW_CLK_CNT_MASK                             0xffffffff
#define REGSPEC_SLV_READ_BW_CLK_CNT_RD(src)              (((src) & 0xffffffff))
#define REGSPEC_SLV_READ_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SRD_BW_BYTE_CNT        */
/*       Fields SLV_READ_BW_BYTE_CNT     */
#define REGSPEC_SLV_READ_BW_BYTE_CNT_WIDTH                                   32
#define REGSPEC_SLV_READ_BW_BYTE_CNT_SHIFT                                    0
#define REGSPEC_SLV_READ_BW_BYTE_CNT_MASK                            0xffffffff
#define REGSPEC_SLV_READ_BW_BYTE_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_SLV_READ_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SWR_BW_CLK_CNT */
/*       Fields SLV_WRITE_BW_CLK_CNT     */
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_WIDTH                                   32
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_SHIFT                                    0
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_MASK                            0xffffffff
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SWR_BW_BYTE_CNT        */
/*       Fields SLV_WRITE_BW_BYTE_CNT    */
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_WIDTH                                  32
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_SHIFT                                   0
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_MASK                           0xffffffff
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_TRIG_CTRL      */
/*       Fields TRIG_EN_OUT_CTRL         */
#define REGSPEC_TRIG_EN_OUT_CTRL_WIDTH                                        1
#define REGSPEC_TRIG_EN_OUT_CTRL_SHIFT                                        5
#define REGSPEC_TRIG_EN_OUT_CTRL_MASK                                0x00000020
#define REGSPEC_TRIG_EN_OUT_CTRL_RD(src)              (((src) & 0x00000020)>>5)
#define REGSPEC_TRIG_EN_OUT_CTRL_WR(src)         (((u32)(src)<<5) & 0x00000020)
#define REGSPEC_TRIG_EN_OUT_CTRL_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TRIG_EN  */
#define REGSPEC_TRIG_EN_WIDTH                                                 1
#define REGSPEC_TRIG_EN_SHIFT                                                 4
#define REGSPEC_TRIG_EN_MASK                                         0x00000010
#define REGSPEC_TRIG_EN_RD(src)                       (((src) & 0x00000010)>>4)
#define REGSPEC_TRIG_EN_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define REGSPEC_TRIG_EN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields AND_E    */
#define REGSPEC_AND_E_WIDTH                                                   2
#define REGSPEC_AND_E_SHIFT                                                   2
#define REGSPEC_AND_E_MASK                                           0x0000000c
#define REGSPEC_AND_E_RD(src)                         (((src) & 0x0000000c)>>2)
#define REGSPEC_AND_E_WR(src)                    (((u32)(src)<<2) & 0x0000000c)
#define REGSPEC_AND_E_SET(dst,src) \
                       (((dst) & ~0x0000000c) | (((u32)(src)<<2) & 0x0000000c))
/*       Fields OR_E     */
#define REGSPEC_OR_E_WIDTH                                                    2
#define REGSPEC_OR_E_SHIFT                                                    0
#define REGSPEC_OR_E_MASK                                            0x00000003
#define REGSPEC_OR_E_RD(src)                             (((src) & 0x00000003))
#define REGSPEC_OR_E_WR(src)                        (((u32)(src)) & 0x00000003)
#define REGSPEC_OR_E_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register CFG_DBG_PAT_REG_0      */
/*       Fields PATTERN  */
#define REGSPEC_PATTERN0_WIDTH                                               32
#define REGSPEC_PATTERN0_SHIFT                                                0
#define REGSPEC_PATTERN0_MASK                                        0xffffffff
#define REGSPEC_PATTERN0_RD(src)                         (((src) & 0xffffffff))
#define REGSPEC_PATTERN0_WR(src)                    (((u32)(src)) & 0xffffffff)
#define REGSPEC_PATTERN0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_MASK_REG_0 */
/*       Fields PAT_MASK         */
#define REGSPEC_PAT_MASK0_WIDTH                                              32
#define REGSPEC_PAT_MASK0_SHIFT                                               0
#define REGSPEC_PAT_MASK0_MASK                                       0xffffffff
#define REGSPEC_PAT_MASK0_RD(src)                        (((src) & 0xffffffff))
#define REGSPEC_PAT_MASK0_WR(src)                   (((u32)(src)) & 0xffffffff)
#define REGSPEC_PAT_MASK0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_REG_1      */
/*       Fields PATTERN  */
#define REGSPEC_PATTERN1_WIDTH                                               32
#define REGSPEC_PATTERN1_SHIFT                                                0
#define REGSPEC_PATTERN1_MASK                                        0xffffffff
#define REGSPEC_PATTERN1_RD(src)                         (((src) & 0xffffffff))
#define REGSPEC_PATTERN1_WR(src)                    (((u32)(src)) & 0xffffffff)
#define REGSPEC_PATTERN1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_MASK_REG_1 */
/*       Fields PAT_MASK         */
#define REGSPEC_PAT_MASK1_WIDTH                                              32
#define REGSPEC_PAT_MASK1_SHIFT                                               0
#define REGSPEC_PAT_MASK1_MASK                                       0xffffffff
#define REGSPEC_PAT_MASK1_RD(src)                        (((src) & 0xffffffff))
#define REGSPEC_PAT_MASK1_WR(src)                   (((u32)(src)) & 0xffffffff)
#define REGSPEC_PAT_MASK1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_TRIG_OUT   */
/*       Fields DBG_OUT  */
#define REGSPEC_DBG_OUT_WIDTH                                                32
#define REGSPEC_DBG_OUT_SHIFT                                                 0
#define REGSPEC_DBG_OUT_MASK                                         0xffffffff
#define REGSPEC_DBG_OUT_RD(src)                          (((src) & 0xffffffff))
#define REGSPEC_DBG_OUT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_TRIG_INT   */
/*       Fields DBG_INT  */
#define REGSPEC_DBG_INT_WIDTH                                                 1
#define REGSPEC_DBG_INT_SHIFT                                                 0
#define REGSPEC_DBG_INT_MASK                                         0x00000001
#define REGSPEC_DBG_INT_RD(src)                          (((src) & 0x00000001))
#define REGSPEC_DBG_INT_WR(src)                     (((u32)(src)) & 0x00000001)
#define REGSPEC_DBG_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register DBG_TRIG_INTMask       */
/*    Mask Register Fields DBG_INTMask    */
#define REGSPEC_DBG_INTMASK_WIDTH                                             1
#define REGSPEC_DBG_INTMASK_SHIFT                                             0
#define REGSPEC_DBG_INTMASK_MASK                                     0x00000001
#define REGSPEC_DBG_INTMASK_RD(src)                      (((src) & 0x00000001))
#define REGSPEC_DBG_INTMASK_WR(src)                 (((u32)(src)) & 0x00000001)
#define REGSPEC_DBG_INTMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INTR_STS       */
/*       Fields DIAGMOD_INT      */
#define REGSPEC_DIAGMOD_INT_WIDTH                                             1
#define REGSPEC_DIAGMOD_INT_SHIFT                                             1
#define REGSPEC_DIAGMOD_INT_MASK                                     0x00000002
#define REGSPEC_DIAGMOD_INT_RD(src)                   (((src) & 0x00000002)>>1)
#define REGSPEC_DIAGMOD_INT_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ERRMOD_INT       */
#define REGSPEC_ERRMOD_INT_WIDTH                                              1
#define REGSPEC_ERRMOD_INT_SHIFT                                              0
#define REGSPEC_ERRMOD_INT_MASK                                      0x00000001
#define REGSPEC_ERRMOD_INT_RD(src)                       (((src) & 0x00000001))
#define REGSPEC_ERRMOD_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_MEM_ECC_BYPASS     */
/*       Fields CFG_ECC_BYPASS   */
#define REGSPEC_CFG_ECC_BYPASS_WIDTH                                         16
#define REGSPEC_CFG_ECC_BYPASS_SHIFT                                          0
#define REGSPEC_CFG_ECC_BYPASS_MASK                                  0x0000ffff
#define REGSPEC_CFG_ECC_BYPASS_RD(src)                   (((src) & 0x0000ffff))
#define REGSPEC_CFG_ECC_BYPASS_WR(src)              (((u32)(src)) & 0x0000ffff)
#define REGSPEC_CFG_ECC_BYPASS_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MEM_PWRDN_DIS      */
/*       Fields CFG_ECC_PWRDN_DIS        */
#define REGSPEC_CFG_ECC_PWRDN_DIS_WIDTH                                      16
#define REGSPEC_CFG_ECC_PWRDN_DIS_SHIFT                                      16
#define REGSPEC_CFG_ECC_PWRDN_DIS_MASK                               0xffff0000
#define REGSPEC_CFG_ECC_PWRDN_DIS_RD(src)            (((src) & 0xffff0000)>>16)
#define REGSPEC_CFG_ECC_PWRDN_DIS_WR(src)       (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_CFG_ECC_PWRDN_DIS_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields CFG_PWRDN_DIS    */
#define REGSPEC_CFG_PWRDN_DIS_WIDTH                                          16
#define REGSPEC_CFG_PWRDN_DIS_SHIFT                                           0
#define REGSPEC_CFG_PWRDN_DIS_MASK                                   0x0000ffff
#define REGSPEC_CFG_PWRDN_DIS_RD(src)                    (((src) & 0x0000ffff))
#define REGSPEC_CFG_PWRDN_DIS_WR(src)               (((u32)(src)) & 0x0000ffff)
#define REGSPEC_CFG_PWRDN_DIS_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MEM_RAM_SHUTDOWN   */
/*       Fields CFG_RAM_SHUTDOWN_EN      */
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_WIDTH                                    32
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_SHIFT                                     0
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_MASK                             0xffffffff
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_RD(src)              (((src) & 0xffffffff))
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_WR(src)         (((u32)(src)) & 0xffffffff)
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register BLOCK_MEM_RDY  */
/*       Fields MEM_RDY  */
#define REGSPEC_MEM_RDY_WIDTH                                                32
#define REGSPEC_MEM_RDY_SHIFT                                                 0
#define REGSPEC_MEM_RDY_MASK                                         0xffffffff
#define REGSPEC_MEM_RDY_RD(src)                          (((src) & 0xffffffff))
#define REGSPEC_MEM_RDY_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_READ_LATENCY_TOT_READ_REQS */
/*       Fields TOT_READS        */
#define REGSPEC_TOT_READS_WIDTH                                              16
#define REGSPEC_TOT_READS_SHIFT                                              16
#define REGSPEC_TOT_READS_MASK                                       0xffff0000
#define REGSPEC_TOT_READS_RD(src)                    (((src) & 0xffff0000)>>16)
#define REGSPEC_TOT_READS_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))

/*      Register CFG_LT_MSTR_STOP_CNT   */
/*       Fields MSTR_LT_STOP_CNT         */
#define REGSPEC_MSTR_LT_STOP_CNT_WIDTH                                       16
#define REGSPEC_MSTR_LT_STOP_CNT_SHIFT                                       16
#define REGSPEC_MSTR_LT_STOP_CNT_MASK                                0xffff0000
#define REGSPEC_MSTR_LT_STOP_CNT_RD(src)             (((src) & 0xffff0000)>>16)
#define REGSPEC_MSTR_LT_STOP_CNT_WR(src)        (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_MSTR_LT_STOP_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))

/*      Register CFG_BW_SRD_TRIG_CAP    */
/*       Fields CAP_ADD_BWSRD    */
#define REGSPEC_CAP_ADD_BWSRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWSRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWSRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWSRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWSRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_SWR_TRIG_CAP    */
/*       Fields CAP_ADD_BWSWR    */
#define REGSPEC_CAP_ADD_BWSWR_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWSWR_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWSWR_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWSWR_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWSWR_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_MRD_TRIG_CAP    */
/*       Fields CAP_ADD_BWMRD    */
#define REGSPEC_CAP_ADD_BWMRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWMRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWMRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWMRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWMRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_MWR_TRIG_CAP    */
/*       Fields CAP_ADD_BWMWR    */
#define REGSPEC_CAP_ADD_BWMWR_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWMWR_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWMWR_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWMWR_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWMWR_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_LT_MRD_TRIG_CAP    */
/*       Fields CAP_ADD_LTMRD    */
#define REGSPEC_CAP_ADD_LTMRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_LTMRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_LTMRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_LTMRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_LTMRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_BLOCK_AXI  */
/*       Fields DBG_BUS_BLOCK_AXI        */
#define REGSPEC_DBG_BUS_BLOCK_AXI_WIDTH                                      32
#define REGSPEC_DBG_BUS_BLOCK_AXI_SHIFT                                       0
#define REGSPEC_DBG_BUS_BLOCK_AXI_MASK                               0xffffffff
#define REGSPEC_DBG_BUS_BLOCK_AXI_RD(src)                (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_BLOCK_AXI_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_BLOCK_NON_AXI      */
/*       Fields DBG_BUS_BLOCK_NON_AXI    */
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_WIDTH                                  32
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_SHIFT                                   0
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_MASK                           0xffffffff
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_AXI_SHIM_OUT       */
/*       Fields DBG_BUS_SHIM     */
#define REGSPEC_DBG_BUS_SHIM_WIDTH                                           32
#define REGSPEC_DBG_BUS_SHIM_SHIFT                                            0
#define REGSPEC_DBG_BUS_SHIM_MASK                                    0xffffffff
#define REGSPEC_DBG_BUS_SHIM_RD(src)                     (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_SHIM_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Global Base Address     */
#define SATA23_GLBL_ERR_CSR_I_BASE_ADDR                 0x01f22d000ULL

/*    Address SATA23_GLBL_ERR_CSR_I  Registers */
#define GLBL_ERR_STS_ADDR                                            0x00000800
#define GLBL_ERR_STS_DEFAULT                                         0x00000000
#define GLBL_SEC_ERRL_ADDR                                           0x00000810
#define GLBL_SEC_ERRL_DEFAULT                                        0x00000000
#define GLBL_SEC_ERRLMASK_ADDR                                       0x00000814
#define GLBL_SEC_ERRH_ADDR                                           0x00000818
#define GLBL_SEC_ERRH_DEFAULT                                        0x00000000
#define GLBL_SEC_ERRHMASK_ADDR                                       0x0000081c
#define GLBL_MSEC_ERRL_ADDR                                          0x00000820
#define GLBL_MSEC_ERRL_DEFAULT                                       0x00000000
#define GLBL_MSEC_ERRLMASK_ADDR                                      0x00000824
#define GLBL_MSEC_ERRH_ADDR                                          0x00000828
#define GLBL_MSEC_ERRH_DEFAULT                                       0x00000000
#define GLBL_MSEC_ERRHMASK_ADDR                                      0x0000082c
#define GLBL_DED_ERRL_ADDR                                           0x00000830
#define GLBL_DED_ERRL_DEFAULT                                        0x00000000
#define GLBL_DED_ERRLMASK_ADDR                                       0x00000834
#define GLBL_DED_ERRH_ADDR                                           0x00000838
#define GLBL_DED_ERRH_DEFAULT                                        0x00000000
#define GLBL_DED_ERRHMASK_ADDR                                       0x0000083c
#define GLBL_MDED_ERRL_ADDR                                          0x00000840
#define GLBL_MDED_ERRL_DEFAULT                                       0x00000000
#define GLBL_MDED_ERRLMASK_ADDR                                      0x00000844
#define GLBL_MDED_ERRH_ADDR                                          0x00000848
#define GLBL_MDED_ERRH_DEFAULT                                       0x00000000
#define GLBL_MDED_ERRHMASK_ADDR                                      0x0000084c
#define GLBL_MERR_ADDR_ADDR                                          0x00000850
#define GLBL_MERR_ADDR_DEFAULT                                       0x00000000
#define GLBL_MERR_REQINFO_ADDR                                       0x00000854
#define GLBL_MERR_REQINFO_DEFAULT                                    0x00000000
#define GLBL_TRANS_ERR_ADDR                                          0x00000860
#define GLBL_TRANS_ERR_DEFAULT                                       0x00000000
#define GLBL_TRANS_ERRMASK_ADDR                                      0x00000864
#define GLBL_WDERR_ADDR_ADDR                                         0x00000870
#define GLBL_WDERR_ADDR_DEFAULT                                      0x00000000
#define GLBL_WDERR_REQINFO_ADDR                                      0x00000874
#define GLBL_WDERR_REQINFO_DEFAULT                                   0x00000000
#define GLBL_DEVERR_ADDR_ADDR                                        0x00000878
#define GLBL_DEVERR_ADDR_DEFAULT                                     0x00000000
#define GLBL_DEVERR_REQINFO_ADDR                                     0x0000087c
#define GLBL_DEVERR_REQINFO_DEFAULT                                  0x00000000
#define GLBL_SEC_ERRL_ALS_ADDR                                       0x00000880
#define GLBL_SEC_ERRL_ALS_DEFAULT                                    0x00000000
#define GLBL_SEC_ERRH_ALS_ADDR                                       0x00000884
#define GLBL_SEC_ERRH_ALS_DEFAULT                                    0x00000000
#define GLBL_DED_ERRL_ALS_ADDR                                       0x00000888
#define GLBL_DED_ERRL_ALS_DEFAULT                                    0x00000000
#define GLBL_DED_ERRH_ALS_ADDR                                       0x0000088c
#define GLBL_DED_ERRH_ALS_DEFAULT                                    0x00000000
#define GLBL_TRANS_ERR_ALS_ADDR                                      0x00000890
#define GLBL_TRANS_ERR_ALS_DEFAULT                                   0x00000000

/*      Register GLBL_ERR_STS   */
/*       Fields SHIM_ERR         */
#define SHIM_ERR_WIDTH                                                        1
#define SHIM_ERR_SHIFT                                                        5
#define SHIM_ERR_MASK                                                0x00000020
#define SHIM_ERR_RD(src)                              (((src) & 0x00000020)>>5)
#define SHIM_ERR_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TRANS_ERR        */
#define TRANS_ERR_WIDTH                                                       1
#define TRANS_ERR_SHIFT                                                       4
#define TRANS_ERR_MASK                                               0x00000010
#define TRANS_ERR_RD(src)                             (((src) & 0x00000010)>>4)
#define TRANS_ERR_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED_ERR         */
#define MDED_ERR_WIDTH                                                        1
#define MDED_ERR_SHIFT                                                        3
#define MDED_ERR_MASK                                                0x00000008
#define MDED_ERR_RD(src)                              (((src) & 0x00000008)>>3)
#define MDED_ERR_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED_ERR  */
#define DED_ERR_WIDTH                                                         1
#define DED_ERR_SHIFT                                                         2
#define DED_ERR_MASK                                                 0x00000004
#define DED_ERR_RD(src)                               (((src) & 0x00000004)>>2)
#define DED_ERR_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC_ERR         */
#define MSEC_ERR_WIDTH                                                        1
#define MSEC_ERR_SHIFT                                                        1
#define MSEC_ERR_MASK                                                0x00000002
#define MSEC_ERR_RD(src)                              (((src) & 0x00000002)>>1)
#define MSEC_ERR_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC_ERR  */
#define SEC_ERR_WIDTH                                                         1
#define SEC_ERR_SHIFT                                                         0
#define SEC_ERR_MASK                                                 0x00000001
#define SEC_ERR_RD(src)                                  (((src) & 0x00000001))
#define SEC_ERR_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRL  */
/*       Fields SEC31    */
#define SEC31_WIDTH                                                           1
#define SEC31_SHIFT                                                          31
#define SEC31_MASK                                                   0x80000000
#define SEC31_RD(src)                                (((src) & 0x80000000)>>31)
#define SEC31_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define SEC31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SEC30    */
#define SEC30_WIDTH                                                           1
#define SEC30_SHIFT                                                          30
#define SEC30_MASK                                                   0x40000000
#define SEC30_RD(src)                                (((src) & 0x40000000)>>30)
#define SEC30_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define SEC30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SEC29    */
#define SEC29_WIDTH                                                           1
#define SEC29_SHIFT                                                          29
#define SEC29_MASK                                                   0x20000000
#define SEC29_RD(src)                                (((src) & 0x20000000)>>29)
#define SEC29_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define SEC29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SEC28    */
#define SEC28_WIDTH                                                           1
#define SEC28_SHIFT                                                          28
#define SEC28_MASK                                                   0x10000000
#define SEC28_RD(src)                                (((src) & 0x10000000)>>28)
#define SEC28_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define SEC28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SEC27    */
#define SEC27_WIDTH                                                           1
#define SEC27_SHIFT                                                          27
#define SEC27_MASK                                                   0x08000000
#define SEC27_RD(src)                                (((src) & 0x08000000)>>27)
#define SEC27_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define SEC27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SEC26    */
#define SEC26_WIDTH                                                           1
#define SEC26_SHIFT                                                          26
#define SEC26_MASK                                                   0x04000000
#define SEC26_RD(src)                                (((src) & 0x04000000)>>26)
#define SEC26_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define SEC26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SEC25    */
#define SEC25_WIDTH                                                           1
#define SEC25_SHIFT                                                          25
#define SEC25_MASK                                                   0x02000000
#define SEC25_RD(src)                                (((src) & 0x02000000)>>25)
#define SEC25_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define SEC25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SEC24    */
#define SEC24_WIDTH                                                           1
#define SEC24_SHIFT                                                          24
#define SEC24_MASK                                                   0x01000000
#define SEC24_RD(src)                                (((src) & 0x01000000)>>24)
#define SEC24_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define SEC24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SEC23    */
#define SEC23_WIDTH                                                           1
#define SEC23_SHIFT                                                          23
#define SEC23_MASK                                                   0x00800000
#define SEC23_RD(src)                                (((src) & 0x00800000)>>23)
#define SEC23_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define SEC23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields SEC22    */
#define SEC22_WIDTH                                                           1
#define SEC22_SHIFT                                                          22
#define SEC22_MASK                                                   0x00400000
#define SEC22_RD(src)                                (((src) & 0x00400000)>>22)
#define SEC22_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define SEC22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields SEC21    */
#define SEC21_WIDTH                                                           1
#define SEC21_SHIFT                                                          21
#define SEC21_MASK                                                   0x00200000
#define SEC21_RD(src)                                (((src) & 0x00200000)>>21)
#define SEC21_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define SEC21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields SEC20    */
#define SEC20_WIDTH                                                           1
#define SEC20_SHIFT                                                          20
#define SEC20_MASK                                                   0x00100000
#define SEC20_RD(src)                                (((src) & 0x00100000)>>20)
#define SEC20_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define SEC20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields SEC19    */
#define SEC19_WIDTH                                                           1
#define SEC19_SHIFT                                                          19
#define SEC19_MASK                                                   0x00080000
#define SEC19_RD(src)                                (((src) & 0x00080000)>>19)
#define SEC19_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define SEC19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SEC18    */
#define SEC18_WIDTH                                                           1
#define SEC18_SHIFT                                                          18
#define SEC18_MASK                                                   0x00040000
#define SEC18_RD(src)                                (((src) & 0x00040000)>>18)
#define SEC18_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define SEC18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SEC17    */
#define SEC17_WIDTH                                                           1
#define SEC17_SHIFT                                                          17
#define SEC17_MASK                                                   0x00020000
#define SEC17_RD(src)                                (((src) & 0x00020000)>>17)
#define SEC17_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define SEC17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields SEC16    */
#define SEC16_WIDTH                                                           1
#define SEC16_SHIFT                                                          16
#define SEC16_MASK                                                   0x00010000
#define SEC16_RD(src)                                (((src) & 0x00010000)>>16)
#define SEC16_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define SEC16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields SEC15    */
#define SEC15_WIDTH                                                           1
#define SEC15_SHIFT                                                          15
#define SEC15_MASK                                                   0x00008000
#define SEC15_RD(src)                                (((src) & 0x00008000)>>15)
#define SEC15_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define SEC15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields SEC14    */
#define SEC14_WIDTH                                                           1
#define SEC14_SHIFT                                                          14
#define SEC14_MASK                                                   0x00004000
#define SEC14_RD(src)                                (((src) & 0x00004000)>>14)
#define SEC14_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define SEC14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields SEC13    */
#define SEC13_WIDTH                                                           1
#define SEC13_SHIFT                                                          13
#define SEC13_MASK                                                   0x00002000
#define SEC13_RD(src)                                (((src) & 0x00002000)>>13)
#define SEC13_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define SEC13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields SEC12    */
#define SEC12_WIDTH                                                           1
#define SEC12_SHIFT                                                          12
#define SEC12_MASK                                                   0x00001000
#define SEC12_RD(src)                                (((src) & 0x00001000)>>12)
#define SEC12_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define SEC12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SEC11    */
#define SEC11_WIDTH                                                           1
#define SEC11_SHIFT                                                          11
#define SEC11_MASK                                                   0x00000800
#define SEC11_RD(src)                                (((src) & 0x00000800)>>11)
#define SEC11_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define SEC11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SEC10    */
#define SEC10_WIDTH                                                           1
#define SEC10_SHIFT                                                          10
#define SEC10_MASK                                                   0x00000400
#define SEC10_RD(src)                                (((src) & 0x00000400)>>10)
#define SEC10_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define SEC10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SEC9     */
#define SEC9_WIDTH                                                            1
#define SEC9_SHIFT                                                            9
#define SEC9_MASK                                                    0x00000200
#define SEC9_RD(src)                                  (((src) & 0x00000200)>>9)
#define SEC9_WR(src)                             (((u32)(src)<<9) & 0x00000200)
#define SEC9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SEC8     */
#define SEC8_WIDTH                                                            1
#define SEC8_SHIFT                                                            8
#define SEC8_MASK                                                    0x00000100
#define SEC8_RD(src)                                  (((src) & 0x00000100)>>8)
#define SEC8_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define SEC8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SEC7     */
#define SEC7_WIDTH                                                            1
#define SEC7_SHIFT                                                            7
#define SEC7_MASK                                                    0x00000080
#define SEC7_RD(src)                                  (((src) & 0x00000080)>>7)
#define SEC7_WR(src)                             (((u32)(src)<<7) & 0x00000080)
#define SEC7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SEC6     */
#define SEC6_WIDTH                                                            1
#define SEC6_SHIFT                                                            6
#define SEC6_MASK                                                    0x00000040
#define SEC6_RD(src)                                  (((src) & 0x00000040)>>6)
#define SEC6_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define SEC6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SEC5     */
#define SEC5_WIDTH                                                            1
#define SEC5_SHIFT                                                            5
#define SEC5_MASK                                                    0x00000020
#define SEC5_RD(src)                                  (((src) & 0x00000020)>>5)
#define SEC5_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define SEC5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields SEC4     */
#define SEC4_WIDTH                                                            1
#define SEC4_SHIFT                                                            4
#define SEC4_MASK                                                    0x00000010
#define SEC4_RD(src)                                  (((src) & 0x00000010)>>4)
#define SEC4_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define SEC4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SEC3     */
#define SEC3_WIDTH                                                            1
#define SEC3_SHIFT                                                            3
#define SEC3_MASK                                                    0x00000008
#define SEC3_RD(src)                                  (((src) & 0x00000008)>>3)
#define SEC3_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define SEC3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SEC2     */
#define SEC2_WIDTH                                                            1
#define SEC2_SHIFT                                                            2
#define SEC2_MASK                                                    0x00000004
#define SEC2_RD(src)                                  (((src) & 0x00000004)>>2)
#define SEC2_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SEC2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SEC1     */
#define SEC1_WIDTH                                                            1
#define SEC1_SHIFT                                                            1
#define SEC1_MASK                                                    0x00000002
#define SEC1_RD(src)                                  (((src) & 0x00000002)>>1)
#define SEC1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC0     */
#define SEC0_WIDTH                                                            1
#define SEC0_SHIFT                                                            0
#define SEC0_MASK                                                    0x00000001
#define SEC0_RD(src)                                     (((src) & 0x00000001))
#define SEC0_WR(src)                                (((u32)(src)) & 0x00000001)
#define SEC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRLMask      */
/*    Mask Register Fields SEC31Mask    */
#define SEC31MASK_WIDTH                                                       1
#define SEC31MASK_SHIFT                                                      31
#define SEC31MASK_MASK                                               0x80000000
#define SEC31MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define SEC31MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define SEC31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields SEC30Mask    */
#define SEC30MASK_WIDTH                                                       1
#define SEC30MASK_SHIFT                                                      30
#define SEC30MASK_MASK                                               0x40000000
#define SEC30MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define SEC30MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define SEC30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields SEC29Mask    */
#define SEC29MASK_WIDTH                                                       1
#define SEC29MASK_SHIFT                                                      29
#define SEC29MASK_MASK                                               0x20000000
#define SEC29MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define SEC29MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define SEC29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields SEC28Mask    */
#define SEC28MASK_WIDTH                                                       1
#define SEC28MASK_SHIFT                                                      28
#define SEC28MASK_MASK                                               0x10000000
#define SEC28MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define SEC28MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define SEC28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields SEC27Mask    */
#define SEC27MASK_WIDTH                                                       1
#define SEC27MASK_SHIFT                                                      27
#define SEC27MASK_MASK                                               0x08000000
#define SEC27MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define SEC27MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define SEC27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields SEC26Mask    */
#define SEC26MASK_WIDTH                                                       1
#define SEC26MASK_SHIFT                                                      26
#define SEC26MASK_MASK                                               0x04000000
#define SEC26MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define SEC26MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define SEC26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields SEC25Mask    */
#define SEC25MASK_WIDTH                                                       1
#define SEC25MASK_SHIFT                                                      25
#define SEC25MASK_MASK                                               0x02000000
#define SEC25MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define SEC25MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define SEC25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields SEC24Mask    */
#define SEC24MASK_WIDTH                                                       1
#define SEC24MASK_SHIFT                                                      24
#define SEC24MASK_MASK                                               0x01000000
#define SEC24MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define SEC24MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define SEC24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields SEC23Mask    */
#define SEC23MASK_WIDTH                                                       1
#define SEC23MASK_SHIFT                                                      23
#define SEC23MASK_MASK                                               0x00800000
#define SEC23MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define SEC23MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define SEC23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields SEC22Mask    */
#define SEC22MASK_WIDTH                                                       1
#define SEC22MASK_SHIFT                                                      22
#define SEC22MASK_MASK                                               0x00400000
#define SEC22MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define SEC22MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define SEC22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields SEC21Mask    */
#define SEC21MASK_WIDTH                                                       1
#define SEC21MASK_SHIFT                                                      21
#define SEC21MASK_MASK                                               0x00200000
#define SEC21MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define SEC21MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define SEC21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields SEC20Mask    */
#define SEC20MASK_WIDTH                                                       1
#define SEC20MASK_SHIFT                                                      20
#define SEC20MASK_MASK                                               0x00100000
#define SEC20MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define SEC20MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define SEC20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields SEC19Mask    */
#define SEC19MASK_WIDTH                                                       1
#define SEC19MASK_SHIFT                                                      19
#define SEC19MASK_MASK                                               0x00080000
#define SEC19MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define SEC19MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define SEC19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields SEC18Mask    */
#define SEC18MASK_WIDTH                                                       1
#define SEC18MASK_SHIFT                                                      18
#define SEC18MASK_MASK                                               0x00040000
#define SEC18MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define SEC18MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define SEC18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields SEC17Mask    */
#define SEC17MASK_WIDTH                                                       1
#define SEC17MASK_SHIFT                                                      17
#define SEC17MASK_MASK                                               0x00020000
#define SEC17MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define SEC17MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define SEC17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields SEC16Mask    */
#define SEC16MASK_WIDTH                                                       1
#define SEC16MASK_SHIFT                                                      16
#define SEC16MASK_MASK                                               0x00010000
#define SEC16MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define SEC16MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define SEC16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields SEC15Mask    */
#define SEC15MASK_WIDTH                                                       1
#define SEC15MASK_SHIFT                                                      15
#define SEC15MASK_MASK                                               0x00008000
#define SEC15MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define SEC15MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define SEC15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields SEC14Mask    */
#define SEC14MASK_WIDTH                                                       1
#define SEC14MASK_SHIFT                                                      14
#define SEC14MASK_MASK                                               0x00004000
#define SEC14MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define SEC14MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define SEC14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields SEC13Mask    */
#define SEC13MASK_WIDTH                                                       1
#define SEC13MASK_SHIFT                                                      13
#define SEC13MASK_MASK                                               0x00002000
#define SEC13MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define SEC13MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define SEC13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields SEC12Mask    */
#define SEC12MASK_WIDTH                                                       1
#define SEC12MASK_SHIFT                                                      12
#define SEC12MASK_MASK                                               0x00001000
#define SEC12MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define SEC12MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define SEC12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SEC11Mask    */
#define SEC11MASK_WIDTH                                                       1
#define SEC11MASK_SHIFT                                                      11
#define SEC11MASK_MASK                                               0x00000800
#define SEC11MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define SEC11MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define SEC11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SEC10Mask    */
#define SEC10MASK_WIDTH                                                       1
#define SEC10MASK_SHIFT                                                      10
#define SEC10MASK_MASK                                               0x00000400
#define SEC10MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define SEC10MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define SEC10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SEC9Mask    */
#define SEC9MASK_WIDTH                                                        1
#define SEC9MASK_SHIFT                                                        9
#define SEC9MASK_MASK                                                0x00000200
#define SEC9MASK_RD(src)                              (((src) & 0x00000200)>>9)
#define SEC9MASK_WR(src)                         (((u32)(src)<<9) & 0x00000200)
#define SEC9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields SEC8Mask    */
#define SEC8MASK_WIDTH                                                        1
#define SEC8MASK_SHIFT                                                        8
#define SEC8MASK_MASK                                                0x00000100
#define SEC8MASK_RD(src)                              (((src) & 0x00000100)>>8)
#define SEC8MASK_WR(src)                         (((u32)(src)<<8) & 0x00000100)
#define SEC8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SEC7Mask    */
#define SEC7MASK_WIDTH                                                        1
#define SEC7MASK_SHIFT                                                        7
#define SEC7MASK_MASK                                                0x00000080
#define SEC7MASK_RD(src)                              (((src) & 0x00000080)>>7)
#define SEC7MASK_WR(src)                         (((u32)(src)<<7) & 0x00000080)
#define SEC7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SEC6Mask    */
#define SEC6MASK_WIDTH                                                        1
#define SEC6MASK_SHIFT                                                        6
#define SEC6MASK_MASK                                                0x00000040
#define SEC6MASK_RD(src)                              (((src) & 0x00000040)>>6)
#define SEC6MASK_WR(src)                         (((u32)(src)<<6) & 0x00000040)
#define SEC6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields SEC5Mask    */
#define SEC5MASK_WIDTH                                                        1
#define SEC5MASK_SHIFT                                                        5
#define SEC5MASK_MASK                                                0x00000020
#define SEC5MASK_RD(src)                              (((src) & 0x00000020)>>5)
#define SEC5MASK_WR(src)                         (((u32)(src)<<5) & 0x00000020)
#define SEC5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields SEC4Mask    */
#define SEC4MASK_WIDTH                                                        1
#define SEC4MASK_SHIFT                                                        4
#define SEC4MASK_MASK                                                0x00000010
#define SEC4MASK_RD(src)                              (((src) & 0x00000010)>>4)
#define SEC4MASK_WR(src)                         (((u32)(src)<<4) & 0x00000010)
#define SEC4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields SEC3Mask    */
#define SEC3MASK_WIDTH                                                        1
#define SEC3MASK_SHIFT                                                        3
#define SEC3MASK_MASK                                                0x00000008
#define SEC3MASK_RD(src)                              (((src) & 0x00000008)>>3)
#define SEC3MASK_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define SEC3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SEC2Mask    */
#define SEC2MASK_WIDTH                                                        1
#define SEC2MASK_SHIFT                                                        2
#define SEC2MASK_MASK                                                0x00000004
#define SEC2MASK_RD(src)                              (((src) & 0x00000004)>>2)
#define SEC2MASK_WR(src)                         (((u32)(src)<<2) & 0x00000004)
#define SEC2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SEC1Mask    */
#define SEC1MASK_WIDTH                                                        1
#define SEC1MASK_SHIFT                                                        1
#define SEC1MASK_MASK                                                0x00000002
#define SEC1MASK_RD(src)                              (((src) & 0x00000002)>>1)
#define SEC1MASK_WR(src)                         (((u32)(src)<<1) & 0x00000002)
#define SEC1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SEC0Mask    */
#define SEC0MASK_WIDTH                                                        1
#define SEC0MASK_SHIFT                                                        0
#define SEC0MASK_MASK                                                0x00000001
#define SEC0MASK_RD(src)                                 (((src) & 0x00000001))
#define SEC0MASK_WR(src)                            (((u32)(src)) & 0x00000001)
#define SEC0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRH  */
/*       Fields SEC31    */
#define SEC31_F1_WIDTH                                                        1
#define SEC31_F1_SHIFT                                                       31
#define SEC31_F1_MASK                                                0x80000000
#define SEC31_F1_RD(src)                             (((src) & 0x80000000)>>31)
#define SEC31_F1_WR(src)                        (((u32)(src)<<31) & 0x80000000)
#define SEC31_F1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SEC30    */
#define SEC30_F1_WIDTH                                                        1
#define SEC30_F1_SHIFT                                                       30
#define SEC30_F1_MASK                                                0x40000000
#define SEC30_F1_RD(src)                             (((src) & 0x40000000)>>30)
#define SEC30_F1_WR(src)                        (((u32)(src)<<30) & 0x40000000)
#define SEC30_F1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SEC29    */
#define SEC29_F1_WIDTH                                                        1
#define SEC29_F1_SHIFT                                                       29
#define SEC29_F1_MASK                                                0x20000000
#define SEC29_F1_RD(src)                             (((src) & 0x20000000)>>29)
#define SEC29_F1_WR(src)                        (((u32)(src)<<29) & 0x20000000)
#define SEC29_F1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SEC28    */
#define SEC28_F1_WIDTH                                                        1
#define SEC28_F1_SHIFT                                                       28
#define SEC28_F1_MASK                                                0x10000000
#define SEC28_F1_RD(src)                             (((src) & 0x10000000)>>28)
#define SEC28_F1_WR(src)                        (((u32)(src)<<28) & 0x10000000)
#define SEC28_F1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SEC27    */
#define SEC27_F1_WIDTH                                                        1
#define SEC27_F1_SHIFT                                                       27
#define SEC27_F1_MASK                                                0x08000000
#define SEC27_F1_RD(src)                             (((src) & 0x08000000)>>27)
#define SEC27_F1_WR(src)                        (((u32)(src)<<27) & 0x08000000)
#define SEC27_F1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SEC26    */
#define SEC26_F1_WIDTH                                                        1
#define SEC26_F1_SHIFT                                                       26
#define SEC26_F1_MASK                                                0x04000000
#define SEC26_F1_RD(src)                             (((src) & 0x04000000)>>26)
#define SEC26_F1_WR(src)                        (((u32)(src)<<26) & 0x04000000)
#define SEC26_F1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SEC25    */
#define SEC25_F1_WIDTH                                                        1
#define SEC25_F1_SHIFT                                                       25
#define SEC25_F1_MASK                                                0x02000000
#define SEC25_F1_RD(src)                             (((src) & 0x02000000)>>25)
#define SEC25_F1_WR(src)                        (((u32)(src)<<25) & 0x02000000)
#define SEC25_F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SEC24    */
#define SEC24_F1_WIDTH                                                        1
#define SEC24_F1_SHIFT                                                       24
#define SEC24_F1_MASK                                                0x01000000
#define SEC24_F1_RD(src)                             (((src) & 0x01000000)>>24)
#define SEC24_F1_WR(src)                        (((u32)(src)<<24) & 0x01000000)
#define SEC24_F1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SEC23    */
#define SEC23_F1_WIDTH                                                        1
#define SEC23_F1_SHIFT                                                       23
#define SEC23_F1_MASK                                                0x00800000
#define SEC23_F1_RD(src)                             (((src) & 0x00800000)>>23)
#define SEC23_F1_WR(src)                        (((u32)(src)<<23) & 0x00800000)
#define SEC23_F1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields SEC22    */
#define SEC22_F1_WIDTH                                                        1
#define SEC22_F1_SHIFT                                                       22
#define SEC22_F1_MASK                                                0x00400000
#define SEC22_F1_RD(src)                             (((src) & 0x00400000)>>22)
#define SEC22_F1_WR(src)                        (((u32)(src)<<22) & 0x00400000)
#define SEC22_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields SEC21    */
#define SEC21_F1_WIDTH                                                        1
#define SEC21_F1_SHIFT                                                       21
#define SEC21_F1_MASK                                                0x00200000
#define SEC21_F1_RD(src)                             (((src) & 0x00200000)>>21)
#define SEC21_F1_WR(src)                        (((u32)(src)<<21) & 0x00200000)
#define SEC21_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields SEC20    */
#define SEC20_F1_WIDTH                                                        1
#define SEC20_F1_SHIFT                                                       20
#define SEC20_F1_MASK                                                0x00100000
#define SEC20_F1_RD(src)                             (((src) & 0x00100000)>>20)
#define SEC20_F1_WR(src)                        (((u32)(src)<<20) & 0x00100000)
#define SEC20_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields SEC19    */
#define SEC19_F1_WIDTH                                                        1
#define SEC19_F1_SHIFT                                                       19
#define SEC19_F1_MASK                                                0x00080000
#define SEC19_F1_RD(src)                             (((src) & 0x00080000)>>19)
#define SEC19_F1_WR(src)                        (((u32)(src)<<19) & 0x00080000)
#define SEC19_F1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SEC18    */
#define SEC18_F1_WIDTH                                                        1
#define SEC18_F1_SHIFT                                                       18
#define SEC18_F1_MASK                                                0x00040000
#define SEC18_F1_RD(src)                             (((src) & 0x00040000)>>18)
#define SEC18_F1_WR(src)                        (((u32)(src)<<18) & 0x00040000)
#define SEC18_F1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SEC17    */
#define SEC17_F1_WIDTH                                                        1
#define SEC17_F1_SHIFT                                                       17
#define SEC17_F1_MASK                                                0x00020000
#define SEC17_F1_RD(src)                             (((src) & 0x00020000)>>17)
#define SEC17_F1_WR(src)                        (((u32)(src)<<17) & 0x00020000)
#define SEC17_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields SEC16    */
#define SEC16_F1_WIDTH                                                        1
#define SEC16_F1_SHIFT                                                       16
#define SEC16_F1_MASK                                                0x00010000
#define SEC16_F1_RD(src)                             (((src) & 0x00010000)>>16)
#define SEC16_F1_WR(src)                        (((u32)(src)<<16) & 0x00010000)
#define SEC16_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields SEC15    */
#define SEC15_F1_WIDTH                                                        1
#define SEC15_F1_SHIFT                                                       15
#define SEC15_F1_MASK                                                0x00008000
#define SEC15_F1_RD(src)                             (((src) & 0x00008000)>>15)
#define SEC15_F1_WR(src)                        (((u32)(src)<<15) & 0x00008000)
#define SEC15_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields SEC14    */
#define SEC14_F1_WIDTH                                                        1
#define SEC14_F1_SHIFT                                                       14
#define SEC14_F1_MASK                                                0x00004000
#define SEC14_F1_RD(src)                             (((src) & 0x00004000)>>14)
#define SEC14_F1_WR(src)                        (((u32)(src)<<14) & 0x00004000)
#define SEC14_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields SEC13    */
#define SEC13_F1_WIDTH                                                        1
#define SEC13_F1_SHIFT                                                       13
#define SEC13_F1_MASK                                                0x00002000
#define SEC13_F1_RD(src)                             (((src) & 0x00002000)>>13)
#define SEC13_F1_WR(src)                        (((u32)(src)<<13) & 0x00002000)
#define SEC13_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields SEC12    */
#define SEC12_F1_WIDTH                                                        1
#define SEC12_F1_SHIFT                                                       12
#define SEC12_F1_MASK                                                0x00001000
#define SEC12_F1_RD(src)                             (((src) & 0x00001000)>>12)
#define SEC12_F1_WR(src)                        (((u32)(src)<<12) & 0x00001000)
#define SEC12_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SEC11    */
#define SEC11_F1_WIDTH                                                        1
#define SEC11_F1_SHIFT                                                       11
#define SEC11_F1_MASK                                                0x00000800
#define SEC11_F1_RD(src)                             (((src) & 0x00000800)>>11)
#define SEC11_F1_WR(src)                        (((u32)(src)<<11) & 0x00000800)
#define SEC11_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SEC10    */
#define SEC10_F1_WIDTH                                                        1
#define SEC10_F1_SHIFT                                                       10
#define SEC10_F1_MASK                                                0x00000400
#define SEC10_F1_RD(src)                             (((src) & 0x00000400)>>10)
#define SEC10_F1_WR(src)                        (((u32)(src)<<10) & 0x00000400)
#define SEC10_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SEC9     */
#define SEC9_F1_WIDTH                                                         1
#define SEC9_F1_SHIFT                                                         9
#define SEC9_F1_MASK                                                 0x00000200
#define SEC9_F1_RD(src)                               (((src) & 0x00000200)>>9)
#define SEC9_F1_WR(src)                          (((u32)(src)<<9) & 0x00000200)
#define SEC9_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SEC8     */
#define SEC8_F1_WIDTH                                                         1
#define SEC8_F1_SHIFT                                                         8
#define SEC8_F1_MASK                                                 0x00000100
#define SEC8_F1_RD(src)                               (((src) & 0x00000100)>>8)
#define SEC8_F1_WR(src)                          (((u32)(src)<<8) & 0x00000100)
#define SEC8_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SEC7     */
#define SEC7_F1_WIDTH                                                         1
#define SEC7_F1_SHIFT                                                         7
#define SEC7_F1_MASK                                                 0x00000080
#define SEC7_F1_RD(src)                               (((src) & 0x00000080)>>7)
#define SEC7_F1_WR(src)                          (((u32)(src)<<7) & 0x00000080)
#define SEC7_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SEC6     */
#define SEC6_F1_WIDTH                                                         1
#define SEC6_F1_SHIFT                                                         6
#define SEC6_F1_MASK                                                 0x00000040
#define SEC6_F1_RD(src)                               (((src) & 0x00000040)>>6)
#define SEC6_F1_WR(src)                          (((u32)(src)<<6) & 0x00000040)
#define SEC6_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SEC5     */
#define SEC5_F1_WIDTH                                                         1
#define SEC5_F1_SHIFT                                                         5
#define SEC5_F1_MASK                                                 0x00000020
#define SEC5_F1_RD(src)                               (((src) & 0x00000020)>>5)
#define SEC5_F1_WR(src)                          (((u32)(src)<<5) & 0x00000020)
#define SEC5_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields SEC4     */
#define SEC4_F1_WIDTH                                                         1
#define SEC4_F1_SHIFT                                                         4
#define SEC4_F1_MASK                                                 0x00000010
#define SEC4_F1_RD(src)                               (((src) & 0x00000010)>>4)
#define SEC4_F1_WR(src)                          (((u32)(src)<<4) & 0x00000010)
#define SEC4_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SEC3     */
#define SEC3_F1_WIDTH                                                         1
#define SEC3_F1_SHIFT                                                         3
#define SEC3_F1_MASK                                                 0x00000008
#define SEC3_F1_RD(src)                               (((src) & 0x00000008)>>3)
#define SEC3_F1_WR(src)                          (((u32)(src)<<3) & 0x00000008)
#define SEC3_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SEC2     */
#define SEC2_F1_WIDTH                                                         1
#define SEC2_F1_SHIFT                                                         2
#define SEC2_F1_MASK                                                 0x00000004
#define SEC2_F1_RD(src)                               (((src) & 0x00000004)>>2)
#define SEC2_F1_WR(src)                          (((u32)(src)<<2) & 0x00000004)
#define SEC2_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SEC1     */
#define SEC1_F1_WIDTH                                                         1
#define SEC1_F1_SHIFT                                                         1
#define SEC1_F1_MASK                                                 0x00000002
#define SEC1_F1_RD(src)                               (((src) & 0x00000002)>>1)
#define SEC1_F1_WR(src)                          (((u32)(src)<<1) & 0x00000002)
#define SEC1_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC0     */
#define SEC0_F1_WIDTH                                                         1
#define SEC0_F1_SHIFT                                                         0
#define SEC0_F1_MASK                                                 0x00000001
#define SEC0_F1_RD(src)                                  (((src) & 0x00000001))
#define SEC0_F1_WR(src)                             (((u32)(src)) & 0x00000001)
#define SEC0_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRHMask      */
/*    Mask Register Fields SEC31Mask    */
#define SEC31MASK_F1_WIDTH                                                    1
#define SEC31MASK_F1_SHIFT                                                   31
#define SEC31MASK_F1_MASK                                            0x80000000
#define SEC31MASK_F1_RD(src)                         (((src) & 0x80000000)>>31)
#define SEC31MASK_F1_WR(src)                    (((u32)(src)<<31) & 0x80000000)
#define SEC31MASK_F1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields SEC30Mask    */
#define SEC30MASK_F1_WIDTH                                                    1
#define SEC30MASK_F1_SHIFT                                                   30
#define SEC30MASK_F1_MASK                                            0x40000000
#define SEC30MASK_F1_RD(src)                         (((src) & 0x40000000)>>30)
#define SEC30MASK_F1_WR(src)                    (((u32)(src)<<30) & 0x40000000)
#define SEC30MASK_F1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields SEC29Mask    */
#define SEC29MASK_F1_WIDTH                                                    1
#define SEC29MASK_F1_SHIFT                                                   29
#define SEC29MASK_F1_MASK                                            0x20000000
#define SEC29MASK_F1_RD(src)                         (((src) & 0x20000000)>>29)
#define SEC29MASK_F1_WR(src)                    (((u32)(src)<<29) & 0x20000000)
#define SEC29MASK_F1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields SEC28Mask    */
#define SEC28MASK_F1_WIDTH                                                    1
#define SEC28MASK_F1_SHIFT                                                   28
#define SEC28MASK_F1_MASK                                            0x10000000
#define SEC28MASK_F1_RD(src)                         (((src) & 0x10000000)>>28)
#define SEC28MASK_F1_WR(src)                    (((u32)(src)<<28) & 0x10000000)
#define SEC28MASK_F1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields SEC27Mask    */
#define SEC27MASK_F1_WIDTH                                                    1
#define SEC27MASK_F1_SHIFT                                                   27
#define SEC27MASK_F1_MASK                                            0x08000000
#define SEC27MASK_F1_RD(src)                         (((src) & 0x08000000)>>27)
#define SEC27MASK_F1_WR(src)                    (((u32)(src)<<27) & 0x08000000)
#define SEC27MASK_F1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields SEC26Mask    */
#define SEC26MASK_F1_WIDTH                                                    1
#define SEC26MASK_F1_SHIFT                                                   26
#define SEC26MASK_F1_MASK                                            0x04000000
#define SEC26MASK_F1_RD(src)                         (((src) & 0x04000000)>>26)
#define SEC26MASK_F1_WR(src)                    (((u32)(src)<<26) & 0x04000000)
#define SEC26MASK_F1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields SEC25Mask    */
#define SEC25MASK_F1_WIDTH                                                    1
#define SEC25MASK_F1_SHIFT                                                   25
#define SEC25MASK_F1_MASK                                            0x02000000
#define SEC25MASK_F1_RD(src)                         (((src) & 0x02000000)>>25)
#define SEC25MASK_F1_WR(src)                    (((u32)(src)<<25) & 0x02000000)
#define SEC25MASK_F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields SEC24Mask    */
#define SEC24MASK_F1_WIDTH                                                    1
#define SEC24MASK_F1_SHIFT                                                   24
#define SEC24MASK_F1_MASK                                            0x01000000
#define SEC24MASK_F1_RD(src)                         (((src) & 0x01000000)>>24)
#define SEC24MASK_F1_WR(src)                    (((u32)(src)<<24) & 0x01000000)
#define SEC24MASK_F1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields SEC23Mask    */
#define SEC23MASK_F1_WIDTH                                                    1
#define SEC23MASK_F1_SHIFT                                                   23
#define SEC23MASK_F1_MASK                                            0x00800000
#define SEC23MASK_F1_RD(src)                         (((src) & 0x00800000)>>23)
#define SEC23MASK_F1_WR(src)                    (((u32)(src)<<23) & 0x00800000)
#define SEC23MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields SEC22Mask    */
#define SEC22MASK_F1_WIDTH                                                    1
#define SEC22MASK_F1_SHIFT                                                   22
#define SEC22MASK_F1_MASK                                            0x00400000
#define SEC22MASK_F1_RD(src)                         (((src) & 0x00400000)>>22)
#define SEC22MASK_F1_WR(src)                    (((u32)(src)<<22) & 0x00400000)
#define SEC22MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields SEC21Mask    */
#define SEC21MASK_F1_WIDTH                                                    1
#define SEC21MASK_F1_SHIFT                                                   21
#define SEC21MASK_F1_MASK                                            0x00200000
#define SEC21MASK_F1_RD(src)                         (((src) & 0x00200000)>>21)
#define SEC21MASK_F1_WR(src)                    (((u32)(src)<<21) & 0x00200000)
#define SEC21MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields SEC20Mask    */
#define SEC20MASK_F1_WIDTH                                                    1
#define SEC20MASK_F1_SHIFT                                                   20
#define SEC20MASK_F1_MASK                                            0x00100000
#define SEC20MASK_F1_RD(src)                         (((src) & 0x00100000)>>20)
#define SEC20MASK_F1_WR(src)                    (((u32)(src)<<20) & 0x00100000)
#define SEC20MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields SEC19Mask    */
#define SEC19MASK_F1_WIDTH                                                    1
#define SEC19MASK_F1_SHIFT                                                   19
#define SEC19MASK_F1_MASK                                            0x00080000
#define SEC19MASK_F1_RD(src)                         (((src) & 0x00080000)>>19)
#define SEC19MASK_F1_WR(src)                    (((u32)(src)<<19) & 0x00080000)
#define SEC19MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields SEC18Mask    */
#define SEC18MASK_F1_WIDTH                                                    1
#define SEC18MASK_F1_SHIFT                                                   18
#define SEC18MASK_F1_MASK                                            0x00040000
#define SEC18MASK_F1_RD(src)                         (((src) & 0x00040000)>>18)
#define SEC18MASK_F1_WR(src)                    (((u32)(src)<<18) & 0x00040000)
#define SEC18MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields SEC17Mask    */
#define SEC17MASK_F1_WIDTH                                                    1
#define SEC17MASK_F1_SHIFT                                                   17
#define SEC17MASK_F1_MASK                                            0x00020000
#define SEC17MASK_F1_RD(src)                         (((src) & 0x00020000)>>17)
#define SEC17MASK_F1_WR(src)                    (((u32)(src)<<17) & 0x00020000)
#define SEC17MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields SEC16Mask    */
#define SEC16MASK_F1_WIDTH                                                    1
#define SEC16MASK_F1_SHIFT                                                   16
#define SEC16MASK_F1_MASK                                            0x00010000
#define SEC16MASK_F1_RD(src)                         (((src) & 0x00010000)>>16)
#define SEC16MASK_F1_WR(src)                    (((u32)(src)<<16) & 0x00010000)
#define SEC16MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields SEC15Mask    */
#define SEC15MASK_F1_WIDTH                                                    1
#define SEC15MASK_F1_SHIFT                                                   15
#define SEC15MASK_F1_MASK                                            0x00008000
#define SEC15MASK_F1_RD(src)                         (((src) & 0x00008000)>>15)
#define SEC15MASK_F1_WR(src)                    (((u32)(src)<<15) & 0x00008000)
#define SEC15MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields SEC14Mask    */
#define SEC14MASK_F1_WIDTH                                                    1
#define SEC14MASK_F1_SHIFT                                                   14
#define SEC14MASK_F1_MASK                                            0x00004000
#define SEC14MASK_F1_RD(src)                         (((src) & 0x00004000)>>14)
#define SEC14MASK_F1_WR(src)                    (((u32)(src)<<14) & 0x00004000)
#define SEC14MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields SEC13Mask    */
#define SEC13MASK_F1_WIDTH                                                    1
#define SEC13MASK_F1_SHIFT                                                   13
#define SEC13MASK_F1_MASK                                            0x00002000
#define SEC13MASK_F1_RD(src)                         (((src) & 0x00002000)>>13)
#define SEC13MASK_F1_WR(src)                    (((u32)(src)<<13) & 0x00002000)
#define SEC13MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields SEC12Mask    */
#define SEC12MASK_F1_WIDTH                                                    1
#define SEC12MASK_F1_SHIFT                                                   12
#define SEC12MASK_F1_MASK                                            0x00001000
#define SEC12MASK_F1_RD(src)                         (((src) & 0x00001000)>>12)
#define SEC12MASK_F1_WR(src)                    (((u32)(src)<<12) & 0x00001000)
#define SEC12MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SEC11Mask    */
#define SEC11MASK_F1_WIDTH                                                    1
#define SEC11MASK_F1_SHIFT                                                   11
#define SEC11MASK_F1_MASK                                            0x00000800
#define SEC11MASK_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define SEC11MASK_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define SEC11MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SEC10Mask    */
#define SEC10MASK_F1_WIDTH                                                    1
#define SEC10MASK_F1_SHIFT                                                   10
#define SEC10MASK_F1_MASK                                            0x00000400
#define SEC10MASK_F1_RD(src)                         (((src) & 0x00000400)>>10)
#define SEC10MASK_F1_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define SEC10MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SEC9Mask    */
#define SEC9MASK_F1_WIDTH                                                     1
#define SEC9MASK_F1_SHIFT                                                     9
#define SEC9MASK_F1_MASK                                             0x00000200
#define SEC9MASK_F1_RD(src)                           (((src) & 0x00000200)>>9)
#define SEC9MASK_F1_WR(src)                      (((u32)(src)<<9) & 0x00000200)
#define SEC9MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields SEC8Mask    */
#define SEC8MASK_F1_WIDTH                                                     1
#define SEC8MASK_F1_SHIFT                                                     8
#define SEC8MASK_F1_MASK                                             0x00000100
#define SEC8MASK_F1_RD(src)                           (((src) & 0x00000100)>>8)
#define SEC8MASK_F1_WR(src)                      (((u32)(src)<<8) & 0x00000100)
#define SEC8MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SEC7Mask    */
#define SEC7MASK_F1_WIDTH                                                     1
#define SEC7MASK_F1_SHIFT                                                     7
#define SEC7MASK_F1_MASK                                             0x00000080
#define SEC7MASK_F1_RD(src)                           (((src) & 0x00000080)>>7)
#define SEC7MASK_F1_WR(src)                      (((u32)(src)<<7) & 0x00000080)
#define SEC7MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SEC6Mask    */
#define SEC6MASK_F1_WIDTH                                                     1
#define SEC6MASK_F1_SHIFT                                                     6
#define SEC6MASK_F1_MASK                                             0x00000040
#define SEC6MASK_F1_RD(src)                           (((src) & 0x00000040)>>6)
#define SEC6MASK_F1_WR(src)                      (((u32)(src)<<6) & 0x00000040)
#define SEC6MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields SEC5Mask    */
#define SEC5MASK_F1_WIDTH                                                     1
#define SEC5MASK_F1_SHIFT                                                     5
#define SEC5MASK_F1_MASK                                             0x00000020
#define SEC5MASK_F1_RD(src)                           (((src) & 0x00000020)>>5)
#define SEC5MASK_F1_WR(src)                      (((u32)(src)<<5) & 0x00000020)
#define SEC5MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields SEC4Mask    */
#define SEC4MASK_F1_WIDTH                                                     1
#define SEC4MASK_F1_SHIFT                                                     4
#define SEC4MASK_F1_MASK                                             0x00000010
#define SEC4MASK_F1_RD(src)                           (((src) & 0x00000010)>>4)
#define SEC4MASK_F1_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define SEC4MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields SEC3Mask    */
#define SEC3MASK_F1_WIDTH                                                     1
#define SEC3MASK_F1_SHIFT                                                     3
#define SEC3MASK_F1_MASK                                             0x00000008
#define SEC3MASK_F1_RD(src)                           (((src) & 0x00000008)>>3)
#define SEC3MASK_F1_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define SEC3MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SEC2Mask    */
#define SEC2MASK_F1_WIDTH                                                     1
#define SEC2MASK_F1_SHIFT                                                     2
#define SEC2MASK_F1_MASK                                             0x00000004
#define SEC2MASK_F1_RD(src)                           (((src) & 0x00000004)>>2)
#define SEC2MASK_F1_WR(src)                      (((u32)(src)<<2) & 0x00000004)
#define SEC2MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SEC1Mask    */
#define SEC1MASK_F1_WIDTH                                                     1
#define SEC1MASK_F1_SHIFT                                                     1
#define SEC1MASK_F1_MASK                                             0x00000002
#define SEC1MASK_F1_RD(src)                           (((src) & 0x00000002)>>1)
#define SEC1MASK_F1_WR(src)                      (((u32)(src)<<1) & 0x00000002)
#define SEC1MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SEC0Mask    */
#define SEC0MASK_F1_WIDTH                                                     1
#define SEC0MASK_F1_SHIFT                                                     0
#define SEC0MASK_F1_MASK                                             0x00000001
#define SEC0MASK_F1_RD(src)                              (((src) & 0x00000001))
#define SEC0MASK_F1_WR(src)                         (((u32)(src)) & 0x00000001)
#define SEC0MASK_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRL */
/*       Fields MSEC31   */
#define MSEC31_WIDTH                                                          1
#define MSEC31_SHIFT                                                         31
#define MSEC31_MASK                                                  0x80000000
#define MSEC31_RD(src)                               (((src) & 0x80000000)>>31)
#define MSEC31_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MSEC31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MSEC30   */
#define MSEC30_WIDTH                                                          1
#define MSEC30_SHIFT                                                         30
#define MSEC30_MASK                                                  0x40000000
#define MSEC30_RD(src)                               (((src) & 0x40000000)>>30)
#define MSEC30_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MSEC30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MSEC29   */
#define MSEC29_WIDTH                                                          1
#define MSEC29_SHIFT                                                         29
#define MSEC29_MASK                                                  0x20000000
#define MSEC29_RD(src)                               (((src) & 0x20000000)>>29)
#define MSEC29_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MSEC29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MSEC28   */
#define MSEC28_WIDTH                                                          1
#define MSEC28_SHIFT                                                         28
#define MSEC28_MASK                                                  0x10000000
#define MSEC28_RD(src)                               (((src) & 0x10000000)>>28)
#define MSEC28_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MSEC28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MSEC27   */
#define MSEC27_WIDTH                                                          1
#define MSEC27_SHIFT                                                         27
#define MSEC27_MASK                                                  0x08000000
#define MSEC27_RD(src)                               (((src) & 0x08000000)>>27)
#define MSEC27_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MSEC27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MSEC26   */
#define MSEC26_WIDTH                                                          1
#define MSEC26_SHIFT                                                         26
#define MSEC26_MASK                                                  0x04000000
#define MSEC26_RD(src)                               (((src) & 0x04000000)>>26)
#define MSEC26_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MSEC26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MSEC25   */
#define MSEC25_WIDTH                                                          1
#define MSEC25_SHIFT                                                         25
#define MSEC25_MASK                                                  0x02000000
#define MSEC25_RD(src)                               (((src) & 0x02000000)>>25)
#define MSEC25_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MSEC25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MSEC24   */
#define MSEC24_WIDTH                                                          1
#define MSEC24_SHIFT                                                         24
#define MSEC24_MASK                                                  0x01000000
#define MSEC24_RD(src)                               (((src) & 0x01000000)>>24)
#define MSEC24_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MSEC24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MSEC23   */
#define MSEC23_WIDTH                                                          1
#define MSEC23_SHIFT                                                         23
#define MSEC23_MASK                                                  0x00800000
#define MSEC23_RD(src)                               (((src) & 0x00800000)>>23)
#define MSEC23_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MSEC23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MSEC22   */
#define MSEC22_WIDTH                                                          1
#define MSEC22_SHIFT                                                         22
#define MSEC22_MASK                                                  0x00400000
#define MSEC22_RD(src)                               (((src) & 0x00400000)>>22)
#define MSEC22_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MSEC22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MSEC21   */
#define MSEC21_WIDTH                                                          1
#define MSEC21_SHIFT                                                         21
#define MSEC21_MASK                                                  0x00200000
#define MSEC21_RD(src)                               (((src) & 0x00200000)>>21)
#define MSEC21_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MSEC21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MSEC20   */
#define MSEC20_WIDTH                                                          1
#define MSEC20_SHIFT                                                         20
#define MSEC20_MASK                                                  0x00100000
#define MSEC20_RD(src)                               (((src) & 0x00100000)>>20)
#define MSEC20_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MSEC20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MSEC19   */
#define MSEC19_WIDTH                                                          1
#define MSEC19_SHIFT                                                         19
#define MSEC19_MASK                                                  0x00080000
#define MSEC19_RD(src)                               (((src) & 0x00080000)>>19)
#define MSEC19_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MSEC19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MSEC18   */
#define MSEC18_WIDTH                                                          1
#define MSEC18_SHIFT                                                         18
#define MSEC18_MASK                                                  0x00040000
#define MSEC18_RD(src)                               (((src) & 0x00040000)>>18)
#define MSEC18_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MSEC18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MSEC17   */
#define MSEC17_WIDTH                                                          1
#define MSEC17_SHIFT                                                         17
#define MSEC17_MASK                                                  0x00020000
#define MSEC17_RD(src)                               (((src) & 0x00020000)>>17)
#define MSEC17_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MSEC17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MSEC16   */
#define MSEC16_WIDTH                                                          1
#define MSEC16_SHIFT                                                         16
#define MSEC16_MASK                                                  0x00010000
#define MSEC16_RD(src)                               (((src) & 0x00010000)>>16)
#define MSEC16_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MSEC16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MSEC15   */
#define MSEC15_WIDTH                                                          1
#define MSEC15_SHIFT                                                         15
#define MSEC15_MASK                                                  0x00008000
#define MSEC15_RD(src)                               (((src) & 0x00008000)>>15)
#define MSEC15_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MSEC15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MSEC14   */
#define MSEC14_WIDTH                                                          1
#define MSEC14_SHIFT                                                         14
#define MSEC14_MASK                                                  0x00004000
#define MSEC14_RD(src)                               (((src) & 0x00004000)>>14)
#define MSEC14_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MSEC14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MSEC13   */
#define MSEC13_WIDTH                                                          1
#define MSEC13_SHIFT                                                         13
#define MSEC13_MASK                                                  0x00002000
#define MSEC13_RD(src)                               (((src) & 0x00002000)>>13)
#define MSEC13_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MSEC13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MSEC12   */
#define MSEC12_WIDTH                                                          1
#define MSEC12_SHIFT                                                         12
#define MSEC12_MASK                                                  0x00001000
#define MSEC12_RD(src)                               (((src) & 0x00001000)>>12)
#define MSEC12_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MSEC12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MSEC11   */
#define MSEC11_WIDTH                                                          1
#define MSEC11_SHIFT                                                         11
#define MSEC11_MASK                                                  0x00000800
#define MSEC11_RD(src)                               (((src) & 0x00000800)>>11)
#define MSEC11_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MSEC11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MSEC10   */
#define MSEC10_WIDTH                                                          1
#define MSEC10_SHIFT                                                         10
#define MSEC10_MASK                                                  0x00000400
#define MSEC10_RD(src)                               (((src) & 0x00000400)>>10)
#define MSEC10_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MSEC10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MSEC9    */
#define MSEC9_WIDTH                                                           1
#define MSEC9_SHIFT                                                           9
#define MSEC9_MASK                                                   0x00000200
#define MSEC9_RD(src)                                 (((src) & 0x00000200)>>9)
#define MSEC9_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define MSEC9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSEC8    */
#define MSEC8_WIDTH                                                           1
#define MSEC8_SHIFT                                                           8
#define MSEC8_MASK                                                   0x00000100
#define MSEC8_RD(src)                                 (((src) & 0x00000100)>>8)
#define MSEC8_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define MSEC8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MSEC7    */
#define MSEC7_WIDTH                                                           1
#define MSEC7_SHIFT                                                           7
#define MSEC7_MASK                                                   0x00000080
#define MSEC7_RD(src)                                 (((src) & 0x00000080)>>7)
#define MSEC7_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define MSEC7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MSEC6    */
#define MSEC6_WIDTH                                                           1
#define MSEC6_SHIFT                                                           6
#define MSEC6_MASK                                                   0x00000040
#define MSEC6_RD(src)                                 (((src) & 0x00000040)>>6)
#define MSEC6_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define MSEC6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MSEC5    */
#define MSEC5_WIDTH                                                           1
#define MSEC5_SHIFT                                                           5
#define MSEC5_MASK                                                   0x00000020
#define MSEC5_RD(src)                                 (((src) & 0x00000020)>>5)
#define MSEC5_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define MSEC5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MSEC4    */
#define MSEC4_WIDTH                                                           1
#define MSEC4_SHIFT                                                           4
#define MSEC4_MASK                                                   0x00000010
#define MSEC4_RD(src)                                 (((src) & 0x00000010)>>4)
#define MSEC4_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define MSEC4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MSEC3    */
#define MSEC3_WIDTH                                                           1
#define MSEC3_SHIFT                                                           3
#define MSEC3_MASK                                                   0x00000008
#define MSEC3_RD(src)                                 (((src) & 0x00000008)>>3)
#define MSEC3_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define MSEC3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MSEC2    */
#define MSEC2_WIDTH                                                           1
#define MSEC2_SHIFT                                                           2
#define MSEC2_MASK                                                   0x00000004
#define MSEC2_RD(src)                                 (((src) & 0x00000004)>>2)
#define MSEC2_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define MSEC2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC1    */
#define MSEC1_WIDTH                                                           1
#define MSEC1_SHIFT                                                           1
#define MSEC1_MASK                                                   0x00000002
#define MSEC1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MSEC1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MSEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MSEC0    */
#define MSEC0_WIDTH                                                           1
#define MSEC0_SHIFT                                                           0
#define MSEC0_MASK                                                   0x00000001
#define MSEC0_RD(src)                                    (((src) & 0x00000001))
#define MSEC0_WR(src)                               (((u32)(src)) & 0x00000001)
#define MSEC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRLMask     */
/*    Mask Register Fields MSEC31Mask    */
#define MSEC31MASK_WIDTH                                                      1
#define MSEC31MASK_SHIFT                                                     31
#define MSEC31MASK_MASK                                              0x80000000
#define MSEC31MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MSEC31MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MSEC31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MSEC30Mask    */
#define MSEC30MASK_WIDTH                                                      1
#define MSEC30MASK_SHIFT                                                     30
#define MSEC30MASK_MASK                                              0x40000000
#define MSEC30MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MSEC30MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MSEC30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MSEC29Mask    */
#define MSEC29MASK_WIDTH                                                      1
#define MSEC29MASK_SHIFT                                                     29
#define MSEC29MASK_MASK                                              0x20000000
#define MSEC29MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MSEC29MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MSEC29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MSEC28Mask    */
#define MSEC28MASK_WIDTH                                                      1
#define MSEC28MASK_SHIFT                                                     28
#define MSEC28MASK_MASK                                              0x10000000
#define MSEC28MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MSEC28MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MSEC28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MSEC27Mask    */
#define MSEC27MASK_WIDTH                                                      1
#define MSEC27MASK_SHIFT                                                     27
#define MSEC27MASK_MASK                                              0x08000000
#define MSEC27MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MSEC27MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MSEC27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MSEC26Mask    */
#define MSEC26MASK_WIDTH                                                      1
#define MSEC26MASK_SHIFT                                                     26
#define MSEC26MASK_MASK                                              0x04000000
#define MSEC26MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MSEC26MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MSEC26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MSEC25Mask    */
#define MSEC25MASK_WIDTH                                                      1
#define MSEC25MASK_SHIFT                                                     25
#define MSEC25MASK_MASK                                              0x02000000
#define MSEC25MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MSEC25MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MSEC25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MSEC24Mask    */
#define MSEC24MASK_WIDTH                                                      1
#define MSEC24MASK_SHIFT                                                     24
#define MSEC24MASK_MASK                                              0x01000000
#define MSEC24MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MSEC24MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MSEC24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MSEC23Mask    */
#define MSEC23MASK_WIDTH                                                      1
#define MSEC23MASK_SHIFT                                                     23
#define MSEC23MASK_MASK                                              0x00800000
#define MSEC23MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MSEC23MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MSEC23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MSEC22Mask    */
#define MSEC22MASK_WIDTH                                                      1
#define MSEC22MASK_SHIFT                                                     22
#define MSEC22MASK_MASK                                              0x00400000
#define MSEC22MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MSEC22MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MSEC22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MSEC21Mask    */
#define MSEC21MASK_WIDTH                                                      1
#define MSEC21MASK_SHIFT                                                     21
#define MSEC21MASK_MASK                                              0x00200000
#define MSEC21MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MSEC21MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MSEC21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MSEC20Mask    */
#define MSEC20MASK_WIDTH                                                      1
#define MSEC20MASK_SHIFT                                                     20
#define MSEC20MASK_MASK                                              0x00100000
#define MSEC20MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MSEC20MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MSEC20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MSEC19Mask    */
#define MSEC19MASK_WIDTH                                                      1
#define MSEC19MASK_SHIFT                                                     19
#define MSEC19MASK_MASK                                              0x00080000
#define MSEC19MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MSEC19MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MSEC19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MSEC18Mask    */
#define MSEC18MASK_WIDTH                                                      1
#define MSEC18MASK_SHIFT                                                     18
#define MSEC18MASK_MASK                                              0x00040000
#define MSEC18MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MSEC18MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MSEC18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MSEC17Mask    */
#define MSEC17MASK_WIDTH                                                      1
#define MSEC17MASK_SHIFT                                                     17
#define MSEC17MASK_MASK                                              0x00020000
#define MSEC17MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MSEC17MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MSEC17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MSEC16Mask    */
#define MSEC16MASK_WIDTH                                                      1
#define MSEC16MASK_SHIFT                                                     16
#define MSEC16MASK_MASK                                              0x00010000
#define MSEC16MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MSEC16MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MSEC16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MSEC15Mask    */
#define MSEC15MASK_WIDTH                                                      1
#define MSEC15MASK_SHIFT                                                     15
#define MSEC15MASK_MASK                                              0x00008000
#define MSEC15MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MSEC15MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MSEC15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MSEC14Mask    */
#define MSEC14MASK_WIDTH                                                      1
#define MSEC14MASK_SHIFT                                                     14
#define MSEC14MASK_MASK                                              0x00004000
#define MSEC14MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MSEC14MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MSEC14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MSEC13Mask    */
#define MSEC13MASK_WIDTH                                                      1
#define MSEC13MASK_SHIFT                                                     13
#define MSEC13MASK_MASK                                              0x00002000
#define MSEC13MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MSEC13MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MSEC13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MSEC12Mask    */
#define MSEC12MASK_WIDTH                                                      1
#define MSEC12MASK_SHIFT                                                     12
#define MSEC12MASK_MASK                                              0x00001000
#define MSEC12MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MSEC12MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSEC12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MSEC11Mask    */
#define MSEC11MASK_WIDTH                                                      1
#define MSEC11MASK_SHIFT                                                     11
#define MSEC11MASK_MASK                                              0x00000800
#define MSEC11MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MSEC11MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MSEC11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MSEC10Mask    */
#define MSEC10MASK_WIDTH                                                      1
#define MSEC10MASK_SHIFT                                                     10
#define MSEC10MASK_MASK                                              0x00000400
#define MSEC10MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MSEC10MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MSEC10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MSEC9Mask    */
#define MSEC9MASK_WIDTH                                                       1
#define MSEC9MASK_SHIFT                                                       9
#define MSEC9MASK_MASK                                               0x00000200
#define MSEC9MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define MSEC9MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define MSEC9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSEC8Mask    */
#define MSEC8MASK_WIDTH                                                       1
#define MSEC8MASK_SHIFT                                                       8
#define MSEC8MASK_MASK                                               0x00000100
#define MSEC8MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define MSEC8MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define MSEC8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MSEC7Mask    */
#define MSEC7MASK_WIDTH                                                       1
#define MSEC7MASK_SHIFT                                                       7
#define MSEC7MASK_MASK                                               0x00000080
#define MSEC7MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define MSEC7MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define MSEC7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MSEC6Mask    */
#define MSEC6MASK_WIDTH                                                       1
#define MSEC6MASK_SHIFT                                                       6
#define MSEC6MASK_MASK                                               0x00000040
#define MSEC6MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define MSEC6MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define MSEC6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MSEC5Mask    */
#define MSEC5MASK_WIDTH                                                       1
#define MSEC5MASK_SHIFT                                                       5
#define MSEC5MASK_MASK                                               0x00000020
#define MSEC5MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define MSEC5MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define MSEC5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MSEC4Mask    */
#define MSEC4MASK_WIDTH                                                       1
#define MSEC4MASK_SHIFT                                                       4
#define MSEC4MASK_MASK                                               0x00000010
#define MSEC4MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define MSEC4MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define MSEC4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MSEC3Mask    */
#define MSEC3MASK_WIDTH                                                       1
#define MSEC3MASK_SHIFT                                                       3
#define MSEC3MASK_MASK                                               0x00000008
#define MSEC3MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define MSEC3MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define MSEC3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MSEC2Mask    */
#define MSEC2MASK_WIDTH                                                       1
#define MSEC2MASK_SHIFT                                                       2
#define MSEC2MASK_MASK                                               0x00000004
#define MSEC2MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define MSEC2MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define MSEC2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSEC1Mask    */
#define MSEC1MASK_WIDTH                                                       1
#define MSEC1MASK_SHIFT                                                       1
#define MSEC1MASK_MASK                                               0x00000002
#define MSEC1MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define MSEC1MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define MSEC1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MSEC0Mask    */
#define MSEC0MASK_WIDTH                                                       1
#define MSEC0MASK_SHIFT                                                       0
#define MSEC0MASK_MASK                                               0x00000001
#define MSEC0MASK_RD(src)                                (((src) & 0x00000001))
#define MSEC0MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define MSEC0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRH */
/*       Fields MSEC63   */
#define MSEC63_WIDTH                                                          1
#define MSEC63_SHIFT                                                         31
#define MSEC63_MASK                                                  0x80000000
#define MSEC63_RD(src)                               (((src) & 0x80000000)>>31)
#define MSEC63_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MSEC63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MSEC62   */
#define MSEC62_WIDTH                                                          1
#define MSEC62_SHIFT                                                         30
#define MSEC62_MASK                                                  0x40000000
#define MSEC62_RD(src)                               (((src) & 0x40000000)>>30)
#define MSEC62_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MSEC62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MSEC61   */
#define MSEC61_WIDTH                                                          1
#define MSEC61_SHIFT                                                         29
#define MSEC61_MASK                                                  0x20000000
#define MSEC61_RD(src)                               (((src) & 0x20000000)>>29)
#define MSEC61_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MSEC61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MSEC60   */
#define MSEC60_WIDTH                                                          1
#define MSEC60_SHIFT                                                         28
#define MSEC60_MASK                                                  0x10000000
#define MSEC60_RD(src)                               (((src) & 0x10000000)>>28)
#define MSEC60_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MSEC60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MSEC59   */
#define MSEC59_WIDTH                                                          1
#define MSEC59_SHIFT                                                         27
#define MSEC59_MASK                                                  0x08000000
#define MSEC59_RD(src)                               (((src) & 0x08000000)>>27)
#define MSEC59_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MSEC59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MSEC58   */
#define MSEC58_WIDTH                                                          1
#define MSEC58_SHIFT                                                         26
#define MSEC58_MASK                                                  0x04000000
#define MSEC58_RD(src)                               (((src) & 0x04000000)>>26)
#define MSEC58_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MSEC58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MSEC57   */
#define MSEC57_WIDTH                                                          1
#define MSEC57_SHIFT                                                         25
#define MSEC57_MASK                                                  0x02000000
#define MSEC57_RD(src)                               (((src) & 0x02000000)>>25)
#define MSEC57_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MSEC57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MSEC56   */
#define MSEC56_WIDTH                                                          1
#define MSEC56_SHIFT                                                         24
#define MSEC56_MASK                                                  0x01000000
#define MSEC56_RD(src)                               (((src) & 0x01000000)>>24)
#define MSEC56_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MSEC56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MSEC55   */
#define MSEC55_WIDTH                                                          1
#define MSEC55_SHIFT                                                         23
#define MSEC55_MASK                                                  0x00800000
#define MSEC55_RD(src)                               (((src) & 0x00800000)>>23)
#define MSEC55_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MSEC55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MSEC54   */
#define MSEC54_WIDTH                                                          1
#define MSEC54_SHIFT                                                         22
#define MSEC54_MASK                                                  0x00400000
#define MSEC54_RD(src)                               (((src) & 0x00400000)>>22)
#define MSEC54_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MSEC54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MSEC53   */
#define MSEC53_WIDTH                                                          1
#define MSEC53_SHIFT                                                         21
#define MSEC53_MASK                                                  0x00200000
#define MSEC53_RD(src)                               (((src) & 0x00200000)>>21)
#define MSEC53_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MSEC53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MSEC52   */
#define MSEC52_WIDTH                                                          1
#define MSEC52_SHIFT                                                         20
#define MSEC52_MASK                                                  0x00100000
#define MSEC52_RD(src)                               (((src) & 0x00100000)>>20)
#define MSEC52_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MSEC52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MSEC51   */
#define MSEC51_WIDTH                                                          1
#define MSEC51_SHIFT                                                         19
#define MSEC51_MASK                                                  0x00080000
#define MSEC51_RD(src)                               (((src) & 0x00080000)>>19)
#define MSEC51_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MSEC51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MSEC50   */
#define MSEC50_WIDTH                                                          1
#define MSEC50_SHIFT                                                         18
#define MSEC50_MASK                                                  0x00040000
#define MSEC50_RD(src)                               (((src) & 0x00040000)>>18)
#define MSEC50_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MSEC50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MSEC49   */
#define MSEC49_WIDTH                                                          1
#define MSEC49_SHIFT                                                         17
#define MSEC49_MASK                                                  0x00020000
#define MSEC49_RD(src)                               (((src) & 0x00020000)>>17)
#define MSEC49_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MSEC49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MSEC48   */
#define MSEC48_WIDTH                                                          1
#define MSEC48_SHIFT                                                         16
#define MSEC48_MASK                                                  0x00010000
#define MSEC48_RD(src)                               (((src) & 0x00010000)>>16)
#define MSEC48_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MSEC48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MSEC47   */
#define MSEC47_WIDTH                                                          1
#define MSEC47_SHIFT                                                         15
#define MSEC47_MASK                                                  0x00008000
#define MSEC47_RD(src)                               (((src) & 0x00008000)>>15)
#define MSEC47_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MSEC47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MSEC46   */
#define MSEC46_WIDTH                                                          1
#define MSEC46_SHIFT                                                         14
#define MSEC46_MASK                                                  0x00004000
#define MSEC46_RD(src)                               (((src) & 0x00004000)>>14)
#define MSEC46_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MSEC46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MSEC45   */
#define MSEC45_WIDTH                                                          1
#define MSEC45_SHIFT                                                         13
#define MSEC45_MASK                                                  0x00002000
#define MSEC45_RD(src)                               (((src) & 0x00002000)>>13)
#define MSEC45_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MSEC45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MSEC44   */
#define MSEC44_WIDTH                                                          1
#define MSEC44_SHIFT                                                         12
#define MSEC44_MASK                                                  0x00001000
#define MSEC44_RD(src)                               (((src) & 0x00001000)>>12)
#define MSEC44_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MSEC44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MSEC43   */
#define MSEC43_WIDTH                                                          1
#define MSEC43_SHIFT                                                         11
#define MSEC43_MASK                                                  0x00000800
#define MSEC43_RD(src)                               (((src) & 0x00000800)>>11)
#define MSEC43_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MSEC43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MSEC42   */
#define MSEC42_WIDTH                                                          1
#define MSEC42_SHIFT                                                         10
#define MSEC42_MASK                                                  0x00000400
#define MSEC42_RD(src)                               (((src) & 0x00000400)>>10)
#define MSEC42_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MSEC42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MSEC41   */
#define MSEC41_WIDTH                                                          1
#define MSEC41_SHIFT                                                          9
#define MSEC41_MASK                                                  0x00000200
#define MSEC41_RD(src)                                (((src) & 0x00000200)>>9)
#define MSEC41_WR(src)                           (((u32)(src)<<9) & 0x00000200)
#define MSEC41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSEC40   */
#define MSEC40_WIDTH                                                          1
#define MSEC40_SHIFT                                                          8
#define MSEC40_MASK                                                  0x00000100
#define MSEC40_RD(src)                                (((src) & 0x00000100)>>8)
#define MSEC40_WR(src)                           (((u32)(src)<<8) & 0x00000100)
#define MSEC40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MSEC39   */
#define MSEC39_WIDTH                                                          1
#define MSEC39_SHIFT                                                          7
#define MSEC39_MASK                                                  0x00000080
#define MSEC39_RD(src)                                (((src) & 0x00000080)>>7)
#define MSEC39_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define MSEC39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MSEC38   */
#define MSEC38_WIDTH                                                          1
#define MSEC38_SHIFT                                                          6
#define MSEC38_MASK                                                  0x00000040
#define MSEC38_RD(src)                                (((src) & 0x00000040)>>6)
#define MSEC38_WR(src)                           (((u32)(src)<<6) & 0x00000040)
#define MSEC38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MSEC37   */
#define MSEC37_WIDTH                                                          1
#define MSEC37_SHIFT                                                          5
#define MSEC37_MASK                                                  0x00000020
#define MSEC37_RD(src)                                (((src) & 0x00000020)>>5)
#define MSEC37_WR(src)                           (((u32)(src)<<5) & 0x00000020)
#define MSEC37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MSEC36   */
#define MSEC36_WIDTH                                                          1
#define MSEC36_SHIFT                                                          4
#define MSEC36_MASK                                                  0x00000010
#define MSEC36_RD(src)                                (((src) & 0x00000010)>>4)
#define MSEC36_WR(src)                           (((u32)(src)<<4) & 0x00000010)
#define MSEC36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MSEC35   */
#define MSEC35_WIDTH                                                          1
#define MSEC35_SHIFT                                                          3
#define MSEC35_MASK                                                  0x00000008
#define MSEC35_RD(src)                                (((src) & 0x00000008)>>3)
#define MSEC35_WR(src)                           (((u32)(src)<<3) & 0x00000008)
#define MSEC35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MSEC34   */
#define MSEC34_WIDTH                                                          1
#define MSEC34_SHIFT                                                          2
#define MSEC34_MASK                                                  0x00000004
#define MSEC34_RD(src)                                (((src) & 0x00000004)>>2)
#define MSEC34_WR(src)                           (((u32)(src)<<2) & 0x00000004)
#define MSEC34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC33   */
#define MSEC33_WIDTH                                                          1
#define MSEC33_SHIFT                                                          1
#define MSEC33_MASK                                                  0x00000002
#define MSEC33_RD(src)                                (((src) & 0x00000002)>>1)
#define MSEC33_WR(src)                           (((u32)(src)<<1) & 0x00000002)
#define MSEC33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MSEC32   */
#define MSEC32_WIDTH                                                          1
#define MSEC32_SHIFT                                                          0
#define MSEC32_MASK                                                  0x00000001
#define MSEC32_RD(src)                                   (((src) & 0x00000001))
#define MSEC32_WR(src)                              (((u32)(src)) & 0x00000001)
#define MSEC32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRHMask     */
/*    Mask Register Fields MSEC63Mask    */
#define MSEC63MASK_WIDTH                                                      1
#define MSEC63MASK_SHIFT                                                     31
#define MSEC63MASK_MASK                                              0x80000000
#define MSEC63MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MSEC63MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MSEC63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MSEC62Mask    */
#define MSEC62MASK_WIDTH                                                      1
#define MSEC62MASK_SHIFT                                                     30
#define MSEC62MASK_MASK                                              0x40000000
#define MSEC62MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MSEC62MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MSEC62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MSEC61Mask    */
#define MSEC61MASK_WIDTH                                                      1
#define MSEC61MASK_SHIFT                                                     29
#define MSEC61MASK_MASK                                              0x20000000
#define MSEC61MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MSEC61MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MSEC61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MSEC60Mask    */
#define MSEC60MASK_WIDTH                                                      1
#define MSEC60MASK_SHIFT                                                     28
#define MSEC60MASK_MASK                                              0x10000000
#define MSEC60MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MSEC60MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MSEC60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MSEC59Mask    */
#define MSEC59MASK_WIDTH                                                      1
#define MSEC59MASK_SHIFT                                                     27
#define MSEC59MASK_MASK                                              0x08000000
#define MSEC59MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MSEC59MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MSEC59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MSEC58Mask    */
#define MSEC58MASK_WIDTH                                                      1
#define MSEC58MASK_SHIFT                                                     26
#define MSEC58MASK_MASK                                              0x04000000
#define MSEC58MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MSEC58MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MSEC58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MSEC57Mask    */
#define MSEC57MASK_WIDTH                                                      1
#define MSEC57MASK_SHIFT                                                     25
#define MSEC57MASK_MASK                                              0x02000000
#define MSEC57MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MSEC57MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MSEC57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MSEC56Mask    */
#define MSEC56MASK_WIDTH                                                      1
#define MSEC56MASK_SHIFT                                                     24
#define MSEC56MASK_MASK                                              0x01000000
#define MSEC56MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MSEC56MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MSEC56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MSEC55Mask    */
#define MSEC55MASK_WIDTH                                                      1
#define MSEC55MASK_SHIFT                                                     23
#define MSEC55MASK_MASK                                              0x00800000
#define MSEC55MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MSEC55MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MSEC55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MSEC54Mask    */
#define MSEC54MASK_WIDTH                                                      1
#define MSEC54MASK_SHIFT                                                     22
#define MSEC54MASK_MASK                                              0x00400000
#define MSEC54MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MSEC54MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MSEC54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MSEC53Mask    */
#define MSEC53MASK_WIDTH                                                      1
#define MSEC53MASK_SHIFT                                                     21
#define MSEC53MASK_MASK                                              0x00200000
#define MSEC53MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MSEC53MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MSEC53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MSEC52Mask    */
#define MSEC52MASK_WIDTH                                                      1
#define MSEC52MASK_SHIFT                                                     20
#define MSEC52MASK_MASK                                              0x00100000
#define MSEC52MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MSEC52MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MSEC52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MSEC51Mask    */
#define MSEC51MASK_WIDTH                                                      1
#define MSEC51MASK_SHIFT                                                     19
#define MSEC51MASK_MASK                                              0x00080000
#define MSEC51MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MSEC51MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MSEC51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MSEC50Mask    */
#define MSEC50MASK_WIDTH                                                      1
#define MSEC50MASK_SHIFT                                                     18
#define MSEC50MASK_MASK                                              0x00040000
#define MSEC50MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MSEC50MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MSEC50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MSEC49Mask    */
#define MSEC49MASK_WIDTH                                                      1
#define MSEC49MASK_SHIFT                                                     17
#define MSEC49MASK_MASK                                              0x00020000
#define MSEC49MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MSEC49MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MSEC49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MSEC48Mask    */
#define MSEC48MASK_WIDTH                                                      1
#define MSEC48MASK_SHIFT                                                     16
#define MSEC48MASK_MASK                                              0x00010000
#define MSEC48MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MSEC48MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MSEC48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MSEC47Mask    */
#define MSEC47MASK_WIDTH                                                      1
#define MSEC47MASK_SHIFT                                                     15
#define MSEC47MASK_MASK                                              0x00008000
#define MSEC47MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MSEC47MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MSEC47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MSEC46Mask    */
#define MSEC46MASK_WIDTH                                                      1
#define MSEC46MASK_SHIFT                                                     14
#define MSEC46MASK_MASK                                              0x00004000
#define MSEC46MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MSEC46MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MSEC46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MSEC45Mask    */
#define MSEC45MASK_WIDTH                                                      1
#define MSEC45MASK_SHIFT                                                     13
#define MSEC45MASK_MASK                                              0x00002000
#define MSEC45MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MSEC45MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MSEC45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MSEC44Mask    */
#define MSEC44MASK_WIDTH                                                      1
#define MSEC44MASK_SHIFT                                                     12
#define MSEC44MASK_MASK                                              0x00001000
#define MSEC44MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MSEC44MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSEC44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MSEC43Mask    */
#define MSEC43MASK_WIDTH                                                      1
#define MSEC43MASK_SHIFT                                                     11
#define MSEC43MASK_MASK                                              0x00000800
#define MSEC43MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MSEC43MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MSEC43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MSEC42Mask    */
#define MSEC42MASK_WIDTH                                                      1
#define MSEC42MASK_SHIFT                                                     10
#define MSEC42MASK_MASK                                              0x00000400
#define MSEC42MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MSEC42MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MSEC42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MSEC41Mask    */
#define MSEC41MASK_WIDTH                                                      1
#define MSEC41MASK_SHIFT                                                      9
#define MSEC41MASK_MASK                                              0x00000200
#define MSEC41MASK_RD(src)                            (((src) & 0x00000200)>>9)
#define MSEC41MASK_WR(src)                       (((u32)(src)<<9) & 0x00000200)
#define MSEC41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSEC40Mask    */
#define MSEC40MASK_WIDTH                                                      1
#define MSEC40MASK_SHIFT                                                      8
#define MSEC40MASK_MASK                                              0x00000100
#define MSEC40MASK_RD(src)                            (((src) & 0x00000100)>>8)
#define MSEC40MASK_WR(src)                       (((u32)(src)<<8) & 0x00000100)
#define MSEC40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MSEC39Mask    */
#define MSEC39MASK_WIDTH                                                      1
#define MSEC39MASK_SHIFT                                                      7
#define MSEC39MASK_MASK                                              0x00000080
#define MSEC39MASK_RD(src)                            (((src) & 0x00000080)>>7)
#define MSEC39MASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define MSEC39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MSEC38Mask    */
#define MSEC38MASK_WIDTH                                                      1
#define MSEC38MASK_SHIFT                                                      6
#define MSEC38MASK_MASK                                              0x00000040
#define MSEC38MASK_RD(src)                            (((src) & 0x00000040)>>6)
#define MSEC38MASK_WR(src)                       (((u32)(src)<<6) & 0x00000040)
#define MSEC38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MSEC37Mask    */
#define MSEC37MASK_WIDTH                                                      1
#define MSEC37MASK_SHIFT                                                      5
#define MSEC37MASK_MASK                                              0x00000020
#define MSEC37MASK_RD(src)                            (((src) & 0x00000020)>>5)
#define MSEC37MASK_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define MSEC37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MSEC36Mask    */
#define MSEC36MASK_WIDTH                                                      1
#define MSEC36MASK_SHIFT                                                      4
#define MSEC36MASK_MASK                                              0x00000010
#define MSEC36MASK_RD(src)                            (((src) & 0x00000010)>>4)
#define MSEC36MASK_WR(src)                       (((u32)(src)<<4) & 0x00000010)
#define MSEC36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MSEC35Mask    */
#define MSEC35MASK_WIDTH                                                      1
#define MSEC35MASK_SHIFT                                                      3
#define MSEC35MASK_MASK                                              0x00000008
#define MSEC35MASK_RD(src)                            (((src) & 0x00000008)>>3)
#define MSEC35MASK_WR(src)                       (((u32)(src)<<3) & 0x00000008)
#define MSEC35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MSEC34Mask    */
#define MSEC34MASK_WIDTH                                                      1
#define MSEC34MASK_SHIFT                                                      2
#define MSEC34MASK_MASK                                              0x00000004
#define MSEC34MASK_RD(src)                            (((src) & 0x00000004)>>2)
#define MSEC34MASK_WR(src)                       (((u32)(src)<<2) & 0x00000004)
#define MSEC34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSEC33Mask    */
#define MSEC33MASK_WIDTH                                                      1
#define MSEC33MASK_SHIFT                                                      1
#define MSEC33MASK_MASK                                              0x00000002
#define MSEC33MASK_RD(src)                            (((src) & 0x00000002)>>1)
#define MSEC33MASK_WR(src)                       (((u32)(src)<<1) & 0x00000002)
#define MSEC33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MSEC32Mask    */
#define MSEC32MASK_WIDTH                                                      1
#define MSEC32MASK_SHIFT                                                      0
#define MSEC32MASK_MASK                                              0x00000001
#define MSEC32MASK_RD(src)                               (((src) & 0x00000001))
#define MSEC32MASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define MSEC32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRL  */
/*       Fields DED31    */
#define DED31_WIDTH                                                           1
#define DED31_SHIFT                                                          31
#define DED31_MASK                                                   0x80000000
#define DED31_RD(src)                                (((src) & 0x80000000)>>31)
#define DED31_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define DED31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields DED30    */
#define DED30_WIDTH                                                           1
#define DED30_SHIFT                                                          30
#define DED30_MASK                                                   0x40000000
#define DED30_RD(src)                                (((src) & 0x40000000)>>30)
#define DED30_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define DED30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields DED29    */
#define DED29_WIDTH                                                           1
#define DED29_SHIFT                                                          29
#define DED29_MASK                                                   0x20000000
#define DED29_RD(src)                                (((src) & 0x20000000)>>29)
#define DED29_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define DED29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields DED28    */
#define DED28_WIDTH                                                           1
#define DED28_SHIFT                                                          28
#define DED28_MASK                                                   0x10000000
#define DED28_RD(src)                                (((src) & 0x10000000)>>28)
#define DED28_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define DED28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields DED27    */
#define DED27_WIDTH                                                           1
#define DED27_SHIFT                                                          27
#define DED27_MASK                                                   0x08000000
#define DED27_RD(src)                                (((src) & 0x08000000)>>27)
#define DED27_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define DED27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields DED26    */
#define DED26_WIDTH                                                           1
#define DED26_SHIFT                                                          26
#define DED26_MASK                                                   0x04000000
#define DED26_RD(src)                                (((src) & 0x04000000)>>26)
#define DED26_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define DED26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DED25    */
#define DED25_WIDTH                                                           1
#define DED25_SHIFT                                                          25
#define DED25_MASK                                                   0x02000000
#define DED25_RD(src)                                (((src) & 0x02000000)>>25)
#define DED25_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DED25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields DED24    */
#define DED24_WIDTH                                                           1
#define DED24_SHIFT                                                          24
#define DED24_MASK                                                   0x01000000
#define DED24_RD(src)                                (((src) & 0x01000000)>>24)
#define DED24_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define DED24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields DED23    */
#define DED23_WIDTH                                                           1
#define DED23_SHIFT                                                          23
#define DED23_MASK                                                   0x00800000
#define DED23_RD(src)                                (((src) & 0x00800000)>>23)
#define DED23_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define DED23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields DED22    */
#define DED22_WIDTH                                                           1
#define DED22_SHIFT                                                          22
#define DED22_MASK                                                   0x00400000
#define DED22_RD(src)                                (((src) & 0x00400000)>>22)
#define DED22_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define DED22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DED21    */
#define DED21_WIDTH                                                           1
#define DED21_SHIFT                                                          21
#define DED21_MASK                                                   0x00200000
#define DED21_RD(src)                                (((src) & 0x00200000)>>21)
#define DED21_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define DED21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields DED20    */
#define DED20_WIDTH                                                           1
#define DED20_SHIFT                                                          20
#define DED20_MASK                                                   0x00100000
#define DED20_RD(src)                                (((src) & 0x00100000)>>20)
#define DED20_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define DED20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields DED19    */
#define DED19_WIDTH                                                           1
#define DED19_SHIFT                                                          19
#define DED19_MASK                                                   0x00080000
#define DED19_RD(src)                                (((src) & 0x00080000)>>19)
#define DED19_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define DED19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields DED18    */
#define DED18_WIDTH                                                           1
#define DED18_SHIFT                                                          18
#define DED18_MASK                                                   0x00040000
#define DED18_RD(src)                                (((src) & 0x00040000)>>18)
#define DED18_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define DED18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields DED17    */
#define DED17_WIDTH                                                           1
#define DED17_SHIFT                                                          17
#define DED17_MASK                                                   0x00020000
#define DED17_RD(src)                                (((src) & 0x00020000)>>17)
#define DED17_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define DED17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields DED16    */
#define DED16_WIDTH                                                           1
#define DED16_SHIFT                                                          16
#define DED16_MASK                                                   0x00010000
#define DED16_RD(src)                                (((src) & 0x00010000)>>16)
#define DED16_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define DED16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields DED15    */
#define DED15_WIDTH                                                           1
#define DED15_SHIFT                                                          15
#define DED15_MASK                                                   0x00008000
#define DED15_RD(src)                                (((src) & 0x00008000)>>15)
#define DED15_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define DED15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields DED14    */
#define DED14_WIDTH                                                           1
#define DED14_SHIFT                                                          14
#define DED14_MASK                                                   0x00004000
#define DED14_RD(src)                                (((src) & 0x00004000)>>14)
#define DED14_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define DED14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields DED13    */
#define DED13_WIDTH                                                           1
#define DED13_SHIFT                                                          13
#define DED13_MASK                                                   0x00002000
#define DED13_RD(src)                                (((src) & 0x00002000)>>13)
#define DED13_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define DED13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields DED12    */
#define DED12_WIDTH                                                           1
#define DED12_SHIFT                                                          12
#define DED12_MASK                                                   0x00001000
#define DED12_RD(src)                                (((src) & 0x00001000)>>12)
#define DED12_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define DED12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields DED11    */
#define DED11_WIDTH                                                           1
#define DED11_SHIFT                                                          11
#define DED11_MASK                                                   0x00000800
#define DED11_RD(src)                                (((src) & 0x00000800)>>11)
#define DED11_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define DED11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields DED10    */
#define DED10_WIDTH                                                           1
#define DED10_SHIFT                                                          10
#define DED10_MASK                                                   0x00000400
#define DED10_RD(src)                                (((src) & 0x00000400)>>10)
#define DED10_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define DED10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields DED9     */
#define DED9_WIDTH                                                            1
#define DED9_SHIFT                                                            9
#define DED9_MASK                                                    0x00000200
#define DED9_RD(src)                                  (((src) & 0x00000200)>>9)
#define DED9_WR(src)                             (((u32)(src)<<9) & 0x00000200)
#define DED9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields DED8     */
#define DED8_WIDTH                                                            1
#define DED8_SHIFT                                                            8
#define DED8_MASK                                                    0x00000100
#define DED8_RD(src)                                  (((src) & 0x00000100)>>8)
#define DED8_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define DED8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields DED7     */
#define DED7_WIDTH                                                            1
#define DED7_SHIFT                                                            7
#define DED7_MASK                                                    0x00000080
#define DED7_RD(src)                                  (((src) & 0x00000080)>>7)
#define DED7_WR(src)                             (((u32)(src)<<7) & 0x00000080)
#define DED7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields DED6     */
#define DED6_WIDTH                                                            1
#define DED6_SHIFT                                                            6
#define DED6_MASK                                                    0x00000040
#define DED6_RD(src)                                  (((src) & 0x00000040)>>6)
#define DED6_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define DED6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DED5     */
#define DED5_WIDTH                                                            1
#define DED5_SHIFT                                                            5
#define DED5_MASK                                                    0x00000020
#define DED5_RD(src)                                  (((src) & 0x00000020)>>5)
#define DED5_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DED5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields DED4     */
#define DED4_WIDTH                                                            1
#define DED4_SHIFT                                                            4
#define DED4_MASK                                                    0x00000010
#define DED4_RD(src)                                  (((src) & 0x00000010)>>4)
#define DED4_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define DED4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields DED3     */
#define DED3_WIDTH                                                            1
#define DED3_SHIFT                                                            3
#define DED3_MASK                                                    0x00000008
#define DED3_RD(src)                                  (((src) & 0x00000008)>>3)
#define DED3_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define DED3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED2     */
#define DED2_WIDTH                                                            1
#define DED2_SHIFT                                                            2
#define DED2_MASK                                                    0x00000004
#define DED2_RD(src)                                  (((src) & 0x00000004)>>2)
#define DED2_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DED2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DED1     */
#define DED1_WIDTH                                                            1
#define DED1_SHIFT                                                            1
#define DED1_MASK                                                    0x00000002
#define DED1_RD(src)                                  (((src) & 0x00000002)>>1)
#define DED1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DED1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DED0     */
#define DED0_WIDTH                                                            1
#define DED0_SHIFT                                                            0
#define DED0_MASK                                                    0x00000001
#define DED0_RD(src)                                     (((src) & 0x00000001))
#define DED0_WR(src)                                (((u32)(src)) & 0x00000001)
#define DED0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRLMask      */
/*    Mask Register Fields DED31Mask    */
#define DED31MASK_WIDTH                                                       1
#define DED31MASK_SHIFT                                                      31
#define DED31MASK_MASK                                               0x80000000
#define DED31MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define DED31MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define DED31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields DED30Mask    */
#define DED30MASK_WIDTH                                                       1
#define DED30MASK_SHIFT                                                      30
#define DED30MASK_MASK                                               0x40000000
#define DED30MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define DED30MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define DED30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields DED29Mask    */
#define DED29MASK_WIDTH                                                       1
#define DED29MASK_SHIFT                                                      29
#define DED29MASK_MASK                                               0x20000000
#define DED29MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define DED29MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define DED29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields DED28Mask    */
#define DED28MASK_WIDTH                                                       1
#define DED28MASK_SHIFT                                                      28
#define DED28MASK_MASK                                               0x10000000
#define DED28MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define DED28MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define DED28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields DED27Mask    */
#define DED27MASK_WIDTH                                                       1
#define DED27MASK_SHIFT                                                      27
#define DED27MASK_MASK                                               0x08000000
#define DED27MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define DED27MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define DED27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields DED26Mask    */
#define DED26MASK_WIDTH                                                       1
#define DED26MASK_SHIFT                                                      26
#define DED26MASK_MASK                                               0x04000000
#define DED26MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define DED26MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define DED26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields DED25Mask    */
#define DED25MASK_WIDTH                                                       1
#define DED25MASK_SHIFT                                                      25
#define DED25MASK_MASK                                               0x02000000
#define DED25MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define DED25MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define DED25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields DED24Mask    */
#define DED24MASK_WIDTH                                                       1
#define DED24MASK_SHIFT                                                      24
#define DED24MASK_MASK                                               0x01000000
#define DED24MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define DED24MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define DED24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields DED23Mask    */
#define DED23MASK_WIDTH                                                       1
#define DED23MASK_SHIFT                                                      23
#define DED23MASK_MASK                                               0x00800000
#define DED23MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define DED23MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define DED23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields DED22Mask    */
#define DED22MASK_WIDTH                                                       1
#define DED22MASK_SHIFT                                                      22
#define DED22MASK_MASK                                               0x00400000
#define DED22MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define DED22MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define DED22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields DED21Mask    */
#define DED21MASK_WIDTH                                                       1
#define DED21MASK_SHIFT                                                      21
#define DED21MASK_MASK                                               0x00200000
#define DED21MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define DED21MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define DED21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields DED20Mask    */
#define DED20MASK_WIDTH                                                       1
#define DED20MASK_SHIFT                                                      20
#define DED20MASK_MASK                                               0x00100000
#define DED20MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define DED20MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define DED20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields DED19Mask    */
#define DED19MASK_WIDTH                                                       1
#define DED19MASK_SHIFT                                                      19
#define DED19MASK_MASK                                               0x00080000
#define DED19MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define DED19MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define DED19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields DED18Mask    */
#define DED18MASK_WIDTH                                                       1
#define DED18MASK_SHIFT                                                      18
#define DED18MASK_MASK                                               0x00040000
#define DED18MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define DED18MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define DED18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields DED17Mask    */
#define DED17MASK_WIDTH                                                       1
#define DED17MASK_SHIFT                                                      17
#define DED17MASK_MASK                                               0x00020000
#define DED17MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define DED17MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define DED17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields DED16Mask    */
#define DED16MASK_WIDTH                                                       1
#define DED16MASK_SHIFT                                                      16
#define DED16MASK_MASK                                               0x00010000
#define DED16MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define DED16MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define DED16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields DED15Mask    */
#define DED15MASK_WIDTH                                                       1
#define DED15MASK_SHIFT                                                      15
#define DED15MASK_MASK                                               0x00008000
#define DED15MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define DED15MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define DED15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields DED14Mask    */
#define DED14MASK_WIDTH                                                       1
#define DED14MASK_SHIFT                                                      14
#define DED14MASK_MASK                                               0x00004000
#define DED14MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define DED14MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define DED14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields DED13Mask    */
#define DED13MASK_WIDTH                                                       1
#define DED13MASK_SHIFT                                                      13
#define DED13MASK_MASK                                               0x00002000
#define DED13MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define DED13MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define DED13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields DED12Mask    */
#define DED12MASK_WIDTH                                                       1
#define DED12MASK_SHIFT                                                      12
#define DED12MASK_MASK                                               0x00001000
#define DED12MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define DED12MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define DED12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields DED11Mask    */
#define DED11MASK_WIDTH                                                       1
#define DED11MASK_SHIFT                                                      11
#define DED11MASK_MASK                                               0x00000800
#define DED11MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define DED11MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define DED11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields DED10Mask    */
#define DED10MASK_WIDTH                                                       1
#define DED10MASK_SHIFT                                                      10
#define DED10MASK_MASK                                               0x00000400
#define DED10MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define DED10MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define DED10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields DED9Mask    */
#define DED9MASK_WIDTH                                                        1
#define DED9MASK_SHIFT                                                        9
#define DED9MASK_MASK                                                0x00000200
#define DED9MASK_RD(src)                              (((src) & 0x00000200)>>9)
#define DED9MASK_WR(src)                         (((u32)(src)<<9) & 0x00000200)
#define DED9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields DED8Mask    */
#define DED8MASK_WIDTH                                                        1
#define DED8MASK_SHIFT                                                        8
#define DED8MASK_MASK                                                0x00000100
#define DED8MASK_RD(src)                              (((src) & 0x00000100)>>8)
#define DED8MASK_WR(src)                         (((u32)(src)<<8) & 0x00000100)
#define DED8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields DED7Mask    */
#define DED7MASK_WIDTH                                                        1
#define DED7MASK_SHIFT                                                        7
#define DED7MASK_MASK                                                0x00000080
#define DED7MASK_RD(src)                              (((src) & 0x00000080)>>7)
#define DED7MASK_WR(src)                         (((u32)(src)<<7) & 0x00000080)
#define DED7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields DED6Mask    */
#define DED6MASK_WIDTH                                                        1
#define DED6MASK_SHIFT                                                        6
#define DED6MASK_MASK                                                0x00000040
#define DED6MASK_RD(src)                              (((src) & 0x00000040)>>6)
#define DED6MASK_WR(src)                         (((u32)(src)<<6) & 0x00000040)
#define DED6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields DED5Mask    */
#define DED5MASK_WIDTH                                                        1
#define DED5MASK_SHIFT                                                        5
#define DED5MASK_MASK                                                0x00000020
#define DED5MASK_RD(src)                              (((src) & 0x00000020)>>5)
#define DED5MASK_WR(src)                         (((u32)(src)<<5) & 0x00000020)
#define DED5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields DED4Mask    */
#define DED4MASK_WIDTH                                                        1
#define DED4MASK_SHIFT                                                        4
#define DED4MASK_MASK                                                0x00000010
#define DED4MASK_RD(src)                              (((src) & 0x00000010)>>4)
#define DED4MASK_WR(src)                         (((u32)(src)<<4) & 0x00000010)
#define DED4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields DED3Mask    */
#define DED3MASK_WIDTH                                                        1
#define DED3MASK_SHIFT                                                        3
#define DED3MASK_MASK                                                0x00000008
#define DED3MASK_RD(src)                              (((src) & 0x00000008)>>3)
#define DED3MASK_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define DED3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields DED2Mask    */
#define DED2MASK_WIDTH                                                        1
#define DED2MASK_SHIFT                                                        2
#define DED2MASK_MASK                                                0x00000004
#define DED2MASK_RD(src)                              (((src) & 0x00000004)>>2)
#define DED2MASK_WR(src)                         (((u32)(src)<<2) & 0x00000004)
#define DED2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields DED1Mask    */
#define DED1MASK_WIDTH                                                        1
#define DED1MASK_SHIFT                                                        1
#define DED1MASK_MASK                                                0x00000002
#define DED1MASK_RD(src)                              (((src) & 0x00000002)>>1)
#define DED1MASK_WR(src)                         (((u32)(src)<<1) & 0x00000002)
#define DED1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields DED0Mask    */
#define DED0MASK_WIDTH                                                        1
#define DED0MASK_SHIFT                                                        0
#define DED0MASK_MASK                                                0x00000001
#define DED0MASK_RD(src)                                 (((src) & 0x00000001))
#define DED0MASK_WR(src)                            (((u32)(src)) & 0x00000001)
#define DED0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRH  */
/*       Fields DED63    */
#define DED63_WIDTH                                                           1
#define DED63_SHIFT                                                          31
#define DED63_MASK                                                   0x80000000
#define DED63_RD(src)                                (((src) & 0x80000000)>>31)
#define DED63_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define DED63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields DED62    */
#define DED62_WIDTH                                                           1
#define DED62_SHIFT                                                          30
#define DED62_MASK                                                   0x40000000
#define DED62_RD(src)                                (((src) & 0x40000000)>>30)
#define DED62_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define DED62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields DED61    */
#define DED61_WIDTH                                                           1
#define DED61_SHIFT                                                          29
#define DED61_MASK                                                   0x20000000
#define DED61_RD(src)                                (((src) & 0x20000000)>>29)
#define DED61_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define DED61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields DED60    */
#define DED60_WIDTH                                                           1
#define DED60_SHIFT                                                          28
#define DED60_MASK                                                   0x10000000
#define DED60_RD(src)                                (((src) & 0x10000000)>>28)
#define DED60_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define DED60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields DED59    */
#define DED59_WIDTH                                                           1
#define DED59_SHIFT                                                          27
#define DED59_MASK                                                   0x08000000
#define DED59_RD(src)                                (((src) & 0x08000000)>>27)
#define DED59_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define DED59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields DED58    */
#define DED58_WIDTH                                                           1
#define DED58_SHIFT                                                          26
#define DED58_MASK                                                   0x04000000
#define DED58_RD(src)                                (((src) & 0x04000000)>>26)
#define DED58_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define DED58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DED57    */
#define DED57_WIDTH                                                           1
#define DED57_SHIFT                                                          25
#define DED57_MASK                                                   0x02000000
#define DED57_RD(src)                                (((src) & 0x02000000)>>25)
#define DED57_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DED57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields DED56    */
#define DED56_WIDTH                                                           1
#define DED56_SHIFT                                                          24
#define DED56_MASK                                                   0x01000000
#define DED56_RD(src)                                (((src) & 0x01000000)>>24)
#define DED56_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define DED56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields DED55    */
#define DED55_WIDTH                                                           1
#define DED55_SHIFT                                                          23
#define DED55_MASK                                                   0x00800000
#define DED55_RD(src)                                (((src) & 0x00800000)>>23)
#define DED55_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define DED55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields DED54    */
#define DED54_WIDTH                                                           1
#define DED54_SHIFT                                                          22
#define DED54_MASK                                                   0x00400000
#define DED54_RD(src)                                (((src) & 0x00400000)>>22)
#define DED54_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define DED54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DED53    */
#define DED53_WIDTH                                                           1
#define DED53_SHIFT                                                          21
#define DED53_MASK                                                   0x00200000
#define DED53_RD(src)                                (((src) & 0x00200000)>>21)
#define DED53_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define DED53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields DED52    */
#define DED52_WIDTH                                                           1
#define DED52_SHIFT                                                          20
#define DED52_MASK                                                   0x00100000
#define DED52_RD(src)                                (((src) & 0x00100000)>>20)
#define DED52_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define DED52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields DED51    */
#define DED51_WIDTH                                                           1
#define DED51_SHIFT                                                          19
#define DED51_MASK                                                   0x00080000
#define DED51_RD(src)                                (((src) & 0x00080000)>>19)
#define DED51_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define DED51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields DED50    */
#define DED50_WIDTH                                                           1
#define DED50_SHIFT                                                          18
#define DED50_MASK                                                   0x00040000
#define DED50_RD(src)                                (((src) & 0x00040000)>>18)
#define DED50_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define DED50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields DED49    */
#define DED49_WIDTH                                                           1
#define DED49_SHIFT                                                          17
#define DED49_MASK                                                   0x00020000
#define DED49_RD(src)                                (((src) & 0x00020000)>>17)
#define DED49_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define DED49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields DED48    */
#define DED48_WIDTH                                                           1
#define DED48_SHIFT                                                          16
#define DED48_MASK                                                   0x00010000
#define DED48_RD(src)                                (((src) & 0x00010000)>>16)
#define DED48_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define DED48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields DED47    */
#define DED47_WIDTH                                                           1
#define DED47_SHIFT                                                          15
#define DED47_MASK                                                   0x00008000
#define DED47_RD(src)                                (((src) & 0x00008000)>>15)
#define DED47_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define DED47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields DED46    */
#define DED46_WIDTH                                                           1
#define DED46_SHIFT                                                          14
#define DED46_MASK                                                   0x00004000
#define DED46_RD(src)                                (((src) & 0x00004000)>>14)
#define DED46_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define DED46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields DED45    */
#define DED45_WIDTH                                                           1
#define DED45_SHIFT                                                          13
#define DED45_MASK                                                   0x00002000
#define DED45_RD(src)                                (((src) & 0x00002000)>>13)
#define DED45_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define DED45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields DED44    */
#define DED44_WIDTH                                                           1
#define DED44_SHIFT                                                          12
#define DED44_MASK                                                   0x00001000
#define DED44_RD(src)                                (((src) & 0x00001000)>>12)
#define DED44_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define DED44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields DED43    */
#define DED43_WIDTH                                                           1
#define DED43_SHIFT                                                          11
#define DED43_MASK                                                   0x00000800
#define DED43_RD(src)                                (((src) & 0x00000800)>>11)
#define DED43_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define DED43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields DED42    */
#define DED42_WIDTH                                                           1
#define DED42_SHIFT                                                          10
#define DED42_MASK                                                   0x00000400
#define DED42_RD(src)                                (((src) & 0x00000400)>>10)
#define DED42_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define DED42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields DED41    */
#define DED41_WIDTH                                                           1
#define DED41_SHIFT                                                           9
#define DED41_MASK                                                   0x00000200
#define DED41_RD(src)                                 (((src) & 0x00000200)>>9)
#define DED41_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define DED41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields DED40    */
#define DED40_WIDTH                                                           1
#define DED40_SHIFT                                                           8
#define DED40_MASK                                                   0x00000100
#define DED40_RD(src)                                 (((src) & 0x00000100)>>8)
#define DED40_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define DED40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields DED39    */
#define DED39_WIDTH                                                           1
#define DED39_SHIFT                                                           7
#define DED39_MASK                                                   0x00000080
#define DED39_RD(src)                                 (((src) & 0x00000080)>>7)
#define DED39_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DED39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields DED38    */
#define DED38_WIDTH                                                           1
#define DED38_SHIFT                                                           6
#define DED38_MASK                                                   0x00000040
#define DED38_RD(src)                                 (((src) & 0x00000040)>>6)
#define DED38_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define DED38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DED37    */
#define DED37_WIDTH                                                           1
#define DED37_SHIFT                                                           5
#define DED37_MASK                                                   0x00000020
#define DED37_RD(src)                                 (((src) & 0x00000020)>>5)
#define DED37_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define DED37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields DED36    */
#define DED36_WIDTH                                                           1
#define DED36_SHIFT                                                           4
#define DED36_MASK                                                   0x00000010
#define DED36_RD(src)                                 (((src) & 0x00000010)>>4)
#define DED36_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define DED36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields DED35    */
#define DED35_WIDTH                                                           1
#define DED35_SHIFT                                                           3
#define DED35_MASK                                                   0x00000008
#define DED35_RD(src)                                 (((src) & 0x00000008)>>3)
#define DED35_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define DED35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED34    */
#define DED34_WIDTH                                                           1
#define DED34_SHIFT                                                           2
#define DED34_MASK                                                   0x00000004
#define DED34_RD(src)                                 (((src) & 0x00000004)>>2)
#define DED34_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define DED34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DED33    */
#define DED33_WIDTH                                                           1
#define DED33_SHIFT                                                           1
#define DED33_MASK                                                   0x00000002
#define DED33_RD(src)                                 (((src) & 0x00000002)>>1)
#define DED33_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define DED33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DED32    */
#define DED32_WIDTH                                                           1
#define DED32_SHIFT                                                           0
#define DED32_MASK                                                   0x00000001
#define DED32_RD(src)                                    (((src) & 0x00000001))
#define DED32_WR(src)                               (((u32)(src)) & 0x00000001)
#define DED32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRHMask      */
/*    Mask Register Fields DED63Mask    */
#define DED63MASK_WIDTH                                                       1
#define DED63MASK_SHIFT                                                      31
#define DED63MASK_MASK                                               0x80000000
#define DED63MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define DED63MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define DED63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields DED62Mask    */
#define DED62MASK_WIDTH                                                       1
#define DED62MASK_SHIFT                                                      30
#define DED62MASK_MASK                                               0x40000000
#define DED62MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define DED62MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define DED62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields DED61Mask    */
#define DED61MASK_WIDTH                                                       1
#define DED61MASK_SHIFT                                                      29
#define DED61MASK_MASK                                               0x20000000
#define DED61MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define DED61MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define DED61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields DED60Mask    */
#define DED60MASK_WIDTH                                                       1
#define DED60MASK_SHIFT                                                      28
#define DED60MASK_MASK                                               0x10000000
#define DED60MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define DED60MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define DED60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields DED59Mask    */
#define DED59MASK_WIDTH                                                       1
#define DED59MASK_SHIFT                                                      27
#define DED59MASK_MASK                                               0x08000000
#define DED59MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define DED59MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define DED59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields DED58Mask    */
#define DED58MASK_WIDTH                                                       1
#define DED58MASK_SHIFT                                                      26
#define DED58MASK_MASK                                               0x04000000
#define DED58MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define DED58MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define DED58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields DED57Mask    */
#define DED57MASK_WIDTH                                                       1
#define DED57MASK_SHIFT                                                      25
#define DED57MASK_MASK                                               0x02000000
#define DED57MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define DED57MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define DED57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields DED56Mask    */
#define DED56MASK_WIDTH                                                       1
#define DED56MASK_SHIFT                                                      24
#define DED56MASK_MASK                                               0x01000000
#define DED56MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define DED56MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define DED56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields DED55Mask    */
#define DED55MASK_WIDTH                                                       1
#define DED55MASK_SHIFT                                                      23
#define DED55MASK_MASK                                               0x00800000
#define DED55MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define DED55MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define DED55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields DED54Mask    */
#define DED54MASK_WIDTH                                                       1
#define DED54MASK_SHIFT                                                      22
#define DED54MASK_MASK                                               0x00400000
#define DED54MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define DED54MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define DED54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields DED53Mask    */
#define DED53MASK_WIDTH                                                       1
#define DED53MASK_SHIFT                                                      21
#define DED53MASK_MASK                                               0x00200000
#define DED53MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define DED53MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define DED53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields DED52Mask    */
#define DED52MASK_WIDTH                                                       1
#define DED52MASK_SHIFT                                                      20
#define DED52MASK_MASK                                               0x00100000
#define DED52MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define DED52MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define DED52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields DED51Mask    */
#define DED51MASK_WIDTH                                                       1
#define DED51MASK_SHIFT                                                      19
#define DED51MASK_MASK                                               0x00080000
#define DED51MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define DED51MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define DED51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields DED50Mask    */
#define DED50MASK_WIDTH                                                       1
#define DED50MASK_SHIFT                                                      18
#define DED50MASK_MASK                                               0x00040000
#define DED50MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define DED50MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define DED50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields DED49Mask    */
#define DED49MASK_WIDTH                                                       1
#define DED49MASK_SHIFT                                                      17
#define DED49MASK_MASK                                               0x00020000
#define DED49MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define DED49MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define DED49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields DED48Mask    */
#define DED48MASK_WIDTH                                                       1
#define DED48MASK_SHIFT                                                      16
#define DED48MASK_MASK                                               0x00010000
#define DED48MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define DED48MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define DED48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields DED47Mask    */
#define DED47MASK_WIDTH                                                       1
#define DED47MASK_SHIFT                                                      15
#define DED47MASK_MASK                                               0x00008000
#define DED47MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define DED47MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define DED47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields DED46Mask    */
#define DED46MASK_WIDTH                                                       1
#define DED46MASK_SHIFT                                                      14
#define DED46MASK_MASK                                               0x00004000
#define DED46MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define DED46MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define DED46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields DED45Mask    */
#define DED45MASK_WIDTH                                                       1
#define DED45MASK_SHIFT                                                      13
#define DED45MASK_MASK                                               0x00002000
#define DED45MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define DED45MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define DED45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields DED44Mask    */
#define DED44MASK_WIDTH                                                       1
#define DED44MASK_SHIFT                                                      12
#define DED44MASK_MASK                                               0x00001000
#define DED44MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define DED44MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define DED44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields DED43Mask    */
#define DED43MASK_WIDTH                                                       1
#define DED43MASK_SHIFT                                                      11
#define DED43MASK_MASK                                               0x00000800
#define DED43MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define DED43MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define DED43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields DED42Mask    */
#define DED42MASK_WIDTH                                                       1
#define DED42MASK_SHIFT                                                      10
#define DED42MASK_MASK                                               0x00000400
#define DED42MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define DED42MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define DED42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields DED41Mask    */
#define DED41MASK_WIDTH                                                       1
#define DED41MASK_SHIFT                                                       9
#define DED41MASK_MASK                                               0x00000200
#define DED41MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define DED41MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define DED41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields DED40Mask    */
#define DED40MASK_WIDTH                                                       1
#define DED40MASK_SHIFT                                                       8
#define DED40MASK_MASK                                               0x00000100
#define DED40MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define DED40MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define DED40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields DED39Mask    */
#define DED39MASK_WIDTH                                                       1
#define DED39MASK_SHIFT                                                       7
#define DED39MASK_MASK                                               0x00000080
#define DED39MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define DED39MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define DED39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields DED38Mask    */
#define DED38MASK_WIDTH                                                       1
#define DED38MASK_SHIFT                                                       6
#define DED38MASK_MASK                                               0x00000040
#define DED38MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define DED38MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define DED38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields DED37Mask    */
#define DED37MASK_WIDTH                                                       1
#define DED37MASK_SHIFT                                                       5
#define DED37MASK_MASK                                               0x00000020
#define DED37MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define DED37MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define DED37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields DED36Mask    */
#define DED36MASK_WIDTH                                                       1
#define DED36MASK_SHIFT                                                       4
#define DED36MASK_MASK                                               0x00000010
#define DED36MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define DED36MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define DED36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields DED35Mask    */
#define DED35MASK_WIDTH                                                       1
#define DED35MASK_SHIFT                                                       3
#define DED35MASK_MASK                                               0x00000008
#define DED35MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define DED35MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define DED35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields DED34Mask    */
#define DED34MASK_WIDTH                                                       1
#define DED34MASK_SHIFT                                                       2
#define DED34MASK_MASK                                               0x00000004
#define DED34MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define DED34MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define DED34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields DED33Mask    */
#define DED33MASK_WIDTH                                                       1
#define DED33MASK_SHIFT                                                       1
#define DED33MASK_MASK                                               0x00000002
#define DED33MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define DED33MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define DED33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields DED32Mask    */
#define DED32MASK_WIDTH                                                       1
#define DED32MASK_SHIFT                                                       0
#define DED32MASK_MASK                                               0x00000001
#define DED32MASK_RD(src)                                (((src) & 0x00000001))
#define DED32MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define DED32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRL */
/*       Fields MDED31   */
#define MDED31_WIDTH                                                          1
#define MDED31_SHIFT                                                         31
#define MDED31_MASK                                                  0x80000000
#define MDED31_RD(src)                               (((src) & 0x80000000)>>31)
#define MDED31_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MDED31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MDED30   */
#define MDED30_WIDTH                                                          1
#define MDED30_SHIFT                                                         30
#define MDED30_MASK                                                  0x40000000
#define MDED30_RD(src)                               (((src) & 0x40000000)>>30)
#define MDED30_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MDED30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MDED29   */
#define MDED29_WIDTH                                                          1
#define MDED29_SHIFT                                                         29
#define MDED29_MASK                                                  0x20000000
#define MDED29_RD(src)                               (((src) & 0x20000000)>>29)
#define MDED29_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MDED29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MDED28   */
#define MDED28_WIDTH                                                          1
#define MDED28_SHIFT                                                         28
#define MDED28_MASK                                                  0x10000000
#define MDED28_RD(src)                               (((src) & 0x10000000)>>28)
#define MDED28_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MDED28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MDED27   */
#define MDED27_WIDTH                                                          1
#define MDED27_SHIFT                                                         27
#define MDED27_MASK                                                  0x08000000
#define MDED27_RD(src)                               (((src) & 0x08000000)>>27)
#define MDED27_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MDED27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MDED26   */
#define MDED26_WIDTH                                                          1
#define MDED26_SHIFT                                                         26
#define MDED26_MASK                                                  0x04000000
#define MDED26_RD(src)                               (((src) & 0x04000000)>>26)
#define MDED26_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MDED26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MDED25   */
#define MDED25_WIDTH                                                          1
#define MDED25_SHIFT                                                         25
#define MDED25_MASK                                                  0x02000000
#define MDED25_RD(src)                               (((src) & 0x02000000)>>25)
#define MDED25_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MDED25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MDED24   */
#define MDED24_WIDTH                                                          1
#define MDED24_SHIFT                                                         24
#define MDED24_MASK                                                  0x01000000
#define MDED24_RD(src)                               (((src) & 0x01000000)>>24)
#define MDED24_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MDED24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MDED23   */
#define MDED23_WIDTH                                                          1
#define MDED23_SHIFT                                                         23
#define MDED23_MASK                                                  0x00800000
#define MDED23_RD(src)                               (((src) & 0x00800000)>>23)
#define MDED23_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MDED23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MDED22   */
#define MDED22_WIDTH                                                          1
#define MDED22_SHIFT                                                         22
#define MDED22_MASK                                                  0x00400000
#define MDED22_RD(src)                               (((src) & 0x00400000)>>22)
#define MDED22_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MDED22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MDED21   */
#define MDED21_WIDTH                                                          1
#define MDED21_SHIFT                                                         21
#define MDED21_MASK                                                  0x00200000
#define MDED21_RD(src)                               (((src) & 0x00200000)>>21)
#define MDED21_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MDED21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MDED20   */
#define MDED20_WIDTH                                                          1
#define MDED20_SHIFT                                                         20
#define MDED20_MASK                                                  0x00100000
#define MDED20_RD(src)                               (((src) & 0x00100000)>>20)
#define MDED20_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MDED20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MDED19   */
#define MDED19_WIDTH                                                          1
#define MDED19_SHIFT                                                         19
#define MDED19_MASK                                                  0x00080000
#define MDED19_RD(src)                               (((src) & 0x00080000)>>19)
#define MDED19_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MDED19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MDED18   */
#define MDED18_WIDTH                                                          1
#define MDED18_SHIFT                                                         18
#define MDED18_MASK                                                  0x00040000
#define MDED18_RD(src)                               (((src) & 0x00040000)>>18)
#define MDED18_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MDED18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MDED17   */
#define MDED17_WIDTH                                                          1
#define MDED17_SHIFT                                                         17
#define MDED17_MASK                                                  0x00020000
#define MDED17_RD(src)                               (((src) & 0x00020000)>>17)
#define MDED17_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MDED17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MDED16   */
#define MDED16_WIDTH                                                          1
#define MDED16_SHIFT                                                         16
#define MDED16_MASK                                                  0x00010000
#define MDED16_RD(src)                               (((src) & 0x00010000)>>16)
#define MDED16_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MDED16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MDED15   */
#define MDED15_WIDTH                                                          1
#define MDED15_SHIFT                                                         15
#define MDED15_MASK                                                  0x00008000
#define MDED15_RD(src)                               (((src) & 0x00008000)>>15)
#define MDED15_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MDED15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MDED14   */
#define MDED14_WIDTH                                                          1
#define MDED14_SHIFT                                                         14
#define MDED14_MASK                                                  0x00004000
#define MDED14_RD(src)                               (((src) & 0x00004000)>>14)
#define MDED14_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MDED14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MDED13   */
#define MDED13_WIDTH                                                          1
#define MDED13_SHIFT                                                         13
#define MDED13_MASK                                                  0x00002000
#define MDED13_RD(src)                               (((src) & 0x00002000)>>13)
#define MDED13_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MDED13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MDED12   */
#define MDED12_WIDTH                                                          1
#define MDED12_SHIFT                                                         12
#define MDED12_MASK                                                  0x00001000
#define MDED12_RD(src)                               (((src) & 0x00001000)>>12)
#define MDED12_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MDED12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MDED11   */
#define MDED11_WIDTH                                                          1
#define MDED11_SHIFT                                                         11
#define MDED11_MASK                                                  0x00000800
#define MDED11_RD(src)                               (((src) & 0x00000800)>>11)
#define MDED11_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MDED11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MDED10   */
#define MDED10_WIDTH                                                          1
#define MDED10_SHIFT                                                         10
#define MDED10_MASK                                                  0x00000400
#define MDED10_RD(src)                               (((src) & 0x00000400)>>10)
#define MDED10_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MDED10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MDED9    */
#define MDED9_WIDTH                                                           1
#define MDED9_SHIFT                                                           9
#define MDED9_MASK                                                   0x00000200
#define MDED9_RD(src)                                 (((src) & 0x00000200)>>9)
#define MDED9_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define MDED9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MDED8    */
#define MDED8_WIDTH                                                           1
#define MDED8_SHIFT                                                           8
#define MDED8_MASK                                                   0x00000100
#define MDED8_RD(src)                                 (((src) & 0x00000100)>>8)
#define MDED8_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define MDED8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MDED7    */
#define MDED7_WIDTH                                                           1
#define MDED7_SHIFT                                                           7
#define MDED7_MASK                                                   0x00000080
#define MDED7_RD(src)                                 (((src) & 0x00000080)>>7)
#define MDED7_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define MDED7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MDED6    */
#define MDED6_WIDTH                                                           1
#define MDED6_SHIFT                                                           6
#define MDED6_MASK                                                   0x00000040
#define MDED6_RD(src)                                 (((src) & 0x00000040)>>6)
#define MDED6_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define MDED6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MDED5    */
#define MDED5_WIDTH                                                           1
#define MDED5_SHIFT                                                           5
#define MDED5_MASK                                                   0x00000020
#define MDED5_RD(src)                                 (((src) & 0x00000020)>>5)
#define MDED5_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define MDED5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MDED4    */
#define MDED4_WIDTH                                                           1
#define MDED4_SHIFT                                                           4
#define MDED4_MASK                                                   0x00000010
#define MDED4_RD(src)                                 (((src) & 0x00000010)>>4)
#define MDED4_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define MDED4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED3    */
#define MDED3_WIDTH                                                           1
#define MDED3_SHIFT                                                           3
#define MDED3_MASK                                                   0x00000008
#define MDED3_RD(src)                                 (((src) & 0x00000008)>>3)
#define MDED3_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define MDED3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MDED2    */
#define MDED2_WIDTH                                                           1
#define MDED2_SHIFT                                                           2
#define MDED2_MASK                                                   0x00000004
#define MDED2_RD(src)                                 (((src) & 0x00000004)>>2)
#define MDED2_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define MDED2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MDED1    */
#define MDED1_WIDTH                                                           1
#define MDED1_SHIFT                                                           1
#define MDED1_MASK                                                   0x00000002
#define MDED1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MDED1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MDED1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MDED0    */
#define MDED0_WIDTH                                                           1
#define MDED0_SHIFT                                                           0
#define MDED0_MASK                                                   0x00000001
#define MDED0_RD(src)                                    (((src) & 0x00000001))
#define MDED0_WR(src)                               (((u32)(src)) & 0x00000001)
#define MDED0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRLMask     */
/*    Mask Register Fields MDED31Mask    */
#define MDED31MASK_WIDTH                                                      1
#define MDED31MASK_SHIFT                                                     31
#define MDED31MASK_MASK                                              0x80000000
#define MDED31MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MDED31MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MDED31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MDED30Mask    */
#define MDED30MASK_WIDTH                                                      1
#define MDED30MASK_SHIFT                                                     30
#define MDED30MASK_MASK                                              0x40000000
#define MDED30MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MDED30MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MDED30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MDED29Mask    */
#define MDED29MASK_WIDTH                                                      1
#define MDED29MASK_SHIFT                                                     29
#define MDED29MASK_MASK                                              0x20000000
#define MDED29MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MDED29MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MDED29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MDED28Mask    */
#define MDED28MASK_WIDTH                                                      1
#define MDED28MASK_SHIFT                                                     28
#define MDED28MASK_MASK                                              0x10000000
#define MDED28MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MDED28MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MDED28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MDED27Mask    */
#define MDED27MASK_WIDTH                                                      1
#define MDED27MASK_SHIFT                                                     27
#define MDED27MASK_MASK                                              0x08000000
#define MDED27MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MDED27MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MDED27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MDED26Mask    */
#define MDED26MASK_WIDTH                                                      1
#define MDED26MASK_SHIFT                                                     26
#define MDED26MASK_MASK                                              0x04000000
#define MDED26MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MDED26MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MDED26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MDED25Mask    */
#define MDED25MASK_WIDTH                                                      1
#define MDED25MASK_SHIFT                                                     25
#define MDED25MASK_MASK                                              0x02000000
#define MDED25MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MDED25MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MDED25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MDED24Mask    */
#define MDED24MASK_WIDTH                                                      1
#define MDED24MASK_SHIFT                                                     24
#define MDED24MASK_MASK                                              0x01000000
#define MDED24MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MDED24MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MDED24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MDED23Mask    */
#define MDED23MASK_WIDTH                                                      1
#define MDED23MASK_SHIFT                                                     23
#define MDED23MASK_MASK                                              0x00800000
#define MDED23MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MDED23MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MDED23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MDED22Mask    */
#define MDED22MASK_WIDTH                                                      1
#define MDED22MASK_SHIFT                                                     22
#define MDED22MASK_MASK                                              0x00400000
#define MDED22MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MDED22MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MDED22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MDED21Mask    */
#define MDED21MASK_WIDTH                                                      1
#define MDED21MASK_SHIFT                                                     21
#define MDED21MASK_MASK                                              0x00200000
#define MDED21MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MDED21MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MDED21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MDED20Mask    */
#define MDED20MASK_WIDTH                                                      1
#define MDED20MASK_SHIFT                                                     20
#define MDED20MASK_MASK                                              0x00100000
#define MDED20MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MDED20MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MDED20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MDED19Mask    */
#define MDED19MASK_WIDTH                                                      1
#define MDED19MASK_SHIFT                                                     19
#define MDED19MASK_MASK                                              0x00080000
#define MDED19MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MDED19MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MDED19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MDED18Mask    */
#define MDED18MASK_WIDTH                                                      1
#define MDED18MASK_SHIFT                                                     18
#define MDED18MASK_MASK                                              0x00040000
#define MDED18MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MDED18MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MDED18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MDED17Mask    */
#define MDED17MASK_WIDTH                                                      1
#define MDED17MASK_SHIFT                                                     17
#define MDED17MASK_MASK                                              0x00020000
#define MDED17MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MDED17MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MDED17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MDED16Mask    */
#define MDED16MASK_WIDTH                                                      1
#define MDED16MASK_SHIFT                                                     16
#define MDED16MASK_MASK                                              0x00010000
#define MDED16MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MDED16MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MDED16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MDED15Mask    */
#define MDED15MASK_WIDTH                                                      1
#define MDED15MASK_SHIFT                                                     15
#define MDED15MASK_MASK                                              0x00008000
#define MDED15MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MDED15MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MDED15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MDED14Mask    */
#define MDED14MASK_WIDTH                                                      1
#define MDED14MASK_SHIFT                                                     14
#define MDED14MASK_MASK                                              0x00004000
#define MDED14MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MDED14MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MDED14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MDED13Mask    */
#define MDED13MASK_WIDTH                                                      1
#define MDED13MASK_SHIFT                                                     13
#define MDED13MASK_MASK                                              0x00002000
#define MDED13MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MDED13MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MDED13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MDED12Mask    */
#define MDED12MASK_WIDTH                                                      1
#define MDED12MASK_SHIFT                                                     12
#define MDED12MASK_MASK                                              0x00001000
#define MDED12MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MDED12MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MDED12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MDED11Mask    */
#define MDED11MASK_WIDTH                                                      1
#define MDED11MASK_SHIFT                                                     11
#define MDED11MASK_MASK                                              0x00000800
#define MDED11MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MDED11MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MDED11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MDED10Mask    */
#define MDED10MASK_WIDTH                                                      1
#define MDED10MASK_SHIFT                                                     10
#define MDED10MASK_MASK                                              0x00000400
#define MDED10MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MDED10MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MDED10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MDED9Mask    */
#define MDED9MASK_WIDTH                                                       1
#define MDED9MASK_SHIFT                                                       9
#define MDED9MASK_MASK                                               0x00000200
#define MDED9MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define MDED9MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define MDED9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MDED8Mask    */
#define MDED8MASK_WIDTH                                                       1
#define MDED8MASK_SHIFT                                                       8
#define MDED8MASK_MASK                                               0x00000100
#define MDED8MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define MDED8MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define MDED8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MDED7Mask    */
#define MDED7MASK_WIDTH                                                       1
#define MDED7MASK_SHIFT                                                       7
#define MDED7MASK_MASK                                               0x00000080
#define MDED7MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define MDED7MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define MDED7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MDED6Mask    */
#define MDED6MASK_WIDTH                                                       1
#define MDED6MASK_SHIFT                                                       6
#define MDED6MASK_MASK                                               0x00000040
#define MDED6MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define MDED6MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define MDED6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MDED5Mask    */
#define MDED5MASK_WIDTH                                                       1
#define MDED5MASK_SHIFT                                                       5
#define MDED5MASK_MASK                                               0x00000020
#define MDED5MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define MDED5MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define MDED5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MDED4Mask    */
#define MDED4MASK_WIDTH                                                       1
#define MDED4MASK_SHIFT                                                       4
#define MDED4MASK_MASK                                               0x00000010
#define MDED4MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define MDED4MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define MDED4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MDED3Mask    */
#define MDED3MASK_WIDTH                                                       1
#define MDED3MASK_SHIFT                                                       3
#define MDED3MASK_MASK                                               0x00000008
#define MDED3MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define MDED3MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define MDED3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MDED2Mask    */
#define MDED2MASK_WIDTH                                                       1
#define MDED2MASK_SHIFT                                                       2
#define MDED2MASK_MASK                                               0x00000004
#define MDED2MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define MDED2MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define MDED2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MDED1Mask    */
#define MDED1MASK_WIDTH                                                       1
#define MDED1MASK_SHIFT                                                       1
#define MDED1MASK_MASK                                               0x00000002
#define MDED1MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define MDED1MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define MDED1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MDED0Mask    */
#define MDED0MASK_WIDTH                                                       1
#define MDED0MASK_SHIFT                                                       0
#define MDED0MASK_MASK                                               0x00000001
#define MDED0MASK_RD(src)                                (((src) & 0x00000001))
#define MDED0MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define MDED0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRH */
/*       Fields MDED63   */
#define MDED63_WIDTH                                                          1
#define MDED63_SHIFT                                                         31
#define MDED63_MASK                                                  0x80000000
#define MDED63_RD(src)                               (((src) & 0x80000000)>>31)
#define MDED63_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MDED63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MDED62   */
#define MDED62_WIDTH                                                          1
#define MDED62_SHIFT                                                         30
#define MDED62_MASK                                                  0x40000000
#define MDED62_RD(src)                               (((src) & 0x40000000)>>30)
#define MDED62_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MDED62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MDED61   */
#define MDED61_WIDTH                                                          1
#define MDED61_SHIFT                                                         29
#define MDED61_MASK                                                  0x20000000
#define MDED61_RD(src)                               (((src) & 0x20000000)>>29)
#define MDED61_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MDED61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MDED60   */
#define MDED60_WIDTH                                                          1
#define MDED60_SHIFT                                                         28
#define MDED60_MASK                                                  0x10000000
#define MDED60_RD(src)                               (((src) & 0x10000000)>>28)
#define MDED60_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MDED60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MDED59   */
#define MDED59_WIDTH                                                          1
#define MDED59_SHIFT                                                         27
#define MDED59_MASK                                                  0x08000000
#define MDED59_RD(src)                               (((src) & 0x08000000)>>27)
#define MDED59_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MDED59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MDED58   */
#define MDED58_WIDTH                                                          1
#define MDED58_SHIFT                                                         26
#define MDED58_MASK                                                  0x04000000
#define MDED58_RD(src)                               (((src) & 0x04000000)>>26)
#define MDED58_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MDED58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MDED57   */
#define MDED57_WIDTH                                                          1
#define MDED57_SHIFT                                                         25
#define MDED57_MASK                                                  0x02000000
#define MDED57_RD(src)                               (((src) & 0x02000000)>>25)
#define MDED57_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MDED57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MDED56   */
#define MDED56_WIDTH                                                          1
#define MDED56_SHIFT                                                         24
#define MDED56_MASK                                                  0x01000000
#define MDED56_RD(src)                               (((src) & 0x01000000)>>24)
#define MDED56_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MDED56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MDED55   */
#define MDED55_WIDTH                                                          1
#define MDED55_SHIFT                                                         23
#define MDED55_MASK                                                  0x00800000
#define MDED55_RD(src)                               (((src) & 0x00800000)>>23)
#define MDED55_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MDED55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MDED54   */
#define MDED54_WIDTH                                                          1
#define MDED54_SHIFT                                                         22
#define MDED54_MASK                                                  0x00400000
#define MDED54_RD(src)                               (((src) & 0x00400000)>>22)
#define MDED54_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MDED54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MDED53   */
#define MDED53_WIDTH                                                          1
#define MDED53_SHIFT                                                         21
#define MDED53_MASK                                                  0x00200000
#define MDED53_RD(src)                               (((src) & 0x00200000)>>21)
#define MDED53_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MDED53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MDED52   */
#define MDED52_WIDTH                                                          1
#define MDED52_SHIFT                                                         20
#define MDED52_MASK                                                  0x00100000
#define MDED52_RD(src)                               (((src) & 0x00100000)>>20)
#define MDED52_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MDED52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MDED51   */
#define MDED51_WIDTH                                                          1
#define MDED51_SHIFT                                                         19
#define MDED51_MASK                                                  0x00080000
#define MDED51_RD(src)                               (((src) & 0x00080000)>>19)
#define MDED51_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MDED51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MDED50   */
#define MDED50_WIDTH                                                          1
#define MDED50_SHIFT                                                         18
#define MDED50_MASK                                                  0x00040000
#define MDED50_RD(src)                               (((src) & 0x00040000)>>18)
#define MDED50_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MDED50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MDED49   */
#define MDED49_WIDTH                                                          1
#define MDED49_SHIFT                                                         17
#define MDED49_MASK                                                  0x00020000
#define MDED49_RD(src)                               (((src) & 0x00020000)>>17)
#define MDED49_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MDED49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MDED48   */
#define MDED48_WIDTH                                                          1
#define MDED48_SHIFT                                                         16
#define MDED48_MASK                                                  0x00010000
#define MDED48_RD(src)                               (((src) & 0x00010000)>>16)
#define MDED48_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MDED48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MDED47   */
#define MDED47_WIDTH                                                          1
#define MDED47_SHIFT                                                         15
#define MDED47_MASK                                                  0x00008000
#define MDED47_RD(src)                               (((src) & 0x00008000)>>15)
#define MDED47_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MDED47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MDED46   */
#define MDED46_WIDTH                                                          1
#define MDED46_SHIFT                                                         14
#define MDED46_MASK                                                  0x00004000
#define MDED46_RD(src)                               (((src) & 0x00004000)>>14)
#define MDED46_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MDED46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MDED45   */
#define MDED45_WIDTH                                                          1
#define MDED45_SHIFT                                                         13
#define MDED45_MASK                                                  0x00002000
#define MDED45_RD(src)                               (((src) & 0x00002000)>>13)
#define MDED45_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MDED45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MDED44   */
#define MDED44_WIDTH                                                          1
#define MDED44_SHIFT                                                         12
#define MDED44_MASK                                                  0x00001000
#define MDED44_RD(src)                               (((src) & 0x00001000)>>12)
#define MDED44_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MDED44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MDED43   */
#define MDED43_WIDTH                                                          1
#define MDED43_SHIFT                                                         11
#define MDED43_MASK                                                  0x00000800
#define MDED43_RD(src)                               (((src) & 0x00000800)>>11)
#define MDED43_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MDED43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MDED42   */
#define MDED42_WIDTH                                                          1
#define MDED42_SHIFT                                                         10
#define MDED42_MASK                                                  0x00000400
#define MDED42_RD(src)                               (((src) & 0x00000400)>>10)
#define MDED42_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MDED42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MDED41   */
#define MDED41_WIDTH                                                          1
#define MDED41_SHIFT                                                          9
#define MDED41_MASK                                                  0x00000200
#define MDED41_RD(src)                                (((src) & 0x00000200)>>9)
#define MDED41_WR(src)                           (((u32)(src)<<9) & 0x00000200)
#define MDED41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MDED40   */
#define MDED40_WIDTH                                                          1
#define MDED40_SHIFT                                                          8
#define MDED40_MASK                                                  0x00000100
#define MDED40_RD(src)                                (((src) & 0x00000100)>>8)
#define MDED40_WR(src)                           (((u32)(src)<<8) & 0x00000100)
#define MDED40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MDED39   */
#define MDED39_WIDTH                                                          1
#define MDED39_SHIFT                                                          7
#define MDED39_MASK                                                  0x00000080
#define MDED39_RD(src)                                (((src) & 0x00000080)>>7)
#define MDED39_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define MDED39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MDED38   */
#define MDED38_WIDTH                                                          1
#define MDED38_SHIFT                                                          6
#define MDED38_MASK                                                  0x00000040
#define MDED38_RD(src)                                (((src) & 0x00000040)>>6)
#define MDED38_WR(src)                           (((u32)(src)<<6) & 0x00000040)
#define MDED38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MDED37   */
#define MDED37_WIDTH                                                          1
#define MDED37_SHIFT                                                          5
#define MDED37_MASK                                                  0x00000020
#define MDED37_RD(src)                                (((src) & 0x00000020)>>5)
#define MDED37_WR(src)                           (((u32)(src)<<5) & 0x00000020)
#define MDED37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MDED36   */
#define MDED36_WIDTH                                                          1
#define MDED36_SHIFT                                                          4
#define MDED36_MASK                                                  0x00000010
#define MDED36_RD(src)                                (((src) & 0x00000010)>>4)
#define MDED36_WR(src)                           (((u32)(src)<<4) & 0x00000010)
#define MDED36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED35   */
#define MDED35_WIDTH                                                          1
#define MDED35_SHIFT                                                          3
#define MDED35_MASK                                                  0x00000008
#define MDED35_RD(src)                                (((src) & 0x00000008)>>3)
#define MDED35_WR(src)                           (((u32)(src)<<3) & 0x00000008)
#define MDED35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MDED34   */
#define MDED34_WIDTH                                                          1
#define MDED34_SHIFT                                                          2
#define MDED34_MASK                                                  0x00000004
#define MDED34_RD(src)                                (((src) & 0x00000004)>>2)
#define MDED34_WR(src)                           (((u32)(src)<<2) & 0x00000004)
#define MDED34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MDED33   */
#define MDED33_WIDTH                                                          1
#define MDED33_SHIFT                                                          1
#define MDED33_MASK                                                  0x00000002
#define MDED33_RD(src)                                (((src) & 0x00000002)>>1)
#define MDED33_WR(src)                           (((u32)(src)<<1) & 0x00000002)
#define MDED33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MDED32   */
#define MDED32_WIDTH                                                          1
#define MDED32_SHIFT                                                          0
#define MDED32_MASK                                                  0x00000001
#define MDED32_RD(src)                                   (((src) & 0x00000001))
#define MDED32_WR(src)                              (((u32)(src)) & 0x00000001)
#define MDED32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRHMask     */
/*    Mask Register Fields MDED63Mask    */
#define MDED63MASK_WIDTH                                                      1
#define MDED63MASK_SHIFT                                                     31
#define MDED63MASK_MASK                                              0x80000000
#define MDED63MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MDED63MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MDED63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MDED62Mask    */
#define MDED62MASK_WIDTH                                                      1
#define MDED62MASK_SHIFT                                                     30
#define MDED62MASK_MASK                                              0x40000000
#define MDED62MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MDED62MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MDED62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MDED61Mask    */
#define MDED61MASK_WIDTH                                                      1
#define MDED61MASK_SHIFT                                                     29
#define MDED61MASK_MASK                                              0x20000000
#define MDED61MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MDED61MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MDED61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MDED60Mask    */
#define MDED60MASK_WIDTH                                                      1
#define MDED60MASK_SHIFT                                                     28
#define MDED60MASK_MASK                                              0x10000000
#define MDED60MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MDED60MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MDED60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MDED59Mask    */
#define MDED59MASK_WIDTH                                                      1
#define MDED59MASK_SHIFT                                                     27
#define MDED59MASK_MASK                                              0x08000000
#define MDED59MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MDED59MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MDED59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MDED58Mask    */
#define MDED58MASK_WIDTH                                                      1
#define MDED58MASK_SHIFT                                                     26
#define MDED58MASK_MASK                                              0x04000000
#define MDED58MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MDED58MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MDED58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MDED57Mask    */
#define MDED57MASK_WIDTH                                                      1
#define MDED57MASK_SHIFT                                                     25
#define MDED57MASK_MASK                                              0x02000000
#define MDED57MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MDED57MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MDED57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MDED56Mask    */
#define MDED56MASK_WIDTH                                                      1
#define MDED56MASK_SHIFT                                                     24
#define MDED56MASK_MASK                                              0x01000000
#define MDED56MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MDED56MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MDED56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MDED55Mask    */
#define MDED55MASK_WIDTH                                                      1
#define MDED55MASK_SHIFT                                                     23
#define MDED55MASK_MASK                                              0x00800000
#define MDED55MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MDED55MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MDED55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MDED54Mask    */
#define MDED54MASK_WIDTH                                                      1
#define MDED54MASK_SHIFT                                                     22
#define MDED54MASK_MASK                                              0x00400000
#define MDED54MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MDED54MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MDED54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MDED53Mask    */
#define MDED53MASK_WIDTH                                                      1
#define MDED53MASK_SHIFT                                                     21
#define MDED53MASK_MASK                                              0x00200000
#define MDED53MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MDED53MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MDED53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MDED52Mask    */
#define MDED52MASK_WIDTH                                                      1
#define MDED52MASK_SHIFT                                                     20
#define MDED52MASK_MASK                                              0x00100000
#define MDED52MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MDED52MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MDED52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MDED51Mask    */
#define MDED51MASK_WIDTH                                                      1
#define MDED51MASK_SHIFT                                                     19
#define MDED51MASK_MASK                                              0x00080000
#define MDED51MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MDED51MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MDED51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MDED50Mask    */
#define MDED50MASK_WIDTH                                                      1
#define MDED50MASK_SHIFT                                                     18
#define MDED50MASK_MASK                                              0x00040000
#define MDED50MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MDED50MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MDED50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MDED49Mask    */
#define MDED49MASK_WIDTH                                                      1
#define MDED49MASK_SHIFT                                                     17
#define MDED49MASK_MASK                                              0x00020000
#define MDED49MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MDED49MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MDED49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MDED48Mask    */
#define MDED48MASK_WIDTH                                                      1
#define MDED48MASK_SHIFT                                                     16
#define MDED48MASK_MASK                                              0x00010000
#define MDED48MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MDED48MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MDED48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MDED47Mask    */
#define MDED47MASK_WIDTH                                                      1
#define MDED47MASK_SHIFT                                                     15
#define MDED47MASK_MASK                                              0x00008000
#define MDED47MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MDED47MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MDED47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MDED46Mask    */
#define MDED46MASK_WIDTH                                                      1
#define MDED46MASK_SHIFT                                                     14
#define MDED46MASK_MASK                                              0x00004000
#define MDED46MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MDED46MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MDED46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MDED45Mask    */
#define MDED45MASK_WIDTH                                                      1
#define MDED45MASK_SHIFT                                                     13
#define MDED45MASK_MASK                                              0x00002000
#define MDED45MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MDED45MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MDED45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MDED44Mask    */
#define MDED44MASK_WIDTH                                                      1
#define MDED44MASK_SHIFT                                                     12
#define MDED44MASK_MASK                                              0x00001000
#define MDED44MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MDED44MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MDED44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MDED43Mask    */
#define MDED43MASK_WIDTH                                                      1
#define MDED43MASK_SHIFT                                                     11
#define MDED43MASK_MASK                                              0x00000800
#define MDED43MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MDED43MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MDED43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MDED42Mask    */
#define MDED42MASK_WIDTH                                                      1
#define MDED42MASK_SHIFT                                                     10
#define MDED42MASK_MASK                                              0x00000400
#define MDED42MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MDED42MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MDED42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MDED41Mask    */
#define MDED41MASK_WIDTH                                                      1
#define MDED41MASK_SHIFT                                                      9
#define MDED41MASK_MASK                                              0x00000200
#define MDED41MASK_RD(src)                            (((src) & 0x00000200)>>9)
#define MDED41MASK_WR(src)                       (((u32)(src)<<9) & 0x00000200)
#define MDED41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MDED40Mask    */
#define MDED40MASK_WIDTH                                                      1
#define MDED40MASK_SHIFT                                                      8
#define MDED40MASK_MASK                                              0x00000100
#define MDED40MASK_RD(src)                            (((src) & 0x00000100)>>8)
#define MDED40MASK_WR(src)                       (((u32)(src)<<8) & 0x00000100)
#define MDED40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MDED39Mask    */
#define MDED39MASK_WIDTH                                                      1
#define MDED39MASK_SHIFT                                                      7
#define MDED39MASK_MASK                                              0x00000080
#define MDED39MASK_RD(src)                            (((src) & 0x00000080)>>7)
#define MDED39MASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define MDED39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MDED38Mask    */
#define MDED38MASK_WIDTH                                                      1
#define MDED38MASK_SHIFT                                                      6
#define MDED38MASK_MASK                                              0x00000040
#define MDED38MASK_RD(src)                            (((src) & 0x00000040)>>6)
#define MDED38MASK_WR(src)                       (((u32)(src)<<6) & 0x00000040)
#define MDED38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MDED37Mask    */
#define MDED37MASK_WIDTH                                                      1
#define MDED37MASK_SHIFT                                                      5
#define MDED37MASK_MASK                                              0x00000020
#define MDED37MASK_RD(src)                            (((src) & 0x00000020)>>5)
#define MDED37MASK_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define MDED37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MDED36Mask    */
#define MDED36MASK_WIDTH                                                      1
#define MDED36MASK_SHIFT                                                      4
#define MDED36MASK_MASK                                              0x00000010
#define MDED36MASK_RD(src)                            (((src) & 0x00000010)>>4)
#define MDED36MASK_WR(src)                       (((u32)(src)<<4) & 0x00000010)
#define MDED36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MDED35Mask    */
#define MDED35MASK_WIDTH                                                      1
#define MDED35MASK_SHIFT                                                      3
#define MDED35MASK_MASK                                              0x00000008
#define MDED35MASK_RD(src)                            (((src) & 0x00000008)>>3)
#define MDED35MASK_WR(src)                       (((u32)(src)<<3) & 0x00000008)
#define MDED35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MDED34Mask    */
#define MDED34MASK_WIDTH                                                      1
#define MDED34MASK_SHIFT                                                      2
#define MDED34MASK_MASK                                              0x00000004
#define MDED34MASK_RD(src)                            (((src) & 0x00000004)>>2)
#define MDED34MASK_WR(src)                       (((u32)(src)<<2) & 0x00000004)
#define MDED34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MDED33Mask    */
#define MDED33MASK_WIDTH                                                      1
#define MDED33MASK_SHIFT                                                      1
#define MDED33MASK_MASK                                              0x00000002
#define MDED33MASK_RD(src)                            (((src) & 0x00000002)>>1)
#define MDED33MASK_WR(src)                       (((u32)(src)<<1) & 0x00000002)
#define MDED33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MDED32Mask    */
#define MDED32MASK_WIDTH                                                      1
#define MDED32MASK_SHIFT                                                      0
#define MDED32MASK_MASK                                              0x00000001
#define MDED32MASK_RD(src)                               (((src) & 0x00000001))
#define MDED32MASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define MDED32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MERR_ADDR */
/*       Fields ERRADDRL         */
#define ERRADDRL_WIDTH                                                       32
#define ERRADDRL_SHIFT                                                        0
#define ERRADDRL_MASK                                                0xffffffff
#define ERRADDRL_RD(src)                                 (((src) & 0xffffffff))
#define ERRADDRL_WR(src)                            (((u32)(src)) & 0xffffffff)
#define ERRADDRL_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_MERR_REQINFO      */
/*       Fields ERRADDRH         */
#define ERRADDRH_WIDTH                                                       10
#define ERRADDRH_SHIFT                                                       22
#define ERRADDRH_MASK                                                0xffc00000
#define ERRADDRH_RD(src)                             (((src) & 0xffc00000)>>22)
#define ERRADDRH_WR(src)                        (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_WIDTH                                                          6
#define MSTRID_SHIFT                                                         16
#define MSTRID_MASK                                                  0x003f0000
#define MSTRID_RD(src)                               (((src) & 0x003f0000)>>16)
#define MSTRID_WR(src)                          (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_WIDTH                                                         6
#define AUXINFO_SHIFT                                                        10
#define AUXINFO_MASK                                                 0x0000fc00
#define AUXINFO_RD(src)                              (((src) & 0x0000fc00)>>10)
#define AUXINFO_WR(src)                         (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_WIDTH                                                          2
#define REQLEN_SHIFT                                                          4
#define REQLEN_MASK                                                  0x00000030
#define REQLEN_RD(src)                                (((src) & 0x00000030)>>4)
#define REQLEN_WR(src)                           (((u32)(src)<<4) & 0x00000030)
#define REQLEN_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_WIDTH                                                         3
#define REQSIZE_SHIFT                                                         1
#define REQSIZE_MASK                                                 0x0000000e
#define REQSIZE_RD(src)                               (((src) & 0x0000000e)>>1)
#define REQSIZE_WR(src)                          (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))
/*       Fields REQTYPE  */
#define REQTYPE_WIDTH                                                         1
#define REQTYPE_SHIFT                                                         0
#define REQTYPE_MASK                                                 0x00000001
#define REQTYPE_RD(src)                                  (((src) & 0x00000001))
#define REQTYPE_WR(src)                             (((u32)(src)) & 0x00000001)
#define REQTYPE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_TRANS_ERR */
/*       Fields MSWRPOISON       */
#define MSWRPOISON_WIDTH                                                      1
#define MSWRPOISON_SHIFT                                                     12
#define MSWRPOISON_MASK                                              0x00001000
#define MSWRPOISON_RD(src)                           (((src) & 0x00001000)>>12)
#define MSWRPOISON_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSWRPOISON_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SWRPOISON        */
#define SWRPOISON_WIDTH                                                       1
#define SWRPOISON_SHIFT                                                      11
#define SWRPOISON_MASK                                               0x00000800
#define SWRPOISON_RD(src)                            (((src) & 0x00000800)>>11)
#define SWRPOISON_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define SWRPOISON_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SWRDYTMO         */
#define SWRDYTMO_WIDTH                                                        1
#define SWRDYTMO_SHIFT                                                       10
#define SWRDYTMO_MASK                                                0x00000400
#define SWRDYTMO_RD(src)                             (((src) & 0x00000400)>>10)
#define SWRDYTMO_WR(src)                        (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMO_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SWRESPTMO        */
#define SWRESPTMO_WIDTH                                                       1
#define SWRESPTMO_SHIFT                                                       9
#define SWRESPTMO_MASK                                               0x00000200
#define SWRESPTMO_RD(src)                             (((src) & 0x00000200)>>9)
#define SWRESPTMO_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMO_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSWRERR  */
#define MSWRERR_WIDTH                                                         1
#define MSWRERR_SHIFT                                                         8
#define MSWRERR_MASK                                                 0x00000100
#define MSWRERR_RD(src)                               (((src) & 0x00000100)>>8)
#define MSWRERR_WR(src)                          (((u32)(src)<<8) & 0x00000100)
#define MSWRERR_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SWRERR   */
#define SWRERR_WIDTH                                                          1
#define SWRERR_SHIFT                                                          7
#define SWRERR_MASK                                                  0x00000080
#define SWRERR_RD(src)                                (((src) & 0x00000080)>>7)
#define SWRERR_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define SWRERR_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SRRDYTMO         */
#define SRRDYTMO_WIDTH                                                        1
#define SRRDYTMO_SHIFT                                                        3
#define SRRDYTMO_MASK                                                0x00000008
#define SRRDYTMO_RD(src)                              (((src) & 0x00000008)>>3)
#define SRRDYTMO_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMO_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SRRESPTMO        */
#define SRRESPTMO_WIDTH                                                       1
#define SRRESPTMO_SHIFT                                                       2
#define SRRESPTMO_MASK                                               0x00000004
#define SRRESPTMO_RD(src)                             (((src) & 0x00000004)>>2)
#define SRRESPTMO_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMO_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSRDERR  */
#define MSRDERR_WIDTH                                                         1
#define MSRDERR_SHIFT                                                         1
#define MSRDERR_MASK                                                 0x00000002
#define MSRDERR_RD(src)                               (((src) & 0x00000002)>>1)
#define MSRDERR_WR(src)                          (((u32)(src)<<1) & 0x00000002)
#define MSRDERR_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SRDERR   */
#define SRDERR_WIDTH                                                          1
#define SRDERR_SHIFT                                                          0
#define SRDERR_MASK                                                  0x00000001
#define SRDERR_RD(src)                                   (((src) & 0x00000001))
#define SRDERR_WR(src)                              (((u32)(src)) & 0x00000001)
#define SRDERR_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_TRANS_ERRMask     */
/*    Mask Register Fields MSWRPOISONMask    */
#define MSWRPOISONMASK_WIDTH                                                  1
#define MSWRPOISONMASK_SHIFT                                                 12
#define MSWRPOISONMASK_MASK                                          0x00001000
#define MSWRPOISONMASK_RD(src)                       (((src) & 0x00001000)>>12)
#define MSWRPOISONMASK_WR(src)                  (((u32)(src)<<12) & 0x00001000)
#define MSWRPOISONMASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SWRPOISONMask    */
#define SWRPOISONMASK_WIDTH                                                   1
#define SWRPOISONMASK_SHIFT                                                  11
#define SWRPOISONMASK_MASK                                           0x00000800
#define SWRPOISONMASK_RD(src)                        (((src) & 0x00000800)>>11)
#define SWRPOISONMASK_WR(src)                   (((u32)(src)<<11) & 0x00000800)
#define SWRPOISONMASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SWRDYTMOMask    */
#define SWRDYTMOMASK_WIDTH                                                    1
#define SWRDYTMOMASK_SHIFT                                                   10
#define SWRDYTMOMASK_MASK                                            0x00000400
#define SWRDYTMOMASK_RD(src)                         (((src) & 0x00000400)>>10)
#define SWRDYTMOMASK_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMOMASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SWRESPTMOMask    */
#define SWRESPTMOMASK_WIDTH                                                   1
#define SWRESPTMOMASK_SHIFT                                                   9
#define SWRESPTMOMASK_MASK                                           0x00000200
#define SWRESPTMOMASK_RD(src)                         (((src) & 0x00000200)>>9)
#define SWRESPTMOMASK_WR(src)                    (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSWRERRMask    */
#define MSWRERRMASK_WIDTH                                                     1
#define MSWRERRMASK_SHIFT                                                     8
#define MSWRERRMASK_MASK                                             0x00000100
#define MSWRERRMASK_RD(src)                           (((src) & 0x00000100)>>8)
#define MSWRERRMASK_WR(src)                      (((u32)(src)<<8) & 0x00000100)
#define MSWRERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SWRERRMask    */
#define SWRERRMASK_WIDTH                                                      1
#define SWRERRMASK_SHIFT                                                      7
#define SWRERRMASK_MASK                                              0x00000080
#define SWRERRMASK_RD(src)                            (((src) & 0x00000080)>>7)
#define SWRERRMASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define SWRERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SRRDYTMOMask    */
#define SRRDYTMOMASK_WIDTH                                                    1
#define SRRDYTMOMASK_SHIFT                                                    3
#define SRRDYTMOMASK_MASK                                            0x00000008
#define SRRDYTMOMASK_RD(src)                          (((src) & 0x00000008)>>3)
#define SRRDYTMOMASK_WR(src)                     (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SRRESPTMOMask    */
#define SRRESPTMOMASK_WIDTH                                                   1
#define SRRESPTMOMASK_SHIFT                                                   2
#define SRRESPTMOMASK_MASK                                           0x00000004
#define SRRESPTMOMASK_RD(src)                         (((src) & 0x00000004)>>2)
#define SRRESPTMOMASK_WR(src)                    (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSRDERRMask    */
#define MSRDERRMASK_WIDTH                                                     1
#define MSRDERRMASK_SHIFT                                                     1
#define MSRDERRMASK_MASK                                             0x00000002
#define MSRDERRMASK_RD(src)                           (((src) & 0x00000002)>>1)
#define MSRDERRMASK_WR(src)                      (((u32)(src)<<1) & 0x00000002)
#define MSRDERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SRDERRMask    */
#define SRDERRMASK_WIDTH                                                      1
#define SRDERRMASK_SHIFT                                                      0
#define SRDERRMASK_MASK                                              0x00000001
#define SRDERRMASK_RD(src)                               (((src) & 0x00000001))
#define SRDERRMASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define SRDERRMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_WDERR_ADDR        */
/*       Fields ERRADDRL         */
#define ERRADDRL_F1_WIDTH                                                    32
#define ERRADDRL_F1_SHIFT                                                     0
#define ERRADDRL_F1_MASK                                             0xffffffff
#define ERRADDRL_F1_RD(src)                              (((src) & 0xffffffff))
#define ERRADDRL_F1_WR(src)                         (((u32)(src)) & 0xffffffff)
#define ERRADDRL_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_WDERR_REQINFO     */
/*       Fields ERRADDRH         */
#define ERRADDRH_F1_WIDTH                                                    10
#define ERRADDRH_F1_SHIFT                                                    22
#define ERRADDRH_F1_MASK                                             0xffc00000
#define ERRADDRH_F1_RD(src)                          (((src) & 0xffc00000)>>22)
#define ERRADDRH_F1_WR(src)                     (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_F1_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_F1_WIDTH                                                       6
#define MSTRID_F1_SHIFT                                                      16
#define MSTRID_F1_MASK                                               0x003f0000
#define MSTRID_F1_RD(src)                            (((src) & 0x003f0000)>>16)
#define MSTRID_F1_WR(src)                       (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_F1_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_F1_WIDTH                                                      6
#define AUXINFO_F1_SHIFT                                                     10
#define AUXINFO_F1_MASK                                              0x0000fc00
#define AUXINFO_F1_RD(src)                           (((src) & 0x0000fc00)>>10)
#define AUXINFO_F1_WR(src)                      (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_F1_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_F1_WIDTH                                                       2
#define REQLEN_F1_SHIFT                                                       4
#define REQLEN_F1_MASK                                               0x00000030
#define REQLEN_F1_RD(src)                             (((src) & 0x00000030)>>4)
#define REQLEN_F1_WR(src)                        (((u32)(src)<<4) & 0x00000030)
#define REQLEN_F1_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_F1_WIDTH                                                      3
#define REQSIZE_F1_SHIFT                                                      1
#define REQSIZE_F1_MASK                                              0x0000000e
#define REQSIZE_F1_RD(src)                            (((src) & 0x0000000e)>>1)
#define REQSIZE_F1_WR(src)                       (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_F1_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))

/*      Register GLBL_DEVERR_ADDR       */
/*       Fields ERRADDRL         */
#define ERRADDRL_F2_WIDTH                                                    32
#define ERRADDRL_F2_SHIFT                                                     0
#define ERRADDRL_F2_MASK                                             0xffffffff
#define ERRADDRL_F2_RD(src)                              (((src) & 0xffffffff))
#define ERRADDRL_F2_WR(src)                         (((u32)(src)) & 0xffffffff)
#define ERRADDRL_F2_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DEVERR_REQINFO    */
/*       Fields ERRADDRH         */
#define ERRADDRH_F2_WIDTH                                                    10
#define ERRADDRH_F2_SHIFT                                                    22
#define ERRADDRH_F2_MASK                                             0xffc00000
#define ERRADDRH_F2_RD(src)                          (((src) & 0xffc00000)>>22)
#define ERRADDRH_F2_WR(src)                     (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_F2_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_F2_WIDTH                                                       6
#define MSTRID_F2_SHIFT                                                      16
#define MSTRID_F2_MASK                                               0x003f0000
#define MSTRID_F2_RD(src)                            (((src) & 0x003f0000)>>16)
#define MSTRID_F2_WR(src)                       (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_F2_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_F2_WIDTH                                                      6
#define AUXINFO_F2_SHIFT                                                     10
#define AUXINFO_F2_MASK                                              0x0000fc00
#define AUXINFO_F2_RD(src)                           (((src) & 0x0000fc00)>>10)
#define AUXINFO_F2_WR(src)                      (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_F2_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_F2_WIDTH                                                       2
#define REQLEN_F2_SHIFT                                                       4
#define REQLEN_F2_MASK                                               0x00000030
#define REQLEN_F2_RD(src)                             (((src) & 0x00000030)>>4)
#define REQLEN_F2_WR(src)                        (((u32)(src)<<4) & 0x00000030)
#define REQLEN_F2_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_F2_WIDTH                                                      3
#define REQSIZE_F2_SHIFT                                                      1
#define REQSIZE_F2_MASK                                              0x0000000e
#define REQSIZE_F2_RD(src)                            (((src) & 0x0000000e)>>1)
#define REQSIZE_F2_WR(src)                       (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_F2_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))
/*       Fields REQTYPE  */
#define REQTYPE_F1_WIDTH                                                      1
#define REQTYPE_F1_SHIFT                                                      0
#define REQTYPE_F1_MASK                                              0x00000001
#define REQTYPE_F1_RD(src)                               (((src) & 0x00000001))
#define REQTYPE_F1_WR(src)                          (((u32)(src)) & 0x00000001)
#define REQTYPE_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRL_ALS      */
/*       Fields SEC      */
#define SEC_WIDTH                                                            32
#define SEC_SHIFT                                                             0
#define SEC_MASK                                                     0xffffffff
#define SEC_RD(src)                                      (((src) & 0xffffffff))
#define SEC_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define SEC_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_SEC_ERRH_ALS      */
/*       Fields SEC      */
#define SEC_F1_WIDTH                                                         32
#define SEC_F1_SHIFT                                                          0
#define SEC_F1_MASK                                                  0xffffffff
#define SEC_F1_RD(src)                                   (((src) & 0xffffffff))
#define SEC_F1_WR(src)                              (((u32)(src)) & 0xffffffff)
#define SEC_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DED_ERRL_ALS      */
/*       Fields DED      */
#define DED_WIDTH                                                            32
#define DED_SHIFT                                                             0
#define DED_MASK                                                     0xffffffff
#define DED_RD(src)                                      (((src) & 0xffffffff))
#define DED_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DED_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DED_ERRH_ALS      */
/*       Fields DED      */
#define DED_F1_WIDTH                                                         32
#define DED_F1_SHIFT                                                          0
#define DED_F1_MASK                                                  0xffffffff
#define DED_F1_RD(src)                                   (((src) & 0xffffffff))
#define DED_F1_WR(src)                              (((u32)(src)) & 0xffffffff)
#define DED_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_TRANS_ERR_ALS     */
/*       Fields SWRPOISON        */
#define SWRPOISON_F1_WIDTH                                                    1
#define SWRPOISON_F1_SHIFT                                                   11
#define SWRPOISON_F1_MASK                                            0x00000800
#define SWRPOISON_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define SWRPOISON_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define SWRPOISON_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SWRDYTMO         */
#define SWRDYTMO_F1_WIDTH                                                     1
#define SWRDYTMO_F1_SHIFT                                                    10
#define SWRDYTMO_F1_MASK                                             0x00000400
#define SWRDYTMO_F1_RD(src)                          (((src) & 0x00000400)>>10)
#define SWRDYTMO_F1_WR(src)                     (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMO_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SWRESPTMO        */
#define SWRESPTMO_F1_WIDTH                                                    1
#define SWRESPTMO_F1_SHIFT                                                    9
#define SWRESPTMO_F1_MASK                                            0x00000200
#define SWRESPTMO_F1_RD(src)                          (((src) & 0x00000200)>>9)
#define SWRESPTMO_F1_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SWRERR   */
#define SWRERR_F1_WIDTH                                                       1
#define SWRERR_F1_SHIFT                                                       7
#define SWRERR_F1_MASK                                               0x00000080
#define SWRERR_F1_RD(src)                             (((src) & 0x00000080)>>7)
#define SWRERR_F1_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define SWRERR_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SRRDYTMO         */
#define SRRDYTMO_F1_WIDTH                                                     1
#define SRRDYTMO_F1_SHIFT                                                     3
#define SRRDYTMO_F1_MASK                                             0x00000008
#define SRRDYTMO_F1_RD(src)                           (((src) & 0x00000008)>>3)
#define SRRDYTMO_F1_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SRRESPTMO        */
#define SRRESPTMO_F1_WIDTH                                                    1
#define SRRESPTMO_F1_SHIFT                                                    2
#define SRRESPTMO_F1_MASK                                            0x00000004
#define SRRESPTMO_F1_RD(src)                          (((src) & 0x00000004)>>2)
#define SRRESPTMO_F1_WR(src)                     (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SRDERR   */
#define SRDERR_F1_WIDTH                                                       1
#define SRDERR_F1_SHIFT                                                       0
#define SRDERR_F1_MASK                                               0x00000001
#define SRDERR_F1_RD(src)                                (((src) & 0x00000001))
#define SRDERR_F1_WR(src)                           (((u32)(src)) & 0x00000001)
#define SRDERR_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define SLAVE23_SHIM_CSR_BASE_ADDR                      0x01f22e000ULL

/*    Address SLAVE23_SHIM_CSR  Registers */
#define CFG_SLV_RESP_TMO_CNTR_ADDR                                   0x00000004
#define CFG_SLV_RESP_TMO_CNTR_DEFAULT                                0x0000ffff
#define CFG_SLV_READY_TMO_CNTR_ADDR                                  0x00000008
#define CFG_SLV_READY_TMO_CNTR_DEFAULT                               0x0004ffff
#define INT_SLV_TMO_ADDR                                             0x0000000c
#define INT_SLV_TMO_DEFAULT                                          0x00000000
#define INT_SLV_TMOMASK_ADDR                                         0x00000010
#define CFG_AMA_MODE_ADDR                                            0x00000014
#define CFG_AMA_MODE_DEFAULT                                         0x00000000
#define CFG_SLV_CSR_TMO_CNTR_ADDR                                    0x00000018
#define CFG_SLV_CSR_TMO_CNTR_DEFAULT                                 0x0000ffff
#define CFG_MASK_DEV_ERR_RESP_ADDR                                   0x0000001c
#define CFG_MASK_DEV_ERR_RESP_DEFAULT                                0x00000000

/*      Register CFG_SLV_RESP_TMO_CNTR  */
/*       Fields CFG_CSR_POISON   */
#define CFG_CSR_POISON_WIDTH                                                  1
#define CFG_CSR_POISON_SHIFT                                                 17
#define CFG_CSR_POISON_MASK                                          0x00020000
#define CFG_CSR_POISON_RD(src)                       (((src) & 0x00020000)>>17)
#define CFG_CSR_POISON_WR(src)                  (((u32)(src)<<17) & 0x00020000)
#define CFG_CSR_POISON_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CSR_ERR_RESP_EN  */
#define CSR_ERR_RESP_EN_WIDTH                                                 1
#define CSR_ERR_RESP_EN_SHIFT                                                16
#define CSR_ERR_RESP_EN_MASK                                         0x00010000
#define CSR_ERR_RESP_EN_RD(src)                      (((src) & 0x00010000)>>16)
#define CSR_ERR_RESP_EN_WR(src)                 (((u32)(src)<<16) & 0x00010000)
#define CSR_ERR_RESP_EN_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CFG_CSR_RESP_TMO         */
#define CFG_CSR_RESP_TMO_WIDTH                                               16
#define CFG_CSR_RESP_TMO_SHIFT                                                0
#define CFG_CSR_RESP_TMO_MASK                                        0x0000ffff
#define CFG_CSR_RESP_TMO_RD(src)                         (((src) & 0x0000ffff))
#define CFG_CSR_RESP_TMO_WR(src)                    (((u32)(src)) & 0x0000ffff)
#define CFG_CSR_RESP_TMO_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_SLV_READY_TMO_CNTR */
/*       Fields CFG_CSR_READY_TMO        */
#define CFG_CSR_READY_TMO_WIDTH                                              32
#define CFG_CSR_READY_TMO_SHIFT                                               0
#define CFG_CSR_READY_TMO_MASK                                       0xffffffff
#define CFG_CSR_READY_TMO_RD(src)                        (((src) & 0xffffffff))
#define CFG_CSR_READY_TMO_WR(src)                   (((u32)(src)) & 0xffffffff)
#define CFG_CSR_READY_TMO_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register INT_SLV_TMO    */
/*       Fields STS_CSR_TMO      */
#define STS_CSR_TMO_WIDTH                                                     1
#define STS_CSR_TMO_SHIFT                                                     4
#define STS_CSR_TMO_MASK                                             0x00000010
#define STS_CSR_TMO_RD(src)                           (((src) & 0x00000010)>>4)
#define STS_CSR_TMO_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define STS_CSR_TMO_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields STS_ARREADY_TMO  */
#define STS_ARREADY_TMO_WIDTH                                                 1
#define STS_ARREADY_TMO_SHIFT                                                 3
#define STS_ARREADY_TMO_MASK                                         0x00000008
#define STS_ARREADY_TMO_RD(src)                       (((src) & 0x00000008)>>3)
#define STS_ARREADY_TMO_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define STS_ARREADY_TMO_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields STS_RVALID_TMO   */
#define STS_RVALID_TMO_WIDTH                                                  1
#define STS_RVALID_TMO_SHIFT                                                  2
#define STS_RVALID_TMO_MASK                                          0x00000004
#define STS_RVALID_TMO_RD(src)                        (((src) & 0x00000004)>>2)
#define STS_RVALID_TMO_WR(src)                   (((u32)(src)<<2) & 0x00000004)
#define STS_RVALID_TMO_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields STS_AWREADY_TMO  */
#define STS_AWREADY_TMO_WIDTH                                                 1
#define STS_AWREADY_TMO_SHIFT                                                 1
#define STS_AWREADY_TMO_MASK                                         0x00000002
#define STS_AWREADY_TMO_RD(src)                       (((src) & 0x00000002)>>1)
#define STS_AWREADY_TMO_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define STS_AWREADY_TMO_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields STS_BVALID_TMO   */
#define STS_BVALID_TMO_WIDTH                                                  1
#define STS_BVALID_TMO_SHIFT                                                  0
#define STS_BVALID_TMO_MASK                                          0x00000001
#define STS_BVALID_TMO_RD(src)                           (((src) & 0x00000001))
#define STS_BVALID_TMO_WR(src)                      (((u32)(src)) & 0x00000001)
#define STS_BVALID_TMO_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INT_SLV_TMOMask        */
/*    Mask Register Fields STS_CSR_TMOMask    */
#define STS_CSR_TMOMASK_WIDTH                                                 1
#define STS_CSR_TMOMASK_SHIFT                                                 4
#define STS_CSR_TMOMASK_MASK                                         0x00000010
#define STS_CSR_TMOMASK_RD(src)                       (((src) & 0x00000010)>>4)
#define STS_CSR_TMOMASK_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define STS_CSR_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields STS_ARREADY_TMOMask    */
#define STS_ARREADY_TMOMASK_WIDTH                                             1
#define STS_ARREADY_TMOMASK_SHIFT                                             3
#define STS_ARREADY_TMOMASK_MASK                                     0x00000008
#define STS_ARREADY_TMOMASK_RD(src)                   (((src) & 0x00000008)>>3)
#define STS_ARREADY_TMOMASK_WR(src)              (((u32)(src)<<3) & 0x00000008)
#define STS_ARREADY_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields STS_RVALID_TMOMask    */
#define STS_RVALID_TMOMASK_WIDTH                                              1
#define STS_RVALID_TMOMASK_SHIFT                                              2
#define STS_RVALID_TMOMASK_MASK                                      0x00000004
#define STS_RVALID_TMOMASK_RD(src)                    (((src) & 0x00000004)>>2)
#define STS_RVALID_TMOMASK_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define STS_RVALID_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields STS_AWREADY_TMOMask    */
#define STS_AWREADY_TMOMASK_WIDTH                                             1
#define STS_AWREADY_TMOMASK_SHIFT                                             1
#define STS_AWREADY_TMOMASK_MASK                                     0x00000002
#define STS_AWREADY_TMOMASK_RD(src)                   (((src) & 0x00000002)>>1)
#define STS_AWREADY_TMOMASK_WR(src)              (((u32)(src)<<1) & 0x00000002)
#define STS_AWREADY_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields STS_BVALID_TMOMask    */
#define STS_BVALID_TMOMASK_WIDTH                                              1
#define STS_BVALID_TMOMASK_SHIFT                                              0
#define STS_BVALID_TMOMASK_MASK                                      0x00000001
#define STS_BVALID_TMOMASK_RD(src)                       (((src) & 0x00000001))
#define STS_BVALID_TMOMASK_WR(src)                  (((u32)(src)) & 0x00000001)
#define STS_BVALID_TMOMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_AMA_MODE   */
/*       Fields CFG_RD2WR_EN     */
#define CFG_RD2WR_EN_WIDTH                                                    1
#define CFG_RD2WR_EN_SHIFT                                                    1
#define CFG_RD2WR_EN_MASK                                            0x00000002
#define CFG_RD2WR_EN_RD(src)                          (((src) & 0x00000002)>>1)
#define CFG_RD2WR_EN_WR(src)                     (((u32)(src)<<1) & 0x00000002)
#define CFG_RD2WR_EN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CFG_AMA_MODE     */
#define REGSPEC_CFG_AMA_MODE_WIDTH                                            1
#define REGSPEC_CFG_AMA_MODE_SHIFT                                            0
#define REGSPEC_CFG_AMA_MODE_MASK                                    0x00000001
#define REGSPEC_CFG_AMA_MODE_RD(src)                     (((src) & 0x00000001))
#define REGSPEC_CFG_AMA_MODE_WR(src)                (((u32)(src)) & 0x00000001)
#define REGSPEC_CFG_AMA_MODE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_SLV_CSR_TMO_CNTR   */
/*       Fields CFG_CSR_TMO      */
#define CFG_CSR_TMO_WIDTH                                                    16
#define CFG_CSR_TMO_SHIFT                                                     0
#define CFG_CSR_TMO_MASK                                             0x0000ffff
#define CFG_CSR_TMO_RD(src)                              (((src) & 0x0000ffff))
#define CFG_CSR_TMO_WR(src)                         (((u32)(src)) & 0x0000ffff)
#define CFG_CSR_TMO_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MASK_DEV_ERR_RESP  */
/*       Fields MASK_DEV_ERR_RESP        */
#define MASK_DEV_ERR_RESP_WIDTH                                               1
#define MASK_DEV_ERR_RESP_SHIFT                                               0
#define MASK_DEV_ERR_RESP_MASK                                       0x00000001
#define MASK_DEV_ERR_RESP_RD(src)                        (((src) & 0x00000001))
#define MASK_DEV_ERR_RESP_WR(src)                   (((u32)(src)) & 0x00000001)
#define MASK_DEV_ERR_RESP_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define MASTER23_SHIM_CSR_BASE_ADDR                     0x01f22f000ULL

/*    Address MASTER23_SHIM_CSR  Registers */
#define CFG_MST_IOB_SEL_ADDR                                         0x00000004
#define CFG_MST_IOB_SEL_DEFAULT                                      0x00000002
#define CFG_VC0_PREFETCH_ADDR                                        0x00000008
#define CFG_VC0_PREFETCH_DEFAULT                                     0x00000004
#define CFG_VC1_PREFETCH_ADDR                                        0x0000000c
#define CFG_VC1_PREFETCH_DEFAULT                                     0x00000004
#define CFG_VC2_PREFETCH_ADDR                                        0x00000010
#define CFG_VC2_PREFETCH_DEFAULT                                     0x00000004
#define VC0_TOKEN_USED_ADDR                                          0x00000014
#define VC0_TOKEN_USED_DEFAULT                                       0x00000000
#define VC1_TOKEN_USED_ADDR                                          0x00000018
#define VC1_TOKEN_USED_DEFAULT                                       0x00000000
#define VC2_TOKEN_USED_ADDR                                          0x0000001c
#define VC2_TOKEN_USED_DEFAULT                                       0x00000000
#define VC0_TOKEN_REQ_ADDR                                           0x00000020
#define VC0_TOKEN_REQ_DEFAULT                                        0x00000000
#define VC1_TOKEN_REQ_ADDR                                           0x00000024
#define VC1_TOKEN_REQ_DEFAULT                                        0x00000000
#define VC2_TOKEN_REQ_ADDR                                           0x00000028
#define VC2_TOKEN_REQ_DEFAULT                                        0x00000000

/*      Register CFG_MST_IOB_SEL        */
/*       Fields CFG_VC_BYPASS    */
#define CFG_VC_BYPASS_WIDTH                                                   1
#define CFG_VC_BYPASS_SHIFT                                                   1
#define CFG_VC_BYPASS_MASK                                           0x00000002
#define CFG_VC_BYPASS_RD(src)                         (((src) & 0x00000002)>>1)
#define CFG_VC_BYPASS_WR(src)                    (((u32)(src)<<1) & 0x00000002)
#define CFG_VC_BYPASS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CFG_MST_IOB_SEL  */
#define CFG_MST_IOB_SEL_WIDTH                                                 1
#define CFG_MST_IOB_SEL_SHIFT                                                 0
#define CFG_MST_IOB_SEL_MASK                                         0x00000001
#define CFG_MST_IOB_SEL_RD(src)                          (((src) & 0x00000001))
#define CFG_MST_IOB_SEL_WR(src)                     (((u32)(src)) & 0x00000001)
#define CFG_MST_IOB_SEL_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_VC0_PREFETCH       */
/*       Fields CFG_VC0_PREFETCH_CNT     */
#define CFG_VC0_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC0_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC0_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC0_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC0_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC0_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register CFG_VC1_PREFETCH       */
/*       Fields CFG_VC1_PREFETCH_CNT     */
#define CFG_VC1_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC1_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC1_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC1_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC1_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC1_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register CFG_VC2_PREFETCH       */
/*       Fields CFG_VC2_PREFETCH_CNT     */
#define CFG_VC2_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC2_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC2_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC2_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC2_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC2_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register VC0_TOKEN_USED */
/*       Fields VC0_TOKEN_USED   */
#define VC0_TOKEN_USED_WIDTH                                                 32
#define VC0_TOKEN_USED_SHIFT                                                  0
#define VC0_TOKEN_USED_MASK                                          0xffffffff
#define VC0_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC0_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC1_TOKEN_USED */
/*       Fields VC1_TOKEN_USED   */
#define VC1_TOKEN_USED_WIDTH                                                 32
#define VC1_TOKEN_USED_SHIFT                                                  0
#define VC1_TOKEN_USED_MASK                                          0xffffffff
#define VC1_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC1_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC2_TOKEN_USED */
/*       Fields VC2_TOKEN_USED   */
#define VC2_TOKEN_USED_WIDTH                                                 32
#define VC2_TOKEN_USED_SHIFT                                                  0
#define VC2_TOKEN_USED_MASK                                          0xffffffff
#define VC2_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC2_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC0_TOKEN_REQ  */
/*       Fields VC0_TOKEN_REQ    */
#define VC0_TOKEN_REQ_WIDTH                                                  32
#define VC0_TOKEN_REQ_SHIFT                                                   0
#define VC0_TOKEN_REQ_MASK                                           0xffffffff
#define VC0_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC0_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC1_TOKEN_REQ  */
/*       Fields VC1_TOKEN_REQ    */
#define VC1_TOKEN_REQ_WIDTH                                                  32
#define VC1_TOKEN_REQ_SHIFT                                                   0
#define VC1_TOKEN_REQ_MASK                                           0xffffffff
#define VC1_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC1_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC2_TOKEN_REQ  */
/*       Fields VC2_TOKEN_REQ    */
#define VC2_TOKEN_REQ_WIDTH                                                  32
#define VC2_TOKEN_REQ_SHIFT                                                   0
#define VC2_TOKEN_REQ_MASK                                           0xffffffff
#define VC2_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC2_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Global Base Address     */
#define SATA23_SATA_2X_BASE_ADDR                        0x01a400000ULL

/*    Address SATA23_SATA_2X  Registers */
#define CAP_ADDR                                                     0x00000000
#define CAP_DEFAULT                                                  0xe726ff81
#define GHC_ADDR                                                     0x00000004
#define GHC_DEFAULT                                                  0x80000000
#define IS_ADDR                                                      0x00000008
#define IS_DEFAULT                                                   0x00000000
#define PI_ADDR                                                      0x0000000c
#define PI_DEFAULT                                                   0x00000003
#define VS_ADDR                                                      0x00000010
#define VS_DEFAULT                                                   0x00010100
#define CCC_CTL_ADDR                                                 0x00000014
#define CCC_CTL_DEFAULT                                              0x00010100
#define CCC_PORTS_ADDR                                               0x00000018
#define CCC_PORTS_DEFAULT                                            0x00000000
#define EM_LOC_ADDR                                                  0x0000001c
#define EM_LOC_DEFAULT                                               0x00000000
#define EM_CTL_ADDR                                                  0x00000020
#define EM_CTL_DEFAULT                                               0x00000000
#define CAP2_ADDR                                                    0x00000024
#define CAP2_DEFAULT                                                 0x00000000
#define BOHC_ADDR                                                    0x00000028
#define BOHC_DEFAULT                                                 0x00000000
#define BIST_ERR_ADDR                                                0x00000070
#define BIST_ERR_DEFAULT                                             0x00000000
#define P0SERCTL_ADDR                                                0x000000a0
#define P0SERCTL_DEFAULT                                             0x00000000
#define PORTCFG_ADDR                                                 0x000000a4
#define PORTCFG_DEFAULT                                              0x00000001
#define PORTPHY1CFG_ADDR                                             0x000000a8
#define PORTPHY1CFG_DEFAULT                                          0x20001fff
#define PORTPHY2CFG_ADDR                                             0x000000ac
#define PORTPHY2CFG_DEFAULT                                          0x5030461c
#define PORTPHY3CFG_ADDR                                             0x000000b0
#define PORTPHY3CFG_DEFAULT                                          0x1c0f1907
#define PORTPHY4CFG_ADDR                                             0x000000b4
#define PORTPHY4CFG_DEFAULT                                          0x00000f15
#define PORTPHY5CFG_ADDR                                             0x000000b8
#define PORTPHY5CFG_DEFAULT                                          0x800c964a
#define PORTAXICFG_ADDR                                              0x000000bc
#define PORTAXICFG_DEFAULT                                           0x00410102
#define PORTAXICACHECTL_ADDR                                         0x000000c0
#define PORTAXICACHECTL_DEFAULT                                      0x00100010
#define PORTAXIPROTCTL_ADDR                                          0x000000c4
#define PORTAXIPROTCTL_DEFAULT                                       0x00000000
#define PORTRANSCFG_ADDR                                             0x000000c8
#define PORTRANSCFG_DEFAULT                                          0x08000016
#define PORTRANSSTAT_ADDR                                            0x000000cc
#define PORTRANSSTAT_DEFAULT                                         0x00000000
#define PORTLNKCFG0_ADDR                                             0x000000d0
#define PORTLNKCFG0_DEFAULT                                          0x3800ff34
#define PORTLNKCFG1_ADDR                                             0x000000d4
#define PORTLNKCFG1_DEFAULT                                          0x00000000
#define PORTLNKCFG2_ADDR                                             0x000000d8
#define PORTLNKCFG2_DEFAULT                                          0x00000000
#define PORTLNKSTAT0_ADDR                                            0x000000dc
#define PORTLNKSTAT0_DEFAULT                                         0x00000000
#define PORTLNKSTAT1_ADDR                                            0x000000e0
#define PORTLNKSTAT1_DEFAULT                                         0x00000000
#define PORTCMDCFG_ADDR                                              0x000000e4
#define PORTCMDCFG_DEFAULT                                           0x00000000
#define CLB0_ADDR                                                    0x00000100
#define CLB0_DEFAULT                                                 0x00000000
#define CLBU0_ADDR                                                   0x00000104
#define CLBU0_DEFAULT                                                0x00000000
#define FB0_ADDR                                                     0x00000108
#define FB0_DEFAULT                                                  0x00000000
#define FBU0_ADDR                                                    0x0000010c
#define FBU0_DEFAULT                                                 0x00000000
#define IS0_ADDR                                                     0x00000110
#define IS0_DEFAULT                                                  0x00000000
#define IE0_ADDR                                                     0x00000114
#define IE0_DEFAULT                                                  0x00000000
#define CMD0_ADDR                                                    0x00000118
#define CMD0_DEFAULT                                                 0x00000000
#define TFD0_ADDR                                                    0x00000120
#define TFD0_DEFAULT                                                 0x0000007f
#define SIG0_ADDR                                                    0x00000124
#define SIG0_DEFAULT                                                 0xffffffff
#define SSTS0_ADDR                                                   0x00000128
#define SSTS0_DEFAULT                                                0x00000000
#define SCTL0_ADDR                                                   0x0000012c
#define SCTL0_DEFAULT                                                0x00000000
#define SERR0_ADDR                                                   0x00000130
#define SERR0_DEFAULT                                                0x00000000
#define SACT0_ADDR                                                   0x00000134
#define SACT0_DEFAULT                                                0x00000000
#define CI0_ADDR                                                     0x00000138
#define CI0_DEFAULT                                                  0x00000000
#define SNTF0_ADDR                                                   0x0000013c
#define SNTF0_DEFAULT                                                0x00000000
#define FBS0_ADDR                                                    0x00000140
#define FBS0_DEFAULT                                                 0x00000000
#define CLB1_ADDR                                                    0x00000180
#define CLB1_DEFAULT                                                 0x00000000
#define CLBU1_ADDR                                                   0x00000184
#define CLBU1_DEFAULT                                                0x00000000
#define FB1_ADDR                                                     0x00000188
#define FB1_DEFAULT                                                  0x00000000
#define FBU1_ADDR                                                    0x0000018c
#define FBU1_DEFAULT                                                 0x00000000
#define IS1_ADDR                                                     0x00000190
#define IS1_DEFAULT                                                  0x00000000
#define IE1_ADDR                                                     0x00000194
#define IE1_DEFAULT                                                  0x00000000
#define CMD1_ADDR                                                    0x00000198
#define CMD1_DEFAULT                                                 0x00000000
#define TFD1_ADDR                                                    0x000001a0
#define TFD1_DEFAULT                                                 0x0000007f
#define SIG1_ADDR                                                    0x000001a4
#define SIG1_DEFAULT                                                 0xffffffff
#define SSTS1_ADDR                                                   0x000001a8
#define SSTS1_DEFAULT                                                0x00000000
#define SCTL1_ADDR                                                   0x000001ac
#define SCTL1_DEFAULT                                                0x00000000
#define SERR1_ADDR                                                   0x000001b0
#define SERR1_DEFAULT                                                0x00000000
#define SACT1_ADDR                                                   0x000001b4
#define SACT1_DEFAULT                                                0x00000000
#define CI1_ADDR                                                     0x000001b8
#define CI1_DEFAULT                                                  0x00000000
#define SNTF1_ADDR                                                   0x000001bc
#define SNTF1_DEFAULT                                                0x00000000
#define FBS1_ADDR                                                    0x000001c0
#define FBS1_DEFAULT                                                 0x00000000

/*      Register CAP    */
/*       Fields S64A     */
#define S64A_WIDTH                                                            1
#define S64A_SHIFT                                                           31
#define S64A_MASK                                                    0x80000000
#define S64A_RD(src)                                 (((src) & 0x80000000)>>31)
#define S64A_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SNCQ     */
#define SNCQ_WIDTH                                                            1
#define SNCQ_SHIFT                                                           30
#define SNCQ_MASK                                                    0x40000000
#define SNCQ_RD(src)                                 (((src) & 0x40000000)>>30)
#define SNCQ_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SSNTF    */
#define SSNTF_WIDTH                                                           1
#define SSNTF_SHIFT                                                          29
#define SSNTF_MASK                                                   0x20000000
#define SSNTF_RD(src)                                (((src) & 0x20000000)>>29)
#define SSNTF_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SMPS     */
#define SMPS_WIDTH                                                            1
#define SMPS_SHIFT                                                           28
#define SMPS_MASK                                                    0x10000000
#define SMPS_RD(src)                                 (((src) & 0x10000000)>>28)
#define SMPS_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SSS      */
#define SSS_WIDTH                                                             1
#define SSS_SHIFT                                                            27
#define SSS_MASK                                                     0x08000000
#define SSS_RD(src)                                  (((src) & 0x08000000)>>27)
#define SSS_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SALP     */
#define SALP_WIDTH                                                            1
#define SALP_SHIFT                                                           26
#define SALP_MASK                                                    0x04000000
#define SALP_RD(src)                                 (((src) & 0x04000000)>>26)
#define SALP_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SAL      */
#define SAL_WIDTH                                                             1
#define SAL_SHIFT                                                            25
#define SAL_MASK                                                     0x02000000
#define SAL_RD(src)                                  (((src) & 0x02000000)>>25)
#define SAL_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SCLO     */
#define SCLO_WIDTH                                                            1
#define SCLO_SHIFT                                                           24
#define SCLO_MASK                                                    0x01000000
#define SCLO_RD(src)                                 (((src) & 0x01000000)>>24)
#define SCLO_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields ISS      */
#define ISS_WIDTH                                                             4
#define ISS_SHIFT                                                            20
#define ISS_MASK                                                     0x00f00000
#define ISS_RD(src)                                  (((src) & 0x00f00000)>>20)
#define ISS_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields SAM      */
#define SAM_WIDTH                                                             1
#define SAM_SHIFT                                                            18
#define SAM_MASK                                                     0x00040000
#define SAM_RD(src)                                  (((src) & 0x00040000)>>18)
#define SAM_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SPM      */
#define SPM_WIDTH                                                             1
#define SPM_SHIFT                                                            17
#define SPM_MASK                                                     0x00020000
#define SPM_RD(src)                                  (((src) & 0x00020000)>>17)
#define SPM_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields FBSS     */
#define FBSS_WIDTH                                                            1
#define FBSS_SHIFT                                                           16
#define FBSS_MASK                                                    0x00010000
#define FBSS_RD(src)                                 (((src) & 0x00010000)>>16)
#define FBSS_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields SSC      */
#define SSC_WIDTH                                                             1
#define SSC_SHIFT                                                            14
#define SSC_MASK                                                     0x00004000
#define SSC_RD(src)                                  (((src) & 0x00004000)>>14)
#define SSC_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields PSC      */
#define PSC_WIDTH                                                             1
#define PSC_SHIFT                                                            13
#define PSC_MASK                                                     0x00002000
#define PSC_RD(src)                                  (((src) & 0x00002000)>>13)
#define PSC_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields NCS      */
#define NCS_WIDTH                                                             5
#define NCS_SHIFT                                                             8
#define NCS_MASK                                                     0x00001f00
#define NCS_RD(src)                                   (((src) & 0x00001f00)>>8)
#define NCS_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields CCCS     */
#define CCCS_WIDTH                                                            1
#define CCCS_SHIFT                                                            7
#define CCCS_MASK                                                    0x00000080
#define CCCS_RD(src)                                  (((src) & 0x00000080)>>7)
#define CCCS_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields EMS      */
#define EMS_WIDTH                                                             1
#define EMS_SHIFT                                                             6
#define EMS_MASK                                                     0x00000040
#define EMS_RD(src)                                   (((src) & 0x00000040)>>6)
#define EMS_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SXS      */
#define SXS_WIDTH                                                             1
#define SXS_SHIFT                                                             5
#define SXS_MASK                                                     0x00000020
#define SXS_RD(src)                                   (((src) & 0x00000020)>>5)
#define SXS_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields NP       */
#define NP_WIDTH                                                              5
#define NP_SHIFT                                                              0
#define NP_MASK                                                      0x0000001f
#define NP_RD(src)                                       (((src) & 0x0000001f))
#define NP_SET(dst,src) (((dst) & ~0x0000001f) | (((u32)(src)) & 0x0000001f))

/*      Register GHC    */
/*       Fields AE       */
#define AE_WIDTH                                                              1
#define AE_SHIFT                                                             31
#define AE_MASK                                                      0x80000000
#define AE_RD(src)                                   (((src) & 0x80000000)>>31)
#define AE_WR(src)                              (((u32)(src)<<31) & 0x80000000)
#define AE_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MRSM     */
#define MRSM_WIDTH                                                            1
#define MRSM_SHIFT                                                            2
#define MRSM_MASK                                                    0x00000004
#define MRSM_RD(src)                                  (((src) & 0x00000004)>>2)
#define MRSM_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define MRSM_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields IE       */
#define IE_WIDTH                                                              1
#define IE_SHIFT                                                              1
#define IE_MASK                                                      0x00000002
#define IE_RD(src)                                    (((src) & 0x00000002)>>1)
#define IE_WR(src)                               (((u32)(src)<<1) & 0x00000002)
#define IE_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields HR       */
#define HR_WIDTH                                                              1
#define HR_SHIFT                                                              0
#define HR_MASK                                                      0x00000001
#define HR_RD(src)                                       (((src) & 0x00000001))
#define HR_WR(src)                                  (((u32)(src)) & 0x00000001)
#define HR_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IS     */
/*       Fields IPS      */
#define IPS_WIDTH                                                            32
#define IPS_SHIFT                                                             0
#define IPS_MASK                                                     0xffffffff
#define IPS_RD(src)                                      (((src) & 0xffffffff))
#define IPS_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define IPS_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register PI     */
/*       Fields PI       */
#define PI_WIDTH                                                             32
#define PI_SHIFT                                                              0
#define PI_MASK                                                      0xffffffff
#define PI_RD(src)                                       (((src) & 0xffffffff))
#define PI_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VS     */
/*       Fields MJR      */
#define MJR_WIDTH                                                            16
#define MJR_SHIFT                                                            16
#define MJR_MASK                                                     0xffff0000
#define MJR_RD(src)                                  (((src) & 0xffff0000)>>16)
#define MJR_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields MNR      */
#define MNR_WIDTH                                                            16
#define MNR_SHIFT                                                             0
#define MNR_MASK                                                     0x0000ffff
#define MNR_RD(src)                                      (((src) & 0x0000ffff))
#define MNR_SET(dst,src) (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CCC_CTL        */
/*       Fields TV       */
#define TV_WIDTH                                                             16
#define TV_SHIFT                                                             16
#define TV_MASK                                                      0xffff0000
#define TV_RD(src)                                   (((src) & 0xffff0000)>>16)
#define TV_WR(src)                              (((u32)(src)<<16) & 0xffff0000)
#define TV_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields CC       */
#define CC_WIDTH                                                              8
#define CC_SHIFT                                                              8
#define CC_MASK                                                      0x0000ff00
#define CC_RD(src)                                    (((src) & 0x0000ff00)>>8)
#define CC_WR(src)                               (((u32)(src)<<8) & 0x0000ff00)
#define CC_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields INT      */
#define INT_WIDTH                                                             5
#define INT_SHIFT                                                             3
#define INT_MASK                                                     0x000000f8
#define INT_RD(src)                                   (((src) & 0x000000f8)>>3)
#define INT_WR(src)                              (((u32)(src)<<3) & 0x000000f8)
#define INT_SET(dst,src) \
                       (((dst) & ~0x000000f8) | (((u32)(src)<<3) & 0x000000f8))
/*       Fields EN       */
#define EN_WIDTH                                                              1
#define EN_SHIFT                                                              0
#define EN_MASK                                                      0x00000001
#define EN_RD(src)                                       (((src) & 0x00000001))
#define EN_WR(src)                                  (((u32)(src)) & 0x00000001)
#define EN_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CCC_PORTS      */
/*       Fields PRT      */
#define PRT_WIDTH                                                            32
#define PRT_SHIFT                                                             0
#define PRT_MASK                                                     0xffffffff
#define PRT_RD(src)                                      (((src) & 0xffffffff))
#define PRT_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define PRT_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register EM_LOC */
/*       Fields OFST     */
#define OFST_WIDTH                                                           16
#define OFST_SHIFT                                                           16
#define OFST_MASK                                                    0xffff0000
#define OFST_RD(src)                                 (((src) & 0xffff0000)>>16)
#define OFST_WR(src)                            (((u32)(src)<<16) & 0xffff0000)
#define OFST_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields SZ       */
#define SZ_WIDTH                                                             16
#define SZ_SHIFT                                                              0
#define SZ_MASK                                                      0x0000ffff
#define SZ_RD(src)                                       (((src) & 0x0000ffff))
#define SZ_WR(src)                                  (((u32)(src)) & 0x0000ffff)
#define SZ_SET(dst,src) (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register EM_CTL */
/*       Fields PM       */
#define PM_WIDTH                                                              1
#define PM_SHIFT                                                             27
#define PM_MASK                                                      0x08000000
#define PM_RD(src)                                   (((src) & 0x08000000)>>27)
#define PM_WR(src)                              (((u32)(src)<<27) & 0x08000000)
#define PM_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALHD     */
#define ALHD_WIDTH                                                            1
#define ALHD_SHIFT                                                           26
#define ALHD_MASK                                                    0x04000000
#define ALHD_RD(src)                                 (((src) & 0x04000000)>>26)
#define ALHD_WR(src)                            (((u32)(src)<<26) & 0x04000000)
#define ALHD_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields XMT      */
#define XMT_WIDTH                                                             1
#define XMT_SHIFT                                                            25
#define XMT_MASK                                                     0x02000000
#define XMT_RD(src)                                  (((src) & 0x02000000)>>25)
#define XMT_WR(src)                             (((u32)(src)<<25) & 0x02000000)
#define XMT_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SMB      */
#define SMB_WIDTH                                                             1
#define SMB_SHIFT                                                            24
#define SMB_MASK                                                     0x01000000
#define SMB_RD(src)                                  (((src) & 0x01000000)>>24)
#define SMB_WR(src)                             (((u32)(src)<<24) & 0x01000000)
#define SMB_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SGPIO    */
#define SGPIO_WIDTH                                                           1
#define SGPIO_SHIFT                                                          19
#define SGPIO_MASK                                                   0x00080000
#define SGPIO_RD(src)                                (((src) & 0x00080000)>>19)
#define SGPIO_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define SGPIO_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SES2     */
#define SES2_WIDTH                                                            1
#define SES2_SHIFT                                                           18
#define SES2_MASK                                                    0x00040000
#define SES2_RD(src)                                 (((src) & 0x00040000)>>18)
#define SES2_WR(src)                            (((u32)(src)<<18) & 0x00040000)
#define SES2_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SAFTE    */
#define SAFTE_WIDTH                                                           1
#define SAFTE_SHIFT                                                          17
#define SAFTE_MASK                                                   0x00020000
#define SAFTE_RD(src)                                (((src) & 0x00020000)>>17)
#define SAFTE_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define SAFTE_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields LED      */
#define LED_WIDTH                                                             1
#define LED_SHIFT                                                            16
#define LED_MASK                                                     0x00010000
#define LED_RD(src)                                  (((src) & 0x00010000)>>16)
#define LED_WR(src)                             (((u32)(src)<<16) & 0x00010000)
#define LED_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields RST      */
#define RST_WIDTH                                                             1
#define RST_SHIFT                                                             9
#define RST_MASK                                                     0x00000200
#define RST_RD(src)                                   (((src) & 0x00000200)>>9)
#define RST_WR(src)                              (((u32)(src)<<9) & 0x00000200)
#define RST_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TM       */
#define TM_WIDTH                                                              1
#define TM_SHIFT                                                              8
#define TM_MASK                                                      0x00000100
#define TM_RD(src)                                    (((src) & 0x00000100)>>8)
#define TM_WR(src)                               (((u32)(src)<<8) & 0x00000100)
#define TM_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MR       */
#define MR_WIDTH                                                              1
#define MR_SHIFT                                                              0
#define MR_MASK                                                      0x00000001
#define MR_RD(src)                                       (((src) & 0x00000001))
#define MR_WR(src)                                  (((u32)(src)) & 0x00000001)
#define MR_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CAP2   */
/*       Fields APST     */
#define APST2_WIDTH                                                           1
#define APST2_SHIFT                                                           2
#define APST2_MASK                                                   0x00000004
#define APST2_RD(src)                                 (((src) & 0x00000004)>>2)
#define APST2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields NVMP     */
#define NVMP2_WIDTH                                                           1
#define NVMP2_SHIFT                                                           1
#define NVMP2_MASK                                                   0x00000002
#define NVMP2_RD(src)                                 (((src) & 0x00000002)>>1)
#define NVMP2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields BOH      */
#define BOH2_WIDTH                                                            1
#define BOH2_SHIFT                                                            0
#define BOH2_MASK                                                    0x00000001
#define BOH2_RD(src)                                     (((src) & 0x00000001))
#define BOH2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BOHC   */
/*       Fields BB       */
#define BB_WIDTH                                                              1
#define BB_SHIFT                                                              4
#define BB_MASK                                                      0x00000010
#define BB_RD(src)                                    (((src) & 0x00000010)>>4)
#define BB_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields OOC      */
#define OOC_WIDTH                                                             1
#define OOC_SHIFT                                                             3
#define OOC_MASK                                                     0x00000008
#define OOC_RD(src)                                   (((src) & 0x00000008)>>3)
#define OOC_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SOOE     */
#define SOOE_WIDTH                                                            1
#define SOOE_SHIFT                                                            2
#define SOOE_MASK                                                    0x00000004
#define SOOE_RD(src)                                  (((src) & 0x00000004)>>2)
#define SOOE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields OOS      */
#define OOS_WIDTH                                                             1
#define OOS_SHIFT                                                             1
#define OOS_MASK                                                     0x00000002
#define OOS_RD(src)                                   (((src) & 0x00000002)>>1)
#define OOS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields BOS      */
#define BOS_WIDTH                                                             1
#define BOS_SHIFT                                                             0
#define BOS_MASK                                                     0x00000001
#define BOS_RD(src)                                      (((src) & 0x00000001))
#define BOS_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BIST_ERR       */
/*       Fields BISTFAIL         */
#define BISTFAIL_WIDTH                                                        1
#define BISTFAIL_SHIFT                                                        0
#define BISTFAIL_MASK                                                0x00000001
#define BISTFAIL_RD(src)                                 (((src) & 0x00000001))
#define BISTFAIL_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register P0SERCTL       */
/*       Fields SERBSY   */
#define SERBSY_WIDTH                                                          1
#define SERBSY_SHIFT                                                         31
#define SERBSY_MASK                                                  0x80000000
#define SERBSY_RD(src)                               (((src) & 0x80000000)>>31)
#define SERBSY_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define SERBSY_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SERRW    */
#define SERRW_WIDTH                                                           1
#define SERRW_SHIFT                                                          24
#define SERRW_MASK                                                   0x01000000
#define SERRW_RD(src)                                (((src) & 0x01000000)>>24)
#define SERRW_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define SERRW_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SERDATA  */
#define SERDATA_WIDTH                                                         8
#define SERDATA_SHIFT                                                        16
#define SERDATA_MASK                                                 0x00ff0000
#define SERDATA_RD(src)                              (((src) & 0x00ff0000)>>16)
#define SERDATA_WR(src)                         (((u32)(src)<<16) & 0x00ff0000)
#define SERDATA_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields SERADDR  */
#define SERADDR_WIDTH                                                        16
#define SERADDR_SHIFT                                                         0
#define SERADDR_MASK                                                 0x0000ffff
#define SERADDR_RD(src)                                  (((src) & 0x0000ffff))
#define SERADDR_WR(src)                             (((u32)(src)) & 0x0000ffff)
#define SERADDR_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register PORTCFG        */
/*       Fields POSTSCAL         */
#define POSTSCAL_WIDTH                                                       12
#define POSTSCAL_SHIFT                                                       20
#define POSTSCAL_MASK                                                0xfff00000
#define POSTSCAL_RD(src)                             (((src) & 0xfff00000)>>20)
#define POSTSCAL_WR(src)                        (((u32)(src)<<20) & 0xfff00000)
#define POSTSCAL_SET(dst,src) \
                      (((dst) & ~0xfff00000) | (((u32)(src)<<20) & 0xfff00000))
/*       Fields PRESCAL  */
#define PRESCAL_WIDTH                                                         8
#define PRESCAL_SHIFT                                                        12
#define PRESCAL_MASK                                                 0x000ff000
#define PRESCAL_RD(src)                              (((src) & 0x000ff000)>>12)
#define PRESCAL_WR(src)                         (((u32)(src)<<12) & 0x000ff000)
#define PRESCAL_SET(dst,src) \
                      (((dst) & ~0x000ff000) | (((u32)(src)<<12) & 0x000ff000))
/*       Fields CISE     */
#define CISE_WIDTH                                                            1
#define CISE_SHIFT                                                            8
#define CISE_MASK                                                    0x00000100
#define CISE_RD(src)                                  (((src) & 0x00000100)>>8)
#define CISE_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define CISE_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields PORTADDR         */
#define PORTADDR_WIDTH                                                        6
#define PORTADDR_SHIFT                                                        0
#define PORTADDR_MASK                                                0x0000003f
#define PORTADDR_RD(src)                                 (((src) & 0x0000003f))
#define PORTADDR_WR(src)                            (((u32)(src)) & 0x0000003f)
#define PORTADDR_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTPHY1CFG    */
/*       Fields FIXSPDEN         */
#define FIXSPDEN_WIDTH                                                        1
#define FIXSPDEN_SHIFT                                                       31
#define FIXSPDEN_MASK                                                0x80000000
#define FIXSPDEN_RD(src)                             (((src) & 0x80000000)>>31)
#define FIXSPDEN_WR(src)                        (((u32)(src)<<31) & 0x80000000)
#define FIXSPDEN_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields CMDSLMBREN       */
#define CMDSLMBREN_WIDTH                                                      1
#define CMDSLMBREN_SHIFT                                                     30
#define CMDSLMBREN_MASK                                              0x40000000
#define CMDSLMBREN_RD(src)                           (((src) & 0x40000000)>>30)
#define CMDSLMBREN_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define CMDSLMBREN_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields OOBSEL   */
#define OOBSEL_WIDTH                                                          1
#define OOBSEL_SHIFT                                                         29
#define OOBSEL_MASK                                                  0x20000000
#define OOBSEL_RD(src)                               (((src) & 0x20000000)>>29)
#define OOBSEL_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define OOBSEL_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SERSLMBRSEL      */
#define SERSLMBRSEL_WIDTH                                                     1
#define SERSLMBRSEL_SHIFT                                                    28
#define SERSLMBRSEL_MASK                                             0x10000000
#define SERSLMBRSEL_RD(src)                          (((src) & 0x10000000)>>28)
#define SERSLMBRSEL_WR(src)                     (((u32)(src)<<28) & 0x10000000)
#define SERSLMBRSEL_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields PCCLK    */
#define PCCLK_WIDTH                                                           1
#define PCCLK_SHIFT                                                          27
#define PCCLK_MASK                                                   0x08000000
#define PCCLK_RD(src)                                (((src) & 0x08000000)>>27)
#define PCCLK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields BISTPATTNA       */
#define BISTPATTNA_WIDTH                                                      1
#define BISTPATTNA_SHIFT                                                     26
#define BISTPATTNA_MASK                                              0x04000000
#define BISTPATTNA_RD(src)                           (((src) & 0x04000000)>>26)
#define BISTPATTNA_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define BISTPATTNA_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields BISTCLRERR       */
#define BISTCLRERR_WIDTH                                                      1
#define BISTCLRERR_SHIFT                                                     25
#define BISTCLRERR_MASK                                              0x02000000
#define BISTCLRERR_RD(src)                           (((src) & 0x02000000)>>25)
#define BISTCLRERR_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define BISTCLRERR_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields BISTPATTEN       */
#define BISTPATTEN_WIDTH                                                      1
#define BISTPATTEN_SHIFT                                                     24
#define BISTPATTEN_MASK                                              0x01000000
#define BISTPATTEN_RD(src)                           (((src) & 0x01000000)>>24)
#define BISTPATTEN_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define BISTPATTEN_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields BISTPATTSEL      */
#define BISTPATTSEL_WIDTH                                                     3
#define BISTPATTSEL_SHIFT                                                    21
#define BISTPATTSEL_MASK                                             0x00e00000
#define BISTPATTSEL_RD(src)                          (((src) & 0x00e00000)>>21)
#define BISTPATTSEL_WR(src)                     (((u32)(src)<<21) & 0x00e00000)
#define BISTPATTSEL_SET(dst,src) \
                      (((dst) & ~0x00e00000) | (((u32)(src)<<21) & 0x00e00000))
/*       Fields FRCPHYRDY        */
#define FRCPHYRDY_WIDTH                                                       1
#define FRCPHYRDY_SHIFT                                                      20
#define FRCPHYRDY_MASK                                               0x00100000
#define FRCPHYRDY_RD(src)                            (((src) & 0x00100000)>>20)
#define FRCPHYRDY_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define FRCPHYRDY_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields ALIGNWAIT        */
#define ALIGNWAIT_WIDTH                                                      17
#define ALIGNWAIT_SHIFT                                                       0
#define ALIGNWAIT_MASK                                               0x0001ffff
#define ALIGNWAIT_RD(src)                                (((src) & 0x0001ffff))
#define ALIGNWAIT_WR(src)                           (((u32)(src)) & 0x0001ffff)
#define ALIGNWAIT_SET(dst,src) \
                          (((dst) & ~0x0001ffff) | (((u32)(src)) & 0x0001ffff))

/*      Register PORTPHY2CFG    */
/*       Fields COMINITNEG       */
#define COMINITNEG_WIDTH                                                      8
#define COMINITNEG_SHIFT                                                     24
#define COMINITNEG_MASK                                              0xff000000
#define COMINITNEG_RD(src)                           (((src) & 0xff000000)>>24)
#define COMINITNEG_WR(src)                      (((u32)(src)<<24) & 0xff000000)
#define COMINITNEG_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields COMINITGAPNOM    */
#define COMINITGAPNOM_WIDTH                                                   8
#define COMINITGAPNOM_SHIFT                                                  16
#define COMINITGAPNOM_MASK                                           0x00ff0000
#define COMINITGAPNOM_RD(src)                        (((src) & 0x00ff0000)>>16)
#define COMINITGAPNOM_WR(src)                   (((u32)(src)<<16) & 0x00ff0000)
#define COMINITGAPNOM_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields COMINITGAPMAX    */
#define COMINITGAPMAX_WIDTH                                                   8
#define COMINITGAPMAX_SHIFT                                                   8
#define COMINITGAPMAX_MASK                                           0x0000ff00
#define COMINITGAPMAX_RD(src)                         (((src) & 0x0000ff00)>>8)
#define COMINITGAPMAX_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define COMINITGAPMAX_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMINITGAPMIN    */
#define COMINITGAPMIN_WIDTH                                                   8
#define COMINITGAPMIN_SHIFT                                                   0
#define COMINITGAPMIN_MASK                                           0x000000ff
#define COMINITGAPMIN_RD(src)                            (((src) & 0x000000ff))
#define COMINITGAPMIN_WR(src)                       (((u32)(src)) & 0x000000ff)
#define COMINITGAPMIN_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY3CFG    */
/*       Fields COMWAKENEG       */
#define COMWAKENEG_WIDTH                                                      8
#define COMWAKENEG_SHIFT                                                     24
#define COMWAKENEG_MASK                                              0xff000000
#define COMWAKENEG_RD(src)                           (((src) & 0xff000000)>>24)
#define COMWAKENEG_WR(src)                      (((u32)(src)<<24) & 0xff000000)
#define COMWAKENEG_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields COMWAKEGAPNOM    */
#define COMWAKEGAPNOM_WIDTH                                                   8
#define COMWAKEGAPNOM_SHIFT                                                  16
#define COMWAKEGAPNOM_MASK                                           0x00ff0000
#define COMWAKEGAPNOM_RD(src)                        (((src) & 0x00ff0000)>>16)
#define COMWAKEGAPNOM_WR(src)                   (((u32)(src)<<16) & 0x00ff0000)
#define COMWAKEGAPNOM_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields COMWAKEGAPMAX    */
#define COMWAKEGAPMAX_WIDTH                                                   8
#define COMWAKEGAPMAX_SHIFT                                                   8
#define COMWAKEGAPMAX_MASK                                           0x0000ff00
#define COMWAKEGAPMAX_RD(src)                         (((src) & 0x0000ff00)>>8)
#define COMWAKEGAPMAX_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define COMWAKEGAPMAX_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMWAKEGAPMIN    */
#define COMWAKEGAPMIN_WIDTH                                                   8
#define COMWAKEGAPMIN_SHIFT                                                   0
#define COMWAKEGAPMIN_MASK                                           0x000000ff
#define COMWAKEGAPMIN_RD(src)                            (((src) & 0x000000ff))
#define COMWAKEGAPMIN_WR(src)                       (((u32)(src)) & 0x000000ff)
#define COMWAKEGAPMIN_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY4CFG    */
/*       Fields COMBURSTNOM      */
#define COMBURSTNOM_WIDTH                                                     8
#define COMBURSTNOM_SHIFT                                                     8
#define COMBURSTNOM_MASK                                             0x0000ff00
#define COMBURSTNOM_RD(src)                           (((src) & 0x0000ff00)>>8)
#define COMBURSTNOM_WR(src)                      (((u32)(src)<<8) & 0x0000ff00)
#define COMBURSTNOM_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMBURSTMAX      */
#define COMBURSTMAX_WIDTH                                                     8
#define COMBURSTMAX_SHIFT                                                     0
#define COMBURSTMAX_MASK                                             0x000000ff
#define COMBURSTMAX_RD(src)                              (((src) & 0x000000ff))
#define COMBURSTMAX_WR(src)                         (((u32)(src)) & 0x000000ff)
#define COMBURSTMAX_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY5CFG    */
/*       Fields RTCHG    */
#define RTCHG_WIDTH                                                          12
#define RTCHG_SHIFT                                                          20
#define RTCHG_MASK                                                   0xfff00000
#define RTCHG_RD(src)                                (((src) & 0xfff00000)>>20)
#define RTCHG_WR(src)                           (((u32)(src)<<20) & 0xfff00000)
#define RTCHG_SET(dst,src) \
                      (((dst) & ~0xfff00000) | (((u32)(src)<<20) & 0xfff00000))
/*       Fields RTRYINT  */
#define RTRYINT_WIDTH                                                        20
#define RTRYINT_SHIFT                                                         0
#define RTRYINT_MASK                                                 0x000fffff
#define RTRYINT_RD(src)                                  (((src) & 0x000fffff))
#define RTRYINT_WR(src)                             (((u32)(src)) & 0x000fffff)
#define RTRYINT_SET(dst,src) \
                          (((dst) & ~0x000fffff) | (((u32)(src)) & 0x000fffff))

/*      Register PORTAXICFG     */
/*       Fields ADDR_OVR         */
#define ADDR_OVR_WIDTH                                                        1
#define ADDR_OVR_SHIFT                                                       25
#define ADDR_OVR_MASK                                                0x02000000
#define ADDR_OVR_RD(src)                             (((src) & 0x02000000)>>25)
#define ADDR_OVR_WR(src)                        (((u32)(src)<<25) & 0x02000000)
#define ADDR_OVR_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields EN_CONTEXT       */
#define EN_CONTEXT_WIDTH                                                      1
#define EN_CONTEXT_SHIFT                                                     24
#define EN_CONTEXT_MASK                                              0x01000000
#define EN_CONTEXT_RD(src)                           (((src) & 0x01000000)>>24)
#define EN_CONTEXT_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define EN_CONTEXT_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields OUTTRANS         */
#define OUTTRANS_WIDTH                                                        4
#define OUTTRANS_SHIFT                                                       20
#define OUTTRANS_MASK                                                0x00f00000
#define OUTTRANS_RD(src)                             (((src) & 0x00f00000)>>20)
#define OUTTRANS_WR(src)                        (((u32)(src)<<20) & 0x00f00000)
#define OUTTRANS_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields DATAMARID        */
#define DATAMARID_WIDTH                                                       4
#define DATAMARID_SHIFT                                                      16
#define DATAMARID_MASK                                               0x000f0000
#define DATAMARID_RD(src)                            (((src) & 0x000f0000)>>16)
#define DATAMARID_WR(src)                       (((u32)(src)<<16) & 0x000f0000)
#define DATAMARID_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields NDATAMARID       */
#define NDATAMARID_WIDTH                                                      4
#define NDATAMARID_SHIFT                                                     12
#define NDATAMARID_MASK                                              0x0000f000
#define NDATAMARID_RD(src)                           (((src) & 0x0000f000)>>12)
#define NDATAMARID_WR(src)                      (((u32)(src)<<12) & 0x0000f000)
#define NDATAMARID_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DATAMAWID        */
#define DATAMAWID_WIDTH                                                       4
#define DATAMAWID_SHIFT                                                       8
#define DATAMAWID_MASK                                               0x00000f00
#define DATAMAWID_RD(src)                             (((src) & 0x00000f00)>>8)
#define DATAMAWID_WR(src)                        (((u32)(src)<<8) & 0x00000f00)
#define DATAMAWID_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields NDATAMAWID       */
#define NDATAMAWID_WIDTH                                                      4
#define NDATAMAWID_SHIFT                                                      4
#define NDATAMAWID_MASK                                              0x000000f0
#define NDATAMAWID_RD(src)                            (((src) & 0x000000f0)>>4)
#define NDATAMAWID_WR(src)                       (((u32)(src)<<4) & 0x000000f0)
#define NDATAMAWID_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields AXIDATAWID       */
#define AXIDATAWID_WIDTH                                                      2
#define AXIDATAWID_SHIFT                                                      0
#define AXIDATAWID_MASK                                              0x00000003
#define AXIDATAWID_RD(src)                               (((src) & 0x00000003))
#define AXIDATAWID_WR(src)                          (((u32)(src)) & 0x00000003)
#define AXIDATAWID_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register PORTAXICACHECTL        */
/*       Fields ARCACHEEN        */
#define ARCACHEEN_WIDTH                                                       1
#define ARCACHEEN_SHIFT                                                      29
#define ARCACHEEN_MASK                                               0x20000000
#define ARCACHEEN_RD(src)                            (((src) & 0x20000000)>>29)
#define ARCACHEEN_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define ARCACHEEN_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields AWCACHEEN        */
#define AWCACHEEN_WIDTH                                                       1
#define AWCACHEEN_SHIFT                                                      28
#define AWCACHEEN_MASK                                               0x10000000
#define AWCACHEEN_RD(src)                            (((src) & 0x10000000)>>28)
#define AWCACHEEN_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define AWCACHEEN_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields AWCACHEFIS       */
#define AWCACHEFIS_WIDTH                                                      4
#define AWCACHEFIS_SHIFT                                                     24
#define AWCACHEFIS_MASK                                              0x0f000000
#define AWCACHEFIS_RD(src)                           (((src) & 0x0f000000)>>24)
#define AWCACHEFIS_WR(src)                      (((u32)(src)<<24) & 0x0f000000)
#define AWCACHEFIS_SET(dst,src) \
                      (((dst) & ~0x0f000000) | (((u32)(src)<<24) & 0x0f000000))
/*       Fields AWCACHEDATA      */
#define AWCACHEDATA_WIDTH                                                     4
#define AWCACHEDATA_SHIFT                                                    20
#define AWCACHEDATA_MASK                                             0x00f00000
#define AWCACHEDATA_RD(src)                          (((src) & 0x00f00000)>>20)
#define AWCACHEDATA_WR(src)                     (((u32)(src)<<20) & 0x00f00000)
#define AWCACHEDATA_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields AWCACHEDATALAST  */
#define AWCACHEDATALAST_WIDTH                                                 4
#define AWCACHEDATALAST_SHIFT                                                16
#define AWCACHEDATALAST_MASK                                         0x000f0000
#define AWCACHEDATALAST_RD(src)                      (((src) & 0x000f0000)>>16)
#define AWCACHEDATALAST_WR(src)                 (((u32)(src)<<16) & 0x000f0000)
#define AWCACHEDATALAST_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ARCACHEPRD       */
#define ARCACHEPRD_WIDTH                                                      4
#define ARCACHEPRD_SHIFT                                                     12
#define ARCACHEPRD_MASK                                              0x0000f000
#define ARCACHEPRD_RD(src)                           (((src) & 0x0000f000)>>12)
#define ARCACHEPRD_WR(src)                      (((u32)(src)<<12) & 0x0000f000)
#define ARCACHEPRD_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields ARCACHEHEADER    */
#define ARCACHEHEADER_WIDTH                                                   4
#define ARCACHEHEADER_SHIFT                                                   8
#define ARCACHEHEADER_MASK                                           0x00000f00
#define ARCACHEHEADER_RD(src)                         (((src) & 0x00000f00)>>8)
#define ARCACHEHEADER_WR(src)                    (((u32)(src)<<8) & 0x00000f00)
#define ARCACHEHEADER_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields ARCACHEFIS       */
#define ARCACHEFIS_WIDTH                                                      4
#define ARCACHEFIS_SHIFT                                                      4
#define ARCACHEFIS_MASK                                              0x000000f0
#define ARCACHEFIS_RD(src)                            (((src) & 0x000000f0)>>4)
#define ARCACHEFIS_WR(src)                       (((u32)(src)<<4) & 0x000000f0)
#define ARCACHEFIS_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields ARCACHEATAPI     */
#define ARCACHEATAPI_WIDTH                                                    4
#define ARCACHEATAPI_SHIFT                                                    0
#define ARCACHEATAPI_MASK                                            0x0000000f
#define ARCACHEATAPI_RD(src)                             (((src) & 0x0000000f))
#define ARCACHEATAPI_WR(src)                        (((u32)(src)) & 0x0000000f)
#define ARCACHEATAPI_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register PORTAXIPROTCTL */
/*       Fields ARPROTEN         */
#define ARPROTEN_WIDTH                                                        1
#define ARPROTEN_SHIFT                                                       29
#define ARPROTEN_MASK                                                0x20000000
#define ARPROTEN_RD(src)                             (((src) & 0x20000000)>>29)
#define ARPROTEN_WR(src)                        (((u32)(src)<<29) & 0x20000000)
#define ARPROTEN_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields AWPROTEN         */
#define AWPROTEN_WIDTH                                                        1
#define AWPROTEN_SHIFT                                                       28
#define AWPROTEN_MASK                                                0x10000000
#define AWPROTEN_RD(src)                             (((src) & 0x10000000)>>28)
#define AWPROTEN_WR(src)                        (((u32)(src)<<28) & 0x10000000)
#define AWPROTEN_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields AWPROTFIS        */
#define AWPROTFIS_WIDTH                                                       3
#define AWPROTFIS_SHIFT                                                      24
#define AWPROTFIS_MASK                                               0x07000000
#define AWPROTFIS_RD(src)                            (((src) & 0x07000000)>>24)
#define AWPROTFIS_WR(src)                       (((u32)(src)<<24) & 0x07000000)
#define AWPROTFIS_SET(dst,src) \
                      (((dst) & ~0x07000000) | (((u32)(src)<<24) & 0x07000000))
/*       Fields AWPROTDATA       */
#define AWPROTDATA_WIDTH                                                      3
#define AWPROTDATA_SHIFT                                                     20
#define AWPROTDATA_MASK                                              0x00700000
#define AWPROTDATA_RD(src)                           (((src) & 0x00700000)>>20)
#define AWPROTDATA_WR(src)                      (((u32)(src)<<20) & 0x00700000)
#define AWPROTDATA_SET(dst,src) \
                      (((dst) & ~0x00700000) | (((u32)(src)<<20) & 0x00700000))
/*       Fields AWPROTDATALAST   */
#define AWPROTDATALAST_WIDTH                                                  3
#define AWPROTDATALAST_SHIFT                                                 16
#define AWPROTDATALAST_MASK                                          0x00070000
#define AWPROTDATALAST_RD(src)                       (((src) & 0x00070000)>>16)
#define AWPROTDATALAST_WR(src)                  (((u32)(src)<<16) & 0x00070000)
#define AWPROTDATALAST_SET(dst,src) \
                      (((dst) & ~0x00070000) | (((u32)(src)<<16) & 0x00070000))
/*       Fields ARPROTPRD        */
#define ARPROTPRD_WIDTH                                                       3
#define ARPROTPRD_SHIFT                                                      12
#define ARPROTPRD_MASK                                               0x00007000
#define ARPROTPRD_RD(src)                            (((src) & 0x00007000)>>12)
#define ARPROTPRD_WR(src)                       (((u32)(src)<<12) & 0x00007000)
#define ARPROTPRD_SET(dst,src) \
                      (((dst) & ~0x00007000) | (((u32)(src)<<12) & 0x00007000))
/*       Fields ARPROTHEADER     */
#define ARPROTHEADER_WIDTH                                                    3
#define ARPROTHEADER_SHIFT                                                    8
#define ARPROTHEADER_MASK                                            0x00000700
#define ARPROTHEADER_RD(src)                          (((src) & 0x00000700)>>8)
#define ARPROTHEADER_WR(src)                     (((u32)(src)<<8) & 0x00000700)
#define ARPROTHEADER_SET(dst,src) \
                       (((dst) & ~0x00000700) | (((u32)(src)<<8) & 0x00000700))
/*       Fields ARPROTFIS        */
#define ARPROTFIS_WIDTH                                                       3
#define ARPROTFIS_SHIFT                                                       4
#define ARPROTFIS_MASK                                               0x00000070
#define ARPROTFIS_RD(src)                             (((src) & 0x00000070)>>4)
#define ARPROTFIS_WR(src)                        (((u32)(src)<<4) & 0x00000070)
#define ARPROTFIS_SET(dst,src) \
                       (((dst) & ~0x00000070) | (((u32)(src)<<4) & 0x00000070))
/*       Fields ARPROTATAPI      */
#define ARPROTATAPI_WIDTH                                                     3
#define ARPROTATAPI_SHIFT                                                     0
#define ARPROTATAPI_MASK                                             0x00000007
#define ARPROTATAPI_RD(src)                              (((src) & 0x00000007))
#define ARPROTATAPI_WR(src)                         (((u32)(src)) & 0x00000007)
#define ARPROTATAPI_SET(dst,src) \
                          (((dst) & ~0x00000007) | (((u32)(src)) & 0x00000007))

/*      Register PORTRANSCFG    */
/*       Fields UNKNOWN  */
#define UNKNOWN_WIDTH                                                         1
#define UNKNOWN_SHIFT                                                        27
#define UNKNOWN_MASK                                                 0x08000000
#define UNKNOWN_RD(src)                              (((src) & 0x08000000)>>27)
#define UNKNOWN_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields RXWATERMARK      */
#define RXWATERMARK_WIDTH                                                     7
#define RXWATERMARK_SHIFT                                                     0
#define RXWATERMARK_MASK                                             0x0000007f
#define RXWATERMARK_RD(src)                              (((src) & 0x0000007f))
#define RXWATERMARK_WR(src)                         (((u32)(src)) & 0x0000007f)
#define RXWATERMARK_SET(dst,src) \
                          (((dst) & ~0x0000007f) | (((u32)(src)) & 0x0000007f))

/*      Register PORTRANSSTAT   */
/*       Fields TXSM     */
#define TXSM_WIDTH                                                            8
#define TXSM_SHIFT                                                            8
#define TXSM_MASK                                                    0x0000ff00
#define TXSM_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define TXSM_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields RXSM     */
#define RXSM_WIDTH                                                            8
#define RXSM_SHIFT                                                            0
#define RXSM_MASK                                                    0x000000ff
#define RXSM_RD(src)                                     (((src) & 0x000000ff))
#define RXSM_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTLNKCFG0    */
/*       Fields PMPRIMRATAACK    */
#define PMPRIMRATAACK0_WIDTH                                                  5
#define PMPRIMRATAACK0_SHIFT                                                 27
#define PMPRIMRATAACK0_MASK                                          0xf8000000
#define PMPRIMRATAACK0_RD(src)                       (((src) & 0xf8000000)>>27)
#define PMPRIMRATAACK0_WR(src)                  (((u32)(src)<<27) & 0xf8000000)
#define PMPRIMRATAACK0_SET(dst,src) \
                      (((dst) & ~0xf8000000) | (((u32)(src)<<27) & 0xf8000000))
/*       Fields PRIMOVERRIDEEN   */
#define PRIMOVERRIDEEN0_WIDTH                                                 1
#define PRIMOVERRIDEEN0_SHIFT                                                26
#define PRIMOVERRIDEEN0_MASK                                         0x04000000
#define PRIMOVERRIDEEN0_RD(src)                      (((src) & 0x04000000)>>26)
#define PRIMOVERRIDEEN0_WR(src)                 (((u32)(src)<<26) & 0x04000000)
#define PRIMOVERRIDEEN0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields PHYRDYTIMER      */
#define PHYRDYTIMER0_WIDTH                                                   10
#define PHYRDYTIMER0_SHIFT                                                   16
#define PHYRDYTIMER0_MASK                                            0x03ff0000
#define PHYRDYTIMER0_RD(src)                         (((src) & 0x03ff0000)>>16)
#define PHYRDYTIMER0_WR(src)                    (((u32)(src)<<16) & 0x03ff0000)
#define PHYRDYTIMER0_SET(dst,src) \
                      (((dst) & ~0x03ff0000) | (((u32)(src)<<16) & 0x03ff0000))
/*       Fields ALIGNINSRATE     */
#define ALIGNINSRATE0_WIDTH                                                   8
#define ALIGNINSRATE0_SHIFT                                                   8
#define ALIGNINSRATE0_MASK                                           0x0000ff00
#define ALIGNINSRATE0_RD(src)                         (((src) & 0x0000ff00)>>8)
#define ALIGNINSRATE0_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define ALIGNINSRATE0_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields PHYNRDYEN        */
#define PHYNRDYEN0_WIDTH                                                      1
#define PHYNRDYEN0_SHIFT                                                      7
#define PHYNRDYEN0_MASK                                              0x00000080
#define PHYNRDYEN0_RD(src)                            (((src) & 0x00000080)>>7)
#define PHYNRDYEN0_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define PHYNRDYEN0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields ALIGN4SEND       */
#define ALIGN4SEND0_WIDTH                                                     1
#define ALIGN4SEND0_SHIFT                                                     6
#define ALIGN4SEND0_MASK                                             0x00000040
#define ALIGN4SEND0_RD(src)                           (((src) & 0x00000040)>>6)
#define ALIGN4SEND0_WR(src)                      (((u32)(src)<<6) & 0x00000040)
#define ALIGN4SEND0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields RXSCRMBLEN       */
#define RXSCRMBLEN0_WIDTH                                                     1
#define RXSCRMBLEN0_SHIFT                                                     5
#define RXSCRMBLEN0_MASK                                             0x00000020
#define RXSCRMBLEN0_RD(src)                           (((src) & 0x00000020)>>5)
#define RXSCRMBLEN0_WR(src)                      (((u32)(src)<<5) & 0x00000020)
#define RXSCRMBLEN0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TXSCRMBLEN       */
#define TXSCRMBLEN0_WIDTH                                                     1
#define TXSCRMBLEN0_SHIFT                                                     4
#define TXSCRMBLEN0_MASK                                             0x00000010
#define TXSCRMBLEN0_RD(src)                           (((src) & 0x00000010)>>4)
#define TXSCRMBLEN0_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define TXSCRMBLEN0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TXPRIMJUNK       */
#define TXPRIMJUNK0_WIDTH                                                     1
#define TXPRIMJUNK0_SHIFT                                                     3
#define TXPRIMJUNK0_MASK                                             0x00000008
#define TXPRIMJUNK0_RD(src)                           (((src) & 0x00000008)>>3)
#define TXPRIMJUNK0_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define TXPRIMJUNK0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields TXCONT   */
#define TXCONT0_WIDTH                                                         1
#define TXCONT0_SHIFT                                                         2
#define TXCONT0_MASK                                                 0x00000004
#define TXCONT0_RD(src)                               (((src) & 0x00000004)>>2)
#define TXCONT0_WR(src)                          (((u32)(src)<<2) & 0x00000004)
#define TXCONT0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields RXBADCRC         */
#define RXBADCRC0_WIDTH                                                       1
#define RXBADCRC0_SHIFT                                                       1
#define RXBADCRC0_MASK                                               0x00000002
#define RXBADCRC0_RD(src)                             (((src) & 0x00000002)>>1)
#define RXBADCRC0_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define RXBADCRC0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields TXBADCRC         */
#define TXBADCRC0_WIDTH                                                       1
#define TXBADCRC0_SHIFT                                                       0
#define TXBADCRC0_MASK                                               0x00000001
#define TXBADCRC0_RD(src)                                (((src) & 0x00000001))
#define TXBADCRC0_WR(src)                           (((u32)(src)) & 0x00000001)
#define TXBADCRC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register PORTLNKCFG1    */
/*       Fields CD       */
#define CD1_WIDTH                                                             1
#define CD1_SHIFT                                                             6
#define CD1_MASK                                                     0x00000040
#define CD1_RD(src)                                   (((src) & 0x00000040)>>6)
#define CD1_WR(src)                              (((u32)(src)<<6) & 0x00000040)
#define CD1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields PRIMOVERRIDESTATE        */
#define PRIMOVERRIDESTATE1_WIDTH                                              6
#define PRIMOVERRIDESTATE1_SHIFT                                              0
#define PRIMOVERRIDESTATE1_MASK                                      0x0000003f
#define PRIMOVERRIDESTATE1_RD(src)                       (((src) & 0x0000003f))
#define PRIMOVERRIDESTATE1_WR(src)                  (((u32)(src)) & 0x0000003f)
#define PRIMOVERRIDESTATE1_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTLNKCFG2    */
/*       Fields OVERRIDEPRIM     */
#define OVERRIDEPRIM2_WIDTH                                                  32
#define OVERRIDEPRIM2_SHIFT                                                   0
#define OVERRIDEPRIM2_MASK                                           0xffffffff
#define OVERRIDEPRIM2_RD(src)                            (((src) & 0xffffffff))
#define OVERRIDEPRIM2_WR(src)                       (((u32)(src)) & 0xffffffff)
#define OVERRIDEPRIM2_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register PORTLNKSTAT0   */
/*       Fields LINKSTATE        */
#define LINKSTATE0_WIDTH                                                      6
#define LINKSTATE0_SHIFT                                                      0
#define LINKSTATE0_MASK                                              0x0000003f
#define LINKSTATE0_RD(src)                               (((src) & 0x0000003f))
#define LINKSTATE0_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTLNKSTAT1   */
/*       Fields KCHARERRCNT      */
#define KCHARERRCNT1_WIDTH                                                    8
#define KCHARERRCNT1_SHIFT                                                   24
#define KCHARERRCNT1_MASK                                            0xff000000
#define KCHARERRCNT1_RD(src)                         (((src) & 0xff000000)>>24)
#define KCHARERRCNT1_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields PHYINTERRCNT     */
#define PHYINTERRCNT1_WIDTH                                                   8
#define PHYINTERRCNT1_SHIFT                                                  16
#define PHYINTERRCNT1_MASK                                           0x00ff0000
#define PHYINTERRCNT1_RD(src)                        (((src) & 0x00ff0000)>>16)
#define PHYINTERRCNT1_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields CODEERRCNT       */
#define CODEERRCNT1_WIDTH                                                     8
#define CODEERRCNT1_SHIFT                                                     8
#define CODEERRCNT1_MASK                                             0x0000ff00
#define CODEERRCNT1_RD(src)                           (((src) & 0x0000ff00)>>8)
#define CODEERRCNT1_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields DISPERRCNT       */
#define DISPERRCNT1_WIDTH                                                     8
#define DISPERRCNT1_SHIFT                                                     0
#define DISPERRCNT1_MASK                                             0x000000ff
#define DISPERRCNT1_RD(src)                              (((src) & 0x000000ff))
#define DISPERRCNT1_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTCMDCFG     */
/*       Fields KCHARERRCNT      */
#define KCHARERRCNT_WIDTH                                                     8
#define KCHARERRCNT_SHIFT                                                    24
#define KCHARERRCNT_MASK                                             0xff000000
#define KCHARERRCNT_RD(src)                          (((src) & 0xff000000)>>24)
#define KCHARERRCNT_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields PHYINTERRCNT     */
#define PHYINTERRCNT_WIDTH                                                    8
#define PHYINTERRCNT_SHIFT                                                   16
#define PHYINTERRCNT_MASK                                            0x00ff0000
#define PHYINTERRCNT_RD(src)                         (((src) & 0x00ff0000)>>16)
#define PHYINTERRCNT_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields CODEERRCNT       */
#define CODEERRCNT_WIDTH                                                      8
#define CODEERRCNT_SHIFT                                                      8
#define CODEERRCNT_MASK                                              0x0000ff00
#define CODEERRCNT_RD(src)                            (((src) & 0x0000ff00)>>8)
#define CODEERRCNT_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields DISPERRCNT       */
#define DISPERRCNT_WIDTH                                                      8
#define DISPERRCNT_SHIFT                                                      0
#define DISPERRCNT_MASK                                              0x000000ff
#define DISPERRCNT_RD(src)                               (((src) & 0x000000ff))
#define DISPERRCNT_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register CLB0   */
/*       Fields CLB      */
#define CLB0_WIDTH                                                           22
#define CLB0_SHIFT                                                           10
#define CLB0_MASK                                                    0xfffffc00
#define CLB0_RD(src)                                 (((src) & 0xfffffc00)>>10)
#define CLB0_WR(src)                            (((u32)(src)<<10) & 0xfffffc00)
#define CLB0_SET(dst,src) \
                      (((dst) & ~0xfffffc00) | (((u32)(src)<<10) & 0xfffffc00))

/*      Register CLBU0  */
/*       Fields CLBU     */
#define CLBU0_WIDTH                                                          32
#define CLBU0_SHIFT                                                           0
#define CLBU0_MASK                                                   0xffffffff
#define CLBU0_RD(src)                                    (((src) & 0xffffffff))
#define CLBU0_WR(src)                               (((u32)(src)) & 0xffffffff)
#define CLBU0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register FB0    */
/*       Fields FB       */
#define FB0_WIDTH                                                            24
#define FB0_SHIFT                                                             8
#define FB0_MASK                                                     0xffffff00
#define FB0_RD(src)                                   (((src) & 0xffffff00)>>8)
#define FB0_WR(src)                              (((u32)(src)<<8) & 0xffffff00)
#define FB0_SET(dst,src) \
                       (((dst) & ~0xffffff00) | (((u32)(src)<<8) & 0xffffff00))

/*      Register FBU0   */
/*       Fields FBU      */
#define FBU0_WIDTH                                                           32
#define FBU0_SHIFT                                                            0
#define FBU0_MASK                                                    0xffffffff
#define FBU0_RD(src)                                     (((src) & 0xffffffff))
#define FBU0_WR(src)                                (((u32)(src)) & 0xffffffff)
#define FBU0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register IS0    */
/*       Fields CPDS     */
#define CPDS0_WIDTH                                                           1
#define CPDS0_SHIFT                                                          31
#define CPDS0_MASK                                                   0x80000000
#define CPDS0_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDS0_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDS0_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFES     */
#define TFES0_WIDTH                                                           1
#define TFES0_SHIFT                                                          30
#define TFES0_MASK                                                   0x40000000
#define TFES0_RD(src)                                (((src) & 0x40000000)>>30)
#define TFES0_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFES0_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFS     */
#define HBFS0_WIDTH                                                           1
#define HBFS0_SHIFT                                                          29
#define HBFS0_MASK                                                   0x20000000
#define HBFS0_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFS0_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFS0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDS     */
#define HBDS0_WIDTH                                                           1
#define HBDS0_SHIFT                                                          28
#define HBDS0_MASK                                                   0x10000000
#define HBDS0_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDS0_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDS0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFS      */
#define IFS0_WIDTH                                                            1
#define IFS0_SHIFT                                                           27
#define IFS0_MASK                                                    0x08000000
#define IFS0_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFS0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFS0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFS     */
#define INFS0_WIDTH                                                           1
#define INFS0_SHIFT                                                          26
#define INFS0_MASK                                                   0x04000000
#define INFS0_RD(src)                                (((src) & 0x04000000)>>26)
#define INFS0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFS0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFS      */
#define OFS0_WIDTH                                                            1
#define OFS0_SHIFT                                                           24
#define OFS0_MASK                                                    0x01000000
#define OFS0_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFS0_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFS0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPMS     */
#define IPMS0_WIDTH                                                           1
#define IPMS0_SHIFT                                                          23
#define IPMS0_MASK                                                   0x00800000
#define IPMS0_RD(src)                                (((src) & 0x00800000)>>23)
#define IPMS0_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPMS0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCS     */
#define PRCS0_WIDTH                                                           1
#define PRCS0_SHIFT                                                          22
#define PRCS0_MASK                                                   0x00400000
#define PRCS0_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCS0_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCS0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPS     */
#define DMPS0_WIDTH                                                           1
#define DMPS0_SHIFT                                                           7
#define DMPS0_MASK                                                   0x00000080
#define DMPS0_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPS0_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPS0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCS      */
#define PCS0_WIDTH                                                            1
#define PCS0_SHIFT                                                            6
#define PCS0_MASK                                                    0x00000040
#define PCS0_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCS0_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCS0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPS      */
#define DPS0_WIDTH                                                            1
#define DPS0_SHIFT                                                            5
#define DPS0_MASK                                                    0x00000020
#define DPS0_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPS0_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPS0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFS      */
#define UFS0_WIDTH                                                            1
#define UFS0_SHIFT                                                            4
#define UFS0_MASK                                                    0x00000010
#define UFS0_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFS0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFS0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBS     */
#define SDBS0_WIDTH                                                           1
#define SDBS0_SHIFT                                                           3
#define SDBS0_MASK                                                   0x00000008
#define SDBS0_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBS0_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBS0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSS      */
#define DSS0_WIDTH                                                            1
#define DSS0_SHIFT                                                            2
#define DSS0_MASK                                                    0x00000004
#define DSS0_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSS0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSS0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSS      */
#define PSS0_WIDTH                                                            1
#define PSS0_SHIFT                                                            1
#define PSS0_MASK                                                    0x00000002
#define PSS0_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSS0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSS0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRS     */
#define DHRS0_WIDTH                                                           1
#define DHRS0_SHIFT                                                           0
#define DHRS0_MASK                                                   0x00000001
#define DHRS0_RD(src)                                    (((src) & 0x00000001))
#define DHRS0_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRS0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IE0    */
/*       Fields CPDE     */
#define CPDE0_WIDTH                                                           1
#define CPDE0_SHIFT                                                          31
#define CPDE0_MASK                                                   0x80000000
#define CPDE0_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDE0_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDE0_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFEE     */
#define TFEE0_WIDTH                                                           1
#define TFEE0_SHIFT                                                          30
#define TFEE0_MASK                                                   0x40000000
#define TFEE0_RD(src)                                (((src) & 0x40000000)>>30)
#define TFEE0_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFEE0_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFE     */
#define HBFE0_WIDTH                                                           1
#define HBFE0_SHIFT                                                          29
#define HBFE0_MASK                                                   0x20000000
#define HBFE0_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFE0_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFE0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDE     */
#define HBDE0_WIDTH                                                           1
#define HBDE0_SHIFT                                                          28
#define HBDE0_MASK                                                   0x10000000
#define HBDE0_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDE0_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDE0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFE      */
#define IFE0_WIDTH                                                            1
#define IFE0_SHIFT                                                           27
#define IFE0_MASK                                                    0x08000000
#define IFE0_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFE0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFE0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFE     */
#define INFE0_WIDTH                                                           1
#define INFE0_SHIFT                                                          26
#define INFE0_MASK                                                   0x04000000
#define INFE0_RD(src)                                (((src) & 0x04000000)>>26)
#define INFE0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFE0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFE      */
#define OFE0_WIDTH                                                            1
#define OFE0_SHIFT                                                           24
#define OFE0_MASK                                                    0x01000000
#define OFE0_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFE0_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFE0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPME     */
#define IPME0_WIDTH                                                           1
#define IPME0_SHIFT                                                          23
#define IPME0_MASK                                                   0x00800000
#define IPME0_RD(src)                                (((src) & 0x00800000)>>23)
#define IPME0_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPME0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCE     */
#define PRCE0_WIDTH                                                           1
#define PRCE0_SHIFT                                                          22
#define PRCE0_MASK                                                   0x00400000
#define PRCE0_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCE0_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCE0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPE     */
#define DMPE0_WIDTH                                                           1
#define DMPE0_SHIFT                                                           7
#define DMPE0_MASK                                                   0x00000080
#define DMPE0_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPE0_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPE0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCE      */
#define PCE0_WIDTH                                                            1
#define PCE0_SHIFT                                                            6
#define PCE0_MASK                                                    0x00000040
#define PCE0_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCE0_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCE0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPE      */
#define DPE0_WIDTH                                                            1
#define DPE0_SHIFT                                                            5
#define DPE0_MASK                                                    0x00000020
#define DPE0_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPE0_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPE0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFE      */
#define UFE0_WIDTH                                                            1
#define UFE0_SHIFT                                                            4
#define UFE0_MASK                                                    0x00000010
#define UFE0_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFE0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFE0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBE     */
#define SDBE0_WIDTH                                                           1
#define SDBE0_SHIFT                                                           3
#define SDBE0_MASK                                                   0x00000008
#define SDBE0_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBE0_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBE0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSE      */
#define DSE0_WIDTH                                                            1
#define DSE0_SHIFT                                                            2
#define DSE0_MASK                                                    0x00000004
#define DSE0_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSE0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSE      */
#define PSE0_WIDTH                                                            1
#define PSE0_SHIFT                                                            1
#define PSE0_MASK                                                    0x00000002
#define PSE0_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSE0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSE0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRE     */
#define DHRE0_WIDTH                                                           1
#define DHRE0_SHIFT                                                           0
#define DHRE0_MASK                                                   0x00000001
#define DHRE0_RD(src)                                    (((src) & 0x00000001))
#define DHRE0_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRE0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CMD0   */
/*       Fields ICC      */
#define ICC0_WIDTH                                                            4
#define ICC0_SHIFT                                                           28
#define ICC0_MASK                                                    0xf0000000
#define ICC0_RD(src)                                 (((src) & 0xf0000000)>>28)
#define ICC0_WR(src)                            (((u32)(src)<<28) & 0xf0000000)
#define ICC0_SET(dst,src) \
                      (((dst) & ~0xf0000000) | (((u32)(src)<<28) & 0xf0000000))
/*       Fields ASP      */
#define ASP0_WIDTH                                                            1
#define ASP0_SHIFT                                                           27
#define ASP0_MASK                                                    0x08000000
#define ASP0_RD(src)                                 (((src) & 0x08000000)>>27)
#define ASP0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define ASP0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALPE     */
#define ALPE0_WIDTH                                                           1
#define ALPE0_SHIFT                                                          26
#define ALPE0_MASK                                                   0x04000000
#define ALPE0_RD(src)                                (((src) & 0x04000000)>>26)
#define ALPE0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define ALPE0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DLAE     */
#define DLAE0_WIDTH                                                           1
#define DLAE0_SHIFT                                                          25
#define DLAE0_MASK                                                   0x02000000
#define DLAE0_RD(src)                                (((src) & 0x02000000)>>25)
#define DLAE0_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DLAE0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields ATAPI    */
#define ATAPI0_WIDTH                                                          1
#define ATAPI0_SHIFT                                                         24
#define ATAPI0_MASK                                                  0x01000000
#define ATAPI0_RD(src)                               (((src) & 0x01000000)>>24)
#define ATAPI0_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define ATAPI0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields APSTE    */
#define APSTE0_WIDTH                                                          1
#define APSTE0_SHIFT                                                         23
#define APSTE0_MASK                                                  0x00800000
#define APSTE0_RD(src)                               (((src) & 0x00800000)>>23)
#define APSTE0_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define APSTE0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields FBSCP    */
#define FBSCP0_WIDTH                                                          1
#define FBSCP0_SHIFT                                                         22
#define FBSCP0_MASK                                                  0x00400000
#define FBSCP0_RD(src)                               (((src) & 0x00400000)>>22)
#define FBSCP0_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define FBSCP0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields ESP      */
#define ESP0_WIDTH                                                            1
#define ESP0_SHIFT                                                           21
#define ESP0_MASK                                                    0x00200000
#define ESP0_RD(src)                                 (((src) & 0x00200000)>>21)
#define ESP0_WR(src)                            (((u32)(src)<<21) & 0x00200000)
#define ESP0_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields CPD      */
#define CPD0_WIDTH                                                            1
#define CPD0_SHIFT                                                           20
#define CPD0_MASK                                                    0x00100000
#define CPD0_RD(src)                                 (((src) & 0x00100000)>>20)
#define CPD0_WR(src)                            (((u32)(src)<<20) & 0x00100000)
#define CPD0_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MPSP     */
#define MPSP0_WIDTH                                                           1
#define MPSP0_SHIFT                                                          19
#define MPSP0_MASK                                                   0x00080000
#define MPSP0_RD(src)                                (((src) & 0x00080000)>>19)
#define MPSP0_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define MPSP0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields HPCP     */
#define HPCP0_WIDTH                                                           1
#define HPCP0_SHIFT                                                          18
#define HPCP0_MASK                                                   0x00040000
#define HPCP0_RD(src)                                (((src) & 0x00040000)>>18)
#define HPCP0_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define HPCP0_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields PMA      */
#define PMA0_WIDTH                                                            1
#define PMA0_SHIFT                                                           17
#define PMA0_MASK                                                    0x00020000
#define PMA0_RD(src)                                 (((src) & 0x00020000)>>17)
#define PMA0_WR(src)                            (((u32)(src)<<17) & 0x00020000)
#define PMA0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CPS      */
#define CPS0_WIDTH                                                            1
#define CPS0_SHIFT                                                           16
#define CPS0_MASK                                                    0x00010000
#define CPS0_RD(src)                                 (((src) & 0x00010000)>>16)
#define CPS0_WR(src)                            (((u32)(src)<<16) & 0x00010000)
#define CPS0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CR       */
#define CR0_WIDTH                                                             1
#define CR0_SHIFT                                                            15
#define CR0_MASK                                                     0x00008000
#define CR0_RD(src)                                  (((src) & 0x00008000)>>15)
#define CR0_WR(src)                             (((u32)(src)<<15) & 0x00008000)
#define CR0_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields FR       */
#define FR0_WIDTH                                                             1
#define FR0_SHIFT                                                            14
#define FR0_MASK                                                     0x00004000
#define FR0_RD(src)                                  (((src) & 0x00004000)>>14)
#define FR0_WR(src)                             (((u32)(src)<<14) & 0x00004000)
#define FR0_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MPSS     */
#define MPSS0_WIDTH                                                           1
#define MPSS0_SHIFT                                                          13
#define MPSS0_MASK                                                   0x00002000
#define MPSS0_RD(src)                                (((src) & 0x00002000)>>13)
#define MPSS0_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define MPSS0_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields CCS      */
#define CCS0_WIDTH                                                            5
#define CCS0_SHIFT                                                            8
#define CCS0_MASK                                                    0x00001f00
#define CCS0_RD(src)                                  (((src) & 0x00001f00)>>8)
#define CCS0_WR(src)                             (((u32)(src)<<8) & 0x00001f00)
#define CCS0_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields FRE      */
#define FRE0_WIDTH                                                            1
#define FRE0_SHIFT                                                            4
#define FRE0_MASK                                                    0x00000010
#define FRE0_RD(src)                                  (((src) & 0x00000010)>>4)
#define FRE0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define FRE0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields CLO      */
#define CLO0_WIDTH                                                            1
#define CLO0_SHIFT                                                            3
#define CLO0_MASK                                                    0x00000008
#define CLO0_RD(src)                                  (((src) & 0x00000008)>>3)
#define CLO0_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define CLO0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields POD      */
#define POD0_WIDTH                                                            1
#define POD0_SHIFT                                                            2
#define POD0_MASK                                                    0x00000004
#define POD0_RD(src)                                  (((src) & 0x00000004)>>2)
#define POD0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define POD0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SUD      */
#define SUD0_WIDTH                                                            1
#define SUD0_SHIFT                                                            1
#define SUD0_MASK                                                    0x00000002
#define SUD0_RD(src)                                  (((src) & 0x00000002)>>1)
#define SUD0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SUD0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ST       */
#define ST0_WIDTH                                                             1
#define ST0_SHIFT                                                             0
#define ST0_MASK                                                     0x00000001
#define ST0_RD(src)                                      (((src) & 0x00000001))
#define ST0_WR(src)                                 (((u32)(src)) & 0x00000001)
#define ST0_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register TFD0   */
/*       Fields ERR      */
#define ERR0_WIDTH                                                            8
#define ERR0_SHIFT                                                            8
#define ERR0_MASK                                                    0x0000ff00
#define ERR0_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define ERR0_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields STS      */
#define STS0_WIDTH                                                            8
#define STS0_SHIFT                                                            0
#define STS0_MASK                                                    0x000000ff
#define STS0_RD(src)                                     (((src) & 0x000000ff))
#define STS0_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register SIG0   */
/*       Fields SIG      */
#define SIG0_WIDTH                                                           32
#define SIG0_SHIFT                                                            0
#define SIG0_MASK                                                    0xffffffff
#define SIG0_RD(src)                                     (((src) & 0xffffffff))
#define SIG0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SSTS0  */
/*       Fields IPM      */
#define IPM0_WIDTH                                                            4
#define IPM0_SHIFT                                                            8
#define IPM0_MASK                                                    0x00000f00
#define IPM0_RD(src)                                  (((src) & 0x00000f00)>>8)
#define IPM0_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD0_WIDTH                                                            4
#define SPD0_SHIFT                                                            4
#define SPD0_MASK                                                    0x000000f0
#define SPD0_RD(src)                                  (((src) & 0x000000f0)>>4)
#define SPD0_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET0_WIDTH                                                            4
#define DET0_SHIFT                                                            0
#define DET0_MASK                                                    0x0000000f
#define DET0_RD(src)                                     (((src) & 0x0000000f))
#define DET0_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SCTL0  */
/*       Fields PMP      */
#define PMP0_WIDTH                                                            4
#define PMP0_SHIFT                                                           16
#define PMP0_MASK                                                    0x000f0000
#define PMP0_RD(src)                                 (((src) & 0x000f0000)>>16)
#define PMP0_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define PMP0_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields SPM      */
#define SPM0_WIDTH                                                            4
#define SPM0_SHIFT                                                           12
#define SPM0_MASK                                                    0x0000f000
#define SPM0_RD(src)                                 (((src) & 0x0000f000)>>12)
#define SPM0_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define SPM0_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields IPM      */
#define IPM0_F1_WIDTH                                                         4
#define IPM0_F1_SHIFT                                                         8
#define IPM0_F1_MASK                                                 0x00000f00
#define IPM0_F1_RD(src)                               (((src) & 0x00000f00)>>8)
#define IPM0_F1_WR(src)                          (((u32)(src)<<8) & 0x00000f00)
#define IPM0_F1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD0_F1_WIDTH                                                         4
#define SPD0_F1_SHIFT                                                         4
#define SPD0_F1_MASK                                                 0x000000f0
#define SPD0_F1_RD(src)                               (((src) & 0x000000f0)>>4)
#define SPD0_F1_WR(src)                          (((u32)(src)<<4) & 0x000000f0)
#define SPD0_F1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET0_F1_WIDTH                                                         4
#define DET0_F1_SHIFT                                                         0
#define DET0_F1_MASK                                                 0x0000000f
#define DET0_F1_RD(src)                                  (((src) & 0x0000000f))
#define DET0_F1_WR(src)                             (((u32)(src)) & 0x0000000f)
#define DET0_F1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SERR0  */
/*       Fields X        */
#define X0_WIDTH                                                              1
#define X0_SHIFT                                                             26
#define X0_MASK                                                      0x04000000
#define X0_RD(src)                                   (((src) & 0x04000000)>>26)
#define X0_WR(src)                              (((u32)(src)<<26) & 0x04000000)
#define X0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields F        */
#define F0_WIDTH                                                              1
#define F0_SHIFT                                                             25
#define F0_MASK                                                      0x02000000
#define F0_RD(src)                                   (((src) & 0x02000000)>>25)
#define F0_WR(src)                              (((u32)(src)<<25) & 0x02000000)
#define F0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields T        */
#define T0_WIDTH                                                              1
#define T0_SHIFT                                                             24
#define T0_MASK                                                      0x01000000
#define T0_RD(src)                                   (((src) & 0x01000000)>>24)
#define T0_WR(src)                              (((u32)(src)<<24) & 0x01000000)
#define T0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields S        */
#define S0_WIDTH                                                              1
#define S0_SHIFT                                                             23
#define S0_MASK                                                      0x00800000
#define S0_RD(src)                                   (((src) & 0x00800000)>>23)
#define S0_WR(src)                              (((u32)(src)<<23) & 0x00800000)
#define S0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields H        */
#define H0_WIDTH                                                              1
#define H0_SHIFT                                                             22
#define H0_MASK                                                      0x00400000
#define H0_RD(src)                                   (((src) & 0x00400000)>>22)
#define H0_WR(src)                              (((u32)(src)<<22) & 0x00400000)
#define H0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields C        */
#define C0_WIDTH                                                              1
#define C0_SHIFT                                                             21
#define C0_MASK                                                      0x00200000
#define C0_RD(src)                                   (((src) & 0x00200000)>>21)
#define C0_WR(src)                              (((u32)(src)<<21) & 0x00200000)
#define C0_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields D        */
#define D0_WIDTH                                                              1
#define D0_SHIFT                                                             20
#define D0_MASK                                                      0x00100000
#define D0_RD(src)                                   (((src) & 0x00100000)>>20)
#define D0_WR(src)                              (((u32)(src)<<20) & 0x00100000)
#define D0_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields B        */
#define B0_WIDTH                                                              1
#define B0_SHIFT                                                             19
#define B0_MASK                                                      0x00080000
#define B0_RD(src)                                   (((src) & 0x00080000)>>19)
#define B0_WR(src)                              (((u32)(src)<<19) & 0x00080000)
#define B0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields W        */
#define W0_WIDTH                                                              1
#define W0_SHIFT                                                             18
#define W0_MASK                                                      0x00040000
#define W0_RD(src)                                   (((src) & 0x00040000)>>18)
#define W0_WR(src)                              (((u32)(src)<<18) & 0x00040000)
#define W0_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields I        */
#define I0_WIDTH                                                              1
#define I0_SHIFT                                                             17
#define I0_MASK                                                      0x00020000
#define I0_RD(src)                                   (((src) & 0x00020000)>>17)
#define I0_WR(src)                              (((u32)(src)<<17) & 0x00020000)
#define I0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields N        */
#define N0_WIDTH                                                              1
#define N0_SHIFT                                                             16
#define N0_MASK                                                      0x00010000
#define N0_RD(src)                                   (((src) & 0x00010000)>>16)
#define N0_WR(src)                              (((u32)(src)<<16) & 0x00010000)
#define N0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields EERR     */
#define EERR0_WIDTH                                                           1
#define EERR0_SHIFT                                                          11
#define EERR0_MASK                                                   0x00000800
#define EERR0_RD(src)                                (((src) & 0x00000800)>>11)
#define EERR0_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define EERR0_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields PERR     */
#define PERR0_WIDTH                                                           1
#define PERR0_SHIFT                                                          10
#define PERR0_MASK                                                   0x00000400
#define PERR0_RD(src)                                (((src) & 0x00000400)>>10)
#define PERR0_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define PERR0_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields CERR     */
#define CERR0_WIDTH                                                           1
#define CERR0_SHIFT                                                           9
#define CERR0_MASK                                                   0x00000200
#define CERR0_RD(src)                                 (((src) & 0x00000200)>>9)
#define CERR0_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define CERR0_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TERR     */
#define TERR0_WIDTH                                                           1
#define TERR0_SHIFT                                                           8
#define TERR0_MASK                                                   0x00000100
#define TERR0_RD(src)                                 (((src) & 0x00000100)>>8)
#define TERR0_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define TERR0_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MERR     */
#define MERR0_WIDTH                                                           1
#define MERR0_SHIFT                                                           1
#define MERR0_MASK                                                   0x00000002
#define MERR0_RD(src)                                 (((src) & 0x00000002)>>1)
#define MERR0_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MERR0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields IERR     */
#define IERR0_WIDTH                                                           1
#define IERR0_SHIFT                                                           0
#define IERR0_MASK                                                   0x00000001
#define IERR0_RD(src)                                    (((src) & 0x00000001))
#define IERR0_WR(src)                               (((u32)(src)) & 0x00000001)
#define IERR0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SACT0  */
/*       Fields DS       */
#define DS0_WIDTH                                                            32
#define DS0_SHIFT                                                             0
#define DS0_MASK                                                     0xffffffff
#define DS0_RD(src)                                      (((src) & 0xffffffff))
#define DS0_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DS0_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CI0    */
/*       Fields CI       */
#define CI0_WIDTH                                                            32
#define CI0_SHIFT                                                             0
#define CI0_MASK                                                     0xffffffff
#define CI0_RD(src)                                      (((src) & 0xffffffff))
#define CI0_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define CI0_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SNTF0  */
/*       Fields PMN      */
#define PMN0_WIDTH                                                           16
#define PMN0_SHIFT                                                            0
#define PMN0_MASK                                                    0x0000ffff
#define PMN0_RD(src)                                     (((src) & 0x0000ffff))
#define PMN0_WR(src)                                (((u32)(src)) & 0x0000ffff)
#define PMN0_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register FBS0   */
/*       Fields DWE      */
#define DWE0_WIDTH                                                            4
#define DWE0_SHIFT                                                           16
#define DWE0_MASK                                                    0x000f0000
#define DWE0_RD(src)                                 (((src) & 0x000f0000)>>16)
#define DWE0_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define DWE0_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ADO      */
#define ADO0_WIDTH                                                            4
#define ADO0_SHIFT                                                           12
#define ADO0_MASK                                                    0x0000f000
#define ADO0_RD(src)                                 (((src) & 0x0000f000)>>12)
#define ADO0_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define ADO0_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DEV      */
#define DEV0_WIDTH                                                            4
#define DEV0_SHIFT                                                            8
#define DEV0_MASK                                                    0x00000f00
#define DEV0_RD(src)                                  (((src) & 0x00000f00)>>8)
#define DEV0_WR(src)                             (((u32)(src)<<8) & 0x00000f00)
#define DEV0_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SDE      */
#define SDE0_WIDTH                                                            1
#define SDE0_SHIFT                                                            2
#define SDE0_MASK                                                    0x00000004
#define SDE0_RD(src)                                  (((src) & 0x00000004)>>2)
#define SDE0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SDE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DEC      */
#define DEC0_WIDTH                                                            1
#define DEC0_SHIFT                                                            1
#define DEC0_MASK                                                    0x00000002
#define DEC0_RD(src)                                  (((src) & 0x00000002)>>1)
#define DEC0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DEC0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields EN       */
#define EN0_WIDTH                                                             1
#define EN0_SHIFT                                                             0
#define EN0_MASK                                                     0x00000001
#define EN0_RD(src)                                      (((src) & 0x00000001))
#define EN0_WR(src)                                 (((u32)(src)) & 0x00000001)
#define EN0_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CLB1   */
/*       Fields CLB      */
#define CLB1_WIDTH                                                           22
#define CLB1_SHIFT                                                           10
#define CLB1_MASK                                                    0xfffffc00
#define CLB1_RD(src)                                 (((src) & 0xfffffc00)>>10)
#define CLB1_WR(src)                            (((u32)(src)<<10) & 0xfffffc00)
#define CLB1_SET(dst,src) \
                      (((dst) & ~0xfffffc00) | (((u32)(src)<<10) & 0xfffffc00))

/*      Register CLBU1  */
/*       Fields CLBU     */
#define CLBU1_WIDTH                                                          32
#define CLBU1_SHIFT                                                           0
#define CLBU1_MASK                                                   0xffffffff
#define CLBU1_RD(src)                                    (((src) & 0xffffffff))
#define CLBU1_WR(src)                               (((u32)(src)) & 0xffffffff)
#define CLBU1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register FB1    */
/*       Fields FB       */
#define FB1_WIDTH                                                            24
#define FB1_SHIFT                                                             8
#define FB1_MASK                                                     0xffffff00
#define FB1_RD(src)                                   (((src) & 0xffffff00)>>8)
#define FB1_WR(src)                              (((u32)(src)<<8) & 0xffffff00)
#define FB1_SET(dst,src) \
                       (((dst) & ~0xffffff00) | (((u32)(src)<<8) & 0xffffff00))

/*      Register FBU1   */
/*       Fields FBU      */
#define FBU1_WIDTH                                                           32
#define FBU1_SHIFT                                                            0
#define FBU1_MASK                                                    0xffffffff
#define FBU1_RD(src)                                     (((src) & 0xffffffff))
#define FBU1_WR(src)                                (((u32)(src)) & 0xffffffff)
#define FBU1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register IS1    */
/*       Fields CPDS     */
#define CPDS1_WIDTH                                                           1
#define CPDS1_SHIFT                                                          31
#define CPDS1_MASK                                                   0x80000000
#define CPDS1_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDS1_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDS1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFES     */
#define TFES1_WIDTH                                                           1
#define TFES1_SHIFT                                                          30
#define TFES1_MASK                                                   0x40000000
#define TFES1_RD(src)                                (((src) & 0x40000000)>>30)
#define TFES1_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFES1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFS     */
#define HBFS1_WIDTH                                                           1
#define HBFS1_SHIFT                                                          29
#define HBFS1_MASK                                                   0x20000000
#define HBFS1_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFS1_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFS1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDS     */
#define HBDS1_WIDTH                                                           1
#define HBDS1_SHIFT                                                          28
#define HBDS1_MASK                                                   0x10000000
#define HBDS1_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDS1_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDS1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFS      */
#define IFS1_WIDTH                                                            1
#define IFS1_SHIFT                                                           27
#define IFS1_MASK                                                    0x08000000
#define IFS1_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFS1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFS1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFS     */
#define INFS1_WIDTH                                                           1
#define INFS1_SHIFT                                                          26
#define INFS1_MASK                                                   0x04000000
#define INFS1_RD(src)                                (((src) & 0x04000000)>>26)
#define INFS1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFS1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFS      */
#define OFS1_WIDTH                                                            1
#define OFS1_SHIFT                                                           24
#define OFS1_MASK                                                    0x01000000
#define OFS1_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFS1_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFS1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPMS     */
#define IPMS1_WIDTH                                                           1
#define IPMS1_SHIFT                                                          23
#define IPMS1_MASK                                                   0x00800000
#define IPMS1_RD(src)                                (((src) & 0x00800000)>>23)
#define IPMS1_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPMS1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCS     */
#define PRCS1_WIDTH                                                           1
#define PRCS1_SHIFT                                                          22
#define PRCS1_MASK                                                   0x00400000
#define PRCS1_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCS1_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCS1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPS     */
#define DMPS1_WIDTH                                                           1
#define DMPS1_SHIFT                                                           7
#define DMPS1_MASK                                                   0x00000080
#define DMPS1_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPS1_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPS1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCS      */
#define PCS1_WIDTH                                                            1
#define PCS1_SHIFT                                                            6
#define PCS1_MASK                                                    0x00000040
#define PCS1_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCS1_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCS1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPS      */
#define DPS1_WIDTH                                                            1
#define DPS1_SHIFT                                                            5
#define DPS1_MASK                                                    0x00000020
#define DPS1_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPS1_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPS1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFS      */
#define UFS1_WIDTH                                                            1
#define UFS1_SHIFT                                                            4
#define UFS1_MASK                                                    0x00000010
#define UFS1_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFS1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFS1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBS     */
#define SDBS1_WIDTH                                                           1
#define SDBS1_SHIFT                                                           3
#define SDBS1_MASK                                                   0x00000008
#define SDBS1_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBS1_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBS1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSS      */
#define DSS1_WIDTH                                                            1
#define DSS1_SHIFT                                                            2
#define DSS1_MASK                                                    0x00000004
#define DSS1_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSS1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSS1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSS      */
#define PSS1_WIDTH                                                            1
#define PSS1_SHIFT                                                            1
#define PSS1_MASK                                                    0x00000002
#define PSS1_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSS1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSS1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRS     */
#define DHRS1_WIDTH                                                           1
#define DHRS1_SHIFT                                                           0
#define DHRS1_MASK                                                   0x00000001
#define DHRS1_RD(src)                                    (((src) & 0x00000001))
#define DHRS1_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRS1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IE1    */
/*       Fields CPDE     */
#define CPDE1_WIDTH                                                           1
#define CPDE1_SHIFT                                                          31
#define CPDE1_MASK                                                   0x80000000
#define CPDE1_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDE1_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDE1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFEE     */
#define TFEE1_WIDTH                                                           1
#define TFEE1_SHIFT                                                          30
#define TFEE1_MASK                                                   0x40000000
#define TFEE1_RD(src)                                (((src) & 0x40000000)>>30)
#define TFEE1_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFEE1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFE     */
#define HBFE1_WIDTH                                                           1
#define HBFE1_SHIFT                                                          29
#define HBFE1_MASK                                                   0x20000000
#define HBFE1_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFE1_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFE1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDE     */
#define HBDE1_WIDTH                                                           1
#define HBDE1_SHIFT                                                          28
#define HBDE1_MASK                                                   0x10000000
#define HBDE1_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDE1_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDE1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFE      */
#define IFE1_WIDTH                                                            1
#define IFE1_SHIFT                                                           27
#define IFE1_MASK                                                    0x08000000
#define IFE1_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFE1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFE1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFE     */
#define INFE1_WIDTH                                                           1
#define INFE1_SHIFT                                                          26
#define INFE1_MASK                                                   0x04000000
#define INFE1_RD(src)                                (((src) & 0x04000000)>>26)
#define INFE1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFE1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFE      */
#define OFE1_WIDTH                                                            1
#define OFE1_SHIFT                                                           24
#define OFE1_MASK                                                    0x01000000
#define OFE1_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFE1_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFE1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPME     */
#define IPME1_WIDTH                                                           1
#define IPME1_SHIFT                                                          23
#define IPME1_MASK                                                   0x00800000
#define IPME1_RD(src)                                (((src) & 0x00800000)>>23)
#define IPME1_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPME1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCE     */
#define PRCE1_WIDTH                                                           1
#define PRCE1_SHIFT                                                          22
#define PRCE1_MASK                                                   0x00400000
#define PRCE1_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCE1_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCE1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPE     */
#define DMPE1_WIDTH                                                           1
#define DMPE1_SHIFT                                                           7
#define DMPE1_MASK                                                   0x00000080
#define DMPE1_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPE1_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPE1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCE      */
#define PCE1_WIDTH                                                            1
#define PCE1_SHIFT                                                            6
#define PCE1_MASK                                                    0x00000040
#define PCE1_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCE1_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCE1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPE      */
#define DPE1_WIDTH                                                            1
#define DPE1_SHIFT                                                            5
#define DPE1_MASK                                                    0x00000020
#define DPE1_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPE1_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPE1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFE      */
#define UFE1_WIDTH                                                            1
#define UFE1_SHIFT                                                            4
#define UFE1_MASK                                                    0x00000010
#define UFE1_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFE1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFE1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBE     */
#define SDBE1_WIDTH                                                           1
#define SDBE1_SHIFT                                                           3
#define SDBE1_MASK                                                   0x00000008
#define SDBE1_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBE1_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBE1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSE      */
#define DSE1_WIDTH                                                            1
#define DSE1_SHIFT                                                            2
#define DSE1_MASK                                                    0x00000004
#define DSE1_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSE1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSE1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSE      */
#define PSE1_WIDTH                                                            1
#define PSE1_SHIFT                                                            1
#define PSE1_MASK                                                    0x00000002
#define PSE1_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSE1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSE1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRE     */
#define DHRE1_WIDTH                                                           1
#define DHRE1_SHIFT                                                           0
#define DHRE1_MASK                                                   0x00000001
#define DHRE1_RD(src)                                    (((src) & 0x00000001))
#define DHRE1_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRE1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CMD1   */
/*       Fields ICC      */
#define ICC1_WIDTH                                                            4
#define ICC1_SHIFT                                                           28
#define ICC1_MASK                                                    0xf0000000
#define ICC1_RD(src)                                 (((src) & 0xf0000000)>>28)
#define ICC1_WR(src)                            (((u32)(src)<<28) & 0xf0000000)
#define ICC1_SET(dst,src) \
                      (((dst) & ~0xf0000000) | (((u32)(src)<<28) & 0xf0000000))
/*       Fields ASP      */
#define ASP1_WIDTH                                                            1
#define ASP1_SHIFT                                                           27
#define ASP1_MASK                                                    0x08000000
#define ASP1_RD(src)                                 (((src) & 0x08000000)>>27)
#define ASP1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define ASP1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALPE     */
#define ALPE1_WIDTH                                                           1
#define ALPE1_SHIFT                                                          26
#define ALPE1_MASK                                                   0x04000000
#define ALPE1_RD(src)                                (((src) & 0x04000000)>>26)
#define ALPE1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define ALPE1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DLAE     */
#define DLAE1_WIDTH                                                           1
#define DLAE1_SHIFT                                                          25
#define DLAE1_MASK                                                   0x02000000
#define DLAE1_RD(src)                                (((src) & 0x02000000)>>25)
#define DLAE1_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DLAE1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields ATAPI    */
#define ATAPI1_WIDTH                                                          1
#define ATAPI1_SHIFT                                                         24
#define ATAPI1_MASK                                                  0x01000000
#define ATAPI1_RD(src)                               (((src) & 0x01000000)>>24)
#define ATAPI1_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define ATAPI1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields APSTE    */
#define APSTE1_WIDTH                                                          1
#define APSTE1_SHIFT                                                         23
#define APSTE1_MASK                                                  0x00800000
#define APSTE1_RD(src)                               (((src) & 0x00800000)>>23)
#define APSTE1_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define APSTE1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields FBSCP    */
#define FBSCP1_WIDTH                                                          1
#define FBSCP1_SHIFT                                                         22
#define FBSCP1_MASK                                                  0x00400000
#define FBSCP1_RD(src)                               (((src) & 0x00400000)>>22)
#define FBSCP1_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define FBSCP1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields ESP      */
#define ESP1_WIDTH                                                            1
#define ESP1_SHIFT                                                           21
#define ESP1_MASK                                                    0x00200000
#define ESP1_RD(src)                                 (((src) & 0x00200000)>>21)
#define ESP1_WR(src)                            (((u32)(src)<<21) & 0x00200000)
#define ESP1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields CPD      */
#define CPD1_WIDTH                                                            1
#define CPD1_SHIFT                                                           20
#define CPD1_MASK                                                    0x00100000
#define CPD1_RD(src)                                 (((src) & 0x00100000)>>20)
#define CPD1_WR(src)                            (((u32)(src)<<20) & 0x00100000)
#define CPD1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MPSP     */
#define MPSP1_WIDTH                                                           1
#define MPSP1_SHIFT                                                          19
#define MPSP1_MASK                                                   0x00080000
#define MPSP1_RD(src)                                (((src) & 0x00080000)>>19)
#define MPSP1_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define MPSP1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields HPCP     */
#define HPCP1_WIDTH                                                           1
#define HPCP1_SHIFT                                                          18
#define HPCP1_MASK                                                   0x00040000
#define HPCP1_RD(src)                                (((src) & 0x00040000)>>18)
#define HPCP1_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define HPCP1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields PMA      */
#define PMA1_WIDTH                                                            1
#define PMA1_SHIFT                                                           17
#define PMA1_MASK                                                    0x00020000
#define PMA1_RD(src)                                 (((src) & 0x00020000)>>17)
#define PMA1_WR(src)                            (((u32)(src)<<17) & 0x00020000)
#define PMA1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CPS      */
#define CPS1_WIDTH                                                            1
#define CPS1_SHIFT                                                           16
#define CPS1_MASK                                                    0x00010000
#define CPS1_RD(src)                                 (((src) & 0x00010000)>>16)
#define CPS1_WR(src)                            (((u32)(src)<<16) & 0x00010000)
#define CPS1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CR       */
#define CR1_WIDTH                                                             1
#define CR1_SHIFT                                                            15
#define CR1_MASK                                                     0x00008000
#define CR1_RD(src)                                  (((src) & 0x00008000)>>15)
#define CR1_WR(src)                             (((u32)(src)<<15) & 0x00008000)
#define CR1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields FR       */
#define FR1_WIDTH                                                             1
#define FR1_SHIFT                                                            14
#define FR1_MASK                                                     0x00004000
#define FR1_RD(src)                                  (((src) & 0x00004000)>>14)
#define FR1_WR(src)                             (((u32)(src)<<14) & 0x00004000)
#define FR1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MPSS     */
#define MPSS1_WIDTH                                                           1
#define MPSS1_SHIFT                                                          13
#define MPSS1_MASK                                                   0x00002000
#define MPSS1_RD(src)                                (((src) & 0x00002000)>>13)
#define MPSS1_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define MPSS1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields CCS      */
#define CCS1_WIDTH                                                            5
#define CCS1_SHIFT                                                            8
#define CCS1_MASK                                                    0x00001f00
#define CCS1_RD(src)                                  (((src) & 0x00001f00)>>8)
#define CCS1_WR(src)                             (((u32)(src)<<8) & 0x00001f00)
#define CCS1_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields FRE      */
#define FRE1_WIDTH                                                            1
#define FRE1_SHIFT                                                            4
#define FRE1_MASK                                                    0x00000010
#define FRE1_RD(src)                                  (((src) & 0x00000010)>>4)
#define FRE1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define FRE1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields CLO      */
#define CLO1_WIDTH                                                            1
#define CLO1_SHIFT                                                            3
#define CLO1_MASK                                                    0x00000008
#define CLO1_RD(src)                                  (((src) & 0x00000008)>>3)
#define CLO1_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define CLO1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields POD      */
#define POD1_WIDTH                                                            1
#define POD1_SHIFT                                                            2
#define POD1_MASK                                                    0x00000004
#define POD1_RD(src)                                  (((src) & 0x00000004)>>2)
#define POD1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define POD1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SUD      */
#define SUD1_WIDTH                                                            1
#define SUD1_SHIFT                                                            1
#define SUD1_MASK                                                    0x00000002
#define SUD1_RD(src)                                  (((src) & 0x00000002)>>1)
#define SUD1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SUD1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ST       */
#define ST1_WIDTH                                                             1
#define ST1_SHIFT                                                             0
#define ST1_MASK                                                     0x00000001
#define ST1_RD(src)                                      (((src) & 0x00000001))
#define ST1_WR(src)                                 (((u32)(src)) & 0x00000001)
#define ST1_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register TFD1   */
/*       Fields ERR      */
#define ERR1_WIDTH                                                            8
#define ERR1_SHIFT                                                            8
#define ERR1_MASK                                                    0x0000ff00
#define ERR1_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define ERR1_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields STS      */
#define STS1_WIDTH                                                            8
#define STS1_SHIFT                                                            0
#define STS1_MASK                                                    0x000000ff
#define STS1_RD(src)                                     (((src) & 0x000000ff))
#define STS1_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register SIG1   */
/*       Fields SIG      */
#define SIG1_WIDTH                                                           32
#define SIG1_SHIFT                                                            0
#define SIG1_MASK                                                    0xffffffff
#define SIG1_RD(src)                                     (((src) & 0xffffffff))
#define SIG1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SSTS1  */
/*       Fields IPM      */
#define IPM1_WIDTH                                                            4
#define IPM1_SHIFT                                                            8
#define IPM1_MASK                                                    0x00000f00
#define IPM1_RD(src)                                  (((src) & 0x00000f00)>>8)
#define IPM1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD1_WIDTH                                                            4
#define SPD1_SHIFT                                                            4
#define SPD1_MASK                                                    0x000000f0
#define SPD1_RD(src)                                  (((src) & 0x000000f0)>>4)
#define SPD1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET1_WIDTH                                                            4
#define DET1_SHIFT                                                            0
#define DET1_MASK                                                    0x0000000f
#define DET1_RD(src)                                     (((src) & 0x0000000f))
#define DET1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SCTL1  */
/*       Fields PMP      */
#define PMP1_WIDTH                                                            4
#define PMP1_SHIFT                                                           16
#define PMP1_MASK                                                    0x000f0000
#define PMP1_RD(src)                                 (((src) & 0x000f0000)>>16)
#define PMP1_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define PMP1_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields SPM      */
#define SPM1_WIDTH                                                            4
#define SPM1_SHIFT                                                           12
#define SPM1_MASK                                                    0x0000f000
#define SPM1_RD(src)                                 (((src) & 0x0000f000)>>12)
#define SPM1_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define SPM1_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields IPM      */
#define IPM1_F1_WIDTH                                                         4
#define IPM1_F1_SHIFT                                                         8
#define IPM1_F1_MASK                                                 0x00000f00
#define IPM1_F1_RD(src)                               (((src) & 0x00000f00)>>8)
#define IPM1_F1_WR(src)                          (((u32)(src)<<8) & 0x00000f00)
#define IPM1_F1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD1_F1_WIDTH                                                         4
#define SPD1_F1_SHIFT                                                         4
#define SPD1_F1_MASK                                                 0x000000f0
#define SPD1_F1_RD(src)                               (((src) & 0x000000f0)>>4)
#define SPD1_F1_WR(src)                          (((u32)(src)<<4) & 0x000000f0)
#define SPD1_F1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET1_F1_WIDTH                                                         4
#define DET1_F1_SHIFT                                                         0
#define DET1_F1_MASK                                                 0x0000000f
#define DET1_F1_RD(src)                                  (((src) & 0x0000000f))
#define DET1_F1_WR(src)                             (((u32)(src)) & 0x0000000f)
#define DET1_F1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SERR1  */
/*       Fields X        */
#define X1_WIDTH                                                              1
#define X1_SHIFT                                                             26
#define X1_MASK                                                      0x04000000
#define X1_RD(src)                                   (((src) & 0x04000000)>>26)
#define X1_WR(src)                              (((u32)(src)<<26) & 0x04000000)
#define X1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields F        */
#define F1_WIDTH                                                              1
#define F1_SHIFT                                                             25
#define F1_MASK                                                      0x02000000
#define F1_RD(src)                                   (((src) & 0x02000000)>>25)
#define F1_WR(src)                              (((u32)(src)<<25) & 0x02000000)
#define F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields T        */
#define T1_WIDTH                                                              1
#define T1_SHIFT                                                             24
#define T1_MASK                                                      0x01000000
#define T1_RD(src)                                   (((src) & 0x01000000)>>24)
#define T1_WR(src)                              (((u32)(src)<<24) & 0x01000000)
#define T1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields S        */
#define S1_WIDTH                                                              1
#define S1_SHIFT                                                             23
#define S1_MASK                                                      0x00800000
#define S1_RD(src)                                   (((src) & 0x00800000)>>23)
#define S1_WR(src)                              (((u32)(src)<<23) & 0x00800000)
#define S1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields H        */
#define H1_WIDTH                                                              1
#define H1_SHIFT                                                             22
#define H1_MASK                                                      0x00400000
#define H1_RD(src)                                   (((src) & 0x00400000)>>22)
#define H1_WR(src)                              (((u32)(src)<<22) & 0x00400000)
#define H1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields C        */
#define C1_WIDTH                                                              1
#define C1_SHIFT                                                             21
#define C1_MASK                                                      0x00200000
#define C1_RD(src)                                   (((src) & 0x00200000)>>21)
#define C1_WR(src)                              (((u32)(src)<<21) & 0x00200000)
#define C1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields D        */
#define D1_WIDTH                                                              1
#define D1_SHIFT                                                             20
#define D1_MASK                                                      0x00100000
#define D1_RD(src)                                   (((src) & 0x00100000)>>20)
#define D1_WR(src)                              (((u32)(src)<<20) & 0x00100000)
#define D1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields B        */
#define B1_WIDTH                                                              1
#define B1_SHIFT                                                             19
#define B1_MASK                                                      0x00080000
#define B1_RD(src)                                   (((src) & 0x00080000)>>19)
#define B1_WR(src)                              (((u32)(src)<<19) & 0x00080000)
#define B1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields W        */
#define W1_WIDTH                                                              1
#define W1_SHIFT                                                             18
#define W1_MASK                                                      0x00040000
#define W1_RD(src)                                   (((src) & 0x00040000)>>18)
#define W1_WR(src)                              (((u32)(src)<<18) & 0x00040000)
#define W1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields I        */
#define I1_WIDTH                                                              1
#define I1_SHIFT                                                             17
#define I1_MASK                                                      0x00020000
#define I1_RD(src)                                   (((src) & 0x00020000)>>17)
#define I1_WR(src)                              (((u32)(src)<<17) & 0x00020000)
#define I1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields N        */
#define N1_WIDTH                                                              1
#define N1_SHIFT                                                             16
#define N1_MASK                                                      0x00010000
#define N1_RD(src)                                   (((src) & 0x00010000)>>16)
#define N1_WR(src)                              (((u32)(src)<<16) & 0x00010000)
#define N1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields EERR     */
#define EERR1_WIDTH                                                           1
#define EERR1_SHIFT                                                          11
#define EERR1_MASK                                                   0x00000800
#define EERR1_RD(src)                                (((src) & 0x00000800)>>11)
#define EERR1_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define EERR1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields PERR     */
#define PERR1_WIDTH                                                           1
#define PERR1_SHIFT                                                          10
#define PERR1_MASK                                                   0x00000400
#define PERR1_RD(src)                                (((src) & 0x00000400)>>10)
#define PERR1_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define PERR1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields CERR     */
#define CERR1_WIDTH                                                           1
#define CERR1_SHIFT                                                           9
#define CERR1_MASK                                                   0x00000200
#define CERR1_RD(src)                                 (((src) & 0x00000200)>>9)
#define CERR1_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define CERR1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TERR     */
#define TERR1_WIDTH                                                           1
#define TERR1_SHIFT                                                           8
#define TERR1_MASK                                                   0x00000100
#define TERR1_RD(src)                                 (((src) & 0x00000100)>>8)
#define TERR1_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define TERR1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MERR     */
#define MERR1_WIDTH                                                           1
#define MERR1_SHIFT                                                           1
#define MERR1_MASK                                                   0x00000002
#define MERR1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MERR1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MERR1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields IERR     */
#define IERR1_WIDTH                                                           1
#define IERR1_SHIFT                                                           0
#define IERR1_MASK                                                   0x00000001
#define IERR1_RD(src)                                    (((src) & 0x00000001))
#define IERR1_WR(src)                               (((u32)(src)) & 0x00000001)
#define IERR1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SACT1  */
/*       Fields DS       */
#define DS1_WIDTH                                                            32
#define DS1_SHIFT                                                             0
#define DS1_MASK                                                     0xffffffff
#define DS1_RD(src)                                      (((src) & 0xffffffff))
#define DS1_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DS1_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CI1    */
/*       Fields CI       */
#define CI1_WIDTH                                                            32
#define CI1_SHIFT                                                             0
#define CI1_MASK                                                     0xffffffff
#define CI1_RD(src)                                      (((src) & 0xffffffff))
#define CI1_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define CI1_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SNTF1  */
/*       Fields PMN      */
#define PMN1_WIDTH                                                           16
#define PMN1_SHIFT                                                            0
#define PMN1_MASK                                                    0x0000ffff
#define PMN1_RD(src)                                     (((src) & 0x0000ffff))
#define PMN1_WR(src)                                (((u32)(src)) & 0x0000ffff)
#define PMN1_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register FBS1   */
/*       Fields DWE      */
#define DWE1_WIDTH                                                            4
#define DWE1_SHIFT                                                           16
#define DWE1_MASK                                                    0x000f0000
#define DWE1_RD(src)                                 (((src) & 0x000f0000)>>16)
#define DWE1_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define DWE1_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ADO      */
#define ADO1_WIDTH                                                            4
#define ADO1_SHIFT                                                           12
#define ADO1_MASK                                                    0x0000f000
#define ADO1_RD(src)                                 (((src) & 0x0000f000)>>12)
#define ADO1_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define ADO1_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DEV      */
#define DEV1_WIDTH                                                            4
#define DEV1_SHIFT                                                            8
#define DEV1_MASK                                                    0x00000f00
#define DEV1_RD(src)                                  (((src) & 0x00000f00)>>8)
#define DEV1_WR(src)                             (((u32)(src)<<8) & 0x00000f00)
#define DEV1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SDE      */
#define SDE1_WIDTH                                                            1
#define SDE1_SHIFT                                                            2
#define SDE1_MASK                                                    0x00000004
#define SDE1_RD(src)                                  (((src) & 0x00000004)>>2)
#define SDE1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SDE1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DEC      */
#define DEC1_WIDTH                                                            1
#define DEC1_SHIFT                                                            1
#define DEC1_MASK                                                    0x00000002
#define DEC1_RD(src)                                  (((src) & 0x00000002)>>1)
#define DEC1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields EN       */
#define EN1_WIDTH                                                             1
#define EN1_SHIFT                                                             0
#define EN1_MASK                                                     0x00000001
#define EN1_RD(src)                                      (((src) & 0x00000001))
#define EN1_WR(src)                                 (((u32)(src)) & 0x00000001)
#define EN1_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))


/*    Address SATA_ENET_COMMON_CSR_I  Registers */
#define SATA_ENET_CONFIG_REG_ADDR                                    0x00000000
#define SATA_ENET_CONFIG_REG_DEFAULT                                 0x00000001

/*      Register SATA_ENET_Config_Reg   */
/*       Fields cfg_sata_enet_select     */
#define CFG_SATA_ENET_SELECT_WIDTH                                            1
#define CFG_SATA_ENET_SELECT_SHIFT                                            0
#define CFG_SATA_ENET_SELECT_MASK                                    0x00000001
#define CFG_SATA_ENET_SELECT_RD(src)                     (((src) & 0x00000001))
#define CFG_SATA_ENET_SELECT_WR(src)                (((u32)(src)) & 0x00000001)
#define CFG_SATA_ENET_SELECT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))


/*      Global Base Address     */
#define SATA_X2_CSR_REGS_I_BASE_ADDR                    0x01f230000ULL

/*    Address SATA_X2_CSR_REGS_I  Registers */
#define SLVRDERRATTRIBUTES_ADDR                                      0x00000000
#define SLVRDERRATTRIBUTES_DEFAULT                                   0x00000001
#define SLVWRERRATTRIBUTES_ADDR                                      0x00000004
#define SLVWRERRATTRIBUTES_DEFAULT                                   0x00000001
#define MSTRDERRATTRIBUTES_ADDR                                      0x00000008
#define MSTRDERRATTRIBUTES_DEFAULT                                   0x00000001
#define MSTWRERRATTRIBUTES_ADDR                                      0x0000000c
#define MSTWRERRATTRIBUTES_DEFAULT                                   0x00000001
#define SWINT_ADDR                                                   0x00000010
#define SWINT_DEFAULT                                                0x00000000
#define BUSCTLREG_ADDR                                               0x00000014
#define BUSCTLREG_DEFAULT                                            0x00000000
#define IOFMSTRWAUX_ADDR                                             0x00000018
#define IOFMSTRWAUX_DEFAULT                                          0x00000082
#define LINKMONITORPORT_ADDR                                         0x0000001c
#define LINKMONITORPORT_DEFAULT                                      0x00000000
#define RXRAMCTRL_ADDR                                               0x00000020
#define RXRAMCTRL_DEFAULT                                            0x00000000
#define TXRAMCTRL_ADDR                                               0x00000024
#define TXRAMCTRL_DEFAULT                                            0x00000000
#define INTSTATUS_ADDR                                               0x00000028
#define INTSTATUS_DEFAULT                                            0x00000000
#define INTSTATUSMASK_ADDR                                           0x0000002c
#define ERRINTSTATUS_ADDR                                            0x00000030
#define ERRINTSTATUS_DEFAULT                                         0x00000000
#define ERRINTSTATUSMASK_ADDR                                        0x00000034
#define SATA_ID_ADDR                                                 0x00000038
#define SATA_RAM_TEST_ADDR                                           0x0000003c
#define SATA_RAM_TEST_DEFAULT                                        0x00000000

/*      Register SlvRdErrAttributes     */
/*       Fields Trans_ID11       */
#define TRANS_ID11_WIDTH                                                      1
#define TRANS_ID11_SHIFT                                                     17
#define TRANS_ID11_MASK                                              0x00020000
#define TRANS_ID11_RD(src)                           (((src) & 0x00020000)>>17)
#define TRANS_ID11_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define TRANS_ID11_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields Trans_ID10       */
#define TRANS_ID10_WIDTH                                                      1
#define TRANS_ID10_SHIFT                                                     16
#define TRANS_ID10_MASK                                              0x00010000
#define TRANS_ID10_RD(src)                           (((src) & 0x00010000)>>16)
#define TRANS_ID10_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define TRANS_ID10_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields Trans_ID9        */
#define TRANS_ID9_WIDTH                                                       1
#define TRANS_ID9_SHIFT                                                      15
#define TRANS_ID9_MASK                                               0x00008000
#define TRANS_ID9_RD(src)                            (((src) & 0x00008000)>>15)
#define TRANS_ID9_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define TRANS_ID9_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields Trans_ID8        */
#define TRANS_ID8_WIDTH                                                       1
#define TRANS_ID8_SHIFT                                                      14
#define TRANS_ID8_MASK                                               0x00004000
#define TRANS_ID8_RD(src)                            (((src) & 0x00004000)>>14)
#define TRANS_ID8_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define TRANS_ID8_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields Trans_ID7        */
#define TRANS_ID7_WIDTH                                                       1
#define TRANS_ID7_SHIFT                                                      13
#define TRANS_ID7_MASK                                               0x00002000
#define TRANS_ID7_RD(src)                            (((src) & 0x00002000)>>13)
#define TRANS_ID7_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define TRANS_ID7_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields Trans_ID6        */
#define TRANS_ID6_WIDTH                                                       1
#define TRANS_ID6_SHIFT                                                      12
#define TRANS_ID6_MASK                                               0x00001000
#define TRANS_ID6_RD(src)                            (((src) & 0x00001000)>>12)
#define TRANS_ID6_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define TRANS_ID6_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields Trans_ID5        */
#define TRANS_ID5_WIDTH                                                       1
#define TRANS_ID5_SHIFT                                                      11
#define TRANS_ID5_MASK                                               0x00000800
#define TRANS_ID5_RD(src)                            (((src) & 0x00000800)>>11)
#define TRANS_ID5_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define TRANS_ID5_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields Trans_ID4        */
#define TRANS_ID4_WIDTH                                                       1
#define TRANS_ID4_SHIFT                                                      10
#define TRANS_ID4_MASK                                               0x00000400
#define TRANS_ID4_RD(src)                            (((src) & 0x00000400)>>10)
#define TRANS_ID4_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_WIDTH                                                       1
#define TRANS_ID3_SHIFT                                                       9
#define TRANS_ID3_MASK                                               0x00000200
#define TRANS_ID3_RD(src)                             (((src) & 0x00000200)>>9)
#define TRANS_ID3_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_WIDTH                                                       1
#define TRANS_ID2_SHIFT                                                       8
#define TRANS_ID2_MASK                                               0x00000100
#define TRANS_ID2_RD(src)                             (((src) & 0x00000100)>>8)
#define TRANS_ID2_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_WIDTH                                                       1
#define TRANS_ID1_SHIFT                                                       7
#define TRANS_ID1_MASK                                               0x00000080
#define TRANS_ID1_RD(src)                             (((src) & 0x00000080)>>7)
#define TRANS_ID1_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_WIDTH                                                       1
#define TRANS_ID0_SHIFT                                                       6
#define TRANS_ID0_MASK                                               0x00000040
#define TRANS_ID0_RD(src)                             (((src) & 0x00000040)>>6)
#define TRANS_ID0_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_WIDTH                                                      1
#define SLAVEERROR_SHIFT                                                      5
#define SLAVEERROR_MASK                                              0x00000020
#define SLAVEERROR_RD(src)                            (((src) & 0x00000020)>>5)
#define SLAVEERROR_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_WIDTH                                              1
#define ADDRESSDECODEERROR_SHIFT                                              4
#define ADDRESSDECODEERROR_MASK                                      0x00000010
#define ADDRESSDECODEERROR_RD(src)                    (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_WR(src)               (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_WIDTH                                                  1
#define ERRORINTERRUPT_SHIFT                                                  3
#define ERRORINTERRUPT_MASK                                          0x00000008
#define ERRORINTERRUPT_RD(src)                        (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_WR(src)                   (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_WIDTH                                            1
#define ERRORINTERRUPTENABLE_SHIFT                                            2
#define ERRORINTERRUPTENABLE_MASK                                    0x00000004
#define ERRORINTERRUPTENABLE_RD(src)                  (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_WR(src)             (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_WIDTH                                              1
#define ERRORWHILEDISABLED_SHIFT                                              1
#define ERRORWHILEDISABLED_MASK                                      0x00000002
#define ERRORWHILEDISABLED_RD(src)                    (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_WIDTH                                                   1
#define CAPTUREENABLE_SHIFT                                                   0
#define CAPTUREENABLE_MASK                                           0x00000001
#define CAPTUREENABLE_RD(src)                            (((src) & 0x00000001))
#define CAPTUREENABLE_WR(src)                       (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SlvWrErrAttributes     */
/*       Fields Trans_ID11       */
#define TRANS_ID11_F1_WIDTH                                                   1
#define TRANS_ID11_F1_SHIFT                                                  17
#define TRANS_ID11_F1_MASK                                           0x00020000
#define TRANS_ID11_F1_RD(src)                        (((src) & 0x00020000)>>17)
#define TRANS_ID11_F1_WR(src)                   (((u32)(src)<<17) & 0x00020000)
#define TRANS_ID11_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields Trans_ID10       */
#define TRANS_ID10_F1_WIDTH                                                   1
#define TRANS_ID10_F1_SHIFT                                                  16
#define TRANS_ID10_F1_MASK                                           0x00010000
#define TRANS_ID10_F1_RD(src)                        (((src) & 0x00010000)>>16)
#define TRANS_ID10_F1_WR(src)                   (((u32)(src)<<16) & 0x00010000)
#define TRANS_ID10_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields Trans_ID9        */
#define TRANS_ID9_F1_WIDTH                                                    1
#define TRANS_ID9_F1_SHIFT                                                   15
#define TRANS_ID9_F1_MASK                                            0x00008000
#define TRANS_ID9_F1_RD(src)                         (((src) & 0x00008000)>>15)
#define TRANS_ID9_F1_WR(src)                    (((u32)(src)<<15) & 0x00008000)
#define TRANS_ID9_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields Trans_ID8        */
#define TRANS_ID8_F1_WIDTH                                                    1
#define TRANS_ID8_F1_SHIFT                                                   14
#define TRANS_ID8_F1_MASK                                            0x00004000
#define TRANS_ID8_F1_RD(src)                         (((src) & 0x00004000)>>14)
#define TRANS_ID8_F1_WR(src)                    (((u32)(src)<<14) & 0x00004000)
#define TRANS_ID8_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields Trans_ID7        */
#define TRANS_ID7_F1_WIDTH                                                    1
#define TRANS_ID7_F1_SHIFT                                                   13
#define TRANS_ID7_F1_MASK                                            0x00002000
#define TRANS_ID7_F1_RD(src)                         (((src) & 0x00002000)>>13)
#define TRANS_ID7_F1_WR(src)                    (((u32)(src)<<13) & 0x00002000)
#define TRANS_ID7_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields Trans_ID6        */
#define TRANS_ID6_F1_WIDTH                                                    1
#define TRANS_ID6_F1_SHIFT                                                   12
#define TRANS_ID6_F1_MASK                                            0x00001000
#define TRANS_ID6_F1_RD(src)                         (((src) & 0x00001000)>>12)
#define TRANS_ID6_F1_WR(src)                    (((u32)(src)<<12) & 0x00001000)
#define TRANS_ID6_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields Trans_ID5        */
#define TRANS_ID5_F1_WIDTH                                                    1
#define TRANS_ID5_F1_SHIFT                                                   11
#define TRANS_ID5_F1_MASK                                            0x00000800
#define TRANS_ID5_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define TRANS_ID5_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define TRANS_ID5_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields Trans_ID4        */
#define TRANS_ID4_F1_WIDTH                                                    1
#define TRANS_ID4_F1_SHIFT                                                   10
#define TRANS_ID4_F1_MASK                                            0x00000400
#define TRANS_ID4_F1_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID4_F1_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F1_WIDTH                                                    1
#define TRANS_ID3_F1_SHIFT                                                    9
#define TRANS_ID3_F1_MASK                                            0x00000200
#define TRANS_ID3_F1_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID3_F1_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F1_WIDTH                                                    1
#define TRANS_ID2_F1_SHIFT                                                    8
#define TRANS_ID2_F1_MASK                                            0x00000100
#define TRANS_ID2_F1_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F1_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F1_WIDTH                                                    1
#define TRANS_ID1_F1_SHIFT                                                    7
#define TRANS_ID1_F1_MASK                                            0x00000080
#define TRANS_ID1_F1_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID1_F1_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_F1_WIDTH                                                    1
#define TRANS_ID0_F1_SHIFT                                                    6
#define TRANS_ID0_F1_MASK                                            0x00000040
#define TRANS_ID0_F1_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID0_F1_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F1_WIDTH                                                   1
#define SLAVEERROR_F1_SHIFT                                                   5
#define SLAVEERROR_F1_MASK                                           0x00000020
#define SLAVEERROR_F1_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F1_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F1_WIDTH                                           1
#define ADDRESSDECODEERROR_F1_SHIFT                                           4
#define ADDRESSDECODEERROR_F1_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F1_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F1_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F1_WIDTH                                               1
#define ERRORINTERRUPT_F1_SHIFT                                               3
#define ERRORINTERRUPT_F1_MASK                                       0x00000008
#define ERRORINTERRUPT_F1_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F1_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F1_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F1_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F1_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F1_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F1_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F1_WIDTH                                           1
#define ERRORWHILEDISABLED_F1_SHIFT                                           1
#define ERRORWHILEDISABLED_F1_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F1_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F1_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F1_WIDTH                                                1
#define CAPTUREENABLE_F1_SHIFT                                                0
#define CAPTUREENABLE_F1_MASK                                        0x00000001
#define CAPTUREENABLE_F1_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F1_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register MstRdErrAttributes     */
/*       Fields Trans_ID4        */
#define TRANS_ID4_F2_WIDTH                                                    1
#define TRANS_ID4_F2_SHIFT                                                   10
#define TRANS_ID4_F2_MASK                                            0x00000400
#define TRANS_ID4_F2_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID4_F2_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID4_F2_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F2_WIDTH                                                    1
#define TRANS_ID3_F2_SHIFT                                                    9
#define TRANS_ID3_F2_MASK                                            0x00000200
#define TRANS_ID3_F2_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID3_F2_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID3_F2_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F2_WIDTH                                                    1
#define TRANS_ID2_F2_SHIFT                                                    8
#define TRANS_ID2_F2_MASK                                            0x00000100
#define TRANS_ID2_F2_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F2_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F2_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F2_WIDTH                                                    1
#define TRANS_ID1_F2_SHIFT                                                    7
#define TRANS_ID1_F2_MASK                                            0x00000080
#define TRANS_ID1_F2_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID1_F2_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID1_F2_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID0        */
#define TRANS_ID0_F2_WIDTH                                                    1
#define TRANS_ID0_F2_SHIFT                                                    6
#define TRANS_ID0_F2_MASK                                            0x00000040
#define TRANS_ID0_F2_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID0_F2_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID0_F2_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F2_WIDTH                                                   1
#define SLAVEERROR_F2_SHIFT                                                   5
#define SLAVEERROR_F2_MASK                                           0x00000020
#define SLAVEERROR_F2_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F2_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F2_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F2_WIDTH                                           1
#define ADDRESSDECODEERROR_F2_SHIFT                                           4
#define ADDRESSDECODEERROR_F2_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F2_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F2_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F2_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F2_WIDTH                                               1
#define ERRORINTERRUPT_F2_SHIFT                                               3
#define ERRORINTERRUPT_F2_MASK                                       0x00000008
#define ERRORINTERRUPT_F2_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F2_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F2_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F2_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F2_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F2_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F2_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F2_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F2_WIDTH                                           1
#define ERRORWHILEDISABLED_F2_SHIFT                                           1
#define ERRORWHILEDISABLED_F2_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F2_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F2_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F2_WIDTH                                                1
#define CAPTUREENABLE_F2_SHIFT                                                0
#define CAPTUREENABLE_F2_MASK                                        0x00000001
#define CAPTUREENABLE_F2_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F2_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register MstWrErrAttributes     */
/*       Fields Trans_ID0        */
#define TRANS_ID0_F3_WIDTH                                                    1
#define TRANS_ID0_F3_SHIFT                                                   10
#define TRANS_ID0_F3_MASK                                            0x00000400
#define TRANS_ID0_F3_RD(src)                         (((src) & 0x00000400)>>10)
#define TRANS_ID0_F3_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define TRANS_ID0_F3_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields Trans_ID1        */
#define TRANS_ID1_F3_WIDTH                                                    1
#define TRANS_ID1_F3_SHIFT                                                    9
#define TRANS_ID1_F3_MASK                                            0x00000200
#define TRANS_ID1_F3_RD(src)                          (((src) & 0x00000200)>>9)
#define TRANS_ID1_F3_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define TRANS_ID1_F3_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields Trans_ID2        */
#define TRANS_ID2_F3_WIDTH                                                    1
#define TRANS_ID2_F3_SHIFT                                                    8
#define TRANS_ID2_F3_MASK                                            0x00000100
#define TRANS_ID2_F3_RD(src)                          (((src) & 0x00000100)>>8)
#define TRANS_ID2_F3_WR(src)                     (((u32)(src)<<8) & 0x00000100)
#define TRANS_ID2_F3_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields Trans_ID3        */
#define TRANS_ID3_F3_WIDTH                                                    1
#define TRANS_ID3_F3_SHIFT                                                    7
#define TRANS_ID3_F3_MASK                                            0x00000080
#define TRANS_ID3_F3_RD(src)                          (((src) & 0x00000080)>>7)
#define TRANS_ID3_F3_WR(src)                     (((u32)(src)<<7) & 0x00000080)
#define TRANS_ID3_F3_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields Trans_ID4        */
#define TRANS_ID4_F3_WIDTH                                                    1
#define TRANS_ID4_F3_SHIFT                                                    6
#define TRANS_ID4_F3_MASK                                            0x00000040
#define TRANS_ID4_F3_RD(src)                          (((src) & 0x00000040)>>6)
#define TRANS_ID4_F3_WR(src)                     (((u32)(src)<<6) & 0x00000040)
#define TRANS_ID4_F3_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SlaveError       */
#define SLAVEERROR_F3_WIDTH                                                   1
#define SLAVEERROR_F3_SHIFT                                                   5
#define SLAVEERROR_F3_MASK                                           0x00000020
#define SLAVEERROR_F3_RD(src)                         (((src) & 0x00000020)>>5)
#define SLAVEERROR_F3_WR(src)                    (((u32)(src)<<5) & 0x00000020)
#define SLAVEERROR_F3_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields AddressDecodeError       */
#define ADDRESSDECODEERROR_F3_WIDTH                                           1
#define ADDRESSDECODEERROR_F3_SHIFT                                           4
#define ADDRESSDECODEERROR_F3_MASK                                   0x00000010
#define ADDRESSDECODEERROR_F3_RD(src)                 (((src) & 0x00000010)>>4)
#define ADDRESSDECODEERROR_F3_WR(src)            (((u32)(src)<<4) & 0x00000010)
#define ADDRESSDECODEERROR_F3_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields ErrorInterrupt   */
#define ERRORINTERRUPT_F3_WIDTH                                               1
#define ERRORINTERRUPT_F3_SHIFT                                               3
#define ERRORINTERRUPT_F3_MASK                                       0x00000008
#define ERRORINTERRUPT_F3_RD(src)                     (((src) & 0x00000008)>>3)
#define ERRORINTERRUPT_F3_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define ERRORINTERRUPT_F3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields ErrorInterruptEnable     */
#define ERRORINTERRUPTENABLE_F3_WIDTH                                         1
#define ERRORINTERRUPTENABLE_F3_SHIFT                                         2
#define ERRORINTERRUPTENABLE_F3_MASK                                 0x00000004
#define ERRORINTERRUPTENABLE_F3_RD(src)               (((src) & 0x00000004)>>2)
#define ERRORINTERRUPTENABLE_F3_WR(src)          (((u32)(src)<<2) & 0x00000004)
#define ERRORINTERRUPTENABLE_F3_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields ErrorWhileDisabled       */
#define ERRORWHILEDISABLED_F3_WIDTH                                           1
#define ERRORWHILEDISABLED_F3_SHIFT                                           1
#define ERRORWHILEDISABLED_F3_MASK                                   0x00000002
#define ERRORWHILEDISABLED_F3_RD(src)                 (((src) & 0x00000002)>>1)
#define ERRORWHILEDISABLED_F3_WR(src)            (((u32)(src)<<1) & 0x00000002)
#define ERRORWHILEDISABLED_F3_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CaptureEnable    */
#define CAPTUREENABLE_F3_WIDTH                                                1
#define CAPTUREENABLE_F3_SHIFT                                                0
#define CAPTUREENABLE_F3_MASK                                        0x00000001
#define CAPTUREENABLE_F3_RD(src)                         (((src) & 0x00000001))
#define CAPTUREENABLE_F3_WR(src)                    (((u32)(src)) & 0x00000001)
#define CAPTUREENABLE_F3_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SwInt  */
/*       Fields sw_int   */
#define SW_INT_WIDTH                                                          1
#define SW_INT_SHIFT                                                          0
#define SW_INT_MASK                                                  0x00000001
#define SW_INT_RD(src)                                   (((src) & 0x00000001))
#define SW_INT_WR(src)                              (((u32)(src)) & 0x00000001)
#define SW_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BusCtlReg      */
/*       Fields MstAwaux_coherent_bypass         */
#define MSTAWAUX_COHERENT_BYPASS_WIDTH                                        1
#define MSTAWAUX_COHERENT_BYPASS_SHIFT                                        1
#define MSTAWAUX_COHERENT_BYPASS_MASK                                0x00000002
#define MSTAWAUX_COHERENT_BYPASS_RD(src)              (((src) & 0x00000002)>>1)
#define MSTAWAUX_COHERENT_BYPASS_WR(src)         (((u32)(src)<<1) & 0x00000002)
#define MSTAWAUX_COHERENT_BYPASS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MstAraux_coherent_bypass         */
#define MSTARAUX_COHERENT_BYPASS_WIDTH                                        1
#define MSTARAUX_COHERENT_BYPASS_SHIFT                                        0
#define MSTARAUX_COHERENT_BYPASS_MASK                                0x00000001
#define MSTARAUX_COHERENT_BYPASS_RD(src)                 (((src) & 0x00000001))
#define MSTARAUX_COHERENT_BYPASS_WR(src)            (((u32)(src)) & 0x00000001)
#define MSTARAUX_COHERENT_BYPASS_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IOFMstRWAux    */
/*       Fields wr_coherent      */
#define WR_COHERENT_WIDTH                                                     1
#define WR_COHERENT_SHIFT                                                     9
#define WR_COHERENT_MASK                                             0x00000200
#define WR_COHERENT_RD(src)                           (((src) & 0x00000200)>>9)
#define WR_COHERENT_WR(src)                      (((u32)(src)<<9) & 0x00000200)
#define WR_COHERENT_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields wr_vc    */
#define WR_VC_WIDTH                                                           2
#define WR_VC_SHIFT                                                           6
#define WR_VC_MASK                                                   0x000000c0
#define WR_VC_RD(src)                                 (((src) & 0x000000c0)>>6)
#define WR_VC_WR(src)                            (((u32)(src)<<6) & 0x000000c0)
#define WR_VC_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields rd_coherent      */
#define RD_COHERENT_WIDTH                                                     1
#define RD_COHERENT_SHIFT                                                     3
#define RD_COHERENT_MASK                                             0x00000008
#define RD_COHERENT_RD(src)                           (((src) & 0x00000008)>>3)
#define RD_COHERENT_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define RD_COHERENT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields rd_vc    */
#define RD_VC_WIDTH                                                           2
#define RD_VC_SHIFT                                                           0
#define RD_VC_MASK                                                   0x00000003
#define RD_VC_RD(src)                                    (((src) & 0x00000003))
#define RD_VC_WR(src)                               (((u32)(src)) & 0x00000003)
#define RD_VC_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register LinkMonitorPort        */
/*       Fields LinkRxMonitorPort1       */
#define LINKRXMONITORPORT1_WIDTH                                              5
#define LINKRXMONITORPORT1_SHIFT                                             15
#define LINKRXMONITORPORT1_MASK                                      0x000f8000
#define LINKRXMONITORPORT1_RD(src)                   (((src) & 0x000f8000)>>15)
#define LINKRXMONITORPORT1_SET(dst,src) \
                      (((dst) & ~0x000f8000) | (((u32)(src)<<15) & 0x000f8000))
/*       Fields LinkRxMonitorPort0       */
#define LINKRXMONITORPORT0_WIDTH                                              5
#define LINKRXMONITORPORT0_SHIFT                                             10
#define LINKRXMONITORPORT0_MASK                                      0x00007c00
#define LINKRXMONITORPORT0_RD(src)                   (((src) & 0x00007c00)>>10)
#define LINKRXMONITORPORT0_SET(dst,src) \
                      (((dst) & ~0x00007c00) | (((u32)(src)<<10) & 0x00007c00))
/*       Fields LinkTxMonitorPort1       */
#define LINKTXMONITORPORT1_WIDTH                                              5
#define LINKTXMONITORPORT1_SHIFT                                              5
#define LINKTXMONITORPORT1_MASK                                      0x000003e0
#define LINKTXMONITORPORT1_RD(src)                    (((src) & 0x000003e0)>>5)
#define LINKTXMONITORPORT1_SET(dst,src) \
                       (((dst) & ~0x000003e0) | (((u32)(src)<<5) & 0x000003e0))
/*       Fields LinkTxMonitorPort0       */
#define LINKTXMONITORPORT0_WIDTH                                              5
#define LINKTXMONITORPORT0_SHIFT                                              0
#define LINKTXMONITORPORT0_MASK                                      0x0000001f
#define LINKTXMONITORPORT0_RD(src)                       (((src) & 0x0000001f))
#define LINKTXMONITORPORT0_SET(dst,src) \
                          (((dst) & ~0x0000001f) | (((u32)(src)) & 0x0000001f))

/*      Register RxRamCtrl      */
/*       Fields RxM1_RMEB        */
#define RXM1_RMEB_WIDTH                                                       1
#define RXM1_RMEB_SHIFT                                                      19
#define RXM1_RMEB_MASK                                               0x00080000
#define RXM1_RMEB_RD(src)                            (((src) & 0x00080000)>>19)
#define RXM1_RMEB_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define RXM1_RMEB_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields RxM1_RMB         */
#define RXM1_RMB_WIDTH                                                        4
#define RXM1_RMB_SHIFT                                                       15
#define RXM1_RMB_MASK                                                0x00078000
#define RXM1_RMB_RD(src)                             (((src) & 0x00078000)>>15)
#define RXM1_RMB_WR(src)                        (((u32)(src)<<15) & 0x00078000)
#define RXM1_RMB_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields RxM1_RMEA        */
#define RXM1_RMEA_WIDTH                                                       1
#define RXM1_RMEA_SHIFT                                                      14
#define RXM1_RMEA_MASK                                               0x00004000
#define RXM1_RMEA_RD(src)                            (((src) & 0x00004000)>>14)
#define RXM1_RMEA_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define RXM1_RMEA_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields RxM1_RMA         */
#define RXM1_RMA_WIDTH                                                        4
#define RXM1_RMA_SHIFT                                                       10
#define RXM1_RMA_MASK                                                0x00003c00
#define RXM1_RMA_RD(src)                             (((src) & 0x00003c00)>>10)
#define RXM1_RMA_WR(src)                        (((u32)(src)<<10) & 0x00003c00)
#define RXM1_RMA_SET(dst,src) \
                      (((dst) & ~0x00003c00) | (((u32)(src)<<10) & 0x00003c00))
/*       Fields RxM0_RMEB        */
#define RXM0_RMEB_WIDTH                                                       1
#define RXM0_RMEB_SHIFT                                                       9
#define RXM0_RMEB_MASK                                               0x00000200
#define RXM0_RMEB_RD(src)                             (((src) & 0x00000200)>>9)
#define RXM0_RMEB_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define RXM0_RMEB_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields RxM0_RMB         */
#define RXM0_RMB_WIDTH                                                        4
#define RXM0_RMB_SHIFT                                                        5
#define RXM0_RMB_MASK                                                0x000001e0
#define RXM0_RMB_RD(src)                              (((src) & 0x000001e0)>>5)
#define RXM0_RMB_WR(src)                         (((u32)(src)<<5) & 0x000001e0)
#define RXM0_RMB_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields RxM0_RMEA        */
#define RXM0_RMEA_WIDTH                                                       1
#define RXM0_RMEA_SHIFT                                                       4
#define RXM0_RMEA_MASK                                               0x00000010
#define RXM0_RMEA_RD(src)                             (((src) & 0x00000010)>>4)
#define RXM0_RMEA_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define RXM0_RMEA_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields RxM0_RMA         */
#define RXM0_RMA_WIDTH                                                        4
#define RXM0_RMA_SHIFT                                                        0
#define RXM0_RMA_MASK                                                0x0000000f
#define RXM0_RMA_RD(src)                                 (((src) & 0x0000000f))
#define RXM0_RMA_WR(src)                            (((u32)(src)) & 0x0000000f)
#define RXM0_RMA_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register TxRamCtrl      */
/*       Fields TxM1_RMEB        */
#define TXM1_RMEB_WIDTH                                                       1
#define TXM1_RMEB_SHIFT                                                      19
#define TXM1_RMEB_MASK                                               0x00080000
#define TXM1_RMEB_RD(src)                            (((src) & 0x00080000)>>19)
#define TXM1_RMEB_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define TXM1_RMEB_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields TxM1_RMB         */
#define TXM1_RMB_WIDTH                                                        4
#define TXM1_RMB_SHIFT                                                       15
#define TXM1_RMB_MASK                                                0x00078000
#define TXM1_RMB_RD(src)                             (((src) & 0x00078000)>>15)
#define TXM1_RMB_WR(src)                        (((u32)(src)<<15) & 0x00078000)
#define TXM1_RMB_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields TxM1_RMEA        */
#define TXM1_RMEA_WIDTH                                                       1
#define TXM1_RMEA_SHIFT                                                      14
#define TXM1_RMEA_MASK                                               0x00004000
#define TXM1_RMEA_RD(src)                            (((src) & 0x00004000)>>14)
#define TXM1_RMEA_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define TXM1_RMEA_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields TxM1_RMA         */
#define TXM1_RMA_WIDTH                                                        4
#define TXM1_RMA_SHIFT                                                       10
#define TXM1_RMA_MASK                                                0x00003c00
#define TXM1_RMA_RD(src)                             (((src) & 0x00003c00)>>10)
#define TXM1_RMA_WR(src)                        (((u32)(src)<<10) & 0x00003c00)
#define TXM1_RMA_SET(dst,src) \
                      (((dst) & ~0x00003c00) | (((u32)(src)<<10) & 0x00003c00))
/*       Fields TxM0_RMEB        */
#define TXM0_RMEB_WIDTH                                                       1
#define TXM0_RMEB_SHIFT                                                       9
#define TXM0_RMEB_MASK                                               0x00000200
#define TXM0_RMEB_RD(src)                             (((src) & 0x00000200)>>9)
#define TXM0_RMEB_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define TXM0_RMEB_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TxM0_RMB         */
#define TXM0_RMB_WIDTH                                                        4
#define TXM0_RMB_SHIFT                                                        5
#define TXM0_RMB_MASK                                                0x000001e0
#define TXM0_RMB_RD(src)                              (((src) & 0x000001e0)>>5)
#define TXM0_RMB_WR(src)                         (((u32)(src)<<5) & 0x000001e0)
#define TXM0_RMB_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields TxM0_RMEA        */
#define TXM0_RMEA_WIDTH                                                       1
#define TXM0_RMEA_SHIFT                                                       4
#define TXM0_RMEA_MASK                                               0x00000010
#define TXM0_RMEA_RD(src)                             (((src) & 0x00000010)>>4)
#define TXM0_RMEA_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define TXM0_RMEA_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TxM0_RMA         */
#define TXM0_RMA_WIDTH                                                        4
#define TXM0_RMA_SHIFT                                                        0
#define TXM0_RMA_MASK                                                0x0000000f
#define TXM0_RMA_RD(src)                                 (((src) & 0x0000000f))
#define TXM0_RMA_WR(src)                            (((u32)(src)) & 0x0000000f)
#define TXM0_RMA_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register INTStatus      */
/*       Fields SINTQ_2  */
#define SINTQ_2_WIDTH                                                         1
#define SINTQ_2_SHIFT                                                         2
#define SINTQ_2_MASK                                                 0x00000004
#define SINTQ_2_RD(src)                               (((src) & 0x00000004)>>2)
#define SINTQ_2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SINTQ_1  */
#define SINTQ_1_WIDTH                                                         1
#define SINTQ_1_SHIFT                                                         1
#define SINTQ_1_MASK                                                 0x00000002
#define SINTQ_1_RD(src)                               (((src) & 0x00000002)>>1)
#define SINTQ_1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SINTQ_0  */
#define SINTQ_0_WIDTH                                                         1
#define SINTQ_0_SHIFT                                                         0
#define SINTQ_0_MASK                                                 0x00000001
#define SINTQ_0_RD(src)                                  (((src) & 0x00000001))
#define SINTQ_0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INTStatusMask  */
/*    Mask Register Fields SINTQ_2Mask    */
#define SINTQ_2MASK_WIDTH                                                     1
#define SINTQ_2MASK_SHIFT                                                     2
#define SINTQ_2MASK_MASK                                             0x00000004
#define SINTQ_2MASK_RD(src)                           (((src) & 0x00000004)>>2)
#define SINTQ_2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SINTQ_1Mask    */
#define SINTQ_1MASK_WIDTH                                                     1
#define SINTQ_1MASK_SHIFT                                                     1
#define SINTQ_1MASK_MASK                                             0x00000002
#define SINTQ_1MASK_RD(src)                           (((src) & 0x00000002)>>1)
#define SINTQ_1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SINTQ_0Mask    */
#define SINTQ_0MASK_WIDTH                                                     1
#define SINTQ_0MASK_SHIFT                                                     0
#define SINTQ_0MASK_MASK                                             0x00000001
#define SINTQ_0MASK_RD(src)                              (((src) & 0x00000001))
#define SINTQ_0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register ErrINTStatus   */
/*       Fields SlvRdErrorInterrupt      */
#define SLVRDERRORINTERRUPT_WIDTH                                             1
#define SLVRDERRORINTERRUPT_SHIFT                                             3
#define SLVRDERRORINTERRUPT_MASK                                     0x00000008
#define SLVRDERRORINTERRUPT_RD(src)                   (((src) & 0x00000008)>>3)
#define SLVRDERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SlvWrErrorInterrupt      */
#define SLVWRERRORINTERRUPT_WIDTH                                             1
#define SLVWRERRORINTERRUPT_SHIFT                                             2
#define SLVWRERRORINTERRUPT_MASK                                     0x00000004
#define SLVWRERRORINTERRUPT_RD(src)                   (((src) & 0x00000004)>>2)
#define SLVWRERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MstRdErrorInterrupt      */
#define MSTRDERRORINTERRUPT_WIDTH                                             1
#define MSTRDERRORINTERRUPT_SHIFT                                             1
#define MSTRDERRORINTERRUPT_MASK                                     0x00000002
#define MSTRDERRORINTERRUPT_RD(src)                   (((src) & 0x00000002)>>1)
#define MSTRDERRORINTERRUPT_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MstWrErrorInterrupt      */
#define MSTWRERRORINTERRUPT_WIDTH                                             1
#define MSTWRERRORINTERRUPT_SHIFT                                             0
#define MSTWRERRORINTERRUPT_MASK                                     0x00000001
#define MSTWRERRORINTERRUPT_RD(src)                      (((src) & 0x00000001))
#define MSTWRERRORINTERRUPT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register ErrINTStatusMask       */
/*    Mask Register Fields SlvRdErrorInterruptMask    */
#define SLVRDERRORINTERRUPTMASK_WIDTH                                         1
#define SLVRDERRORINTERRUPTMASK_SHIFT                                         3
#define SLVRDERRORINTERRUPTMASK_MASK                                 0x00000008
#define SLVRDERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000008)>>3)
#define SLVRDERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SlvWrErrorInterruptMask    */
#define SLVWRERRORINTERRUPTMASK_WIDTH                                         1
#define SLVWRERRORINTERRUPTMASK_SHIFT                                         2
#define SLVWRERRORINTERRUPTMASK_MASK                                 0x00000004
#define SLVWRERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000004)>>2)
#define SLVWRERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MstRdErrorInterruptMask    */
#define MSTRDERRORINTERRUPTMASK_WIDTH                                         1
#define MSTRDERRORINTERRUPTMASK_SHIFT                                         1
#define MSTRDERRORINTERRUPTMASK_MASK                                 0x00000002
#define MSTRDERRORINTERRUPTMASK_RD(src)               (((src) & 0x00000002)>>1)
#define MSTRDERRORINTERRUPTMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MstWrErrorInterruptMask    */
#define MSTWRERRORINTERRUPTMASK_WIDTH                                         1
#define MSTWRERRORINTERRUPTMASK_SHIFT                                         0
#define MSTWRERRORINTERRUPTMASK_MASK                                 0x00000001
#define MSTWRERRORINTERRUPTMASK_RD(src)                  (((src) & 0x00000001))
#define MSTWRERRORINTERRUPTMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register sata_id        */
/*       Fields Rev      */
#define REV_WIDTH                                                             2
#define REV_SHIFT                                                            14
#define REV_MASK                                                     0x0000c000
#define REV_RD(src)                                  (((src) & 0x0000c000)>>14)
#define REV_SET(dst,src) \
                      (((dst) & ~0x0000c000) | (((u32)(src)<<14) & 0x0000c000))
/*       Fields BusID    */
#define REGSPEC_BUSID_WIDTH                                                   2
#define REGSPEC_BUSID_SHIFT                                                  12
#define REGSPEC_BUSID_MASK                                           0x00003000
#define REGSPEC_BUSID_RD(src)                        (((src) & 0x00003000)>>12)
#define REGSPEC_BUSID_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields DEVICE_ID        */
#define DEVICE_ID_WIDTH                                                      12
#define DEVICE_ID_SHIFT                                                       0
#define DEVICE_ID_MASK                                               0x00000fff
#define DEVICE_ID_RD(src)                                (((src) & 0x00000fff))
#define DEVICE_ID_SET(dst,src) \
                          (((dst) & ~0x00000fff) | (((u32)(src)) & 0x00000fff))

/*      Register SATA_RAM_TEST  */
/*       Fields TEST1B_TxM1mem1  */
#define TEST1B_TXM1MEM1_WIDTH                                                 1
#define TEST1B_TXM1MEM1_SHIFT                                                15
#define TEST1B_TXM1MEM1_MASK                                         0x00008000
#define TEST1B_TXM1MEM1_RD(src)                      (((src) & 0x00008000)>>15)
#define TEST1B_TXM1MEM1_WR(src)                 (((u32)(src)<<15) & 0x00008000)
#define TEST1B_TXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields TEST1A_TxM1mem1  */
#define TEST1A_TXM1MEM1_WIDTH                                                 1
#define TEST1A_TXM1MEM1_SHIFT                                                14
#define TEST1A_TXM1MEM1_MASK                                         0x00004000
#define TEST1A_TXM1MEM1_RD(src)                      (((src) & 0x00004000)>>14)
#define TEST1A_TXM1MEM1_WR(src)                 (((u32)(src)<<14) & 0x00004000)
#define TEST1A_TXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields TEST1B_TxM0mem1  */
#define TEST1B_TXM0MEM1_WIDTH                                                 1
#define TEST1B_TXM0MEM1_SHIFT                                                13
#define TEST1B_TXM0MEM1_MASK                                         0x00002000
#define TEST1B_TXM0MEM1_RD(src)                      (((src) & 0x00002000)>>13)
#define TEST1B_TXM0MEM1_WR(src)                 (((u32)(src)<<13) & 0x00002000)
#define TEST1B_TXM0MEM1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields TEST1A_TxM0mem1  */
#define TEST1A_TXM0MEM1_WIDTH                                                 1
#define TEST1A_TXM0MEM1_SHIFT                                                12
#define TEST1A_TXM0MEM1_MASK                                         0x00001000
#define TEST1A_TXM0MEM1_RD(src)                      (((src) & 0x00001000)>>12)
#define TEST1A_TXM0MEM1_WR(src)                 (((u32)(src)<<12) & 0x00001000)
#define TEST1A_TXM0MEM1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields TEST1B_RxM1mem1  */
#define TEST1B_RXM1MEM1_WIDTH                                                 1
#define TEST1B_RXM1MEM1_SHIFT                                                11
#define TEST1B_RXM1MEM1_MASK                                         0x00000800
#define TEST1B_RXM1MEM1_RD(src)                      (((src) & 0x00000800)>>11)
#define TEST1B_RXM1MEM1_WR(src)                 (((u32)(src)<<11) & 0x00000800)
#define TEST1B_RXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields TEST1A_RxM1mem1  */
#define TEST1A_RXM1MEM1_WIDTH                                                 1
#define TEST1A_RXM1MEM1_SHIFT                                                10
#define TEST1A_RXM1MEM1_MASK                                         0x00000400
#define TEST1A_RXM1MEM1_RD(src)                      (((src) & 0x00000400)>>10)
#define TEST1A_RXM1MEM1_WR(src)                 (((u32)(src)<<10) & 0x00000400)
#define TEST1A_RXM1MEM1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields TEST1B_RxM0mem1  */
#define TEST1B_RXM0MEM1_WIDTH                                                 1
#define TEST1B_RXM0MEM1_SHIFT                                                 9
#define TEST1B_RXM0MEM1_MASK                                         0x00000200
#define TEST1B_RXM0MEM1_RD(src)                       (((src) & 0x00000200)>>9)
#define TEST1B_RXM0MEM1_WR(src)                  (((u32)(src)<<9) & 0x00000200)
#define TEST1B_RXM0MEM1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TEST1A_RxM0mem1  */
#define TEST1A_RXM0MEM1_WIDTH                                                 1
#define TEST1A_RXM0MEM1_SHIFT                                                 8
#define TEST1A_RXM0MEM1_MASK                                         0x00000100
#define TEST1A_RXM0MEM1_RD(src)                       (((src) & 0x00000100)>>8)
#define TEST1A_RXM0MEM1_WR(src)                  (((u32)(src)<<8) & 0x00000100)
#define TEST1A_RXM0MEM1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields TEST1B_TxM1mem0  */
#define TEST1B_TXM1MEM0_WIDTH                                                 1
#define TEST1B_TXM1MEM0_SHIFT                                                 7
#define TEST1B_TXM1MEM0_MASK                                         0x00000080
#define TEST1B_TXM1MEM0_RD(src)                       (((src) & 0x00000080)>>7)
#define TEST1B_TXM1MEM0_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define TEST1B_TXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields TEST1A_TxM1mem0  */
#define TEST1A_TXM1MEM0_WIDTH                                                 1
#define TEST1A_TXM1MEM0_SHIFT                                                 6
#define TEST1A_TXM1MEM0_MASK                                         0x00000040
#define TEST1A_TXM1MEM0_RD(src)                       (((src) & 0x00000040)>>6)
#define TEST1A_TXM1MEM0_WR(src)                  (((u32)(src)<<6) & 0x00000040)
#define TEST1A_TXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields TEST1B_TxM0mem0  */
#define TEST1B_TXM0MEM0_WIDTH                                                 1
#define TEST1B_TXM0MEM0_SHIFT                                                 5
#define TEST1B_TXM0MEM0_MASK                                         0x00000020
#define TEST1B_TXM0MEM0_RD(src)                       (((src) & 0x00000020)>>5)
#define TEST1B_TXM0MEM0_WR(src)                  (((u32)(src)<<5) & 0x00000020)
#define TEST1B_TXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TEST1A_TxM0mem0  */
#define TEST1A_TXM0MEM0_WIDTH                                                 1
#define TEST1A_TXM0MEM0_SHIFT                                                 4
#define TEST1A_TXM0MEM0_MASK                                         0x00000010
#define TEST1A_TXM0MEM0_RD(src)                       (((src) & 0x00000010)>>4)
#define TEST1A_TXM0MEM0_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define TEST1A_TXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TEST1B_RxM1mem0  */
#define TEST1B_RXM1MEM0_WIDTH                                                 1
#define TEST1B_RXM1MEM0_SHIFT                                                 3
#define TEST1B_RXM1MEM0_MASK                                         0x00000008
#define TEST1B_RXM1MEM0_RD(src)                       (((src) & 0x00000008)>>3)
#define TEST1B_RXM1MEM0_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define TEST1B_RXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields TEST1A_RxM1mem0  */
#define TEST1A_RXM1MEM0_WIDTH                                                 1
#define TEST1A_RXM1MEM0_SHIFT                                                 2
#define TEST1A_RXM1MEM0_MASK                                         0x00000004
#define TEST1A_RXM1MEM0_RD(src)                       (((src) & 0x00000004)>>2)
#define TEST1A_RXM1MEM0_WR(src)                  (((u32)(src)<<2) & 0x00000004)
#define TEST1A_RXM1MEM0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields TEST1B_RxM0mem0  */
#define TEST1B_RXM0MEM0_WIDTH                                                 1
#define TEST1B_RXM0MEM0_SHIFT                                                 1
#define TEST1B_RXM0MEM0_MASK                                         0x00000002
#define TEST1B_RXM0MEM0_RD(src)                       (((src) & 0x00000002)>>1)
#define TEST1B_RXM0MEM0_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define TEST1B_RXM0MEM0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields TEST1A_RxM0mem0  */
#define TEST1A_RXM0MEM0_WIDTH                                                 1
#define TEST1A_RXM0MEM0_SHIFT                                                 0
#define TEST1A_RXM0MEM0_MASK                                         0x00000001
#define TEST1A_RXM0MEM0_RD(src)                          (((src) & 0x00000001))
#define TEST1A_RXM0MEM0_WR(src)                     (((u32)(src)) & 0x00000001)
#define TEST1A_RXM0MEM0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define SATA_X2_SDS_CSR_REGS_I_BASE_ADDR                        0x01f23a000ULL

/*    Address SATA_X2_SDS_CSR_REGS_I  Registers */
#define SATA_X2_SDS_PCS_CTL0_ADDR                                    0x00000000
#define SATA_X2_SDS_PCS_CTL0_DEFAULT                                 0x00000000
#define SATA_X2_SDS_PCS_CTL1_ADDR                                    0x00000004
#define SATA_X2_SDS_PCS_CTL1_DEFAULT                                 0x00000000
#define SATA_X2_SDS_PCS_CTL2_ADDR                                    0x00000008
#define SATA_X2_SDS_PCS_CTL2_DEFAULT                                 0x00000000
#define SATA_X2_SDS_CTL0_ADDR                                        0x0000000c
#define SATA_X2_SDS_CTL0_DEFAULT                                     0x00001d25
#define SATA_X2_SDS_CTL1_ADDR                                        0x00000010
#define SATA_X2_SDS_CTL1_DEFAULT                                     0x00000000
#define SATA_X2_SDS_CMU_STATUS0_ADDR                                 0x00000014
#define SATA_X2_SDS_CMU_STATUS0_DEFAULT                              0x00000000
#define SATA_X2_SDS0_RXTX_STATUS_ADDR                                0x00000018
#define SATA_X2_SDS0_RXTX_STATUS_DEFAULT                             0x00000004
#define SATA_X2_SDS1_RXTX_STATUS_ADDR                                0x00000020
#define SATA_X2_SDS1_RXTX_STATUS_DEFAULT                             0x00000004
#define SATA_X2_SDS_RST_CTL_ADDR                                     0x00000024
#define SATA_X2_SDS_RST_CTL_DEFAULT                                  0x00000000
#define SATA_X2_SDS_CMU_CTL0_ADDR                                    0x00000028
#define SATA_X2_SDS_CMU_CTL0_DEFAULT                                 0x00000000
#define SATA_X2_SDS_CMU_CTL1_ADDR                                    0x0000002c
#define SATA_X2_SDS_CMU_CTL1_DEFAULT                                 0x00000000
#define SATA_X2_SDS_RX_CTL_ADDR                                      0x00000030
#define SATA_X2_SDS_RX_CTL_DEFAULT                                   0x00000000
#define SATA_X2_SDS_TX_CTL_ADDR                                      0x00000034
#define SATA_X2_SDS_TX_CTL_DEFAULT                                   0x00000000
#define SATA_X2_SDS_DEBUG_REG_ADDR                                   0x00000038
#define SATA_X2_SDS_DEBUG_REG_DEFAULT                                0x00000000
#define SATA_X2_SDS_IND_CMD_REG_ADDR                                 0x0000003c
#define SATA_X2_SDS_IND_CMD_REG_DEFAULT                              0x00000000
#define SATA_X2_SDS_IND_RDATA_REG_ADDR                               0x00000040
#define SATA_X2_SDS_IND_RDATA_REG_DEFAULT                            0x00000000
#define SATA_X2_SDS_IND_WDATA_REG_ADDR                               0x00000044
#define SATA_X2_SDS_IND_WDATA_REG_DEFAULT                            0x00000000

/*      Register SATA_X2_SDS_PCS_CTL0   */
/*       Fields cfg_i_rx_txcoeff_cp_req  */
#define CFG_I_RX_TXCOEFF_CP_REQ0_WIDTH                                        1
#define CFG_I_RX_TXCOEFF_CP_REQ0_SHIFT                                       29
#define CFG_I_RX_TXCOEFF_CP_REQ0_MASK                                0x20000000
#define CFG_I_RX_TXCOEFF_CP_REQ0_RD(src)             (((src) & 0x20000000)>>29)
#define CFG_I_RX_TXCOEFF_CP_REQ0_WR(src)        (((u32)(src)<<29) & 0x20000000)
#define CFG_I_RX_TXCOEFF_CP_REQ0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields cfg_i_rx_txcoeff_cn_req  */
#define CFG_I_RX_TXCOEFF_CN_REQ0_WIDTH                                        1
#define CFG_I_RX_TXCOEFF_CN_REQ0_SHIFT                                       28
#define CFG_I_RX_TXCOEFF_CN_REQ0_MASK                                0x10000000
#define CFG_I_RX_TXCOEFF_CN_REQ0_RD(src)             (((src) & 0x10000000)>>28)
#define CFG_I_RX_TXCOEFF_CN_REQ0_WR(src)        (((u32)(src)<<28) & 0x10000000)
#define CFG_I_RX_TXCOEFF_CN_REQ0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields cfg_i_rx_sd_threshold    */
#define CFG_I_RX_SD_THRESHOLD0_WIDTH                                          4
#define CFG_I_RX_SD_THRESHOLD0_SHIFT                                         24
#define CFG_I_RX_SD_THRESHOLD0_MASK                                  0x0f000000
#define CFG_I_RX_SD_THRESHOLD0_RD(src)               (((src) & 0x0f000000)>>24)
#define CFG_I_RX_SD_THRESHOLD0_WR(src)          (((u32)(src)<<24) & 0x0f000000)
#define CFG_I_RX_SD_THRESHOLD0_SET(dst,src) \
                      (((dst) & ~0x0f000000) | (((u32)(src)<<24) & 0x0f000000))
/*       Fields cfg_i_rx_wordmode        */
#define REGSPEC_CFG_I_RX_WORDMODE0_WIDTH                                      3
#define REGSPEC_CFG_I_RX_WORDMODE0_SHIFT                                     21
#define REGSPEC_CFG_I_RX_WORDMODE0_MASK                              0x00e00000
#define REGSPEC_CFG_I_RX_WORDMODE0_RD(src)           (((src) & 0x00e00000)>>21)
#define REGSPEC_CFG_I_RX_WORDMODE0_WR(src)      (((u32)(src)<<21) & 0x00e00000)
#define REGSPEC_CFG_I_RX_WORDMODE0_SET(dst,src) \
                      (((dst) & ~0x00e00000) | (((u32)(src)<<21) & 0x00e00000))
/*       Fields cfg_i_rx_data_rate       */
#define CFG_I_RX_DATA_RATE0_WIDTH                                             2
#define CFG_I_RX_DATA_RATE0_SHIFT                                            19
#define CFG_I_RX_DATA_RATE0_MASK                                     0x00180000
#define CFG_I_RX_DATA_RATE0_RD(src)                  (((src) & 0x00180000)>>19)
#define CFG_I_RX_DATA_RATE0_WR(src)             (((u32)(src)<<19) & 0x00180000)
#define CFG_I_RX_DATA_RATE0_SET(dst,src) \
                      (((dst) & ~0x00180000) | (((u32)(src)<<19) & 0x00180000))
/*       Fields cfg_i_tx_wordmode        */
#define REGSPEC_CFG_I_TX_WORDMODE0_WIDTH                                      3
#define REGSPEC_CFG_I_TX_WORDMODE0_SHIFT                                     16
#define REGSPEC_CFG_I_TX_WORDMODE0_MASK                              0x00070000
#define REGSPEC_CFG_I_TX_WORDMODE0_RD(src)           (((src) & 0x00070000)>>16)
#define REGSPEC_CFG_I_TX_WORDMODE0_WR(src)      (((u32)(src)<<16) & 0x00070000)
#define REGSPEC_CFG_I_TX_WORDMODE0_SET(dst,src) \
                      (((dst) & ~0x00070000) | (((u32)(src)<<16) & 0x00070000))
/*       Fields cfg_i_tx_data_rate       */
#define CFG_I_TX_DATA_RATE0_WIDTH                                             2
#define CFG_I_TX_DATA_RATE0_SHIFT                                            14
#define CFG_I_TX_DATA_RATE0_MASK                                     0x0000c000
#define CFG_I_TX_DATA_RATE0_RD(src)                  (((src) & 0x0000c000)>>14)
#define CFG_I_TX_DATA_RATE0_WR(src)             (((u32)(src)<<14) & 0x0000c000)
#define CFG_I_TX_DATA_RATE0_SET(dst,src) \
                      (((dst) & ~0x0000c000) | (((u32)(src)<<14) & 0x0000c000))
/*       Fields cfg_i_tx_fifoen  */
#define CFG_I_TX_FIFOEN0_WIDTH                                                1
#define CFG_I_TX_FIFOEN0_SHIFT                                               13
#define CFG_I_TX_FIFOEN0_MASK                                        0x00002000
#define CFG_I_TX_FIFOEN0_RD(src)                     (((src) & 0x00002000)>>13)
#define CFG_I_TX_FIFOEN0_WR(src)                (((u32)(src)<<13) & 0x00002000)
#define CFG_I_TX_FIFOEN0_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))

/*      Register SATA_X2_SDS_PCS_CTL1   */
/*       Fields cfg_i_tx_idle    */
#define CFG_I_TX_IDLE1_WIDTH                                                  1
#define CFG_I_TX_IDLE1_SHIFT                                                 28
#define CFG_I_TX_IDLE1_MASK                                          0x10000000
#define CFG_I_TX_IDLE1_RD(src)                       (((src) & 0x10000000)>>28)
#define CFG_I_TX_IDLE1_WR(src)                  (((u32)(src)<<28) & 0x10000000)
#define CFG_I_TX_IDLE1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields cfg_i_tx_rxdet_clr       */
#define CFG_I_TX_RXDET_CLR1_WIDTH                                             1
#define CFG_I_TX_RXDET_CLR1_SHIFT                                            27
#define CFG_I_TX_RXDET_CLR1_MASK                                     0x08000000
#define CFG_I_TX_RXDET_CLR1_RD(src)                  (((src) & 0x08000000)>>27)
#define CFG_I_TX_RXDET_CLR1_WR(src)             (((u32)(src)<<27) & 0x08000000)
#define CFG_I_TX_RXDET_CLR1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields cfg_i_tx_rxdet_en        */
#define CFG_I_TX_RXDET_EN1_WIDTH                                              1
#define CFG_I_TX_RXDET_EN1_SHIFT                                             26
#define CFG_I_TX_RXDET_EN1_MASK                                      0x04000000
#define CFG_I_TX_RXDET_EN1_RD(src)                   (((src) & 0x04000000)>>26)
#define CFG_I_TX_RXDET_EN1_WR(src)              (((u32)(src)<<26) & 0x04000000)
#define CFG_I_TX_RXDET_EN1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields cfg_i_tx_amp_en  */
#define CFG_I_TX_AMP_EN1_WIDTH                                                1
#define CFG_I_TX_AMP_EN1_SHIFT                                               25
#define CFG_I_TX_AMP_EN1_MASK                                        0x02000000
#define CFG_I_TX_AMP_EN1_RD(src)                     (((src) & 0x02000000)>>25)
#define CFG_I_TX_AMP_EN1_WR(src)                (((u32)(src)<<25) & 0x02000000)
#define CFG_I_TX_AMP_EN1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_i_tx_amp     */
#define CFG_I_TX_AMP1_WIDTH                                                   4
#define CFG_I_TX_AMP1_SHIFT                                                  21
#define CFG_I_TX_AMP1_MASK                                           0x01e00000
#define CFG_I_TX_AMP1_RD(src)                        (((src) & 0x01e00000)>>21)
#define CFG_I_TX_AMP1_WR(src)                   (((u32)(src)<<21) & 0x01e00000)
#define CFG_I_TX_AMP1_SET(dst,src) \
                      (((dst) & ~0x01e00000) | (((u32)(src)<<21) & 0x01e00000))
/*       Fields cfg_i_tx_cn2     */
#define CFG_I_TX_CN21_WIDTH                                                   5
#define CFG_I_TX_CN21_SHIFT                                                  16
#define CFG_I_TX_CN21_MASK                                           0x001f0000
#define CFG_I_TX_CN21_RD(src)                        (((src) & 0x001f0000)>>16)
#define CFG_I_TX_CN21_WR(src)                   (((u32)(src)<<16) & 0x001f0000)
#define CFG_I_TX_CN21_SET(dst,src) \
                      (((dst) & ~0x001f0000) | (((u32)(src)<<16) & 0x001f0000))
/*       Fields cfg_i_tx_cn1     */
#define CFG_I_TX_CN11_WIDTH                                                   5
#define CFG_I_TX_CN11_SHIFT                                                  11
#define CFG_I_TX_CN11_MASK                                           0x0000f800
#define CFG_I_TX_CN11_RD(src)                        (((src) & 0x0000f800)>>11)
#define CFG_I_TX_CN11_WR(src)                   (((u32)(src)<<11) & 0x0000f800)
#define CFG_I_TX_CN11_SET(dst,src) \
                      (((dst) & ~0x0000f800) | (((u32)(src)<<11) & 0x0000f800))
/*       Fields cfg_i_tx_c0      */
#define CFG_I_TX_C01_WIDTH                                                    5
#define CFG_I_TX_C01_SHIFT                                                    6
#define CFG_I_TX_C01_MASK                                            0x000007c0
#define CFG_I_TX_C01_RD(src)                          (((src) & 0x000007c0)>>6)
#define CFG_I_TX_C01_WR(src)                     (((u32)(src)<<6) & 0x000007c0)
#define CFG_I_TX_C01_SET(dst,src) \
                       (((dst) & ~0x000007c0) | (((u32)(src)<<6) & 0x000007c0))
/*       Fields cfg_i_tx_cp      */
#define CFG_I_TX_CP1_WIDTH                                                    6
#define CFG_I_TX_CP1_SHIFT                                                    0
#define CFG_I_TX_CP1_MASK                                            0x0000003f
#define CFG_I_TX_CP1_RD(src)                             (((src) & 0x0000003f))
#define CFG_I_TX_CP1_WR(src)                        (((u32)(src)) & 0x0000003f)
#define CFG_I_TX_CP1_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register SATA_X2_SDS_PCS_CTL2   */
/*       Fields cfg_i_fb2_div    */
#define CFG_I_FB2_DIV2_WIDTH                                                  6
#define CFG_I_FB2_DIV2_SHIFT                                                  8
#define CFG_I_FB2_DIV2_MASK                                          0x00003f00
#define CFG_I_FB2_DIV2_RD(src)                        (((src) & 0x00003f00)>>8)
#define CFG_I_FB2_DIV2_WR(src)                   (((u32)(src)<<8) & 0x00003f00)
#define CFG_I_FB2_DIV2_SET(dst,src) \
                       (((dst) & ~0x00003f00) | (((u32)(src)<<8) & 0x00003f00))
/*       Fields cfg_i_fb1_div    */
#define CFG_I_FB1_DIV2_WIDTH                                                  3
#define CFG_I_FB1_DIV2_SHIFT                                                  5
#define CFG_I_FB1_DIV2_MASK                                          0x000000e0
#define CFG_I_FB1_DIV2_RD(src)                        (((src) & 0x000000e0)>>5)
#define CFG_I_FB1_DIV2_WR(src)                   (((u32)(src)<<5) & 0x000000e0)
#define CFG_I_FB1_DIV2_SET(dst,src) \
                       (((dst) & ~0x000000e0) | (((u32)(src)<<5) & 0x000000e0))
/*       Fields cfg_i_refclksel  */
#define CFG_I_REFCLKSEL2_WIDTH                                                1
#define CFG_I_REFCLKSEL2_SHIFT                                                4
#define CFG_I_REFCLKSEL2_MASK                                        0x00000010
#define CFG_I_REFCLKSEL2_RD(src)                      (((src) & 0x00000010)>>4)
#define CFG_I_REFCLKSEL2_WR(src)                 (((u32)(src)<<4) & 0x00000010)
#define CFG_I_REFCLKSEL2_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_i_refclk_div         */
#define CFG_I_REFCLK_DIV2_WIDTH                                               2
#define CFG_I_REFCLK_DIV2_SHIFT                                               2
#define CFG_I_REFCLK_DIV2_MASK                                       0x0000000c
#define CFG_I_REFCLK_DIV2_RD(src)                     (((src) & 0x0000000c)>>2)
#define CFG_I_REFCLK_DIV2_WR(src)                (((u32)(src)<<2) & 0x0000000c)
#define CFG_I_REFCLK_DIV2_SET(dst,src) \
                       (((dst) & ~0x0000000c) | (((u32)(src)<<2) & 0x0000000c))
/*       Fields cfg_i_do_rxratechange    */
#define CFG_I_DO_RXRATECHANGE2_WIDTH                                          1
#define CFG_I_DO_RXRATECHANGE2_SHIFT                                          1
#define CFG_I_DO_RXRATECHANGE2_MASK                                  0x00000002
#define CFG_I_DO_RXRATECHANGE2_RD(src)                (((src) & 0x00000002)>>1)
#define CFG_I_DO_RXRATECHANGE2_WR(src)           (((u32)(src)<<1) & 0x00000002)
#define CFG_I_DO_RXRATECHANGE2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_i_do_txratechange    */
#define CFG_I_DO_TXRATECHANGE2_WIDTH                                          1
#define CFG_I_DO_TXRATECHANGE2_SHIFT                                          0
#define CFG_I_DO_TXRATECHANGE2_MASK                                  0x00000001
#define CFG_I_DO_TXRATECHANGE2_RD(src)                   (((src) & 0x00000001))
#define CFG_I_DO_TXRATECHANGE2_WR(src)              (((u32)(src)) & 0x00000001)
#define CFG_I_DO_TXRATECHANGE2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_X2_SDS_CTL0       */
/*       Fields cfg_i_tx_spare   */
#define CFG_I_TX_SPARE0_WIDTH                                                 3
#define CFG_I_TX_SPARE0_SHIFT                                                26
#define CFG_I_TX_SPARE0_MASK                                         0x1c000000
#define CFG_I_TX_SPARE0_RD(src)                      (((src) & 0x1c000000)>>26)
#define CFG_I_TX_SPARE0_WR(src)                 (((u32)(src)<<26) & 0x1c000000)
#define CFG_I_TX_SPARE0_SET(dst,src) \
                      (((dst) & ~0x1c000000) | (((u32)(src)<<26) & 0x1c000000))
/*       Fields cfg_i_tx_rxlpbk_en       */
#define CFG_I_TX_RXLPBK_EN0_WIDTH                                             1
#define CFG_I_TX_RXLPBK_EN0_SHIFT                                            25
#define CFG_I_TX_RXLPBK_EN0_MASK                                     0x02000000
#define CFG_I_TX_RXLPBK_EN0_RD(src)                  (((src) & 0x02000000)>>25)
#define CFG_I_TX_RXLPBK_EN0_WR(src)             (((u32)(src)<<25) & 0x02000000)
#define CFG_I_TX_RXLPBK_EN0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_i_tx_ser_lpbk        */
#define CFG_I_TX_SER_LPBK0_WIDTH                                              1
#define CFG_I_TX_SER_LPBK0_SHIFT                                             24
#define CFG_I_TX_SER_LPBK0_MASK                                      0x01000000
#define CFG_I_TX_SER_LPBK0_RD(src)                   (((src) & 0x01000000)>>24)
#define CFG_I_TX_SER_LPBK0_WR(src)              (((u32)(src)<<24) & 0x01000000)
#define CFG_I_TX_SER_LPBK0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_i_rx_spare   */
#define CFG_I_RX_SPARE0_WIDTH                                                 4
#define CFG_I_RX_SPARE0_SHIFT                                                20
#define CFG_I_RX_SPARE0_MASK                                         0x00f00000
#define CFG_I_RX_SPARE0_RD(src)                      (((src) & 0x00f00000)>>20)
#define CFG_I_RX_SPARE0_WR(src)                 (((u32)(src)<<20) & 0x00f00000)
#define CFG_I_RX_SPARE0_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields cfg_i_rx_ctle_lpbck      */
#define CFG_I_RX_CTLE_LPBCK0_WIDTH                                            1
#define CFG_I_RX_CTLE_LPBCK0_SHIFT                                           19
#define CFG_I_RX_CTLE_LPBCK0_MASK                                    0x00080000
#define CFG_I_RX_CTLE_LPBCK0_RD(src)                 (((src) & 0x00080000)>>19)
#define CFG_I_RX_CTLE_LPBCK0_WR(src)            (((u32)(src)<<19) & 0x00080000)
#define CFG_I_RX_CTLE_LPBCK0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields cfg_i_refclk_cmos_sel    */
#define CFG_I_REFCLK_CMOS_SEL0_WIDTH                                          1
#define CFG_I_REFCLK_CMOS_SEL0_SHIFT                                         17
#define CFG_I_REFCLK_CMOS_SEL0_MASK                                  0x00020000
#define CFG_I_REFCLK_CMOS_SEL0_RD(src)               (((src) & 0x00020000)>>17)
#define CFG_I_REFCLK_CMOS_SEL0_WR(src)          (((u32)(src)<<17) & 0x00020000)
#define CFG_I_REFCLK_CMOS_SEL0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields cfg_i_usr_clk_buf_ena    */
#define CFG_I_USR_CLK_BUF_ENA0_WIDTH                                          1
#define CFG_I_USR_CLK_BUF_ENA0_SHIFT                                         16
#define CFG_I_USR_CLK_BUF_ENA0_MASK                                  0x00010000
#define CFG_I_USR_CLK_BUF_ENA0_RD(src)               (((src) & 0x00010000)>>16)
#define CFG_I_USR_CLK_BUF_ENA0_WR(src)          (((u32)(src)<<16) & 0x00010000)
#define CFG_I_USR_CLK_BUF_ENA0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields cfg_i_force_vcocal_start         */
#define CFG_I_FORCE_VCOCAL_START0_WIDTH                                       1
#define CFG_I_FORCE_VCOCAL_START0_SHIFT                                      15
#define CFG_I_FORCE_VCOCAL_START0_MASK                               0x00008000
#define CFG_I_FORCE_VCOCAL_START0_RD(src)            (((src) & 0x00008000)>>15)
#define CFG_I_FORCE_VCOCAL_START0_WR(src)       (((u32)(src)<<15) & 0x00008000)
#define CFG_I_FORCE_VCOCAL_START0_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields cfg_i_customer_pin_mode  */
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_WIDTH                               15
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_SHIFT                                0
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_MASK                        0x00007fff
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_RD(src)         (((src) & 0x00007fff))
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_WR(src)    (((u32)(src)) & 0x00007fff)
#define REGSPEC_CFG_I_CUSTOMER_PIN_MODE0_SET(dst,src) \
                          (((dst) & ~0x00007fff) | (((u32)(src)) & 0x00007fff))

/*      Register SATA_X2_SDS_CTL1       */
/*       Fields cfg_i_pwr_bypass         */
#define CFG_I_PWR_BYPASS1_WIDTH                                               1
#define CFG_I_PWR_BYPASS1_SHIFT                                              24
#define CFG_I_PWR_BYPASS1_MASK                                       0x01000000
#define CFG_I_PWR_BYPASS1_RD(src)                    (((src) & 0x01000000)>>24)
#define CFG_I_PWR_BYPASS1_WR(src)               (((u32)(src)<<24) & 0x01000000)
#define CFG_I_PWR_BYPASS1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_i_DFE_tap_ena_ovr    */
#define CFG_I_DFE_TAP_ENA_OVR1_WIDTH                                         16
#define CFG_I_DFE_TAP_ENA_OVR1_SHIFT                                          8
#define CFG_I_DFE_TAP_ENA_OVR1_MASK                                  0x00ffff00
#define CFG_I_DFE_TAP_ENA_OVR1_RD(src)                (((src) & 0x00ffff00)>>8)
#define CFG_I_DFE_TAP_ENA_OVR1_WR(src)           (((u32)(src)<<8) & 0x00ffff00)
#define CFG_I_DFE_TAP_ENA_OVR1_SET(dst,src) \
                       (((dst) & ~0x00ffff00) | (((u32)(src)<<8) & 0x00ffff00))
/*       Fields cfg_i_ctle_ena   */
#define CFG_I_CTLE_ENA1_WIDTH                                                 1
#define CFG_I_CTLE_ENA1_SHIFT                                                 7
#define CFG_I_CTLE_ENA1_MASK                                         0x00000080
#define CFG_I_CTLE_ENA1_RD(src)                       (((src) & 0x00000080)>>7)
#define CFG_I_CTLE_ENA1_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define CFG_I_CTLE_ENA1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_i_blwc_ena   */
#define CFG_I_BLWC_ENA1_WIDTH                                                 1
#define CFG_I_BLWC_ENA1_SHIFT                                                 6
#define CFG_I_BLWC_ENA1_MASK                                         0x00000040
#define CFG_I_BLWC_ENA1_RD(src)                       (((src) & 0x00000040)>>6)
#define CFG_I_BLWC_ENA1_WR(src)                  (((u32)(src)<<6) & 0x00000040)
#define CFG_I_BLWC_ENA1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_i_BC_tap_ena_ovr     */
#define CFG_I_BC_TAP_ENA_OVR1_WIDTH                                           2
#define CFG_I_BC_TAP_ENA_OVR1_SHIFT                                           4
#define CFG_I_BC_TAP_ENA_OVR1_MASK                                   0x00000030
#define CFG_I_BC_TAP_ENA_OVR1_RD(src)                 (((src) & 0x00000030)>>4)
#define CFG_I_BC_TAP_ENA_OVR1_WR(src)            (((u32)(src)<<4) & 0x00000030)
#define CFG_I_BC_TAP_ENA_OVR1_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields cfg_i_SPD_sel_cdr_ovr    */
#define CFG_I_SPD_SEL_CDR_OVR1_WIDTH                                          4
#define CFG_I_SPD_SEL_CDR_OVR1_SHIFT                                          0
#define CFG_I_SPD_SEL_CDR_OVR1_MASK                                  0x0000000f
#define CFG_I_SPD_SEL_CDR_OVR1_RD(src)                   (((src) & 0x0000000f))
#define CFG_I_SPD_SEL_CDR_OVR1_WR(src)              (((u32)(src)) & 0x0000000f)
#define CFG_I_SPD_SEL_CDR_OVR1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SATA_X2_SDS_CMU_STATUS0        */
/*       Fields cfg_cmu_o_pll_spare      */
#define CFG_CMU_O_PLL_SPARE0_WIDTH                                            4
#define CFG_CMU_O_PLL_SPARE0_SHIFT                                            3
#define CFG_CMU_O_PLL_SPARE0_MASK                                    0x00000078
#define CFG_CMU_O_PLL_SPARE0_RD(src)                  (((src) & 0x00000078)>>3)
#define CFG_CMU_O_PLL_SPARE0_SET(dst,src) \
                       (((dst) & ~0x00000078) | (((u32)(src)<<3) & 0x00000078))
/*       Fields cfg_cmu_o_vco_caldone    */
#define CFG_CMU_O_VCO_CALDONE0_WIDTH                                          1
#define CFG_CMU_O_VCO_CALDONE0_SHIFT                                          2
#define CFG_CMU_O_VCO_CALDONE0_MASK                                  0x00000004
#define CFG_CMU_O_VCO_CALDONE0_RD(src)                (((src) & 0x00000004)>>2)
#define CFG_CMU_O_VCO_CALDONE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_cmu_o_pll_lock       */
#define CFG_CMU_O_PLL_LOCK0_WIDTH                                             1
#define CFG_CMU_O_PLL_LOCK0_SHIFT                                             1
#define CFG_CMU_O_PLL_LOCK0_MASK                                     0x00000002
#define CFG_CMU_O_PLL_LOCK0_RD(src)                   (((src) & 0x00000002)>>1)
#define CFG_CMU_O_PLL_LOCK0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_cmu_o_pll_ready      */
#define CFG_CMU_O_PLL_READY0_WIDTH                                            1
#define CFG_CMU_O_PLL_READY0_SHIFT                                            0
#define CFG_CMU_O_PLL_READY0_MASK                                    0x00000001
#define CFG_CMU_O_PLL_READY0_RD(src)                     (((src) & 0x00000001))
#define CFG_CMU_O_PLL_READY0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_X2_SDS0_RXTX_STATUS       */
/*       Fields cfg_tx_o_tx_spare        */
#define CFG_TX_O_TX_SPARE_WIDTH                                               3
#define CFG_TX_O_TX_SPARE_SHIFT                                              23
#define CFG_TX_O_TX_SPARE_MASK                                       0x03800000
#define CFG_TX_O_TX_SPARE_RD(src)                    (((src) & 0x03800000)>>23)
#define CFG_TX_O_TX_SPARE_SET(dst,src) \
                      (((dst) & ~0x03800000) | (((u32)(src)<<23) & 0x03800000))
/*       Fields cfg_tx_o_tx_rx_pres_mid  */
#define CFG_TX_O_TX_RX_PRES_MID_WIDTH                                         1
#define CFG_TX_O_TX_RX_PRES_MID_SHIFT                                        22
#define CFG_TX_O_TX_RX_PRES_MID_MASK                                 0x00400000
#define CFG_TX_O_TX_RX_PRES_MID_RD(src)              (((src) & 0x00400000)>>22)
#define CFG_TX_O_TX_RX_PRES_MID_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields cfg_tx_o_tx_rx_pres_zero         */
#define CFG_TX_O_TX_RX_PRES_ZERO_WIDTH                                        1
#define CFG_TX_O_TX_RX_PRES_ZERO_SHIFT                                       21
#define CFG_TX_O_TX_RX_PRES_ZERO_MASK                                0x00200000
#define CFG_TX_O_TX_RX_PRES_ZERO_RD(src)             (((src) & 0x00200000)>>21)
#define CFG_TX_O_TX_RX_PRES_ZERO_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields cfg_tx_o_tx_ready        */
#define CFG_TX_O_TX_READY_WIDTH                                               1
#define CFG_TX_O_TX_READY_SHIFT                                              20
#define CFG_TX_O_TX_READY_MASK                                       0x00100000
#define CFG_TX_O_TX_READY_RD(src)                    (((src) & 0x00100000)>>20)
#define CFG_TX_O_TX_READY_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields cfg_rx_o_rx_spare        */
#define CFG_RX_O_RX_SPARE_WIDTH                                               4
#define CFG_RX_O_RX_SPARE_SHIFT                                              15
#define CFG_RX_O_RX_SPARE_MASK                                       0x00078000
#define CFG_RX_O_RX_SPARE_RD(src)                    (((src) & 0x00078000)>>15)
#define CFG_RX_O_RX_SPARE_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields cfg_rx_o_rx_txcp_ack     */
#define CFG_RX_O_RX_TXCP_ACK_WIDTH                                            1
#define CFG_RX_O_RX_TXCP_ACK_SHIFT                                           14
#define CFG_RX_O_RX_TXCP_ACK_MASK                                    0x00004000
#define CFG_RX_O_RX_TXCP_ACK_RD(src)                 (((src) & 0x00004000)>>14)
#define CFG_RX_O_RX_TXCP_ACK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields cfg_rx_o_rx_txcp         */
#define CFG_RX_O_RX_TXCP_WIDTH                                                2
#define CFG_RX_O_RX_TXCP_SHIFT                                               12
#define CFG_RX_O_RX_TXCP_MASK                                        0x00003000
#define CFG_RX_O_RX_TXCP_RD(src)                     (((src) & 0x00003000)>>12)
#define CFG_RX_O_RX_TXCP_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields cfg_rx_o_rx_txcn2_ack    */
#define CFG_RX_O_RX_TXCN2_ACK_WIDTH                                           1
#define CFG_RX_O_RX_TXCN2_ACK_SHIFT                                          11
#define CFG_RX_O_RX_TXCN2_ACK_MASK                                   0x00000800
#define CFG_RX_O_RX_TXCN2_ACK_RD(src)                (((src) & 0x00000800)>>11)
#define CFG_RX_O_RX_TXCN2_ACK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_o_rx_txcn2        */
#define CFG_RX_O_RX_TXCN2_WIDTH                                               2
#define CFG_RX_O_RX_TXCN2_SHIFT                                               9
#define CFG_RX_O_RX_TXCN2_MASK                                       0x00000600
#define CFG_RX_O_RX_TXCN2_RD(src)                     (((src) & 0x00000600)>>9)
#define CFG_RX_O_RX_TXCN2_SET(dst,src) \
                       (((dst) & ~0x00000600) | (((u32)(src)<<9) & 0x00000600))
/*       Fields cfg_rx_o_rx_txcn1_ack    */
#define CFG_RX_O_RX_TXCN1_ACK_WIDTH                                           1
#define CFG_RX_O_RX_TXCN1_ACK_SHIFT                                           8
#define CFG_RX_O_RX_TXCN1_ACK_MASK                                   0x00000100
#define CFG_RX_O_RX_TXCN1_ACK_RD(src)                 (((src) & 0x00000100)>>8)
#define CFG_RX_O_RX_TXCN1_ACK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_rx_o_rx_txcn1        */
#define CFG_RX_O_RX_TXCN1_WIDTH                                               2
#define CFG_RX_O_RX_TXCN1_SHIFT                                               6
#define CFG_RX_O_RX_TXCN1_MASK                                       0x000000c0
#define CFG_RX_O_RX_TXCN1_RD(src)                     (((src) & 0x000000c0)>>6)
#define CFG_RX_O_RX_TXCN1_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields cfg_rx_o_rx_txc0_ack     */
#define CFG_RX_O_RX_TXC0_ACK_WIDTH                                            1
#define CFG_RX_O_RX_TXC0_ACK_SHIFT                                            5
#define CFG_RX_O_RX_TXC0_ACK_MASK                                    0x00000020
#define CFG_RX_O_RX_TXC0_ACK_RD(src)                  (((src) & 0x00000020)>>5)
#define CFG_RX_O_RX_TXC0_ACK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_rx_o_rx_txc0         */
#define CFG_RX_O_RX_TXC0_WIDTH                                                2
#define CFG_RX_O_RX_TXC0_SHIFT                                                3
#define CFG_RX_O_RX_TXC0_MASK                                        0x00000018
#define CFG_RX_O_RX_TXC0_RD(src)                      (((src) & 0x00000018)>>3)
#define CFG_RX_O_RX_TXC0_SET(dst,src) \
                       (((dst) & ~0x00000018) | (((u32)(src)<<3) & 0x00000018))
/*       Fields cfg_rx_o_rxlos_fil       */
#define CFG_RX_O_RXLOS_FIL_WIDTH                                              1
#define CFG_RX_O_RXLOS_FIL_SHIFT                                              2
#define CFG_RX_O_RXLOS_FIL_MASK                                      0x00000004
#define CFG_RX_O_RXLOS_FIL_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_RX_O_RXLOS_FIL_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_o_rx_ready        */
#define CFG_RX_O_RX_READY_WIDTH                                               1
#define CFG_RX_O_RX_READY_SHIFT                                               0
#define CFG_RX_O_RX_READY_MASK                                       0x00000001
#define CFG_RX_O_RX_READY_RD(src)                        (((src) & 0x00000001))
#define CFG_RX_O_RX_READY_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_X2_SDS1_RXTX_STATUS       */
/*       Fields cfg_tx_o_tx_spare        */
#define CFG_TX_O_TX_SPARE_F1_WIDTH                                            3
#define CFG_TX_O_TX_SPARE_F1_SHIFT                                           23
#define CFG_TX_O_TX_SPARE_F1_MASK                                    0x03800000
#define CFG_TX_O_TX_SPARE_F1_RD(src)                 (((src) & 0x03800000)>>23)
#define CFG_TX_O_TX_SPARE_F1_SET(dst,src) \
                      (((dst) & ~0x03800000) | (((u32)(src)<<23) & 0x03800000))
/*       Fields cfg_tx_o_tx_rx_pres_mid  */
#define CFG_TX_O_TX_RX_PRES_MID_F1_WIDTH                                      1
#define CFG_TX_O_TX_RX_PRES_MID_F1_SHIFT                                     22
#define CFG_TX_O_TX_RX_PRES_MID_F1_MASK                              0x00400000
#define CFG_TX_O_TX_RX_PRES_MID_F1_RD(src)           (((src) & 0x00400000)>>22)
#define CFG_TX_O_TX_RX_PRES_MID_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields cfg_tx_o_tx_rx_pres_zero         */
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_WIDTH                                     1
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_SHIFT                                    21
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_MASK                             0x00200000
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_RD(src)          (((src) & 0x00200000)>>21)
#define CFG_TX_O_TX_RX_PRES_ZERO_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields cfg_tx_o_tx_ready        */
#define CFG_TX_O_TX_READY_F1_WIDTH                                            1
#define CFG_TX_O_TX_READY_F1_SHIFT                                           20
#define CFG_TX_O_TX_READY_F1_MASK                                    0x00100000
#define CFG_TX_O_TX_READY_F1_RD(src)                 (((src) & 0x00100000)>>20)
#define CFG_TX_O_TX_READY_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields cfg_rx_o_rx_spare        */
#define CFG_RX_O_RX_SPARE_F1_WIDTH                                            4
#define CFG_RX_O_RX_SPARE_F1_SHIFT                                           15
#define CFG_RX_O_RX_SPARE_F1_MASK                                    0x00078000
#define CFG_RX_O_RX_SPARE_F1_RD(src)                 (((src) & 0x00078000)>>15)
#define CFG_RX_O_RX_SPARE_F1_SET(dst,src) \
                      (((dst) & ~0x00078000) | (((u32)(src)<<15) & 0x00078000))
/*       Fields cfg_rx_o_rx_txcp_ack     */
#define CFG_RX_O_RX_TXCP_ACK_F1_WIDTH                                         1
#define CFG_RX_O_RX_TXCP_ACK_F1_SHIFT                                        14
#define CFG_RX_O_RX_TXCP_ACK_F1_MASK                                 0x00004000
#define CFG_RX_O_RX_TXCP_ACK_F1_RD(src)              (((src) & 0x00004000)>>14)
#define CFG_RX_O_RX_TXCP_ACK_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields cfg_rx_o_rx_txcp         */
#define CFG_RX_O_RX_TXCP_F1_WIDTH                                             2
#define CFG_RX_O_RX_TXCP_F1_SHIFT                                            12
#define CFG_RX_O_RX_TXCP_F1_MASK                                     0x00003000
#define CFG_RX_O_RX_TXCP_F1_RD(src)                  (((src) & 0x00003000)>>12)
#define CFG_RX_O_RX_TXCP_F1_SET(dst,src) \
                      (((dst) & ~0x00003000) | (((u32)(src)<<12) & 0x00003000))
/*       Fields cfg_rx_o_rx_txcn2_ack    */
#define CFG_RX_O_RX_TXCN2_ACK_F1_WIDTH                                        1
#define CFG_RX_O_RX_TXCN2_ACK_F1_SHIFT                                       11
#define CFG_RX_O_RX_TXCN2_ACK_F1_MASK                                0x00000800
#define CFG_RX_O_RX_TXCN2_ACK_F1_RD(src)             (((src) & 0x00000800)>>11)
#define CFG_RX_O_RX_TXCN2_ACK_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_o_rx_txcn2        */
#define CFG_RX_O_RX_TXCN2_F1_WIDTH                                            2
#define CFG_RX_O_RX_TXCN2_F1_SHIFT                                            9
#define CFG_RX_O_RX_TXCN2_F1_MASK                                    0x00000600
#define CFG_RX_O_RX_TXCN2_F1_RD(src)                  (((src) & 0x00000600)>>9)
#define CFG_RX_O_RX_TXCN2_F1_SET(dst,src) \
                       (((dst) & ~0x00000600) | (((u32)(src)<<9) & 0x00000600))
/*       Fields cfg_rx_o_rx_txcn1_ack    */
#define CFG_RX_O_RX_TXCN1_ACK_F1_WIDTH                                        1
#define CFG_RX_O_RX_TXCN1_ACK_F1_SHIFT                                        8
#define CFG_RX_O_RX_TXCN1_ACK_F1_MASK                                0x00000100
#define CFG_RX_O_RX_TXCN1_ACK_F1_RD(src)              (((src) & 0x00000100)>>8)
#define CFG_RX_O_RX_TXCN1_ACK_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_rx_o_rx_txcn1        */
#define CFG_RX_O_RX_TXCN1_F1_WIDTH                                            2
#define CFG_RX_O_RX_TXCN1_F1_SHIFT                                            6
#define CFG_RX_O_RX_TXCN1_F1_MASK                                    0x000000c0
#define CFG_RX_O_RX_TXCN1_F1_RD(src)                  (((src) & 0x000000c0)>>6)
#define CFG_RX_O_RX_TXCN1_F1_SET(dst,src) \
                       (((dst) & ~0x000000c0) | (((u32)(src)<<6) & 0x000000c0))
/*       Fields cfg_rx_o_rx_txc0_ack     */
#define CFG_RX_O_RX_TXC0_ACK_F1_WIDTH                                         1
#define CFG_RX_O_RX_TXC0_ACK_F1_SHIFT                                         5
#define CFG_RX_O_RX_TXC0_ACK_F1_MASK                                 0x00000020
#define CFG_RX_O_RX_TXC0_ACK_F1_RD(src)               (((src) & 0x00000020)>>5)
#define CFG_RX_O_RX_TXC0_ACK_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_rx_o_rx_txc0         */
#define CFG_RX_O_RX_TXC0_F1_WIDTH                                             2
#define CFG_RX_O_RX_TXC0_F1_SHIFT                                             3
#define CFG_RX_O_RX_TXC0_F1_MASK                                     0x00000018
#define CFG_RX_O_RX_TXC0_F1_RD(src)                   (((src) & 0x00000018)>>3)
#define CFG_RX_O_RX_TXC0_F1_SET(dst,src) \
                       (((dst) & ~0x00000018) | (((u32)(src)<<3) & 0x00000018))
/*       Fields cfg_rx_o_rxlos_fil       */
#define CFG_RX_O_RXLOS_FIL_F1_WIDTH                                           1
#define CFG_RX_O_RXLOS_FIL_F1_SHIFT                                           2
#define CFG_RX_O_RXLOS_FIL_F1_MASK                                   0x00000004
#define CFG_RX_O_RXLOS_FIL_F1_RD(src)                 (((src) & 0x00000004)>>2)
#define CFG_RX_O_RXLOS_FIL_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_o_rx_ready        */
#define CFG_RX_O_RX_READY_F1_WIDTH                                            1
#define CFG_RX_O_RX_READY_F1_SHIFT                                            0
#define CFG_RX_O_RX_READY_F1_MASK                                    0x00000001
#define CFG_RX_O_RX_READY_F1_RD(src)                     (((src) & 0x00000001))
#define CFG_RX_O_RX_READY_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_X2_SDS_RST_CTL    */
/*       Fields cfg_cmu_i_refclk_div_resetn      */
#define CFG_CMU_I_REFCLK_DIV_RESETN_WIDTH                                     1
#define CFG_CMU_I_REFCLK_DIV_RESETN_SHIFT                                     7
#define CFG_CMU_I_REFCLK_DIV_RESETN_MASK                             0x00000080
#define CFG_CMU_I_REFCLK_DIV_RESETN_RD(src)           (((src) & 0x00000080)>>7)
#define CFG_CMU_I_REFCLK_DIV_RESETN_WR(src)      (((u32)(src)<<7) & 0x00000080)
#define CFG_CMU_I_REFCLK_DIV_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_cmu_i_post_div_resetn        */
#define CFG_CMU_I_POST_DIV_RESETN_WIDTH                                       1
#define CFG_CMU_I_POST_DIV_RESETN_SHIFT                                       6
#define CFG_CMU_I_POST_DIV_RESETN_MASK                               0x00000040
#define CFG_CMU_I_POST_DIV_RESETN_RD(src)             (((src) & 0x00000040)>>6)
#define CFG_CMU_I_POST_DIV_RESETN_WR(src)        (((u32)(src)<<6) & 0x00000040)
#define CFG_CMU_I_POST_DIV_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_tx_i_tx_syncclk      */
#define CFG_TX_I_TX_SYNCCLK_WIDTH                                             1
#define CFG_TX_I_TX_SYNCCLK_SHIFT                                             5
#define CFG_TX_I_TX_SYNCCLK_MASK                                     0x00000020
#define CFG_TX_I_TX_SYNCCLK_RD(src)                   (((src) & 0x00000020)>>5)
#define CFG_TX_I_TX_SYNCCLK_WR(src)              (((u32)(src)<<5) & 0x00000020)
#define CFG_TX_I_TX_SYNCCLK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_tx_i_tx_resetn       */
#define CFG_TX_I_TX_RESETN_WIDTH                                              1
#define CFG_TX_I_TX_RESETN_SHIFT                                              4
#define CFG_TX_I_TX_RESETN_MASK                                      0x00000010
#define CFG_TX_I_TX_RESETN_RD(src)                    (((src) & 0x00000010)>>4)
#define CFG_TX_I_TX_RESETN_WR(src)               (((u32)(src)<<4) & 0x00000010)
#define CFG_TX_I_TX_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_rx_i_sd_resetn       */
#define CFG_RX_I_SD_RESETN_WIDTH                                              1
#define CFG_RX_I_SD_RESETN_SHIFT                                              3
#define CFG_RX_I_SD_RESETN_MASK                                      0x00000008
#define CFG_RX_I_SD_RESETN_RD(src)                    (((src) & 0x00000008)>>3)
#define CFG_RX_I_SD_RESETN_WR(src)               (((u32)(src)<<3) & 0x00000008)
#define CFG_RX_I_SD_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_rx_i_rx_resetn       */
#define CFG_RX_I_RX_RESETN_WIDTH                                              1
#define CFG_RX_I_RX_RESETN_SHIFT                                              2
#define CFG_RX_I_RX_RESETN_MASK                                      0x00000004
#define CFG_RX_I_RX_RESETN_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_RX_I_RX_RESETN_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define CFG_RX_I_RX_RESETN_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_cmu_i_pllresetn      */
#define CFG_CMU_I_PLLRESETN_WIDTH                                             1
#define CFG_CMU_I_PLLRESETN_SHIFT                                             1
#define CFG_CMU_I_PLLRESETN_MASK                                     0x00000002
#define CFG_CMU_I_PLLRESETN_RD(src)                   (((src) & 0x00000002)>>1)
#define CFG_CMU_I_PLLRESETN_WR(src)              (((u32)(src)<<1) & 0x00000002)
#define CFG_CMU_I_PLLRESETN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_cmu_i_resetb         */
#define CFG_CMU_I_RESETB_WIDTH                                                1
#define CFG_CMU_I_RESETB_SHIFT                                                0
#define CFG_CMU_I_RESETB_MASK                                        0x00000001
#define CFG_CMU_I_RESETB_RD(src)                         (((src) & 0x00000001))
#define CFG_CMU_I_RESETB_WR(src)                    (((u32)(src)) & 0x00000001)
#define CFG_CMU_I_RESETB_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_X2_SDS_CMU_CTL0   */
/*       Fields cfg_cmu_i_gen3_refclk_div        */
#define CFG_CMU_I_GEN3_REFCLK_DIV0_WIDTH                                      2
#define CFG_CMU_I_GEN3_REFCLK_DIV0_SHIFT                                     30
#define CFG_CMU_I_GEN3_REFCLK_DIV0_MASK                              0xc0000000
#define CFG_CMU_I_GEN3_REFCLK_DIV0_RD(src)           (((src) & 0xc0000000)>>30)
#define CFG_CMU_I_GEN3_REFCLK_DIV0_WR(src)      (((u32)(src)<<30) & 0xc0000000)
#define CFG_CMU_I_GEN3_REFCLK_DIV0_SET(dst,src) \
                      (((dst) & ~0xc0000000) | (((u32)(src)<<30) & 0xc0000000))
/*       Fields cfg_cmu_i_pll_vcomomsel_pcie3    */
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_WIDTH                                  5
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_SHIFT                                 25
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_MASK                          0x3e000000
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_RD(src)       (((src) & 0x3e000000)>>25)
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_WR(src)  (((u32)(src)<<25) & 0x3e000000)
#define CFG_CMU_I_PLL_VCOMOMSEL_PCIE30_SET(dst,src) \
                      (((dst) & ~0x3e000000) | (((u32)(src)<<25) & 0x3e000000))
/*       Fields cfg_cmu_i_pll_vcovarsel_pcie3    */
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_WIDTH                                  4
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_SHIFT                                 21
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_MASK                          0x01e00000
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_RD(src)       (((src) & 0x01e00000)>>21)
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_WR(src)  (((u32)(src)<<21) & 0x01e00000)
#define CFG_CMU_I_PLL_VCOVARSEL_PCIE30_SET(dst,src) \
                      (((dst) & ~0x01e00000) | (((u32)(src)<<21) & 0x01e00000))
/*       Fields cfg_cmu_i_pll_vcomomsel  */
#define CFG_CMU_I_PLL_VCOMOMSEL0_WIDTH                                        6
#define CFG_CMU_I_PLL_VCOMOMSEL0_SHIFT                                       15
#define CFG_CMU_I_PLL_VCOMOMSEL0_MASK                                0x001f8000
#define CFG_CMU_I_PLL_VCOMOMSEL0_RD(src)             (((src) & 0x001f8000)>>15)
#define CFG_CMU_I_PLL_VCOMOMSEL0_WR(src)        (((u32)(src)<<15) & 0x001f8000)
#define CFG_CMU_I_PLL_VCOMOMSEL0_SET(dst,src) \
                      (((dst) & ~0x001f8000) | (((u32)(src)<<15) & 0x001f8000))
/*       Fields cfg_cmu_i_pll_vcovarsel  */
#define CFG_CMU_I_PLL_VCOVARSEL0_WIDTH                                        4
#define CFG_CMU_I_PLL_VCOVARSEL0_SHIFT                                       11
#define CFG_CMU_I_PLL_VCOVARSEL0_MASK                                0x00007800
#define CFG_CMU_I_PLL_VCOVARSEL0_RD(src)             (((src) & 0x00007800)>>11)
#define CFG_CMU_I_PLL_VCOVARSEL0_WR(src)        (((u32)(src)<<11) & 0x00007800)
#define CFG_CMU_I_PLL_VCOVARSEL0_SET(dst,src) \
                      (((dst) & ~0x00007800) | (((u32)(src)<<11) & 0x00007800))
/*       Fields cfg_cmu_i_pll_cp         */
#define CFG_CMU_I_PLL_CP0_WIDTH                                               5
#define CFG_CMU_I_PLL_CP0_SHIFT                                               6
#define CFG_CMU_I_PLL_CP0_MASK                                       0x000007c0
#define CFG_CMU_I_PLL_CP0_RD(src)                     (((src) & 0x000007c0)>>6)
#define CFG_CMU_I_PLL_CP0_WR(src)                (((u32)(src)<<6) & 0x000007c0)
#define CFG_CMU_I_PLL_CP0_SET(dst,src) \
                       (((dst) & ~0x000007c0) | (((u32)(src)<<6) & 0x000007c0))
/*       Fields cfg_cmu_i_pll_lfcap      */
#define CFG_CMU_I_PLL_LFCAP0_WIDTH                                            2
#define CFG_CMU_I_PLL_LFCAP0_SHIFT                                            4
#define CFG_CMU_I_PLL_LFCAP0_MASK                                    0x00000030
#define CFG_CMU_I_PLL_LFCAP0_RD(src)                  (((src) & 0x00000030)>>4)
#define CFG_CMU_I_PLL_LFCAP0_WR(src)             (((u32)(src)<<4) & 0x00000030)
#define CFG_CMU_I_PLL_LFCAP0_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields cfg_cmu_i_pll_lfres      */
#define CFG_CMU_I_PLL_LFRES0_WIDTH                                            4
#define CFG_CMU_I_PLL_LFRES0_SHIFT                                            0
#define CFG_CMU_I_PLL_LFRES0_MASK                                    0x0000000f
#define CFG_CMU_I_PLL_LFRES0_RD(src)                     (((src) & 0x0000000f))
#define CFG_CMU_I_PLL_LFRES0_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_CMU_I_PLL_LFRES0_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SATA_X2_SDS_CMU_CTL1   */
/*       Fields cfg_cmu_i_usrclk_div     */
#define CFG_CMU_I_USRCLK_DIV1_WIDTH                                           3
#define CFG_CMU_I_USRCLK_DIV1_SHIFT                                          26
#define CFG_CMU_I_USRCLK_DIV1_MASK                                   0x1c000000
#define CFG_CMU_I_USRCLK_DIV1_RD(src)                (((src) & 0x1c000000)>>26)
#define CFG_CMU_I_USRCLK_DIV1_WR(src)           (((u32)(src)<<26) & 0x1c000000)
#define CFG_CMU_I_USRCLK_DIV1_SET(dst,src) \
                      (((dst) & ~0x1c000000) | (((u32)(src)<<26) & 0x1c000000))
/*       Fields cfg_cmu_i_pciegen3       */
#define CFG_CMU_I_PCIEGEN31_WIDTH                                             1
#define CFG_CMU_I_PCIEGEN31_SHIFT                                            25
#define CFG_CMU_I_PCIEGEN31_MASK                                     0x02000000
#define CFG_CMU_I_PCIEGEN31_RD(src)                  (((src) & 0x02000000)>>25)
#define CFG_CMU_I_PCIEGEN31_WR(src)             (((u32)(src)<<25) & 0x02000000)
#define CFG_CMU_I_PCIEGEN31_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields cfg_cmu_i_pcie_mode      */
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_WIDTH                                    1
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_SHIFT                                   24
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_MASK                            0x01000000
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_RD(src)         (((src) & 0x01000000)>>24)
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_WR(src)    (((u32)(src)<<24) & 0x01000000)
#define REGSPEC_CFG_CMU_I_PCIE_MODE1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields cfg_cmu_i_pll_spare      */
#define CFG_CMU_I_PLL_SPARE1_WIDTH                                            4
#define CFG_CMU_I_PLL_SPARE1_SHIFT                                           20
#define CFG_CMU_I_PLL_SPARE1_MASK                                    0x00f00000
#define CFG_CMU_I_PLL_SPARE1_RD(src)                 (((src) & 0x00f00000)>>20)
#define CFG_CMU_I_PLL_SPARE1_WR(src)            (((u32)(src)<<20) & 0x00f00000)
#define CFG_CMU_I_PLL_SPARE1_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields cfg_cmu_i_usr_clk_pd_pll         */
#define CFG_CMU_I_USR_CLK_PD_PLL1_WIDTH                                       1
#define CFG_CMU_I_USR_CLK_PD_PLL1_SHIFT                                      19
#define CFG_CMU_I_USR_CLK_PD_PLL1_MASK                               0x00080000
#define CFG_CMU_I_USR_CLK_PD_PLL1_RD(src)            (((src) & 0x00080000)>>19)
#define CFG_CMU_I_USR_CLK_PD_PLL1_WR(src)       (((u32)(src)<<19) & 0x00080000)
#define CFG_CMU_I_USR_CLK_PD_PLL1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields cfg_cmu_i_idtn   */
#define CFG_CMU_I_IDTN1_WIDTH                                                 1
#define CFG_CMU_I_IDTN1_SHIFT                                                18
#define CFG_CMU_I_IDTN1_MASK                                         0x00040000
#define CFG_CMU_I_IDTN1_RD(src)                      (((src) & 0x00040000)>>18)
#define CFG_CMU_I_IDTN1_WR(src)                 (((u32)(src)<<18) & 0x00040000)
#define CFG_CMU_I_IDTN1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields cfg_cmu_i_pll_cal        */
#define CFG_CMU_I_PLL_CAL1_WIDTH                                              1
#define CFG_CMU_I_PLL_CAL1_SHIFT                                             17
#define CFG_CMU_I_PLL_CAL1_MASK                                      0x00020000
#define CFG_CMU_I_PLL_CAL1_RD(src)                   (((src) & 0x00020000)>>17)
#define CFG_CMU_I_PLL_CAL1_WR(src)              (((u32)(src)<<17) & 0x00020000)
#define CFG_CMU_I_PLL_CAL1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields cfg_cmu_i_pll_clk_dis    */
#define CFG_CMU_I_PLL_CLK_DIS1_WIDTH                                          1
#define CFG_CMU_I_PLL_CLK_DIS1_SHIFT                                         16
#define CFG_CMU_I_PLL_CLK_DIS1_MASK                                  0x00010000
#define CFG_CMU_I_PLL_CLK_DIS1_RD(src)               (((src) & 0x00010000)>>16)
#define CFG_CMU_I_PLL_CLK_DIS1_WR(src)          (((u32)(src)<<16) & 0x00010000)
#define CFG_CMU_I_PLL_CLK_DIS1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields cfg_cmu_i_pll_drv        */
#define CFG_CMU_I_PLL_DRV1_WIDTH                                              3
#define CFG_CMU_I_PLL_DRV1_SHIFT                                             13
#define CFG_CMU_I_PLL_DRV1_MASK                                      0x0000e000
#define CFG_CMU_I_PLL_DRV1_RD(src)                   (((src) & 0x0000e000)>>13)
#define CFG_CMU_I_PLL_DRV1_WR(src)              (((u32)(src)<<13) & 0x0000e000)
#define CFG_CMU_I_PLL_DRV1_SET(dst,src) \
                      (((dst) & ~0x0000e000) | (((u32)(src)<<13) & 0x0000e000))
/*       Fields cfg_cmu_i_pll_l1pd       */
#define CFG_CMU_I_PLL_L1PD1_WIDTH                                             1
#define CFG_CMU_I_PLL_L1PD1_SHIFT                                            12
#define CFG_CMU_I_PLL_L1PD1_MASK                                     0x00001000
#define CFG_CMU_I_PLL_L1PD1_RD(src)                  (((src) & 0x00001000)>>12)
#define CFG_CMU_I_PLL_L1PD1_WR(src)             (((u32)(src)<<12) & 0x00001000)
#define CFG_CMU_I_PLL_L1PD1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields cfg_cmu_i_pll_pd         */
#define CFG_CMU_I_PLL_PD1_WIDTH                                               1
#define CFG_CMU_I_PLL_PD1_SHIFT                                              11
#define CFG_CMU_I_PLL_PD1_MASK                                       0x00000800
#define CFG_CMU_I_PLL_PD1_RD(src)                    (((src) & 0x00000800)>>11)
#define CFG_CMU_I_PLL_PD1_WR(src)               (((u32)(src)<<11) & 0x00000800)
#define CFG_CMU_I_PLL_PD1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_cmu_i_gen3_post_divby2       */
#define CFG_CMU_I_GEN3_POST_DIVBY21_WIDTH                                     1
#define CFG_CMU_I_GEN3_POST_DIVBY21_SHIFT                                    10
#define CFG_CMU_I_GEN3_POST_DIVBY21_MASK                             0x00000400
#define CFG_CMU_I_GEN3_POST_DIVBY21_RD(src)          (((src) & 0x00000400)>>10)
#define CFG_CMU_I_GEN3_POST_DIVBY21_WR(src)     (((u32)(src)<<10) & 0x00000400)
#define CFG_CMU_I_GEN3_POST_DIVBY21_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields cfg_cmu_i_post_divby2    */
#define CFG_CMU_I_POST_DIVBY21_WIDTH                                          1
#define CFG_CMU_I_POST_DIVBY21_SHIFT                                          9
#define CFG_CMU_I_POST_DIVBY21_MASK                                  0x00000200
#define CFG_CMU_I_POST_DIVBY21_RD(src)                (((src) & 0x00000200)>>9)
#define CFG_CMU_I_POST_DIVBY21_WR(src)           (((u32)(src)<<9) & 0x00000200)
#define CFG_CMU_I_POST_DIVBY21_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields cfg_cmu_i_gen3_fb2_div   */
#define CFG_CMU_I_GEN3_FB2_DIV1_WIDTH                                         6
#define CFG_CMU_I_GEN3_FB2_DIV1_SHIFT                                         3
#define CFG_CMU_I_GEN3_FB2_DIV1_MASK                                 0x000001f8
#define CFG_CMU_I_GEN3_FB2_DIV1_RD(src)               (((src) & 0x000001f8)>>3)
#define CFG_CMU_I_GEN3_FB2_DIV1_WR(src)          (((u32)(src)<<3) & 0x000001f8)
#define CFG_CMU_I_GEN3_FB2_DIV1_SET(dst,src) \
                       (((dst) & ~0x000001f8) | (((u32)(src)<<3) & 0x000001f8))
/*       Fields cfg_cmu_i_gen3_fb1_div   */
#define CFG_CMU_I_GEN3_FB1_DIV1_WIDTH                                         3
#define CFG_CMU_I_GEN3_FB1_DIV1_SHIFT                                         0
#define CFG_CMU_I_GEN3_FB1_DIV1_MASK                                 0x00000007
#define CFG_CMU_I_GEN3_FB1_DIV1_RD(src)                  (((src) & 0x00000007))
#define CFG_CMU_I_GEN3_FB1_DIV1_WR(src)             (((u32)(src)) & 0x00000007)
#define CFG_CMU_I_GEN3_FB1_DIV1_SET(dst,src) \
                          (((dst) & ~0x00000007) | (((u32)(src)) & 0x00000007))

/*      Register SATA_X2_SDS_RX_CTL     */
/*       Fields cfg_rx_i_rx_inv  */
#define CFG_RX_I_RX_INV_WIDTH                                                 1
#define CFG_RX_I_RX_INV_SHIFT                                                11
#define CFG_RX_I_RX_INV_MASK                                         0x00000800
#define CFG_RX_I_RX_INV_RD(src)                      (((src) & 0x00000800)>>11)
#define CFG_RX_I_RX_INV_WR(src)                 (((u32)(src)<<11) & 0x00000800)
#define CFG_RX_I_RX_INV_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields cfg_rx_i_rx_txcoeff_c0_req       */
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_WIDTH                                      1
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_SHIFT                                     10
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_MASK                              0x00000400
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_RD(src)           (((src) & 0x00000400)>>10)
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_WR(src)      (((u32)(src)<<10) & 0x00000400)
#define CFG_RX_I_RX_TXCOEFF_C0_REQ_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields cfg_rx_i_rx_det_term_enable      */
#define CFG_RX_I_RX_DET_TERM_ENABLE_WIDTH                                     1
#define CFG_RX_I_RX_DET_TERM_ENABLE_SHIFT                                     9
#define CFG_RX_I_RX_DET_TERM_ENABLE_MASK                             0x00000200
#define CFG_RX_I_RX_DET_TERM_ENABLE_RD(src)           (((src) & 0x00000200)>>9)
#define CFG_RX_I_RX_DET_TERM_ENABLE_WR(src)      (((u32)(src)<<9) & 0x00000200)
#define CFG_RX_I_RX_DET_TERM_ENABLE_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields cfg_rx_i_rxlos_fil_value         */
#define CFG_RX_I_RXLOS_FIL_VALUE_WIDTH                                        4
#define CFG_RX_I_RXLOS_FIL_VALUE_SHIFT                                        5
#define CFG_RX_I_RXLOS_FIL_VALUE_MASK                                0x000001e0
#define CFG_RX_I_RXLOS_FIL_VALUE_RD(src)              (((src) & 0x000001e0)>>5)
#define CFG_RX_I_RXLOS_FIL_VALUE_WR(src)         (((u32)(src)<<5) & 0x000001e0)
#define CFG_RX_I_RXLOS_FIL_VALUE_SET(dst,src) \
                       (((dst) & ~0x000001e0) | (((u32)(src)<<5) & 0x000001e0))
/*       Fields cfg_rx_i_rx_sd_pd        */
#define CFG_RX_I_RX_SD_PD_WIDTH                                               1
#define CFG_RX_I_RX_SD_PD_SHIFT                                               4
#define CFG_RX_I_RX_SD_PD_MASK                                       0x00000010
#define CFG_RX_I_RX_SD_PD_RD(src)                     (((src) & 0x00000010)>>4)
#define CFG_RX_I_RX_SD_PD_WR(src)                (((u32)(src)<<4) & 0x00000010)
#define CFG_RX_I_RX_SD_PD_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_rx_i_rx_p2_pd        */
#define CFG_RX_I_RX_P2_PD_WIDTH                                               1
#define CFG_RX_I_RX_P2_PD_SHIFT                                               3
#define CFG_RX_I_RX_P2_PD_MASK                                       0x00000008
#define CFG_RX_I_RX_P2_PD_RD(src)                     (((src) & 0x00000008)>>3)
#define CFG_RX_I_RX_P2_PD_WR(src)                (((u32)(src)<<3) & 0x00000008)
#define CFG_RX_I_RX_P2_PD_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_rx_i_rx_p1_pd        */
#define CFG_RX_I_RX_P1_PD_WIDTH                                               1
#define CFG_RX_I_RX_P1_PD_SHIFT                                               2
#define CFG_RX_I_RX_P1_PD_MASK                                       0x00000004
#define CFG_RX_I_RX_P1_PD_RD(src)                     (((src) & 0x00000004)>>2)
#define CFG_RX_I_RX_P1_PD_WR(src)                (((u32)(src)<<2) & 0x00000004)
#define CFG_RX_I_RX_P1_PD_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_rx_i_rx_p0s_pd       */
#define CFG_RX_I_RX_P0S_PD_WIDTH                                              1
#define CFG_RX_I_RX_P0S_PD_SHIFT                                              1
#define CFG_RX_I_RX_P0S_PD_MASK                                      0x00000002
#define CFG_RX_I_RX_P0S_PD_RD(src)                    (((src) & 0x00000002)>>1)
#define CFG_RX_I_RX_P0S_PD_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define CFG_RX_I_RX_P0S_PD_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_rx_i_rx_pd   */
#define CFG_RX_I_RX_PD_WIDTH                                                  1
#define CFG_RX_I_RX_PD_SHIFT                                                  0
#define CFG_RX_I_RX_PD_MASK                                          0x00000001
#define CFG_RX_I_RX_PD_RD(src)                           (((src) & 0x00000001))
#define CFG_RX_I_RX_PD_WR(src)                      (((u32)(src)) & 0x00000001)
#define CFG_RX_I_RX_PD_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_X2_SDS_TX_CTL     */
/*       Fields cfg_tx_i_lfps_ena        */
#define CFG_TX_I_LFPS_ENA_WIDTH                                               1
#define CFG_TX_I_LFPS_ENA_SHIFT                                               8
#define CFG_TX_I_LFPS_ENA_MASK                                       0x00000100
#define CFG_TX_I_LFPS_ENA_RD(src)                     (((src) & 0x00000100)>>8)
#define CFG_TX_I_LFPS_ENA_WR(src)                (((u32)(src)<<8) & 0x00000100)
#define CFG_TX_I_LFPS_ENA_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields cfg_tx_i_tx_inv  */
#define CFG_TX_I_TX_INV_WIDTH                                                 1
#define CFG_TX_I_TX_INV_SHIFT                                                 7
#define CFG_TX_I_TX_INV_MASK                                         0x00000080
#define CFG_TX_I_TX_INV_RD(src)                       (((src) & 0x00000080)>>7)
#define CFG_TX_I_TX_INV_WR(src)                  (((u32)(src)<<7) & 0x00000080)
#define CFG_TX_I_TX_INV_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields cfg_tx_i_tx_pdp2         */
#define CFG_TX_I_TX_PDP2_WIDTH                                                1
#define CFG_TX_I_TX_PDP2_SHIFT                                                6
#define CFG_TX_I_TX_PDP2_MASK                                        0x00000040
#define CFG_TX_I_TX_PDP2_RD(src)                      (((src) & 0x00000040)>>6)
#define CFG_TX_I_TX_PDP2_WR(src)                 (((u32)(src)<<6) & 0x00000040)
#define CFG_TX_I_TX_PDP2_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields cfg_tx_i_tx_pdp1         */
#define CFG_TX_I_TX_PDP1_WIDTH                                                1
#define CFG_TX_I_TX_PDP1_SHIFT                                                5
#define CFG_TX_I_TX_PDP1_MASK                                        0x00000020
#define CFG_TX_I_TX_PDP1_RD(src)                      (((src) & 0x00000020)>>5)
#define CFG_TX_I_TX_PDP1_WR(src)                 (((u32)(src)<<5) & 0x00000020)
#define CFG_TX_I_TX_PDP1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields cfg_tx_i_tx_pdp0s        */
#define CFG_TX_I_TX_PDP0S_WIDTH                                               1
#define CFG_TX_I_TX_PDP0S_SHIFT                                               4
#define CFG_TX_I_TX_PDP0S_MASK                                       0x00000010
#define CFG_TX_I_TX_PDP0S_RD(src)                     (((src) & 0x00000010)>>4)
#define CFG_TX_I_TX_PDP0S_WR(src)                (((u32)(src)<<4) & 0x00000010)
#define CFG_TX_I_TX_PDP0S_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields cfg_tx_i_tx_pd   */
#define CFG_TX_I_TX_PD_WIDTH                                                  1
#define CFG_TX_I_TX_PD_SHIFT                                                  3
#define CFG_TX_I_TX_PD_MASK                                          0x00000008
#define CFG_TX_I_TX_PD_RD(src)                        (((src) & 0x00000008)>>3)
#define CFG_TX_I_TX_PD_WR(src)                   (((u32)(src)<<3) & 0x00000008)
#define CFG_TX_I_TX_PD_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_tx_i_tx_invcn2       */
#define CFG_TX_I_TX_INVCN2_WIDTH                                              1
#define CFG_TX_I_TX_INVCN2_SHIFT                                              2
#define CFG_TX_I_TX_INVCN2_MASK                                      0x00000004
#define CFG_TX_I_TX_INVCN2_RD(src)                    (((src) & 0x00000004)>>2)
#define CFG_TX_I_TX_INVCN2_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define CFG_TX_I_TX_INVCN2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_tx_i_tx_invcn1       */
#define CFG_TX_I_TX_INVCN1_WIDTH                                              1
#define CFG_TX_I_TX_INVCN1_SHIFT                                              1
#define CFG_TX_I_TX_INVCN1_MASK                                      0x00000002
#define CFG_TX_I_TX_INVCN1_RD(src)                    (((src) & 0x00000002)>>1)
#define CFG_TX_I_TX_INVCN1_WR(src)               (((u32)(src)<<1) & 0x00000002)
#define CFG_TX_I_TX_INVCN1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_tx_i_tx_invcp        */
#define CFG_TX_I_TX_INVCP_WIDTH                                               1
#define CFG_TX_I_TX_INVCP_SHIFT                                               0
#define CFG_TX_I_TX_INVCP_MASK                                       0x00000001
#define CFG_TX_I_TX_INVCP_RD(src)                        (((src) & 0x00000001))
#define CFG_TX_I_TX_INVCP_WR(src)                   (((u32)(src)) & 0x00000001)
#define CFG_TX_I_TX_INVCP_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_X2_SDS_DEBUG_REG  */
/*       Fields cfg_i_debug_sel  */
#define CFG_I_DEBUG_SEL_WIDTH                                                 4
#define CFG_I_DEBUG_SEL_SHIFT                                                16
#define CFG_I_DEBUG_SEL_MASK                                         0x000f0000
#define CFG_I_DEBUG_SEL_RD(src)                      (((src) & 0x000f0000)>>16)
#define CFG_I_DEBUG_SEL_WR(src)                 (((u32)(src)<<16) & 0x000f0000)
#define CFG_I_DEBUG_SEL_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields cfg_o_debug_out  */
#define CFG_O_DEBUG_OUT_WIDTH                                                16
#define CFG_O_DEBUG_OUT_SHIFT                                                 0
#define CFG_O_DEBUG_OUT_MASK                                         0x0000ffff
#define CFG_O_DEBUG_OUT_RD(src)                          (((src) & 0x0000ffff))
#define CFG_O_DEBUG_OUT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register SATA_X2_SDS_IND_CMD_REG        */
/*       Fields cfg_ind_addr     */
#define CFG_IND_ADDR_WIDTH                                                   18
#define CFG_IND_ADDR_SHIFT                                                    4
#define CFG_IND_ADDR_MASK                                            0x003ffff0
#define CFG_IND_ADDR_RD(src)                          (((src) & 0x003ffff0)>>4)
#define CFG_IND_ADDR_WR(src)                     (((u32)(src)<<4) & 0x003ffff0)
#define CFG_IND_ADDR_SET(dst,src) \
                       (((dst) & ~0x003ffff0) | (((u32)(src)<<4) & 0x003ffff0))
/*       Fields cfg_ind_err      */
#define CFG_IND_ERR_WIDTH                                                     1
#define CFG_IND_ERR_SHIFT                                                     3
#define CFG_IND_ERR_MASK                                             0x00000008
#define CFG_IND_ERR_RD(src)                           (((src) & 0x00000008)>>3)
#define CFG_IND_ERR_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define CFG_IND_ERR_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields cfg_ind_cmd_done         */
#define CFG_IND_CMD_DONE_WIDTH                                                1
#define CFG_IND_CMD_DONE_SHIFT                                                2
#define CFG_IND_CMD_DONE_MASK                                        0x00000004
#define CFG_IND_CMD_DONE_RD(src)                      (((src) & 0x00000004)>>2)
#define CFG_IND_CMD_DONE_WR(src)                 (((u32)(src)<<2) & 0x00000004)
#define CFG_IND_CMD_DONE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields cfg_ind_rd_cmd   */
#define CFG_IND_RD_CMD_WIDTH                                                  1
#define CFG_IND_RD_CMD_SHIFT                                                  1
#define CFG_IND_RD_CMD_MASK                                          0x00000002
#define CFG_IND_RD_CMD_RD(src)                        (((src) & 0x00000002)>>1)
#define CFG_IND_RD_CMD_WR(src)                   (((u32)(src)<<1) & 0x00000002)
#define CFG_IND_RD_CMD_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields cfg_ind_wr_cmd   */
#define CFG_IND_WR_CMD_WIDTH                                                  1
#define CFG_IND_WR_CMD_SHIFT                                                  0
#define CFG_IND_WR_CMD_MASK                                          0x00000001
#define CFG_IND_WR_CMD_RD(src)                           (((src) & 0x00000001))
#define CFG_IND_WR_CMD_WR(src)                      (((u32)(src)) & 0x00000001)
#define CFG_IND_WR_CMD_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SATA_X2_SDS_IND_RDATA_REG      */
/*       Fields cfg_ind_rdata    */
#define CFG_IND_RDATA_WIDTH                                                  32
#define CFG_IND_RDATA_SHIFT                                                   0
#define CFG_IND_RDATA_MASK                                           0xffffffff
#define CFG_IND_RDATA_RD(src)                            (((src) & 0xffffffff))
#define CFG_IND_RDATA_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SATA_X2_SDS_IND_WDATA_REG      */
/*       Fields cfg_ind_wdata    */
#define CFG_IND_WDATA_WIDTH                                                  32
#define CFG_IND_WDATA_SHIFT                                                   0
#define CFG_IND_WDATA_MASK                                           0xffffffff
#define CFG_IND_WDATA_RD(src)                            (((src) & 0xffffffff))
#define CFG_IND_WDATA_WR(src)                       (((u32)(src)) & 0xffffffff)
#define CFG_IND_WDATA_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Global Base Address     */
#define SATA_X2_CLKRST_CSR_REGSI_BASE_ADDR                      0x01f23c000ULL

/*    Address SATA_X2_CLKRST_CSR_REGSI  Registers */
#define SATACLKENREG_ADDR                                            0x00000000
#define SATACLKENREG_DEFAULT                                         0x00000000
#define SATASRESETREG_ADDR                                           0x00000004
#define SATASRESETREG_DEFAULT                                        0x0000003f

/*      Register SataClkEnReg   */
/*       Fields SATACLKENREG_Reserved    */
#define SATACLKENREG_RESERVED_WIDTH                                          26
#define SATACLKENREG_RESERVED_SHIFT                                           6
#define SATACLKENREG_RESERVED_MASK                                   0xffffffc0
#define SATACLKENREG_RESERVED_RD(src)                 (((src) & 0xffffffc0)>>6)
#define SATACLKENREG_RESERVED_WR(src)            (((u32)(src)<<6) & 0xffffffc0)
#define SATACLKENREG_RESERVED_SET(dst,src) \
                       (((dst) & ~0xffffffc0) | (((u32)(src)<<6) & 0xffffffc0))
/*       Fields sata_sds_clken   */
#define SATA_SDS_CLKEN_WIDTH                                                  1
#define SATA_SDS_CLKEN_SHIFT                                                  5
#define SATA_SDS_CLKEN_MASK                                          0x00000020
#define SATA_SDS_CLKEN_RD(src)                        (((src) & 0x00000020)>>5)
#define SATA_SDS_CLKEN_WR(src)                   (((u32)(src)<<5) & 0x00000020)
#define SATA_SDS_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields sata_axi_clken   */
#define SATA_AXI_CLKEN_WIDTH                                                  1
#define SATA_AXI_CLKEN_SHIFT                                                  4
#define SATA_AXI_CLKEN_MASK                                          0x00000010
#define SATA_AXI_CLKEN_RD(src)                        (((src) & 0x00000010)>>4)
#define SATA_AXI_CLKEN_WR(src)                   (((u32)(src)<<4) & 0x00000010)
#define SATA_AXI_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields sata_pmclk_clken         */
#define SATA_PMCLK_CLKEN_WIDTH                                                1
#define SATA_PMCLK_CLKEN_SHIFT                                                3
#define SATA_PMCLK_CLKEN_MASK                                        0x00000008
#define SATA_PMCLK_CLKEN_RD(src)                      (((src) & 0x00000008)>>3)
#define SATA_PMCLK_CLKEN_WR(src)                 (((u32)(src)<<3) & 0x00000008)
#define SATA_PMCLK_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields sata1_core_clken         */
#define SATA1_CORE_CLKEN_WIDTH                                                1
#define SATA1_CORE_CLKEN_SHIFT                                                2
#define SATA1_CORE_CLKEN_MASK                                        0x00000004
#define SATA1_CORE_CLKEN_RD(src)                      (((src) & 0x00000004)>>2)
#define SATA1_CORE_CLKEN_WR(src)                 (((u32)(src)<<2) & 0x00000004)
#define SATA1_CORE_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields sata0_core_clken         */
#define SATA0_CORE_CLKEN_WIDTH                                                1
#define SATA0_CORE_CLKEN_SHIFT                                                1
#define SATA0_CORE_CLKEN_MASK                                        0x00000002
#define SATA0_CORE_CLKEN_RD(src)                      (((src) & 0x00000002)>>1)
#define SATA0_CORE_CLKEN_WR(src)                 (((u32)(src)<<1) & 0x00000002)
#define SATA0_CORE_CLKEN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields sata_csr_clken   */
#define SATA_CSR_CLKEN_WIDTH                                                  1
#define SATA_CSR_CLKEN_SHIFT                                                  0
#define SATA_CSR_CLKEN_MASK                                          0x00000001
#define SATA_CSR_CLKEN_RD(src)                           (((src) & 0x00000001))
#define SATA_CSR_CLKEN_WR(src)                      (((u32)(src)) & 0x00000001)
#define SATA_CSR_CLKEN_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SataSResetReg  */
/*       Fields SATASRESETREG_Reserved   */
#define SATASRESETREG_RESERVED_WIDTH                                         26
#define SATASRESETREG_RESERVED_SHIFT                                          6
#define SATASRESETREG_RESERVED_MASK                                  0xffffffc0
#define SATASRESETREG_RESERVED_RD(src)                (((src) & 0xffffffc0)>>6)
#define SATASRESETREG_RESERVED_WR(src)           (((u32)(src)<<6) & 0xffffffc0)
#define SATASRESETREG_RESERVED_SET(dst,src) \
                       (((dst) & ~0xffffffc0) | (((u32)(src)<<6) & 0xffffffc0))
/*       Fields sata_mem_reset   */
#define SATA_MEM_RESET_WIDTH                                                  1
#define SATA_MEM_RESET_SHIFT                                                  5
#define SATA_MEM_RESET_MASK                                          0x00000020
#define SATA_MEM_RESET_RD(src)                        (((src) & 0x00000020)>>5)
#define SATA_MEM_RESET_WR(src)                   (((u32)(src)<<5) & 0x00000020)
#define SATA_MEM_RESET_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields sata_pmclk_reset         */
#define SATA_PMCLK_RESET_WIDTH                                                1
#define SATA_PMCLK_RESET_SHIFT                                                4
#define SATA_PMCLK_RESET_MASK                                        0x00000010
#define SATA_PMCLK_RESET_RD(src)                      (((src) & 0x00000010)>>4)
#define SATA_PMCLK_RESET_WR(src)                 (((u32)(src)<<4) & 0x00000010)
#define SATA_PMCLK_RESET_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields sata_pclk_reset  */
#define SATA_PCLK_RESET_WIDTH                                                 1
#define SATA_PCLK_RESET_SHIFT                                                 3
#define SATA_PCLK_RESET_MASK                                         0x00000008
#define SATA_PCLK_RESET_RD(src)                       (((src) & 0x00000008)>>3)
#define SATA_PCLK_RESET_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define SATA_PCLK_RESET_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields sata_sds_reset   */
#define SATA_SDS_RESET_WIDTH                                                  1
#define SATA_SDS_RESET_SHIFT                                                  2
#define SATA_SDS_RESET_MASK                                          0x00000004
#define SATA_SDS_RESET_RD(src)                        (((src) & 0x00000004)>>2)
#define SATA_SDS_RESET_WR(src)                   (((u32)(src)<<2) & 0x00000004)
#define SATA_SDS_RESET_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields sata_core_reset  */
#define SATA_CORE_RESET_WIDTH                                                 1
#define SATA_CORE_RESET_SHIFT                                                 1
#define SATA_CORE_RESET_MASK                                         0x00000002
#define SATA_CORE_RESET_RD(src)                       (((src) & 0x00000002)>>1)
#define SATA_CORE_RESET_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define SATA_CORE_RESET_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields sata_csr_reset   */
#define SATA_CSR_RESET_WIDTH                                                  1
#define SATA_CSR_RESET_SHIFT                                                  0
#define SATA_CSR_RESET_MASK                                          0x00000001
#define SATA_CSR_RESET_RD(src)                           (((src) & 0x00000001))
#define SATA_CSR_RESET_WR(src)                      (((u32)(src)) & 0x00000001)
#define SATA_CSR_RESET_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define REGSPEC_SATA_X2_GLBL_DIAG_CSR_I_BASE_ADDR                       0x01f23d000ULL

/*    Address SATA_X2_GLBL_DIAG_CSR_I  Registers */
#define REGSPEC_CFG_DIAG_SEL_ADDR                                    0x00000000
#define REGSPEC_CFG_DIAG_SEL_DEFAULT                                 0x00000000
#define REGSPEC_CFG_READ_BW_LAT_ADDR_MASK_ADDR                       0x00000004
#define REGSPEC_CFG_READ_BW_LAT_ADDR_MASK_DEFAULT                    0x00000000
#define REGSPEC_CFG_READ_BW_LAT_ADDR_PAT_ADDR                        0x00000008
#define REGSPEC_CFG_READ_BW_LAT_ADDR_PAT_DEFAULT                     0xffffffff
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_MASK_ADDR                      0x0000000c
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_MASK_DEFAULT                   0x00000000
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_PAT_ADDR                       0x00000010
#define REGSPEC_CFG_WRITE_BW_LAT_ADDR_PAT_DEFAULT                    0xffffffff
#define REGSPEC_CFG_DIAG_START_STOP_ADDR                             0x00000014
#define REGSPEC_CFG_DIAG_START_STOP_DEFAULT                          0x000003ff
#define REGSPEC_CFG_BW_MSTR_STOP_CNT_ADDR                            0x00000018
#define REGSPEC_CFG_BW_MSTR_STOP_CNT_DEFAULT                         0x00040004
#define REGSPEC_CFG_BW_SLV_STOP_CNT_ADDR                             0x0000001c
#define REGSPEC_CFG_BW_SLV_STOP_CNT_DEFAULT                          0x00040004
#define REGSPEC_STS_READ_LATENCY_OUTPUT_ADDR                         0x00000020
#define REGSPEC_STS_READ_LATENCY_OUTPUT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_MRD_BW_CLK_CNT_ADDR                          0x00000024
#define REGSPEC_STS_AXI_MRD_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_MRD_BW_BYTE_CNT_ADDR                         0x00000028
#define REGSPEC_STS_AXI_MRD_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_MWR_BW_CLK_CNT_ADDR                          0x0000002c
#define REGSPEC_STS_AXI_MWR_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_MWR_BW_BYTE_CNT_ADDR                         0x00000030
#define REGSPEC_STS_AXI_MWR_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_SRD_BW_CLK_CNT_ADDR                          0x00000034
#define REGSPEC_STS_AXI_SRD_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_SRD_BW_BYTE_CNT_ADDR                         0x00000038
#define REGSPEC_STS_AXI_SRD_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_STS_AXI_SWR_BW_CLK_CNT_ADDR                          0x0000003c
#define REGSPEC_STS_AXI_SWR_BW_CLK_CNT_DEFAULT                       0x00000000
#define REGSPEC_STS_AXI_SWR_BW_BYTE_CNT_ADDR                         0x00000040
#define REGSPEC_STS_AXI_SWR_BW_BYTE_CNT_DEFAULT                      0x00000000
#define REGSPEC_CFG_DBG_TRIG_CTRL_ADDR                               0x00000044
#define REGSPEC_CFG_DBG_TRIG_CTRL_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_REG_0_ADDR                               0x00000048
#define REGSPEC_CFG_DBG_PAT_REG_0_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_MASK_REG_0_ADDR                          0x0000004c
#define REGSPEC_CFG_DBG_PAT_MASK_REG_0_DEFAULT                       0x00000000
#define REGSPEC_CFG_DBG_PAT_REG_1_ADDR                               0x00000050
#define REGSPEC_CFG_DBG_PAT_REG_1_DEFAULT                            0x00000000
#define REGSPEC_CFG_DBG_PAT_MASK_REG_1_ADDR                          0x00000054
#define REGSPEC_CFG_DBG_PAT_MASK_REG_1_DEFAULT                       0x00000000
#define REGSPEC_DBG_TRIG_OUT_ADDR                                    0x00000058
#define REGSPEC_DBG_TRIG_OUT_DEFAULT                                 0x00000000
#define REGSPEC_DBG_TRIG_INT_ADDR                                    0x0000005c
#define REGSPEC_DBG_TRIG_INT_DEFAULT                                 0x00000000
#define REGSPEC_DBG_TRIG_INTMASK_ADDR                                0x00000060
#define REGSPEC_INTR_STS_ADDR                                        0x00000064
#define REGSPEC_INTR_STS_DEFAULT                                     0x00000000
#define REGSPEC_CFG_MEM_ECC_BYPASS_ADDR                              0x00000068
#define REGSPEC_CFG_MEM_ECC_BYPASS_DEFAULT                           0x00000000
#define REGSPEC_CFG_MEM_PWRDN_DIS_ADDR                               0x0000006c
#define REGSPEC_CFG_MEM_PWRDN_DIS_DEFAULT                            0x00000000
#define REGSPEC_CFG_MEM_RAM_SHUTDOWN_ADDR                            0x00000070
#define REGSPEC_CFG_MEM_RAM_SHUTDOWN_DEFAULT                         0xffffffff
#define REGSPEC_BLOCK_MEM_RDY_ADDR                                   0x00000074
#define REGSPEC_BLOCK_MEM_RDY_DEFAULT                                0xffffffff
#define REGSPEC_STS_READ_LATENCY_TOT_READ_REQS_ADDR                  0x0000008c
#define REGSPEC_STS_READ_LATENCY_TOT_READ_REQS_DEFAULT               0x00000000
#define REGSPEC_CFG_LT_MSTR_STOP_CNT_ADDR                            0x00000090
#define REGSPEC_CFG_LT_MSTR_STOP_CNT_DEFAULT                         0x00040000
#define REGSPEC_CFG_BW_SRD_TRIG_CAP_ADDR                             0x000000a0
#define REGSPEC_CFG_BW_SRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_SWR_TRIG_CAP_ADDR                             0x000000a4
#define REGSPEC_CFG_BW_SWR_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_MRD_TRIG_CAP_ADDR                             0x000000a8
#define REGSPEC_CFG_BW_MRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_BW_MWR_TRIG_CAP_ADDR                             0x000000ac
#define REGSPEC_CFG_BW_MWR_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_CFG_LT_MRD_TRIG_CAP_ADDR                             0x000000b0
#define REGSPEC_CFG_LT_MRD_TRIG_CAP_DEFAULT                          0x00000000
#define REGSPEC_DBG_BLOCK_AXI_ADDR                                   0x000000b4
#define REGSPEC_DBG_BLOCK_AXI_DEFAULT                                0x00000000
#define REGSPEC_DBG_BLOCK_NON_AXI_ADDR                               0x000000b8
#define REGSPEC_DBG_BLOCK_NON_AXI_DEFAULT                            0x00000000
#define REGSPEC_DBG_AXI_SHIM_OUT_ADDR                                0x000000bc
#define REGSPEC_DBG_AXI_SHIM_OUT_DEFAULT                             0x00000000

/*      Register CFG_DIAG_SEL   */
/*       Fields CFG_SHIM_BLK_DBUS_MUX_SELECT     */
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_WIDTH                            1
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_SHIFT                           12
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_MASK                    0x00001000
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_RD(src) \
                                                    (((src) & 0x00001000)>>12)
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_WR(src) \
                                                (((u32)(src)<<12) & 0x00001000)
#define REGSPEC_CFG_SHIM_BLK_DBUS_MUX_SELECT_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields CFG_AXI_NON_AXI_MUX_SELECT       */
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_WIDTH                              1
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_SHIFT                             11
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_MASK                      0x00000800
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_RD(src)   (((src) & 0x00000800)>>11)
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_WR(src) \
                                                (((u32)(src)<<11) & 0x00000800)
#define REGSPEC_CFG_AXI_NON_AXI_MUX_SELECT_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields CFG_MUX_SELECTOR         */
#define REGSPEC_CFG_MUX_SELECTOR_WIDTH                                       11
#define REGSPEC_CFG_MUX_SELECTOR_SHIFT                                        0
#define REGSPEC_CFG_MUX_SELECTOR_MASK                                0x000007ff
#define REGSPEC_CFG_MUX_SELECTOR_RD(src)                 (((src) & 0x000007ff))
#define REGSPEC_CFG_MUX_SELECTOR_WR(src)            (((u32)(src)) & 0x000007ff)
#define REGSPEC_CFG_MUX_SELECTOR_SET(dst,src) \
                          (((dst) & ~0x000007ff) | (((u32)(src)) & 0x000007ff))

/*      Register CFG_READ_BW_LAT_ADDR_MASK      */
/*       Fields READ_ADDR_MASK   */
#define REGSPEC_READ_ADDR_MASK_WIDTH                                         32
#define REGSPEC_READ_ADDR_MASK_SHIFT                                          0
#define REGSPEC_READ_ADDR_MASK_MASK                                  0xffffffff
#define REGSPEC_READ_ADDR_MASK_RD(src)                   (((src) & 0xffffffff))
#define REGSPEC_READ_ADDR_MASK_WR(src)              (((u32)(src)) & 0xffffffff)
#define REGSPEC_READ_ADDR_MASK_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_READ_BW_LAT_ADDR_PAT       */
/*       Fields READ_ADDR_PAT    */
#define REGSPEC_READ_ADDR_PAT_WIDTH                                          32
#define REGSPEC_READ_ADDR_PAT_SHIFT                                           0
#define REGSPEC_READ_ADDR_PAT_MASK                                   0xffffffff
#define REGSPEC_READ_ADDR_PAT_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_READ_ADDR_PAT_WR(src)               (((u32)(src)) & 0xffffffff)
#define REGSPEC_READ_ADDR_PAT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_WRITE_BW_LAT_ADDR_MASK     */
/*       Fields WRITE_ADDR_MASK  */
#define REGSPEC_WRITE_ADDR_MASK_WIDTH                                        32
#define REGSPEC_WRITE_ADDR_MASK_SHIFT                                         0
#define REGSPEC_WRITE_ADDR_MASK_MASK                                 0xffffffff
#define REGSPEC_WRITE_ADDR_MASK_RD(src)                  (((src) & 0xffffffff))
#define REGSPEC_WRITE_ADDR_MASK_WR(src)             (((u32)(src)) & 0xffffffff)
#define REGSPEC_WRITE_ADDR_MASK_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_WRITE_BW_LAT_ADDR_PAT      */
/*       Fields WRITE_ADDR_PAT   */
#define REGSPEC_WRITE_ADDR_PAT_WIDTH                                         32
#define REGSPEC_WRITE_ADDR_PAT_SHIFT                                          0
#define REGSPEC_WRITE_ADDR_PAT_MASK                                  0xffffffff
#define REGSPEC_WRITE_ADDR_PAT_RD(src)                   (((src) & 0xffffffff))
#define REGSPEC_WRITE_ADDR_PAT_WR(src)              (((u32)(src)) & 0xffffffff)
#define REGSPEC_WRITE_ADDR_PAT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DIAG_START_STOP    */
/*       Fields CTRL_AddCap_MRD_LT       */
#define REGSPEC_CTRL_ADDCAP_MRD_LT_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MRD_LT_SHIFT                                      9
#define REGSPEC_CTRL_ADDCAP_MRD_LT_MASK                              0x00000200
#define REGSPEC_CTRL_ADDCAP_MRD_LT_RD(src)            (((src) & 0x00000200)>>9)
#define REGSPEC_CTRL_ADDCAP_MRD_LT_WR(src)       (((u32)(src)<<9) & 0x00000200)
#define REGSPEC_CTRL_ADDCAP_MRD_LT_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields CTRL_AddCap_SRD_BW       */
#define REGSPEC_CTRL_ADDCAP_SRD_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_SRD_BW_SHIFT                                      8
#define REGSPEC_CTRL_ADDCAP_SRD_BW_MASK                              0x00000100
#define REGSPEC_CTRL_ADDCAP_SRD_BW_RD(src)            (((src) & 0x00000100)>>8)
#define REGSPEC_CTRL_ADDCAP_SRD_BW_WR(src)       (((u32)(src)<<8) & 0x00000100)
#define REGSPEC_CTRL_ADDCAP_SRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields CTRL_AddCap_MRD_BW       */
#define REGSPEC_CTRL_ADDCAP_MRD_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MRD_BW_SHIFT                                      7
#define REGSPEC_CTRL_ADDCAP_MRD_BW_MASK                              0x00000080
#define REGSPEC_CTRL_ADDCAP_MRD_BW_RD(src)            (((src) & 0x00000080)>>7)
#define REGSPEC_CTRL_ADDCAP_MRD_BW_WR(src)       (((u32)(src)<<7) & 0x00000080)
#define REGSPEC_CTRL_ADDCAP_MRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields CTRL_AddCap_SWR_BW       */
#define REGSPEC_CTRL_ADDCAP_SWR_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_SWR_BW_SHIFT                                      6
#define REGSPEC_CTRL_ADDCAP_SWR_BW_MASK                              0x00000040
#define REGSPEC_CTRL_ADDCAP_SWR_BW_RD(src)            (((src) & 0x00000040)>>6)
#define REGSPEC_CTRL_ADDCAP_SWR_BW_WR(src)       (((u32)(src)<<6) & 0x00000040)
#define REGSPEC_CTRL_ADDCAP_SWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields CTRL_AddCap_MWR_BW       */
#define REGSPEC_CTRL_ADDCAP_MWR_BW_WIDTH                                      1
#define REGSPEC_CTRL_ADDCAP_MWR_BW_SHIFT                                      5
#define REGSPEC_CTRL_ADDCAP_MWR_BW_MASK                              0x00000020
#define REGSPEC_CTRL_ADDCAP_MWR_BW_RD(src)            (((src) & 0x00000020)>>5)
#define REGSPEC_CTRL_ADDCAP_MWR_BW_WR(src)       (((u32)(src)<<5) & 0x00000020)
#define REGSPEC_CTRL_ADDCAP_MWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields START_MRD_LT     */
#define REGSPEC_START_MRD_LT_WIDTH                                            1
#define REGSPEC_START_MRD_LT_SHIFT                                            4
#define REGSPEC_START_MRD_LT_MASK                                    0x00000010
#define REGSPEC_START_MRD_LT_RD(src)                  (((src) & 0x00000010)>>4)
#define REGSPEC_START_MRD_LT_WR(src)             (((u32)(src)<<4) & 0x00000010)
#define REGSPEC_START_MRD_LT_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields START_SRD_BW     */
#define REGSPEC_START_SRD_BW_WIDTH                                            1
#define REGSPEC_START_SRD_BW_SHIFT                                            3
#define REGSPEC_START_SRD_BW_MASK                                    0x00000008
#define REGSPEC_START_SRD_BW_RD(src)                  (((src) & 0x00000008)>>3)
#define REGSPEC_START_SRD_BW_WR(src)             (((u32)(src)<<3) & 0x00000008)
#define REGSPEC_START_SRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields START_MRD_BW     */
#define REGSPEC_START_MRD_BW_WIDTH                                            1
#define REGSPEC_START_MRD_BW_SHIFT                                            2
#define REGSPEC_START_MRD_BW_MASK                                    0x00000004
#define REGSPEC_START_MRD_BW_RD(src)                  (((src) & 0x00000004)>>2)
#define REGSPEC_START_MRD_BW_WR(src)             (((u32)(src)<<2) & 0x00000004)
#define REGSPEC_START_MRD_BW_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields START_SWR_BW     */
#define REGSPEC_START_SWR_BW_WIDTH                                            1
#define REGSPEC_START_SWR_BW_SHIFT                                            1
#define REGSPEC_START_SWR_BW_MASK                                    0x00000002
#define REGSPEC_START_SWR_BW_RD(src)                  (((src) & 0x00000002)>>1)
#define REGSPEC_START_SWR_BW_WR(src)             (((u32)(src)<<1) & 0x00000002)
#define REGSPEC_START_SWR_BW_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields START_MWR_BW     */
#define REGSPEC_START_MWR_BW_WIDTH                                            1
#define REGSPEC_START_MWR_BW_SHIFT                                            0
#define REGSPEC_START_MWR_BW_MASK                                    0x00000001
#define REGSPEC_START_MWR_BW_RD(src)                     (((src) & 0x00000001))
#define REGSPEC_START_MWR_BW_WR(src)                (((u32)(src)) & 0x00000001)
#define REGSPEC_START_MWR_BW_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_BW_MSTR_STOP_CNT   */
/*       Fields MSTR_STOP_RD_CNT         */
#define REGSPEC_MSTR_STOP_RD_CNT_WIDTH                                       16
#define REGSPEC_MSTR_STOP_RD_CNT_SHIFT                                       16
#define REGSPEC_MSTR_STOP_RD_CNT_MASK                                0xffff0000
#define REGSPEC_MSTR_STOP_RD_CNT_RD(src)             (((src) & 0xffff0000)>>16)
#define REGSPEC_MSTR_STOP_RD_CNT_WR(src)        (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_MSTR_STOP_RD_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields MSTR_STOP_WR_CNT         */
#define REGSPEC_MSTR_STOP_WR_CNT_WIDTH                                       16
#define REGSPEC_MSTR_STOP_WR_CNT_SHIFT                                        0
#define REGSPEC_MSTR_STOP_WR_CNT_MASK                                0x0000ffff
#define REGSPEC_MSTR_STOP_WR_CNT_RD(src)                 (((src) & 0x0000ffff))
#define REGSPEC_MSTR_STOP_WR_CNT_WR(src)            (((u32)(src)) & 0x0000ffff)
#define REGSPEC_MSTR_STOP_WR_CNT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_BW_SLV_STOP_CNT    */
/*       Fields SLV_STOP_RD_CNT  */
#define REGSPEC_SLV_STOP_RD_CNT_WIDTH                                        16
#define REGSPEC_SLV_STOP_RD_CNT_SHIFT                                        16
#define REGSPEC_SLV_STOP_RD_CNT_MASK                                 0xffff0000
#define REGSPEC_SLV_STOP_RD_CNT_RD(src)              (((src) & 0xffff0000)>>16)
#define REGSPEC_SLV_STOP_RD_CNT_WR(src)         (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_SLV_STOP_RD_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields SLV_STOP_WR_CNT  */
#define REGSPEC_SLV_STOP_WR_CNT_WIDTH                                        16
#define REGSPEC_SLV_STOP_WR_CNT_SHIFT                                         0
#define REGSPEC_SLV_STOP_WR_CNT_MASK                                 0x0000ffff
#define REGSPEC_SLV_STOP_WR_CNT_RD(src)                  (((src) & 0x0000ffff))
#define REGSPEC_SLV_STOP_WR_CNT_WR(src)             (((u32)(src)) & 0x0000ffff)
#define REGSPEC_SLV_STOP_WR_CNT_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register STS_READ_LATENCY_OUTPUT        */
/*       Fields READ_TOT         */
#define REGSPEC_READ_TOT_WIDTH                                               22
#define REGSPEC_READ_TOT_SHIFT                                                0
#define REGSPEC_READ_TOT_MASK                                        0x003fffff
#define REGSPEC_READ_TOT_RD(src)                         (((src) & 0x003fffff))
#define REGSPEC_READ_TOT_SET(dst,src) \
                          (((dst) & ~0x003fffff) | (((u32)(src)) & 0x003fffff))

/*      Register STS_AXI_MRD_BW_CLK_CNT */
/*       Fields MSTR_READ_BW_CLK_CNT     */
#define REGSPEC_MSTR_READ_BW_CLK_CNT_WIDTH                                   32
#define REGSPEC_MSTR_READ_BW_CLK_CNT_SHIFT                                    0
#define REGSPEC_MSTR_READ_BW_CLK_CNT_MASK                            0xffffffff
#define REGSPEC_MSTR_READ_BW_CLK_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_MSTR_READ_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MRD_BW_BYTE_CNT        */
/*       Fields MSTR_READ_BW_BYTE_CNT    */
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_WIDTH                                  32
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_SHIFT                                   0
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_MASK                           0xffffffff
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_MSTR_READ_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MWR_BW_CLK_CNT */
/*       Fields MSTR_WRITE_BW_CLK_CNT    */
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_WIDTH                                  32
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_SHIFT                                   0
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_MASK                           0xffffffff
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_MSTR_WRITE_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_MWR_BW_BYTE_CNT        */
/*       Fields MSTR_WRITE_BW_BYTE_CNT   */
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_WIDTH                                 32
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_SHIFT                                  0
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_MASK                          0xffffffff
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_RD(src)           (((src) & 0xffffffff))
#define REGSPEC_MSTR_WRITE_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SRD_BW_CLK_CNT */
/*       Fields SLV_READ_BW_CLK_CNT      */
#define REGSPEC_SLV_READ_BW_CLK_CNT_WIDTH                                    32
#define REGSPEC_SLV_READ_BW_CLK_CNT_SHIFT                                     0
#define REGSPEC_SLV_READ_BW_CLK_CNT_MASK                             0xffffffff
#define REGSPEC_SLV_READ_BW_CLK_CNT_RD(src)              (((src) & 0xffffffff))
#define REGSPEC_SLV_READ_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SRD_BW_BYTE_CNT        */
/*       Fields SLV_READ_BW_BYTE_CNT     */
#define REGSPEC_SLV_READ_BW_BYTE_CNT_WIDTH                                   32
#define REGSPEC_SLV_READ_BW_BYTE_CNT_SHIFT                                    0
#define REGSPEC_SLV_READ_BW_BYTE_CNT_MASK                            0xffffffff
#define REGSPEC_SLV_READ_BW_BYTE_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_SLV_READ_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SWR_BW_CLK_CNT */
/*       Fields SLV_WRITE_BW_CLK_CNT     */
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_WIDTH                                   32
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_SHIFT                                    0
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_MASK                            0xffffffff
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_RD(src)             (((src) & 0xffffffff))
#define REGSPEC_SLV_WRITE_BW_CLK_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_AXI_SWR_BW_BYTE_CNT        */
/*       Fields SLV_WRITE_BW_BYTE_CNT    */
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_WIDTH                                  32
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_SHIFT                                   0
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_MASK                           0xffffffff
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_SLV_WRITE_BW_BYTE_CNT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_TRIG_CTRL      */
/*       Fields TRIG_EN_OUT_CTRL         */
#define REGSPEC_TRIG_EN_OUT_CTRL_WIDTH                                        1
#define REGSPEC_TRIG_EN_OUT_CTRL_SHIFT                                        5
#define REGSPEC_TRIG_EN_OUT_CTRL_MASK                                0x00000020
#define REGSPEC_TRIG_EN_OUT_CTRL_RD(src)              (((src) & 0x00000020)>>5)
#define REGSPEC_TRIG_EN_OUT_CTRL_WR(src)         (((u32)(src)<<5) & 0x00000020)
#define REGSPEC_TRIG_EN_OUT_CTRL_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TRIG_EN  */
#define REGSPEC_TRIG_EN_WIDTH                                                 1
#define REGSPEC_TRIG_EN_SHIFT                                                 4
#define REGSPEC_TRIG_EN_MASK                                         0x00000010
#define REGSPEC_TRIG_EN_RD(src)                       (((src) & 0x00000010)>>4)
#define REGSPEC_TRIG_EN_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define REGSPEC_TRIG_EN_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields AND_E    */
#define REGSPEC_AND_E_WIDTH                                                   2
#define REGSPEC_AND_E_SHIFT                                                   2
#define REGSPEC_AND_E_MASK                                           0x0000000c
#define REGSPEC_AND_E_RD(src)                         (((src) & 0x0000000c)>>2)
#define REGSPEC_AND_E_WR(src)                    (((u32)(src)<<2) & 0x0000000c)
#define REGSPEC_AND_E_SET(dst,src) \
                       (((dst) & ~0x0000000c) | (((u32)(src)<<2) & 0x0000000c))
/*       Fields OR_E     */
#define REGSPEC_OR_E_WIDTH                                                    2
#define REGSPEC_OR_E_SHIFT                                                    0
#define REGSPEC_OR_E_MASK                                            0x00000003
#define REGSPEC_OR_E_RD(src)                             (((src) & 0x00000003))
#define REGSPEC_OR_E_WR(src)                        (((u32)(src)) & 0x00000003)
#define REGSPEC_OR_E_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register CFG_DBG_PAT_REG_0      */
/*       Fields PATTERN  */
#define REGSPEC_PATTERN0_WIDTH                                               32
#define REGSPEC_PATTERN0_SHIFT                                                0
#define REGSPEC_PATTERN0_MASK                                        0xffffffff
#define REGSPEC_PATTERN0_RD(src)                         (((src) & 0xffffffff))
#define REGSPEC_PATTERN0_WR(src)                    (((u32)(src)) & 0xffffffff)
#define REGSPEC_PATTERN0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_MASK_REG_0 */
/*       Fields PAT_MASK         */
#define REGSPEC_PAT_MASK0_WIDTH                                              32
#define REGSPEC_PAT_MASK0_SHIFT                                               0
#define REGSPEC_PAT_MASK0_MASK                                       0xffffffff
#define REGSPEC_PAT_MASK0_RD(src)                        (((src) & 0xffffffff))
#define REGSPEC_PAT_MASK0_WR(src)                   (((u32)(src)) & 0xffffffff)
#define REGSPEC_PAT_MASK0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_REG_1      */
/*       Fields PATTERN  */
#define REGSPEC_PATTERN1_WIDTH                                               32
#define REGSPEC_PATTERN1_SHIFT                                                0
#define REGSPEC_PATTERN1_MASK                                        0xffffffff
#define REGSPEC_PATTERN1_RD(src)                         (((src) & 0xffffffff))
#define REGSPEC_PATTERN1_WR(src)                    (((u32)(src)) & 0xffffffff)
#define REGSPEC_PATTERN1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_DBG_PAT_MASK_REG_1 */
/*       Fields PAT_MASK         */
#define REGSPEC_PAT_MASK1_WIDTH                                              32
#define REGSPEC_PAT_MASK1_SHIFT                                               0
#define REGSPEC_PAT_MASK1_MASK                                       0xffffffff
#define REGSPEC_PAT_MASK1_RD(src)                        (((src) & 0xffffffff))
#define REGSPEC_PAT_MASK1_WR(src)                   (((u32)(src)) & 0xffffffff)
#define REGSPEC_PAT_MASK1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_TRIG_OUT   */
/*       Fields DBG_OUT  */
#define REGSPEC_DBG_OUT_WIDTH                                                32
#define REGSPEC_DBG_OUT_SHIFT                                                 0
#define REGSPEC_DBG_OUT_MASK                                         0xffffffff
#define REGSPEC_DBG_OUT_RD(src)                          (((src) & 0xffffffff))
#define REGSPEC_DBG_OUT_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_TRIG_INT   */
/*       Fields DBG_INT  */
#define REGSPEC_DBG_INT_WIDTH                                                 1
#define REGSPEC_DBG_INT_SHIFT                                                 0
#define REGSPEC_DBG_INT_MASK                                         0x00000001
#define REGSPEC_DBG_INT_RD(src)                          (((src) & 0x00000001))
#define REGSPEC_DBG_INT_WR(src)                     (((u32)(src)) & 0x00000001)
#define REGSPEC_DBG_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register DBG_TRIG_INTMask       */
/*    Mask Register Fields DBG_INTMask    */
#define REGSPEC_DBG_INTMASK_WIDTH                                             1
#define REGSPEC_DBG_INTMASK_SHIFT                                             0
#define REGSPEC_DBG_INTMASK_MASK                                     0x00000001
#define REGSPEC_DBG_INTMASK_RD(src)                      (((src) & 0x00000001))
#define REGSPEC_DBG_INTMASK_WR(src)                 (((u32)(src)) & 0x00000001)
#define REGSPEC_DBG_INTMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INTR_STS       */
/*       Fields DIAGMOD_INT      */
#define REGSPEC_DIAGMOD_INT_WIDTH                                             1
#define REGSPEC_DIAGMOD_INT_SHIFT                                             1
#define REGSPEC_DIAGMOD_INT_MASK                                     0x00000002
#define REGSPEC_DIAGMOD_INT_RD(src)                   (((src) & 0x00000002)>>1)
#define REGSPEC_DIAGMOD_INT_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ERRMOD_INT       */
#define REGSPEC_ERRMOD_INT_WIDTH                                              1
#define REGSPEC_ERRMOD_INT_SHIFT                                              0
#define REGSPEC_ERRMOD_INT_MASK                                      0x00000001
#define REGSPEC_ERRMOD_INT_RD(src)                       (((src) & 0x00000001))
#define REGSPEC_ERRMOD_INT_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_MEM_ECC_BYPASS     */
/*       Fields CFG_ECC_BYPASS   */
#define REGSPEC_CFG_ECC_BYPASS_WIDTH                                         16
#define REGSPEC_CFG_ECC_BYPASS_SHIFT                                          0
#define REGSPEC_CFG_ECC_BYPASS_MASK                                  0x0000ffff
#define REGSPEC_CFG_ECC_BYPASS_RD(src)                   (((src) & 0x0000ffff))
#define REGSPEC_CFG_ECC_BYPASS_WR(src)              (((u32)(src)) & 0x0000ffff)
#define REGSPEC_CFG_ECC_BYPASS_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MEM_PWRDN_DIS      */
/*       Fields CFG_ECC_PWRDN_DIS        */
#define REGSPEC_CFG_ECC_PWRDN_DIS_WIDTH                                      16
#define REGSPEC_CFG_ECC_PWRDN_DIS_SHIFT                                      16
#define REGSPEC_CFG_ECC_PWRDN_DIS_MASK                               0xffff0000
#define REGSPEC_CFG_ECC_PWRDN_DIS_RD(src)            (((src) & 0xffff0000)>>16)
#define REGSPEC_CFG_ECC_PWRDN_DIS_WR(src)       (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_CFG_ECC_PWRDN_DIS_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields CFG_PWRDN_DIS    */
#define REGSPEC_CFG_PWRDN_DIS_WIDTH                                          16
#define REGSPEC_CFG_PWRDN_DIS_SHIFT                                           0
#define REGSPEC_CFG_PWRDN_DIS_MASK                                   0x0000ffff
#define REGSPEC_CFG_PWRDN_DIS_RD(src)                    (((src) & 0x0000ffff))
#define REGSPEC_CFG_PWRDN_DIS_WR(src)               (((u32)(src)) & 0x0000ffff)
#define REGSPEC_CFG_PWRDN_DIS_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MEM_RAM_SHUTDOWN   */
/*       Fields CFG_RAM_SHUTDOWN_EN      */
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_WIDTH                                    32
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_SHIFT                                     0
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_MASK                             0xffffffff
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_RD(src)              (((src) & 0xffffffff))
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_WR(src)         (((u32)(src)) & 0xffffffff)
#define REGSPEC_CFG_RAM_SHUTDOWN_EN_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register BLOCK_MEM_RDY  */
/*       Fields MEM_RDY  */
#define REGSPEC_MEM_RDY_WIDTH                                                32
#define REGSPEC_MEM_RDY_SHIFT                                                 0
#define REGSPEC_MEM_RDY_MASK                                         0xffffffff
#define REGSPEC_MEM_RDY_RD(src)                          (((src) & 0xffffffff))
#define REGSPEC_MEM_RDY_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register STS_READ_LATENCY_TOT_READ_REQS */
/*       Fields TOT_READS        */
#define REGSPEC_TOT_READS_WIDTH                                              16
#define REGSPEC_TOT_READS_SHIFT                                              16
#define REGSPEC_TOT_READS_MASK                                       0xffff0000
#define REGSPEC_TOT_READS_RD(src)                    (((src) & 0xffff0000)>>16)
#define REGSPEC_TOT_READS_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))

/*      Register CFG_LT_MSTR_STOP_CNT   */
/*       Fields MSTR_LT_STOP_CNT         */
#define REGSPEC_MSTR_LT_STOP_CNT_WIDTH                                       16
#define REGSPEC_MSTR_LT_STOP_CNT_SHIFT                                       16
#define REGSPEC_MSTR_LT_STOP_CNT_MASK                                0xffff0000
#define REGSPEC_MSTR_LT_STOP_CNT_RD(src)             (((src) & 0xffff0000)>>16)
#define REGSPEC_MSTR_LT_STOP_CNT_WR(src)        (((u32)(src)<<16) & 0xffff0000)
#define REGSPEC_MSTR_LT_STOP_CNT_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))

/*      Register CFG_BW_SRD_TRIG_CAP    */
/*       Fields CAP_ADD_BWSRD    */
#define REGSPEC_CAP_ADD_BWSRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWSRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWSRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWSRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWSRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_SWR_TRIG_CAP    */
/*       Fields CAP_ADD_BWSWR    */
#define REGSPEC_CAP_ADD_BWSWR_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWSWR_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWSWR_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWSWR_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWSWR_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_MRD_TRIG_CAP    */
/*       Fields CAP_ADD_BWMRD    */
#define REGSPEC_CAP_ADD_BWMRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWMRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWMRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWMRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWMRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_BW_MWR_TRIG_CAP    */
/*       Fields CAP_ADD_BWMWR    */
#define REGSPEC_CAP_ADD_BWMWR_WIDTH                                          32
#define REGSPEC_CAP_ADD_BWMWR_SHIFT                                           0
#define REGSPEC_CAP_ADD_BWMWR_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_BWMWR_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_BWMWR_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CFG_LT_MRD_TRIG_CAP    */
/*       Fields CAP_ADD_LTMRD    */
#define REGSPEC_CAP_ADD_LTMRD_WIDTH                                          32
#define REGSPEC_CAP_ADD_LTMRD_SHIFT                                           0
#define REGSPEC_CAP_ADD_LTMRD_MASK                                   0xffffffff
#define REGSPEC_CAP_ADD_LTMRD_RD(src)                    (((src) & 0xffffffff))
#define REGSPEC_CAP_ADD_LTMRD_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_BLOCK_AXI  */
/*       Fields DBG_BUS_BLOCK_AXI        */
#define REGSPEC_DBG_BUS_BLOCK_AXI_WIDTH                                      32
#define REGSPEC_DBG_BUS_BLOCK_AXI_SHIFT                                       0
#define REGSPEC_DBG_BUS_BLOCK_AXI_MASK                               0xffffffff
#define REGSPEC_DBG_BUS_BLOCK_AXI_RD(src)                (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_BLOCK_AXI_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_BLOCK_NON_AXI      */
/*       Fields DBG_BUS_BLOCK_NON_AXI    */
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_WIDTH                                  32
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_SHIFT                                   0
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_MASK                           0xffffffff
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_RD(src)            (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_BLOCK_NON_AXI_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register DBG_AXI_SHIM_OUT       */
/*       Fields DBG_BUS_SHIM     */
#define REGSPEC_DBG_BUS_SHIM_WIDTH                                           32
#define REGSPEC_DBG_BUS_SHIM_SHIFT                                            0
#define REGSPEC_DBG_BUS_SHIM_MASK                                    0xffffffff
#define REGSPEC_DBG_BUS_SHIM_RD(src)                     (((src) & 0xffffffff))
#define REGSPEC_DBG_BUS_SHIM_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Global Base Address     */
#define SATA_X2_GLBL_ERR_CSR_I_BASE_ADDR                        0x01f23d000ULL

/*    Address SATA_X2_GLBL_ERR_CSR_I  Registers */
#define GLBL_ERR_STS_ADDR                                            0x00000800
#define GLBL_ERR_STS_DEFAULT                                         0x00000000
#define GLBL_SEC_ERRL_ADDR                                           0x00000810
#define GLBL_SEC_ERRL_DEFAULT                                        0x00000000
#define GLBL_SEC_ERRLMASK_ADDR                                       0x00000814
#define GLBL_SEC_ERRH_ADDR                                           0x00000818
#define GLBL_SEC_ERRH_DEFAULT                                        0x00000000
#define GLBL_SEC_ERRHMASK_ADDR                                       0x0000081c
#define GLBL_MSEC_ERRL_ADDR                                          0x00000820
#define GLBL_MSEC_ERRL_DEFAULT                                       0x00000000
#define GLBL_MSEC_ERRLMASK_ADDR                                      0x00000824
#define GLBL_MSEC_ERRH_ADDR                                          0x00000828
#define GLBL_MSEC_ERRH_DEFAULT                                       0x00000000
#define GLBL_MSEC_ERRHMASK_ADDR                                      0x0000082c
#define GLBL_DED_ERRL_ADDR                                           0x00000830
#define GLBL_DED_ERRL_DEFAULT                                        0x00000000
#define GLBL_DED_ERRLMASK_ADDR                                       0x00000834
#define GLBL_DED_ERRH_ADDR                                           0x00000838
#define GLBL_DED_ERRH_DEFAULT                                        0x00000000
#define GLBL_DED_ERRHMASK_ADDR                                       0x0000083c
#define GLBL_MDED_ERRL_ADDR                                          0x00000840
#define GLBL_MDED_ERRL_DEFAULT                                       0x00000000
#define GLBL_MDED_ERRLMASK_ADDR                                      0x00000844
#define GLBL_MDED_ERRH_ADDR                                          0x00000848
#define GLBL_MDED_ERRH_DEFAULT                                       0x00000000
#define GLBL_MDED_ERRHMASK_ADDR                                      0x0000084c
#define GLBL_MERR_ADDR_ADDR                                          0x00000850
#define GLBL_MERR_ADDR_DEFAULT                                       0x00000000
#define GLBL_MERR_REQINFO_ADDR                                       0x00000854
#define GLBL_MERR_REQINFO_DEFAULT                                    0x00000000
#define GLBL_TRANS_ERR_ADDR                                          0x00000860
#define GLBL_TRANS_ERR_DEFAULT                                       0x00000000
#define GLBL_TRANS_ERRMASK_ADDR                                      0x00000864
#define GLBL_WDERR_ADDR_ADDR                                         0x00000870
#define GLBL_WDERR_ADDR_DEFAULT                                      0x00000000
#define GLBL_WDERR_REQINFO_ADDR                                      0x00000874
#define GLBL_WDERR_REQINFO_DEFAULT                                   0x00000000
#define GLBL_DEVERR_ADDR_ADDR                                        0x00000878
#define GLBL_DEVERR_ADDR_DEFAULT                                     0x00000000
#define GLBL_DEVERR_REQINFO_ADDR                                     0x0000087c
#define GLBL_DEVERR_REQINFO_DEFAULT                                  0x00000000
#define GLBL_SEC_ERRL_ALS_ADDR                                       0x00000880
#define GLBL_SEC_ERRL_ALS_DEFAULT                                    0x00000000
#define GLBL_SEC_ERRH_ALS_ADDR                                       0x00000884
#define GLBL_SEC_ERRH_ALS_DEFAULT                                    0x00000000
#define GLBL_DED_ERRL_ALS_ADDR                                       0x00000888
#define GLBL_DED_ERRL_ALS_DEFAULT                                    0x00000000
#define GLBL_DED_ERRH_ALS_ADDR                                       0x0000088c
#define GLBL_DED_ERRH_ALS_DEFAULT                                    0x00000000
#define GLBL_TRANS_ERR_ALS_ADDR                                      0x00000890
#define GLBL_TRANS_ERR_ALS_DEFAULT                                   0x00000000

/*      Register GLBL_ERR_STS   */
/*       Fields SHIM_ERR         */
#define SHIM_ERR_WIDTH                                                        1
#define SHIM_ERR_SHIFT                                                        5
#define SHIM_ERR_MASK                                                0x00000020
#define SHIM_ERR_RD(src)                              (((src) & 0x00000020)>>5)
#define SHIM_ERR_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TRANS_ERR        */
#define TRANS_ERR_WIDTH                                                       1
#define TRANS_ERR_SHIFT                                                       4
#define TRANS_ERR_MASK                                               0x00000010
#define TRANS_ERR_RD(src)                             (((src) & 0x00000010)>>4)
#define TRANS_ERR_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED_ERR         */
#define MDED_ERR_WIDTH                                                        1
#define MDED_ERR_SHIFT                                                        3
#define MDED_ERR_MASK                                                0x00000008
#define MDED_ERR_RD(src)                              (((src) & 0x00000008)>>3)
#define MDED_ERR_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED_ERR  */
#define DED_ERR_WIDTH                                                         1
#define DED_ERR_SHIFT                                                         2
#define DED_ERR_MASK                                                 0x00000004
#define DED_ERR_RD(src)                               (((src) & 0x00000004)>>2)
#define DED_ERR_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC_ERR         */
#define MSEC_ERR_WIDTH                                                        1
#define MSEC_ERR_SHIFT                                                        1
#define MSEC_ERR_MASK                                                0x00000002
#define MSEC_ERR_RD(src)                              (((src) & 0x00000002)>>1)
#define MSEC_ERR_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC_ERR  */
#define SEC_ERR_WIDTH                                                         1
#define SEC_ERR_SHIFT                                                         0
#define SEC_ERR_MASK                                                 0x00000001
#define SEC_ERR_RD(src)                                  (((src) & 0x00000001))
#define SEC_ERR_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRL  */
/*       Fields SEC31    */
#define SEC31_WIDTH                                                           1
#define SEC31_SHIFT                                                          31
#define SEC31_MASK                                                   0x80000000
#define SEC31_RD(src)                                (((src) & 0x80000000)>>31)
#define SEC31_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define SEC31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SEC30    */
#define SEC30_WIDTH                                                           1
#define SEC30_SHIFT                                                          30
#define SEC30_MASK                                                   0x40000000
#define SEC30_RD(src)                                (((src) & 0x40000000)>>30)
#define SEC30_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define SEC30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SEC29    */
#define SEC29_WIDTH                                                           1
#define SEC29_SHIFT                                                          29
#define SEC29_MASK                                                   0x20000000
#define SEC29_RD(src)                                (((src) & 0x20000000)>>29)
#define SEC29_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define SEC29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SEC28    */
#define SEC28_WIDTH                                                           1
#define SEC28_SHIFT                                                          28
#define SEC28_MASK                                                   0x10000000
#define SEC28_RD(src)                                (((src) & 0x10000000)>>28)
#define SEC28_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define SEC28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SEC27    */
#define SEC27_WIDTH                                                           1
#define SEC27_SHIFT                                                          27
#define SEC27_MASK                                                   0x08000000
#define SEC27_RD(src)                                (((src) & 0x08000000)>>27)
#define SEC27_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define SEC27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SEC26    */
#define SEC26_WIDTH                                                           1
#define SEC26_SHIFT                                                          26
#define SEC26_MASK                                                   0x04000000
#define SEC26_RD(src)                                (((src) & 0x04000000)>>26)
#define SEC26_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define SEC26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SEC25    */
#define SEC25_WIDTH                                                           1
#define SEC25_SHIFT                                                          25
#define SEC25_MASK                                                   0x02000000
#define SEC25_RD(src)                                (((src) & 0x02000000)>>25)
#define SEC25_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define SEC25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SEC24    */
#define SEC24_WIDTH                                                           1
#define SEC24_SHIFT                                                          24
#define SEC24_MASK                                                   0x01000000
#define SEC24_RD(src)                                (((src) & 0x01000000)>>24)
#define SEC24_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define SEC24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SEC23    */
#define SEC23_WIDTH                                                           1
#define SEC23_SHIFT                                                          23
#define SEC23_MASK                                                   0x00800000
#define SEC23_RD(src)                                (((src) & 0x00800000)>>23)
#define SEC23_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define SEC23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields SEC22    */
#define SEC22_WIDTH                                                           1
#define SEC22_SHIFT                                                          22
#define SEC22_MASK                                                   0x00400000
#define SEC22_RD(src)                                (((src) & 0x00400000)>>22)
#define SEC22_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define SEC22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields SEC21    */
#define SEC21_WIDTH                                                           1
#define SEC21_SHIFT                                                          21
#define SEC21_MASK                                                   0x00200000
#define SEC21_RD(src)                                (((src) & 0x00200000)>>21)
#define SEC21_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define SEC21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields SEC20    */
#define SEC20_WIDTH                                                           1
#define SEC20_SHIFT                                                          20
#define SEC20_MASK                                                   0x00100000
#define SEC20_RD(src)                                (((src) & 0x00100000)>>20)
#define SEC20_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define SEC20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields SEC19    */
#define SEC19_WIDTH                                                           1
#define SEC19_SHIFT                                                          19
#define SEC19_MASK                                                   0x00080000
#define SEC19_RD(src)                                (((src) & 0x00080000)>>19)
#define SEC19_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define SEC19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SEC18    */
#define SEC18_WIDTH                                                           1
#define SEC18_SHIFT                                                          18
#define SEC18_MASK                                                   0x00040000
#define SEC18_RD(src)                                (((src) & 0x00040000)>>18)
#define SEC18_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define SEC18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SEC17    */
#define SEC17_WIDTH                                                           1
#define SEC17_SHIFT                                                          17
#define SEC17_MASK                                                   0x00020000
#define SEC17_RD(src)                                (((src) & 0x00020000)>>17)
#define SEC17_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define SEC17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields SEC16    */
#define SEC16_WIDTH                                                           1
#define SEC16_SHIFT                                                          16
#define SEC16_MASK                                                   0x00010000
#define SEC16_RD(src)                                (((src) & 0x00010000)>>16)
#define SEC16_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define SEC16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields SEC15    */
#define SEC15_WIDTH                                                           1
#define SEC15_SHIFT                                                          15
#define SEC15_MASK                                                   0x00008000
#define SEC15_RD(src)                                (((src) & 0x00008000)>>15)
#define SEC15_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define SEC15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields SEC14    */
#define SEC14_WIDTH                                                           1
#define SEC14_SHIFT                                                          14
#define SEC14_MASK                                                   0x00004000
#define SEC14_RD(src)                                (((src) & 0x00004000)>>14)
#define SEC14_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define SEC14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields SEC13    */
#define SEC13_WIDTH                                                           1
#define SEC13_SHIFT                                                          13
#define SEC13_MASK                                                   0x00002000
#define SEC13_RD(src)                                (((src) & 0x00002000)>>13)
#define SEC13_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define SEC13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields SEC12    */
#define SEC12_WIDTH                                                           1
#define SEC12_SHIFT                                                          12
#define SEC12_MASK                                                   0x00001000
#define SEC12_RD(src)                                (((src) & 0x00001000)>>12)
#define SEC12_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define SEC12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SEC11    */
#define SEC11_WIDTH                                                           1
#define SEC11_SHIFT                                                          11
#define SEC11_MASK                                                   0x00000800
#define SEC11_RD(src)                                (((src) & 0x00000800)>>11)
#define SEC11_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define SEC11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SEC10    */
#define SEC10_WIDTH                                                           1
#define SEC10_SHIFT                                                          10
#define SEC10_MASK                                                   0x00000400
#define SEC10_RD(src)                                (((src) & 0x00000400)>>10)
#define SEC10_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define SEC10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SEC9     */
#define SEC9_WIDTH                                                            1
#define SEC9_SHIFT                                                            9
#define SEC9_MASK                                                    0x00000200
#define SEC9_RD(src)                                  (((src) & 0x00000200)>>9)
#define SEC9_WR(src)                             (((u32)(src)<<9) & 0x00000200)
#define SEC9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SEC8     */
#define SEC8_WIDTH                                                            1
#define SEC8_SHIFT                                                            8
#define SEC8_MASK                                                    0x00000100
#define SEC8_RD(src)                                  (((src) & 0x00000100)>>8)
#define SEC8_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define SEC8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SEC7     */
#define SEC7_WIDTH                                                            1
#define SEC7_SHIFT                                                            7
#define SEC7_MASK                                                    0x00000080
#define SEC7_RD(src)                                  (((src) & 0x00000080)>>7)
#define SEC7_WR(src)                             (((u32)(src)<<7) & 0x00000080)
#define SEC7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SEC6     */
#define SEC6_WIDTH                                                            1
#define SEC6_SHIFT                                                            6
#define SEC6_MASK                                                    0x00000040
#define SEC6_RD(src)                                  (((src) & 0x00000040)>>6)
#define SEC6_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define SEC6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SEC5     */
#define SEC5_WIDTH                                                            1
#define SEC5_SHIFT                                                            5
#define SEC5_MASK                                                    0x00000020
#define SEC5_RD(src)                                  (((src) & 0x00000020)>>5)
#define SEC5_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define SEC5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields SEC4     */
#define SEC4_WIDTH                                                            1
#define SEC4_SHIFT                                                            4
#define SEC4_MASK                                                    0x00000010
#define SEC4_RD(src)                                  (((src) & 0x00000010)>>4)
#define SEC4_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define SEC4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SEC3     */
#define SEC3_WIDTH                                                            1
#define SEC3_SHIFT                                                            3
#define SEC3_MASK                                                    0x00000008
#define SEC3_RD(src)                                  (((src) & 0x00000008)>>3)
#define SEC3_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define SEC3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SEC2     */
#define SEC2_WIDTH                                                            1
#define SEC2_SHIFT                                                            2
#define SEC2_MASK                                                    0x00000004
#define SEC2_RD(src)                                  (((src) & 0x00000004)>>2)
#define SEC2_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SEC2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SEC1     */
#define SEC1_WIDTH                                                            1
#define SEC1_SHIFT                                                            1
#define SEC1_MASK                                                    0x00000002
#define SEC1_RD(src)                                  (((src) & 0x00000002)>>1)
#define SEC1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC0     */
#define SEC0_WIDTH                                                            1
#define SEC0_SHIFT                                                            0
#define SEC0_MASK                                                    0x00000001
#define SEC0_RD(src)                                     (((src) & 0x00000001))
#define SEC0_WR(src)                                (((u32)(src)) & 0x00000001)
#define SEC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRLMask      */
/*    Mask Register Fields SEC31Mask    */
#define SEC31MASK_WIDTH                                                       1
#define SEC31MASK_SHIFT                                                      31
#define SEC31MASK_MASK                                               0x80000000
#define SEC31MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define SEC31MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define SEC31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields SEC30Mask    */
#define SEC30MASK_WIDTH                                                       1
#define SEC30MASK_SHIFT                                                      30
#define SEC30MASK_MASK                                               0x40000000
#define SEC30MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define SEC30MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define SEC30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields SEC29Mask    */
#define SEC29MASK_WIDTH                                                       1
#define SEC29MASK_SHIFT                                                      29
#define SEC29MASK_MASK                                               0x20000000
#define SEC29MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define SEC29MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define SEC29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields SEC28Mask    */
#define SEC28MASK_WIDTH                                                       1
#define SEC28MASK_SHIFT                                                      28
#define SEC28MASK_MASK                                               0x10000000
#define SEC28MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define SEC28MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define SEC28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields SEC27Mask    */
#define SEC27MASK_WIDTH                                                       1
#define SEC27MASK_SHIFT                                                      27
#define SEC27MASK_MASK                                               0x08000000
#define SEC27MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define SEC27MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define SEC27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields SEC26Mask    */
#define SEC26MASK_WIDTH                                                       1
#define SEC26MASK_SHIFT                                                      26
#define SEC26MASK_MASK                                               0x04000000
#define SEC26MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define SEC26MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define SEC26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields SEC25Mask    */
#define SEC25MASK_WIDTH                                                       1
#define SEC25MASK_SHIFT                                                      25
#define SEC25MASK_MASK                                               0x02000000
#define SEC25MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define SEC25MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define SEC25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields SEC24Mask    */
#define SEC24MASK_WIDTH                                                       1
#define SEC24MASK_SHIFT                                                      24
#define SEC24MASK_MASK                                               0x01000000
#define SEC24MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define SEC24MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define SEC24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields SEC23Mask    */
#define SEC23MASK_WIDTH                                                       1
#define SEC23MASK_SHIFT                                                      23
#define SEC23MASK_MASK                                               0x00800000
#define SEC23MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define SEC23MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define SEC23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields SEC22Mask    */
#define SEC22MASK_WIDTH                                                       1
#define SEC22MASK_SHIFT                                                      22
#define SEC22MASK_MASK                                               0x00400000
#define SEC22MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define SEC22MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define SEC22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields SEC21Mask    */
#define SEC21MASK_WIDTH                                                       1
#define SEC21MASK_SHIFT                                                      21
#define SEC21MASK_MASK                                               0x00200000
#define SEC21MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define SEC21MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define SEC21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields SEC20Mask    */
#define SEC20MASK_WIDTH                                                       1
#define SEC20MASK_SHIFT                                                      20
#define SEC20MASK_MASK                                               0x00100000
#define SEC20MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define SEC20MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define SEC20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields SEC19Mask    */
#define SEC19MASK_WIDTH                                                       1
#define SEC19MASK_SHIFT                                                      19
#define SEC19MASK_MASK                                               0x00080000
#define SEC19MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define SEC19MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define SEC19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields SEC18Mask    */
#define SEC18MASK_WIDTH                                                       1
#define SEC18MASK_SHIFT                                                      18
#define SEC18MASK_MASK                                               0x00040000
#define SEC18MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define SEC18MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define SEC18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields SEC17Mask    */
#define SEC17MASK_WIDTH                                                       1
#define SEC17MASK_SHIFT                                                      17
#define SEC17MASK_MASK                                               0x00020000
#define SEC17MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define SEC17MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define SEC17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields SEC16Mask    */
#define SEC16MASK_WIDTH                                                       1
#define SEC16MASK_SHIFT                                                      16
#define SEC16MASK_MASK                                               0x00010000
#define SEC16MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define SEC16MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define SEC16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields SEC15Mask    */
#define SEC15MASK_WIDTH                                                       1
#define SEC15MASK_SHIFT                                                      15
#define SEC15MASK_MASK                                               0x00008000
#define SEC15MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define SEC15MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define SEC15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields SEC14Mask    */
#define SEC14MASK_WIDTH                                                       1
#define SEC14MASK_SHIFT                                                      14
#define SEC14MASK_MASK                                               0x00004000
#define SEC14MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define SEC14MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define SEC14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields SEC13Mask    */
#define SEC13MASK_WIDTH                                                       1
#define SEC13MASK_SHIFT                                                      13
#define SEC13MASK_MASK                                               0x00002000
#define SEC13MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define SEC13MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define SEC13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields SEC12Mask    */
#define SEC12MASK_WIDTH                                                       1
#define SEC12MASK_SHIFT                                                      12
#define SEC12MASK_MASK                                               0x00001000
#define SEC12MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define SEC12MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define SEC12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SEC11Mask    */
#define SEC11MASK_WIDTH                                                       1
#define SEC11MASK_SHIFT                                                      11
#define SEC11MASK_MASK                                               0x00000800
#define SEC11MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define SEC11MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define SEC11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SEC10Mask    */
#define SEC10MASK_WIDTH                                                       1
#define SEC10MASK_SHIFT                                                      10
#define SEC10MASK_MASK                                               0x00000400
#define SEC10MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define SEC10MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define SEC10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SEC9Mask    */
#define SEC9MASK_WIDTH                                                        1
#define SEC9MASK_SHIFT                                                        9
#define SEC9MASK_MASK                                                0x00000200
#define SEC9MASK_RD(src)                              (((src) & 0x00000200)>>9)
#define SEC9MASK_WR(src)                         (((u32)(src)<<9) & 0x00000200)
#define SEC9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields SEC8Mask    */
#define SEC8MASK_WIDTH                                                        1
#define SEC8MASK_SHIFT                                                        8
#define SEC8MASK_MASK                                                0x00000100
#define SEC8MASK_RD(src)                              (((src) & 0x00000100)>>8)
#define SEC8MASK_WR(src)                         (((u32)(src)<<8) & 0x00000100)
#define SEC8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SEC7Mask    */
#define SEC7MASK_WIDTH                                                        1
#define SEC7MASK_SHIFT                                                        7
#define SEC7MASK_MASK                                                0x00000080
#define SEC7MASK_RD(src)                              (((src) & 0x00000080)>>7)
#define SEC7MASK_WR(src)                         (((u32)(src)<<7) & 0x00000080)
#define SEC7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SEC6Mask    */
#define SEC6MASK_WIDTH                                                        1
#define SEC6MASK_SHIFT                                                        6
#define SEC6MASK_MASK                                                0x00000040
#define SEC6MASK_RD(src)                              (((src) & 0x00000040)>>6)
#define SEC6MASK_WR(src)                         (((u32)(src)<<6) & 0x00000040)
#define SEC6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields SEC5Mask    */
#define SEC5MASK_WIDTH                                                        1
#define SEC5MASK_SHIFT                                                        5
#define SEC5MASK_MASK                                                0x00000020
#define SEC5MASK_RD(src)                              (((src) & 0x00000020)>>5)
#define SEC5MASK_WR(src)                         (((u32)(src)<<5) & 0x00000020)
#define SEC5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields SEC4Mask    */
#define SEC4MASK_WIDTH                                                        1
#define SEC4MASK_SHIFT                                                        4
#define SEC4MASK_MASK                                                0x00000010
#define SEC4MASK_RD(src)                              (((src) & 0x00000010)>>4)
#define SEC4MASK_WR(src)                         (((u32)(src)<<4) & 0x00000010)
#define SEC4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields SEC3Mask    */
#define SEC3MASK_WIDTH                                                        1
#define SEC3MASK_SHIFT                                                        3
#define SEC3MASK_MASK                                                0x00000008
#define SEC3MASK_RD(src)                              (((src) & 0x00000008)>>3)
#define SEC3MASK_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define SEC3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SEC2Mask    */
#define SEC2MASK_WIDTH                                                        1
#define SEC2MASK_SHIFT                                                        2
#define SEC2MASK_MASK                                                0x00000004
#define SEC2MASK_RD(src)                              (((src) & 0x00000004)>>2)
#define SEC2MASK_WR(src)                         (((u32)(src)<<2) & 0x00000004)
#define SEC2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SEC1Mask    */
#define SEC1MASK_WIDTH                                                        1
#define SEC1MASK_SHIFT                                                        1
#define SEC1MASK_MASK                                                0x00000002
#define SEC1MASK_RD(src)                              (((src) & 0x00000002)>>1)
#define SEC1MASK_WR(src)                         (((u32)(src)<<1) & 0x00000002)
#define SEC1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SEC0Mask    */
#define SEC0MASK_WIDTH                                                        1
#define SEC0MASK_SHIFT                                                        0
#define SEC0MASK_MASK                                                0x00000001
#define SEC0MASK_RD(src)                                 (((src) & 0x00000001))
#define SEC0MASK_WR(src)                            (((u32)(src)) & 0x00000001)
#define SEC0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRH  */
/*       Fields SEC31    */
#define SEC31_F1_WIDTH                                                        1
#define SEC31_F1_SHIFT                                                       31
#define SEC31_F1_MASK                                                0x80000000
#define SEC31_F1_RD(src)                             (((src) & 0x80000000)>>31)
#define SEC31_F1_WR(src)                        (((u32)(src)<<31) & 0x80000000)
#define SEC31_F1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SEC30    */
#define SEC30_F1_WIDTH                                                        1
#define SEC30_F1_SHIFT                                                       30
#define SEC30_F1_MASK                                                0x40000000
#define SEC30_F1_RD(src)                             (((src) & 0x40000000)>>30)
#define SEC30_F1_WR(src)                        (((u32)(src)<<30) & 0x40000000)
#define SEC30_F1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SEC29    */
#define SEC29_F1_WIDTH                                                        1
#define SEC29_F1_SHIFT                                                       29
#define SEC29_F1_MASK                                                0x20000000
#define SEC29_F1_RD(src)                             (((src) & 0x20000000)>>29)
#define SEC29_F1_WR(src)                        (((u32)(src)<<29) & 0x20000000)
#define SEC29_F1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SEC28    */
#define SEC28_F1_WIDTH                                                        1
#define SEC28_F1_SHIFT                                                       28
#define SEC28_F1_MASK                                                0x10000000
#define SEC28_F1_RD(src)                             (((src) & 0x10000000)>>28)
#define SEC28_F1_WR(src)                        (((u32)(src)<<28) & 0x10000000)
#define SEC28_F1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SEC27    */
#define SEC27_F1_WIDTH                                                        1
#define SEC27_F1_SHIFT                                                       27
#define SEC27_F1_MASK                                                0x08000000
#define SEC27_F1_RD(src)                             (((src) & 0x08000000)>>27)
#define SEC27_F1_WR(src)                        (((u32)(src)<<27) & 0x08000000)
#define SEC27_F1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SEC26    */
#define SEC26_F1_WIDTH                                                        1
#define SEC26_F1_SHIFT                                                       26
#define SEC26_F1_MASK                                                0x04000000
#define SEC26_F1_RD(src)                             (((src) & 0x04000000)>>26)
#define SEC26_F1_WR(src)                        (((u32)(src)<<26) & 0x04000000)
#define SEC26_F1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SEC25    */
#define SEC25_F1_WIDTH                                                        1
#define SEC25_F1_SHIFT                                                       25
#define SEC25_F1_MASK                                                0x02000000
#define SEC25_F1_RD(src)                             (((src) & 0x02000000)>>25)
#define SEC25_F1_WR(src)                        (((u32)(src)<<25) & 0x02000000)
#define SEC25_F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SEC24    */
#define SEC24_F1_WIDTH                                                        1
#define SEC24_F1_SHIFT                                                       24
#define SEC24_F1_MASK                                                0x01000000
#define SEC24_F1_RD(src)                             (((src) & 0x01000000)>>24)
#define SEC24_F1_WR(src)                        (((u32)(src)<<24) & 0x01000000)
#define SEC24_F1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SEC23    */
#define SEC23_F1_WIDTH                                                        1
#define SEC23_F1_SHIFT                                                       23
#define SEC23_F1_MASK                                                0x00800000
#define SEC23_F1_RD(src)                             (((src) & 0x00800000)>>23)
#define SEC23_F1_WR(src)                        (((u32)(src)<<23) & 0x00800000)
#define SEC23_F1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields SEC22    */
#define SEC22_F1_WIDTH                                                        1
#define SEC22_F1_SHIFT                                                       22
#define SEC22_F1_MASK                                                0x00400000
#define SEC22_F1_RD(src)                             (((src) & 0x00400000)>>22)
#define SEC22_F1_WR(src)                        (((u32)(src)<<22) & 0x00400000)
#define SEC22_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields SEC21    */
#define SEC21_F1_WIDTH                                                        1
#define SEC21_F1_SHIFT                                                       21
#define SEC21_F1_MASK                                                0x00200000
#define SEC21_F1_RD(src)                             (((src) & 0x00200000)>>21)
#define SEC21_F1_WR(src)                        (((u32)(src)<<21) & 0x00200000)
#define SEC21_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields SEC20    */
#define SEC20_F1_WIDTH                                                        1
#define SEC20_F1_SHIFT                                                       20
#define SEC20_F1_MASK                                                0x00100000
#define SEC20_F1_RD(src)                             (((src) & 0x00100000)>>20)
#define SEC20_F1_WR(src)                        (((u32)(src)<<20) & 0x00100000)
#define SEC20_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields SEC19    */
#define SEC19_F1_WIDTH                                                        1
#define SEC19_F1_SHIFT                                                       19
#define SEC19_F1_MASK                                                0x00080000
#define SEC19_F1_RD(src)                             (((src) & 0x00080000)>>19)
#define SEC19_F1_WR(src)                        (((u32)(src)<<19) & 0x00080000)
#define SEC19_F1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SEC18    */
#define SEC18_F1_WIDTH                                                        1
#define SEC18_F1_SHIFT                                                       18
#define SEC18_F1_MASK                                                0x00040000
#define SEC18_F1_RD(src)                             (((src) & 0x00040000)>>18)
#define SEC18_F1_WR(src)                        (((u32)(src)<<18) & 0x00040000)
#define SEC18_F1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SEC17    */
#define SEC17_F1_WIDTH                                                        1
#define SEC17_F1_SHIFT                                                       17
#define SEC17_F1_MASK                                                0x00020000
#define SEC17_F1_RD(src)                             (((src) & 0x00020000)>>17)
#define SEC17_F1_WR(src)                        (((u32)(src)<<17) & 0x00020000)
#define SEC17_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields SEC16    */
#define SEC16_F1_WIDTH                                                        1
#define SEC16_F1_SHIFT                                                       16
#define SEC16_F1_MASK                                                0x00010000
#define SEC16_F1_RD(src)                             (((src) & 0x00010000)>>16)
#define SEC16_F1_WR(src)                        (((u32)(src)<<16) & 0x00010000)
#define SEC16_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields SEC15    */
#define SEC15_F1_WIDTH                                                        1
#define SEC15_F1_SHIFT                                                       15
#define SEC15_F1_MASK                                                0x00008000
#define SEC15_F1_RD(src)                             (((src) & 0x00008000)>>15)
#define SEC15_F1_WR(src)                        (((u32)(src)<<15) & 0x00008000)
#define SEC15_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields SEC14    */
#define SEC14_F1_WIDTH                                                        1
#define SEC14_F1_SHIFT                                                       14
#define SEC14_F1_MASK                                                0x00004000
#define SEC14_F1_RD(src)                             (((src) & 0x00004000)>>14)
#define SEC14_F1_WR(src)                        (((u32)(src)<<14) & 0x00004000)
#define SEC14_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields SEC13    */
#define SEC13_F1_WIDTH                                                        1
#define SEC13_F1_SHIFT                                                       13
#define SEC13_F1_MASK                                                0x00002000
#define SEC13_F1_RD(src)                             (((src) & 0x00002000)>>13)
#define SEC13_F1_WR(src)                        (((u32)(src)<<13) & 0x00002000)
#define SEC13_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields SEC12    */
#define SEC12_F1_WIDTH                                                        1
#define SEC12_F1_SHIFT                                                       12
#define SEC12_F1_MASK                                                0x00001000
#define SEC12_F1_RD(src)                             (((src) & 0x00001000)>>12)
#define SEC12_F1_WR(src)                        (((u32)(src)<<12) & 0x00001000)
#define SEC12_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SEC11    */
#define SEC11_F1_WIDTH                                                        1
#define SEC11_F1_SHIFT                                                       11
#define SEC11_F1_MASK                                                0x00000800
#define SEC11_F1_RD(src)                             (((src) & 0x00000800)>>11)
#define SEC11_F1_WR(src)                        (((u32)(src)<<11) & 0x00000800)
#define SEC11_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SEC10    */
#define SEC10_F1_WIDTH                                                        1
#define SEC10_F1_SHIFT                                                       10
#define SEC10_F1_MASK                                                0x00000400
#define SEC10_F1_RD(src)                             (((src) & 0x00000400)>>10)
#define SEC10_F1_WR(src)                        (((u32)(src)<<10) & 0x00000400)
#define SEC10_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SEC9     */
#define SEC9_F1_WIDTH                                                         1
#define SEC9_F1_SHIFT                                                         9
#define SEC9_F1_MASK                                                 0x00000200
#define SEC9_F1_RD(src)                               (((src) & 0x00000200)>>9)
#define SEC9_F1_WR(src)                          (((u32)(src)<<9) & 0x00000200)
#define SEC9_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SEC8     */
#define SEC8_F1_WIDTH                                                         1
#define SEC8_F1_SHIFT                                                         8
#define SEC8_F1_MASK                                                 0x00000100
#define SEC8_F1_RD(src)                               (((src) & 0x00000100)>>8)
#define SEC8_F1_WR(src)                          (((u32)(src)<<8) & 0x00000100)
#define SEC8_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SEC7     */
#define SEC7_F1_WIDTH                                                         1
#define SEC7_F1_SHIFT                                                         7
#define SEC7_F1_MASK                                                 0x00000080
#define SEC7_F1_RD(src)                               (((src) & 0x00000080)>>7)
#define SEC7_F1_WR(src)                          (((u32)(src)<<7) & 0x00000080)
#define SEC7_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SEC6     */
#define SEC6_F1_WIDTH                                                         1
#define SEC6_F1_SHIFT                                                         6
#define SEC6_F1_MASK                                                 0x00000040
#define SEC6_F1_RD(src)                               (((src) & 0x00000040)>>6)
#define SEC6_F1_WR(src)                          (((u32)(src)<<6) & 0x00000040)
#define SEC6_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SEC5     */
#define SEC5_F1_WIDTH                                                         1
#define SEC5_F1_SHIFT                                                         5
#define SEC5_F1_MASK                                                 0x00000020
#define SEC5_F1_RD(src)                               (((src) & 0x00000020)>>5)
#define SEC5_F1_WR(src)                          (((u32)(src)<<5) & 0x00000020)
#define SEC5_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields SEC4     */
#define SEC4_F1_WIDTH                                                         1
#define SEC4_F1_SHIFT                                                         4
#define SEC4_F1_MASK                                                 0x00000010
#define SEC4_F1_RD(src)                               (((src) & 0x00000010)>>4)
#define SEC4_F1_WR(src)                          (((u32)(src)<<4) & 0x00000010)
#define SEC4_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SEC3     */
#define SEC3_F1_WIDTH                                                         1
#define SEC3_F1_SHIFT                                                         3
#define SEC3_F1_MASK                                                 0x00000008
#define SEC3_F1_RD(src)                               (((src) & 0x00000008)>>3)
#define SEC3_F1_WR(src)                          (((u32)(src)<<3) & 0x00000008)
#define SEC3_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SEC2     */
#define SEC2_F1_WIDTH                                                         1
#define SEC2_F1_SHIFT                                                         2
#define SEC2_F1_MASK                                                 0x00000004
#define SEC2_F1_RD(src)                               (((src) & 0x00000004)>>2)
#define SEC2_F1_WR(src)                          (((u32)(src)<<2) & 0x00000004)
#define SEC2_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SEC1     */
#define SEC1_F1_WIDTH                                                         1
#define SEC1_F1_SHIFT                                                         1
#define SEC1_F1_MASK                                                 0x00000002
#define SEC1_F1_RD(src)                               (((src) & 0x00000002)>>1)
#define SEC1_F1_WR(src)                          (((u32)(src)<<1) & 0x00000002)
#define SEC1_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SEC0     */
#define SEC0_F1_WIDTH                                                         1
#define SEC0_F1_SHIFT                                                         0
#define SEC0_F1_MASK                                                 0x00000001
#define SEC0_F1_RD(src)                                  (((src) & 0x00000001))
#define SEC0_F1_WR(src)                             (((u32)(src)) & 0x00000001)
#define SEC0_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRHMask      */
/*    Mask Register Fields SEC31Mask    */
#define SEC31MASK_F1_WIDTH                                                    1
#define SEC31MASK_F1_SHIFT                                                   31
#define SEC31MASK_F1_MASK                                            0x80000000
#define SEC31MASK_F1_RD(src)                         (((src) & 0x80000000)>>31)
#define SEC31MASK_F1_WR(src)                    (((u32)(src)<<31) & 0x80000000)
#define SEC31MASK_F1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields SEC30Mask    */
#define SEC30MASK_F1_WIDTH                                                    1
#define SEC30MASK_F1_SHIFT                                                   30
#define SEC30MASK_F1_MASK                                            0x40000000
#define SEC30MASK_F1_RD(src)                         (((src) & 0x40000000)>>30)
#define SEC30MASK_F1_WR(src)                    (((u32)(src)<<30) & 0x40000000)
#define SEC30MASK_F1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields SEC29Mask    */
#define SEC29MASK_F1_WIDTH                                                    1
#define SEC29MASK_F1_SHIFT                                                   29
#define SEC29MASK_F1_MASK                                            0x20000000
#define SEC29MASK_F1_RD(src)                         (((src) & 0x20000000)>>29)
#define SEC29MASK_F1_WR(src)                    (((u32)(src)<<29) & 0x20000000)
#define SEC29MASK_F1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields SEC28Mask    */
#define SEC28MASK_F1_WIDTH                                                    1
#define SEC28MASK_F1_SHIFT                                                   28
#define SEC28MASK_F1_MASK                                            0x10000000
#define SEC28MASK_F1_RD(src)                         (((src) & 0x10000000)>>28)
#define SEC28MASK_F1_WR(src)                    (((u32)(src)<<28) & 0x10000000)
#define SEC28MASK_F1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields SEC27Mask    */
#define SEC27MASK_F1_WIDTH                                                    1
#define SEC27MASK_F1_SHIFT                                                   27
#define SEC27MASK_F1_MASK                                            0x08000000
#define SEC27MASK_F1_RD(src)                         (((src) & 0x08000000)>>27)
#define SEC27MASK_F1_WR(src)                    (((u32)(src)<<27) & 0x08000000)
#define SEC27MASK_F1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields SEC26Mask    */
#define SEC26MASK_F1_WIDTH                                                    1
#define SEC26MASK_F1_SHIFT                                                   26
#define SEC26MASK_F1_MASK                                            0x04000000
#define SEC26MASK_F1_RD(src)                         (((src) & 0x04000000)>>26)
#define SEC26MASK_F1_WR(src)                    (((u32)(src)<<26) & 0x04000000)
#define SEC26MASK_F1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields SEC25Mask    */
#define SEC25MASK_F1_WIDTH                                                    1
#define SEC25MASK_F1_SHIFT                                                   25
#define SEC25MASK_F1_MASK                                            0x02000000
#define SEC25MASK_F1_RD(src)                         (((src) & 0x02000000)>>25)
#define SEC25MASK_F1_WR(src)                    (((u32)(src)<<25) & 0x02000000)
#define SEC25MASK_F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields SEC24Mask    */
#define SEC24MASK_F1_WIDTH                                                    1
#define SEC24MASK_F1_SHIFT                                                   24
#define SEC24MASK_F1_MASK                                            0x01000000
#define SEC24MASK_F1_RD(src)                         (((src) & 0x01000000)>>24)
#define SEC24MASK_F1_WR(src)                    (((u32)(src)<<24) & 0x01000000)
#define SEC24MASK_F1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields SEC23Mask    */
#define SEC23MASK_F1_WIDTH                                                    1
#define SEC23MASK_F1_SHIFT                                                   23
#define SEC23MASK_F1_MASK                                            0x00800000
#define SEC23MASK_F1_RD(src)                         (((src) & 0x00800000)>>23)
#define SEC23MASK_F1_WR(src)                    (((u32)(src)<<23) & 0x00800000)
#define SEC23MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields SEC22Mask    */
#define SEC22MASK_F1_WIDTH                                                    1
#define SEC22MASK_F1_SHIFT                                                   22
#define SEC22MASK_F1_MASK                                            0x00400000
#define SEC22MASK_F1_RD(src)                         (((src) & 0x00400000)>>22)
#define SEC22MASK_F1_WR(src)                    (((u32)(src)<<22) & 0x00400000)
#define SEC22MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields SEC21Mask    */
#define SEC21MASK_F1_WIDTH                                                    1
#define SEC21MASK_F1_SHIFT                                                   21
#define SEC21MASK_F1_MASK                                            0x00200000
#define SEC21MASK_F1_RD(src)                         (((src) & 0x00200000)>>21)
#define SEC21MASK_F1_WR(src)                    (((u32)(src)<<21) & 0x00200000)
#define SEC21MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields SEC20Mask    */
#define SEC20MASK_F1_WIDTH                                                    1
#define SEC20MASK_F1_SHIFT                                                   20
#define SEC20MASK_F1_MASK                                            0x00100000
#define SEC20MASK_F1_RD(src)                         (((src) & 0x00100000)>>20)
#define SEC20MASK_F1_WR(src)                    (((u32)(src)<<20) & 0x00100000)
#define SEC20MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields SEC19Mask    */
#define SEC19MASK_F1_WIDTH                                                    1
#define SEC19MASK_F1_SHIFT                                                   19
#define SEC19MASK_F1_MASK                                            0x00080000
#define SEC19MASK_F1_RD(src)                         (((src) & 0x00080000)>>19)
#define SEC19MASK_F1_WR(src)                    (((u32)(src)<<19) & 0x00080000)
#define SEC19MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields SEC18Mask    */
#define SEC18MASK_F1_WIDTH                                                    1
#define SEC18MASK_F1_SHIFT                                                   18
#define SEC18MASK_F1_MASK                                            0x00040000
#define SEC18MASK_F1_RD(src)                         (((src) & 0x00040000)>>18)
#define SEC18MASK_F1_WR(src)                    (((u32)(src)<<18) & 0x00040000)
#define SEC18MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields SEC17Mask    */
#define SEC17MASK_F1_WIDTH                                                    1
#define SEC17MASK_F1_SHIFT                                                   17
#define SEC17MASK_F1_MASK                                            0x00020000
#define SEC17MASK_F1_RD(src)                         (((src) & 0x00020000)>>17)
#define SEC17MASK_F1_WR(src)                    (((u32)(src)<<17) & 0x00020000)
#define SEC17MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields SEC16Mask    */
#define SEC16MASK_F1_WIDTH                                                    1
#define SEC16MASK_F1_SHIFT                                                   16
#define SEC16MASK_F1_MASK                                            0x00010000
#define SEC16MASK_F1_RD(src)                         (((src) & 0x00010000)>>16)
#define SEC16MASK_F1_WR(src)                    (((u32)(src)<<16) & 0x00010000)
#define SEC16MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields SEC15Mask    */
#define SEC15MASK_F1_WIDTH                                                    1
#define SEC15MASK_F1_SHIFT                                                   15
#define SEC15MASK_F1_MASK                                            0x00008000
#define SEC15MASK_F1_RD(src)                         (((src) & 0x00008000)>>15)
#define SEC15MASK_F1_WR(src)                    (((u32)(src)<<15) & 0x00008000)
#define SEC15MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields SEC14Mask    */
#define SEC14MASK_F1_WIDTH                                                    1
#define SEC14MASK_F1_SHIFT                                                   14
#define SEC14MASK_F1_MASK                                            0x00004000
#define SEC14MASK_F1_RD(src)                         (((src) & 0x00004000)>>14)
#define SEC14MASK_F1_WR(src)                    (((u32)(src)<<14) & 0x00004000)
#define SEC14MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields SEC13Mask    */
#define SEC13MASK_F1_WIDTH                                                    1
#define SEC13MASK_F1_SHIFT                                                   13
#define SEC13MASK_F1_MASK                                            0x00002000
#define SEC13MASK_F1_RD(src)                         (((src) & 0x00002000)>>13)
#define SEC13MASK_F1_WR(src)                    (((u32)(src)<<13) & 0x00002000)
#define SEC13MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields SEC12Mask    */
#define SEC12MASK_F1_WIDTH                                                    1
#define SEC12MASK_F1_SHIFT                                                   12
#define SEC12MASK_F1_MASK                                            0x00001000
#define SEC12MASK_F1_RD(src)                         (((src) & 0x00001000)>>12)
#define SEC12MASK_F1_WR(src)                    (((u32)(src)<<12) & 0x00001000)
#define SEC12MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SEC11Mask    */
#define SEC11MASK_F1_WIDTH                                                    1
#define SEC11MASK_F1_SHIFT                                                   11
#define SEC11MASK_F1_MASK                                            0x00000800
#define SEC11MASK_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define SEC11MASK_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define SEC11MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SEC10Mask    */
#define SEC10MASK_F1_WIDTH                                                    1
#define SEC10MASK_F1_SHIFT                                                   10
#define SEC10MASK_F1_MASK                                            0x00000400
#define SEC10MASK_F1_RD(src)                         (((src) & 0x00000400)>>10)
#define SEC10MASK_F1_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define SEC10MASK_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SEC9Mask    */
#define SEC9MASK_F1_WIDTH                                                     1
#define SEC9MASK_F1_SHIFT                                                     9
#define SEC9MASK_F1_MASK                                             0x00000200
#define SEC9MASK_F1_RD(src)                           (((src) & 0x00000200)>>9)
#define SEC9MASK_F1_WR(src)                      (((u32)(src)<<9) & 0x00000200)
#define SEC9MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields SEC8Mask    */
#define SEC8MASK_F1_WIDTH                                                     1
#define SEC8MASK_F1_SHIFT                                                     8
#define SEC8MASK_F1_MASK                                             0x00000100
#define SEC8MASK_F1_RD(src)                           (((src) & 0x00000100)>>8)
#define SEC8MASK_F1_WR(src)                      (((u32)(src)<<8) & 0x00000100)
#define SEC8MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SEC7Mask    */
#define SEC7MASK_F1_WIDTH                                                     1
#define SEC7MASK_F1_SHIFT                                                     7
#define SEC7MASK_F1_MASK                                             0x00000080
#define SEC7MASK_F1_RD(src)                           (((src) & 0x00000080)>>7)
#define SEC7MASK_F1_WR(src)                      (((u32)(src)<<7) & 0x00000080)
#define SEC7MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SEC6Mask    */
#define SEC6MASK_F1_WIDTH                                                     1
#define SEC6MASK_F1_SHIFT                                                     6
#define SEC6MASK_F1_MASK                                             0x00000040
#define SEC6MASK_F1_RD(src)                           (((src) & 0x00000040)>>6)
#define SEC6MASK_F1_WR(src)                      (((u32)(src)<<6) & 0x00000040)
#define SEC6MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields SEC5Mask    */
#define SEC5MASK_F1_WIDTH                                                     1
#define SEC5MASK_F1_SHIFT                                                     5
#define SEC5MASK_F1_MASK                                             0x00000020
#define SEC5MASK_F1_RD(src)                           (((src) & 0x00000020)>>5)
#define SEC5MASK_F1_WR(src)                      (((u32)(src)<<5) & 0x00000020)
#define SEC5MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields SEC4Mask    */
#define SEC4MASK_F1_WIDTH                                                     1
#define SEC4MASK_F1_SHIFT                                                     4
#define SEC4MASK_F1_MASK                                             0x00000010
#define SEC4MASK_F1_RD(src)                           (((src) & 0x00000010)>>4)
#define SEC4MASK_F1_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define SEC4MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields SEC3Mask    */
#define SEC3MASK_F1_WIDTH                                                     1
#define SEC3MASK_F1_SHIFT                                                     3
#define SEC3MASK_F1_MASK                                             0x00000008
#define SEC3MASK_F1_RD(src)                           (((src) & 0x00000008)>>3)
#define SEC3MASK_F1_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define SEC3MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SEC2Mask    */
#define SEC2MASK_F1_WIDTH                                                     1
#define SEC2MASK_F1_SHIFT                                                     2
#define SEC2MASK_F1_MASK                                             0x00000004
#define SEC2MASK_F1_RD(src)                           (((src) & 0x00000004)>>2)
#define SEC2MASK_F1_WR(src)                      (((u32)(src)<<2) & 0x00000004)
#define SEC2MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields SEC1Mask    */
#define SEC1MASK_F1_WIDTH                                                     1
#define SEC1MASK_F1_SHIFT                                                     1
#define SEC1MASK_F1_MASK                                             0x00000002
#define SEC1MASK_F1_RD(src)                           (((src) & 0x00000002)>>1)
#define SEC1MASK_F1_WR(src)                      (((u32)(src)<<1) & 0x00000002)
#define SEC1MASK_F1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SEC0Mask    */
#define SEC0MASK_F1_WIDTH                                                     1
#define SEC0MASK_F1_SHIFT                                                     0
#define SEC0MASK_F1_MASK                                             0x00000001
#define SEC0MASK_F1_RD(src)                              (((src) & 0x00000001))
#define SEC0MASK_F1_WR(src)                         (((u32)(src)) & 0x00000001)
#define SEC0MASK_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRL */
/*       Fields MSEC31   */
#define MSEC31_WIDTH                                                          1
#define MSEC31_SHIFT                                                         31
#define MSEC31_MASK                                                  0x80000000
#define MSEC31_RD(src)                               (((src) & 0x80000000)>>31)
#define MSEC31_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MSEC31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MSEC30   */
#define MSEC30_WIDTH                                                          1
#define MSEC30_SHIFT                                                         30
#define MSEC30_MASK                                                  0x40000000
#define MSEC30_RD(src)                               (((src) & 0x40000000)>>30)
#define MSEC30_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MSEC30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MSEC29   */
#define MSEC29_WIDTH                                                          1
#define MSEC29_SHIFT                                                         29
#define MSEC29_MASK                                                  0x20000000
#define MSEC29_RD(src)                               (((src) & 0x20000000)>>29)
#define MSEC29_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MSEC29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MSEC28   */
#define MSEC28_WIDTH                                                          1
#define MSEC28_SHIFT                                                         28
#define MSEC28_MASK                                                  0x10000000
#define MSEC28_RD(src)                               (((src) & 0x10000000)>>28)
#define MSEC28_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MSEC28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MSEC27   */
#define MSEC27_WIDTH                                                          1
#define MSEC27_SHIFT                                                         27
#define MSEC27_MASK                                                  0x08000000
#define MSEC27_RD(src)                               (((src) & 0x08000000)>>27)
#define MSEC27_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MSEC27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MSEC26   */
#define MSEC26_WIDTH                                                          1
#define MSEC26_SHIFT                                                         26
#define MSEC26_MASK                                                  0x04000000
#define MSEC26_RD(src)                               (((src) & 0x04000000)>>26)
#define MSEC26_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MSEC26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MSEC25   */
#define MSEC25_WIDTH                                                          1
#define MSEC25_SHIFT                                                         25
#define MSEC25_MASK                                                  0x02000000
#define MSEC25_RD(src)                               (((src) & 0x02000000)>>25)
#define MSEC25_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MSEC25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MSEC24   */
#define MSEC24_WIDTH                                                          1
#define MSEC24_SHIFT                                                         24
#define MSEC24_MASK                                                  0x01000000
#define MSEC24_RD(src)                               (((src) & 0x01000000)>>24)
#define MSEC24_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MSEC24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MSEC23   */
#define MSEC23_WIDTH                                                          1
#define MSEC23_SHIFT                                                         23
#define MSEC23_MASK                                                  0x00800000
#define MSEC23_RD(src)                               (((src) & 0x00800000)>>23)
#define MSEC23_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MSEC23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MSEC22   */
#define MSEC22_WIDTH                                                          1
#define MSEC22_SHIFT                                                         22
#define MSEC22_MASK                                                  0x00400000
#define MSEC22_RD(src)                               (((src) & 0x00400000)>>22)
#define MSEC22_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MSEC22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MSEC21   */
#define MSEC21_WIDTH                                                          1
#define MSEC21_SHIFT                                                         21
#define MSEC21_MASK                                                  0x00200000
#define MSEC21_RD(src)                               (((src) & 0x00200000)>>21)
#define MSEC21_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MSEC21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MSEC20   */
#define MSEC20_WIDTH                                                          1
#define MSEC20_SHIFT                                                         20
#define MSEC20_MASK                                                  0x00100000
#define MSEC20_RD(src)                               (((src) & 0x00100000)>>20)
#define MSEC20_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MSEC20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MSEC19   */
#define MSEC19_WIDTH                                                          1
#define MSEC19_SHIFT                                                         19
#define MSEC19_MASK                                                  0x00080000
#define MSEC19_RD(src)                               (((src) & 0x00080000)>>19)
#define MSEC19_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MSEC19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MSEC18   */
#define MSEC18_WIDTH                                                          1
#define MSEC18_SHIFT                                                         18
#define MSEC18_MASK                                                  0x00040000
#define MSEC18_RD(src)                               (((src) & 0x00040000)>>18)
#define MSEC18_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MSEC18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MSEC17   */
#define MSEC17_WIDTH                                                          1
#define MSEC17_SHIFT                                                         17
#define MSEC17_MASK                                                  0x00020000
#define MSEC17_RD(src)                               (((src) & 0x00020000)>>17)
#define MSEC17_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MSEC17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MSEC16   */
#define MSEC16_WIDTH                                                          1
#define MSEC16_SHIFT                                                         16
#define MSEC16_MASK                                                  0x00010000
#define MSEC16_RD(src)                               (((src) & 0x00010000)>>16)
#define MSEC16_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MSEC16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MSEC15   */
#define MSEC15_WIDTH                                                          1
#define MSEC15_SHIFT                                                         15
#define MSEC15_MASK                                                  0x00008000
#define MSEC15_RD(src)                               (((src) & 0x00008000)>>15)
#define MSEC15_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MSEC15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MSEC14   */
#define MSEC14_WIDTH                                                          1
#define MSEC14_SHIFT                                                         14
#define MSEC14_MASK                                                  0x00004000
#define MSEC14_RD(src)                               (((src) & 0x00004000)>>14)
#define MSEC14_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MSEC14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MSEC13   */
#define MSEC13_WIDTH                                                          1
#define MSEC13_SHIFT                                                         13
#define MSEC13_MASK                                                  0x00002000
#define MSEC13_RD(src)                               (((src) & 0x00002000)>>13)
#define MSEC13_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MSEC13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MSEC12   */
#define MSEC12_WIDTH                                                          1
#define MSEC12_SHIFT                                                         12
#define MSEC12_MASK                                                  0x00001000
#define MSEC12_RD(src)                               (((src) & 0x00001000)>>12)
#define MSEC12_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MSEC12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MSEC11   */
#define MSEC11_WIDTH                                                          1
#define MSEC11_SHIFT                                                         11
#define MSEC11_MASK                                                  0x00000800
#define MSEC11_RD(src)                               (((src) & 0x00000800)>>11)
#define MSEC11_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MSEC11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MSEC10   */
#define MSEC10_WIDTH                                                          1
#define MSEC10_SHIFT                                                         10
#define MSEC10_MASK                                                  0x00000400
#define MSEC10_RD(src)                               (((src) & 0x00000400)>>10)
#define MSEC10_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MSEC10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MSEC9    */
#define MSEC9_WIDTH                                                           1
#define MSEC9_SHIFT                                                           9
#define MSEC9_MASK                                                   0x00000200
#define MSEC9_RD(src)                                 (((src) & 0x00000200)>>9)
#define MSEC9_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define MSEC9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSEC8    */
#define MSEC8_WIDTH                                                           1
#define MSEC8_SHIFT                                                           8
#define MSEC8_MASK                                                   0x00000100
#define MSEC8_RD(src)                                 (((src) & 0x00000100)>>8)
#define MSEC8_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define MSEC8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MSEC7    */
#define MSEC7_WIDTH                                                           1
#define MSEC7_SHIFT                                                           7
#define MSEC7_MASK                                                   0x00000080
#define MSEC7_RD(src)                                 (((src) & 0x00000080)>>7)
#define MSEC7_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define MSEC7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MSEC6    */
#define MSEC6_WIDTH                                                           1
#define MSEC6_SHIFT                                                           6
#define MSEC6_MASK                                                   0x00000040
#define MSEC6_RD(src)                                 (((src) & 0x00000040)>>6)
#define MSEC6_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define MSEC6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MSEC5    */
#define MSEC5_WIDTH                                                           1
#define MSEC5_SHIFT                                                           5
#define MSEC5_MASK                                                   0x00000020
#define MSEC5_RD(src)                                 (((src) & 0x00000020)>>5)
#define MSEC5_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define MSEC5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MSEC4    */
#define MSEC4_WIDTH                                                           1
#define MSEC4_SHIFT                                                           4
#define MSEC4_MASK                                                   0x00000010
#define MSEC4_RD(src)                                 (((src) & 0x00000010)>>4)
#define MSEC4_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define MSEC4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MSEC3    */
#define MSEC3_WIDTH                                                           1
#define MSEC3_SHIFT                                                           3
#define MSEC3_MASK                                                   0x00000008
#define MSEC3_RD(src)                                 (((src) & 0x00000008)>>3)
#define MSEC3_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define MSEC3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MSEC2    */
#define MSEC2_WIDTH                                                           1
#define MSEC2_SHIFT                                                           2
#define MSEC2_MASK                                                   0x00000004
#define MSEC2_RD(src)                                 (((src) & 0x00000004)>>2)
#define MSEC2_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define MSEC2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC1    */
#define MSEC1_WIDTH                                                           1
#define MSEC1_SHIFT                                                           1
#define MSEC1_MASK                                                   0x00000002
#define MSEC1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MSEC1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MSEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MSEC0    */
#define MSEC0_WIDTH                                                           1
#define MSEC0_SHIFT                                                           0
#define MSEC0_MASK                                                   0x00000001
#define MSEC0_RD(src)                                    (((src) & 0x00000001))
#define MSEC0_WR(src)                               (((u32)(src)) & 0x00000001)
#define MSEC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRLMask     */
/*    Mask Register Fields MSEC31Mask    */
#define MSEC31MASK_WIDTH                                                      1
#define MSEC31MASK_SHIFT                                                     31
#define MSEC31MASK_MASK                                              0x80000000
#define MSEC31MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MSEC31MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MSEC31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MSEC30Mask    */
#define MSEC30MASK_WIDTH                                                      1
#define MSEC30MASK_SHIFT                                                     30
#define MSEC30MASK_MASK                                              0x40000000
#define MSEC30MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MSEC30MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MSEC30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MSEC29Mask    */
#define MSEC29MASK_WIDTH                                                      1
#define MSEC29MASK_SHIFT                                                     29
#define MSEC29MASK_MASK                                              0x20000000
#define MSEC29MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MSEC29MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MSEC29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MSEC28Mask    */
#define MSEC28MASK_WIDTH                                                      1
#define MSEC28MASK_SHIFT                                                     28
#define MSEC28MASK_MASK                                              0x10000000
#define MSEC28MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MSEC28MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MSEC28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MSEC27Mask    */
#define MSEC27MASK_WIDTH                                                      1
#define MSEC27MASK_SHIFT                                                     27
#define MSEC27MASK_MASK                                              0x08000000
#define MSEC27MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MSEC27MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MSEC27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MSEC26Mask    */
#define MSEC26MASK_WIDTH                                                      1
#define MSEC26MASK_SHIFT                                                     26
#define MSEC26MASK_MASK                                              0x04000000
#define MSEC26MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MSEC26MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MSEC26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MSEC25Mask    */
#define MSEC25MASK_WIDTH                                                      1
#define MSEC25MASK_SHIFT                                                     25
#define MSEC25MASK_MASK                                              0x02000000
#define MSEC25MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MSEC25MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MSEC25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MSEC24Mask    */
#define MSEC24MASK_WIDTH                                                      1
#define MSEC24MASK_SHIFT                                                     24
#define MSEC24MASK_MASK                                              0x01000000
#define MSEC24MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MSEC24MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MSEC24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MSEC23Mask    */
#define MSEC23MASK_WIDTH                                                      1
#define MSEC23MASK_SHIFT                                                     23
#define MSEC23MASK_MASK                                              0x00800000
#define MSEC23MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MSEC23MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MSEC23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MSEC22Mask    */
#define MSEC22MASK_WIDTH                                                      1
#define MSEC22MASK_SHIFT                                                     22
#define MSEC22MASK_MASK                                              0x00400000
#define MSEC22MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MSEC22MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MSEC22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MSEC21Mask    */
#define MSEC21MASK_WIDTH                                                      1
#define MSEC21MASK_SHIFT                                                     21
#define MSEC21MASK_MASK                                              0x00200000
#define MSEC21MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MSEC21MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MSEC21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MSEC20Mask    */
#define MSEC20MASK_WIDTH                                                      1
#define MSEC20MASK_SHIFT                                                     20
#define MSEC20MASK_MASK                                              0x00100000
#define MSEC20MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MSEC20MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MSEC20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MSEC19Mask    */
#define MSEC19MASK_WIDTH                                                      1
#define MSEC19MASK_SHIFT                                                     19
#define MSEC19MASK_MASK                                              0x00080000
#define MSEC19MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MSEC19MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MSEC19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MSEC18Mask    */
#define MSEC18MASK_WIDTH                                                      1
#define MSEC18MASK_SHIFT                                                     18
#define MSEC18MASK_MASK                                              0x00040000
#define MSEC18MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MSEC18MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MSEC18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MSEC17Mask    */
#define MSEC17MASK_WIDTH                                                      1
#define MSEC17MASK_SHIFT                                                     17
#define MSEC17MASK_MASK                                              0x00020000
#define MSEC17MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MSEC17MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MSEC17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MSEC16Mask    */
#define MSEC16MASK_WIDTH                                                      1
#define MSEC16MASK_SHIFT                                                     16
#define MSEC16MASK_MASK                                              0x00010000
#define MSEC16MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MSEC16MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MSEC16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MSEC15Mask    */
#define MSEC15MASK_WIDTH                                                      1
#define MSEC15MASK_SHIFT                                                     15
#define MSEC15MASK_MASK                                              0x00008000
#define MSEC15MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MSEC15MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MSEC15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MSEC14Mask    */
#define MSEC14MASK_WIDTH                                                      1
#define MSEC14MASK_SHIFT                                                     14
#define MSEC14MASK_MASK                                              0x00004000
#define MSEC14MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MSEC14MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MSEC14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MSEC13Mask    */
#define MSEC13MASK_WIDTH                                                      1
#define MSEC13MASK_SHIFT                                                     13
#define MSEC13MASK_MASK                                              0x00002000
#define MSEC13MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MSEC13MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MSEC13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MSEC12Mask    */
#define MSEC12MASK_WIDTH                                                      1
#define MSEC12MASK_SHIFT                                                     12
#define MSEC12MASK_MASK                                              0x00001000
#define MSEC12MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MSEC12MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSEC12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MSEC11Mask    */
#define MSEC11MASK_WIDTH                                                      1
#define MSEC11MASK_SHIFT                                                     11
#define MSEC11MASK_MASK                                              0x00000800
#define MSEC11MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MSEC11MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MSEC11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MSEC10Mask    */
#define MSEC10MASK_WIDTH                                                      1
#define MSEC10MASK_SHIFT                                                     10
#define MSEC10MASK_MASK                                              0x00000400
#define MSEC10MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MSEC10MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MSEC10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MSEC9Mask    */
#define MSEC9MASK_WIDTH                                                       1
#define MSEC9MASK_SHIFT                                                       9
#define MSEC9MASK_MASK                                               0x00000200
#define MSEC9MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define MSEC9MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define MSEC9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSEC8Mask    */
#define MSEC8MASK_WIDTH                                                       1
#define MSEC8MASK_SHIFT                                                       8
#define MSEC8MASK_MASK                                               0x00000100
#define MSEC8MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define MSEC8MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define MSEC8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MSEC7Mask    */
#define MSEC7MASK_WIDTH                                                       1
#define MSEC7MASK_SHIFT                                                       7
#define MSEC7MASK_MASK                                               0x00000080
#define MSEC7MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define MSEC7MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define MSEC7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MSEC6Mask    */
#define MSEC6MASK_WIDTH                                                       1
#define MSEC6MASK_SHIFT                                                       6
#define MSEC6MASK_MASK                                               0x00000040
#define MSEC6MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define MSEC6MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define MSEC6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MSEC5Mask    */
#define MSEC5MASK_WIDTH                                                       1
#define MSEC5MASK_SHIFT                                                       5
#define MSEC5MASK_MASK                                               0x00000020
#define MSEC5MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define MSEC5MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define MSEC5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MSEC4Mask    */
#define MSEC4MASK_WIDTH                                                       1
#define MSEC4MASK_SHIFT                                                       4
#define MSEC4MASK_MASK                                               0x00000010
#define MSEC4MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define MSEC4MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define MSEC4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MSEC3Mask    */
#define MSEC3MASK_WIDTH                                                       1
#define MSEC3MASK_SHIFT                                                       3
#define MSEC3MASK_MASK                                               0x00000008
#define MSEC3MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define MSEC3MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define MSEC3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MSEC2Mask    */
#define MSEC2MASK_WIDTH                                                       1
#define MSEC2MASK_SHIFT                                                       2
#define MSEC2MASK_MASK                                               0x00000004
#define MSEC2MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define MSEC2MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define MSEC2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSEC1Mask    */
#define MSEC1MASK_WIDTH                                                       1
#define MSEC1MASK_SHIFT                                                       1
#define MSEC1MASK_MASK                                               0x00000002
#define MSEC1MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define MSEC1MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define MSEC1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MSEC0Mask    */
#define MSEC0MASK_WIDTH                                                       1
#define MSEC0MASK_SHIFT                                                       0
#define MSEC0MASK_MASK                                               0x00000001
#define MSEC0MASK_RD(src)                                (((src) & 0x00000001))
#define MSEC0MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define MSEC0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRH */
/*       Fields MSEC63   */
#define MSEC63_WIDTH                                                          1
#define MSEC63_SHIFT                                                         31
#define MSEC63_MASK                                                  0x80000000
#define MSEC63_RD(src)                               (((src) & 0x80000000)>>31)
#define MSEC63_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MSEC63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MSEC62   */
#define MSEC62_WIDTH                                                          1
#define MSEC62_SHIFT                                                         30
#define MSEC62_MASK                                                  0x40000000
#define MSEC62_RD(src)                               (((src) & 0x40000000)>>30)
#define MSEC62_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MSEC62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MSEC61   */
#define MSEC61_WIDTH                                                          1
#define MSEC61_SHIFT                                                         29
#define MSEC61_MASK                                                  0x20000000
#define MSEC61_RD(src)                               (((src) & 0x20000000)>>29)
#define MSEC61_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MSEC61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MSEC60   */
#define MSEC60_WIDTH                                                          1
#define MSEC60_SHIFT                                                         28
#define MSEC60_MASK                                                  0x10000000
#define MSEC60_RD(src)                               (((src) & 0x10000000)>>28)
#define MSEC60_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MSEC60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MSEC59   */
#define MSEC59_WIDTH                                                          1
#define MSEC59_SHIFT                                                         27
#define MSEC59_MASK                                                  0x08000000
#define MSEC59_RD(src)                               (((src) & 0x08000000)>>27)
#define MSEC59_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MSEC59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MSEC58   */
#define MSEC58_WIDTH                                                          1
#define MSEC58_SHIFT                                                         26
#define MSEC58_MASK                                                  0x04000000
#define MSEC58_RD(src)                               (((src) & 0x04000000)>>26)
#define MSEC58_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MSEC58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MSEC57   */
#define MSEC57_WIDTH                                                          1
#define MSEC57_SHIFT                                                         25
#define MSEC57_MASK                                                  0x02000000
#define MSEC57_RD(src)                               (((src) & 0x02000000)>>25)
#define MSEC57_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MSEC57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MSEC56   */
#define MSEC56_WIDTH                                                          1
#define MSEC56_SHIFT                                                         24
#define MSEC56_MASK                                                  0x01000000
#define MSEC56_RD(src)                               (((src) & 0x01000000)>>24)
#define MSEC56_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MSEC56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MSEC55   */
#define MSEC55_WIDTH                                                          1
#define MSEC55_SHIFT                                                         23
#define MSEC55_MASK                                                  0x00800000
#define MSEC55_RD(src)                               (((src) & 0x00800000)>>23)
#define MSEC55_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MSEC55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MSEC54   */
#define MSEC54_WIDTH                                                          1
#define MSEC54_SHIFT                                                         22
#define MSEC54_MASK                                                  0x00400000
#define MSEC54_RD(src)                               (((src) & 0x00400000)>>22)
#define MSEC54_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MSEC54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MSEC53   */
#define MSEC53_WIDTH                                                          1
#define MSEC53_SHIFT                                                         21
#define MSEC53_MASK                                                  0x00200000
#define MSEC53_RD(src)                               (((src) & 0x00200000)>>21)
#define MSEC53_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MSEC53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MSEC52   */
#define MSEC52_WIDTH                                                          1
#define MSEC52_SHIFT                                                         20
#define MSEC52_MASK                                                  0x00100000
#define MSEC52_RD(src)                               (((src) & 0x00100000)>>20)
#define MSEC52_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MSEC52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MSEC51   */
#define MSEC51_WIDTH                                                          1
#define MSEC51_SHIFT                                                         19
#define MSEC51_MASK                                                  0x00080000
#define MSEC51_RD(src)                               (((src) & 0x00080000)>>19)
#define MSEC51_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MSEC51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MSEC50   */
#define MSEC50_WIDTH                                                          1
#define MSEC50_SHIFT                                                         18
#define MSEC50_MASK                                                  0x00040000
#define MSEC50_RD(src)                               (((src) & 0x00040000)>>18)
#define MSEC50_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MSEC50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MSEC49   */
#define MSEC49_WIDTH                                                          1
#define MSEC49_SHIFT                                                         17
#define MSEC49_MASK                                                  0x00020000
#define MSEC49_RD(src)                               (((src) & 0x00020000)>>17)
#define MSEC49_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MSEC49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MSEC48   */
#define MSEC48_WIDTH                                                          1
#define MSEC48_SHIFT                                                         16
#define MSEC48_MASK                                                  0x00010000
#define MSEC48_RD(src)                               (((src) & 0x00010000)>>16)
#define MSEC48_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MSEC48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MSEC47   */
#define MSEC47_WIDTH                                                          1
#define MSEC47_SHIFT                                                         15
#define MSEC47_MASK                                                  0x00008000
#define MSEC47_RD(src)                               (((src) & 0x00008000)>>15)
#define MSEC47_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MSEC47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MSEC46   */
#define MSEC46_WIDTH                                                          1
#define MSEC46_SHIFT                                                         14
#define MSEC46_MASK                                                  0x00004000
#define MSEC46_RD(src)                               (((src) & 0x00004000)>>14)
#define MSEC46_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MSEC46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MSEC45   */
#define MSEC45_WIDTH                                                          1
#define MSEC45_SHIFT                                                         13
#define MSEC45_MASK                                                  0x00002000
#define MSEC45_RD(src)                               (((src) & 0x00002000)>>13)
#define MSEC45_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MSEC45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MSEC44   */
#define MSEC44_WIDTH                                                          1
#define MSEC44_SHIFT                                                         12
#define MSEC44_MASK                                                  0x00001000
#define MSEC44_RD(src)                               (((src) & 0x00001000)>>12)
#define MSEC44_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MSEC44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MSEC43   */
#define MSEC43_WIDTH                                                          1
#define MSEC43_SHIFT                                                         11
#define MSEC43_MASK                                                  0x00000800
#define MSEC43_RD(src)                               (((src) & 0x00000800)>>11)
#define MSEC43_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MSEC43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MSEC42   */
#define MSEC42_WIDTH                                                          1
#define MSEC42_SHIFT                                                         10
#define MSEC42_MASK                                                  0x00000400
#define MSEC42_RD(src)                               (((src) & 0x00000400)>>10)
#define MSEC42_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MSEC42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MSEC41   */
#define MSEC41_WIDTH                                                          1
#define MSEC41_SHIFT                                                          9
#define MSEC41_MASK                                                  0x00000200
#define MSEC41_RD(src)                                (((src) & 0x00000200)>>9)
#define MSEC41_WR(src)                           (((u32)(src)<<9) & 0x00000200)
#define MSEC41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSEC40   */
#define MSEC40_WIDTH                                                          1
#define MSEC40_SHIFT                                                          8
#define MSEC40_MASK                                                  0x00000100
#define MSEC40_RD(src)                                (((src) & 0x00000100)>>8)
#define MSEC40_WR(src)                           (((u32)(src)<<8) & 0x00000100)
#define MSEC40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MSEC39   */
#define MSEC39_WIDTH                                                          1
#define MSEC39_SHIFT                                                          7
#define MSEC39_MASK                                                  0x00000080
#define MSEC39_RD(src)                                (((src) & 0x00000080)>>7)
#define MSEC39_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define MSEC39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MSEC38   */
#define MSEC38_WIDTH                                                          1
#define MSEC38_SHIFT                                                          6
#define MSEC38_MASK                                                  0x00000040
#define MSEC38_RD(src)                                (((src) & 0x00000040)>>6)
#define MSEC38_WR(src)                           (((u32)(src)<<6) & 0x00000040)
#define MSEC38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MSEC37   */
#define MSEC37_WIDTH                                                          1
#define MSEC37_SHIFT                                                          5
#define MSEC37_MASK                                                  0x00000020
#define MSEC37_RD(src)                                (((src) & 0x00000020)>>5)
#define MSEC37_WR(src)                           (((u32)(src)<<5) & 0x00000020)
#define MSEC37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MSEC36   */
#define MSEC36_WIDTH                                                          1
#define MSEC36_SHIFT                                                          4
#define MSEC36_MASK                                                  0x00000010
#define MSEC36_RD(src)                                (((src) & 0x00000010)>>4)
#define MSEC36_WR(src)                           (((u32)(src)<<4) & 0x00000010)
#define MSEC36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MSEC35   */
#define MSEC35_WIDTH                                                          1
#define MSEC35_SHIFT                                                          3
#define MSEC35_MASK                                                  0x00000008
#define MSEC35_RD(src)                                (((src) & 0x00000008)>>3)
#define MSEC35_WR(src)                           (((u32)(src)<<3) & 0x00000008)
#define MSEC35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MSEC34   */
#define MSEC34_WIDTH                                                          1
#define MSEC34_SHIFT                                                          2
#define MSEC34_MASK                                                  0x00000004
#define MSEC34_RD(src)                                (((src) & 0x00000004)>>2)
#define MSEC34_WR(src)                           (((u32)(src)<<2) & 0x00000004)
#define MSEC34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSEC33   */
#define MSEC33_WIDTH                                                          1
#define MSEC33_SHIFT                                                          1
#define MSEC33_MASK                                                  0x00000002
#define MSEC33_RD(src)                                (((src) & 0x00000002)>>1)
#define MSEC33_WR(src)                           (((u32)(src)<<1) & 0x00000002)
#define MSEC33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MSEC32   */
#define MSEC32_WIDTH                                                          1
#define MSEC32_SHIFT                                                          0
#define MSEC32_MASK                                                  0x00000001
#define MSEC32_RD(src)                                   (((src) & 0x00000001))
#define MSEC32_WR(src)                              (((u32)(src)) & 0x00000001)
#define MSEC32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MSEC_ERRHMask     */
/*    Mask Register Fields MSEC63Mask    */
#define MSEC63MASK_WIDTH                                                      1
#define MSEC63MASK_SHIFT                                                     31
#define MSEC63MASK_MASK                                              0x80000000
#define MSEC63MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MSEC63MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MSEC63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MSEC62Mask    */
#define MSEC62MASK_WIDTH                                                      1
#define MSEC62MASK_SHIFT                                                     30
#define MSEC62MASK_MASK                                              0x40000000
#define MSEC62MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MSEC62MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MSEC62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MSEC61Mask    */
#define MSEC61MASK_WIDTH                                                      1
#define MSEC61MASK_SHIFT                                                     29
#define MSEC61MASK_MASK                                              0x20000000
#define MSEC61MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MSEC61MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MSEC61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MSEC60Mask    */
#define MSEC60MASK_WIDTH                                                      1
#define MSEC60MASK_SHIFT                                                     28
#define MSEC60MASK_MASK                                              0x10000000
#define MSEC60MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MSEC60MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MSEC60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MSEC59Mask    */
#define MSEC59MASK_WIDTH                                                      1
#define MSEC59MASK_SHIFT                                                     27
#define MSEC59MASK_MASK                                              0x08000000
#define MSEC59MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MSEC59MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MSEC59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MSEC58Mask    */
#define MSEC58MASK_WIDTH                                                      1
#define MSEC58MASK_SHIFT                                                     26
#define MSEC58MASK_MASK                                              0x04000000
#define MSEC58MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MSEC58MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MSEC58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MSEC57Mask    */
#define MSEC57MASK_WIDTH                                                      1
#define MSEC57MASK_SHIFT                                                     25
#define MSEC57MASK_MASK                                              0x02000000
#define MSEC57MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MSEC57MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MSEC57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MSEC56Mask    */
#define MSEC56MASK_WIDTH                                                      1
#define MSEC56MASK_SHIFT                                                     24
#define MSEC56MASK_MASK                                              0x01000000
#define MSEC56MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MSEC56MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MSEC56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MSEC55Mask    */
#define MSEC55MASK_WIDTH                                                      1
#define MSEC55MASK_SHIFT                                                     23
#define MSEC55MASK_MASK                                              0x00800000
#define MSEC55MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MSEC55MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MSEC55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MSEC54Mask    */
#define MSEC54MASK_WIDTH                                                      1
#define MSEC54MASK_SHIFT                                                     22
#define MSEC54MASK_MASK                                              0x00400000
#define MSEC54MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MSEC54MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MSEC54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MSEC53Mask    */
#define MSEC53MASK_WIDTH                                                      1
#define MSEC53MASK_SHIFT                                                     21
#define MSEC53MASK_MASK                                              0x00200000
#define MSEC53MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MSEC53MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MSEC53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MSEC52Mask    */
#define MSEC52MASK_WIDTH                                                      1
#define MSEC52MASK_SHIFT                                                     20
#define MSEC52MASK_MASK                                              0x00100000
#define MSEC52MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MSEC52MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MSEC52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MSEC51Mask    */
#define MSEC51MASK_WIDTH                                                      1
#define MSEC51MASK_SHIFT                                                     19
#define MSEC51MASK_MASK                                              0x00080000
#define MSEC51MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MSEC51MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MSEC51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MSEC50Mask    */
#define MSEC50MASK_WIDTH                                                      1
#define MSEC50MASK_SHIFT                                                     18
#define MSEC50MASK_MASK                                              0x00040000
#define MSEC50MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MSEC50MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MSEC50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MSEC49Mask    */
#define MSEC49MASK_WIDTH                                                      1
#define MSEC49MASK_SHIFT                                                     17
#define MSEC49MASK_MASK                                              0x00020000
#define MSEC49MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MSEC49MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MSEC49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MSEC48Mask    */
#define MSEC48MASK_WIDTH                                                      1
#define MSEC48MASK_SHIFT                                                     16
#define MSEC48MASK_MASK                                              0x00010000
#define MSEC48MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MSEC48MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MSEC48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MSEC47Mask    */
#define MSEC47MASK_WIDTH                                                      1
#define MSEC47MASK_SHIFT                                                     15
#define MSEC47MASK_MASK                                              0x00008000
#define MSEC47MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MSEC47MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MSEC47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MSEC46Mask    */
#define MSEC46MASK_WIDTH                                                      1
#define MSEC46MASK_SHIFT                                                     14
#define MSEC46MASK_MASK                                              0x00004000
#define MSEC46MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MSEC46MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MSEC46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MSEC45Mask    */
#define MSEC45MASK_WIDTH                                                      1
#define MSEC45MASK_SHIFT                                                     13
#define MSEC45MASK_MASK                                              0x00002000
#define MSEC45MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MSEC45MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MSEC45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MSEC44Mask    */
#define MSEC44MASK_WIDTH                                                      1
#define MSEC44MASK_SHIFT                                                     12
#define MSEC44MASK_MASK                                              0x00001000
#define MSEC44MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MSEC44MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSEC44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MSEC43Mask    */
#define MSEC43MASK_WIDTH                                                      1
#define MSEC43MASK_SHIFT                                                     11
#define MSEC43MASK_MASK                                              0x00000800
#define MSEC43MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MSEC43MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MSEC43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MSEC42Mask    */
#define MSEC42MASK_WIDTH                                                      1
#define MSEC42MASK_SHIFT                                                     10
#define MSEC42MASK_MASK                                              0x00000400
#define MSEC42MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MSEC42MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MSEC42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MSEC41Mask    */
#define MSEC41MASK_WIDTH                                                      1
#define MSEC41MASK_SHIFT                                                      9
#define MSEC41MASK_MASK                                              0x00000200
#define MSEC41MASK_RD(src)                            (((src) & 0x00000200)>>9)
#define MSEC41MASK_WR(src)                       (((u32)(src)<<9) & 0x00000200)
#define MSEC41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSEC40Mask    */
#define MSEC40MASK_WIDTH                                                      1
#define MSEC40MASK_SHIFT                                                      8
#define MSEC40MASK_MASK                                              0x00000100
#define MSEC40MASK_RD(src)                            (((src) & 0x00000100)>>8)
#define MSEC40MASK_WR(src)                       (((u32)(src)<<8) & 0x00000100)
#define MSEC40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MSEC39Mask    */
#define MSEC39MASK_WIDTH                                                      1
#define MSEC39MASK_SHIFT                                                      7
#define MSEC39MASK_MASK                                              0x00000080
#define MSEC39MASK_RD(src)                            (((src) & 0x00000080)>>7)
#define MSEC39MASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define MSEC39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MSEC38Mask    */
#define MSEC38MASK_WIDTH                                                      1
#define MSEC38MASK_SHIFT                                                      6
#define MSEC38MASK_MASK                                              0x00000040
#define MSEC38MASK_RD(src)                            (((src) & 0x00000040)>>6)
#define MSEC38MASK_WR(src)                       (((u32)(src)<<6) & 0x00000040)
#define MSEC38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MSEC37Mask    */
#define MSEC37MASK_WIDTH                                                      1
#define MSEC37MASK_SHIFT                                                      5
#define MSEC37MASK_MASK                                              0x00000020
#define MSEC37MASK_RD(src)                            (((src) & 0x00000020)>>5)
#define MSEC37MASK_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define MSEC37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MSEC36Mask    */
#define MSEC36MASK_WIDTH                                                      1
#define MSEC36MASK_SHIFT                                                      4
#define MSEC36MASK_MASK                                              0x00000010
#define MSEC36MASK_RD(src)                            (((src) & 0x00000010)>>4)
#define MSEC36MASK_WR(src)                       (((u32)(src)<<4) & 0x00000010)
#define MSEC36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MSEC35Mask    */
#define MSEC35MASK_WIDTH                                                      1
#define MSEC35MASK_SHIFT                                                      3
#define MSEC35MASK_MASK                                              0x00000008
#define MSEC35MASK_RD(src)                            (((src) & 0x00000008)>>3)
#define MSEC35MASK_WR(src)                       (((u32)(src)<<3) & 0x00000008)
#define MSEC35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MSEC34Mask    */
#define MSEC34MASK_WIDTH                                                      1
#define MSEC34MASK_SHIFT                                                      2
#define MSEC34MASK_MASK                                              0x00000004
#define MSEC34MASK_RD(src)                            (((src) & 0x00000004)>>2)
#define MSEC34MASK_WR(src)                       (((u32)(src)<<2) & 0x00000004)
#define MSEC34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSEC33Mask    */
#define MSEC33MASK_WIDTH                                                      1
#define MSEC33MASK_SHIFT                                                      1
#define MSEC33MASK_MASK                                              0x00000002
#define MSEC33MASK_RD(src)                            (((src) & 0x00000002)>>1)
#define MSEC33MASK_WR(src)                       (((u32)(src)<<1) & 0x00000002)
#define MSEC33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MSEC32Mask    */
#define MSEC32MASK_WIDTH                                                      1
#define MSEC32MASK_SHIFT                                                      0
#define MSEC32MASK_MASK                                              0x00000001
#define MSEC32MASK_RD(src)                               (((src) & 0x00000001))
#define MSEC32MASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define MSEC32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRL  */
/*       Fields DED31    */
#define DED31_WIDTH                                                           1
#define DED31_SHIFT                                                          31
#define DED31_MASK                                                   0x80000000
#define DED31_RD(src)                                (((src) & 0x80000000)>>31)
#define DED31_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define DED31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields DED30    */
#define DED30_WIDTH                                                           1
#define DED30_SHIFT                                                          30
#define DED30_MASK                                                   0x40000000
#define DED30_RD(src)                                (((src) & 0x40000000)>>30)
#define DED30_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define DED30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields DED29    */
#define DED29_WIDTH                                                           1
#define DED29_SHIFT                                                          29
#define DED29_MASK                                                   0x20000000
#define DED29_RD(src)                                (((src) & 0x20000000)>>29)
#define DED29_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define DED29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields DED28    */
#define DED28_WIDTH                                                           1
#define DED28_SHIFT                                                          28
#define DED28_MASK                                                   0x10000000
#define DED28_RD(src)                                (((src) & 0x10000000)>>28)
#define DED28_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define DED28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields DED27    */
#define DED27_WIDTH                                                           1
#define DED27_SHIFT                                                          27
#define DED27_MASK                                                   0x08000000
#define DED27_RD(src)                                (((src) & 0x08000000)>>27)
#define DED27_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define DED27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields DED26    */
#define DED26_WIDTH                                                           1
#define DED26_SHIFT                                                          26
#define DED26_MASK                                                   0x04000000
#define DED26_RD(src)                                (((src) & 0x04000000)>>26)
#define DED26_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define DED26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DED25    */
#define DED25_WIDTH                                                           1
#define DED25_SHIFT                                                          25
#define DED25_MASK                                                   0x02000000
#define DED25_RD(src)                                (((src) & 0x02000000)>>25)
#define DED25_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DED25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields DED24    */
#define DED24_WIDTH                                                           1
#define DED24_SHIFT                                                          24
#define DED24_MASK                                                   0x01000000
#define DED24_RD(src)                                (((src) & 0x01000000)>>24)
#define DED24_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define DED24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields DED23    */
#define DED23_WIDTH                                                           1
#define DED23_SHIFT                                                          23
#define DED23_MASK                                                   0x00800000
#define DED23_RD(src)                                (((src) & 0x00800000)>>23)
#define DED23_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define DED23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields DED22    */
#define DED22_WIDTH                                                           1
#define DED22_SHIFT                                                          22
#define DED22_MASK                                                   0x00400000
#define DED22_RD(src)                                (((src) & 0x00400000)>>22)
#define DED22_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define DED22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DED21    */
#define DED21_WIDTH                                                           1
#define DED21_SHIFT                                                          21
#define DED21_MASK                                                   0x00200000
#define DED21_RD(src)                                (((src) & 0x00200000)>>21)
#define DED21_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define DED21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields DED20    */
#define DED20_WIDTH                                                           1
#define DED20_SHIFT                                                          20
#define DED20_MASK                                                   0x00100000
#define DED20_RD(src)                                (((src) & 0x00100000)>>20)
#define DED20_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define DED20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields DED19    */
#define DED19_WIDTH                                                           1
#define DED19_SHIFT                                                          19
#define DED19_MASK                                                   0x00080000
#define DED19_RD(src)                                (((src) & 0x00080000)>>19)
#define DED19_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define DED19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields DED18    */
#define DED18_WIDTH                                                           1
#define DED18_SHIFT                                                          18
#define DED18_MASK                                                   0x00040000
#define DED18_RD(src)                                (((src) & 0x00040000)>>18)
#define DED18_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define DED18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields DED17    */
#define DED17_WIDTH                                                           1
#define DED17_SHIFT                                                          17
#define DED17_MASK                                                   0x00020000
#define DED17_RD(src)                                (((src) & 0x00020000)>>17)
#define DED17_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define DED17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields DED16    */
#define DED16_WIDTH                                                           1
#define DED16_SHIFT                                                          16
#define DED16_MASK                                                   0x00010000
#define DED16_RD(src)                                (((src) & 0x00010000)>>16)
#define DED16_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define DED16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields DED15    */
#define DED15_WIDTH                                                           1
#define DED15_SHIFT                                                          15
#define DED15_MASK                                                   0x00008000
#define DED15_RD(src)                                (((src) & 0x00008000)>>15)
#define DED15_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define DED15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields DED14    */
#define DED14_WIDTH                                                           1
#define DED14_SHIFT                                                          14
#define DED14_MASK                                                   0x00004000
#define DED14_RD(src)                                (((src) & 0x00004000)>>14)
#define DED14_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define DED14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields DED13    */
#define DED13_WIDTH                                                           1
#define DED13_SHIFT                                                          13
#define DED13_MASK                                                   0x00002000
#define DED13_RD(src)                                (((src) & 0x00002000)>>13)
#define DED13_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define DED13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields DED12    */
#define DED12_WIDTH                                                           1
#define DED12_SHIFT                                                          12
#define DED12_MASK                                                   0x00001000
#define DED12_RD(src)                                (((src) & 0x00001000)>>12)
#define DED12_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define DED12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields DED11    */
#define DED11_WIDTH                                                           1
#define DED11_SHIFT                                                          11
#define DED11_MASK                                                   0x00000800
#define DED11_RD(src)                                (((src) & 0x00000800)>>11)
#define DED11_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define DED11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields DED10    */
#define DED10_WIDTH                                                           1
#define DED10_SHIFT                                                          10
#define DED10_MASK                                                   0x00000400
#define DED10_RD(src)                                (((src) & 0x00000400)>>10)
#define DED10_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define DED10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields DED9     */
#define DED9_WIDTH                                                            1
#define DED9_SHIFT                                                            9
#define DED9_MASK                                                    0x00000200
#define DED9_RD(src)                                  (((src) & 0x00000200)>>9)
#define DED9_WR(src)                             (((u32)(src)<<9) & 0x00000200)
#define DED9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields DED8     */
#define DED8_WIDTH                                                            1
#define DED8_SHIFT                                                            8
#define DED8_MASK                                                    0x00000100
#define DED8_RD(src)                                  (((src) & 0x00000100)>>8)
#define DED8_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define DED8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields DED7     */
#define DED7_WIDTH                                                            1
#define DED7_SHIFT                                                            7
#define DED7_MASK                                                    0x00000080
#define DED7_RD(src)                                  (((src) & 0x00000080)>>7)
#define DED7_WR(src)                             (((u32)(src)<<7) & 0x00000080)
#define DED7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields DED6     */
#define DED6_WIDTH                                                            1
#define DED6_SHIFT                                                            6
#define DED6_MASK                                                    0x00000040
#define DED6_RD(src)                                  (((src) & 0x00000040)>>6)
#define DED6_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define DED6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DED5     */
#define DED5_WIDTH                                                            1
#define DED5_SHIFT                                                            5
#define DED5_MASK                                                    0x00000020
#define DED5_RD(src)                                  (((src) & 0x00000020)>>5)
#define DED5_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DED5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields DED4     */
#define DED4_WIDTH                                                            1
#define DED4_SHIFT                                                            4
#define DED4_MASK                                                    0x00000010
#define DED4_RD(src)                                  (((src) & 0x00000010)>>4)
#define DED4_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define DED4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields DED3     */
#define DED3_WIDTH                                                            1
#define DED3_SHIFT                                                            3
#define DED3_MASK                                                    0x00000008
#define DED3_RD(src)                                  (((src) & 0x00000008)>>3)
#define DED3_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define DED3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED2     */
#define DED2_WIDTH                                                            1
#define DED2_SHIFT                                                            2
#define DED2_MASK                                                    0x00000004
#define DED2_RD(src)                                  (((src) & 0x00000004)>>2)
#define DED2_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DED2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DED1     */
#define DED1_WIDTH                                                            1
#define DED1_SHIFT                                                            1
#define DED1_MASK                                                    0x00000002
#define DED1_RD(src)                                  (((src) & 0x00000002)>>1)
#define DED1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DED1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DED0     */
#define DED0_WIDTH                                                            1
#define DED0_SHIFT                                                            0
#define DED0_MASK                                                    0x00000001
#define DED0_RD(src)                                     (((src) & 0x00000001))
#define DED0_WR(src)                                (((u32)(src)) & 0x00000001)
#define DED0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRLMask      */
/*    Mask Register Fields DED31Mask    */
#define DED31MASK_WIDTH                                                       1
#define DED31MASK_SHIFT                                                      31
#define DED31MASK_MASK                                               0x80000000
#define DED31MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define DED31MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define DED31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields DED30Mask    */
#define DED30MASK_WIDTH                                                       1
#define DED30MASK_SHIFT                                                      30
#define DED30MASK_MASK                                               0x40000000
#define DED30MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define DED30MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define DED30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields DED29Mask    */
#define DED29MASK_WIDTH                                                       1
#define DED29MASK_SHIFT                                                      29
#define DED29MASK_MASK                                               0x20000000
#define DED29MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define DED29MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define DED29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields DED28Mask    */
#define DED28MASK_WIDTH                                                       1
#define DED28MASK_SHIFT                                                      28
#define DED28MASK_MASK                                               0x10000000
#define DED28MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define DED28MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define DED28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields DED27Mask    */
#define DED27MASK_WIDTH                                                       1
#define DED27MASK_SHIFT                                                      27
#define DED27MASK_MASK                                               0x08000000
#define DED27MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define DED27MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define DED27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields DED26Mask    */
#define DED26MASK_WIDTH                                                       1
#define DED26MASK_SHIFT                                                      26
#define DED26MASK_MASK                                               0x04000000
#define DED26MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define DED26MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define DED26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields DED25Mask    */
#define DED25MASK_WIDTH                                                       1
#define DED25MASK_SHIFT                                                      25
#define DED25MASK_MASK                                               0x02000000
#define DED25MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define DED25MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define DED25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields DED24Mask    */
#define DED24MASK_WIDTH                                                       1
#define DED24MASK_SHIFT                                                      24
#define DED24MASK_MASK                                               0x01000000
#define DED24MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define DED24MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define DED24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields DED23Mask    */
#define DED23MASK_WIDTH                                                       1
#define DED23MASK_SHIFT                                                      23
#define DED23MASK_MASK                                               0x00800000
#define DED23MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define DED23MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define DED23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields DED22Mask    */
#define DED22MASK_WIDTH                                                       1
#define DED22MASK_SHIFT                                                      22
#define DED22MASK_MASK                                               0x00400000
#define DED22MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define DED22MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define DED22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields DED21Mask    */
#define DED21MASK_WIDTH                                                       1
#define DED21MASK_SHIFT                                                      21
#define DED21MASK_MASK                                               0x00200000
#define DED21MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define DED21MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define DED21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields DED20Mask    */
#define DED20MASK_WIDTH                                                       1
#define DED20MASK_SHIFT                                                      20
#define DED20MASK_MASK                                               0x00100000
#define DED20MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define DED20MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define DED20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields DED19Mask    */
#define DED19MASK_WIDTH                                                       1
#define DED19MASK_SHIFT                                                      19
#define DED19MASK_MASK                                               0x00080000
#define DED19MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define DED19MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define DED19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields DED18Mask    */
#define DED18MASK_WIDTH                                                       1
#define DED18MASK_SHIFT                                                      18
#define DED18MASK_MASK                                               0x00040000
#define DED18MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define DED18MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define DED18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields DED17Mask    */
#define DED17MASK_WIDTH                                                       1
#define DED17MASK_SHIFT                                                      17
#define DED17MASK_MASK                                               0x00020000
#define DED17MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define DED17MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define DED17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields DED16Mask    */
#define DED16MASK_WIDTH                                                       1
#define DED16MASK_SHIFT                                                      16
#define DED16MASK_MASK                                               0x00010000
#define DED16MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define DED16MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define DED16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields DED15Mask    */
#define DED15MASK_WIDTH                                                       1
#define DED15MASK_SHIFT                                                      15
#define DED15MASK_MASK                                               0x00008000
#define DED15MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define DED15MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define DED15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields DED14Mask    */
#define DED14MASK_WIDTH                                                       1
#define DED14MASK_SHIFT                                                      14
#define DED14MASK_MASK                                               0x00004000
#define DED14MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define DED14MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define DED14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields DED13Mask    */
#define DED13MASK_WIDTH                                                       1
#define DED13MASK_SHIFT                                                      13
#define DED13MASK_MASK                                               0x00002000
#define DED13MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define DED13MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define DED13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields DED12Mask    */
#define DED12MASK_WIDTH                                                       1
#define DED12MASK_SHIFT                                                      12
#define DED12MASK_MASK                                               0x00001000
#define DED12MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define DED12MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define DED12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields DED11Mask    */
#define DED11MASK_WIDTH                                                       1
#define DED11MASK_SHIFT                                                      11
#define DED11MASK_MASK                                               0x00000800
#define DED11MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define DED11MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define DED11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields DED10Mask    */
#define DED10MASK_WIDTH                                                       1
#define DED10MASK_SHIFT                                                      10
#define DED10MASK_MASK                                               0x00000400
#define DED10MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define DED10MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define DED10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields DED9Mask    */
#define DED9MASK_WIDTH                                                        1
#define DED9MASK_SHIFT                                                        9
#define DED9MASK_MASK                                                0x00000200
#define DED9MASK_RD(src)                              (((src) & 0x00000200)>>9)
#define DED9MASK_WR(src)                         (((u32)(src)<<9) & 0x00000200)
#define DED9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields DED8Mask    */
#define DED8MASK_WIDTH                                                        1
#define DED8MASK_SHIFT                                                        8
#define DED8MASK_MASK                                                0x00000100
#define DED8MASK_RD(src)                              (((src) & 0x00000100)>>8)
#define DED8MASK_WR(src)                         (((u32)(src)<<8) & 0x00000100)
#define DED8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields DED7Mask    */
#define DED7MASK_WIDTH                                                        1
#define DED7MASK_SHIFT                                                        7
#define DED7MASK_MASK                                                0x00000080
#define DED7MASK_RD(src)                              (((src) & 0x00000080)>>7)
#define DED7MASK_WR(src)                         (((u32)(src)<<7) & 0x00000080)
#define DED7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields DED6Mask    */
#define DED6MASK_WIDTH                                                        1
#define DED6MASK_SHIFT                                                        6
#define DED6MASK_MASK                                                0x00000040
#define DED6MASK_RD(src)                              (((src) & 0x00000040)>>6)
#define DED6MASK_WR(src)                         (((u32)(src)<<6) & 0x00000040)
#define DED6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields DED5Mask    */
#define DED5MASK_WIDTH                                                        1
#define DED5MASK_SHIFT                                                        5
#define DED5MASK_MASK                                                0x00000020
#define DED5MASK_RD(src)                              (((src) & 0x00000020)>>5)
#define DED5MASK_WR(src)                         (((u32)(src)<<5) & 0x00000020)
#define DED5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields DED4Mask    */
#define DED4MASK_WIDTH                                                        1
#define DED4MASK_SHIFT                                                        4
#define DED4MASK_MASK                                                0x00000010
#define DED4MASK_RD(src)                              (((src) & 0x00000010)>>4)
#define DED4MASK_WR(src)                         (((u32)(src)<<4) & 0x00000010)
#define DED4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields DED3Mask    */
#define DED3MASK_WIDTH                                                        1
#define DED3MASK_SHIFT                                                        3
#define DED3MASK_MASK                                                0x00000008
#define DED3MASK_RD(src)                              (((src) & 0x00000008)>>3)
#define DED3MASK_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define DED3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields DED2Mask    */
#define DED2MASK_WIDTH                                                        1
#define DED2MASK_SHIFT                                                        2
#define DED2MASK_MASK                                                0x00000004
#define DED2MASK_RD(src)                              (((src) & 0x00000004)>>2)
#define DED2MASK_WR(src)                         (((u32)(src)<<2) & 0x00000004)
#define DED2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields DED1Mask    */
#define DED1MASK_WIDTH                                                        1
#define DED1MASK_SHIFT                                                        1
#define DED1MASK_MASK                                                0x00000002
#define DED1MASK_RD(src)                              (((src) & 0x00000002)>>1)
#define DED1MASK_WR(src)                         (((u32)(src)<<1) & 0x00000002)
#define DED1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields DED0Mask    */
#define DED0MASK_WIDTH                                                        1
#define DED0MASK_SHIFT                                                        0
#define DED0MASK_MASK                                                0x00000001
#define DED0MASK_RD(src)                                 (((src) & 0x00000001))
#define DED0MASK_WR(src)                            (((u32)(src)) & 0x00000001)
#define DED0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRH  */
/*       Fields DED63    */
#define DED63_WIDTH                                                           1
#define DED63_SHIFT                                                          31
#define DED63_MASK                                                   0x80000000
#define DED63_RD(src)                                (((src) & 0x80000000)>>31)
#define DED63_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define DED63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields DED62    */
#define DED62_WIDTH                                                           1
#define DED62_SHIFT                                                          30
#define DED62_MASK                                                   0x40000000
#define DED62_RD(src)                                (((src) & 0x40000000)>>30)
#define DED62_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define DED62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields DED61    */
#define DED61_WIDTH                                                           1
#define DED61_SHIFT                                                          29
#define DED61_MASK                                                   0x20000000
#define DED61_RD(src)                                (((src) & 0x20000000)>>29)
#define DED61_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define DED61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields DED60    */
#define DED60_WIDTH                                                           1
#define DED60_SHIFT                                                          28
#define DED60_MASK                                                   0x10000000
#define DED60_RD(src)                                (((src) & 0x10000000)>>28)
#define DED60_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define DED60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields DED59    */
#define DED59_WIDTH                                                           1
#define DED59_SHIFT                                                          27
#define DED59_MASK                                                   0x08000000
#define DED59_RD(src)                                (((src) & 0x08000000)>>27)
#define DED59_WR(src)                           (((u32)(src)<<27) & 0x08000000)
#define DED59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields DED58    */
#define DED58_WIDTH                                                           1
#define DED58_SHIFT                                                          26
#define DED58_MASK                                                   0x04000000
#define DED58_RD(src)                                (((src) & 0x04000000)>>26)
#define DED58_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define DED58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DED57    */
#define DED57_WIDTH                                                           1
#define DED57_SHIFT                                                          25
#define DED57_MASK                                                   0x02000000
#define DED57_RD(src)                                (((src) & 0x02000000)>>25)
#define DED57_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DED57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields DED56    */
#define DED56_WIDTH                                                           1
#define DED56_SHIFT                                                          24
#define DED56_MASK                                                   0x01000000
#define DED56_RD(src)                                (((src) & 0x01000000)>>24)
#define DED56_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define DED56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields DED55    */
#define DED55_WIDTH                                                           1
#define DED55_SHIFT                                                          23
#define DED55_MASK                                                   0x00800000
#define DED55_RD(src)                                (((src) & 0x00800000)>>23)
#define DED55_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define DED55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields DED54    */
#define DED54_WIDTH                                                           1
#define DED54_SHIFT                                                          22
#define DED54_MASK                                                   0x00400000
#define DED54_RD(src)                                (((src) & 0x00400000)>>22)
#define DED54_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define DED54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DED53    */
#define DED53_WIDTH                                                           1
#define DED53_SHIFT                                                          21
#define DED53_MASK                                                   0x00200000
#define DED53_RD(src)                                (((src) & 0x00200000)>>21)
#define DED53_WR(src)                           (((u32)(src)<<21) & 0x00200000)
#define DED53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields DED52    */
#define DED52_WIDTH                                                           1
#define DED52_SHIFT                                                          20
#define DED52_MASK                                                   0x00100000
#define DED52_RD(src)                                (((src) & 0x00100000)>>20)
#define DED52_WR(src)                           (((u32)(src)<<20) & 0x00100000)
#define DED52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields DED51    */
#define DED51_WIDTH                                                           1
#define DED51_SHIFT                                                          19
#define DED51_MASK                                                   0x00080000
#define DED51_RD(src)                                (((src) & 0x00080000)>>19)
#define DED51_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define DED51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields DED50    */
#define DED50_WIDTH                                                           1
#define DED50_SHIFT                                                          18
#define DED50_MASK                                                   0x00040000
#define DED50_RD(src)                                (((src) & 0x00040000)>>18)
#define DED50_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define DED50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields DED49    */
#define DED49_WIDTH                                                           1
#define DED49_SHIFT                                                          17
#define DED49_MASK                                                   0x00020000
#define DED49_RD(src)                                (((src) & 0x00020000)>>17)
#define DED49_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define DED49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields DED48    */
#define DED48_WIDTH                                                           1
#define DED48_SHIFT                                                          16
#define DED48_MASK                                                   0x00010000
#define DED48_RD(src)                                (((src) & 0x00010000)>>16)
#define DED48_WR(src)                           (((u32)(src)<<16) & 0x00010000)
#define DED48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields DED47    */
#define DED47_WIDTH                                                           1
#define DED47_SHIFT                                                          15
#define DED47_MASK                                                   0x00008000
#define DED47_RD(src)                                (((src) & 0x00008000)>>15)
#define DED47_WR(src)                           (((u32)(src)<<15) & 0x00008000)
#define DED47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields DED46    */
#define DED46_WIDTH                                                           1
#define DED46_SHIFT                                                          14
#define DED46_MASK                                                   0x00004000
#define DED46_RD(src)                                (((src) & 0x00004000)>>14)
#define DED46_WR(src)                           (((u32)(src)<<14) & 0x00004000)
#define DED46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields DED45    */
#define DED45_WIDTH                                                           1
#define DED45_SHIFT                                                          13
#define DED45_MASK                                                   0x00002000
#define DED45_RD(src)                                (((src) & 0x00002000)>>13)
#define DED45_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define DED45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields DED44    */
#define DED44_WIDTH                                                           1
#define DED44_SHIFT                                                          12
#define DED44_MASK                                                   0x00001000
#define DED44_RD(src)                                (((src) & 0x00001000)>>12)
#define DED44_WR(src)                           (((u32)(src)<<12) & 0x00001000)
#define DED44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields DED43    */
#define DED43_WIDTH                                                           1
#define DED43_SHIFT                                                          11
#define DED43_MASK                                                   0x00000800
#define DED43_RD(src)                                (((src) & 0x00000800)>>11)
#define DED43_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define DED43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields DED42    */
#define DED42_WIDTH                                                           1
#define DED42_SHIFT                                                          10
#define DED42_MASK                                                   0x00000400
#define DED42_RD(src)                                (((src) & 0x00000400)>>10)
#define DED42_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define DED42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields DED41    */
#define DED41_WIDTH                                                           1
#define DED41_SHIFT                                                           9
#define DED41_MASK                                                   0x00000200
#define DED41_RD(src)                                 (((src) & 0x00000200)>>9)
#define DED41_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define DED41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields DED40    */
#define DED40_WIDTH                                                           1
#define DED40_SHIFT                                                           8
#define DED40_MASK                                                   0x00000100
#define DED40_RD(src)                                 (((src) & 0x00000100)>>8)
#define DED40_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define DED40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields DED39    */
#define DED39_WIDTH                                                           1
#define DED39_SHIFT                                                           7
#define DED39_MASK                                                   0x00000080
#define DED39_RD(src)                                 (((src) & 0x00000080)>>7)
#define DED39_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DED39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields DED38    */
#define DED38_WIDTH                                                           1
#define DED38_SHIFT                                                           6
#define DED38_MASK                                                   0x00000040
#define DED38_RD(src)                                 (((src) & 0x00000040)>>6)
#define DED38_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define DED38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DED37    */
#define DED37_WIDTH                                                           1
#define DED37_SHIFT                                                           5
#define DED37_MASK                                                   0x00000020
#define DED37_RD(src)                                 (((src) & 0x00000020)>>5)
#define DED37_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define DED37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields DED36    */
#define DED36_WIDTH                                                           1
#define DED36_SHIFT                                                           4
#define DED36_MASK                                                   0x00000010
#define DED36_RD(src)                                 (((src) & 0x00000010)>>4)
#define DED36_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define DED36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields DED35    */
#define DED35_WIDTH                                                           1
#define DED35_SHIFT                                                           3
#define DED35_MASK                                                   0x00000008
#define DED35_RD(src)                                 (((src) & 0x00000008)>>3)
#define DED35_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define DED35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DED34    */
#define DED34_WIDTH                                                           1
#define DED34_SHIFT                                                           2
#define DED34_MASK                                                   0x00000004
#define DED34_RD(src)                                 (((src) & 0x00000004)>>2)
#define DED34_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define DED34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DED33    */
#define DED33_WIDTH                                                           1
#define DED33_SHIFT                                                           1
#define DED33_MASK                                                   0x00000002
#define DED33_RD(src)                                 (((src) & 0x00000002)>>1)
#define DED33_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define DED33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DED32    */
#define DED32_WIDTH                                                           1
#define DED32_SHIFT                                                           0
#define DED32_MASK                                                   0x00000001
#define DED32_RD(src)                                    (((src) & 0x00000001))
#define DED32_WR(src)                               (((u32)(src)) & 0x00000001)
#define DED32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_DED_ERRHMask      */
/*    Mask Register Fields DED63Mask    */
#define DED63MASK_WIDTH                                                       1
#define DED63MASK_SHIFT                                                      31
#define DED63MASK_MASK                                               0x80000000
#define DED63MASK_RD(src)                            (((src) & 0x80000000)>>31)
#define DED63MASK_WR(src)                       (((u32)(src)<<31) & 0x80000000)
#define DED63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields DED62Mask    */
#define DED62MASK_WIDTH                                                       1
#define DED62MASK_SHIFT                                                      30
#define DED62MASK_MASK                                               0x40000000
#define DED62MASK_RD(src)                            (((src) & 0x40000000)>>30)
#define DED62MASK_WR(src)                       (((u32)(src)<<30) & 0x40000000)
#define DED62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields DED61Mask    */
#define DED61MASK_WIDTH                                                       1
#define DED61MASK_SHIFT                                                      29
#define DED61MASK_MASK                                               0x20000000
#define DED61MASK_RD(src)                            (((src) & 0x20000000)>>29)
#define DED61MASK_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define DED61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields DED60Mask    */
#define DED60MASK_WIDTH                                                       1
#define DED60MASK_SHIFT                                                      28
#define DED60MASK_MASK                                               0x10000000
#define DED60MASK_RD(src)                            (((src) & 0x10000000)>>28)
#define DED60MASK_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define DED60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields DED59Mask    */
#define DED59MASK_WIDTH                                                       1
#define DED59MASK_SHIFT                                                      27
#define DED59MASK_MASK                                               0x08000000
#define DED59MASK_RD(src)                            (((src) & 0x08000000)>>27)
#define DED59MASK_WR(src)                       (((u32)(src)<<27) & 0x08000000)
#define DED59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields DED58Mask    */
#define DED58MASK_WIDTH                                                       1
#define DED58MASK_SHIFT                                                      26
#define DED58MASK_MASK                                               0x04000000
#define DED58MASK_RD(src)                            (((src) & 0x04000000)>>26)
#define DED58MASK_WR(src)                       (((u32)(src)<<26) & 0x04000000)
#define DED58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields DED57Mask    */
#define DED57MASK_WIDTH                                                       1
#define DED57MASK_SHIFT                                                      25
#define DED57MASK_MASK                                               0x02000000
#define DED57MASK_RD(src)                            (((src) & 0x02000000)>>25)
#define DED57MASK_WR(src)                       (((u32)(src)<<25) & 0x02000000)
#define DED57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields DED56Mask    */
#define DED56MASK_WIDTH                                                       1
#define DED56MASK_SHIFT                                                      24
#define DED56MASK_MASK                                               0x01000000
#define DED56MASK_RD(src)                            (((src) & 0x01000000)>>24)
#define DED56MASK_WR(src)                       (((u32)(src)<<24) & 0x01000000)
#define DED56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields DED55Mask    */
#define DED55MASK_WIDTH                                                       1
#define DED55MASK_SHIFT                                                      23
#define DED55MASK_MASK                                               0x00800000
#define DED55MASK_RD(src)                            (((src) & 0x00800000)>>23)
#define DED55MASK_WR(src)                       (((u32)(src)<<23) & 0x00800000)
#define DED55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields DED54Mask    */
#define DED54MASK_WIDTH                                                       1
#define DED54MASK_SHIFT                                                      22
#define DED54MASK_MASK                                               0x00400000
#define DED54MASK_RD(src)                            (((src) & 0x00400000)>>22)
#define DED54MASK_WR(src)                       (((u32)(src)<<22) & 0x00400000)
#define DED54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields DED53Mask    */
#define DED53MASK_WIDTH                                                       1
#define DED53MASK_SHIFT                                                      21
#define DED53MASK_MASK                                               0x00200000
#define DED53MASK_RD(src)                            (((src) & 0x00200000)>>21)
#define DED53MASK_WR(src)                       (((u32)(src)<<21) & 0x00200000)
#define DED53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields DED52Mask    */
#define DED52MASK_WIDTH                                                       1
#define DED52MASK_SHIFT                                                      20
#define DED52MASK_MASK                                               0x00100000
#define DED52MASK_RD(src)                            (((src) & 0x00100000)>>20)
#define DED52MASK_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define DED52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields DED51Mask    */
#define DED51MASK_WIDTH                                                       1
#define DED51MASK_SHIFT                                                      19
#define DED51MASK_MASK                                               0x00080000
#define DED51MASK_RD(src)                            (((src) & 0x00080000)>>19)
#define DED51MASK_WR(src)                       (((u32)(src)<<19) & 0x00080000)
#define DED51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields DED50Mask    */
#define DED50MASK_WIDTH                                                       1
#define DED50MASK_SHIFT                                                      18
#define DED50MASK_MASK                                               0x00040000
#define DED50MASK_RD(src)                            (((src) & 0x00040000)>>18)
#define DED50MASK_WR(src)                       (((u32)(src)<<18) & 0x00040000)
#define DED50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields DED49Mask    */
#define DED49MASK_WIDTH                                                       1
#define DED49MASK_SHIFT                                                      17
#define DED49MASK_MASK                                               0x00020000
#define DED49MASK_RD(src)                            (((src) & 0x00020000)>>17)
#define DED49MASK_WR(src)                       (((u32)(src)<<17) & 0x00020000)
#define DED49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields DED48Mask    */
#define DED48MASK_WIDTH                                                       1
#define DED48MASK_SHIFT                                                      16
#define DED48MASK_MASK                                               0x00010000
#define DED48MASK_RD(src)                            (((src) & 0x00010000)>>16)
#define DED48MASK_WR(src)                       (((u32)(src)<<16) & 0x00010000)
#define DED48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields DED47Mask    */
#define DED47MASK_WIDTH                                                       1
#define DED47MASK_SHIFT                                                      15
#define DED47MASK_MASK                                               0x00008000
#define DED47MASK_RD(src)                            (((src) & 0x00008000)>>15)
#define DED47MASK_WR(src)                       (((u32)(src)<<15) & 0x00008000)
#define DED47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields DED46Mask    */
#define DED46MASK_WIDTH                                                       1
#define DED46MASK_SHIFT                                                      14
#define DED46MASK_MASK                                               0x00004000
#define DED46MASK_RD(src)                            (((src) & 0x00004000)>>14)
#define DED46MASK_WR(src)                       (((u32)(src)<<14) & 0x00004000)
#define DED46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields DED45Mask    */
#define DED45MASK_WIDTH                                                       1
#define DED45MASK_SHIFT                                                      13
#define DED45MASK_MASK                                               0x00002000
#define DED45MASK_RD(src)                            (((src) & 0x00002000)>>13)
#define DED45MASK_WR(src)                       (((u32)(src)<<13) & 0x00002000)
#define DED45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields DED44Mask    */
#define DED44MASK_WIDTH                                                       1
#define DED44MASK_SHIFT                                                      12
#define DED44MASK_MASK                                               0x00001000
#define DED44MASK_RD(src)                            (((src) & 0x00001000)>>12)
#define DED44MASK_WR(src)                       (((u32)(src)<<12) & 0x00001000)
#define DED44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields DED43Mask    */
#define DED43MASK_WIDTH                                                       1
#define DED43MASK_SHIFT                                                      11
#define DED43MASK_MASK                                               0x00000800
#define DED43MASK_RD(src)                            (((src) & 0x00000800)>>11)
#define DED43MASK_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define DED43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields DED42Mask    */
#define DED42MASK_WIDTH                                                       1
#define DED42MASK_SHIFT                                                      10
#define DED42MASK_MASK                                               0x00000400
#define DED42MASK_RD(src)                            (((src) & 0x00000400)>>10)
#define DED42MASK_WR(src)                       (((u32)(src)<<10) & 0x00000400)
#define DED42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields DED41Mask    */
#define DED41MASK_WIDTH                                                       1
#define DED41MASK_SHIFT                                                       9
#define DED41MASK_MASK                                               0x00000200
#define DED41MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define DED41MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define DED41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields DED40Mask    */
#define DED40MASK_WIDTH                                                       1
#define DED40MASK_SHIFT                                                       8
#define DED40MASK_MASK                                               0x00000100
#define DED40MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define DED40MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define DED40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields DED39Mask    */
#define DED39MASK_WIDTH                                                       1
#define DED39MASK_SHIFT                                                       7
#define DED39MASK_MASK                                               0x00000080
#define DED39MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define DED39MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define DED39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields DED38Mask    */
#define DED38MASK_WIDTH                                                       1
#define DED38MASK_SHIFT                                                       6
#define DED38MASK_MASK                                               0x00000040
#define DED38MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define DED38MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define DED38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields DED37Mask    */
#define DED37MASK_WIDTH                                                       1
#define DED37MASK_SHIFT                                                       5
#define DED37MASK_MASK                                               0x00000020
#define DED37MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define DED37MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define DED37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields DED36Mask    */
#define DED36MASK_WIDTH                                                       1
#define DED36MASK_SHIFT                                                       4
#define DED36MASK_MASK                                               0x00000010
#define DED36MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define DED36MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define DED36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields DED35Mask    */
#define DED35MASK_WIDTH                                                       1
#define DED35MASK_SHIFT                                                       3
#define DED35MASK_MASK                                               0x00000008
#define DED35MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define DED35MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define DED35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields DED34Mask    */
#define DED34MASK_WIDTH                                                       1
#define DED34MASK_SHIFT                                                       2
#define DED34MASK_MASK                                               0x00000004
#define DED34MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define DED34MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define DED34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields DED33Mask    */
#define DED33MASK_WIDTH                                                       1
#define DED33MASK_SHIFT                                                       1
#define DED33MASK_MASK                                               0x00000002
#define DED33MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define DED33MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define DED33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields DED32Mask    */
#define DED32MASK_WIDTH                                                       1
#define DED32MASK_SHIFT                                                       0
#define DED32MASK_MASK                                               0x00000001
#define DED32MASK_RD(src)                                (((src) & 0x00000001))
#define DED32MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define DED32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRL */
/*       Fields MDED31   */
#define MDED31_WIDTH                                                          1
#define MDED31_SHIFT                                                         31
#define MDED31_MASK                                                  0x80000000
#define MDED31_RD(src)                               (((src) & 0x80000000)>>31)
#define MDED31_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MDED31_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MDED30   */
#define MDED30_WIDTH                                                          1
#define MDED30_SHIFT                                                         30
#define MDED30_MASK                                                  0x40000000
#define MDED30_RD(src)                               (((src) & 0x40000000)>>30)
#define MDED30_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MDED30_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MDED29   */
#define MDED29_WIDTH                                                          1
#define MDED29_SHIFT                                                         29
#define MDED29_MASK                                                  0x20000000
#define MDED29_RD(src)                               (((src) & 0x20000000)>>29)
#define MDED29_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MDED29_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MDED28   */
#define MDED28_WIDTH                                                          1
#define MDED28_SHIFT                                                         28
#define MDED28_MASK                                                  0x10000000
#define MDED28_RD(src)                               (((src) & 0x10000000)>>28)
#define MDED28_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MDED28_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MDED27   */
#define MDED27_WIDTH                                                          1
#define MDED27_SHIFT                                                         27
#define MDED27_MASK                                                  0x08000000
#define MDED27_RD(src)                               (((src) & 0x08000000)>>27)
#define MDED27_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MDED27_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MDED26   */
#define MDED26_WIDTH                                                          1
#define MDED26_SHIFT                                                         26
#define MDED26_MASK                                                  0x04000000
#define MDED26_RD(src)                               (((src) & 0x04000000)>>26)
#define MDED26_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MDED26_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MDED25   */
#define MDED25_WIDTH                                                          1
#define MDED25_SHIFT                                                         25
#define MDED25_MASK                                                  0x02000000
#define MDED25_RD(src)                               (((src) & 0x02000000)>>25)
#define MDED25_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MDED25_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MDED24   */
#define MDED24_WIDTH                                                          1
#define MDED24_SHIFT                                                         24
#define MDED24_MASK                                                  0x01000000
#define MDED24_RD(src)                               (((src) & 0x01000000)>>24)
#define MDED24_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MDED24_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MDED23   */
#define MDED23_WIDTH                                                          1
#define MDED23_SHIFT                                                         23
#define MDED23_MASK                                                  0x00800000
#define MDED23_RD(src)                               (((src) & 0x00800000)>>23)
#define MDED23_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MDED23_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MDED22   */
#define MDED22_WIDTH                                                          1
#define MDED22_SHIFT                                                         22
#define MDED22_MASK                                                  0x00400000
#define MDED22_RD(src)                               (((src) & 0x00400000)>>22)
#define MDED22_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MDED22_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MDED21   */
#define MDED21_WIDTH                                                          1
#define MDED21_SHIFT                                                         21
#define MDED21_MASK                                                  0x00200000
#define MDED21_RD(src)                               (((src) & 0x00200000)>>21)
#define MDED21_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MDED21_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MDED20   */
#define MDED20_WIDTH                                                          1
#define MDED20_SHIFT                                                         20
#define MDED20_MASK                                                  0x00100000
#define MDED20_RD(src)                               (((src) & 0x00100000)>>20)
#define MDED20_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MDED20_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MDED19   */
#define MDED19_WIDTH                                                          1
#define MDED19_SHIFT                                                         19
#define MDED19_MASK                                                  0x00080000
#define MDED19_RD(src)                               (((src) & 0x00080000)>>19)
#define MDED19_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MDED19_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MDED18   */
#define MDED18_WIDTH                                                          1
#define MDED18_SHIFT                                                         18
#define MDED18_MASK                                                  0x00040000
#define MDED18_RD(src)                               (((src) & 0x00040000)>>18)
#define MDED18_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MDED18_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MDED17   */
#define MDED17_WIDTH                                                          1
#define MDED17_SHIFT                                                         17
#define MDED17_MASK                                                  0x00020000
#define MDED17_RD(src)                               (((src) & 0x00020000)>>17)
#define MDED17_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MDED17_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MDED16   */
#define MDED16_WIDTH                                                          1
#define MDED16_SHIFT                                                         16
#define MDED16_MASK                                                  0x00010000
#define MDED16_RD(src)                               (((src) & 0x00010000)>>16)
#define MDED16_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MDED16_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MDED15   */
#define MDED15_WIDTH                                                          1
#define MDED15_SHIFT                                                         15
#define MDED15_MASK                                                  0x00008000
#define MDED15_RD(src)                               (((src) & 0x00008000)>>15)
#define MDED15_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MDED15_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MDED14   */
#define MDED14_WIDTH                                                          1
#define MDED14_SHIFT                                                         14
#define MDED14_MASK                                                  0x00004000
#define MDED14_RD(src)                               (((src) & 0x00004000)>>14)
#define MDED14_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MDED14_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MDED13   */
#define MDED13_WIDTH                                                          1
#define MDED13_SHIFT                                                         13
#define MDED13_MASK                                                  0x00002000
#define MDED13_RD(src)                               (((src) & 0x00002000)>>13)
#define MDED13_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MDED13_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MDED12   */
#define MDED12_WIDTH                                                          1
#define MDED12_SHIFT                                                         12
#define MDED12_MASK                                                  0x00001000
#define MDED12_RD(src)                               (((src) & 0x00001000)>>12)
#define MDED12_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MDED12_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MDED11   */
#define MDED11_WIDTH                                                          1
#define MDED11_SHIFT                                                         11
#define MDED11_MASK                                                  0x00000800
#define MDED11_RD(src)                               (((src) & 0x00000800)>>11)
#define MDED11_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MDED11_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MDED10   */
#define MDED10_WIDTH                                                          1
#define MDED10_SHIFT                                                         10
#define MDED10_MASK                                                  0x00000400
#define MDED10_RD(src)                               (((src) & 0x00000400)>>10)
#define MDED10_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MDED10_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MDED9    */
#define MDED9_WIDTH                                                           1
#define MDED9_SHIFT                                                           9
#define MDED9_MASK                                                   0x00000200
#define MDED9_RD(src)                                 (((src) & 0x00000200)>>9)
#define MDED9_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define MDED9_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MDED8    */
#define MDED8_WIDTH                                                           1
#define MDED8_SHIFT                                                           8
#define MDED8_MASK                                                   0x00000100
#define MDED8_RD(src)                                 (((src) & 0x00000100)>>8)
#define MDED8_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define MDED8_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MDED7    */
#define MDED7_WIDTH                                                           1
#define MDED7_SHIFT                                                           7
#define MDED7_MASK                                                   0x00000080
#define MDED7_RD(src)                                 (((src) & 0x00000080)>>7)
#define MDED7_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define MDED7_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MDED6    */
#define MDED6_WIDTH                                                           1
#define MDED6_SHIFT                                                           6
#define MDED6_MASK                                                   0x00000040
#define MDED6_RD(src)                                 (((src) & 0x00000040)>>6)
#define MDED6_WR(src)                            (((u32)(src)<<6) & 0x00000040)
#define MDED6_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MDED5    */
#define MDED5_WIDTH                                                           1
#define MDED5_SHIFT                                                           5
#define MDED5_MASK                                                   0x00000020
#define MDED5_RD(src)                                 (((src) & 0x00000020)>>5)
#define MDED5_WR(src)                            (((u32)(src)<<5) & 0x00000020)
#define MDED5_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MDED4    */
#define MDED4_WIDTH                                                           1
#define MDED4_SHIFT                                                           4
#define MDED4_MASK                                                   0x00000010
#define MDED4_RD(src)                                 (((src) & 0x00000010)>>4)
#define MDED4_WR(src)                            (((u32)(src)<<4) & 0x00000010)
#define MDED4_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED3    */
#define MDED3_WIDTH                                                           1
#define MDED3_SHIFT                                                           3
#define MDED3_MASK                                                   0x00000008
#define MDED3_RD(src)                                 (((src) & 0x00000008)>>3)
#define MDED3_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define MDED3_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MDED2    */
#define MDED2_WIDTH                                                           1
#define MDED2_SHIFT                                                           2
#define MDED2_MASK                                                   0x00000004
#define MDED2_RD(src)                                 (((src) & 0x00000004)>>2)
#define MDED2_WR(src)                            (((u32)(src)<<2) & 0x00000004)
#define MDED2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MDED1    */
#define MDED1_WIDTH                                                           1
#define MDED1_SHIFT                                                           1
#define MDED1_MASK                                                   0x00000002
#define MDED1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MDED1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MDED1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MDED0    */
#define MDED0_WIDTH                                                           1
#define MDED0_SHIFT                                                           0
#define MDED0_MASK                                                   0x00000001
#define MDED0_RD(src)                                    (((src) & 0x00000001))
#define MDED0_WR(src)                               (((u32)(src)) & 0x00000001)
#define MDED0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRLMask     */
/*    Mask Register Fields MDED31Mask    */
#define MDED31MASK_WIDTH                                                      1
#define MDED31MASK_SHIFT                                                     31
#define MDED31MASK_MASK                                              0x80000000
#define MDED31MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MDED31MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MDED31MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MDED30Mask    */
#define MDED30MASK_WIDTH                                                      1
#define MDED30MASK_SHIFT                                                     30
#define MDED30MASK_MASK                                              0x40000000
#define MDED30MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MDED30MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MDED30MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MDED29Mask    */
#define MDED29MASK_WIDTH                                                      1
#define MDED29MASK_SHIFT                                                     29
#define MDED29MASK_MASK                                              0x20000000
#define MDED29MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MDED29MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MDED29MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MDED28Mask    */
#define MDED28MASK_WIDTH                                                      1
#define MDED28MASK_SHIFT                                                     28
#define MDED28MASK_MASK                                              0x10000000
#define MDED28MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MDED28MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MDED28MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MDED27Mask    */
#define MDED27MASK_WIDTH                                                      1
#define MDED27MASK_SHIFT                                                     27
#define MDED27MASK_MASK                                              0x08000000
#define MDED27MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MDED27MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MDED27MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MDED26Mask    */
#define MDED26MASK_WIDTH                                                      1
#define MDED26MASK_SHIFT                                                     26
#define MDED26MASK_MASK                                              0x04000000
#define MDED26MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MDED26MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MDED26MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MDED25Mask    */
#define MDED25MASK_WIDTH                                                      1
#define MDED25MASK_SHIFT                                                     25
#define MDED25MASK_MASK                                              0x02000000
#define MDED25MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MDED25MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MDED25MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MDED24Mask    */
#define MDED24MASK_WIDTH                                                      1
#define MDED24MASK_SHIFT                                                     24
#define MDED24MASK_MASK                                              0x01000000
#define MDED24MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MDED24MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MDED24MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MDED23Mask    */
#define MDED23MASK_WIDTH                                                      1
#define MDED23MASK_SHIFT                                                     23
#define MDED23MASK_MASK                                              0x00800000
#define MDED23MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MDED23MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MDED23MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MDED22Mask    */
#define MDED22MASK_WIDTH                                                      1
#define MDED22MASK_SHIFT                                                     22
#define MDED22MASK_MASK                                              0x00400000
#define MDED22MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MDED22MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MDED22MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MDED21Mask    */
#define MDED21MASK_WIDTH                                                      1
#define MDED21MASK_SHIFT                                                     21
#define MDED21MASK_MASK                                              0x00200000
#define MDED21MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MDED21MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MDED21MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MDED20Mask    */
#define MDED20MASK_WIDTH                                                      1
#define MDED20MASK_SHIFT                                                     20
#define MDED20MASK_MASK                                              0x00100000
#define MDED20MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MDED20MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MDED20MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MDED19Mask    */
#define MDED19MASK_WIDTH                                                      1
#define MDED19MASK_SHIFT                                                     19
#define MDED19MASK_MASK                                              0x00080000
#define MDED19MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MDED19MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MDED19MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MDED18Mask    */
#define MDED18MASK_WIDTH                                                      1
#define MDED18MASK_SHIFT                                                     18
#define MDED18MASK_MASK                                              0x00040000
#define MDED18MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MDED18MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MDED18MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MDED17Mask    */
#define MDED17MASK_WIDTH                                                      1
#define MDED17MASK_SHIFT                                                     17
#define MDED17MASK_MASK                                              0x00020000
#define MDED17MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MDED17MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MDED17MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MDED16Mask    */
#define MDED16MASK_WIDTH                                                      1
#define MDED16MASK_SHIFT                                                     16
#define MDED16MASK_MASK                                              0x00010000
#define MDED16MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MDED16MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MDED16MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MDED15Mask    */
#define MDED15MASK_WIDTH                                                      1
#define MDED15MASK_SHIFT                                                     15
#define MDED15MASK_MASK                                              0x00008000
#define MDED15MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MDED15MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MDED15MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MDED14Mask    */
#define MDED14MASK_WIDTH                                                      1
#define MDED14MASK_SHIFT                                                     14
#define MDED14MASK_MASK                                              0x00004000
#define MDED14MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MDED14MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MDED14MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MDED13Mask    */
#define MDED13MASK_WIDTH                                                      1
#define MDED13MASK_SHIFT                                                     13
#define MDED13MASK_MASK                                              0x00002000
#define MDED13MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MDED13MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MDED13MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MDED12Mask    */
#define MDED12MASK_WIDTH                                                      1
#define MDED12MASK_SHIFT                                                     12
#define MDED12MASK_MASK                                              0x00001000
#define MDED12MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MDED12MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MDED12MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MDED11Mask    */
#define MDED11MASK_WIDTH                                                      1
#define MDED11MASK_SHIFT                                                     11
#define MDED11MASK_MASK                                              0x00000800
#define MDED11MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MDED11MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MDED11MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MDED10Mask    */
#define MDED10MASK_WIDTH                                                      1
#define MDED10MASK_SHIFT                                                     10
#define MDED10MASK_MASK                                              0x00000400
#define MDED10MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MDED10MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MDED10MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MDED9Mask    */
#define MDED9MASK_WIDTH                                                       1
#define MDED9MASK_SHIFT                                                       9
#define MDED9MASK_MASK                                               0x00000200
#define MDED9MASK_RD(src)                             (((src) & 0x00000200)>>9)
#define MDED9MASK_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define MDED9MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MDED8Mask    */
#define MDED8MASK_WIDTH                                                       1
#define MDED8MASK_SHIFT                                                       8
#define MDED8MASK_MASK                                               0x00000100
#define MDED8MASK_RD(src)                             (((src) & 0x00000100)>>8)
#define MDED8MASK_WR(src)                        (((u32)(src)<<8) & 0x00000100)
#define MDED8MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MDED7Mask    */
#define MDED7MASK_WIDTH                                                       1
#define MDED7MASK_SHIFT                                                       7
#define MDED7MASK_MASK                                               0x00000080
#define MDED7MASK_RD(src)                             (((src) & 0x00000080)>>7)
#define MDED7MASK_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define MDED7MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MDED6Mask    */
#define MDED6MASK_WIDTH                                                       1
#define MDED6MASK_SHIFT                                                       6
#define MDED6MASK_MASK                                               0x00000040
#define MDED6MASK_RD(src)                             (((src) & 0x00000040)>>6)
#define MDED6MASK_WR(src)                        (((u32)(src)<<6) & 0x00000040)
#define MDED6MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MDED5Mask    */
#define MDED5MASK_WIDTH                                                       1
#define MDED5MASK_SHIFT                                                       5
#define MDED5MASK_MASK                                               0x00000020
#define MDED5MASK_RD(src)                             (((src) & 0x00000020)>>5)
#define MDED5MASK_WR(src)                        (((u32)(src)<<5) & 0x00000020)
#define MDED5MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MDED4Mask    */
#define MDED4MASK_WIDTH                                                       1
#define MDED4MASK_SHIFT                                                       4
#define MDED4MASK_MASK                                               0x00000010
#define MDED4MASK_RD(src)                             (((src) & 0x00000010)>>4)
#define MDED4MASK_WR(src)                        (((u32)(src)<<4) & 0x00000010)
#define MDED4MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MDED3Mask    */
#define MDED3MASK_WIDTH                                                       1
#define MDED3MASK_SHIFT                                                       3
#define MDED3MASK_MASK                                               0x00000008
#define MDED3MASK_RD(src)                             (((src) & 0x00000008)>>3)
#define MDED3MASK_WR(src)                        (((u32)(src)<<3) & 0x00000008)
#define MDED3MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MDED2Mask    */
#define MDED2MASK_WIDTH                                                       1
#define MDED2MASK_SHIFT                                                       2
#define MDED2MASK_MASK                                               0x00000004
#define MDED2MASK_RD(src)                             (((src) & 0x00000004)>>2)
#define MDED2MASK_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define MDED2MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MDED1Mask    */
#define MDED1MASK_WIDTH                                                       1
#define MDED1MASK_SHIFT                                                       1
#define MDED1MASK_MASK                                               0x00000002
#define MDED1MASK_RD(src)                             (((src) & 0x00000002)>>1)
#define MDED1MASK_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define MDED1MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MDED0Mask    */
#define MDED0MASK_WIDTH                                                       1
#define MDED0MASK_SHIFT                                                       0
#define MDED0MASK_MASK                                               0x00000001
#define MDED0MASK_RD(src)                                (((src) & 0x00000001))
#define MDED0MASK_WR(src)                           (((u32)(src)) & 0x00000001)
#define MDED0MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRH */
/*       Fields MDED63   */
#define MDED63_WIDTH                                                          1
#define MDED63_SHIFT                                                         31
#define MDED63_MASK                                                  0x80000000
#define MDED63_RD(src)                               (((src) & 0x80000000)>>31)
#define MDED63_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define MDED63_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MDED62   */
#define MDED62_WIDTH                                                          1
#define MDED62_SHIFT                                                         30
#define MDED62_MASK                                                  0x40000000
#define MDED62_RD(src)                               (((src) & 0x40000000)>>30)
#define MDED62_WR(src)                          (((u32)(src)<<30) & 0x40000000)
#define MDED62_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields MDED61   */
#define MDED61_WIDTH                                                          1
#define MDED61_SHIFT                                                         29
#define MDED61_MASK                                                  0x20000000
#define MDED61_RD(src)                               (((src) & 0x20000000)>>29)
#define MDED61_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define MDED61_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields MDED60   */
#define MDED60_WIDTH                                                          1
#define MDED60_SHIFT                                                         28
#define MDED60_MASK                                                  0x10000000
#define MDED60_RD(src)                               (((src) & 0x10000000)>>28)
#define MDED60_WR(src)                          (((u32)(src)<<28) & 0x10000000)
#define MDED60_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields MDED59   */
#define MDED59_WIDTH                                                          1
#define MDED59_SHIFT                                                         27
#define MDED59_MASK                                                  0x08000000
#define MDED59_RD(src)                               (((src) & 0x08000000)>>27)
#define MDED59_WR(src)                          (((u32)(src)<<27) & 0x08000000)
#define MDED59_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields MDED58   */
#define MDED58_WIDTH                                                          1
#define MDED58_SHIFT                                                         26
#define MDED58_MASK                                                  0x04000000
#define MDED58_RD(src)                               (((src) & 0x04000000)>>26)
#define MDED58_WR(src)                          (((u32)(src)<<26) & 0x04000000)
#define MDED58_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields MDED57   */
#define MDED57_WIDTH                                                          1
#define MDED57_SHIFT                                                         25
#define MDED57_MASK                                                  0x02000000
#define MDED57_RD(src)                               (((src) & 0x02000000)>>25)
#define MDED57_WR(src)                          (((u32)(src)<<25) & 0x02000000)
#define MDED57_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields MDED56   */
#define MDED56_WIDTH                                                          1
#define MDED56_SHIFT                                                         24
#define MDED56_MASK                                                  0x01000000
#define MDED56_RD(src)                               (((src) & 0x01000000)>>24)
#define MDED56_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define MDED56_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields MDED55   */
#define MDED55_WIDTH                                                          1
#define MDED55_SHIFT                                                         23
#define MDED55_MASK                                                  0x00800000
#define MDED55_RD(src)                               (((src) & 0x00800000)>>23)
#define MDED55_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define MDED55_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields MDED54   */
#define MDED54_WIDTH                                                          1
#define MDED54_SHIFT                                                         22
#define MDED54_MASK                                                  0x00400000
#define MDED54_RD(src)                               (((src) & 0x00400000)>>22)
#define MDED54_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define MDED54_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields MDED53   */
#define MDED53_WIDTH                                                          1
#define MDED53_SHIFT                                                         21
#define MDED53_MASK                                                  0x00200000
#define MDED53_RD(src)                               (((src) & 0x00200000)>>21)
#define MDED53_WR(src)                          (((u32)(src)<<21) & 0x00200000)
#define MDED53_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields MDED52   */
#define MDED52_WIDTH                                                          1
#define MDED52_SHIFT                                                         20
#define MDED52_MASK                                                  0x00100000
#define MDED52_RD(src)                               (((src) & 0x00100000)>>20)
#define MDED52_WR(src)                          (((u32)(src)<<20) & 0x00100000)
#define MDED52_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MDED51   */
#define MDED51_WIDTH                                                          1
#define MDED51_SHIFT                                                         19
#define MDED51_MASK                                                  0x00080000
#define MDED51_RD(src)                               (((src) & 0x00080000)>>19)
#define MDED51_WR(src)                          (((u32)(src)<<19) & 0x00080000)
#define MDED51_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields MDED50   */
#define MDED50_WIDTH                                                          1
#define MDED50_SHIFT                                                         18
#define MDED50_MASK                                                  0x00040000
#define MDED50_RD(src)                               (((src) & 0x00040000)>>18)
#define MDED50_WR(src)                          (((u32)(src)<<18) & 0x00040000)
#define MDED50_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields MDED49   */
#define MDED49_WIDTH                                                          1
#define MDED49_SHIFT                                                         17
#define MDED49_MASK                                                  0x00020000
#define MDED49_RD(src)                               (((src) & 0x00020000)>>17)
#define MDED49_WR(src)                          (((u32)(src)<<17) & 0x00020000)
#define MDED49_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields MDED48   */
#define MDED48_WIDTH                                                          1
#define MDED48_SHIFT                                                         16
#define MDED48_MASK                                                  0x00010000
#define MDED48_RD(src)                               (((src) & 0x00010000)>>16)
#define MDED48_WR(src)                          (((u32)(src)<<16) & 0x00010000)
#define MDED48_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields MDED47   */
#define MDED47_WIDTH                                                          1
#define MDED47_SHIFT                                                         15
#define MDED47_MASK                                                  0x00008000
#define MDED47_RD(src)                               (((src) & 0x00008000)>>15)
#define MDED47_WR(src)                          (((u32)(src)<<15) & 0x00008000)
#define MDED47_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields MDED46   */
#define MDED46_WIDTH                                                          1
#define MDED46_SHIFT                                                         14
#define MDED46_MASK                                                  0x00004000
#define MDED46_RD(src)                               (((src) & 0x00004000)>>14)
#define MDED46_WR(src)                          (((u32)(src)<<14) & 0x00004000)
#define MDED46_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MDED45   */
#define MDED45_WIDTH                                                          1
#define MDED45_SHIFT                                                         13
#define MDED45_MASK                                                  0x00002000
#define MDED45_RD(src)                               (((src) & 0x00002000)>>13)
#define MDED45_WR(src)                          (((u32)(src)<<13) & 0x00002000)
#define MDED45_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields MDED44   */
#define MDED44_WIDTH                                                          1
#define MDED44_SHIFT                                                         12
#define MDED44_MASK                                                  0x00001000
#define MDED44_RD(src)                               (((src) & 0x00001000)>>12)
#define MDED44_WR(src)                          (((u32)(src)<<12) & 0x00001000)
#define MDED44_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields MDED43   */
#define MDED43_WIDTH                                                          1
#define MDED43_SHIFT                                                         11
#define MDED43_MASK                                                  0x00000800
#define MDED43_RD(src)                               (((src) & 0x00000800)>>11)
#define MDED43_WR(src)                          (((u32)(src)<<11) & 0x00000800)
#define MDED43_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields MDED42   */
#define MDED42_WIDTH                                                          1
#define MDED42_SHIFT                                                         10
#define MDED42_MASK                                                  0x00000400
#define MDED42_RD(src)                               (((src) & 0x00000400)>>10)
#define MDED42_WR(src)                          (((u32)(src)<<10) & 0x00000400)
#define MDED42_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields MDED41   */
#define MDED41_WIDTH                                                          1
#define MDED41_SHIFT                                                          9
#define MDED41_MASK                                                  0x00000200
#define MDED41_RD(src)                                (((src) & 0x00000200)>>9)
#define MDED41_WR(src)                           (((u32)(src)<<9) & 0x00000200)
#define MDED41_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MDED40   */
#define MDED40_WIDTH                                                          1
#define MDED40_SHIFT                                                          8
#define MDED40_MASK                                                  0x00000100
#define MDED40_RD(src)                                (((src) & 0x00000100)>>8)
#define MDED40_WR(src)                           (((u32)(src)<<8) & 0x00000100)
#define MDED40_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MDED39   */
#define MDED39_WIDTH                                                          1
#define MDED39_SHIFT                                                          7
#define MDED39_MASK                                                  0x00000080
#define MDED39_RD(src)                                (((src) & 0x00000080)>>7)
#define MDED39_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define MDED39_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields MDED38   */
#define MDED38_WIDTH                                                          1
#define MDED38_SHIFT                                                          6
#define MDED38_MASK                                                  0x00000040
#define MDED38_RD(src)                                (((src) & 0x00000040)>>6)
#define MDED38_WR(src)                           (((u32)(src)<<6) & 0x00000040)
#define MDED38_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields MDED37   */
#define MDED37_WIDTH                                                          1
#define MDED37_SHIFT                                                          5
#define MDED37_MASK                                                  0x00000020
#define MDED37_RD(src)                                (((src) & 0x00000020)>>5)
#define MDED37_WR(src)                           (((u32)(src)<<5) & 0x00000020)
#define MDED37_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields MDED36   */
#define MDED36_WIDTH                                                          1
#define MDED36_SHIFT                                                          4
#define MDED36_MASK                                                  0x00000010
#define MDED36_RD(src)                                (((src) & 0x00000010)>>4)
#define MDED36_WR(src)                           (((u32)(src)<<4) & 0x00000010)
#define MDED36_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields MDED35   */
#define MDED35_WIDTH                                                          1
#define MDED35_SHIFT                                                          3
#define MDED35_MASK                                                  0x00000008
#define MDED35_RD(src)                                (((src) & 0x00000008)>>3)
#define MDED35_WR(src)                           (((u32)(src)<<3) & 0x00000008)
#define MDED35_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields MDED34   */
#define MDED34_WIDTH                                                          1
#define MDED34_SHIFT                                                          2
#define MDED34_MASK                                                  0x00000004
#define MDED34_RD(src)                                (((src) & 0x00000004)>>2)
#define MDED34_WR(src)                           (((u32)(src)<<2) & 0x00000004)
#define MDED34_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MDED33   */
#define MDED33_WIDTH                                                          1
#define MDED33_SHIFT                                                          1
#define MDED33_MASK                                                  0x00000002
#define MDED33_RD(src)                                (((src) & 0x00000002)>>1)
#define MDED33_WR(src)                           (((u32)(src)<<1) & 0x00000002)
#define MDED33_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields MDED32   */
#define MDED32_WIDTH                                                          1
#define MDED32_SHIFT                                                          0
#define MDED32_MASK                                                  0x00000001
#define MDED32_RD(src)                                   (((src) & 0x00000001))
#define MDED32_WR(src)                              (((u32)(src)) & 0x00000001)
#define MDED32_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MDED_ERRHMask     */
/*    Mask Register Fields MDED63Mask    */
#define MDED63MASK_WIDTH                                                      1
#define MDED63MASK_SHIFT                                                     31
#define MDED63MASK_MASK                                              0x80000000
#define MDED63MASK_RD(src)                           (((src) & 0x80000000)>>31)
#define MDED63MASK_WR(src)                      (((u32)(src)<<31) & 0x80000000)
#define MDED63MASK_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*    Mask Register Fields MDED62Mask    */
#define MDED62MASK_WIDTH                                                      1
#define MDED62MASK_SHIFT                                                     30
#define MDED62MASK_MASK                                              0x40000000
#define MDED62MASK_RD(src)                           (((src) & 0x40000000)>>30)
#define MDED62MASK_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define MDED62MASK_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*    Mask Register Fields MDED61Mask    */
#define MDED61MASK_WIDTH                                                      1
#define MDED61MASK_SHIFT                                                     29
#define MDED61MASK_MASK                                              0x20000000
#define MDED61MASK_RD(src)                           (((src) & 0x20000000)>>29)
#define MDED61MASK_WR(src)                      (((u32)(src)<<29) & 0x20000000)
#define MDED61MASK_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*    Mask Register Fields MDED60Mask    */
#define MDED60MASK_WIDTH                                                      1
#define MDED60MASK_SHIFT                                                     28
#define MDED60MASK_MASK                                              0x10000000
#define MDED60MASK_RD(src)                           (((src) & 0x10000000)>>28)
#define MDED60MASK_WR(src)                      (((u32)(src)<<28) & 0x10000000)
#define MDED60MASK_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*    Mask Register Fields MDED59Mask    */
#define MDED59MASK_WIDTH                                                      1
#define MDED59MASK_SHIFT                                                     27
#define MDED59MASK_MASK                                              0x08000000
#define MDED59MASK_RD(src)                           (((src) & 0x08000000)>>27)
#define MDED59MASK_WR(src)                      (((u32)(src)<<27) & 0x08000000)
#define MDED59MASK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*    Mask Register Fields MDED58Mask    */
#define MDED58MASK_WIDTH                                                      1
#define MDED58MASK_SHIFT                                                     26
#define MDED58MASK_MASK                                              0x04000000
#define MDED58MASK_RD(src)                           (((src) & 0x04000000)>>26)
#define MDED58MASK_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define MDED58MASK_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*    Mask Register Fields MDED57Mask    */
#define MDED57MASK_WIDTH                                                      1
#define MDED57MASK_SHIFT                                                     25
#define MDED57MASK_MASK                                              0x02000000
#define MDED57MASK_RD(src)                           (((src) & 0x02000000)>>25)
#define MDED57MASK_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define MDED57MASK_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*    Mask Register Fields MDED56Mask    */
#define MDED56MASK_WIDTH                                                      1
#define MDED56MASK_SHIFT                                                     24
#define MDED56MASK_MASK                                              0x01000000
#define MDED56MASK_RD(src)                           (((src) & 0x01000000)>>24)
#define MDED56MASK_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define MDED56MASK_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*    Mask Register Fields MDED55Mask    */
#define MDED55MASK_WIDTH                                                      1
#define MDED55MASK_SHIFT                                                     23
#define MDED55MASK_MASK                                              0x00800000
#define MDED55MASK_RD(src)                           (((src) & 0x00800000)>>23)
#define MDED55MASK_WR(src)                      (((u32)(src)<<23) & 0x00800000)
#define MDED55MASK_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*    Mask Register Fields MDED54Mask    */
#define MDED54MASK_WIDTH                                                      1
#define MDED54MASK_SHIFT                                                     22
#define MDED54MASK_MASK                                              0x00400000
#define MDED54MASK_RD(src)                           (((src) & 0x00400000)>>22)
#define MDED54MASK_WR(src)                      (((u32)(src)<<22) & 0x00400000)
#define MDED54MASK_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*    Mask Register Fields MDED53Mask    */
#define MDED53MASK_WIDTH                                                      1
#define MDED53MASK_SHIFT                                                     21
#define MDED53MASK_MASK                                              0x00200000
#define MDED53MASK_RD(src)                           (((src) & 0x00200000)>>21)
#define MDED53MASK_WR(src)                      (((u32)(src)<<21) & 0x00200000)
#define MDED53MASK_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*    Mask Register Fields MDED52Mask    */
#define MDED52MASK_WIDTH                                                      1
#define MDED52MASK_SHIFT                                                     20
#define MDED52MASK_MASK                                              0x00100000
#define MDED52MASK_RD(src)                           (((src) & 0x00100000)>>20)
#define MDED52MASK_WR(src)                      (((u32)(src)<<20) & 0x00100000)
#define MDED52MASK_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*    Mask Register Fields MDED51Mask    */
#define MDED51MASK_WIDTH                                                      1
#define MDED51MASK_SHIFT                                                     19
#define MDED51MASK_MASK                                              0x00080000
#define MDED51MASK_RD(src)                           (((src) & 0x00080000)>>19)
#define MDED51MASK_WR(src)                      (((u32)(src)<<19) & 0x00080000)
#define MDED51MASK_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*    Mask Register Fields MDED50Mask    */
#define MDED50MASK_WIDTH                                                      1
#define MDED50MASK_SHIFT                                                     18
#define MDED50MASK_MASK                                              0x00040000
#define MDED50MASK_RD(src)                           (((src) & 0x00040000)>>18)
#define MDED50MASK_WR(src)                      (((u32)(src)<<18) & 0x00040000)
#define MDED50MASK_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*    Mask Register Fields MDED49Mask    */
#define MDED49MASK_WIDTH                                                      1
#define MDED49MASK_SHIFT                                                     17
#define MDED49MASK_MASK                                              0x00020000
#define MDED49MASK_RD(src)                           (((src) & 0x00020000)>>17)
#define MDED49MASK_WR(src)                      (((u32)(src)<<17) & 0x00020000)
#define MDED49MASK_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*    Mask Register Fields MDED48Mask    */
#define MDED48MASK_WIDTH                                                      1
#define MDED48MASK_SHIFT                                                     16
#define MDED48MASK_MASK                                              0x00010000
#define MDED48MASK_RD(src)                           (((src) & 0x00010000)>>16)
#define MDED48MASK_WR(src)                      (((u32)(src)<<16) & 0x00010000)
#define MDED48MASK_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*    Mask Register Fields MDED47Mask    */
#define MDED47MASK_WIDTH                                                      1
#define MDED47MASK_SHIFT                                                     15
#define MDED47MASK_MASK                                              0x00008000
#define MDED47MASK_RD(src)                           (((src) & 0x00008000)>>15)
#define MDED47MASK_WR(src)                      (((u32)(src)<<15) & 0x00008000)
#define MDED47MASK_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*    Mask Register Fields MDED46Mask    */
#define MDED46MASK_WIDTH                                                      1
#define MDED46MASK_SHIFT                                                     14
#define MDED46MASK_MASK                                              0x00004000
#define MDED46MASK_RD(src)                           (((src) & 0x00004000)>>14)
#define MDED46MASK_WR(src)                      (((u32)(src)<<14) & 0x00004000)
#define MDED46MASK_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*    Mask Register Fields MDED45Mask    */
#define MDED45MASK_WIDTH                                                      1
#define MDED45MASK_SHIFT                                                     13
#define MDED45MASK_MASK                                              0x00002000
#define MDED45MASK_RD(src)                           (((src) & 0x00002000)>>13)
#define MDED45MASK_WR(src)                      (((u32)(src)<<13) & 0x00002000)
#define MDED45MASK_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*    Mask Register Fields MDED44Mask    */
#define MDED44MASK_WIDTH                                                      1
#define MDED44MASK_SHIFT                                                     12
#define MDED44MASK_MASK                                              0x00001000
#define MDED44MASK_RD(src)                           (((src) & 0x00001000)>>12)
#define MDED44MASK_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MDED44MASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields MDED43Mask    */
#define MDED43MASK_WIDTH                                                      1
#define MDED43MASK_SHIFT                                                     11
#define MDED43MASK_MASK                                              0x00000800
#define MDED43MASK_RD(src)                           (((src) & 0x00000800)>>11)
#define MDED43MASK_WR(src)                      (((u32)(src)<<11) & 0x00000800)
#define MDED43MASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields MDED42Mask    */
#define MDED42MASK_WIDTH                                                      1
#define MDED42MASK_SHIFT                                                     10
#define MDED42MASK_MASK                                              0x00000400
#define MDED42MASK_RD(src)                           (((src) & 0x00000400)>>10)
#define MDED42MASK_WR(src)                      (((u32)(src)<<10) & 0x00000400)
#define MDED42MASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields MDED41Mask    */
#define MDED41MASK_WIDTH                                                      1
#define MDED41MASK_SHIFT                                                      9
#define MDED41MASK_MASK                                              0x00000200
#define MDED41MASK_RD(src)                            (((src) & 0x00000200)>>9)
#define MDED41MASK_WR(src)                       (((u32)(src)<<9) & 0x00000200)
#define MDED41MASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MDED40Mask    */
#define MDED40MASK_WIDTH                                                      1
#define MDED40MASK_SHIFT                                                      8
#define MDED40MASK_MASK                                              0x00000100
#define MDED40MASK_RD(src)                            (((src) & 0x00000100)>>8)
#define MDED40MASK_WR(src)                       (((u32)(src)<<8) & 0x00000100)
#define MDED40MASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields MDED39Mask    */
#define MDED39MASK_WIDTH                                                      1
#define MDED39MASK_SHIFT                                                      7
#define MDED39MASK_MASK                                              0x00000080
#define MDED39MASK_RD(src)                            (((src) & 0x00000080)>>7)
#define MDED39MASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define MDED39MASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields MDED38Mask    */
#define MDED38MASK_WIDTH                                                      1
#define MDED38MASK_SHIFT                                                      6
#define MDED38MASK_MASK                                              0x00000040
#define MDED38MASK_RD(src)                            (((src) & 0x00000040)>>6)
#define MDED38MASK_WR(src)                       (((u32)(src)<<6) & 0x00000040)
#define MDED38MASK_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*    Mask Register Fields MDED37Mask    */
#define MDED37MASK_WIDTH                                                      1
#define MDED37MASK_SHIFT                                                      5
#define MDED37MASK_MASK                                              0x00000020
#define MDED37MASK_RD(src)                            (((src) & 0x00000020)>>5)
#define MDED37MASK_WR(src)                       (((u32)(src)<<5) & 0x00000020)
#define MDED37MASK_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*    Mask Register Fields MDED36Mask    */
#define MDED36MASK_WIDTH                                                      1
#define MDED36MASK_SHIFT                                                      4
#define MDED36MASK_MASK                                              0x00000010
#define MDED36MASK_RD(src)                            (((src) & 0x00000010)>>4)
#define MDED36MASK_WR(src)                       (((u32)(src)<<4) & 0x00000010)
#define MDED36MASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields MDED35Mask    */
#define MDED35MASK_WIDTH                                                      1
#define MDED35MASK_SHIFT                                                      3
#define MDED35MASK_MASK                                              0x00000008
#define MDED35MASK_RD(src)                            (((src) & 0x00000008)>>3)
#define MDED35MASK_WR(src)                       (((u32)(src)<<3) & 0x00000008)
#define MDED35MASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields MDED34Mask    */
#define MDED34MASK_WIDTH                                                      1
#define MDED34MASK_SHIFT                                                      2
#define MDED34MASK_MASK                                              0x00000004
#define MDED34MASK_RD(src)                            (((src) & 0x00000004)>>2)
#define MDED34MASK_WR(src)                       (((u32)(src)<<2) & 0x00000004)
#define MDED34MASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MDED33Mask    */
#define MDED33MASK_WIDTH                                                      1
#define MDED33MASK_SHIFT                                                      1
#define MDED33MASK_MASK                                              0x00000002
#define MDED33MASK_RD(src)                            (((src) & 0x00000002)>>1)
#define MDED33MASK_WR(src)                       (((u32)(src)<<1) & 0x00000002)
#define MDED33MASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields MDED32Mask    */
#define MDED32MASK_WIDTH                                                      1
#define MDED32MASK_SHIFT                                                      0
#define MDED32MASK_MASK                                              0x00000001
#define MDED32MASK_RD(src)                               (((src) & 0x00000001))
#define MDED32MASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define MDED32MASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_MERR_ADDR */
/*       Fields ERRADDRL         */
#define ERRADDRL_WIDTH                                                       32
#define ERRADDRL_SHIFT                                                        0
#define ERRADDRL_MASK                                                0xffffffff
#define ERRADDRL_RD(src)                                 (((src) & 0xffffffff))
#define ERRADDRL_WR(src)                            (((u32)(src)) & 0xffffffff)
#define ERRADDRL_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_MERR_REQINFO      */
/*       Fields ERRADDRH         */
#define ERRADDRH_WIDTH                                                       10
#define ERRADDRH_SHIFT                                                       22
#define ERRADDRH_MASK                                                0xffc00000
#define ERRADDRH_RD(src)                             (((src) & 0xffc00000)>>22)
#define ERRADDRH_WR(src)                        (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_WIDTH                                                          6
#define MSTRID_SHIFT                                                         16
#define MSTRID_MASK                                                  0x003f0000
#define MSTRID_RD(src)                               (((src) & 0x003f0000)>>16)
#define MSTRID_WR(src)                          (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_WIDTH                                                         6
#define AUXINFO_SHIFT                                                        10
#define AUXINFO_MASK                                                 0x0000fc00
#define AUXINFO_RD(src)                              (((src) & 0x0000fc00)>>10)
#define AUXINFO_WR(src)                         (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_WIDTH                                                          2
#define REQLEN_SHIFT                                                          4
#define REQLEN_MASK                                                  0x00000030
#define REQLEN_RD(src)                                (((src) & 0x00000030)>>4)
#define REQLEN_WR(src)                           (((u32)(src)<<4) & 0x00000030)
#define REQLEN_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_WIDTH                                                         3
#define REQSIZE_SHIFT                                                         1
#define REQSIZE_MASK                                                 0x0000000e
#define REQSIZE_RD(src)                               (((src) & 0x0000000e)>>1)
#define REQSIZE_WR(src)                          (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))
/*       Fields REQTYPE  */
#define REQTYPE_WIDTH                                                         1
#define REQTYPE_SHIFT                                                         0
#define REQTYPE_MASK                                                 0x00000001
#define REQTYPE_RD(src)                                  (((src) & 0x00000001))
#define REQTYPE_WR(src)                             (((u32)(src)) & 0x00000001)
#define REQTYPE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_TRANS_ERR */
/*       Fields MSWRPOISON       */
#define MSWRPOISON_WIDTH                                                      1
#define MSWRPOISON_SHIFT                                                     12
#define MSWRPOISON_MASK                                              0x00001000
#define MSWRPOISON_RD(src)                           (((src) & 0x00001000)>>12)
#define MSWRPOISON_WR(src)                      (((u32)(src)<<12) & 0x00001000)
#define MSWRPOISON_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*       Fields SWRPOISON        */
#define SWRPOISON_WIDTH                                                       1
#define SWRPOISON_SHIFT                                                      11
#define SWRPOISON_MASK                                               0x00000800
#define SWRPOISON_RD(src)                            (((src) & 0x00000800)>>11)
#define SWRPOISON_WR(src)                       (((u32)(src)<<11) & 0x00000800)
#define SWRPOISON_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SWRDYTMO         */
#define SWRDYTMO_WIDTH                                                        1
#define SWRDYTMO_SHIFT                                                       10
#define SWRDYTMO_MASK                                                0x00000400
#define SWRDYTMO_RD(src)                             (((src) & 0x00000400)>>10)
#define SWRDYTMO_WR(src)                        (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMO_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SWRESPTMO        */
#define SWRESPTMO_WIDTH                                                       1
#define SWRESPTMO_SHIFT                                                       9
#define SWRESPTMO_MASK                                               0x00000200
#define SWRESPTMO_RD(src)                             (((src) & 0x00000200)>>9)
#define SWRESPTMO_WR(src)                        (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMO_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields MSWRERR  */
#define MSWRERR_WIDTH                                                         1
#define MSWRERR_SHIFT                                                         8
#define MSWRERR_MASK                                                 0x00000100
#define MSWRERR_RD(src)                               (((src) & 0x00000100)>>8)
#define MSWRERR_WR(src)                          (((u32)(src)<<8) & 0x00000100)
#define MSWRERR_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields SWRERR   */
#define SWRERR_WIDTH                                                          1
#define SWRERR_SHIFT                                                          7
#define SWRERR_MASK                                                  0x00000080
#define SWRERR_RD(src)                                (((src) & 0x00000080)>>7)
#define SWRERR_WR(src)                           (((u32)(src)<<7) & 0x00000080)
#define SWRERR_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SRRDYTMO         */
#define SRRDYTMO_WIDTH                                                        1
#define SRRDYTMO_SHIFT                                                        3
#define SRRDYTMO_MASK                                                0x00000008
#define SRRDYTMO_RD(src)                              (((src) & 0x00000008)>>3)
#define SRRDYTMO_WR(src)                         (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMO_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SRRESPTMO        */
#define SRRESPTMO_WIDTH                                                       1
#define SRRESPTMO_SHIFT                                                       2
#define SRRESPTMO_MASK                                               0x00000004
#define SRRESPTMO_RD(src)                             (((src) & 0x00000004)>>2)
#define SRRESPTMO_WR(src)                        (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMO_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields MSRDERR  */
#define MSRDERR_WIDTH                                                         1
#define MSRDERR_SHIFT                                                         1
#define MSRDERR_MASK                                                 0x00000002
#define MSRDERR_RD(src)                               (((src) & 0x00000002)>>1)
#define MSRDERR_WR(src)                          (((u32)(src)<<1) & 0x00000002)
#define MSRDERR_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields SRDERR   */
#define SRDERR_WIDTH                                                          1
#define SRDERR_SHIFT                                                          0
#define SRDERR_MASK                                                  0x00000001
#define SRDERR_RD(src)                                   (((src) & 0x00000001))
#define SRDERR_WR(src)                              (((u32)(src)) & 0x00000001)
#define SRDERR_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_TRANS_ERRMask     */
/*    Mask Register Fields MSWRPOISONMask    */
#define MSWRPOISONMASK_WIDTH                                                  1
#define MSWRPOISONMASK_SHIFT                                                 12
#define MSWRPOISONMASK_MASK                                          0x00001000
#define MSWRPOISONMASK_RD(src)                       (((src) & 0x00001000)>>12)
#define MSWRPOISONMASK_WR(src)                  (((u32)(src)<<12) & 0x00001000)
#define MSWRPOISONMASK_SET(dst,src) \
                      (((dst) & ~0x00001000) | (((u32)(src)<<12) & 0x00001000))
/*    Mask Register Fields SWRPOISONMask    */
#define SWRPOISONMASK_WIDTH                                                   1
#define SWRPOISONMASK_SHIFT                                                  11
#define SWRPOISONMASK_MASK                                           0x00000800
#define SWRPOISONMASK_RD(src)                        (((src) & 0x00000800)>>11)
#define SWRPOISONMASK_WR(src)                   (((u32)(src)<<11) & 0x00000800)
#define SWRPOISONMASK_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*    Mask Register Fields SWRDYTMOMask    */
#define SWRDYTMOMASK_WIDTH                                                    1
#define SWRDYTMOMASK_SHIFT                                                   10
#define SWRDYTMOMASK_MASK                                            0x00000400
#define SWRDYTMOMASK_RD(src)                         (((src) & 0x00000400)>>10)
#define SWRDYTMOMASK_WR(src)                    (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMOMASK_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*    Mask Register Fields SWRESPTMOMask    */
#define SWRESPTMOMASK_WIDTH                                                   1
#define SWRESPTMOMASK_SHIFT                                                   9
#define SWRESPTMOMASK_MASK                                           0x00000200
#define SWRESPTMOMASK_RD(src)                         (((src) & 0x00000200)>>9)
#define SWRESPTMOMASK_WR(src)                    (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*    Mask Register Fields MSWRERRMask    */
#define MSWRERRMASK_WIDTH                                                     1
#define MSWRERRMASK_SHIFT                                                     8
#define MSWRERRMASK_MASK                                             0x00000100
#define MSWRERRMASK_RD(src)                           (((src) & 0x00000100)>>8)
#define MSWRERRMASK_WR(src)                      (((u32)(src)<<8) & 0x00000100)
#define MSWRERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*    Mask Register Fields SWRERRMask    */
#define SWRERRMASK_WIDTH                                                      1
#define SWRERRMASK_SHIFT                                                      7
#define SWRERRMASK_MASK                                              0x00000080
#define SWRERRMASK_RD(src)                            (((src) & 0x00000080)>>7)
#define SWRERRMASK_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define SWRERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*    Mask Register Fields SRRDYTMOMask    */
#define SRRDYTMOMASK_WIDTH                                                    1
#define SRRDYTMOMASK_SHIFT                                                    3
#define SRRDYTMOMASK_MASK                                            0x00000008
#define SRRDYTMOMASK_RD(src)                          (((src) & 0x00000008)>>3)
#define SRRDYTMOMASK_WR(src)                     (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields SRRESPTMOMask    */
#define SRRESPTMOMASK_WIDTH                                                   1
#define SRRESPTMOMASK_SHIFT                                                   2
#define SRRESPTMOMASK_MASK                                           0x00000004
#define SRRESPTMOMASK_RD(src)                         (((src) & 0x00000004)>>2)
#define SRRESPTMOMASK_WR(src)                    (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields MSRDERRMask    */
#define MSRDERRMASK_WIDTH                                                     1
#define MSRDERRMASK_SHIFT                                                     1
#define MSRDERRMASK_MASK                                             0x00000002
#define MSRDERRMASK_RD(src)                           (((src) & 0x00000002)>>1)
#define MSRDERRMASK_WR(src)                      (((u32)(src)<<1) & 0x00000002)
#define MSRDERRMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields SRDERRMask    */
#define SRDERRMASK_WIDTH                                                      1
#define SRDERRMASK_SHIFT                                                      0
#define SRDERRMASK_MASK                                              0x00000001
#define SRDERRMASK_RD(src)                               (((src) & 0x00000001))
#define SRDERRMASK_WR(src)                          (((u32)(src)) & 0x00000001)
#define SRDERRMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_WDERR_ADDR        */
/*       Fields ERRADDRL         */
#define ERRADDRL_F1_WIDTH                                                    32
#define ERRADDRL_F1_SHIFT                                                     0
#define ERRADDRL_F1_MASK                                             0xffffffff
#define ERRADDRL_F1_RD(src)                              (((src) & 0xffffffff))
#define ERRADDRL_F1_WR(src)                         (((u32)(src)) & 0xffffffff)
#define ERRADDRL_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_WDERR_REQINFO     */
/*       Fields ERRADDRH         */
#define ERRADDRH_F1_WIDTH                                                    10
#define ERRADDRH_F1_SHIFT                                                    22
#define ERRADDRH_F1_MASK                                             0xffc00000
#define ERRADDRH_F1_RD(src)                          (((src) & 0xffc00000)>>22)
#define ERRADDRH_F1_WR(src)                     (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_F1_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_F1_WIDTH                                                       6
#define MSTRID_F1_SHIFT                                                      16
#define MSTRID_F1_MASK                                               0x003f0000
#define MSTRID_F1_RD(src)                            (((src) & 0x003f0000)>>16)
#define MSTRID_F1_WR(src)                       (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_F1_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_F1_WIDTH                                                      6
#define AUXINFO_F1_SHIFT                                                     10
#define AUXINFO_F1_MASK                                              0x0000fc00
#define AUXINFO_F1_RD(src)                           (((src) & 0x0000fc00)>>10)
#define AUXINFO_F1_WR(src)                      (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_F1_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_F1_WIDTH                                                       2
#define REQLEN_F1_SHIFT                                                       4
#define REQLEN_F1_MASK                                               0x00000030
#define REQLEN_F1_RD(src)                             (((src) & 0x00000030)>>4)
#define REQLEN_F1_WR(src)                        (((u32)(src)<<4) & 0x00000030)
#define REQLEN_F1_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_F1_WIDTH                                                      3
#define REQSIZE_F1_SHIFT                                                      1
#define REQSIZE_F1_MASK                                              0x0000000e
#define REQSIZE_F1_RD(src)                            (((src) & 0x0000000e)>>1)
#define REQSIZE_F1_WR(src)                       (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_F1_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))

/*      Register GLBL_DEVERR_ADDR       */
/*       Fields ERRADDRL         */
#define ERRADDRL_F2_WIDTH                                                    32
#define ERRADDRL_F2_SHIFT                                                     0
#define ERRADDRL_F2_MASK                                             0xffffffff
#define ERRADDRL_F2_RD(src)                              (((src) & 0xffffffff))
#define ERRADDRL_F2_WR(src)                         (((u32)(src)) & 0xffffffff)
#define ERRADDRL_F2_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DEVERR_REQINFO    */
/*       Fields ERRADDRH         */
#define ERRADDRH_F2_WIDTH                                                    10
#define ERRADDRH_F2_SHIFT                                                    22
#define ERRADDRH_F2_MASK                                             0xffc00000
#define ERRADDRH_F2_RD(src)                          (((src) & 0xffc00000)>>22)
#define ERRADDRH_F2_WR(src)                     (((u32)(src)<<22) & 0xffc00000)
#define ERRADDRH_F2_SET(dst,src) \
                      (((dst) & ~0xffc00000) | (((u32)(src)<<22) & 0xffc00000))
/*       Fields MSTRID   */
#define MSTRID_F2_WIDTH                                                       6
#define MSTRID_F2_SHIFT                                                      16
#define MSTRID_F2_MASK                                               0x003f0000
#define MSTRID_F2_RD(src)                            (((src) & 0x003f0000)>>16)
#define MSTRID_F2_WR(src)                       (((u32)(src)<<16) & 0x003f0000)
#define MSTRID_F2_SET(dst,src) \
                      (((dst) & ~0x003f0000) | (((u32)(src)<<16) & 0x003f0000))
/*       Fields AUXINFO  */
#define AUXINFO_F2_WIDTH                                                      6
#define AUXINFO_F2_SHIFT                                                     10
#define AUXINFO_F2_MASK                                              0x0000fc00
#define AUXINFO_F2_RD(src)                           (((src) & 0x0000fc00)>>10)
#define AUXINFO_F2_WR(src)                      (((u32)(src)<<10) & 0x0000fc00)
#define AUXINFO_F2_SET(dst,src) \
                      (((dst) & ~0x0000fc00) | (((u32)(src)<<10) & 0x0000fc00))
/*       Fields REQLEN   */
#define REQLEN_F2_WIDTH                                                       2
#define REQLEN_F2_SHIFT                                                       4
#define REQLEN_F2_MASK                                               0x00000030
#define REQLEN_F2_RD(src)                             (((src) & 0x00000030)>>4)
#define REQLEN_F2_WR(src)                        (((u32)(src)<<4) & 0x00000030)
#define REQLEN_F2_SET(dst,src) \
                       (((dst) & ~0x00000030) | (((u32)(src)<<4) & 0x00000030))
/*       Fields REQSIZE  */
#define REQSIZE_F2_WIDTH                                                      3
#define REQSIZE_F2_SHIFT                                                      1
#define REQSIZE_F2_MASK                                              0x0000000e
#define REQSIZE_F2_RD(src)                            (((src) & 0x0000000e)>>1)
#define REQSIZE_F2_WR(src)                       (((u32)(src)<<1) & 0x0000000e)
#define REQSIZE_F2_SET(dst,src) \
                       (((dst) & ~0x0000000e) | (((u32)(src)<<1) & 0x0000000e))
/*       Fields REQTYPE  */
#define REQTYPE_F1_WIDTH                                                      1
#define REQTYPE_F1_SHIFT                                                      0
#define REQTYPE_F1_MASK                                              0x00000001
#define REQTYPE_F1_RD(src)                               (((src) & 0x00000001))
#define REQTYPE_F1_WR(src)                          (((u32)(src)) & 0x00000001)
#define REQTYPE_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register GLBL_SEC_ERRL_ALS      */
/*       Fields SEC      */
#define SEC_WIDTH                                                            32
#define SEC_SHIFT                                                             0
#define SEC_MASK                                                     0xffffffff
#define SEC_RD(src)                                      (((src) & 0xffffffff))
#define SEC_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define SEC_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_SEC_ERRH_ALS      */
/*       Fields SEC      */
#define SEC_F1_WIDTH                                                         32
#define SEC_F1_SHIFT                                                          0
#define SEC_F1_MASK                                                  0xffffffff
#define SEC_F1_RD(src)                                   (((src) & 0xffffffff))
#define SEC_F1_WR(src)                              (((u32)(src)) & 0xffffffff)
#define SEC_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DED_ERRL_ALS      */
/*       Fields DED      */
#define DED_WIDTH                                                            32
#define DED_SHIFT                                                             0
#define DED_MASK                                                     0xffffffff
#define DED_RD(src)                                      (((src) & 0xffffffff))
#define DED_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DED_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_DED_ERRH_ALS      */
/*       Fields DED      */
#define DED_F1_WIDTH                                                         32
#define DED_F1_SHIFT                                                          0
#define DED_F1_MASK                                                  0xffffffff
#define DED_F1_RD(src)                                   (((src) & 0xffffffff))
#define DED_F1_WR(src)                              (((u32)(src)) & 0xffffffff)
#define DED_F1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register GLBL_TRANS_ERR_ALS     */
/*       Fields SWRPOISON        */
#define SWRPOISON_F1_WIDTH                                                    1
#define SWRPOISON_F1_SHIFT                                                   11
#define SWRPOISON_F1_MASK                                            0x00000800
#define SWRPOISON_F1_RD(src)                         (((src) & 0x00000800)>>11)
#define SWRPOISON_F1_WR(src)                    (((u32)(src)<<11) & 0x00000800)
#define SWRPOISON_F1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields SWRDYTMO         */
#define SWRDYTMO_F1_WIDTH                                                     1
#define SWRDYTMO_F1_SHIFT                                                    10
#define SWRDYTMO_F1_MASK                                             0x00000400
#define SWRDYTMO_F1_RD(src)                          (((src) & 0x00000400)>>10)
#define SWRDYTMO_F1_WR(src)                     (((u32)(src)<<10) & 0x00000400)
#define SWRDYTMO_F1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields SWRESPTMO        */
#define SWRESPTMO_F1_WIDTH                                                    1
#define SWRESPTMO_F1_SHIFT                                                    9
#define SWRESPTMO_F1_MASK                                            0x00000200
#define SWRESPTMO_F1_RD(src)                          (((src) & 0x00000200)>>9)
#define SWRESPTMO_F1_WR(src)                     (((u32)(src)<<9) & 0x00000200)
#define SWRESPTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields SWRERR   */
#define SWRERR_F1_WIDTH                                                       1
#define SWRERR_F1_SHIFT                                                       7
#define SWRERR_F1_MASK                                               0x00000080
#define SWRERR_F1_RD(src)                             (((src) & 0x00000080)>>7)
#define SWRERR_F1_WR(src)                        (((u32)(src)<<7) & 0x00000080)
#define SWRERR_F1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields SRRDYTMO         */
#define SRRDYTMO_F1_WIDTH                                                     1
#define SRRDYTMO_F1_SHIFT                                                     3
#define SRRDYTMO_F1_MASK                                             0x00000008
#define SRRDYTMO_F1_RD(src)                           (((src) & 0x00000008)>>3)
#define SRRDYTMO_F1_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define SRRDYTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SRRESPTMO        */
#define SRRESPTMO_F1_WIDTH                                                    1
#define SRRESPTMO_F1_SHIFT                                                    2
#define SRRESPTMO_F1_MASK                                            0x00000004
#define SRRESPTMO_F1_RD(src)                          (((src) & 0x00000004)>>2)
#define SRRESPTMO_F1_WR(src)                     (((u32)(src)<<2) & 0x00000004)
#define SRRESPTMO_F1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SRDERR   */
#define SRDERR_F1_WIDTH                                                       1
#define SRDERR_F1_SHIFT                                                       0
#define SRDERR_F1_MASK                                               0x00000001
#define SRDERR_F1_RD(src)                                (((src) & 0x00000001))
#define SRDERR_F1_WR(src)                           (((u32)(src)) & 0x00000001)
#define SRDERR_F1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define SLAVE_X2_SHIM_CSR_BASE_ADDR                     0x01f23e000ULL

/*    Address SLAVE_X2_SHIM_CSR  Registers */
#define CFG_SLV_RESP_TMO_CNTR_ADDR                                   0x00000004
#define CFG_SLV_RESP_TMO_CNTR_DEFAULT                                0x0000ffff
#define CFG_SLV_READY_TMO_CNTR_ADDR                                  0x00000008
#define CFG_SLV_READY_TMO_CNTR_DEFAULT                               0x0004ffff
#define INT_SLV_TMO_ADDR                                             0x0000000c
#define INT_SLV_TMO_DEFAULT                                          0x00000000
#define INT_SLV_TMOMASK_ADDR                                         0x00000010
#define CFG_AMA_MODE_ADDR                                            0x00000014
#define CFG_AMA_MODE_DEFAULT                                         0x00000000
#define CFG_SLV_CSR_TMO_CNTR_ADDR                                    0x00000018
#define CFG_SLV_CSR_TMO_CNTR_DEFAULT                                 0x0000ffff
#define CFG_MASK_DEV_ERR_RESP_ADDR                                   0x0000001c
#define CFG_MASK_DEV_ERR_RESP_DEFAULT                                0x00000000

/*      Register CFG_SLV_RESP_TMO_CNTR  */
/*       Fields CFG_CSR_POISON   */
#define CFG_CSR_POISON_WIDTH                                                  1
#define CFG_CSR_POISON_SHIFT                                                 17
#define CFG_CSR_POISON_MASK                                          0x00020000
#define CFG_CSR_POISON_RD(src)                       (((src) & 0x00020000)>>17)
#define CFG_CSR_POISON_WR(src)                  (((u32)(src)<<17) & 0x00020000)
#define CFG_CSR_POISON_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CSR_ERR_RESP_EN  */
#define CSR_ERR_RESP_EN_WIDTH                                                 1
#define CSR_ERR_RESP_EN_SHIFT                                                16
#define CSR_ERR_RESP_EN_MASK                                         0x00010000
#define CSR_ERR_RESP_EN_RD(src)                      (((src) & 0x00010000)>>16)
#define CSR_ERR_RESP_EN_WR(src)                 (((u32)(src)<<16) & 0x00010000)
#define CSR_ERR_RESP_EN_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CFG_CSR_RESP_TMO         */
#define CFG_CSR_RESP_TMO_WIDTH                                               16
#define CFG_CSR_RESP_TMO_SHIFT                                                0
#define CFG_CSR_RESP_TMO_MASK                                        0x0000ffff
#define CFG_CSR_RESP_TMO_RD(src)                         (((src) & 0x0000ffff))
#define CFG_CSR_RESP_TMO_WR(src)                    (((u32)(src)) & 0x0000ffff)
#define CFG_CSR_RESP_TMO_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_SLV_READY_TMO_CNTR */
/*       Fields CFG_CSR_READY_TMO        */
#define CFG_CSR_READY_TMO_WIDTH                                              32
#define CFG_CSR_READY_TMO_SHIFT                                               0
#define CFG_CSR_READY_TMO_MASK                                       0xffffffff
#define CFG_CSR_READY_TMO_RD(src)                        (((src) & 0xffffffff))
#define CFG_CSR_READY_TMO_WR(src)                   (((u32)(src)) & 0xffffffff)
#define CFG_CSR_READY_TMO_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register INT_SLV_TMO    */
/*       Fields STS_CSR_TMO      */
#define STS_CSR_TMO_WIDTH                                                     1
#define STS_CSR_TMO_SHIFT                                                     4
#define STS_CSR_TMO_MASK                                             0x00000010
#define STS_CSR_TMO_RD(src)                           (((src) & 0x00000010)>>4)
#define STS_CSR_TMO_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define STS_CSR_TMO_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields STS_ARREADY_TMO  */
#define STS_ARREADY_TMO_WIDTH                                                 1
#define STS_ARREADY_TMO_SHIFT                                                 3
#define STS_ARREADY_TMO_MASK                                         0x00000008
#define STS_ARREADY_TMO_RD(src)                       (((src) & 0x00000008)>>3)
#define STS_ARREADY_TMO_WR(src)                  (((u32)(src)<<3) & 0x00000008)
#define STS_ARREADY_TMO_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields STS_RVALID_TMO   */
#define STS_RVALID_TMO_WIDTH                                                  1
#define STS_RVALID_TMO_SHIFT                                                  2
#define STS_RVALID_TMO_MASK                                          0x00000004
#define STS_RVALID_TMO_RD(src)                        (((src) & 0x00000004)>>2)
#define STS_RVALID_TMO_WR(src)                   (((u32)(src)<<2) & 0x00000004)
#define STS_RVALID_TMO_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields STS_AWREADY_TMO  */
#define STS_AWREADY_TMO_WIDTH                                                 1
#define STS_AWREADY_TMO_SHIFT                                                 1
#define STS_AWREADY_TMO_MASK                                         0x00000002
#define STS_AWREADY_TMO_RD(src)                       (((src) & 0x00000002)>>1)
#define STS_AWREADY_TMO_WR(src)                  (((u32)(src)<<1) & 0x00000002)
#define STS_AWREADY_TMO_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields STS_BVALID_TMO   */
#define STS_BVALID_TMO_WIDTH                                                  1
#define STS_BVALID_TMO_SHIFT                                                  0
#define STS_BVALID_TMO_MASK                                          0x00000001
#define STS_BVALID_TMO_RD(src)                           (((src) & 0x00000001))
#define STS_BVALID_TMO_WR(src)                      (((u32)(src)) & 0x00000001)
#define STS_BVALID_TMO_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register INT_SLV_TMOMask        */
/*    Mask Register Fields STS_CSR_TMOMask    */
#define STS_CSR_TMOMASK_WIDTH                                                 1
#define STS_CSR_TMOMASK_SHIFT                                                 4
#define STS_CSR_TMOMASK_MASK                                         0x00000010
#define STS_CSR_TMOMASK_RD(src)                       (((src) & 0x00000010)>>4)
#define STS_CSR_TMOMASK_WR(src)                  (((u32)(src)<<4) & 0x00000010)
#define STS_CSR_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*    Mask Register Fields STS_ARREADY_TMOMask    */
#define STS_ARREADY_TMOMASK_WIDTH                                             1
#define STS_ARREADY_TMOMASK_SHIFT                                             3
#define STS_ARREADY_TMOMASK_MASK                                     0x00000008
#define STS_ARREADY_TMOMASK_RD(src)                   (((src) & 0x00000008)>>3)
#define STS_ARREADY_TMOMASK_WR(src)              (((u32)(src)<<3) & 0x00000008)
#define STS_ARREADY_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*    Mask Register Fields STS_RVALID_TMOMask    */
#define STS_RVALID_TMOMASK_WIDTH                                              1
#define STS_RVALID_TMOMASK_SHIFT                                              2
#define STS_RVALID_TMOMASK_MASK                                      0x00000004
#define STS_RVALID_TMOMASK_RD(src)                    (((src) & 0x00000004)>>2)
#define STS_RVALID_TMOMASK_WR(src)               (((u32)(src)<<2) & 0x00000004)
#define STS_RVALID_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*    Mask Register Fields STS_AWREADY_TMOMask    */
#define STS_AWREADY_TMOMASK_WIDTH                                             1
#define STS_AWREADY_TMOMASK_SHIFT                                             1
#define STS_AWREADY_TMOMASK_MASK                                     0x00000002
#define STS_AWREADY_TMOMASK_RD(src)                   (((src) & 0x00000002)>>1)
#define STS_AWREADY_TMOMASK_WR(src)              (((u32)(src)<<1) & 0x00000002)
#define STS_AWREADY_TMOMASK_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*    Mask Register Fields STS_BVALID_TMOMask    */
#define STS_BVALID_TMOMASK_WIDTH                                              1
#define STS_BVALID_TMOMASK_SHIFT                                              0
#define STS_BVALID_TMOMASK_MASK                                      0x00000001
#define STS_BVALID_TMOMASK_RD(src)                       (((src) & 0x00000001))
#define STS_BVALID_TMOMASK_WR(src)                  (((u32)(src)) & 0x00000001)
#define STS_BVALID_TMOMASK_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_AMA_MODE   */
/*       Fields CFG_RD2WR_EN     */
#define CFG_RD2WR_EN_WIDTH                                                    1
#define CFG_RD2WR_EN_SHIFT                                                    1
#define CFG_RD2WR_EN_MASK                                            0x00000002
#define CFG_RD2WR_EN_RD(src)                          (((src) & 0x00000002)>>1)
#define CFG_RD2WR_EN_WR(src)                     (((u32)(src)<<1) & 0x00000002)
#define CFG_RD2WR_EN_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CFG_AMA_MODE     */
#define REGSPEC_CFG_AMA_MODE_WIDTH                                            1
#define REGSPEC_CFG_AMA_MODE_SHIFT                                            0
#define REGSPEC_CFG_AMA_MODE_MASK                                    0x00000001
#define REGSPEC_CFG_AMA_MODE_RD(src)                     (((src) & 0x00000001))
#define REGSPEC_CFG_AMA_MODE_WR(src)                (((u32)(src)) & 0x00000001)
#define REGSPEC_CFG_AMA_MODE_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_SLV_CSR_TMO_CNTR   */
/*       Fields CFG_CSR_TMO      */
#define CFG_CSR_TMO_WIDTH                                                    16
#define CFG_CSR_TMO_SHIFT                                                     0
#define CFG_CSR_TMO_MASK                                             0x0000ffff
#define CFG_CSR_TMO_RD(src)                              (((src) & 0x0000ffff))
#define CFG_CSR_TMO_WR(src)                         (((u32)(src)) & 0x0000ffff)
#define CFG_CSR_TMO_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CFG_MASK_DEV_ERR_RESP  */
/*       Fields MASK_DEV_ERR_RESP        */
#define MASK_DEV_ERR_RESP_WIDTH                                               1
#define MASK_DEV_ERR_RESP_SHIFT                                               0
#define MASK_DEV_ERR_RESP_MASK                                       0x00000001
#define MASK_DEV_ERR_RESP_RD(src)                        (((src) & 0x00000001))
#define MASK_DEV_ERR_RESP_WR(src)                   (((u32)(src)) & 0x00000001)
#define MASK_DEV_ERR_RESP_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Global Base Address     */
#define MASTER_X2_SHIM_CSR_BASE_ADDR                    0x01f23f000ULL

/*    Address MASTER_X2_SHIM_CSR  Registers */
#define CFG_MST_IOB_SEL_ADDR                                         0x00000004
#define CFG_MST_IOB_SEL_DEFAULT                                      0x00000002
#define CFG_VC0_PREFETCH_ADDR                                        0x00000008
#define CFG_VC0_PREFETCH_DEFAULT                                     0x00000004
#define CFG_VC1_PREFETCH_ADDR                                        0x0000000c
#define CFG_VC1_PREFETCH_DEFAULT                                     0x00000004
#define CFG_VC2_PREFETCH_ADDR                                        0x00000010
#define CFG_VC2_PREFETCH_DEFAULT                                     0x00000004
#define VC0_TOKEN_USED_ADDR                                          0x00000014
#define VC0_TOKEN_USED_DEFAULT                                       0x00000000
#define VC1_TOKEN_USED_ADDR                                          0x00000018
#define VC1_TOKEN_USED_DEFAULT                                       0x00000000
#define VC2_TOKEN_USED_ADDR                                          0x0000001c
#define VC2_TOKEN_USED_DEFAULT                                       0x00000000
#define VC0_TOKEN_REQ_ADDR                                           0x00000020
#define VC0_TOKEN_REQ_DEFAULT                                        0x00000000
#define VC1_TOKEN_REQ_ADDR                                           0x00000024
#define VC1_TOKEN_REQ_DEFAULT                                        0x00000000
#define VC2_TOKEN_REQ_ADDR                                           0x00000028
#define VC2_TOKEN_REQ_DEFAULT                                        0x00000000

/*      Register CFG_MST_IOB_SEL        */
/*       Fields CFG_VC_BYPASS    */
#define CFG_VC_BYPASS_WIDTH                                                   1
#define CFG_VC_BYPASS_SHIFT                                                   1
#define CFG_VC_BYPASS_MASK                                           0x00000002
#define CFG_VC_BYPASS_RD(src)                         (((src) & 0x00000002)>>1)
#define CFG_VC_BYPASS_WR(src)                    (((u32)(src)<<1) & 0x00000002)
#define CFG_VC_BYPASS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields CFG_MST_IOB_SEL  */
#define CFG_MST_IOB_SEL_WIDTH                                                 1
#define CFG_MST_IOB_SEL_SHIFT                                                 0
#define CFG_MST_IOB_SEL_MASK                                         0x00000001
#define CFG_MST_IOB_SEL_RD(src)                          (((src) & 0x00000001))
#define CFG_MST_IOB_SEL_WR(src)                     (((u32)(src)) & 0x00000001)
#define CFG_MST_IOB_SEL_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CFG_VC0_PREFETCH       */
/*       Fields CFG_VC0_PREFETCH_CNT     */
#define CFG_VC0_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC0_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC0_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC0_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC0_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC0_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register CFG_VC1_PREFETCH       */
/*       Fields CFG_VC1_PREFETCH_CNT     */
#define CFG_VC1_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC1_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC1_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC1_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC1_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC1_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register CFG_VC2_PREFETCH       */
/*       Fields CFG_VC2_PREFETCH_CNT     */
#define CFG_VC2_PREFETCH_CNT_WIDTH                                            4
#define CFG_VC2_PREFETCH_CNT_SHIFT                                            0
#define CFG_VC2_PREFETCH_CNT_MASK                                    0x0000000f
#define CFG_VC2_PREFETCH_CNT_RD(src)                     (((src) & 0x0000000f))
#define CFG_VC2_PREFETCH_CNT_WR(src)                (((u32)(src)) & 0x0000000f)
#define CFG_VC2_PREFETCH_CNT_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register VC0_TOKEN_USED */
/*       Fields VC0_TOKEN_USED   */
#define VC0_TOKEN_USED_WIDTH                                                 32
#define VC0_TOKEN_USED_SHIFT                                                  0
#define VC0_TOKEN_USED_MASK                                          0xffffffff
#define VC0_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC0_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC1_TOKEN_USED */
/*       Fields VC1_TOKEN_USED   */
#define VC1_TOKEN_USED_WIDTH                                                 32
#define VC1_TOKEN_USED_SHIFT                                                  0
#define VC1_TOKEN_USED_MASK                                          0xffffffff
#define VC1_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC1_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC2_TOKEN_USED */
/*       Fields VC2_TOKEN_USED   */
#define VC2_TOKEN_USED_WIDTH                                                 32
#define VC2_TOKEN_USED_SHIFT                                                  0
#define VC2_TOKEN_USED_MASK                                          0xffffffff
#define VC2_TOKEN_USED_RD(src)                           (((src) & 0xffffffff))
#define VC2_TOKEN_USED_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC0_TOKEN_REQ  */
/*       Fields VC0_TOKEN_REQ    */
#define VC0_TOKEN_REQ_WIDTH                                                  32
#define VC0_TOKEN_REQ_SHIFT                                                   0
#define VC0_TOKEN_REQ_MASK                                           0xffffffff
#define VC0_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC0_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC1_TOKEN_REQ  */
/*       Fields VC1_TOKEN_REQ    */
#define VC1_TOKEN_REQ_WIDTH                                                  32
#define VC1_TOKEN_REQ_SHIFT                                                   0
#define VC1_TOKEN_REQ_MASK                                           0xffffffff
#define VC1_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC1_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VC2_TOKEN_REQ  */
/*       Fields VC2_TOKEN_REQ    */
#define VC2_TOKEN_REQ_WIDTH                                                  32
#define VC2_TOKEN_REQ_SHIFT                                                   0
#define VC2_TOKEN_REQ_MASK                                           0xffffffff
#define VC2_TOKEN_REQ_RD(src)                            (((src) & 0xffffffff))
#define VC2_TOKEN_REQ_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Global Base Address     */
#define SATA_X2_SATA_2X_BASE_ADDR                       0x01a800000ULL

/*    Address SATA_X2_SATA_2X  Registers */
#define CAP_ADDR                                                     0x00000000
#define CAP_DEFAULT                                                  0xe726ff81
#define GHC_ADDR                                                     0x00000004
#define GHC_DEFAULT                                                  0x80000000
#define IS_ADDR                                                      0x00000008
#define IS_DEFAULT                                                   0x00000000
#define PI_ADDR                                                      0x0000000c
#define PI_DEFAULT                                                   0x00000003
#define VS_ADDR                                                      0x00000010
#define VS_DEFAULT                                                   0x00010100
#define CCC_CTL_ADDR                                                 0x00000014
#define CCC_CTL_DEFAULT                                              0x00010100
#define CCC_PORTS_ADDR                                               0x00000018
#define CCC_PORTS_DEFAULT                                            0x00000000
#define EM_LOC_ADDR                                                  0x0000001c
#define EM_LOC_DEFAULT                                               0x00000000
#define EM_CTL_ADDR                                                  0x00000020
#define EM_CTL_DEFAULT                                               0x00000000
#define CAP2_ADDR                                                    0x00000024
#define CAP2_DEFAULT                                                 0x00000000
#define BOHC_ADDR                                                    0x00000028
#define BOHC_DEFAULT                                                 0x00000000
#define BIST_ERR_ADDR                                                0x00000070
#define BIST_ERR_DEFAULT                                             0x00000000
#define P0SERCTL_ADDR                                                0x000000a0
#define P0SERCTL_DEFAULT                                             0x00000000
#define PORTCFG_ADDR                                                 0x000000a4
#define PORTCFG_DEFAULT                                              0x00000001
#define PORTPHY1CFG_ADDR                                             0x000000a8
#define PORTPHY1CFG_DEFAULT                                          0x20001fff
#define PORTPHY2CFG_ADDR                                             0x000000ac
#define PORTPHY2CFG_DEFAULT                                          0x5030461c
#define PORTPHY3CFG_ADDR                                             0x000000b0
#define PORTPHY3CFG_DEFAULT                                          0x1c0f1907
#define PORTPHY4CFG_ADDR                                             0x000000b4
#define PORTPHY4CFG_DEFAULT                                          0x00000f15
#define PORTPHY5CFG_ADDR                                             0x000000b8
#define PORTPHY5CFG_DEFAULT                                          0x800c964a
#define PORTAXICFG_ADDR                                              0x000000bc
#define PORTAXICFG_DEFAULT                                           0x00410102
#define PORTAXICACHECTL_ADDR                                         0x000000c0
#define PORTAXICACHECTL_DEFAULT                                      0x00100010
#define PORTAXIPROTCTL_ADDR                                          0x000000c4
#define PORTAXIPROTCTL_DEFAULT                                       0x00000000
#define PORTRANSCFG_ADDR                                             0x000000c8
#define PORTRANSCFG_DEFAULT                                          0x08000016
#define PORTRANSSTAT_ADDR                                            0x000000cc
#define PORTRANSSTAT_DEFAULT                                         0x00000000
#define PORTLNKCFG0_ADDR                                             0x000000d0
#define PORTLNKCFG0_DEFAULT                                          0x3800ff34
#define PORTLNKCFG1_ADDR                                             0x000000d4
#define PORTLNKCFG1_DEFAULT                                          0x00000000
#define PORTLNKCFG2_ADDR                                             0x000000d8
#define PORTLNKCFG2_DEFAULT                                          0x00000000
#define PORTLNKSTAT0_ADDR                                            0x000000dc
#define PORTLNKSTAT0_DEFAULT                                         0x00000000
#define PORTLNKSTAT1_ADDR                                            0x000000e0
#define PORTLNKSTAT1_DEFAULT                                         0x00000000
#define PORTCMDCFG_ADDR                                              0x000000e4
#define PORTCMDCFG_DEFAULT                                           0x00000000
#define CLB0_ADDR                                                    0x00000100
#define CLB0_DEFAULT                                                 0x00000000
#define CLBU0_ADDR                                                   0x00000104
#define CLBU0_DEFAULT                                                0x00000000
#define FB0_ADDR                                                     0x00000108
#define FB0_DEFAULT                                                  0x00000000
#define FBU0_ADDR                                                    0x0000010c
#define FBU0_DEFAULT                                                 0x00000000
#define IS0_ADDR                                                     0x00000110
#define IS0_DEFAULT                                                  0x00000000
#define IE0_ADDR                                                     0x00000114
#define IE0_DEFAULT                                                  0x00000000
#define CMD0_ADDR                                                    0x00000118
#define CMD0_DEFAULT                                                 0x00000000
#define TFD0_ADDR                                                    0x00000120
#define TFD0_DEFAULT                                                 0x0000007f
#define SIG0_ADDR                                                    0x00000124
#define SIG0_DEFAULT                                                 0xffffffff
#define SSTS0_ADDR                                                   0x00000128
#define SSTS0_DEFAULT                                                0x00000000
#define SCTL0_ADDR                                                   0x0000012c
#define SCTL0_DEFAULT                                                0x00000000
#define SERR0_ADDR                                                   0x00000130
#define SERR0_DEFAULT                                                0x00000000
#define SACT0_ADDR                                                   0x00000134
#define SACT0_DEFAULT                                                0x00000000
#define CI0_ADDR                                                     0x00000138
#define CI0_DEFAULT                                                  0x00000000
#define SNTF0_ADDR                                                   0x0000013c
#define SNTF0_DEFAULT                                                0x00000000
#define FBS0_ADDR                                                    0x00000140
#define FBS0_DEFAULT                                                 0x00000000
#define CLB1_ADDR                                                    0x00000180
#define CLB1_DEFAULT                                                 0x00000000
#define CLBU1_ADDR                                                   0x00000184
#define CLBU1_DEFAULT                                                0x00000000
#define FB1_ADDR                                                     0x00000188
#define FB1_DEFAULT                                                  0x00000000
#define FBU1_ADDR                                                    0x0000018c
#define FBU1_DEFAULT                                                 0x00000000
#define IS1_ADDR                                                     0x00000190
#define IS1_DEFAULT                                                  0x00000000
#define IE1_ADDR                                                     0x00000194
#define IE1_DEFAULT                                                  0x00000000
#define CMD1_ADDR                                                    0x00000198
#define CMD1_DEFAULT                                                 0x00000000
#define TFD1_ADDR                                                    0x000001a0
#define TFD1_DEFAULT                                                 0x0000007f
#define SIG1_ADDR                                                    0x000001a4
#define SIG1_DEFAULT                                                 0xffffffff
#define SSTS1_ADDR                                                   0x000001a8
#define SSTS1_DEFAULT                                                0x00000000
#define SCTL1_ADDR                                                   0x000001ac
#define SCTL1_DEFAULT                                                0x00000000
#define SERR1_ADDR                                                   0x000001b0
#define SERR1_DEFAULT                                                0x00000000
#define SACT1_ADDR                                                   0x000001b4
#define SACT1_DEFAULT                                                0x00000000
#define CI1_ADDR                                                     0x000001b8
#define CI1_DEFAULT                                                  0x00000000
#define SNTF1_ADDR                                                   0x000001bc
#define SNTF1_DEFAULT                                                0x00000000
#define FBS1_ADDR                                                    0x000001c0
#define FBS1_DEFAULT                                                 0x00000000

/*      Register CAP    */
/*       Fields S64A     */
#define S64A_WIDTH                                                            1
#define S64A_SHIFT                                                           31
#define S64A_MASK                                                    0x80000000
#define S64A_RD(src)                                 (((src) & 0x80000000)>>31)
#define S64A_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SNCQ     */
#define SNCQ_WIDTH                                                            1
#define SNCQ_SHIFT                                                           30
#define SNCQ_MASK                                                    0x40000000
#define SNCQ_RD(src)                                 (((src) & 0x40000000)>>30)
#define SNCQ_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields SSNTF    */
#define SSNTF_WIDTH                                                           1
#define SSNTF_SHIFT                                                          29
#define SSNTF_MASK                                                   0x20000000
#define SSNTF_RD(src)                                (((src) & 0x20000000)>>29)
#define SSNTF_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SMPS     */
#define SMPS_WIDTH                                                            1
#define SMPS_SHIFT                                                           28
#define SMPS_MASK                                                    0x10000000
#define SMPS_RD(src)                                 (((src) & 0x10000000)>>28)
#define SMPS_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields SSS      */
#define SSS_WIDTH                                                             1
#define SSS_SHIFT                                                            27
#define SSS_MASK                                                     0x08000000
#define SSS_RD(src)                                  (((src) & 0x08000000)>>27)
#define SSS_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields SALP     */
#define SALP_WIDTH                                                            1
#define SALP_SHIFT                                                           26
#define SALP_MASK                                                    0x04000000
#define SALP_RD(src)                                 (((src) & 0x04000000)>>26)
#define SALP_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields SAL      */
#define SAL_WIDTH                                                             1
#define SAL_SHIFT                                                            25
#define SAL_MASK                                                     0x02000000
#define SAL_RD(src)                                  (((src) & 0x02000000)>>25)
#define SAL_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SCLO     */
#define SCLO_WIDTH                                                            1
#define SCLO_SHIFT                                                           24
#define SCLO_MASK                                                    0x01000000
#define SCLO_RD(src)                                 (((src) & 0x01000000)>>24)
#define SCLO_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields ISS      */
#define ISS_WIDTH                                                             4
#define ISS_SHIFT                                                            20
#define ISS_MASK                                                     0x00f00000
#define ISS_RD(src)                                  (((src) & 0x00f00000)>>20)
#define ISS_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields SAM      */
#define SAM_WIDTH                                                             1
#define SAM_SHIFT                                                            18
#define SAM_MASK                                                     0x00040000
#define SAM_RD(src)                                  (((src) & 0x00040000)>>18)
#define SAM_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SPM      */
#define SPM_WIDTH                                                             1
#define SPM_SHIFT                                                            17
#define SPM_MASK                                                     0x00020000
#define SPM_RD(src)                                  (((src) & 0x00020000)>>17)
#define SPM_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields FBSS     */
#define FBSS_WIDTH                                                            1
#define FBSS_SHIFT                                                           16
#define FBSS_MASK                                                    0x00010000
#define FBSS_RD(src)                                 (((src) & 0x00010000)>>16)
#define FBSS_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields SSC      */
#define SSC_WIDTH                                                             1
#define SSC_SHIFT                                                            14
#define SSC_MASK                                                     0x00004000
#define SSC_RD(src)                                  (((src) & 0x00004000)>>14)
#define SSC_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields PSC      */
#define PSC_WIDTH                                                             1
#define PSC_SHIFT                                                            13
#define PSC_MASK                                                     0x00002000
#define PSC_RD(src)                                  (((src) & 0x00002000)>>13)
#define PSC_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields NCS      */
#define NCS_WIDTH                                                             5
#define NCS_SHIFT                                                             8
#define NCS_MASK                                                     0x00001f00
#define NCS_RD(src)                                   (((src) & 0x00001f00)>>8)
#define NCS_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields CCCS     */
#define CCCS_WIDTH                                                            1
#define CCCS_SHIFT                                                            7
#define CCCS_MASK                                                    0x00000080
#define CCCS_RD(src)                                  (((src) & 0x00000080)>>7)
#define CCCS_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields EMS      */
#define EMS_WIDTH                                                             1
#define EMS_SHIFT                                                             6
#define EMS_MASK                                                     0x00000040
#define EMS_RD(src)                                   (((src) & 0x00000040)>>6)
#define EMS_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields SXS      */
#define SXS_WIDTH                                                             1
#define SXS_SHIFT                                                             5
#define SXS_MASK                                                     0x00000020
#define SXS_RD(src)                                   (((src) & 0x00000020)>>5)
#define SXS_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields NP       */
#define NP_WIDTH                                                              5
#define NP_SHIFT                                                              0
#define NP_MASK                                                      0x0000001f
#define NP_RD(src)                                       (((src) & 0x0000001f))
#define NP_SET(dst,src) (((dst) & ~0x0000001f) | (((u32)(src)) & 0x0000001f))

/*      Register GHC    */
/*       Fields AE       */
#define AE_WIDTH                                                              1
#define AE_SHIFT                                                             31
#define AE_MASK                                                      0x80000000
#define AE_RD(src)                                   (((src) & 0x80000000)>>31)
#define AE_WR(src)                              (((u32)(src)<<31) & 0x80000000)
#define AE_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields MRSM     */
#define MRSM_WIDTH                                                            1
#define MRSM_SHIFT                                                            2
#define MRSM_MASK                                                    0x00000004
#define MRSM_RD(src)                                  (((src) & 0x00000004)>>2)
#define MRSM_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define MRSM_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields IE       */
#define IE_WIDTH                                                              1
#define IE_SHIFT                                                              1
#define IE_MASK                                                      0x00000002
#define IE_RD(src)                                    (((src) & 0x00000002)>>1)
#define IE_WR(src)                               (((u32)(src)<<1) & 0x00000002)
#define IE_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields HR       */
#define HR_WIDTH                                                              1
#define HR_SHIFT                                                              0
#define HR_MASK                                                      0x00000001
#define HR_RD(src)                                       (((src) & 0x00000001))
#define HR_WR(src)                                  (((u32)(src)) & 0x00000001)
#define HR_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IS     */
/*       Fields IPS      */
#define IPS_WIDTH                                                            32
#define IPS_SHIFT                                                             0
#define IPS_MASK                                                     0xffffffff
#define IPS_RD(src)                                      (((src) & 0xffffffff))
#define IPS_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define IPS_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register PI     */
/*       Fields PI       */
#define PI_WIDTH                                                             32
#define PI_SHIFT                                                              0
#define PI_MASK                                                      0xffffffff
#define PI_RD(src)                                       (((src) & 0xffffffff))
#define PI_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register VS     */
/*       Fields MJR      */
#define MJR_WIDTH                                                            16
#define MJR_SHIFT                                                            16
#define MJR_MASK                                                     0xffff0000
#define MJR_RD(src)                                  (((src) & 0xffff0000)>>16)
#define MJR_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields MNR      */
#define MNR_WIDTH                                                            16
#define MNR_SHIFT                                                             0
#define MNR_MASK                                                     0x0000ffff
#define MNR_RD(src)                                      (((src) & 0x0000ffff))
#define MNR_SET(dst,src) (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register CCC_CTL        */
/*       Fields TV       */
#define TV_WIDTH                                                             16
#define TV_SHIFT                                                             16
#define TV_MASK                                                      0xffff0000
#define TV_RD(src)                                   (((src) & 0xffff0000)>>16)
#define TV_WR(src)                              (((u32)(src)<<16) & 0xffff0000)
#define TV_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields CC       */
#define CC_WIDTH                                                              8
#define CC_SHIFT                                                              8
#define CC_MASK                                                      0x0000ff00
#define CC_RD(src)                                    (((src) & 0x0000ff00)>>8)
#define CC_WR(src)                               (((u32)(src)<<8) & 0x0000ff00)
#define CC_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields INT      */
#define INT_WIDTH                                                             5
#define INT_SHIFT                                                             3
#define INT_MASK                                                     0x000000f8
#define INT_RD(src)                                   (((src) & 0x000000f8)>>3)
#define INT_WR(src)                              (((u32)(src)<<3) & 0x000000f8)
#define INT_SET(dst,src) \
                       (((dst) & ~0x000000f8) | (((u32)(src)<<3) & 0x000000f8))
/*       Fields EN       */
#define EN_WIDTH                                                              1
#define EN_SHIFT                                                              0
#define EN_MASK                                                      0x00000001
#define EN_RD(src)                                       (((src) & 0x00000001))
#define EN_WR(src)                                  (((u32)(src)) & 0x00000001)
#define EN_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CCC_PORTS      */
/*       Fields PRT      */
#define PRT_WIDTH                                                            32
#define PRT_SHIFT                                                             0
#define PRT_MASK                                                     0xffffffff
#define PRT_RD(src)                                      (((src) & 0xffffffff))
#define PRT_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define PRT_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register EM_LOC */
/*       Fields OFST     */
#define OFST_WIDTH                                                           16
#define OFST_SHIFT                                                           16
#define OFST_MASK                                                    0xffff0000
#define OFST_RD(src)                                 (((src) & 0xffff0000)>>16)
#define OFST_WR(src)                            (((u32)(src)<<16) & 0xffff0000)
#define OFST_SET(dst,src) \
                      (((dst) & ~0xffff0000) | (((u32)(src)<<16) & 0xffff0000))
/*       Fields SZ       */
#define SZ_WIDTH                                                             16
#define SZ_SHIFT                                                              0
#define SZ_MASK                                                      0x0000ffff
#define SZ_RD(src)                                       (((src) & 0x0000ffff))
#define SZ_WR(src)                                  (((u32)(src)) & 0x0000ffff)
#define SZ_SET(dst,src) (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register EM_CTL */
/*       Fields PM       */
#define PM_WIDTH                                                              1
#define PM_SHIFT                                                             27
#define PM_MASK                                                      0x08000000
#define PM_RD(src)                                   (((src) & 0x08000000)>>27)
#define PM_WR(src)                              (((u32)(src)<<27) & 0x08000000)
#define PM_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALHD     */
#define ALHD_WIDTH                                                            1
#define ALHD_SHIFT                                                           26
#define ALHD_MASK                                                    0x04000000
#define ALHD_RD(src)                                 (((src) & 0x04000000)>>26)
#define ALHD_WR(src)                            (((u32)(src)<<26) & 0x04000000)
#define ALHD_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields XMT      */
#define XMT_WIDTH                                                             1
#define XMT_SHIFT                                                            25
#define XMT_MASK                                                     0x02000000
#define XMT_RD(src)                                  (((src) & 0x02000000)>>25)
#define XMT_WR(src)                             (((u32)(src)<<25) & 0x02000000)
#define XMT_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields SMB      */
#define SMB_WIDTH                                                             1
#define SMB_SHIFT                                                            24
#define SMB_MASK                                                     0x01000000
#define SMB_RD(src)                                  (((src) & 0x01000000)>>24)
#define SMB_WR(src)                             (((u32)(src)<<24) & 0x01000000)
#define SMB_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SGPIO    */
#define SGPIO_WIDTH                                                           1
#define SGPIO_SHIFT                                                          19
#define SGPIO_MASK                                                   0x00080000
#define SGPIO_RD(src)                                (((src) & 0x00080000)>>19)
#define SGPIO_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define SGPIO_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields SES2     */
#define SES2_WIDTH                                                            1
#define SES2_SHIFT                                                           18
#define SES2_MASK                                                    0x00040000
#define SES2_RD(src)                                 (((src) & 0x00040000)>>18)
#define SES2_WR(src)                            (((u32)(src)<<18) & 0x00040000)
#define SES2_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields SAFTE    */
#define SAFTE_WIDTH                                                           1
#define SAFTE_SHIFT                                                          17
#define SAFTE_MASK                                                   0x00020000
#define SAFTE_RD(src)                                (((src) & 0x00020000)>>17)
#define SAFTE_WR(src)                           (((u32)(src)<<17) & 0x00020000)
#define SAFTE_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields LED      */
#define LED_WIDTH                                                             1
#define LED_SHIFT                                                            16
#define LED_MASK                                                     0x00010000
#define LED_RD(src)                                  (((src) & 0x00010000)>>16)
#define LED_WR(src)                             (((u32)(src)<<16) & 0x00010000)
#define LED_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields RST      */
#define RST_WIDTH                                                             1
#define RST_SHIFT                                                             9
#define RST_MASK                                                     0x00000200
#define RST_RD(src)                                   (((src) & 0x00000200)>>9)
#define RST_WR(src)                              (((u32)(src)<<9) & 0x00000200)
#define RST_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TM       */
#define TM_WIDTH                                                              1
#define TM_SHIFT                                                              8
#define TM_MASK                                                      0x00000100
#define TM_RD(src)                                    (((src) & 0x00000100)>>8)
#define TM_WR(src)                               (((u32)(src)<<8) & 0x00000100)
#define TM_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MR       */
#define MR_WIDTH                                                              1
#define MR_SHIFT                                                              0
#define MR_MASK                                                      0x00000001
#define MR_RD(src)                                       (((src) & 0x00000001))
#define MR_WR(src)                                  (((u32)(src)) & 0x00000001)
#define MR_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CAP2   */
/*       Fields APST     */
#define APST2_WIDTH                                                           1
#define APST2_SHIFT                                                           2
#define APST2_MASK                                                   0x00000004
#define APST2_RD(src)                                 (((src) & 0x00000004)>>2)
#define APST2_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields NVMP     */
#define NVMP2_WIDTH                                                           1
#define NVMP2_SHIFT                                                           1
#define NVMP2_MASK                                                   0x00000002
#define NVMP2_RD(src)                                 (((src) & 0x00000002)>>1)
#define NVMP2_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields BOH      */
#define BOH2_WIDTH                                                            1
#define BOH2_SHIFT                                                            0
#define BOH2_MASK                                                    0x00000001
#define BOH2_RD(src)                                     (((src) & 0x00000001))
#define BOH2_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BOHC   */
/*       Fields BB       */
#define BB_WIDTH                                                              1
#define BB_SHIFT                                                              4
#define BB_MASK                                                      0x00000010
#define BB_RD(src)                                    (((src) & 0x00000010)>>4)
#define BB_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields OOC      */
#define OOC_WIDTH                                                             1
#define OOC_SHIFT                                                             3
#define OOC_MASK                                                     0x00000008
#define OOC_RD(src)                                   (((src) & 0x00000008)>>3)
#define OOC_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields SOOE     */
#define SOOE_WIDTH                                                            1
#define SOOE_SHIFT                                                            2
#define SOOE_MASK                                                    0x00000004
#define SOOE_RD(src)                                  (((src) & 0x00000004)>>2)
#define SOOE_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields OOS      */
#define OOS_WIDTH                                                             1
#define OOS_SHIFT                                                             1
#define OOS_MASK                                                     0x00000002
#define OOS_RD(src)                                   (((src) & 0x00000002)>>1)
#define OOS_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields BOS      */
#define BOS_WIDTH                                                             1
#define BOS_SHIFT                                                             0
#define BOS_MASK                                                     0x00000001
#define BOS_RD(src)                                      (((src) & 0x00000001))
#define BOS_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register BIST_ERR       */
/*       Fields BISTFAIL         */
#define BISTFAIL_WIDTH                                                        1
#define BISTFAIL_SHIFT                                                        0
#define BISTFAIL_MASK                                                0x00000001
#define BISTFAIL_RD(src)                                 (((src) & 0x00000001))
#define BISTFAIL_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register P0SERCTL       */
/*       Fields SERBSY   */
#define SERBSY_WIDTH                                                          1
#define SERBSY_SHIFT                                                         31
#define SERBSY_MASK                                                  0x80000000
#define SERBSY_RD(src)                               (((src) & 0x80000000)>>31)
#define SERBSY_WR(src)                          (((u32)(src)<<31) & 0x80000000)
#define SERBSY_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields SERRW    */
#define SERRW_WIDTH                                                           1
#define SERRW_SHIFT                                                          24
#define SERRW_MASK                                                   0x01000000
#define SERRW_RD(src)                                (((src) & 0x01000000)>>24)
#define SERRW_WR(src)                           (((u32)(src)<<24) & 0x01000000)
#define SERRW_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields SERDATA  */
#define SERDATA_WIDTH                                                         8
#define SERDATA_SHIFT                                                        16
#define SERDATA_MASK                                                 0x00ff0000
#define SERDATA_RD(src)                              (((src) & 0x00ff0000)>>16)
#define SERDATA_WR(src)                         (((u32)(src)<<16) & 0x00ff0000)
#define SERDATA_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields SERADDR  */
#define SERADDR_WIDTH                                                        16
#define SERADDR_SHIFT                                                         0
#define SERADDR_MASK                                                 0x0000ffff
#define SERADDR_RD(src)                                  (((src) & 0x0000ffff))
#define SERADDR_WR(src)                             (((u32)(src)) & 0x0000ffff)
#define SERADDR_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register PORTCFG        */
/*       Fields POSTSCAL         */
#define POSTSCAL_WIDTH                                                       12
#define POSTSCAL_SHIFT                                                       20
#define POSTSCAL_MASK                                                0xfff00000
#define POSTSCAL_RD(src)                             (((src) & 0xfff00000)>>20)
#define POSTSCAL_WR(src)                        (((u32)(src)<<20) & 0xfff00000)
#define POSTSCAL_SET(dst,src) \
                      (((dst) & ~0xfff00000) | (((u32)(src)<<20) & 0xfff00000))
/*       Fields PRESCAL  */
#define PRESCAL_WIDTH                                                         8
#define PRESCAL_SHIFT                                                        12
#define PRESCAL_MASK                                                 0x000ff000
#define PRESCAL_RD(src)                              (((src) & 0x000ff000)>>12)
#define PRESCAL_WR(src)                         (((u32)(src)<<12) & 0x000ff000)
#define PRESCAL_SET(dst,src) \
                      (((dst) & ~0x000ff000) | (((u32)(src)<<12) & 0x000ff000))
/*       Fields CISE     */
#define CISE_WIDTH                                                            1
#define CISE_SHIFT                                                            8
#define CISE_MASK                                                    0x00000100
#define CISE_RD(src)                                  (((src) & 0x00000100)>>8)
#define CISE_WR(src)                             (((u32)(src)<<8) & 0x00000100)
#define CISE_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields PORTADDR         */
#define PORTADDR_WIDTH                                                        6
#define PORTADDR_SHIFT                                                        0
#define PORTADDR_MASK                                                0x0000003f
#define PORTADDR_RD(src)                                 (((src) & 0x0000003f))
#define PORTADDR_WR(src)                            (((u32)(src)) & 0x0000003f)
#define PORTADDR_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTPHY1CFG    */
/*       Fields FIXSPDEN         */
#define FIXSPDEN_WIDTH                                                        1
#define FIXSPDEN_SHIFT                                                       31
#define FIXSPDEN_MASK                                                0x80000000
#define FIXSPDEN_RD(src)                             (((src) & 0x80000000)>>31)
#define FIXSPDEN_WR(src)                        (((u32)(src)<<31) & 0x80000000)
#define FIXSPDEN_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields CMDSLMBREN       */
#define CMDSLMBREN_WIDTH                                                      1
#define CMDSLMBREN_SHIFT                                                     30
#define CMDSLMBREN_MASK                                              0x40000000
#define CMDSLMBREN_RD(src)                           (((src) & 0x40000000)>>30)
#define CMDSLMBREN_WR(src)                      (((u32)(src)<<30) & 0x40000000)
#define CMDSLMBREN_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields OOBSEL   */
#define OOBSEL_WIDTH                                                          1
#define OOBSEL_SHIFT                                                         29
#define OOBSEL_MASK                                                  0x20000000
#define OOBSEL_RD(src)                               (((src) & 0x20000000)>>29)
#define OOBSEL_WR(src)                          (((u32)(src)<<29) & 0x20000000)
#define OOBSEL_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields SERSLMBRSEL      */
#define SERSLMBRSEL_WIDTH                                                     1
#define SERSLMBRSEL_SHIFT                                                    28
#define SERSLMBRSEL_MASK                                             0x10000000
#define SERSLMBRSEL_RD(src)                          (((src) & 0x10000000)>>28)
#define SERSLMBRSEL_WR(src)                     (((u32)(src)<<28) & 0x10000000)
#define SERSLMBRSEL_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields PCCLK    */
#define PCCLK_WIDTH                                                           1
#define PCCLK_SHIFT                                                          27
#define PCCLK_MASK                                                   0x08000000
#define PCCLK_RD(src)                                (((src) & 0x08000000)>>27)
#define PCCLK_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields BISTPATTNA       */
#define BISTPATTNA_WIDTH                                                      1
#define BISTPATTNA_SHIFT                                                     26
#define BISTPATTNA_MASK                                              0x04000000
#define BISTPATTNA_RD(src)                           (((src) & 0x04000000)>>26)
#define BISTPATTNA_WR(src)                      (((u32)(src)<<26) & 0x04000000)
#define BISTPATTNA_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields BISTCLRERR       */
#define BISTCLRERR_WIDTH                                                      1
#define BISTCLRERR_SHIFT                                                     25
#define BISTCLRERR_MASK                                              0x02000000
#define BISTCLRERR_RD(src)                           (((src) & 0x02000000)>>25)
#define BISTCLRERR_WR(src)                      (((u32)(src)<<25) & 0x02000000)
#define BISTCLRERR_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields BISTPATTEN       */
#define BISTPATTEN_WIDTH                                                      1
#define BISTPATTEN_SHIFT                                                     24
#define BISTPATTEN_MASK                                              0x01000000
#define BISTPATTEN_RD(src)                           (((src) & 0x01000000)>>24)
#define BISTPATTEN_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define BISTPATTEN_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields BISTPATTSEL      */
#define BISTPATTSEL_WIDTH                                                     3
#define BISTPATTSEL_SHIFT                                                    21
#define BISTPATTSEL_MASK                                             0x00e00000
#define BISTPATTSEL_RD(src)                          (((src) & 0x00e00000)>>21)
#define BISTPATTSEL_WR(src)                     (((u32)(src)<<21) & 0x00e00000)
#define BISTPATTSEL_SET(dst,src) \
                      (((dst) & ~0x00e00000) | (((u32)(src)<<21) & 0x00e00000))
/*       Fields FRCPHYRDY        */
#define FRCPHYRDY_WIDTH                                                       1
#define FRCPHYRDY_SHIFT                                                      20
#define FRCPHYRDY_MASK                                               0x00100000
#define FRCPHYRDY_RD(src)                            (((src) & 0x00100000)>>20)
#define FRCPHYRDY_WR(src)                       (((u32)(src)<<20) & 0x00100000)
#define FRCPHYRDY_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields ALIGNWAIT        */
#define ALIGNWAIT_WIDTH                                                      17
#define ALIGNWAIT_SHIFT                                                       0
#define ALIGNWAIT_MASK                                               0x0001ffff
#define ALIGNWAIT_RD(src)                                (((src) & 0x0001ffff))
#define ALIGNWAIT_WR(src)                           (((u32)(src)) & 0x0001ffff)
#define ALIGNWAIT_SET(dst,src) \
                          (((dst) & ~0x0001ffff) | (((u32)(src)) & 0x0001ffff))

/*      Register PORTPHY2CFG    */
/*       Fields COMINITNEG       */
#define COMINITNEG_WIDTH                                                      8
#define COMINITNEG_SHIFT                                                     24
#define COMINITNEG_MASK                                              0xff000000
#define COMINITNEG_RD(src)                           (((src) & 0xff000000)>>24)
#define COMINITNEG_WR(src)                      (((u32)(src)<<24) & 0xff000000)
#define COMINITNEG_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields COMINITGAPNOM    */
#define COMINITGAPNOM_WIDTH                                                   8
#define COMINITGAPNOM_SHIFT                                                  16
#define COMINITGAPNOM_MASK                                           0x00ff0000
#define COMINITGAPNOM_RD(src)                        (((src) & 0x00ff0000)>>16)
#define COMINITGAPNOM_WR(src)                   (((u32)(src)<<16) & 0x00ff0000)
#define COMINITGAPNOM_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields COMINITGAPMAX    */
#define COMINITGAPMAX_WIDTH                                                   8
#define COMINITGAPMAX_SHIFT                                                   8
#define COMINITGAPMAX_MASK                                           0x0000ff00
#define COMINITGAPMAX_RD(src)                         (((src) & 0x0000ff00)>>8)
#define COMINITGAPMAX_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define COMINITGAPMAX_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMINITGAPMIN    */
#define COMINITGAPMIN_WIDTH                                                   8
#define COMINITGAPMIN_SHIFT                                                   0
#define COMINITGAPMIN_MASK                                           0x000000ff
#define COMINITGAPMIN_RD(src)                            (((src) & 0x000000ff))
#define COMINITGAPMIN_WR(src)                       (((u32)(src)) & 0x000000ff)
#define COMINITGAPMIN_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY3CFG    */
/*       Fields COMWAKENEG       */
#define COMWAKENEG_WIDTH                                                      8
#define COMWAKENEG_SHIFT                                                     24
#define COMWAKENEG_MASK                                              0xff000000
#define COMWAKENEG_RD(src)                           (((src) & 0xff000000)>>24)
#define COMWAKENEG_WR(src)                      (((u32)(src)<<24) & 0xff000000)
#define COMWAKENEG_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields COMWAKEGAPNOM    */
#define COMWAKEGAPNOM_WIDTH                                                   8
#define COMWAKEGAPNOM_SHIFT                                                  16
#define COMWAKEGAPNOM_MASK                                           0x00ff0000
#define COMWAKEGAPNOM_RD(src)                        (((src) & 0x00ff0000)>>16)
#define COMWAKEGAPNOM_WR(src)                   (((u32)(src)<<16) & 0x00ff0000)
#define COMWAKEGAPNOM_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields COMWAKEGAPMAX    */
#define COMWAKEGAPMAX_WIDTH                                                   8
#define COMWAKEGAPMAX_SHIFT                                                   8
#define COMWAKEGAPMAX_MASK                                           0x0000ff00
#define COMWAKEGAPMAX_RD(src)                         (((src) & 0x0000ff00)>>8)
#define COMWAKEGAPMAX_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define COMWAKEGAPMAX_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMWAKEGAPMIN    */
#define COMWAKEGAPMIN_WIDTH                                                   8
#define COMWAKEGAPMIN_SHIFT                                                   0
#define COMWAKEGAPMIN_MASK                                           0x000000ff
#define COMWAKEGAPMIN_RD(src)                            (((src) & 0x000000ff))
#define COMWAKEGAPMIN_WR(src)                       (((u32)(src)) & 0x000000ff)
#define COMWAKEGAPMIN_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY4CFG    */
/*       Fields COMBURSTNOM      */
#define COMBURSTNOM_WIDTH                                                     8
#define COMBURSTNOM_SHIFT                                                     8
#define COMBURSTNOM_MASK                                             0x0000ff00
#define COMBURSTNOM_RD(src)                           (((src) & 0x0000ff00)>>8)
#define COMBURSTNOM_WR(src)                      (((u32)(src)<<8) & 0x0000ff00)
#define COMBURSTNOM_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields COMBURSTMAX      */
#define COMBURSTMAX_WIDTH                                                     8
#define COMBURSTMAX_SHIFT                                                     0
#define COMBURSTMAX_MASK                                             0x000000ff
#define COMBURSTMAX_RD(src)                              (((src) & 0x000000ff))
#define COMBURSTMAX_WR(src)                         (((u32)(src)) & 0x000000ff)
#define COMBURSTMAX_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTPHY5CFG    */
/*       Fields RTCHG    */
#define RTCHG_WIDTH                                                          12
#define RTCHG_SHIFT                                                          20
#define RTCHG_MASK                                                   0xfff00000
#define RTCHG_RD(src)                                (((src) & 0xfff00000)>>20)
#define RTCHG_WR(src)                           (((u32)(src)<<20) & 0xfff00000)
#define RTCHG_SET(dst,src) \
                      (((dst) & ~0xfff00000) | (((u32)(src)<<20) & 0xfff00000))
/*       Fields RTRYINT  */
#define RTRYINT_WIDTH                                                        20
#define RTRYINT_SHIFT                                                         0
#define RTRYINT_MASK                                                 0x000fffff
#define RTRYINT_RD(src)                                  (((src) & 0x000fffff))
#define RTRYINT_WR(src)                             (((u32)(src)) & 0x000fffff)
#define RTRYINT_SET(dst,src) \
                          (((dst) & ~0x000fffff) | (((u32)(src)) & 0x000fffff))

/*      Register PORTAXICFG     */
/*       Fields ADDR_OVR         */
#define ADDR_OVR_WIDTH                                                        1
#define ADDR_OVR_SHIFT                                                       25
#define ADDR_OVR_MASK                                                0x02000000
#define ADDR_OVR_RD(src)                             (((src) & 0x02000000)>>25)
#define ADDR_OVR_WR(src)                        (((u32)(src)<<25) & 0x02000000)
#define ADDR_OVR_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields EN_CONTEXT       */
#define EN_CONTEXT_WIDTH                                                      1
#define EN_CONTEXT_SHIFT                                                     24
#define EN_CONTEXT_MASK                                              0x01000000
#define EN_CONTEXT_RD(src)                           (((src) & 0x01000000)>>24)
#define EN_CONTEXT_WR(src)                      (((u32)(src)<<24) & 0x01000000)
#define EN_CONTEXT_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields OUTTRANS         */
#define OUTTRANS_WIDTH                                                        4
#define OUTTRANS_SHIFT                                                       20
#define OUTTRANS_MASK                                                0x00f00000
#define OUTTRANS_RD(src)                             (((src) & 0x00f00000)>>20)
#define OUTTRANS_WR(src)                        (((u32)(src)<<20) & 0x00f00000)
#define OUTTRANS_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields DATAMARID        */
#define DATAMARID_WIDTH                                                       4
#define DATAMARID_SHIFT                                                      16
#define DATAMARID_MASK                                               0x000f0000
#define DATAMARID_RD(src)                            (((src) & 0x000f0000)>>16)
#define DATAMARID_WR(src)                       (((u32)(src)<<16) & 0x000f0000)
#define DATAMARID_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields NDATAMARID       */
#define NDATAMARID_WIDTH                                                      4
#define NDATAMARID_SHIFT                                                     12
#define NDATAMARID_MASK                                              0x0000f000
#define NDATAMARID_RD(src)                           (((src) & 0x0000f000)>>12)
#define NDATAMARID_WR(src)                      (((u32)(src)<<12) & 0x0000f000)
#define NDATAMARID_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DATAMAWID        */
#define DATAMAWID_WIDTH                                                       4
#define DATAMAWID_SHIFT                                                       8
#define DATAMAWID_MASK                                               0x00000f00
#define DATAMAWID_RD(src)                             (((src) & 0x00000f00)>>8)
#define DATAMAWID_WR(src)                        (((u32)(src)<<8) & 0x00000f00)
#define DATAMAWID_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields NDATAMAWID       */
#define NDATAMAWID_WIDTH                                                      4
#define NDATAMAWID_SHIFT                                                      4
#define NDATAMAWID_MASK                                              0x000000f0
#define NDATAMAWID_RD(src)                            (((src) & 0x000000f0)>>4)
#define NDATAMAWID_WR(src)                       (((u32)(src)<<4) & 0x000000f0)
#define NDATAMAWID_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields AXIDATAWID       */
#define AXIDATAWID_WIDTH                                                      2
#define AXIDATAWID_SHIFT                                                      0
#define AXIDATAWID_MASK                                              0x00000003
#define AXIDATAWID_RD(src)                               (((src) & 0x00000003))
#define AXIDATAWID_WR(src)                          (((u32)(src)) & 0x00000003)
#define AXIDATAWID_SET(dst,src) \
                          (((dst) & ~0x00000003) | (((u32)(src)) & 0x00000003))

/*      Register PORTAXICACHECTL        */
/*       Fields ARCACHEEN        */
#define ARCACHEEN_WIDTH                                                       1
#define ARCACHEEN_SHIFT                                                      29
#define ARCACHEEN_MASK                                               0x20000000
#define ARCACHEEN_RD(src)                            (((src) & 0x20000000)>>29)
#define ARCACHEEN_WR(src)                       (((u32)(src)<<29) & 0x20000000)
#define ARCACHEEN_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields AWCACHEEN        */
#define AWCACHEEN_WIDTH                                                       1
#define AWCACHEEN_SHIFT                                                      28
#define AWCACHEEN_MASK                                               0x10000000
#define AWCACHEEN_RD(src)                            (((src) & 0x10000000)>>28)
#define AWCACHEEN_WR(src)                       (((u32)(src)<<28) & 0x10000000)
#define AWCACHEEN_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields AWCACHEFIS       */
#define AWCACHEFIS_WIDTH                                                      4
#define AWCACHEFIS_SHIFT                                                     24
#define AWCACHEFIS_MASK                                              0x0f000000
#define AWCACHEFIS_RD(src)                           (((src) & 0x0f000000)>>24)
#define AWCACHEFIS_WR(src)                      (((u32)(src)<<24) & 0x0f000000)
#define AWCACHEFIS_SET(dst,src) \
                      (((dst) & ~0x0f000000) | (((u32)(src)<<24) & 0x0f000000))
/*       Fields AWCACHEDATA      */
#define AWCACHEDATA_WIDTH                                                     4
#define AWCACHEDATA_SHIFT                                                    20
#define AWCACHEDATA_MASK                                             0x00f00000
#define AWCACHEDATA_RD(src)                          (((src) & 0x00f00000)>>20)
#define AWCACHEDATA_WR(src)                     (((u32)(src)<<20) & 0x00f00000)
#define AWCACHEDATA_SET(dst,src) \
                      (((dst) & ~0x00f00000) | (((u32)(src)<<20) & 0x00f00000))
/*       Fields AWCACHEDATALAST  */
#define AWCACHEDATALAST_WIDTH                                                 4
#define AWCACHEDATALAST_SHIFT                                                16
#define AWCACHEDATALAST_MASK                                         0x000f0000
#define AWCACHEDATALAST_RD(src)                      (((src) & 0x000f0000)>>16)
#define AWCACHEDATALAST_WR(src)                 (((u32)(src)<<16) & 0x000f0000)
#define AWCACHEDATALAST_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ARCACHEPRD       */
#define ARCACHEPRD_WIDTH                                                      4
#define ARCACHEPRD_SHIFT                                                     12
#define ARCACHEPRD_MASK                                              0x0000f000
#define ARCACHEPRD_RD(src)                           (((src) & 0x0000f000)>>12)
#define ARCACHEPRD_WR(src)                      (((u32)(src)<<12) & 0x0000f000)
#define ARCACHEPRD_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields ARCACHEHEADER    */
#define ARCACHEHEADER_WIDTH                                                   4
#define ARCACHEHEADER_SHIFT                                                   8
#define ARCACHEHEADER_MASK                                           0x00000f00
#define ARCACHEHEADER_RD(src)                         (((src) & 0x00000f00)>>8)
#define ARCACHEHEADER_WR(src)                    (((u32)(src)<<8) & 0x00000f00)
#define ARCACHEHEADER_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields ARCACHEFIS       */
#define ARCACHEFIS_WIDTH                                                      4
#define ARCACHEFIS_SHIFT                                                      4
#define ARCACHEFIS_MASK                                              0x000000f0
#define ARCACHEFIS_RD(src)                            (((src) & 0x000000f0)>>4)
#define ARCACHEFIS_WR(src)                       (((u32)(src)<<4) & 0x000000f0)
#define ARCACHEFIS_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields ARCACHEATAPI     */
#define ARCACHEATAPI_WIDTH                                                    4
#define ARCACHEATAPI_SHIFT                                                    0
#define ARCACHEATAPI_MASK                                            0x0000000f
#define ARCACHEATAPI_RD(src)                             (((src) & 0x0000000f))
#define ARCACHEATAPI_WR(src)                        (((u32)(src)) & 0x0000000f)
#define ARCACHEATAPI_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register PORTAXIPROTCTL */
/*       Fields ARPROTEN         */
#define ARPROTEN_WIDTH                                                        1
#define ARPROTEN_SHIFT                                                       29
#define ARPROTEN_MASK                                                0x20000000
#define ARPROTEN_RD(src)                             (((src) & 0x20000000)>>29)
#define ARPROTEN_WR(src)                        (((u32)(src)<<29) & 0x20000000)
#define ARPROTEN_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields AWPROTEN         */
#define AWPROTEN_WIDTH                                                        1
#define AWPROTEN_SHIFT                                                       28
#define AWPROTEN_MASK                                                0x10000000
#define AWPROTEN_RD(src)                             (((src) & 0x10000000)>>28)
#define AWPROTEN_WR(src)                        (((u32)(src)<<28) & 0x10000000)
#define AWPROTEN_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields AWPROTFIS        */
#define AWPROTFIS_WIDTH                                                       3
#define AWPROTFIS_SHIFT                                                      24
#define AWPROTFIS_MASK                                               0x07000000
#define AWPROTFIS_RD(src)                            (((src) & 0x07000000)>>24)
#define AWPROTFIS_WR(src)                       (((u32)(src)<<24) & 0x07000000)
#define AWPROTFIS_SET(dst,src) \
                      (((dst) & ~0x07000000) | (((u32)(src)<<24) & 0x07000000))
/*       Fields AWPROTDATA       */
#define AWPROTDATA_WIDTH                                                      3
#define AWPROTDATA_SHIFT                                                     20
#define AWPROTDATA_MASK                                              0x00700000
#define AWPROTDATA_RD(src)                           (((src) & 0x00700000)>>20)
#define AWPROTDATA_WR(src)                      (((u32)(src)<<20) & 0x00700000)
#define AWPROTDATA_SET(dst,src) \
                      (((dst) & ~0x00700000) | (((u32)(src)<<20) & 0x00700000))
/*       Fields AWPROTDATALAST   */
#define AWPROTDATALAST_WIDTH                                                  3
#define AWPROTDATALAST_SHIFT                                                 16
#define AWPROTDATALAST_MASK                                          0x00070000
#define AWPROTDATALAST_RD(src)                       (((src) & 0x00070000)>>16)
#define AWPROTDATALAST_WR(src)                  (((u32)(src)<<16) & 0x00070000)
#define AWPROTDATALAST_SET(dst,src) \
                      (((dst) & ~0x00070000) | (((u32)(src)<<16) & 0x00070000))
/*       Fields ARPROTPRD        */
#define ARPROTPRD_WIDTH                                                       3
#define ARPROTPRD_SHIFT                                                      12
#define ARPROTPRD_MASK                                               0x00007000
#define ARPROTPRD_RD(src)                            (((src) & 0x00007000)>>12)
#define ARPROTPRD_WR(src)                       (((u32)(src)<<12) & 0x00007000)
#define ARPROTPRD_SET(dst,src) \
                      (((dst) & ~0x00007000) | (((u32)(src)<<12) & 0x00007000))
/*       Fields ARPROTHEADER     */
#define ARPROTHEADER_WIDTH                                                    3
#define ARPROTHEADER_SHIFT                                                    8
#define ARPROTHEADER_MASK                                            0x00000700
#define ARPROTHEADER_RD(src)                          (((src) & 0x00000700)>>8)
#define ARPROTHEADER_WR(src)                     (((u32)(src)<<8) & 0x00000700)
#define ARPROTHEADER_SET(dst,src) \
                       (((dst) & ~0x00000700) | (((u32)(src)<<8) & 0x00000700))
/*       Fields ARPROTFIS        */
#define ARPROTFIS_WIDTH                                                       3
#define ARPROTFIS_SHIFT                                                       4
#define ARPROTFIS_MASK                                               0x00000070
#define ARPROTFIS_RD(src)                             (((src) & 0x00000070)>>4)
#define ARPROTFIS_WR(src)                        (((u32)(src)<<4) & 0x00000070)
#define ARPROTFIS_SET(dst,src) \
                       (((dst) & ~0x00000070) | (((u32)(src)<<4) & 0x00000070))
/*       Fields ARPROTATAPI      */
#define ARPROTATAPI_WIDTH                                                     3
#define ARPROTATAPI_SHIFT                                                     0
#define ARPROTATAPI_MASK                                             0x00000007
#define ARPROTATAPI_RD(src)                              (((src) & 0x00000007))
#define ARPROTATAPI_WR(src)                         (((u32)(src)) & 0x00000007)
#define ARPROTATAPI_SET(dst,src) \
                          (((dst) & ~0x00000007) | (((u32)(src)) & 0x00000007))

/*      Register PORTRANSCFG    */
/*       Fields UNKNOWN  */
#define UNKNOWN_WIDTH                                                         1
#define UNKNOWN_SHIFT                                                        27
#define UNKNOWN_MASK                                                 0x08000000
#define UNKNOWN_RD(src)                              (((src) & 0x08000000)>>27)
#define UNKNOWN_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields RXWATERMARK      */
#define RXWATERMARK_WIDTH                                                     7
#define RXWATERMARK_SHIFT                                                     0
#define RXWATERMARK_MASK                                             0x0000007f
#define RXWATERMARK_RD(src)                              (((src) & 0x0000007f))
#define RXWATERMARK_WR(src)                         (((u32)(src)) & 0x0000007f)
#define RXWATERMARK_SET(dst,src) \
                          (((dst) & ~0x0000007f) | (((u32)(src)) & 0x0000007f))

/*      Register PORTRANSSTAT   */
/*       Fields TXSM     */
#define TXSM_WIDTH                                                            8
#define TXSM_SHIFT                                                            8
#define TXSM_MASK                                                    0x0000ff00
#define TXSM_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define TXSM_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields RXSM     */
#define RXSM_WIDTH                                                            8
#define RXSM_SHIFT                                                            0
#define RXSM_MASK                                                    0x000000ff
#define RXSM_RD(src)                                     (((src) & 0x000000ff))
#define RXSM_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTLNKCFG0    */
/*       Fields PMPRIMRATAACK    */
#define PMPRIMRATAACK0_WIDTH                                                  5
#define PMPRIMRATAACK0_SHIFT                                                 27
#define PMPRIMRATAACK0_MASK                                          0xf8000000
#define PMPRIMRATAACK0_RD(src)                       (((src) & 0xf8000000)>>27)
#define PMPRIMRATAACK0_WR(src)                  (((u32)(src)<<27) & 0xf8000000)
#define PMPRIMRATAACK0_SET(dst,src) \
                      (((dst) & ~0xf8000000) | (((u32)(src)<<27) & 0xf8000000))
/*       Fields PRIMOVERRIDEEN   */
#define PRIMOVERRIDEEN0_WIDTH                                                 1
#define PRIMOVERRIDEEN0_SHIFT                                                26
#define PRIMOVERRIDEEN0_MASK                                         0x04000000
#define PRIMOVERRIDEEN0_RD(src)                      (((src) & 0x04000000)>>26)
#define PRIMOVERRIDEEN0_WR(src)                 (((u32)(src)<<26) & 0x04000000)
#define PRIMOVERRIDEEN0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields PHYRDYTIMER      */
#define PHYRDYTIMER0_WIDTH                                                   10
#define PHYRDYTIMER0_SHIFT                                                   16
#define PHYRDYTIMER0_MASK                                            0x03ff0000
#define PHYRDYTIMER0_RD(src)                         (((src) & 0x03ff0000)>>16)
#define PHYRDYTIMER0_WR(src)                    (((u32)(src)<<16) & 0x03ff0000)
#define PHYRDYTIMER0_SET(dst,src) \
                      (((dst) & ~0x03ff0000) | (((u32)(src)<<16) & 0x03ff0000))
/*       Fields ALIGNINSRATE     */
#define ALIGNINSRATE0_WIDTH                                                   8
#define ALIGNINSRATE0_SHIFT                                                   8
#define ALIGNINSRATE0_MASK                                           0x0000ff00
#define ALIGNINSRATE0_RD(src)                         (((src) & 0x0000ff00)>>8)
#define ALIGNINSRATE0_WR(src)                    (((u32)(src)<<8) & 0x0000ff00)
#define ALIGNINSRATE0_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields PHYNRDYEN        */
#define PHYNRDYEN0_WIDTH                                                      1
#define PHYNRDYEN0_SHIFT                                                      7
#define PHYNRDYEN0_MASK                                              0x00000080
#define PHYNRDYEN0_RD(src)                            (((src) & 0x00000080)>>7)
#define PHYNRDYEN0_WR(src)                       (((u32)(src)<<7) & 0x00000080)
#define PHYNRDYEN0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields ALIGN4SEND       */
#define ALIGN4SEND0_WIDTH                                                     1
#define ALIGN4SEND0_SHIFT                                                     6
#define ALIGN4SEND0_MASK                                             0x00000040
#define ALIGN4SEND0_RD(src)                           (((src) & 0x00000040)>>6)
#define ALIGN4SEND0_WR(src)                      (((u32)(src)<<6) & 0x00000040)
#define ALIGN4SEND0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields RXSCRMBLEN       */
#define RXSCRMBLEN0_WIDTH                                                     1
#define RXSCRMBLEN0_SHIFT                                                     5
#define RXSCRMBLEN0_MASK                                             0x00000020
#define RXSCRMBLEN0_RD(src)                           (((src) & 0x00000020)>>5)
#define RXSCRMBLEN0_WR(src)                      (((u32)(src)<<5) & 0x00000020)
#define RXSCRMBLEN0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields TXSCRMBLEN       */
#define TXSCRMBLEN0_WIDTH                                                     1
#define TXSCRMBLEN0_SHIFT                                                     4
#define TXSCRMBLEN0_MASK                                             0x00000010
#define TXSCRMBLEN0_RD(src)                           (((src) & 0x00000010)>>4)
#define TXSCRMBLEN0_WR(src)                      (((u32)(src)<<4) & 0x00000010)
#define TXSCRMBLEN0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields TXPRIMJUNK       */
#define TXPRIMJUNK0_WIDTH                                                     1
#define TXPRIMJUNK0_SHIFT                                                     3
#define TXPRIMJUNK0_MASK                                             0x00000008
#define TXPRIMJUNK0_RD(src)                           (((src) & 0x00000008)>>3)
#define TXPRIMJUNK0_WR(src)                      (((u32)(src)<<3) & 0x00000008)
#define TXPRIMJUNK0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields TXCONT   */
#define TXCONT0_WIDTH                                                         1
#define TXCONT0_SHIFT                                                         2
#define TXCONT0_MASK                                                 0x00000004
#define TXCONT0_RD(src)                               (((src) & 0x00000004)>>2)
#define TXCONT0_WR(src)                          (((u32)(src)<<2) & 0x00000004)
#define TXCONT0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields RXBADCRC         */
#define RXBADCRC0_WIDTH                                                       1
#define RXBADCRC0_SHIFT                                                       1
#define RXBADCRC0_MASK                                               0x00000002
#define RXBADCRC0_RD(src)                             (((src) & 0x00000002)>>1)
#define RXBADCRC0_WR(src)                        (((u32)(src)<<1) & 0x00000002)
#define RXBADCRC0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields TXBADCRC         */
#define TXBADCRC0_WIDTH                                                       1
#define TXBADCRC0_SHIFT                                                       0
#define TXBADCRC0_MASK                                               0x00000001
#define TXBADCRC0_RD(src)                                (((src) & 0x00000001))
#define TXBADCRC0_WR(src)                           (((u32)(src)) & 0x00000001)
#define TXBADCRC0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register PORTLNKCFG1    */
/*       Fields CD       */
#define CD1_WIDTH                                                             1
#define CD1_SHIFT                                                             6
#define CD1_MASK                                                     0x00000040
#define CD1_RD(src)                                   (((src) & 0x00000040)>>6)
#define CD1_WR(src)                              (((u32)(src)<<6) & 0x00000040)
#define CD1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields PRIMOVERRIDESTATE        */
#define PRIMOVERRIDESTATE1_WIDTH                                              6
#define PRIMOVERRIDESTATE1_SHIFT                                              0
#define PRIMOVERRIDESTATE1_MASK                                      0x0000003f
#define PRIMOVERRIDESTATE1_RD(src)                       (((src) & 0x0000003f))
#define PRIMOVERRIDESTATE1_WR(src)                  (((u32)(src)) & 0x0000003f)
#define PRIMOVERRIDESTATE1_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTLNKCFG2    */
/*       Fields OVERRIDEPRIM     */
#define OVERRIDEPRIM2_WIDTH                                                  32
#define OVERRIDEPRIM2_SHIFT                                                   0
#define OVERRIDEPRIM2_MASK                                           0xffffffff
#define OVERRIDEPRIM2_RD(src)                            (((src) & 0xffffffff))
#define OVERRIDEPRIM2_WR(src)                       (((u32)(src)) & 0xffffffff)
#define OVERRIDEPRIM2_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register PORTLNKSTAT0   */
/*       Fields LINKSTATE        */
#define LINKSTATE0_WIDTH                                                      6
#define LINKSTATE0_SHIFT                                                      0
#define LINKSTATE0_MASK                                              0x0000003f
#define LINKSTATE0_RD(src)                               (((src) & 0x0000003f))
#define LINKSTATE0_SET(dst,src) \
                          (((dst) & ~0x0000003f) | (((u32)(src)) & 0x0000003f))

/*      Register PORTLNKSTAT1   */
/*       Fields KCHARERRCNT      */
#define KCHARERRCNT1_WIDTH                                                    8
#define KCHARERRCNT1_SHIFT                                                   24
#define KCHARERRCNT1_MASK                                            0xff000000
#define KCHARERRCNT1_RD(src)                         (((src) & 0xff000000)>>24)
#define KCHARERRCNT1_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields PHYINTERRCNT     */
#define PHYINTERRCNT1_WIDTH                                                   8
#define PHYINTERRCNT1_SHIFT                                                  16
#define PHYINTERRCNT1_MASK                                           0x00ff0000
#define PHYINTERRCNT1_RD(src)                        (((src) & 0x00ff0000)>>16)
#define PHYINTERRCNT1_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields CODEERRCNT       */
#define CODEERRCNT1_WIDTH                                                     8
#define CODEERRCNT1_SHIFT                                                     8
#define CODEERRCNT1_MASK                                             0x0000ff00
#define CODEERRCNT1_RD(src)                           (((src) & 0x0000ff00)>>8)
#define CODEERRCNT1_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields DISPERRCNT       */
#define DISPERRCNT1_WIDTH                                                     8
#define DISPERRCNT1_SHIFT                                                     0
#define DISPERRCNT1_MASK                                             0x000000ff
#define DISPERRCNT1_RD(src)                              (((src) & 0x000000ff))
#define DISPERRCNT1_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register PORTCMDCFG     */
/*       Fields KCHARERRCNT      */
#define KCHARERRCNT_WIDTH                                                     8
#define KCHARERRCNT_SHIFT                                                    24
#define KCHARERRCNT_MASK                                             0xff000000
#define KCHARERRCNT_RD(src)                          (((src) & 0xff000000)>>24)
#define KCHARERRCNT_SET(dst,src) \
                      (((dst) & ~0xff000000) | (((u32)(src)<<24) & 0xff000000))
/*       Fields PHYINTERRCNT     */
#define PHYINTERRCNT_WIDTH                                                    8
#define PHYINTERRCNT_SHIFT                                                   16
#define PHYINTERRCNT_MASK                                            0x00ff0000
#define PHYINTERRCNT_RD(src)                         (((src) & 0x00ff0000)>>16)
#define PHYINTERRCNT_SET(dst,src) \
                      (((dst) & ~0x00ff0000) | (((u32)(src)<<16) & 0x00ff0000))
/*       Fields CODEERRCNT       */
#define CODEERRCNT_WIDTH                                                      8
#define CODEERRCNT_SHIFT                                                      8
#define CODEERRCNT_MASK                                              0x0000ff00
#define CODEERRCNT_RD(src)                            (((src) & 0x0000ff00)>>8)
#define CODEERRCNT_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields DISPERRCNT       */
#define DISPERRCNT_WIDTH                                                      8
#define DISPERRCNT_SHIFT                                                      0
#define DISPERRCNT_MASK                                              0x000000ff
#define DISPERRCNT_RD(src)                               (((src) & 0x000000ff))
#define DISPERRCNT_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register CLB0   */
/*       Fields CLB      */
#define CLB0_WIDTH                                                           22
#define CLB0_SHIFT                                                           10
#define CLB0_MASK                                                    0xfffffc00
#define CLB0_RD(src)                                 (((src) & 0xfffffc00)>>10)
#define CLB0_WR(src)                            (((u32)(src)<<10) & 0xfffffc00)
#define CLB0_SET(dst,src) \
                      (((dst) & ~0xfffffc00) | (((u32)(src)<<10) & 0xfffffc00))

/*      Register CLBU0  */
/*       Fields CLBU     */
#define CLBU0_WIDTH                                                          32
#define CLBU0_SHIFT                                                           0
#define CLBU0_MASK                                                   0xffffffff
#define CLBU0_RD(src)                                    (((src) & 0xffffffff))
#define CLBU0_WR(src)                               (((u32)(src)) & 0xffffffff)
#define CLBU0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register FB0    */
/*       Fields FB       */
#define FB0_WIDTH                                                            24
#define FB0_SHIFT                                                             8
#define FB0_MASK                                                     0xffffff00
#define FB0_RD(src)                                   (((src) & 0xffffff00)>>8)
#define FB0_WR(src)                              (((u32)(src)<<8) & 0xffffff00)
#define FB0_SET(dst,src) \
                       (((dst) & ~0xffffff00) | (((u32)(src)<<8) & 0xffffff00))

/*      Register FBU0   */
/*       Fields FBU      */
#define FBU0_WIDTH                                                           32
#define FBU0_SHIFT                                                            0
#define FBU0_MASK                                                    0xffffffff
#define FBU0_RD(src)                                     (((src) & 0xffffffff))
#define FBU0_WR(src)                                (((u32)(src)) & 0xffffffff)
#define FBU0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register IS0    */
/*       Fields CPDS     */
#define CPDS0_WIDTH                                                           1
#define CPDS0_SHIFT                                                          31
#define CPDS0_MASK                                                   0x80000000
#define CPDS0_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDS0_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDS0_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFES     */
#define TFES0_WIDTH                                                           1
#define TFES0_SHIFT                                                          30
#define TFES0_MASK                                                   0x40000000
#define TFES0_RD(src)                                (((src) & 0x40000000)>>30)
#define TFES0_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFES0_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFS     */
#define HBFS0_WIDTH                                                           1
#define HBFS0_SHIFT                                                          29
#define HBFS0_MASK                                                   0x20000000
#define HBFS0_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFS0_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFS0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDS     */
#define HBDS0_WIDTH                                                           1
#define HBDS0_SHIFT                                                          28
#define HBDS0_MASK                                                   0x10000000
#define HBDS0_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDS0_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDS0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFS      */
#define IFS0_WIDTH                                                            1
#define IFS0_SHIFT                                                           27
#define IFS0_MASK                                                    0x08000000
#define IFS0_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFS0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFS0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFS     */
#define INFS0_WIDTH                                                           1
#define INFS0_SHIFT                                                          26
#define INFS0_MASK                                                   0x04000000
#define INFS0_RD(src)                                (((src) & 0x04000000)>>26)
#define INFS0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFS0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFS      */
#define OFS0_WIDTH                                                            1
#define OFS0_SHIFT                                                           24
#define OFS0_MASK                                                    0x01000000
#define OFS0_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFS0_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFS0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPMS     */
#define IPMS0_WIDTH                                                           1
#define IPMS0_SHIFT                                                          23
#define IPMS0_MASK                                                   0x00800000
#define IPMS0_RD(src)                                (((src) & 0x00800000)>>23)
#define IPMS0_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPMS0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCS     */
#define PRCS0_WIDTH                                                           1
#define PRCS0_SHIFT                                                          22
#define PRCS0_MASK                                                   0x00400000
#define PRCS0_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCS0_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCS0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPS     */
#define DMPS0_WIDTH                                                           1
#define DMPS0_SHIFT                                                           7
#define DMPS0_MASK                                                   0x00000080
#define DMPS0_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPS0_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPS0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCS      */
#define PCS0_WIDTH                                                            1
#define PCS0_SHIFT                                                            6
#define PCS0_MASK                                                    0x00000040
#define PCS0_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCS0_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCS0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPS      */
#define DPS0_WIDTH                                                            1
#define DPS0_SHIFT                                                            5
#define DPS0_MASK                                                    0x00000020
#define DPS0_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPS0_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPS0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFS      */
#define UFS0_WIDTH                                                            1
#define UFS0_SHIFT                                                            4
#define UFS0_MASK                                                    0x00000010
#define UFS0_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFS0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFS0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBS     */
#define SDBS0_WIDTH                                                           1
#define SDBS0_SHIFT                                                           3
#define SDBS0_MASK                                                   0x00000008
#define SDBS0_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBS0_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBS0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSS      */
#define DSS0_WIDTH                                                            1
#define DSS0_SHIFT                                                            2
#define DSS0_MASK                                                    0x00000004
#define DSS0_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSS0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSS0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSS      */
#define PSS0_WIDTH                                                            1
#define PSS0_SHIFT                                                            1
#define PSS0_MASK                                                    0x00000002
#define PSS0_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSS0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSS0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRS     */
#define DHRS0_WIDTH                                                           1
#define DHRS0_SHIFT                                                           0
#define DHRS0_MASK                                                   0x00000001
#define DHRS0_RD(src)                                    (((src) & 0x00000001))
#define DHRS0_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRS0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IE0    */
/*       Fields CPDE     */
#define CPDE0_WIDTH                                                           1
#define CPDE0_SHIFT                                                          31
#define CPDE0_MASK                                                   0x80000000
#define CPDE0_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDE0_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDE0_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFEE     */
#define TFEE0_WIDTH                                                           1
#define TFEE0_SHIFT                                                          30
#define TFEE0_MASK                                                   0x40000000
#define TFEE0_RD(src)                                (((src) & 0x40000000)>>30)
#define TFEE0_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFEE0_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFE     */
#define HBFE0_WIDTH                                                           1
#define HBFE0_SHIFT                                                          29
#define HBFE0_MASK                                                   0x20000000
#define HBFE0_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFE0_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFE0_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDE     */
#define HBDE0_WIDTH                                                           1
#define HBDE0_SHIFT                                                          28
#define HBDE0_MASK                                                   0x10000000
#define HBDE0_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDE0_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDE0_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFE      */
#define IFE0_WIDTH                                                            1
#define IFE0_SHIFT                                                           27
#define IFE0_MASK                                                    0x08000000
#define IFE0_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFE0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFE0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFE     */
#define INFE0_WIDTH                                                           1
#define INFE0_SHIFT                                                          26
#define INFE0_MASK                                                   0x04000000
#define INFE0_RD(src)                                (((src) & 0x04000000)>>26)
#define INFE0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFE0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFE      */
#define OFE0_WIDTH                                                            1
#define OFE0_SHIFT                                                           24
#define OFE0_MASK                                                    0x01000000
#define OFE0_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFE0_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFE0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPME     */
#define IPME0_WIDTH                                                           1
#define IPME0_SHIFT                                                          23
#define IPME0_MASK                                                   0x00800000
#define IPME0_RD(src)                                (((src) & 0x00800000)>>23)
#define IPME0_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPME0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCE     */
#define PRCE0_WIDTH                                                           1
#define PRCE0_SHIFT                                                          22
#define PRCE0_MASK                                                   0x00400000
#define PRCE0_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCE0_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCE0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPE     */
#define DMPE0_WIDTH                                                           1
#define DMPE0_SHIFT                                                           7
#define DMPE0_MASK                                                   0x00000080
#define DMPE0_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPE0_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPE0_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCE      */
#define PCE0_WIDTH                                                            1
#define PCE0_SHIFT                                                            6
#define PCE0_MASK                                                    0x00000040
#define PCE0_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCE0_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCE0_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPE      */
#define DPE0_WIDTH                                                            1
#define DPE0_SHIFT                                                            5
#define DPE0_MASK                                                    0x00000020
#define DPE0_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPE0_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPE0_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFE      */
#define UFE0_WIDTH                                                            1
#define UFE0_SHIFT                                                            4
#define UFE0_MASK                                                    0x00000010
#define UFE0_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFE0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFE0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBE     */
#define SDBE0_WIDTH                                                           1
#define SDBE0_SHIFT                                                           3
#define SDBE0_MASK                                                   0x00000008
#define SDBE0_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBE0_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBE0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSE      */
#define DSE0_WIDTH                                                            1
#define DSE0_SHIFT                                                            2
#define DSE0_MASK                                                    0x00000004
#define DSE0_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSE0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSE      */
#define PSE0_WIDTH                                                            1
#define PSE0_SHIFT                                                            1
#define PSE0_MASK                                                    0x00000002
#define PSE0_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSE0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSE0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRE     */
#define DHRE0_WIDTH                                                           1
#define DHRE0_SHIFT                                                           0
#define DHRE0_MASK                                                   0x00000001
#define DHRE0_RD(src)                                    (((src) & 0x00000001))
#define DHRE0_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRE0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CMD0   */
/*       Fields ICC      */
#define ICC0_WIDTH                                                            4
#define ICC0_SHIFT                                                           28
#define ICC0_MASK                                                    0xf0000000
#define ICC0_RD(src)                                 (((src) & 0xf0000000)>>28)
#define ICC0_WR(src)                            (((u32)(src)<<28) & 0xf0000000)
#define ICC0_SET(dst,src) \
                      (((dst) & ~0xf0000000) | (((u32)(src)<<28) & 0xf0000000))
/*       Fields ASP      */
#define ASP0_WIDTH                                                            1
#define ASP0_SHIFT                                                           27
#define ASP0_MASK                                                    0x08000000
#define ASP0_RD(src)                                 (((src) & 0x08000000)>>27)
#define ASP0_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define ASP0_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALPE     */
#define ALPE0_WIDTH                                                           1
#define ALPE0_SHIFT                                                          26
#define ALPE0_MASK                                                   0x04000000
#define ALPE0_RD(src)                                (((src) & 0x04000000)>>26)
#define ALPE0_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define ALPE0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DLAE     */
#define DLAE0_WIDTH                                                           1
#define DLAE0_SHIFT                                                          25
#define DLAE0_MASK                                                   0x02000000
#define DLAE0_RD(src)                                (((src) & 0x02000000)>>25)
#define DLAE0_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DLAE0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields ATAPI    */
#define ATAPI0_WIDTH                                                          1
#define ATAPI0_SHIFT                                                         24
#define ATAPI0_MASK                                                  0x01000000
#define ATAPI0_RD(src)                               (((src) & 0x01000000)>>24)
#define ATAPI0_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define ATAPI0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields APSTE    */
#define APSTE0_WIDTH                                                          1
#define APSTE0_SHIFT                                                         23
#define APSTE0_MASK                                                  0x00800000
#define APSTE0_RD(src)                               (((src) & 0x00800000)>>23)
#define APSTE0_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define APSTE0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields FBSCP    */
#define FBSCP0_WIDTH                                                          1
#define FBSCP0_SHIFT                                                         22
#define FBSCP0_MASK                                                  0x00400000
#define FBSCP0_RD(src)                               (((src) & 0x00400000)>>22)
#define FBSCP0_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define FBSCP0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields ESP      */
#define ESP0_WIDTH                                                            1
#define ESP0_SHIFT                                                           21
#define ESP0_MASK                                                    0x00200000
#define ESP0_RD(src)                                 (((src) & 0x00200000)>>21)
#define ESP0_WR(src)                            (((u32)(src)<<21) & 0x00200000)
#define ESP0_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields CPD      */
#define CPD0_WIDTH                                                            1
#define CPD0_SHIFT                                                           20
#define CPD0_MASK                                                    0x00100000
#define CPD0_RD(src)                                 (((src) & 0x00100000)>>20)
#define CPD0_WR(src)                            (((u32)(src)<<20) & 0x00100000)
#define CPD0_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MPSP     */
#define MPSP0_WIDTH                                                           1
#define MPSP0_SHIFT                                                          19
#define MPSP0_MASK                                                   0x00080000
#define MPSP0_RD(src)                                (((src) & 0x00080000)>>19)
#define MPSP0_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define MPSP0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields HPCP     */
#define HPCP0_WIDTH                                                           1
#define HPCP0_SHIFT                                                          18
#define HPCP0_MASK                                                   0x00040000
#define HPCP0_RD(src)                                (((src) & 0x00040000)>>18)
#define HPCP0_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define HPCP0_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields PMA      */
#define PMA0_WIDTH                                                            1
#define PMA0_SHIFT                                                           17
#define PMA0_MASK                                                    0x00020000
#define PMA0_RD(src)                                 (((src) & 0x00020000)>>17)
#define PMA0_WR(src)                            (((u32)(src)<<17) & 0x00020000)
#define PMA0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CPS      */
#define CPS0_WIDTH                                                            1
#define CPS0_SHIFT                                                           16
#define CPS0_MASK                                                    0x00010000
#define CPS0_RD(src)                                 (((src) & 0x00010000)>>16)
#define CPS0_WR(src)                            (((u32)(src)<<16) & 0x00010000)
#define CPS0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CR       */
#define CR0_WIDTH                                                             1
#define CR0_SHIFT                                                            15
#define CR0_MASK                                                     0x00008000
#define CR0_RD(src)                                  (((src) & 0x00008000)>>15)
#define CR0_WR(src)                             (((u32)(src)<<15) & 0x00008000)
#define CR0_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields FR       */
#define FR0_WIDTH                                                             1
#define FR0_SHIFT                                                            14
#define FR0_MASK                                                     0x00004000
#define FR0_RD(src)                                  (((src) & 0x00004000)>>14)
#define FR0_WR(src)                             (((u32)(src)<<14) & 0x00004000)
#define FR0_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MPSS     */
#define MPSS0_WIDTH                                                           1
#define MPSS0_SHIFT                                                          13
#define MPSS0_MASK                                                   0x00002000
#define MPSS0_RD(src)                                (((src) & 0x00002000)>>13)
#define MPSS0_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define MPSS0_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields CCS      */
#define CCS0_WIDTH                                                            5
#define CCS0_SHIFT                                                            8
#define CCS0_MASK                                                    0x00001f00
#define CCS0_RD(src)                                  (((src) & 0x00001f00)>>8)
#define CCS0_WR(src)                             (((u32)(src)<<8) & 0x00001f00)
#define CCS0_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields FRE      */
#define FRE0_WIDTH                                                            1
#define FRE0_SHIFT                                                            4
#define FRE0_MASK                                                    0x00000010
#define FRE0_RD(src)                                  (((src) & 0x00000010)>>4)
#define FRE0_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define FRE0_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields CLO      */
#define CLO0_WIDTH                                                            1
#define CLO0_SHIFT                                                            3
#define CLO0_MASK                                                    0x00000008
#define CLO0_RD(src)                                  (((src) & 0x00000008)>>3)
#define CLO0_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define CLO0_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields POD      */
#define POD0_WIDTH                                                            1
#define POD0_SHIFT                                                            2
#define POD0_MASK                                                    0x00000004
#define POD0_RD(src)                                  (((src) & 0x00000004)>>2)
#define POD0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define POD0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SUD      */
#define SUD0_WIDTH                                                            1
#define SUD0_SHIFT                                                            1
#define SUD0_MASK                                                    0x00000002
#define SUD0_RD(src)                                  (((src) & 0x00000002)>>1)
#define SUD0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SUD0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ST       */
#define ST0_WIDTH                                                             1
#define ST0_SHIFT                                                             0
#define ST0_MASK                                                     0x00000001
#define ST0_RD(src)                                      (((src) & 0x00000001))
#define ST0_WR(src)                                 (((u32)(src)) & 0x00000001)
#define ST0_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register TFD0   */
/*       Fields ERR      */
#define ERR0_WIDTH                                                            8
#define ERR0_SHIFT                                                            8
#define ERR0_MASK                                                    0x0000ff00
#define ERR0_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define ERR0_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields STS      */
#define STS0_WIDTH                                                            8
#define STS0_SHIFT                                                            0
#define STS0_MASK                                                    0x000000ff
#define STS0_RD(src)                                     (((src) & 0x000000ff))
#define STS0_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register SIG0   */
/*       Fields SIG      */
#define SIG0_WIDTH                                                           32
#define SIG0_SHIFT                                                            0
#define SIG0_MASK                                                    0xffffffff
#define SIG0_RD(src)                                     (((src) & 0xffffffff))
#define SIG0_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SSTS0  */
/*       Fields IPM      */
#define IPM0_WIDTH                                                            4
#define IPM0_SHIFT                                                            8
#define IPM0_MASK                                                    0x00000f00
#define IPM0_RD(src)                                  (((src) & 0x00000f00)>>8)
#define IPM0_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD0_WIDTH                                                            4
#define SPD0_SHIFT                                                            4
#define SPD0_MASK                                                    0x000000f0
#define SPD0_RD(src)                                  (((src) & 0x000000f0)>>4)
#define SPD0_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET0_WIDTH                                                            4
#define DET0_SHIFT                                                            0
#define DET0_MASK                                                    0x0000000f
#define DET0_RD(src)                                     (((src) & 0x0000000f))
#define DET0_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SCTL0  */
/*       Fields PMP      */
#define PMP0_WIDTH                                                            4
#define PMP0_SHIFT                                                           16
#define PMP0_MASK                                                    0x000f0000
#define PMP0_RD(src)                                 (((src) & 0x000f0000)>>16)
#define PMP0_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define PMP0_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields SPM      */
#define SPM0_WIDTH                                                            4
#define SPM0_SHIFT                                                           12
#define SPM0_MASK                                                    0x0000f000
#define SPM0_RD(src)                                 (((src) & 0x0000f000)>>12)
#define SPM0_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define SPM0_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields IPM      */
#define IPM0_F1_WIDTH                                                         4
#define IPM0_F1_SHIFT                                                         8
#define IPM0_F1_MASK                                                 0x00000f00
#define IPM0_F1_RD(src)                               (((src) & 0x00000f00)>>8)
#define IPM0_F1_WR(src)                          (((u32)(src)<<8) & 0x00000f00)
#define IPM0_F1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD0_F1_WIDTH                                                         4
#define SPD0_F1_SHIFT                                                         4
#define SPD0_F1_MASK                                                 0x000000f0
#define SPD0_F1_RD(src)                               (((src) & 0x000000f0)>>4)
#define SPD0_F1_WR(src)                          (((u32)(src)<<4) & 0x000000f0)
#define SPD0_F1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET0_F1_WIDTH                                                         4
#define DET0_F1_SHIFT                                                         0
#define DET0_F1_MASK                                                 0x0000000f
#define DET0_F1_RD(src)                                  (((src) & 0x0000000f))
#define DET0_F1_WR(src)                             (((u32)(src)) & 0x0000000f)
#define DET0_F1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SERR0  */
/*       Fields X        */
#define X0_WIDTH                                                              1
#define X0_SHIFT                                                             26
#define X0_MASK                                                      0x04000000
#define X0_RD(src)                                   (((src) & 0x04000000)>>26)
#define X0_WR(src)                              (((u32)(src)<<26) & 0x04000000)
#define X0_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields F        */
#define F0_WIDTH                                                              1
#define F0_SHIFT                                                             25
#define F0_MASK                                                      0x02000000
#define F0_RD(src)                                   (((src) & 0x02000000)>>25)
#define F0_WR(src)                              (((u32)(src)<<25) & 0x02000000)
#define F0_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields T        */
#define T0_WIDTH                                                              1
#define T0_SHIFT                                                             24
#define T0_MASK                                                      0x01000000
#define T0_RD(src)                                   (((src) & 0x01000000)>>24)
#define T0_WR(src)                              (((u32)(src)<<24) & 0x01000000)
#define T0_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields S        */
#define S0_WIDTH                                                              1
#define S0_SHIFT                                                             23
#define S0_MASK                                                      0x00800000
#define S0_RD(src)                                   (((src) & 0x00800000)>>23)
#define S0_WR(src)                              (((u32)(src)<<23) & 0x00800000)
#define S0_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields H        */
#define H0_WIDTH                                                              1
#define H0_SHIFT                                                             22
#define H0_MASK                                                      0x00400000
#define H0_RD(src)                                   (((src) & 0x00400000)>>22)
#define H0_WR(src)                              (((u32)(src)<<22) & 0x00400000)
#define H0_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields C        */
#define C0_WIDTH                                                              1
#define C0_SHIFT                                                             21
#define C0_MASK                                                      0x00200000
#define C0_RD(src)                                   (((src) & 0x00200000)>>21)
#define C0_WR(src)                              (((u32)(src)<<21) & 0x00200000)
#define C0_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields D        */
#define D0_WIDTH                                                              1
#define D0_SHIFT                                                             20
#define D0_MASK                                                      0x00100000
#define D0_RD(src)                                   (((src) & 0x00100000)>>20)
#define D0_WR(src)                              (((u32)(src)<<20) & 0x00100000)
#define D0_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields B        */
#define B0_WIDTH                                                              1
#define B0_SHIFT                                                             19
#define B0_MASK                                                      0x00080000
#define B0_RD(src)                                   (((src) & 0x00080000)>>19)
#define B0_WR(src)                              (((u32)(src)<<19) & 0x00080000)
#define B0_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields W        */
#define W0_WIDTH                                                              1
#define W0_SHIFT                                                             18
#define W0_MASK                                                      0x00040000
#define W0_RD(src)                                   (((src) & 0x00040000)>>18)
#define W0_WR(src)                              (((u32)(src)<<18) & 0x00040000)
#define W0_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields I        */
#define I0_WIDTH                                                              1
#define I0_SHIFT                                                             17
#define I0_MASK                                                      0x00020000
#define I0_RD(src)                                   (((src) & 0x00020000)>>17)
#define I0_WR(src)                              (((u32)(src)<<17) & 0x00020000)
#define I0_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields N        */
#define N0_WIDTH                                                              1
#define N0_SHIFT                                                             16
#define N0_MASK                                                      0x00010000
#define N0_RD(src)                                   (((src) & 0x00010000)>>16)
#define N0_WR(src)                              (((u32)(src)<<16) & 0x00010000)
#define N0_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields EERR     */
#define EERR0_WIDTH                                                           1
#define EERR0_SHIFT                                                          11
#define EERR0_MASK                                                   0x00000800
#define EERR0_RD(src)                                (((src) & 0x00000800)>>11)
#define EERR0_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define EERR0_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields PERR     */
#define PERR0_WIDTH                                                           1
#define PERR0_SHIFT                                                          10
#define PERR0_MASK                                                   0x00000400
#define PERR0_RD(src)                                (((src) & 0x00000400)>>10)
#define PERR0_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define PERR0_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields CERR     */
#define CERR0_WIDTH                                                           1
#define CERR0_SHIFT                                                           9
#define CERR0_MASK                                                   0x00000200
#define CERR0_RD(src)                                 (((src) & 0x00000200)>>9)
#define CERR0_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define CERR0_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TERR     */
#define TERR0_WIDTH                                                           1
#define TERR0_SHIFT                                                           8
#define TERR0_MASK                                                   0x00000100
#define TERR0_RD(src)                                 (((src) & 0x00000100)>>8)
#define TERR0_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define TERR0_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MERR     */
#define MERR0_WIDTH                                                           1
#define MERR0_SHIFT                                                           1
#define MERR0_MASK                                                   0x00000002
#define MERR0_RD(src)                                 (((src) & 0x00000002)>>1)
#define MERR0_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MERR0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields IERR     */
#define IERR0_WIDTH                                                           1
#define IERR0_SHIFT                                                           0
#define IERR0_MASK                                                   0x00000001
#define IERR0_RD(src)                                    (((src) & 0x00000001))
#define IERR0_WR(src)                               (((u32)(src)) & 0x00000001)
#define IERR0_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SACT0  */
/*       Fields DS       */
#define DS0_WIDTH                                                            32
#define DS0_SHIFT                                                             0
#define DS0_MASK                                                     0xffffffff
#define DS0_RD(src)                                      (((src) & 0xffffffff))
#define DS0_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DS0_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CI0    */
/*       Fields CI       */
#define CI0_WIDTH                                                            32
#define CI0_SHIFT                                                             0
#define CI0_MASK                                                     0xffffffff
#define CI0_RD(src)                                      (((src) & 0xffffffff))
#define CI0_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define CI0_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SNTF0  */
/*       Fields PMN      */
#define PMN0_WIDTH                                                           16
#define PMN0_SHIFT                                                            0
#define PMN0_MASK                                                    0x0000ffff
#define PMN0_RD(src)                                     (((src) & 0x0000ffff))
#define PMN0_WR(src)                                (((u32)(src)) & 0x0000ffff)
#define PMN0_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register FBS0   */
/*       Fields DWE      */
#define DWE0_WIDTH                                                            4
#define DWE0_SHIFT                                                           16
#define DWE0_MASK                                                    0x000f0000
#define DWE0_RD(src)                                 (((src) & 0x000f0000)>>16)
#define DWE0_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define DWE0_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ADO      */
#define ADO0_WIDTH                                                            4
#define ADO0_SHIFT                                                           12
#define ADO0_MASK                                                    0x0000f000
#define ADO0_RD(src)                                 (((src) & 0x0000f000)>>12)
#define ADO0_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define ADO0_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DEV      */
#define DEV0_WIDTH                                                            4
#define DEV0_SHIFT                                                            8
#define DEV0_MASK                                                    0x00000f00
#define DEV0_RD(src)                                  (((src) & 0x00000f00)>>8)
#define DEV0_WR(src)                             (((u32)(src)<<8) & 0x00000f00)
#define DEV0_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SDE      */
#define SDE0_WIDTH                                                            1
#define SDE0_SHIFT                                                            2
#define SDE0_MASK                                                    0x00000004
#define SDE0_RD(src)                                  (((src) & 0x00000004)>>2)
#define SDE0_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SDE0_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DEC      */
#define DEC0_WIDTH                                                            1
#define DEC0_SHIFT                                                            1
#define DEC0_MASK                                                    0x00000002
#define DEC0_RD(src)                                  (((src) & 0x00000002)>>1)
#define DEC0_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DEC0_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields EN       */
#define EN0_WIDTH                                                             1
#define EN0_SHIFT                                                             0
#define EN0_MASK                                                     0x00000001
#define EN0_RD(src)                                      (((src) & 0x00000001))
#define EN0_WR(src)                                 (((u32)(src)) & 0x00000001)
#define EN0_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CLB1   */
/*       Fields CLB      */
#define CLB1_WIDTH                                                           22
#define CLB1_SHIFT                                                           10
#define CLB1_MASK                                                    0xfffffc00
#define CLB1_RD(src)                                 (((src) & 0xfffffc00)>>10)
#define CLB1_WR(src)                            (((u32)(src)<<10) & 0xfffffc00)
#define CLB1_SET(dst,src) \
                      (((dst) & ~0xfffffc00) | (((u32)(src)<<10) & 0xfffffc00))

/*      Register CLBU1  */
/*       Fields CLBU     */
#define CLBU1_WIDTH                                                          32
#define CLBU1_SHIFT                                                           0
#define CLBU1_MASK                                                   0xffffffff
#define CLBU1_RD(src)                                    (((src) & 0xffffffff))
#define CLBU1_WR(src)                               (((u32)(src)) & 0xffffffff)
#define CLBU1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register FB1    */
/*       Fields FB       */
#define FB1_WIDTH                                                            24
#define FB1_SHIFT                                                             8
#define FB1_MASK                                                     0xffffff00
#define FB1_RD(src)                                   (((src) & 0xffffff00)>>8)
#define FB1_WR(src)                              (((u32)(src)<<8) & 0xffffff00)
#define FB1_SET(dst,src) \
                       (((dst) & ~0xffffff00) | (((u32)(src)<<8) & 0xffffff00))

/*      Register FBU1   */
/*       Fields FBU      */
#define FBU1_WIDTH                                                           32
#define FBU1_SHIFT                                                            0
#define FBU1_MASK                                                    0xffffffff
#define FBU1_RD(src)                                     (((src) & 0xffffffff))
#define FBU1_WR(src)                                (((u32)(src)) & 0xffffffff)
#define FBU1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register IS1    */
/*       Fields CPDS     */
#define CPDS1_WIDTH                                                           1
#define CPDS1_SHIFT                                                          31
#define CPDS1_MASK                                                   0x80000000
#define CPDS1_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDS1_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDS1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFES     */
#define TFES1_WIDTH                                                           1
#define TFES1_SHIFT                                                          30
#define TFES1_MASK                                                   0x40000000
#define TFES1_RD(src)                                (((src) & 0x40000000)>>30)
#define TFES1_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFES1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFS     */
#define HBFS1_WIDTH                                                           1
#define HBFS1_SHIFT                                                          29
#define HBFS1_MASK                                                   0x20000000
#define HBFS1_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFS1_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFS1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDS     */
#define HBDS1_WIDTH                                                           1
#define HBDS1_SHIFT                                                          28
#define HBDS1_MASK                                                   0x10000000
#define HBDS1_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDS1_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDS1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFS      */
#define IFS1_WIDTH                                                            1
#define IFS1_SHIFT                                                           27
#define IFS1_MASK                                                    0x08000000
#define IFS1_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFS1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFS1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFS     */
#define INFS1_WIDTH                                                           1
#define INFS1_SHIFT                                                          26
#define INFS1_MASK                                                   0x04000000
#define INFS1_RD(src)                                (((src) & 0x04000000)>>26)
#define INFS1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFS1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFS      */
#define OFS1_WIDTH                                                            1
#define OFS1_SHIFT                                                           24
#define OFS1_MASK                                                    0x01000000
#define OFS1_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFS1_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFS1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPMS     */
#define IPMS1_WIDTH                                                           1
#define IPMS1_SHIFT                                                          23
#define IPMS1_MASK                                                   0x00800000
#define IPMS1_RD(src)                                (((src) & 0x00800000)>>23)
#define IPMS1_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPMS1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCS     */
#define PRCS1_WIDTH                                                           1
#define PRCS1_SHIFT                                                          22
#define PRCS1_MASK                                                   0x00400000
#define PRCS1_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCS1_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCS1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPS     */
#define DMPS1_WIDTH                                                           1
#define DMPS1_SHIFT                                                           7
#define DMPS1_MASK                                                   0x00000080
#define DMPS1_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPS1_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPS1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCS      */
#define PCS1_WIDTH                                                            1
#define PCS1_SHIFT                                                            6
#define PCS1_MASK                                                    0x00000040
#define PCS1_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCS1_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCS1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPS      */
#define DPS1_WIDTH                                                            1
#define DPS1_SHIFT                                                            5
#define DPS1_MASK                                                    0x00000020
#define DPS1_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPS1_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPS1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFS      */
#define UFS1_WIDTH                                                            1
#define UFS1_SHIFT                                                            4
#define UFS1_MASK                                                    0x00000010
#define UFS1_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFS1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFS1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBS     */
#define SDBS1_WIDTH                                                           1
#define SDBS1_SHIFT                                                           3
#define SDBS1_MASK                                                   0x00000008
#define SDBS1_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBS1_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBS1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSS      */
#define DSS1_WIDTH                                                            1
#define DSS1_SHIFT                                                            2
#define DSS1_MASK                                                    0x00000004
#define DSS1_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSS1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSS1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSS      */
#define PSS1_WIDTH                                                            1
#define PSS1_SHIFT                                                            1
#define PSS1_MASK                                                    0x00000002
#define PSS1_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSS1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSS1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRS     */
#define DHRS1_WIDTH                                                           1
#define DHRS1_SHIFT                                                           0
#define DHRS1_MASK                                                   0x00000001
#define DHRS1_RD(src)                                    (((src) & 0x00000001))
#define DHRS1_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRS1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register IE1    */
/*       Fields CPDE     */
#define CPDE1_WIDTH                                                           1
#define CPDE1_SHIFT                                                          31
#define CPDE1_MASK                                                   0x80000000
#define CPDE1_RD(src)                                (((src) & 0x80000000)>>31)
#define CPDE1_WR(src)                           (((u32)(src)<<31) & 0x80000000)
#define CPDE1_SET(dst,src) \
                      (((dst) & ~0x80000000) | (((u32)(src)<<31) & 0x80000000))
/*       Fields TFEE     */
#define TFEE1_WIDTH                                                           1
#define TFEE1_SHIFT                                                          30
#define TFEE1_MASK                                                   0x40000000
#define TFEE1_RD(src)                                (((src) & 0x40000000)>>30)
#define TFEE1_WR(src)                           (((u32)(src)<<30) & 0x40000000)
#define TFEE1_SET(dst,src) \
                      (((dst) & ~0x40000000) | (((u32)(src)<<30) & 0x40000000))
/*       Fields HBFE     */
#define HBFE1_WIDTH                                                           1
#define HBFE1_SHIFT                                                          29
#define HBFE1_MASK                                                   0x20000000
#define HBFE1_RD(src)                                (((src) & 0x20000000)>>29)
#define HBFE1_WR(src)                           (((u32)(src)<<29) & 0x20000000)
#define HBFE1_SET(dst,src) \
                      (((dst) & ~0x20000000) | (((u32)(src)<<29) & 0x20000000))
/*       Fields HBDE     */
#define HBDE1_WIDTH                                                           1
#define HBDE1_SHIFT                                                          28
#define HBDE1_MASK                                                   0x10000000
#define HBDE1_RD(src)                                (((src) & 0x10000000)>>28)
#define HBDE1_WR(src)                           (((u32)(src)<<28) & 0x10000000)
#define HBDE1_SET(dst,src) \
                      (((dst) & ~0x10000000) | (((u32)(src)<<28) & 0x10000000))
/*       Fields IFE      */
#define IFE1_WIDTH                                                            1
#define IFE1_SHIFT                                                           27
#define IFE1_MASK                                                    0x08000000
#define IFE1_RD(src)                                 (((src) & 0x08000000)>>27)
#define IFE1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define IFE1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields INFE     */
#define INFE1_WIDTH                                                           1
#define INFE1_SHIFT                                                          26
#define INFE1_MASK                                                   0x04000000
#define INFE1_RD(src)                                (((src) & 0x04000000)>>26)
#define INFE1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define INFE1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields OFE      */
#define OFE1_WIDTH                                                            1
#define OFE1_SHIFT                                                           24
#define OFE1_MASK                                                    0x01000000
#define OFE1_RD(src)                                 (((src) & 0x01000000)>>24)
#define OFE1_WR(src)                            (((u32)(src)<<24) & 0x01000000)
#define OFE1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields IPME     */
#define IPME1_WIDTH                                                           1
#define IPME1_SHIFT                                                          23
#define IPME1_MASK                                                   0x00800000
#define IPME1_RD(src)                                (((src) & 0x00800000)>>23)
#define IPME1_WR(src)                           (((u32)(src)<<23) & 0x00800000)
#define IPME1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields PRCE     */
#define PRCE1_WIDTH                                                           1
#define PRCE1_SHIFT                                                          22
#define PRCE1_MASK                                                   0x00400000
#define PRCE1_RD(src)                                (((src) & 0x00400000)>>22)
#define PRCE1_WR(src)                           (((u32)(src)<<22) & 0x00400000)
#define PRCE1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields DMPE     */
#define DMPE1_WIDTH                                                           1
#define DMPE1_SHIFT                                                           7
#define DMPE1_MASK                                                   0x00000080
#define DMPE1_RD(src)                                 (((src) & 0x00000080)>>7)
#define DMPE1_WR(src)                            (((u32)(src)<<7) & 0x00000080)
#define DMPE1_SET(dst,src) \
                       (((dst) & ~0x00000080) | (((u32)(src)<<7) & 0x00000080))
/*       Fields PCE      */
#define PCE1_WIDTH                                                            1
#define PCE1_SHIFT                                                            6
#define PCE1_MASK                                                    0x00000040
#define PCE1_RD(src)                                  (((src) & 0x00000040)>>6)
#define PCE1_WR(src)                             (((u32)(src)<<6) & 0x00000040)
#define PCE1_SET(dst,src) \
                       (((dst) & ~0x00000040) | (((u32)(src)<<6) & 0x00000040))
/*       Fields DPE      */
#define DPE1_WIDTH                                                            1
#define DPE1_SHIFT                                                            5
#define DPE1_MASK                                                    0x00000020
#define DPE1_RD(src)                                  (((src) & 0x00000020)>>5)
#define DPE1_WR(src)                             (((u32)(src)<<5) & 0x00000020)
#define DPE1_SET(dst,src) \
                       (((dst) & ~0x00000020) | (((u32)(src)<<5) & 0x00000020))
/*       Fields UFE      */
#define UFE1_WIDTH                                                            1
#define UFE1_SHIFT                                                            4
#define UFE1_MASK                                                    0x00000010
#define UFE1_RD(src)                                  (((src) & 0x00000010)>>4)
#define UFE1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define UFE1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields SDBE     */
#define SDBE1_WIDTH                                                           1
#define SDBE1_SHIFT                                                           3
#define SDBE1_MASK                                                   0x00000008
#define SDBE1_RD(src)                                 (((src) & 0x00000008)>>3)
#define SDBE1_WR(src)                            (((u32)(src)<<3) & 0x00000008)
#define SDBE1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields DSE      */
#define DSE1_WIDTH                                                            1
#define DSE1_SHIFT                                                            2
#define DSE1_MASK                                                    0x00000004
#define DSE1_RD(src)                                  (((src) & 0x00000004)>>2)
#define DSE1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define DSE1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields PSE      */
#define PSE1_WIDTH                                                            1
#define PSE1_SHIFT                                                            1
#define PSE1_MASK                                                    0x00000002
#define PSE1_RD(src)                                  (((src) & 0x00000002)>>1)
#define PSE1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define PSE1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields DHRE     */
#define DHRE1_WIDTH                                                           1
#define DHRE1_SHIFT                                                           0
#define DHRE1_MASK                                                   0x00000001
#define DHRE1_RD(src)                                    (((src) & 0x00000001))
#define DHRE1_WR(src)                               (((u32)(src)) & 0x00000001)
#define DHRE1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register CMD1   */
/*       Fields ICC      */
#define ICC1_WIDTH                                                            4
#define ICC1_SHIFT                                                           28
#define ICC1_MASK                                                    0xf0000000
#define ICC1_RD(src)                                 (((src) & 0xf0000000)>>28)
#define ICC1_WR(src)                            (((u32)(src)<<28) & 0xf0000000)
#define ICC1_SET(dst,src) \
                      (((dst) & ~0xf0000000) | (((u32)(src)<<28) & 0xf0000000))
/*       Fields ASP      */
#define ASP1_WIDTH                                                            1
#define ASP1_SHIFT                                                           27
#define ASP1_MASK                                                    0x08000000
#define ASP1_RD(src)                                 (((src) & 0x08000000)>>27)
#define ASP1_WR(src)                            (((u32)(src)<<27) & 0x08000000)
#define ASP1_SET(dst,src) \
                      (((dst) & ~0x08000000) | (((u32)(src)<<27) & 0x08000000))
/*       Fields ALPE     */
#define ALPE1_WIDTH                                                           1
#define ALPE1_SHIFT                                                          26
#define ALPE1_MASK                                                   0x04000000
#define ALPE1_RD(src)                                (((src) & 0x04000000)>>26)
#define ALPE1_WR(src)                           (((u32)(src)<<26) & 0x04000000)
#define ALPE1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields DLAE     */
#define DLAE1_WIDTH                                                           1
#define DLAE1_SHIFT                                                          25
#define DLAE1_MASK                                                   0x02000000
#define DLAE1_RD(src)                                (((src) & 0x02000000)>>25)
#define DLAE1_WR(src)                           (((u32)(src)<<25) & 0x02000000)
#define DLAE1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields ATAPI    */
#define ATAPI1_WIDTH                                                          1
#define ATAPI1_SHIFT                                                         24
#define ATAPI1_MASK                                                  0x01000000
#define ATAPI1_RD(src)                               (((src) & 0x01000000)>>24)
#define ATAPI1_WR(src)                          (((u32)(src)<<24) & 0x01000000)
#define ATAPI1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields APSTE    */
#define APSTE1_WIDTH                                                          1
#define APSTE1_SHIFT                                                         23
#define APSTE1_MASK                                                  0x00800000
#define APSTE1_RD(src)                               (((src) & 0x00800000)>>23)
#define APSTE1_WR(src)                          (((u32)(src)<<23) & 0x00800000)
#define APSTE1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields FBSCP    */
#define FBSCP1_WIDTH                                                          1
#define FBSCP1_SHIFT                                                         22
#define FBSCP1_MASK                                                  0x00400000
#define FBSCP1_RD(src)                               (((src) & 0x00400000)>>22)
#define FBSCP1_WR(src)                          (((u32)(src)<<22) & 0x00400000)
#define FBSCP1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields ESP      */
#define ESP1_WIDTH                                                            1
#define ESP1_SHIFT                                                           21
#define ESP1_MASK                                                    0x00200000
#define ESP1_RD(src)                                 (((src) & 0x00200000)>>21)
#define ESP1_WR(src)                            (((u32)(src)<<21) & 0x00200000)
#define ESP1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields CPD      */
#define CPD1_WIDTH                                                            1
#define CPD1_SHIFT                                                           20
#define CPD1_MASK                                                    0x00100000
#define CPD1_RD(src)                                 (((src) & 0x00100000)>>20)
#define CPD1_WR(src)                            (((u32)(src)<<20) & 0x00100000)
#define CPD1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields MPSP     */
#define MPSP1_WIDTH                                                           1
#define MPSP1_SHIFT                                                          19
#define MPSP1_MASK                                                   0x00080000
#define MPSP1_RD(src)                                (((src) & 0x00080000)>>19)
#define MPSP1_WR(src)                           (((u32)(src)<<19) & 0x00080000)
#define MPSP1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields HPCP     */
#define HPCP1_WIDTH                                                           1
#define HPCP1_SHIFT                                                          18
#define HPCP1_MASK                                                   0x00040000
#define HPCP1_RD(src)                                (((src) & 0x00040000)>>18)
#define HPCP1_WR(src)                           (((u32)(src)<<18) & 0x00040000)
#define HPCP1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields PMA      */
#define PMA1_WIDTH                                                            1
#define PMA1_SHIFT                                                           17
#define PMA1_MASK                                                    0x00020000
#define PMA1_RD(src)                                 (((src) & 0x00020000)>>17)
#define PMA1_WR(src)                            (((u32)(src)<<17) & 0x00020000)
#define PMA1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields CPS      */
#define CPS1_WIDTH                                                            1
#define CPS1_SHIFT                                                           16
#define CPS1_MASK                                                    0x00010000
#define CPS1_RD(src)                                 (((src) & 0x00010000)>>16)
#define CPS1_WR(src)                            (((u32)(src)<<16) & 0x00010000)
#define CPS1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields CR       */
#define CR1_WIDTH                                                             1
#define CR1_SHIFT                                                            15
#define CR1_MASK                                                     0x00008000
#define CR1_RD(src)                                  (((src) & 0x00008000)>>15)
#define CR1_WR(src)                             (((u32)(src)<<15) & 0x00008000)
#define CR1_SET(dst,src) \
                      (((dst) & ~0x00008000) | (((u32)(src)<<15) & 0x00008000))
/*       Fields FR       */
#define FR1_WIDTH                                                             1
#define FR1_SHIFT                                                            14
#define FR1_MASK                                                     0x00004000
#define FR1_RD(src)                                  (((src) & 0x00004000)>>14)
#define FR1_WR(src)                             (((u32)(src)<<14) & 0x00004000)
#define FR1_SET(dst,src) \
                      (((dst) & ~0x00004000) | (((u32)(src)<<14) & 0x00004000))
/*       Fields MPSS     */
#define MPSS1_WIDTH                                                           1
#define MPSS1_SHIFT                                                          13
#define MPSS1_MASK                                                   0x00002000
#define MPSS1_RD(src)                                (((src) & 0x00002000)>>13)
#define MPSS1_WR(src)                           (((u32)(src)<<13) & 0x00002000)
#define MPSS1_SET(dst,src) \
                      (((dst) & ~0x00002000) | (((u32)(src)<<13) & 0x00002000))
/*       Fields CCS      */
#define CCS1_WIDTH                                                            5
#define CCS1_SHIFT                                                            8
#define CCS1_MASK                                                    0x00001f00
#define CCS1_RD(src)                                  (((src) & 0x00001f00)>>8)
#define CCS1_WR(src)                             (((u32)(src)<<8) & 0x00001f00)
#define CCS1_SET(dst,src) \
                       (((dst) & ~0x00001f00) | (((u32)(src)<<8) & 0x00001f00))
/*       Fields FRE      */
#define FRE1_WIDTH                                                            1
#define FRE1_SHIFT                                                            4
#define FRE1_MASK                                                    0x00000010
#define FRE1_RD(src)                                  (((src) & 0x00000010)>>4)
#define FRE1_WR(src)                             (((u32)(src)<<4) & 0x00000010)
#define FRE1_SET(dst,src) \
                       (((dst) & ~0x00000010) | (((u32)(src)<<4) & 0x00000010))
/*       Fields CLO      */
#define CLO1_WIDTH                                                            1
#define CLO1_SHIFT                                                            3
#define CLO1_MASK                                                    0x00000008
#define CLO1_RD(src)                                  (((src) & 0x00000008)>>3)
#define CLO1_WR(src)                             (((u32)(src)<<3) & 0x00000008)
#define CLO1_SET(dst,src) \
                       (((dst) & ~0x00000008) | (((u32)(src)<<3) & 0x00000008))
/*       Fields POD      */
#define POD1_WIDTH                                                            1
#define POD1_SHIFT                                                            2
#define POD1_MASK                                                    0x00000004
#define POD1_RD(src)                                  (((src) & 0x00000004)>>2)
#define POD1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define POD1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields SUD      */
#define SUD1_WIDTH                                                            1
#define SUD1_SHIFT                                                            1
#define SUD1_MASK                                                    0x00000002
#define SUD1_RD(src)                                  (((src) & 0x00000002)>>1)
#define SUD1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define SUD1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields ST       */
#define ST1_WIDTH                                                             1
#define ST1_SHIFT                                                             0
#define ST1_MASK                                                     0x00000001
#define ST1_RD(src)                                      (((src) & 0x00000001))
#define ST1_WR(src)                                 (((u32)(src)) & 0x00000001)
#define ST1_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register TFD1   */
/*       Fields ERR      */
#define ERR1_WIDTH                                                            8
#define ERR1_SHIFT                                                            8
#define ERR1_MASK                                                    0x0000ff00
#define ERR1_RD(src)                                  (((src) & 0x0000ff00)>>8)
#define ERR1_SET(dst,src) \
                       (((dst) & ~0x0000ff00) | (((u32)(src)<<8) & 0x0000ff00))
/*       Fields STS      */
#define STS1_WIDTH                                                            8
#define STS1_SHIFT                                                            0
#define STS1_MASK                                                    0x000000ff
#define STS1_RD(src)                                     (((src) & 0x000000ff))
#define STS1_SET(dst,src) \
                          (((dst) & ~0x000000ff) | (((u32)(src)) & 0x000000ff))

/*      Register SIG1   */
/*       Fields SIG      */
#define SIG1_WIDTH                                                           32
#define SIG1_SHIFT                                                            0
#define SIG1_MASK                                                    0xffffffff
#define SIG1_RD(src)                                     (((src) & 0xffffffff))
#define SIG1_SET(dst,src) \
                          (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SSTS1  */
/*       Fields IPM      */
#define IPM1_WIDTH                                                            4
#define IPM1_SHIFT                                                            8
#define IPM1_MASK                                                    0x00000f00
#define IPM1_RD(src)                                  (((src) & 0x00000f00)>>8)
#define IPM1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD1_WIDTH                                                            4
#define SPD1_SHIFT                                                            4
#define SPD1_MASK                                                    0x000000f0
#define SPD1_RD(src)                                  (((src) & 0x000000f0)>>4)
#define SPD1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET1_WIDTH                                                            4
#define DET1_SHIFT                                                            0
#define DET1_MASK                                                    0x0000000f
#define DET1_RD(src)                                     (((src) & 0x0000000f))
#define DET1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SCTL1  */
/*       Fields PMP      */
#define PMP1_WIDTH                                                            4
#define PMP1_SHIFT                                                           16
#define PMP1_MASK                                                    0x000f0000
#define PMP1_RD(src)                                 (((src) & 0x000f0000)>>16)
#define PMP1_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define PMP1_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields SPM      */
#define SPM1_WIDTH                                                            4
#define SPM1_SHIFT                                                           12
#define SPM1_MASK                                                    0x0000f000
#define SPM1_RD(src)                                 (((src) & 0x0000f000)>>12)
#define SPM1_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define SPM1_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields IPM      */
#define IPM1_F1_WIDTH                                                         4
#define IPM1_F1_SHIFT                                                         8
#define IPM1_F1_MASK                                                 0x00000f00
#define IPM1_F1_RD(src)                               (((src) & 0x00000f00)>>8)
#define IPM1_F1_WR(src)                          (((u32)(src)<<8) & 0x00000f00)
#define IPM1_F1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SPD      */
#define SPD1_F1_WIDTH                                                         4
#define SPD1_F1_SHIFT                                                         4
#define SPD1_F1_MASK                                                 0x000000f0
#define SPD1_F1_RD(src)                               (((src) & 0x000000f0)>>4)
#define SPD1_F1_WR(src)                          (((u32)(src)<<4) & 0x000000f0)
#define SPD1_F1_SET(dst,src) \
                       (((dst) & ~0x000000f0) | (((u32)(src)<<4) & 0x000000f0))
/*       Fields DET      */
#define DET1_F1_WIDTH                                                         4
#define DET1_F1_SHIFT                                                         0
#define DET1_F1_MASK                                                 0x0000000f
#define DET1_F1_RD(src)                                  (((src) & 0x0000000f))
#define DET1_F1_WR(src)                             (((u32)(src)) & 0x0000000f)
#define DET1_F1_SET(dst,src) \
                          (((dst) & ~0x0000000f) | (((u32)(src)) & 0x0000000f))

/*      Register SERR1  */
/*       Fields X        */
#define X1_WIDTH                                                              1
#define X1_SHIFT                                                             26
#define X1_MASK                                                      0x04000000
#define X1_RD(src)                                   (((src) & 0x04000000)>>26)
#define X1_WR(src)                              (((u32)(src)<<26) & 0x04000000)
#define X1_SET(dst,src) \
                      (((dst) & ~0x04000000) | (((u32)(src)<<26) & 0x04000000))
/*       Fields F        */
#define F1_WIDTH                                                              1
#define F1_SHIFT                                                             25
#define F1_MASK                                                      0x02000000
#define F1_RD(src)                                   (((src) & 0x02000000)>>25)
#define F1_WR(src)                              (((u32)(src)<<25) & 0x02000000)
#define F1_SET(dst,src) \
                      (((dst) & ~0x02000000) | (((u32)(src)<<25) & 0x02000000))
/*       Fields T        */
#define T1_WIDTH                                                              1
#define T1_SHIFT                                                             24
#define T1_MASK                                                      0x01000000
#define T1_RD(src)                                   (((src) & 0x01000000)>>24)
#define T1_WR(src)                              (((u32)(src)<<24) & 0x01000000)
#define T1_SET(dst,src) \
                      (((dst) & ~0x01000000) | (((u32)(src)<<24) & 0x01000000))
/*       Fields S        */
#define S1_WIDTH                                                              1
#define S1_SHIFT                                                             23
#define S1_MASK                                                      0x00800000
#define S1_RD(src)                                   (((src) & 0x00800000)>>23)
#define S1_WR(src)                              (((u32)(src)<<23) & 0x00800000)
#define S1_SET(dst,src) \
                      (((dst) & ~0x00800000) | (((u32)(src)<<23) & 0x00800000))
/*       Fields H        */
#define H1_WIDTH                                                              1
#define H1_SHIFT                                                             22
#define H1_MASK                                                      0x00400000
#define H1_RD(src)                                   (((src) & 0x00400000)>>22)
#define H1_WR(src)                              (((u32)(src)<<22) & 0x00400000)
#define H1_SET(dst,src) \
                      (((dst) & ~0x00400000) | (((u32)(src)<<22) & 0x00400000))
/*       Fields C        */
#define C1_WIDTH                                                              1
#define C1_SHIFT                                                             21
#define C1_MASK                                                      0x00200000
#define C1_RD(src)                                   (((src) & 0x00200000)>>21)
#define C1_WR(src)                              (((u32)(src)<<21) & 0x00200000)
#define C1_SET(dst,src) \
                      (((dst) & ~0x00200000) | (((u32)(src)<<21) & 0x00200000))
/*       Fields D        */
#define D1_WIDTH                                                              1
#define D1_SHIFT                                                             20
#define D1_MASK                                                      0x00100000
#define D1_RD(src)                                   (((src) & 0x00100000)>>20)
#define D1_WR(src)                              (((u32)(src)<<20) & 0x00100000)
#define D1_SET(dst,src) \
                      (((dst) & ~0x00100000) | (((u32)(src)<<20) & 0x00100000))
/*       Fields B        */
#define B1_WIDTH                                                              1
#define B1_SHIFT                                                             19
#define B1_MASK                                                      0x00080000
#define B1_RD(src)                                   (((src) & 0x00080000)>>19)
#define B1_WR(src)                              (((u32)(src)<<19) & 0x00080000)
#define B1_SET(dst,src) \
                      (((dst) & ~0x00080000) | (((u32)(src)<<19) & 0x00080000))
/*       Fields W        */
#define W1_WIDTH                                                              1
#define W1_SHIFT                                                             18
#define W1_MASK                                                      0x00040000
#define W1_RD(src)                                   (((src) & 0x00040000)>>18)
#define W1_WR(src)                              (((u32)(src)<<18) & 0x00040000)
#define W1_SET(dst,src) \
                      (((dst) & ~0x00040000) | (((u32)(src)<<18) & 0x00040000))
/*       Fields I        */
#define I1_WIDTH                                                              1
#define I1_SHIFT                                                             17
#define I1_MASK                                                      0x00020000
#define I1_RD(src)                                   (((src) & 0x00020000)>>17)
#define I1_WR(src)                              (((u32)(src)<<17) & 0x00020000)
#define I1_SET(dst,src) \
                      (((dst) & ~0x00020000) | (((u32)(src)<<17) & 0x00020000))
/*       Fields N        */
#define N1_WIDTH                                                              1
#define N1_SHIFT                                                             16
#define N1_MASK                                                      0x00010000
#define N1_RD(src)                                   (((src) & 0x00010000)>>16)
#define N1_WR(src)                              (((u32)(src)<<16) & 0x00010000)
#define N1_SET(dst,src) \
                      (((dst) & ~0x00010000) | (((u32)(src)<<16) & 0x00010000))
/*       Fields EERR     */
#define EERR1_WIDTH                                                           1
#define EERR1_SHIFT                                                          11
#define EERR1_MASK                                                   0x00000800
#define EERR1_RD(src)                                (((src) & 0x00000800)>>11)
#define EERR1_WR(src)                           (((u32)(src)<<11) & 0x00000800)
#define EERR1_SET(dst,src) \
                      (((dst) & ~0x00000800) | (((u32)(src)<<11) & 0x00000800))
/*       Fields PERR     */
#define PERR1_WIDTH                                                           1
#define PERR1_SHIFT                                                          10
#define PERR1_MASK                                                   0x00000400
#define PERR1_RD(src)                                (((src) & 0x00000400)>>10)
#define PERR1_WR(src)                           (((u32)(src)<<10) & 0x00000400)
#define PERR1_SET(dst,src) \
                      (((dst) & ~0x00000400) | (((u32)(src)<<10) & 0x00000400))
/*       Fields CERR     */
#define CERR1_WIDTH                                                           1
#define CERR1_SHIFT                                                           9
#define CERR1_MASK                                                   0x00000200
#define CERR1_RD(src)                                 (((src) & 0x00000200)>>9)
#define CERR1_WR(src)                            (((u32)(src)<<9) & 0x00000200)
#define CERR1_SET(dst,src) \
                       (((dst) & ~0x00000200) | (((u32)(src)<<9) & 0x00000200))
/*       Fields TERR     */
#define TERR1_WIDTH                                                           1
#define TERR1_SHIFT                                                           8
#define TERR1_MASK                                                   0x00000100
#define TERR1_RD(src)                                 (((src) & 0x00000100)>>8)
#define TERR1_WR(src)                            (((u32)(src)<<8) & 0x00000100)
#define TERR1_SET(dst,src) \
                       (((dst) & ~0x00000100) | (((u32)(src)<<8) & 0x00000100))
/*       Fields MERR     */
#define MERR1_WIDTH                                                           1
#define MERR1_SHIFT                                                           1
#define MERR1_MASK                                                   0x00000002
#define MERR1_RD(src)                                 (((src) & 0x00000002)>>1)
#define MERR1_WR(src)                            (((u32)(src)<<1) & 0x00000002)
#define MERR1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields IERR     */
#define IERR1_WIDTH                                                           1
#define IERR1_SHIFT                                                           0
#define IERR1_MASK                                                   0x00000001
#define IERR1_RD(src)                                    (((src) & 0x00000001))
#define IERR1_WR(src)                               (((u32)(src)) & 0x00000001)
#define IERR1_SET(dst,src) \
                          (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))

/*      Register SACT1  */
/*       Fields DS       */
#define DS1_WIDTH                                                            32
#define DS1_SHIFT                                                             0
#define DS1_MASK                                                     0xffffffff
#define DS1_RD(src)                                      (((src) & 0xffffffff))
#define DS1_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define DS1_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register CI1    */
/*       Fields CI       */
#define CI1_WIDTH                                                            32
#define CI1_SHIFT                                                             0
#define CI1_MASK                                                     0xffffffff
#define CI1_RD(src)                                      (((src) & 0xffffffff))
#define CI1_WR(src)                                 (((u32)(src)) & 0xffffffff)
#define CI1_SET(dst,src) (((dst) & ~0xffffffff) | (((u32)(src)) & 0xffffffff))

/*      Register SNTF1  */
/*       Fields PMN      */
#define PMN1_WIDTH                                                           16
#define PMN1_SHIFT                                                            0
#define PMN1_MASK                                                    0x0000ffff
#define PMN1_RD(src)                                     (((src) & 0x0000ffff))
#define PMN1_WR(src)                                (((u32)(src)) & 0x0000ffff)
#define PMN1_SET(dst,src) \
                          (((dst) & ~0x0000ffff) | (((u32)(src)) & 0x0000ffff))

/*      Register FBS1   */
/*       Fields DWE      */
#define DWE1_WIDTH                                                            4
#define DWE1_SHIFT                                                           16
#define DWE1_MASK                                                    0x000f0000
#define DWE1_RD(src)                                 (((src) & 0x000f0000)>>16)
#define DWE1_WR(src)                            (((u32)(src)<<16) & 0x000f0000)
#define DWE1_SET(dst,src) \
                      (((dst) & ~0x000f0000) | (((u32)(src)<<16) & 0x000f0000))
/*       Fields ADO      */
#define ADO1_WIDTH                                                            4
#define ADO1_SHIFT                                                           12
#define ADO1_MASK                                                    0x0000f000
#define ADO1_RD(src)                                 (((src) & 0x0000f000)>>12)
#define ADO1_WR(src)                            (((u32)(src)<<12) & 0x0000f000)
#define ADO1_SET(dst,src) \
                      (((dst) & ~0x0000f000) | (((u32)(src)<<12) & 0x0000f000))
/*       Fields DEV      */
#define DEV1_WIDTH                                                            4
#define DEV1_SHIFT                                                            8
#define DEV1_MASK                                                    0x00000f00
#define DEV1_RD(src)                                  (((src) & 0x00000f00)>>8)
#define DEV1_WR(src)                             (((u32)(src)<<8) & 0x00000f00)
#define DEV1_SET(dst,src) \
                       (((dst) & ~0x00000f00) | (((u32)(src)<<8) & 0x00000f00))
/*       Fields SDE      */
#define SDE1_WIDTH                                                            1
#define SDE1_SHIFT                                                            2
#define SDE1_MASK                                                    0x00000004
#define SDE1_RD(src)                                  (((src) & 0x00000004)>>2)
#define SDE1_WR(src)                             (((u32)(src)<<2) & 0x00000004)
#define SDE1_SET(dst,src) \
                       (((dst) & ~0x00000004) | (((u32)(src)<<2) & 0x00000004))
/*       Fields DEC      */
#define DEC1_WIDTH                                                            1
#define DEC1_SHIFT                                                            1
#define DEC1_MASK                                                    0x00000002
#define DEC1_RD(src)                                  (((src) & 0x00000002)>>1)
#define DEC1_WR(src)                             (((u32)(src)<<1) & 0x00000002)
#define DEC1_SET(dst,src) \
                       (((dst) & ~0x00000002) | (((u32)(src)<<1) & 0x00000002))
/*       Fields EN       */
#define EN1_WIDTH                                                             1
#define EN1_SHIFT                                                             0
#define EN1_MASK                                                     0x00000001
#define EN1_RD(src)                                      (((src) & 0x00000001))
#define EN1_WR(src)                                 (((u32)(src)) & 0x00000001)
#define EN1_SET(dst,src) (((dst) & ~0x00000001) | (((u32)(src)) & 0x00000001))


/*****PORTCFG START *****/
#define FIELD_PORTCFG_POSTSCAL_LSB		20
#define FIELD_PORTCFG_POSTSCAL_MSB		31
#define FIELD_PORTCFG_POSTSCAL_WIDTH		12
#define FIELD_PORTCFG_POSTSCAL_MASK		0xfff00000
#define FIELD_PORTCFG_POSTSCAL_SHIFT_MASK		0x14
#define FIELD_PORTCFG_POSTSCAL_RD(src)	((FIELD_PORTCFG_POSTSCAL_MASK & (unsigned int)(src)) >> FIELD_PORTCFG_POSTSCAL_SHIFT_MASK)
#define FIELD_PORTCFG_POSTSCAL_WR(dst)	(FIELD_PORTCFG_POSTSCAL_MASK & ((unsigned int)(dst) << FIELD_PORTCFG_POSTSCAL_SHIFT_MASK))
#define FIELD_PORTCFG_POSTSCAL_SET(dst, src)	(((dst) & ~FIELD_PORTCFG_POSTSCAL_MASK) | (((unsigned int)(src) << FIELD_PORTCFG_POSTSCAL_SHIFT_MASK) & FIELD_PORTCFG_POSTSCAL_MASK))

#define FIELD_PORTCFG_PRESCAL_LSB		12
#define FIELD_PORTCFG_PRESCAL_MSB		19
#define FIELD_PORTCFG_PRESCAL_WIDTH		8
#define FIELD_PORTCFG_PRESCAL_MASK		0x000ff000
#define FIELD_PORTCFG_PRESCAL_SHIFT_MASK		0xc
#define FIELD_PORTCFG_PRESCAL_RD(src)	((FIELD_PORTCFG_PRESCAL_MASK & (unsigned int)(src)) >> FIELD_PORTCFG_PRESCAL_SHIFT_MASK)
#define FIELD_PORTCFG_PRESCAL_WR(dst)	(FIELD_PORTCFG_PRESCAL_MASK & ((unsigned int)(dst) << FIELD_PORTCFG_PRESCAL_SHIFT_MASK))
#define FIELD_PORTCFG_PRESCAL_SET(dst, src)	(((dst) & ~FIELD_PORTCFG_PRESCAL_MASK) | (((unsigned int)(src) << FIELD_PORTCFG_PRESCAL_SHIFT_MASK) & FIELD_PORTCFG_PRESCAL_MASK))

#define FIELD_PORTCFG_RESERVED_11_LSB		9
#define FIELD_PORTCFG_RESERVED_11_MSB		11
#define FIELD_PORTCFG_RESERVED_11_WIDTH		3
#define FIELD_PORTCFG_RESERVED_11_MASK		0x00000e00
#define FIELD_PORTCFG_RESERVED_11_SHIFT_MASK		0x9
#define FIELD_PORTCFG_RESERVED_11_RD(src)	((FIELD_PORTCFG_RESERVED_11_MASK & (unsigned int)(src)) >> FIELD_PORTCFG_RESERVED_11_SHIFT_MASK)
#define FIELD_PORTCFG_RESERVED_11_WR(dst)	(FIELD_PORTCFG_RESERVED_11_MASK & ((unsigned int)(dst) << FIELD_PORTCFG_RESERVED_11_SHIFT_MASK))
#define FIELD_PORTCFG_RESERVED_11_SET(dst, src)	(((dst) & ~FIELD_PORTCFG_RESERVED_11_MASK) | (((unsigned int)(src) << FIELD_PORTCFG_RESERVED_11_SHIFT_MASK) & FIELD_PORTCFG_RESERVED_11_MASK))

#define FIELD_PORTCFG_CISE_LSB		8
#define FIELD_PORTCFG_CISE_MSB		8
#define FIELD_PORTCFG_CISE_WIDTH		1
#define FIELD_PORTCFG_CISE_MASK		0x00000100
#define FIELD_PORTCFG_CISE_SHIFT_MASK		0x8
#define FIELD_PORTCFG_CISE_RD(src)	((FIELD_PORTCFG_CISE_MASK & (unsigned int)(src)) >> FIELD_PORTCFG_CISE_SHIFT_MASK)
#define FIELD_PORTCFG_CISE_WR(dst)	(FIELD_PORTCFG_CISE_MASK & ((unsigned int)(dst) << FIELD_PORTCFG_CISE_SHIFT_MASK))
#define FIELD_PORTCFG_CISE_SET(dst, src)	(((dst) & ~FIELD_PORTCFG_CISE_MASK) | (((unsigned int)(src) << FIELD_PORTCFG_CISE_SHIFT_MASK) & FIELD_PORTCFG_CISE_MASK))

#define FIELD_PORTCFG_RESERVED_7_LSB		6
#define FIELD_PORTCFG_RESERVED_7_MSB		7
#define FIELD_PORTCFG_RESERVED_7_WIDTH		2
#define FIELD_PORTCFG_RESERVED_7_MASK		0x000000c0
#define FIELD_PORTCFG_RESERVED_7_SHIFT_MASK		0x6
#define FIELD_PORTCFG_RESERVED_7_RD(src)	((FIELD_PORTCFG_RESERVED_7_MASK & (unsigned int)(src)) >> FIELD_PORTCFG_RESERVED_7_SHIFT_MASK)
#define FIELD_PORTCFG_RESERVED_7_WR(dst)	(FIELD_PORTCFG_RESERVED_7_MASK & ((unsigned int)(dst) << FIELD_PORTCFG_RESERVED_7_SHIFT_MASK))
#define FIELD_PORTCFG_RESERVED_7_SET(dst, src)	(((dst) & ~FIELD_PORTCFG_RESERVED_7_MASK) | (((unsigned int)(src) << FIELD_PORTCFG_RESERVED_7_SHIFT_MASK) & FIELD_PORTCFG_RESERVED_7_MASK))

#define FIELD_PORTCFG_PORTADDR_LSB		0
#define FIELD_PORTCFG_PORTADDR_MSB		5
#define FIELD_PORTCFG_PORTADDR_WIDTH		6
#define FIELD_PORTCFG_PORTADDR_MASK		0x0000003f
#define FIELD_PORTCFG_PORTADDR_SHIFT_MASK		0x0
#define FIELD_PORTCFG_PORTADDR_RD(src)	((FIELD_PORTCFG_PORTADDR_MASK & (unsigned int)(src)))
#define FIELD_PORTCFG_PORTADDR_WR(dst)	(FIELD_PORTCFG_PORTADDR_MASK & ((unsigned int)(dst) << FIELD_PORTCFG_PORTADDR_SHIFT_MASK))
#define FIELD_PORTCFG_PORTADDR_SET(dst, src)	(((dst) & ~FIELD_PORTCFG_PORTADDR_MASK) | (((unsigned int)(src) << FIELD_PORTCFG_PORTADDR_SHIFT_MASK) & FIELD_PORTCFG_PORTADDR_MASK))

#define RESERVE_BITS_PORTCFG 0x00000ec0
#define SELF_CLEAR_BITS_PORTCFG 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_PORTCFG 0x00000000
#define READ_ONLY_BITS_PORTCFG 0x00000000
/****** PORTCFG END *****/

/*****PORTPHY1CFG START *****/
#define FIELD_PORTPHY1CFG_FIXSPDEN_LSB		31
#define FIELD_PORTPHY1CFG_FIXSPDEN_MSB		31
#define FIELD_PORTPHY1CFG_FIXSPDEN_WIDTH		1
#define FIELD_PORTPHY1CFG_FIXSPDEN_MASK		0x80000000
#define FIELD_PORTPHY1CFG_FIXSPDEN_SHIFT_MASK		0x1f
#define FIELD_PORTPHY1CFG_FIXSPDEN_RD(src)	((FIELD_PORTPHY1CFG_FIXSPDEN_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_FIXSPDEN_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_FIXSPDEN_WR(dst)	(FIELD_PORTPHY1CFG_FIXSPDEN_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_FIXSPDEN_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_FIXSPDEN_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_FIXSPDEN_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_FIXSPDEN_SHIFT_MASK) & FIELD_PORTPHY1CFG_FIXSPDEN_MASK))

#define FIELD_PORTPHY1CFG_CMDSLMBREN_LSB		30
#define FIELD_PORTPHY1CFG_CMDSLMBREN_MSB		30
#define FIELD_PORTPHY1CFG_CMDSLMBREN_WIDTH		1
#define FIELD_PORTPHY1CFG_CMDSLMBREN_MASK		0x40000000
#define FIELD_PORTPHY1CFG_CMDSLMBREN_SHIFT_MASK		0x1e
#define FIELD_PORTPHY1CFG_CMDSLMBREN_RD(src)	((FIELD_PORTPHY1CFG_CMDSLMBREN_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_CMDSLMBREN_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_CMDSLMBREN_WR(dst)	(FIELD_PORTPHY1CFG_CMDSLMBREN_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_CMDSLMBREN_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_CMDSLMBREN_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_CMDSLMBREN_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_CMDSLMBREN_SHIFT_MASK) & FIELD_PORTPHY1CFG_CMDSLMBREN_MASK))

#define FIELD_PORTPHY1CFG_OOBSEL_LSB		29
#define FIELD_PORTPHY1CFG_OOBSEL_MSB		29
#define FIELD_PORTPHY1CFG_OOBSEL_WIDTH		1
#define FIELD_PORTPHY1CFG_OOBSEL_MASK		0x20000000
#define FIELD_PORTPHY1CFG_OOBSEL_SHIFT_MASK		0x1d
#define FIELD_PORTPHY1CFG_OOBSEL_RD(src)	((FIELD_PORTPHY1CFG_OOBSEL_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_OOBSEL_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_OOBSEL_WR(dst)	(FIELD_PORTPHY1CFG_OOBSEL_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_OOBSEL_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_OOBSEL_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_OOBSEL_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_OOBSEL_SHIFT_MASK) & FIELD_PORTPHY1CFG_OOBSEL_MASK))

#define FIELD_PORTPHY1CFG_SERSLMBRSEL_LSB		28
#define FIELD_PORTPHY1CFG_SERSLMBRSEL_MSB		28
#define FIELD_PORTPHY1CFG_SERSLMBRSEL_WIDTH		1
#define FIELD_PORTPHY1CFG_SERSLMBRSEL_MASK		0x10000000
#define FIELD_PORTPHY1CFG_SERSLMBRSEL_SHIFT_MASK		0x1c
#define FIELD_PORTPHY1CFG_SERSLMBRSEL_RD(src)	((FIELD_PORTPHY1CFG_SERSLMBRSEL_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_SERSLMBRSEL_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_SERSLMBRSEL_WR(dst)	(FIELD_PORTPHY1CFG_SERSLMBRSEL_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_SERSLMBRSEL_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_SERSLMBRSEL_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_SERSLMBRSEL_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_SERSLMBRSEL_SHIFT_MASK) & FIELD_PORTPHY1CFG_SERSLMBRSEL_MASK))

#define FIELD_PORTPHY1CFG_PCCLK_LSB		27
#define FIELD_PORTPHY1CFG_PCCLK_MSB		27
#define FIELD_PORTPHY1CFG_PCCLK_WIDTH		1
#define FIELD_PORTPHY1CFG_PCCLK_MASK		0x08000000
#define FIELD_PORTPHY1CFG_PCCLK_SHIFT_MASK		0x1b
#define FIELD_PORTPHY1CFG_PCCLK_RD(src)	((FIELD_PORTPHY1CFG_PCCLK_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_PCCLK_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_PCCLK_WR(dst)	(FIELD_PORTPHY1CFG_PCCLK_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_PCCLK_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_PCCLK_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_PCCLK_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_PCCLK_SHIFT_MASK) & FIELD_PORTPHY1CFG_PCCLK_MASK))

#define FIELD_PORTPHY1CFG_BISTPATTNA_LSB		26
#define FIELD_PORTPHY1CFG_BISTPATTNA_MSB		26
#define FIELD_PORTPHY1CFG_BISTPATTNA_WIDTH		1
#define FIELD_PORTPHY1CFG_BISTPATTNA_MASK		0x04000000
#define FIELD_PORTPHY1CFG_BISTPATTNA_SHIFT_MASK		0x1a
#define FIELD_PORTPHY1CFG_BISTPATTNA_RD(src)	((FIELD_PORTPHY1CFG_BISTPATTNA_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_BISTPATTNA_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_BISTPATTNA_WR(dst)	(FIELD_PORTPHY1CFG_BISTPATTNA_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_BISTPATTNA_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_BISTPATTNA_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_BISTPATTNA_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_BISTPATTNA_SHIFT_MASK) & FIELD_PORTPHY1CFG_BISTPATTNA_MASK))

#define FIELD_PORTPHY1CFG_BISTCLRERR_LSB		25
#define FIELD_PORTPHY1CFG_BISTCLRERR_MSB		25
#define FIELD_PORTPHY1CFG_BISTCLRERR_WIDTH		1
#define FIELD_PORTPHY1CFG_BISTCLRERR_MASK		0x02000000
#define FIELD_PORTPHY1CFG_BISTCLRERR_SHIFT_MASK		0x19
#define FIELD_PORTPHY1CFG_BISTCLRERR_RD(src)	((FIELD_PORTPHY1CFG_BISTCLRERR_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_BISTCLRERR_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_BISTCLRERR_WR(dst)	(FIELD_PORTPHY1CFG_BISTCLRERR_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_BISTCLRERR_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_BISTCLRERR_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_BISTCLRERR_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_BISTCLRERR_SHIFT_MASK) & FIELD_PORTPHY1CFG_BISTCLRERR_MASK))

#define FIELD_PORTPHY1CFG_BISTPATTEN_LSB		24
#define FIELD_PORTPHY1CFG_BISTPATTEN_MSB		24
#define FIELD_PORTPHY1CFG_BISTPATTEN_WIDTH		1
#define FIELD_PORTPHY1CFG_BISTPATTEN_MASK		0x01000000
#define FIELD_PORTPHY1CFG_BISTPATTEN_SHIFT_MASK		0x18
#define FIELD_PORTPHY1CFG_BISTPATTEN_RD(src)	((FIELD_PORTPHY1CFG_BISTPATTEN_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_BISTPATTEN_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_BISTPATTEN_WR(dst)	(FIELD_PORTPHY1CFG_BISTPATTEN_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_BISTPATTEN_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_BISTPATTEN_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_BISTPATTEN_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_BISTPATTEN_SHIFT_MASK) & FIELD_PORTPHY1CFG_BISTPATTEN_MASK))

#define FIELD_PORTPHY1CFG_BISTPATTSEL_LSB		21
#define FIELD_PORTPHY1CFG_BISTPATTSEL_MSB		23
#define FIELD_PORTPHY1CFG_BISTPATTSEL_WIDTH		3
#define FIELD_PORTPHY1CFG_BISTPATTSEL_MASK		0x00e00000
#define FIELD_PORTPHY1CFG_BISTPATTSEL_SHIFT_MASK		0x15
#define FIELD_PORTPHY1CFG_BISTPATTSEL_RD(src)	((FIELD_PORTPHY1CFG_BISTPATTSEL_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_BISTPATTSEL_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_BISTPATTSEL_WR(dst)	(FIELD_PORTPHY1CFG_BISTPATTSEL_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_BISTPATTSEL_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_BISTPATTSEL_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_BISTPATTSEL_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_BISTPATTSEL_SHIFT_MASK) & FIELD_PORTPHY1CFG_BISTPATTSEL_MASK))

#define FIELD_PORTPHY1CFG_FRCPHYRDY_LSB		20
#define FIELD_PORTPHY1CFG_FRCPHYRDY_MSB		20
#define FIELD_PORTPHY1CFG_FRCPHYRDY_WIDTH		1
#define FIELD_PORTPHY1CFG_FRCPHYRDY_MASK		0x00100000
#define FIELD_PORTPHY1CFG_FRCPHYRDY_SHIFT_MASK		0x14
#define FIELD_PORTPHY1CFG_FRCPHYRDY_RD(src)	((FIELD_PORTPHY1CFG_FRCPHYRDY_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_FRCPHYRDY_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_FRCPHYRDY_WR(dst)	(FIELD_PORTPHY1CFG_FRCPHYRDY_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_FRCPHYRDY_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_FRCPHYRDY_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_FRCPHYRDY_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_FRCPHYRDY_SHIFT_MASK) & FIELD_PORTPHY1CFG_FRCPHYRDY_MASK))

#define FIELD_PORTPHY1CFG_RESERVED_19_LSB		17
#define FIELD_PORTPHY1CFG_RESERVED_19_MSB		19
#define FIELD_PORTPHY1CFG_RESERVED_19_WIDTH		3
#define FIELD_PORTPHY1CFG_RESERVED_19_MASK		0x000e0000
#define FIELD_PORTPHY1CFG_RESERVED_19_SHIFT_MASK		0x11
#define FIELD_PORTPHY1CFG_RESERVED_19_RD(src)	((FIELD_PORTPHY1CFG_RESERVED_19_MASK & (unsigned int)(src)) >> FIELD_PORTPHY1CFG_RESERVED_19_SHIFT_MASK)
#define FIELD_PORTPHY1CFG_RESERVED_19_WR(dst)	(FIELD_PORTPHY1CFG_RESERVED_19_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_RESERVED_19_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_RESERVED_19_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_RESERVED_19_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_RESERVED_19_SHIFT_MASK) & FIELD_PORTPHY1CFG_RESERVED_19_MASK))

#define FIELD_PORTPHY1CFG_ALIGNWAIT_LSB		0
#define FIELD_PORTPHY1CFG_ALIGNWAIT_MSB		16
#define FIELD_PORTPHY1CFG_ALIGNWAIT_WIDTH		17
#define FIELD_PORTPHY1CFG_ALIGNWAIT_MASK		0x0001ffff
#define FIELD_PORTPHY1CFG_ALIGNWAIT_SHIFT_MASK		0x0
#define FIELD_PORTPHY1CFG_ALIGNWAIT_RD(src)	((FIELD_PORTPHY1CFG_ALIGNWAIT_MASK & (unsigned int)(src)))
#define FIELD_PORTPHY1CFG_ALIGNWAIT_WR(dst)	(FIELD_PORTPHY1CFG_ALIGNWAIT_MASK & ((unsigned int)(dst) << FIELD_PORTPHY1CFG_ALIGNWAIT_SHIFT_MASK))
#define FIELD_PORTPHY1CFG_ALIGNWAIT_SET(dst, src)	(((dst) & ~FIELD_PORTPHY1CFG_ALIGNWAIT_MASK) | (((unsigned int)(src) << FIELD_PORTPHY1CFG_ALIGNWAIT_SHIFT_MASK) & FIELD_PORTPHY1CFG_ALIGNWAIT_MASK))

#define RESERVE_BITS_PORTPHY1CFG 0x000e0000
#define SELF_CLEAR_BITS_PORTPHY1CFG 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_PORTPHY1CFG 0x00000000
#define READ_ONLY_BITS_PORTPHY1CFG 0x08000000
/****** PORTPHY1CFG END *****/

/*****PORTPHY2CFG START *****/
#define FIELD_PORTPHY2CFG_COMINITNEG_LSB		24
#define FIELD_PORTPHY2CFG_COMINITNEG_MSB		31
#define FIELD_PORTPHY2CFG_COMINITNEG_WIDTH		8
#define FIELD_PORTPHY2CFG_COMINITNEG_MASK		0xff000000
#define FIELD_PORTPHY2CFG_COMINITNEG_SHIFT_MASK		0x18
#define FIELD_PORTPHY2CFG_COMINITNEG_RD(src)	((FIELD_PORTPHY2CFG_COMINITNEG_MASK & (unsigned int)(src)) >> FIELD_PORTPHY2CFG_COMINITNEG_SHIFT_MASK)
#define FIELD_PORTPHY2CFG_COMINITNEG_WR(dst)	(FIELD_PORTPHY2CFG_COMINITNEG_MASK & ((unsigned int)(dst) << FIELD_PORTPHY2CFG_COMINITNEG_SHIFT_MASK))
#define FIELD_PORTPHY2CFG_COMINITNEG_SET(dst, src)	(((dst) & ~FIELD_PORTPHY2CFG_COMINITNEG_MASK) | (((unsigned int)(src) << FIELD_PORTPHY2CFG_COMINITNEG_SHIFT_MASK) & FIELD_PORTPHY2CFG_COMINITNEG_MASK))

#define FIELD_PORTPHY2CFG_COMINITGAPNOM_LSB		16
#define FIELD_PORTPHY2CFG_COMINITGAPNOM_MSB		23
#define FIELD_PORTPHY2CFG_COMINITGAPNOM_WIDTH		8
#define FIELD_PORTPHY2CFG_COMINITGAPNOM_MASK		0x00ff0000
#define FIELD_PORTPHY2CFG_COMINITGAPNOM_SHIFT_MASK		0x10
#define FIELD_PORTPHY2CFG_COMINITGAPNOM_RD(src)	((FIELD_PORTPHY2CFG_COMINITGAPNOM_MASK & (unsigned int)(src)) >> FIELD_PORTPHY2CFG_COMINITGAPNOM_SHIFT_MASK)
#define FIELD_PORTPHY2CFG_COMINITGAPNOM_WR(dst)	(FIELD_PORTPHY2CFG_COMINITGAPNOM_MASK & ((unsigned int)(dst) << FIELD_PORTPHY2CFG_COMINITGAPNOM_SHIFT_MASK))
#define FIELD_PORTPHY2CFG_COMINITGAPNOM_SET(dst, src)	(((dst) & ~FIELD_PORTPHY2CFG_COMINITGAPNOM_MASK) | (((unsigned int)(src) << FIELD_PORTPHY2CFG_COMINITGAPNOM_SHIFT_MASK) & FIELD_PORTPHY2CFG_COMINITGAPNOM_MASK))

#define FIELD_PORTPHY2CFG_COMINITGAPMAX_LSB		8
#define FIELD_PORTPHY2CFG_COMINITGAPMAX_MSB		15
#define FIELD_PORTPHY2CFG_COMINITGAPMAX_WIDTH		8
#define FIELD_PORTPHY2CFG_COMINITGAPMAX_MASK		0x0000ff00
#define FIELD_PORTPHY2CFG_COMINITGAPMAX_SHIFT_MASK		0x8
#define FIELD_PORTPHY2CFG_COMINITGAPMAX_RD(src)	((FIELD_PORTPHY2CFG_COMINITGAPMAX_MASK & (unsigned int)(src)) >> FIELD_PORTPHY2CFG_COMINITGAPMAX_SHIFT_MASK)
#define FIELD_PORTPHY2CFG_COMINITGAPMAX_WR(dst)	(FIELD_PORTPHY2CFG_COMINITGAPMAX_MASK & ((unsigned int)(dst) << FIELD_PORTPHY2CFG_COMINITGAPMAX_SHIFT_MASK))
#define FIELD_PORTPHY2CFG_COMINITGAPMAX_SET(dst, src)	(((dst) & ~FIELD_PORTPHY2CFG_COMINITGAPMAX_MASK) | (((unsigned int)(src) << FIELD_PORTPHY2CFG_COMINITGAPMAX_SHIFT_MASK) & FIELD_PORTPHY2CFG_COMINITGAPMAX_MASK))

#define FIELD_PORTPHY2CFG_COMINITGAPMIN_LSB		0
#define FIELD_PORTPHY2CFG_COMINITGAPMIN_MSB		7
#define FIELD_PORTPHY2CFG_COMINITGAPMIN_WIDTH		8
#define FIELD_PORTPHY2CFG_COMINITGAPMIN_MASK		0x000000ff
#define FIELD_PORTPHY2CFG_COMINITGAPMIN_SHIFT_MASK		0x0
#define FIELD_PORTPHY2CFG_COMINITGAPMIN_RD(src)	((FIELD_PORTPHY2CFG_COMINITGAPMIN_MASK & (unsigned int)(src)))
#define FIELD_PORTPHY2CFG_COMINITGAPMIN_WR(dst)	(FIELD_PORTPHY2CFG_COMINITGAPMIN_MASK & ((unsigned int)(dst) << FIELD_PORTPHY2CFG_COMINITGAPMIN_SHIFT_MASK))
#define FIELD_PORTPHY2CFG_COMINITGAPMIN_SET(dst, src)	(((dst) & ~FIELD_PORTPHY2CFG_COMINITGAPMIN_MASK) | (((unsigned int)(src) << FIELD_PORTPHY2CFG_COMINITGAPMIN_SHIFT_MASK) & FIELD_PORTPHY2CFG_COMINITGAPMIN_MASK))

#define RESERVE_BITS_PORTPHY2CFG 0x00000000
#define SELF_CLEAR_BITS_PORTPHY2CFG 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_PORTPHY2CFG 0x00000000
#define READ_ONLY_BITS_PORTPHY2CFG 0x00000000
/****** PORTPHY2CFG END *****/

/*****PORTPHY3CFG START *****/
#define FIELD_PORTPHY3CFG_COMWAKENEG_LSB		24
#define FIELD_PORTPHY3CFG_COMWAKENEG_MSB		31
#define FIELD_PORTPHY3CFG_COMWAKENEG_WIDTH		8
#define FIELD_PORTPHY3CFG_COMWAKENEG_MASK		0xff000000
#define FIELD_PORTPHY3CFG_COMWAKENEG_SHIFT_MASK		0x18
#define FIELD_PORTPHY3CFG_COMWAKENEG_RD(src)	((FIELD_PORTPHY3CFG_COMWAKENEG_MASK & (unsigned int)(src)) >> FIELD_PORTPHY3CFG_COMWAKENEG_SHIFT_MASK)
#define FIELD_PORTPHY3CFG_COMWAKENEG_WR(dst)	(FIELD_PORTPHY3CFG_COMWAKENEG_MASK & ((unsigned int)(dst) << FIELD_PORTPHY3CFG_COMWAKENEG_SHIFT_MASK))
#define FIELD_PORTPHY3CFG_COMWAKENEG_SET(dst, src)	(((dst) & ~FIELD_PORTPHY3CFG_COMWAKENEG_MASK) | (((unsigned int)(src) << FIELD_PORTPHY3CFG_COMWAKENEG_SHIFT_MASK) & FIELD_PORTPHY3CFG_COMWAKENEG_MASK))

#define FIELD_PORTPHY3CFG_COMWAKEGAPNOM_LSB		16
#define FIELD_PORTPHY3CFG_COMWAKEGAPNOM_MSB		23
#define FIELD_PORTPHY3CFG_COMWAKEGAPNOM_WIDTH		8
#define FIELD_PORTPHY3CFG_COMWAKEGAPNOM_MASK		0x00ff0000
#define FIELD_PORTPHY3CFG_COMWAKEGAPNOM_SHIFT_MASK		0x10
#define FIELD_PORTPHY3CFG_COMWAKEGAPNOM_RD(src)	((FIELD_PORTPHY3CFG_COMWAKEGAPNOM_MASK & (unsigned int)(src)) >> FIELD_PORTPHY3CFG_COMWAKEGAPNOM_SHIFT_MASK)
#define FIELD_PORTPHY3CFG_COMWAKEGAPNOM_WR(dst)	(FIELD_PORTPHY3CFG_COMWAKEGAPNOM_MASK & ((unsigned int)(dst) << FIELD_PORTPHY3CFG_COMWAKEGAPNOM_SHIFT_MASK))
#define FIELD_PORTPHY3CFG_COMWAKEGAPNOM_SET(dst, src)	(((dst) & ~FIELD_PORTPHY3CFG_COMWAKEGAPNOM_MASK) | (((unsigned int)(src) << FIELD_PORTPHY3CFG_COMWAKEGAPNOM_SHIFT_MASK) & FIELD_PORTPHY3CFG_COMWAKEGAPNOM_MASK))

#define FIELD_PORTPHY3CFG_COMWAKEGAPMAX_LSB		8
#define FIELD_PORTPHY3CFG_COMWAKEGAPMAX_MSB		15
#define FIELD_PORTPHY3CFG_COMWAKEGAPMAX_WIDTH		8
#define FIELD_PORTPHY3CFG_COMWAKEGAPMAX_MASK		0x0000ff00
#define FIELD_PORTPHY3CFG_COMWAKEGAPMAX_SHIFT_MASK		0x8
#define FIELD_PORTPHY3CFG_COMWAKEGAPMAX_RD(src)	((FIELD_PORTPHY3CFG_COMWAKEGAPMAX_MASK & (unsigned int)(src)) >> FIELD_PORTPHY3CFG_COMWAKEGAPMAX_SHIFT_MASK)
#define FIELD_PORTPHY3CFG_COMWAKEGAPMAX_WR(dst)	(FIELD_PORTPHY3CFG_COMWAKEGAPMAX_MASK & ((unsigned int)(dst) << FIELD_PORTPHY3CFG_COMWAKEGAPMAX_SHIFT_MASK))
#define FIELD_PORTPHY3CFG_COMWAKEGAPMAX_SET(dst, src)	(((dst) & ~FIELD_PORTPHY3CFG_COMWAKEGAPMAX_MASK) | (((unsigned int)(src) << FIELD_PORTPHY3CFG_COMWAKEGAPMAX_SHIFT_MASK) & FIELD_PORTPHY3CFG_COMWAKEGAPMAX_MASK))

#define FIELD_PORTPHY3CFG_COMWAKEGAPMIN_LSB		0
#define FIELD_PORTPHY3CFG_COMWAKEGAPMIN_MSB		7
#define FIELD_PORTPHY3CFG_COMWAKEGAPMIN_WIDTH		8
#define FIELD_PORTPHY3CFG_COMWAKEGAPMIN_MASK		0x000000ff
#define FIELD_PORTPHY3CFG_COMWAKEGAPMIN_SHIFT_MASK		0x0
#define FIELD_PORTPHY3CFG_COMWAKEGAPMIN_RD(src)	((FIELD_PORTPHY3CFG_COMWAKEGAPMIN_MASK & (unsigned int)(src)))
#define FIELD_PORTPHY3CFG_COMWAKEGAPMIN_WR(dst)	(FIELD_PORTPHY3CFG_COMWAKEGAPMIN_MASK & ((unsigned int)(dst) << FIELD_PORTPHY3CFG_COMWAKEGAPMIN_SHIFT_MASK))
#define FIELD_PORTPHY3CFG_COMWAKEGAPMIN_SET(dst, src)	(((dst) & ~FIELD_PORTPHY3CFG_COMWAKEGAPMIN_MASK) | (((unsigned int)(src) << FIELD_PORTPHY3CFG_COMWAKEGAPMIN_SHIFT_MASK) & FIELD_PORTPHY3CFG_COMWAKEGAPMIN_MASK))

#define RESERVE_BITS_PORTPHY3CFG 0x00000000
#define SELF_CLEAR_BITS_PORTPHY3CFG 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_PORTPHY3CFG 0x00000000
#define READ_ONLY_BITS_PORTPHY3CFG 0x00000000
/****** PORTPHY3CFG END *****/

/*****PORTPHY4CFG START *****/
#define FIELD_PORTPHY4CFG_RESERVED_31_LSB		16
#define FIELD_PORTPHY4CFG_RESERVED_31_MSB		31
#define FIELD_PORTPHY4CFG_RESERVED_31_WIDTH		16
#define FIELD_PORTPHY4CFG_RESERVED_31_MASK		0xffff0000
#define FIELD_PORTPHY4CFG_RESERVED_31_SHIFT_MASK		0x10
#define FIELD_PORTPHY4CFG_RESERVED_31_RD(src)	((FIELD_PORTPHY4CFG_RESERVED_31_MASK & (unsigned int)(src)) >> FIELD_PORTPHY4CFG_RESERVED_31_SHIFT_MASK)
#define FIELD_PORTPHY4CFG_RESERVED_31_WR(dst)	(FIELD_PORTPHY4CFG_RESERVED_31_MASK & ((unsigned int)(dst) << FIELD_PORTPHY4CFG_RESERVED_31_SHIFT_MASK))
#define FIELD_PORTPHY4CFG_RESERVED_31_SET(dst, src)	(((dst) & ~FIELD_PORTPHY4CFG_RESERVED_31_MASK) | (((unsigned int)(src) << FIELD_PORTPHY4CFG_RESERVED_31_SHIFT_MASK) & FIELD_PORTPHY4CFG_RESERVED_31_MASK))

#define FIELD_PORTPHY4CFG_COMBURSTNOM_LSB		8
#define FIELD_PORTPHY4CFG_COMBURSTNOM_MSB		15
#define FIELD_PORTPHY4CFG_COMBURSTNOM_WIDTH		8
#define FIELD_PORTPHY4CFG_COMBURSTNOM_MASK		0x0000ff00
#define FIELD_PORTPHY4CFG_COMBURSTNOM_SHIFT_MASK		0x8
#define FIELD_PORTPHY4CFG_COMBURSTNOM_RD(src)	((FIELD_PORTPHY4CFG_COMBURSTNOM_MASK & (unsigned int)(src)) >> FIELD_PORTPHY4CFG_COMBURSTNOM_SHIFT_MASK)
#define FIELD_PORTPHY4CFG_COMBURSTNOM_WR(dst)	(FIELD_PORTPHY4CFG_COMBURSTNOM_MASK & ((unsigned int)(dst) << FIELD_PORTPHY4CFG_COMBURSTNOM_SHIFT_MASK))
#define FIELD_PORTPHY4CFG_COMBURSTNOM_SET(dst, src)	(((dst) & ~FIELD_PORTPHY4CFG_COMBURSTNOM_MASK) | (((unsigned int)(src) << FIELD_PORTPHY4CFG_COMBURSTNOM_SHIFT_MASK) & FIELD_PORTPHY4CFG_COMBURSTNOM_MASK))

#define FIELD_PORTPHY4CFG_COMBURSTMAX_LSB		0
#define FIELD_PORTPHY4CFG_COMBURSTMAX_MSB		7
#define FIELD_PORTPHY4CFG_COMBURSTMAX_WIDTH		8
#define FIELD_PORTPHY4CFG_COMBURSTMAX_MASK		0x000000ff
#define FIELD_PORTPHY4CFG_COMBURSTMAX_SHIFT_MASK		0x0
#define FIELD_PORTPHY4CFG_COMBURSTMAX_RD(src)	((FIELD_PORTPHY4CFG_COMBURSTMAX_MASK & (unsigned int)(src)))
#define FIELD_PORTPHY4CFG_COMBURSTMAX_WR(dst)	(FIELD_PORTPHY4CFG_COMBURSTMAX_MASK & ((unsigned int)(dst) << FIELD_PORTPHY4CFG_COMBURSTMAX_SHIFT_MASK))
#define FIELD_PORTPHY4CFG_COMBURSTMAX_SET(dst, src)	(((dst) & ~FIELD_PORTPHY4CFG_COMBURSTMAX_MASK) | (((unsigned int)(src) << FIELD_PORTPHY4CFG_COMBURSTMAX_SHIFT_MASK) & FIELD_PORTPHY4CFG_COMBURSTMAX_MASK))

#define RESERVE_BITS_PORTPHY4CFG 0xffff0000
#define SELF_CLEAR_BITS_PORTPHY4CFG 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_PORTPHY4CFG 0x00000000
#define READ_ONLY_BITS_PORTPHY4CFG 0x00000000
/****** PORTPHY4CFG END *****/

/*****PORTPHY5CFG START *****/
#define FIELD_PORTPHY5CFG_RTCHG_LSB		20
#define FIELD_PORTPHY5CFG_RTCHG_MSB		31
#define FIELD_PORTPHY5CFG_RTCHG_WIDTH		12
#define FIELD_PORTPHY5CFG_RTCHG_MASK		0xfff00000
#define FIELD_PORTPHY5CFG_RTCHG_SHIFT_MASK		0x14
#define FIELD_PORTPHY5CFG_RTCHG_RD(src)	((FIELD_PORTPHY5CFG_RTCHG_MASK & (unsigned int)(src)) >> FIELD_PORTPHY5CFG_RTCHG_SHIFT_MASK)
#define FIELD_PORTPHY5CFG_RTCHG_WR(dst)	(FIELD_PORTPHY5CFG_RTCHG_MASK & ((unsigned int)(dst) << FIELD_PORTPHY5CFG_RTCHG_SHIFT_MASK))
#define FIELD_PORTPHY5CFG_RTCHG_SET(dst, src)	(((dst) & ~FIELD_PORTPHY5CFG_RTCHG_MASK) | (((unsigned int)(src) << FIELD_PORTPHY5CFG_RTCHG_SHIFT_MASK) & FIELD_PORTPHY5CFG_RTCHG_MASK))

#define FIELD_PORTPHY5CFG_RTRYINT_LSB		0
#define FIELD_PORTPHY5CFG_RTRYINT_MSB		19
#define FIELD_PORTPHY5CFG_RTRYINT_WIDTH		20
#define FIELD_PORTPHY5CFG_RTRYINT_MASK		0x000fffff
#define FIELD_PORTPHY5CFG_RTRYINT_SHIFT_MASK		0x0
#define FIELD_PORTPHY5CFG_RTRYINT_RD(src)	((FIELD_PORTPHY5CFG_RTRYINT_MASK & (unsigned int)(src)))
#define FIELD_PORTPHY5CFG_RTRYINT_WR(dst)	(FIELD_PORTPHY5CFG_RTRYINT_MASK & ((unsigned int)(dst) << FIELD_PORTPHY5CFG_RTRYINT_SHIFT_MASK))
#define FIELD_PORTPHY5CFG_RTRYINT_SET(dst, src)	(((dst) & ~FIELD_PORTPHY5CFG_RTRYINT_MASK) | (((unsigned int)(src) << FIELD_PORTPHY5CFG_RTRYINT_SHIFT_MASK) & FIELD_PORTPHY5CFG_RTRYINT_MASK))

#define RESERVE_BITS_PORTPHY5CFG 0x00000000
#define SELF_CLEAR_BITS_PORTPHY5CFG 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_PORTPHY5CFG 0x00000000
#define READ_ONLY_BITS_PORTPHY5CFG 0x00000000
/****** PORTPHY5CFG END *****/

/*****PORTAXICFG START *****/
#define FIELD_PORTAXICFG_RESERVED_31_LSB		26
#define FIELD_PORTAXICFG_RESERVED_31_MSB		31
#define FIELD_PORTAXICFG_RESERVED_31_WIDTH		6
#define FIELD_PORTAXICFG_RESERVED_31_MASK		0xfc000000
#define FIELD_PORTAXICFG_RESERVED_31_SHIFT_MASK		0x1a
#define FIELD_PORTAXICFG_RESERVED_31_RD(src)	((FIELD_PORTAXICFG_RESERVED_31_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_RESERVED_31_SHIFT_MASK)
#define FIELD_PORTAXICFG_RESERVED_31_WR(dst)	(FIELD_PORTAXICFG_RESERVED_31_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_RESERVED_31_SHIFT_MASK))
#define FIELD_PORTAXICFG_RESERVED_31_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_RESERVED_31_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_RESERVED_31_SHIFT_MASK) & FIELD_PORTAXICFG_RESERVED_31_MASK))

#define FIELD_PORTAXICFG_ADDR_OVR_LSB		25
#define FIELD_PORTAXICFG_ADDR_OVR_MSB		25
#define FIELD_PORTAXICFG_ADDR_OVR_WIDTH		1
#define FIELD_PORTAXICFG_ADDR_OVR_MASK		0x02000000
#define FIELD_PORTAXICFG_ADDR_OVR_SHIFT_MASK		0x19
#define FIELD_PORTAXICFG_ADDR_OVR_RD(src)	((FIELD_PORTAXICFG_ADDR_OVR_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_ADDR_OVR_SHIFT_MASK)
#define FIELD_PORTAXICFG_ADDR_OVR_WR(dst)	(FIELD_PORTAXICFG_ADDR_OVR_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_ADDR_OVR_SHIFT_MASK))
#define FIELD_PORTAXICFG_ADDR_OVR_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_ADDR_OVR_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_ADDR_OVR_SHIFT_MASK) & FIELD_PORTAXICFG_ADDR_OVR_MASK))

#define FIELD_PORTAXICFG_EN_CONTEXT_LSB		24
#define FIELD_PORTAXICFG_EN_CONTEXT_MSB		24
#define FIELD_PORTAXICFG_EN_CONTEXT_WIDTH		1
#define FIELD_PORTAXICFG_EN_CONTEXT_MASK		0x01000000
#define FIELD_PORTAXICFG_EN_CONTEXT_SHIFT_MASK		0x18
#define FIELD_PORTAXICFG_EN_CONTEXT_RD(src)	((FIELD_PORTAXICFG_EN_CONTEXT_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_EN_CONTEXT_SHIFT_MASK)
#define FIELD_PORTAXICFG_EN_CONTEXT_WR(dst)	(FIELD_PORTAXICFG_EN_CONTEXT_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_EN_CONTEXT_SHIFT_MASK))
#define FIELD_PORTAXICFG_EN_CONTEXT_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_EN_CONTEXT_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_EN_CONTEXT_SHIFT_MASK) & FIELD_PORTAXICFG_EN_CONTEXT_MASK))

#define FIELD_PORTAXICFG_OUTTRANS_LSB		20
#define FIELD_PORTAXICFG_OUTTRANS_MSB		23
#define FIELD_PORTAXICFG_OUTTRANS_WIDTH		4
#define FIELD_PORTAXICFG_OUTTRANS_MASK		0x00f00000
#define FIELD_PORTAXICFG_OUTTRANS_SHIFT_MASK		0x14
#define FIELD_PORTAXICFG_OUTTRANS_RD(src)	((FIELD_PORTAXICFG_OUTTRANS_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_OUTTRANS_SHIFT_MASK)
#define FIELD_PORTAXICFG_OUTTRANS_WR(dst)	(FIELD_PORTAXICFG_OUTTRANS_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_OUTTRANS_SHIFT_MASK))
#define FIELD_PORTAXICFG_OUTTRANS_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_OUTTRANS_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_OUTTRANS_SHIFT_MASK) & FIELD_PORTAXICFG_OUTTRANS_MASK))

#define FIELD_PORTAXICFG_DATAMARID_LSB		16
#define FIELD_PORTAXICFG_DATAMARID_MSB		19
#define FIELD_PORTAXICFG_DATAMARID_WIDTH		4
#define FIELD_PORTAXICFG_DATAMARID_MASK		0x000f0000
#define FIELD_PORTAXICFG_DATAMARID_SHIFT_MASK		0x10
#define FIELD_PORTAXICFG_DATAMARID_RD(src)	((FIELD_PORTAXICFG_DATAMARID_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_DATAMARID_SHIFT_MASK)
#define FIELD_PORTAXICFG_DATAMARID_WR(dst)	(FIELD_PORTAXICFG_DATAMARID_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_DATAMARID_SHIFT_MASK))
#define FIELD_PORTAXICFG_DATAMARID_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_DATAMARID_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_DATAMARID_SHIFT_MASK) & FIELD_PORTAXICFG_DATAMARID_MASK))

#define FIELD_PORTAXICFG_NDATAMARID_LSB		12
#define FIELD_PORTAXICFG_NDATAMARID_MSB		15
#define FIELD_PORTAXICFG_NDATAMARID_WIDTH		4
#define FIELD_PORTAXICFG_NDATAMARID_MASK		0x0000f000
#define FIELD_PORTAXICFG_NDATAMARID_SHIFT_MASK		0xc
#define FIELD_PORTAXICFG_NDATAMARID_RD(src)	((FIELD_PORTAXICFG_NDATAMARID_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_NDATAMARID_SHIFT_MASK)
#define FIELD_PORTAXICFG_NDATAMARID_WR(dst)	(FIELD_PORTAXICFG_NDATAMARID_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_NDATAMARID_SHIFT_MASK))
#define FIELD_PORTAXICFG_NDATAMARID_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_NDATAMARID_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_NDATAMARID_SHIFT_MASK) & FIELD_PORTAXICFG_NDATAMARID_MASK))

#define FIELD_PORTAXICFG_DATAMAWID_LSB		8
#define FIELD_PORTAXICFG_DATAMAWID_MSB		11
#define FIELD_PORTAXICFG_DATAMAWID_WIDTH		4
#define FIELD_PORTAXICFG_DATAMAWID_MASK		0x00000f00
#define FIELD_PORTAXICFG_DATAMAWID_SHIFT_MASK		0x8
#define FIELD_PORTAXICFG_DATAMAWID_RD(src)	((FIELD_PORTAXICFG_DATAMAWID_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_DATAMAWID_SHIFT_MASK)
#define FIELD_PORTAXICFG_DATAMAWID_WR(dst)	(FIELD_PORTAXICFG_DATAMAWID_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_DATAMAWID_SHIFT_MASK))
#define FIELD_PORTAXICFG_DATAMAWID_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_DATAMAWID_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_DATAMAWID_SHIFT_MASK) & FIELD_PORTAXICFG_DATAMAWID_MASK))

#define FIELD_PORTAXICFG_NDATAMAWID_LSB		4
#define FIELD_PORTAXICFG_NDATAMAWID_MSB		7
#define FIELD_PORTAXICFG_NDATAMAWID_WIDTH		4
#define FIELD_PORTAXICFG_NDATAMAWID_MASK		0x000000f0
#define FIELD_PORTAXICFG_NDATAMAWID_SHIFT_MASK		0x4
#define FIELD_PORTAXICFG_NDATAMAWID_RD(src)	((FIELD_PORTAXICFG_NDATAMAWID_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_NDATAMAWID_SHIFT_MASK)
#define FIELD_PORTAXICFG_NDATAMAWID_WR(dst)	(FIELD_PORTAXICFG_NDATAMAWID_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_NDATAMAWID_SHIFT_MASK))
#define FIELD_PORTAXICFG_NDATAMAWID_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_NDATAMAWID_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_NDATAMAWID_SHIFT_MASK) & FIELD_PORTAXICFG_NDATAMAWID_MASK))

#define FIELD_PORTAXICFG_RESERVED_3_LSB		2
#define FIELD_PORTAXICFG_RESERVED_3_MSB		3
#define FIELD_PORTAXICFG_RESERVED_3_WIDTH		2
#define FIELD_PORTAXICFG_RESERVED_3_MASK		0x0000000c
#define FIELD_PORTAXICFG_RESERVED_3_SHIFT_MASK		0x2
#define FIELD_PORTAXICFG_RESERVED_3_RD(src)	((FIELD_PORTAXICFG_RESERVED_3_MASK & (unsigned int)(src)) >> FIELD_PORTAXICFG_RESERVED_3_SHIFT_MASK)
#define FIELD_PORTAXICFG_RESERVED_3_WR(dst)	(FIELD_PORTAXICFG_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_RESERVED_3_SHIFT_MASK))
#define FIELD_PORTAXICFG_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_RESERVED_3_SHIFT_MASK) & FIELD_PORTAXICFG_RESERVED_3_MASK))

#define FIELD_PORTAXICFG_AXIDATAWID_LSB		0
#define FIELD_PORTAXICFG_AXIDATAWID_MSB		1
#define FIELD_PORTAXICFG_AXIDATAWID_WIDTH		2
#define FIELD_PORTAXICFG_AXIDATAWID_MASK		0x00000003
#define FIELD_PORTAXICFG_AXIDATAWID_SHIFT_MASK		0x0
#define FIELD_PORTAXICFG_AXIDATAWID_RD(src)	((FIELD_PORTAXICFG_AXIDATAWID_MASK & (unsigned int)(src)))
#define FIELD_PORTAXICFG_AXIDATAWID_WR(dst)	(FIELD_PORTAXICFG_AXIDATAWID_MASK & ((unsigned int)(dst) << FIELD_PORTAXICFG_AXIDATAWID_SHIFT_MASK))
#define FIELD_PORTAXICFG_AXIDATAWID_SET(dst, src)	(((dst) & ~FIELD_PORTAXICFG_AXIDATAWID_MASK) | (((unsigned int)(src) << FIELD_PORTAXICFG_AXIDATAWID_SHIFT_MASK) & FIELD_PORTAXICFG_AXIDATAWID_MASK))

#define RESERVE_BITS_PORTAXICFG 0xfc00000c
#define SELF_CLEAR_BITS_PORTAXICFG 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_PORTAXICFG 0x00000000
#define READ_ONLY_BITS_PORTAXICFG 0x00000000
/****** PORTAXICFG END *****/


/*Koolchip */
#define KC_SERDES_CMU_REGS_CMU_REG0__ADDR                  0x0
#define KC_SERDES_CMU_REGS_CMU_REG1__ADDR                  0x2
#define KC_SERDES_CMU_REGS_CMU_REG2__ADDR                  0x4
#define KC_SERDES_CMU_REGS_CMU_REG3__ADDR                  0x6
#define KC_SERDES_CMU_REGS_CMU_REG4__ADDR                  0x8
#define KC_SERDES_CMU_REGS_CMU_REG5__ADDR                  0xa
#define KC_SERDES_CMU_REGS_CMU_REG6__ADDR                  0xc
#define KC_SERDES_CMU_REGS_CMU_REG7__ADDR                  0xe
#define KC_SERDES_CMU_REGS_CMU_REG8__ADDR                  0x10
#define KC_SERDES_CMU_REGS_CMU_REG9__ADDR                  0x12
#define KC_SERDES_CMU_REGS_CMU_REG10__ADDR                 0x14
#define KC_SERDES_CMU_REGS_CMU_REG11__ADDR                 0x16
#define KC_SERDES_CMU_REGS_CMU_REG12__ADDR                 0x18
#define KC_SERDES_CMU_REGS_CMU_REG13__ADDR                 0x1a
#define KC_SERDES_CMU_REGS_CMU_REG14__ADDR                 0x1c
#define KC_SERDES_CMU_REGS_CMU_REG15__ADDR                 0x1e
#define KC_SERDES_CMU_REGS_CMU_REG16__ADDR                 0x20
#define KC_SERDES_CMU_REGS_CMU_REG17__ADDR                 0x22
#define KC_SERDES_CMU_REGS_CMU_REG18__ADDR                 0x24
#define KC_SERDES_CMU_REGS_CMU_REG19__ADDR                 0x26
#define KC_SERDES_CMU_REGS_CMU_REG20__ADDR                 0x28
#define KC_SERDES_CMU_REGS_CMU_REG21__ADDR                 0x2a
#define KC_SERDES_CMU_REGS_CMU_REG22__ADDR                 0x2c
#define KC_SERDES_CMU_REGS_CMU_REG23__ADDR                 0x2e
#define KC_SERDES_CMU_REGS_CMU_REG24__ADDR                 0x30
#define KC_SERDES_CMU_REGS_CMU_REG25__ADDR                 0x32
#define KC_SERDES_CMU_REGS_CMU_REG26__ADDR                 0x34
#define KC_SERDES_CMU_REGS_CMU_REG27__ADDR                 0x36
#define KC_SERDES_CMU_REGS_CMU_REG28__ADDR                 0x38
#define KC_SERDES_CMU_REGS_CMU_REG29__ADDR                 0x3a
#define KC_SERDES_CMU_REGS_CMU_REG30__ADDR                 0x3c
#define KC_SERDES_CMU_REGS_CMU_REG31__ADDR                 0x3e
#define KC_SERDES_CMU_REGS_CMU_REG32__ADDR                 0x40
#define KC_SERDES_CMU_REGS_CMU_REG33__ADDR                 0x42
#define KC_SERDES_CMU_REGS_CMU_REG34__ADDR                 0x44
#define KC_SERDES_CMU_REGS_CMU_REG35__ADDR                 0x46
#define KC_SERDES_CMU_REGS_CMU_REG36__ADDR                 0x48
#define KC_SERDES_CMU_REGS_CMU_REG37__ADDR                 0x4a
#define KC_SERDES_CMU_REGS_CMU_REG38__ADDR                 0x4c
#define KC_SERDES_CMU_REGS_CMU_REG39__ADDR                 0x4e

#define KC_SERDES_CMU_REGS_RSP__INDEX_START_OFFSET         186
#define KC_SERDES_CMU_REGS_CMU_REG0__INDEX                 186
#define KC_SERDES_CMU_REGS_CMU_REG1__INDEX                 187
#define KC_SERDES_CMU_REGS_CMU_REG2__INDEX                 188
#define KC_SERDES_CMU_REGS_CMU_REG3__INDEX                 189
#define KC_SERDES_CMU_REGS_CMU_REG4__INDEX                 190
#define KC_SERDES_CMU_REGS_CMU_REG5__INDEX                 191
#define KC_SERDES_CMU_REGS_CMU_REG6__INDEX                 192
#define KC_SERDES_CMU_REGS_CMU_REG7__INDEX                 193
#define KC_SERDES_CMU_REGS_CMU_REG8__INDEX                 194
#define KC_SERDES_CMU_REGS_CMU_REG9__INDEX                 195
#define KC_SERDES_CMU_REGS_CMU_REG10__INDEX                196
#define KC_SERDES_CMU_REGS_CMU_REG11__INDEX                197
#define KC_SERDES_CMU_REGS_CMU_REG12__INDEX                198
#define KC_SERDES_CMU_REGS_CMU_REG13__INDEX                199
#define KC_SERDES_CMU_REGS_CMU_REG14__INDEX                200
#define KC_SERDES_CMU_REGS_CMU_REG15__INDEX                201
#define KC_SERDES_CMU_REGS_CMU_REG16__INDEX                202
#define KC_SERDES_CMU_REGS_CMU_REG17__INDEX                203
#define KC_SERDES_CMU_REGS_CMU_REG18__INDEX                204
#define KC_SERDES_CMU_REGS_CMU_REG19__INDEX                205
#define KC_SERDES_CMU_REGS_CMU_REG20__INDEX                206
#define KC_SERDES_CMU_REGS_CMU_REG21__INDEX                207
#define KC_SERDES_CMU_REGS_CMU_REG22__INDEX                208
#define KC_SERDES_CMU_REGS_CMU_REG23__INDEX                209
#define KC_SERDES_CMU_REGS_CMU_REG24__INDEX                210
#define KC_SERDES_CMU_REGS_CMU_REG25__INDEX                211
#define KC_SERDES_CMU_REGS_CMU_REG26__INDEX                212
#define KC_SERDES_CMU_REGS_CMU_REG27__INDEX                213
#define KC_SERDES_CMU_REGS_CMU_REG28__INDEX                214
#define KC_SERDES_CMU_REGS_CMU_REG29__INDEX                215
#define KC_SERDES_CMU_REGS_CMU_REG30__INDEX                216
#define KC_SERDES_CMU_REGS_CMU_REG31__INDEX                217
#define KC_SERDES_CMU_REGS_CMU_REG32__INDEX                218
#define KC_SERDES_CMU_REGS_CMU_REG33__INDEX                219
#define KC_SERDES_CMU_REGS_CMU_REG34__INDEX                220
#define KC_SERDES_CMU_REGS_CMU_REG35__INDEX                221
#define KC_SERDES_CMU_REGS_CMU_REG36__INDEX                222
#define KC_SERDES_CMU_REGS_CMU_REG37__INDEX                223
#define KC_SERDES_CMU_REGS_CMU_REG38__INDEX                224
#define KC_SERDES_CMU_REGS_CMU_REG39__INDEX                225
#define KC_SERDES_CMU_REGS_RSP__INDEX_END_OFFSET           225


/*****CMU_reg0 START *****/
#define FIELD_CMU_REG0_RESETB_LSB		15
#define FIELD_CMU_REG0_RESETB_MSB		15
#define FIELD_CMU_REG0_RESETB_WIDTH		1
#define FIELD_CMU_REG0_RESETB_MASK		0x00008000
#define FIELD_CMU_REG0_RESETB_SHIFT_MASK		0xf
#define FIELD_CMU_REG0_RESETB_RD(src)	((FIELD_CMU_REG0_RESETB_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_RESETB_SHIFT_MASK)
#define FIELD_CMU_REG0_RESETB_WR(dst)	(FIELD_CMU_REG0_RESETB_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_RESETB_SHIFT_MASK))
#define FIELD_CMU_REG0_RESETB_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_RESETB_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_RESETB_SHIFT_MASK) & FIELD_CMU_REG0_RESETB_MASK))

#define FIELD_CMU_REG0_PDOWN_LSB		14
#define FIELD_CMU_REG0_PDOWN_MSB		14
#define FIELD_CMU_REG0_PDOWN_WIDTH		1
#define FIELD_CMU_REG0_PDOWN_MASK		0x00004000
#define FIELD_CMU_REG0_PDOWN_SHIFT_MASK		0xe
#define FIELD_CMU_REG0_PDOWN_RD(src)	((FIELD_CMU_REG0_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_PDOWN_SHIFT_MASK)
#define FIELD_CMU_REG0_PDOWN_WR(dst)	(FIELD_CMU_REG0_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_PDOWN_SHIFT_MASK))
#define FIELD_CMU_REG0_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_PDOWN_SHIFT_MASK) & FIELD_CMU_REG0_PDOWN_MASK))

#define FIELD_CMU_REG0_PLL_REF_SEL_LSB		13
#define FIELD_CMU_REG0_PLL_REF_SEL_MSB		13
#define FIELD_CMU_REG0_PLL_REF_SEL_WIDTH		1
#define FIELD_CMU_REG0_PLL_REF_SEL_MASK		0x00002000
#define FIELD_CMU_REG0_PLL_REF_SEL_SHIFT_MASK		0xd
#define FIELD_CMU_REG0_PLL_REF_SEL_RD(src)	((FIELD_CMU_REG0_PLL_REF_SEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_PLL_REF_SEL_SHIFT_MASK)
#define FIELD_CMU_REG0_PLL_REF_SEL_WR(dst)	(FIELD_CMU_REG0_PLL_REF_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_PLL_REF_SEL_SHIFT_MASK))
#define FIELD_CMU_REG0_PLL_REF_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_PLL_REF_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_PLL_REF_SEL_SHIFT_MASK) & FIELD_CMU_REG0_PLL_REF_SEL_MASK))

#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_LSB		12
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_MSB		12
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_WIDTH		1
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_MASK		0x00001000
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_SHIFT_MASK		0xc
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_RD(src)	((FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_SHIFT_MASK)
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_WR(dst)	(FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_SHIFT_MASK))
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_SHIFT_MASK) & FIELD_CMU_REG0_REF_CLKBUF_PDOWN1_MASK))

#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_LSB		11
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_MSB		11
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_WIDTH		1
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_MASK		0x00000800
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_SHIFT_MASK		0xb
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_RD(src)	((FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_SHIFT_MASK)
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_WR(dst)	(FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_SHIFT_MASK))
#define FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_SHIFT_MASK) & FIELD_CMU_REG0_REF_CLKBUF_PDOWN0_MASK))

#define FIELD_CMU_REG0_REF_CLKBUF_STREN_LSB		8
#define FIELD_CMU_REG0_REF_CLKBUF_STREN_MSB		10
#define FIELD_CMU_REG0_REF_CLKBUF_STREN_WIDTH		3
#define FIELD_CMU_REG0_REF_CLKBUF_STREN_MASK		0x00000700
#define FIELD_CMU_REG0_REF_CLKBUF_STREN_SHIFT_MASK		0x8
#define FIELD_CMU_REG0_REF_CLKBUF_STREN_RD(src)	((FIELD_CMU_REG0_REF_CLKBUF_STREN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_REF_CLKBUF_STREN_SHIFT_MASK)
#define FIELD_CMU_REG0_REF_CLKBUF_STREN_WR(dst)	(FIELD_CMU_REG0_REF_CLKBUF_STREN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_REF_CLKBUF_STREN_SHIFT_MASK))
#define FIELD_CMU_REG0_REF_CLKBUF_STREN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_REF_CLKBUF_STREN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_REF_CLKBUF_STREN_SHIFT_MASK) & FIELD_CMU_REG0_REF_CLKBUF_STREN_MASK))

#define FIELD_CMU_REG0_CAL_COUNT_RESOL_LSB		5
#define FIELD_CMU_REG0_CAL_COUNT_RESOL_MSB		7
#define FIELD_CMU_REG0_CAL_COUNT_RESOL_WIDTH		3
#define FIELD_CMU_REG0_CAL_COUNT_RESOL_MASK		0x000000e0
#define FIELD_CMU_REG0_CAL_COUNT_RESOL_SHIFT_MASK		0x5
#define FIELD_CMU_REG0_CAL_COUNT_RESOL_RD(src)	((FIELD_CMU_REG0_CAL_COUNT_RESOL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_CAL_COUNT_RESOL_SHIFT_MASK)
#define FIELD_CMU_REG0_CAL_COUNT_RESOL_WR(dst)	(FIELD_CMU_REG0_CAL_COUNT_RESOL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_CAL_COUNT_RESOL_SHIFT_MASK))
#define FIELD_CMU_REG0_CAL_COUNT_RESOL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_CAL_COUNT_RESOL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_CAL_COUNT_RESOL_SHIFT_MASK) & FIELD_CMU_REG0_CAL_COUNT_RESOL_MASK))

#define FIELD_CMU_REG0_PDOWN_VCO_LSB		4
#define FIELD_CMU_REG0_PDOWN_VCO_MSB		4
#define FIELD_CMU_REG0_PDOWN_VCO_WIDTH		1
#define FIELD_CMU_REG0_PDOWN_VCO_MASK		0x00000010
#define FIELD_CMU_REG0_PDOWN_VCO_SHIFT_MASK		0x4
#define FIELD_CMU_REG0_PDOWN_VCO_RD(src)	((FIELD_CMU_REG0_PDOWN_VCO_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_PDOWN_VCO_SHIFT_MASK)
#define FIELD_CMU_REG0_PDOWN_VCO_WR(dst)	(FIELD_CMU_REG0_PDOWN_VCO_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_PDOWN_VCO_SHIFT_MASK))
#define FIELD_CMU_REG0_PDOWN_VCO_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_PDOWN_VCO_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_PDOWN_VCO_SHIFT_MASK) & FIELD_CMU_REG0_PDOWN_VCO_MASK))

#define FIELD_CMU_REG0_PDOWN_DIV_LSB		3
#define FIELD_CMU_REG0_PDOWN_DIV_MSB		3
#define FIELD_CMU_REG0_PDOWN_DIV_WIDTH		1
#define FIELD_CMU_REG0_PDOWN_DIV_MASK		0x00000008
#define FIELD_CMU_REG0_PDOWN_DIV_SHIFT_MASK		0x3
#define FIELD_CMU_REG0_PDOWN_DIV_RD(src)	((FIELD_CMU_REG0_PDOWN_DIV_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_PDOWN_DIV_SHIFT_MASK)
#define FIELD_CMU_REG0_PDOWN_DIV_WR(dst)	(FIELD_CMU_REG0_PDOWN_DIV_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_PDOWN_DIV_SHIFT_MASK))
#define FIELD_CMU_REG0_PDOWN_DIV_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_PDOWN_DIV_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_PDOWN_DIV_SHIFT_MASK) & FIELD_CMU_REG0_PDOWN_DIV_MASK))

#define FIELD_CMU_REG0_REFCLK_RPT_PDOWN_LSB		1
#define FIELD_CMU_REG0_REFCLK_RPT_PDOWN_MSB		2
#define FIELD_CMU_REG0_REFCLK_RPT_PDOWN_WIDTH		2
#define FIELD_CMU_REG0_REFCLK_RPT_PDOWN_MASK		0x00000006
#define FIELD_CMU_REG0_REFCLK_RPT_PDOWN_SHIFT_MASK		0x1
#define FIELD_CMU_REG0_REFCLK_RPT_PDOWN_RD(src)	((FIELD_CMU_REG0_REFCLK_RPT_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG0_REFCLK_RPT_PDOWN_SHIFT_MASK)
#define FIELD_CMU_REG0_REFCLK_RPT_PDOWN_WR(dst)	(FIELD_CMU_REG0_REFCLK_RPT_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_REFCLK_RPT_PDOWN_SHIFT_MASK))
#define FIELD_CMU_REG0_REFCLK_RPT_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_REFCLK_RPT_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_REFCLK_RPT_PDOWN_SHIFT_MASK) & FIELD_CMU_REG0_REFCLK_RPT_PDOWN_MASK))

#define FIELD_CMU_REG0_PCIEGEN3_LSB		0
#define FIELD_CMU_REG0_PCIEGEN3_MSB		0
#define FIELD_CMU_REG0_PCIEGEN3_WIDTH		1
#define FIELD_CMU_REG0_PCIEGEN3_MASK		0x00000001
#define FIELD_CMU_REG0_PCIEGEN3_SHIFT_MASK		0x0
#define FIELD_CMU_REG0_PCIEGEN3_RD(src)	((FIELD_CMU_REG0_PCIEGEN3_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG0_PCIEGEN3_WR(dst)	(FIELD_CMU_REG0_PCIEGEN3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG0_PCIEGEN3_SHIFT_MASK))
#define FIELD_CMU_REG0_PCIEGEN3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG0_PCIEGEN3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG0_PCIEGEN3_SHIFT_MASK) & FIELD_CMU_REG0_PCIEGEN3_MASK))

#define RESERVE_BITS_CMU_REG0 0x00000000
#define SELF_CLEAR_BITS_CMU_REG0 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG0 0x00000000
#define READ_ONLY_BITS_CMU_REG0 0x00000000
/****** CMU_reg0 END *****/

/*****CMU_reg1 START *****/
#define FIELD_CMU_REG1_PLL_PDOWN_LSB		15
#define FIELD_CMU_REG1_PLL_PDOWN_MSB		15
#define FIELD_CMU_REG1_PLL_PDOWN_WIDTH		1
#define FIELD_CMU_REG1_PLL_PDOWN_MASK		0x00008000
#define FIELD_CMU_REG1_PLL_PDOWN_SHIFT_MASK		0xf
#define FIELD_CMU_REG1_PLL_PDOWN_RD(src)	((FIELD_CMU_REG1_PLL_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG1_PLL_PDOWN_SHIFT_MASK)
#define FIELD_CMU_REG1_PLL_PDOWN_WR(dst)	(FIELD_CMU_REG1_PLL_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_PLL_PDOWN_SHIFT_MASK))
#define FIELD_CMU_REG1_PLL_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_PLL_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_PLL_PDOWN_SHIFT_MASK) & FIELD_CMU_REG1_PLL_PDOWN_MASK))

#define FIELD_CMU_REG1_PLL_BYPASS_LSB		14
#define FIELD_CMU_REG1_PLL_BYPASS_MSB		14
#define FIELD_CMU_REG1_PLL_BYPASS_WIDTH		1
#define FIELD_CMU_REG1_PLL_BYPASS_MASK		0x00004000
#define FIELD_CMU_REG1_PLL_BYPASS_SHIFT_MASK		0xe
#define FIELD_CMU_REG1_PLL_BYPASS_RD(src)	((FIELD_CMU_REG1_PLL_BYPASS_MASK & (unsigned int)(src)) >> FIELD_CMU_REG1_PLL_BYPASS_SHIFT_MASK)
#define FIELD_CMU_REG1_PLL_BYPASS_WR(dst)	(FIELD_CMU_REG1_PLL_BYPASS_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_PLL_BYPASS_SHIFT_MASK))
#define FIELD_CMU_REG1_PLL_BYPASS_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_PLL_BYPASS_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_PLL_BYPASS_SHIFT_MASK) & FIELD_CMU_REG1_PLL_BYPASS_MASK))

#define FIELD_CMU_REG1_PLL_CP_LSB		10
#define FIELD_CMU_REG1_PLL_CP_MSB		13
#define FIELD_CMU_REG1_PLL_CP_WIDTH		4
#define FIELD_CMU_REG1_PLL_CP_MASK		0x00003c00
#define FIELD_CMU_REG1_PLL_CP_SHIFT_MASK		0xa
#define FIELD_CMU_REG1_PLL_CP_RD(src)	((FIELD_CMU_REG1_PLL_CP_MASK & (unsigned int)(src)) >> FIELD_CMU_REG1_PLL_CP_SHIFT_MASK)
#define FIELD_CMU_REG1_PLL_CP_WR(dst)	(FIELD_CMU_REG1_PLL_CP_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_PLL_CP_SHIFT_MASK))
#define FIELD_CMU_REG1_PLL_CP_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_PLL_CP_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_PLL_CP_SHIFT_MASK) & FIELD_CMU_REG1_PLL_CP_MASK))

#define FIELD_CMU_REG1_PLL_CP_SEL_LSB		5
#define FIELD_CMU_REG1_PLL_CP_SEL_MSB		9
#define FIELD_CMU_REG1_PLL_CP_SEL_WIDTH		5
#define FIELD_CMU_REG1_PLL_CP_SEL_MASK		0x000003e0
#define FIELD_CMU_REG1_PLL_CP_SEL_SHIFT_MASK		0x5
#define FIELD_CMU_REG1_PLL_CP_SEL_RD(src)	((FIELD_CMU_REG1_PLL_CP_SEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG1_PLL_CP_SEL_SHIFT_MASK)
#define FIELD_CMU_REG1_PLL_CP_SEL_WR(dst)	(FIELD_CMU_REG1_PLL_CP_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_PLL_CP_SEL_SHIFT_MASK))
#define FIELD_CMU_REG1_PLL_CP_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_PLL_CP_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_PLL_CP_SEL_SHIFT_MASK) & FIELD_CMU_REG1_PLL_CP_SEL_MASK))

#define FIELD_CMU_REG1_PLL_TESTCLK_SEL_LSB		4
#define FIELD_CMU_REG1_PLL_TESTCLK_SEL_MSB		4
#define FIELD_CMU_REG1_PLL_TESTCLK_SEL_WIDTH		1
#define FIELD_CMU_REG1_PLL_TESTCLK_SEL_MASK		0x00000010
#define FIELD_CMU_REG1_PLL_TESTCLK_SEL_SHIFT_MASK		0x4
#define FIELD_CMU_REG1_PLL_TESTCLK_SEL_RD(src)	((FIELD_CMU_REG1_PLL_TESTCLK_SEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG1_PLL_TESTCLK_SEL_SHIFT_MASK)
#define FIELD_CMU_REG1_PLL_TESTCLK_SEL_WR(dst)	(FIELD_CMU_REG1_PLL_TESTCLK_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_PLL_TESTCLK_SEL_SHIFT_MASK))
#define FIELD_CMU_REG1_PLL_TESTCLK_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_PLL_TESTCLK_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_PLL_TESTCLK_SEL_SHIFT_MASK) & FIELD_CMU_REG1_PLL_TESTCLK_SEL_MASK))

#define FIELD_CMU_REG1_PLL_MANUALCAL_LSB		3
#define FIELD_CMU_REG1_PLL_MANUALCAL_MSB		3
#define FIELD_CMU_REG1_PLL_MANUALCAL_WIDTH		1
#define FIELD_CMU_REG1_PLL_MANUALCAL_MASK		0x00000008
#define FIELD_CMU_REG1_PLL_MANUALCAL_SHIFT_MASK		0x3
#define FIELD_CMU_REG1_PLL_MANUALCAL_RD(src)	((FIELD_CMU_REG1_PLL_MANUALCAL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG1_PLL_MANUALCAL_SHIFT_MASK)
#define FIELD_CMU_REG1_PLL_MANUALCAL_WR(dst)	(FIELD_CMU_REG1_PLL_MANUALCAL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_PLL_MANUALCAL_SHIFT_MASK))
#define FIELD_CMU_REG1_PLL_MANUALCAL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_PLL_MANUALCAL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_PLL_MANUALCAL_SHIFT_MASK) & FIELD_CMU_REG1_PLL_MANUALCAL_MASK))

#define FIELD_CMU_REG1_PLL_ENA_VCO_LSB		2
#define FIELD_CMU_REG1_PLL_ENA_VCO_MSB		2
#define FIELD_CMU_REG1_PLL_ENA_VCO_WIDTH		1
#define FIELD_CMU_REG1_PLL_ENA_VCO_MASK		0x00000004
#define FIELD_CMU_REG1_PLL_ENA_VCO_SHIFT_MASK		0x2
#define FIELD_CMU_REG1_PLL_ENA_VCO_RD(src)	((FIELD_CMU_REG1_PLL_ENA_VCO_MASK & (unsigned int)(src)) >> FIELD_CMU_REG1_PLL_ENA_VCO_SHIFT_MASK)
#define FIELD_CMU_REG1_PLL_ENA_VCO_WR(dst)	(FIELD_CMU_REG1_PLL_ENA_VCO_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_PLL_ENA_VCO_SHIFT_MASK))
#define FIELD_CMU_REG1_PLL_ENA_VCO_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_PLL_ENA_VCO_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_PLL_ENA_VCO_SHIFT_MASK) & FIELD_CMU_REG1_PLL_ENA_VCO_MASK))

#define FIELD_CMU_REG1_PLL_ENA_VCO_AAC_LSB		1
#define FIELD_CMU_REG1_PLL_ENA_VCO_AAC_MSB		1
#define FIELD_CMU_REG1_PLL_ENA_VCO_AAC_WIDTH		1
#define FIELD_CMU_REG1_PLL_ENA_VCO_AAC_MASK		0x00000002
#define FIELD_CMU_REG1_PLL_ENA_VCO_AAC_SHIFT_MASK		0x1
#define FIELD_CMU_REG1_PLL_ENA_VCO_AAC_RD(src)	((FIELD_CMU_REG1_PLL_ENA_VCO_AAC_MASK & (unsigned int)(src)) >> FIELD_CMU_REG1_PLL_ENA_VCO_AAC_SHIFT_MASK)
#define FIELD_CMU_REG1_PLL_ENA_VCO_AAC_WR(dst)	(FIELD_CMU_REG1_PLL_ENA_VCO_AAC_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_PLL_ENA_VCO_AAC_SHIFT_MASK))
#define FIELD_CMU_REG1_PLL_ENA_VCO_AAC_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_PLL_ENA_VCO_AAC_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_PLL_ENA_VCO_AAC_SHIFT_MASK) & FIELD_CMU_REG1_PLL_ENA_VCO_AAC_MASK))

#define FIELD_CMU_REG1_REFCLK_CMOS_SEL_LSB		0
#define FIELD_CMU_REG1_REFCLK_CMOS_SEL_MSB		0
#define FIELD_CMU_REG1_REFCLK_CMOS_SEL_WIDTH		1
#define FIELD_CMU_REG1_REFCLK_CMOS_SEL_MASK		0x00000001
#define FIELD_CMU_REG1_REFCLK_CMOS_SEL_SHIFT_MASK		0x0
#define FIELD_CMU_REG1_REFCLK_CMOS_SEL_RD(src)	((FIELD_CMU_REG1_REFCLK_CMOS_SEL_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG1_REFCLK_CMOS_SEL_WR(dst)	(FIELD_CMU_REG1_REFCLK_CMOS_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG1_REFCLK_CMOS_SEL_SHIFT_MASK))
#define FIELD_CMU_REG1_REFCLK_CMOS_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG1_REFCLK_CMOS_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG1_REFCLK_CMOS_SEL_SHIFT_MASK) & FIELD_CMU_REG1_REFCLK_CMOS_SEL_MASK))

#define RESERVE_BITS_CMU_REG1 0x00000000
#define SELF_CLEAR_BITS_CMU_REG1 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG1 0x00000000
#define READ_ONLY_BITS_CMU_REG1 0x00000000
/****** CMU_reg1 END *****/

/*****CMU_reg2 START *****/
#define FIELD_CMU_REG2_PLL_REFDIV_LSB		14
#define FIELD_CMU_REG2_PLL_REFDIV_MSB		15
#define FIELD_CMU_REG2_PLL_REFDIV_WIDTH		2
#define FIELD_CMU_REG2_PLL_REFDIV_MASK		0x0000c000
#define FIELD_CMU_REG2_PLL_REFDIV_SHIFT_MASK		0xe
#define FIELD_CMU_REG2_PLL_REFDIV_RD(src)	((FIELD_CMU_REG2_PLL_REFDIV_MASK & (unsigned int)(src)) >> FIELD_CMU_REG2_PLL_REFDIV_SHIFT_MASK)
#define FIELD_CMU_REG2_PLL_REFDIV_WR(dst)	(FIELD_CMU_REG2_PLL_REFDIV_MASK & ((unsigned int)(dst) << FIELD_CMU_REG2_PLL_REFDIV_SHIFT_MASK))
#define FIELD_CMU_REG2_PLL_REFDIV_SET(dst, src)	(((dst) & ~FIELD_CMU_REG2_PLL_REFDIV_MASK) | (((unsigned int)(src) << FIELD_CMU_REG2_PLL_REFDIV_SHIFT_MASK) & FIELD_CMU_REG2_PLL_REFDIV_MASK))

#define FIELD_CMU_REG2_PLL_FBDIV_LSB		5
#define FIELD_CMU_REG2_PLL_FBDIV_MSB		13
#define FIELD_CMU_REG2_PLL_FBDIV_WIDTH		9
#define FIELD_CMU_REG2_PLL_FBDIV_MASK		0x00003fe0
#define FIELD_CMU_REG2_PLL_FBDIV_SHIFT_MASK		0x5
#define FIELD_CMU_REG2_PLL_FBDIV_RD(src)	((FIELD_CMU_REG2_PLL_FBDIV_MASK & (unsigned int)(src)) >> FIELD_CMU_REG2_PLL_FBDIV_SHIFT_MASK)
#define FIELD_CMU_REG2_PLL_FBDIV_WR(dst)	(FIELD_CMU_REG2_PLL_FBDIV_MASK & ((unsigned int)(dst) << FIELD_CMU_REG2_PLL_FBDIV_SHIFT_MASK))
#define FIELD_CMU_REG2_PLL_FBDIV_SET(dst, src)	(((dst) & ~FIELD_CMU_REG2_PLL_FBDIV_MASK) | (((unsigned int)(src) << FIELD_CMU_REG2_PLL_FBDIV_SHIFT_MASK) & FIELD_CMU_REG2_PLL_FBDIV_MASK))

#define FIELD_CMU_REG2_PLL_LFRES_LSB		1
#define FIELD_CMU_REG2_PLL_LFRES_MSB		4
#define FIELD_CMU_REG2_PLL_LFRES_WIDTH		4
#define FIELD_CMU_REG2_PLL_LFRES_MASK		0x0000001e
#define FIELD_CMU_REG2_PLL_LFRES_SHIFT_MASK		0x1
#define FIELD_CMU_REG2_PLL_LFRES_RD(src)	((FIELD_CMU_REG2_PLL_LFRES_MASK & (unsigned int)(src)) >> FIELD_CMU_REG2_PLL_LFRES_SHIFT_MASK)
#define FIELD_CMU_REG2_PLL_LFRES_WR(dst)	(FIELD_CMU_REG2_PLL_LFRES_MASK & ((unsigned int)(dst) << FIELD_CMU_REG2_PLL_LFRES_SHIFT_MASK))
#define FIELD_CMU_REG2_PLL_LFRES_SET(dst, src)	(((dst) & ~FIELD_CMU_REG2_PLL_LFRES_MASK) | (((unsigned int)(src) << FIELD_CMU_REG2_PLL_LFRES_SHIFT_MASK) & FIELD_CMU_REG2_PLL_LFRES_MASK))

#define FIELD_CMU_REG2_PLL_BND_SEL_LSB		0
#define FIELD_CMU_REG2_PLL_BND_SEL_MSB		0
#define FIELD_CMU_REG2_PLL_BND_SEL_WIDTH		1
#define FIELD_CMU_REG2_PLL_BND_SEL_MASK		0x00000001
#define FIELD_CMU_REG2_PLL_BND_SEL_SHIFT_MASK		0x0
#define FIELD_CMU_REG2_PLL_BND_SEL_RD(src)	((FIELD_CMU_REG2_PLL_BND_SEL_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG2_PLL_BND_SEL_WR(dst)	(FIELD_CMU_REG2_PLL_BND_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG2_PLL_BND_SEL_SHIFT_MASK))
#define FIELD_CMU_REG2_PLL_BND_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG2_PLL_BND_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG2_PLL_BND_SEL_SHIFT_MASK) & FIELD_CMU_REG2_PLL_BND_SEL_MASK))

#define RESERVE_BITS_CMU_REG2 0x00000000
#define SELF_CLEAR_BITS_CMU_REG2 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG2 0x00000000
#define READ_ONLY_BITS_CMU_REG2 0x00000000
/****** CMU_reg2 END *****/

/*****CMU_reg3 START *****/
#define FIELD_CMU_REG3_VCO_MANMOMSEL_LSB		10
#define FIELD_CMU_REG3_VCO_MANMOMSEL_MSB		15
#define FIELD_CMU_REG3_VCO_MANMOMSEL_WIDTH		6
#define FIELD_CMU_REG3_VCO_MANMOMSEL_MASK		0x0000fc00
#define FIELD_CMU_REG3_VCO_MANMOMSEL_SHIFT_MASK		0xa
#define FIELD_CMU_REG3_VCO_MANMOMSEL_RD(src)	((FIELD_CMU_REG3_VCO_MANMOMSEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG3_VCO_MANMOMSEL_SHIFT_MASK)
#define FIELD_CMU_REG3_VCO_MANMOMSEL_WR(dst)	(FIELD_CMU_REG3_VCO_MANMOMSEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG3_VCO_MANMOMSEL_SHIFT_MASK))
#define FIELD_CMU_REG3_VCO_MANMOMSEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG3_VCO_MANMOMSEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG3_VCO_MANMOMSEL_SHIFT_MASK) & FIELD_CMU_REG3_VCO_MANMOMSEL_MASK))

#define FIELD_CMU_REG3_VCO_MOMSEL_INIT_LSB		4
#define FIELD_CMU_REG3_VCO_MOMSEL_INIT_MSB		9
#define FIELD_CMU_REG3_VCO_MOMSEL_INIT_WIDTH		6
#define FIELD_CMU_REG3_VCO_MOMSEL_INIT_MASK		0x000003f0
#define FIELD_CMU_REG3_VCO_MOMSEL_INIT_SHIFT_MASK		0x4
#define FIELD_CMU_REG3_VCO_MOMSEL_INIT_RD(src)	((FIELD_CMU_REG3_VCO_MOMSEL_INIT_MASK & (unsigned int)(src)) >> FIELD_CMU_REG3_VCO_MOMSEL_INIT_SHIFT_MASK)
#define FIELD_CMU_REG3_VCO_MOMSEL_INIT_WR(dst)	(FIELD_CMU_REG3_VCO_MOMSEL_INIT_MASK & ((unsigned int)(dst) << FIELD_CMU_REG3_VCO_MOMSEL_INIT_SHIFT_MASK))
#define FIELD_CMU_REG3_VCO_MOMSEL_INIT_SET(dst, src)	(((dst) & ~FIELD_CMU_REG3_VCO_MOMSEL_INIT_MASK) | (((unsigned int)(src) << FIELD_CMU_REG3_VCO_MOMSEL_INIT_SHIFT_MASK) & FIELD_CMU_REG3_VCO_MOMSEL_INIT_MASK))

#define FIELD_CMU_REG3_VCOVARSEL_LSB		0
#define FIELD_CMU_REG3_VCOVARSEL_MSB		3
#define FIELD_CMU_REG3_VCOVARSEL_WIDTH		4
#define FIELD_CMU_REG3_VCOVARSEL_MASK		0x0000000f
#define FIELD_CMU_REG3_VCOVARSEL_SHIFT_MASK		0x0
#define FIELD_CMU_REG3_VCOVARSEL_RD(src)	((FIELD_CMU_REG3_VCOVARSEL_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG3_VCOVARSEL_WR(dst)	(FIELD_CMU_REG3_VCOVARSEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG3_VCOVARSEL_SHIFT_MASK))
#define FIELD_CMU_REG3_VCOVARSEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG3_VCOVARSEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG3_VCOVARSEL_SHIFT_MASK) & FIELD_CMU_REG3_VCOVARSEL_MASK))

#define RESERVE_BITS_CMU_REG3 0x00000000
#define SELF_CLEAR_BITS_CMU_REG3 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG3 0x00000000
#define READ_ONLY_BITS_CMU_REG3 0x00000000
/****** CMU_reg3 END *****/

/*****CMU_reg4 START *****/
#define FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_LSB		10
#define FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_MSB		15
#define FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_WIDTH		6
#define FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_MASK		0x0000fc00
#define FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_SHIFT_MASK		0xa
#define FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_RD(src)	((FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_SHIFT_MASK)
#define FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_WR(dst)	(FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_SHIFT_MASK))
#define FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_SHIFT_MASK) & FIELD_CMU_REG4_VCO_MANMOMSEL_PCIE_MASK))

#define FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_LSB		4
#define FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_MSB		9
#define FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_WIDTH		6
#define FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_MASK		0x000003f0
#define FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_SHIFT_MASK		0x4
#define FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_RD(src)	((FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_SHIFT_MASK)
#define FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_WR(dst)	(FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_SHIFT_MASK))
#define FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_SHIFT_MASK) & FIELD_CMU_REG4_VCO_MOMSEL_INIT_PCIE_MASK))

#define FIELD_CMU_REG4_VCOVARSEL_PCIE_LSB		0
#define FIELD_CMU_REG4_VCOVARSEL_PCIE_MSB		3
#define FIELD_CMU_REG4_VCOVARSEL_PCIE_WIDTH		4
#define FIELD_CMU_REG4_VCOVARSEL_PCIE_MASK		0x0000000f
#define FIELD_CMU_REG4_VCOVARSEL_PCIE_SHIFT_MASK		0x0
#define FIELD_CMU_REG4_VCOVARSEL_PCIE_RD(src)	((FIELD_CMU_REG4_VCOVARSEL_PCIE_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG4_VCOVARSEL_PCIE_WR(dst)	(FIELD_CMU_REG4_VCOVARSEL_PCIE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG4_VCOVARSEL_PCIE_SHIFT_MASK))
#define FIELD_CMU_REG4_VCOVARSEL_PCIE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG4_VCOVARSEL_PCIE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG4_VCOVARSEL_PCIE_SHIFT_MASK) & FIELD_CMU_REG4_VCOVARSEL_PCIE_MASK))

#define RESERVE_BITS_CMU_REG4 0x00000000
#define SELF_CLEAR_BITS_CMU_REG4 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG4 0x00000000
#define READ_ONLY_BITS_CMU_REG4 0x00000000
/****** CMU_reg4 END *****/

/*****CMU_reg5 START *****/
#define FIELD_CMU_REG5_PLL_LFSMCAP_LSB		14
#define FIELD_CMU_REG5_PLL_LFSMCAP_MSB		15
#define FIELD_CMU_REG5_PLL_LFSMCAP_WIDTH		2
#define FIELD_CMU_REG5_PLL_LFSMCAP_MASK		0x0000c000
#define FIELD_CMU_REG5_PLL_LFSMCAP_SHIFT_MASK		0xe
#define FIELD_CMU_REG5_PLL_LFSMCAP_RD(src)	((FIELD_CMU_REG5_PLL_LFSMCAP_MASK & (unsigned int)(src)) >> FIELD_CMU_REG5_PLL_LFSMCAP_SHIFT_MASK)
#define FIELD_CMU_REG5_PLL_LFSMCAP_WR(dst)	(FIELD_CMU_REG5_PLL_LFSMCAP_MASK & ((unsigned int)(dst) << FIELD_CMU_REG5_PLL_LFSMCAP_SHIFT_MASK))
#define FIELD_CMU_REG5_PLL_LFSMCAP_SET(dst, src)	(((dst) & ~FIELD_CMU_REG5_PLL_LFSMCAP_MASK) | (((unsigned int)(src) << FIELD_CMU_REG5_PLL_LFSMCAP_SHIFT_MASK) & FIELD_CMU_REG5_PLL_LFSMCAP_MASK))

#define FIELD_CMU_REG5_PLL_LFCAP_LSB		12
#define FIELD_CMU_REG5_PLL_LFCAP_MSB		13
#define FIELD_CMU_REG5_PLL_LFCAP_WIDTH		2
#define FIELD_CMU_REG5_PLL_LFCAP_MASK		0x00003000
#define FIELD_CMU_REG5_PLL_LFCAP_SHIFT_MASK		0xc
#define FIELD_CMU_REG5_PLL_LFCAP_RD(src)	((FIELD_CMU_REG5_PLL_LFCAP_MASK & (unsigned int)(src)) >> FIELD_CMU_REG5_PLL_LFCAP_SHIFT_MASK)
#define FIELD_CMU_REG5_PLL_LFCAP_WR(dst)	(FIELD_CMU_REG5_PLL_LFCAP_MASK & ((unsigned int)(dst) << FIELD_CMU_REG5_PLL_LFCAP_SHIFT_MASK))
#define FIELD_CMU_REG5_PLL_LFCAP_SET(dst, src)	(((dst) & ~FIELD_CMU_REG5_PLL_LFCAP_MASK) | (((unsigned int)(src) << FIELD_CMU_REG5_PLL_LFCAP_SHIFT_MASK) & FIELD_CMU_REG5_PLL_LFCAP_MASK))

#define FIELD_CMU_REG5_TERM_CAL_OS_LSB		8
#define FIELD_CMU_REG5_TERM_CAL_OS_MSB		11
#define FIELD_CMU_REG5_TERM_CAL_OS_WIDTH		4
#define FIELD_CMU_REG5_TERM_CAL_OS_MASK		0x00000f00
#define FIELD_CMU_REG5_TERM_CAL_OS_SHIFT_MASK		0x8
#define FIELD_CMU_REG5_TERM_CAL_OS_RD(src)	((FIELD_CMU_REG5_TERM_CAL_OS_MASK & (unsigned int)(src)) >> FIELD_CMU_REG5_TERM_CAL_OS_SHIFT_MASK)
#define FIELD_CMU_REG5_TERM_CAL_OS_WR(dst)	(FIELD_CMU_REG5_TERM_CAL_OS_MASK & ((unsigned int)(dst) << FIELD_CMU_REG5_TERM_CAL_OS_SHIFT_MASK))
#define FIELD_CMU_REG5_TERM_CAL_OS_SET(dst, src)	(((dst) & ~FIELD_CMU_REG5_TERM_CAL_OS_MASK) | (((unsigned int)(src) << FIELD_CMU_REG5_TERM_CAL_OS_SHIFT_MASK) & FIELD_CMU_REG5_TERM_CAL_OS_MASK))

#define FIELD_CMU_REG5_RESERVED_7_LSB		4
#define FIELD_CMU_REG5_RESERVED_7_MSB		7
#define FIELD_CMU_REG5_RESERVED_7_WIDTH		4
#define FIELD_CMU_REG5_RESERVED_7_MASK		0x000000f0
#define FIELD_CMU_REG5_RESERVED_7_SHIFT_MASK		0x4
#define FIELD_CMU_REG5_RESERVED_7_RD(src)	((FIELD_CMU_REG5_RESERVED_7_MASK & (unsigned int)(src)) >> FIELD_CMU_REG5_RESERVED_7_SHIFT_MASK)
#define FIELD_CMU_REG5_RESERVED_7_WR(dst)	(FIELD_CMU_REG5_RESERVED_7_MASK & ((unsigned int)(dst) << FIELD_CMU_REG5_RESERVED_7_SHIFT_MASK))
#define FIELD_CMU_REG5_RESERVED_7_SET(dst, src)	(((dst) & ~FIELD_CMU_REG5_RESERVED_7_MASK) | (((unsigned int)(src) << FIELD_CMU_REG5_RESERVED_7_SHIFT_MASK) & FIELD_CMU_REG5_RESERVED_7_MASK))

#define FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_LSB		1
#define FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_MSB		3
#define FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_WIDTH		3
#define FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_MASK		0x0000000e
#define FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_SHIFT_MASK		0x1
#define FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_RD(src)	((FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_MASK & (unsigned int)(src)) >> FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_SHIFT_MASK)
#define FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_WR(dst)	(FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_MASK & ((unsigned int)(dst) << FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_SHIFT_MASK))
#define FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_SET(dst, src)	(((dst) & ~FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_MASK) | (((unsigned int)(src) << FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_SHIFT_MASK) & FIELD_CMU_REG5_PLL_LOCK_RESOLUTION_MASK))

#define FIELD_CMU_REG5_PLL_RESETB_LSB		0
#define FIELD_CMU_REG5_PLL_RESETB_MSB		0
#define FIELD_CMU_REG5_PLL_RESETB_WIDTH		1
#define FIELD_CMU_REG5_PLL_RESETB_MASK		0x00000001
#define FIELD_CMU_REG5_PLL_RESETB_SHIFT_MASK		0x0
#define FIELD_CMU_REG5_PLL_RESETB_RD(src)	((FIELD_CMU_REG5_PLL_RESETB_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG5_PLL_RESETB_WR(dst)	(FIELD_CMU_REG5_PLL_RESETB_MASK & ((unsigned int)(dst) << FIELD_CMU_REG5_PLL_RESETB_SHIFT_MASK))
#define FIELD_CMU_REG5_PLL_RESETB_SET(dst, src)	(((dst) & ~FIELD_CMU_REG5_PLL_RESETB_MASK) | (((unsigned int)(src) << FIELD_CMU_REG5_PLL_RESETB_SHIFT_MASK) & FIELD_CMU_REG5_PLL_RESETB_MASK))

#define RESERVE_BITS_CMU_REG5 0x000000f0
#define SELF_CLEAR_BITS_CMU_REG5 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG5 0x00000000
#define READ_ONLY_BITS_CMU_REG5 0x00000000
/****** CMU_reg5 END *****/

/*****CMU_reg6 START *****/
#define FIELD_CMU_REG6_VCO_CALIB_ENA_LSB		15
#define FIELD_CMU_REG6_VCO_CALIB_ENA_MSB		15
#define FIELD_CMU_REG6_VCO_CALIB_ENA_WIDTH		1
#define FIELD_CMU_REG6_VCO_CALIB_ENA_MASK		0x00008000
#define FIELD_CMU_REG6_VCO_CALIB_ENA_SHIFT_MASK		0xf
#define FIELD_CMU_REG6_VCO_CALIB_ENA_RD(src)	((FIELD_CMU_REG6_VCO_CALIB_ENA_MASK & (unsigned int)(src)) >> FIELD_CMU_REG6_VCO_CALIB_ENA_SHIFT_MASK)
#define FIELD_CMU_REG6_VCO_CALIB_ENA_WR(dst)	(FIELD_CMU_REG6_VCO_CALIB_ENA_MASK & ((unsigned int)(dst) << FIELD_CMU_REG6_VCO_CALIB_ENA_SHIFT_MASK))
#define FIELD_CMU_REG6_VCO_CALIB_ENA_SET(dst, src)	(((dst) & ~FIELD_CMU_REG6_VCO_CALIB_ENA_MASK) | (((unsigned int)(src) << FIELD_CMU_REG6_VCO_CALIB_ENA_SHIFT_MASK) & FIELD_CMU_REG6_VCO_CALIB_ENA_MASK))

#define FIELD_CMU_REG6_PLL_VCOCALSEL_LSB		11
#define FIELD_CMU_REG6_PLL_VCOCALSEL_MSB		14
#define FIELD_CMU_REG6_PLL_VCOCALSEL_WIDTH		4
#define FIELD_CMU_REG6_PLL_VCOCALSEL_MASK		0x00007800
#define FIELD_CMU_REG6_PLL_VCOCALSEL_SHIFT_MASK		0xb
#define FIELD_CMU_REG6_PLL_VCOCALSEL_RD(src)	((FIELD_CMU_REG6_PLL_VCOCALSEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG6_PLL_VCOCALSEL_SHIFT_MASK)
#define FIELD_CMU_REG6_PLL_VCOCALSEL_WR(dst)	(FIELD_CMU_REG6_PLL_VCOCALSEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG6_PLL_VCOCALSEL_SHIFT_MASK))
#define FIELD_CMU_REG6_PLL_VCOCALSEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG6_PLL_VCOCALSEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG6_PLL_VCOCALSEL_SHIFT_MASK) & FIELD_CMU_REG6_PLL_VCOCALSEL_MASK))

#define FIELD_CMU_REG6_PLL_VREGTRIM_LSB		9
#define FIELD_CMU_REG6_PLL_VREGTRIM_MSB		10
#define FIELD_CMU_REG6_PLL_VREGTRIM_WIDTH		2
#define FIELD_CMU_REG6_PLL_VREGTRIM_MASK		0x00000600
#define FIELD_CMU_REG6_PLL_VREGTRIM_SHIFT_MASK		0x9
#define FIELD_CMU_REG6_PLL_VREGTRIM_RD(src)	((FIELD_CMU_REG6_PLL_VREGTRIM_MASK & (unsigned int)(src)) >> FIELD_CMU_REG6_PLL_VREGTRIM_SHIFT_MASK)
#define FIELD_CMU_REG6_PLL_VREGTRIM_WR(dst)	(FIELD_CMU_REG6_PLL_VREGTRIM_MASK & ((unsigned int)(dst) << FIELD_CMU_REG6_PLL_VREGTRIM_SHIFT_MASK))
#define FIELD_CMU_REG6_PLL_VREGTRIM_SET(dst, src)	(((dst) & ~FIELD_CMU_REG6_PLL_VREGTRIM_MASK) | (((unsigned int)(src) << FIELD_CMU_REG6_PLL_VREGTRIM_SHIFT_MASK) & FIELD_CMU_REG6_PLL_VREGTRIM_MASK))

#define FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_LSB		4
#define FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_MSB		8
#define FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_WIDTH		5
#define FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_MASK		0x000001f0
#define FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_SHIFT_MASK		0x4
#define FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_RD(src)	((FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_MASK & (unsigned int)(src)) >> FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_SHIFT_MASK)
#define FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_WR(dst)	(FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_MASK & ((unsigned int)(dst) << FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_SHIFT_MASK))
#define FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_SET(dst, src)	(((dst) & ~FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_MASK) | (((unsigned int)(src) << FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_SHIFT_MASK) & FIELD_CMU_REG6_PLL_VCOBIAS_TRIM_MASK))

#define FIELD_CMU_REG6_USR_CLK_BUF_ENA_LSB		3
#define FIELD_CMU_REG6_USR_CLK_BUF_ENA_MSB		3
#define FIELD_CMU_REG6_USR_CLK_BUF_ENA_WIDTH		1
#define FIELD_CMU_REG6_USR_CLK_BUF_ENA_MASK		0x00000008
#define FIELD_CMU_REG6_USR_CLK_BUF_ENA_SHIFT_MASK		0x3
#define FIELD_CMU_REG6_USR_CLK_BUF_ENA_RD(src)	((FIELD_CMU_REG6_USR_CLK_BUF_ENA_MASK & (unsigned int)(src)) >> FIELD_CMU_REG6_USR_CLK_BUF_ENA_SHIFT_MASK)
#define FIELD_CMU_REG6_USR_CLK_BUF_ENA_WR(dst)	(FIELD_CMU_REG6_USR_CLK_BUF_ENA_MASK & ((unsigned int)(dst) << FIELD_CMU_REG6_USR_CLK_BUF_ENA_SHIFT_MASK))
#define FIELD_CMU_REG6_USR_CLK_BUF_ENA_SET(dst, src)	(((dst) & ~FIELD_CMU_REG6_USR_CLK_BUF_ENA_MASK) | (((unsigned int)(src) << FIELD_CMU_REG6_USR_CLK_BUF_ENA_SHIFT_MASK) & FIELD_CMU_REG6_USR_CLK_BUF_ENA_MASK))

#define FIELD_CMU_REG6_MAN_PVT_CAL_LSB		2
#define FIELD_CMU_REG6_MAN_PVT_CAL_MSB		2
#define FIELD_CMU_REG6_MAN_PVT_CAL_WIDTH		1
#define FIELD_CMU_REG6_MAN_PVT_CAL_MASK		0x00000004
#define FIELD_CMU_REG6_MAN_PVT_CAL_SHIFT_MASK		0x2
#define FIELD_CMU_REG6_MAN_PVT_CAL_RD(src)	((FIELD_CMU_REG6_MAN_PVT_CAL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG6_MAN_PVT_CAL_SHIFT_MASK)
#define FIELD_CMU_REG6_MAN_PVT_CAL_WR(dst)	(FIELD_CMU_REG6_MAN_PVT_CAL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG6_MAN_PVT_CAL_SHIFT_MASK))
#define FIELD_CMU_REG6_MAN_PVT_CAL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG6_MAN_PVT_CAL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG6_MAN_PVT_CAL_SHIFT_MASK) & FIELD_CMU_REG6_MAN_PVT_CAL_MASK))

#define FIELD_CMU_REG6_SER_CLKBUF_PDOWN_LSB		1
#define FIELD_CMU_REG6_SER_CLKBUF_PDOWN_MSB		1
#define FIELD_CMU_REG6_SER_CLKBUF_PDOWN_WIDTH		1
#define FIELD_CMU_REG6_SER_CLKBUF_PDOWN_MASK		0x00000002
#define FIELD_CMU_REG6_SER_CLKBUF_PDOWN_SHIFT_MASK		0x1
#define FIELD_CMU_REG6_SER_CLKBUF_PDOWN_RD(src)	((FIELD_CMU_REG6_SER_CLKBUF_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG6_SER_CLKBUF_PDOWN_SHIFT_MASK)
#define FIELD_CMU_REG6_SER_CLKBUF_PDOWN_WR(dst)	(FIELD_CMU_REG6_SER_CLKBUF_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG6_SER_CLKBUF_PDOWN_SHIFT_MASK))
#define FIELD_CMU_REG6_SER_CLKBUF_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG6_SER_CLKBUF_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG6_SER_CLKBUF_PDOWN_SHIFT_MASK) & FIELD_CMU_REG6_SER_CLKBUF_PDOWN_MASK))

#define FIELD_CMU_REG6_USR_CLKBY2_BYPASS_LSB		0
#define FIELD_CMU_REG6_USR_CLKBY2_BYPASS_MSB		0
#define FIELD_CMU_REG6_USR_CLKBY2_BYPASS_WIDTH		1
#define FIELD_CMU_REG6_USR_CLKBY2_BYPASS_MASK		0x00000001
#define FIELD_CMU_REG6_USR_CLKBY2_BYPASS_SHIFT_MASK		0x0
#define FIELD_CMU_REG6_USR_CLKBY2_BYPASS_RD(src)	((FIELD_CMU_REG6_USR_CLKBY2_BYPASS_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG6_USR_CLKBY2_BYPASS_WR(dst)	(FIELD_CMU_REG6_USR_CLKBY2_BYPASS_MASK & ((unsigned int)(dst) << FIELD_CMU_REG6_USR_CLKBY2_BYPASS_SHIFT_MASK))
#define FIELD_CMU_REG6_USR_CLKBY2_BYPASS_SET(dst, src)	(((dst) & ~FIELD_CMU_REG6_USR_CLKBY2_BYPASS_MASK) | (((unsigned int)(src) << FIELD_CMU_REG6_USR_CLKBY2_BYPASS_SHIFT_MASK) & FIELD_CMU_REG6_USR_CLKBY2_BYPASS_MASK))

#define RESERVE_BITS_CMU_REG6 0x00000000
#define SELF_CLEAR_BITS_CMU_REG6 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG6 0x00000000
#define READ_ONLY_BITS_CMU_REG6 0x00000000
/****** CMU_reg6 END *****/

/*****CMU_reg7 START *****/
#define FIELD_CMU_REG7_PLL_LOCK_LSB		15
#define FIELD_CMU_REG7_PLL_LOCK_MSB		15
#define FIELD_CMU_REG7_PLL_LOCK_WIDTH		1
#define FIELD_CMU_REG7_PLL_LOCK_MASK		0x00008000
#define FIELD_CMU_REG7_PLL_LOCK_SHIFT_MASK		0xf
#define FIELD_CMU_REG7_PLL_LOCK_RD(src)	((FIELD_CMU_REG7_PLL_LOCK_MASK & (unsigned int)(src)) >> FIELD_CMU_REG7_PLL_LOCK_SHIFT_MASK)
#define FIELD_CMU_REG7_PLL_LOCK_WR(dst)	(FIELD_CMU_REG7_PLL_LOCK_MASK & ((unsigned int)(dst) << FIELD_CMU_REG7_PLL_LOCK_SHIFT_MASK))
#define FIELD_CMU_REG7_PLL_LOCK_SET(dst, src)	(((dst) & ~FIELD_CMU_REG7_PLL_LOCK_MASK) | (((unsigned int)(src) << FIELD_CMU_REG7_PLL_LOCK_SHIFT_MASK) & FIELD_CMU_REG7_PLL_LOCK_MASK))

#define FIELD_CMU_REG7_PLL_CALIB_DONE_LSB		14
#define FIELD_CMU_REG7_PLL_CALIB_DONE_MSB		14
#define FIELD_CMU_REG7_PLL_CALIB_DONE_WIDTH		1
#define FIELD_CMU_REG7_PLL_CALIB_DONE_MASK		0x00004000
#define FIELD_CMU_REG7_PLL_CALIB_DONE_SHIFT_MASK		0xe
#define FIELD_CMU_REG7_PLL_CALIB_DONE_RD(src)	((FIELD_CMU_REG7_PLL_CALIB_DONE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG7_PLL_CALIB_DONE_SHIFT_MASK)
#define FIELD_CMU_REG7_PLL_CALIB_DONE_WR(dst)	(FIELD_CMU_REG7_PLL_CALIB_DONE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG7_PLL_CALIB_DONE_SHIFT_MASK))
#define FIELD_CMU_REG7_PLL_CALIB_DONE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG7_PLL_CALIB_DONE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG7_PLL_CALIB_DONE_SHIFT_MASK) & FIELD_CMU_REG7_PLL_CALIB_DONE_MASK))

#define FIELD_CMU_REG7_PLL_DET_LSB		12
#define FIELD_CMU_REG7_PLL_DET_MSB		13
#define FIELD_CMU_REG7_PLL_DET_WIDTH		2
#define FIELD_CMU_REG7_PLL_DET_MASK		0x00003000
#define FIELD_CMU_REG7_PLL_DET_SHIFT_MASK		0xc
#define FIELD_CMU_REG7_PLL_DET_RD(src)	((FIELD_CMU_REG7_PLL_DET_MASK & (unsigned int)(src)) >> FIELD_CMU_REG7_PLL_DET_SHIFT_MASK)
#define FIELD_CMU_REG7_PLL_DET_WR(dst)	(FIELD_CMU_REG7_PLL_DET_MASK & ((unsigned int)(dst) << FIELD_CMU_REG7_PLL_DET_SHIFT_MASK))
#define FIELD_CMU_REG7_PLL_DET_SET(dst, src)	(((dst) & ~FIELD_CMU_REG7_PLL_DET_MASK) | (((unsigned int)(src) << FIELD_CMU_REG7_PLL_DET_SHIFT_MASK) & FIELD_CMU_REG7_PLL_DET_MASK))

#define FIELD_CMU_REG7_VCO_CAL_FAIL_LSB		10
#define FIELD_CMU_REG7_VCO_CAL_FAIL_MSB		11
#define FIELD_CMU_REG7_VCO_CAL_FAIL_WIDTH		2
#define FIELD_CMU_REG7_VCO_CAL_FAIL_MASK		0x00000c00
#define FIELD_CMU_REG7_VCO_CAL_FAIL_SHIFT_MASK		0xa
#define FIELD_CMU_REG7_VCO_CAL_FAIL_RD(src)	((FIELD_CMU_REG7_VCO_CAL_FAIL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG7_VCO_CAL_FAIL_SHIFT_MASK)
#define FIELD_CMU_REG7_VCO_CAL_FAIL_WR(dst)	(FIELD_CMU_REG7_VCO_CAL_FAIL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG7_VCO_CAL_FAIL_SHIFT_MASK))
#define FIELD_CMU_REG7_VCO_CAL_FAIL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG7_VCO_CAL_FAIL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG7_VCO_CAL_FAIL_SHIFT_MASK) & FIELD_CMU_REG7_VCO_CAL_FAIL_MASK))

#define FIELD_CMU_REG7_PVT_CAL_UP_OS_LSB		5
#define FIELD_CMU_REG7_PVT_CAL_UP_OS_MSB		9
#define FIELD_CMU_REG7_PVT_CAL_UP_OS_WIDTH		5
#define FIELD_CMU_REG7_PVT_CAL_UP_OS_MASK		0x000003e0
#define FIELD_CMU_REG7_PVT_CAL_UP_OS_SHIFT_MASK		0x5
#define FIELD_CMU_REG7_PVT_CAL_UP_OS_RD(src)	((FIELD_CMU_REG7_PVT_CAL_UP_OS_MASK & (unsigned int)(src)) >> FIELD_CMU_REG7_PVT_CAL_UP_OS_SHIFT_MASK)
#define FIELD_CMU_REG7_PVT_CAL_UP_OS_WR(dst)	(FIELD_CMU_REG7_PVT_CAL_UP_OS_MASK & ((unsigned int)(dst) << FIELD_CMU_REG7_PVT_CAL_UP_OS_SHIFT_MASK))
#define FIELD_CMU_REG7_PVT_CAL_UP_OS_SET(dst, src)	(((dst) & ~FIELD_CMU_REG7_PVT_CAL_UP_OS_MASK) | (((unsigned int)(src) << FIELD_CMU_REG7_PVT_CAL_UP_OS_SHIFT_MASK) & FIELD_CMU_REG7_PVT_CAL_UP_OS_MASK))

#define FIELD_CMU_REG7_PVT_CAL_DN_OS_LSB		0
#define FIELD_CMU_REG7_PVT_CAL_DN_OS_MSB		4
#define FIELD_CMU_REG7_PVT_CAL_DN_OS_WIDTH		5
#define FIELD_CMU_REG7_PVT_CAL_DN_OS_MASK		0x0000001f
#define FIELD_CMU_REG7_PVT_CAL_DN_OS_SHIFT_MASK		0x0
#define FIELD_CMU_REG7_PVT_CAL_DN_OS_RD(src)	((FIELD_CMU_REG7_PVT_CAL_DN_OS_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG7_PVT_CAL_DN_OS_WR(dst)	(FIELD_CMU_REG7_PVT_CAL_DN_OS_MASK & ((unsigned int)(dst) << FIELD_CMU_REG7_PVT_CAL_DN_OS_SHIFT_MASK))
#define FIELD_CMU_REG7_PVT_CAL_DN_OS_SET(dst, src)	(((dst) & ~FIELD_CMU_REG7_PVT_CAL_DN_OS_MASK) | (((unsigned int)(src) << FIELD_CMU_REG7_PVT_CAL_DN_OS_SHIFT_MASK) & FIELD_CMU_REG7_PVT_CAL_DN_OS_MASK))

#define RESERVE_BITS_CMU_REG7 0x00000000
#define SELF_CLEAR_BITS_CMU_REG7 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG7 0x00000000
#define READ_ONLY_BITS_CMU_REG7 0x0000fc00
/****** CMU_reg7 END *****/

/*****CMU_reg8 START *****/
#define FIELD_CMU_REG8_TX_DATA_RATE_CH3_LSB		14
#define FIELD_CMU_REG8_TX_DATA_RATE_CH3_MSB		15
#define FIELD_CMU_REG8_TX_DATA_RATE_CH3_WIDTH		2
#define FIELD_CMU_REG8_TX_DATA_RATE_CH3_MASK		0x0000c000
#define FIELD_CMU_REG8_TX_DATA_RATE_CH3_SHIFT_MASK		0xe
#define FIELD_CMU_REG8_TX_DATA_RATE_CH3_RD(src)	((FIELD_CMU_REG8_TX_DATA_RATE_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG8_TX_DATA_RATE_CH3_SHIFT_MASK)
#define FIELD_CMU_REG8_TX_DATA_RATE_CH3_WR(dst)	(FIELD_CMU_REG8_TX_DATA_RATE_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG8_TX_DATA_RATE_CH3_SHIFT_MASK))
#define FIELD_CMU_REG8_TX_DATA_RATE_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG8_TX_DATA_RATE_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG8_TX_DATA_RATE_CH3_SHIFT_MASK) & FIELD_CMU_REG8_TX_DATA_RATE_CH3_MASK))

#define FIELD_CMU_REG8_TX_DATA_RATE_CH2_LSB		12
#define FIELD_CMU_REG8_TX_DATA_RATE_CH2_MSB		13
#define FIELD_CMU_REG8_TX_DATA_RATE_CH2_WIDTH		2
#define FIELD_CMU_REG8_TX_DATA_RATE_CH2_MASK		0x00003000
#define FIELD_CMU_REG8_TX_DATA_RATE_CH2_SHIFT_MASK		0xc
#define FIELD_CMU_REG8_TX_DATA_RATE_CH2_RD(src)	((FIELD_CMU_REG8_TX_DATA_RATE_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG8_TX_DATA_RATE_CH2_SHIFT_MASK)
#define FIELD_CMU_REG8_TX_DATA_RATE_CH2_WR(dst)	(FIELD_CMU_REG8_TX_DATA_RATE_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG8_TX_DATA_RATE_CH2_SHIFT_MASK))
#define FIELD_CMU_REG8_TX_DATA_RATE_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG8_TX_DATA_RATE_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG8_TX_DATA_RATE_CH2_SHIFT_MASK) & FIELD_CMU_REG8_TX_DATA_RATE_CH2_MASK))

#define FIELD_CMU_REG8_TX_DATA_RATE_CH1_LSB		10
#define FIELD_CMU_REG8_TX_DATA_RATE_CH1_MSB		11
#define FIELD_CMU_REG8_TX_DATA_RATE_CH1_WIDTH		2
#define FIELD_CMU_REG8_TX_DATA_RATE_CH1_MASK		0x00000c00
#define FIELD_CMU_REG8_TX_DATA_RATE_CH1_SHIFT_MASK		0xa
#define FIELD_CMU_REG8_TX_DATA_RATE_CH1_RD(src)	((FIELD_CMU_REG8_TX_DATA_RATE_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG8_TX_DATA_RATE_CH1_SHIFT_MASK)
#define FIELD_CMU_REG8_TX_DATA_RATE_CH1_WR(dst)	(FIELD_CMU_REG8_TX_DATA_RATE_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG8_TX_DATA_RATE_CH1_SHIFT_MASK))
#define FIELD_CMU_REG8_TX_DATA_RATE_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG8_TX_DATA_RATE_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG8_TX_DATA_RATE_CH1_SHIFT_MASK) & FIELD_CMU_REG8_TX_DATA_RATE_CH1_MASK))

#define FIELD_CMU_REG8_TX_DATA_RATE_CH0_LSB		8
#define FIELD_CMU_REG8_TX_DATA_RATE_CH0_MSB		9
#define FIELD_CMU_REG8_TX_DATA_RATE_CH0_WIDTH		2
#define FIELD_CMU_REG8_TX_DATA_RATE_CH0_MASK		0x00000300
#define FIELD_CMU_REG8_TX_DATA_RATE_CH0_SHIFT_MASK		0x8
#define FIELD_CMU_REG8_TX_DATA_RATE_CH0_RD(src)	((FIELD_CMU_REG8_TX_DATA_RATE_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG8_TX_DATA_RATE_CH0_SHIFT_MASK)
#define FIELD_CMU_REG8_TX_DATA_RATE_CH0_WR(dst)	(FIELD_CMU_REG8_TX_DATA_RATE_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG8_TX_DATA_RATE_CH0_SHIFT_MASK))
#define FIELD_CMU_REG8_TX_DATA_RATE_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG8_TX_DATA_RATE_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG8_TX_DATA_RATE_CH0_SHIFT_MASK) & FIELD_CMU_REG8_TX_DATA_RATE_CH0_MASK))

#define FIELD_CMU_REG8_PLL_UCDIV_LSB		5
#define FIELD_CMU_REG8_PLL_UCDIV_MSB		7
#define FIELD_CMU_REG8_PLL_UCDIV_WIDTH		3
#define FIELD_CMU_REG8_PLL_UCDIV_MASK		0x000000e0
#define FIELD_CMU_REG8_PLL_UCDIV_SHIFT_MASK		0x5
#define FIELD_CMU_REG8_PLL_UCDIV_RD(src)	((FIELD_CMU_REG8_PLL_UCDIV_MASK & (unsigned int)(src)) >> FIELD_CMU_REG8_PLL_UCDIV_SHIFT_MASK)
#define FIELD_CMU_REG8_PLL_UCDIV_WR(dst)	(FIELD_CMU_REG8_PLL_UCDIV_MASK & ((unsigned int)(dst) << FIELD_CMU_REG8_PLL_UCDIV_SHIFT_MASK))
#define FIELD_CMU_REG8_PLL_UCDIV_SET(dst, src)	(((dst) & ~FIELD_CMU_REG8_PLL_UCDIV_MASK) | (((unsigned int)(src) << FIELD_CMU_REG8_PLL_UCDIV_SHIFT_MASK) & FIELD_CMU_REG8_PLL_UCDIV_MASK))

#define FIELD_CMU_REG8_RESERVED_4_LSB		0
#define FIELD_CMU_REG8_RESERVED_4_MSB		4
#define FIELD_CMU_REG8_RESERVED_4_WIDTH		5
#define FIELD_CMU_REG8_RESERVED_4_MASK		0x0000001f
#define FIELD_CMU_REG8_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CMU_REG8_RESERVED_4_RD(src)	((FIELD_CMU_REG8_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG8_RESERVED_4_WR(dst)	(FIELD_CMU_REG8_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CMU_REG8_RESERVED_4_SHIFT_MASK))
#define FIELD_CMU_REG8_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CMU_REG8_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CMU_REG8_RESERVED_4_SHIFT_MASK) & FIELD_CMU_REG8_RESERVED_4_MASK))

#define RESERVE_BITS_CMU_REG8 0x0000001f
#define SELF_CLEAR_BITS_CMU_REG8 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG8 0x00000000
#define READ_ONLY_BITS_CMU_REG8 0x0000001f
/****** CMU_reg8 END *****/

/*****CMU_reg9 START *****/
#define FIELD_CMU_REG9_TX_WORD_MODE_CH3_LSB		13
#define FIELD_CMU_REG9_TX_WORD_MODE_CH3_MSB		15
#define FIELD_CMU_REG9_TX_WORD_MODE_CH3_WIDTH		3
#define FIELD_CMU_REG9_TX_WORD_MODE_CH3_MASK		0x0000e000
#define FIELD_CMU_REG9_TX_WORD_MODE_CH3_SHIFT_MASK		0xd
#define FIELD_CMU_REG9_TX_WORD_MODE_CH3_RD(src)	((FIELD_CMU_REG9_TX_WORD_MODE_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG9_TX_WORD_MODE_CH3_SHIFT_MASK)
#define FIELD_CMU_REG9_TX_WORD_MODE_CH3_WR(dst)	(FIELD_CMU_REG9_TX_WORD_MODE_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG9_TX_WORD_MODE_CH3_SHIFT_MASK))
#define FIELD_CMU_REG9_TX_WORD_MODE_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG9_TX_WORD_MODE_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG9_TX_WORD_MODE_CH3_SHIFT_MASK) & FIELD_CMU_REG9_TX_WORD_MODE_CH3_MASK))

#define FIELD_CMU_REG9_TX_WORD_MODE_CH2_LSB		10
#define FIELD_CMU_REG9_TX_WORD_MODE_CH2_MSB		12
#define FIELD_CMU_REG9_TX_WORD_MODE_CH2_WIDTH		3
#define FIELD_CMU_REG9_TX_WORD_MODE_CH2_MASK		0x00001c00
#define FIELD_CMU_REG9_TX_WORD_MODE_CH2_SHIFT_MASK		0xa
#define FIELD_CMU_REG9_TX_WORD_MODE_CH2_RD(src)	((FIELD_CMU_REG9_TX_WORD_MODE_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG9_TX_WORD_MODE_CH2_SHIFT_MASK)
#define FIELD_CMU_REG9_TX_WORD_MODE_CH2_WR(dst)	(FIELD_CMU_REG9_TX_WORD_MODE_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG9_TX_WORD_MODE_CH2_SHIFT_MASK))
#define FIELD_CMU_REG9_TX_WORD_MODE_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG9_TX_WORD_MODE_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG9_TX_WORD_MODE_CH2_SHIFT_MASK) & FIELD_CMU_REG9_TX_WORD_MODE_CH2_MASK))

#define FIELD_CMU_REG9_TX_WORD_MODE_CH1_LSB		7
#define FIELD_CMU_REG9_TX_WORD_MODE_CH1_MSB		9
#define FIELD_CMU_REG9_TX_WORD_MODE_CH1_WIDTH		3
#define FIELD_CMU_REG9_TX_WORD_MODE_CH1_MASK		0x00000380
#define FIELD_CMU_REG9_TX_WORD_MODE_CH1_SHIFT_MASK		0x7
#define FIELD_CMU_REG9_TX_WORD_MODE_CH1_RD(src)	((FIELD_CMU_REG9_TX_WORD_MODE_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG9_TX_WORD_MODE_CH1_SHIFT_MASK)
#define FIELD_CMU_REG9_TX_WORD_MODE_CH1_WR(dst)	(FIELD_CMU_REG9_TX_WORD_MODE_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG9_TX_WORD_MODE_CH1_SHIFT_MASK))
#define FIELD_CMU_REG9_TX_WORD_MODE_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG9_TX_WORD_MODE_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG9_TX_WORD_MODE_CH1_SHIFT_MASK) & FIELD_CMU_REG9_TX_WORD_MODE_CH1_MASK))

#define FIELD_CMU_REG9_TX_WORD_MODE_CH0_LSB		4
#define FIELD_CMU_REG9_TX_WORD_MODE_CH0_MSB		6
#define FIELD_CMU_REG9_TX_WORD_MODE_CH0_WIDTH		3
#define FIELD_CMU_REG9_TX_WORD_MODE_CH0_MASK		0x00000070
#define FIELD_CMU_REG9_TX_WORD_MODE_CH0_SHIFT_MASK		0x4
#define FIELD_CMU_REG9_TX_WORD_MODE_CH0_RD(src)	((FIELD_CMU_REG9_TX_WORD_MODE_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG9_TX_WORD_MODE_CH0_SHIFT_MASK)
#define FIELD_CMU_REG9_TX_WORD_MODE_CH0_WR(dst)	(FIELD_CMU_REG9_TX_WORD_MODE_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG9_TX_WORD_MODE_CH0_SHIFT_MASK))
#define FIELD_CMU_REG9_TX_WORD_MODE_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG9_TX_WORD_MODE_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG9_TX_WORD_MODE_CH0_SHIFT_MASK) & FIELD_CMU_REG9_TX_WORD_MODE_CH0_MASK))

#define FIELD_CMU_REG9_PLL_POST_DIVBY2_LSB		3
#define FIELD_CMU_REG9_PLL_POST_DIVBY2_MSB		3
#define FIELD_CMU_REG9_PLL_POST_DIVBY2_WIDTH		1
#define FIELD_CMU_REG9_PLL_POST_DIVBY2_MASK		0x00000008
#define FIELD_CMU_REG9_PLL_POST_DIVBY2_SHIFT_MASK		0x3
#define FIELD_CMU_REG9_PLL_POST_DIVBY2_RD(src)	((FIELD_CMU_REG9_PLL_POST_DIVBY2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG9_PLL_POST_DIVBY2_SHIFT_MASK)
#define FIELD_CMU_REG9_PLL_POST_DIVBY2_WR(dst)	(FIELD_CMU_REG9_PLL_POST_DIVBY2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG9_PLL_POST_DIVBY2_SHIFT_MASK))
#define FIELD_CMU_REG9_PLL_POST_DIVBY2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG9_PLL_POST_DIVBY2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG9_PLL_POST_DIVBY2_SHIFT_MASK) & FIELD_CMU_REG9_PLL_POST_DIVBY2_MASK))

#define FIELD_CMU_REG9_VBG_BYPASSB_LSB		2
#define FIELD_CMU_REG9_VBG_BYPASSB_MSB		2
#define FIELD_CMU_REG9_VBG_BYPASSB_WIDTH		1
#define FIELD_CMU_REG9_VBG_BYPASSB_MASK		0x00000004
#define FIELD_CMU_REG9_VBG_BYPASSB_SHIFT_MASK		0x2
#define FIELD_CMU_REG9_VBG_BYPASSB_RD(src)	((FIELD_CMU_REG9_VBG_BYPASSB_MASK & (unsigned int)(src)) >> FIELD_CMU_REG9_VBG_BYPASSB_SHIFT_MASK)
#define FIELD_CMU_REG9_VBG_BYPASSB_WR(dst)	(FIELD_CMU_REG9_VBG_BYPASSB_MASK & ((unsigned int)(dst) << FIELD_CMU_REG9_VBG_BYPASSB_SHIFT_MASK))
#define FIELD_CMU_REG9_VBG_BYPASSB_SET(dst, src)	(((dst) & ~FIELD_CMU_REG9_VBG_BYPASSB_MASK) | (((unsigned int)(src) << FIELD_CMU_REG9_VBG_BYPASSB_SHIFT_MASK) & FIELD_CMU_REG9_VBG_BYPASSB_MASK))

#define FIELD_CMU_REG9_IGEN_BYPASS_LSB		1
#define FIELD_CMU_REG9_IGEN_BYPASS_MSB		1
#define FIELD_CMU_REG9_IGEN_BYPASS_WIDTH		1
#define FIELD_CMU_REG9_IGEN_BYPASS_MASK		0x00000002
#define FIELD_CMU_REG9_IGEN_BYPASS_SHIFT_MASK		0x1
#define FIELD_CMU_REG9_IGEN_BYPASS_RD(src)	((FIELD_CMU_REG9_IGEN_BYPASS_MASK & (unsigned int)(src)) >> FIELD_CMU_REG9_IGEN_BYPASS_SHIFT_MASK)
#define FIELD_CMU_REG9_IGEN_BYPASS_WR(dst)	(FIELD_CMU_REG9_IGEN_BYPASS_MASK & ((unsigned int)(dst) << FIELD_CMU_REG9_IGEN_BYPASS_SHIFT_MASK))
#define FIELD_CMU_REG9_IGEN_BYPASS_SET(dst, src)	(((dst) & ~FIELD_CMU_REG9_IGEN_BYPASS_MASK) | (((unsigned int)(src) << FIELD_CMU_REG9_IGEN_BYPASS_SHIFT_MASK) & FIELD_CMU_REG9_IGEN_BYPASS_MASK))

#define FIELD_CMU_REG9_I_HSCLKBUF_PD_LSB		0
#define FIELD_CMU_REG9_I_HSCLKBUF_PD_MSB		0
#define FIELD_CMU_REG9_I_HSCLKBUF_PD_WIDTH		1
#define FIELD_CMU_REG9_I_HSCLKBUF_PD_MASK		0x00000001
#define FIELD_CMU_REG9_I_HSCLKBUF_PD_SHIFT_MASK		0x0
#define FIELD_CMU_REG9_I_HSCLKBUF_PD_RD(src)	((FIELD_CMU_REG9_I_HSCLKBUF_PD_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG9_I_HSCLKBUF_PD_WR(dst)	(FIELD_CMU_REG9_I_HSCLKBUF_PD_MASK & ((unsigned int)(dst) << FIELD_CMU_REG9_I_HSCLKBUF_PD_SHIFT_MASK))
#define FIELD_CMU_REG9_I_HSCLKBUF_PD_SET(dst, src)	(((dst) & ~FIELD_CMU_REG9_I_HSCLKBUF_PD_MASK) | (((unsigned int)(src) << FIELD_CMU_REG9_I_HSCLKBUF_PD_SHIFT_MASK) & FIELD_CMU_REG9_I_HSCLKBUF_PD_MASK))

#define RESERVE_BITS_CMU_REG9 0x00000000
#define SELF_CLEAR_BITS_CMU_REG9 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG9 0x00000000
#define READ_ONLY_BITS_CMU_REG9 0x00000000
/****** CMU_reg9 END *****/

/*****CMU_reg10 START *****/
#define FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_LSB		12
#define FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_MSB		15
#define FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_WIDTH		4
#define FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_MASK		0x0000f000
#define FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_SHIFT_MASK		0xc
#define FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_RD(src)	((FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_SHIFT_MASK)
#define FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_WR(dst)	(FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_SHIFT_MASK))
#define FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_SHIFT_MASK) & FIELD_CMU_REG10_TX_PAR_CLKBUF_PDOWN_MASK))

#define FIELD_CMU_REG10_ATO_ENA_LSB		11
#define FIELD_CMU_REG10_ATO_ENA_MSB		11
#define FIELD_CMU_REG10_ATO_ENA_WIDTH		1
#define FIELD_CMU_REG10_ATO_ENA_MASK		0x00000800
#define FIELD_CMU_REG10_ATO_ENA_SHIFT_MASK		0xb
#define FIELD_CMU_REG10_ATO_ENA_RD(src)	((FIELD_CMU_REG10_ATO_ENA_MASK & (unsigned int)(src)) >> FIELD_CMU_REG10_ATO_ENA_SHIFT_MASK)
#define FIELD_CMU_REG10_ATO_ENA_WR(dst)	(FIELD_CMU_REG10_ATO_ENA_MASK & ((unsigned int)(dst) << FIELD_CMU_REG10_ATO_ENA_SHIFT_MASK))
#define FIELD_CMU_REG10_ATO_ENA_SET(dst, src)	(((dst) & ~FIELD_CMU_REG10_ATO_ENA_MASK) | (((unsigned int)(src) << FIELD_CMU_REG10_ATO_ENA_SHIFT_MASK) & FIELD_CMU_REG10_ATO_ENA_MASK))

#define FIELD_CMU_REG10_ATO_SEL_LSB		5
#define FIELD_CMU_REG10_ATO_SEL_MSB		10
#define FIELD_CMU_REG10_ATO_SEL_WIDTH		6
#define FIELD_CMU_REG10_ATO_SEL_MASK		0x000007e0
#define FIELD_CMU_REG10_ATO_SEL_SHIFT_MASK		0x5
#define FIELD_CMU_REG10_ATO_SEL_RD(src)	((FIELD_CMU_REG10_ATO_SEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG10_ATO_SEL_SHIFT_MASK)
#define FIELD_CMU_REG10_ATO_SEL_WR(dst)	(FIELD_CMU_REG10_ATO_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG10_ATO_SEL_SHIFT_MASK))
#define FIELD_CMU_REG10_ATO_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG10_ATO_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG10_ATO_SEL_SHIFT_MASK) & FIELD_CMU_REG10_ATO_SEL_MASK))

#define FIELD_CMU_REG10_PLL_AMUX_SEL_LSB		2
#define FIELD_CMU_REG10_PLL_AMUX_SEL_MSB		4
#define FIELD_CMU_REG10_PLL_AMUX_SEL_WIDTH		3
#define FIELD_CMU_REG10_PLL_AMUX_SEL_MASK		0x0000001c
#define FIELD_CMU_REG10_PLL_AMUX_SEL_SHIFT_MASK		0x2
#define FIELD_CMU_REG10_PLL_AMUX_SEL_RD(src)	((FIELD_CMU_REG10_PLL_AMUX_SEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG10_PLL_AMUX_SEL_SHIFT_MASK)
#define FIELD_CMU_REG10_PLL_AMUX_SEL_WR(dst)	(FIELD_CMU_REG10_PLL_AMUX_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG10_PLL_AMUX_SEL_SHIFT_MASK))
#define FIELD_CMU_REG10_PLL_AMUX_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG10_PLL_AMUX_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG10_PLL_AMUX_SEL_SHIFT_MASK) & FIELD_CMU_REG10_PLL_AMUX_SEL_MASK))

#define FIELD_CMU_REG10_PLL_AMUX_EN_LSB		1
#define FIELD_CMU_REG10_PLL_AMUX_EN_MSB		1
#define FIELD_CMU_REG10_PLL_AMUX_EN_WIDTH		1
#define FIELD_CMU_REG10_PLL_AMUX_EN_MASK		0x00000002
#define FIELD_CMU_REG10_PLL_AMUX_EN_SHIFT_MASK		0x1
#define FIELD_CMU_REG10_PLL_AMUX_EN_RD(src)	((FIELD_CMU_REG10_PLL_AMUX_EN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG10_PLL_AMUX_EN_SHIFT_MASK)
#define FIELD_CMU_REG10_PLL_AMUX_EN_WR(dst)	(FIELD_CMU_REG10_PLL_AMUX_EN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG10_PLL_AMUX_EN_SHIFT_MASK))
#define FIELD_CMU_REG10_PLL_AMUX_EN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG10_PLL_AMUX_EN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG10_PLL_AMUX_EN_SHIFT_MASK) & FIELD_CMU_REG10_PLL_AMUX_EN_MASK))

#define FIELD_CMU_REG10_VREG_REFSEL_LSB		0
#define FIELD_CMU_REG10_VREG_REFSEL_MSB		0
#define FIELD_CMU_REG10_VREG_REFSEL_WIDTH		1
#define FIELD_CMU_REG10_VREG_REFSEL_MASK		0x00000001
#define FIELD_CMU_REG10_VREG_REFSEL_SHIFT_MASK		0x0
#define FIELD_CMU_REG10_VREG_REFSEL_RD(src)	((FIELD_CMU_REG10_VREG_REFSEL_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG10_VREG_REFSEL_WR(dst)	(FIELD_CMU_REG10_VREG_REFSEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG10_VREG_REFSEL_SHIFT_MASK))
#define FIELD_CMU_REG10_VREG_REFSEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG10_VREG_REFSEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG10_VREG_REFSEL_SHIFT_MASK) & FIELD_CMU_REG10_VREG_REFSEL_MASK))

#define RESERVE_BITS_CMU_REG10 0x00000000
#define SELF_CLEAR_BITS_CMU_REG10 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG10 0x00000000
#define READ_ONLY_BITS_CMU_REG10 0x00000000
/****** CMU_reg10 END *****/

/*****CMU_reg11 START *****/
#define FIELD_CMU_REG11_PLL_SPARE_OUT_LSB		8
#define FIELD_CMU_REG11_PLL_SPARE_OUT_MSB		15
#define FIELD_CMU_REG11_PLL_SPARE_OUT_WIDTH		8
#define FIELD_CMU_REG11_PLL_SPARE_OUT_MASK		0x0000ff00
#define FIELD_CMU_REG11_PLL_SPARE_OUT_SHIFT_MASK		0x8
#define FIELD_CMU_REG11_PLL_SPARE_OUT_RD(src)	((FIELD_CMU_REG11_PLL_SPARE_OUT_MASK & (unsigned int)(src)) >> FIELD_CMU_REG11_PLL_SPARE_OUT_SHIFT_MASK)
#define FIELD_CMU_REG11_PLL_SPARE_OUT_WR(dst)	(FIELD_CMU_REG11_PLL_SPARE_OUT_MASK & ((unsigned int)(dst) << FIELD_CMU_REG11_PLL_SPARE_OUT_SHIFT_MASK))
#define FIELD_CMU_REG11_PLL_SPARE_OUT_SET(dst, src)	(((dst) & ~FIELD_CMU_REG11_PLL_SPARE_OUT_MASK) | (((unsigned int)(src) << FIELD_CMU_REG11_PLL_SPARE_OUT_SHIFT_MASK) & FIELD_CMU_REG11_PLL_SPARE_OUT_MASK))

#define FIELD_CMU_REG11_RESERVED_7_LSB		0
#define FIELD_CMU_REG11_RESERVED_7_MSB		7
#define FIELD_CMU_REG11_RESERVED_7_WIDTH		8
#define FIELD_CMU_REG11_RESERVED_7_MASK		0x000000ff
#define FIELD_CMU_REG11_RESERVED_7_SHIFT_MASK		0x0
#define FIELD_CMU_REG11_RESERVED_7_RD(src)	((FIELD_CMU_REG11_RESERVED_7_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG11_RESERVED_7_WR(dst)	(FIELD_CMU_REG11_RESERVED_7_MASK & ((unsigned int)(dst) << FIELD_CMU_REG11_RESERVED_7_SHIFT_MASK))
#define FIELD_CMU_REG11_RESERVED_7_SET(dst, src)	(((dst) & ~FIELD_CMU_REG11_RESERVED_7_MASK) | (((unsigned int)(src) << FIELD_CMU_REG11_RESERVED_7_SHIFT_MASK) & FIELD_CMU_REG11_RESERVED_7_MASK))

#define RESERVE_BITS_CMU_REG11 0x000000ff
#define SELF_CLEAR_BITS_CMU_REG11 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG11 0x00000000
#define READ_ONLY_BITS_CMU_REG11 0x0000ffff
/****** CMU_reg11 END *****/

/*****CMU_reg12 START *****/
#define FIELD_CMU_REG12_PLL_SPARE_IN_LSB		8
#define FIELD_CMU_REG12_PLL_SPARE_IN_MSB		15
#define FIELD_CMU_REG12_PLL_SPARE_IN_WIDTH		8
#define FIELD_CMU_REG12_PLL_SPARE_IN_MASK		0x0000ff00
#define FIELD_CMU_REG12_PLL_SPARE_IN_SHIFT_MASK		0x8
#define FIELD_CMU_REG12_PLL_SPARE_IN_RD(src)	((FIELD_CMU_REG12_PLL_SPARE_IN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG12_PLL_SPARE_IN_SHIFT_MASK)
#define FIELD_CMU_REG12_PLL_SPARE_IN_WR(dst)	(FIELD_CMU_REG12_PLL_SPARE_IN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG12_PLL_SPARE_IN_SHIFT_MASK))
#define FIELD_CMU_REG12_PLL_SPARE_IN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG12_PLL_SPARE_IN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG12_PLL_SPARE_IN_SHIFT_MASK) & FIELD_CMU_REG12_PLL_SPARE_IN_MASK))

#define FIELD_CMU_REG12_STATE_DELAY9_LSB		4
#define FIELD_CMU_REG12_STATE_DELAY9_MSB		7
#define FIELD_CMU_REG12_STATE_DELAY9_WIDTH		4
#define FIELD_CMU_REG12_STATE_DELAY9_MASK		0x000000f0
#define FIELD_CMU_REG12_STATE_DELAY9_SHIFT_MASK		0x4
#define FIELD_CMU_REG12_STATE_DELAY9_RD(src)	((FIELD_CMU_REG12_STATE_DELAY9_MASK & (unsigned int)(src)) >> FIELD_CMU_REG12_STATE_DELAY9_SHIFT_MASK)
#define FIELD_CMU_REG12_STATE_DELAY9_WR(dst)	(FIELD_CMU_REG12_STATE_DELAY9_MASK & ((unsigned int)(dst) << FIELD_CMU_REG12_STATE_DELAY9_SHIFT_MASK))
#define FIELD_CMU_REG12_STATE_DELAY9_SET(dst, src)	(((dst) & ~FIELD_CMU_REG12_STATE_DELAY9_MASK) | (((unsigned int)(src) << FIELD_CMU_REG12_STATE_DELAY9_SHIFT_MASK) & FIELD_CMU_REG12_STATE_DELAY9_MASK))

#define FIELD_CMU_REG12_RESERVED_3_LSB		0
#define FIELD_CMU_REG12_RESERVED_3_MSB		3
#define FIELD_CMU_REG12_RESERVED_3_WIDTH		4
#define FIELD_CMU_REG12_RESERVED_3_MASK		0x0000000f
#define FIELD_CMU_REG12_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CMU_REG12_RESERVED_3_RD(src)	((FIELD_CMU_REG12_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG12_RESERVED_3_WR(dst)	(FIELD_CMU_REG12_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG12_RESERVED_3_SHIFT_MASK))
#define FIELD_CMU_REG12_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG12_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG12_RESERVED_3_SHIFT_MASK) & FIELD_CMU_REG12_RESERVED_3_MASK))

#define RESERVE_BITS_CMU_REG12 0x0000000f
#define SELF_CLEAR_BITS_CMU_REG12 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG12 0x00000000
#define READ_ONLY_BITS_CMU_REG12 0x00000000
/****** CMU_reg12 END *****/

/*****CMU_reg13 START *****/
#define FIELD_CMU_REG13_STATE_DELAY1_LSB		12
#define FIELD_CMU_REG13_STATE_DELAY1_MSB		15
#define FIELD_CMU_REG13_STATE_DELAY1_WIDTH		4
#define FIELD_CMU_REG13_STATE_DELAY1_MASK		0x0000f000
#define FIELD_CMU_REG13_STATE_DELAY1_SHIFT_MASK		0xc
#define FIELD_CMU_REG13_STATE_DELAY1_RD(src)	((FIELD_CMU_REG13_STATE_DELAY1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG13_STATE_DELAY1_SHIFT_MASK)
#define FIELD_CMU_REG13_STATE_DELAY1_WR(dst)	(FIELD_CMU_REG13_STATE_DELAY1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG13_STATE_DELAY1_SHIFT_MASK))
#define FIELD_CMU_REG13_STATE_DELAY1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG13_STATE_DELAY1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG13_STATE_DELAY1_SHIFT_MASK) & FIELD_CMU_REG13_STATE_DELAY1_MASK))

#define FIELD_CMU_REG13_STATE_DELAY2_LSB		8
#define FIELD_CMU_REG13_STATE_DELAY2_MSB		11
#define FIELD_CMU_REG13_STATE_DELAY2_WIDTH		4
#define FIELD_CMU_REG13_STATE_DELAY2_MASK		0x00000f00
#define FIELD_CMU_REG13_STATE_DELAY2_SHIFT_MASK		0x8
#define FIELD_CMU_REG13_STATE_DELAY2_RD(src)	((FIELD_CMU_REG13_STATE_DELAY2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG13_STATE_DELAY2_SHIFT_MASK)
#define FIELD_CMU_REG13_STATE_DELAY2_WR(dst)	(FIELD_CMU_REG13_STATE_DELAY2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG13_STATE_DELAY2_SHIFT_MASK))
#define FIELD_CMU_REG13_STATE_DELAY2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG13_STATE_DELAY2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG13_STATE_DELAY2_SHIFT_MASK) & FIELD_CMU_REG13_STATE_DELAY2_MASK))

#define FIELD_CMU_REG13_STATE_DELAY3_LSB		4
#define FIELD_CMU_REG13_STATE_DELAY3_MSB		7
#define FIELD_CMU_REG13_STATE_DELAY3_WIDTH		4
#define FIELD_CMU_REG13_STATE_DELAY3_MASK		0x000000f0
#define FIELD_CMU_REG13_STATE_DELAY3_SHIFT_MASK		0x4
#define FIELD_CMU_REG13_STATE_DELAY3_RD(src)	((FIELD_CMU_REG13_STATE_DELAY3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG13_STATE_DELAY3_SHIFT_MASK)
#define FIELD_CMU_REG13_STATE_DELAY3_WR(dst)	(FIELD_CMU_REG13_STATE_DELAY3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG13_STATE_DELAY3_SHIFT_MASK))
#define FIELD_CMU_REG13_STATE_DELAY3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG13_STATE_DELAY3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG13_STATE_DELAY3_SHIFT_MASK) & FIELD_CMU_REG13_STATE_DELAY3_MASK))

#define FIELD_CMU_REG13_STATE_DELAY4_LSB		0
#define FIELD_CMU_REG13_STATE_DELAY4_MSB		3
#define FIELD_CMU_REG13_STATE_DELAY4_WIDTH		4
#define FIELD_CMU_REG13_STATE_DELAY4_MASK		0x0000000f
#define FIELD_CMU_REG13_STATE_DELAY4_SHIFT_MASK		0x0
#define FIELD_CMU_REG13_STATE_DELAY4_RD(src)	((FIELD_CMU_REG13_STATE_DELAY4_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG13_STATE_DELAY4_WR(dst)	(FIELD_CMU_REG13_STATE_DELAY4_MASK & ((unsigned int)(dst) << FIELD_CMU_REG13_STATE_DELAY4_SHIFT_MASK))
#define FIELD_CMU_REG13_STATE_DELAY4_SET(dst, src)	(((dst) & ~FIELD_CMU_REG13_STATE_DELAY4_MASK) | (((unsigned int)(src) << FIELD_CMU_REG13_STATE_DELAY4_SHIFT_MASK) & FIELD_CMU_REG13_STATE_DELAY4_MASK))

#define RESERVE_BITS_CMU_REG13 0x00000000
#define SELF_CLEAR_BITS_CMU_REG13 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG13 0x00000000
#define READ_ONLY_BITS_CMU_REG13 0x00000000
/****** CMU_reg13 END *****/

/*****CMU_reg14 START *****/
#define FIELD_CMU_REG14_STATE_DELAY5_LSB		12
#define FIELD_CMU_REG14_STATE_DELAY5_MSB		15
#define FIELD_CMU_REG14_STATE_DELAY5_WIDTH		4
#define FIELD_CMU_REG14_STATE_DELAY5_MASK		0x0000f000
#define FIELD_CMU_REG14_STATE_DELAY5_SHIFT_MASK		0xc
#define FIELD_CMU_REG14_STATE_DELAY5_RD(src)	((FIELD_CMU_REG14_STATE_DELAY5_MASK & (unsigned int)(src)) >> FIELD_CMU_REG14_STATE_DELAY5_SHIFT_MASK)
#define FIELD_CMU_REG14_STATE_DELAY5_WR(dst)	(FIELD_CMU_REG14_STATE_DELAY5_MASK & ((unsigned int)(dst) << FIELD_CMU_REG14_STATE_DELAY5_SHIFT_MASK))
#define FIELD_CMU_REG14_STATE_DELAY5_SET(dst, src)	(((dst) & ~FIELD_CMU_REG14_STATE_DELAY5_MASK) | (((unsigned int)(src) << FIELD_CMU_REG14_STATE_DELAY5_SHIFT_MASK) & FIELD_CMU_REG14_STATE_DELAY5_MASK))

#define FIELD_CMU_REG14_STATE_DELAY6_LSB		8
#define FIELD_CMU_REG14_STATE_DELAY6_MSB		11
#define FIELD_CMU_REG14_STATE_DELAY6_WIDTH		4
#define FIELD_CMU_REG14_STATE_DELAY6_MASK		0x00000f00
#define FIELD_CMU_REG14_STATE_DELAY6_SHIFT_MASK		0x8
#define FIELD_CMU_REG14_STATE_DELAY6_RD(src)	((FIELD_CMU_REG14_STATE_DELAY6_MASK & (unsigned int)(src)) >> FIELD_CMU_REG14_STATE_DELAY6_SHIFT_MASK)
#define FIELD_CMU_REG14_STATE_DELAY6_WR(dst)	(FIELD_CMU_REG14_STATE_DELAY6_MASK & ((unsigned int)(dst) << FIELD_CMU_REG14_STATE_DELAY6_SHIFT_MASK))
#define FIELD_CMU_REG14_STATE_DELAY6_SET(dst, src)	(((dst) & ~FIELD_CMU_REG14_STATE_DELAY6_MASK) | (((unsigned int)(src) << FIELD_CMU_REG14_STATE_DELAY6_SHIFT_MASK) & FIELD_CMU_REG14_STATE_DELAY6_MASK))

#define FIELD_CMU_REG14_STATE_DELAY7_LSB		4
#define FIELD_CMU_REG14_STATE_DELAY7_MSB		7
#define FIELD_CMU_REG14_STATE_DELAY7_WIDTH		4
#define FIELD_CMU_REG14_STATE_DELAY7_MASK		0x000000f0
#define FIELD_CMU_REG14_STATE_DELAY7_SHIFT_MASK		0x4
#define FIELD_CMU_REG14_STATE_DELAY7_RD(src)	((FIELD_CMU_REG14_STATE_DELAY7_MASK & (unsigned int)(src)) >> FIELD_CMU_REG14_STATE_DELAY7_SHIFT_MASK)
#define FIELD_CMU_REG14_STATE_DELAY7_WR(dst)	(FIELD_CMU_REG14_STATE_DELAY7_MASK & ((unsigned int)(dst) << FIELD_CMU_REG14_STATE_DELAY7_SHIFT_MASK))
#define FIELD_CMU_REG14_STATE_DELAY7_SET(dst, src)	(((dst) & ~FIELD_CMU_REG14_STATE_DELAY7_MASK) | (((unsigned int)(src) << FIELD_CMU_REG14_STATE_DELAY7_SHIFT_MASK) & FIELD_CMU_REG14_STATE_DELAY7_MASK))

#define FIELD_CMU_REG14_STATE_DELAY8_LSB		0
#define FIELD_CMU_REG14_STATE_DELAY8_MSB		3
#define FIELD_CMU_REG14_STATE_DELAY8_WIDTH		4
#define FIELD_CMU_REG14_STATE_DELAY8_MASK		0x0000000f
#define FIELD_CMU_REG14_STATE_DELAY8_SHIFT_MASK		0x0
#define FIELD_CMU_REG14_STATE_DELAY8_RD(src)	((FIELD_CMU_REG14_STATE_DELAY8_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG14_STATE_DELAY8_WR(dst)	(FIELD_CMU_REG14_STATE_DELAY8_MASK & ((unsigned int)(dst) << FIELD_CMU_REG14_STATE_DELAY8_SHIFT_MASK))
#define FIELD_CMU_REG14_STATE_DELAY8_SET(dst, src)	(((dst) & ~FIELD_CMU_REG14_STATE_DELAY8_MASK) | (((unsigned int)(src) << FIELD_CMU_REG14_STATE_DELAY8_SHIFT_MASK) & FIELD_CMU_REG14_STATE_DELAY8_MASK))

#define RESERVE_BITS_CMU_REG14 0x00000000
#define SELF_CLEAR_BITS_CMU_REG14 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG14 0x00000000
#define READ_ONLY_BITS_CMU_REG14 0x00000000
/****** CMU_reg14 END *****/

/*****CMU_reg15 START *****/
#define FIELD_CMU_REG15_TX_READY_LSB		8
#define FIELD_CMU_REG15_TX_READY_MSB		15
#define FIELD_CMU_REG15_TX_READY_WIDTH		8
#define FIELD_CMU_REG15_TX_READY_MASK		0x0000ff00
#define FIELD_CMU_REG15_TX_READY_SHIFT_MASK		0x8
#define FIELD_CMU_REG15_TX_READY_RD(src)	((FIELD_CMU_REG15_TX_READY_MASK & (unsigned int)(src)) >> FIELD_CMU_REG15_TX_READY_SHIFT_MASK)
#define FIELD_CMU_REG15_TX_READY_WR(dst)	(FIELD_CMU_REG15_TX_READY_MASK & ((unsigned int)(dst) << FIELD_CMU_REG15_TX_READY_SHIFT_MASK))
#define FIELD_CMU_REG15_TX_READY_SET(dst, src)	(((dst) & ~FIELD_CMU_REG15_TX_READY_MASK) | (((unsigned int)(src) << FIELD_CMU_REG15_TX_READY_SHIFT_MASK) & FIELD_CMU_REG15_TX_READY_MASK))

#define FIELD_CMU_REG15_RX_READY_LSB		0
#define FIELD_CMU_REG15_RX_READY_MSB		7
#define FIELD_CMU_REG15_RX_READY_WIDTH		8
#define FIELD_CMU_REG15_RX_READY_MASK		0x000000ff
#define FIELD_CMU_REG15_RX_READY_SHIFT_MASK		0x0
#define FIELD_CMU_REG15_RX_READY_RD(src)	((FIELD_CMU_REG15_RX_READY_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG15_RX_READY_WR(dst)	(FIELD_CMU_REG15_RX_READY_MASK & ((unsigned int)(dst) << FIELD_CMU_REG15_RX_READY_SHIFT_MASK))
#define FIELD_CMU_REG15_RX_READY_SET(dst, src)	(((dst) & ~FIELD_CMU_REG15_RX_READY_MASK) | (((unsigned int)(src) << FIELD_CMU_REG15_RX_READY_SHIFT_MASK) & FIELD_CMU_REG15_RX_READY_MASK))

#define RESERVE_BITS_CMU_REG15 0x00000000
#define SELF_CLEAR_BITS_CMU_REG15 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG15 0x00000000
#define READ_ONLY_BITS_CMU_REG15 0x0000ffff
/****** CMU_reg15 END *****/

/*****CMU_reg16 START *****/
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_LSB		15
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_MSB		15
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_WIDTH		1
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_MASK		0x00008000
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_SHIFT_MASK		0xf
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_RD(src)	((FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_SHIFT_MASK)
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_WR(dst)	(FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_SHIFT_MASK))
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_SHIFT_MASK) & FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH0_MASK))

#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_LSB		14
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_MSB		14
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_WIDTH		1
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_MASK		0x00004000
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_SHIFT_MASK		0xe
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_RD(src)	((FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_SHIFT_MASK)
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_WR(dst)	(FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_SHIFT_MASK))
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_SHIFT_MASK) & FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH0_MASK))

#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_LSB		13
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_MSB		13
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_WIDTH		1
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_MASK		0x00002000
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_SHIFT_MASK		0xd
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_RD(src)	((FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_SHIFT_MASK)
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_WR(dst)	(FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_SHIFT_MASK))
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_SHIFT_MASK) & FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH1_MASK))

#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_LSB		12
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_MSB		12
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_WIDTH		1
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_MASK		0x00001000
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_SHIFT_MASK		0xc
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_RD(src)	((FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_SHIFT_MASK)
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_WR(dst)	(FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_SHIFT_MASK))
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_SHIFT_MASK) & FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH1_MASK))

#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_LSB		11
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_MSB		11
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_WIDTH		1
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_MASK		0x00000800
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_SHIFT_MASK		0xb
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_RD(src)	((FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_SHIFT_MASK)
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_WR(dst)	(FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_SHIFT_MASK))
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_SHIFT_MASK) & FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH2_MASK))

#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_LSB		10
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_MSB		10
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_WIDTH		1
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_MASK		0x00000400
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_SHIFT_MASK		0xa
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_RD(src)	((FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_SHIFT_MASK)
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_WR(dst)	(FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_SHIFT_MASK))
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_SHIFT_MASK) & FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH2_MASK))

#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_LSB		9
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_MSB		9
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_WIDTH		1
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_MASK		0x00000200
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_SHIFT_MASK		0x9
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_RD(src)	((FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_SHIFT_MASK)
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_WR(dst)	(FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_SHIFT_MASK))
#define FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_SHIFT_MASK) & FIELD_CMU_REG16_TX_RATE_CHANGE_ENA_CH3_MASK))

#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_LSB		8
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_MSB		8
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_WIDTH		1
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_MASK		0x00000100
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_SHIFT_MASK		0x8
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_RD(src)	((FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_SHIFT_MASK)
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_WR(dst)	(FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_SHIFT_MASK))
#define FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_SHIFT_MASK) & FIELD_CMU_REG16_RX_RATE_CHANGE_ENA_CH3_MASK))

#define FIELD_CMU_REG16_STATE_MC_BYPASS_LSB		7
#define FIELD_CMU_REG16_STATE_MC_BYPASS_MSB		7
#define FIELD_CMU_REG16_STATE_MC_BYPASS_WIDTH		1
#define FIELD_CMU_REG16_STATE_MC_BYPASS_MASK		0x00000080
#define FIELD_CMU_REG16_STATE_MC_BYPASS_SHIFT_MASK		0x7
#define FIELD_CMU_REG16_STATE_MC_BYPASS_RD(src)	((FIELD_CMU_REG16_STATE_MC_BYPASS_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_STATE_MC_BYPASS_SHIFT_MASK)
#define FIELD_CMU_REG16_STATE_MC_BYPASS_WR(dst)	(FIELD_CMU_REG16_STATE_MC_BYPASS_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_STATE_MC_BYPASS_SHIFT_MASK))
#define FIELD_CMU_REG16_STATE_MC_BYPASS_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_STATE_MC_BYPASS_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_STATE_MC_BYPASS_SHIFT_MASK) & FIELD_CMU_REG16_STATE_MC_BYPASS_MASK))

#define FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_LSB		6
#define FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_MSB		6
#define FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_WIDTH		1
#define FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_MASK		0x00000040
#define FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_SHIFT_MASK		0x6
#define FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_RD(src)	((FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_SHIFT_MASK)
#define FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_WR(dst)	(FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_SHIFT_MASK))
#define FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_SHIFT_MASK) & FIELD_CMU_REG16_CALIBRATION_DONE_OVERRIDE_MASK))

#define FIELD_CMU_REG16_BYPASS_PLL_LOCK_LSB		5
#define FIELD_CMU_REG16_BYPASS_PLL_LOCK_MSB		5
#define FIELD_CMU_REG16_BYPASS_PLL_LOCK_WIDTH		1
#define FIELD_CMU_REG16_BYPASS_PLL_LOCK_MASK		0x00000020
#define FIELD_CMU_REG16_BYPASS_PLL_LOCK_SHIFT_MASK		0x5
#define FIELD_CMU_REG16_BYPASS_PLL_LOCK_RD(src)	((FIELD_CMU_REG16_BYPASS_PLL_LOCK_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_BYPASS_PLL_LOCK_SHIFT_MASK)
#define FIELD_CMU_REG16_BYPASS_PLL_LOCK_WR(dst)	(FIELD_CMU_REG16_BYPASS_PLL_LOCK_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_BYPASS_PLL_LOCK_SHIFT_MASK))
#define FIELD_CMU_REG16_BYPASS_PLL_LOCK_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_BYPASS_PLL_LOCK_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_BYPASS_PLL_LOCK_SHIFT_MASK) & FIELD_CMU_REG16_BYPASS_PLL_LOCK_MASK))

#define FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_LSB		2
#define FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_MSB		4
#define FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_WIDTH		3
#define FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_MASK		0x0000001c
#define FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_SHIFT_MASK		0x2
#define FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_RD(src)	((FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_SHIFT_MASK)
#define FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_WR(dst)	(FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_SHIFT_MASK))
#define FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_SHIFT_MASK) & FIELD_CMU_REG16_VCOCAL_WAIT_BTW_CODE_MASK))

#define FIELD_CMU_REG16_PVT_UP_MAN_ENA_LSB		1
#define FIELD_CMU_REG16_PVT_UP_MAN_ENA_MSB		1
#define FIELD_CMU_REG16_PVT_UP_MAN_ENA_WIDTH		1
#define FIELD_CMU_REG16_PVT_UP_MAN_ENA_MASK		0x00000002
#define FIELD_CMU_REG16_PVT_UP_MAN_ENA_SHIFT_MASK		0x1
#define FIELD_CMU_REG16_PVT_UP_MAN_ENA_RD(src)	((FIELD_CMU_REG16_PVT_UP_MAN_ENA_MASK & (unsigned int)(src)) >> FIELD_CMU_REG16_PVT_UP_MAN_ENA_SHIFT_MASK)
#define FIELD_CMU_REG16_PVT_UP_MAN_ENA_WR(dst)	(FIELD_CMU_REG16_PVT_UP_MAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_PVT_UP_MAN_ENA_SHIFT_MASK))
#define FIELD_CMU_REG16_PVT_UP_MAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_PVT_UP_MAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_PVT_UP_MAN_ENA_SHIFT_MASK) & FIELD_CMU_REG16_PVT_UP_MAN_ENA_MASK))

#define FIELD_CMU_REG16_PVT_DN_MAN_ENA_LSB		0
#define FIELD_CMU_REG16_PVT_DN_MAN_ENA_MSB		0
#define FIELD_CMU_REG16_PVT_DN_MAN_ENA_WIDTH		1
#define FIELD_CMU_REG16_PVT_DN_MAN_ENA_MASK		0x00000001
#define FIELD_CMU_REG16_PVT_DN_MAN_ENA_SHIFT_MASK		0x0
#define FIELD_CMU_REG16_PVT_DN_MAN_ENA_RD(src)	((FIELD_CMU_REG16_PVT_DN_MAN_ENA_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG16_PVT_DN_MAN_ENA_WR(dst)	(FIELD_CMU_REG16_PVT_DN_MAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CMU_REG16_PVT_DN_MAN_ENA_SHIFT_MASK))
#define FIELD_CMU_REG16_PVT_DN_MAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CMU_REG16_PVT_DN_MAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CMU_REG16_PVT_DN_MAN_ENA_SHIFT_MASK) & FIELD_CMU_REG16_PVT_DN_MAN_ENA_MASK))

#define RESERVE_BITS_CMU_REG16 0x00000000
#define SELF_CLEAR_BITS_CMU_REG16 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG16 0x00000000
#define READ_ONLY_BITS_CMU_REG16 0x00000000
/****** CMU_reg16 END *****/

/*****CMU_reg17 START *****/
#define FIELD_CMU_REG17_PVT_TERM_MAN_ENA_LSB		15
#define FIELD_CMU_REG17_PVT_TERM_MAN_ENA_MSB		15
#define FIELD_CMU_REG17_PVT_TERM_MAN_ENA_WIDTH		1
#define FIELD_CMU_REG17_PVT_TERM_MAN_ENA_MASK		0x00008000
#define FIELD_CMU_REG17_PVT_TERM_MAN_ENA_SHIFT_MASK		0xf
#define FIELD_CMU_REG17_PVT_TERM_MAN_ENA_RD(src)	((FIELD_CMU_REG17_PVT_TERM_MAN_ENA_MASK & (unsigned int)(src)) >> FIELD_CMU_REG17_PVT_TERM_MAN_ENA_SHIFT_MASK)
#define FIELD_CMU_REG17_PVT_TERM_MAN_ENA_WR(dst)	(FIELD_CMU_REG17_PVT_TERM_MAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CMU_REG17_PVT_TERM_MAN_ENA_SHIFT_MASK))
#define FIELD_CMU_REG17_PVT_TERM_MAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CMU_REG17_PVT_TERM_MAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CMU_REG17_PVT_TERM_MAN_ENA_SHIFT_MASK) & FIELD_CMU_REG17_PVT_TERM_MAN_ENA_MASK))

#define FIELD_CMU_REG17_PVT_CODE_R2A_LSB		8
#define FIELD_CMU_REG17_PVT_CODE_R2A_MSB		14
#define FIELD_CMU_REG17_PVT_CODE_R2A_WIDTH		7
#define FIELD_CMU_REG17_PVT_CODE_R2A_MASK		0x00007f00
#define FIELD_CMU_REG17_PVT_CODE_R2A_SHIFT_MASK		0x8
#define FIELD_CMU_REG17_PVT_CODE_R2A_RD(src)	((FIELD_CMU_REG17_PVT_CODE_R2A_MASK & (unsigned int)(src)) >> FIELD_CMU_REG17_PVT_CODE_R2A_SHIFT_MASK)
#define FIELD_CMU_REG17_PVT_CODE_R2A_WR(dst)	(FIELD_CMU_REG17_PVT_CODE_R2A_MASK & ((unsigned int)(dst) << FIELD_CMU_REG17_PVT_CODE_R2A_SHIFT_MASK))
#define FIELD_CMU_REG17_PVT_CODE_R2A_SET(dst, src)	(((dst) & ~FIELD_CMU_REG17_PVT_CODE_R2A_MASK) | (((unsigned int)(src) << FIELD_CMU_REG17_PVT_CODE_R2A_SHIFT_MASK) & FIELD_CMU_REG17_PVT_CODE_R2A_MASK))

#define FIELD_CMU_REG17_RESERVED_7_LSB		5
#define FIELD_CMU_REG17_RESERVED_7_MSB		7
#define FIELD_CMU_REG17_RESERVED_7_WIDTH		3
#define FIELD_CMU_REG17_RESERVED_7_MASK		0x000000e0
#define FIELD_CMU_REG17_RESERVED_7_SHIFT_MASK		0x5
#define FIELD_CMU_REG17_RESERVED_7_RD(src)	((FIELD_CMU_REG17_RESERVED_7_MASK & (unsigned int)(src)) >> FIELD_CMU_REG17_RESERVED_7_SHIFT_MASK)
#define FIELD_CMU_REG17_RESERVED_7_WR(dst)	(FIELD_CMU_REG17_RESERVED_7_MASK & ((unsigned int)(dst) << FIELD_CMU_REG17_RESERVED_7_SHIFT_MASK))
#define FIELD_CMU_REG17_RESERVED_7_SET(dst, src)	(((dst) & ~FIELD_CMU_REG17_RESERVED_7_MASK) | (((unsigned int)(src) << FIELD_CMU_REG17_RESERVED_7_SHIFT_MASK) & FIELD_CMU_REG17_RESERVED_7_MASK))

#define FIELD_CMU_REG17_TERM_INIT_LSB		0
#define FIELD_CMU_REG17_TERM_INIT_MSB		4
#define FIELD_CMU_REG17_TERM_INIT_WIDTH		5
#define FIELD_CMU_REG17_TERM_INIT_MASK		0x0000001f
#define FIELD_CMU_REG17_TERM_INIT_SHIFT_MASK		0x0
#define FIELD_CMU_REG17_TERM_INIT_RD(src)	((FIELD_CMU_REG17_TERM_INIT_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG17_TERM_INIT_WR(dst)	(FIELD_CMU_REG17_TERM_INIT_MASK & ((unsigned int)(dst) << FIELD_CMU_REG17_TERM_INIT_SHIFT_MASK))
#define FIELD_CMU_REG17_TERM_INIT_SET(dst, src)	(((dst) & ~FIELD_CMU_REG17_TERM_INIT_MASK) | (((unsigned int)(src) << FIELD_CMU_REG17_TERM_INIT_SHIFT_MASK) & FIELD_CMU_REG17_TERM_INIT_MASK))

#define RESERVE_BITS_CMU_REG17 0x000000e0
#define SELF_CLEAR_BITS_CMU_REG17 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG17 0x00000000
#define READ_ONLY_BITS_CMU_REG17 0x00000000
/****** CMU_reg17 END *****/

/*****CMU_reg18 START *****/
#define FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_LSB		12
#define FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_MSB		15
#define FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_WIDTH		4
#define FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_MASK		0x0000f000
#define FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_SHIFT_MASK		0xc
#define FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_RD(src)	((FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_SHIFT_MASK)
#define FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_WR(dst)	(FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_SHIFT_MASK))
#define FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_SHIFT_MASK) & FIELD_CMU_REG18_RST_SEQ_CURRENT_STATE_MASK))

#define FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_LSB		8
#define FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_MSB		11
#define FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_WIDTH		4
#define FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_MASK		0x00000f00
#define FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_SHIFT_MASK		0x8
#define FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_RD(src)	((FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_SHIFT_MASK)
#define FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_WR(dst)	(FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_SHIFT_MASK))
#define FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_SHIFT_MASK) & FIELD_CMU_REG18_VCO_CAL_CURRENT_STATE_MASK))

#define FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_LSB		4
#define FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_MSB		7
#define FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_WIDTH		4
#define FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_MASK		0x000000f0
#define FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_SHIFT_MASK		0x4
#define FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_RD(src)	((FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_SHIFT_MASK)
#define FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_WR(dst)	(FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_SHIFT_MASK))
#define FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_SHIFT_MASK) & FIELD_CMU_REG18_CMU_TERM_CURRENT_STATE_MASK))

#define FIELD_CMU_REG18_CHANNEL_SEL_LSB		0
#define FIELD_CMU_REG18_CHANNEL_SEL_MSB		3
#define FIELD_CMU_REG18_CHANNEL_SEL_WIDTH		4
#define FIELD_CMU_REG18_CHANNEL_SEL_MASK		0x0000000f
#define FIELD_CMU_REG18_CHANNEL_SEL_SHIFT_MASK		0x0
#define FIELD_CMU_REG18_CHANNEL_SEL_RD(src)	((FIELD_CMU_REG18_CHANNEL_SEL_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG18_CHANNEL_SEL_WR(dst)	(FIELD_CMU_REG18_CHANNEL_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG18_CHANNEL_SEL_SHIFT_MASK))
#define FIELD_CMU_REG18_CHANNEL_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG18_CHANNEL_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG18_CHANNEL_SEL_SHIFT_MASK) & FIELD_CMU_REG18_CHANNEL_SEL_MASK))

#define RESERVE_BITS_CMU_REG18 0x00000000
#define SELF_CLEAR_BITS_CMU_REG18 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG18 0x00000000
#define READ_ONLY_BITS_CMU_REG18 0x0000fff0
/****** CMU_reg18 END *****/

/*****CMU_reg19 START *****/
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_LSB		10
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_MSB		15
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_WIDTH		6
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_MASK		0x0000fc00
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_SHIFT_MASK		0xa
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_RD(src)	((FIELD_CMU_REG19_PLL_VCOMOMSEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG19_PLL_VCOMOMSEL_SHIFT_MASK)
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_WR(dst)	(FIELD_CMU_REG19_PLL_VCOMOMSEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG19_PLL_VCOMOMSEL_SHIFT_MASK))
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG19_PLL_VCOMOMSEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG19_PLL_VCOMOMSEL_SHIFT_MASK) & FIELD_CMU_REG19_PLL_VCOMOMSEL_MASK))

#define FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_LSB		4
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_MSB		9
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_WIDTH		6
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_MASK		0x000003f0
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_SHIFT_MASK		0x4
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_RD(src)	((FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_SHIFT_MASK)
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_WR(dst)	(FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_SHIFT_MASK))
#define FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_SHIFT_MASK) & FIELD_CMU_REG19_PLL_VCOMOMSEL_PCIE3_MASK))

#define FIELD_CMU_REG19_RESERVED_3_LSB		0
#define FIELD_CMU_REG19_RESERVED_3_MSB		3
#define FIELD_CMU_REG19_RESERVED_3_WIDTH		4
#define FIELD_CMU_REG19_RESERVED_3_MASK		0x0000000f
#define FIELD_CMU_REG19_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CMU_REG19_RESERVED_3_RD(src)	((FIELD_CMU_REG19_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG19_RESERVED_3_WR(dst)	(FIELD_CMU_REG19_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG19_RESERVED_3_SHIFT_MASK))
#define FIELD_CMU_REG19_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG19_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG19_RESERVED_3_SHIFT_MASK) & FIELD_CMU_REG19_RESERVED_3_MASK))

#define RESERVE_BITS_CMU_REG19 0x0000000f
#define SELF_CLEAR_BITS_CMU_REG19 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG19 0x00000000
#define READ_ONLY_BITS_CMU_REG19 0x0000ffff
/****** CMU_reg19 END *****/

/*****CMU_reg20 START *****/
#define FIELD_CMU_REG20_DRVUP_ERROR_FAIL_LSB		8
#define FIELD_CMU_REG20_DRVUP_ERROR_FAIL_MSB		15
#define FIELD_CMU_REG20_DRVUP_ERROR_FAIL_WIDTH		8
#define FIELD_CMU_REG20_DRVUP_ERROR_FAIL_MASK		0x0000ff00
#define FIELD_CMU_REG20_DRVUP_ERROR_FAIL_SHIFT_MASK		0x8
#define FIELD_CMU_REG20_DRVUP_ERROR_FAIL_RD(src)	((FIELD_CMU_REG20_DRVUP_ERROR_FAIL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG20_DRVUP_ERROR_FAIL_SHIFT_MASK)
#define FIELD_CMU_REG20_DRVUP_ERROR_FAIL_WR(dst)	(FIELD_CMU_REG20_DRVUP_ERROR_FAIL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG20_DRVUP_ERROR_FAIL_SHIFT_MASK))
#define FIELD_CMU_REG20_DRVUP_ERROR_FAIL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG20_DRVUP_ERROR_FAIL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG20_DRVUP_ERROR_FAIL_SHIFT_MASK) & FIELD_CMU_REG20_DRVUP_ERROR_FAIL_MASK))

#define FIELD_CMU_REG20_DRVDN_ERROR_FAIL_LSB		0
#define FIELD_CMU_REG20_DRVDN_ERROR_FAIL_MSB		7
#define FIELD_CMU_REG20_DRVDN_ERROR_FAIL_WIDTH		8
#define FIELD_CMU_REG20_DRVDN_ERROR_FAIL_MASK		0x000000ff
#define FIELD_CMU_REG20_DRVDN_ERROR_FAIL_SHIFT_MASK		0x0
#define FIELD_CMU_REG20_DRVDN_ERROR_FAIL_RD(src)	((FIELD_CMU_REG20_DRVDN_ERROR_FAIL_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG20_DRVDN_ERROR_FAIL_WR(dst)	(FIELD_CMU_REG20_DRVDN_ERROR_FAIL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG20_DRVDN_ERROR_FAIL_SHIFT_MASK))
#define FIELD_CMU_REG20_DRVDN_ERROR_FAIL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG20_DRVDN_ERROR_FAIL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG20_DRVDN_ERROR_FAIL_SHIFT_MASK) & FIELD_CMU_REG20_DRVDN_ERROR_FAIL_MASK))

#define RESERVE_BITS_CMU_REG20 0x00000000
#define SELF_CLEAR_BITS_CMU_REG20 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG20 0x00000000
#define READ_ONLY_BITS_CMU_REG20 0x0000ffff
/****** CMU_reg20 END *****/

/*****CMU_reg21 START *****/
#define FIELD_CMU_REG21_TERM_ERROR_FAIL_LSB		8
#define FIELD_CMU_REG21_TERM_ERROR_FAIL_MSB		15
#define FIELD_CMU_REG21_TERM_ERROR_FAIL_WIDTH		8
#define FIELD_CMU_REG21_TERM_ERROR_FAIL_MASK		0x0000ff00
#define FIELD_CMU_REG21_TERM_ERROR_FAIL_SHIFT_MASK		0x8
#define FIELD_CMU_REG21_TERM_ERROR_FAIL_RD(src)	((FIELD_CMU_REG21_TERM_ERROR_FAIL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG21_TERM_ERROR_FAIL_SHIFT_MASK)
#define FIELD_CMU_REG21_TERM_ERROR_FAIL_WR(dst)	(FIELD_CMU_REG21_TERM_ERROR_FAIL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG21_TERM_ERROR_FAIL_SHIFT_MASK))
#define FIELD_CMU_REG21_TERM_ERROR_FAIL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG21_TERM_ERROR_FAIL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG21_TERM_ERROR_FAIL_SHIFT_MASK) & FIELD_CMU_REG21_TERM_ERROR_FAIL_MASK))

#define FIELD_CMU_REG21_TERM_CH0_LSB		3
#define FIELD_CMU_REG21_TERM_CH0_MSB		7
#define FIELD_CMU_REG21_TERM_CH0_WIDTH		5
#define FIELD_CMU_REG21_TERM_CH0_MASK		0x000000f8
#define FIELD_CMU_REG21_TERM_CH0_SHIFT_MASK		0x3
#define FIELD_CMU_REG21_TERM_CH0_RD(src)	((FIELD_CMU_REG21_TERM_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG21_TERM_CH0_SHIFT_MASK)
#define FIELD_CMU_REG21_TERM_CH0_WR(dst)	(FIELD_CMU_REG21_TERM_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG21_TERM_CH0_SHIFT_MASK))
#define FIELD_CMU_REG21_TERM_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG21_TERM_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG21_TERM_CH0_SHIFT_MASK) & FIELD_CMU_REG21_TERM_CH0_MASK))

#define FIELD_CMU_REG21_PVT_CAL_DONE_LSB		2
#define FIELD_CMU_REG21_PVT_CAL_DONE_MSB		2
#define FIELD_CMU_REG21_PVT_CAL_DONE_WIDTH		1
#define FIELD_CMU_REG21_PVT_CAL_DONE_MASK		0x00000004
#define FIELD_CMU_REG21_PVT_CAL_DONE_SHIFT_MASK		0x2
#define FIELD_CMU_REG21_PVT_CAL_DONE_RD(src)	((FIELD_CMU_REG21_PVT_CAL_DONE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG21_PVT_CAL_DONE_SHIFT_MASK)
#define FIELD_CMU_REG21_PVT_CAL_DONE_WR(dst)	(FIELD_CMU_REG21_PVT_CAL_DONE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG21_PVT_CAL_DONE_SHIFT_MASK))
#define FIELD_CMU_REG21_PVT_CAL_DONE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG21_PVT_CAL_DONE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG21_PVT_CAL_DONE_SHIFT_MASK) & FIELD_CMU_REG21_PVT_CAL_DONE_MASK))

#define FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_LSB		1
#define FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_MSB		1
#define FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_WIDTH		1
#define FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_MASK		0x00000002
#define FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_SHIFT_MASK		0x1
#define FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_RD(src)	((FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_MASK & (unsigned int)(src)) >> FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_SHIFT_MASK)
#define FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_WR(dst)	(FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_MASK & ((unsigned int)(dst) << FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_SHIFT_MASK))
#define FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_SET(dst, src)	(((dst) & ~FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_MASK) | (((unsigned int)(src) << FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_SHIFT_MASK) & FIELD_CMU_REG21_PVT_CALIB_DONE_OVR_MASK))

#define FIELD_CMU_REG21_PLL_LOCK_DONE_LSB		0
#define FIELD_CMU_REG21_PLL_LOCK_DONE_MSB		0
#define FIELD_CMU_REG21_PLL_LOCK_DONE_WIDTH		1
#define FIELD_CMU_REG21_PLL_LOCK_DONE_MASK		0x00000001
#define FIELD_CMU_REG21_PLL_LOCK_DONE_SHIFT_MASK		0x0
#define FIELD_CMU_REG21_PLL_LOCK_DONE_RD(src)	((FIELD_CMU_REG21_PLL_LOCK_DONE_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG21_PLL_LOCK_DONE_WR(dst)	(FIELD_CMU_REG21_PLL_LOCK_DONE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG21_PLL_LOCK_DONE_SHIFT_MASK))
#define FIELD_CMU_REG21_PLL_LOCK_DONE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG21_PLL_LOCK_DONE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG21_PLL_LOCK_DONE_SHIFT_MASK) & FIELD_CMU_REG21_PLL_LOCK_DONE_MASK))

#define RESERVE_BITS_CMU_REG21 0x00000000
#define SELF_CLEAR_BITS_CMU_REG21 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG21 0x00000000
#define READ_ONLY_BITS_CMU_REG21 0x0000fffd
/****** CMU_reg21 END *****/

/*****CMU_reg22 START *****/
#define FIELD_CMU_REG22_PVT_P_CH0_LSB		9
#define FIELD_CMU_REG22_PVT_P_CH0_MSB		15
#define FIELD_CMU_REG22_PVT_P_CH0_WIDTH		7
#define FIELD_CMU_REG22_PVT_P_CH0_MASK		0x0000fe00
#define FIELD_CMU_REG22_PVT_P_CH0_SHIFT_MASK		0x9
#define FIELD_CMU_REG22_PVT_P_CH0_RD(src)	((FIELD_CMU_REG22_PVT_P_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG22_PVT_P_CH0_SHIFT_MASK)
#define FIELD_CMU_REG22_PVT_P_CH0_WR(dst)	(FIELD_CMU_REG22_PVT_P_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG22_PVT_P_CH0_SHIFT_MASK))
#define FIELD_CMU_REG22_PVT_P_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG22_PVT_P_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG22_PVT_P_CH0_SHIFT_MASK) & FIELD_CMU_REG22_PVT_P_CH0_MASK))

#define FIELD_CMU_REG22_RESERVED_8_LSB		8
#define FIELD_CMU_REG22_RESERVED_8_MSB		8
#define FIELD_CMU_REG22_RESERVED_8_WIDTH		1
#define FIELD_CMU_REG22_RESERVED_8_MASK		0x00000100
#define FIELD_CMU_REG22_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CMU_REG22_RESERVED_8_RD(src)	((FIELD_CMU_REG22_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CMU_REG22_RESERVED_8_SHIFT_MASK)
#define FIELD_CMU_REG22_RESERVED_8_WR(dst)	(FIELD_CMU_REG22_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CMU_REG22_RESERVED_8_SHIFT_MASK))
#define FIELD_CMU_REG22_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CMU_REG22_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CMU_REG22_RESERVED_8_SHIFT_MASK) & FIELD_CMU_REG22_RESERVED_8_MASK))

#define FIELD_CMU_REG22_PVT_N_CH0_LSB		1
#define FIELD_CMU_REG22_PVT_N_CH0_MSB		7
#define FIELD_CMU_REG22_PVT_N_CH0_WIDTH		7
#define FIELD_CMU_REG22_PVT_N_CH0_MASK		0x000000fe
#define FIELD_CMU_REG22_PVT_N_CH0_SHIFT_MASK		0x1
#define FIELD_CMU_REG22_PVT_N_CH0_RD(src)	((FIELD_CMU_REG22_PVT_N_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG22_PVT_N_CH0_SHIFT_MASK)
#define FIELD_CMU_REG22_PVT_N_CH0_WR(dst)	(FIELD_CMU_REG22_PVT_N_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG22_PVT_N_CH0_SHIFT_MASK))
#define FIELD_CMU_REG22_PVT_N_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG22_PVT_N_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG22_PVT_N_CH0_SHIFT_MASK) & FIELD_CMU_REG22_PVT_N_CH0_MASK))

#define FIELD_CMU_REG22_RESERVED_0_LSB		0
#define FIELD_CMU_REG22_RESERVED_0_MSB		0
#define FIELD_CMU_REG22_RESERVED_0_WIDTH		1
#define FIELD_CMU_REG22_RESERVED_0_MASK		0x00000001
#define FIELD_CMU_REG22_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CMU_REG22_RESERVED_0_RD(src)	((FIELD_CMU_REG22_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG22_RESERVED_0_WR(dst)	(FIELD_CMU_REG22_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG22_RESERVED_0_SHIFT_MASK))
#define FIELD_CMU_REG22_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG22_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG22_RESERVED_0_SHIFT_MASK) & FIELD_CMU_REG22_RESERVED_0_MASK))

#define RESERVE_BITS_CMU_REG22 0x00000101
#define SELF_CLEAR_BITS_CMU_REG22 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG22 0x00000000
#define READ_ONLY_BITS_CMU_REG22 0x0000ffff
/****** CMU_reg22 END *****/

/*****CMU_reg23 START *****/
#define FIELD_CMU_REG23_PVT_P_CH1_LSB		9
#define FIELD_CMU_REG23_PVT_P_CH1_MSB		15
#define FIELD_CMU_REG23_PVT_P_CH1_WIDTH		7
#define FIELD_CMU_REG23_PVT_P_CH1_MASK		0x0000fe00
#define FIELD_CMU_REG23_PVT_P_CH1_SHIFT_MASK		0x9
#define FIELD_CMU_REG23_PVT_P_CH1_RD(src)	((FIELD_CMU_REG23_PVT_P_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG23_PVT_P_CH1_SHIFT_MASK)
#define FIELD_CMU_REG23_PVT_P_CH1_WR(dst)	(FIELD_CMU_REG23_PVT_P_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG23_PVT_P_CH1_SHIFT_MASK))
#define FIELD_CMU_REG23_PVT_P_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG23_PVT_P_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG23_PVT_P_CH1_SHIFT_MASK) & FIELD_CMU_REG23_PVT_P_CH1_MASK))

#define FIELD_CMU_REG23_RESERVED_8_LSB		8
#define FIELD_CMU_REG23_RESERVED_8_MSB		8
#define FIELD_CMU_REG23_RESERVED_8_WIDTH		1
#define FIELD_CMU_REG23_RESERVED_8_MASK		0x00000100
#define FIELD_CMU_REG23_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CMU_REG23_RESERVED_8_RD(src)	((FIELD_CMU_REG23_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CMU_REG23_RESERVED_8_SHIFT_MASK)
#define FIELD_CMU_REG23_RESERVED_8_WR(dst)	(FIELD_CMU_REG23_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CMU_REG23_RESERVED_8_SHIFT_MASK))
#define FIELD_CMU_REG23_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CMU_REG23_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CMU_REG23_RESERVED_8_SHIFT_MASK) & FIELD_CMU_REG23_RESERVED_8_MASK))

#define FIELD_CMU_REG23_PVT_N_CH1_LSB		1
#define FIELD_CMU_REG23_PVT_N_CH1_MSB		7
#define FIELD_CMU_REG23_PVT_N_CH1_WIDTH		7
#define FIELD_CMU_REG23_PVT_N_CH1_MASK		0x000000fe
#define FIELD_CMU_REG23_PVT_N_CH1_SHIFT_MASK		0x1
#define FIELD_CMU_REG23_PVT_N_CH1_RD(src)	((FIELD_CMU_REG23_PVT_N_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG23_PVT_N_CH1_SHIFT_MASK)
#define FIELD_CMU_REG23_PVT_N_CH1_WR(dst)	(FIELD_CMU_REG23_PVT_N_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG23_PVT_N_CH1_SHIFT_MASK))
#define FIELD_CMU_REG23_PVT_N_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG23_PVT_N_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG23_PVT_N_CH1_SHIFT_MASK) & FIELD_CMU_REG23_PVT_N_CH1_MASK))

#define FIELD_CMU_REG23_RESERVED_0_LSB		0
#define FIELD_CMU_REG23_RESERVED_0_MSB		0
#define FIELD_CMU_REG23_RESERVED_0_WIDTH		1
#define FIELD_CMU_REG23_RESERVED_0_MASK		0x00000001
#define FIELD_CMU_REG23_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CMU_REG23_RESERVED_0_RD(src)	((FIELD_CMU_REG23_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG23_RESERVED_0_WR(dst)	(FIELD_CMU_REG23_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG23_RESERVED_0_SHIFT_MASK))
#define FIELD_CMU_REG23_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG23_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG23_RESERVED_0_SHIFT_MASK) & FIELD_CMU_REG23_RESERVED_0_MASK))

#define RESERVE_BITS_CMU_REG23 0x00000101
#define SELF_CLEAR_BITS_CMU_REG23 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG23 0x00000000
#define READ_ONLY_BITS_CMU_REG23 0x0000ffff
/****** CMU_reg23 END *****/

/*****CMU_reg24 START *****/
#define FIELD_CMU_REG24_PVT_P_CH2_LSB		9
#define FIELD_CMU_REG24_PVT_P_CH2_MSB		15
#define FIELD_CMU_REG24_PVT_P_CH2_WIDTH		7
#define FIELD_CMU_REG24_PVT_P_CH2_MASK		0x0000fe00
#define FIELD_CMU_REG24_PVT_P_CH2_SHIFT_MASK		0x9
#define FIELD_CMU_REG24_PVT_P_CH2_RD(src)	((FIELD_CMU_REG24_PVT_P_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG24_PVT_P_CH2_SHIFT_MASK)
#define FIELD_CMU_REG24_PVT_P_CH2_WR(dst)	(FIELD_CMU_REG24_PVT_P_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG24_PVT_P_CH2_SHIFT_MASK))
#define FIELD_CMU_REG24_PVT_P_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG24_PVT_P_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG24_PVT_P_CH2_SHIFT_MASK) & FIELD_CMU_REG24_PVT_P_CH2_MASK))

#define FIELD_CMU_REG24_RESERVED_8_LSB		8
#define FIELD_CMU_REG24_RESERVED_8_MSB		8
#define FIELD_CMU_REG24_RESERVED_8_WIDTH		1
#define FIELD_CMU_REG24_RESERVED_8_MASK		0x00000100
#define FIELD_CMU_REG24_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CMU_REG24_RESERVED_8_RD(src)	((FIELD_CMU_REG24_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CMU_REG24_RESERVED_8_SHIFT_MASK)
#define FIELD_CMU_REG24_RESERVED_8_WR(dst)	(FIELD_CMU_REG24_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CMU_REG24_RESERVED_8_SHIFT_MASK))
#define FIELD_CMU_REG24_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CMU_REG24_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CMU_REG24_RESERVED_8_SHIFT_MASK) & FIELD_CMU_REG24_RESERVED_8_MASK))

#define FIELD_CMU_REG24_PVT_N_CH2_LSB		1
#define FIELD_CMU_REG24_PVT_N_CH2_MSB		7
#define FIELD_CMU_REG24_PVT_N_CH2_WIDTH		7
#define FIELD_CMU_REG24_PVT_N_CH2_MASK		0x000000fe
#define FIELD_CMU_REG24_PVT_N_CH2_SHIFT_MASK		0x1
#define FIELD_CMU_REG24_PVT_N_CH2_RD(src)	((FIELD_CMU_REG24_PVT_N_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG24_PVT_N_CH2_SHIFT_MASK)
#define FIELD_CMU_REG24_PVT_N_CH2_WR(dst)	(FIELD_CMU_REG24_PVT_N_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG24_PVT_N_CH2_SHIFT_MASK))
#define FIELD_CMU_REG24_PVT_N_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG24_PVT_N_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG24_PVT_N_CH2_SHIFT_MASK) & FIELD_CMU_REG24_PVT_N_CH2_MASK))

#define FIELD_CMU_REG24_RESERVED_0_LSB		0
#define FIELD_CMU_REG24_RESERVED_0_MSB		0
#define FIELD_CMU_REG24_RESERVED_0_WIDTH		1
#define FIELD_CMU_REG24_RESERVED_0_MASK		0x00000001
#define FIELD_CMU_REG24_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CMU_REG24_RESERVED_0_RD(src)	((FIELD_CMU_REG24_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG24_RESERVED_0_WR(dst)	(FIELD_CMU_REG24_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG24_RESERVED_0_SHIFT_MASK))
#define FIELD_CMU_REG24_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG24_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG24_RESERVED_0_SHIFT_MASK) & FIELD_CMU_REG24_RESERVED_0_MASK))

#define RESERVE_BITS_CMU_REG24 0x00000101
#define SELF_CLEAR_BITS_CMU_REG24 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG24 0x00000000
#define READ_ONLY_BITS_CMU_REG24 0x0000ffff
/****** CMU_reg24 END *****/

/*****CMU_reg25 START *****/
#define FIELD_CMU_REG25_PVT_P_CH3_LSB		9
#define FIELD_CMU_REG25_PVT_P_CH3_MSB		15
#define FIELD_CMU_REG25_PVT_P_CH3_WIDTH		7
#define FIELD_CMU_REG25_PVT_P_CH3_MASK		0x0000fe00
#define FIELD_CMU_REG25_PVT_P_CH3_SHIFT_MASK		0x9
#define FIELD_CMU_REG25_PVT_P_CH3_RD(src)	((FIELD_CMU_REG25_PVT_P_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG25_PVT_P_CH3_SHIFT_MASK)
#define FIELD_CMU_REG25_PVT_P_CH3_WR(dst)	(FIELD_CMU_REG25_PVT_P_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG25_PVT_P_CH3_SHIFT_MASK))
#define FIELD_CMU_REG25_PVT_P_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG25_PVT_P_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG25_PVT_P_CH3_SHIFT_MASK) & FIELD_CMU_REG25_PVT_P_CH3_MASK))

#define FIELD_CMU_REG25_RESERVED_8_LSB		8
#define FIELD_CMU_REG25_RESERVED_8_MSB		8
#define FIELD_CMU_REG25_RESERVED_8_WIDTH		1
#define FIELD_CMU_REG25_RESERVED_8_MASK		0x00000100
#define FIELD_CMU_REG25_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CMU_REG25_RESERVED_8_RD(src)	((FIELD_CMU_REG25_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CMU_REG25_RESERVED_8_SHIFT_MASK)
#define FIELD_CMU_REG25_RESERVED_8_WR(dst)	(FIELD_CMU_REG25_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CMU_REG25_RESERVED_8_SHIFT_MASK))
#define FIELD_CMU_REG25_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CMU_REG25_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CMU_REG25_RESERVED_8_SHIFT_MASK) & FIELD_CMU_REG25_RESERVED_8_MASK))

#define FIELD_CMU_REG25_PVT_N_CH3_LSB		1
#define FIELD_CMU_REG25_PVT_N_CH3_MSB		7
#define FIELD_CMU_REG25_PVT_N_CH3_WIDTH		7
#define FIELD_CMU_REG25_PVT_N_CH3_MASK		0x000000fe
#define FIELD_CMU_REG25_PVT_N_CH3_SHIFT_MASK		0x1
#define FIELD_CMU_REG25_PVT_N_CH3_RD(src)	((FIELD_CMU_REG25_PVT_N_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG25_PVT_N_CH3_SHIFT_MASK)
#define FIELD_CMU_REG25_PVT_N_CH3_WR(dst)	(FIELD_CMU_REG25_PVT_N_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG25_PVT_N_CH3_SHIFT_MASK))
#define FIELD_CMU_REG25_PVT_N_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG25_PVT_N_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG25_PVT_N_CH3_SHIFT_MASK) & FIELD_CMU_REG25_PVT_N_CH3_MASK))

#define FIELD_CMU_REG25_RESERVED_0_LSB		0
#define FIELD_CMU_REG25_RESERVED_0_MSB		0
#define FIELD_CMU_REG25_RESERVED_0_WIDTH		1
#define FIELD_CMU_REG25_RESERVED_0_MASK		0x00000001
#define FIELD_CMU_REG25_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CMU_REG25_RESERVED_0_RD(src)	((FIELD_CMU_REG25_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG25_RESERVED_0_WR(dst)	(FIELD_CMU_REG25_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG25_RESERVED_0_SHIFT_MASK))
#define FIELD_CMU_REG25_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG25_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG25_RESERVED_0_SHIFT_MASK) & FIELD_CMU_REG25_RESERVED_0_MASK))

#define RESERVE_BITS_CMU_REG25 0x00000101
#define SELF_CLEAR_BITS_CMU_REG25 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG25 0x00000000
#define READ_ONLY_BITS_CMU_REG25 0x0000ffff
/****** CMU_reg25 END *****/

/*****CMU_reg26 START *****/
#define FIELD_CMU_REG26_PVT_P_INIT_LSB		9
#define FIELD_CMU_REG26_PVT_P_INIT_MSB		15
#define FIELD_CMU_REG26_PVT_P_INIT_WIDTH		7
#define FIELD_CMU_REG26_PVT_P_INIT_MASK		0x0000fe00
#define FIELD_CMU_REG26_PVT_P_INIT_SHIFT_MASK		0x9
#define FIELD_CMU_REG26_PVT_P_INIT_RD(src)	((FIELD_CMU_REG26_PVT_P_INIT_MASK & (unsigned int)(src)) >> FIELD_CMU_REG26_PVT_P_INIT_SHIFT_MASK)
#define FIELD_CMU_REG26_PVT_P_INIT_WR(dst)	(FIELD_CMU_REG26_PVT_P_INIT_MASK & ((unsigned int)(dst) << FIELD_CMU_REG26_PVT_P_INIT_SHIFT_MASK))
#define FIELD_CMU_REG26_PVT_P_INIT_SET(dst, src)	(((dst) & ~FIELD_CMU_REG26_PVT_P_INIT_MASK) | (((unsigned int)(src) << FIELD_CMU_REG26_PVT_P_INIT_SHIFT_MASK) & FIELD_CMU_REG26_PVT_P_INIT_MASK))

#define FIELD_CMU_REG26_RESERVED_8_LSB		8
#define FIELD_CMU_REG26_RESERVED_8_MSB		8
#define FIELD_CMU_REG26_RESERVED_8_WIDTH		1
#define FIELD_CMU_REG26_RESERVED_8_MASK		0x00000100
#define FIELD_CMU_REG26_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CMU_REG26_RESERVED_8_RD(src)	((FIELD_CMU_REG26_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CMU_REG26_RESERVED_8_SHIFT_MASK)
#define FIELD_CMU_REG26_RESERVED_8_WR(dst)	(FIELD_CMU_REG26_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CMU_REG26_RESERVED_8_SHIFT_MASK))
#define FIELD_CMU_REG26_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CMU_REG26_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CMU_REG26_RESERVED_8_SHIFT_MASK) & FIELD_CMU_REG26_RESERVED_8_MASK))

#define FIELD_CMU_REG26_PVT_N_INIT_LSB		1
#define FIELD_CMU_REG26_PVT_N_INIT_MSB		7
#define FIELD_CMU_REG26_PVT_N_INIT_WIDTH		7
#define FIELD_CMU_REG26_PVT_N_INIT_MASK		0x000000fe
#define FIELD_CMU_REG26_PVT_N_INIT_SHIFT_MASK		0x1
#define FIELD_CMU_REG26_PVT_N_INIT_RD(src)	((FIELD_CMU_REG26_PVT_N_INIT_MASK & (unsigned int)(src)) >> FIELD_CMU_REG26_PVT_N_INIT_SHIFT_MASK)
#define FIELD_CMU_REG26_PVT_N_INIT_WR(dst)	(FIELD_CMU_REG26_PVT_N_INIT_MASK & ((unsigned int)(dst) << FIELD_CMU_REG26_PVT_N_INIT_SHIFT_MASK))
#define FIELD_CMU_REG26_PVT_N_INIT_SET(dst, src)	(((dst) & ~FIELD_CMU_REG26_PVT_N_INIT_MASK) | (((unsigned int)(src) << FIELD_CMU_REG26_PVT_N_INIT_SHIFT_MASK) & FIELD_CMU_REG26_PVT_N_INIT_MASK))

#define FIELD_CMU_REG26_FORCE_PLL_LOCK_LSB		0
#define FIELD_CMU_REG26_FORCE_PLL_LOCK_MSB		0
#define FIELD_CMU_REG26_FORCE_PLL_LOCK_WIDTH		1
#define FIELD_CMU_REG26_FORCE_PLL_LOCK_MASK		0x00000001
#define FIELD_CMU_REG26_FORCE_PLL_LOCK_SHIFT_MASK		0x0
#define FIELD_CMU_REG26_FORCE_PLL_LOCK_RD(src)	((FIELD_CMU_REG26_FORCE_PLL_LOCK_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG26_FORCE_PLL_LOCK_WR(dst)	(FIELD_CMU_REG26_FORCE_PLL_LOCK_MASK & ((unsigned int)(dst) << FIELD_CMU_REG26_FORCE_PLL_LOCK_SHIFT_MASK))
#define FIELD_CMU_REG26_FORCE_PLL_LOCK_SET(dst, src)	(((dst) & ~FIELD_CMU_REG26_FORCE_PLL_LOCK_MASK) | (((unsigned int)(src) << FIELD_CMU_REG26_FORCE_PLL_LOCK_SHIFT_MASK) & FIELD_CMU_REG26_FORCE_PLL_LOCK_MASK))

#define RESERVE_BITS_CMU_REG26 0x00000100
#define SELF_CLEAR_BITS_CMU_REG26 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG26 0x00000000
#define READ_ONLY_BITS_CMU_REG26 0x00000000
/****** CMU_reg26 END *****/

/*****CMU_reg27 START *****/
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH0_LSB		13
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH0_MSB		15
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH0_WIDTH		3
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH0_MASK		0x0000e000
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH0_SHIFT_MASK		0xd
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH0_RD(src)	((FIELD_CMU_REG27_REF_VOLT_SEL_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG27_REF_VOLT_SEL_CH0_SHIFT_MASK)
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH0_WR(dst)	(FIELD_CMU_REG27_REF_VOLT_SEL_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG27_REF_VOLT_SEL_CH0_SHIFT_MASK))
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG27_REF_VOLT_SEL_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG27_REF_VOLT_SEL_CH0_SHIFT_MASK) & FIELD_CMU_REG27_REF_VOLT_SEL_CH0_MASK))

#define FIELD_CMU_REG27_REF_VOLT_SEL_CH1_LSB		10
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH1_MSB		12
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH1_WIDTH		3
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH1_MASK		0x00001c00
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH1_SHIFT_MASK		0xa
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH1_RD(src)	((FIELD_CMU_REG27_REF_VOLT_SEL_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG27_REF_VOLT_SEL_CH1_SHIFT_MASK)
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH1_WR(dst)	(FIELD_CMU_REG27_REF_VOLT_SEL_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG27_REF_VOLT_SEL_CH1_SHIFT_MASK))
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG27_REF_VOLT_SEL_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG27_REF_VOLT_SEL_CH1_SHIFT_MASK) & FIELD_CMU_REG27_REF_VOLT_SEL_CH1_MASK))

#define FIELD_CMU_REG27_REF_VOLT_SEL_CH2_LSB		7
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH2_MSB		9
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH2_WIDTH		3
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH2_MASK		0x00000380
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH2_SHIFT_MASK		0x7
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH2_RD(src)	((FIELD_CMU_REG27_REF_VOLT_SEL_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG27_REF_VOLT_SEL_CH2_SHIFT_MASK)
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH2_WR(dst)	(FIELD_CMU_REG27_REF_VOLT_SEL_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG27_REF_VOLT_SEL_CH2_SHIFT_MASK))
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG27_REF_VOLT_SEL_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG27_REF_VOLT_SEL_CH2_SHIFT_MASK) & FIELD_CMU_REG27_REF_VOLT_SEL_CH2_MASK))

#define FIELD_CMU_REG27_REF_VOLT_SEL_CH3_LSB		4
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH3_MSB		6
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH3_WIDTH		3
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH3_MASK		0x00000070
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH3_SHIFT_MASK		0x4
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH3_RD(src)	((FIELD_CMU_REG27_REF_VOLT_SEL_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG27_REF_VOLT_SEL_CH3_SHIFT_MASK)
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH3_WR(dst)	(FIELD_CMU_REG27_REF_VOLT_SEL_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG27_REF_VOLT_SEL_CH3_SHIFT_MASK))
#define FIELD_CMU_REG27_REF_VOLT_SEL_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG27_REF_VOLT_SEL_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG27_REF_VOLT_SEL_CH3_SHIFT_MASK) & FIELD_CMU_REG27_REF_VOLT_SEL_CH3_MASK))

#define FIELD_CMU_REG27_CLKBUF_STREN_LSB		1
#define FIELD_CMU_REG27_CLKBUF_STREN_MSB		3
#define FIELD_CMU_REG27_CLKBUF_STREN_WIDTH		3
#define FIELD_CMU_REG27_CLKBUF_STREN_MASK		0x0000000e
#define FIELD_CMU_REG27_CLKBUF_STREN_SHIFT_MASK		0x1
#define FIELD_CMU_REG27_CLKBUF_STREN_RD(src)	((FIELD_CMU_REG27_CLKBUF_STREN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG27_CLKBUF_STREN_SHIFT_MASK)
#define FIELD_CMU_REG27_CLKBUF_STREN_WR(dst)	(FIELD_CMU_REG27_CLKBUF_STREN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG27_CLKBUF_STREN_SHIFT_MASK))
#define FIELD_CMU_REG27_CLKBUF_STREN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG27_CLKBUF_STREN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG27_CLKBUF_STREN_SHIFT_MASK) & FIELD_CMU_REG27_CLKBUF_STREN_MASK))

#define FIELD_CMU_REG27_RESERVED_0_LSB		0
#define FIELD_CMU_REG27_RESERVED_0_MSB		0
#define FIELD_CMU_REG27_RESERVED_0_WIDTH		1
#define FIELD_CMU_REG27_RESERVED_0_MASK		0x00000001
#define FIELD_CMU_REG27_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CMU_REG27_RESERVED_0_RD(src)	((FIELD_CMU_REG27_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG27_RESERVED_0_WR(dst)	(FIELD_CMU_REG27_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG27_RESERVED_0_SHIFT_MASK))
#define FIELD_CMU_REG27_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG27_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG27_RESERVED_0_SHIFT_MASK) & FIELD_CMU_REG27_RESERVED_0_MASK))

#define RESERVE_BITS_CMU_REG27 0x00000001
#define SELF_CLEAR_BITS_CMU_REG27 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG27 0x00000000
#define READ_ONLY_BITS_CMU_REG27 0x00000000
/****** CMU_reg27 END *****/

/*****CMU_reg28 START *****/
#define FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_LSB		0
#define FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_MSB		15
#define FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_WIDTH		16
#define FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_MASK		0x0000ffff
#define FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_SHIFT_MASK		0x0
#define FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_RD(src)	((FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_WR(dst)	(FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_SHIFT_MASK))
#define FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_SHIFT_MASK) & FIELD_CMU_REG28_STATE_MC_OVERRIDE_CTRL_MASK))

#define RESERVE_BITS_CMU_REG28 0x00000000
#define SELF_CLEAR_BITS_CMU_REG28 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG28 0x00000000
#define READ_ONLY_BITS_CMU_REG28 0x00000000
/****** CMU_reg28 END *****/

/*****CMU_reg29 START *****/
#define FIELD_CMU_REG29_TERM_CH1_LSB		11
#define FIELD_CMU_REG29_TERM_CH1_MSB		15
#define FIELD_CMU_REG29_TERM_CH1_WIDTH		5
#define FIELD_CMU_REG29_TERM_CH1_MASK		0x0000f800
#define FIELD_CMU_REG29_TERM_CH1_SHIFT_MASK		0xb
#define FIELD_CMU_REG29_TERM_CH1_RD(src)	((FIELD_CMU_REG29_TERM_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG29_TERM_CH1_SHIFT_MASK)
#define FIELD_CMU_REG29_TERM_CH1_WR(dst)	(FIELD_CMU_REG29_TERM_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG29_TERM_CH1_SHIFT_MASK))
#define FIELD_CMU_REG29_TERM_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG29_TERM_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG29_TERM_CH1_SHIFT_MASK) & FIELD_CMU_REG29_TERM_CH1_MASK))

#define FIELD_CMU_REG29_TERM_CH2_LSB		6
#define FIELD_CMU_REG29_TERM_CH2_MSB		10
#define FIELD_CMU_REG29_TERM_CH2_WIDTH		5
#define FIELD_CMU_REG29_TERM_CH2_MASK		0x000007c0
#define FIELD_CMU_REG29_TERM_CH2_SHIFT_MASK		0x6
#define FIELD_CMU_REG29_TERM_CH2_RD(src)	((FIELD_CMU_REG29_TERM_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG29_TERM_CH2_SHIFT_MASK)
#define FIELD_CMU_REG29_TERM_CH2_WR(dst)	(FIELD_CMU_REG29_TERM_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG29_TERM_CH2_SHIFT_MASK))
#define FIELD_CMU_REG29_TERM_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG29_TERM_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG29_TERM_CH2_SHIFT_MASK) & FIELD_CMU_REG29_TERM_CH2_MASK))

#define FIELD_CMU_REG29_TERM_CH3_LSB		1
#define FIELD_CMU_REG29_TERM_CH3_MSB		5
#define FIELD_CMU_REG29_TERM_CH3_WIDTH		5
#define FIELD_CMU_REG29_TERM_CH3_MASK		0x0000003e
#define FIELD_CMU_REG29_TERM_CH3_SHIFT_MASK		0x1
#define FIELD_CMU_REG29_TERM_CH3_RD(src)	((FIELD_CMU_REG29_TERM_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG29_TERM_CH3_SHIFT_MASK)
#define FIELD_CMU_REG29_TERM_CH3_WR(dst)	(FIELD_CMU_REG29_TERM_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG29_TERM_CH3_SHIFT_MASK))
#define FIELD_CMU_REG29_TERM_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG29_TERM_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG29_TERM_CH3_SHIFT_MASK) & FIELD_CMU_REG29_TERM_CH3_MASK))

#define FIELD_CMU_REG29_RESERVED_0_LSB		0
#define FIELD_CMU_REG29_RESERVED_0_MSB		0
#define FIELD_CMU_REG29_RESERVED_0_WIDTH		1
#define FIELD_CMU_REG29_RESERVED_0_MASK		0x00000001
#define FIELD_CMU_REG29_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CMU_REG29_RESERVED_0_RD(src)	((FIELD_CMU_REG29_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG29_RESERVED_0_WR(dst)	(FIELD_CMU_REG29_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG29_RESERVED_0_SHIFT_MASK))
#define FIELD_CMU_REG29_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG29_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG29_RESERVED_0_SHIFT_MASK) & FIELD_CMU_REG29_RESERVED_0_MASK))

#define RESERVE_BITS_CMU_REG29 0x00000001
#define SELF_CLEAR_BITS_CMU_REG29 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG29 0x00000000
#define READ_ONLY_BITS_CMU_REG29 0x0000ffff
/****** CMU_reg29 END *****/

/*****CMU_reg30 START *****/
#define FIELD_CMU_REG30_PLL_REFDIV_GEN3_LSB		14
#define FIELD_CMU_REG30_PLL_REFDIV_GEN3_MSB		15
#define FIELD_CMU_REG30_PLL_REFDIV_GEN3_WIDTH		2
#define FIELD_CMU_REG30_PLL_REFDIV_GEN3_MASK		0x0000c000
#define FIELD_CMU_REG30_PLL_REFDIV_GEN3_SHIFT_MASK		0xe
#define FIELD_CMU_REG30_PLL_REFDIV_GEN3_RD(src)	((FIELD_CMU_REG30_PLL_REFDIV_GEN3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG30_PLL_REFDIV_GEN3_SHIFT_MASK)
#define FIELD_CMU_REG30_PLL_REFDIV_GEN3_WR(dst)	(FIELD_CMU_REG30_PLL_REFDIV_GEN3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG30_PLL_REFDIV_GEN3_SHIFT_MASK))
#define FIELD_CMU_REG30_PLL_REFDIV_GEN3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG30_PLL_REFDIV_GEN3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG30_PLL_REFDIV_GEN3_SHIFT_MASK) & FIELD_CMU_REG30_PLL_REFDIV_GEN3_MASK))

#define FIELD_CMU_REG30_PLL_FBDIV_GEN3_LSB		5
#define FIELD_CMU_REG30_PLL_FBDIV_GEN3_MSB		13
#define FIELD_CMU_REG30_PLL_FBDIV_GEN3_WIDTH		9
#define FIELD_CMU_REG30_PLL_FBDIV_GEN3_MASK		0x00003fe0
#define FIELD_CMU_REG30_PLL_FBDIV_GEN3_SHIFT_MASK		0x5
#define FIELD_CMU_REG30_PLL_FBDIV_GEN3_RD(src)	((FIELD_CMU_REG30_PLL_FBDIV_GEN3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG30_PLL_FBDIV_GEN3_SHIFT_MASK)
#define FIELD_CMU_REG30_PLL_FBDIV_GEN3_WR(dst)	(FIELD_CMU_REG30_PLL_FBDIV_GEN3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG30_PLL_FBDIV_GEN3_SHIFT_MASK))
#define FIELD_CMU_REG30_PLL_FBDIV_GEN3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG30_PLL_FBDIV_GEN3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG30_PLL_FBDIV_GEN3_SHIFT_MASK) & FIELD_CMU_REG30_PLL_FBDIV_GEN3_MASK))

#define FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_LSB		4
#define FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_MSB		4
#define FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_WIDTH		1
#define FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_MASK		0x00000010
#define FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_SHIFT_MASK		0x4
#define FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_RD(src)	((FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_SHIFT_MASK)
#define FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_WR(dst)	(FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_SHIFT_MASK))
#define FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_SHIFT_MASK) & FIELD_CMU_REG30_PLL_POST_DIVBY2_GEN3_MASK))

#define FIELD_CMU_REG30_PCIE_MODE_LSB		3
#define FIELD_CMU_REG30_PCIE_MODE_MSB		3
#define FIELD_CMU_REG30_PCIE_MODE_WIDTH		1
#define FIELD_CMU_REG30_PCIE_MODE_MASK		0x00000008
#define FIELD_CMU_REG30_PCIE_MODE_SHIFT_MASK		0x3
#define FIELD_CMU_REG30_PCIE_MODE_RD(src)	((FIELD_CMU_REG30_PCIE_MODE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG30_PCIE_MODE_SHIFT_MASK)
#define FIELD_CMU_REG30_PCIE_MODE_WR(dst)	(FIELD_CMU_REG30_PCIE_MODE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG30_PCIE_MODE_SHIFT_MASK))
#define FIELD_CMU_REG30_PCIE_MODE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG30_PCIE_MODE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG30_PCIE_MODE_SHIFT_MASK) & FIELD_CMU_REG30_PCIE_MODE_MASK))

#define FIELD_CMU_REG30_LOCK_COUNT_LSB		1
#define FIELD_CMU_REG30_LOCK_COUNT_MSB		2
#define FIELD_CMU_REG30_LOCK_COUNT_WIDTH		2
#define FIELD_CMU_REG30_LOCK_COUNT_MASK		0x00000006
#define FIELD_CMU_REG30_LOCK_COUNT_SHIFT_MASK		0x1
#define FIELD_CMU_REG30_LOCK_COUNT_RD(src)	((FIELD_CMU_REG30_LOCK_COUNT_MASK & (unsigned int)(src)) >> FIELD_CMU_REG30_LOCK_COUNT_SHIFT_MASK)
#define FIELD_CMU_REG30_LOCK_COUNT_WR(dst)	(FIELD_CMU_REG30_LOCK_COUNT_MASK & ((unsigned int)(dst) << FIELD_CMU_REG30_LOCK_COUNT_SHIFT_MASK))
#define FIELD_CMU_REG30_LOCK_COUNT_SET(dst, src)	(((dst) & ~FIELD_CMU_REG30_LOCK_COUNT_MASK) | (((unsigned int)(src) << FIELD_CMU_REG30_LOCK_COUNT_SHIFT_MASK) & FIELD_CMU_REG30_LOCK_COUNT_MASK))

#define FIELD_CMU_REG30_RESERVED_0_LSB		0
#define FIELD_CMU_REG30_RESERVED_0_MSB		0
#define FIELD_CMU_REG30_RESERVED_0_WIDTH		1
#define FIELD_CMU_REG30_RESERVED_0_MASK		0x00000001
#define FIELD_CMU_REG30_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CMU_REG30_RESERVED_0_RD(src)	((FIELD_CMU_REG30_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG30_RESERVED_0_WR(dst)	(FIELD_CMU_REG30_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG30_RESERVED_0_SHIFT_MASK))
#define FIELD_CMU_REG30_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG30_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG30_RESERVED_0_SHIFT_MASK) & FIELD_CMU_REG30_RESERVED_0_MASK))

#define RESERVE_BITS_CMU_REG30 0x00000001
#define SELF_CLEAR_BITS_CMU_REG30 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG30 0x00000000
#define READ_ONLY_BITS_CMU_REG30 0x00000000
/****** CMU_reg30 END *****/

/*****CMU_reg31 START *****/
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_LSB		13
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_MSB		15
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_WIDTH		3
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_MASK		0x0000e000
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_SHIFT_MASK		0xd
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_RD(src)	((FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_SHIFT_MASK)
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_WR(dst)	(FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_SHIFT_MASK))
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_SHIFT_MASK) & FIELD_CMU_REG31_TXPCLKBUF_STREN_L0_MASK))

#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_LSB		10
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_MSB		12
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_WIDTH		3
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_MASK		0x00001c00
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_SHIFT_MASK		0xa
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_RD(src)	((FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_SHIFT_MASK)
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_WR(dst)	(FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_SHIFT_MASK))
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_SHIFT_MASK) & FIELD_CMU_REG31_TXPCLKBUF_STREN_L1_MASK))

#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_LSB		7
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_MSB		9
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_WIDTH		3
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_MASK		0x00000380
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_SHIFT_MASK		0x7
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_RD(src)	((FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_SHIFT_MASK)
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_WR(dst)	(FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_SHIFT_MASK))
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_SHIFT_MASK) & FIELD_CMU_REG31_TXPCLKBUF_STREN_L2_MASK))

#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_LSB		4
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_MSB		6
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_WIDTH		3
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_MASK		0x00000070
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_SHIFT_MASK		0x4
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_RD(src)	((FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_SHIFT_MASK)
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_WR(dst)	(FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_SHIFT_MASK))
#define FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_SHIFT_MASK) & FIELD_CMU_REG31_TXPCLKBUF_STREN_L3_MASK))

#define FIELD_CMU_REG31_LOS_OVERRIDE_CH0_LSB		3
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH0_MSB		3
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH0_WIDTH		1
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH0_MASK		0x00000008
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH0_SHIFT_MASK		0x3
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH0_RD(src)	((FIELD_CMU_REG31_LOS_OVERRIDE_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG31_LOS_OVERRIDE_CH0_SHIFT_MASK)
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH0_WR(dst)	(FIELD_CMU_REG31_LOS_OVERRIDE_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG31_LOS_OVERRIDE_CH0_SHIFT_MASK))
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG31_LOS_OVERRIDE_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG31_LOS_OVERRIDE_CH0_SHIFT_MASK) & FIELD_CMU_REG31_LOS_OVERRIDE_CH0_MASK))

#define FIELD_CMU_REG31_LOS_OVERRIDE_CH1_LSB		2
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH1_MSB		2
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH1_WIDTH		1
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH1_MASK		0x00000004
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH1_SHIFT_MASK		0x2
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH1_RD(src)	((FIELD_CMU_REG31_LOS_OVERRIDE_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG31_LOS_OVERRIDE_CH1_SHIFT_MASK)
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH1_WR(dst)	(FIELD_CMU_REG31_LOS_OVERRIDE_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG31_LOS_OVERRIDE_CH1_SHIFT_MASK))
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG31_LOS_OVERRIDE_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG31_LOS_OVERRIDE_CH1_SHIFT_MASK) & FIELD_CMU_REG31_LOS_OVERRIDE_CH1_MASK))

#define FIELD_CMU_REG31_LOS_OVERRIDE_CH2_LSB		1
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH2_MSB		1
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH2_WIDTH		1
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH2_MASK		0x00000002
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH2_SHIFT_MASK		0x1
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH2_RD(src)	((FIELD_CMU_REG31_LOS_OVERRIDE_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG31_LOS_OVERRIDE_CH2_SHIFT_MASK)
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH2_WR(dst)	(FIELD_CMU_REG31_LOS_OVERRIDE_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG31_LOS_OVERRIDE_CH2_SHIFT_MASK))
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG31_LOS_OVERRIDE_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG31_LOS_OVERRIDE_CH2_SHIFT_MASK) & FIELD_CMU_REG31_LOS_OVERRIDE_CH2_MASK))

#define FIELD_CMU_REG31_LOS_OVERRIDE_CH3_LSB		0
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH3_MSB		0
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH3_WIDTH		1
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH3_MASK		0x00000001
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH3_SHIFT_MASK		0x0
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH3_RD(src)	((FIELD_CMU_REG31_LOS_OVERRIDE_CH3_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH3_WR(dst)	(FIELD_CMU_REG31_LOS_OVERRIDE_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG31_LOS_OVERRIDE_CH3_SHIFT_MASK))
#define FIELD_CMU_REG31_LOS_OVERRIDE_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG31_LOS_OVERRIDE_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG31_LOS_OVERRIDE_CH3_SHIFT_MASK) & FIELD_CMU_REG31_LOS_OVERRIDE_CH3_MASK))

#define RESERVE_BITS_CMU_REG31 0x00000000
#define SELF_CLEAR_BITS_CMU_REG31 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG31 0x00000000
#define READ_ONLY_BITS_CMU_REG31 0x00000000
/****** CMU_reg31 END *****/

/*****CMU_reg32 START *****/
#define FIELD_CMU_REG32_PIN_OVERRIDE_LSB		15
#define FIELD_CMU_REG32_PIN_OVERRIDE_MSB		15
#define FIELD_CMU_REG32_PIN_OVERRIDE_WIDTH		1
#define FIELD_CMU_REG32_PIN_OVERRIDE_MASK		0x00008000
#define FIELD_CMU_REG32_PIN_OVERRIDE_SHIFT_MASK		0xf
#define FIELD_CMU_REG32_PIN_OVERRIDE_RD(src)	((FIELD_CMU_REG32_PIN_OVERRIDE_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_PIN_OVERRIDE_SHIFT_MASK)
#define FIELD_CMU_REG32_PIN_OVERRIDE_WR(dst)	(FIELD_CMU_REG32_PIN_OVERRIDE_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_PIN_OVERRIDE_SHIFT_MASK))
#define FIELD_CMU_REG32_PIN_OVERRIDE_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_PIN_OVERRIDE_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_PIN_OVERRIDE_SHIFT_MASK) & FIELD_CMU_REG32_PIN_OVERRIDE_MASK))

#define FIELD_CMU_REG32_FORCE_VCOCAL_START_LSB		14
#define FIELD_CMU_REG32_FORCE_VCOCAL_START_MSB		14
#define FIELD_CMU_REG32_FORCE_VCOCAL_START_WIDTH		1
#define FIELD_CMU_REG32_FORCE_VCOCAL_START_MASK		0x00004000
#define FIELD_CMU_REG32_FORCE_VCOCAL_START_SHIFT_MASK		0xe
#define FIELD_CMU_REG32_FORCE_VCOCAL_START_RD(src)	((FIELD_CMU_REG32_FORCE_VCOCAL_START_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_FORCE_VCOCAL_START_SHIFT_MASK)
#define FIELD_CMU_REG32_FORCE_VCOCAL_START_WR(dst)	(FIELD_CMU_REG32_FORCE_VCOCAL_START_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_FORCE_VCOCAL_START_SHIFT_MASK))
#define FIELD_CMU_REG32_FORCE_VCOCAL_START_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_FORCE_VCOCAL_START_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_FORCE_VCOCAL_START_SHIFT_MASK) & FIELD_CMU_REG32_FORCE_VCOCAL_START_MASK))

#define FIELD_CMU_REG32_CLK_DIS_LSB		13
#define FIELD_CMU_REG32_CLK_DIS_MSB		13
#define FIELD_CMU_REG32_CLK_DIS_WIDTH		1
#define FIELD_CMU_REG32_CLK_DIS_MASK		0x00002000
#define FIELD_CMU_REG32_CLK_DIS_SHIFT_MASK		0xd
#define FIELD_CMU_REG32_CLK_DIS_RD(src)	((FIELD_CMU_REG32_CLK_DIS_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_CLK_DIS_SHIFT_MASK)
#define FIELD_CMU_REG32_CLK_DIS_WR(dst)	(FIELD_CMU_REG32_CLK_DIS_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_CLK_DIS_SHIFT_MASK))
#define FIELD_CMU_REG32_CLK_DIS_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_CLK_DIS_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_CLK_DIS_SHIFT_MASK) & FIELD_CMU_REG32_CLK_DIS_MASK))

#define FIELD_CMU_REG32_IDDTN_LSB		12
#define FIELD_CMU_REG32_IDDTN_MSB		12
#define FIELD_CMU_REG32_IDDTN_WIDTH		1
#define FIELD_CMU_REG32_IDDTN_MASK		0x00001000
#define FIELD_CMU_REG32_IDDTN_SHIFT_MASK		0xc
#define FIELD_CMU_REG32_IDDTN_RD(src)	((FIELD_CMU_REG32_IDDTN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_IDDTN_SHIFT_MASK)
#define FIELD_CMU_REG32_IDDTN_WR(dst)	(FIELD_CMU_REG32_IDDTN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_IDDTN_SHIFT_MASK))
#define FIELD_CMU_REG32_IDDTN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_IDDTN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_IDDTN_SHIFT_MASK) & FIELD_CMU_REG32_IDDTN_MASK))

#define FIELD_CMU_REG32_FORCE_PVT_CAL_START_LSB		11
#define FIELD_CMU_REG32_FORCE_PVT_CAL_START_MSB		11
#define FIELD_CMU_REG32_FORCE_PVT_CAL_START_WIDTH		1
#define FIELD_CMU_REG32_FORCE_PVT_CAL_START_MASK		0x00000800
#define FIELD_CMU_REG32_FORCE_PVT_CAL_START_SHIFT_MASK		0xb
#define FIELD_CMU_REG32_FORCE_PVT_CAL_START_RD(src)	((FIELD_CMU_REG32_FORCE_PVT_CAL_START_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_FORCE_PVT_CAL_START_SHIFT_MASK)
#define FIELD_CMU_REG32_FORCE_PVT_CAL_START_WR(dst)	(FIELD_CMU_REG32_FORCE_PVT_CAL_START_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_FORCE_PVT_CAL_START_SHIFT_MASK))
#define FIELD_CMU_REG32_FORCE_PVT_CAL_START_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_FORCE_PVT_CAL_START_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_FORCE_PVT_CAL_START_SHIFT_MASK) & FIELD_CMU_REG32_FORCE_PVT_CAL_START_MASK))

#define FIELD_CMU_REG32_REFCLKDIV_RESETB_LSB		10
#define FIELD_CMU_REG32_REFCLKDIV_RESETB_MSB		10
#define FIELD_CMU_REG32_REFCLKDIV_RESETB_WIDTH		1
#define FIELD_CMU_REG32_REFCLKDIV_RESETB_MASK		0x00000400
#define FIELD_CMU_REG32_REFCLKDIV_RESETB_SHIFT_MASK		0xa
#define FIELD_CMU_REG32_REFCLKDIV_RESETB_RD(src)	((FIELD_CMU_REG32_REFCLKDIV_RESETB_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_REFCLKDIV_RESETB_SHIFT_MASK)
#define FIELD_CMU_REG32_REFCLKDIV_RESETB_WR(dst)	(FIELD_CMU_REG32_REFCLKDIV_RESETB_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_REFCLKDIV_RESETB_SHIFT_MASK))
#define FIELD_CMU_REG32_REFCLKDIV_RESETB_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_REFCLKDIV_RESETB_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_REFCLKDIV_RESETB_SHIFT_MASK) & FIELD_CMU_REG32_REFCLKDIV_RESETB_MASK))

#define FIELD_CMU_REG32_POST_DIVBY2_RESETB_LSB		9
#define FIELD_CMU_REG32_POST_DIVBY2_RESETB_MSB		9
#define FIELD_CMU_REG32_POST_DIVBY2_RESETB_WIDTH		1
#define FIELD_CMU_REG32_POST_DIVBY2_RESETB_MASK		0x00000200
#define FIELD_CMU_REG32_POST_DIVBY2_RESETB_SHIFT_MASK		0x9
#define FIELD_CMU_REG32_POST_DIVBY2_RESETB_RD(src)	((FIELD_CMU_REG32_POST_DIVBY2_RESETB_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_POST_DIVBY2_RESETB_SHIFT_MASK)
#define FIELD_CMU_REG32_POST_DIVBY2_RESETB_WR(dst)	(FIELD_CMU_REG32_POST_DIVBY2_RESETB_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_POST_DIVBY2_RESETB_SHIFT_MASK))
#define FIELD_CMU_REG32_POST_DIVBY2_RESETB_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_POST_DIVBY2_RESETB_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_POST_DIVBY2_RESETB_SHIFT_MASK) & FIELD_CMU_REG32_POST_DIVBY2_RESETB_MASK))

#define FIELD_CMU_REG32_IREF_ADJ_LSB		7
#define FIELD_CMU_REG32_IREF_ADJ_MSB		8
#define FIELD_CMU_REG32_IREF_ADJ_WIDTH		2
#define FIELD_CMU_REG32_IREF_ADJ_MASK		0x00000180
#define FIELD_CMU_REG32_IREF_ADJ_SHIFT_MASK		0x7
#define FIELD_CMU_REG32_IREF_ADJ_RD(src)	((FIELD_CMU_REG32_IREF_ADJ_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_IREF_ADJ_SHIFT_MASK)
#define FIELD_CMU_REG32_IREF_ADJ_WR(dst)	(FIELD_CMU_REG32_IREF_ADJ_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_IREF_ADJ_SHIFT_MASK))
#define FIELD_CMU_REG32_IREF_ADJ_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_IREF_ADJ_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_IREF_ADJ_SHIFT_MASK) & FIELD_CMU_REG32_IREF_ADJ_MASK))

#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_LSB		6
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_MSB		6
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_WIDTH		1
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_MASK		0x00000040
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_SHIFT_MASK		0x6
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_RD(src)	((FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_SHIFT_MASK)
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_WR(dst)	(FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_SHIFT_MASK))
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_SHIFT_MASK) & FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH0_MASK))

#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_LSB		5
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_MSB		5
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_WIDTH		1
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_MASK		0x00000020
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_SHIFT_MASK		0x5
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_RD(src)	((FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_SHIFT_MASK)
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_WR(dst)	(FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_SHIFT_MASK))
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_SHIFT_MASK) & FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH0_MASK))

#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_LSB		4
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_MSB		4
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_WIDTH		1
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_MASK		0x00000010
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_SHIFT_MASK		0x4
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_RD(src)	((FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_SHIFT_MASK)
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_WR(dst)	(FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_SHIFT_MASK))
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_SHIFT_MASK) & FIELD_CMU_REG32_FORCE_RATE_CHANGE_RX_CH1_MASK))

#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_LSB		3
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_MSB		3
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_WIDTH		1
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_MASK		0x00000008
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_SHIFT_MASK		0x3
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_RD(src)	((FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_SHIFT_MASK)
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_WR(dst)	(FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_SHIFT_MASK))
#define FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_SHIFT_MASK) & FIELD_CMU_REG32_FORCE_RATE_CHANGE_TX_CH1_MASK))

#define FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_LSB		1
#define FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_MSB		2
#define FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_WIDTH		2
#define FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_MASK		0x00000006
#define FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_SHIFT_MASK		0x1
#define FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_RD(src)	((FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_SHIFT_MASK)
#define FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_WR(dst)	(FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_SHIFT_MASK))
#define FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_SHIFT_MASK) & FIELD_CMU_REG32_PVT_CAL_WAIT_SEL_MASK))

#define FIELD_CMU_REG32_RESERVED_0_LSB		0
#define FIELD_CMU_REG32_RESERVED_0_MSB		0
#define FIELD_CMU_REG32_RESERVED_0_WIDTH		1
#define FIELD_CMU_REG32_RESERVED_0_MASK		0x00000001
#define FIELD_CMU_REG32_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CMU_REG32_RESERVED_0_RD(src)	((FIELD_CMU_REG32_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG32_RESERVED_0_WR(dst)	(FIELD_CMU_REG32_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG32_RESERVED_0_SHIFT_MASK))
#define FIELD_CMU_REG32_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG32_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG32_RESERVED_0_SHIFT_MASK) & FIELD_CMU_REG32_RESERVED_0_MASK))

#define RESERVE_BITS_CMU_REG32 0x00000001
#define SELF_CLEAR_BITS_CMU_REG32 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG32 0x00000000
#define READ_ONLY_BITS_CMU_REG32 0x00000000
/****** CMU_reg32 END *****/

/*****CMU_reg33 START *****/
#define FIELD_CMU_REG33_CUSTOMER_MODE_INV_LSB		0
#define FIELD_CMU_REG33_CUSTOMER_MODE_INV_MSB		15
#define FIELD_CMU_REG33_CUSTOMER_MODE_INV_WIDTH		16
#define FIELD_CMU_REG33_CUSTOMER_MODE_INV_MASK		0x0000ffff
#define FIELD_CMU_REG33_CUSTOMER_MODE_INV_SHIFT_MASK		0x0
#define FIELD_CMU_REG33_CUSTOMER_MODE_INV_RD(src)	((FIELD_CMU_REG33_CUSTOMER_MODE_INV_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG33_CUSTOMER_MODE_INV_WR(dst)	(FIELD_CMU_REG33_CUSTOMER_MODE_INV_MASK & ((unsigned int)(dst) << FIELD_CMU_REG33_CUSTOMER_MODE_INV_SHIFT_MASK))
#define FIELD_CMU_REG33_CUSTOMER_MODE_INV_SET(dst, src)	(((dst) & ~FIELD_CMU_REG33_CUSTOMER_MODE_INV_MASK) | (((unsigned int)(src) << FIELD_CMU_REG33_CUSTOMER_MODE_INV_SHIFT_MASK) & FIELD_CMU_REG33_CUSTOMER_MODE_INV_MASK))

#define RESERVE_BITS_CMU_REG33 0x00000000
#define SELF_CLEAR_BITS_CMU_REG33 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG33 0x00000000
#define READ_ONLY_BITS_CMU_REG33 0x00000000
/****** CMU_reg33 END *****/

/*****CMU_reg34 START *****/
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_LSB		12
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_MSB		15
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_WIDTH		4
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_MASK		0x0000f000
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_SHIFT_MASK		0xc
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_RD(src)	((FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_SHIFT_MASK)
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_WR(dst)	(FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_SHIFT_MASK))
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_SHIFT_MASK) & FIELD_CMU_REG34_VCO_CAL_VTH_HI_MIN_MASK))

#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_LSB		8
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_MSB		11
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_WIDTH		4
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_MASK		0x00000f00
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_SHIFT_MASK		0x8
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_RD(src)	((FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_MASK & (unsigned int)(src)) >> FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_SHIFT_MASK)
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_WR(dst)	(FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_MASK & ((unsigned int)(dst) << FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_SHIFT_MASK))
#define FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_SET(dst, src)	(((dst) & ~FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_MASK) | (((unsigned int)(src) << FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_SHIFT_MASK) & FIELD_CMU_REG34_VCO_CAL_VTH_HI_MAX_MASK))

#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_LSB		4
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_MSB		7
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_WIDTH		4
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_MASK		0x000000f0
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_SHIFT_MASK		0x4
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_RD(src)	((FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_SHIFT_MASK)
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_WR(dst)	(FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_SHIFT_MASK))
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_SHIFT_MASK) & FIELD_CMU_REG34_VCO_CAL_VTH_LO_MIN_MASK))

#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_LSB		0
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_MSB		3
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_WIDTH		4
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_MASK		0x0000000f
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_SHIFT_MASK		0x0
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_RD(src)	((FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_WR(dst)	(FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_MASK & ((unsigned int)(dst) << FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_SHIFT_MASK))
#define FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_SET(dst, src)	(((dst) & ~FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_MASK) | (((unsigned int)(src) << FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_SHIFT_MASK) & FIELD_CMU_REG34_VCO_CAL_VTH_LO_MAX_MASK))

#define RESERVE_BITS_CMU_REG34 0x00000000
#define SELF_CLEAR_BITS_CMU_REG34 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG34 0x00000000
#define READ_ONLY_BITS_CMU_REG34 0x00000000
/****** CMU_reg34 END *****/

/*****CMU_reg35 START *****/
#define FIELD_CMU_REG35_PLL_SSC_MOD_LSB		9
#define FIELD_CMU_REG35_PLL_SSC_MOD_MSB		15
#define FIELD_CMU_REG35_PLL_SSC_MOD_WIDTH		7
#define FIELD_CMU_REG35_PLL_SSC_MOD_MASK		0x0000fe00
#define FIELD_CMU_REG35_PLL_SSC_MOD_SHIFT_MASK		0x9
#define FIELD_CMU_REG35_PLL_SSC_MOD_RD(src)	((FIELD_CMU_REG35_PLL_SSC_MOD_MASK & (unsigned int)(src)) >> FIELD_CMU_REG35_PLL_SSC_MOD_SHIFT_MASK)
#define FIELD_CMU_REG35_PLL_SSC_MOD_WR(dst)	(FIELD_CMU_REG35_PLL_SSC_MOD_MASK & ((unsigned int)(dst) << FIELD_CMU_REG35_PLL_SSC_MOD_SHIFT_MASK))
#define FIELD_CMU_REG35_PLL_SSC_MOD_SET(dst, src)	(((dst) & ~FIELD_CMU_REG35_PLL_SSC_MOD_MASK) | (((unsigned int)(src) << FIELD_CMU_REG35_PLL_SSC_MOD_SHIFT_MASK) & FIELD_CMU_REG35_PLL_SSC_MOD_MASK))

#define FIELD_CMU_REG35_CORE_REVISION_LSB		0
#define FIELD_CMU_REG35_CORE_REVISION_MSB		8
#define FIELD_CMU_REG35_CORE_REVISION_WIDTH		9
#define FIELD_CMU_REG35_CORE_REVISION_MASK		0x000001ff
#define FIELD_CMU_REG35_CORE_REVISION_SHIFT_MASK		0x0
#define FIELD_CMU_REG35_CORE_REVISION_RD(src)	((FIELD_CMU_REG35_CORE_REVISION_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG35_CORE_REVISION_WR(dst)	(FIELD_CMU_REG35_CORE_REVISION_MASK & ((unsigned int)(dst) << FIELD_CMU_REG35_CORE_REVISION_SHIFT_MASK))
#define FIELD_CMU_REG35_CORE_REVISION_SET(dst, src)	(((dst) & ~FIELD_CMU_REG35_CORE_REVISION_MASK) | (((unsigned int)(src) << FIELD_CMU_REG35_CORE_REVISION_SHIFT_MASK) & FIELD_CMU_REG35_CORE_REVISION_MASK))

#define RESERVE_BITS_CMU_REG35 0x00000000
#define SELF_CLEAR_BITS_CMU_REG35 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG35 0x00000000
#define READ_ONLY_BITS_CMU_REG35 0x000001ff
/****** CMU_reg35 END *****/

/*****CMU_reg36 START *****/
#define FIELD_CMU_REG36_PLL_SSC_VSTEP_LSB		6
#define FIELD_CMU_REG36_PLL_SSC_VSTEP_MSB		15
#define FIELD_CMU_REG36_PLL_SSC_VSTEP_WIDTH		10
#define FIELD_CMU_REG36_PLL_SSC_VSTEP_MASK		0x0000ffc0
#define FIELD_CMU_REG36_PLL_SSC_VSTEP_SHIFT_MASK		0x6
#define FIELD_CMU_REG36_PLL_SSC_VSTEP_RD(src)	((FIELD_CMU_REG36_PLL_SSC_VSTEP_MASK & (unsigned int)(src)) >> FIELD_CMU_REG36_PLL_SSC_VSTEP_SHIFT_MASK)
#define FIELD_CMU_REG36_PLL_SSC_VSTEP_WR(dst)	(FIELD_CMU_REG36_PLL_SSC_VSTEP_MASK & ((unsigned int)(dst) << FIELD_CMU_REG36_PLL_SSC_VSTEP_SHIFT_MASK))
#define FIELD_CMU_REG36_PLL_SSC_VSTEP_SET(dst, src)	(((dst) & ~FIELD_CMU_REG36_PLL_SSC_VSTEP_MASK) | (((unsigned int)(src) << FIELD_CMU_REG36_PLL_SSC_VSTEP_SHIFT_MASK) & FIELD_CMU_REG36_PLL_SSC_VSTEP_MASK))

#define FIELD_CMU_REG36_PLL_SSC_DSMSEL_LSB		5
#define FIELD_CMU_REG36_PLL_SSC_DSMSEL_MSB		5
#define FIELD_CMU_REG36_PLL_SSC_DSMSEL_WIDTH		1
#define FIELD_CMU_REG36_PLL_SSC_DSMSEL_MASK		0x00000020
#define FIELD_CMU_REG36_PLL_SSC_DSMSEL_SHIFT_MASK		0x5
#define FIELD_CMU_REG36_PLL_SSC_DSMSEL_RD(src)	((FIELD_CMU_REG36_PLL_SSC_DSMSEL_MASK & (unsigned int)(src)) >> FIELD_CMU_REG36_PLL_SSC_DSMSEL_SHIFT_MASK)
#define FIELD_CMU_REG36_PLL_SSC_DSMSEL_WR(dst)	(FIELD_CMU_REG36_PLL_SSC_DSMSEL_MASK & ((unsigned int)(dst) << FIELD_CMU_REG36_PLL_SSC_DSMSEL_SHIFT_MASK))
#define FIELD_CMU_REG36_PLL_SSC_DSMSEL_SET(dst, src)	(((dst) & ~FIELD_CMU_REG36_PLL_SSC_DSMSEL_MASK) | (((unsigned int)(src) << FIELD_CMU_REG36_PLL_SSC_DSMSEL_SHIFT_MASK) & FIELD_CMU_REG36_PLL_SSC_DSMSEL_MASK))

#define FIELD_CMU_REG36_PLL_SSC_EN_LSB		4
#define FIELD_CMU_REG36_PLL_SSC_EN_MSB		4
#define FIELD_CMU_REG36_PLL_SSC_EN_WIDTH		1
#define FIELD_CMU_REG36_PLL_SSC_EN_MASK		0x00000010
#define FIELD_CMU_REG36_PLL_SSC_EN_SHIFT_MASK		0x4
#define FIELD_CMU_REG36_PLL_SSC_EN_RD(src)	((FIELD_CMU_REG36_PLL_SSC_EN_MASK & (unsigned int)(src)) >> FIELD_CMU_REG36_PLL_SSC_EN_SHIFT_MASK)
#define FIELD_CMU_REG36_PLL_SSC_EN_WR(dst)	(FIELD_CMU_REG36_PLL_SSC_EN_MASK & ((unsigned int)(dst) << FIELD_CMU_REG36_PLL_SSC_EN_SHIFT_MASK))
#define FIELD_CMU_REG36_PLL_SSC_EN_SET(dst, src)	(((dst) & ~FIELD_CMU_REG36_PLL_SSC_EN_MASK) | (((unsigned int)(src) << FIELD_CMU_REG36_PLL_SSC_EN_SHIFT_MASK) & FIELD_CMU_REG36_PLL_SSC_EN_MASK))

#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_LSB		3
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_MSB		3
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_WIDTH		1
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_MASK		0x00000008
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_SHIFT_MASK		0x3
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_RD(src)	((FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_SHIFT_MASK)
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_WR(dst)	(FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_SHIFT_MASK))
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_SHIFT_MASK) & FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH2_MASK))

#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_LSB		2
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_MSB		2
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_WIDTH		1
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_MASK		0x00000004
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_SHIFT_MASK		0x2
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_RD(src)	((FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_SHIFT_MASK)
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_WR(dst)	(FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_SHIFT_MASK))
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_SHIFT_MASK) & FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH2_MASK))

#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_LSB		1
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_MSB		1
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_WIDTH		1
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_MASK		0x00000002
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_SHIFT_MASK		0x1
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_RD(src)	((FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_MASK & (unsigned int)(src)) >> FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_SHIFT_MASK)
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_WR(dst)	(FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_SHIFT_MASK))
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_SHIFT_MASK) & FIELD_CMU_REG36_FORCE_RATE_CHANGE_RX_CH3_MASK))

#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_LSB		0
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_MSB		0
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_WIDTH		1
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_MASK		0x00000001
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_SHIFT_MASK		0x0
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_RD(src)	((FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_WR(dst)	(FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_SHIFT_MASK))
#define FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_SHIFT_MASK) & FIELD_CMU_REG36_FORCE_RATE_CHANGE_TX_CH3_MASK))

#define RESERVE_BITS_CMU_REG36 0x00000000
#define SELF_CLEAR_BITS_CMU_REG36 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG36 0x00000000
#define READ_ONLY_BITS_CMU_REG36 0x00000000
/****** CMU_reg36 END *****/

/*****CMU_reg37 START *****/
#define FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_LSB		12
#define FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_MSB		15
#define FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_WIDTH		4
#define FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_MASK		0x0000f000
#define FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_SHIFT_MASK		0xc
#define FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_RD(src)	((FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_MASK & (unsigned int)(src)) >> FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_SHIFT_MASK)
#define FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_WR(dst)	(FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_MASK & ((unsigned int)(dst) << FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_SHIFT_MASK))
#define FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_SET(dst, src)	(((dst) & ~FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_MASK) | (((unsigned int)(src) << FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_SHIFT_MASK) & FIELD_CMU_REG37_CTLE_CAL_DONE_OVR_MASK))

#define FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_LSB		8
#define FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_MSB		11
#define FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_WIDTH		4
#define FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_MASK		0x00000f00
#define FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_SHIFT_MASK		0x8
#define FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_RD(src)	((FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_MASK & (unsigned int)(src)) >> FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_SHIFT_MASK)
#define FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_WR(dst)	(FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_MASK & ((unsigned int)(dst) << FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_SHIFT_MASK))
#define FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_SET(dst, src)	(((dst) & ~FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_MASK) | (((unsigned int)(src) << FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_SHIFT_MASK) & FIELD_CMU_REG37_LATCH_CAL_DONE_OVR_MASK))

#define FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_LSB		4
#define FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_MSB		7
#define FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_WIDTH		4
#define FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_MASK		0x000000f0
#define FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_SHIFT_MASK		0x4
#define FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_RD(src)	((FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_MASK & (unsigned int)(src)) >> FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_SHIFT_MASK)
#define FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_WR(dst)	(FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_MASK & ((unsigned int)(dst) << FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_SHIFT_MASK))
#define FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_SET(dst, src)	(((dst) & ~FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_MASK) | (((unsigned int)(src) << FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_SHIFT_MASK) & FIELD_CMU_REG37_SUM_OFF_CAL_DONE_OVR_MASK))

#define FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_LSB		0
#define FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_MSB		3
#define FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_WIDTH		4
#define FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_MASK		0x0000000f
#define FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_SHIFT_MASK		0x0
#define FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_RD(src)	((FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_WR(dst)	(FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_MASK & ((unsigned int)(dst) << FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_SHIFT_MASK))
#define FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_SET(dst, src)	(((dst) & ~FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_MASK) | (((unsigned int)(src) << FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_SHIFT_MASK) & FIELD_CMU_REG37_FT_SEARCH_DONE_OVR_MASK))

#define RESERVE_BITS_CMU_REG37 0x00000000
#define SELF_CLEAR_BITS_CMU_REG37 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG37 0x00000000
#define READ_ONLY_BITS_CMU_REG37 0x00000000
/****** CMU_reg37 END *****/

/*****CMU_reg38 START *****/
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH0_LSB		12
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH0_MSB		15
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH0_WIDTH		4
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH0_MASK		0x0000f000
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH0_SHIFT_MASK		0xc
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH0_RD(src)	((FIELD_CMU_REG38_RX_SEQ_STATE_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG38_RX_SEQ_STATE_CH0_SHIFT_MASK)
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH0_WR(dst)	(FIELD_CMU_REG38_RX_SEQ_STATE_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG38_RX_SEQ_STATE_CH0_SHIFT_MASK))
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG38_RX_SEQ_STATE_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG38_RX_SEQ_STATE_CH0_SHIFT_MASK) & FIELD_CMU_REG38_RX_SEQ_STATE_CH0_MASK))

#define FIELD_CMU_REG38_RX_SEQ_STATE_CH1_LSB		8
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH1_MSB		11
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH1_WIDTH		4
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH1_MASK		0x00000f00
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH1_SHIFT_MASK		0x8
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH1_RD(src)	((FIELD_CMU_REG38_RX_SEQ_STATE_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG38_RX_SEQ_STATE_CH1_SHIFT_MASK)
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH1_WR(dst)	(FIELD_CMU_REG38_RX_SEQ_STATE_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG38_RX_SEQ_STATE_CH1_SHIFT_MASK))
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG38_RX_SEQ_STATE_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG38_RX_SEQ_STATE_CH1_SHIFT_MASK) & FIELD_CMU_REG38_RX_SEQ_STATE_CH1_MASK))

#define FIELD_CMU_REG38_RX_SEQ_STATE_CH2_LSB		4
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH2_MSB		7
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH2_WIDTH		4
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH2_MASK		0x000000f0
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH2_SHIFT_MASK		0x4
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH2_RD(src)	((FIELD_CMU_REG38_RX_SEQ_STATE_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG38_RX_SEQ_STATE_CH2_SHIFT_MASK)
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH2_WR(dst)	(FIELD_CMU_REG38_RX_SEQ_STATE_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG38_RX_SEQ_STATE_CH2_SHIFT_MASK))
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG38_RX_SEQ_STATE_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG38_RX_SEQ_STATE_CH2_SHIFT_MASK) & FIELD_CMU_REG38_RX_SEQ_STATE_CH2_MASK))

#define FIELD_CMU_REG38_RX_SEQ_STATE_CH3_LSB		0
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH3_MSB		3
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH3_WIDTH		4
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH3_MASK		0x0000000f
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH3_SHIFT_MASK		0x0
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH3_RD(src)	((FIELD_CMU_REG38_RX_SEQ_STATE_CH3_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH3_WR(dst)	(FIELD_CMU_REG38_RX_SEQ_STATE_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG38_RX_SEQ_STATE_CH3_SHIFT_MASK))
#define FIELD_CMU_REG38_RX_SEQ_STATE_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG38_RX_SEQ_STATE_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG38_RX_SEQ_STATE_CH3_SHIFT_MASK) & FIELD_CMU_REG38_RX_SEQ_STATE_CH3_MASK))

#define RESERVE_BITS_CMU_REG38 0x00000000
#define SELF_CLEAR_BITS_CMU_REG38 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG38 0x00000000
#define READ_ONLY_BITS_CMU_REG38 0x0000ffff
/****** CMU_reg38 END *****/

/*****CMU_reg39 START *****/
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH0_LSB		12
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH0_MSB		15
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH0_WIDTH		4
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH0_MASK		0x0000f000
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH0_SHIFT_MASK		0xc
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH0_RD(src)	((FIELD_CMU_REG39_TX_SEQ_STATE_CH0_MASK & (unsigned int)(src)) >> FIELD_CMU_REG39_TX_SEQ_STATE_CH0_SHIFT_MASK)
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH0_WR(dst)	(FIELD_CMU_REG39_TX_SEQ_STATE_CH0_MASK & ((unsigned int)(dst) << FIELD_CMU_REG39_TX_SEQ_STATE_CH0_SHIFT_MASK))
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH0_SET(dst, src)	(((dst) & ~FIELD_CMU_REG39_TX_SEQ_STATE_CH0_MASK) | (((unsigned int)(src) << FIELD_CMU_REG39_TX_SEQ_STATE_CH0_SHIFT_MASK) & FIELD_CMU_REG39_TX_SEQ_STATE_CH0_MASK))

#define FIELD_CMU_REG39_TX_SEQ_STATE_CH1_LSB		8
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH1_MSB		11
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH1_WIDTH		4
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH1_MASK		0x00000f00
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH1_SHIFT_MASK		0x8
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH1_RD(src)	((FIELD_CMU_REG39_TX_SEQ_STATE_CH1_MASK & (unsigned int)(src)) >> FIELD_CMU_REG39_TX_SEQ_STATE_CH1_SHIFT_MASK)
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH1_WR(dst)	(FIELD_CMU_REG39_TX_SEQ_STATE_CH1_MASK & ((unsigned int)(dst) << FIELD_CMU_REG39_TX_SEQ_STATE_CH1_SHIFT_MASK))
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH1_SET(dst, src)	(((dst) & ~FIELD_CMU_REG39_TX_SEQ_STATE_CH1_MASK) | (((unsigned int)(src) << FIELD_CMU_REG39_TX_SEQ_STATE_CH1_SHIFT_MASK) & FIELD_CMU_REG39_TX_SEQ_STATE_CH1_MASK))

#define FIELD_CMU_REG39_TX_SEQ_STATE_CH2_LSB		4
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH2_MSB		7
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH2_WIDTH		4
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH2_MASK		0x000000f0
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH2_SHIFT_MASK		0x4
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH2_RD(src)	((FIELD_CMU_REG39_TX_SEQ_STATE_CH2_MASK & (unsigned int)(src)) >> FIELD_CMU_REG39_TX_SEQ_STATE_CH2_SHIFT_MASK)
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH2_WR(dst)	(FIELD_CMU_REG39_TX_SEQ_STATE_CH2_MASK & ((unsigned int)(dst) << FIELD_CMU_REG39_TX_SEQ_STATE_CH2_SHIFT_MASK))
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH2_SET(dst, src)	(((dst) & ~FIELD_CMU_REG39_TX_SEQ_STATE_CH2_MASK) | (((unsigned int)(src) << FIELD_CMU_REG39_TX_SEQ_STATE_CH2_SHIFT_MASK) & FIELD_CMU_REG39_TX_SEQ_STATE_CH2_MASK))

#define FIELD_CMU_REG39_TX_SEQ_STATE_CH3_LSB		0
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH3_MSB		3
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH3_WIDTH		4
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH3_MASK		0x0000000f
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH3_SHIFT_MASK		0x0
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH3_RD(src)	((FIELD_CMU_REG39_TX_SEQ_STATE_CH3_MASK & (unsigned int)(src)))
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH3_WR(dst)	(FIELD_CMU_REG39_TX_SEQ_STATE_CH3_MASK & ((unsigned int)(dst) << FIELD_CMU_REG39_TX_SEQ_STATE_CH3_SHIFT_MASK))
#define FIELD_CMU_REG39_TX_SEQ_STATE_CH3_SET(dst, src)	(((dst) & ~FIELD_CMU_REG39_TX_SEQ_STATE_CH3_MASK) | (((unsigned int)(src) << FIELD_CMU_REG39_TX_SEQ_STATE_CH3_SHIFT_MASK) & FIELD_CMU_REG39_TX_SEQ_STATE_CH3_MASK))

#define RESERVE_BITS_CMU_REG39 0x00000000
#define SELF_CLEAR_BITS_CMU_REG39 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CMU_REG39 0x00000000
#define READ_ONLY_BITS_CMU_REG39 0x0000ffff
/****** CMU_reg39 END *****/

#define FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_LSB		11
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_MSB		15
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_WIDTH		5
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_RD(src)	((FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_WR(dst)	(FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_SHIFT_MASK) & FIELD_CH0_RXTX_REG0_CTLE_EQ_HR_MASK))

#define FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_LSB		6
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_MSB		10
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_WIDTH		5
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_RD(src)	((FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_WR(dst)	(FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_SHIFT_MASK) & FIELD_CH0_RXTX_REG0_CTLE_EQ_QR_MASK))

#define FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_LSB		1
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_MSB		5
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_WIDTH		5
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_RD(src)	((FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_WR(dst)	(FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_SHIFT_MASK) & FIELD_CH0_RXTX_REG0_CTLE_EQ_FR_MASK))

#define FIELD_CH0_RXTX_REG0_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG0_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG0_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG0_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG0_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG0_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG0_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG0_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG0_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG0_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG0_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG0_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG0_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG0_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG0 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG0 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG0 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG0 0x00000000
/****** ch0_rxtx_reg0 END *****/

/*****ch0_rxtx_reg1 START *****/
#define FIELD_CH0_RXTX_REG1_RXACVCM_LSB		12
#define FIELD_CH0_RXTX_REG1_RXACVCM_MSB		15
#define FIELD_CH0_RXTX_REG1_RXACVCM_WIDTH		4
#define FIELD_CH0_RXTX_REG1_RXACVCM_MASK		0x0000f000
#define FIELD_CH0_RXTX_REG1_RXACVCM_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG1_RXACVCM_RD(src)	((FIELD_CH0_RXTX_REG1_RXACVCM_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG1_RXACVCM_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG1_RXACVCM_WR(dst)	(FIELD_CH0_RXTX_REG1_RXACVCM_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG1_RXACVCM_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG1_RXACVCM_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG1_RXACVCM_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG1_RXACVCM_SHIFT_MASK) & FIELD_CH0_RXTX_REG1_RXACVCM_MASK))

#define FIELD_CH0_RXTX_REG1_CTLE_EQ_LSB		7
#define FIELD_CH0_RXTX_REG1_CTLE_EQ_MSB		11
#define FIELD_CH0_RXTX_REG1_CTLE_EQ_WIDTH		5
#define FIELD_CH0_RXTX_REG1_CTLE_EQ_MASK		0x00000f80
#define FIELD_CH0_RXTX_REG1_CTLE_EQ_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG1_CTLE_EQ_RD(src)	((FIELD_CH0_RXTX_REG1_CTLE_EQ_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG1_CTLE_EQ_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG1_CTLE_EQ_WR(dst)	(FIELD_CH0_RXTX_REG1_CTLE_EQ_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG1_CTLE_EQ_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG1_CTLE_EQ_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG1_CTLE_EQ_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG1_CTLE_EQ_SHIFT_MASK) & FIELD_CH0_RXTX_REG1_CTLE_EQ_MASK))

#define FIELD_CH0_RXTX_REG1_RXVREG1_LSB		5
#define FIELD_CH0_RXTX_REG1_RXVREG1_MSB		6
#define FIELD_CH0_RXTX_REG1_RXVREG1_WIDTH		2
#define FIELD_CH0_RXTX_REG1_RXVREG1_MASK		0x00000060
#define FIELD_CH0_RXTX_REG1_RXVREG1_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG1_RXVREG1_RD(src)	((FIELD_CH0_RXTX_REG1_RXVREG1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG1_RXVREG1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG1_RXVREG1_WR(dst)	(FIELD_CH0_RXTX_REG1_RXVREG1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG1_RXVREG1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG1_RXVREG1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG1_RXVREG1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG1_RXVREG1_SHIFT_MASK) & FIELD_CH0_RXTX_REG1_RXVREG1_MASK))

#define FIELD_CH0_RXTX_REG1_RXVREG1P2_LSB		3
#define FIELD_CH0_RXTX_REG1_RXVREG1P2_MSB		4
#define FIELD_CH0_RXTX_REG1_RXVREG1P2_WIDTH		2
#define FIELD_CH0_RXTX_REG1_RXVREG1P2_MASK		0x00000018
#define FIELD_CH0_RXTX_REG1_RXVREG1P2_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG1_RXVREG1P2_RD(src)	((FIELD_CH0_RXTX_REG1_RXVREG1P2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG1_RXVREG1P2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG1_RXVREG1P2_WR(dst)	(FIELD_CH0_RXTX_REG1_RXVREG1P2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG1_RXVREG1P2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG1_RXVREG1P2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG1_RXVREG1P2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG1_RXVREG1P2_SHIFT_MASK) & FIELD_CH0_RXTX_REG1_RXVREG1P2_MASK))

#define FIELD_CH0_RXTX_REG1_RXIREF_ADJ_LSB		1
#define FIELD_CH0_RXTX_REG1_RXIREF_ADJ_MSB		2
#define FIELD_CH0_RXTX_REG1_RXIREF_ADJ_WIDTH		2
#define FIELD_CH0_RXTX_REG1_RXIREF_ADJ_MASK		0x00000006
#define FIELD_CH0_RXTX_REG1_RXIREF_ADJ_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG1_RXIREF_ADJ_RD(src)	((FIELD_CH0_RXTX_REG1_RXIREF_ADJ_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG1_RXIREF_ADJ_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG1_RXIREF_ADJ_WR(dst)	(FIELD_CH0_RXTX_REG1_RXIREF_ADJ_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG1_RXIREF_ADJ_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG1_RXIREF_ADJ_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG1_RXIREF_ADJ_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG1_RXIREF_ADJ_SHIFT_MASK) & FIELD_CH0_RXTX_REG1_RXIREF_ADJ_MASK))

#define FIELD_CH0_RXTX_REG1_PWR_BYPASS_LSB		0
#define FIELD_CH0_RXTX_REG1_PWR_BYPASS_MSB		0
#define FIELD_CH0_RXTX_REG1_PWR_BYPASS_WIDTH		1
#define FIELD_CH0_RXTX_REG1_PWR_BYPASS_MASK		0x00000001
#define FIELD_CH0_RXTX_REG1_PWR_BYPASS_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG1_PWR_BYPASS_RD(src)	((FIELD_CH0_RXTX_REG1_PWR_BYPASS_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG1_PWR_BYPASS_WR(dst)	(FIELD_CH0_RXTX_REG1_PWR_BYPASS_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG1_PWR_BYPASS_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG1_PWR_BYPASS_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG1_PWR_BYPASS_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG1_PWR_BYPASS_SHIFT_MASK) & FIELD_CH0_RXTX_REG1_PWR_BYPASS_MASK))

#define RESERVE_BITS_CH0_RXTX_REG1 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG1 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG1 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG1 0x00000000
/****** ch0_rxtx_reg1 END *****/

/*****ch0_rxtx_reg2 START *****/
#define FIELD_CH0_RXTX_REG2_RESETB_LSB		15
#define FIELD_CH0_RXTX_REG2_RESETB_MSB		15
#define FIELD_CH0_RXTX_REG2_RESETB_WIDTH		1
#define FIELD_CH0_RXTX_REG2_RESETB_MASK		0x00008000
#define FIELD_CH0_RXTX_REG2_RESETB_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG2_RESETB_RD(src)	((FIELD_CH0_RXTX_REG2_RESETB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_RESETB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_RESETB_WR(dst)	(FIELD_CH0_RXTX_REG2_RESETB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_RESETB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_RESETB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_RESETB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_RESETB_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_RESETB_MASK))

#define FIELD_CH0_RXTX_REG2_RESETB_TERM_LSB		14
#define FIELD_CH0_RXTX_REG2_RESETB_TERM_MSB		14
#define FIELD_CH0_RXTX_REG2_RESETB_TERM_WIDTH		1
#define FIELD_CH0_RXTX_REG2_RESETB_TERM_MASK		0x00004000
#define FIELD_CH0_RXTX_REG2_RESETB_TERM_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG2_RESETB_TERM_RD(src)	((FIELD_CH0_RXTX_REG2_RESETB_TERM_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_RESETB_TERM_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_RESETB_TERM_WR(dst)	(FIELD_CH0_RXTX_REG2_RESETB_TERM_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_RESETB_TERM_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_RESETB_TERM_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_RESETB_TERM_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_RESETB_TERM_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_RESETB_TERM_MASK))

#define FIELD_CH0_RXTX_REG2_RESETB_TXA_LSB		13
#define FIELD_CH0_RXTX_REG2_RESETB_TXA_MSB		13
#define FIELD_CH0_RXTX_REG2_RESETB_TXA_WIDTH		1
#define FIELD_CH0_RXTX_REG2_RESETB_TXA_MASK		0x00002000
#define FIELD_CH0_RXTX_REG2_RESETB_TXA_SHIFT_MASK		0xd
#define FIELD_CH0_RXTX_REG2_RESETB_TXA_RD(src)	((FIELD_CH0_RXTX_REG2_RESETB_TXA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_RESETB_TXA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_RESETB_TXA_WR(dst)	(FIELD_CH0_RXTX_REG2_RESETB_TXA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_RESETB_TXA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_RESETB_TXA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_RESETB_TXA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_RESETB_TXA_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_RESETB_TXA_MASK))

#define FIELD_CH0_RXTX_REG2_RESETB_TXD_LSB		12
#define FIELD_CH0_RXTX_REG2_RESETB_TXD_MSB		12
#define FIELD_CH0_RXTX_REG2_RESETB_TXD_WIDTH		1
#define FIELD_CH0_RXTX_REG2_RESETB_TXD_MASK		0x00001000
#define FIELD_CH0_RXTX_REG2_RESETB_TXD_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG2_RESETB_TXD_RD(src)	((FIELD_CH0_RXTX_REG2_RESETB_TXD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_RESETB_TXD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_RESETB_TXD_WR(dst)	(FIELD_CH0_RXTX_REG2_RESETB_TXD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_RESETB_TXD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_RESETB_TXD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_RESETB_TXD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_RESETB_TXD_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_RESETB_TXD_MASK))

#define FIELD_CH0_RXTX_REG2_BIST_ENA_TX_LSB		11
#define FIELD_CH0_RXTX_REG2_BIST_ENA_TX_MSB		11
#define FIELD_CH0_RXTX_REG2_BIST_ENA_TX_WIDTH		1
#define FIELD_CH0_RXTX_REG2_BIST_ENA_TX_MASK		0x00000800
#define FIELD_CH0_RXTX_REG2_BIST_ENA_TX_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG2_BIST_ENA_TX_RD(src)	((FIELD_CH0_RXTX_REG2_BIST_ENA_TX_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_BIST_ENA_TX_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_BIST_ENA_TX_WR(dst)	(FIELD_CH0_RXTX_REG2_BIST_ENA_TX_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_BIST_ENA_TX_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_BIST_ENA_TX_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_BIST_ENA_TX_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_BIST_ENA_TX_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_BIST_ENA_TX_MASK))

#define FIELD_CH0_RXTX_REG2_TX_INV_LSB		10
#define FIELD_CH0_RXTX_REG2_TX_INV_MSB		10
#define FIELD_CH0_RXTX_REG2_TX_INV_WIDTH		1
#define FIELD_CH0_RXTX_REG2_TX_INV_MASK		0x00000400
#define FIELD_CH0_RXTX_REG2_TX_INV_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG2_TX_INV_RD(src)	((FIELD_CH0_RXTX_REG2_TX_INV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_TX_INV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_TX_INV_WR(dst)	(FIELD_CH0_RXTX_REG2_TX_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_TX_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_TX_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_TX_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_TX_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_TX_INV_MASK))

#define FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_LSB		9
#define FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_MSB		9
#define FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_WIDTH		1
#define FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_MASK		0x00000200
#define FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_RD(src)	((FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_WR(dst)	(FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_TX_PVT_BYPASS_MASK))

#define FIELD_CH0_RXTX_REG2_VTT_ENA_LSB		8
#define FIELD_CH0_RXTX_REG2_VTT_ENA_MSB		8
#define FIELD_CH0_RXTX_REG2_VTT_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG2_VTT_ENA_MASK		0x00000100
#define FIELD_CH0_RXTX_REG2_VTT_ENA_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG2_VTT_ENA_RD(src)	((FIELD_CH0_RXTX_REG2_VTT_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_VTT_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_VTT_ENA_WR(dst)	(FIELD_CH0_RXTX_REG2_VTT_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_VTT_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_VTT_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_VTT_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_VTT_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_VTT_ENA_MASK))

#define FIELD_CH0_RXTX_REG2_VTT_SEL_LSB		6
#define FIELD_CH0_RXTX_REG2_VTT_SEL_MSB		7
#define FIELD_CH0_RXTX_REG2_VTT_SEL_WIDTH		2
#define FIELD_CH0_RXTX_REG2_VTT_SEL_MASK		0x000000c0
#define FIELD_CH0_RXTX_REG2_VTT_SEL_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG2_VTT_SEL_RD(src)	((FIELD_CH0_RXTX_REG2_VTT_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_VTT_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_VTT_SEL_WR(dst)	(FIELD_CH0_RXTX_REG2_VTT_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_VTT_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_VTT_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_VTT_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_VTT_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_VTT_SEL_MASK))

#define FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_LSB		5
#define FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_MSB		5
#define FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_MASK		0x00000020
#define FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_RD(src)	((FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_WR(dst)	(FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_TX_FIFO_ENA_MASK))

#define FIELD_CH0_RXTX_REG2_TX_PDOWN_LSB		4
#define FIELD_CH0_RXTX_REG2_TX_PDOWN_MSB		4
#define FIELD_CH0_RXTX_REG2_TX_PDOWN_WIDTH		1
#define FIELD_CH0_RXTX_REG2_TX_PDOWN_MASK		0x00000010
#define FIELD_CH0_RXTX_REG2_TX_PDOWN_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG2_TX_PDOWN_RD(src)	((FIELD_CH0_RXTX_REG2_TX_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_TX_PDOWN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_TX_PDOWN_WR(dst)	(FIELD_CH0_RXTX_REG2_TX_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_TX_PDOWN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_TX_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_TX_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_TX_PDOWN_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_TX_PDOWN_MASK))

#define FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_LSB		2
#define FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_MSB		3
#define FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_WIDTH		2
#define FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_MASK		0x0000000c
#define FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_RD(src)	((FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_WR(dst)	(FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_TX_RCVDET_SEL_MASK))

#define FIELD_CH0_RXTX_REG2_IDDTN_LSB		1
#define FIELD_CH0_RXTX_REG2_IDDTN_MSB		1
#define FIELD_CH0_RXTX_REG2_IDDTN_WIDTH		1
#define FIELD_CH0_RXTX_REG2_IDDTN_MASK		0x00000002
#define FIELD_CH0_RXTX_REG2_IDDTN_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG2_IDDTN_RD(src)	((FIELD_CH0_RXTX_REG2_IDDTN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG2_IDDTN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG2_IDDTN_WR(dst)	(FIELD_CH0_RXTX_REG2_IDDTN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_IDDTN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_IDDTN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_IDDTN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_IDDTN_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_IDDTN_MASK))

#define FIELD_CH0_RXTX_REG2_RXPDBIAS_LSB		0
#define FIELD_CH0_RXTX_REG2_RXPDBIAS_MSB		0
#define FIELD_CH0_RXTX_REG2_RXPDBIAS_WIDTH		1
#define FIELD_CH0_RXTX_REG2_RXPDBIAS_MASK		0x00000001
#define FIELD_CH0_RXTX_REG2_RXPDBIAS_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG2_RXPDBIAS_RD(src)	((FIELD_CH0_RXTX_REG2_RXPDBIAS_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG2_RXPDBIAS_WR(dst)	(FIELD_CH0_RXTX_REG2_RXPDBIAS_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG2_RXPDBIAS_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG2_RXPDBIAS_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG2_RXPDBIAS_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG2_RXPDBIAS_SHIFT_MASK) & FIELD_CH0_RXTX_REG2_RXPDBIAS_MASK))

#define RESERVE_BITS_CH0_RXTX_REG2 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG2 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG2 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG2 0x00000000
/****** ch0_rxtx_reg2 END *****/

/*****ch0_rxtx_reg3 START *****/
#define FIELD_CH0_RXTX_REG3_RESERVED_15_LSB		0
#define FIELD_CH0_RXTX_REG3_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG3_RESERVED_15_WIDTH		16
#define FIELD_CH0_RXTX_REG3_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG3_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG3_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG3_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG3_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG3_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG3_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG3_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG3_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG3_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG3_RESERVED_15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG3 0x0000ffff
#define SELF_CLEAR_BITS_CH0_RXTX_REG3 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG3 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG3 0x00000000
/****** ch0_rxtx_reg3 END *****/

/*****ch0_rxtx_reg4 START *****/
#define FIELD_CH0_RXTX_REG4_TX_DATA_RATE_LSB		14
#define FIELD_CH0_RXTX_REG4_TX_DATA_RATE_MSB		15
#define FIELD_CH0_RXTX_REG4_TX_DATA_RATE_WIDTH		2
#define FIELD_CH0_RXTX_REG4_TX_DATA_RATE_MASK		0x0000c000
#define FIELD_CH0_RXTX_REG4_TX_DATA_RATE_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG4_TX_DATA_RATE_RD(src)	((FIELD_CH0_RXTX_REG4_TX_DATA_RATE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG4_TX_DATA_RATE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG4_TX_DATA_RATE_WR(dst)	(FIELD_CH0_RXTX_REG4_TX_DATA_RATE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG4_TX_DATA_RATE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG4_TX_DATA_RATE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG4_TX_DATA_RATE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG4_TX_DATA_RATE_SHIFT_MASK) & FIELD_CH0_RXTX_REG4_TX_DATA_RATE_MASK))

#define FIELD_CH0_RXTX_REG4_TX_WORD_MODE_LSB		11
#define FIELD_CH0_RXTX_REG4_TX_WORD_MODE_MSB		13
#define FIELD_CH0_RXTX_REG4_TX_WORD_MODE_WIDTH		3
#define FIELD_CH0_RXTX_REG4_TX_WORD_MODE_MASK		0x00003800
#define FIELD_CH0_RXTX_REG4_TX_WORD_MODE_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG4_TX_WORD_MODE_RD(src)	((FIELD_CH0_RXTX_REG4_TX_WORD_MODE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG4_TX_WORD_MODE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG4_TX_WORD_MODE_WR(dst)	(FIELD_CH0_RXTX_REG4_TX_WORD_MODE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG4_TX_WORD_MODE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG4_TX_WORD_MODE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG4_TX_WORD_MODE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG4_TX_WORD_MODE_SHIFT_MASK) & FIELD_CH0_RXTX_REG4_TX_WORD_MODE_MASK))

#define FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_LSB		8
#define FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_MSB		10
#define FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_WIDTH		3
#define FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_MASK		0x00000700
#define FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_RD(src)	((FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_WR(dst)	(FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG4_TX_PRBS_SEL_MASK))

#define FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_LSB		7
#define FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_MSB		7
#define FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_WIDTH		1
#define FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK		0x00000080
#define FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_RD(src)	((FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_WR(dst)	(FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_SHIFT_MASK) & FIELD_CH0_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK))

#define FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_LSB		6
#define FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_MSB		6
#define FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_WIDTH		1
#define FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK		0x00000040
#define FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_RD(src)	((FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_WR(dst)	(FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_SHIFT_MASK) & FIELD_CH0_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK))

#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_LSB		3
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_MSB		5
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_WIDTH		3
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK		0x00000038
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_RD(src)	((FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_WR(dst)	(FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_SHIFT_MASK) & FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK))

#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_LSB		0
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_MSB		2
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_WIDTH		3
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK		0x00000007
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_RD(src)	((FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_WR(dst)	(FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_SHIFT_MASK) & FIELD_CH0_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK))

#define RESERVE_BITS_CH0_RXTX_REG4 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG4 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG4 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG4 0x00000000
/****** ch0_rxtx_reg4 END *****/

/*****ch0_rxtx_reg5 START *****/
#define FIELD_CH0_RXTX_REG5_TX_CN1_LSB		11
#define FIELD_CH0_RXTX_REG5_TX_CN1_MSB		15
#define FIELD_CH0_RXTX_REG5_TX_CN1_WIDTH		5
#define FIELD_CH0_RXTX_REG5_TX_CN1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG5_TX_CN1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG5_TX_CN1_RD(src)	((FIELD_CH0_RXTX_REG5_TX_CN1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG5_TX_CN1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG5_TX_CN1_WR(dst)	(FIELD_CH0_RXTX_REG5_TX_CN1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG5_TX_CN1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG5_TX_CN1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG5_TX_CN1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG5_TX_CN1_SHIFT_MASK) & FIELD_CH0_RXTX_REG5_TX_CN1_MASK))

#define FIELD_CH0_RXTX_REG5_TX_CP1_LSB		5
#define FIELD_CH0_RXTX_REG5_TX_CP1_MSB		10
#define FIELD_CH0_RXTX_REG5_TX_CP1_WIDTH		6
#define FIELD_CH0_RXTX_REG5_TX_CP1_MASK		0x000007e0
#define FIELD_CH0_RXTX_REG5_TX_CP1_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG5_TX_CP1_RD(src)	((FIELD_CH0_RXTX_REG5_TX_CP1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG5_TX_CP1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG5_TX_CP1_WR(dst)	(FIELD_CH0_RXTX_REG5_TX_CP1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG5_TX_CP1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG5_TX_CP1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG5_TX_CP1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG5_TX_CP1_SHIFT_MASK) & FIELD_CH0_RXTX_REG5_TX_CP1_MASK))

#define FIELD_CH0_RXTX_REG5_TX_CN2_LSB		0
#define FIELD_CH0_RXTX_REG5_TX_CN2_MSB		4
#define FIELD_CH0_RXTX_REG5_TX_CN2_WIDTH		5
#define FIELD_CH0_RXTX_REG5_TX_CN2_MASK		0x0000001f
#define FIELD_CH0_RXTX_REG5_TX_CN2_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG5_TX_CN2_RD(src)	((FIELD_CH0_RXTX_REG5_TX_CN2_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG5_TX_CN2_WR(dst)	(FIELD_CH0_RXTX_REG5_TX_CN2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG5_TX_CN2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG5_TX_CN2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG5_TX_CN2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG5_TX_CN2_SHIFT_MASK) & FIELD_CH0_RXTX_REG5_TX_CN2_MASK))

#define RESERVE_BITS_CH0_RXTX_REG5 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG5 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG5 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG5 0x00000000
/****** ch0_rxtx_reg5 END *****/

/*****ch0_rxtx_reg6 START *****/
#define FIELD_CH0_RXTX_REG6_TX_CN1_INV_LSB		15
#define FIELD_CH0_RXTX_REG6_TX_CN1_INV_MSB		15
#define FIELD_CH0_RXTX_REG6_TX_CN1_INV_WIDTH		1
#define FIELD_CH0_RXTX_REG6_TX_CN1_INV_MASK		0x00008000
#define FIELD_CH0_RXTX_REG6_TX_CN1_INV_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG6_TX_CN1_INV_RD(src)	((FIELD_CH0_RXTX_REG6_TX_CN1_INV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_TX_CN1_INV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_TX_CN1_INV_WR(dst)	(FIELD_CH0_RXTX_REG6_TX_CN1_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_TX_CN1_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_TX_CN1_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_TX_CN1_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_TX_CN1_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_TX_CN1_INV_MASK))

#define FIELD_CH0_RXTX_REG6_TX_CN2_INV_LSB		14
#define FIELD_CH0_RXTX_REG6_TX_CN2_INV_MSB		14
#define FIELD_CH0_RXTX_REG6_TX_CN2_INV_WIDTH		1
#define FIELD_CH0_RXTX_REG6_TX_CN2_INV_MASK		0x00004000
#define FIELD_CH0_RXTX_REG6_TX_CN2_INV_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG6_TX_CN2_INV_RD(src)	((FIELD_CH0_RXTX_REG6_TX_CN2_INV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_TX_CN2_INV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_TX_CN2_INV_WR(dst)	(FIELD_CH0_RXTX_REG6_TX_CN2_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_TX_CN2_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_TX_CN2_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_TX_CN2_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_TX_CN2_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_TX_CN2_INV_MASK))

#define FIELD_CH0_RXTX_REG6_TX_CP1_INV_LSB		13
#define FIELD_CH0_RXTX_REG6_TX_CP1_INV_MSB		13
#define FIELD_CH0_RXTX_REG6_TX_CP1_INV_WIDTH		1
#define FIELD_CH0_RXTX_REG6_TX_CP1_INV_MASK		0x00002000
#define FIELD_CH0_RXTX_REG6_TX_CP1_INV_SHIFT_MASK		0xd
#define FIELD_CH0_RXTX_REG6_TX_CP1_INV_RD(src)	((FIELD_CH0_RXTX_REG6_TX_CP1_INV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_TX_CP1_INV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_TX_CP1_INV_WR(dst)	(FIELD_CH0_RXTX_REG6_TX_CP1_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_TX_CP1_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_TX_CP1_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_TX_CP1_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_TX_CP1_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_TX_CP1_INV_MASK))

#define FIELD_CH0_RXTX_REG6_IDLE_RAW_LSB		12
#define FIELD_CH0_RXTX_REG6_IDLE_RAW_MSB		12
#define FIELD_CH0_RXTX_REG6_IDLE_RAW_WIDTH		1
#define FIELD_CH0_RXTX_REG6_IDLE_RAW_MASK		0x00001000
#define FIELD_CH0_RXTX_REG6_IDLE_RAW_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG6_IDLE_RAW_RD(src)	((FIELD_CH0_RXTX_REG6_IDLE_RAW_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_IDLE_RAW_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_IDLE_RAW_WR(dst)	(FIELD_CH0_RXTX_REG6_IDLE_RAW_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_IDLE_RAW_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_IDLE_RAW_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_IDLE_RAW_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_IDLE_RAW_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_IDLE_RAW_MASK))

#define FIELD_CH0_RXTX_REG6_TX_DATA_REV_LSB		11
#define FIELD_CH0_RXTX_REG6_TX_DATA_REV_MSB		11
#define FIELD_CH0_RXTX_REG6_TX_DATA_REV_WIDTH		1
#define FIELD_CH0_RXTX_REG6_TX_DATA_REV_MASK		0x00000800
#define FIELD_CH0_RXTX_REG6_TX_DATA_REV_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG6_TX_DATA_REV_RD(src)	((FIELD_CH0_RXTX_REG6_TX_DATA_REV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_TX_DATA_REV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_TX_DATA_REV_WR(dst)	(FIELD_CH0_RXTX_REG6_TX_DATA_REV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_TX_DATA_REV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_TX_DATA_REV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_TX_DATA_REV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_TX_DATA_REV_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_TX_DATA_REV_MASK))

#define FIELD_CH0_RXTX_REG6_TXAMP_CNTL_LSB		7
#define FIELD_CH0_RXTX_REG6_TXAMP_CNTL_MSB		10
#define FIELD_CH0_RXTX_REG6_TXAMP_CNTL_WIDTH		4
#define FIELD_CH0_RXTX_REG6_TXAMP_CNTL_MASK		0x00000780
#define FIELD_CH0_RXTX_REG6_TXAMP_CNTL_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG6_TXAMP_CNTL_RD(src)	((FIELD_CH0_RXTX_REG6_TXAMP_CNTL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_TXAMP_CNTL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_TXAMP_CNTL_WR(dst)	(FIELD_CH0_RXTX_REG6_TXAMP_CNTL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_TXAMP_CNTL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_TXAMP_CNTL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_TXAMP_CNTL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_TXAMP_CNTL_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_TXAMP_CNTL_MASK))

#define FIELD_CH0_RXTX_REG6_TXAMP_ENA_LSB		6
#define FIELD_CH0_RXTX_REG6_TXAMP_ENA_MSB		6
#define FIELD_CH0_RXTX_REG6_TXAMP_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG6_TXAMP_ENA_MASK		0x00000040
#define FIELD_CH0_RXTX_REG6_TXAMP_ENA_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG6_TXAMP_ENA_RD(src)	((FIELD_CH0_RXTX_REG6_TXAMP_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_TXAMP_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_TXAMP_ENA_WR(dst)	(FIELD_CH0_RXTX_REG6_TXAMP_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_TXAMP_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_TXAMP_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_TXAMP_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_TXAMP_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_TXAMP_ENA_MASK))

#define FIELD_CH0_RXTX_REG6_RXDET_ENA_LSB		5
#define FIELD_CH0_RXTX_REG6_RXDET_ENA_MSB		5
#define FIELD_CH0_RXTX_REG6_RXDET_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG6_RXDET_ENA_MASK		0x00000020
#define FIELD_CH0_RXTX_REG6_RXDET_ENA_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG6_RXDET_ENA_RD(src)	((FIELD_CH0_RXTX_REG6_RXDET_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_RXDET_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_RXDET_ENA_WR(dst)	(FIELD_CH0_RXTX_REG6_RXDET_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_RXDET_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_RXDET_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_RXDET_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_RXDET_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_RXDET_ENA_MASK))

#define FIELD_CH0_RXTX_REG6_RXDET_CLR_LSB		4
#define FIELD_CH0_RXTX_REG6_RXDET_CLR_MSB		4
#define FIELD_CH0_RXTX_REG6_RXDET_CLR_WIDTH		1
#define FIELD_CH0_RXTX_REG6_RXDET_CLR_MASK		0x00000010
#define FIELD_CH0_RXTX_REG6_RXDET_CLR_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG6_RXDET_CLR_RD(src)	((FIELD_CH0_RXTX_REG6_RXDET_CLR_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_RXDET_CLR_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_RXDET_CLR_WR(dst)	(FIELD_CH0_RXTX_REG6_RXDET_CLR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_RXDET_CLR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_RXDET_CLR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_RXDET_CLR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_RXDET_CLR_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_RXDET_CLR_MASK))

#define FIELD_CH0_RXTX_REG6_TX_IDLE_LSB		3
#define FIELD_CH0_RXTX_REG6_TX_IDLE_MSB		3
#define FIELD_CH0_RXTX_REG6_TX_IDLE_WIDTH		1
#define FIELD_CH0_RXTX_REG6_TX_IDLE_MASK		0x00000008
#define FIELD_CH0_RXTX_REG6_TX_IDLE_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG6_TX_IDLE_RD(src)	((FIELD_CH0_RXTX_REG6_TX_IDLE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_TX_IDLE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_TX_IDLE_WR(dst)	(FIELD_CH0_RXTX_REG6_TX_IDLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_TX_IDLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_TX_IDLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_TX_IDLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_TX_IDLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_TX_IDLE_MASK))

#define FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_LSB		2
#define FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_MSB		2
#define FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_WIDTH		1
#define FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_MASK		0x00000004
#define FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_RD(src)	((FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_WR(dst)	(FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_TXSYNC_RESETB_MASK))

#define FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_LSB		1
#define FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_MSB		1
#define FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_WIDTH		1
#define FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_MASK		0x00000002
#define FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_RD(src)	((FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_WR(dst)	(FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_RX_BIST_RESYNC_MASK))

#define FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_LSB		0
#define FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_MSB		0
#define FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_WIDTH		1
#define FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK		0x00000001
#define FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_RD(src)	((FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_WR(dst)	(FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_SHIFT_MASK) & FIELD_CH0_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK))

#define RESERVE_BITS_CH0_RXTX_REG6 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG6 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG6 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG6 0x00000000
/****** ch0_rxtx_reg6 END *****/

/*****ch0_rxtx_reg7 START *****/
#define FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_LSB		15
#define FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_MSB		15
#define FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK		0x00008000
#define FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_RD(src)	((FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_WR(dst)	(FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK))

#define FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_LSB		14
#define FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_MSB		14
#define FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_WIDTH		1
#define FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK		0x00004000
#define FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_RD(src)	((FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_WR(dst)	(FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK))

#define FIELD_CH0_RXTX_REG7_RX_WORD_MODE_LSB		11
#define FIELD_CH0_RXTX_REG7_RX_WORD_MODE_MSB		13
#define FIELD_CH0_RXTX_REG7_RX_WORD_MODE_WIDTH		3
#define FIELD_CH0_RXTX_REG7_RX_WORD_MODE_MASK		0x00003800
#define FIELD_CH0_RXTX_REG7_RX_WORD_MODE_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG7_RX_WORD_MODE_RD(src)	((FIELD_CH0_RXTX_REG7_RX_WORD_MODE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG7_RX_WORD_MODE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG7_RX_WORD_MODE_WR(dst)	(FIELD_CH0_RXTX_REG7_RX_WORD_MODE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_RX_WORD_MODE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_RX_WORD_MODE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_RX_WORD_MODE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_RX_WORD_MODE_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_RX_WORD_MODE_MASK))

#define FIELD_CH0_RXTX_REG7_RX_DATA_RATE_LSB		9
#define FIELD_CH0_RXTX_REG7_RX_DATA_RATE_MSB		10
#define FIELD_CH0_RXTX_REG7_RX_DATA_RATE_WIDTH		2
#define FIELD_CH0_RXTX_REG7_RX_DATA_RATE_MASK		0x00000600
#define FIELD_CH0_RXTX_REG7_RX_DATA_RATE_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG7_RX_DATA_RATE_RD(src)	((FIELD_CH0_RXTX_REG7_RX_DATA_RATE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG7_RX_DATA_RATE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG7_RX_DATA_RATE_WR(dst)	(FIELD_CH0_RXTX_REG7_RX_DATA_RATE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_RX_DATA_RATE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_RX_DATA_RATE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_RX_DATA_RATE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_RX_DATA_RATE_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_RX_DATA_RATE_MASK))

#define FIELD_CH0_RXTX_REG7_RESETB_RXD_LSB		8
#define FIELD_CH0_RXTX_REG7_RESETB_RXD_MSB		8
#define FIELD_CH0_RXTX_REG7_RESETB_RXD_WIDTH		1
#define FIELD_CH0_RXTX_REG7_RESETB_RXD_MASK		0x00000100
#define FIELD_CH0_RXTX_REG7_RESETB_RXD_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG7_RESETB_RXD_RD(src)	((FIELD_CH0_RXTX_REG7_RESETB_RXD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG7_RESETB_RXD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG7_RESETB_RXD_WR(dst)	(FIELD_CH0_RXTX_REG7_RESETB_RXD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_RESETB_RXD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_RESETB_RXD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_RESETB_RXD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_RESETB_RXD_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_RESETB_RXD_MASK))

#define FIELD_CH0_RXTX_REG7_RESETB_RXA_LSB		7
#define FIELD_CH0_RXTX_REG7_RESETB_RXA_MSB		7
#define FIELD_CH0_RXTX_REG7_RESETB_RXA_WIDTH		1
#define FIELD_CH0_RXTX_REG7_RESETB_RXA_MASK		0x00000080
#define FIELD_CH0_RXTX_REG7_RESETB_RXA_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG7_RESETB_RXA_RD(src)	((FIELD_CH0_RXTX_REG7_RESETB_RXA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG7_RESETB_RXA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG7_RESETB_RXA_WR(dst)	(FIELD_CH0_RXTX_REG7_RESETB_RXA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_RESETB_RXA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_RESETB_RXA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_RESETB_RXA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_RESETB_RXA_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_RESETB_RXA_MASK))

#define FIELD_CH0_RXTX_REG7_BIST_ENA_RX_LSB		6
#define FIELD_CH0_RXTX_REG7_BIST_ENA_RX_MSB		6
#define FIELD_CH0_RXTX_REG7_BIST_ENA_RX_WIDTH		1
#define FIELD_CH0_RXTX_REG7_BIST_ENA_RX_MASK		0x00000040
#define FIELD_CH0_RXTX_REG7_BIST_ENA_RX_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG7_BIST_ENA_RX_RD(src)	((FIELD_CH0_RXTX_REG7_BIST_ENA_RX_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG7_BIST_ENA_RX_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG7_BIST_ENA_RX_WR(dst)	(FIELD_CH0_RXTX_REG7_BIST_ENA_RX_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_BIST_ENA_RX_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_BIST_ENA_RX_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_BIST_ENA_RX_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_BIST_ENA_RX_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_BIST_ENA_RX_MASK))

#define FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_LSB		3
#define FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_MSB		5
#define FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_WIDTH		3
#define FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_MASK		0x00000038
#define FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_RD(src)	((FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_WR(dst)	(FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_RX_PRBS_SEL_MASK))

#define FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_LSB		0
#define FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_MSB		2
#define FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_WIDTH		3
#define FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_MASK		0x00000007
#define FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_RD(src)	((FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_WR(dst)	(FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_SHIFT_MASK) & FIELD_CH0_RXTX_REG7_BIST_WAIT_DELAY_MASK))

#define RESERVE_BITS_CH0_RXTX_REG7 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG7 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG7 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG7 0x00000000
/****** ch0_rxtx_reg7 END *****/

/*****ch0_rxtx_reg8 START *****/
#define FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_LSB		15
#define FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_MSB		15
#define FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_WIDTH		1
#define FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK		0x00008000
#define FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_RD(src)	((FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_WR(dst)	(FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK))

#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_LSB		14
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_MSB		14
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_MASK		0x00004000
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_RD(src)	((FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_WR(dst)	(FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_MASK))

#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_LSB		13
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_MSB		13
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_WIDTH		1
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK		0x00002000
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_SHIFT_MASK		0xd
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_RD(src)	((FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_WR(dst)	(FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK))

#define FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_LSB		12
#define FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_MSB		12
#define FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_WIDTH		1
#define FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_MASK		0x00001000
#define FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_RD(src)	((FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_WR(dst)	(FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_REV_UPDN_PHASE_MASK))

#define FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_LSB		11
#define FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_MSB		11
#define FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_WIDTH		1
#define FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_MASK		0x00000800
#define FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_RD(src)	((FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_WR(dst)	(FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_CDR_BYPASS_RXLOS_MASK))

#define FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_LSB		10
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MSB		10
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK		0x00000400
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_RD(src)	((FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_WR(dst)	(FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK))

#define FIELD_CH0_RXTX_REG8_SSC_ENABLE_LSB		9
#define FIELD_CH0_RXTX_REG8_SSC_ENABLE_MSB		9
#define FIELD_CH0_RXTX_REG8_SSC_ENABLE_WIDTH		1
#define FIELD_CH0_RXTX_REG8_SSC_ENABLE_MASK		0x00000200
#define FIELD_CH0_RXTX_REG8_SSC_ENABLE_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG8_SSC_ENABLE_RD(src)	((FIELD_CH0_RXTX_REG8_SSC_ENABLE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_SSC_ENABLE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_SSC_ENABLE_WR(dst)	(FIELD_CH0_RXTX_REG8_SSC_ENABLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_SSC_ENABLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_SSC_ENABLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_SSC_ENABLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_SSC_ENABLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_SSC_ENABLE_MASK))

#define FIELD_CH0_RXTX_REG8_SD_DISABLE_LSB		8
#define FIELD_CH0_RXTX_REG8_SD_DISABLE_MSB		8
#define FIELD_CH0_RXTX_REG8_SD_DISABLE_WIDTH		1
#define FIELD_CH0_RXTX_REG8_SD_DISABLE_MASK		0x00000100
#define FIELD_CH0_RXTX_REG8_SD_DISABLE_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG8_SD_DISABLE_RD(src)	((FIELD_CH0_RXTX_REG8_SD_DISABLE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_SD_DISABLE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_SD_DISABLE_WR(dst)	(FIELD_CH0_RXTX_REG8_SD_DISABLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_SD_DISABLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_SD_DISABLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_SD_DISABLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_SD_DISABLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_SD_DISABLE_MASK))

#define FIELD_CH0_RXTX_REG8_SD_VREF_LSB		4
#define FIELD_CH0_RXTX_REG8_SD_VREF_MSB		7
#define FIELD_CH0_RXTX_REG8_SD_VREF_WIDTH		4
#define FIELD_CH0_RXTX_REG8_SD_VREF_MASK		0x000000f0
#define FIELD_CH0_RXTX_REG8_SD_VREF_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG8_SD_VREF_RD(src)	((FIELD_CH0_RXTX_REG8_SD_VREF_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_SD_VREF_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_SD_VREF_WR(dst)	(FIELD_CH0_RXTX_REG8_SD_VREF_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_SD_VREF_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_SD_VREF_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_SD_VREF_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_SD_VREF_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_SD_VREF_MASK))

#define FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_LSB		3
#define FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_MSB		3
#define FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_WIDTH		1
#define FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_MASK		0x00000008
#define FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_RD(src)	((FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_WR(dst)	(FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_TX_BIST_INJECT_ERR_MASK))

#define FIELD_CH0_RXTX_REG8_RESERVED_2_LSB		2
#define FIELD_CH0_RXTX_REG8_RESERVED_2_MSB		2
#define FIELD_CH0_RXTX_REG8_RESERVED_2_WIDTH		1
#define FIELD_CH0_RXTX_REG8_RESERVED_2_MASK		0x00000004
#define FIELD_CH0_RXTX_REG8_RESERVED_2_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG8_RESERVED_2_RD(src)	((FIELD_CH0_RXTX_REG8_RESERVED_2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_RESERVED_2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_RESERVED_2_WR(dst)	(FIELD_CH0_RXTX_REG8_RESERVED_2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_RESERVED_2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_RESERVED_2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_RESERVED_2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_RESERVED_2_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_RESERVED_2_MASK))

#define FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_LSB		1
#define FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_MSB		1
#define FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_WIDTH		1
#define FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_MASK		0x00000002
#define FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_RD(src)	((FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_WR(dst)	(FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_CDR_BW_TIMER_RESET_MASK))

#define FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_LSB		0
#define FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_MSB		0
#define FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_WIDTH		1
#define FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_MASK		0x00000001
#define FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_RD(src)	((FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_WR(dst)	(FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_SHIFT_MASK) & FIELD_CH0_RXTX_REG8_SWAP_LMSDATA_MASK))

#define RESERVE_BITS_CH0_RXTX_REG8 0x00000004
#define SELF_CLEAR_BITS_CH0_RXTX_REG8 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG8 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG8 0x00000000
/****** ch0_rxtx_reg8 END *****/

/*****ch0_rxtx_reg9 START *****/
#define FIELD_CH0_RXTX_REG9_FT_POS7_REG_LSB		10
#define FIELD_CH0_RXTX_REG9_FT_POS7_REG_MSB		15
#define FIELD_CH0_RXTX_REG9_FT_POS7_REG_WIDTH		6
#define FIELD_CH0_RXTX_REG9_FT_POS7_REG_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG9_FT_POS7_REG_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG9_FT_POS7_REG_RD(src)	((FIELD_CH0_RXTX_REG9_FT_POS7_REG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG9_FT_POS7_REG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG9_FT_POS7_REG_WR(dst)	(FIELD_CH0_RXTX_REG9_FT_POS7_REG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG9_FT_POS7_REG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG9_FT_POS7_REG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG9_FT_POS7_REG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG9_FT_POS7_REG_SHIFT_MASK) & FIELD_CH0_RXTX_REG9_FT_POS7_REG_MASK))

#define FIELD_CH0_RXTX_REG9_FT_POS8_REG_LSB		4
#define FIELD_CH0_RXTX_REG9_FT_POS8_REG_MSB		9
#define FIELD_CH0_RXTX_REG9_FT_POS8_REG_WIDTH		6
#define FIELD_CH0_RXTX_REG9_FT_POS8_REG_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG9_FT_POS8_REG_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG9_FT_POS8_REG_RD(src)	((FIELD_CH0_RXTX_REG9_FT_POS8_REG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG9_FT_POS8_REG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG9_FT_POS8_REG_WR(dst)	(FIELD_CH0_RXTX_REG9_FT_POS8_REG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG9_FT_POS8_REG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG9_FT_POS8_REG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG9_FT_POS8_REG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG9_FT_POS8_REG_SHIFT_MASK) & FIELD_CH0_RXTX_REG9_FT_POS8_REG_MASK))

#define FIELD_CH0_RXTX_REG9_RESERVED_3_LSB		0
#define FIELD_CH0_RXTX_REG9_RESERVED_3_MSB		3
#define FIELD_CH0_RXTX_REG9_RESERVED_3_WIDTH		4
#define FIELD_CH0_RXTX_REG9_RESERVED_3_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG9_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG9_RESERVED_3_RD(src)	((FIELD_CH0_RXTX_REG9_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG9_RESERVED_3_WR(dst)	(FIELD_CH0_RXTX_REG9_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG9_RESERVED_3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG9_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG9_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG9_RESERVED_3_SHIFT_MASK) & FIELD_CH0_RXTX_REG9_RESERVED_3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG9 0x0000000f
#define SELF_CLEAR_BITS_CH0_RXTX_REG9 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG9 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG9 0x0000ffff
/****** ch0_rxtx_reg9 END *****/

/*****ch0_rxtx_reg10 START *****/
#define FIELD_CH0_RXTX_REG10_FT_POS9_REG_LSB		10
#define FIELD_CH0_RXTX_REG10_FT_POS9_REG_MSB		15
#define FIELD_CH0_RXTX_REG10_FT_POS9_REG_WIDTH		6
#define FIELD_CH0_RXTX_REG10_FT_POS9_REG_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG10_FT_POS9_REG_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG10_FT_POS9_REG_RD(src)	((FIELD_CH0_RXTX_REG10_FT_POS9_REG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG10_FT_POS9_REG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG10_FT_POS9_REG_WR(dst)	(FIELD_CH0_RXTX_REG10_FT_POS9_REG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG10_FT_POS9_REG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG10_FT_POS9_REG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG10_FT_POS9_REG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG10_FT_POS9_REG_SHIFT_MASK) & FIELD_CH0_RXTX_REG10_FT_POS9_REG_MASK))

#define FIELD_CH0_RXTX_REG10_FT_POSA_REG_LSB		4
#define FIELD_CH0_RXTX_REG10_FT_POSA_REG_MSB		9
#define FIELD_CH0_RXTX_REG10_FT_POSA_REG_WIDTH		6
#define FIELD_CH0_RXTX_REG10_FT_POSA_REG_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG10_FT_POSA_REG_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG10_FT_POSA_REG_RD(src)	((FIELD_CH0_RXTX_REG10_FT_POSA_REG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG10_FT_POSA_REG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG10_FT_POSA_REG_WR(dst)	(FIELD_CH0_RXTX_REG10_FT_POSA_REG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG10_FT_POSA_REG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG10_FT_POSA_REG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG10_FT_POSA_REG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG10_FT_POSA_REG_SHIFT_MASK) & FIELD_CH0_RXTX_REG10_FT_POSA_REG_MASK))

#define FIELD_CH0_RXTX_REG10_RESERVED_3_LSB		0
#define FIELD_CH0_RXTX_REG10_RESERVED_3_MSB		3
#define FIELD_CH0_RXTX_REG10_RESERVED_3_WIDTH		4
#define FIELD_CH0_RXTX_REG10_RESERVED_3_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG10_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG10_RESERVED_3_RD(src)	((FIELD_CH0_RXTX_REG10_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG10_RESERVED_3_WR(dst)	(FIELD_CH0_RXTX_REG10_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG10_RESERVED_3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG10_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG10_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG10_RESERVED_3_SHIFT_MASK) & FIELD_CH0_RXTX_REG10_RESERVED_3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG10 0x0000000f
#define SELF_CLEAR_BITS_CH0_RXTX_REG10 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG10 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG10 0x0000ffff
/****** ch0_rxtx_reg10 END *****/

/*****ch0_rxtx_reg11 START *****/
#define FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_LSB		11
#define FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_MSB		15
#define FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_WIDTH		5
#define FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_RD(src)	((FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_WR(dst)	(FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_SHIFT_MASK) & FIELD_CH0_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK))

#define FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_LSB		10
#define FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_MSB		10
#define FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_WIDTH		1
#define FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_MASK		0x00000400
#define FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_RD(src)	((FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_WR(dst)	(FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_SHIFT_MASK) & FIELD_CH0_RXTX_REG11_CAPTURE_FTPOS_MASK))

#define FIELD_CH0_RXTX_REG11_FT_POS4_LSB		4
#define FIELD_CH0_RXTX_REG11_FT_POS4_MSB		9
#define FIELD_CH0_RXTX_REG11_FT_POS4_WIDTH		6
#define FIELD_CH0_RXTX_REG11_FT_POS4_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG11_FT_POS4_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG11_FT_POS4_RD(src)	((FIELD_CH0_RXTX_REG11_FT_POS4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG11_FT_POS4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG11_FT_POS4_WR(dst)	(FIELD_CH0_RXTX_REG11_FT_POS4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG11_FT_POS4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG11_FT_POS4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG11_FT_POS4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG11_FT_POS4_SHIFT_MASK) & FIELD_CH0_RXTX_REG11_FT_POS4_MASK))

#define FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_LSB		1
#define FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_MSB		3
#define FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_WIDTH		3
#define FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK		0x0000000e
#define FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_RD(src)	((FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_WR(dst)	(FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK))

#define FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_LSB		0
#define FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_MSB		0
#define FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_WIDTH		1
#define FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_MASK		0x00000001
#define FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_RD(src)	((FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_WR(dst)	(FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_SHIFT_MASK) & FIELD_CH0_RXTX_REG11_RX_IGEN_PDOWN_MASK))

#define RESERVE_BITS_CH0_RXTX_REG11 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG11 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG11 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG11 0x000003f0
/****** ch0_rxtx_reg11 END *****/

/*****ch0_rxtx_reg12 START *****/
#define FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_LSB		15
#define FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_MSB		15
#define FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_MASK		0x00008000
#define FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_RD(src)	((FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_WR(dst)	(FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_EYE_SCAN_ENA_MASK))

#define FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_LSB		14
#define FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_MSB		14
#define FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_WIDTH		1
#define FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_MASK		0x00004000
#define FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_RD(src)	((FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_WR(dst)	(FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_ERROR_LATCH_SWAP_MASK))

#define FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_LSB		13
#define FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_MSB		13
#define FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_MASK		0x00002000
#define FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_SHIFT_MASK		0xd
#define FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_RD(src)	((FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_WR(dst)	(FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_LATCH_OFF_ENA_MASK))

#define FIELD_CH0_RXTX_REG12_RX_PDOWN_LSB		12
#define FIELD_CH0_RXTX_REG12_RX_PDOWN_MSB		12
#define FIELD_CH0_RXTX_REG12_RX_PDOWN_WIDTH		1
#define FIELD_CH0_RXTX_REG12_RX_PDOWN_MASK		0x00001000
#define FIELD_CH0_RXTX_REG12_RX_PDOWN_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG12_RX_PDOWN_RD(src)	((FIELD_CH0_RXTX_REG12_RX_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_RX_PDOWN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_RX_PDOWN_WR(dst)	(FIELD_CH0_RXTX_REG12_RX_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_RX_PDOWN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_RX_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_RX_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_RX_PDOWN_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_RX_PDOWN_MASK))

#define FIELD_CH0_RXTX_REG12_RX_INV_LSB		11
#define FIELD_CH0_RXTX_REG12_RX_INV_MSB		11
#define FIELD_CH0_RXTX_REG12_RX_INV_WIDTH		1
#define FIELD_CH0_RXTX_REG12_RX_INV_MASK		0x00000800
#define FIELD_CH0_RXTX_REG12_RX_INV_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG12_RX_INV_RD(src)	((FIELD_CH0_RXTX_REG12_RX_INV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_RX_INV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_RX_INV_WR(dst)	(FIELD_CH0_RXTX_REG12_RX_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_RX_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_RX_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_RX_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_RX_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_RX_INV_MASK))

#define FIELD_CH0_RXTX_REG12_RX_DATA_REV_LSB		10
#define FIELD_CH0_RXTX_REG12_RX_DATA_REV_MSB		10
#define FIELD_CH0_RXTX_REG12_RX_DATA_REV_WIDTH		1
#define FIELD_CH0_RXTX_REG12_RX_DATA_REV_MASK		0x00000400
#define FIELD_CH0_RXTX_REG12_RX_DATA_REV_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG12_RX_DATA_REV_RD(src)	((FIELD_CH0_RXTX_REG12_RX_DATA_REV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_RX_DATA_REV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_RX_DATA_REV_WR(dst)	(FIELD_CH0_RXTX_REG12_RX_DATA_REV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_RX_DATA_REV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_RX_DATA_REV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_RX_DATA_REV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_RX_DATA_REV_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_RX_DATA_REV_MASK))

#define FIELD_CH0_RXTX_REG12_ENABLE_3POLE_LSB		9
#define FIELD_CH0_RXTX_REG12_ENABLE_3POLE_MSB		9
#define FIELD_CH0_RXTX_REG12_ENABLE_3POLE_WIDTH		1
#define FIELD_CH0_RXTX_REG12_ENABLE_3POLE_MASK		0x00000200
#define FIELD_CH0_RXTX_REG12_ENABLE_3POLE_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG12_ENABLE_3POLE_RD(src)	((FIELD_CH0_RXTX_REG12_ENABLE_3POLE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_ENABLE_3POLE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_ENABLE_3POLE_WR(dst)	(FIELD_CH0_RXTX_REG12_ENABLE_3POLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_ENABLE_3POLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_ENABLE_3POLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_ENABLE_3POLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_ENABLE_3POLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_ENABLE_3POLE_MASK))

#define FIELD_CH0_RXTX_REG12_TX_P0_PD_LSB		8
#define FIELD_CH0_RXTX_REG12_TX_P0_PD_MSB		8
#define FIELD_CH0_RXTX_REG12_TX_P0_PD_WIDTH		1
#define FIELD_CH0_RXTX_REG12_TX_P0_PD_MASK		0x00000100
#define FIELD_CH0_RXTX_REG12_TX_P0_PD_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG12_TX_P0_PD_RD(src)	((FIELD_CH0_RXTX_REG12_TX_P0_PD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_TX_P0_PD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_TX_P0_PD_WR(dst)	(FIELD_CH0_RXTX_REG12_TX_P0_PD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_TX_P0_PD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_TX_P0_PD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_TX_P0_PD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_TX_P0_PD_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_TX_P0_PD_MASK))

#define FIELD_CH0_RXTX_REG12_TX_P1_PD_LSB		7
#define FIELD_CH0_RXTX_REG12_TX_P1_PD_MSB		7
#define FIELD_CH0_RXTX_REG12_TX_P1_PD_WIDTH		1
#define FIELD_CH0_RXTX_REG12_TX_P1_PD_MASK		0x00000080
#define FIELD_CH0_RXTX_REG12_TX_P1_PD_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG12_TX_P1_PD_RD(src)	((FIELD_CH0_RXTX_REG12_TX_P1_PD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_TX_P1_PD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_TX_P1_PD_WR(dst)	(FIELD_CH0_RXTX_REG12_TX_P1_PD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_TX_P1_PD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_TX_P1_PD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_TX_P1_PD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_TX_P1_PD_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_TX_P1_PD_MASK))

#define FIELD_CH0_RXTX_REG12_TX_P2_PD_LSB		6
#define FIELD_CH0_RXTX_REG12_TX_P2_PD_MSB		6
#define FIELD_CH0_RXTX_REG12_TX_P2_PD_WIDTH		1
#define FIELD_CH0_RXTX_REG12_TX_P2_PD_MASK		0x00000040
#define FIELD_CH0_RXTX_REG12_TX_P2_PD_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG12_TX_P2_PD_RD(src)	((FIELD_CH0_RXTX_REG12_TX_P2_PD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_TX_P2_PD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_TX_P2_PD_WR(dst)	(FIELD_CH0_RXTX_REG12_TX_P2_PD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_TX_P2_PD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_TX_P2_PD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_TX_P2_PD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_TX_P2_PD_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_TX_P2_PD_MASK))

#define FIELD_CH0_RXTX_REG12_RX_P0_PD_LSB		5
#define FIELD_CH0_RXTX_REG12_RX_P0_PD_MSB		5
#define FIELD_CH0_RXTX_REG12_RX_P0_PD_WIDTH		1
#define FIELD_CH0_RXTX_REG12_RX_P0_PD_MASK		0x00000020
#define FIELD_CH0_RXTX_REG12_RX_P0_PD_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG12_RX_P0_PD_RD(src)	((FIELD_CH0_RXTX_REG12_RX_P0_PD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_RX_P0_PD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_RX_P0_PD_WR(dst)	(FIELD_CH0_RXTX_REG12_RX_P0_PD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_RX_P0_PD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_RX_P0_PD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_RX_P0_PD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_RX_P0_PD_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_RX_P0_PD_MASK))

#define FIELD_CH0_RXTX_REG12_RX_P1_PD_LSB		4
#define FIELD_CH0_RXTX_REG12_RX_P1_PD_MSB		4
#define FIELD_CH0_RXTX_REG12_RX_P1_PD_WIDTH		1
#define FIELD_CH0_RXTX_REG12_RX_P1_PD_MASK		0x00000010
#define FIELD_CH0_RXTX_REG12_RX_P1_PD_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG12_RX_P1_PD_RD(src)	((FIELD_CH0_RXTX_REG12_RX_P1_PD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_RX_P1_PD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_RX_P1_PD_WR(dst)	(FIELD_CH0_RXTX_REG12_RX_P1_PD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_RX_P1_PD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_RX_P1_PD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_RX_P1_PD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_RX_P1_PD_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_RX_P1_PD_MASK))

#define FIELD_CH0_RXTX_REG12_RX_P2_PD_LSB		3
#define FIELD_CH0_RXTX_REG12_RX_P2_PD_MSB		3
#define FIELD_CH0_RXTX_REG12_RX_P2_PD_WIDTH		1
#define FIELD_CH0_RXTX_REG12_RX_P2_PD_MASK		0x00000008
#define FIELD_CH0_RXTX_REG12_RX_P2_PD_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG12_RX_P2_PD_RD(src)	((FIELD_CH0_RXTX_REG12_RX_P2_PD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_RX_P2_PD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_RX_P2_PD_WR(dst)	(FIELD_CH0_RXTX_REG12_RX_P2_PD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_RX_P2_PD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_RX_P2_PD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_RX_P2_PD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_RX_P2_PD_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_RX_P2_PD_MASK))

#define FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_LSB		2
#define FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_MSB		2
#define FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_WIDTH		1
#define FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_MASK		0x00000004
#define FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_RD(src)	((FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_WR(dst)	(FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_SUMOS_ENABLE_MASK))

#define FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_LSB		1
#define FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_MSB		1
#define FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_WIDTH		1
#define FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_MASK		0x00000002
#define FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_RD(src)	((FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_WR(dst)	(FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_RX_DET_TERM_ENABLE_MASK))

#define FIELD_CH0_RXTX_REG12_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG12_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG12_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG12_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG12_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG12_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG12_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG12_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG12_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG12_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG12_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG12_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG12_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG12_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG12 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG12 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG12 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG12 0x00000000
/****** ch0_rxtx_reg12 END *****/

/*****ch0_rxtx_reg13 START *****/
#define FIELD_CH0_RXTX_REG13_RX_SPARE_LSB		0
#define FIELD_CH0_RXTX_REG13_RX_SPARE_MSB		15
#define FIELD_CH0_RXTX_REG13_RX_SPARE_WIDTH		16
#define FIELD_CH0_RXTX_REG13_RX_SPARE_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG13_RX_SPARE_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG13_RX_SPARE_RD(src)	((FIELD_CH0_RXTX_REG13_RX_SPARE_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG13_RX_SPARE_WR(dst)	(FIELD_CH0_RXTX_REG13_RX_SPARE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG13_RX_SPARE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG13_RX_SPARE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG13_RX_SPARE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG13_RX_SPARE_SHIFT_MASK) & FIELD_CH0_RXTX_REG13_RX_SPARE_MASK))

#define RESERVE_BITS_CH0_RXTX_REG13 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG13 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG13 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG13 0x00000000
/****** ch0_rxtx_reg13 END *****/

/*****ch0_rxtx_reg14 START *****/
#define FIELD_CH0_RXTX_REG14_TX_ATO_LSB		12
#define FIELD_CH0_RXTX_REG14_TX_ATO_MSB		15
#define FIELD_CH0_RXTX_REG14_TX_ATO_WIDTH		4
#define FIELD_CH0_RXTX_REG14_TX_ATO_MASK		0x0000f000
#define FIELD_CH0_RXTX_REG14_TX_ATO_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG14_TX_ATO_RD(src)	((FIELD_CH0_RXTX_REG14_TX_ATO_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG14_TX_ATO_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG14_TX_ATO_WR(dst)	(FIELD_CH0_RXTX_REG14_TX_ATO_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG14_TX_ATO_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG14_TX_ATO_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG14_TX_ATO_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG14_TX_ATO_SHIFT_MASK) & FIELD_CH0_RXTX_REG14_TX_ATO_MASK))

#define FIELD_CH0_RXTX_REG14_RX_ATO_LSB		7
#define FIELD_CH0_RXTX_REG14_RX_ATO_MSB		11
#define FIELD_CH0_RXTX_REG14_RX_ATO_WIDTH		5
#define FIELD_CH0_RXTX_REG14_RX_ATO_MASK		0x00000f80
#define FIELD_CH0_RXTX_REG14_RX_ATO_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG14_RX_ATO_RD(src)	((FIELD_CH0_RXTX_REG14_RX_ATO_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG14_RX_ATO_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG14_RX_ATO_WR(dst)	(FIELD_CH0_RXTX_REG14_RX_ATO_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG14_RX_ATO_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG14_RX_ATO_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG14_RX_ATO_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG14_RX_ATO_SHIFT_MASK) & FIELD_CH0_RXTX_REG14_RX_ATO_MASK))

#define FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_LSB		6
#define FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MSB		6
#define FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK		0x00000040
#define FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_RD(src)	((FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_WR(dst)	(FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK))

#define FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_LSB		0
#define FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MSB		5
#define FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_WIDTH		6
#define FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK		0x0000003f
#define FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_RD(src)	((FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_WR(dst)	(FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_SHIFT_MASK) & FIELD_CH0_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK))

#define RESERVE_BITS_CH0_RXTX_REG14 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG14 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG14 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG14 0x00000000
/****** ch0_rxtx_reg14 END *****/

/*****ch0_rxtx_reg15 START *****/
#define FIELD_CH0_RXTX_REG15_RESERVED_15_LSB		0
#define FIELD_CH0_RXTX_REG15_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG15_RESERVED_15_WIDTH		16
#define FIELD_CH0_RXTX_REG15_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG15_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG15_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG15_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG15_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG15_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG15_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG15_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG15_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG15_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG15_RESERVED_15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG15 0x0000ffff
#define SELF_CLEAR_BITS_CH0_RXTX_REG15 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG15 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG15 0x00000000
/****** ch0_rxtx_reg15 END *****/

/*****ch0_rxtx_reg16 START *****/
#define FIELD_CH0_RXTX_REG16_RESERVED_15_LSB		0
#define FIELD_CH0_RXTX_REG16_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG16_RESERVED_15_WIDTH		16
#define FIELD_CH0_RXTX_REG16_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG16_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG16_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG16_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG16_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG16_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG16_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG16_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG16_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG16_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG16_RESERVED_15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG16 0x0000ffff
#define SELF_CLEAR_BITS_CH0_RXTX_REG16 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG16 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG16 0x00000000
/****** ch0_rxtx_reg16 END *****/

/*****ch0_rxtx_reg17 START *****/
#define FIELD_CH0_RXTX_REG17_RESERVED_15_LSB		0
#define FIELD_CH0_RXTX_REG17_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG17_RESERVED_15_WIDTH		16
#define FIELD_CH0_RXTX_REG17_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG17_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG17_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG17_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG17_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG17_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG17_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG17_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG17_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG17_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG17_RESERVED_15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG17 0x0000ffff
#define SELF_CLEAR_BITS_CH0_RXTX_REG17 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG17 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG17 0x00000000
/****** ch0_rxtx_reg17 END *****/

/*****ch0_rxtx_reg18 START *****/
#define FIELD_CH0_RXTX_REG18_CDR_PI_TAP_LSB		9
#define FIELD_CH0_RXTX_REG18_CDR_PI_TAP_MSB		15
#define FIELD_CH0_RXTX_REG18_CDR_PI_TAP_WIDTH		7
#define FIELD_CH0_RXTX_REG18_CDR_PI_TAP_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG18_CDR_PI_TAP_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG18_CDR_PI_TAP_RD(src)	((FIELD_CH0_RXTX_REG18_CDR_PI_TAP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG18_CDR_PI_TAP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG18_CDR_PI_TAP_WR(dst)	(FIELD_CH0_RXTX_REG18_CDR_PI_TAP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG18_CDR_PI_TAP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG18_CDR_PI_TAP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG18_CDR_PI_TAP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG18_CDR_PI_TAP_SHIFT_MASK) & FIELD_CH0_RXTX_REG18_CDR_PI_TAP_MASK))

#define FIELD_CH0_RXTX_REG18_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG18_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG18_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG18_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG18_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG18_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG18_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG18_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG18_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG18_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG18_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG18_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG18_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG18_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG18_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_LSB		1
#define FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_MSB		7
#define FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_WIDTH		7
#define FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_RD(src)	((FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_WR(dst)	(FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_SHIFT_MASK) & FIELD_CH0_RXTX_REG18_CDR_PQ_TAP_MASK))

#define FIELD_CH0_RXTX_REG18_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG18_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG18_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG18_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG18_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG18_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG18_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG18_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG18_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG18_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG18_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG18_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG18_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG18_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG18 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG18 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG18 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG18 0x0000ffff
/****** ch0_rxtx_reg18 END *****/

/*****ch0_rxtx_reg19 START *****/
#define FIELD_CH0_RXTX_REG19_ESCAN_TAP_LSB		9
#define FIELD_CH0_RXTX_REG19_ESCAN_TAP_MSB		15
#define FIELD_CH0_RXTX_REG19_ESCAN_TAP_WIDTH		7
#define FIELD_CH0_RXTX_REG19_ESCAN_TAP_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG19_ESCAN_TAP_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG19_ESCAN_TAP_RD(src)	((FIELD_CH0_RXTX_REG19_ESCAN_TAP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG19_ESCAN_TAP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG19_ESCAN_TAP_WR(dst)	(FIELD_CH0_RXTX_REG19_ESCAN_TAP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG19_ESCAN_TAP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG19_ESCAN_TAP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG19_ESCAN_TAP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG19_ESCAN_TAP_SHIFT_MASK) & FIELD_CH0_RXTX_REG19_ESCAN_TAP_MASK))

#define FIELD_CH0_RXTX_REG19_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG19_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG19_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG19_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG19_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG19_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG19_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG19_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG19_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG19_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG19_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG19_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG19_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG19_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG19_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_LSB		1
#define FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_MSB		7
#define FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_WIDTH		7
#define FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_RD(src)	((FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_WR(dst)	(FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_SHIFT_MASK) & FIELD_CH0_RXTX_REG19_ESCAN_VMARGIN_MASK))

#define FIELD_CH0_RXTX_REG19_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG19_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG19_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG19_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG19_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG19_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG19_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG19_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG19_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG19_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG19_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG19_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG19_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG19_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG19 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG19 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG19 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG19 0x0000ff00
/****** ch0_rxtx_reg19 END *****/

/*****ch0_rxtx_reg20 START *****/
#define FIELD_CH0_RXTX_REG20_RESERVED_15_LSB		0
#define FIELD_CH0_RXTX_REG20_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG20_RESERVED_15_WIDTH		16
#define FIELD_CH0_RXTX_REG20_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG20_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG20_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG20_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG20_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG20_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG20_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG20_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG20_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG20_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG20_RESERVED_15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG20 0x0000ffff
#define SELF_CLEAR_BITS_CH0_RXTX_REG20 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG20 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG20 0x0000ffff
/****** ch0_rxtx_reg20 END *****/

/*****ch0_rxtx_reg21 START *****/
#define FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_LSB		10
#define FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_MSB		15
#define FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_WIDTH		6
#define FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_RD(src)	((FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_WR(dst)	(FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG21_DO_LATCH_CALOUT_MASK))

#define FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_LSB		4
#define FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_MSB		9
#define FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_WIDTH		6
#define FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_RD(src)	((FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_WR(dst)	(FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG21_XO_LATCH_CALOUT_MASK))

#define FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_LSB		0
#define FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_MSB		3
#define FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_WIDTH		4
#define FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_RD(src)	((FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_WR(dst)	(FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_SHIFT_MASK) & FIELD_CH0_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK))

#define RESERVE_BITS_CH0_RXTX_REG21 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG21 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG21 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG21 0x0000ffff
/****** ch0_rxtx_reg21 END *****/

/*****ch0_rxtx_reg22 START *****/
#define FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_LSB		10
#define FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_MSB		15
#define FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_WIDTH		6
#define FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_RD(src)	((FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_WR(dst)	(FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG22_EO_LATCH_CALOUT_MASK))

#define FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_LSB		4
#define FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_MSB		9
#define FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_WIDTH		6
#define FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_RD(src)	((FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_WR(dst)	(FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG22_SO_LATCH_CALOUT_MASK))

#define FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_LSB		0
#define FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MSB		3
#define FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_WIDTH		4
#define FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_RD(src)	((FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_WR(dst)	(FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_SHIFT_MASK) & FIELD_CH0_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK))

#define RESERVE_BITS_CH0_RXTX_REG22 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG22 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG22 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG22 0x0000ffff
/****** ch0_rxtx_reg22 END *****/

/*****ch0_rxtx_reg23 START *****/
#define FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_LSB		10
#define FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_MSB		15
#define FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_WIDTH		6
#define FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_RD(src)	((FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_WR(dst)	(FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG23_DE_LATCH_CALOUT_MASK))

#define FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_LSB		4
#define FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_MSB		9
#define FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_WIDTH		6
#define FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_RD(src)	((FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_WR(dst)	(FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG23_XE_LATCH_CALOUT_MASK))

#define FIELD_CH0_RXTX_REG23_RESERVED_3_LSB		0
#define FIELD_CH0_RXTX_REG23_RESERVED_3_MSB		3
#define FIELD_CH0_RXTX_REG23_RESERVED_3_WIDTH		4
#define FIELD_CH0_RXTX_REG23_RESERVED_3_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG23_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG23_RESERVED_3_RD(src)	((FIELD_CH0_RXTX_REG23_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG23_RESERVED_3_WR(dst)	(FIELD_CH0_RXTX_REG23_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG23_RESERVED_3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG23_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG23_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG23_RESERVED_3_SHIFT_MASK) & FIELD_CH0_RXTX_REG23_RESERVED_3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG23 0x0000000f
#define SELF_CLEAR_BITS_CH0_RXTX_REG23 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG23 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG23 0x0000ffff
/****** ch0_rxtx_reg23 END *****/

/*****ch0_rxtx_reg24 START *****/
#define FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_LSB		10
#define FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_MSB		15
#define FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_WIDTH		6
#define FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_RD(src)	((FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_WR(dst)	(FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG24_EE_LATCH_CALOUT_MASK))

#define FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_LSB		4
#define FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_MSB		9
#define FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_WIDTH		6
#define FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_RD(src)	((FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_WR(dst)	(FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG24_SE_LATCH_CALOUT_MASK))

#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_LSB		3
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_MSB		3
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_WIDTH		1
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_MASK		0x00000008
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_RD(src)	((FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_WR(dst)	(FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_SHIFT_MASK) & FIELD_CH0_RXTX_REG24_TX_BC_CP1_UP_MASK))

#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_LSB		2
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_MSB		2
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_WIDTH		1
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_MASK		0x00000004
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_RD(src)	((FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_WR(dst)	(FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_SHIFT_MASK) & FIELD_CH0_RXTX_REG24_TX_BC_CN1_UP_MASK))

#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_LSB		1
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_MSB		1
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_WIDTH		1
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_MASK		0x00000002
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_RD(src)	((FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_WR(dst)	(FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_SHIFT_MASK) & FIELD_CH0_RXTX_REG24_TX_BC_CP1_DN_MASK))

#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_LSB		0
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_MSB		0
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_WIDTH		1
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_MASK		0x00000001
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_RD(src)	((FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_WR(dst)	(FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_SHIFT_MASK) & FIELD_CH0_RXTX_REG24_TX_BC_CN1_DN_MASK))

#define RESERVE_BITS_CH0_RXTX_REG24 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG24 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG24 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG24 0x0000ffff
/****** ch0_rxtx_reg24 END *****/

/*****ch0_rxtx_reg25 START *****/
#define FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_LSB		15
#define FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_MSB		15
#define FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_WIDTH		1
#define FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_MASK		0x00008000
#define FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_RD(src)	((FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_WR(dst)	(FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_SWAP_XLATOUT_MASK))

#define FIELD_CH0_RXTX_REG25_RESERVED_14_LSB		14
#define FIELD_CH0_RXTX_REG25_RESERVED_14_MSB		14
#define FIELD_CH0_RXTX_REG25_RESERVED_14_WIDTH		1
#define FIELD_CH0_RXTX_REG25_RESERVED_14_MASK		0x00004000
#define FIELD_CH0_RXTX_REG25_RESERVED_14_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG25_RESERVED_14_RD(src)	((FIELD_CH0_RXTX_REG25_RESERVED_14_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_RESERVED_14_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_RESERVED_14_WR(dst)	(FIELD_CH0_RXTX_REG25_RESERVED_14_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_RESERVED_14_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_RESERVED_14_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_RESERVED_14_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_RESERVED_14_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_RESERVED_14_MASK))

#define FIELD_CH0_RXTX_REG25_RESERVED_13_LSB		13
#define FIELD_CH0_RXTX_REG25_RESERVED_13_MSB		13
#define FIELD_CH0_RXTX_REG25_RESERVED_13_WIDTH		1
#define FIELD_CH0_RXTX_REG25_RESERVED_13_MASK		0x00002000
#define FIELD_CH0_RXTX_REG25_RESERVED_13_SHIFT_MASK		0xd
#define FIELD_CH0_RXTX_REG25_RESERVED_13_RD(src)	((FIELD_CH0_RXTX_REG25_RESERVED_13_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_RESERVED_13_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_RESERVED_13_WR(dst)	(FIELD_CH0_RXTX_REG25_RESERVED_13_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_RESERVED_13_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_RESERVED_13_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_RESERVED_13_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_RESERVED_13_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_RESERVED_13_MASK))

#define FIELD_CH0_RXTX_REG25_BIT_SLIP_LSB		12
#define FIELD_CH0_RXTX_REG25_BIT_SLIP_MSB		12
#define FIELD_CH0_RXTX_REG25_BIT_SLIP_WIDTH		1
#define FIELD_CH0_RXTX_REG25_BIT_SLIP_MASK		0x00001000
#define FIELD_CH0_RXTX_REG25_BIT_SLIP_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG25_BIT_SLIP_RD(src)	((FIELD_CH0_RXTX_REG25_BIT_SLIP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_BIT_SLIP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_BIT_SLIP_WR(dst)	(FIELD_CH0_RXTX_REG25_BIT_SLIP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_BIT_SLIP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_BIT_SLIP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_BIT_SLIP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_BIT_SLIP_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_BIT_SLIP_MASK))

#define FIELD_CH0_RXTX_REG25_DCOFST_LSB		5
#define FIELD_CH0_RXTX_REG25_DCOFST_MSB		11
#define FIELD_CH0_RXTX_REG25_DCOFST_WIDTH		7
#define FIELD_CH0_RXTX_REG25_DCOFST_MASK		0x00000fe0
#define FIELD_CH0_RXTX_REG25_DCOFST_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG25_DCOFST_RD(src)	((FIELD_CH0_RXTX_REG25_DCOFST_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_DCOFST_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_DCOFST_WR(dst)	(FIELD_CH0_RXTX_REG25_DCOFST_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_DCOFST_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_DCOFST_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_DCOFST_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_DCOFST_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_DCOFST_MASK))

#define FIELD_CH0_RXTX_REG25_RESERVED_4_LSB		4
#define FIELD_CH0_RXTX_REG25_RESERVED_4_MSB		4
#define FIELD_CH0_RXTX_REG25_RESERVED_4_WIDTH		1
#define FIELD_CH0_RXTX_REG25_RESERVED_4_MASK		0x00000010
#define FIELD_CH0_RXTX_REG25_RESERVED_4_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG25_RESERVED_4_RD(src)	((FIELD_CH0_RXTX_REG25_RESERVED_4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_RESERVED_4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_RESERVED_4_WR(dst)	(FIELD_CH0_RXTX_REG25_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_RESERVED_4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_RESERVED_4_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_RESERVED_4_MASK))

#define FIELD_CH0_RXTX_REG25_SD_OUT_LSB		3
#define FIELD_CH0_RXTX_REG25_SD_OUT_MSB		3
#define FIELD_CH0_RXTX_REG25_SD_OUT_WIDTH		1
#define FIELD_CH0_RXTX_REG25_SD_OUT_MASK		0x00000008
#define FIELD_CH0_RXTX_REG25_SD_OUT_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG25_SD_OUT_RD(src)	((FIELD_CH0_RXTX_REG25_SD_OUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_SD_OUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_SD_OUT_WR(dst)	(FIELD_CH0_RXTX_REG25_SD_OUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_SD_OUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_SD_OUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_SD_OUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_SD_OUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_SD_OUT_MASK))

#define FIELD_CH0_RXTX_REG25_SD_FL_OUT_LSB		2
#define FIELD_CH0_RXTX_REG25_SD_FL_OUT_MSB		2
#define FIELD_CH0_RXTX_REG25_SD_FL_OUT_WIDTH		1
#define FIELD_CH0_RXTX_REG25_SD_FL_OUT_MASK		0x00000004
#define FIELD_CH0_RXTX_REG25_SD_FL_OUT_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG25_SD_FL_OUT_RD(src)	((FIELD_CH0_RXTX_REG25_SD_FL_OUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_SD_FL_OUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_SD_FL_OUT_WR(dst)	(FIELD_CH0_RXTX_REG25_SD_FL_OUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_SD_FL_OUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_SD_FL_OUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_SD_FL_OUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_SD_FL_OUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_SD_FL_OUT_MASK))

#define FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_LSB		1
#define FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_MSB		1
#define FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_WIDTH		1
#define FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK		0x00000002
#define FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_RD(src)	((FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_WR(dst)	(FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK))

#define FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_LSB		0
#define FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MSB		0
#define FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_WIDTH		1
#define FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK		0x00000001
#define FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_RD(src)	((FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_WR(dst)	(FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK))

#define RESERVE_BITS_CH0_RXTX_REG25 0x00006010
#define SELF_CLEAR_BITS_CH0_RXTX_REG25 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG25 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG25 0x00000fec
/****** ch0_rxtx_reg25 END *****/

/*****ch0_rxtx_reg26 START *****/
#define FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_LSB		14
#define FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_MSB		15
#define FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_WIDTH		2
#define FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_MASK		0x0000c000
#define FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_RD(src)	((FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_WR(dst)	(FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_SHIFT_MASK) & FIELD_CH0_RXTX_REG26_SWITCH_ERROR_LATCH_MASK))

#define FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_LSB		11
#define FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_MSB		13
#define FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_WIDTH		3
#define FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_MASK		0x00003800
#define FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_RD(src)	((FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_WR(dst)	(FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_SHIFT_MASK) & FIELD_CH0_RXTX_REG26_PERIOD_ERROR_LATCH_MASK))

#define FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_LSB		7
#define FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_MSB		10
#define FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_WIDTH		4
#define FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_MASK		0x00000780
#define FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_RD(src)	((FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_WR(dst)	(FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_SHIFT_MASK) & FIELD_CH0_RXTX_REG26_DFE_TAP_SELECT_MASK))

#define FIELD_CH0_RXTX_REG26_RESERVED_6_LSB		4
#define FIELD_CH0_RXTX_REG26_RESERVED_6_MSB		6
#define FIELD_CH0_RXTX_REG26_RESERVED_6_WIDTH		3
#define FIELD_CH0_RXTX_REG26_RESERVED_6_MASK		0x00000070
#define FIELD_CH0_RXTX_REG26_RESERVED_6_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG26_RESERVED_6_RD(src)	((FIELD_CH0_RXTX_REG26_RESERVED_6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG26_RESERVED_6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG26_RESERVED_6_WR(dst)	(FIELD_CH0_RXTX_REG26_RESERVED_6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG26_RESERVED_6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG26_RESERVED_6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG26_RESERVED_6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG26_RESERVED_6_SHIFT_MASK) & FIELD_CH0_RXTX_REG26_RESERVED_6_MASK))

#define FIELD_CH0_RXTX_REG26_BLWC_ENA_LSB		3
#define FIELD_CH0_RXTX_REG26_BLWC_ENA_MSB		3
#define FIELD_CH0_RXTX_REG26_BLWC_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG26_BLWC_ENA_MASK		0x00000008
#define FIELD_CH0_RXTX_REG26_BLWC_ENA_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG26_BLWC_ENA_RD(src)	((FIELD_CH0_RXTX_REG26_BLWC_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG26_BLWC_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG26_BLWC_ENA_WR(dst)	(FIELD_CH0_RXTX_REG26_BLWC_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG26_BLWC_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG26_BLWC_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG26_BLWC_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG26_BLWC_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG26_BLWC_ENA_MASK))

#define FIELD_CH0_RXTX_REG26_RESERVED_2_LSB		2
#define FIELD_CH0_RXTX_REG26_RESERVED_2_MSB		2
#define FIELD_CH0_RXTX_REG26_RESERVED_2_WIDTH		1
#define FIELD_CH0_RXTX_REG26_RESERVED_2_MASK		0x00000004
#define FIELD_CH0_RXTX_REG26_RESERVED_2_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG26_RESERVED_2_RD(src)	((FIELD_CH0_RXTX_REG26_RESERVED_2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG26_RESERVED_2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG26_RESERVED_2_WR(dst)	(FIELD_CH0_RXTX_REG26_RESERVED_2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG26_RESERVED_2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG26_RESERVED_2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG26_RESERVED_2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG26_RESERVED_2_SHIFT_MASK) & FIELD_CH0_RXTX_REG26_RESERVED_2_MASK))

#define FIELD_CH0_RXTX_REG26_H0_SIGN_REV_LSB		1
#define FIELD_CH0_RXTX_REG26_H0_SIGN_REV_MSB		1
#define FIELD_CH0_RXTX_REG26_H0_SIGN_REV_WIDTH		1
#define FIELD_CH0_RXTX_REG26_H0_SIGN_REV_MASK		0x00000002
#define FIELD_CH0_RXTX_REG26_H0_SIGN_REV_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG26_H0_SIGN_REV_RD(src)	((FIELD_CH0_RXTX_REG26_H0_SIGN_REV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG26_H0_SIGN_REV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG26_H0_SIGN_REV_WR(dst)	(FIELD_CH0_RXTX_REG26_H0_SIGN_REV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG26_H0_SIGN_REV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG26_H0_SIGN_REV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG26_H0_SIGN_REV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG26_H0_SIGN_REV_SHIFT_MASK) & FIELD_CH0_RXTX_REG26_H0_SIGN_REV_MASK))

#define FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_LSB		0
#define FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_MSB		0
#define FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK		0x00000001
#define FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_RD(src)	((FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_WR(dst)	(FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK))

#define RESERVE_BITS_CH0_RXTX_REG26 0x00000074
#define SELF_CLEAR_BITS_CH0_RXTX_REG26 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG26 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG26 0x00000000
/****** ch0_rxtx_reg26 END *****/

/*****ch0_rxtx_reg27 START *****/
#define FIELD_CH0_RXTX_REG27_RXPD_CONFIG_LSB		14
#define FIELD_CH0_RXTX_REG27_RXPD_CONFIG_MSB		15
#define FIELD_CH0_RXTX_REG27_RXPD_CONFIG_WIDTH		2
#define FIELD_CH0_RXTX_REG27_RXPD_CONFIG_MASK		0x0000c000
#define FIELD_CH0_RXTX_REG27_RXPD_CONFIG_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG27_RXPD_CONFIG_RD(src)	((FIELD_CH0_RXTX_REG27_RXPD_CONFIG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG27_RXPD_CONFIG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG27_RXPD_CONFIG_WR(dst)	(FIELD_CH0_RXTX_REG27_RXPD_CONFIG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG27_RXPD_CONFIG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG27_RXPD_CONFIG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG27_RXPD_CONFIG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG27_RXPD_CONFIG_SHIFT_MASK) & FIELD_CH0_RXTX_REG27_RXPD_CONFIG_MASK))

#define FIELD_CH0_RXTX_REG27_RXPD_BLOCK_LSB		11
#define FIELD_CH0_RXTX_REG27_RXPD_BLOCK_MSB		13
#define FIELD_CH0_RXTX_REG27_RXPD_BLOCK_WIDTH		3
#define FIELD_CH0_RXTX_REG27_RXPD_BLOCK_MASK		0x00003800
#define FIELD_CH0_RXTX_REG27_RXPD_BLOCK_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG27_RXPD_BLOCK_RD(src)	((FIELD_CH0_RXTX_REG27_RXPD_BLOCK_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG27_RXPD_BLOCK_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG27_RXPD_BLOCK_WR(dst)	(FIELD_CH0_RXTX_REG27_RXPD_BLOCK_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG27_RXPD_BLOCK_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG27_RXPD_BLOCK_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG27_RXPD_BLOCK_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG27_RXPD_BLOCK_SHIFT_MASK) & FIELD_CH0_RXTX_REG27_RXPD_BLOCK_MASK))

#define FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_LSB		10
#define FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_MSB		10
#define FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_WIDTH		1
#define FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_MASK		0x00000400
#define FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_RD(src)	((FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_WR(dst)	(FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_SHIFT_MASK) & FIELD_CH0_RXTX_REG27_FLOATING_SRC_START_MASK))

#define FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_LSB		5
#define FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_MSB		9
#define FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_WIDTH		5
#define FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK		0x000003e0
#define FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_RD(src)	((FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_WR(dst)	(FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK))

#define FIELD_CH0_RXTX_REG27_ALPHA_BLWC_LSB		1
#define FIELD_CH0_RXTX_REG27_ALPHA_BLWC_MSB		4
#define FIELD_CH0_RXTX_REG27_ALPHA_BLWC_WIDTH		4
#define FIELD_CH0_RXTX_REG27_ALPHA_BLWC_MASK		0x0000001e
#define FIELD_CH0_RXTX_REG27_ALPHA_BLWC_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG27_ALPHA_BLWC_RD(src)	((FIELD_CH0_RXTX_REG27_ALPHA_BLWC_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG27_ALPHA_BLWC_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG27_ALPHA_BLWC_WR(dst)	(FIELD_CH0_RXTX_REG27_ALPHA_BLWC_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG27_ALPHA_BLWC_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG27_ALPHA_BLWC_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG27_ALPHA_BLWC_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG27_ALPHA_BLWC_SHIFT_MASK) & FIELD_CH0_RXTX_REG27_ALPHA_BLWC_MASK))

#define FIELD_CH0_RXTX_REG27_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG27_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG27_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG27_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG27_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG27_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG27_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG27_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG27_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG27_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG27_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG27_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG27_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG27_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG27 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG27 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG27 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG27 0x000003e0
/****** ch0_rxtx_reg27 END *****/

/*****ch0_rxtx_reg28 START *****/
#define FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_LSB		0
#define FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_MSB		15
#define FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_WIDTH		16
#define FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_RD(src)	((FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_WR(dst)	(FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG28_DFE_TAP_ENA_MASK))

#define RESERVE_BITS_CH0_RXTX_REG28 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG28 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG28 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG28 0x00000000
/****** ch0_rxtx_reg28 END *****/

/*****ch0_rxtx_reg29 START *****/
#define FIELD_CH0_RXTX_REG29_RESERVED_15_LSB		0
#define FIELD_CH0_RXTX_REG29_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG29_RESERVED_15_WIDTH		16
#define FIELD_CH0_RXTX_REG29_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG29_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG29_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG29_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG29_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG29_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG29_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG29_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG29_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG29_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG29_RESERVED_15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG29 0x0000ffff
#define SELF_CLEAR_BITS_CH0_RXTX_REG29 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG29 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG29 0x00000000
/****** ch0_rxtx_reg29 END *****/

/*****ch0_rxtx_reg30 START *****/
#define FIELD_CH0_RXTX_REG30_RESERVED_15_LSB		0
#define FIELD_CH0_RXTX_REG30_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG30_RESERVED_15_WIDTH		16
#define FIELD_CH0_RXTX_REG30_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG30_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG30_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG30_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG30_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG30_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG30_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG30_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG30_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG30_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG30_RESERVED_15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG30 0x0000ffff
#define SELF_CLEAR_BITS_CH0_RXTX_REG30 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG30 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG30 0x00000000
/****** ch0_rxtx_reg30 END *****/

/*****ch0_rxtx_reg31 START *****/
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_LSB		9
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_MSB		15
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_WIDTH		7
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_RD(src)	((FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_WR(dst)	(FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_SHIFT_MASK) & FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK))

#define FIELD_CH0_RXTX_REG31_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG31_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG31_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG31_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG31_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG31_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG31_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG31_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG31_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG31_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG31_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG31_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG31_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG31_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG31_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_LSB		1
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_MSB		7
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_WIDTH		7
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_RD(src)	((FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_WR(dst)	(FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_SHIFT_MASK) & FIELD_CH0_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK))

#define FIELD_CH0_RXTX_REG31_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG31_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG31_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG31_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG31_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG31_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG31_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG31_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG31_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG31_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG31_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG31_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG31_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG31_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG31 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG31 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG31 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG31 0x00000000
/****** ch0_rxtx_reg31 END *****/

/*****ch0_rxtx_reg32 START *****/
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_LSB		9
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_MSB		15
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_WIDTH		7
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_RD(src)	((FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_WR(dst)	(FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_SHIFT_MASK) & FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK))

#define FIELD_CH0_RXTX_REG32_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG32_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG32_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG32_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG32_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG32_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG32_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG32_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG32_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG32_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG32_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG32_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG32_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG32_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG32_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_LSB		1
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_MSB		7
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_WIDTH		7
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_RD(src)	((FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_WR(dst)	(FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_SHIFT_MASK) & FIELD_CH0_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK))

#define FIELD_CH0_RXTX_REG32_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG32_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG32_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG32_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG32_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG32_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG32_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG32_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG32_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG32_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG32_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG32_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG32_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG32_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG32 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG32 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG32 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG32 0x00000000
/****** ch0_rxtx_reg32 END *****/

/*****ch0_rxtx_reg33 START *****/
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_LSB		9
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_MSB		15
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_WIDTH		7
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_RD(src)	((FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_WR(dst)	(FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_SHIFT_MASK) & FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK))

#define FIELD_CH0_RXTX_REG33_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG33_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG33_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG33_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG33_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG33_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG33_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG33_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG33_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG33_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG33_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG33_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG33_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG33_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG33_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_LSB		1
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_MSB		7
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_WIDTH		7
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_RD(src)	((FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_WR(dst)	(FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_SHIFT_MASK) & FIELD_CH0_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK))

#define FIELD_CH0_RXTX_REG33_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG33_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG33_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG33_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG33_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG33_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG33_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG33_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG33_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG33_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG33_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG33_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG33_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG33_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG33 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG33 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG33 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG33 0x00000000
/****** ch0_rxtx_reg33 END *****/

/*****ch0_rxtx_reg34 START *****/
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_LSB		9
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_MSB		15
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_WIDTH		7
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_RD(src)	((FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_WR(dst)	(FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_SHIFT_MASK) & FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK))

#define FIELD_CH0_RXTX_REG34_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG34_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG34_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG34_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG34_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG34_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG34_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG34_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG34_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG34_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG34_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG34_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG34_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG34_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG34_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_LSB		1
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_MSB		7
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_WIDTH		7
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_RD(src)	((FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_WR(dst)	(FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_SHIFT_MASK) & FIELD_CH0_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK))

#define FIELD_CH0_RXTX_REG34_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG34_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG34_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG34_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG34_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG34_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG34_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG34_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG34_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG34_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG34_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG34_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG34_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG34_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG34 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG34 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG34 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG34 0x00000000
/****** ch0_rxtx_reg34 END *****/

/*****ch0_rxtx_reg35 START *****/
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_LSB		9
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_MSB		15
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_WIDTH		7
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_RD(src)	((FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_WR(dst)	(FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_SHIFT_MASK) & FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK))

#define FIELD_CH0_RXTX_REG35_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG35_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG35_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG35_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG35_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG35_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG35_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG35_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG35_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG35_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG35_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG35_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG35_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG35_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG35_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_LSB		1
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_MSB		7
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_WIDTH		7
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_RD(src)	((FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_WR(dst)	(FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_SHIFT_MASK) & FIELD_CH0_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK))

#define FIELD_CH0_RXTX_REG35_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG35_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG35_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG35_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG35_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG35_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG35_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG35_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG35_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG35_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG35_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG35_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG35_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG35_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG35 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG35 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG35 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG35 0x00000000
/****** ch0_rxtx_reg35 END *****/

/*****ch0_rxtx_reg36 START *****/
#define FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_LSB		9
#define FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_MSB		15
#define FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_WIDTH		7
#define FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_RD(src)	((FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_WR(dst)	(FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_SHIFT_MASK) & FIELD_CH0_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK))

#define FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_LSB		8
#define FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_MSB		8
#define FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_WIDTH		1
#define FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK		0x00000100
#define FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_RD(src)	((FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_WR(dst)	(FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_SHIFT_MASK) & FIELD_CH0_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK))

#define FIELD_CH0_RXTX_REG36_EKBC_REV_LSB		7
#define FIELD_CH0_RXTX_REG36_EKBC_REV_MSB		7
#define FIELD_CH0_RXTX_REG36_EKBC_REV_WIDTH		1
#define FIELD_CH0_RXTX_REG36_EKBC_REV_MASK		0x00000080
#define FIELD_CH0_RXTX_REG36_EKBC_REV_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG36_EKBC_REV_RD(src)	((FIELD_CH0_RXTX_REG36_EKBC_REV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG36_EKBC_REV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG36_EKBC_REV_WR(dst)	(FIELD_CH0_RXTX_REG36_EKBC_REV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG36_EKBC_REV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG36_EKBC_REV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG36_EKBC_REV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG36_EKBC_REV_SHIFT_MASK) & FIELD_CH0_RXTX_REG36_EKBC_REV_MASK))

#define FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_LSB		6
#define FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_MSB		6
#define FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_WIDTH		1
#define FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_MASK		0x00000040
#define FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_RD(src)	((FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_WR(dst)	(FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_SHIFT_MASK) & FIELD_CH0_RXTX_REG36_SD_FL_PDOWN_MASK))

#define FIELD_CH0_RXTX_REG36_RESERVED_5_LSB		0
#define FIELD_CH0_RXTX_REG36_RESERVED_5_MSB		5
#define FIELD_CH0_RXTX_REG36_RESERVED_5_WIDTH		6
#define FIELD_CH0_RXTX_REG36_RESERVED_5_MASK		0x0000003f
#define FIELD_CH0_RXTX_REG36_RESERVED_5_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG36_RESERVED_5_RD(src)	((FIELD_CH0_RXTX_REG36_RESERVED_5_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG36_RESERVED_5_WR(dst)	(FIELD_CH0_RXTX_REG36_RESERVED_5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG36_RESERVED_5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG36_RESERVED_5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG36_RESERVED_5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG36_RESERVED_5_SHIFT_MASK) & FIELD_CH0_RXTX_REG36_RESERVED_5_MASK))

#define RESERVE_BITS_CH0_RXTX_REG36 0x0000003f
#define SELF_CLEAR_BITS_CH0_RXTX_REG36 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG36 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG36 0x00000000
/****** ch0_rxtx_reg36 END *****/

/*****ch0_rxtx_reg37 START *****/
#define FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_LSB		8
#define FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_MSB		15
#define FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_WIDTH		8
#define FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_MASK		0x0000ff00
#define FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_RD(src)	((FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_WR(dst)	(FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG37_TX_SPARE_OUT_MASK))

#define FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_LSB		0
#define FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_MSB		7
#define FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_WIDTH		8
#define FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_MASK		0x000000ff
#define FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_RD(src)	((FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_WR(dst)	(FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_SHIFT_MASK) & FIELD_CH0_RXTX_REG37_RX_SPARE_OUT_MASK))

#define RESERVE_BITS_CH0_RXTX_REG37 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG37 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG37 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG37 0x0000ffff
/****** ch0_rxtx_reg37 END *****/

/*****ch0_rxtx_reg38 START *****/
#define FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_LSB		1
#define FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_MSB		15
#define FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_WIDTH		15
#define FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK		0x0000fffe
#define FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_RD(src)	((FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_WR(dst)	(FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK))

#define FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_LSB		0
#define FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_MSB		0
#define FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_WIDTH		1
#define FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_MASK		0x00000001
#define FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_RD(src)	((FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_WR(dst)	(FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG38_TX_USER_PATT_SEL_MASK))

#define RESERVE_BITS_CH0_RXTX_REG38 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG38 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG38 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG38 0x00000000
/****** ch0_rxtx_reg38 END *****/

/*****ch0_rxtx_reg39 START *****/
#define FIELD_CH0_RXTX_REG39_TX_USER_PATT16_LSB		8
#define FIELD_CH0_RXTX_REG39_TX_USER_PATT16_MSB		15
#define FIELD_CH0_RXTX_REG39_TX_USER_PATT16_WIDTH		8
#define FIELD_CH0_RXTX_REG39_TX_USER_PATT16_MASK		0x0000ff00
#define FIELD_CH0_RXTX_REG39_TX_USER_PATT16_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG39_TX_USER_PATT16_RD(src)	((FIELD_CH0_RXTX_REG39_TX_USER_PATT16_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG39_TX_USER_PATT16_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG39_TX_USER_PATT16_WR(dst)	(FIELD_CH0_RXTX_REG39_TX_USER_PATT16_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG39_TX_USER_PATT16_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG39_TX_USER_PATT16_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG39_TX_USER_PATT16_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG39_TX_USER_PATT16_SHIFT_MASK) & FIELD_CH0_RXTX_REG39_TX_USER_PATT16_MASK))

#define FIELD_CH0_RXTX_REG39_RESERVED_7_LSB		0
#define FIELD_CH0_RXTX_REG39_RESERVED_7_MSB		7
#define FIELD_CH0_RXTX_REG39_RESERVED_7_WIDTH		8
#define FIELD_CH0_RXTX_REG39_RESERVED_7_MASK		0x000000ff
#define FIELD_CH0_RXTX_REG39_RESERVED_7_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG39_RESERVED_7_RD(src)	((FIELD_CH0_RXTX_REG39_RESERVED_7_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG39_RESERVED_7_WR(dst)	(FIELD_CH0_RXTX_REG39_RESERVED_7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG39_RESERVED_7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG39_RESERVED_7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG39_RESERVED_7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG39_RESERVED_7_SHIFT_MASK) & FIELD_CH0_RXTX_REG39_RESERVED_7_MASK))

#define RESERVE_BITS_CH0_RXTX_REG39 0x000000ff
#define SELF_CLEAR_BITS_CH0_RXTX_REG39 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG39 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG39 0x00000000
/****** ch0_rxtx_reg39 END *****/

/*****ch0_rxtx_reg40 START *****/
#define FIELD_CH0_RXTX_REG40_TX_USER_PATT15_LSB		0
#define FIELD_CH0_RXTX_REG40_TX_USER_PATT15_MSB		15
#define FIELD_CH0_RXTX_REG40_TX_USER_PATT15_WIDTH		16
#define FIELD_CH0_RXTX_REG40_TX_USER_PATT15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG40_TX_USER_PATT15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG40_TX_USER_PATT15_RD(src)	((FIELD_CH0_RXTX_REG40_TX_USER_PATT15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG40_TX_USER_PATT15_WR(dst)	(FIELD_CH0_RXTX_REG40_TX_USER_PATT15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG40_TX_USER_PATT15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG40_TX_USER_PATT15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG40_TX_USER_PATT15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG40_TX_USER_PATT15_SHIFT_MASK) & FIELD_CH0_RXTX_REG40_TX_USER_PATT15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG40 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG40 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG40 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG40 0x00000000
/****** ch0_rxtx_reg40 END *****/

/*****ch0_rxtx_reg41 START *****/
#define FIELD_CH0_RXTX_REG41_TX_USER_PATT14_LSB		0
#define FIELD_CH0_RXTX_REG41_TX_USER_PATT14_MSB		15
#define FIELD_CH0_RXTX_REG41_TX_USER_PATT14_WIDTH		16
#define FIELD_CH0_RXTX_REG41_TX_USER_PATT14_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG41_TX_USER_PATT14_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG41_TX_USER_PATT14_RD(src)	((FIELD_CH0_RXTX_REG41_TX_USER_PATT14_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG41_TX_USER_PATT14_WR(dst)	(FIELD_CH0_RXTX_REG41_TX_USER_PATT14_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG41_TX_USER_PATT14_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG41_TX_USER_PATT14_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG41_TX_USER_PATT14_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG41_TX_USER_PATT14_SHIFT_MASK) & FIELD_CH0_RXTX_REG41_TX_USER_PATT14_MASK))

#define RESERVE_BITS_CH0_RXTX_REG41 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG41 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG41 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG41 0x00000000
/****** ch0_rxtx_reg41 END *****/

/*****ch0_rxtx_reg42 START *****/
#define FIELD_CH0_RXTX_REG42_TX_USER_PATT13_LSB		0
#define FIELD_CH0_RXTX_REG42_TX_USER_PATT13_MSB		15
#define FIELD_CH0_RXTX_REG42_TX_USER_PATT13_WIDTH		16
#define FIELD_CH0_RXTX_REG42_TX_USER_PATT13_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG42_TX_USER_PATT13_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG42_TX_USER_PATT13_RD(src)	((FIELD_CH0_RXTX_REG42_TX_USER_PATT13_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG42_TX_USER_PATT13_WR(dst)	(FIELD_CH0_RXTX_REG42_TX_USER_PATT13_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG42_TX_USER_PATT13_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG42_TX_USER_PATT13_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG42_TX_USER_PATT13_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG42_TX_USER_PATT13_SHIFT_MASK) & FIELD_CH0_RXTX_REG42_TX_USER_PATT13_MASK))

#define RESERVE_BITS_CH0_RXTX_REG42 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG42 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG42 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG42 0x00000000
/****** ch0_rxtx_reg42 END *****/

/*****ch0_rxtx_reg43 START *****/
#define FIELD_CH0_RXTX_REG43_TX_USER_PATT12_LSB		0
#define FIELD_CH0_RXTX_REG43_TX_USER_PATT12_MSB		15
#define FIELD_CH0_RXTX_REG43_TX_USER_PATT12_WIDTH		16
#define FIELD_CH0_RXTX_REG43_TX_USER_PATT12_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG43_TX_USER_PATT12_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG43_TX_USER_PATT12_RD(src)	((FIELD_CH0_RXTX_REG43_TX_USER_PATT12_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG43_TX_USER_PATT12_WR(dst)	(FIELD_CH0_RXTX_REG43_TX_USER_PATT12_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG43_TX_USER_PATT12_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG43_TX_USER_PATT12_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG43_TX_USER_PATT12_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG43_TX_USER_PATT12_SHIFT_MASK) & FIELD_CH0_RXTX_REG43_TX_USER_PATT12_MASK))

#define RESERVE_BITS_CH0_RXTX_REG43 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG43 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG43 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG43 0x00000000
/****** ch0_rxtx_reg43 END *****/

/*****ch0_rxtx_reg44 START *****/
#define FIELD_CH0_RXTX_REG44_TX_USER_PATT11_LSB		0
#define FIELD_CH0_RXTX_REG44_TX_USER_PATT11_MSB		15
#define FIELD_CH0_RXTX_REG44_TX_USER_PATT11_WIDTH		16
#define FIELD_CH0_RXTX_REG44_TX_USER_PATT11_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG44_TX_USER_PATT11_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG44_TX_USER_PATT11_RD(src)	((FIELD_CH0_RXTX_REG44_TX_USER_PATT11_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG44_TX_USER_PATT11_WR(dst)	(FIELD_CH0_RXTX_REG44_TX_USER_PATT11_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG44_TX_USER_PATT11_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG44_TX_USER_PATT11_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG44_TX_USER_PATT11_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG44_TX_USER_PATT11_SHIFT_MASK) & FIELD_CH0_RXTX_REG44_TX_USER_PATT11_MASK))

#define RESERVE_BITS_CH0_RXTX_REG44 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG44 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG44 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG44 0x00000000
/****** ch0_rxtx_reg44 END *****/

/*****ch0_rxtx_reg45 START *****/
#define FIELD_CH0_RXTX_REG45_TX_USER_PATT10_LSB		0
#define FIELD_CH0_RXTX_REG45_TX_USER_PATT10_MSB		15
#define FIELD_CH0_RXTX_REG45_TX_USER_PATT10_WIDTH		16
#define FIELD_CH0_RXTX_REG45_TX_USER_PATT10_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG45_TX_USER_PATT10_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG45_TX_USER_PATT10_RD(src)	((FIELD_CH0_RXTX_REG45_TX_USER_PATT10_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG45_TX_USER_PATT10_WR(dst)	(FIELD_CH0_RXTX_REG45_TX_USER_PATT10_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG45_TX_USER_PATT10_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG45_TX_USER_PATT10_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG45_TX_USER_PATT10_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG45_TX_USER_PATT10_SHIFT_MASK) & FIELD_CH0_RXTX_REG45_TX_USER_PATT10_MASK))

#define RESERVE_BITS_CH0_RXTX_REG45 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG45 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG45 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG45 0x00000000
/****** ch0_rxtx_reg45 END *****/

/*****ch0_rxtx_reg46 START *****/
#define FIELD_CH0_RXTX_REG46_TX_USER_PATT9_LSB		0
#define FIELD_CH0_RXTX_REG46_TX_USER_PATT9_MSB		15
#define FIELD_CH0_RXTX_REG46_TX_USER_PATT9_WIDTH		16
#define FIELD_CH0_RXTX_REG46_TX_USER_PATT9_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG46_TX_USER_PATT9_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG46_TX_USER_PATT9_RD(src)	((FIELD_CH0_RXTX_REG46_TX_USER_PATT9_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG46_TX_USER_PATT9_WR(dst)	(FIELD_CH0_RXTX_REG46_TX_USER_PATT9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG46_TX_USER_PATT9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG46_TX_USER_PATT9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG46_TX_USER_PATT9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG46_TX_USER_PATT9_SHIFT_MASK) & FIELD_CH0_RXTX_REG46_TX_USER_PATT9_MASK))

#define RESERVE_BITS_CH0_RXTX_REG46 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG46 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG46 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG46 0x00000000
/****** ch0_rxtx_reg46 END *****/

/*****ch0_rxtx_reg47 START *****/
#define FIELD_CH0_RXTX_REG47_TX_USER_PATT8_LSB		0
#define FIELD_CH0_RXTX_REG47_TX_USER_PATT8_MSB		15
#define FIELD_CH0_RXTX_REG47_TX_USER_PATT8_WIDTH		16
#define FIELD_CH0_RXTX_REG47_TX_USER_PATT8_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG47_TX_USER_PATT8_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG47_TX_USER_PATT8_RD(src)	((FIELD_CH0_RXTX_REG47_TX_USER_PATT8_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG47_TX_USER_PATT8_WR(dst)	(FIELD_CH0_RXTX_REG47_TX_USER_PATT8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG47_TX_USER_PATT8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG47_TX_USER_PATT8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG47_TX_USER_PATT8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG47_TX_USER_PATT8_SHIFT_MASK) & FIELD_CH0_RXTX_REG47_TX_USER_PATT8_MASK))

#define RESERVE_BITS_CH0_RXTX_REG47 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG47 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG47 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG47 0x00000000
/****** ch0_rxtx_reg47 END *****/

/*****ch0_rxtx_reg48 START *****/
#define FIELD_CH0_RXTX_REG48_TX_USER_PATT7_LSB		0
#define FIELD_CH0_RXTX_REG48_TX_USER_PATT7_MSB		15
#define FIELD_CH0_RXTX_REG48_TX_USER_PATT7_WIDTH		16
#define FIELD_CH0_RXTX_REG48_TX_USER_PATT7_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG48_TX_USER_PATT7_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG48_TX_USER_PATT7_RD(src)	((FIELD_CH0_RXTX_REG48_TX_USER_PATT7_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG48_TX_USER_PATT7_WR(dst)	(FIELD_CH0_RXTX_REG48_TX_USER_PATT7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG48_TX_USER_PATT7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG48_TX_USER_PATT7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG48_TX_USER_PATT7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG48_TX_USER_PATT7_SHIFT_MASK) & FIELD_CH0_RXTX_REG48_TX_USER_PATT7_MASK))

#define RESERVE_BITS_CH0_RXTX_REG48 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG48 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG48 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG48 0x00000000
/****** ch0_rxtx_reg48 END *****/

/*****ch0_rxtx_reg49 START *****/
#define FIELD_CH0_RXTX_REG49_TX_USER_PATT6_LSB		0
#define FIELD_CH0_RXTX_REG49_TX_USER_PATT6_MSB		15
#define FIELD_CH0_RXTX_REG49_TX_USER_PATT6_WIDTH		16
#define FIELD_CH0_RXTX_REG49_TX_USER_PATT6_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG49_TX_USER_PATT6_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG49_TX_USER_PATT6_RD(src)	((FIELD_CH0_RXTX_REG49_TX_USER_PATT6_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG49_TX_USER_PATT6_WR(dst)	(FIELD_CH0_RXTX_REG49_TX_USER_PATT6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG49_TX_USER_PATT6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG49_TX_USER_PATT6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG49_TX_USER_PATT6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG49_TX_USER_PATT6_SHIFT_MASK) & FIELD_CH0_RXTX_REG49_TX_USER_PATT6_MASK))

#define RESERVE_BITS_CH0_RXTX_REG49 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG49 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG49 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG49 0x00000000
/****** ch0_rxtx_reg49 END *****/

/*****ch0_rxtx_reg50 START *****/
#define FIELD_CH0_RXTX_REG50_TX_USER_PATT5_LSB		0
#define FIELD_CH0_RXTX_REG50_TX_USER_PATT5_MSB		15
#define FIELD_CH0_RXTX_REG50_TX_USER_PATT5_WIDTH		16
#define FIELD_CH0_RXTX_REG50_TX_USER_PATT5_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG50_TX_USER_PATT5_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG50_TX_USER_PATT5_RD(src)	((FIELD_CH0_RXTX_REG50_TX_USER_PATT5_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG50_TX_USER_PATT5_WR(dst)	(FIELD_CH0_RXTX_REG50_TX_USER_PATT5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG50_TX_USER_PATT5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG50_TX_USER_PATT5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG50_TX_USER_PATT5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG50_TX_USER_PATT5_SHIFT_MASK) & FIELD_CH0_RXTX_REG50_TX_USER_PATT5_MASK))

#define RESERVE_BITS_CH0_RXTX_REG50 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG50 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG50 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG50 0x00000000
/****** ch0_rxtx_reg50 END *****/

/*****ch0_rxtx_reg51 START *****/
#define FIELD_CH0_RXTX_REG51_TX_USER_PATT4_LSB		0
#define FIELD_CH0_RXTX_REG51_TX_USER_PATT4_MSB		15
#define FIELD_CH0_RXTX_REG51_TX_USER_PATT4_WIDTH		16
#define FIELD_CH0_RXTX_REG51_TX_USER_PATT4_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG51_TX_USER_PATT4_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG51_TX_USER_PATT4_RD(src)	((FIELD_CH0_RXTX_REG51_TX_USER_PATT4_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG51_TX_USER_PATT4_WR(dst)	(FIELD_CH0_RXTX_REG51_TX_USER_PATT4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG51_TX_USER_PATT4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG51_TX_USER_PATT4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG51_TX_USER_PATT4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG51_TX_USER_PATT4_SHIFT_MASK) & FIELD_CH0_RXTX_REG51_TX_USER_PATT4_MASK))

#define RESERVE_BITS_CH0_RXTX_REG51 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG51 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG51 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG51 0x00000000
/****** ch0_rxtx_reg51 END *****/

/*****ch0_rxtx_reg52 START *****/
#define FIELD_CH0_RXTX_REG52_TX_USER_PATT3_LSB		0
#define FIELD_CH0_RXTX_REG52_TX_USER_PATT3_MSB		15
#define FIELD_CH0_RXTX_REG52_TX_USER_PATT3_WIDTH		16
#define FIELD_CH0_RXTX_REG52_TX_USER_PATT3_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG52_TX_USER_PATT3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG52_TX_USER_PATT3_RD(src)	((FIELD_CH0_RXTX_REG52_TX_USER_PATT3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG52_TX_USER_PATT3_WR(dst)	(FIELD_CH0_RXTX_REG52_TX_USER_PATT3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG52_TX_USER_PATT3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG52_TX_USER_PATT3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG52_TX_USER_PATT3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG52_TX_USER_PATT3_SHIFT_MASK) & FIELD_CH0_RXTX_REG52_TX_USER_PATT3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG52 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG52 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG52 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG52 0x00000000
/****** ch0_rxtx_reg52 END *****/

/*****ch0_rxtx_reg53 START *****/
#define FIELD_CH0_RXTX_REG53_TX_USER_PATT2_LSB		0
#define FIELD_CH0_RXTX_REG53_TX_USER_PATT2_MSB		15
#define FIELD_CH0_RXTX_REG53_TX_USER_PATT2_WIDTH		16
#define FIELD_CH0_RXTX_REG53_TX_USER_PATT2_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG53_TX_USER_PATT2_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG53_TX_USER_PATT2_RD(src)	((FIELD_CH0_RXTX_REG53_TX_USER_PATT2_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG53_TX_USER_PATT2_WR(dst)	(FIELD_CH0_RXTX_REG53_TX_USER_PATT2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG53_TX_USER_PATT2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG53_TX_USER_PATT2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG53_TX_USER_PATT2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG53_TX_USER_PATT2_SHIFT_MASK) & FIELD_CH0_RXTX_REG53_TX_USER_PATT2_MASK))

#define RESERVE_BITS_CH0_RXTX_REG53 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG53 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG53 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG53 0x00000000
/****** ch0_rxtx_reg53 END *****/

/*****ch0_rxtx_reg54 START *****/
#define FIELD_CH0_RXTX_REG54_TX_USER_PATT1_LSB		0
#define FIELD_CH0_RXTX_REG54_TX_USER_PATT1_MSB		15
#define FIELD_CH0_RXTX_REG54_TX_USER_PATT1_WIDTH		16
#define FIELD_CH0_RXTX_REG54_TX_USER_PATT1_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG54_TX_USER_PATT1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG54_TX_USER_PATT1_RD(src)	((FIELD_CH0_RXTX_REG54_TX_USER_PATT1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG54_TX_USER_PATT1_WR(dst)	(FIELD_CH0_RXTX_REG54_TX_USER_PATT1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG54_TX_USER_PATT1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG54_TX_USER_PATT1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG54_TX_USER_PATT1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG54_TX_USER_PATT1_SHIFT_MASK) & FIELD_CH0_RXTX_REG54_TX_USER_PATT1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG54 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG54 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG54 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG54 0x00000000
/****** ch0_rxtx_reg54 END *****/

/*****ch0_rxtx_reg55 START *****/
#define FIELD_CH0_RXTX_REG55_TX_USER_PATT0_LSB		0
#define FIELD_CH0_RXTX_REG55_TX_USER_PATT0_MSB		15
#define FIELD_CH0_RXTX_REG55_TX_USER_PATT0_WIDTH		16
#define FIELD_CH0_RXTX_REG55_TX_USER_PATT0_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG55_TX_USER_PATT0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG55_TX_USER_PATT0_RD(src)	((FIELD_CH0_RXTX_REG55_TX_USER_PATT0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG55_TX_USER_PATT0_WR(dst)	(FIELD_CH0_RXTX_REG55_TX_USER_PATT0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG55_TX_USER_PATT0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG55_TX_USER_PATT0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG55_TX_USER_PATT0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG55_TX_USER_PATT0_SHIFT_MASK) & FIELD_CH0_RXTX_REG55_TX_USER_PATT0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG55 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG55 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG55 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG55 0x00000000
/****** ch0_rxtx_reg55 END *****/

/*****ch0_rxtx_reg56 START *****/
#define FIELD_CH0_RXTX_REG56_RX_USER_PATT4_LSB		14
#define FIELD_CH0_RXTX_REG56_RX_USER_PATT4_MSB		15
#define FIELD_CH0_RXTX_REG56_RX_USER_PATT4_WIDTH		2
#define FIELD_CH0_RXTX_REG56_RX_USER_PATT4_MASK		0x0000c000
#define FIELD_CH0_RXTX_REG56_RX_USER_PATT4_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG56_RX_USER_PATT4_RD(src)	((FIELD_CH0_RXTX_REG56_RX_USER_PATT4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG56_RX_USER_PATT4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG56_RX_USER_PATT4_WR(dst)	(FIELD_CH0_RXTX_REG56_RX_USER_PATT4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG56_RX_USER_PATT4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG56_RX_USER_PATT4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG56_RX_USER_PATT4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG56_RX_USER_PATT4_SHIFT_MASK) & FIELD_CH0_RXTX_REG56_RX_USER_PATT4_MASK))

#define FIELD_CH0_RXTX_REG56_RESERVED_13_LSB		0
#define FIELD_CH0_RXTX_REG56_RESERVED_13_MSB		13
#define FIELD_CH0_RXTX_REG56_RESERVED_13_WIDTH		14
#define FIELD_CH0_RXTX_REG56_RESERVED_13_MASK		0x00003fff
#define FIELD_CH0_RXTX_REG56_RESERVED_13_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG56_RESERVED_13_RD(src)	((FIELD_CH0_RXTX_REG56_RESERVED_13_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG56_RESERVED_13_WR(dst)	(FIELD_CH0_RXTX_REG56_RESERVED_13_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG56_RESERVED_13_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG56_RESERVED_13_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG56_RESERVED_13_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG56_RESERVED_13_SHIFT_MASK) & FIELD_CH0_RXTX_REG56_RESERVED_13_MASK))

#define RESERVE_BITS_CH0_RXTX_REG56 0x00003fff
#define SELF_CLEAR_BITS_CH0_RXTX_REG56 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG56 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG56 0x0000ffff
/****** ch0_rxtx_reg56 END *****/

/*****ch0_rxtx_reg57 START *****/
#define FIELD_CH0_RXTX_REG57_RX_USER_PATT3_LSB		0
#define FIELD_CH0_RXTX_REG57_RX_USER_PATT3_MSB		15
#define FIELD_CH0_RXTX_REG57_RX_USER_PATT3_WIDTH		16
#define FIELD_CH0_RXTX_REG57_RX_USER_PATT3_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG57_RX_USER_PATT3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG57_RX_USER_PATT3_RD(src)	((FIELD_CH0_RXTX_REG57_RX_USER_PATT3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG57_RX_USER_PATT3_WR(dst)	(FIELD_CH0_RXTX_REG57_RX_USER_PATT3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG57_RX_USER_PATT3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG57_RX_USER_PATT3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG57_RX_USER_PATT3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG57_RX_USER_PATT3_SHIFT_MASK) & FIELD_CH0_RXTX_REG57_RX_USER_PATT3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG57 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG57 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG57 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG57 0x0000ffff
/****** ch0_rxtx_reg57 END *****/

/*****ch0_rxtx_reg58 START *****/
#define FIELD_CH0_RXTX_REG58_RX_USER_PATT2_LSB		0
#define FIELD_CH0_RXTX_REG58_RX_USER_PATT2_MSB		15
#define FIELD_CH0_RXTX_REG58_RX_USER_PATT2_WIDTH		16
#define FIELD_CH0_RXTX_REG58_RX_USER_PATT2_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG58_RX_USER_PATT2_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG58_RX_USER_PATT2_RD(src)	((FIELD_CH0_RXTX_REG58_RX_USER_PATT2_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG58_RX_USER_PATT2_WR(dst)	(FIELD_CH0_RXTX_REG58_RX_USER_PATT2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG58_RX_USER_PATT2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG58_RX_USER_PATT2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG58_RX_USER_PATT2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG58_RX_USER_PATT2_SHIFT_MASK) & FIELD_CH0_RXTX_REG58_RX_USER_PATT2_MASK))

#define RESERVE_BITS_CH0_RXTX_REG58 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG58 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG58 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG58 0x0000ffff
/****** ch0_rxtx_reg58 END *****/

/*****ch0_rxtx_reg59 START *****/
#define FIELD_CH0_RXTX_REG59_RX_USER_PATT1_LSB		0
#define FIELD_CH0_RXTX_REG59_RX_USER_PATT1_MSB		15
#define FIELD_CH0_RXTX_REG59_RX_USER_PATT1_WIDTH		16
#define FIELD_CH0_RXTX_REG59_RX_USER_PATT1_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG59_RX_USER_PATT1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG59_RX_USER_PATT1_RD(src)	((FIELD_CH0_RXTX_REG59_RX_USER_PATT1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG59_RX_USER_PATT1_WR(dst)	(FIELD_CH0_RXTX_REG59_RX_USER_PATT1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG59_RX_USER_PATT1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG59_RX_USER_PATT1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG59_RX_USER_PATT1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG59_RX_USER_PATT1_SHIFT_MASK) & FIELD_CH0_RXTX_REG59_RX_USER_PATT1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG59 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG59 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG59 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG59 0x0000ffff
/****** ch0_rxtx_reg59 END *****/

/*****ch0_rxtx_reg60 START *****/
#define FIELD_CH0_RXTX_REG60_RX_USER_PATT0_LSB		0
#define FIELD_CH0_RXTX_REG60_RX_USER_PATT0_MSB		15
#define FIELD_CH0_RXTX_REG60_RX_USER_PATT0_WIDTH		16
#define FIELD_CH0_RXTX_REG60_RX_USER_PATT0_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG60_RX_USER_PATT0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG60_RX_USER_PATT0_RD(src)	((FIELD_CH0_RXTX_REG60_RX_USER_PATT0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG60_RX_USER_PATT0_WR(dst)	(FIELD_CH0_RXTX_REG60_RX_USER_PATT0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG60_RX_USER_PATT0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG60_RX_USER_PATT0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG60_RX_USER_PATT0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG60_RX_USER_PATT0_SHIFT_MASK) & FIELD_CH0_RXTX_REG60_RX_USER_PATT0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG60 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG60 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG60 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG60 0x0000ffff
/****** ch0_rxtx_reg60 END *****/

/*****ch0_rxtx_reg61 START *****/
#define FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_LSB		15
#define FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_MSB		15
#define FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_WIDTH		1
#define FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK		0x00008000
#define FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_RD(src)	((FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_WR(dst)	(FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK))

#define FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_LSB		14
#define FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_MSB		14
#define FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_WIDTH		1
#define FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK		0x00004000
#define FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_RD(src)	((FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_WR(dst)	(FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK))

#define FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_LSB		10
#define FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_MSB		13
#define FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_WIDTH		4
#define FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_MASK		0x00003c00
#define FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_RD(src)	((FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_WR(dst)	(FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_SPD_SEL_CDR_MASK))

#define FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_LSB		9
#define FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_MSB		9
#define FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_WIDTH		1
#define FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK		0x00000200
#define FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_RD(src)	((FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_WR(dst)	(FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK))

#define FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_LSB		8
#define FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_MSB		8
#define FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_WIDTH		1
#define FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_MASK		0x00000100
#define FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_RD(src)	((FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_WR(dst)	(FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_EYE_ACC_RESETB_MASK))

#define FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_LSB		6
#define FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MSB		7
#define FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_WIDTH		2
#define FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK		0x000000c0
#define FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_RD(src)	((FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_WR(dst)	(FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK))

#define FIELD_CH0_RXTX_REG61_BERT_RESETB_LSB		5
#define FIELD_CH0_RXTX_REG61_BERT_RESETB_MSB		5
#define FIELD_CH0_RXTX_REG61_BERT_RESETB_WIDTH		1
#define FIELD_CH0_RXTX_REG61_BERT_RESETB_MASK		0x00000020
#define FIELD_CH0_RXTX_REG61_BERT_RESETB_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG61_BERT_RESETB_RD(src)	((FIELD_CH0_RXTX_REG61_BERT_RESETB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_BERT_RESETB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_BERT_RESETB_WR(dst)	(FIELD_CH0_RXTX_REG61_BERT_RESETB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_BERT_RESETB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_BERT_RESETB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_BERT_RESETB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_BERT_RESETB_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_BERT_RESETB_MASK))

#define FIELD_CH0_RXTX_REG61_ISCAN_INBERT_LSB		4
#define FIELD_CH0_RXTX_REG61_ISCAN_INBERT_MSB		4
#define FIELD_CH0_RXTX_REG61_ISCAN_INBERT_WIDTH		1
#define FIELD_CH0_RXTX_REG61_ISCAN_INBERT_MASK		0x00000010
#define FIELD_CH0_RXTX_REG61_ISCAN_INBERT_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG61_ISCAN_INBERT_RD(src)	((FIELD_CH0_RXTX_REG61_ISCAN_INBERT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_ISCAN_INBERT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_ISCAN_INBERT_WR(dst)	(FIELD_CH0_RXTX_REG61_ISCAN_INBERT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_ISCAN_INBERT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_ISCAN_INBERT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_ISCAN_INBERT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_ISCAN_INBERT_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_ISCAN_INBERT_MASK))

#define FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_LSB		3
#define FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_MSB		3
#define FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_WIDTH		1
#define FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_MASK		0x00000008
#define FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_RD(src)	((FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_WR(dst)	(FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_LOADFREQ_SHIFT_MASK))

#define FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_LSB		2
#define FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_MSB		2
#define FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_WIDTH		1
#define FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_MASK		0x00000004
#define FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_RD(src)	((FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_WR(dst)	(FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_MU_TIMER_RESET_MASK))

#define FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_LSB		1
#define FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_MSB		1
#define FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_MASK		0x00000002
#define FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_RD(src)	((FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_WR(dst)	(FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_BLWC_MAN_ENA_MASK))

#define FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_LSB		0
#define FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_MSB		0
#define FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_WIDTH		1
#define FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_MASK		0x00000001
#define FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_RD(src)	((FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_WR(dst)	(FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_SHIFT_MASK) & FIELD_CH0_RXTX_REG61_DFE_TAB_ACCB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG61 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG61 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG61 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG61 0x00000000
/****** ch0_rxtx_reg61 END *****/

/*****ch0_rxtx_reg62 START *****/
#define FIELD_CH0_RXTX_REG62_RESERVED_15_LSB		15
#define FIELD_CH0_RXTX_REG62_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG62_RESERVED_15_WIDTH		1
#define FIELD_CH0_RXTX_REG62_RESERVED_15_MASK		0x00008000
#define FIELD_CH0_RXTX_REG62_RESERVED_15_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG62_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG62_RESERVED_15_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG62_RESERVED_15_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG62_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG62_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG62_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG62_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG62_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG62_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG62_RESERVED_15_MASK))

#define FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_LSB		14
#define FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_MSB		14
#define FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_WIDTH		1
#define FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK		0x00004000
#define FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_RD(src)	((FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_WR(dst)	(FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_SHIFT_MASK) & FIELD_CH0_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK))

#define FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_LSB		11
#define FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_MSB		13
#define FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_WIDTH		3
#define FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_MASK		0x00003800
#define FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_RD(src)	((FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_WR(dst)	(FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_SHIFT_MASK) & FIELD_CH0_RXTX_REG62_PERIOD_H1_QLATCH_MASK))

#define FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_LSB		10
#define FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_MSB		10
#define FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_WIDTH		1
#define FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_MASK		0x00000400
#define FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_RD(src)	((FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_WR(dst)	(FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_SHIFT_MASK) & FIELD_CH0_RXTX_REG62_SWITCH_H1_QLATCH_MASK))

#define FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_LSB		0
#define FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_MSB		9
#define FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_WIDTH		10
#define FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_MASK		0x000003ff
#define FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_RD(src)	((FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_WR(dst)	(FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_SHIFT_MASK) & FIELD_CH0_RXTX_REG62_EYE_COUNT_THRES_MASK))

#define RESERVE_BITS_CH0_RXTX_REG62 0x00008000
#define SELF_CLEAR_BITS_CH0_RXTX_REG62 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG62 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG62 0x00000000
/****** ch0_rxtx_reg62 END *****/

/*****ch0_rxtx_reg63 START *****/
#define FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_LSB		5
#define FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_MSB		15
#define FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_WIDTH		11
#define FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK		0x0000ffe0
#define FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_RD(src)	((FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_WR(dst)	(FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK))

#define FIELD_CH0_RXTX_REG63_RESERVED_4_LSB		0
#define FIELD_CH0_RXTX_REG63_RESERVED_4_MSB		4
#define FIELD_CH0_RXTX_REG63_RESERVED_4_WIDTH		5
#define FIELD_CH0_RXTX_REG63_RESERVED_4_MASK		0x0000001f
#define FIELD_CH0_RXTX_REG63_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG63_RESERVED_4_RD(src)	((FIELD_CH0_RXTX_REG63_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG63_RESERVED_4_WR(dst)	(FIELD_CH0_RXTX_REG63_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG63_RESERVED_4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG63_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG63_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG63_RESERVED_4_SHIFT_MASK) & FIELD_CH0_RXTX_REG63_RESERVED_4_MASK))

#define RESERVE_BITS_CH0_RXTX_REG63 0x0000001f
#define SELF_CLEAR_BITS_CH0_RXTX_REG63 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG63 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG63 0x00000000
/****** ch0_rxtx_reg63 END *****/

/*****ch0_rxtx_reg64 START *****/
#define FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_LSB		0
#define FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_MSB		15
#define FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_RD(src)	((FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_WR(dst)	(FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG64 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG64 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG64 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG64 0x00000000
/****** ch0_rxtx_reg64 END *****/

/*****ch0_rxtx_reg65 START *****/
#define FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_LSB		0
#define FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_MSB		15
#define FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_RD(src)	((FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_WR(dst)	(FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG65_LOOPBW_TAP1_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG65 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG65 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG65 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG65 0x00000000
/****** ch0_rxtx_reg65 END *****/

/*****ch0_rxtx_reg66 START *****/
#define FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_LSB		0
#define FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_MSB		15
#define FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_RD(src)	((FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_WR(dst)	(FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG66_LOOPBW_TAP1_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG66 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG66 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG66 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG66 0x00000000
/****** ch0_rxtx_reg66 END *****/

/*****ch0_rxtx_reg67 START *****/
#define FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_LSB		0
#define FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_MSB		15
#define FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_RD(src)	((FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_WR(dst)	(FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG67_LOOPBW_TAP2_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG67 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG67 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG67 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG67 0x00000000
/****** ch0_rxtx_reg67 END *****/

/*****ch0_rxtx_reg68 START *****/
#define FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_LSB		0
#define FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_MSB		15
#define FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_RD(src)	((FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_WR(dst)	(FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG68_LOOPBW_TAP2_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG68 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG68 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG68 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG68 0x00000000
/****** ch0_rxtx_reg68 END *****/

/*****ch0_rxtx_reg69 START *****/
#define FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_LSB		0
#define FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_MSB		15
#define FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_RD(src)	((FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_WR(dst)	(FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG69_LOOPBW_TAP3_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG69 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG69 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG69 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG69 0x00000000
/****** ch0_rxtx_reg69 END *****/

/*****ch0_rxtx_reg70 START *****/
#define FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_LSB		0
#define FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_MSB		15
#define FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_RD(src)	((FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_WR(dst)	(FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG70_LOOPBW_TAP3_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG70 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG70 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG70 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG70 0x00000000
/****** ch0_rxtx_reg70 END *****/

/*****ch0_rxtx_reg71 START *****/
#define FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_LSB		0
#define FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_MSB		15
#define FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_RD(src)	((FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_WR(dst)	(FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG71_LOOPBW_TAP4_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG71 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG71 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG71 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG71 0x00000000
/****** ch0_rxtx_reg71 END *****/

/*****ch0_rxtx_reg72 START *****/
#define FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_LSB		0
#define FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_MSB		15
#define FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_RD(src)	((FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_WR(dst)	(FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG72_LOOPBW_TAP4_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG72 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG72 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG72 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG72 0x00000000
/****** ch0_rxtx_reg72 END *****/

/*****ch0_rxtx_reg73 START *****/
#define FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_LSB		0
#define FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_MSB		15
#define FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_RD(src)	((FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_WR(dst)	(FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG73_LOOPBW_TAP5_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG73 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG73 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG73 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG73 0x00000000
/****** ch0_rxtx_reg73 END *****/

/*****ch0_rxtx_reg74 START *****/
#define FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_LSB		0
#define FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_MSB		15
#define FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_RD(src)	((FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_WR(dst)	(FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG74_LOOPBW_TAP5_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG74 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG74 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG74 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG74 0x00000000
/****** ch0_rxtx_reg74 END *****/

/*****ch0_rxtx_reg75 START *****/
#define FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_LSB		0
#define FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_MSB		15
#define FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_RD(src)	((FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_WR(dst)	(FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG75_LOOPBW_TAP6_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG75 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG75 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG75 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG75 0x00000000
/****** ch0_rxtx_reg75 END *****/

/*****ch0_rxtx_reg76 START *****/
#define FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_LSB		0
#define FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_MSB		15
#define FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_RD(src)	((FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_WR(dst)	(FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG76_LOOPBW_TAP6_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG76 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG76 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG76 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG76 0x00000000
/****** ch0_rxtx_reg76 END *****/

/*****ch0_rxtx_reg77 START *****/
#define FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_LSB		0
#define FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_MSB		15
#define FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_RD(src)	((FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_WR(dst)	(FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG77_LOOPBW_TAP7_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG77 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG77 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG77 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG77 0x00000000
/****** ch0_rxtx_reg77 END *****/

/*****ch0_rxtx_reg78 START *****/
#define FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_LSB		0
#define FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_MSB		15
#define FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_RD(src)	((FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_WR(dst)	(FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG78_LOOPBW_TAP7_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG78 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG78 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG78 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG78 0x00000000
/****** ch0_rxtx_reg78 END *****/

/*****ch0_rxtx_reg79 START *****/
#define FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_LSB		0
#define FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_MSB		15
#define FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_RD(src)	((FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_WR(dst)	(FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG79_LOOPBW_TAP8_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG79 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG79 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG79 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG79 0x00000000
/****** ch0_rxtx_reg79 END *****/

/*****ch0_rxtx_reg80 START *****/
#define FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_LSB		0
#define FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_MSB		15
#define FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_RD(src)	((FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_WR(dst)	(FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG80_LOOPBW_TAP8_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG80 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG80 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG80 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG80 0x00000000
/****** ch0_rxtx_reg80 END *****/

/*****ch0_rxtx_reg81 START *****/
#define FIELD_CH0_RXTX_REG81_MU_DFE1_LSB		11
#define FIELD_CH0_RXTX_REG81_MU_DFE1_MSB		15
#define FIELD_CH0_RXTX_REG81_MU_DFE1_WIDTH		5
#define FIELD_CH0_RXTX_REG81_MU_DFE1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG81_MU_DFE1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG81_MU_DFE1_RD(src)	((FIELD_CH0_RXTX_REG81_MU_DFE1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG81_MU_DFE1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG81_MU_DFE1_WR(dst)	(FIELD_CH0_RXTX_REG81_MU_DFE1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG81_MU_DFE1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG81_MU_DFE1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG81_MU_DFE1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG81_MU_DFE1_SHIFT_MASK) & FIELD_CH0_RXTX_REG81_MU_DFE1_MASK))

#define FIELD_CH0_RXTX_REG81_MU_DFE2_LSB		6
#define FIELD_CH0_RXTX_REG81_MU_DFE2_MSB		10
#define FIELD_CH0_RXTX_REG81_MU_DFE2_WIDTH		5
#define FIELD_CH0_RXTX_REG81_MU_DFE2_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG81_MU_DFE2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG81_MU_DFE2_RD(src)	((FIELD_CH0_RXTX_REG81_MU_DFE2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG81_MU_DFE2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG81_MU_DFE2_WR(dst)	(FIELD_CH0_RXTX_REG81_MU_DFE2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG81_MU_DFE2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG81_MU_DFE2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG81_MU_DFE2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG81_MU_DFE2_SHIFT_MASK) & FIELD_CH0_RXTX_REG81_MU_DFE2_MASK))

#define FIELD_CH0_RXTX_REG81_MU_DFE3_LSB		1
#define FIELD_CH0_RXTX_REG81_MU_DFE3_MSB		5
#define FIELD_CH0_RXTX_REG81_MU_DFE3_WIDTH		5
#define FIELD_CH0_RXTX_REG81_MU_DFE3_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG81_MU_DFE3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG81_MU_DFE3_RD(src)	((FIELD_CH0_RXTX_REG81_MU_DFE3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG81_MU_DFE3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG81_MU_DFE3_WR(dst)	(FIELD_CH0_RXTX_REG81_MU_DFE3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG81_MU_DFE3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG81_MU_DFE3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG81_MU_DFE3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG81_MU_DFE3_SHIFT_MASK) & FIELD_CH0_RXTX_REG81_MU_DFE3_MASK))

#define FIELD_CH0_RXTX_REG81_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG81_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG81_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG81_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG81_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG81_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG81_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG81_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG81_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG81_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG81_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG81_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG81_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG81_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG81 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG81 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG81 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG81 0x00000000
/****** ch0_rxtx_reg81 END *****/

/*****ch0_rxtx_reg82 START *****/
#define FIELD_CH0_RXTX_REG82_MU_DFE4_LSB		11
#define FIELD_CH0_RXTX_REG82_MU_DFE4_MSB		15
#define FIELD_CH0_RXTX_REG82_MU_DFE4_WIDTH		5
#define FIELD_CH0_RXTX_REG82_MU_DFE4_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG82_MU_DFE4_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG82_MU_DFE4_RD(src)	((FIELD_CH0_RXTX_REG82_MU_DFE4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG82_MU_DFE4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG82_MU_DFE4_WR(dst)	(FIELD_CH0_RXTX_REG82_MU_DFE4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG82_MU_DFE4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG82_MU_DFE4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG82_MU_DFE4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG82_MU_DFE4_SHIFT_MASK) & FIELD_CH0_RXTX_REG82_MU_DFE4_MASK))

#define FIELD_CH0_RXTX_REG82_MU_DFE5_LSB		6
#define FIELD_CH0_RXTX_REG82_MU_DFE5_MSB		10
#define FIELD_CH0_RXTX_REG82_MU_DFE5_WIDTH		5
#define FIELD_CH0_RXTX_REG82_MU_DFE5_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG82_MU_DFE5_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG82_MU_DFE5_RD(src)	((FIELD_CH0_RXTX_REG82_MU_DFE5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG82_MU_DFE5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG82_MU_DFE5_WR(dst)	(FIELD_CH0_RXTX_REG82_MU_DFE5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG82_MU_DFE5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG82_MU_DFE5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG82_MU_DFE5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG82_MU_DFE5_SHIFT_MASK) & FIELD_CH0_RXTX_REG82_MU_DFE5_MASK))

#define FIELD_CH0_RXTX_REG82_MU_DFE6_LSB		1
#define FIELD_CH0_RXTX_REG82_MU_DFE6_MSB		5
#define FIELD_CH0_RXTX_REG82_MU_DFE6_WIDTH		5
#define FIELD_CH0_RXTX_REG82_MU_DFE6_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG82_MU_DFE6_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG82_MU_DFE6_RD(src)	((FIELD_CH0_RXTX_REG82_MU_DFE6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG82_MU_DFE6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG82_MU_DFE6_WR(dst)	(FIELD_CH0_RXTX_REG82_MU_DFE6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG82_MU_DFE6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG82_MU_DFE6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG82_MU_DFE6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG82_MU_DFE6_SHIFT_MASK) & FIELD_CH0_RXTX_REG82_MU_DFE6_MASK))

#define FIELD_CH0_RXTX_REG82_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG82_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG82_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG82_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG82_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG82_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG82_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG82_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG82_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG82_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG82_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG82_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG82_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG82_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG82 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG82 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG82 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG82 0x00000000
/****** ch0_rxtx_reg82 END *****/

/*****ch0_rxtx_reg83 START *****/
#define FIELD_CH0_RXTX_REG83_MU_DFE7_LSB		11
#define FIELD_CH0_RXTX_REG83_MU_DFE7_MSB		15
#define FIELD_CH0_RXTX_REG83_MU_DFE7_WIDTH		5
#define FIELD_CH0_RXTX_REG83_MU_DFE7_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG83_MU_DFE7_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG83_MU_DFE7_RD(src)	((FIELD_CH0_RXTX_REG83_MU_DFE7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG83_MU_DFE7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG83_MU_DFE7_WR(dst)	(FIELD_CH0_RXTX_REG83_MU_DFE7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG83_MU_DFE7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG83_MU_DFE7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG83_MU_DFE7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG83_MU_DFE7_SHIFT_MASK) & FIELD_CH0_RXTX_REG83_MU_DFE7_MASK))

#define FIELD_CH0_RXTX_REG83_MU_DFE8_LSB		6
#define FIELD_CH0_RXTX_REG83_MU_DFE8_MSB		10
#define FIELD_CH0_RXTX_REG83_MU_DFE8_WIDTH		5
#define FIELD_CH0_RXTX_REG83_MU_DFE8_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG83_MU_DFE8_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG83_MU_DFE8_RD(src)	((FIELD_CH0_RXTX_REG83_MU_DFE8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG83_MU_DFE8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG83_MU_DFE8_WR(dst)	(FIELD_CH0_RXTX_REG83_MU_DFE8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG83_MU_DFE8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG83_MU_DFE8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG83_MU_DFE8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG83_MU_DFE8_SHIFT_MASK) & FIELD_CH0_RXTX_REG83_MU_DFE8_MASK))

#define FIELD_CH0_RXTX_REG83_MU_DFE9_LSB		1
#define FIELD_CH0_RXTX_REG83_MU_DFE9_MSB		5
#define FIELD_CH0_RXTX_REG83_MU_DFE9_WIDTH		5
#define FIELD_CH0_RXTX_REG83_MU_DFE9_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG83_MU_DFE9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG83_MU_DFE9_RD(src)	((FIELD_CH0_RXTX_REG83_MU_DFE9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG83_MU_DFE9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG83_MU_DFE9_WR(dst)	(FIELD_CH0_RXTX_REG83_MU_DFE9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG83_MU_DFE9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG83_MU_DFE9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG83_MU_DFE9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG83_MU_DFE9_SHIFT_MASK) & FIELD_CH0_RXTX_REG83_MU_DFE9_MASK))

#define FIELD_CH0_RXTX_REG83_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG83_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG83_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG83_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG83_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG83_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG83_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG83_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG83_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG83_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG83_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG83_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG83_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG83_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG83 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG83 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG83 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG83 0x00000000
/****** ch0_rxtx_reg83 END *****/

/*****ch0_rxtx_reg84 START *****/
#define FIELD_CH0_RXTX_REG84_MU_PH1_LSB		11
#define FIELD_CH0_RXTX_REG84_MU_PH1_MSB		15
#define FIELD_CH0_RXTX_REG84_MU_PH1_WIDTH		5
#define FIELD_CH0_RXTX_REG84_MU_PH1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG84_MU_PH1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG84_MU_PH1_RD(src)	((FIELD_CH0_RXTX_REG84_MU_PH1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG84_MU_PH1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG84_MU_PH1_WR(dst)	(FIELD_CH0_RXTX_REG84_MU_PH1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG84_MU_PH1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG84_MU_PH1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG84_MU_PH1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG84_MU_PH1_SHIFT_MASK) & FIELD_CH0_RXTX_REG84_MU_PH1_MASK))

#define FIELD_CH0_RXTX_REG84_MU_PH2_LSB		6
#define FIELD_CH0_RXTX_REG84_MU_PH2_MSB		10
#define FIELD_CH0_RXTX_REG84_MU_PH2_WIDTH		5
#define FIELD_CH0_RXTX_REG84_MU_PH2_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG84_MU_PH2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG84_MU_PH2_RD(src)	((FIELD_CH0_RXTX_REG84_MU_PH2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG84_MU_PH2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG84_MU_PH2_WR(dst)	(FIELD_CH0_RXTX_REG84_MU_PH2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG84_MU_PH2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG84_MU_PH2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG84_MU_PH2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG84_MU_PH2_SHIFT_MASK) & FIELD_CH0_RXTX_REG84_MU_PH2_MASK))

#define FIELD_CH0_RXTX_REG84_MU_PH3_LSB		1
#define FIELD_CH0_RXTX_REG84_MU_PH3_MSB		5
#define FIELD_CH0_RXTX_REG84_MU_PH3_WIDTH		5
#define FIELD_CH0_RXTX_REG84_MU_PH3_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG84_MU_PH3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG84_MU_PH3_RD(src)	((FIELD_CH0_RXTX_REG84_MU_PH3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG84_MU_PH3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG84_MU_PH3_WR(dst)	(FIELD_CH0_RXTX_REG84_MU_PH3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG84_MU_PH3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG84_MU_PH3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG84_MU_PH3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG84_MU_PH3_SHIFT_MASK) & FIELD_CH0_RXTX_REG84_MU_PH3_MASK))

#define FIELD_CH0_RXTX_REG84_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG84_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG84_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG84_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG84_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG84_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG84_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG84_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG84_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG84_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG84_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG84_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG84_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG84_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG84 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG84 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG84 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG84 0x00000000
/****** ch0_rxtx_reg84 END *****/

/*****ch0_rxtx_reg85 START *****/
#define FIELD_CH0_RXTX_REG85_MU_PH4_LSB		11
#define FIELD_CH0_RXTX_REG85_MU_PH4_MSB		15
#define FIELD_CH0_RXTX_REG85_MU_PH4_WIDTH		5
#define FIELD_CH0_RXTX_REG85_MU_PH4_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG85_MU_PH4_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG85_MU_PH4_RD(src)	((FIELD_CH0_RXTX_REG85_MU_PH4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG85_MU_PH4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG85_MU_PH4_WR(dst)	(FIELD_CH0_RXTX_REG85_MU_PH4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG85_MU_PH4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG85_MU_PH4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG85_MU_PH4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG85_MU_PH4_SHIFT_MASK) & FIELD_CH0_RXTX_REG85_MU_PH4_MASK))

#define FIELD_CH0_RXTX_REG85_MU_PH5_LSB		6
#define FIELD_CH0_RXTX_REG85_MU_PH5_MSB		10
#define FIELD_CH0_RXTX_REG85_MU_PH5_WIDTH		5
#define FIELD_CH0_RXTX_REG85_MU_PH5_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG85_MU_PH5_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG85_MU_PH5_RD(src)	((FIELD_CH0_RXTX_REG85_MU_PH5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG85_MU_PH5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG85_MU_PH5_WR(dst)	(FIELD_CH0_RXTX_REG85_MU_PH5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG85_MU_PH5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG85_MU_PH5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG85_MU_PH5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG85_MU_PH5_SHIFT_MASK) & FIELD_CH0_RXTX_REG85_MU_PH5_MASK))

#define FIELD_CH0_RXTX_REG85_MU_PH6_LSB		1
#define FIELD_CH0_RXTX_REG85_MU_PH6_MSB		5
#define FIELD_CH0_RXTX_REG85_MU_PH6_WIDTH		5
#define FIELD_CH0_RXTX_REG85_MU_PH6_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG85_MU_PH6_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG85_MU_PH6_RD(src)	((FIELD_CH0_RXTX_REG85_MU_PH6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG85_MU_PH6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG85_MU_PH6_WR(dst)	(FIELD_CH0_RXTX_REG85_MU_PH6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG85_MU_PH6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG85_MU_PH6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG85_MU_PH6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG85_MU_PH6_SHIFT_MASK) & FIELD_CH0_RXTX_REG85_MU_PH6_MASK))

#define FIELD_CH0_RXTX_REG85_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG85_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG85_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG85_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG85_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG85_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG85_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG85_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG85_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG85_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG85_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG85_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG85_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG85_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG85 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG85 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG85 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG85 0x00000000
/****** ch0_rxtx_reg85 END *****/

/*****ch0_rxtx_reg86 START *****/
#define FIELD_CH0_RXTX_REG86_MU_PH7_LSB		11
#define FIELD_CH0_RXTX_REG86_MU_PH7_MSB		15
#define FIELD_CH0_RXTX_REG86_MU_PH7_WIDTH		5
#define FIELD_CH0_RXTX_REG86_MU_PH7_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG86_MU_PH7_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG86_MU_PH7_RD(src)	((FIELD_CH0_RXTX_REG86_MU_PH7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG86_MU_PH7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG86_MU_PH7_WR(dst)	(FIELD_CH0_RXTX_REG86_MU_PH7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG86_MU_PH7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG86_MU_PH7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG86_MU_PH7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG86_MU_PH7_SHIFT_MASK) & FIELD_CH0_RXTX_REG86_MU_PH7_MASK))

#define FIELD_CH0_RXTX_REG86_MU_PH8_LSB		6
#define FIELD_CH0_RXTX_REG86_MU_PH8_MSB		10
#define FIELD_CH0_RXTX_REG86_MU_PH8_WIDTH		5
#define FIELD_CH0_RXTX_REG86_MU_PH8_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG86_MU_PH8_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG86_MU_PH8_RD(src)	((FIELD_CH0_RXTX_REG86_MU_PH8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG86_MU_PH8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG86_MU_PH8_WR(dst)	(FIELD_CH0_RXTX_REG86_MU_PH8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG86_MU_PH8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG86_MU_PH8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG86_MU_PH8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG86_MU_PH8_SHIFT_MASK) & FIELD_CH0_RXTX_REG86_MU_PH8_MASK))

#define FIELD_CH0_RXTX_REG86_MU_PH9_LSB		1
#define FIELD_CH0_RXTX_REG86_MU_PH9_MSB		5
#define FIELD_CH0_RXTX_REG86_MU_PH9_WIDTH		5
#define FIELD_CH0_RXTX_REG86_MU_PH9_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG86_MU_PH9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG86_MU_PH9_RD(src)	((FIELD_CH0_RXTX_REG86_MU_PH9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG86_MU_PH9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG86_MU_PH9_WR(dst)	(FIELD_CH0_RXTX_REG86_MU_PH9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG86_MU_PH9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG86_MU_PH9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG86_MU_PH9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG86_MU_PH9_SHIFT_MASK) & FIELD_CH0_RXTX_REG86_MU_PH9_MASK))

#define FIELD_CH0_RXTX_REG86_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG86_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG86_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG86_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG86_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG86_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG86_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG86_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG86_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG86_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG86_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG86_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG86_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG86_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG86 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG86 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG86 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG86 0x00000000
/****** ch0_rxtx_reg86 END *****/

/*****ch0_rxtx_reg87 START *****/
#define FIELD_CH0_RXTX_REG87_MU_TH1_LSB		11
#define FIELD_CH0_RXTX_REG87_MU_TH1_MSB		15
#define FIELD_CH0_RXTX_REG87_MU_TH1_WIDTH		5
#define FIELD_CH0_RXTX_REG87_MU_TH1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG87_MU_TH1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG87_MU_TH1_RD(src)	((FIELD_CH0_RXTX_REG87_MU_TH1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG87_MU_TH1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG87_MU_TH1_WR(dst)	(FIELD_CH0_RXTX_REG87_MU_TH1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG87_MU_TH1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG87_MU_TH1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG87_MU_TH1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG87_MU_TH1_SHIFT_MASK) & FIELD_CH0_RXTX_REG87_MU_TH1_MASK))

#define FIELD_CH0_RXTX_REG87_MU_TH2_LSB		6
#define FIELD_CH0_RXTX_REG87_MU_TH2_MSB		10
#define FIELD_CH0_RXTX_REG87_MU_TH2_WIDTH		5
#define FIELD_CH0_RXTX_REG87_MU_TH2_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG87_MU_TH2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG87_MU_TH2_RD(src)	((FIELD_CH0_RXTX_REG87_MU_TH2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG87_MU_TH2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG87_MU_TH2_WR(dst)	(FIELD_CH0_RXTX_REG87_MU_TH2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG87_MU_TH2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG87_MU_TH2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG87_MU_TH2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG87_MU_TH2_SHIFT_MASK) & FIELD_CH0_RXTX_REG87_MU_TH2_MASK))

#define FIELD_CH0_RXTX_REG87_MU_TH3_LSB		1
#define FIELD_CH0_RXTX_REG87_MU_TH3_MSB		5
#define FIELD_CH0_RXTX_REG87_MU_TH3_WIDTH		5
#define FIELD_CH0_RXTX_REG87_MU_TH3_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG87_MU_TH3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG87_MU_TH3_RD(src)	((FIELD_CH0_RXTX_REG87_MU_TH3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG87_MU_TH3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG87_MU_TH3_WR(dst)	(FIELD_CH0_RXTX_REG87_MU_TH3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG87_MU_TH3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG87_MU_TH3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG87_MU_TH3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG87_MU_TH3_SHIFT_MASK) & FIELD_CH0_RXTX_REG87_MU_TH3_MASK))

#define FIELD_CH0_RXTX_REG87_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG87_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG87_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG87_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG87_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG87_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG87_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG87_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG87_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG87_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG87_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG87_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG87_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG87_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG87 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG87 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG87 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG87 0x00000000
/****** ch0_rxtx_reg87 END *****/

/*****ch0_rxtx_reg88 START *****/
#define FIELD_CH0_RXTX_REG88_MU_TH4_LSB		11
#define FIELD_CH0_RXTX_REG88_MU_TH4_MSB		15
#define FIELD_CH0_RXTX_REG88_MU_TH4_WIDTH		5
#define FIELD_CH0_RXTX_REG88_MU_TH4_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG88_MU_TH4_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG88_MU_TH4_RD(src)	((FIELD_CH0_RXTX_REG88_MU_TH4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG88_MU_TH4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG88_MU_TH4_WR(dst)	(FIELD_CH0_RXTX_REG88_MU_TH4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG88_MU_TH4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG88_MU_TH4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG88_MU_TH4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG88_MU_TH4_SHIFT_MASK) & FIELD_CH0_RXTX_REG88_MU_TH4_MASK))

#define FIELD_CH0_RXTX_REG88_MU_TH5_LSB		6
#define FIELD_CH0_RXTX_REG88_MU_TH5_MSB		10
#define FIELD_CH0_RXTX_REG88_MU_TH5_WIDTH		5
#define FIELD_CH0_RXTX_REG88_MU_TH5_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG88_MU_TH5_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG88_MU_TH5_RD(src)	((FIELD_CH0_RXTX_REG88_MU_TH5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG88_MU_TH5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG88_MU_TH5_WR(dst)	(FIELD_CH0_RXTX_REG88_MU_TH5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG88_MU_TH5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG88_MU_TH5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG88_MU_TH5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG88_MU_TH5_SHIFT_MASK) & FIELD_CH0_RXTX_REG88_MU_TH5_MASK))

#define FIELD_CH0_RXTX_REG88_MU_TH6_LSB		1
#define FIELD_CH0_RXTX_REG88_MU_TH6_MSB		5
#define FIELD_CH0_RXTX_REG88_MU_TH6_WIDTH		5
#define FIELD_CH0_RXTX_REG88_MU_TH6_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG88_MU_TH6_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG88_MU_TH6_RD(src)	((FIELD_CH0_RXTX_REG88_MU_TH6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG88_MU_TH6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG88_MU_TH6_WR(dst)	(FIELD_CH0_RXTX_REG88_MU_TH6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG88_MU_TH6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG88_MU_TH6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG88_MU_TH6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG88_MU_TH6_SHIFT_MASK) & FIELD_CH0_RXTX_REG88_MU_TH6_MASK))

#define FIELD_CH0_RXTX_REG88_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG88_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG88_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG88_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG88_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG88_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG88_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG88_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG88_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG88_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG88_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG88_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG88_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG88_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG88 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG88 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG88 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG88 0x00000000
/****** ch0_rxtx_reg88 END *****/

/*****ch0_rxtx_reg89 START *****/
#define FIELD_CH0_RXTX_REG89_MU_TH7_LSB		11
#define FIELD_CH0_RXTX_REG89_MU_TH7_MSB		15
#define FIELD_CH0_RXTX_REG89_MU_TH7_WIDTH		5
#define FIELD_CH0_RXTX_REG89_MU_TH7_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG89_MU_TH7_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG89_MU_TH7_RD(src)	((FIELD_CH0_RXTX_REG89_MU_TH7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG89_MU_TH7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG89_MU_TH7_WR(dst)	(FIELD_CH0_RXTX_REG89_MU_TH7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG89_MU_TH7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG89_MU_TH7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG89_MU_TH7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG89_MU_TH7_SHIFT_MASK) & FIELD_CH0_RXTX_REG89_MU_TH7_MASK))

#define FIELD_CH0_RXTX_REG89_MU_TH8_LSB		6
#define FIELD_CH0_RXTX_REG89_MU_TH8_MSB		10
#define FIELD_CH0_RXTX_REG89_MU_TH8_WIDTH		5
#define FIELD_CH0_RXTX_REG89_MU_TH8_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG89_MU_TH8_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG89_MU_TH8_RD(src)	((FIELD_CH0_RXTX_REG89_MU_TH8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG89_MU_TH8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG89_MU_TH8_WR(dst)	(FIELD_CH0_RXTX_REG89_MU_TH8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG89_MU_TH8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG89_MU_TH8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG89_MU_TH8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG89_MU_TH8_SHIFT_MASK) & FIELD_CH0_RXTX_REG89_MU_TH8_MASK))

#define FIELD_CH0_RXTX_REG89_MU_TH9_LSB		1
#define FIELD_CH0_RXTX_REG89_MU_TH9_MSB		5
#define FIELD_CH0_RXTX_REG89_MU_TH9_WIDTH		5
#define FIELD_CH0_RXTX_REG89_MU_TH9_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG89_MU_TH9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG89_MU_TH9_RD(src)	((FIELD_CH0_RXTX_REG89_MU_TH9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG89_MU_TH9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG89_MU_TH9_WR(dst)	(FIELD_CH0_RXTX_REG89_MU_TH9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG89_MU_TH9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG89_MU_TH9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG89_MU_TH9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG89_MU_TH9_SHIFT_MASK) & FIELD_CH0_RXTX_REG89_MU_TH9_MASK))

#define FIELD_CH0_RXTX_REG89_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG89_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG89_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG89_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG89_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG89_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG89_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG89_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG89_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG89_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG89_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG89_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG89_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG89_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG89 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG89 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG89 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG89 0x00000000
/****** ch0_rxtx_reg89 END *****/

/*****ch0_rxtx_reg90 START *****/
#define FIELD_CH0_RXTX_REG90_MU_BCA1_LSB		11
#define FIELD_CH0_RXTX_REG90_MU_BCA1_MSB		15
#define FIELD_CH0_RXTX_REG90_MU_BCA1_WIDTH		5
#define FIELD_CH0_RXTX_REG90_MU_BCA1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG90_MU_BCA1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG90_MU_BCA1_RD(src)	((FIELD_CH0_RXTX_REG90_MU_BCA1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG90_MU_BCA1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG90_MU_BCA1_WR(dst)	(FIELD_CH0_RXTX_REG90_MU_BCA1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG90_MU_BCA1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG90_MU_BCA1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG90_MU_BCA1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG90_MU_BCA1_SHIFT_MASK) & FIELD_CH0_RXTX_REG90_MU_BCA1_MASK))

#define FIELD_CH0_RXTX_REG90_MU_BCA2_LSB		6
#define FIELD_CH0_RXTX_REG90_MU_BCA2_MSB		10
#define FIELD_CH0_RXTX_REG90_MU_BCA2_WIDTH		5
#define FIELD_CH0_RXTX_REG90_MU_BCA2_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG90_MU_BCA2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG90_MU_BCA2_RD(src)	((FIELD_CH0_RXTX_REG90_MU_BCA2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG90_MU_BCA2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG90_MU_BCA2_WR(dst)	(FIELD_CH0_RXTX_REG90_MU_BCA2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG90_MU_BCA2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG90_MU_BCA2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG90_MU_BCA2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG90_MU_BCA2_SHIFT_MASK) & FIELD_CH0_RXTX_REG90_MU_BCA2_MASK))

#define FIELD_CH0_RXTX_REG90_MU_BCA3_LSB		1
#define FIELD_CH0_RXTX_REG90_MU_BCA3_MSB		5
#define FIELD_CH0_RXTX_REG90_MU_BCA3_WIDTH		5
#define FIELD_CH0_RXTX_REG90_MU_BCA3_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG90_MU_BCA3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG90_MU_BCA3_RD(src)	((FIELD_CH0_RXTX_REG90_MU_BCA3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG90_MU_BCA3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG90_MU_BCA3_WR(dst)	(FIELD_CH0_RXTX_REG90_MU_BCA3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG90_MU_BCA3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG90_MU_BCA3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG90_MU_BCA3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG90_MU_BCA3_SHIFT_MASK) & FIELD_CH0_RXTX_REG90_MU_BCA3_MASK))

#define FIELD_CH0_RXTX_REG90_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG90_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG90_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG90_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG90_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG90_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG90_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG90_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG90_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG90_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG90_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG90_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG90_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG90_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG90 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG90 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG90 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG90 0x00000000
/****** ch0_rxtx_reg90 END *****/

/*****ch0_rxtx_reg91 START *****/
#define FIELD_CH0_RXTX_REG91_MU_BCA4_LSB		11
#define FIELD_CH0_RXTX_REG91_MU_BCA4_MSB		15
#define FIELD_CH0_RXTX_REG91_MU_BCA4_WIDTH		5
#define FIELD_CH0_RXTX_REG91_MU_BCA4_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG91_MU_BCA4_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG91_MU_BCA4_RD(src)	((FIELD_CH0_RXTX_REG91_MU_BCA4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG91_MU_BCA4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG91_MU_BCA4_WR(dst)	(FIELD_CH0_RXTX_REG91_MU_BCA4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG91_MU_BCA4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG91_MU_BCA4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG91_MU_BCA4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG91_MU_BCA4_SHIFT_MASK) & FIELD_CH0_RXTX_REG91_MU_BCA4_MASK))

#define FIELD_CH0_RXTX_REG91_MU_BCA5_LSB		6
#define FIELD_CH0_RXTX_REG91_MU_BCA5_MSB		10
#define FIELD_CH0_RXTX_REG91_MU_BCA5_WIDTH		5
#define FIELD_CH0_RXTX_REG91_MU_BCA5_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG91_MU_BCA5_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG91_MU_BCA5_RD(src)	((FIELD_CH0_RXTX_REG91_MU_BCA5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG91_MU_BCA5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG91_MU_BCA5_WR(dst)	(FIELD_CH0_RXTX_REG91_MU_BCA5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG91_MU_BCA5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG91_MU_BCA5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG91_MU_BCA5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG91_MU_BCA5_SHIFT_MASK) & FIELD_CH0_RXTX_REG91_MU_BCA5_MASK))

#define FIELD_CH0_RXTX_REG91_MU_BCA6_LSB		1
#define FIELD_CH0_RXTX_REG91_MU_BCA6_MSB		5
#define FIELD_CH0_RXTX_REG91_MU_BCA6_WIDTH		5
#define FIELD_CH0_RXTX_REG91_MU_BCA6_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG91_MU_BCA6_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG91_MU_BCA6_RD(src)	((FIELD_CH0_RXTX_REG91_MU_BCA6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG91_MU_BCA6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG91_MU_BCA6_WR(dst)	(FIELD_CH0_RXTX_REG91_MU_BCA6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG91_MU_BCA6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG91_MU_BCA6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG91_MU_BCA6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG91_MU_BCA6_SHIFT_MASK) & FIELD_CH0_RXTX_REG91_MU_BCA6_MASK))

#define FIELD_CH0_RXTX_REG91_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG91_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG91_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG91_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG91_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG91_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG91_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG91_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG91_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG91_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG91_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG91_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG91_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG91_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG91 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG91 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG91 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG91 0x00000000
/****** ch0_rxtx_reg91 END *****/

/*****ch0_rxtx_reg92 START *****/
#define FIELD_CH0_RXTX_REG92_MU_BCA7_LSB		11
#define FIELD_CH0_RXTX_REG92_MU_BCA7_MSB		15
#define FIELD_CH0_RXTX_REG92_MU_BCA7_WIDTH		5
#define FIELD_CH0_RXTX_REG92_MU_BCA7_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG92_MU_BCA7_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG92_MU_BCA7_RD(src)	((FIELD_CH0_RXTX_REG92_MU_BCA7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG92_MU_BCA7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG92_MU_BCA7_WR(dst)	(FIELD_CH0_RXTX_REG92_MU_BCA7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG92_MU_BCA7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG92_MU_BCA7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG92_MU_BCA7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG92_MU_BCA7_SHIFT_MASK) & FIELD_CH0_RXTX_REG92_MU_BCA7_MASK))

#define FIELD_CH0_RXTX_REG92_MU_BCA8_LSB		6
#define FIELD_CH0_RXTX_REG92_MU_BCA8_MSB		10
#define FIELD_CH0_RXTX_REG92_MU_BCA8_WIDTH		5
#define FIELD_CH0_RXTX_REG92_MU_BCA8_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG92_MU_BCA8_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG92_MU_BCA8_RD(src)	((FIELD_CH0_RXTX_REG92_MU_BCA8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG92_MU_BCA8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG92_MU_BCA8_WR(dst)	(FIELD_CH0_RXTX_REG92_MU_BCA8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG92_MU_BCA8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG92_MU_BCA8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG92_MU_BCA8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG92_MU_BCA8_SHIFT_MASK) & FIELD_CH0_RXTX_REG92_MU_BCA8_MASK))

#define FIELD_CH0_RXTX_REG92_MU_BCA9_LSB		1
#define FIELD_CH0_RXTX_REG92_MU_BCA9_MSB		5
#define FIELD_CH0_RXTX_REG92_MU_BCA9_WIDTH		5
#define FIELD_CH0_RXTX_REG92_MU_BCA9_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG92_MU_BCA9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG92_MU_BCA9_RD(src)	((FIELD_CH0_RXTX_REG92_MU_BCA9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG92_MU_BCA9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG92_MU_BCA9_WR(dst)	(FIELD_CH0_RXTX_REG92_MU_BCA9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG92_MU_BCA9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG92_MU_BCA9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG92_MU_BCA9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG92_MU_BCA9_SHIFT_MASK) & FIELD_CH0_RXTX_REG92_MU_BCA9_MASK))

#define FIELD_CH0_RXTX_REG92_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG92_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG92_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG92_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG92_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG92_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG92_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG92_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG92_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG92_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG92_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG92_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG92_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG92_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG92 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG92 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG92 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG92 0x00000000
/****** ch0_rxtx_reg92 END *****/

/*****ch0_rxtx_reg93 START *****/
#define FIELD_CH0_RXTX_REG93_MU_BLWC1_LSB		11
#define FIELD_CH0_RXTX_REG93_MU_BLWC1_MSB		15
#define FIELD_CH0_RXTX_REG93_MU_BLWC1_WIDTH		5
#define FIELD_CH0_RXTX_REG93_MU_BLWC1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG93_MU_BLWC1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG93_MU_BLWC1_RD(src)	((FIELD_CH0_RXTX_REG93_MU_BLWC1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG93_MU_BLWC1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG93_MU_BLWC1_WR(dst)	(FIELD_CH0_RXTX_REG93_MU_BLWC1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG93_MU_BLWC1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG93_MU_BLWC1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG93_MU_BLWC1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG93_MU_BLWC1_SHIFT_MASK) & FIELD_CH0_RXTX_REG93_MU_BLWC1_MASK))

#define FIELD_CH0_RXTX_REG93_MU_BLWC2_LSB		6
#define FIELD_CH0_RXTX_REG93_MU_BLWC2_MSB		10
#define FIELD_CH0_RXTX_REG93_MU_BLWC2_WIDTH		5
#define FIELD_CH0_RXTX_REG93_MU_BLWC2_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG93_MU_BLWC2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG93_MU_BLWC2_RD(src)	((FIELD_CH0_RXTX_REG93_MU_BLWC2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG93_MU_BLWC2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG93_MU_BLWC2_WR(dst)	(FIELD_CH0_RXTX_REG93_MU_BLWC2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG93_MU_BLWC2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG93_MU_BLWC2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG93_MU_BLWC2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG93_MU_BLWC2_SHIFT_MASK) & FIELD_CH0_RXTX_REG93_MU_BLWC2_MASK))

#define FIELD_CH0_RXTX_REG93_MU_BLWC3_LSB		1
#define FIELD_CH0_RXTX_REG93_MU_BLWC3_MSB		5
#define FIELD_CH0_RXTX_REG93_MU_BLWC3_WIDTH		5
#define FIELD_CH0_RXTX_REG93_MU_BLWC3_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG93_MU_BLWC3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG93_MU_BLWC3_RD(src)	((FIELD_CH0_RXTX_REG93_MU_BLWC3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG93_MU_BLWC3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG93_MU_BLWC3_WR(dst)	(FIELD_CH0_RXTX_REG93_MU_BLWC3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG93_MU_BLWC3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG93_MU_BLWC3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG93_MU_BLWC3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG93_MU_BLWC3_SHIFT_MASK) & FIELD_CH0_RXTX_REG93_MU_BLWC3_MASK))

#define FIELD_CH0_RXTX_REG93_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG93_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG93_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG93_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG93_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG93_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG93_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG93_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG93_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG93_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG93_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG93_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG93_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG93_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG93 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG93 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG93 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG93 0x00000000
/****** ch0_rxtx_reg93 END *****/

/*****ch0_rxtx_reg94 START *****/
#define FIELD_CH0_RXTX_REG94_MU_BLWC4_LSB		11
#define FIELD_CH0_RXTX_REG94_MU_BLWC4_MSB		15
#define FIELD_CH0_RXTX_REG94_MU_BLWC4_WIDTH		5
#define FIELD_CH0_RXTX_REG94_MU_BLWC4_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG94_MU_BLWC4_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG94_MU_BLWC4_RD(src)	((FIELD_CH0_RXTX_REG94_MU_BLWC4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG94_MU_BLWC4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG94_MU_BLWC4_WR(dst)	(FIELD_CH0_RXTX_REG94_MU_BLWC4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG94_MU_BLWC4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG94_MU_BLWC4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG94_MU_BLWC4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG94_MU_BLWC4_SHIFT_MASK) & FIELD_CH0_RXTX_REG94_MU_BLWC4_MASK))

#define FIELD_CH0_RXTX_REG94_MU_BLWC5_LSB		6
#define FIELD_CH0_RXTX_REG94_MU_BLWC5_MSB		10
#define FIELD_CH0_RXTX_REG94_MU_BLWC5_WIDTH		5
#define FIELD_CH0_RXTX_REG94_MU_BLWC5_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG94_MU_BLWC5_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG94_MU_BLWC5_RD(src)	((FIELD_CH0_RXTX_REG94_MU_BLWC5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG94_MU_BLWC5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG94_MU_BLWC5_WR(dst)	(FIELD_CH0_RXTX_REG94_MU_BLWC5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG94_MU_BLWC5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG94_MU_BLWC5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG94_MU_BLWC5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG94_MU_BLWC5_SHIFT_MASK) & FIELD_CH0_RXTX_REG94_MU_BLWC5_MASK))

#define FIELD_CH0_RXTX_REG94_MU_BLWC6_LSB		1
#define FIELD_CH0_RXTX_REG94_MU_BLWC6_MSB		5
#define FIELD_CH0_RXTX_REG94_MU_BLWC6_WIDTH		5
#define FIELD_CH0_RXTX_REG94_MU_BLWC6_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG94_MU_BLWC6_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG94_MU_BLWC6_RD(src)	((FIELD_CH0_RXTX_REG94_MU_BLWC6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG94_MU_BLWC6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG94_MU_BLWC6_WR(dst)	(FIELD_CH0_RXTX_REG94_MU_BLWC6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG94_MU_BLWC6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG94_MU_BLWC6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG94_MU_BLWC6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG94_MU_BLWC6_SHIFT_MASK) & FIELD_CH0_RXTX_REG94_MU_BLWC6_MASK))

#define FIELD_CH0_RXTX_REG94_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG94_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG94_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG94_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG94_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG94_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG94_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG94_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG94_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG94_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG94_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG94_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG94_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG94_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG94 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG94 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG94 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG94 0x00000000
/****** ch0_rxtx_reg94 END *****/

/*****ch0_rxtx_reg95 START *****/
#define FIELD_CH0_RXTX_REG95_MU_BLWC7_LSB		11
#define FIELD_CH0_RXTX_REG95_MU_BLWC7_MSB		15
#define FIELD_CH0_RXTX_REG95_MU_BLWC7_WIDTH		5
#define FIELD_CH0_RXTX_REG95_MU_BLWC7_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG95_MU_BLWC7_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG95_MU_BLWC7_RD(src)	((FIELD_CH0_RXTX_REG95_MU_BLWC7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG95_MU_BLWC7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG95_MU_BLWC7_WR(dst)	(FIELD_CH0_RXTX_REG95_MU_BLWC7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG95_MU_BLWC7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG95_MU_BLWC7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG95_MU_BLWC7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG95_MU_BLWC7_SHIFT_MASK) & FIELD_CH0_RXTX_REG95_MU_BLWC7_MASK))

#define FIELD_CH0_RXTX_REG95_MU_BLWC8_LSB		6
#define FIELD_CH0_RXTX_REG95_MU_BLWC8_MSB		10
#define FIELD_CH0_RXTX_REG95_MU_BLWC8_WIDTH		5
#define FIELD_CH0_RXTX_REG95_MU_BLWC8_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG95_MU_BLWC8_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG95_MU_BLWC8_RD(src)	((FIELD_CH0_RXTX_REG95_MU_BLWC8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG95_MU_BLWC8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG95_MU_BLWC8_WR(dst)	(FIELD_CH0_RXTX_REG95_MU_BLWC8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG95_MU_BLWC8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG95_MU_BLWC8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG95_MU_BLWC8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG95_MU_BLWC8_SHIFT_MASK) & FIELD_CH0_RXTX_REG95_MU_BLWC8_MASK))

#define FIELD_CH0_RXTX_REG95_MU_BLWC9_LSB		1
#define FIELD_CH0_RXTX_REG95_MU_BLWC9_MSB		5
#define FIELD_CH0_RXTX_REG95_MU_BLWC9_WIDTH		5
#define FIELD_CH0_RXTX_REG95_MU_BLWC9_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG95_MU_BLWC9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG95_MU_BLWC9_RD(src)	((FIELD_CH0_RXTX_REG95_MU_BLWC9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG95_MU_BLWC9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG95_MU_BLWC9_WR(dst)	(FIELD_CH0_RXTX_REG95_MU_BLWC9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG95_MU_BLWC9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG95_MU_BLWC9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG95_MU_BLWC9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG95_MU_BLWC9_SHIFT_MASK) & FIELD_CH0_RXTX_REG95_MU_BLWC9_MASK))

#define FIELD_CH0_RXTX_REG95_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG95_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG95_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG95_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG95_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG95_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG95_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG95_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG95_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG95_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG95_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG95_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG95_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG95_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG95 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG95 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG95 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG95 0x00000000
/****** ch0_rxtx_reg95 END *****/

/*****ch0_rxtx_reg96 START *****/
#define FIELD_CH0_RXTX_REG96_MU_FREQ1_LSB		11
#define FIELD_CH0_RXTX_REG96_MU_FREQ1_MSB		15
#define FIELD_CH0_RXTX_REG96_MU_FREQ1_WIDTH		5
#define FIELD_CH0_RXTX_REG96_MU_FREQ1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG96_MU_FREQ1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG96_MU_FREQ1_RD(src)	((FIELD_CH0_RXTX_REG96_MU_FREQ1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG96_MU_FREQ1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG96_MU_FREQ1_WR(dst)	(FIELD_CH0_RXTX_REG96_MU_FREQ1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG96_MU_FREQ1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG96_MU_FREQ1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG96_MU_FREQ1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG96_MU_FREQ1_SHIFT_MASK) & FIELD_CH0_RXTX_REG96_MU_FREQ1_MASK))

#define FIELD_CH0_RXTX_REG96_MU_FREQ2_LSB		6
#define FIELD_CH0_RXTX_REG96_MU_FREQ2_MSB		10
#define FIELD_CH0_RXTX_REG96_MU_FREQ2_WIDTH		5
#define FIELD_CH0_RXTX_REG96_MU_FREQ2_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG96_MU_FREQ2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG96_MU_FREQ2_RD(src)	((FIELD_CH0_RXTX_REG96_MU_FREQ2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG96_MU_FREQ2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG96_MU_FREQ2_WR(dst)	(FIELD_CH0_RXTX_REG96_MU_FREQ2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG96_MU_FREQ2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG96_MU_FREQ2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG96_MU_FREQ2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG96_MU_FREQ2_SHIFT_MASK) & FIELD_CH0_RXTX_REG96_MU_FREQ2_MASK))

#define FIELD_CH0_RXTX_REG96_MU_FREQ3_LSB		1
#define FIELD_CH0_RXTX_REG96_MU_FREQ3_MSB		5
#define FIELD_CH0_RXTX_REG96_MU_FREQ3_WIDTH		5
#define FIELD_CH0_RXTX_REG96_MU_FREQ3_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG96_MU_FREQ3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG96_MU_FREQ3_RD(src)	((FIELD_CH0_RXTX_REG96_MU_FREQ3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG96_MU_FREQ3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG96_MU_FREQ3_WR(dst)	(FIELD_CH0_RXTX_REG96_MU_FREQ3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG96_MU_FREQ3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG96_MU_FREQ3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG96_MU_FREQ3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG96_MU_FREQ3_SHIFT_MASK) & FIELD_CH0_RXTX_REG96_MU_FREQ3_MASK))

#define FIELD_CH0_RXTX_REG96_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG96_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG96_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG96_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG96_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG96_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG96_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG96_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG96_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG96_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG96_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG96_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG96_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG96_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG96 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG96 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG96 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG96 0x00000000
/****** ch0_rxtx_reg96 END *****/

/*****ch0_rxtx_reg97 START *****/
#define FIELD_CH0_RXTX_REG97_MU_FREQ4_LSB		11
#define FIELD_CH0_RXTX_REG97_MU_FREQ4_MSB		15
#define FIELD_CH0_RXTX_REG97_MU_FREQ4_WIDTH		5
#define FIELD_CH0_RXTX_REG97_MU_FREQ4_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG97_MU_FREQ4_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG97_MU_FREQ4_RD(src)	((FIELD_CH0_RXTX_REG97_MU_FREQ4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG97_MU_FREQ4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG97_MU_FREQ4_WR(dst)	(FIELD_CH0_RXTX_REG97_MU_FREQ4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG97_MU_FREQ4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG97_MU_FREQ4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG97_MU_FREQ4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG97_MU_FREQ4_SHIFT_MASK) & FIELD_CH0_RXTX_REG97_MU_FREQ4_MASK))

#define FIELD_CH0_RXTX_REG97_MU_FREQ5_LSB		6
#define FIELD_CH0_RXTX_REG97_MU_FREQ5_MSB		10
#define FIELD_CH0_RXTX_REG97_MU_FREQ5_WIDTH		5
#define FIELD_CH0_RXTX_REG97_MU_FREQ5_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG97_MU_FREQ5_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG97_MU_FREQ5_RD(src)	((FIELD_CH0_RXTX_REG97_MU_FREQ5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG97_MU_FREQ5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG97_MU_FREQ5_WR(dst)	(FIELD_CH0_RXTX_REG97_MU_FREQ5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG97_MU_FREQ5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG97_MU_FREQ5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG97_MU_FREQ5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG97_MU_FREQ5_SHIFT_MASK) & FIELD_CH0_RXTX_REG97_MU_FREQ5_MASK))

#define FIELD_CH0_RXTX_REG97_MU_FREQ6_LSB		1
#define FIELD_CH0_RXTX_REG97_MU_FREQ6_MSB		5
#define FIELD_CH0_RXTX_REG97_MU_FREQ6_WIDTH		5
#define FIELD_CH0_RXTX_REG97_MU_FREQ6_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG97_MU_FREQ6_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG97_MU_FREQ6_RD(src)	((FIELD_CH0_RXTX_REG97_MU_FREQ6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG97_MU_FREQ6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG97_MU_FREQ6_WR(dst)	(FIELD_CH0_RXTX_REG97_MU_FREQ6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG97_MU_FREQ6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG97_MU_FREQ6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG97_MU_FREQ6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG97_MU_FREQ6_SHIFT_MASK) & FIELD_CH0_RXTX_REG97_MU_FREQ6_MASK))

#define FIELD_CH0_RXTX_REG97_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG97_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG97_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG97_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG97_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG97_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG97_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG97_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG97_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG97_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG97_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG97_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG97_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG97_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG97 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG97 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG97 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG97 0x00000000
/****** ch0_rxtx_reg97 END *****/

/*****ch0_rxtx_reg98 START *****/
#define FIELD_CH0_RXTX_REG98_MU_FREQ7_LSB		11
#define FIELD_CH0_RXTX_REG98_MU_FREQ7_MSB		15
#define FIELD_CH0_RXTX_REG98_MU_FREQ7_WIDTH		5
#define FIELD_CH0_RXTX_REG98_MU_FREQ7_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG98_MU_FREQ7_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG98_MU_FREQ7_RD(src)	((FIELD_CH0_RXTX_REG98_MU_FREQ7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG98_MU_FREQ7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG98_MU_FREQ7_WR(dst)	(FIELD_CH0_RXTX_REG98_MU_FREQ7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG98_MU_FREQ7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG98_MU_FREQ7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG98_MU_FREQ7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG98_MU_FREQ7_SHIFT_MASK) & FIELD_CH0_RXTX_REG98_MU_FREQ7_MASK))

#define FIELD_CH0_RXTX_REG98_MU_FREQ8_LSB		6
#define FIELD_CH0_RXTX_REG98_MU_FREQ8_MSB		10
#define FIELD_CH0_RXTX_REG98_MU_FREQ8_WIDTH		5
#define FIELD_CH0_RXTX_REG98_MU_FREQ8_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG98_MU_FREQ8_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG98_MU_FREQ8_RD(src)	((FIELD_CH0_RXTX_REG98_MU_FREQ8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG98_MU_FREQ8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG98_MU_FREQ8_WR(dst)	(FIELD_CH0_RXTX_REG98_MU_FREQ8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG98_MU_FREQ8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG98_MU_FREQ8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG98_MU_FREQ8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG98_MU_FREQ8_SHIFT_MASK) & FIELD_CH0_RXTX_REG98_MU_FREQ8_MASK))

#define FIELD_CH0_RXTX_REG98_MU_FREQ9_LSB		1
#define FIELD_CH0_RXTX_REG98_MU_FREQ9_MSB		5
#define FIELD_CH0_RXTX_REG98_MU_FREQ9_WIDTH		5
#define FIELD_CH0_RXTX_REG98_MU_FREQ9_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG98_MU_FREQ9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG98_MU_FREQ9_RD(src)	((FIELD_CH0_RXTX_REG98_MU_FREQ9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG98_MU_FREQ9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG98_MU_FREQ9_WR(dst)	(FIELD_CH0_RXTX_REG98_MU_FREQ9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG98_MU_FREQ9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG98_MU_FREQ9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG98_MU_FREQ9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG98_MU_FREQ9_SHIFT_MASK) & FIELD_CH0_RXTX_REG98_MU_FREQ9_MASK))

#define FIELD_CH0_RXTX_REG98_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG98_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG98_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG98_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG98_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG98_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG98_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG98_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG98_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG98_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG98_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG98_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG98_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG98_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG98 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG98 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG98 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG98 0x00000000
/****** ch0_rxtx_reg98 END *****/

/*****ch0_rxtx_reg99 START *****/
#define FIELD_CH0_RXTX_REG99_MU_PHASE1_LSB		11
#define FIELD_CH0_RXTX_REG99_MU_PHASE1_MSB		15
#define FIELD_CH0_RXTX_REG99_MU_PHASE1_WIDTH		5
#define FIELD_CH0_RXTX_REG99_MU_PHASE1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG99_MU_PHASE1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG99_MU_PHASE1_RD(src)	((FIELD_CH0_RXTX_REG99_MU_PHASE1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG99_MU_PHASE1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG99_MU_PHASE1_WR(dst)	(FIELD_CH0_RXTX_REG99_MU_PHASE1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG99_MU_PHASE1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG99_MU_PHASE1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG99_MU_PHASE1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG99_MU_PHASE1_SHIFT_MASK) & FIELD_CH0_RXTX_REG99_MU_PHASE1_MASK))

#define FIELD_CH0_RXTX_REG99_MU_PHASE2_LSB		6
#define FIELD_CH0_RXTX_REG99_MU_PHASE2_MSB		10
#define FIELD_CH0_RXTX_REG99_MU_PHASE2_WIDTH		5
#define FIELD_CH0_RXTX_REG99_MU_PHASE2_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG99_MU_PHASE2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG99_MU_PHASE2_RD(src)	((FIELD_CH0_RXTX_REG99_MU_PHASE2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG99_MU_PHASE2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG99_MU_PHASE2_WR(dst)	(FIELD_CH0_RXTX_REG99_MU_PHASE2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG99_MU_PHASE2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG99_MU_PHASE2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG99_MU_PHASE2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG99_MU_PHASE2_SHIFT_MASK) & FIELD_CH0_RXTX_REG99_MU_PHASE2_MASK))

#define FIELD_CH0_RXTX_REG99_MU_PHASE3_LSB		1
#define FIELD_CH0_RXTX_REG99_MU_PHASE3_MSB		5
#define FIELD_CH0_RXTX_REG99_MU_PHASE3_WIDTH		5
#define FIELD_CH0_RXTX_REG99_MU_PHASE3_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG99_MU_PHASE3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG99_MU_PHASE3_RD(src)	((FIELD_CH0_RXTX_REG99_MU_PHASE3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG99_MU_PHASE3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG99_MU_PHASE3_WR(dst)	(FIELD_CH0_RXTX_REG99_MU_PHASE3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG99_MU_PHASE3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG99_MU_PHASE3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG99_MU_PHASE3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG99_MU_PHASE3_SHIFT_MASK) & FIELD_CH0_RXTX_REG99_MU_PHASE3_MASK))

#define FIELD_CH0_RXTX_REG99_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG99_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG99_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG99_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG99_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG99_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG99_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG99_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG99_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG99_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG99_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG99_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG99_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG99_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG99 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG99 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG99 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG99 0x00000000
/****** ch0_rxtx_reg99 END *****/

/*****ch0_rxtx_reg100 START *****/
#define FIELD_CH0_RXTX_REG100_MU_PHASE4_LSB		11
#define FIELD_CH0_RXTX_REG100_MU_PHASE4_MSB		15
#define FIELD_CH0_RXTX_REG100_MU_PHASE4_WIDTH		5
#define FIELD_CH0_RXTX_REG100_MU_PHASE4_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG100_MU_PHASE4_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG100_MU_PHASE4_RD(src)	((FIELD_CH0_RXTX_REG100_MU_PHASE4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG100_MU_PHASE4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG100_MU_PHASE4_WR(dst)	(FIELD_CH0_RXTX_REG100_MU_PHASE4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG100_MU_PHASE4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG100_MU_PHASE4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG100_MU_PHASE4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG100_MU_PHASE4_SHIFT_MASK) & FIELD_CH0_RXTX_REG100_MU_PHASE4_MASK))

#define FIELD_CH0_RXTX_REG100_MU_PHASE5_LSB		6
#define FIELD_CH0_RXTX_REG100_MU_PHASE5_MSB		10
#define FIELD_CH0_RXTX_REG100_MU_PHASE5_WIDTH		5
#define FIELD_CH0_RXTX_REG100_MU_PHASE5_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG100_MU_PHASE5_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG100_MU_PHASE5_RD(src)	((FIELD_CH0_RXTX_REG100_MU_PHASE5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG100_MU_PHASE5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG100_MU_PHASE5_WR(dst)	(FIELD_CH0_RXTX_REG100_MU_PHASE5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG100_MU_PHASE5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG100_MU_PHASE5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG100_MU_PHASE5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG100_MU_PHASE5_SHIFT_MASK) & FIELD_CH0_RXTX_REG100_MU_PHASE5_MASK))

#define FIELD_CH0_RXTX_REG100_MU_PHASE6_LSB		1
#define FIELD_CH0_RXTX_REG100_MU_PHASE6_MSB		5
#define FIELD_CH0_RXTX_REG100_MU_PHASE6_WIDTH		5
#define FIELD_CH0_RXTX_REG100_MU_PHASE6_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG100_MU_PHASE6_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG100_MU_PHASE6_RD(src)	((FIELD_CH0_RXTX_REG100_MU_PHASE6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG100_MU_PHASE6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG100_MU_PHASE6_WR(dst)	(FIELD_CH0_RXTX_REG100_MU_PHASE6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG100_MU_PHASE6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG100_MU_PHASE6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG100_MU_PHASE6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG100_MU_PHASE6_SHIFT_MASK) & FIELD_CH0_RXTX_REG100_MU_PHASE6_MASK))

#define FIELD_CH0_RXTX_REG100_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG100_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG100_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG100_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG100_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG100_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG100_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG100_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG100_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG100_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG100_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG100_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG100_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG100_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG100 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG100 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG100 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG100 0x00000000
/****** ch0_rxtx_reg100 END *****/

/*****ch0_rxtx_reg101 START *****/
#define FIELD_CH0_RXTX_REG101_MU_PHASE7_LSB		11
#define FIELD_CH0_RXTX_REG101_MU_PHASE7_MSB		15
#define FIELD_CH0_RXTX_REG101_MU_PHASE7_WIDTH		5
#define FIELD_CH0_RXTX_REG101_MU_PHASE7_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG101_MU_PHASE7_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG101_MU_PHASE7_RD(src)	((FIELD_CH0_RXTX_REG101_MU_PHASE7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG101_MU_PHASE7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG101_MU_PHASE7_WR(dst)	(FIELD_CH0_RXTX_REG101_MU_PHASE7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG101_MU_PHASE7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG101_MU_PHASE7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG101_MU_PHASE7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG101_MU_PHASE7_SHIFT_MASK) & FIELD_CH0_RXTX_REG101_MU_PHASE7_MASK))

#define FIELD_CH0_RXTX_REG101_MU_PHASE8_LSB		6
#define FIELD_CH0_RXTX_REG101_MU_PHASE8_MSB		10
#define FIELD_CH0_RXTX_REG101_MU_PHASE8_WIDTH		5
#define FIELD_CH0_RXTX_REG101_MU_PHASE8_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG101_MU_PHASE8_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG101_MU_PHASE8_RD(src)	((FIELD_CH0_RXTX_REG101_MU_PHASE8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG101_MU_PHASE8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG101_MU_PHASE8_WR(dst)	(FIELD_CH0_RXTX_REG101_MU_PHASE8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG101_MU_PHASE8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG101_MU_PHASE8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG101_MU_PHASE8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG101_MU_PHASE8_SHIFT_MASK) & FIELD_CH0_RXTX_REG101_MU_PHASE8_MASK))

#define FIELD_CH0_RXTX_REG101_MU_PHASE9_LSB		1
#define FIELD_CH0_RXTX_REG101_MU_PHASE9_MSB		5
#define FIELD_CH0_RXTX_REG101_MU_PHASE9_WIDTH		5
#define FIELD_CH0_RXTX_REG101_MU_PHASE9_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG101_MU_PHASE9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG101_MU_PHASE9_RD(src)	((FIELD_CH0_RXTX_REG101_MU_PHASE9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG101_MU_PHASE9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG101_MU_PHASE9_WR(dst)	(FIELD_CH0_RXTX_REG101_MU_PHASE9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG101_MU_PHASE9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG101_MU_PHASE9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG101_MU_PHASE9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG101_MU_PHASE9_SHIFT_MASK) & FIELD_CH0_RXTX_REG101_MU_PHASE9_MASK))

#define FIELD_CH0_RXTX_REG101_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG101_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG101_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG101_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG101_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG101_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG101_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG101_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG101_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG101_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG101_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG101_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG101_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG101_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG101 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG101 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG101 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG101 0x00000000
/****** ch0_rxtx_reg101 END *****/

/*****ch0_rxtx_reg102 START *****/
#define FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_LSB		15
#define FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_MSB		15
#define FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_WIDTH		1
#define FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_MASK		0x00008000
#define FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_RD(src)	((FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_WR(dst)	(FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_SHIFT_MASK) & FIELD_CH0_RXTX_REG102_PIN_OVERRIDE_MASK))

#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_LSB		8
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_MSB		14
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_WIDTH		7
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_MASK		0x00007f00
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_RD(src)	((FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_WR(dst)	(FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG102_PUSH_PIACC_VAL_MASK))

#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_LSB		7
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_MSB		7
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_WIDTH		1
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_MASK		0x00000080
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_RD(src)	((FIELD_CH0_RXTX_REG102_PUSH_PIACC_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG102_PUSH_PIACC_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_WR(dst)	(FIELD_CH0_RXTX_REG102_PUSH_PIACC_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG102_PUSH_PIACC_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG102_PUSH_PIACC_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG102_PUSH_PIACC_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG102_PUSH_PIACC_SHIFT_MASK) & FIELD_CH0_RXTX_REG102_PUSH_PIACC_MASK))

#define FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_LSB		5
#define FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_MSB		6
#define FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_WIDTH		2
#define FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_MASK		0x00000060
#define FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_RD(src)	((FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_WR(dst)	(FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_SHIFT_MASK) & FIELD_CH0_RXTX_REG102_FREQLOOP_LIMIT_MASK))

#define FIELD_CH0_RXTX_REG102_H1_SKEW_LSB		3
#define FIELD_CH0_RXTX_REG102_H1_SKEW_MSB		4
#define FIELD_CH0_RXTX_REG102_H1_SKEW_WIDTH		2
#define FIELD_CH0_RXTX_REG102_H1_SKEW_MASK		0x00000018
#define FIELD_CH0_RXTX_REG102_H1_SKEW_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG102_H1_SKEW_RD(src)	((FIELD_CH0_RXTX_REG102_H1_SKEW_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG102_H1_SKEW_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG102_H1_SKEW_WR(dst)	(FIELD_CH0_RXTX_REG102_H1_SKEW_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG102_H1_SKEW_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG102_H1_SKEW_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG102_H1_SKEW_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG102_H1_SKEW_SHIFT_MASK) & FIELD_CH0_RXTX_REG102_H1_SKEW_MASK))

#define FIELD_CH0_RXTX_REG102_RESERVED_2_LSB		0
#define FIELD_CH0_RXTX_REG102_RESERVED_2_MSB		2
#define FIELD_CH0_RXTX_REG102_RESERVED_2_WIDTH		3
#define FIELD_CH0_RXTX_REG102_RESERVED_2_MASK		0x00000007
#define FIELD_CH0_RXTX_REG102_RESERVED_2_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG102_RESERVED_2_RD(src)	((FIELD_CH0_RXTX_REG102_RESERVED_2_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG102_RESERVED_2_WR(dst)	(FIELD_CH0_RXTX_REG102_RESERVED_2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG102_RESERVED_2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG102_RESERVED_2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG102_RESERVED_2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG102_RESERVED_2_SHIFT_MASK) & FIELD_CH0_RXTX_REG102_RESERVED_2_MASK))

#define RESERVE_BITS_CH0_RXTX_REG102 0x00000007
#define SELF_CLEAR_BITS_CH0_RXTX_REG102 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG102 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG102 0x00000000
/****** ch0_rxtx_reg102 END *****/

/*****ch0_rxtx_reg103 START *****/
#define FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_LSB		0
#define FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_MSB		15
#define FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_RD(src)	((FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_WR(dst)	(FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG103_MU_MAX_TIMER_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG103 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG103 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG103 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG103 0x00000000
/****** ch0_rxtx_reg103 END *****/

/*****ch0_rxtx_reg104 START *****/
#define FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_LSB		0
#define FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_MSB		15
#define FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_RD(src)	((FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_WR(dst)	(FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG104_MU_MAX_TIMER_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG104 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG104 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG104 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG104 0x00000000
/****** ch0_rxtx_reg104 END *****/

/*****ch0_rxtx_reg105 START *****/
#define FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_LSB		0
#define FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MSB		15
#define FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_RD(src)	((FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_WR(dst)	(FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG105 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG105 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG105 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG105 0x0000ffff
/****** ch0_rxtx_reg105 END *****/

/*****ch0_rxtx_reg106 START *****/
#define FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_LSB		0
#define FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MSB		15
#define FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_RD(src)	((FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_WR(dst)	(FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG106 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG106 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG106 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG106 0x0000ffff
/****** ch0_rxtx_reg106 END *****/

/*****ch0_rxtx_reg107 START *****/
#define FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_LSB		0
#define FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_MSB		15
#define FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_RD(src)	((FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_WR(dst)	(FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG107 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG107 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG107 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG107 0x00000000
/****** ch0_rxtx_reg107 END *****/

/*****ch0_rxtx_reg108 START *****/
#define FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_LSB		0
#define FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_MSB		15
#define FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_RD(src)	((FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_WR(dst)	(FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG108 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG108 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG108 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG108 0x00000000
/****** ch0_rxtx_reg108 END *****/

/*****ch0_rxtx_reg109 START *****/
#define FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_LSB		0
#define FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_MSB		15
#define FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_WIDTH		16
#define FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_RD(src)	((FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_WR(dst)	(FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_SHIFT_MASK) & FIELD_CH0_RXTX_REG109_EYE_SCAN_ERROR_MASK))

#define RESERVE_BITS_CH0_RXTX_REG109 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG109 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG109 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG109 0x0000ffff
/****** ch0_rxtx_reg109 END *****/

/*****ch0_rxtx_reg110 START *****/
#define FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_LSB		0
#define FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_MSB		15
#define FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_WIDTH		16
#define FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_RD(src)	((FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_WR(dst)	(FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG110_EYE_SCAN_SAMPLE_MASK))

#define RESERVE_BITS_CH0_RXTX_REG110 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG110 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG110 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG110 0x0000ffff
/****** ch0_rxtx_reg110 END *****/

/*****ch0_rxtx_reg111 START *****/
#define FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_LSB		0
#define FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_MSB		15
#define FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_WIDTH		16
#define FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_RD(src)	((FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_WR(dst)	(FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_SHIFT_MASK) & FIELD_CH0_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG111 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG111 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG111 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG111 0x00000000
/****** ch0_rxtx_reg111 END *****/

/*****ch0_rxtx_reg112 START *****/
#define FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_LSB		0
#define FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_MSB		15
#define FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_WIDTH		16
#define FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_RD(src)	((FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_WR(dst)	(FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_SHIFT_MASK) & FIELD_CH0_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG112 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG112 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG112 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG112 0x00000000
/****** ch0_rxtx_reg112 END *****/

/*****ch0_rxtx_reg113 START *****/
#define FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_LSB		0
#define FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_MSB		15
#define FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_WIDTH		16
#define FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_RD(src)	((FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_WR(dst)	(FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_SHIFT_MASK) & FIELD_CH0_RXTX_REG113_FT_SEARCH_TIMER_MASK))

#define RESERVE_BITS_CH0_RXTX_REG113 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG113 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG113 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG113 0x00000000
/****** ch0_rxtx_reg113 END *****/

/*****ch0_rxtx_reg114 START *****/
#define FIELD_CH0_RXTX_REG114_FLOAT_SELECT_LSB		15
#define FIELD_CH0_RXTX_REG114_FLOAT_SELECT_MSB		15
#define FIELD_CH0_RXTX_REG114_FLOAT_SELECT_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FLOAT_SELECT_MASK		0x00008000
#define FIELD_CH0_RXTX_REG114_FLOAT_SELECT_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG114_FLOAT_SELECT_RD(src)	((FIELD_CH0_RXTX_REG114_FLOAT_SELECT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FLOAT_SELECT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FLOAT_SELECT_WR(dst)	(FIELD_CH0_RXTX_REG114_FLOAT_SELECT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FLOAT_SELECT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FLOAT_SELECT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FLOAT_SELECT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FLOAT_SELECT_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FLOAT_SELECT_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_LSB		14
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_MSB		14
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_MASK		0x00004000
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_POS0_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_LSB		13
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_MSB		13
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_MASK		0x00002000
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_SHIFT_MASK		0xd
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_POS1_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_LSB		12
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_MSB		12
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_MASK		0x00001000
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_POS2_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_LSB		11
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_MSB		11
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_MASK		0x00000800
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_POS3_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_LSB		10
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_MSB		10
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_MASK		0x00000400
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_POS4_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_LSB		9
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_MSB		9
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_MASK		0x00000200
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_WGT0_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_LSB		8
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_MSB		8
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_MASK		0x00000100
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_WGT1_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_LSB		7
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_MSB		7
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_MASK		0x00000080
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_WGT2_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_LSB		6
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_MSB		6
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_MASK		0x00000040
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_WGT3_MASK))

#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_LSB		5
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_MSB		5
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_WIDTH		1
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_MASK		0x00000020
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_RD(src)	((FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_WR(dst)	(FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_FORCE_FT_WGT4_MASK))

#define FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_LSB		1
#define FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_MSB		4
#define FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_WIDTH		4
#define FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_MASK		0x0000001e
#define FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_RD(src)	((FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_WR(dst)	(FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_MAN_WEIGHT_FT0_MASK))

#define FIELD_CH0_RXTX_REG114_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG114_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG114_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG114_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG114_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG114_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG114_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG114_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG114_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG114_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG114_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG114_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG114_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG114_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG114 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG114 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG114 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG114 0x00000000
/****** ch0_rxtx_reg114 END *****/

/*****ch0_rxtx_reg115 START *****/
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_LSB		10
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_MSB		15
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_WIDTH		6
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_RD(src)	((FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_WR(dst)	(FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_SHIFT_MASK) & FIELD_CH0_RXTX_REG115_MAN_POSITION_FT0_MASK))

#define FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_LSB		6
#define FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_MSB		9
#define FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_WIDTH		4
#define FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_MASK		0x000003c0
#define FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_RD(src)	((FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_WR(dst)	(FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_SHIFT_MASK) & FIELD_CH0_RXTX_REG115_MAN_WEIGHT_FT1_MASK))

#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_LSB		0
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_MSB		5
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_WIDTH		6
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_MASK		0x0000003f
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_RD(src)	((FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_WR(dst)	(FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_SHIFT_MASK) & FIELD_CH0_RXTX_REG115_MAN_POSITION_FT1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG115 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG115 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG115 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG115 0x00000000
/****** ch0_rxtx_reg115 END *****/

/*****ch0_rxtx_reg116 START *****/
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_LSB		12
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_MSB		15
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_WIDTH		4
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_MASK		0x0000f000
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_RD(src)	((FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_WR(dst)	(FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_SHIFT_MASK) & FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT2_MASK))

#define FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_LSB		6
#define FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_MSB		11
#define FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_WIDTH		6
#define FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_MASK		0x00000fc0
#define FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_RD(src)	((FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_WR(dst)	(FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_SHIFT_MASK) & FIELD_CH0_RXTX_REG116_MAN_POSITION_FT2_MASK))

#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_LSB		2
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_MSB		5
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_WIDTH		4
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_MASK		0x0000003c
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_RD(src)	((FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_WR(dst)	(FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_SHIFT_MASK) & FIELD_CH0_RXTX_REG116_MAN_WEIGHT_FT3_MASK))

#define FIELD_CH0_RXTX_REG116_RESERVED_1_LSB		0
#define FIELD_CH0_RXTX_REG116_RESERVED_1_MSB		1
#define FIELD_CH0_RXTX_REG116_RESERVED_1_WIDTH		2
#define FIELD_CH0_RXTX_REG116_RESERVED_1_MASK		0x00000003
#define FIELD_CH0_RXTX_REG116_RESERVED_1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG116_RESERVED_1_RD(src)	((FIELD_CH0_RXTX_REG116_RESERVED_1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG116_RESERVED_1_WR(dst)	(FIELD_CH0_RXTX_REG116_RESERVED_1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG116_RESERVED_1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG116_RESERVED_1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG116_RESERVED_1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG116_RESERVED_1_SHIFT_MASK) & FIELD_CH0_RXTX_REG116_RESERVED_1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG116 0x00000003
#define SELF_CLEAR_BITS_CH0_RXTX_REG116 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG116 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG116 0x00000000
/****** ch0_rxtx_reg116 END *****/

/*****ch0_rxtx_reg117 START *****/
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_LSB		10
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_MSB		15
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_WIDTH		6
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_RD(src)	((FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_WR(dst)	(FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_SHIFT_MASK) & FIELD_CH0_RXTX_REG117_MAN_POSITION_FT3_MASK))

#define FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_LSB		6
#define FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_MSB		9
#define FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_WIDTH		4
#define FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_MASK		0x000003c0
#define FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_RD(src)	((FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_WR(dst)	(FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_SHIFT_MASK) & FIELD_CH0_RXTX_REG117_MAN_WEIGHT_FT4_MASK))

#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_LSB		0
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_MSB		5
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_WIDTH		6
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_MASK		0x0000003f
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_RD(src)	((FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_WR(dst)	(FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_SHIFT_MASK) & FIELD_CH0_RXTX_REG117_MAN_POSITION_FT4_MASK))

#define RESERVE_BITS_CH0_RXTX_REG117 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG117 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG117 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG117 0x00000000
/****** ch0_rxtx_reg117 END *****/

/*****ch0_rxtx_reg118 START *****/
#define FIELD_CH0_RXTX_REG118_EYE_COUNT1_LSB		5
#define FIELD_CH0_RXTX_REG118_EYE_COUNT1_MSB		15
#define FIELD_CH0_RXTX_REG118_EYE_COUNT1_WIDTH		11
#define FIELD_CH0_RXTX_REG118_EYE_COUNT1_MASK		0x0000ffe0
#define FIELD_CH0_RXTX_REG118_EYE_COUNT1_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG118_EYE_COUNT1_RD(src)	((FIELD_CH0_RXTX_REG118_EYE_COUNT1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG118_EYE_COUNT1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG118_EYE_COUNT1_WR(dst)	(FIELD_CH0_RXTX_REG118_EYE_COUNT1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG118_EYE_COUNT1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG118_EYE_COUNT1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG118_EYE_COUNT1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG118_EYE_COUNT1_SHIFT_MASK) & FIELD_CH0_RXTX_REG118_EYE_COUNT1_MASK))

#define FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_LSB		4
#define FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_MSB		4
#define FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_WIDTH		1
#define FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_MASK		0x00000010
#define FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_RD(src)	((FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_WR(dst)	(FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_SHIFT_MASK) & FIELD_CH0_RXTX_REG118_ACC_FULL_FLAG_MASK))

#define FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_LSB		3
#define FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_MSB		3
#define FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_WIDTH		1
#define FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_MASK		0x00000008
#define FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_RD(src)	((FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_WR(dst)	(FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_SHIFT_MASK) & FIELD_CH0_RXTX_REG118_RX_BIST_CONT_DONE_MASK))

#define FIELD_CH0_RXTX_REG118_RESERVED_2_LSB		0
#define FIELD_CH0_RXTX_REG118_RESERVED_2_MSB		2
#define FIELD_CH0_RXTX_REG118_RESERVED_2_WIDTH		3
#define FIELD_CH0_RXTX_REG118_RESERVED_2_MASK		0x00000007
#define FIELD_CH0_RXTX_REG118_RESERVED_2_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG118_RESERVED_2_RD(src)	((FIELD_CH0_RXTX_REG118_RESERVED_2_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG118_RESERVED_2_WR(dst)	(FIELD_CH0_RXTX_REG118_RESERVED_2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG118_RESERVED_2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG118_RESERVED_2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG118_RESERVED_2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG118_RESERVED_2_SHIFT_MASK) & FIELD_CH0_RXTX_REG118_RESERVED_2_MASK))

#define RESERVE_BITS_CH0_RXTX_REG118 0x00000007
#define SELF_CLEAR_BITS_CH0_RXTX_REG118 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG118 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG118 0x0000ffff
/****** ch0_rxtx_reg118 END *****/

/*****ch0_rxtx_reg119 START *****/
#define FIELD_CH0_RXTX_REG119_EYE_COUNT0_LSB		0
#define FIELD_CH0_RXTX_REG119_EYE_COUNT0_MSB		15
#define FIELD_CH0_RXTX_REG119_EYE_COUNT0_WIDTH		16
#define FIELD_CH0_RXTX_REG119_EYE_COUNT0_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG119_EYE_COUNT0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG119_EYE_COUNT0_RD(src)	((FIELD_CH0_RXTX_REG119_EYE_COUNT0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG119_EYE_COUNT0_WR(dst)	(FIELD_CH0_RXTX_REG119_EYE_COUNT0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG119_EYE_COUNT0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG119_EYE_COUNT0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG119_EYE_COUNT0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG119_EYE_COUNT0_SHIFT_MASK) & FIELD_CH0_RXTX_REG119_EYE_COUNT0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG119 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG119 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG119 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG119 0x0000ffff
/****** ch0_rxtx_reg119 END *****/

/*****ch0_rxtx_reg120 START *****/
#define FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_LSB		0
#define FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_MSB		15
#define FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_RD(src)	((FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_WR(dst)	(FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG120 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG120 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG120 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG120 0x0000ffff
/****** ch0_rxtx_reg120 END *****/

/*****ch0_rxtx_reg121 START *****/
#define FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_LSB		6
#define FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_MSB		15
#define FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_WIDTH		10
#define FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK		0x0000ffc0
#define FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_RD(src)	((FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_WR(dst)	(FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK))

#define FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_LSB		1
#define FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_MSB		5
#define FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_WIDTH		5
#define FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_RD(src)	((FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_WR(dst)	(FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_SHIFT_MASK) & FIELD_CH0_RXTX_REG121_SUMOS_CAL_CODE_MASK))

#define FIELD_CH0_RXTX_REG121_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG121_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG121_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG121_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG121_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG121_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG121_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG121_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG121_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG121_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG121_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG121_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG121_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG121_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG121 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG121 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG121 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG121 0x0000ffff
/****** ch0_rxtx_reg121 END *****/

/*****ch0_rxtx_reg122 START *****/
#define FIELD_CH0_RXTX_REG122_RESERVED_15_LSB		0
#define FIELD_CH0_RXTX_REG122_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG122_RESERVED_15_WIDTH		16
#define FIELD_CH0_RXTX_REG122_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG122_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG122_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG122_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG122_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG122_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG122_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG122_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG122_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG122_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG122_RESERVED_15_MASK))

#define RESERVE_BITS_CH0_RXTX_REG122 0x0000ffff
#define SELF_CLEAR_BITS_CH0_RXTX_REG122 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG122 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG122 0x00000000
/****** ch0_rxtx_reg122 END *****/

/*****ch0_rxtx_reg123 START *****/
#define FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_LSB		0
#define FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_MSB		15
#define FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_WIDTH		16
#define FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_RD(src)	((FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_WR(dst)	(FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_SHIFT_MASK) & FIELD_CH0_RXTX_REG123_EYE_ACCUMULATOR1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG123 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG123 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG123 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG123 0x0000ffff
/****** ch0_rxtx_reg123 END *****/

/*****ch0_rxtx_reg124 START *****/
#define FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_LSB		0
#define FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_MSB		15
#define FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_WIDTH		16
#define FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_RD(src)	((FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_WR(dst)	(FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_SHIFT_MASK) & FIELD_CH0_RXTX_REG124_EYE_ACCUMULATOR0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG124 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG124 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG124 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG124 0x0000ffff
/****** ch0_rxtx_reg124 END *****/

/*****ch0_rxtx_reg125 START *****/
#define FIELD_CH0_RXTX_REG125_PQ_REG_LSB		9
#define FIELD_CH0_RXTX_REG125_PQ_REG_MSB		15
#define FIELD_CH0_RXTX_REG125_PQ_REG_WIDTH		7
#define FIELD_CH0_RXTX_REG125_PQ_REG_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG125_PQ_REG_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG125_PQ_REG_RD(src)	((FIELD_CH0_RXTX_REG125_PQ_REG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG125_PQ_REG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG125_PQ_REG_WR(dst)	(FIELD_CH0_RXTX_REG125_PQ_REG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG125_PQ_REG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG125_PQ_REG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG125_PQ_REG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG125_PQ_REG_SHIFT_MASK) & FIELD_CH0_RXTX_REG125_PQ_REG_MASK))

#define FIELD_CH0_RXTX_REG125_SIGN_PQ_LSB		8
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_MSB		8
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_WIDTH		1
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_MASK		0x00000100
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_RD(src)	((FIELD_CH0_RXTX_REG125_SIGN_PQ_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG125_SIGN_PQ_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_WR(dst)	(FIELD_CH0_RXTX_REG125_SIGN_PQ_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG125_SIGN_PQ_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG125_SIGN_PQ_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG125_SIGN_PQ_SHIFT_MASK) & FIELD_CH0_RXTX_REG125_SIGN_PQ_MASK))

#define FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_LSB		7
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_MSB		7
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_WIDTH		1
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_MASK		0x00000080
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_RD(src)	((FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_WR(dst)	(FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_SHIFT_MASK) & FIELD_CH0_RXTX_REG125_SIGN_PQ_2C_MASK))

#define FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_LSB		2
#define FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_MSB		6
#define FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_WIDTH		5
#define FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_MASK		0x0000007c
#define FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_RD(src)	((FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_WR(dst)	(FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_SHIFT_MASK) & FIELD_CH0_RXTX_REG125_PHZ_MANUALCODE_MASK))

#define FIELD_CH0_RXTX_REG125_PHZ_MANUAL_LSB		1
#define FIELD_CH0_RXTX_REG125_PHZ_MANUAL_MSB		1
#define FIELD_CH0_RXTX_REG125_PHZ_MANUAL_WIDTH		1
#define FIELD_CH0_RXTX_REG125_PHZ_MANUAL_MASK		0x00000002
#define FIELD_CH0_RXTX_REG125_PHZ_MANUAL_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG125_PHZ_MANUAL_RD(src)	((FIELD_CH0_RXTX_REG125_PHZ_MANUAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG125_PHZ_MANUAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG125_PHZ_MANUAL_WR(dst)	(FIELD_CH0_RXTX_REG125_PHZ_MANUAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG125_PHZ_MANUAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG125_PHZ_MANUAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG125_PHZ_MANUAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG125_PHZ_MANUAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG125_PHZ_MANUAL_MASK))

#define FIELD_CH0_RXTX_REG125_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG125_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG125_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG125_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG125_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG125_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG125_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG125_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG125_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG125_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG125_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG125_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG125_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG125_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG125 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG125 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG125 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG125 0x00000000
/****** ch0_rxtx_reg125 END *****/

/*****ch0_rxtx_reg126 START *****/
#define FIELD_CH0_RXTX_REG126_QI_REG_LSB		9
#define FIELD_CH0_RXTX_REG126_QI_REG_MSB		15
#define FIELD_CH0_RXTX_REG126_QI_REG_WIDTH		7
#define FIELD_CH0_RXTX_REG126_QI_REG_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG126_QI_REG_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG126_QI_REG_RD(src)	((FIELD_CH0_RXTX_REG126_QI_REG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG126_QI_REG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG126_QI_REG_WR(dst)	(FIELD_CH0_RXTX_REG126_QI_REG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG126_QI_REG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG126_QI_REG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG126_QI_REG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG126_QI_REG_SHIFT_MASK) & FIELD_CH0_RXTX_REG126_QI_REG_MASK))

#define FIELD_CH0_RXTX_REG126_RESERVED_8_LSB		2
#define FIELD_CH0_RXTX_REG126_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG126_RESERVED_8_WIDTH		7
#define FIELD_CH0_RXTX_REG126_RESERVED_8_MASK		0x000001fc
#define FIELD_CH0_RXTX_REG126_RESERVED_8_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG126_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG126_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG126_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG126_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG126_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG126_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG126_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG126_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG126_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG126_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG126_SIGN_QI_REG_LSB		1
#define FIELD_CH0_RXTX_REG126_SIGN_QI_REG_MSB		1
#define FIELD_CH0_RXTX_REG126_SIGN_QI_REG_WIDTH		1
#define FIELD_CH0_RXTX_REG126_SIGN_QI_REG_MASK		0x00000002
#define FIELD_CH0_RXTX_REG126_SIGN_QI_REG_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG126_SIGN_QI_REG_RD(src)	((FIELD_CH0_RXTX_REG126_SIGN_QI_REG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG126_SIGN_QI_REG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG126_SIGN_QI_REG_WR(dst)	(FIELD_CH0_RXTX_REG126_SIGN_QI_REG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG126_SIGN_QI_REG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG126_SIGN_QI_REG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG126_SIGN_QI_REG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG126_SIGN_QI_REG_SHIFT_MASK) & FIELD_CH0_RXTX_REG126_SIGN_QI_REG_MASK))

#define FIELD_CH0_RXTX_REG126_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG126_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG126_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG126_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG126_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG126_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG126_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG126_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG126_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG126_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG126_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG126_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG126_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG126_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG126 0x000001fd
#define SELF_CLEAR_BITS_CH0_RXTX_REG126 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG126 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG126 0x00000000
/****** ch0_rxtx_reg126 END *****/

/*****ch0_rxtx_reg127 START *****/
#define FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_LSB		10
#define FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_MSB		15
#define FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_WIDTH		6
#define FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_RD(src)	((FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_WR(dst)	(FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG127_DO_LATCH_MANCAL_MASK))

#define FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_LSB		4
#define FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_MSB		9
#define FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_WIDTH		6
#define FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_RD(src)	((FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_WR(dst)	(FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG127_XO_LATCH_MANCAL_MASK))

#define FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_LSB		3
#define FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_MSB		3
#define FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK		0x00000008
#define FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_RD(src)	((FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_WR(dst)	(FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK))

#define FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_LSB		2
#define FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_MSB		2
#define FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_WIDTH		1
#define FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_MASK		0x00000004
#define FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_RD(src)	((FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_WR(dst)	(FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_SHIFT_MASK) & FIELD_CH0_RXTX_REG127_FORCE_LAT_CAL_START_MASK))

#define FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_LSB		1
#define FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_MSB		1
#define FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_WIDTH		1
#define FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_MASK		0x00000002
#define FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_RD(src)	((FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_WR(dst)	(FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_SHIFT_MASK) & FIELD_CH0_RXTX_REG127_FORCE_SUM_CAL_START_MASK))

#define FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_LSB		0
#define FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_MSB		0
#define FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_WIDTH		1
#define FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_MASK		0x00000001
#define FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_RD(src)	((FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_WR(dst)	(FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_SHIFT_MASK) & FIELD_CH0_RXTX_REG127_FORCE_CTLE_CAL_START_MASK))

#define RESERVE_BITS_CH0_RXTX_REG127 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG127 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG127 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG127 0x00000000
/****** ch0_rxtx_reg127 END *****/

/*****ch0_rxtx_reg128 START *****/
#define FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_LSB		10
#define FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_MSB		15
#define FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_WIDTH		6
#define FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_RD(src)	((FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_WR(dst)	(FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG128_EO_LATCH_MANCAL_MASK))

#define FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_LSB		4
#define FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_MSB		9
#define FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_WIDTH		6
#define FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_RD(src)	((FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_WR(dst)	(FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG128_SO_LATCH_MANCAL_MASK))

#define FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_LSB		2
#define FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_MSB		3
#define FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_WIDTH		2
#define FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK		0x0000000c
#define FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_RD(src)	((FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_WR(dst)	(FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK))

#define FIELD_CH0_RXTX_REG128_RESERVED_1_LSB		0
#define FIELD_CH0_RXTX_REG128_RESERVED_1_MSB		1
#define FIELD_CH0_RXTX_REG128_RESERVED_1_WIDTH		2
#define FIELD_CH0_RXTX_REG128_RESERVED_1_MASK		0x00000003
#define FIELD_CH0_RXTX_REG128_RESERVED_1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG128_RESERVED_1_RD(src)	((FIELD_CH0_RXTX_REG128_RESERVED_1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG128_RESERVED_1_WR(dst)	(FIELD_CH0_RXTX_REG128_RESERVED_1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG128_RESERVED_1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG128_RESERVED_1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG128_RESERVED_1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG128_RESERVED_1_SHIFT_MASK) & FIELD_CH0_RXTX_REG128_RESERVED_1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG128 0x00000003
#define SELF_CLEAR_BITS_CH0_RXTX_REG128 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG128 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG128 0x00000000
/****** ch0_rxtx_reg128 END *****/

/*****ch0_rxtx_reg129 START *****/
#define FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_LSB		10
#define FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_MSB		15
#define FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_WIDTH		6
#define FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_RD(src)	((FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_WR(dst)	(FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG129_DE_LATCH_MANCAL_MASK))

#define FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_LSB		4
#define FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_MSB		9
#define FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_WIDTH		6
#define FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_RD(src)	((FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_WR(dst)	(FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG129_XE_LATCH_MANCAL_MASK))

#define FIELD_CH0_RXTX_REG129_RESERVED_3_LSB		0
#define FIELD_CH0_RXTX_REG129_RESERVED_3_MSB		3
#define FIELD_CH0_RXTX_REG129_RESERVED_3_WIDTH		4
#define FIELD_CH0_RXTX_REG129_RESERVED_3_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG129_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG129_RESERVED_3_RD(src)	((FIELD_CH0_RXTX_REG129_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG129_RESERVED_3_WR(dst)	(FIELD_CH0_RXTX_REG129_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG129_RESERVED_3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG129_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG129_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG129_RESERVED_3_SHIFT_MASK) & FIELD_CH0_RXTX_REG129_RESERVED_3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG129 0x0000000f
#define SELF_CLEAR_BITS_CH0_RXTX_REG129 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG129 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG129 0x00000000
/****** ch0_rxtx_reg129 END *****/

/*****ch0_rxtx_reg130 START *****/
#define FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_LSB		10
#define FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_MSB		15
#define FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_WIDTH		6
#define FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_MASK		0x0000fc00
#define FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_RD(src)	((FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_WR(dst)	(FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG130_EE_LATCH_MANCAL_MASK))

#define FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_LSB		4
#define FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_MSB		9
#define FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_WIDTH		6
#define FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_MASK		0x000003f0
#define FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_RD(src)	((FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_WR(dst)	(FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH0_RXTX_REG130_SE_LATCH_MANCAL_MASK))

#define FIELD_CH0_RXTX_REG130_RESERVED_3_LSB		0
#define FIELD_CH0_RXTX_REG130_RESERVED_3_MSB		3
#define FIELD_CH0_RXTX_REG130_RESERVED_3_WIDTH		4
#define FIELD_CH0_RXTX_REG130_RESERVED_3_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG130_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG130_RESERVED_3_RD(src)	((FIELD_CH0_RXTX_REG130_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG130_RESERVED_3_WR(dst)	(FIELD_CH0_RXTX_REG130_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG130_RESERVED_3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG130_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG130_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG130_RESERVED_3_SHIFT_MASK) & FIELD_CH0_RXTX_REG130_RESERVED_3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG130 0x0000000f
#define SELF_CLEAR_BITS_CH0_RXTX_REG130 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG130 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG130 0x00000000
/****** ch0_rxtx_reg130 END *****/

/*****ch0_rxtx_reg131 START *****/
#define FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_LSB		5
#define FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_MSB		15
#define FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_WIDTH		11
#define FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_MASK		0x0000ffe0
#define FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_RD(src)	((FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_WR(dst)	(FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG131_INITFREQRAMPN_MSB_MASK))

#define FIELD_CH0_RXTX_REG131_LOADFREQRAMP_LSB		4
#define FIELD_CH0_RXTX_REG131_LOADFREQRAMP_MSB		4
#define FIELD_CH0_RXTX_REG131_LOADFREQRAMP_WIDTH		1
#define FIELD_CH0_RXTX_REG131_LOADFREQRAMP_MASK		0x00000010
#define FIELD_CH0_RXTX_REG131_LOADFREQRAMP_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG131_LOADFREQRAMP_RD(src)	((FIELD_CH0_RXTX_REG131_LOADFREQRAMP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG131_LOADFREQRAMP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG131_LOADFREQRAMP_WR(dst)	(FIELD_CH0_RXTX_REG131_LOADFREQRAMP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG131_LOADFREQRAMP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG131_LOADFREQRAMP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG131_LOADFREQRAMP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG131_LOADFREQRAMP_SHIFT_MASK) & FIELD_CH0_RXTX_REG131_LOADFREQRAMP_MASK))

#define FIELD_CH0_RXTX_REG131_RESERVED_3_LSB		0
#define FIELD_CH0_RXTX_REG131_RESERVED_3_MSB		3
#define FIELD_CH0_RXTX_REG131_RESERVED_3_WIDTH		4
#define FIELD_CH0_RXTX_REG131_RESERVED_3_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG131_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG131_RESERVED_3_RD(src)	((FIELD_CH0_RXTX_REG131_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG131_RESERVED_3_WR(dst)	(FIELD_CH0_RXTX_REG131_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG131_RESERVED_3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG131_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG131_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG131_RESERVED_3_SHIFT_MASK) & FIELD_CH0_RXTX_REG131_RESERVED_3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG131 0x0000000f
#define SELF_CLEAR_BITS_CH0_RXTX_REG131 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG131 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG131 0x00000000
/****** ch0_rxtx_reg131 END *****/

/*****ch0_rxtx_reg132 START *****/
#define FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_LSB		0
#define FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_MSB		15
#define FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_RD(src)	((FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_WR(dst)	(FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG132_INITFREQRAMPN_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG132 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG132 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG132 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG132 0x00000000
/****** ch0_rxtx_reg132 END *****/

/*****ch0_rxtx_reg133 START *****/
#define FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_LSB		5
#define FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_MSB		15
#define FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_WIDTH		11
#define FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_MASK		0x0000ffe0
#define FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_RD(src)	((FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_WR(dst)	(FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG133_INITFREQRAMPP_MSB_MASK))

#define FIELD_CH0_RXTX_REG133_RESERVED_4_LSB		0
#define FIELD_CH0_RXTX_REG133_RESERVED_4_MSB		4
#define FIELD_CH0_RXTX_REG133_RESERVED_4_WIDTH		5
#define FIELD_CH0_RXTX_REG133_RESERVED_4_MASK		0x0000001f
#define FIELD_CH0_RXTX_REG133_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG133_RESERVED_4_RD(src)	((FIELD_CH0_RXTX_REG133_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG133_RESERVED_4_WR(dst)	(FIELD_CH0_RXTX_REG133_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG133_RESERVED_4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG133_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG133_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG133_RESERVED_4_SHIFT_MASK) & FIELD_CH0_RXTX_REG133_RESERVED_4_MASK))

#define RESERVE_BITS_CH0_RXTX_REG133 0x0000001f
#define SELF_CLEAR_BITS_CH0_RXTX_REG133 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG133 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG133 0x00000000
/****** ch0_rxtx_reg133 END *****/

/*****ch0_rxtx_reg134 START *****/
#define FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_LSB		0
#define FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_MSB		15
#define FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_RD(src)	((FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_WR(dst)	(FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG134_INITFREQRAMPP_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG134 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG134 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG134 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG134 0x00000000
/****** ch0_rxtx_reg134 END *****/

/*****ch0_rxtx_reg135 START *****/
#define FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_LSB		5
#define FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_MSB		15
#define FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_WIDTH		11
#define FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_MASK		0x0000ffe0
#define FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_RD(src)	((FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_WR(dst)	(FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG135_RAMPREGN_MSB_MASK))

#define FIELD_CH0_RXTX_REG135_RESERVED_4_LSB		0
#define FIELD_CH0_RXTX_REG135_RESERVED_4_MSB		4
#define FIELD_CH0_RXTX_REG135_RESERVED_4_WIDTH		5
#define FIELD_CH0_RXTX_REG135_RESERVED_4_MASK		0x0000001f
#define FIELD_CH0_RXTX_REG135_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG135_RESERVED_4_RD(src)	((FIELD_CH0_RXTX_REG135_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG135_RESERVED_4_WR(dst)	(FIELD_CH0_RXTX_REG135_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG135_RESERVED_4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG135_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG135_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG135_RESERVED_4_SHIFT_MASK) & FIELD_CH0_RXTX_REG135_RESERVED_4_MASK))

#define RESERVE_BITS_CH0_RXTX_REG135 0x0000001f
#define SELF_CLEAR_BITS_CH0_RXTX_REG135 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG135 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG135 0x00000000
/****** ch0_rxtx_reg135 END *****/

/*****ch0_rxtx_reg136 START *****/
#define FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_LSB		0
#define FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_MSB		15
#define FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_RD(src)	((FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_WR(dst)	(FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG136_RAMPREGN_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG136 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG136 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG136 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG136 0x00000000
/****** ch0_rxtx_reg136 END *****/

/*****ch0_rxtx_reg137 START *****/
#define FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_LSB		5
#define FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_MSB		15
#define FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_WIDTH		11
#define FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_MASK		0x0000ffe0
#define FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_RD(src)	((FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_WR(dst)	(FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG137_RAMPREGP_MSB_MASK))

#define FIELD_CH0_RXTX_REG137_RESERVED_4_LSB		0
#define FIELD_CH0_RXTX_REG137_RESERVED_4_MSB		4
#define FIELD_CH0_RXTX_REG137_RESERVED_4_WIDTH		5
#define FIELD_CH0_RXTX_REG137_RESERVED_4_MASK		0x0000001f
#define FIELD_CH0_RXTX_REG137_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG137_RESERVED_4_RD(src)	((FIELD_CH0_RXTX_REG137_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG137_RESERVED_4_WR(dst)	(FIELD_CH0_RXTX_REG137_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG137_RESERVED_4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG137_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG137_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG137_RESERVED_4_SHIFT_MASK) & FIELD_CH0_RXTX_REG137_RESERVED_4_MASK))

#define RESERVE_BITS_CH0_RXTX_REG137 0x0000001f
#define SELF_CLEAR_BITS_CH0_RXTX_REG137 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG137 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG137 0x00000000
/****** ch0_rxtx_reg137 END *****/

/*****ch0_rxtx_reg138 START *****/
#define FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_LSB		0
#define FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_MSB		15
#define FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_RD(src)	((FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_WR(dst)	(FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG138_RAMPREGP_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG138 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG138 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG138 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG138 0x00000000
/****** ch0_rxtx_reg138 END *****/

/*****ch0_rxtx_reg139 START *****/
#define FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_LSB		15
#define FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_MSB		15
#define FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_WIDTH		1
#define FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_MASK		0x00008000
#define FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_RD(src)	((FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_WR(dst)	(FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_ISCAN_ODD_EVEN_MASK))

#define FIELD_CH0_RXTX_REG139_ISCAN_DSEL_LSB		12
#define FIELD_CH0_RXTX_REG139_ISCAN_DSEL_MSB		14
#define FIELD_CH0_RXTX_REG139_ISCAN_DSEL_WIDTH		3
#define FIELD_CH0_RXTX_REG139_ISCAN_DSEL_MASK		0x00007000
#define FIELD_CH0_RXTX_REG139_ISCAN_DSEL_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG139_ISCAN_DSEL_RD(src)	((FIELD_CH0_RXTX_REG139_ISCAN_DSEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG139_ISCAN_DSEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG139_ISCAN_DSEL_WR(dst)	(FIELD_CH0_RXTX_REG139_ISCAN_DSEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_ISCAN_DSEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_ISCAN_DSEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_ISCAN_DSEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_ISCAN_DSEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_ISCAN_DSEL_MASK))

#define FIELD_CH0_RXTX_REG139_RX_DATA_SEL_LSB		10
#define FIELD_CH0_RXTX_REG139_RX_DATA_SEL_MSB		11
#define FIELD_CH0_RXTX_REG139_RX_DATA_SEL_WIDTH		2
#define FIELD_CH0_RXTX_REG139_RX_DATA_SEL_MASK		0x00000c00
#define FIELD_CH0_RXTX_REG139_RX_DATA_SEL_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG139_RX_DATA_SEL_RD(src)	((FIELD_CH0_RXTX_REG139_RX_DATA_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG139_RX_DATA_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG139_RX_DATA_SEL_WR(dst)	(FIELD_CH0_RXTX_REG139_RX_DATA_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_RX_DATA_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_RX_DATA_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_RX_DATA_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_RX_DATA_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_RX_DATA_SEL_MASK))

#define FIELD_CH0_RXTX_REG139_ISCAN_SEL_LSB		9
#define FIELD_CH0_RXTX_REG139_ISCAN_SEL_MSB		9
#define FIELD_CH0_RXTX_REG139_ISCAN_SEL_WIDTH		1
#define FIELD_CH0_RXTX_REG139_ISCAN_SEL_MASK		0x00000200
#define FIELD_CH0_RXTX_REG139_ISCAN_SEL_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG139_ISCAN_SEL_RD(src)	((FIELD_CH0_RXTX_REG139_ISCAN_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG139_ISCAN_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG139_ISCAN_SEL_WR(dst)	(FIELD_CH0_RXTX_REG139_ISCAN_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_ISCAN_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_ISCAN_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_ISCAN_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_ISCAN_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_ISCAN_SEL_MASK))

#define FIELD_CH0_RXTX_REG139_ISCAN_START_LSB		8
#define FIELD_CH0_RXTX_REG139_ISCAN_START_MSB		8
#define FIELD_CH0_RXTX_REG139_ISCAN_START_WIDTH		1
#define FIELD_CH0_RXTX_REG139_ISCAN_START_MASK		0x00000100
#define FIELD_CH0_RXTX_REG139_ISCAN_START_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG139_ISCAN_START_RD(src)	((FIELD_CH0_RXTX_REG139_ISCAN_START_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG139_ISCAN_START_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG139_ISCAN_START_WR(dst)	(FIELD_CH0_RXTX_REG139_ISCAN_START_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_ISCAN_START_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_ISCAN_START_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_ISCAN_START_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_ISCAN_START_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_ISCAN_START_MASK))

#define FIELD_CH0_RXTX_REG139_ISCAN_STOP_LSB		7
#define FIELD_CH0_RXTX_REG139_ISCAN_STOP_MSB		7
#define FIELD_CH0_RXTX_REG139_ISCAN_STOP_WIDTH		1
#define FIELD_CH0_RXTX_REG139_ISCAN_STOP_MASK		0x00000080
#define FIELD_CH0_RXTX_REG139_ISCAN_STOP_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG139_ISCAN_STOP_RD(src)	((FIELD_CH0_RXTX_REG139_ISCAN_STOP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG139_ISCAN_STOP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG139_ISCAN_STOP_WR(dst)	(FIELD_CH0_RXTX_REG139_ISCAN_STOP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_ISCAN_STOP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_ISCAN_STOP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_ISCAN_STOP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_ISCAN_STOP_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_ISCAN_STOP_MASK))

#define FIELD_CH0_RXTX_REG139_ISCAN_PD_LSB		6
#define FIELD_CH0_RXTX_REG139_ISCAN_PD_MSB		6
#define FIELD_CH0_RXTX_REG139_ISCAN_PD_WIDTH		1
#define FIELD_CH0_RXTX_REG139_ISCAN_PD_MASK		0x00000040
#define FIELD_CH0_RXTX_REG139_ISCAN_PD_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG139_ISCAN_PD_RD(src)	((FIELD_CH0_RXTX_REG139_ISCAN_PD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG139_ISCAN_PD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG139_ISCAN_PD_WR(dst)	(FIELD_CH0_RXTX_REG139_ISCAN_PD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_ISCAN_PD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_ISCAN_PD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_ISCAN_PD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_ISCAN_PD_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_ISCAN_PD_MASK))

#define FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_LSB		5
#define FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_MSB		5
#define FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_WIDTH		1
#define FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_MASK		0x00000020
#define FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_RD(src)	((FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_WR(dst)	(FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_ISCAN_CNT_SEL_MASK))

#define FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_LSB		0
#define FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_MSB		4
#define FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_WIDTH		5
#define FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_MASK		0x0000001f
#define FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_RD(src)	((FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_WR(dst)	(FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_SHIFT_MASK) & FIELD_CH0_RXTX_REG139_ISCAN_RESOLUTION_MASK))

#define RESERVE_BITS_CH0_RXTX_REG139 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG139 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG139 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG139 0x00000000
/****** ch0_rxtx_reg139 END *****/

/*****ch0_rxtx_reg140 START *****/
#define FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_LSB		0
#define FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_MSB		15
#define FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_WIDTH		16
#define FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_RD(src)	((FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_WR(dst)	(FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG140_QUALIFY_SAMPLE_MASK))

#define RESERVE_BITS_CH0_RXTX_REG140 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG140 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG140 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG140 0x00000000
/****** ch0_rxtx_reg140 END *****/

/*****ch0_rxtx_reg141 START *****/
#define FIELD_CH0_RXTX_REG141_MASK_SAMPLE_LSB		0
#define FIELD_CH0_RXTX_REG141_MASK_SAMPLE_MSB		15
#define FIELD_CH0_RXTX_REG141_MASK_SAMPLE_WIDTH		16
#define FIELD_CH0_RXTX_REG141_MASK_SAMPLE_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG141_MASK_SAMPLE_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG141_MASK_SAMPLE_RD(src)	((FIELD_CH0_RXTX_REG141_MASK_SAMPLE_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG141_MASK_SAMPLE_WR(dst)	(FIELD_CH0_RXTX_REG141_MASK_SAMPLE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG141_MASK_SAMPLE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG141_MASK_SAMPLE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG141_MASK_SAMPLE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG141_MASK_SAMPLE_SHIFT_MASK) & FIELD_CH0_RXTX_REG141_MASK_SAMPLE_MASK))

#define RESERVE_BITS_CH0_RXTX_REG141 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG141 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG141 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG141 0x00000000
/****** ch0_rxtx_reg141 END *****/

/*****ch0_rxtx_reg142 START *****/
#define FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_LSB		0
#define FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_MSB		15
#define FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_WIDTH		16
#define FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_RD(src)	((FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_WR(dst)	(FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_SHIFT_MASK) & FIELD_CH0_RXTX_REG142_ISCAN_COMP_DSEL_MASK))

#define RESERVE_BITS_CH0_RXTX_REG142 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG142 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG142 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG142 0x00000000
/****** ch0_rxtx_reg142 END *****/

/*****ch0_rxtx_reg143 START *****/
#define FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_LSB		2
#define FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_MSB		15
#define FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_WIDTH		14
#define FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_MASK		0x0000fffc
#define FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_RD(src)	((FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_WR(dst)	(FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_SHIFT_MASK) & FIELD_CH0_RXTX_REG143_MEANFREQSHIFT_MASK))

#define FIELD_CH0_RXTX_REG143_RESERVED_1_LSB		0
#define FIELD_CH0_RXTX_REG143_RESERVED_1_MSB		1
#define FIELD_CH0_RXTX_REG143_RESERVED_1_WIDTH		2
#define FIELD_CH0_RXTX_REG143_RESERVED_1_MASK		0x00000003
#define FIELD_CH0_RXTX_REG143_RESERVED_1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG143_RESERVED_1_RD(src)	((FIELD_CH0_RXTX_REG143_RESERVED_1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG143_RESERVED_1_WR(dst)	(FIELD_CH0_RXTX_REG143_RESERVED_1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG143_RESERVED_1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG143_RESERVED_1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG143_RESERVED_1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG143_RESERVED_1_SHIFT_MASK) & FIELD_CH0_RXTX_REG143_RESERVED_1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG143 0x00000003
#define SELF_CLEAR_BITS_CH0_RXTX_REG143 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG143 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG143 0x00000000
/****** ch0_rxtx_reg143 END *****/

/*****ch0_rxtx_reg144 START *****/
#define FIELD_CH0_RXTX_REG144_TX_SPARE_LSB		8
#define FIELD_CH0_RXTX_REG144_TX_SPARE_MSB		15
#define FIELD_CH0_RXTX_REG144_TX_SPARE_WIDTH		8
#define FIELD_CH0_RXTX_REG144_TX_SPARE_MASK		0x0000ff00
#define FIELD_CH0_RXTX_REG144_TX_SPARE_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG144_TX_SPARE_RD(src)	((FIELD_CH0_RXTX_REG144_TX_SPARE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG144_TX_SPARE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG144_TX_SPARE_WR(dst)	(FIELD_CH0_RXTX_REG144_TX_SPARE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG144_TX_SPARE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG144_TX_SPARE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG144_TX_SPARE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG144_TX_SPARE_SHIFT_MASK) & FIELD_CH0_RXTX_REG144_TX_SPARE_MASK))

#define FIELD_CH0_RXTX_REG144_FORCE_SD_LSB		7
#define FIELD_CH0_RXTX_REG144_FORCE_SD_MSB		7
#define FIELD_CH0_RXTX_REG144_FORCE_SD_WIDTH		1
#define FIELD_CH0_RXTX_REG144_FORCE_SD_MASK		0x00000080
#define FIELD_CH0_RXTX_REG144_FORCE_SD_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG144_FORCE_SD_RD(src)	((FIELD_CH0_RXTX_REG144_FORCE_SD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG144_FORCE_SD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG144_FORCE_SD_WR(dst)	(FIELD_CH0_RXTX_REG144_FORCE_SD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG144_FORCE_SD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG144_FORCE_SD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG144_FORCE_SD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG144_FORCE_SD_SHIFT_MASK) & FIELD_CH0_RXTX_REG144_FORCE_SD_MASK))

#define FIELD_CH0_RXTX_REG144_SKIP_SD_ON_LSB		6
#define FIELD_CH0_RXTX_REG144_SKIP_SD_ON_MSB		6
#define FIELD_CH0_RXTX_REG144_SKIP_SD_ON_WIDTH		1
#define FIELD_CH0_RXTX_REG144_SKIP_SD_ON_MASK		0x00000040
#define FIELD_CH0_RXTX_REG144_SKIP_SD_ON_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG144_SKIP_SD_ON_RD(src)	((FIELD_CH0_RXTX_REG144_SKIP_SD_ON_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG144_SKIP_SD_ON_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG144_SKIP_SD_ON_WR(dst)	(FIELD_CH0_RXTX_REG144_SKIP_SD_ON_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG144_SKIP_SD_ON_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG144_SKIP_SD_ON_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG144_SKIP_SD_ON_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG144_SKIP_SD_ON_SHIFT_MASK) & FIELD_CH0_RXTX_REG144_SKIP_SD_ON_MASK))

#define FIELD_CH0_RXTX_REG144_USE_RAWSD_LSB		5
#define FIELD_CH0_RXTX_REG144_USE_RAWSD_MSB		5
#define FIELD_CH0_RXTX_REG144_USE_RAWSD_WIDTH		1
#define FIELD_CH0_RXTX_REG144_USE_RAWSD_MASK		0x00000020
#define FIELD_CH0_RXTX_REG144_USE_RAWSD_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG144_USE_RAWSD_RD(src)	((FIELD_CH0_RXTX_REG144_USE_RAWSD_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG144_USE_RAWSD_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG144_USE_RAWSD_WR(dst)	(FIELD_CH0_RXTX_REG144_USE_RAWSD_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG144_USE_RAWSD_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG144_USE_RAWSD_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG144_USE_RAWSD_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG144_USE_RAWSD_SHIFT_MASK) & FIELD_CH0_RXTX_REG144_USE_RAWSD_MASK))

#define FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_LSB		4
#define FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_MSB		4
#define FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_WIDTH		1
#define FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_MASK		0x00000010
#define FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_RD(src)	((FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_WR(dst)	(FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_SHIFT_MASK) & FIELD_CH0_RXTX_REG144_BYPASS_RXLOS_MASK))

#define FIELD_CH0_RXTX_REG144_RXJTAGOS_LSB		2
#define FIELD_CH0_RXTX_REG144_RXJTAGOS_MSB		3
#define FIELD_CH0_RXTX_REG144_RXJTAGOS_WIDTH		2
#define FIELD_CH0_RXTX_REG144_RXJTAGOS_MASK		0x0000000c
#define FIELD_CH0_RXTX_REG144_RXJTAGOS_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG144_RXJTAGOS_RD(src)	((FIELD_CH0_RXTX_REG144_RXJTAGOS_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG144_RXJTAGOS_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG144_RXJTAGOS_WR(dst)	(FIELD_CH0_RXTX_REG144_RXJTAGOS_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG144_RXJTAGOS_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG144_RXJTAGOS_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG144_RXJTAGOS_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG144_RXJTAGOS_SHIFT_MASK) & FIELD_CH0_RXTX_REG144_RXJTAGOS_MASK))

#define FIELD_CH0_RXTX_REG144_RESERVED_1_LSB		0
#define FIELD_CH0_RXTX_REG144_RESERVED_1_MSB		1
#define FIELD_CH0_RXTX_REG144_RESERVED_1_WIDTH		2
#define FIELD_CH0_RXTX_REG144_RESERVED_1_MASK		0x00000003
#define FIELD_CH0_RXTX_REG144_RESERVED_1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG144_RESERVED_1_RD(src)	((FIELD_CH0_RXTX_REG144_RESERVED_1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG144_RESERVED_1_WR(dst)	(FIELD_CH0_RXTX_REG144_RESERVED_1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG144_RESERVED_1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG144_RESERVED_1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG144_RESERVED_1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG144_RESERVED_1_SHIFT_MASK) & FIELD_CH0_RXTX_REG144_RESERVED_1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG144 0x00000003
#define SELF_CLEAR_BITS_CH0_RXTX_REG144 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG144 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG144 0x00000000
/****** ch0_rxtx_reg144 END *****/

/*****ch0_rxtx_reg145 START *****/
#define FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_LSB		14
#define FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_MSB		15
#define FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_WIDTH		2
#define FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_MASK		0x0000c000
#define FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_RD(src)	((FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_WR(dst)	(FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_SHIFT_MASK) & FIELD_CH0_RXTX_REG145_RXDFE_CONFIG_MASK))

#define FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_LSB		10
#define FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_MSB		13
#define FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_WIDTH		4
#define FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_MASK		0x00003c00
#define FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_RD(src)	((FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_WR(dst)	(FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_SHIFT_MASK) & FIELD_CH0_RXTX_REG145_RXDFE_FLT_CONFIG_MASK))

#define FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_LSB		7
#define FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_MSB		9
#define FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_WIDTH		3
#define FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_MASK		0x00000380
#define FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_RD(src)	((FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_WR(dst)	(FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_SHIFT_MASK) & FIELD_CH0_RXTX_REG145_RXDFETAP_ADJ_MASK))

#define FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_LSB		5
#define FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_MSB		6
#define FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_WIDTH		2
#define FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_MASK		0x00000060
#define FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_SHIFT_MASK		0x5
#define FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_RD(src)	((FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_WR(dst)	(FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_SHIFT_MASK) & FIELD_CH0_RXTX_REG145_RXDFEBUF_VCM_MASK))

#define FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_LSB		3
#define FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_MSB		4
#define FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_WIDTH		2
#define FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_MASK		0x00000018
#define FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_SHIFT_MASK		0x3
#define FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_RD(src)	((FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_WR(dst)	(FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_SHIFT_MASK) & FIELD_CH0_RXTX_REG145_RXLATCALIB_ADJ_MASK))

#define FIELD_CH0_RXTX_REG145_RXVWES_LATENA_LSB		2
#define FIELD_CH0_RXTX_REG145_RXVWES_LATENA_MSB		2
#define FIELD_CH0_RXTX_REG145_RXVWES_LATENA_WIDTH		1
#define FIELD_CH0_RXTX_REG145_RXVWES_LATENA_MASK		0x00000004
#define FIELD_CH0_RXTX_REG145_RXVWES_LATENA_SHIFT_MASK		0x2
#define FIELD_CH0_RXTX_REG145_RXVWES_LATENA_RD(src)	((FIELD_CH0_RXTX_REG145_RXVWES_LATENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG145_RXVWES_LATENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG145_RXVWES_LATENA_WR(dst)	(FIELD_CH0_RXTX_REG145_RXVWES_LATENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG145_RXVWES_LATENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG145_RXVWES_LATENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG145_RXVWES_LATENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG145_RXVWES_LATENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG145_RXVWES_LATENA_MASK))

#define FIELD_CH0_RXTX_REG145_RXES_ENA_LSB		1
#define FIELD_CH0_RXTX_REG145_RXES_ENA_MSB		1
#define FIELD_CH0_RXTX_REG145_RXES_ENA_WIDTH		1
#define FIELD_CH0_RXTX_REG145_RXES_ENA_MASK		0x00000002
#define FIELD_CH0_RXTX_REG145_RXES_ENA_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG145_RXES_ENA_RD(src)	((FIELD_CH0_RXTX_REG145_RXES_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG145_RXES_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG145_RXES_ENA_WR(dst)	(FIELD_CH0_RXTX_REG145_RXES_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG145_RXES_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG145_RXES_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG145_RXES_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG145_RXES_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG145_RXES_ENA_MASK))

#define FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_LSB		0
#define FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_MSB		0
#define FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_WIDTH		1
#define FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_MASK		0x00000001
#define FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_RD(src)	((FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_WR(dst)	(FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_SHIFT_MASK) & FIELD_CH0_RXTX_REG145_TX_IDLE_SATA_MASK))

#define RESERVE_BITS_CH0_RXTX_REG145 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG145 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG145 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG145 0x00000000
/****** ch0_rxtx_reg145 END *****/

/*****ch0_rxtx_reg146 START *****/
#define FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_LSB		12
#define FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_MSB		15
#define FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_WIDTH		4
#define FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_MASK		0x0000f000
#define FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_RD(src)	((FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_WR(dst)	(FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_SHIFT_MASK) & FIELD_CH0_RXTX_REG146_CLK_RATE_RXLOSFT_MASK))

#define FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_LSB		8
#define FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_MSB		11
#define FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_WIDTH		4
#define FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK		0x00000f00
#define FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_RD(src)	((FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_WR(dst)	(FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_SHIFT_MASK) & FIELD_CH0_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK))

#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_LSB		4
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_MSB		7
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_WIDTH		4
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK		0x000000f0
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_RD(src)	((FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_WR(dst)	(FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_SHIFT_MASK) & FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK))

#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_LSB		0
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_MSB		3
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_WIDTH		4
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_RD(src)	((FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_WR(dst)	(FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_SHIFT_MASK) & FIELD_CH0_RXTX_REG146_THRESHOLDCOUNT_ON_MASK))

#define RESERVE_BITS_CH0_RXTX_REG146 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG146 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG146 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG146 0x00000000
/****** ch0_rxtx_reg146 END *****/

/*****ch0_rxtx_reg147 START *****/
#define FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_LSB		0
#define FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_MSB		15
#define FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_WIDTH		16
#define FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_RD(src)	((FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_WR(dst)	(FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_SHIFT_MASK) & FIELD_CH0_RXTX_REG147_STMC_OVERRIDE_MASK))

#define RESERVE_BITS_CH0_RXTX_REG147 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG147 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG147 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG147 0x00000000
/****** ch0_rxtx_reg147 END *****/

/*****ch0_rxtx_reg148 START *****/
#define FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_LSB		0
#define FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_MSB		15
#define FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_WIDTH		16
#define FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_RD(src)	((FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_WR(dst)	(FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG148 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG148 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG148 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG148 0x00000000
/****** ch0_rxtx_reg148 END *****/

/*****ch0_rxtx_reg149 START *****/
#define FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_LSB		0
#define FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_MSB		15
#define FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_WIDTH		16
#define FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_RD(src)	((FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_WR(dst)	(FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_SHIFT_MASK) & FIELD_CH0_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG149 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG149 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG149 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG149 0x00000000
/****** ch0_rxtx_reg149 END *****/

/*****ch0_rxtx_reg150 START *****/
#define FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_LSB		0
#define FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_MSB		15
#define FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_WIDTH		16
#define FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_RD(src)	((FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_WR(dst)	(FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_SHIFT_MASK) & FIELD_CH0_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK))

#define RESERVE_BITS_CH0_RXTX_REG150 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG150 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG150 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG150 0x00000000
/****** ch0_rxtx_reg150 END *****/

/*****ch0_rxtx_reg151 START *****/
#define FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_LSB		0
#define FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_MSB		15
#define FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_WIDTH		16
#define FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_RD(src)	((FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_WR(dst)	(FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_SHIFT_MASK) & FIELD_CH0_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG151 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG151 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG151 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG151 0x00000000
/****** ch0_rxtx_reg151 END *****/

/*****ch0_rxtx_reg152 START *****/
#define FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_LSB		0
#define FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MSB		15
#define FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_WIDTH		16
#define FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_RD(src)	((FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_WR(dst)	(FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG152 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG152 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG152 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG152 0x0000ffff
/****** ch0_rxtx_reg152 END *****/

/*****ch0_rxtx_reg153 START *****/
#define FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_LSB		0
#define FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MSB		15
#define FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_WIDTH		16
#define FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_RD(src)	((FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_WR(dst)	(FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_SHIFT_MASK) & FIELD_CH0_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK))

#define RESERVE_BITS_CH0_RXTX_REG153 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG153 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG153 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG153 0x0000ffff
/****** ch0_rxtx_reg153 END *****/

/*****ch0_rxtx_reg154 START *****/
#define FIELD_CH0_RXTX_REG154_RESERVED_15_LSB		15
#define FIELD_CH0_RXTX_REG154_RESERVED_15_MSB		15
#define FIELD_CH0_RXTX_REG154_RESERVED_15_WIDTH		1
#define FIELD_CH0_RXTX_REG154_RESERVED_15_MASK		0x00008000
#define FIELD_CH0_RXTX_REG154_RESERVED_15_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG154_RESERVED_15_RD(src)	((FIELD_CH0_RXTX_REG154_RESERVED_15_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG154_RESERVED_15_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG154_RESERVED_15_WR(dst)	(FIELD_CH0_RXTX_REG154_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG154_RESERVED_15_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG154_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG154_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG154_RESERVED_15_SHIFT_MASK) & FIELD_CH0_RXTX_REG154_RESERVED_15_MASK))

#define FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_LSB		8
#define FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_MSB		14
#define FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_WIDTH		7
#define FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK		0x00007f00
#define FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_RD(src)	((FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_WR(dst)	(FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_SHIFT_MASK) & FIELD_CH0_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK))

#define FIELD_CH0_RXTX_REG154_BC_TAP_ENA_LSB		4
#define FIELD_CH0_RXTX_REG154_BC_TAP_ENA_MSB		7
#define FIELD_CH0_RXTX_REG154_BC_TAP_ENA_WIDTH		4
#define FIELD_CH0_RXTX_REG154_BC_TAP_ENA_MASK		0x000000f0
#define FIELD_CH0_RXTX_REG154_BC_TAP_ENA_SHIFT_MASK		0x4
#define FIELD_CH0_RXTX_REG154_BC_TAP_ENA_RD(src)	((FIELD_CH0_RXTX_REG154_BC_TAP_ENA_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG154_BC_TAP_ENA_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG154_BC_TAP_ENA_WR(dst)	(FIELD_CH0_RXTX_REG154_BC_TAP_ENA_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG154_BC_TAP_ENA_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG154_BC_TAP_ENA_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG154_BC_TAP_ENA_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG154_BC_TAP_ENA_SHIFT_MASK) & FIELD_CH0_RXTX_REG154_BC_TAP_ENA_MASK))

#define FIELD_CH0_RXTX_REG154_RESERVED_3_LSB		0
#define FIELD_CH0_RXTX_REG154_RESERVED_3_MSB		3
#define FIELD_CH0_RXTX_REG154_RESERVED_3_WIDTH		4
#define FIELD_CH0_RXTX_REG154_RESERVED_3_MASK		0x0000000f
#define FIELD_CH0_RXTX_REG154_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG154_RESERVED_3_RD(src)	((FIELD_CH0_RXTX_REG154_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG154_RESERVED_3_WR(dst)	(FIELD_CH0_RXTX_REG154_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG154_RESERVED_3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG154_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG154_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG154_RESERVED_3_SHIFT_MASK) & FIELD_CH0_RXTX_REG154_RESERVED_3_MASK))

#define RESERVE_BITS_CH0_RXTX_REG154 0x0000800f
#define SELF_CLEAR_BITS_CH0_RXTX_REG154 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG154 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG154 0x00000000
/****** ch0_rxtx_reg154 END *****/

/*****ch0_rxtx_reg155 START *****/
#define FIELD_CH0_RXTX_REG155_MU_FRAMP1_LSB		11
#define FIELD_CH0_RXTX_REG155_MU_FRAMP1_MSB		15
#define FIELD_CH0_RXTX_REG155_MU_FRAMP1_WIDTH		5
#define FIELD_CH0_RXTX_REG155_MU_FRAMP1_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG155_MU_FRAMP1_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG155_MU_FRAMP1_RD(src)	((FIELD_CH0_RXTX_REG155_MU_FRAMP1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG155_MU_FRAMP1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG155_MU_FRAMP1_WR(dst)	(FIELD_CH0_RXTX_REG155_MU_FRAMP1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG155_MU_FRAMP1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG155_MU_FRAMP1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG155_MU_FRAMP1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG155_MU_FRAMP1_SHIFT_MASK) & FIELD_CH0_RXTX_REG155_MU_FRAMP1_MASK))

#define FIELD_CH0_RXTX_REG155_MU_FRAMP2_LSB		6
#define FIELD_CH0_RXTX_REG155_MU_FRAMP2_MSB		10
#define FIELD_CH0_RXTX_REG155_MU_FRAMP2_WIDTH		5
#define FIELD_CH0_RXTX_REG155_MU_FRAMP2_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG155_MU_FRAMP2_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG155_MU_FRAMP2_RD(src)	((FIELD_CH0_RXTX_REG155_MU_FRAMP2_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG155_MU_FRAMP2_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG155_MU_FRAMP2_WR(dst)	(FIELD_CH0_RXTX_REG155_MU_FRAMP2_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG155_MU_FRAMP2_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG155_MU_FRAMP2_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG155_MU_FRAMP2_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG155_MU_FRAMP2_SHIFT_MASK) & FIELD_CH0_RXTX_REG155_MU_FRAMP2_MASK))

#define FIELD_CH0_RXTX_REG155_MU_FRAMP3_LSB		1
#define FIELD_CH0_RXTX_REG155_MU_FRAMP3_MSB		5
#define FIELD_CH0_RXTX_REG155_MU_FRAMP3_WIDTH		5
#define FIELD_CH0_RXTX_REG155_MU_FRAMP3_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG155_MU_FRAMP3_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG155_MU_FRAMP3_RD(src)	((FIELD_CH0_RXTX_REG155_MU_FRAMP3_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG155_MU_FRAMP3_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG155_MU_FRAMP3_WR(dst)	(FIELD_CH0_RXTX_REG155_MU_FRAMP3_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG155_MU_FRAMP3_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG155_MU_FRAMP3_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG155_MU_FRAMP3_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG155_MU_FRAMP3_SHIFT_MASK) & FIELD_CH0_RXTX_REG155_MU_FRAMP3_MASK))

#define FIELD_CH0_RXTX_REG155_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG155_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG155_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG155_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG155_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG155_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG155_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG155_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG155_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG155_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG155_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG155_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG155_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG155_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG155 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG155 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG155 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG155 0x00000000
/****** ch0_rxtx_reg155 END *****/

/*****ch0_rxtx_reg156 START *****/
#define FIELD_CH0_RXTX_REG156_MU_FRAMP4_LSB		11
#define FIELD_CH0_RXTX_REG156_MU_FRAMP4_MSB		15
#define FIELD_CH0_RXTX_REG156_MU_FRAMP4_WIDTH		5
#define FIELD_CH0_RXTX_REG156_MU_FRAMP4_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG156_MU_FRAMP4_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG156_MU_FRAMP4_RD(src)	((FIELD_CH0_RXTX_REG156_MU_FRAMP4_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG156_MU_FRAMP4_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG156_MU_FRAMP4_WR(dst)	(FIELD_CH0_RXTX_REG156_MU_FRAMP4_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG156_MU_FRAMP4_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG156_MU_FRAMP4_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG156_MU_FRAMP4_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG156_MU_FRAMP4_SHIFT_MASK) & FIELD_CH0_RXTX_REG156_MU_FRAMP4_MASK))

#define FIELD_CH0_RXTX_REG156_MU_FRAMP5_LSB		6
#define FIELD_CH0_RXTX_REG156_MU_FRAMP5_MSB		10
#define FIELD_CH0_RXTX_REG156_MU_FRAMP5_WIDTH		5
#define FIELD_CH0_RXTX_REG156_MU_FRAMP5_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG156_MU_FRAMP5_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG156_MU_FRAMP5_RD(src)	((FIELD_CH0_RXTX_REG156_MU_FRAMP5_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG156_MU_FRAMP5_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG156_MU_FRAMP5_WR(dst)	(FIELD_CH0_RXTX_REG156_MU_FRAMP5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG156_MU_FRAMP5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG156_MU_FRAMP5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG156_MU_FRAMP5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG156_MU_FRAMP5_SHIFT_MASK) & FIELD_CH0_RXTX_REG156_MU_FRAMP5_MASK))

#define FIELD_CH0_RXTX_REG156_MU_FRAMP6_LSB		1
#define FIELD_CH0_RXTX_REG156_MU_FRAMP6_MSB		5
#define FIELD_CH0_RXTX_REG156_MU_FRAMP6_WIDTH		5
#define FIELD_CH0_RXTX_REG156_MU_FRAMP6_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG156_MU_FRAMP6_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG156_MU_FRAMP6_RD(src)	((FIELD_CH0_RXTX_REG156_MU_FRAMP6_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG156_MU_FRAMP6_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG156_MU_FRAMP6_WR(dst)	(FIELD_CH0_RXTX_REG156_MU_FRAMP6_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG156_MU_FRAMP6_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG156_MU_FRAMP6_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG156_MU_FRAMP6_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG156_MU_FRAMP6_SHIFT_MASK) & FIELD_CH0_RXTX_REG156_MU_FRAMP6_MASK))

#define FIELD_CH0_RXTX_REG156_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG156_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG156_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG156_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG156_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG156_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG156_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG156_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG156_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG156_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG156_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG156_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG156_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG156_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG156 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG156 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG156 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG156 0x00000000
/****** ch0_rxtx_reg156 END *****/

/*****ch0_rxtx_reg157 START *****/
#define FIELD_CH0_RXTX_REG157_MU_FRAMP7_LSB		11
#define FIELD_CH0_RXTX_REG157_MU_FRAMP7_MSB		15
#define FIELD_CH0_RXTX_REG157_MU_FRAMP7_WIDTH		5
#define FIELD_CH0_RXTX_REG157_MU_FRAMP7_MASK		0x0000f800
#define FIELD_CH0_RXTX_REG157_MU_FRAMP7_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG157_MU_FRAMP7_RD(src)	((FIELD_CH0_RXTX_REG157_MU_FRAMP7_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG157_MU_FRAMP7_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG157_MU_FRAMP7_WR(dst)	(FIELD_CH0_RXTX_REG157_MU_FRAMP7_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG157_MU_FRAMP7_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG157_MU_FRAMP7_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG157_MU_FRAMP7_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG157_MU_FRAMP7_SHIFT_MASK) & FIELD_CH0_RXTX_REG157_MU_FRAMP7_MASK))

#define FIELD_CH0_RXTX_REG157_MU_FRAMP8_LSB		6
#define FIELD_CH0_RXTX_REG157_MU_FRAMP8_MSB		10
#define FIELD_CH0_RXTX_REG157_MU_FRAMP8_WIDTH		5
#define FIELD_CH0_RXTX_REG157_MU_FRAMP8_MASK		0x000007c0
#define FIELD_CH0_RXTX_REG157_MU_FRAMP8_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG157_MU_FRAMP8_RD(src)	((FIELD_CH0_RXTX_REG157_MU_FRAMP8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG157_MU_FRAMP8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG157_MU_FRAMP8_WR(dst)	(FIELD_CH0_RXTX_REG157_MU_FRAMP8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG157_MU_FRAMP8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG157_MU_FRAMP8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG157_MU_FRAMP8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG157_MU_FRAMP8_SHIFT_MASK) & FIELD_CH0_RXTX_REG157_MU_FRAMP8_MASK))

#define FIELD_CH0_RXTX_REG157_MU_FRAMP9_LSB		1
#define FIELD_CH0_RXTX_REG157_MU_FRAMP9_MSB		5
#define FIELD_CH0_RXTX_REG157_MU_FRAMP9_WIDTH		5
#define FIELD_CH0_RXTX_REG157_MU_FRAMP9_MASK		0x0000003e
#define FIELD_CH0_RXTX_REG157_MU_FRAMP9_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG157_MU_FRAMP9_RD(src)	((FIELD_CH0_RXTX_REG157_MU_FRAMP9_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG157_MU_FRAMP9_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG157_MU_FRAMP9_WR(dst)	(FIELD_CH0_RXTX_REG157_MU_FRAMP9_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG157_MU_FRAMP9_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG157_MU_FRAMP9_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG157_MU_FRAMP9_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG157_MU_FRAMP9_SHIFT_MASK) & FIELD_CH0_RXTX_REG157_MU_FRAMP9_MASK))

#define FIELD_CH0_RXTX_REG157_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG157_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG157_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG157_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG157_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG157_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG157_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG157_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG157_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG157_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG157_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG157_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG157_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG157_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG157 0x00000001
#define SELF_CLEAR_BITS_CH0_RXTX_REG157 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG157 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG157 0x00000000
/****** ch0_rxtx_reg157 END *****/

/*****ch0_rxtx_reg158 START *****/
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_LSB		15
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_MSB		15
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_WIDTH		1
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_MASK		0x00008000
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_SHIFT_MASK		0xf
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_RD(src)	((FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_WR(dst)	(FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_SUM_CALIB_DONE_MASK))

#define FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_LSB		14
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_MSB		14
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_WIDTH		1
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_MASK		0x00004000
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_SHIFT_MASK		0xe
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_RD(src)	((FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_WR(dst)	(FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_SUM_CALIB_ERR_MASK))

#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_LSB		13
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_MSB		13
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_WIDTH		1
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_MASK		0x00002000
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_SHIFT_MASK		0xd
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_RD(src)	((FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_WR(dst)	(FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_CTLE_CALIB_DONE_MASK))

#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_LSB		12
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_MSB		12
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_WIDTH		1
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_MASK		0x00001000
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_SHIFT_MASK		0xc
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_RD(src)	((FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_WR(dst)	(FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_CTLE_CALIB_ERROR_MASK))

#define FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_LSB		11
#define FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_MSB		11
#define FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_WIDTH		1
#define FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_MASK		0x00000800
#define FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_SHIFT_MASK		0xb
#define FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_RD(src)	((FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_WR(dst)	(FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_LAT_CALIB_DONE_MASK))

#define FIELD_CH0_RXTX_REG158_FT_SRC_DONE_LSB		10
#define FIELD_CH0_RXTX_REG158_FT_SRC_DONE_MSB		10
#define FIELD_CH0_RXTX_REG158_FT_SRC_DONE_WIDTH		1
#define FIELD_CH0_RXTX_REG158_FT_SRC_DONE_MASK		0x00000400
#define FIELD_CH0_RXTX_REG158_FT_SRC_DONE_SHIFT_MASK		0xa
#define FIELD_CH0_RXTX_REG158_FT_SRC_DONE_RD(src)	((FIELD_CH0_RXTX_REG158_FT_SRC_DONE_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_FT_SRC_DONE_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_FT_SRC_DONE_WR(dst)	(FIELD_CH0_RXTX_REG158_FT_SRC_DONE_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_FT_SRC_DONE_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_FT_SRC_DONE_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_FT_SRC_DONE_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_FT_SRC_DONE_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_FT_SRC_DONE_MASK))

#define FIELD_CH0_RXTX_REG158_BCK_ACK_CN_LSB		9
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CN_MSB		9
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CN_WIDTH		1
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CN_MASK		0x00000200
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CN_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CN_RD(src)	((FIELD_CH0_RXTX_REG158_BCK_ACK_CN_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_BCK_ACK_CN_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CN_WR(dst)	(FIELD_CH0_RXTX_REG158_BCK_ACK_CN_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_BCK_ACK_CN_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CN_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_BCK_ACK_CN_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_BCK_ACK_CN_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_BCK_ACK_CN_MASK))

#define FIELD_CH0_RXTX_REG158_BCK_ACK_CP_LSB		8
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CP_MSB		8
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CP_WIDTH		1
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CP_MASK		0x00000100
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CP_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CP_RD(src)	((FIELD_CH0_RXTX_REG158_BCK_ACK_CP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_BCK_ACK_CP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CP_WR(dst)	(FIELD_CH0_RXTX_REG158_BCK_ACK_CP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_BCK_ACK_CP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_BCK_ACK_CP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_BCK_ACK_CP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_BCK_ACK_CP_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_BCK_ACK_CP_MASK))

#define FIELD_CH0_RXTX_REG158_RX_BIST_PASS_LSB		7
#define FIELD_CH0_RXTX_REG158_RX_BIST_PASS_MSB		7
#define FIELD_CH0_RXTX_REG158_RX_BIST_PASS_WIDTH		1
#define FIELD_CH0_RXTX_REG158_RX_BIST_PASS_MASK		0x00000080
#define FIELD_CH0_RXTX_REG158_RX_BIST_PASS_SHIFT_MASK		0x7
#define FIELD_CH0_RXTX_REG158_RX_BIST_PASS_RD(src)	((FIELD_CH0_RXTX_REG158_RX_BIST_PASS_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_RX_BIST_PASS_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_RX_BIST_PASS_WR(dst)	(FIELD_CH0_RXTX_REG158_RX_BIST_PASS_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_RX_BIST_PASS_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_RX_BIST_PASS_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_RX_BIST_PASS_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_RX_BIST_PASS_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_RX_BIST_PASS_MASK))

#define FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_LSB		6
#define FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_MSB		6
#define FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_WIDTH		1
#define FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_MASK		0x00000040
#define FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_SHIFT_MASK		0x6
#define FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_RD(src)	((FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_WR(dst)	(FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_RX_BIST_FAIL_MASK))

#define FIELD_CH0_RXTX_REG158_RESERVED_5_LSB		0
#define FIELD_CH0_RXTX_REG158_RESERVED_5_MSB		5
#define FIELD_CH0_RXTX_REG158_RESERVED_5_WIDTH		6
#define FIELD_CH0_RXTX_REG158_RESERVED_5_MASK		0x0000003f
#define FIELD_CH0_RXTX_REG158_RESERVED_5_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG158_RESERVED_5_RD(src)	((FIELD_CH0_RXTX_REG158_RESERVED_5_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG158_RESERVED_5_WR(dst)	(FIELD_CH0_RXTX_REG158_RESERVED_5_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG158_RESERVED_5_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG158_RESERVED_5_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG158_RESERVED_5_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG158_RESERVED_5_SHIFT_MASK) & FIELD_CH0_RXTX_REG158_RESERVED_5_MASK))

#define RESERVE_BITS_CH0_RXTX_REG158 0x0000003f
#define SELF_CLEAR_BITS_CH0_RXTX_REG158 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG158 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG158 0x0000ffff
/****** ch0_rxtx_reg158 END *****/

/*****ch0_rxtx_reg159 START *****/
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_LSB		9
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MSB		15
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_WIDTH		7
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_RD(src)	((FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_WR(dst)	(FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SHIFT_MASK) & FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK))

#define FIELD_CH0_RXTX_REG159_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG159_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG159_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG159_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG159_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG159_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG159_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG159_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG159_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG159_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG159_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG159_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG159_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG159_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG159_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_LSB		1
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MSB		7
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_WIDTH		7
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_RD(src)	((FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_WR(dst)	(FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SHIFT_MASK) & FIELD_CH0_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK))

#define FIELD_CH0_RXTX_REG159_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG159_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG159_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG159_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG159_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG159_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG159_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG159_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG159_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG159_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG159_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG159_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG159_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG159_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG159 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG159 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG159 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG159 0x00000000
/****** ch0_rxtx_reg159 END *****/

/*****ch0_rxtx_reg160 START *****/
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_LSB		9
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_MSB		15
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_WIDTH		7
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK		0x0000fe00
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_SHIFT_MASK		0x9
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_RD(src)	((FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_WR(dst)	(FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_SHIFT_MASK) & FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK))

#define FIELD_CH0_RXTX_REG160_RESERVED_8_LSB		8
#define FIELD_CH0_RXTX_REG160_RESERVED_8_MSB		8
#define FIELD_CH0_RXTX_REG160_RESERVED_8_WIDTH		1
#define FIELD_CH0_RXTX_REG160_RESERVED_8_MASK		0x00000100
#define FIELD_CH0_RXTX_REG160_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH0_RXTX_REG160_RESERVED_8_RD(src)	((FIELD_CH0_RXTX_REG160_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG160_RESERVED_8_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG160_RESERVED_8_WR(dst)	(FIELD_CH0_RXTX_REG160_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG160_RESERVED_8_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG160_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG160_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG160_RESERVED_8_SHIFT_MASK) & FIELD_CH0_RXTX_REG160_RESERVED_8_MASK))

#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_LSB		1
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MSB		7
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_WIDTH		7
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK		0x000000fe
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SHIFT_MASK		0x1
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_RD(src)	((FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK & (unsigned int)(src)) >> FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SHIFT_MASK)
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_WR(dst)	(FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SHIFT_MASK) & FIELD_CH0_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK))

#define FIELD_CH0_RXTX_REG160_RESERVED_0_LSB		0
#define FIELD_CH0_RXTX_REG160_RESERVED_0_MSB		0
#define FIELD_CH0_RXTX_REG160_RESERVED_0_WIDTH		1
#define FIELD_CH0_RXTX_REG160_RESERVED_0_MASK		0x00000001
#define FIELD_CH0_RXTX_REG160_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG160_RESERVED_0_RD(src)	((FIELD_CH0_RXTX_REG160_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG160_RESERVED_0_WR(dst)	(FIELD_CH0_RXTX_REG160_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG160_RESERVED_0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG160_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG160_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG160_RESERVED_0_SHIFT_MASK) & FIELD_CH0_RXTX_REG160_RESERVED_0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG160 0x00000101
#define SELF_CLEAR_BITS_CH0_RXTX_REG160 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG160 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG160 0x00000000
/****** ch0_rxtx_reg160 END *****/

/*****ch0_rxtx_reg161 START *****/
#define FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_LSB		0
#define FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_MSB		15
#define FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_WIDTH		16
#define FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_RD(src)	((FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_WR(dst)	(FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_SHIFT_MASK) & FIELD_CH0_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK))

#define RESERVE_BITS_CH0_RXTX_REG161 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG161 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG161 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG161 0x0000ffff
/****** ch0_rxtx_reg161 END *****/

/*****ch0_rxtx_reg162 START *****/
#define FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_LSB		0
#define FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_MSB		15
#define FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_WIDTH		16
#define FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK		0x0000ffff
#define FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_SHIFT_MASK		0x0
#define FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_RD(src)	((FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK & (unsigned int)(src)))
#define FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_WR(dst)	(FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK & ((unsigned int)(dst) << FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_SHIFT_MASK))
#define FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_SET(dst, src)	(((dst) & ~FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK) | (((unsigned int)(src) << FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_SHIFT_MASK) & FIELD_CH0_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK))

#define RESERVE_BITS_CH0_RXTX_REG162 0x00000000
#define SELF_CLEAR_BITS_CH0_RXTX_REG162 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH0_RXTX_REG162 0x00000000
#define READ_ONLY_BITS_CH0_RXTX_REG162 0x0000ffff
/****** ch0_rxtx_reg162 END *****/

/*****ch1_rxtx_reg0 START *****/
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_LSB		11
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_MSB		15
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_WIDTH		5
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_RD(src)	((FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_WR(dst)	(FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_SHIFT_MASK) & FIELD_CH1_RXTX_REG0_CTLE_EQ_HR_MASK))

#define FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_LSB		6
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_MSB		10
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_WIDTH		5
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_RD(src)	((FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_WR(dst)	(FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_SHIFT_MASK) & FIELD_CH1_RXTX_REG0_CTLE_EQ_QR_MASK))

#define FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_LSB		1
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_MSB		5
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_WIDTH		5
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_RD(src)	((FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_WR(dst)	(FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_SHIFT_MASK) & FIELD_CH1_RXTX_REG0_CTLE_EQ_FR_MASK))

#define FIELD_CH1_RXTX_REG0_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG0_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG0_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG0_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG0_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG0_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG0_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG0_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG0_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG0_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG0_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG0_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG0_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG0_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG0 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG0 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG0 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG0 0x00000000
/****** ch1_rxtx_reg0 END *****/

/*****ch1_rxtx_reg1 START *****/
#define FIELD_CH1_RXTX_REG1_RXACVCM_LSB		12
#define FIELD_CH1_RXTX_REG1_RXACVCM_MSB		15
#define FIELD_CH1_RXTX_REG1_RXACVCM_WIDTH		4
#define FIELD_CH1_RXTX_REG1_RXACVCM_MASK		0x0000f000
#define FIELD_CH1_RXTX_REG1_RXACVCM_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG1_RXACVCM_RD(src)	((FIELD_CH1_RXTX_REG1_RXACVCM_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG1_RXACVCM_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG1_RXACVCM_WR(dst)	(FIELD_CH1_RXTX_REG1_RXACVCM_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG1_RXACVCM_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG1_RXACVCM_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG1_RXACVCM_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG1_RXACVCM_SHIFT_MASK) & FIELD_CH1_RXTX_REG1_RXACVCM_MASK))

#define FIELD_CH1_RXTX_REG1_CTLE_EQ_LSB		7
#define FIELD_CH1_RXTX_REG1_CTLE_EQ_MSB		11
#define FIELD_CH1_RXTX_REG1_CTLE_EQ_WIDTH		5
#define FIELD_CH1_RXTX_REG1_CTLE_EQ_MASK		0x00000f80
#define FIELD_CH1_RXTX_REG1_CTLE_EQ_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG1_CTLE_EQ_RD(src)	((FIELD_CH1_RXTX_REG1_CTLE_EQ_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG1_CTLE_EQ_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG1_CTLE_EQ_WR(dst)	(FIELD_CH1_RXTX_REG1_CTLE_EQ_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG1_CTLE_EQ_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG1_CTLE_EQ_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG1_CTLE_EQ_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG1_CTLE_EQ_SHIFT_MASK) & FIELD_CH1_RXTX_REG1_CTLE_EQ_MASK))

#define FIELD_CH1_RXTX_REG1_RXVREG1_LSB		5
#define FIELD_CH1_RXTX_REG1_RXVREG1_MSB		6
#define FIELD_CH1_RXTX_REG1_RXVREG1_WIDTH		2
#define FIELD_CH1_RXTX_REG1_RXVREG1_MASK		0x00000060
#define FIELD_CH1_RXTX_REG1_RXVREG1_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG1_RXVREG1_RD(src)	((FIELD_CH1_RXTX_REG1_RXVREG1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG1_RXVREG1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG1_RXVREG1_WR(dst)	(FIELD_CH1_RXTX_REG1_RXVREG1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG1_RXVREG1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG1_RXVREG1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG1_RXVREG1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG1_RXVREG1_SHIFT_MASK) & FIELD_CH1_RXTX_REG1_RXVREG1_MASK))

#define FIELD_CH1_RXTX_REG1_RXVREG1P2_LSB		3
#define FIELD_CH1_RXTX_REG1_RXVREG1P2_MSB		4
#define FIELD_CH1_RXTX_REG1_RXVREG1P2_WIDTH		2
#define FIELD_CH1_RXTX_REG1_RXVREG1P2_MASK		0x00000018
#define FIELD_CH1_RXTX_REG1_RXVREG1P2_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG1_RXVREG1P2_RD(src)	((FIELD_CH1_RXTX_REG1_RXVREG1P2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG1_RXVREG1P2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG1_RXVREG1P2_WR(dst)	(FIELD_CH1_RXTX_REG1_RXVREG1P2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG1_RXVREG1P2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG1_RXVREG1P2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG1_RXVREG1P2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG1_RXVREG1P2_SHIFT_MASK) & FIELD_CH1_RXTX_REG1_RXVREG1P2_MASK))

#define FIELD_CH1_RXTX_REG1_RXIREF_ADJ_LSB		1
#define FIELD_CH1_RXTX_REG1_RXIREF_ADJ_MSB		2
#define FIELD_CH1_RXTX_REG1_RXIREF_ADJ_WIDTH		2
#define FIELD_CH1_RXTX_REG1_RXIREF_ADJ_MASK		0x00000006
#define FIELD_CH1_RXTX_REG1_RXIREF_ADJ_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG1_RXIREF_ADJ_RD(src)	((FIELD_CH1_RXTX_REG1_RXIREF_ADJ_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG1_RXIREF_ADJ_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG1_RXIREF_ADJ_WR(dst)	(FIELD_CH1_RXTX_REG1_RXIREF_ADJ_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG1_RXIREF_ADJ_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG1_RXIREF_ADJ_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG1_RXIREF_ADJ_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG1_RXIREF_ADJ_SHIFT_MASK) & FIELD_CH1_RXTX_REG1_RXIREF_ADJ_MASK))

#define FIELD_CH1_RXTX_REG1_PWR_BYPASS_LSB		0
#define FIELD_CH1_RXTX_REG1_PWR_BYPASS_MSB		0
#define FIELD_CH1_RXTX_REG1_PWR_BYPASS_WIDTH		1
#define FIELD_CH1_RXTX_REG1_PWR_BYPASS_MASK		0x00000001
#define FIELD_CH1_RXTX_REG1_PWR_BYPASS_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG1_PWR_BYPASS_RD(src)	((FIELD_CH1_RXTX_REG1_PWR_BYPASS_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG1_PWR_BYPASS_WR(dst)	(FIELD_CH1_RXTX_REG1_PWR_BYPASS_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG1_PWR_BYPASS_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG1_PWR_BYPASS_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG1_PWR_BYPASS_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG1_PWR_BYPASS_SHIFT_MASK) & FIELD_CH1_RXTX_REG1_PWR_BYPASS_MASK))

#define RESERVE_BITS_CH1_RXTX_REG1 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG1 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG1 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG1 0x00000000
/****** ch1_rxtx_reg1 END *****/

/*****ch1_rxtx_reg2 START *****/
#define FIELD_CH1_RXTX_REG2_RESETB_LSB		15
#define FIELD_CH1_RXTX_REG2_RESETB_MSB		15
#define FIELD_CH1_RXTX_REG2_RESETB_WIDTH		1
#define FIELD_CH1_RXTX_REG2_RESETB_MASK		0x00008000
#define FIELD_CH1_RXTX_REG2_RESETB_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG2_RESETB_RD(src)	((FIELD_CH1_RXTX_REG2_RESETB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_RESETB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_RESETB_WR(dst)	(FIELD_CH1_RXTX_REG2_RESETB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_RESETB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_RESETB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_RESETB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_RESETB_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_RESETB_MASK))

#define FIELD_CH1_RXTX_REG2_RESETB_TERM_LSB		14
#define FIELD_CH1_RXTX_REG2_RESETB_TERM_MSB		14
#define FIELD_CH1_RXTX_REG2_RESETB_TERM_WIDTH		1
#define FIELD_CH1_RXTX_REG2_RESETB_TERM_MASK		0x00004000
#define FIELD_CH1_RXTX_REG2_RESETB_TERM_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG2_RESETB_TERM_RD(src)	((FIELD_CH1_RXTX_REG2_RESETB_TERM_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_RESETB_TERM_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_RESETB_TERM_WR(dst)	(FIELD_CH1_RXTX_REG2_RESETB_TERM_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_RESETB_TERM_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_RESETB_TERM_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_RESETB_TERM_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_RESETB_TERM_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_RESETB_TERM_MASK))

#define FIELD_CH1_RXTX_REG2_RESETB_TXA_LSB		13
#define FIELD_CH1_RXTX_REG2_RESETB_TXA_MSB		13
#define FIELD_CH1_RXTX_REG2_RESETB_TXA_WIDTH		1
#define FIELD_CH1_RXTX_REG2_RESETB_TXA_MASK		0x00002000
#define FIELD_CH1_RXTX_REG2_RESETB_TXA_SHIFT_MASK		0xd
#define FIELD_CH1_RXTX_REG2_RESETB_TXA_RD(src)	((FIELD_CH1_RXTX_REG2_RESETB_TXA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_RESETB_TXA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_RESETB_TXA_WR(dst)	(FIELD_CH1_RXTX_REG2_RESETB_TXA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_RESETB_TXA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_RESETB_TXA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_RESETB_TXA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_RESETB_TXA_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_RESETB_TXA_MASK))

#define FIELD_CH1_RXTX_REG2_RESETB_TXD_LSB		12
#define FIELD_CH1_RXTX_REG2_RESETB_TXD_MSB		12
#define FIELD_CH1_RXTX_REG2_RESETB_TXD_WIDTH		1
#define FIELD_CH1_RXTX_REG2_RESETB_TXD_MASK		0x00001000
#define FIELD_CH1_RXTX_REG2_RESETB_TXD_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG2_RESETB_TXD_RD(src)	((FIELD_CH1_RXTX_REG2_RESETB_TXD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_RESETB_TXD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_RESETB_TXD_WR(dst)	(FIELD_CH1_RXTX_REG2_RESETB_TXD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_RESETB_TXD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_RESETB_TXD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_RESETB_TXD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_RESETB_TXD_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_RESETB_TXD_MASK))

#define FIELD_CH1_RXTX_REG2_BIST_ENA_TX_LSB		11
#define FIELD_CH1_RXTX_REG2_BIST_ENA_TX_MSB		11
#define FIELD_CH1_RXTX_REG2_BIST_ENA_TX_WIDTH		1
#define FIELD_CH1_RXTX_REG2_BIST_ENA_TX_MASK		0x00000800
#define FIELD_CH1_RXTX_REG2_BIST_ENA_TX_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG2_BIST_ENA_TX_RD(src)	((FIELD_CH1_RXTX_REG2_BIST_ENA_TX_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_BIST_ENA_TX_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_BIST_ENA_TX_WR(dst)	(FIELD_CH1_RXTX_REG2_BIST_ENA_TX_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_BIST_ENA_TX_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_BIST_ENA_TX_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_BIST_ENA_TX_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_BIST_ENA_TX_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_BIST_ENA_TX_MASK))

#define FIELD_CH1_RXTX_REG2_TX_INV_LSB		10
#define FIELD_CH1_RXTX_REG2_TX_INV_MSB		10
#define FIELD_CH1_RXTX_REG2_TX_INV_WIDTH		1
#define FIELD_CH1_RXTX_REG2_TX_INV_MASK		0x00000400
#define FIELD_CH1_RXTX_REG2_TX_INV_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG2_TX_INV_RD(src)	((FIELD_CH1_RXTX_REG2_TX_INV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_TX_INV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_TX_INV_WR(dst)	(FIELD_CH1_RXTX_REG2_TX_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_TX_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_TX_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_TX_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_TX_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_TX_INV_MASK))

#define FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_LSB		9
#define FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_MSB		9
#define FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_WIDTH		1
#define FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_MASK		0x00000200
#define FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_RD(src)	((FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_WR(dst)	(FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_TX_PVT_BYPASS_MASK))

#define FIELD_CH1_RXTX_REG2_VTT_ENA_LSB		8
#define FIELD_CH1_RXTX_REG2_VTT_ENA_MSB		8
#define FIELD_CH1_RXTX_REG2_VTT_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG2_VTT_ENA_MASK		0x00000100
#define FIELD_CH1_RXTX_REG2_VTT_ENA_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG2_VTT_ENA_RD(src)	((FIELD_CH1_RXTX_REG2_VTT_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_VTT_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_VTT_ENA_WR(dst)	(FIELD_CH1_RXTX_REG2_VTT_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_VTT_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_VTT_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_VTT_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_VTT_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_VTT_ENA_MASK))

#define FIELD_CH1_RXTX_REG2_VTT_SEL_LSB		6
#define FIELD_CH1_RXTX_REG2_VTT_SEL_MSB		7
#define FIELD_CH1_RXTX_REG2_VTT_SEL_WIDTH		2
#define FIELD_CH1_RXTX_REG2_VTT_SEL_MASK		0x000000c0
#define FIELD_CH1_RXTX_REG2_VTT_SEL_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG2_VTT_SEL_RD(src)	((FIELD_CH1_RXTX_REG2_VTT_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_VTT_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_VTT_SEL_WR(dst)	(FIELD_CH1_RXTX_REG2_VTT_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_VTT_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_VTT_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_VTT_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_VTT_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_VTT_SEL_MASK))

#define FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_LSB		5
#define FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_MSB		5
#define FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_MASK		0x00000020
#define FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_RD(src)	((FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_WR(dst)	(FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_TX_FIFO_ENA_MASK))

#define FIELD_CH1_RXTX_REG2_TX_PDOWN_LSB		4
#define FIELD_CH1_RXTX_REG2_TX_PDOWN_MSB		4
#define FIELD_CH1_RXTX_REG2_TX_PDOWN_WIDTH		1
#define FIELD_CH1_RXTX_REG2_TX_PDOWN_MASK		0x00000010
#define FIELD_CH1_RXTX_REG2_TX_PDOWN_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG2_TX_PDOWN_RD(src)	((FIELD_CH1_RXTX_REG2_TX_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_TX_PDOWN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_TX_PDOWN_WR(dst)	(FIELD_CH1_RXTX_REG2_TX_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_TX_PDOWN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_TX_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_TX_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_TX_PDOWN_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_TX_PDOWN_MASK))

#define FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_LSB		2
#define FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_MSB		3
#define FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_WIDTH		2
#define FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_MASK		0x0000000c
#define FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_RD(src)	((FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_WR(dst)	(FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_TX_RCVDET_SEL_MASK))

#define FIELD_CH1_RXTX_REG2_IDDTN_LSB		1
#define FIELD_CH1_RXTX_REG2_IDDTN_MSB		1
#define FIELD_CH1_RXTX_REG2_IDDTN_WIDTH		1
#define FIELD_CH1_RXTX_REG2_IDDTN_MASK		0x00000002
#define FIELD_CH1_RXTX_REG2_IDDTN_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG2_IDDTN_RD(src)	((FIELD_CH1_RXTX_REG2_IDDTN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG2_IDDTN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG2_IDDTN_WR(dst)	(FIELD_CH1_RXTX_REG2_IDDTN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_IDDTN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_IDDTN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_IDDTN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_IDDTN_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_IDDTN_MASK))

#define FIELD_CH1_RXTX_REG2_RXPDBIAS_LSB		0
#define FIELD_CH1_RXTX_REG2_RXPDBIAS_MSB		0
#define FIELD_CH1_RXTX_REG2_RXPDBIAS_WIDTH		1
#define FIELD_CH1_RXTX_REG2_RXPDBIAS_MASK		0x00000001
#define FIELD_CH1_RXTX_REG2_RXPDBIAS_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG2_RXPDBIAS_RD(src)	((FIELD_CH1_RXTX_REG2_RXPDBIAS_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG2_RXPDBIAS_WR(dst)	(FIELD_CH1_RXTX_REG2_RXPDBIAS_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG2_RXPDBIAS_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG2_RXPDBIAS_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG2_RXPDBIAS_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG2_RXPDBIAS_SHIFT_MASK) & FIELD_CH1_RXTX_REG2_RXPDBIAS_MASK))

#define RESERVE_BITS_CH1_RXTX_REG2 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG2 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG2 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG2 0x00000000
/****** ch1_rxtx_reg2 END *****/

/*****ch1_rxtx_reg3 START *****/
#define FIELD_CH1_RXTX_REG3_RESERVED_15_LSB		0
#define FIELD_CH1_RXTX_REG3_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG3_RESERVED_15_WIDTH		16
#define FIELD_CH1_RXTX_REG3_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG3_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG3_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG3_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG3_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG3_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG3_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG3_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG3_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG3_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG3_RESERVED_15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG3 0x0000ffff
#define SELF_CLEAR_BITS_CH1_RXTX_REG3 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG3 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG3 0x00000000
/****** ch1_rxtx_reg3 END *****/

/*****ch1_rxtx_reg4 START *****/
#define FIELD_CH1_RXTX_REG4_TX_DATA_RATE_LSB		14
#define FIELD_CH1_RXTX_REG4_TX_DATA_RATE_MSB		15
#define FIELD_CH1_RXTX_REG4_TX_DATA_RATE_WIDTH		2
#define FIELD_CH1_RXTX_REG4_TX_DATA_RATE_MASK		0x0000c000
#define FIELD_CH1_RXTX_REG4_TX_DATA_RATE_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG4_TX_DATA_RATE_RD(src)	((FIELD_CH1_RXTX_REG4_TX_DATA_RATE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG4_TX_DATA_RATE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG4_TX_DATA_RATE_WR(dst)	(FIELD_CH1_RXTX_REG4_TX_DATA_RATE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG4_TX_DATA_RATE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG4_TX_DATA_RATE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG4_TX_DATA_RATE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG4_TX_DATA_RATE_SHIFT_MASK) & FIELD_CH1_RXTX_REG4_TX_DATA_RATE_MASK))

#define FIELD_CH1_RXTX_REG4_TX_WORD_MODE_LSB		11
#define FIELD_CH1_RXTX_REG4_TX_WORD_MODE_MSB		13
#define FIELD_CH1_RXTX_REG4_TX_WORD_MODE_WIDTH		3
#define FIELD_CH1_RXTX_REG4_TX_WORD_MODE_MASK		0x00003800
#define FIELD_CH1_RXTX_REG4_TX_WORD_MODE_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG4_TX_WORD_MODE_RD(src)	((FIELD_CH1_RXTX_REG4_TX_WORD_MODE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG4_TX_WORD_MODE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG4_TX_WORD_MODE_WR(dst)	(FIELD_CH1_RXTX_REG4_TX_WORD_MODE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG4_TX_WORD_MODE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG4_TX_WORD_MODE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG4_TX_WORD_MODE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG4_TX_WORD_MODE_SHIFT_MASK) & FIELD_CH1_RXTX_REG4_TX_WORD_MODE_MASK))

#define FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_LSB		8
#define FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_MSB		10
#define FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_WIDTH		3
#define FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_MASK		0x00000700
#define FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_RD(src)	((FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_WR(dst)	(FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG4_TX_PRBS_SEL_MASK))

#define FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_LSB		7
#define FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_MSB		7
#define FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_WIDTH		1
#define FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK		0x00000080
#define FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_RD(src)	((FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_WR(dst)	(FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_SHIFT_MASK) & FIELD_CH1_RXTX_REG4_RX_TX_SER_LOOPBACK_MASK))

#define FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_LSB		6
#define FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_MSB		6
#define FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_WIDTH		1
#define FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK		0x00000040
#define FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_RD(src)	((FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_WR(dst)	(FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_SHIFT_MASK) & FIELD_CH1_RXTX_REG4_TX_LOOPBACK_BUF_EN_MASK))

#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_LSB		3
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_MSB		5
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_WIDTH		3
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK		0x00000038
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_RD(src)	((FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_WR(dst)	(FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_SHIFT_MASK) & FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CP_MASK))

#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_LSB		0
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_MSB		2
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_WIDTH		3
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK		0x00000007
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_RD(src)	((FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_WR(dst)	(FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_SHIFT_MASK) & FIELD_CH1_RXTX_REG4_COUNTER_TIME_SEL_CN_MASK))

#define RESERVE_BITS_CH1_RXTX_REG4 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG4 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG4 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG4 0x00000000
/****** ch1_rxtx_reg4 END *****/

/*****ch1_rxtx_reg5 START *****/
#define FIELD_CH1_RXTX_REG5_TX_CN1_LSB		11
#define FIELD_CH1_RXTX_REG5_TX_CN1_MSB		15
#define FIELD_CH1_RXTX_REG5_TX_CN1_WIDTH		5
#define FIELD_CH1_RXTX_REG5_TX_CN1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG5_TX_CN1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG5_TX_CN1_RD(src)	((FIELD_CH1_RXTX_REG5_TX_CN1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG5_TX_CN1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG5_TX_CN1_WR(dst)	(FIELD_CH1_RXTX_REG5_TX_CN1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG5_TX_CN1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG5_TX_CN1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG5_TX_CN1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG5_TX_CN1_SHIFT_MASK) & FIELD_CH1_RXTX_REG5_TX_CN1_MASK))

#define FIELD_CH1_RXTX_REG5_TX_CP1_LSB		5
#define FIELD_CH1_RXTX_REG5_TX_CP1_MSB		10
#define FIELD_CH1_RXTX_REG5_TX_CP1_WIDTH		6
#define FIELD_CH1_RXTX_REG5_TX_CP1_MASK		0x000007e0
#define FIELD_CH1_RXTX_REG5_TX_CP1_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG5_TX_CP1_RD(src)	((FIELD_CH1_RXTX_REG5_TX_CP1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG5_TX_CP1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG5_TX_CP1_WR(dst)	(FIELD_CH1_RXTX_REG5_TX_CP1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG5_TX_CP1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG5_TX_CP1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG5_TX_CP1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG5_TX_CP1_SHIFT_MASK) & FIELD_CH1_RXTX_REG5_TX_CP1_MASK))

#define FIELD_CH1_RXTX_REG5_TX_CN2_LSB		0
#define FIELD_CH1_RXTX_REG5_TX_CN2_MSB		4
#define FIELD_CH1_RXTX_REG5_TX_CN2_WIDTH		5
#define FIELD_CH1_RXTX_REG5_TX_CN2_MASK		0x0000001f
#define FIELD_CH1_RXTX_REG5_TX_CN2_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG5_TX_CN2_RD(src)	((FIELD_CH1_RXTX_REG5_TX_CN2_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG5_TX_CN2_WR(dst)	(FIELD_CH1_RXTX_REG5_TX_CN2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG5_TX_CN2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG5_TX_CN2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG5_TX_CN2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG5_TX_CN2_SHIFT_MASK) & FIELD_CH1_RXTX_REG5_TX_CN2_MASK))

#define RESERVE_BITS_CH1_RXTX_REG5 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG5 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG5 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG5 0x00000000
/****** ch1_rxtx_reg5 END *****/

/*****ch1_rxtx_reg6 START *****/
#define FIELD_CH1_RXTX_REG6_TX_CN1_INV_LSB		15
#define FIELD_CH1_RXTX_REG6_TX_CN1_INV_MSB		15
#define FIELD_CH1_RXTX_REG6_TX_CN1_INV_WIDTH		1
#define FIELD_CH1_RXTX_REG6_TX_CN1_INV_MASK		0x00008000
#define FIELD_CH1_RXTX_REG6_TX_CN1_INV_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG6_TX_CN1_INV_RD(src)	((FIELD_CH1_RXTX_REG6_TX_CN1_INV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_TX_CN1_INV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_TX_CN1_INV_WR(dst)	(FIELD_CH1_RXTX_REG6_TX_CN1_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_TX_CN1_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_TX_CN1_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_TX_CN1_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_TX_CN1_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_TX_CN1_INV_MASK))

#define FIELD_CH1_RXTX_REG6_TX_CN2_INV_LSB		14
#define FIELD_CH1_RXTX_REG6_TX_CN2_INV_MSB		14
#define FIELD_CH1_RXTX_REG6_TX_CN2_INV_WIDTH		1
#define FIELD_CH1_RXTX_REG6_TX_CN2_INV_MASK		0x00004000
#define FIELD_CH1_RXTX_REG6_TX_CN2_INV_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG6_TX_CN2_INV_RD(src)	((FIELD_CH1_RXTX_REG6_TX_CN2_INV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_TX_CN2_INV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_TX_CN2_INV_WR(dst)	(FIELD_CH1_RXTX_REG6_TX_CN2_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_TX_CN2_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_TX_CN2_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_TX_CN2_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_TX_CN2_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_TX_CN2_INV_MASK))

#define FIELD_CH1_RXTX_REG6_TX_CP1_INV_LSB		13
#define FIELD_CH1_RXTX_REG6_TX_CP1_INV_MSB		13
#define FIELD_CH1_RXTX_REG6_TX_CP1_INV_WIDTH		1
#define FIELD_CH1_RXTX_REG6_TX_CP1_INV_MASK		0x00002000
#define FIELD_CH1_RXTX_REG6_TX_CP1_INV_SHIFT_MASK		0xd
#define FIELD_CH1_RXTX_REG6_TX_CP1_INV_RD(src)	((FIELD_CH1_RXTX_REG6_TX_CP1_INV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_TX_CP1_INV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_TX_CP1_INV_WR(dst)	(FIELD_CH1_RXTX_REG6_TX_CP1_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_TX_CP1_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_TX_CP1_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_TX_CP1_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_TX_CP1_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_TX_CP1_INV_MASK))

#define FIELD_CH1_RXTX_REG6_IDLE_RAW_LSB		12
#define FIELD_CH1_RXTX_REG6_IDLE_RAW_MSB		12
#define FIELD_CH1_RXTX_REG6_IDLE_RAW_WIDTH		1
#define FIELD_CH1_RXTX_REG6_IDLE_RAW_MASK		0x00001000
#define FIELD_CH1_RXTX_REG6_IDLE_RAW_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG6_IDLE_RAW_RD(src)	((FIELD_CH1_RXTX_REG6_IDLE_RAW_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_IDLE_RAW_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_IDLE_RAW_WR(dst)	(FIELD_CH1_RXTX_REG6_IDLE_RAW_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_IDLE_RAW_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_IDLE_RAW_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_IDLE_RAW_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_IDLE_RAW_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_IDLE_RAW_MASK))

#define FIELD_CH1_RXTX_REG6_TX_DATA_REV_LSB		11
#define FIELD_CH1_RXTX_REG6_TX_DATA_REV_MSB		11
#define FIELD_CH1_RXTX_REG6_TX_DATA_REV_WIDTH		1
#define FIELD_CH1_RXTX_REG6_TX_DATA_REV_MASK		0x00000800
#define FIELD_CH1_RXTX_REG6_TX_DATA_REV_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG6_TX_DATA_REV_RD(src)	((FIELD_CH1_RXTX_REG6_TX_DATA_REV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_TX_DATA_REV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_TX_DATA_REV_WR(dst)	(FIELD_CH1_RXTX_REG6_TX_DATA_REV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_TX_DATA_REV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_TX_DATA_REV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_TX_DATA_REV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_TX_DATA_REV_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_TX_DATA_REV_MASK))

#define FIELD_CH1_RXTX_REG6_TXAMP_CNTL_LSB		7
#define FIELD_CH1_RXTX_REG6_TXAMP_CNTL_MSB		10
#define FIELD_CH1_RXTX_REG6_TXAMP_CNTL_WIDTH		4
#define FIELD_CH1_RXTX_REG6_TXAMP_CNTL_MASK		0x00000780
#define FIELD_CH1_RXTX_REG6_TXAMP_CNTL_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG6_TXAMP_CNTL_RD(src)	((FIELD_CH1_RXTX_REG6_TXAMP_CNTL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_TXAMP_CNTL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_TXAMP_CNTL_WR(dst)	(FIELD_CH1_RXTX_REG6_TXAMP_CNTL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_TXAMP_CNTL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_TXAMP_CNTL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_TXAMP_CNTL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_TXAMP_CNTL_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_TXAMP_CNTL_MASK))

#define FIELD_CH1_RXTX_REG6_TXAMP_ENA_LSB		6
#define FIELD_CH1_RXTX_REG6_TXAMP_ENA_MSB		6
#define FIELD_CH1_RXTX_REG6_TXAMP_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG6_TXAMP_ENA_MASK		0x00000040
#define FIELD_CH1_RXTX_REG6_TXAMP_ENA_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG6_TXAMP_ENA_RD(src)	((FIELD_CH1_RXTX_REG6_TXAMP_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_TXAMP_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_TXAMP_ENA_WR(dst)	(FIELD_CH1_RXTX_REG6_TXAMP_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_TXAMP_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_TXAMP_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_TXAMP_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_TXAMP_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_TXAMP_ENA_MASK))

#define FIELD_CH1_RXTX_REG6_RXDET_ENA_LSB		5
#define FIELD_CH1_RXTX_REG6_RXDET_ENA_MSB		5
#define FIELD_CH1_RXTX_REG6_RXDET_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG6_RXDET_ENA_MASK		0x00000020
#define FIELD_CH1_RXTX_REG6_RXDET_ENA_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG6_RXDET_ENA_RD(src)	((FIELD_CH1_RXTX_REG6_RXDET_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_RXDET_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_RXDET_ENA_WR(dst)	(FIELD_CH1_RXTX_REG6_RXDET_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_RXDET_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_RXDET_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_RXDET_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_RXDET_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_RXDET_ENA_MASK))

#define FIELD_CH1_RXTX_REG6_RXDET_CLR_LSB		4
#define FIELD_CH1_RXTX_REG6_RXDET_CLR_MSB		4
#define FIELD_CH1_RXTX_REG6_RXDET_CLR_WIDTH		1
#define FIELD_CH1_RXTX_REG6_RXDET_CLR_MASK		0x00000010
#define FIELD_CH1_RXTX_REG6_RXDET_CLR_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG6_RXDET_CLR_RD(src)	((FIELD_CH1_RXTX_REG6_RXDET_CLR_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_RXDET_CLR_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_RXDET_CLR_WR(dst)	(FIELD_CH1_RXTX_REG6_RXDET_CLR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_RXDET_CLR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_RXDET_CLR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_RXDET_CLR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_RXDET_CLR_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_RXDET_CLR_MASK))

#define FIELD_CH1_RXTX_REG6_TX_IDLE_LSB		3
#define FIELD_CH1_RXTX_REG6_TX_IDLE_MSB		3
#define FIELD_CH1_RXTX_REG6_TX_IDLE_WIDTH		1
#define FIELD_CH1_RXTX_REG6_TX_IDLE_MASK		0x00000008
#define FIELD_CH1_RXTX_REG6_TX_IDLE_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG6_TX_IDLE_RD(src)	((FIELD_CH1_RXTX_REG6_TX_IDLE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_TX_IDLE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_TX_IDLE_WR(dst)	(FIELD_CH1_RXTX_REG6_TX_IDLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_TX_IDLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_TX_IDLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_TX_IDLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_TX_IDLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_TX_IDLE_MASK))

#define FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_LSB		2
#define FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_MSB		2
#define FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_WIDTH		1
#define FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_MASK		0x00000004
#define FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_RD(src)	((FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_WR(dst)	(FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_TXSYNC_RESETB_MASK))

#define FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_LSB		1
#define FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_MSB		1
#define FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_WIDTH		1
#define FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_MASK		0x00000002
#define FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_RD(src)	((FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_WR(dst)	(FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_RX_BIST_RESYNC_MASK))

#define FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_LSB		0
#define FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_MSB		0
#define FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_WIDTH		1
#define FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK		0x00000001
#define FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_RD(src)	((FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_WR(dst)	(FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_SHIFT_MASK) & FIELD_CH1_RXTX_REG6_RX_BIST_ERRCNT_RD_MASK))

#define RESERVE_BITS_CH1_RXTX_REG6 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG6 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG6 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG6 0x00000000
/****** ch1_rxtx_reg6 END *****/

/*****ch1_rxtx_reg7 START *****/
#define FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_LSB		15
#define FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_MSB		15
#define FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK		0x00008000
#define FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_RD(src)	((FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_WR(dst)	(FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_RXREVLOOP_BACK_ENA_MASK))

#define FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_LSB		14
#define FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_MSB		14
#define FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_WIDTH		1
#define FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK		0x00004000
#define FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_RD(src)	((FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_WR(dst)	(FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_LOOP_BACK_ENA_CTLE_MASK))

#define FIELD_CH1_RXTX_REG7_RX_WORD_MODE_LSB		11
#define FIELD_CH1_RXTX_REG7_RX_WORD_MODE_MSB		13
#define FIELD_CH1_RXTX_REG7_RX_WORD_MODE_WIDTH		3
#define FIELD_CH1_RXTX_REG7_RX_WORD_MODE_MASK		0x00003800
#define FIELD_CH1_RXTX_REG7_RX_WORD_MODE_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG7_RX_WORD_MODE_RD(src)	((FIELD_CH1_RXTX_REG7_RX_WORD_MODE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG7_RX_WORD_MODE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG7_RX_WORD_MODE_WR(dst)	(FIELD_CH1_RXTX_REG7_RX_WORD_MODE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_RX_WORD_MODE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_RX_WORD_MODE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_RX_WORD_MODE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_RX_WORD_MODE_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_RX_WORD_MODE_MASK))

#define FIELD_CH1_RXTX_REG7_RX_DATA_RATE_LSB		9
#define FIELD_CH1_RXTX_REG7_RX_DATA_RATE_MSB		10
#define FIELD_CH1_RXTX_REG7_RX_DATA_RATE_WIDTH		2
#define FIELD_CH1_RXTX_REG7_RX_DATA_RATE_MASK		0x00000600
#define FIELD_CH1_RXTX_REG7_RX_DATA_RATE_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG7_RX_DATA_RATE_RD(src)	((FIELD_CH1_RXTX_REG7_RX_DATA_RATE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG7_RX_DATA_RATE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG7_RX_DATA_RATE_WR(dst)	(FIELD_CH1_RXTX_REG7_RX_DATA_RATE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_RX_DATA_RATE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_RX_DATA_RATE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_RX_DATA_RATE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_RX_DATA_RATE_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_RX_DATA_RATE_MASK))

#define FIELD_CH1_RXTX_REG7_RESETB_RXD_LSB		8
#define FIELD_CH1_RXTX_REG7_RESETB_RXD_MSB		8
#define FIELD_CH1_RXTX_REG7_RESETB_RXD_WIDTH		1
#define FIELD_CH1_RXTX_REG7_RESETB_RXD_MASK		0x00000100
#define FIELD_CH1_RXTX_REG7_RESETB_RXD_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG7_RESETB_RXD_RD(src)	((FIELD_CH1_RXTX_REG7_RESETB_RXD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG7_RESETB_RXD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG7_RESETB_RXD_WR(dst)	(FIELD_CH1_RXTX_REG7_RESETB_RXD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_RESETB_RXD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_RESETB_RXD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_RESETB_RXD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_RESETB_RXD_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_RESETB_RXD_MASK))

#define FIELD_CH1_RXTX_REG7_RESETB_RXA_LSB		7
#define FIELD_CH1_RXTX_REG7_RESETB_RXA_MSB		7
#define FIELD_CH1_RXTX_REG7_RESETB_RXA_WIDTH		1
#define FIELD_CH1_RXTX_REG7_RESETB_RXA_MASK		0x00000080
#define FIELD_CH1_RXTX_REG7_RESETB_RXA_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG7_RESETB_RXA_RD(src)	((FIELD_CH1_RXTX_REG7_RESETB_RXA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG7_RESETB_RXA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG7_RESETB_RXA_WR(dst)	(FIELD_CH1_RXTX_REG7_RESETB_RXA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_RESETB_RXA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_RESETB_RXA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_RESETB_RXA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_RESETB_RXA_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_RESETB_RXA_MASK))

#define FIELD_CH1_RXTX_REG7_BIST_ENA_RX_LSB		6
#define FIELD_CH1_RXTX_REG7_BIST_ENA_RX_MSB		6
#define FIELD_CH1_RXTX_REG7_BIST_ENA_RX_WIDTH		1
#define FIELD_CH1_RXTX_REG7_BIST_ENA_RX_MASK		0x00000040
#define FIELD_CH1_RXTX_REG7_BIST_ENA_RX_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG7_BIST_ENA_RX_RD(src)	((FIELD_CH1_RXTX_REG7_BIST_ENA_RX_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG7_BIST_ENA_RX_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG7_BIST_ENA_RX_WR(dst)	(FIELD_CH1_RXTX_REG7_BIST_ENA_RX_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_BIST_ENA_RX_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_BIST_ENA_RX_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_BIST_ENA_RX_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_BIST_ENA_RX_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_BIST_ENA_RX_MASK))

#define FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_LSB		3
#define FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_MSB		5
#define FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_WIDTH		3
#define FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_MASK		0x00000038
#define FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_RD(src)	((FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_WR(dst)	(FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_RX_PRBS_SEL_MASK))

#define FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_LSB		0
#define FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_MSB		2
#define FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_WIDTH		3
#define FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_MASK		0x00000007
#define FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_RD(src)	((FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_WR(dst)	(FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_SHIFT_MASK) & FIELD_CH1_RXTX_REG7_BIST_WAIT_DELAY_MASK))

#define RESERVE_BITS_CH1_RXTX_REG7 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG7 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG7 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG7 0x00000000
/****** ch1_rxtx_reg7 END *****/

/*****ch1_rxtx_reg8 START *****/
#define FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_LSB		15
#define FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_MSB		15
#define FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_WIDTH		1
#define FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK		0x00008000
#define FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_RD(src)	((FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_WR(dst)	(FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_RXTX_REV_PAR_LPBK_MASK))

#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_LSB		14
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_MSB		14
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_MASK		0x00004000
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_RD(src)	((FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_WR(dst)	(FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_MASK))

#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_LSB		13
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_MSB		13
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_WIDTH		1
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK		0x00002000
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_SHIFT_MASK		0xd
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_RD(src)	((FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_WR(dst)	(FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_CDR_LOOP_ENA_FORCE_MASK))

#define FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_LSB		12
#define FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_MSB		12
#define FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_WIDTH		1
#define FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_MASK		0x00001000
#define FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_RD(src)	((FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_WR(dst)	(FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_REV_UPDN_PHASE_MASK))

#define FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_LSB		11
#define FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_MSB		11
#define FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_WIDTH		1
#define FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_MASK		0x00000800
#define FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_RD(src)	((FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_WR(dst)	(FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_CDR_BYPASS_RXLOS_MASK))

#define FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_LSB		10
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MSB		10
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK		0x00000400
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_RD(src)	((FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_WR(dst)	(FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_CDR_LOOP_SNAPSHOT_ENA_MASK))

#define FIELD_CH1_RXTX_REG8_SSC_ENABLE_LSB		9
#define FIELD_CH1_RXTX_REG8_SSC_ENABLE_MSB		9
#define FIELD_CH1_RXTX_REG8_SSC_ENABLE_WIDTH		1
#define FIELD_CH1_RXTX_REG8_SSC_ENABLE_MASK		0x00000200
#define FIELD_CH1_RXTX_REG8_SSC_ENABLE_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG8_SSC_ENABLE_RD(src)	((FIELD_CH1_RXTX_REG8_SSC_ENABLE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_SSC_ENABLE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_SSC_ENABLE_WR(dst)	(FIELD_CH1_RXTX_REG8_SSC_ENABLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_SSC_ENABLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_SSC_ENABLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_SSC_ENABLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_SSC_ENABLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_SSC_ENABLE_MASK))

#define FIELD_CH1_RXTX_REG8_SD_DISABLE_LSB		8
#define FIELD_CH1_RXTX_REG8_SD_DISABLE_MSB		8
#define FIELD_CH1_RXTX_REG8_SD_DISABLE_WIDTH		1
#define FIELD_CH1_RXTX_REG8_SD_DISABLE_MASK		0x00000100
#define FIELD_CH1_RXTX_REG8_SD_DISABLE_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG8_SD_DISABLE_RD(src)	((FIELD_CH1_RXTX_REG8_SD_DISABLE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_SD_DISABLE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_SD_DISABLE_WR(dst)	(FIELD_CH1_RXTX_REG8_SD_DISABLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_SD_DISABLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_SD_DISABLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_SD_DISABLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_SD_DISABLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_SD_DISABLE_MASK))

#define FIELD_CH1_RXTX_REG8_SD_VREF_LSB		4
#define FIELD_CH1_RXTX_REG8_SD_VREF_MSB		7
#define FIELD_CH1_RXTX_REG8_SD_VREF_WIDTH		4
#define FIELD_CH1_RXTX_REG8_SD_VREF_MASK		0x000000f0
#define FIELD_CH1_RXTX_REG8_SD_VREF_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG8_SD_VREF_RD(src)	((FIELD_CH1_RXTX_REG8_SD_VREF_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_SD_VREF_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_SD_VREF_WR(dst)	(FIELD_CH1_RXTX_REG8_SD_VREF_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_SD_VREF_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_SD_VREF_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_SD_VREF_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_SD_VREF_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_SD_VREF_MASK))

#define FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_LSB		3
#define FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_MSB		3
#define FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_WIDTH		1
#define FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_MASK		0x00000008
#define FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_RD(src)	((FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_WR(dst)	(FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_TX_BIST_INJECT_ERR_MASK))

#define FIELD_CH1_RXTX_REG8_RESERVED_2_LSB		2
#define FIELD_CH1_RXTX_REG8_RESERVED_2_MSB		2
#define FIELD_CH1_RXTX_REG8_RESERVED_2_WIDTH		1
#define FIELD_CH1_RXTX_REG8_RESERVED_2_MASK		0x00000004
#define FIELD_CH1_RXTX_REG8_RESERVED_2_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG8_RESERVED_2_RD(src)	((FIELD_CH1_RXTX_REG8_RESERVED_2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_RESERVED_2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_RESERVED_2_WR(dst)	(FIELD_CH1_RXTX_REG8_RESERVED_2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_RESERVED_2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_RESERVED_2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_RESERVED_2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_RESERVED_2_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_RESERVED_2_MASK))

#define FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_LSB		1
#define FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_MSB		1
#define FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_WIDTH		1
#define FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_MASK		0x00000002
#define FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_RD(src)	((FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_WR(dst)	(FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_CDR_BW_TIMER_RESET_MASK))

#define FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_LSB		0
#define FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_MSB		0
#define FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_WIDTH		1
#define FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_MASK		0x00000001
#define FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_RD(src)	((FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_WR(dst)	(FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_SHIFT_MASK) & FIELD_CH1_RXTX_REG8_SWAP_LMSDATA_MASK))

#define RESERVE_BITS_CH1_RXTX_REG8 0x00000004
#define SELF_CLEAR_BITS_CH1_RXTX_REG8 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG8 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG8 0x00000000
/****** ch1_rxtx_reg8 END *****/

/*****ch1_rxtx_reg9 START *****/
#define FIELD_CH1_RXTX_REG9_FT_POS7_REG_LSB		10
#define FIELD_CH1_RXTX_REG9_FT_POS7_REG_MSB		15
#define FIELD_CH1_RXTX_REG9_FT_POS7_REG_WIDTH		6
#define FIELD_CH1_RXTX_REG9_FT_POS7_REG_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG9_FT_POS7_REG_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG9_FT_POS7_REG_RD(src)	((FIELD_CH1_RXTX_REG9_FT_POS7_REG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG9_FT_POS7_REG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG9_FT_POS7_REG_WR(dst)	(FIELD_CH1_RXTX_REG9_FT_POS7_REG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG9_FT_POS7_REG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG9_FT_POS7_REG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG9_FT_POS7_REG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG9_FT_POS7_REG_SHIFT_MASK) & FIELD_CH1_RXTX_REG9_FT_POS7_REG_MASK))

#define FIELD_CH1_RXTX_REG9_FT_POS8_REG_LSB		4
#define FIELD_CH1_RXTX_REG9_FT_POS8_REG_MSB		9
#define FIELD_CH1_RXTX_REG9_FT_POS8_REG_WIDTH		6
#define FIELD_CH1_RXTX_REG9_FT_POS8_REG_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG9_FT_POS8_REG_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG9_FT_POS8_REG_RD(src)	((FIELD_CH1_RXTX_REG9_FT_POS8_REG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG9_FT_POS8_REG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG9_FT_POS8_REG_WR(dst)	(FIELD_CH1_RXTX_REG9_FT_POS8_REG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG9_FT_POS8_REG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG9_FT_POS8_REG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG9_FT_POS8_REG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG9_FT_POS8_REG_SHIFT_MASK) & FIELD_CH1_RXTX_REG9_FT_POS8_REG_MASK))

#define FIELD_CH1_RXTX_REG9_RESERVED_3_LSB		0
#define FIELD_CH1_RXTX_REG9_RESERVED_3_MSB		3
#define FIELD_CH1_RXTX_REG9_RESERVED_3_WIDTH		4
#define FIELD_CH1_RXTX_REG9_RESERVED_3_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG9_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG9_RESERVED_3_RD(src)	((FIELD_CH1_RXTX_REG9_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG9_RESERVED_3_WR(dst)	(FIELD_CH1_RXTX_REG9_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG9_RESERVED_3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG9_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG9_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG9_RESERVED_3_SHIFT_MASK) & FIELD_CH1_RXTX_REG9_RESERVED_3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG9 0x0000000f
#define SELF_CLEAR_BITS_CH1_RXTX_REG9 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG9 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG9 0x0000ffff
/****** ch1_rxtx_reg9 END *****/

/*****ch1_rxtx_reg10 START *****/
#define FIELD_CH1_RXTX_REG10_FT_POS9_REG_LSB		10
#define FIELD_CH1_RXTX_REG10_FT_POS9_REG_MSB		15
#define FIELD_CH1_RXTX_REG10_FT_POS9_REG_WIDTH		6
#define FIELD_CH1_RXTX_REG10_FT_POS9_REG_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG10_FT_POS9_REG_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG10_FT_POS9_REG_RD(src)	((FIELD_CH1_RXTX_REG10_FT_POS9_REG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG10_FT_POS9_REG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG10_FT_POS9_REG_WR(dst)	(FIELD_CH1_RXTX_REG10_FT_POS9_REG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG10_FT_POS9_REG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG10_FT_POS9_REG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG10_FT_POS9_REG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG10_FT_POS9_REG_SHIFT_MASK) & FIELD_CH1_RXTX_REG10_FT_POS9_REG_MASK))

#define FIELD_CH1_RXTX_REG10_FT_POSA_REG_LSB		4
#define FIELD_CH1_RXTX_REG10_FT_POSA_REG_MSB		9
#define FIELD_CH1_RXTX_REG10_FT_POSA_REG_WIDTH		6
#define FIELD_CH1_RXTX_REG10_FT_POSA_REG_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG10_FT_POSA_REG_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG10_FT_POSA_REG_RD(src)	((FIELD_CH1_RXTX_REG10_FT_POSA_REG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG10_FT_POSA_REG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG10_FT_POSA_REG_WR(dst)	(FIELD_CH1_RXTX_REG10_FT_POSA_REG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG10_FT_POSA_REG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG10_FT_POSA_REG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG10_FT_POSA_REG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG10_FT_POSA_REG_SHIFT_MASK) & FIELD_CH1_RXTX_REG10_FT_POSA_REG_MASK))

#define FIELD_CH1_RXTX_REG10_RESERVED_3_LSB		0
#define FIELD_CH1_RXTX_REG10_RESERVED_3_MSB		3
#define FIELD_CH1_RXTX_REG10_RESERVED_3_WIDTH		4
#define FIELD_CH1_RXTX_REG10_RESERVED_3_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG10_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG10_RESERVED_3_RD(src)	((FIELD_CH1_RXTX_REG10_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG10_RESERVED_3_WR(dst)	(FIELD_CH1_RXTX_REG10_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG10_RESERVED_3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG10_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG10_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG10_RESERVED_3_SHIFT_MASK) & FIELD_CH1_RXTX_REG10_RESERVED_3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG10 0x0000000f
#define SELF_CLEAR_BITS_CH1_RXTX_REG10 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG10 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG10 0x0000ffff
/****** ch1_rxtx_reg10 END *****/

/*****ch1_rxtx_reg11 START *****/
#define FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_LSB		11
#define FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_MSB		15
#define FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_WIDTH		5
#define FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_RD(src)	((FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_WR(dst)	(FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_SHIFT_MASK) & FIELD_CH1_RXTX_REG11_PHASE_ADJUST_LIMIT_MASK))

#define FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_LSB		10
#define FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_MSB		10
#define FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_WIDTH		1
#define FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_MASK		0x00000400
#define FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_RD(src)	((FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_WR(dst)	(FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_SHIFT_MASK) & FIELD_CH1_RXTX_REG11_CAPTURE_FTPOS_MASK))

#define FIELD_CH1_RXTX_REG11_FT_POS4_LSB		4
#define FIELD_CH1_RXTX_REG11_FT_POS4_MSB		9
#define FIELD_CH1_RXTX_REG11_FT_POS4_WIDTH		6
#define FIELD_CH1_RXTX_REG11_FT_POS4_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG11_FT_POS4_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG11_FT_POS4_RD(src)	((FIELD_CH1_RXTX_REG11_FT_POS4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG11_FT_POS4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG11_FT_POS4_WR(dst)	(FIELD_CH1_RXTX_REG11_FT_POS4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG11_FT_POS4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG11_FT_POS4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG11_FT_POS4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG11_FT_POS4_SHIFT_MASK) & FIELD_CH1_RXTX_REG11_FT_POS4_MASK))

#define FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_LSB		1
#define FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_MSB		3
#define FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_WIDTH		3
#define FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK		0x0000000e
#define FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_RD(src)	((FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_WR(dst)	(FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG11_CDR_ACCUMULATOR_SEL_MASK))

#define FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_LSB		0
#define FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_MSB		0
#define FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_WIDTH		1
#define FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_MASK		0x00000001
#define FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_RD(src)	((FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_WR(dst)	(FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_SHIFT_MASK) & FIELD_CH1_RXTX_REG11_RX_IGEN_PDOWN_MASK))

#define RESERVE_BITS_CH1_RXTX_REG11 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG11 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG11 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG11 0x000003f0
/****** ch1_rxtx_reg11 END *****/

/*****ch1_rxtx_reg12 START *****/
#define FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_LSB		15
#define FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_MSB		15
#define FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_MASK		0x00008000
#define FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_RD(src)	((FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_WR(dst)	(FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_EYE_SCAN_ENA_MASK))

#define FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_LSB		14
#define FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_MSB		14
#define FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_WIDTH		1
#define FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_MASK		0x00004000
#define FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_RD(src)	((FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_WR(dst)	(FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_ERROR_LATCH_SWAP_MASK))

#define FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_LSB		13
#define FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_MSB		13
#define FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_MASK		0x00002000
#define FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_SHIFT_MASK		0xd
#define FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_RD(src)	((FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_WR(dst)	(FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_LATCH_OFF_ENA_MASK))

#define FIELD_CH1_RXTX_REG12_RX_PDOWN_LSB		12
#define FIELD_CH1_RXTX_REG12_RX_PDOWN_MSB		12
#define FIELD_CH1_RXTX_REG12_RX_PDOWN_WIDTH		1
#define FIELD_CH1_RXTX_REG12_RX_PDOWN_MASK		0x00001000
#define FIELD_CH1_RXTX_REG12_RX_PDOWN_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG12_RX_PDOWN_RD(src)	((FIELD_CH1_RXTX_REG12_RX_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_RX_PDOWN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_RX_PDOWN_WR(dst)	(FIELD_CH1_RXTX_REG12_RX_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_RX_PDOWN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_RX_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_RX_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_RX_PDOWN_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_RX_PDOWN_MASK))

#define FIELD_CH1_RXTX_REG12_RX_INV_LSB		11
#define FIELD_CH1_RXTX_REG12_RX_INV_MSB		11
#define FIELD_CH1_RXTX_REG12_RX_INV_WIDTH		1
#define FIELD_CH1_RXTX_REG12_RX_INV_MASK		0x00000800
#define FIELD_CH1_RXTX_REG12_RX_INV_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG12_RX_INV_RD(src)	((FIELD_CH1_RXTX_REG12_RX_INV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_RX_INV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_RX_INV_WR(dst)	(FIELD_CH1_RXTX_REG12_RX_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_RX_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_RX_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_RX_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_RX_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_RX_INV_MASK))

#define FIELD_CH1_RXTX_REG12_RX_DATA_REV_LSB		10
#define FIELD_CH1_RXTX_REG12_RX_DATA_REV_MSB		10
#define FIELD_CH1_RXTX_REG12_RX_DATA_REV_WIDTH		1
#define FIELD_CH1_RXTX_REG12_RX_DATA_REV_MASK		0x00000400
#define FIELD_CH1_RXTX_REG12_RX_DATA_REV_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG12_RX_DATA_REV_RD(src)	((FIELD_CH1_RXTX_REG12_RX_DATA_REV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_RX_DATA_REV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_RX_DATA_REV_WR(dst)	(FIELD_CH1_RXTX_REG12_RX_DATA_REV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_RX_DATA_REV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_RX_DATA_REV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_RX_DATA_REV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_RX_DATA_REV_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_RX_DATA_REV_MASK))

#define FIELD_CH1_RXTX_REG12_ENABLE_3POLE_LSB		9
#define FIELD_CH1_RXTX_REG12_ENABLE_3POLE_MSB		9
#define FIELD_CH1_RXTX_REG12_ENABLE_3POLE_WIDTH		1
#define FIELD_CH1_RXTX_REG12_ENABLE_3POLE_MASK		0x00000200
#define FIELD_CH1_RXTX_REG12_ENABLE_3POLE_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG12_ENABLE_3POLE_RD(src)	((FIELD_CH1_RXTX_REG12_ENABLE_3POLE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_ENABLE_3POLE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_ENABLE_3POLE_WR(dst)	(FIELD_CH1_RXTX_REG12_ENABLE_3POLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_ENABLE_3POLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_ENABLE_3POLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_ENABLE_3POLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_ENABLE_3POLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_ENABLE_3POLE_MASK))

#define FIELD_CH1_RXTX_REG12_TX_P0_PD_LSB		8
#define FIELD_CH1_RXTX_REG12_TX_P0_PD_MSB		8
#define FIELD_CH1_RXTX_REG12_TX_P0_PD_WIDTH		1
#define FIELD_CH1_RXTX_REG12_TX_P0_PD_MASK		0x00000100
#define FIELD_CH1_RXTX_REG12_TX_P0_PD_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG12_TX_P0_PD_RD(src)	((FIELD_CH1_RXTX_REG12_TX_P0_PD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_TX_P0_PD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_TX_P0_PD_WR(dst)	(FIELD_CH1_RXTX_REG12_TX_P0_PD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_TX_P0_PD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_TX_P0_PD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_TX_P0_PD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_TX_P0_PD_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_TX_P0_PD_MASK))

#define FIELD_CH1_RXTX_REG12_TX_P1_PD_LSB		7
#define FIELD_CH1_RXTX_REG12_TX_P1_PD_MSB		7
#define FIELD_CH1_RXTX_REG12_TX_P1_PD_WIDTH		1
#define FIELD_CH1_RXTX_REG12_TX_P1_PD_MASK		0x00000080
#define FIELD_CH1_RXTX_REG12_TX_P1_PD_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG12_TX_P1_PD_RD(src)	((FIELD_CH1_RXTX_REG12_TX_P1_PD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_TX_P1_PD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_TX_P1_PD_WR(dst)	(FIELD_CH1_RXTX_REG12_TX_P1_PD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_TX_P1_PD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_TX_P1_PD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_TX_P1_PD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_TX_P1_PD_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_TX_P1_PD_MASK))

#define FIELD_CH1_RXTX_REG12_TX_P2_PD_LSB		6
#define FIELD_CH1_RXTX_REG12_TX_P2_PD_MSB		6
#define FIELD_CH1_RXTX_REG12_TX_P2_PD_WIDTH		1
#define FIELD_CH1_RXTX_REG12_TX_P2_PD_MASK		0x00000040
#define FIELD_CH1_RXTX_REG12_TX_P2_PD_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG12_TX_P2_PD_RD(src)	((FIELD_CH1_RXTX_REG12_TX_P2_PD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_TX_P2_PD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_TX_P2_PD_WR(dst)	(FIELD_CH1_RXTX_REG12_TX_P2_PD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_TX_P2_PD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_TX_P2_PD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_TX_P2_PD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_TX_P2_PD_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_TX_P2_PD_MASK))

#define FIELD_CH1_RXTX_REG12_RX_P0_PD_LSB		5
#define FIELD_CH1_RXTX_REG12_RX_P0_PD_MSB		5
#define FIELD_CH1_RXTX_REG12_RX_P0_PD_WIDTH		1
#define FIELD_CH1_RXTX_REG12_RX_P0_PD_MASK		0x00000020
#define FIELD_CH1_RXTX_REG12_RX_P0_PD_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG12_RX_P0_PD_RD(src)	((FIELD_CH1_RXTX_REG12_RX_P0_PD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_RX_P0_PD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_RX_P0_PD_WR(dst)	(FIELD_CH1_RXTX_REG12_RX_P0_PD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_RX_P0_PD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_RX_P0_PD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_RX_P0_PD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_RX_P0_PD_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_RX_P0_PD_MASK))

#define FIELD_CH1_RXTX_REG12_RX_P1_PD_LSB		4
#define FIELD_CH1_RXTX_REG12_RX_P1_PD_MSB		4
#define FIELD_CH1_RXTX_REG12_RX_P1_PD_WIDTH		1
#define FIELD_CH1_RXTX_REG12_RX_P1_PD_MASK		0x00000010
#define FIELD_CH1_RXTX_REG12_RX_P1_PD_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG12_RX_P1_PD_RD(src)	((FIELD_CH1_RXTX_REG12_RX_P1_PD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_RX_P1_PD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_RX_P1_PD_WR(dst)	(FIELD_CH1_RXTX_REG12_RX_P1_PD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_RX_P1_PD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_RX_P1_PD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_RX_P1_PD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_RX_P1_PD_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_RX_P1_PD_MASK))

#define FIELD_CH1_RXTX_REG12_RX_P2_PD_LSB		3
#define FIELD_CH1_RXTX_REG12_RX_P2_PD_MSB		3
#define FIELD_CH1_RXTX_REG12_RX_P2_PD_WIDTH		1
#define FIELD_CH1_RXTX_REG12_RX_P2_PD_MASK		0x00000008
#define FIELD_CH1_RXTX_REG12_RX_P2_PD_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG12_RX_P2_PD_RD(src)	((FIELD_CH1_RXTX_REG12_RX_P2_PD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_RX_P2_PD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_RX_P2_PD_WR(dst)	(FIELD_CH1_RXTX_REG12_RX_P2_PD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_RX_P2_PD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_RX_P2_PD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_RX_P2_PD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_RX_P2_PD_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_RX_P2_PD_MASK))

#define FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_LSB		2
#define FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_MSB		2
#define FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_WIDTH		1
#define FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_MASK		0x00000004
#define FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_RD(src)	((FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_WR(dst)	(FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_SUMOS_ENABLE_MASK))

#define FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_LSB		1
#define FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_MSB		1
#define FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_WIDTH		1
#define FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_MASK		0x00000002
#define FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_RD(src)	((FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_WR(dst)	(FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_RX_DET_TERM_ENABLE_MASK))

#define FIELD_CH1_RXTX_REG12_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG12_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG12_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG12_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG12_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG12_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG12_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG12_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG12_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG12_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG12_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG12_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG12_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG12_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG12 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG12 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG12 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG12 0x00000000
/****** ch1_rxtx_reg12 END *****/

/*****ch1_rxtx_reg13 START *****/
#define FIELD_CH1_RXTX_REG13_RX_SPARE_LSB		0
#define FIELD_CH1_RXTX_REG13_RX_SPARE_MSB		15
#define FIELD_CH1_RXTX_REG13_RX_SPARE_WIDTH		16
#define FIELD_CH1_RXTX_REG13_RX_SPARE_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG13_RX_SPARE_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG13_RX_SPARE_RD(src)	((FIELD_CH1_RXTX_REG13_RX_SPARE_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG13_RX_SPARE_WR(dst)	(FIELD_CH1_RXTX_REG13_RX_SPARE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG13_RX_SPARE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG13_RX_SPARE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG13_RX_SPARE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG13_RX_SPARE_SHIFT_MASK) & FIELD_CH1_RXTX_REG13_RX_SPARE_MASK))

#define RESERVE_BITS_CH1_RXTX_REG13 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG13 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG13 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG13 0x00000000
/****** ch1_rxtx_reg13 END *****/

/*****ch1_rxtx_reg14 START *****/
#define FIELD_CH1_RXTX_REG14_TX_ATO_LSB		12
#define FIELD_CH1_RXTX_REG14_TX_ATO_MSB		15
#define FIELD_CH1_RXTX_REG14_TX_ATO_WIDTH		4
#define FIELD_CH1_RXTX_REG14_TX_ATO_MASK		0x0000f000
#define FIELD_CH1_RXTX_REG14_TX_ATO_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG14_TX_ATO_RD(src)	((FIELD_CH1_RXTX_REG14_TX_ATO_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG14_TX_ATO_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG14_TX_ATO_WR(dst)	(FIELD_CH1_RXTX_REG14_TX_ATO_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG14_TX_ATO_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG14_TX_ATO_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG14_TX_ATO_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG14_TX_ATO_SHIFT_MASK) & FIELD_CH1_RXTX_REG14_TX_ATO_MASK))

#define FIELD_CH1_RXTX_REG14_RX_ATO_LSB		7
#define FIELD_CH1_RXTX_REG14_RX_ATO_MSB		11
#define FIELD_CH1_RXTX_REG14_RX_ATO_WIDTH		5
#define FIELD_CH1_RXTX_REG14_RX_ATO_MASK		0x00000f80
#define FIELD_CH1_RXTX_REG14_RX_ATO_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG14_RX_ATO_RD(src)	((FIELD_CH1_RXTX_REG14_RX_ATO_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG14_RX_ATO_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG14_RX_ATO_WR(dst)	(FIELD_CH1_RXTX_REG14_RX_ATO_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG14_RX_ATO_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG14_RX_ATO_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG14_RX_ATO_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG14_RX_ATO_SHIFT_MASK) & FIELD_CH1_RXTX_REG14_RX_ATO_MASK))

#define FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_LSB		6
#define FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MSB		6
#define FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK		0x00000040
#define FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_RD(src)	((FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_WR(dst)	(FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG14_CTLE_LATCAL_MAN_ENA_MASK))

#define FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_LSB		0
#define FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MSB		5
#define FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_WIDTH		6
#define FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK		0x0000003f
#define FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_RD(src)	((FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_WR(dst)	(FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_SHIFT_MASK) & FIELD_CH1_RXTX_REG14_CLTE_LATCAL_MAN_PROG_MASK))

#define RESERVE_BITS_CH1_RXTX_REG14 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG14 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG14 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG14 0x00000000
/****** ch1_rxtx_reg14 END *****/

/*****ch1_rxtx_reg15 START *****/
#define FIELD_CH1_RXTX_REG15_RESERVED_15_LSB		0
#define FIELD_CH1_RXTX_REG15_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG15_RESERVED_15_WIDTH		16
#define FIELD_CH1_RXTX_REG15_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG15_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG15_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG15_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG15_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG15_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG15_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG15_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG15_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG15_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG15_RESERVED_15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG15 0x0000ffff
#define SELF_CLEAR_BITS_CH1_RXTX_REG15 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG15 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG15 0x00000000
/****** ch1_rxtx_reg15 END *****/

/*****ch1_rxtx_reg16 START *****/
#define FIELD_CH1_RXTX_REG16_RESERVED_15_LSB		0
#define FIELD_CH1_RXTX_REG16_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG16_RESERVED_15_WIDTH		16
#define FIELD_CH1_RXTX_REG16_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG16_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG16_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG16_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG16_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG16_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG16_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG16_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG16_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG16_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG16_RESERVED_15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG16 0x0000ffff
#define SELF_CLEAR_BITS_CH1_RXTX_REG16 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG16 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG16 0x00000000
/****** ch1_rxtx_reg16 END *****/

/*****ch1_rxtx_reg17 START *****/
#define FIELD_CH1_RXTX_REG17_RESERVED_15_LSB		0
#define FIELD_CH1_RXTX_REG17_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG17_RESERVED_15_WIDTH		16
#define FIELD_CH1_RXTX_REG17_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG17_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG17_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG17_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG17_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG17_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG17_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG17_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG17_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG17_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG17_RESERVED_15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG17 0x0000ffff
#define SELF_CLEAR_BITS_CH1_RXTX_REG17 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG17 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG17 0x00000000
/****** ch1_rxtx_reg17 END *****/

/*****ch1_rxtx_reg18 START *****/
#define FIELD_CH1_RXTX_REG18_CDR_PI_TAP_LSB		9
#define FIELD_CH1_RXTX_REG18_CDR_PI_TAP_MSB		15
#define FIELD_CH1_RXTX_REG18_CDR_PI_TAP_WIDTH		7
#define FIELD_CH1_RXTX_REG18_CDR_PI_TAP_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG18_CDR_PI_TAP_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG18_CDR_PI_TAP_RD(src)	((FIELD_CH1_RXTX_REG18_CDR_PI_TAP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG18_CDR_PI_TAP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG18_CDR_PI_TAP_WR(dst)	(FIELD_CH1_RXTX_REG18_CDR_PI_TAP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG18_CDR_PI_TAP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG18_CDR_PI_TAP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG18_CDR_PI_TAP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG18_CDR_PI_TAP_SHIFT_MASK) & FIELD_CH1_RXTX_REG18_CDR_PI_TAP_MASK))

#define FIELD_CH1_RXTX_REG18_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG18_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG18_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG18_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG18_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG18_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG18_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG18_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG18_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG18_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG18_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG18_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG18_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG18_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG18_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_LSB		1
#define FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_MSB		7
#define FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_WIDTH		7
#define FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_RD(src)	((FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_WR(dst)	(FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_SHIFT_MASK) & FIELD_CH1_RXTX_REG18_CDR_PQ_TAP_MASK))

#define FIELD_CH1_RXTX_REG18_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG18_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG18_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG18_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG18_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG18_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG18_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG18_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG18_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG18_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG18_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG18_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG18_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG18_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG18 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG18 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG18 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG18 0x0000ffff
/****** ch1_rxtx_reg18 END *****/

/*****ch1_rxtx_reg19 START *****/
#define FIELD_CH1_RXTX_REG19_ESCAN_TAP_LSB		9
#define FIELD_CH1_RXTX_REG19_ESCAN_TAP_MSB		15
#define FIELD_CH1_RXTX_REG19_ESCAN_TAP_WIDTH		7
#define FIELD_CH1_RXTX_REG19_ESCAN_TAP_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG19_ESCAN_TAP_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG19_ESCAN_TAP_RD(src)	((FIELD_CH1_RXTX_REG19_ESCAN_TAP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG19_ESCAN_TAP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG19_ESCAN_TAP_WR(dst)	(FIELD_CH1_RXTX_REG19_ESCAN_TAP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG19_ESCAN_TAP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG19_ESCAN_TAP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG19_ESCAN_TAP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG19_ESCAN_TAP_SHIFT_MASK) & FIELD_CH1_RXTX_REG19_ESCAN_TAP_MASK))

#define FIELD_CH1_RXTX_REG19_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG19_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG19_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG19_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG19_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG19_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG19_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG19_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG19_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG19_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG19_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG19_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG19_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG19_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG19_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_LSB		1
#define FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_MSB		7
#define FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_WIDTH		7
#define FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_RD(src)	((FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_WR(dst)	(FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_SHIFT_MASK) & FIELD_CH1_RXTX_REG19_ESCAN_VMARGIN_MASK))

#define FIELD_CH1_RXTX_REG19_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG19_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG19_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG19_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG19_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG19_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG19_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG19_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG19_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG19_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG19_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG19_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG19_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG19_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG19 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG19 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG19 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG19 0x0000ff00
/****** ch1_rxtx_reg19 END *****/

/*****ch1_rxtx_reg20 START *****/
#define FIELD_CH1_RXTX_REG20_RESERVED_15_LSB		0
#define FIELD_CH1_RXTX_REG20_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG20_RESERVED_15_WIDTH		16
#define FIELD_CH1_RXTX_REG20_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG20_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG20_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG20_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG20_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG20_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG20_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG20_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG20_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG20_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG20_RESERVED_15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG20 0x0000ffff
#define SELF_CLEAR_BITS_CH1_RXTX_REG20 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG20 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG20 0x0000ffff
/****** ch1_rxtx_reg20 END *****/

/*****ch1_rxtx_reg21 START *****/
#define FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_LSB		10
#define FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_MSB		15
#define FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_WIDTH		6
#define FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_RD(src)	((FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_WR(dst)	(FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG21_DO_LATCH_CALOUT_MASK))

#define FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_LSB		4
#define FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_MSB		9
#define FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_WIDTH		6
#define FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_RD(src)	((FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_WR(dst)	(FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG21_XO_LATCH_CALOUT_MASK))

#define FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_LSB		0
#define FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_MSB		3
#define FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_WIDTH		4
#define FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_RD(src)	((FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_WR(dst)	(FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_SHIFT_MASK) & FIELD_CH1_RXTX_REG21_LATCH_CAL_FAIL_ODD_MASK))

#define RESERVE_BITS_CH1_RXTX_REG21 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG21 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG21 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG21 0x0000ffff
/****** ch1_rxtx_reg21 END *****/

/*****ch1_rxtx_reg22 START *****/
#define FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_LSB		10
#define FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_MSB		15
#define FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_WIDTH		6
#define FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_RD(src)	((FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_WR(dst)	(FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG22_EO_LATCH_CALOUT_MASK))

#define FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_LSB		4
#define FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_MSB		9
#define FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_WIDTH		6
#define FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_RD(src)	((FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_WR(dst)	(FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG22_SO_LATCH_CALOUT_MASK))

#define FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_LSB		0
#define FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MSB		3
#define FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_WIDTH		4
#define FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_RD(src)	((FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_WR(dst)	(FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_SHIFT_MASK) & FIELD_CH1_RXTX_REG22_LATCH_CAL_FAIL_EVEN_MASK))

#define RESERVE_BITS_CH1_RXTX_REG22 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG22 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG22 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG22 0x0000ffff
/****** ch1_rxtx_reg22 END *****/

/*****ch1_rxtx_reg23 START *****/
#define FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_LSB		10
#define FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_MSB		15
#define FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_WIDTH		6
#define FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_RD(src)	((FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_WR(dst)	(FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG23_DE_LATCH_CALOUT_MASK))

#define FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_LSB		4
#define FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_MSB		9
#define FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_WIDTH		6
#define FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_RD(src)	((FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_WR(dst)	(FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG23_XE_LATCH_CALOUT_MASK))

#define FIELD_CH1_RXTX_REG23_RESERVED_3_LSB		0
#define FIELD_CH1_RXTX_REG23_RESERVED_3_MSB		3
#define FIELD_CH1_RXTX_REG23_RESERVED_3_WIDTH		4
#define FIELD_CH1_RXTX_REG23_RESERVED_3_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG23_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG23_RESERVED_3_RD(src)	((FIELD_CH1_RXTX_REG23_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG23_RESERVED_3_WR(dst)	(FIELD_CH1_RXTX_REG23_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG23_RESERVED_3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG23_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG23_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG23_RESERVED_3_SHIFT_MASK) & FIELD_CH1_RXTX_REG23_RESERVED_3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG23 0x0000000f
#define SELF_CLEAR_BITS_CH1_RXTX_REG23 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG23 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG23 0x0000ffff
/****** ch1_rxtx_reg23 END *****/

/*****ch1_rxtx_reg24 START *****/
#define FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_LSB		10
#define FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_MSB		15
#define FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_WIDTH		6
#define FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_RD(src)	((FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_WR(dst)	(FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG24_EE_LATCH_CALOUT_MASK))

#define FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_LSB		4
#define FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_MSB		9
#define FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_WIDTH		6
#define FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_RD(src)	((FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_WR(dst)	(FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG24_SE_LATCH_CALOUT_MASK))

#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_LSB		3
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_MSB		3
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_WIDTH		1
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_MASK		0x00000008
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_RD(src)	((FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_WR(dst)	(FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_SHIFT_MASK) & FIELD_CH1_RXTX_REG24_TX_BC_CP1_UP_MASK))

#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_LSB		2
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_MSB		2
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_WIDTH		1
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_MASK		0x00000004
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_RD(src)	((FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_WR(dst)	(FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_SHIFT_MASK) & FIELD_CH1_RXTX_REG24_TX_BC_CN1_UP_MASK))

#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_LSB		1
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_MSB		1
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_WIDTH		1
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_MASK		0x00000002
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_RD(src)	((FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_WR(dst)	(FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_SHIFT_MASK) & FIELD_CH1_RXTX_REG24_TX_BC_CP1_DN_MASK))

#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_LSB		0
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_MSB		0
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_WIDTH		1
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_MASK		0x00000001
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_RD(src)	((FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_WR(dst)	(FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_SHIFT_MASK) & FIELD_CH1_RXTX_REG24_TX_BC_CN1_DN_MASK))

#define RESERVE_BITS_CH1_RXTX_REG24 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG24 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG24 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG24 0x0000ffff
/****** ch1_rxtx_reg24 END *****/

/*****ch1_rxtx_reg25 START *****/
#define FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_LSB		15
#define FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_MSB		15
#define FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_WIDTH		1
#define FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_MASK		0x00008000
#define FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_RD(src)	((FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_WR(dst)	(FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_SWAP_XLATOUT_MASK))

#define FIELD_CH1_RXTX_REG25_RESERVED_14_LSB		14
#define FIELD_CH1_RXTX_REG25_RESERVED_14_MSB		14
#define FIELD_CH1_RXTX_REG25_RESERVED_14_WIDTH		1
#define FIELD_CH1_RXTX_REG25_RESERVED_14_MASK		0x00004000
#define FIELD_CH1_RXTX_REG25_RESERVED_14_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG25_RESERVED_14_RD(src)	((FIELD_CH1_RXTX_REG25_RESERVED_14_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_RESERVED_14_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_RESERVED_14_WR(dst)	(FIELD_CH1_RXTX_REG25_RESERVED_14_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_RESERVED_14_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_RESERVED_14_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_RESERVED_14_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_RESERVED_14_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_RESERVED_14_MASK))

#define FIELD_CH1_RXTX_REG25_RESERVED_13_LSB		13
#define FIELD_CH1_RXTX_REG25_RESERVED_13_MSB		13
#define FIELD_CH1_RXTX_REG25_RESERVED_13_WIDTH		1
#define FIELD_CH1_RXTX_REG25_RESERVED_13_MASK		0x00002000
#define FIELD_CH1_RXTX_REG25_RESERVED_13_SHIFT_MASK		0xd
#define FIELD_CH1_RXTX_REG25_RESERVED_13_RD(src)	((FIELD_CH1_RXTX_REG25_RESERVED_13_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_RESERVED_13_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_RESERVED_13_WR(dst)	(FIELD_CH1_RXTX_REG25_RESERVED_13_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_RESERVED_13_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_RESERVED_13_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_RESERVED_13_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_RESERVED_13_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_RESERVED_13_MASK))

#define FIELD_CH1_RXTX_REG25_BIT_SLIP_LSB		12
#define FIELD_CH1_RXTX_REG25_BIT_SLIP_MSB		12
#define FIELD_CH1_RXTX_REG25_BIT_SLIP_WIDTH		1
#define FIELD_CH1_RXTX_REG25_BIT_SLIP_MASK		0x00001000
#define FIELD_CH1_RXTX_REG25_BIT_SLIP_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG25_BIT_SLIP_RD(src)	((FIELD_CH1_RXTX_REG25_BIT_SLIP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_BIT_SLIP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_BIT_SLIP_WR(dst)	(FIELD_CH1_RXTX_REG25_BIT_SLIP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_BIT_SLIP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_BIT_SLIP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_BIT_SLIP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_BIT_SLIP_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_BIT_SLIP_MASK))

#define FIELD_CH1_RXTX_REG25_DCOFST_LSB		5
#define FIELD_CH1_RXTX_REG25_DCOFST_MSB		11
#define FIELD_CH1_RXTX_REG25_DCOFST_WIDTH		7
#define FIELD_CH1_RXTX_REG25_DCOFST_MASK		0x00000fe0
#define FIELD_CH1_RXTX_REG25_DCOFST_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG25_DCOFST_RD(src)	((FIELD_CH1_RXTX_REG25_DCOFST_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_DCOFST_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_DCOFST_WR(dst)	(FIELD_CH1_RXTX_REG25_DCOFST_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_DCOFST_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_DCOFST_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_DCOFST_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_DCOFST_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_DCOFST_MASK))

#define FIELD_CH1_RXTX_REG25_RESERVED_4_LSB		4
#define FIELD_CH1_RXTX_REG25_RESERVED_4_MSB		4
#define FIELD_CH1_RXTX_REG25_RESERVED_4_WIDTH		1
#define FIELD_CH1_RXTX_REG25_RESERVED_4_MASK		0x00000010
#define FIELD_CH1_RXTX_REG25_RESERVED_4_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG25_RESERVED_4_RD(src)	((FIELD_CH1_RXTX_REG25_RESERVED_4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_RESERVED_4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_RESERVED_4_WR(dst)	(FIELD_CH1_RXTX_REG25_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_RESERVED_4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_RESERVED_4_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_RESERVED_4_MASK))

#define FIELD_CH1_RXTX_REG25_SD_OUT_LSB		3
#define FIELD_CH1_RXTX_REG25_SD_OUT_MSB		3
#define FIELD_CH1_RXTX_REG25_SD_OUT_WIDTH		1
#define FIELD_CH1_RXTX_REG25_SD_OUT_MASK		0x00000008
#define FIELD_CH1_RXTX_REG25_SD_OUT_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG25_SD_OUT_RD(src)	((FIELD_CH1_RXTX_REG25_SD_OUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_SD_OUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_SD_OUT_WR(dst)	(FIELD_CH1_RXTX_REG25_SD_OUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_SD_OUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_SD_OUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_SD_OUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_SD_OUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_SD_OUT_MASK))

#define FIELD_CH1_RXTX_REG25_SD_FL_OUT_LSB		2
#define FIELD_CH1_RXTX_REG25_SD_FL_OUT_MSB		2
#define FIELD_CH1_RXTX_REG25_SD_FL_OUT_WIDTH		1
#define FIELD_CH1_RXTX_REG25_SD_FL_OUT_MASK		0x00000004
#define FIELD_CH1_RXTX_REG25_SD_FL_OUT_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG25_SD_FL_OUT_RD(src)	((FIELD_CH1_RXTX_REG25_SD_FL_OUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_SD_FL_OUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_SD_FL_OUT_WR(dst)	(FIELD_CH1_RXTX_REG25_SD_FL_OUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_SD_FL_OUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_SD_FL_OUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_SD_FL_OUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_SD_FL_OUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_SD_FL_OUT_MASK))

#define FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_LSB		1
#define FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_MSB		1
#define FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_WIDTH		1
#define FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK		0x00000002
#define FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_RD(src)	((FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_WR(dst)	(FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_ERR_LAT_ODD_POL_INV_MASK))

#define FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_LSB		0
#define FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MSB		0
#define FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_WIDTH		1
#define FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK		0x00000001
#define FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_RD(src)	((FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_WR(dst)	(FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG25_ERR_LAT_EVEN_POL_INV_MASK))

#define RESERVE_BITS_CH1_RXTX_REG25 0x00006010
#define SELF_CLEAR_BITS_CH1_RXTX_REG25 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG25 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG25 0x00000fec
/****** ch1_rxtx_reg25 END *****/

/*****ch1_rxtx_reg26 START *****/
#define FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_LSB		14
#define FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_MSB		15
#define FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_WIDTH		2
#define FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_MASK		0x0000c000
#define FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_RD(src)	((FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_WR(dst)	(FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_SHIFT_MASK) & FIELD_CH1_RXTX_REG26_SWITCH_ERROR_LATCH_MASK))

#define FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_LSB		11
#define FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_MSB		13
#define FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_WIDTH		3
#define FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_MASK		0x00003800
#define FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_RD(src)	((FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_WR(dst)	(FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_SHIFT_MASK) & FIELD_CH1_RXTX_REG26_PERIOD_ERROR_LATCH_MASK))

#define FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_LSB		7
#define FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_MSB		10
#define FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_WIDTH		4
#define FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_MASK		0x00000780
#define FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_RD(src)	((FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_WR(dst)	(FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_SHIFT_MASK) & FIELD_CH1_RXTX_REG26_DFE_TAP_SELECT_MASK))

#define FIELD_CH1_RXTX_REG26_RESERVED_6_LSB		4
#define FIELD_CH1_RXTX_REG26_RESERVED_6_MSB		6
#define FIELD_CH1_RXTX_REG26_RESERVED_6_WIDTH		3
#define FIELD_CH1_RXTX_REG26_RESERVED_6_MASK		0x00000070
#define FIELD_CH1_RXTX_REG26_RESERVED_6_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG26_RESERVED_6_RD(src)	((FIELD_CH1_RXTX_REG26_RESERVED_6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG26_RESERVED_6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG26_RESERVED_6_WR(dst)	(FIELD_CH1_RXTX_REG26_RESERVED_6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG26_RESERVED_6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG26_RESERVED_6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG26_RESERVED_6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG26_RESERVED_6_SHIFT_MASK) & FIELD_CH1_RXTX_REG26_RESERVED_6_MASK))

#define FIELD_CH1_RXTX_REG26_BLWC_ENA_LSB		3
#define FIELD_CH1_RXTX_REG26_BLWC_ENA_MSB		3
#define FIELD_CH1_RXTX_REG26_BLWC_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG26_BLWC_ENA_MASK		0x00000008
#define FIELD_CH1_RXTX_REG26_BLWC_ENA_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG26_BLWC_ENA_RD(src)	((FIELD_CH1_RXTX_REG26_BLWC_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG26_BLWC_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG26_BLWC_ENA_WR(dst)	(FIELD_CH1_RXTX_REG26_BLWC_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG26_BLWC_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG26_BLWC_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG26_BLWC_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG26_BLWC_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG26_BLWC_ENA_MASK))

#define FIELD_CH1_RXTX_REG26_RESERVED_2_LSB		2
#define FIELD_CH1_RXTX_REG26_RESERVED_2_MSB		2
#define FIELD_CH1_RXTX_REG26_RESERVED_2_WIDTH		1
#define FIELD_CH1_RXTX_REG26_RESERVED_2_MASK		0x00000004
#define FIELD_CH1_RXTX_REG26_RESERVED_2_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG26_RESERVED_2_RD(src)	((FIELD_CH1_RXTX_REG26_RESERVED_2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG26_RESERVED_2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG26_RESERVED_2_WR(dst)	(FIELD_CH1_RXTX_REG26_RESERVED_2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG26_RESERVED_2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG26_RESERVED_2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG26_RESERVED_2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG26_RESERVED_2_SHIFT_MASK) & FIELD_CH1_RXTX_REG26_RESERVED_2_MASK))

#define FIELD_CH1_RXTX_REG26_H0_SIGN_REV_LSB		1
#define FIELD_CH1_RXTX_REG26_H0_SIGN_REV_MSB		1
#define FIELD_CH1_RXTX_REG26_H0_SIGN_REV_WIDTH		1
#define FIELD_CH1_RXTX_REG26_H0_SIGN_REV_MASK		0x00000002
#define FIELD_CH1_RXTX_REG26_H0_SIGN_REV_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG26_H0_SIGN_REV_RD(src)	((FIELD_CH1_RXTX_REG26_H0_SIGN_REV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG26_H0_SIGN_REV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG26_H0_SIGN_REV_WR(dst)	(FIELD_CH1_RXTX_REG26_H0_SIGN_REV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG26_H0_SIGN_REV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG26_H0_SIGN_REV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG26_H0_SIGN_REV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG26_H0_SIGN_REV_SHIFT_MASK) & FIELD_CH1_RXTX_REG26_H0_SIGN_REV_MASK))

#define FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_LSB		0
#define FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_MSB		0
#define FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK		0x00000001
#define FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_RD(src)	((FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_WR(dst)	(FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG26_DFE_TAP_WRITE_ENA_MASK))

#define RESERVE_BITS_CH1_RXTX_REG26 0x00000074
#define SELF_CLEAR_BITS_CH1_RXTX_REG26 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG26 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG26 0x00000000
/****** ch1_rxtx_reg26 END *****/

/*****ch1_rxtx_reg27 START *****/
#define FIELD_CH1_RXTX_REG27_RXPD_CONFIG_LSB		14
#define FIELD_CH1_RXTX_REG27_RXPD_CONFIG_MSB		15
#define FIELD_CH1_RXTX_REG27_RXPD_CONFIG_WIDTH		2
#define FIELD_CH1_RXTX_REG27_RXPD_CONFIG_MASK		0x0000c000
#define FIELD_CH1_RXTX_REG27_RXPD_CONFIG_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG27_RXPD_CONFIG_RD(src)	((FIELD_CH1_RXTX_REG27_RXPD_CONFIG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG27_RXPD_CONFIG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG27_RXPD_CONFIG_WR(dst)	(FIELD_CH1_RXTX_REG27_RXPD_CONFIG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG27_RXPD_CONFIG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG27_RXPD_CONFIG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG27_RXPD_CONFIG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG27_RXPD_CONFIG_SHIFT_MASK) & FIELD_CH1_RXTX_REG27_RXPD_CONFIG_MASK))

#define FIELD_CH1_RXTX_REG27_RXPD_BLOCK_LSB		11
#define FIELD_CH1_RXTX_REG27_RXPD_BLOCK_MSB		13
#define FIELD_CH1_RXTX_REG27_RXPD_BLOCK_WIDTH		3
#define FIELD_CH1_RXTX_REG27_RXPD_BLOCK_MASK		0x00003800
#define FIELD_CH1_RXTX_REG27_RXPD_BLOCK_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG27_RXPD_BLOCK_RD(src)	((FIELD_CH1_RXTX_REG27_RXPD_BLOCK_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG27_RXPD_BLOCK_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG27_RXPD_BLOCK_WR(dst)	(FIELD_CH1_RXTX_REG27_RXPD_BLOCK_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG27_RXPD_BLOCK_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG27_RXPD_BLOCK_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG27_RXPD_BLOCK_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG27_RXPD_BLOCK_SHIFT_MASK) & FIELD_CH1_RXTX_REG27_RXPD_BLOCK_MASK))

#define FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_LSB		10
#define FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_MSB		10
#define FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_WIDTH		1
#define FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_MASK		0x00000400
#define FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_RD(src)	((FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_WR(dst)	(FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_SHIFT_MASK) & FIELD_CH1_RXTX_REG27_FLOATING_SRC_START_MASK))

#define FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_LSB		5
#define FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_MSB		9
#define FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_WIDTH		5
#define FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK		0x000003e0
#define FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_RD(src)	((FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_WR(dst)	(FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG27_CTLE_CAL_HS_LEVEL_MASK))

#define FIELD_CH1_RXTX_REG27_ALPHA_BLWC_LSB		1
#define FIELD_CH1_RXTX_REG27_ALPHA_BLWC_MSB		4
#define FIELD_CH1_RXTX_REG27_ALPHA_BLWC_WIDTH		4
#define FIELD_CH1_RXTX_REG27_ALPHA_BLWC_MASK		0x0000001e
#define FIELD_CH1_RXTX_REG27_ALPHA_BLWC_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG27_ALPHA_BLWC_RD(src)	((FIELD_CH1_RXTX_REG27_ALPHA_BLWC_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG27_ALPHA_BLWC_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG27_ALPHA_BLWC_WR(dst)	(FIELD_CH1_RXTX_REG27_ALPHA_BLWC_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG27_ALPHA_BLWC_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG27_ALPHA_BLWC_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG27_ALPHA_BLWC_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG27_ALPHA_BLWC_SHIFT_MASK) & FIELD_CH1_RXTX_REG27_ALPHA_BLWC_MASK))

#define FIELD_CH1_RXTX_REG27_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG27_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG27_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG27_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG27_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG27_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG27_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG27_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG27_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG27_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG27_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG27_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG27_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG27_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG27 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG27 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG27 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG27 0x000003e0
/****** ch1_rxtx_reg27 END *****/

/*****ch1_rxtx_reg28 START *****/
#define FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_LSB		0
#define FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_MSB		15
#define FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_WIDTH		16
#define FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_RD(src)	((FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_WR(dst)	(FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG28_DFE_TAP_ENA_MASK))

#define RESERVE_BITS_CH1_RXTX_REG28 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG28 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG28 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG28 0x00000000
/****** ch1_rxtx_reg28 END *****/

/*****ch1_rxtx_reg29 START *****/
#define FIELD_CH1_RXTX_REG29_RESERVED_15_LSB		0
#define FIELD_CH1_RXTX_REG29_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG29_RESERVED_15_WIDTH		16
#define FIELD_CH1_RXTX_REG29_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG29_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG29_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG29_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG29_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG29_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG29_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG29_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG29_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG29_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG29_RESERVED_15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG29 0x0000ffff
#define SELF_CLEAR_BITS_CH1_RXTX_REG29 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG29 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG29 0x00000000
/****** ch1_rxtx_reg29 END *****/

/*****ch1_rxtx_reg30 START *****/
#define FIELD_CH1_RXTX_REG30_RESERVED_15_LSB		0
#define FIELD_CH1_RXTX_REG30_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG30_RESERVED_15_WIDTH		16
#define FIELD_CH1_RXTX_REG30_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG30_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG30_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG30_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG30_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG30_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG30_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG30_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG30_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG30_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG30_RESERVED_15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG30 0x0000ffff
#define SELF_CLEAR_BITS_CH1_RXTX_REG30 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG30 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG30 0x00000000
/****** ch1_rxtx_reg30 END *****/

/*****ch1_rxtx_reg31 START *****/
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_LSB		9
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_MSB		15
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_WIDTH		7
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_RD(src)	((FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_WR(dst)	(FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_SHIFT_MASK) & FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H0_MASK))

#define FIELD_CH1_RXTX_REG31_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG31_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG31_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG31_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG31_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG31_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG31_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG31_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG31_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG31_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG31_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG31_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG31_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG31_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG31_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_LSB		1
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_MSB		7
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_WIDTH		7
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_RD(src)	((FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_WR(dst)	(FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_SHIFT_MASK) & FIELD_CH1_RXTX_REG31_DFE_PRESET_VALUE_H1_MASK))

#define FIELD_CH1_RXTX_REG31_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG31_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG31_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG31_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG31_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG31_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG31_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG31_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG31_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG31_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG31_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG31_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG31_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG31_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG31 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG31 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG31 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG31 0x00000000
/****** ch1_rxtx_reg31 END *****/

/*****ch1_rxtx_reg32 START *****/
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_LSB		9
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_MSB		15
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_WIDTH		7
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_RD(src)	((FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_WR(dst)	(FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_SHIFT_MASK) & FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H2_MASK))

#define FIELD_CH1_RXTX_REG32_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG32_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG32_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG32_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG32_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG32_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG32_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG32_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG32_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG32_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG32_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG32_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG32_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG32_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG32_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_LSB		1
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_MSB		7
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_WIDTH		7
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_RD(src)	((FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_WR(dst)	(FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_SHIFT_MASK) & FIELD_CH1_RXTX_REG32_DFE_PRESET_VALUE_H3_MASK))

#define FIELD_CH1_RXTX_REG32_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG32_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG32_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG32_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG32_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG32_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG32_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG32_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG32_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG32_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG32_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG32_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG32_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG32_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG32 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG32 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG32 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG32 0x00000000
/****** ch1_rxtx_reg32 END *****/

/*****ch1_rxtx_reg33 START *****/
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_LSB		9
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_MSB		15
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_WIDTH		7
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_RD(src)	((FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_WR(dst)	(FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_SHIFT_MASK) & FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H4_MASK))

#define FIELD_CH1_RXTX_REG33_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG33_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG33_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG33_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG33_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG33_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG33_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG33_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG33_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG33_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG33_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG33_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG33_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG33_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG33_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_LSB		1
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_MSB		7
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_WIDTH		7
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_RD(src)	((FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_WR(dst)	(FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_SHIFT_MASK) & FIELD_CH1_RXTX_REG33_DFE_PRESET_VALUE_H5_MASK))

#define FIELD_CH1_RXTX_REG33_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG33_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG33_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG33_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG33_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG33_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG33_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG33_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG33_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG33_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG33_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG33_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG33_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG33_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG33 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG33 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG33 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG33 0x00000000
/****** ch1_rxtx_reg33 END *****/

/*****ch1_rxtx_reg34 START *****/
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_LSB		9
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_MSB		15
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_WIDTH		7
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_RD(src)	((FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_WR(dst)	(FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_SHIFT_MASK) & FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H6_MASK))

#define FIELD_CH1_RXTX_REG34_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG34_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG34_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG34_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG34_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG34_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG34_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG34_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG34_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG34_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG34_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG34_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG34_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG34_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG34_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_LSB		1
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_MSB		7
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_WIDTH		7
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_RD(src)	((FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_WR(dst)	(FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_SHIFT_MASK) & FIELD_CH1_RXTX_REG34_DFE_PRESET_VALUE_H7_MASK))

#define FIELD_CH1_RXTX_REG34_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG34_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG34_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG34_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG34_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG34_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG34_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG34_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG34_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG34_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG34_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG34_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG34_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG34_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG34 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG34 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG34 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG34 0x00000000
/****** ch1_rxtx_reg34 END *****/

/*****ch1_rxtx_reg35 START *****/
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_LSB		9
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_MSB		15
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_WIDTH		7
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_RD(src)	((FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_WR(dst)	(FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_SHIFT_MASK) & FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H8_MASK))

#define FIELD_CH1_RXTX_REG35_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG35_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG35_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG35_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG35_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG35_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG35_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG35_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG35_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG35_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG35_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG35_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG35_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG35_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG35_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_LSB		1
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_MSB		7
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_WIDTH		7
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_RD(src)	((FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_WR(dst)	(FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_SHIFT_MASK) & FIELD_CH1_RXTX_REG35_DFE_PRESET_VALUE_H9_MASK))

#define FIELD_CH1_RXTX_REG35_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG35_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG35_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG35_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG35_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG35_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG35_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG35_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG35_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG35_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG35_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG35_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG35_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG35_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG35 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG35 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG35 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG35 0x00000000
/****** ch1_rxtx_reg35 END *****/

/*****ch1_rxtx_reg36 START *****/
#define FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_LSB		9
#define FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_MSB		15
#define FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_WIDTH		7
#define FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_RD(src)	((FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_WR(dst)	(FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_SHIFT_MASK) & FIELD_CH1_RXTX_REG36_DFE_PRESET_VALUE_H10_MASK))

#define FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_LSB		8
#define FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_MSB		8
#define FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_WIDTH		1
#define FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK		0x00000100
#define FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_RD(src)	((FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_WR(dst)	(FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_SHIFT_MASK) & FIELD_CH1_RXTX_REG36_RX_CLK_SLEW_CNTL_MASK))

#define FIELD_CH1_RXTX_REG36_EKBC_REV_LSB		7
#define FIELD_CH1_RXTX_REG36_EKBC_REV_MSB		7
#define FIELD_CH1_RXTX_REG36_EKBC_REV_WIDTH		1
#define FIELD_CH1_RXTX_REG36_EKBC_REV_MASK		0x00000080
#define FIELD_CH1_RXTX_REG36_EKBC_REV_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG36_EKBC_REV_RD(src)	((FIELD_CH1_RXTX_REG36_EKBC_REV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG36_EKBC_REV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG36_EKBC_REV_WR(dst)	(FIELD_CH1_RXTX_REG36_EKBC_REV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG36_EKBC_REV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG36_EKBC_REV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG36_EKBC_REV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG36_EKBC_REV_SHIFT_MASK) & FIELD_CH1_RXTX_REG36_EKBC_REV_MASK))

#define FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_LSB		6
#define FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_MSB		6
#define FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_WIDTH		1
#define FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_MASK		0x00000040
#define FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_RD(src)	((FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_WR(dst)	(FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_SHIFT_MASK) & FIELD_CH1_RXTX_REG36_SD_FL_PDOWN_MASK))

#define FIELD_CH1_RXTX_REG36_RESERVED_5_LSB		0
#define FIELD_CH1_RXTX_REG36_RESERVED_5_MSB		5
#define FIELD_CH1_RXTX_REG36_RESERVED_5_WIDTH		6
#define FIELD_CH1_RXTX_REG36_RESERVED_5_MASK		0x0000003f
#define FIELD_CH1_RXTX_REG36_RESERVED_5_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG36_RESERVED_5_RD(src)	((FIELD_CH1_RXTX_REG36_RESERVED_5_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG36_RESERVED_5_WR(dst)	(FIELD_CH1_RXTX_REG36_RESERVED_5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG36_RESERVED_5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG36_RESERVED_5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG36_RESERVED_5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG36_RESERVED_5_SHIFT_MASK) & FIELD_CH1_RXTX_REG36_RESERVED_5_MASK))

#define RESERVE_BITS_CH1_RXTX_REG36 0x0000003f
#define SELF_CLEAR_BITS_CH1_RXTX_REG36 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG36 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG36 0x00000000
/****** ch1_rxtx_reg36 END *****/

/*****ch1_rxtx_reg37 START *****/
#define FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_LSB		8
#define FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_MSB		15
#define FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_WIDTH		8
#define FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_MASK		0x0000ff00
#define FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_RD(src)	((FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_WR(dst)	(FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG37_TX_SPARE_OUT_MASK))

#define FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_LSB		0
#define FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_MSB		7
#define FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_WIDTH		8
#define FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_MASK		0x000000ff
#define FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_RD(src)	((FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_WR(dst)	(FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_SHIFT_MASK) & FIELD_CH1_RXTX_REG37_RX_SPARE_OUT_MASK))

#define RESERVE_BITS_CH1_RXTX_REG37 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG37 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG37 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG37 0x0000ffff
/****** ch1_rxtx_reg37 END *****/

/*****ch1_rxtx_reg38 START *****/
#define FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_LSB		1
#define FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_MSB		15
#define FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_WIDTH		15
#define FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK		0x0000fffe
#define FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_RD(src)	((FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_WR(dst)	(FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG38_CUSTOMER_PINMODE_INV_MASK))

#define FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_LSB		0
#define FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_MSB		0
#define FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_WIDTH		1
#define FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_MASK		0x00000001
#define FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_RD(src)	((FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_WR(dst)	(FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG38_TX_USER_PATT_SEL_MASK))

#define RESERVE_BITS_CH1_RXTX_REG38 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG38 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG38 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG38 0x00000000
/****** ch1_rxtx_reg38 END *****/

/*****ch1_rxtx_reg39 START *****/
#define FIELD_CH1_RXTX_REG39_TX_USER_PATT16_LSB		8
#define FIELD_CH1_RXTX_REG39_TX_USER_PATT16_MSB		15
#define FIELD_CH1_RXTX_REG39_TX_USER_PATT16_WIDTH		8
#define FIELD_CH1_RXTX_REG39_TX_USER_PATT16_MASK		0x0000ff00
#define FIELD_CH1_RXTX_REG39_TX_USER_PATT16_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG39_TX_USER_PATT16_RD(src)	((FIELD_CH1_RXTX_REG39_TX_USER_PATT16_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG39_TX_USER_PATT16_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG39_TX_USER_PATT16_WR(dst)	(FIELD_CH1_RXTX_REG39_TX_USER_PATT16_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG39_TX_USER_PATT16_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG39_TX_USER_PATT16_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG39_TX_USER_PATT16_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG39_TX_USER_PATT16_SHIFT_MASK) & FIELD_CH1_RXTX_REG39_TX_USER_PATT16_MASK))

#define FIELD_CH1_RXTX_REG39_RESERVED_7_LSB		0
#define FIELD_CH1_RXTX_REG39_RESERVED_7_MSB		7
#define FIELD_CH1_RXTX_REG39_RESERVED_7_WIDTH		8
#define FIELD_CH1_RXTX_REG39_RESERVED_7_MASK		0x000000ff
#define FIELD_CH1_RXTX_REG39_RESERVED_7_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG39_RESERVED_7_RD(src)	((FIELD_CH1_RXTX_REG39_RESERVED_7_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG39_RESERVED_7_WR(dst)	(FIELD_CH1_RXTX_REG39_RESERVED_7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG39_RESERVED_7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG39_RESERVED_7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG39_RESERVED_7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG39_RESERVED_7_SHIFT_MASK) & FIELD_CH1_RXTX_REG39_RESERVED_7_MASK))

#define RESERVE_BITS_CH1_RXTX_REG39 0x000000ff
#define SELF_CLEAR_BITS_CH1_RXTX_REG39 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG39 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG39 0x00000000
/****** ch1_rxtx_reg39 END *****/

/*****ch1_rxtx_reg40 START *****/
#define FIELD_CH1_RXTX_REG40_TX_USER_PATT15_LSB		0
#define FIELD_CH1_RXTX_REG40_TX_USER_PATT15_MSB		15
#define FIELD_CH1_RXTX_REG40_TX_USER_PATT15_WIDTH		16
#define FIELD_CH1_RXTX_REG40_TX_USER_PATT15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG40_TX_USER_PATT15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG40_TX_USER_PATT15_RD(src)	((FIELD_CH1_RXTX_REG40_TX_USER_PATT15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG40_TX_USER_PATT15_WR(dst)	(FIELD_CH1_RXTX_REG40_TX_USER_PATT15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG40_TX_USER_PATT15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG40_TX_USER_PATT15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG40_TX_USER_PATT15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG40_TX_USER_PATT15_SHIFT_MASK) & FIELD_CH1_RXTX_REG40_TX_USER_PATT15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG40 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG40 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG40 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG40 0x00000000
/****** ch1_rxtx_reg40 END *****/

/*****ch1_rxtx_reg41 START *****/
#define FIELD_CH1_RXTX_REG41_TX_USER_PATT14_LSB		0
#define FIELD_CH1_RXTX_REG41_TX_USER_PATT14_MSB		15
#define FIELD_CH1_RXTX_REG41_TX_USER_PATT14_WIDTH		16
#define FIELD_CH1_RXTX_REG41_TX_USER_PATT14_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG41_TX_USER_PATT14_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG41_TX_USER_PATT14_RD(src)	((FIELD_CH1_RXTX_REG41_TX_USER_PATT14_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG41_TX_USER_PATT14_WR(dst)	(FIELD_CH1_RXTX_REG41_TX_USER_PATT14_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG41_TX_USER_PATT14_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG41_TX_USER_PATT14_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG41_TX_USER_PATT14_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG41_TX_USER_PATT14_SHIFT_MASK) & FIELD_CH1_RXTX_REG41_TX_USER_PATT14_MASK))

#define RESERVE_BITS_CH1_RXTX_REG41 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG41 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG41 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG41 0x00000000
/****** ch1_rxtx_reg41 END *****/

/*****ch1_rxtx_reg42 START *****/
#define FIELD_CH1_RXTX_REG42_TX_USER_PATT13_LSB		0
#define FIELD_CH1_RXTX_REG42_TX_USER_PATT13_MSB		15
#define FIELD_CH1_RXTX_REG42_TX_USER_PATT13_WIDTH		16
#define FIELD_CH1_RXTX_REG42_TX_USER_PATT13_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG42_TX_USER_PATT13_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG42_TX_USER_PATT13_RD(src)	((FIELD_CH1_RXTX_REG42_TX_USER_PATT13_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG42_TX_USER_PATT13_WR(dst)	(FIELD_CH1_RXTX_REG42_TX_USER_PATT13_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG42_TX_USER_PATT13_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG42_TX_USER_PATT13_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG42_TX_USER_PATT13_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG42_TX_USER_PATT13_SHIFT_MASK) & FIELD_CH1_RXTX_REG42_TX_USER_PATT13_MASK))

#define RESERVE_BITS_CH1_RXTX_REG42 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG42 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG42 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG42 0x00000000
/****** ch1_rxtx_reg42 END *****/

/*****ch1_rxtx_reg43 START *****/
#define FIELD_CH1_RXTX_REG43_TX_USER_PATT12_LSB		0
#define FIELD_CH1_RXTX_REG43_TX_USER_PATT12_MSB		15
#define FIELD_CH1_RXTX_REG43_TX_USER_PATT12_WIDTH		16
#define FIELD_CH1_RXTX_REG43_TX_USER_PATT12_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG43_TX_USER_PATT12_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG43_TX_USER_PATT12_RD(src)	((FIELD_CH1_RXTX_REG43_TX_USER_PATT12_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG43_TX_USER_PATT12_WR(dst)	(FIELD_CH1_RXTX_REG43_TX_USER_PATT12_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG43_TX_USER_PATT12_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG43_TX_USER_PATT12_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG43_TX_USER_PATT12_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG43_TX_USER_PATT12_SHIFT_MASK) & FIELD_CH1_RXTX_REG43_TX_USER_PATT12_MASK))

#define RESERVE_BITS_CH1_RXTX_REG43 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG43 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG43 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG43 0x00000000
/****** ch1_rxtx_reg43 END *****/

/*****ch1_rxtx_reg44 START *****/
#define FIELD_CH1_RXTX_REG44_TX_USER_PATT11_LSB		0
#define FIELD_CH1_RXTX_REG44_TX_USER_PATT11_MSB		15
#define FIELD_CH1_RXTX_REG44_TX_USER_PATT11_WIDTH		16
#define FIELD_CH1_RXTX_REG44_TX_USER_PATT11_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG44_TX_USER_PATT11_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG44_TX_USER_PATT11_RD(src)	((FIELD_CH1_RXTX_REG44_TX_USER_PATT11_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG44_TX_USER_PATT11_WR(dst)	(FIELD_CH1_RXTX_REG44_TX_USER_PATT11_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG44_TX_USER_PATT11_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG44_TX_USER_PATT11_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG44_TX_USER_PATT11_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG44_TX_USER_PATT11_SHIFT_MASK) & FIELD_CH1_RXTX_REG44_TX_USER_PATT11_MASK))

#define RESERVE_BITS_CH1_RXTX_REG44 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG44 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG44 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG44 0x00000000
/****** ch1_rxtx_reg44 END *****/

/*****ch1_rxtx_reg45 START *****/
#define FIELD_CH1_RXTX_REG45_TX_USER_PATT10_LSB		0
#define FIELD_CH1_RXTX_REG45_TX_USER_PATT10_MSB		15
#define FIELD_CH1_RXTX_REG45_TX_USER_PATT10_WIDTH		16
#define FIELD_CH1_RXTX_REG45_TX_USER_PATT10_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG45_TX_USER_PATT10_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG45_TX_USER_PATT10_RD(src)	((FIELD_CH1_RXTX_REG45_TX_USER_PATT10_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG45_TX_USER_PATT10_WR(dst)	(FIELD_CH1_RXTX_REG45_TX_USER_PATT10_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG45_TX_USER_PATT10_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG45_TX_USER_PATT10_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG45_TX_USER_PATT10_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG45_TX_USER_PATT10_SHIFT_MASK) & FIELD_CH1_RXTX_REG45_TX_USER_PATT10_MASK))

#define RESERVE_BITS_CH1_RXTX_REG45 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG45 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG45 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG45 0x00000000
/****** ch1_rxtx_reg45 END *****/

/*****ch1_rxtx_reg46 START *****/
#define FIELD_CH1_RXTX_REG46_TX_USER_PATT9_LSB		0
#define FIELD_CH1_RXTX_REG46_TX_USER_PATT9_MSB		15
#define FIELD_CH1_RXTX_REG46_TX_USER_PATT9_WIDTH		16
#define FIELD_CH1_RXTX_REG46_TX_USER_PATT9_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG46_TX_USER_PATT9_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG46_TX_USER_PATT9_RD(src)	((FIELD_CH1_RXTX_REG46_TX_USER_PATT9_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG46_TX_USER_PATT9_WR(dst)	(FIELD_CH1_RXTX_REG46_TX_USER_PATT9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG46_TX_USER_PATT9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG46_TX_USER_PATT9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG46_TX_USER_PATT9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG46_TX_USER_PATT9_SHIFT_MASK) & FIELD_CH1_RXTX_REG46_TX_USER_PATT9_MASK))

#define RESERVE_BITS_CH1_RXTX_REG46 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG46 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG46 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG46 0x00000000
/****** ch1_rxtx_reg46 END *****/

/*****ch1_rxtx_reg47 START *****/
#define FIELD_CH1_RXTX_REG47_TX_USER_PATT8_LSB		0
#define FIELD_CH1_RXTX_REG47_TX_USER_PATT8_MSB		15
#define FIELD_CH1_RXTX_REG47_TX_USER_PATT8_WIDTH		16
#define FIELD_CH1_RXTX_REG47_TX_USER_PATT8_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG47_TX_USER_PATT8_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG47_TX_USER_PATT8_RD(src)	((FIELD_CH1_RXTX_REG47_TX_USER_PATT8_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG47_TX_USER_PATT8_WR(dst)	(FIELD_CH1_RXTX_REG47_TX_USER_PATT8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG47_TX_USER_PATT8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG47_TX_USER_PATT8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG47_TX_USER_PATT8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG47_TX_USER_PATT8_SHIFT_MASK) & FIELD_CH1_RXTX_REG47_TX_USER_PATT8_MASK))

#define RESERVE_BITS_CH1_RXTX_REG47 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG47 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG47 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG47 0x00000000
/****** ch1_rxtx_reg47 END *****/

/*****ch1_rxtx_reg48 START *****/
#define FIELD_CH1_RXTX_REG48_TX_USER_PATT7_LSB		0
#define FIELD_CH1_RXTX_REG48_TX_USER_PATT7_MSB		15
#define FIELD_CH1_RXTX_REG48_TX_USER_PATT7_WIDTH		16
#define FIELD_CH1_RXTX_REG48_TX_USER_PATT7_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG48_TX_USER_PATT7_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG48_TX_USER_PATT7_RD(src)	((FIELD_CH1_RXTX_REG48_TX_USER_PATT7_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG48_TX_USER_PATT7_WR(dst)	(FIELD_CH1_RXTX_REG48_TX_USER_PATT7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG48_TX_USER_PATT7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG48_TX_USER_PATT7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG48_TX_USER_PATT7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG48_TX_USER_PATT7_SHIFT_MASK) & FIELD_CH1_RXTX_REG48_TX_USER_PATT7_MASK))

#define RESERVE_BITS_CH1_RXTX_REG48 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG48 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG48 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG48 0x00000000
/****** ch1_rxtx_reg48 END *****/

/*****ch1_rxtx_reg49 START *****/
#define FIELD_CH1_RXTX_REG49_TX_USER_PATT6_LSB		0
#define FIELD_CH1_RXTX_REG49_TX_USER_PATT6_MSB		15
#define FIELD_CH1_RXTX_REG49_TX_USER_PATT6_WIDTH		16
#define FIELD_CH1_RXTX_REG49_TX_USER_PATT6_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG49_TX_USER_PATT6_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG49_TX_USER_PATT6_RD(src)	((FIELD_CH1_RXTX_REG49_TX_USER_PATT6_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG49_TX_USER_PATT6_WR(dst)	(FIELD_CH1_RXTX_REG49_TX_USER_PATT6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG49_TX_USER_PATT6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG49_TX_USER_PATT6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG49_TX_USER_PATT6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG49_TX_USER_PATT6_SHIFT_MASK) & FIELD_CH1_RXTX_REG49_TX_USER_PATT6_MASK))

#define RESERVE_BITS_CH1_RXTX_REG49 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG49 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG49 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG49 0x00000000
/****** ch1_rxtx_reg49 END *****/

/*****ch1_rxtx_reg50 START *****/
#define FIELD_CH1_RXTX_REG50_TX_USER_PATT5_LSB		0
#define FIELD_CH1_RXTX_REG50_TX_USER_PATT5_MSB		15
#define FIELD_CH1_RXTX_REG50_TX_USER_PATT5_WIDTH		16
#define FIELD_CH1_RXTX_REG50_TX_USER_PATT5_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG50_TX_USER_PATT5_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG50_TX_USER_PATT5_RD(src)	((FIELD_CH1_RXTX_REG50_TX_USER_PATT5_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG50_TX_USER_PATT5_WR(dst)	(FIELD_CH1_RXTX_REG50_TX_USER_PATT5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG50_TX_USER_PATT5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG50_TX_USER_PATT5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG50_TX_USER_PATT5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG50_TX_USER_PATT5_SHIFT_MASK) & FIELD_CH1_RXTX_REG50_TX_USER_PATT5_MASK))

#define RESERVE_BITS_CH1_RXTX_REG50 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG50 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG50 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG50 0x00000000
/****** ch1_rxtx_reg50 END *****/

/*****ch1_rxtx_reg51 START *****/
#define FIELD_CH1_RXTX_REG51_TX_USER_PATT4_LSB		0
#define FIELD_CH1_RXTX_REG51_TX_USER_PATT4_MSB		15
#define FIELD_CH1_RXTX_REG51_TX_USER_PATT4_WIDTH		16
#define FIELD_CH1_RXTX_REG51_TX_USER_PATT4_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG51_TX_USER_PATT4_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG51_TX_USER_PATT4_RD(src)	((FIELD_CH1_RXTX_REG51_TX_USER_PATT4_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG51_TX_USER_PATT4_WR(dst)	(FIELD_CH1_RXTX_REG51_TX_USER_PATT4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG51_TX_USER_PATT4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG51_TX_USER_PATT4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG51_TX_USER_PATT4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG51_TX_USER_PATT4_SHIFT_MASK) & FIELD_CH1_RXTX_REG51_TX_USER_PATT4_MASK))

#define RESERVE_BITS_CH1_RXTX_REG51 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG51 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG51 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG51 0x00000000
/****** ch1_rxtx_reg51 END *****/

/*****ch1_rxtx_reg52 START *****/
#define FIELD_CH1_RXTX_REG52_TX_USER_PATT3_LSB		0
#define FIELD_CH1_RXTX_REG52_TX_USER_PATT3_MSB		15
#define FIELD_CH1_RXTX_REG52_TX_USER_PATT3_WIDTH		16
#define FIELD_CH1_RXTX_REG52_TX_USER_PATT3_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG52_TX_USER_PATT3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG52_TX_USER_PATT3_RD(src)	((FIELD_CH1_RXTX_REG52_TX_USER_PATT3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG52_TX_USER_PATT3_WR(dst)	(FIELD_CH1_RXTX_REG52_TX_USER_PATT3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG52_TX_USER_PATT3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG52_TX_USER_PATT3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG52_TX_USER_PATT3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG52_TX_USER_PATT3_SHIFT_MASK) & FIELD_CH1_RXTX_REG52_TX_USER_PATT3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG52 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG52 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG52 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG52 0x00000000
/****** ch1_rxtx_reg52 END *****/

/*****ch1_rxtx_reg53 START *****/
#define FIELD_CH1_RXTX_REG53_TX_USER_PATT2_LSB		0
#define FIELD_CH1_RXTX_REG53_TX_USER_PATT2_MSB		15
#define FIELD_CH1_RXTX_REG53_TX_USER_PATT2_WIDTH		16
#define FIELD_CH1_RXTX_REG53_TX_USER_PATT2_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG53_TX_USER_PATT2_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG53_TX_USER_PATT2_RD(src)	((FIELD_CH1_RXTX_REG53_TX_USER_PATT2_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG53_TX_USER_PATT2_WR(dst)	(FIELD_CH1_RXTX_REG53_TX_USER_PATT2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG53_TX_USER_PATT2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG53_TX_USER_PATT2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG53_TX_USER_PATT2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG53_TX_USER_PATT2_SHIFT_MASK) & FIELD_CH1_RXTX_REG53_TX_USER_PATT2_MASK))

#define RESERVE_BITS_CH1_RXTX_REG53 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG53 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG53 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG53 0x00000000
/****** ch1_rxtx_reg53 END *****/

/*****ch1_rxtx_reg54 START *****/
#define FIELD_CH1_RXTX_REG54_TX_USER_PATT1_LSB		0
#define FIELD_CH1_RXTX_REG54_TX_USER_PATT1_MSB		15
#define FIELD_CH1_RXTX_REG54_TX_USER_PATT1_WIDTH		16
#define FIELD_CH1_RXTX_REG54_TX_USER_PATT1_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG54_TX_USER_PATT1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG54_TX_USER_PATT1_RD(src)	((FIELD_CH1_RXTX_REG54_TX_USER_PATT1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG54_TX_USER_PATT1_WR(dst)	(FIELD_CH1_RXTX_REG54_TX_USER_PATT1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG54_TX_USER_PATT1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG54_TX_USER_PATT1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG54_TX_USER_PATT1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG54_TX_USER_PATT1_SHIFT_MASK) & FIELD_CH1_RXTX_REG54_TX_USER_PATT1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG54 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG54 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG54 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG54 0x00000000
/****** ch1_rxtx_reg54 END *****/

/*****ch1_rxtx_reg55 START *****/
#define FIELD_CH1_RXTX_REG55_TX_USER_PATT0_LSB		0
#define FIELD_CH1_RXTX_REG55_TX_USER_PATT0_MSB		15
#define FIELD_CH1_RXTX_REG55_TX_USER_PATT0_WIDTH		16
#define FIELD_CH1_RXTX_REG55_TX_USER_PATT0_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG55_TX_USER_PATT0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG55_TX_USER_PATT0_RD(src)	((FIELD_CH1_RXTX_REG55_TX_USER_PATT0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG55_TX_USER_PATT0_WR(dst)	(FIELD_CH1_RXTX_REG55_TX_USER_PATT0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG55_TX_USER_PATT0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG55_TX_USER_PATT0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG55_TX_USER_PATT0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG55_TX_USER_PATT0_SHIFT_MASK) & FIELD_CH1_RXTX_REG55_TX_USER_PATT0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG55 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG55 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG55 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG55 0x00000000
/****** ch1_rxtx_reg55 END *****/

/*****ch1_rxtx_reg56 START *****/
#define FIELD_CH1_RXTX_REG56_RX_USER_PATT4_LSB		14
#define FIELD_CH1_RXTX_REG56_RX_USER_PATT4_MSB		15
#define FIELD_CH1_RXTX_REG56_RX_USER_PATT4_WIDTH		2
#define FIELD_CH1_RXTX_REG56_RX_USER_PATT4_MASK		0x0000c000
#define FIELD_CH1_RXTX_REG56_RX_USER_PATT4_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG56_RX_USER_PATT4_RD(src)	((FIELD_CH1_RXTX_REG56_RX_USER_PATT4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG56_RX_USER_PATT4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG56_RX_USER_PATT4_WR(dst)	(FIELD_CH1_RXTX_REG56_RX_USER_PATT4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG56_RX_USER_PATT4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG56_RX_USER_PATT4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG56_RX_USER_PATT4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG56_RX_USER_PATT4_SHIFT_MASK) & FIELD_CH1_RXTX_REG56_RX_USER_PATT4_MASK))

#define FIELD_CH1_RXTX_REG56_RESERVED_13_LSB		0
#define FIELD_CH1_RXTX_REG56_RESERVED_13_MSB		13
#define FIELD_CH1_RXTX_REG56_RESERVED_13_WIDTH		14
#define FIELD_CH1_RXTX_REG56_RESERVED_13_MASK		0x00003fff
#define FIELD_CH1_RXTX_REG56_RESERVED_13_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG56_RESERVED_13_RD(src)	((FIELD_CH1_RXTX_REG56_RESERVED_13_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG56_RESERVED_13_WR(dst)	(FIELD_CH1_RXTX_REG56_RESERVED_13_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG56_RESERVED_13_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG56_RESERVED_13_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG56_RESERVED_13_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG56_RESERVED_13_SHIFT_MASK) & FIELD_CH1_RXTX_REG56_RESERVED_13_MASK))

#define RESERVE_BITS_CH1_RXTX_REG56 0x00003fff
#define SELF_CLEAR_BITS_CH1_RXTX_REG56 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG56 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG56 0x0000ffff
/****** ch1_rxtx_reg56 END *****/

/*****ch1_rxtx_reg57 START *****/
#define FIELD_CH1_RXTX_REG57_RX_USER_PATT3_LSB		0
#define FIELD_CH1_RXTX_REG57_RX_USER_PATT3_MSB		15
#define FIELD_CH1_RXTX_REG57_RX_USER_PATT3_WIDTH		16
#define FIELD_CH1_RXTX_REG57_RX_USER_PATT3_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG57_RX_USER_PATT3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG57_RX_USER_PATT3_RD(src)	((FIELD_CH1_RXTX_REG57_RX_USER_PATT3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG57_RX_USER_PATT3_WR(dst)	(FIELD_CH1_RXTX_REG57_RX_USER_PATT3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG57_RX_USER_PATT3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG57_RX_USER_PATT3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG57_RX_USER_PATT3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG57_RX_USER_PATT3_SHIFT_MASK) & FIELD_CH1_RXTX_REG57_RX_USER_PATT3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG57 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG57 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG57 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG57 0x0000ffff
/****** ch1_rxtx_reg57 END *****/

/*****ch1_rxtx_reg58 START *****/
#define FIELD_CH1_RXTX_REG58_RX_USER_PATT2_LSB		0
#define FIELD_CH1_RXTX_REG58_RX_USER_PATT2_MSB		15
#define FIELD_CH1_RXTX_REG58_RX_USER_PATT2_WIDTH		16
#define FIELD_CH1_RXTX_REG58_RX_USER_PATT2_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG58_RX_USER_PATT2_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG58_RX_USER_PATT2_RD(src)	((FIELD_CH1_RXTX_REG58_RX_USER_PATT2_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG58_RX_USER_PATT2_WR(dst)	(FIELD_CH1_RXTX_REG58_RX_USER_PATT2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG58_RX_USER_PATT2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG58_RX_USER_PATT2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG58_RX_USER_PATT2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG58_RX_USER_PATT2_SHIFT_MASK) & FIELD_CH1_RXTX_REG58_RX_USER_PATT2_MASK))

#define RESERVE_BITS_CH1_RXTX_REG58 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG58 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG58 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG58 0x0000ffff
/****** ch1_rxtx_reg58 END *****/

/*****ch1_rxtx_reg59 START *****/
#define FIELD_CH1_RXTX_REG59_RX_USER_PATT1_LSB		0
#define FIELD_CH1_RXTX_REG59_RX_USER_PATT1_MSB		15
#define FIELD_CH1_RXTX_REG59_RX_USER_PATT1_WIDTH		16
#define FIELD_CH1_RXTX_REG59_RX_USER_PATT1_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG59_RX_USER_PATT1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG59_RX_USER_PATT1_RD(src)	((FIELD_CH1_RXTX_REG59_RX_USER_PATT1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG59_RX_USER_PATT1_WR(dst)	(FIELD_CH1_RXTX_REG59_RX_USER_PATT1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG59_RX_USER_PATT1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG59_RX_USER_PATT1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG59_RX_USER_PATT1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG59_RX_USER_PATT1_SHIFT_MASK) & FIELD_CH1_RXTX_REG59_RX_USER_PATT1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG59 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG59 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG59 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG59 0x0000ffff
/****** ch1_rxtx_reg59 END *****/

/*****ch1_rxtx_reg60 START *****/
#define FIELD_CH1_RXTX_REG60_RX_USER_PATT0_LSB		0
#define FIELD_CH1_RXTX_REG60_RX_USER_PATT0_MSB		15
#define FIELD_CH1_RXTX_REG60_RX_USER_PATT0_WIDTH		16
#define FIELD_CH1_RXTX_REG60_RX_USER_PATT0_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG60_RX_USER_PATT0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG60_RX_USER_PATT0_RD(src)	((FIELD_CH1_RXTX_REG60_RX_USER_PATT0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG60_RX_USER_PATT0_WR(dst)	(FIELD_CH1_RXTX_REG60_RX_USER_PATT0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG60_RX_USER_PATT0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG60_RX_USER_PATT0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG60_RX_USER_PATT0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG60_RX_USER_PATT0_SHIFT_MASK) & FIELD_CH1_RXTX_REG60_RX_USER_PATT0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG60 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG60 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG60 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG60 0x0000ffff
/****** ch1_rxtx_reg60 END *****/

/*****ch1_rxtx_reg61 START *****/
#define FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_LSB		15
#define FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_MSB		15
#define FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_WIDTH		1
#define FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK		0x00008000
#define FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_RD(src)	((FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_WR(dst)	(FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_RX_HSLS_PLL_SELECT_MASK))

#define FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_LSB		14
#define FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_MSB		14
#define FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_WIDTH		1
#define FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK		0x00004000
#define FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_RD(src)	((FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_WR(dst)	(FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_TX_HSLS_PLL_SELECT_MASK))

#define FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_LSB		10
#define FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_MSB		13
#define FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_WIDTH		4
#define FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_MASK		0x00003c00
#define FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_RD(src)	((FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_WR(dst)	(FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_SPD_SEL_CDR_MASK))

#define FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_LSB		9
#define FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_MSB		9
#define FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_WIDTH		1
#define FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK		0x00000200
#define FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_RD(src)	((FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_WR(dst)	(FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_EYE_MONITOR_CAPTURE_MASK))

#define FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_LSB		8
#define FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_MSB		8
#define FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_WIDTH		1
#define FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_MASK		0x00000100
#define FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_RD(src)	((FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_WR(dst)	(FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_EYE_ACC_RESETB_MASK))

#define FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_LSB		6
#define FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MSB		7
#define FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_WIDTH		2
#define FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK		0x000000c0
#define FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_RD(src)	((FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_WR(dst)	(FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_EYE_COUNT_WIDTH_SEL_MASK))

#define FIELD_CH1_RXTX_REG61_BERT_RESETB_LSB		5
#define FIELD_CH1_RXTX_REG61_BERT_RESETB_MSB		5
#define FIELD_CH1_RXTX_REG61_BERT_RESETB_WIDTH		1
#define FIELD_CH1_RXTX_REG61_BERT_RESETB_MASK		0x00000020
#define FIELD_CH1_RXTX_REG61_BERT_RESETB_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG61_BERT_RESETB_RD(src)	((FIELD_CH1_RXTX_REG61_BERT_RESETB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_BERT_RESETB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_BERT_RESETB_WR(dst)	(FIELD_CH1_RXTX_REG61_BERT_RESETB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_BERT_RESETB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_BERT_RESETB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_BERT_RESETB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_BERT_RESETB_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_BERT_RESETB_MASK))

#define FIELD_CH1_RXTX_REG61_ISCAN_INBERT_LSB		4
#define FIELD_CH1_RXTX_REG61_ISCAN_INBERT_MSB		4
#define FIELD_CH1_RXTX_REG61_ISCAN_INBERT_WIDTH		1
#define FIELD_CH1_RXTX_REG61_ISCAN_INBERT_MASK		0x00000010
#define FIELD_CH1_RXTX_REG61_ISCAN_INBERT_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG61_ISCAN_INBERT_RD(src)	((FIELD_CH1_RXTX_REG61_ISCAN_INBERT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_ISCAN_INBERT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_ISCAN_INBERT_WR(dst)	(FIELD_CH1_RXTX_REG61_ISCAN_INBERT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_ISCAN_INBERT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_ISCAN_INBERT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_ISCAN_INBERT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_ISCAN_INBERT_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_ISCAN_INBERT_MASK))

#define FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_LSB		3
#define FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_MSB		3
#define FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_WIDTH		1
#define FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_MASK		0x00000008
#define FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_RD(src)	((FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_WR(dst)	(FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_LOADFREQ_SHIFT_MASK))

#define FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_LSB		2
#define FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_MSB		2
#define FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_WIDTH		1
#define FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_MASK		0x00000004
#define FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_RD(src)	((FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_WR(dst)	(FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_MU_TIMER_RESET_MASK))

#define FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_LSB		1
#define FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_MSB		1
#define FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_MASK		0x00000002
#define FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_RD(src)	((FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_WR(dst)	(FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_BLWC_MAN_ENA_MASK))

#define FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_LSB		0
#define FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_MSB		0
#define FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_WIDTH		1
#define FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_MASK		0x00000001
#define FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_RD(src)	((FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_WR(dst)	(FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_SHIFT_MASK) & FIELD_CH1_RXTX_REG61_DFE_TAB_ACCB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG61 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG61 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG61 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG61 0x00000000
/****** ch1_rxtx_reg61 END *****/

/*****ch1_rxtx_reg62 START *****/
#define FIELD_CH1_RXTX_REG62_RESERVED_15_LSB		15
#define FIELD_CH1_RXTX_REG62_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG62_RESERVED_15_WIDTH		1
#define FIELD_CH1_RXTX_REG62_RESERVED_15_MASK		0x00008000
#define FIELD_CH1_RXTX_REG62_RESERVED_15_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG62_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG62_RESERVED_15_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG62_RESERVED_15_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG62_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG62_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG62_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG62_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG62_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG62_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG62_RESERVED_15_MASK))

#define FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_LSB		14
#define FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_MSB		14
#define FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_WIDTH		1
#define FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK		0x00004000
#define FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_RD(src)	((FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_WR(dst)	(FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_SHIFT_MASK) & FIELD_CH1_RXTX_REG62_H1_QLATCH_SIGN_INV_MASK))

#define FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_LSB		11
#define FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_MSB		13
#define FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_WIDTH		3
#define FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_MASK		0x00003800
#define FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_RD(src)	((FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_WR(dst)	(FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_SHIFT_MASK) & FIELD_CH1_RXTX_REG62_PERIOD_H1_QLATCH_MASK))

#define FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_LSB		10
#define FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_MSB		10
#define FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_WIDTH		1
#define FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_MASK		0x00000400
#define FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_RD(src)	((FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_WR(dst)	(FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_SHIFT_MASK) & FIELD_CH1_RXTX_REG62_SWITCH_H1_QLATCH_MASK))

#define FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_LSB		0
#define FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_MSB		9
#define FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_WIDTH		10
#define FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_MASK		0x000003ff
#define FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_RD(src)	((FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_WR(dst)	(FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_SHIFT_MASK) & FIELD_CH1_RXTX_REG62_EYE_COUNT_THRES_MASK))

#define RESERVE_BITS_CH1_RXTX_REG62 0x00008000
#define SELF_CLEAR_BITS_CH1_RXTX_REG62 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG62 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG62 0x00000000
/****** ch1_rxtx_reg62 END *****/

/*****ch1_rxtx_reg63 START *****/
#define FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_LSB		5
#define FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_MSB		15
#define FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_WIDTH		11
#define FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK		0x0000ffe0
#define FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_RD(src)	((FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_WR(dst)	(FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG63_INITFREQ_SHIFT_MSB_MASK))

#define FIELD_CH1_RXTX_REG63_RESERVED_4_LSB		0
#define FIELD_CH1_RXTX_REG63_RESERVED_4_MSB		4
#define FIELD_CH1_RXTX_REG63_RESERVED_4_WIDTH		5
#define FIELD_CH1_RXTX_REG63_RESERVED_4_MASK		0x0000001f
#define FIELD_CH1_RXTX_REG63_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG63_RESERVED_4_RD(src)	((FIELD_CH1_RXTX_REG63_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG63_RESERVED_4_WR(dst)	(FIELD_CH1_RXTX_REG63_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG63_RESERVED_4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG63_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG63_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG63_RESERVED_4_SHIFT_MASK) & FIELD_CH1_RXTX_REG63_RESERVED_4_MASK))

#define RESERVE_BITS_CH1_RXTX_REG63 0x0000001f
#define SELF_CLEAR_BITS_CH1_RXTX_REG63 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG63 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG63 0x00000000
/****** ch1_rxtx_reg63 END *****/

/*****ch1_rxtx_reg64 START *****/
#define FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_LSB		0
#define FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_MSB		15
#define FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_RD(src)	((FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_WR(dst)	(FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG64_INITFREQ_SHIFT_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG64 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG64 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG64 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG64 0x00000000
/****** ch1_rxtx_reg64 END *****/

/*****ch1_rxtx_reg65 START *****/
#define FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_LSB		0
#define FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_MSB		15
#define FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_RD(src)	((FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_WR(dst)	(FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG65_LOOPBW_TAP1_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG65 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG65 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG65 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG65 0x00000000
/****** ch1_rxtx_reg65 END *****/

/*****ch1_rxtx_reg66 START *****/
#define FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_LSB		0
#define FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_MSB		15
#define FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_RD(src)	((FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_WR(dst)	(FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG66_LOOPBW_TAP1_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG66 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG66 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG66 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG66 0x00000000
/****** ch1_rxtx_reg66 END *****/

/*****ch1_rxtx_reg67 START *****/
#define FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_LSB		0
#define FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_MSB		15
#define FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_RD(src)	((FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_WR(dst)	(FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG67_LOOPBW_TAP2_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG67 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG67 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG67 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG67 0x00000000
/****** ch1_rxtx_reg67 END *****/

/*****ch1_rxtx_reg68 START *****/
#define FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_LSB		0
#define FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_MSB		15
#define FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_RD(src)	((FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_WR(dst)	(FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG68_LOOPBW_TAP2_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG68 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG68 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG68 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG68 0x00000000
/****** ch1_rxtx_reg68 END *****/

/*****ch1_rxtx_reg69 START *****/
#define FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_LSB		0
#define FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_MSB		15
#define FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_RD(src)	((FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_WR(dst)	(FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG69_LOOPBW_TAP3_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG69 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG69 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG69 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG69 0x00000000
/****** ch1_rxtx_reg69 END *****/

/*****ch1_rxtx_reg70 START *****/
#define FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_LSB		0
#define FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_MSB		15
#define FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_RD(src)	((FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_WR(dst)	(FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG70_LOOPBW_TAP3_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG70 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG70 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG70 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG70 0x00000000
/****** ch1_rxtx_reg70 END *****/

/*****ch1_rxtx_reg71 START *****/
#define FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_LSB		0
#define FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_MSB		15
#define FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_RD(src)	((FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_WR(dst)	(FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG71_LOOPBW_TAP4_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG71 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG71 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG71 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG71 0x00000000
/****** ch1_rxtx_reg71 END *****/

/*****ch1_rxtx_reg72 START *****/
#define FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_LSB		0
#define FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_MSB		15
#define FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_RD(src)	((FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_WR(dst)	(FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG72_LOOPBW_TAP4_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG72 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG72 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG72 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG72 0x00000000
/****** ch1_rxtx_reg72 END *****/

/*****ch1_rxtx_reg73 START *****/
#define FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_LSB		0
#define FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_MSB		15
#define FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_RD(src)	((FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_WR(dst)	(FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG73_LOOPBW_TAP5_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG73 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG73 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG73 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG73 0x00000000
/****** ch1_rxtx_reg73 END *****/

/*****ch1_rxtx_reg74 START *****/
#define FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_LSB		0
#define FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_MSB		15
#define FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_RD(src)	((FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_WR(dst)	(FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG74_LOOPBW_TAP5_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG74 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG74 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG74 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG74 0x00000000
/****** ch1_rxtx_reg74 END *****/

/*****ch1_rxtx_reg75 START *****/
#define FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_LSB		0
#define FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_MSB		15
#define FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_RD(src)	((FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_WR(dst)	(FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG75_LOOPBW_TAP6_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG75 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG75 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG75 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG75 0x00000000
/****** ch1_rxtx_reg75 END *****/

/*****ch1_rxtx_reg76 START *****/
#define FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_LSB		0
#define FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_MSB		15
#define FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_RD(src)	((FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_WR(dst)	(FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG76_LOOPBW_TAP6_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG76 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG76 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG76 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG76 0x00000000
/****** ch1_rxtx_reg76 END *****/

/*****ch1_rxtx_reg77 START *****/
#define FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_LSB		0
#define FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_MSB		15
#define FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_RD(src)	((FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_WR(dst)	(FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG77_LOOPBW_TAP7_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG77 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG77 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG77 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG77 0x00000000
/****** ch1_rxtx_reg77 END *****/

/*****ch1_rxtx_reg78 START *****/
#define FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_LSB		0
#define FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_MSB		15
#define FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_RD(src)	((FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_WR(dst)	(FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG78_LOOPBW_TAP7_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG78 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG78 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG78 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG78 0x00000000
/****** ch1_rxtx_reg78 END *****/

/*****ch1_rxtx_reg79 START *****/
#define FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_LSB		0
#define FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_MSB		15
#define FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_RD(src)	((FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_WR(dst)	(FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG79_LOOPBW_TAP8_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG79 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG79 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG79 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG79 0x00000000
/****** ch1_rxtx_reg79 END *****/

/*****ch1_rxtx_reg80 START *****/
#define FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_LSB		0
#define FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_MSB		15
#define FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_RD(src)	((FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_WR(dst)	(FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG80_LOOPBW_TAP8_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG80 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG80 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG80 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG80 0x00000000
/****** ch1_rxtx_reg80 END *****/

/*****ch1_rxtx_reg81 START *****/
#define FIELD_CH1_RXTX_REG81_MU_DFE1_LSB		11
#define FIELD_CH1_RXTX_REG81_MU_DFE1_MSB		15
#define FIELD_CH1_RXTX_REG81_MU_DFE1_WIDTH		5
#define FIELD_CH1_RXTX_REG81_MU_DFE1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG81_MU_DFE1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG81_MU_DFE1_RD(src)	((FIELD_CH1_RXTX_REG81_MU_DFE1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG81_MU_DFE1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG81_MU_DFE1_WR(dst)	(FIELD_CH1_RXTX_REG81_MU_DFE1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG81_MU_DFE1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG81_MU_DFE1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG81_MU_DFE1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG81_MU_DFE1_SHIFT_MASK) & FIELD_CH1_RXTX_REG81_MU_DFE1_MASK))

#define FIELD_CH1_RXTX_REG81_MU_DFE2_LSB		6
#define FIELD_CH1_RXTX_REG81_MU_DFE2_MSB		10
#define FIELD_CH1_RXTX_REG81_MU_DFE2_WIDTH		5
#define FIELD_CH1_RXTX_REG81_MU_DFE2_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG81_MU_DFE2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG81_MU_DFE2_RD(src)	((FIELD_CH1_RXTX_REG81_MU_DFE2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG81_MU_DFE2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG81_MU_DFE2_WR(dst)	(FIELD_CH1_RXTX_REG81_MU_DFE2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG81_MU_DFE2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG81_MU_DFE2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG81_MU_DFE2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG81_MU_DFE2_SHIFT_MASK) & FIELD_CH1_RXTX_REG81_MU_DFE2_MASK))

#define FIELD_CH1_RXTX_REG81_MU_DFE3_LSB		1
#define FIELD_CH1_RXTX_REG81_MU_DFE3_MSB		5
#define FIELD_CH1_RXTX_REG81_MU_DFE3_WIDTH		5
#define FIELD_CH1_RXTX_REG81_MU_DFE3_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG81_MU_DFE3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG81_MU_DFE3_RD(src)	((FIELD_CH1_RXTX_REG81_MU_DFE3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG81_MU_DFE3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG81_MU_DFE3_WR(dst)	(FIELD_CH1_RXTX_REG81_MU_DFE3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG81_MU_DFE3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG81_MU_DFE3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG81_MU_DFE3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG81_MU_DFE3_SHIFT_MASK) & FIELD_CH1_RXTX_REG81_MU_DFE3_MASK))

#define FIELD_CH1_RXTX_REG81_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG81_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG81_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG81_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG81_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG81_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG81_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG81_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG81_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG81_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG81_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG81_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG81_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG81_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG81 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG81 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG81 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG81 0x00000000
/****** ch1_rxtx_reg81 END *****/

/*****ch1_rxtx_reg82 START *****/
#define FIELD_CH1_RXTX_REG82_MU_DFE4_LSB		11
#define FIELD_CH1_RXTX_REG82_MU_DFE4_MSB		15
#define FIELD_CH1_RXTX_REG82_MU_DFE4_WIDTH		5
#define FIELD_CH1_RXTX_REG82_MU_DFE4_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG82_MU_DFE4_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG82_MU_DFE4_RD(src)	((FIELD_CH1_RXTX_REG82_MU_DFE4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG82_MU_DFE4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG82_MU_DFE4_WR(dst)	(FIELD_CH1_RXTX_REG82_MU_DFE4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG82_MU_DFE4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG82_MU_DFE4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG82_MU_DFE4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG82_MU_DFE4_SHIFT_MASK) & FIELD_CH1_RXTX_REG82_MU_DFE4_MASK))

#define FIELD_CH1_RXTX_REG82_MU_DFE5_LSB		6
#define FIELD_CH1_RXTX_REG82_MU_DFE5_MSB		10
#define FIELD_CH1_RXTX_REG82_MU_DFE5_WIDTH		5
#define FIELD_CH1_RXTX_REG82_MU_DFE5_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG82_MU_DFE5_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG82_MU_DFE5_RD(src)	((FIELD_CH1_RXTX_REG82_MU_DFE5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG82_MU_DFE5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG82_MU_DFE5_WR(dst)	(FIELD_CH1_RXTX_REG82_MU_DFE5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG82_MU_DFE5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG82_MU_DFE5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG82_MU_DFE5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG82_MU_DFE5_SHIFT_MASK) & FIELD_CH1_RXTX_REG82_MU_DFE5_MASK))

#define FIELD_CH1_RXTX_REG82_MU_DFE6_LSB		1
#define FIELD_CH1_RXTX_REG82_MU_DFE6_MSB		5
#define FIELD_CH1_RXTX_REG82_MU_DFE6_WIDTH		5
#define FIELD_CH1_RXTX_REG82_MU_DFE6_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG82_MU_DFE6_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG82_MU_DFE6_RD(src)	((FIELD_CH1_RXTX_REG82_MU_DFE6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG82_MU_DFE6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG82_MU_DFE6_WR(dst)	(FIELD_CH1_RXTX_REG82_MU_DFE6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG82_MU_DFE6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG82_MU_DFE6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG82_MU_DFE6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG82_MU_DFE6_SHIFT_MASK) & FIELD_CH1_RXTX_REG82_MU_DFE6_MASK))

#define FIELD_CH1_RXTX_REG82_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG82_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG82_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG82_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG82_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG82_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG82_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG82_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG82_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG82_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG82_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG82_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG82_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG82_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG82 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG82 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG82 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG82 0x00000000
/****** ch1_rxtx_reg82 END *****/

/*****ch1_rxtx_reg83 START *****/
#define FIELD_CH1_RXTX_REG83_MU_DFE7_LSB		11
#define FIELD_CH1_RXTX_REG83_MU_DFE7_MSB		15
#define FIELD_CH1_RXTX_REG83_MU_DFE7_WIDTH		5
#define FIELD_CH1_RXTX_REG83_MU_DFE7_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG83_MU_DFE7_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG83_MU_DFE7_RD(src)	((FIELD_CH1_RXTX_REG83_MU_DFE7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG83_MU_DFE7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG83_MU_DFE7_WR(dst)	(FIELD_CH1_RXTX_REG83_MU_DFE7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG83_MU_DFE7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG83_MU_DFE7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG83_MU_DFE7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG83_MU_DFE7_SHIFT_MASK) & FIELD_CH1_RXTX_REG83_MU_DFE7_MASK))

#define FIELD_CH1_RXTX_REG83_MU_DFE8_LSB		6
#define FIELD_CH1_RXTX_REG83_MU_DFE8_MSB		10
#define FIELD_CH1_RXTX_REG83_MU_DFE8_WIDTH		5
#define FIELD_CH1_RXTX_REG83_MU_DFE8_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG83_MU_DFE8_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG83_MU_DFE8_RD(src)	((FIELD_CH1_RXTX_REG83_MU_DFE8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG83_MU_DFE8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG83_MU_DFE8_WR(dst)	(FIELD_CH1_RXTX_REG83_MU_DFE8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG83_MU_DFE8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG83_MU_DFE8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG83_MU_DFE8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG83_MU_DFE8_SHIFT_MASK) & FIELD_CH1_RXTX_REG83_MU_DFE8_MASK))

#define FIELD_CH1_RXTX_REG83_MU_DFE9_LSB		1
#define FIELD_CH1_RXTX_REG83_MU_DFE9_MSB		5
#define FIELD_CH1_RXTX_REG83_MU_DFE9_WIDTH		5
#define FIELD_CH1_RXTX_REG83_MU_DFE9_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG83_MU_DFE9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG83_MU_DFE9_RD(src)	((FIELD_CH1_RXTX_REG83_MU_DFE9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG83_MU_DFE9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG83_MU_DFE9_WR(dst)	(FIELD_CH1_RXTX_REG83_MU_DFE9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG83_MU_DFE9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG83_MU_DFE9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG83_MU_DFE9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG83_MU_DFE9_SHIFT_MASK) & FIELD_CH1_RXTX_REG83_MU_DFE9_MASK))

#define FIELD_CH1_RXTX_REG83_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG83_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG83_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG83_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG83_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG83_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG83_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG83_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG83_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG83_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG83_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG83_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG83_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG83_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG83 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG83 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG83 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG83 0x00000000
/****** ch1_rxtx_reg83 END *****/

/*****ch1_rxtx_reg84 START *****/
#define FIELD_CH1_RXTX_REG84_MU_PH1_LSB		11
#define FIELD_CH1_RXTX_REG84_MU_PH1_MSB		15
#define FIELD_CH1_RXTX_REG84_MU_PH1_WIDTH		5
#define FIELD_CH1_RXTX_REG84_MU_PH1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG84_MU_PH1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG84_MU_PH1_RD(src)	((FIELD_CH1_RXTX_REG84_MU_PH1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG84_MU_PH1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG84_MU_PH1_WR(dst)	(FIELD_CH1_RXTX_REG84_MU_PH1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG84_MU_PH1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG84_MU_PH1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG84_MU_PH1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG84_MU_PH1_SHIFT_MASK) & FIELD_CH1_RXTX_REG84_MU_PH1_MASK))

#define FIELD_CH1_RXTX_REG84_MU_PH2_LSB		6
#define FIELD_CH1_RXTX_REG84_MU_PH2_MSB		10
#define FIELD_CH1_RXTX_REG84_MU_PH2_WIDTH		5
#define FIELD_CH1_RXTX_REG84_MU_PH2_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG84_MU_PH2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG84_MU_PH2_RD(src)	((FIELD_CH1_RXTX_REG84_MU_PH2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG84_MU_PH2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG84_MU_PH2_WR(dst)	(FIELD_CH1_RXTX_REG84_MU_PH2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG84_MU_PH2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG84_MU_PH2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG84_MU_PH2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG84_MU_PH2_SHIFT_MASK) & FIELD_CH1_RXTX_REG84_MU_PH2_MASK))

#define FIELD_CH1_RXTX_REG84_MU_PH3_LSB		1
#define FIELD_CH1_RXTX_REG84_MU_PH3_MSB		5
#define FIELD_CH1_RXTX_REG84_MU_PH3_WIDTH		5
#define FIELD_CH1_RXTX_REG84_MU_PH3_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG84_MU_PH3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG84_MU_PH3_RD(src)	((FIELD_CH1_RXTX_REG84_MU_PH3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG84_MU_PH3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG84_MU_PH3_WR(dst)	(FIELD_CH1_RXTX_REG84_MU_PH3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG84_MU_PH3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG84_MU_PH3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG84_MU_PH3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG84_MU_PH3_SHIFT_MASK) & FIELD_CH1_RXTX_REG84_MU_PH3_MASK))

#define FIELD_CH1_RXTX_REG84_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG84_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG84_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG84_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG84_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG84_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG84_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG84_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG84_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG84_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG84_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG84_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG84_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG84_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG84 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG84 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG84 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG84 0x00000000
/****** ch1_rxtx_reg84 END *****/

/*****ch1_rxtx_reg85 START *****/
#define FIELD_CH1_RXTX_REG85_MU_PH4_LSB		11
#define FIELD_CH1_RXTX_REG85_MU_PH4_MSB		15
#define FIELD_CH1_RXTX_REG85_MU_PH4_WIDTH		5
#define FIELD_CH1_RXTX_REG85_MU_PH4_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG85_MU_PH4_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG85_MU_PH4_RD(src)	((FIELD_CH1_RXTX_REG85_MU_PH4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG85_MU_PH4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG85_MU_PH4_WR(dst)	(FIELD_CH1_RXTX_REG85_MU_PH4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG85_MU_PH4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG85_MU_PH4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG85_MU_PH4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG85_MU_PH4_SHIFT_MASK) & FIELD_CH1_RXTX_REG85_MU_PH4_MASK))

#define FIELD_CH1_RXTX_REG85_MU_PH5_LSB		6
#define FIELD_CH1_RXTX_REG85_MU_PH5_MSB		10
#define FIELD_CH1_RXTX_REG85_MU_PH5_WIDTH		5
#define FIELD_CH1_RXTX_REG85_MU_PH5_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG85_MU_PH5_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG85_MU_PH5_RD(src)	((FIELD_CH1_RXTX_REG85_MU_PH5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG85_MU_PH5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG85_MU_PH5_WR(dst)	(FIELD_CH1_RXTX_REG85_MU_PH5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG85_MU_PH5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG85_MU_PH5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG85_MU_PH5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG85_MU_PH5_SHIFT_MASK) & FIELD_CH1_RXTX_REG85_MU_PH5_MASK))

#define FIELD_CH1_RXTX_REG85_MU_PH6_LSB		1
#define FIELD_CH1_RXTX_REG85_MU_PH6_MSB		5
#define FIELD_CH1_RXTX_REG85_MU_PH6_WIDTH		5
#define FIELD_CH1_RXTX_REG85_MU_PH6_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG85_MU_PH6_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG85_MU_PH6_RD(src)	((FIELD_CH1_RXTX_REG85_MU_PH6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG85_MU_PH6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG85_MU_PH6_WR(dst)	(FIELD_CH1_RXTX_REG85_MU_PH6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG85_MU_PH6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG85_MU_PH6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG85_MU_PH6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG85_MU_PH6_SHIFT_MASK) & FIELD_CH1_RXTX_REG85_MU_PH6_MASK))

#define FIELD_CH1_RXTX_REG85_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG85_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG85_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG85_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG85_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG85_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG85_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG85_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG85_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG85_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG85_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG85_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG85_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG85_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG85 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG85 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG85 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG85 0x00000000
/****** ch1_rxtx_reg85 END *****/

/*****ch1_rxtx_reg86 START *****/
#define FIELD_CH1_RXTX_REG86_MU_PH7_LSB		11
#define FIELD_CH1_RXTX_REG86_MU_PH7_MSB		15
#define FIELD_CH1_RXTX_REG86_MU_PH7_WIDTH		5
#define FIELD_CH1_RXTX_REG86_MU_PH7_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG86_MU_PH7_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG86_MU_PH7_RD(src)	((FIELD_CH1_RXTX_REG86_MU_PH7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG86_MU_PH7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG86_MU_PH7_WR(dst)	(FIELD_CH1_RXTX_REG86_MU_PH7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG86_MU_PH7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG86_MU_PH7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG86_MU_PH7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG86_MU_PH7_SHIFT_MASK) & FIELD_CH1_RXTX_REG86_MU_PH7_MASK))

#define FIELD_CH1_RXTX_REG86_MU_PH8_LSB		6
#define FIELD_CH1_RXTX_REG86_MU_PH8_MSB		10
#define FIELD_CH1_RXTX_REG86_MU_PH8_WIDTH		5
#define FIELD_CH1_RXTX_REG86_MU_PH8_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG86_MU_PH8_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG86_MU_PH8_RD(src)	((FIELD_CH1_RXTX_REG86_MU_PH8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG86_MU_PH8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG86_MU_PH8_WR(dst)	(FIELD_CH1_RXTX_REG86_MU_PH8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG86_MU_PH8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG86_MU_PH8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG86_MU_PH8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG86_MU_PH8_SHIFT_MASK) & FIELD_CH1_RXTX_REG86_MU_PH8_MASK))

#define FIELD_CH1_RXTX_REG86_MU_PH9_LSB		1
#define FIELD_CH1_RXTX_REG86_MU_PH9_MSB		5
#define FIELD_CH1_RXTX_REG86_MU_PH9_WIDTH		5
#define FIELD_CH1_RXTX_REG86_MU_PH9_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG86_MU_PH9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG86_MU_PH9_RD(src)	((FIELD_CH1_RXTX_REG86_MU_PH9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG86_MU_PH9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG86_MU_PH9_WR(dst)	(FIELD_CH1_RXTX_REG86_MU_PH9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG86_MU_PH9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG86_MU_PH9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG86_MU_PH9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG86_MU_PH9_SHIFT_MASK) & FIELD_CH1_RXTX_REG86_MU_PH9_MASK))

#define FIELD_CH1_RXTX_REG86_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG86_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG86_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG86_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG86_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG86_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG86_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG86_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG86_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG86_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG86_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG86_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG86_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG86_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG86 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG86 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG86 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG86 0x00000000
/****** ch1_rxtx_reg86 END *****/

/*****ch1_rxtx_reg87 START *****/
#define FIELD_CH1_RXTX_REG87_MU_TH1_LSB		11
#define FIELD_CH1_RXTX_REG87_MU_TH1_MSB		15
#define FIELD_CH1_RXTX_REG87_MU_TH1_WIDTH		5
#define FIELD_CH1_RXTX_REG87_MU_TH1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG87_MU_TH1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG87_MU_TH1_RD(src)	((FIELD_CH1_RXTX_REG87_MU_TH1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG87_MU_TH1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG87_MU_TH1_WR(dst)	(FIELD_CH1_RXTX_REG87_MU_TH1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG87_MU_TH1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG87_MU_TH1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG87_MU_TH1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG87_MU_TH1_SHIFT_MASK) & FIELD_CH1_RXTX_REG87_MU_TH1_MASK))

#define FIELD_CH1_RXTX_REG87_MU_TH2_LSB		6
#define FIELD_CH1_RXTX_REG87_MU_TH2_MSB		10
#define FIELD_CH1_RXTX_REG87_MU_TH2_WIDTH		5
#define FIELD_CH1_RXTX_REG87_MU_TH2_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG87_MU_TH2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG87_MU_TH2_RD(src)	((FIELD_CH1_RXTX_REG87_MU_TH2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG87_MU_TH2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG87_MU_TH2_WR(dst)	(FIELD_CH1_RXTX_REG87_MU_TH2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG87_MU_TH2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG87_MU_TH2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG87_MU_TH2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG87_MU_TH2_SHIFT_MASK) & FIELD_CH1_RXTX_REG87_MU_TH2_MASK))

#define FIELD_CH1_RXTX_REG87_MU_TH3_LSB		1
#define FIELD_CH1_RXTX_REG87_MU_TH3_MSB		5
#define FIELD_CH1_RXTX_REG87_MU_TH3_WIDTH		5
#define FIELD_CH1_RXTX_REG87_MU_TH3_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG87_MU_TH3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG87_MU_TH3_RD(src)	((FIELD_CH1_RXTX_REG87_MU_TH3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG87_MU_TH3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG87_MU_TH3_WR(dst)	(FIELD_CH1_RXTX_REG87_MU_TH3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG87_MU_TH3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG87_MU_TH3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG87_MU_TH3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG87_MU_TH3_SHIFT_MASK) & FIELD_CH1_RXTX_REG87_MU_TH3_MASK))

#define FIELD_CH1_RXTX_REG87_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG87_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG87_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG87_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG87_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG87_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG87_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG87_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG87_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG87_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG87_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG87_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG87_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG87_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG87 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG87 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG87 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG87 0x00000000
/****** ch1_rxtx_reg87 END *****/

/*****ch1_rxtx_reg88 START *****/
#define FIELD_CH1_RXTX_REG88_MU_TH4_LSB		11
#define FIELD_CH1_RXTX_REG88_MU_TH4_MSB		15
#define FIELD_CH1_RXTX_REG88_MU_TH4_WIDTH		5
#define FIELD_CH1_RXTX_REG88_MU_TH4_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG88_MU_TH4_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG88_MU_TH4_RD(src)	((FIELD_CH1_RXTX_REG88_MU_TH4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG88_MU_TH4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG88_MU_TH4_WR(dst)	(FIELD_CH1_RXTX_REG88_MU_TH4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG88_MU_TH4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG88_MU_TH4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG88_MU_TH4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG88_MU_TH4_SHIFT_MASK) & FIELD_CH1_RXTX_REG88_MU_TH4_MASK))

#define FIELD_CH1_RXTX_REG88_MU_TH5_LSB		6
#define FIELD_CH1_RXTX_REG88_MU_TH5_MSB		10
#define FIELD_CH1_RXTX_REG88_MU_TH5_WIDTH		5
#define FIELD_CH1_RXTX_REG88_MU_TH5_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG88_MU_TH5_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG88_MU_TH5_RD(src)	((FIELD_CH1_RXTX_REG88_MU_TH5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG88_MU_TH5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG88_MU_TH5_WR(dst)	(FIELD_CH1_RXTX_REG88_MU_TH5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG88_MU_TH5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG88_MU_TH5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG88_MU_TH5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG88_MU_TH5_SHIFT_MASK) & FIELD_CH1_RXTX_REG88_MU_TH5_MASK))

#define FIELD_CH1_RXTX_REG88_MU_TH6_LSB		1
#define FIELD_CH1_RXTX_REG88_MU_TH6_MSB		5
#define FIELD_CH1_RXTX_REG88_MU_TH6_WIDTH		5
#define FIELD_CH1_RXTX_REG88_MU_TH6_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG88_MU_TH6_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG88_MU_TH6_RD(src)	((FIELD_CH1_RXTX_REG88_MU_TH6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG88_MU_TH6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG88_MU_TH6_WR(dst)	(FIELD_CH1_RXTX_REG88_MU_TH6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG88_MU_TH6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG88_MU_TH6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG88_MU_TH6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG88_MU_TH6_SHIFT_MASK) & FIELD_CH1_RXTX_REG88_MU_TH6_MASK))

#define FIELD_CH1_RXTX_REG88_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG88_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG88_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG88_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG88_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG88_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG88_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG88_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG88_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG88_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG88_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG88_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG88_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG88_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG88 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG88 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG88 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG88 0x00000000
/****** ch1_rxtx_reg88 END *****/

/*****ch1_rxtx_reg89 START *****/
#define FIELD_CH1_RXTX_REG89_MU_TH7_LSB		11
#define FIELD_CH1_RXTX_REG89_MU_TH7_MSB		15
#define FIELD_CH1_RXTX_REG89_MU_TH7_WIDTH		5
#define FIELD_CH1_RXTX_REG89_MU_TH7_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG89_MU_TH7_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG89_MU_TH7_RD(src)	((FIELD_CH1_RXTX_REG89_MU_TH7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG89_MU_TH7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG89_MU_TH7_WR(dst)	(FIELD_CH1_RXTX_REG89_MU_TH7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG89_MU_TH7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG89_MU_TH7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG89_MU_TH7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG89_MU_TH7_SHIFT_MASK) & FIELD_CH1_RXTX_REG89_MU_TH7_MASK))

#define FIELD_CH1_RXTX_REG89_MU_TH8_LSB		6
#define FIELD_CH1_RXTX_REG89_MU_TH8_MSB		10
#define FIELD_CH1_RXTX_REG89_MU_TH8_WIDTH		5
#define FIELD_CH1_RXTX_REG89_MU_TH8_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG89_MU_TH8_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG89_MU_TH8_RD(src)	((FIELD_CH1_RXTX_REG89_MU_TH8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG89_MU_TH8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG89_MU_TH8_WR(dst)	(FIELD_CH1_RXTX_REG89_MU_TH8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG89_MU_TH8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG89_MU_TH8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG89_MU_TH8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG89_MU_TH8_SHIFT_MASK) & FIELD_CH1_RXTX_REG89_MU_TH8_MASK))

#define FIELD_CH1_RXTX_REG89_MU_TH9_LSB		1
#define FIELD_CH1_RXTX_REG89_MU_TH9_MSB		5
#define FIELD_CH1_RXTX_REG89_MU_TH9_WIDTH		5
#define FIELD_CH1_RXTX_REG89_MU_TH9_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG89_MU_TH9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG89_MU_TH9_RD(src)	((FIELD_CH1_RXTX_REG89_MU_TH9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG89_MU_TH9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG89_MU_TH9_WR(dst)	(FIELD_CH1_RXTX_REG89_MU_TH9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG89_MU_TH9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG89_MU_TH9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG89_MU_TH9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG89_MU_TH9_SHIFT_MASK) & FIELD_CH1_RXTX_REG89_MU_TH9_MASK))

#define FIELD_CH1_RXTX_REG89_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG89_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG89_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG89_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG89_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG89_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG89_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG89_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG89_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG89_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG89_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG89_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG89_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG89_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG89 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG89 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG89 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG89 0x00000000
/****** ch1_rxtx_reg89 END *****/

/*****ch1_rxtx_reg90 START *****/
#define FIELD_CH1_RXTX_REG90_MU_BCA1_LSB		11
#define FIELD_CH1_RXTX_REG90_MU_BCA1_MSB		15
#define FIELD_CH1_RXTX_REG90_MU_BCA1_WIDTH		5
#define FIELD_CH1_RXTX_REG90_MU_BCA1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG90_MU_BCA1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG90_MU_BCA1_RD(src)	((FIELD_CH1_RXTX_REG90_MU_BCA1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG90_MU_BCA1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG90_MU_BCA1_WR(dst)	(FIELD_CH1_RXTX_REG90_MU_BCA1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG90_MU_BCA1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG90_MU_BCA1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG90_MU_BCA1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG90_MU_BCA1_SHIFT_MASK) & FIELD_CH1_RXTX_REG90_MU_BCA1_MASK))

#define FIELD_CH1_RXTX_REG90_MU_BCA2_LSB		6
#define FIELD_CH1_RXTX_REG90_MU_BCA2_MSB		10
#define FIELD_CH1_RXTX_REG90_MU_BCA2_WIDTH		5
#define FIELD_CH1_RXTX_REG90_MU_BCA2_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG90_MU_BCA2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG90_MU_BCA2_RD(src)	((FIELD_CH1_RXTX_REG90_MU_BCA2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG90_MU_BCA2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG90_MU_BCA2_WR(dst)	(FIELD_CH1_RXTX_REG90_MU_BCA2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG90_MU_BCA2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG90_MU_BCA2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG90_MU_BCA2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG90_MU_BCA2_SHIFT_MASK) & FIELD_CH1_RXTX_REG90_MU_BCA2_MASK))

#define FIELD_CH1_RXTX_REG90_MU_BCA3_LSB		1
#define FIELD_CH1_RXTX_REG90_MU_BCA3_MSB		5
#define FIELD_CH1_RXTX_REG90_MU_BCA3_WIDTH		5
#define FIELD_CH1_RXTX_REG90_MU_BCA3_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG90_MU_BCA3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG90_MU_BCA3_RD(src)	((FIELD_CH1_RXTX_REG90_MU_BCA3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG90_MU_BCA3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG90_MU_BCA3_WR(dst)	(FIELD_CH1_RXTX_REG90_MU_BCA3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG90_MU_BCA3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG90_MU_BCA3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG90_MU_BCA3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG90_MU_BCA3_SHIFT_MASK) & FIELD_CH1_RXTX_REG90_MU_BCA3_MASK))

#define FIELD_CH1_RXTX_REG90_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG90_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG90_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG90_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG90_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG90_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG90_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG90_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG90_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG90_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG90_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG90_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG90_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG90_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG90 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG90 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG90 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG90 0x00000000
/****** ch1_rxtx_reg90 END *****/

/*****ch1_rxtx_reg91 START *****/
#define FIELD_CH1_RXTX_REG91_MU_BCA4_LSB		11
#define FIELD_CH1_RXTX_REG91_MU_BCA4_MSB		15
#define FIELD_CH1_RXTX_REG91_MU_BCA4_WIDTH		5
#define FIELD_CH1_RXTX_REG91_MU_BCA4_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG91_MU_BCA4_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG91_MU_BCA4_RD(src)	((FIELD_CH1_RXTX_REG91_MU_BCA4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG91_MU_BCA4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG91_MU_BCA4_WR(dst)	(FIELD_CH1_RXTX_REG91_MU_BCA4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG91_MU_BCA4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG91_MU_BCA4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG91_MU_BCA4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG91_MU_BCA4_SHIFT_MASK) & FIELD_CH1_RXTX_REG91_MU_BCA4_MASK))

#define FIELD_CH1_RXTX_REG91_MU_BCA5_LSB		6
#define FIELD_CH1_RXTX_REG91_MU_BCA5_MSB		10
#define FIELD_CH1_RXTX_REG91_MU_BCA5_WIDTH		5
#define FIELD_CH1_RXTX_REG91_MU_BCA5_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG91_MU_BCA5_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG91_MU_BCA5_RD(src)	((FIELD_CH1_RXTX_REG91_MU_BCA5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG91_MU_BCA5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG91_MU_BCA5_WR(dst)	(FIELD_CH1_RXTX_REG91_MU_BCA5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG91_MU_BCA5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG91_MU_BCA5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG91_MU_BCA5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG91_MU_BCA5_SHIFT_MASK) & FIELD_CH1_RXTX_REG91_MU_BCA5_MASK))

#define FIELD_CH1_RXTX_REG91_MU_BCA6_LSB		1
#define FIELD_CH1_RXTX_REG91_MU_BCA6_MSB		5
#define FIELD_CH1_RXTX_REG91_MU_BCA6_WIDTH		5
#define FIELD_CH1_RXTX_REG91_MU_BCA6_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG91_MU_BCA6_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG91_MU_BCA6_RD(src)	((FIELD_CH1_RXTX_REG91_MU_BCA6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG91_MU_BCA6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG91_MU_BCA6_WR(dst)	(FIELD_CH1_RXTX_REG91_MU_BCA6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG91_MU_BCA6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG91_MU_BCA6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG91_MU_BCA6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG91_MU_BCA6_SHIFT_MASK) & FIELD_CH1_RXTX_REG91_MU_BCA6_MASK))

#define FIELD_CH1_RXTX_REG91_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG91_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG91_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG91_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG91_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG91_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG91_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG91_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG91_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG91_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG91_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG91_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG91_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG91_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG91 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG91 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG91 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG91 0x00000000
/****** ch1_rxtx_reg91 END *****/

/*****ch1_rxtx_reg92 START *****/
#define FIELD_CH1_RXTX_REG92_MU_BCA7_LSB		11
#define FIELD_CH1_RXTX_REG92_MU_BCA7_MSB		15
#define FIELD_CH1_RXTX_REG92_MU_BCA7_WIDTH		5
#define FIELD_CH1_RXTX_REG92_MU_BCA7_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG92_MU_BCA7_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG92_MU_BCA7_RD(src)	((FIELD_CH1_RXTX_REG92_MU_BCA7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG92_MU_BCA7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG92_MU_BCA7_WR(dst)	(FIELD_CH1_RXTX_REG92_MU_BCA7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG92_MU_BCA7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG92_MU_BCA7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG92_MU_BCA7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG92_MU_BCA7_SHIFT_MASK) & FIELD_CH1_RXTX_REG92_MU_BCA7_MASK))

#define FIELD_CH1_RXTX_REG92_MU_BCA8_LSB		6
#define FIELD_CH1_RXTX_REG92_MU_BCA8_MSB		10
#define FIELD_CH1_RXTX_REG92_MU_BCA8_WIDTH		5
#define FIELD_CH1_RXTX_REG92_MU_BCA8_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG92_MU_BCA8_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG92_MU_BCA8_RD(src)	((FIELD_CH1_RXTX_REG92_MU_BCA8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG92_MU_BCA8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG92_MU_BCA8_WR(dst)	(FIELD_CH1_RXTX_REG92_MU_BCA8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG92_MU_BCA8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG92_MU_BCA8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG92_MU_BCA8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG92_MU_BCA8_SHIFT_MASK) & FIELD_CH1_RXTX_REG92_MU_BCA8_MASK))

#define FIELD_CH1_RXTX_REG92_MU_BCA9_LSB		1
#define FIELD_CH1_RXTX_REG92_MU_BCA9_MSB		5
#define FIELD_CH1_RXTX_REG92_MU_BCA9_WIDTH		5
#define FIELD_CH1_RXTX_REG92_MU_BCA9_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG92_MU_BCA9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG92_MU_BCA9_RD(src)	((FIELD_CH1_RXTX_REG92_MU_BCA9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG92_MU_BCA9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG92_MU_BCA9_WR(dst)	(FIELD_CH1_RXTX_REG92_MU_BCA9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG92_MU_BCA9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG92_MU_BCA9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG92_MU_BCA9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG92_MU_BCA9_SHIFT_MASK) & FIELD_CH1_RXTX_REG92_MU_BCA9_MASK))

#define FIELD_CH1_RXTX_REG92_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG92_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG92_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG92_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG92_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG92_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG92_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG92_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG92_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG92_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG92_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG92_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG92_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG92_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG92 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG92 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG92 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG92 0x00000000
/****** ch1_rxtx_reg92 END *****/

/*****ch1_rxtx_reg93 START *****/
#define FIELD_CH1_RXTX_REG93_MU_BLWC1_LSB		11
#define FIELD_CH1_RXTX_REG93_MU_BLWC1_MSB		15
#define FIELD_CH1_RXTX_REG93_MU_BLWC1_WIDTH		5
#define FIELD_CH1_RXTX_REG93_MU_BLWC1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG93_MU_BLWC1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG93_MU_BLWC1_RD(src)	((FIELD_CH1_RXTX_REG93_MU_BLWC1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG93_MU_BLWC1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG93_MU_BLWC1_WR(dst)	(FIELD_CH1_RXTX_REG93_MU_BLWC1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG93_MU_BLWC1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG93_MU_BLWC1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG93_MU_BLWC1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG93_MU_BLWC1_SHIFT_MASK) & FIELD_CH1_RXTX_REG93_MU_BLWC1_MASK))

#define FIELD_CH1_RXTX_REG93_MU_BLWC2_LSB		6
#define FIELD_CH1_RXTX_REG93_MU_BLWC2_MSB		10
#define FIELD_CH1_RXTX_REG93_MU_BLWC2_WIDTH		5
#define FIELD_CH1_RXTX_REG93_MU_BLWC2_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG93_MU_BLWC2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG93_MU_BLWC2_RD(src)	((FIELD_CH1_RXTX_REG93_MU_BLWC2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG93_MU_BLWC2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG93_MU_BLWC2_WR(dst)	(FIELD_CH1_RXTX_REG93_MU_BLWC2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG93_MU_BLWC2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG93_MU_BLWC2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG93_MU_BLWC2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG93_MU_BLWC2_SHIFT_MASK) & FIELD_CH1_RXTX_REG93_MU_BLWC2_MASK))

#define FIELD_CH1_RXTX_REG93_MU_BLWC3_LSB		1
#define FIELD_CH1_RXTX_REG93_MU_BLWC3_MSB		5
#define FIELD_CH1_RXTX_REG93_MU_BLWC3_WIDTH		5
#define FIELD_CH1_RXTX_REG93_MU_BLWC3_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG93_MU_BLWC3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG93_MU_BLWC3_RD(src)	((FIELD_CH1_RXTX_REG93_MU_BLWC3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG93_MU_BLWC3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG93_MU_BLWC3_WR(dst)	(FIELD_CH1_RXTX_REG93_MU_BLWC3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG93_MU_BLWC3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG93_MU_BLWC3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG93_MU_BLWC3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG93_MU_BLWC3_SHIFT_MASK) & FIELD_CH1_RXTX_REG93_MU_BLWC3_MASK))

#define FIELD_CH1_RXTX_REG93_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG93_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG93_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG93_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG93_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG93_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG93_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG93_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG93_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG93_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG93_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG93_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG93_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG93_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG93 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG93 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG93 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG93 0x00000000
/****** ch1_rxtx_reg93 END *****/

/*****ch1_rxtx_reg94 START *****/
#define FIELD_CH1_RXTX_REG94_MU_BLWC4_LSB		11
#define FIELD_CH1_RXTX_REG94_MU_BLWC4_MSB		15
#define FIELD_CH1_RXTX_REG94_MU_BLWC4_WIDTH		5
#define FIELD_CH1_RXTX_REG94_MU_BLWC4_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG94_MU_BLWC4_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG94_MU_BLWC4_RD(src)	((FIELD_CH1_RXTX_REG94_MU_BLWC4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG94_MU_BLWC4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG94_MU_BLWC4_WR(dst)	(FIELD_CH1_RXTX_REG94_MU_BLWC4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG94_MU_BLWC4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG94_MU_BLWC4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG94_MU_BLWC4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG94_MU_BLWC4_SHIFT_MASK) & FIELD_CH1_RXTX_REG94_MU_BLWC4_MASK))

#define FIELD_CH1_RXTX_REG94_MU_BLWC5_LSB		6
#define FIELD_CH1_RXTX_REG94_MU_BLWC5_MSB		10
#define FIELD_CH1_RXTX_REG94_MU_BLWC5_WIDTH		5
#define FIELD_CH1_RXTX_REG94_MU_BLWC5_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG94_MU_BLWC5_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG94_MU_BLWC5_RD(src)	((FIELD_CH1_RXTX_REG94_MU_BLWC5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG94_MU_BLWC5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG94_MU_BLWC5_WR(dst)	(FIELD_CH1_RXTX_REG94_MU_BLWC5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG94_MU_BLWC5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG94_MU_BLWC5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG94_MU_BLWC5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG94_MU_BLWC5_SHIFT_MASK) & FIELD_CH1_RXTX_REG94_MU_BLWC5_MASK))

#define FIELD_CH1_RXTX_REG94_MU_BLWC6_LSB		1
#define FIELD_CH1_RXTX_REG94_MU_BLWC6_MSB		5
#define FIELD_CH1_RXTX_REG94_MU_BLWC6_WIDTH		5
#define FIELD_CH1_RXTX_REG94_MU_BLWC6_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG94_MU_BLWC6_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG94_MU_BLWC6_RD(src)	((FIELD_CH1_RXTX_REG94_MU_BLWC6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG94_MU_BLWC6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG94_MU_BLWC6_WR(dst)	(FIELD_CH1_RXTX_REG94_MU_BLWC6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG94_MU_BLWC6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG94_MU_BLWC6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG94_MU_BLWC6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG94_MU_BLWC6_SHIFT_MASK) & FIELD_CH1_RXTX_REG94_MU_BLWC6_MASK))

#define FIELD_CH1_RXTX_REG94_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG94_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG94_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG94_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG94_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG94_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG94_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG94_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG94_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG94_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG94_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG94_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG94_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG94_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG94 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG94 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG94 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG94 0x00000000
/****** ch1_rxtx_reg94 END *****/

/*****ch1_rxtx_reg95 START *****/
#define FIELD_CH1_RXTX_REG95_MU_BLWC7_LSB		11
#define FIELD_CH1_RXTX_REG95_MU_BLWC7_MSB		15
#define FIELD_CH1_RXTX_REG95_MU_BLWC7_WIDTH		5
#define FIELD_CH1_RXTX_REG95_MU_BLWC7_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG95_MU_BLWC7_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG95_MU_BLWC7_RD(src)	((FIELD_CH1_RXTX_REG95_MU_BLWC7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG95_MU_BLWC7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG95_MU_BLWC7_WR(dst)	(FIELD_CH1_RXTX_REG95_MU_BLWC7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG95_MU_BLWC7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG95_MU_BLWC7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG95_MU_BLWC7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG95_MU_BLWC7_SHIFT_MASK) & FIELD_CH1_RXTX_REG95_MU_BLWC7_MASK))

#define FIELD_CH1_RXTX_REG95_MU_BLWC8_LSB		6
#define FIELD_CH1_RXTX_REG95_MU_BLWC8_MSB		10
#define FIELD_CH1_RXTX_REG95_MU_BLWC8_WIDTH		5
#define FIELD_CH1_RXTX_REG95_MU_BLWC8_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG95_MU_BLWC8_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG95_MU_BLWC8_RD(src)	((FIELD_CH1_RXTX_REG95_MU_BLWC8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG95_MU_BLWC8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG95_MU_BLWC8_WR(dst)	(FIELD_CH1_RXTX_REG95_MU_BLWC8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG95_MU_BLWC8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG95_MU_BLWC8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG95_MU_BLWC8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG95_MU_BLWC8_SHIFT_MASK) & FIELD_CH1_RXTX_REG95_MU_BLWC8_MASK))

#define FIELD_CH1_RXTX_REG95_MU_BLWC9_LSB		1
#define FIELD_CH1_RXTX_REG95_MU_BLWC9_MSB		5
#define FIELD_CH1_RXTX_REG95_MU_BLWC9_WIDTH		5
#define FIELD_CH1_RXTX_REG95_MU_BLWC9_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG95_MU_BLWC9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG95_MU_BLWC9_RD(src)	((FIELD_CH1_RXTX_REG95_MU_BLWC9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG95_MU_BLWC9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG95_MU_BLWC9_WR(dst)	(FIELD_CH1_RXTX_REG95_MU_BLWC9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG95_MU_BLWC9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG95_MU_BLWC9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG95_MU_BLWC9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG95_MU_BLWC9_SHIFT_MASK) & FIELD_CH1_RXTX_REG95_MU_BLWC9_MASK))

#define FIELD_CH1_RXTX_REG95_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG95_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG95_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG95_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG95_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG95_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG95_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG95_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG95_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG95_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG95_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG95_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG95_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG95_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG95 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG95 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG95 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG95 0x00000000
/****** ch1_rxtx_reg95 END *****/

/*****ch1_rxtx_reg96 START *****/
#define FIELD_CH1_RXTX_REG96_MU_FREQ1_LSB		11
#define FIELD_CH1_RXTX_REG96_MU_FREQ1_MSB		15
#define FIELD_CH1_RXTX_REG96_MU_FREQ1_WIDTH		5
#define FIELD_CH1_RXTX_REG96_MU_FREQ1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG96_MU_FREQ1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG96_MU_FREQ1_RD(src)	((FIELD_CH1_RXTX_REG96_MU_FREQ1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG96_MU_FREQ1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG96_MU_FREQ1_WR(dst)	(FIELD_CH1_RXTX_REG96_MU_FREQ1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG96_MU_FREQ1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG96_MU_FREQ1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG96_MU_FREQ1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG96_MU_FREQ1_SHIFT_MASK) & FIELD_CH1_RXTX_REG96_MU_FREQ1_MASK))

#define FIELD_CH1_RXTX_REG96_MU_FREQ2_LSB		6
#define FIELD_CH1_RXTX_REG96_MU_FREQ2_MSB		10
#define FIELD_CH1_RXTX_REG96_MU_FREQ2_WIDTH		5
#define FIELD_CH1_RXTX_REG96_MU_FREQ2_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG96_MU_FREQ2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG96_MU_FREQ2_RD(src)	((FIELD_CH1_RXTX_REG96_MU_FREQ2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG96_MU_FREQ2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG96_MU_FREQ2_WR(dst)	(FIELD_CH1_RXTX_REG96_MU_FREQ2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG96_MU_FREQ2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG96_MU_FREQ2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG96_MU_FREQ2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG96_MU_FREQ2_SHIFT_MASK) & FIELD_CH1_RXTX_REG96_MU_FREQ2_MASK))

#define FIELD_CH1_RXTX_REG96_MU_FREQ3_LSB		1
#define FIELD_CH1_RXTX_REG96_MU_FREQ3_MSB		5
#define FIELD_CH1_RXTX_REG96_MU_FREQ3_WIDTH		5
#define FIELD_CH1_RXTX_REG96_MU_FREQ3_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG96_MU_FREQ3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG96_MU_FREQ3_RD(src)	((FIELD_CH1_RXTX_REG96_MU_FREQ3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG96_MU_FREQ3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG96_MU_FREQ3_WR(dst)	(FIELD_CH1_RXTX_REG96_MU_FREQ3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG96_MU_FREQ3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG96_MU_FREQ3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG96_MU_FREQ3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG96_MU_FREQ3_SHIFT_MASK) & FIELD_CH1_RXTX_REG96_MU_FREQ3_MASK))

#define FIELD_CH1_RXTX_REG96_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG96_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG96_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG96_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG96_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG96_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG96_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG96_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG96_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG96_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG96_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG96_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG96_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG96_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG96 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG96 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG96 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG96 0x00000000
/****** ch1_rxtx_reg96 END *****/

/*****ch1_rxtx_reg97 START *****/
#define FIELD_CH1_RXTX_REG97_MU_FREQ4_LSB		11
#define FIELD_CH1_RXTX_REG97_MU_FREQ4_MSB		15
#define FIELD_CH1_RXTX_REG97_MU_FREQ4_WIDTH		5
#define FIELD_CH1_RXTX_REG97_MU_FREQ4_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG97_MU_FREQ4_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG97_MU_FREQ4_RD(src)	((FIELD_CH1_RXTX_REG97_MU_FREQ4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG97_MU_FREQ4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG97_MU_FREQ4_WR(dst)	(FIELD_CH1_RXTX_REG97_MU_FREQ4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG97_MU_FREQ4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG97_MU_FREQ4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG97_MU_FREQ4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG97_MU_FREQ4_SHIFT_MASK) & FIELD_CH1_RXTX_REG97_MU_FREQ4_MASK))

#define FIELD_CH1_RXTX_REG97_MU_FREQ5_LSB		6
#define FIELD_CH1_RXTX_REG97_MU_FREQ5_MSB		10
#define FIELD_CH1_RXTX_REG97_MU_FREQ5_WIDTH		5
#define FIELD_CH1_RXTX_REG97_MU_FREQ5_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG97_MU_FREQ5_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG97_MU_FREQ5_RD(src)	((FIELD_CH1_RXTX_REG97_MU_FREQ5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG97_MU_FREQ5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG97_MU_FREQ5_WR(dst)	(FIELD_CH1_RXTX_REG97_MU_FREQ5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG97_MU_FREQ5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG97_MU_FREQ5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG97_MU_FREQ5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG97_MU_FREQ5_SHIFT_MASK) & FIELD_CH1_RXTX_REG97_MU_FREQ5_MASK))

#define FIELD_CH1_RXTX_REG97_MU_FREQ6_LSB		1
#define FIELD_CH1_RXTX_REG97_MU_FREQ6_MSB		5
#define FIELD_CH1_RXTX_REG97_MU_FREQ6_WIDTH		5
#define FIELD_CH1_RXTX_REG97_MU_FREQ6_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG97_MU_FREQ6_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG97_MU_FREQ6_RD(src)	((FIELD_CH1_RXTX_REG97_MU_FREQ6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG97_MU_FREQ6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG97_MU_FREQ6_WR(dst)	(FIELD_CH1_RXTX_REG97_MU_FREQ6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG97_MU_FREQ6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG97_MU_FREQ6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG97_MU_FREQ6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG97_MU_FREQ6_SHIFT_MASK) & FIELD_CH1_RXTX_REG97_MU_FREQ6_MASK))

#define FIELD_CH1_RXTX_REG97_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG97_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG97_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG97_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG97_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG97_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG97_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG97_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG97_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG97_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG97_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG97_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG97_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG97_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG97 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG97 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG97 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG97 0x00000000
/****** ch1_rxtx_reg97 END *****/

/*****ch1_rxtx_reg98 START *****/
#define FIELD_CH1_RXTX_REG98_MU_FREQ7_LSB		11
#define FIELD_CH1_RXTX_REG98_MU_FREQ7_MSB		15
#define FIELD_CH1_RXTX_REG98_MU_FREQ7_WIDTH		5
#define FIELD_CH1_RXTX_REG98_MU_FREQ7_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG98_MU_FREQ7_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG98_MU_FREQ7_RD(src)	((FIELD_CH1_RXTX_REG98_MU_FREQ7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG98_MU_FREQ7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG98_MU_FREQ7_WR(dst)	(FIELD_CH1_RXTX_REG98_MU_FREQ7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG98_MU_FREQ7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG98_MU_FREQ7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG98_MU_FREQ7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG98_MU_FREQ7_SHIFT_MASK) & FIELD_CH1_RXTX_REG98_MU_FREQ7_MASK))

#define FIELD_CH1_RXTX_REG98_MU_FREQ8_LSB		6
#define FIELD_CH1_RXTX_REG98_MU_FREQ8_MSB		10
#define FIELD_CH1_RXTX_REG98_MU_FREQ8_WIDTH		5
#define FIELD_CH1_RXTX_REG98_MU_FREQ8_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG98_MU_FREQ8_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG98_MU_FREQ8_RD(src)	((FIELD_CH1_RXTX_REG98_MU_FREQ8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG98_MU_FREQ8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG98_MU_FREQ8_WR(dst)	(FIELD_CH1_RXTX_REG98_MU_FREQ8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG98_MU_FREQ8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG98_MU_FREQ8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG98_MU_FREQ8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG98_MU_FREQ8_SHIFT_MASK) & FIELD_CH1_RXTX_REG98_MU_FREQ8_MASK))

#define FIELD_CH1_RXTX_REG98_MU_FREQ9_LSB		1
#define FIELD_CH1_RXTX_REG98_MU_FREQ9_MSB		5
#define FIELD_CH1_RXTX_REG98_MU_FREQ9_WIDTH		5
#define FIELD_CH1_RXTX_REG98_MU_FREQ9_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG98_MU_FREQ9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG98_MU_FREQ9_RD(src)	((FIELD_CH1_RXTX_REG98_MU_FREQ9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG98_MU_FREQ9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG98_MU_FREQ9_WR(dst)	(FIELD_CH1_RXTX_REG98_MU_FREQ9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG98_MU_FREQ9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG98_MU_FREQ9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG98_MU_FREQ9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG98_MU_FREQ9_SHIFT_MASK) & FIELD_CH1_RXTX_REG98_MU_FREQ9_MASK))

#define FIELD_CH1_RXTX_REG98_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG98_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG98_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG98_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG98_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG98_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG98_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG98_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG98_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG98_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG98_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG98_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG98_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG98_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG98 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG98 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG98 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG98 0x00000000
/****** ch1_rxtx_reg98 END *****/

/*****ch1_rxtx_reg99 START *****/
#define FIELD_CH1_RXTX_REG99_MU_PHASE1_LSB		11
#define FIELD_CH1_RXTX_REG99_MU_PHASE1_MSB		15
#define FIELD_CH1_RXTX_REG99_MU_PHASE1_WIDTH		5
#define FIELD_CH1_RXTX_REG99_MU_PHASE1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG99_MU_PHASE1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG99_MU_PHASE1_RD(src)	((FIELD_CH1_RXTX_REG99_MU_PHASE1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG99_MU_PHASE1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG99_MU_PHASE1_WR(dst)	(FIELD_CH1_RXTX_REG99_MU_PHASE1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG99_MU_PHASE1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG99_MU_PHASE1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG99_MU_PHASE1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG99_MU_PHASE1_SHIFT_MASK) & FIELD_CH1_RXTX_REG99_MU_PHASE1_MASK))

#define FIELD_CH1_RXTX_REG99_MU_PHASE2_LSB		6
#define FIELD_CH1_RXTX_REG99_MU_PHASE2_MSB		10
#define FIELD_CH1_RXTX_REG99_MU_PHASE2_WIDTH		5
#define FIELD_CH1_RXTX_REG99_MU_PHASE2_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG99_MU_PHASE2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG99_MU_PHASE2_RD(src)	((FIELD_CH1_RXTX_REG99_MU_PHASE2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG99_MU_PHASE2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG99_MU_PHASE2_WR(dst)	(FIELD_CH1_RXTX_REG99_MU_PHASE2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG99_MU_PHASE2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG99_MU_PHASE2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG99_MU_PHASE2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG99_MU_PHASE2_SHIFT_MASK) & FIELD_CH1_RXTX_REG99_MU_PHASE2_MASK))

#define FIELD_CH1_RXTX_REG99_MU_PHASE3_LSB		1
#define FIELD_CH1_RXTX_REG99_MU_PHASE3_MSB		5
#define FIELD_CH1_RXTX_REG99_MU_PHASE3_WIDTH		5
#define FIELD_CH1_RXTX_REG99_MU_PHASE3_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG99_MU_PHASE3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG99_MU_PHASE3_RD(src)	((FIELD_CH1_RXTX_REG99_MU_PHASE3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG99_MU_PHASE3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG99_MU_PHASE3_WR(dst)	(FIELD_CH1_RXTX_REG99_MU_PHASE3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG99_MU_PHASE3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG99_MU_PHASE3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG99_MU_PHASE3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG99_MU_PHASE3_SHIFT_MASK) & FIELD_CH1_RXTX_REG99_MU_PHASE3_MASK))

#define FIELD_CH1_RXTX_REG99_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG99_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG99_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG99_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG99_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG99_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG99_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG99_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG99_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG99_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG99_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG99_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG99_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG99_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG99 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG99 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG99 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG99 0x00000000
/****** ch1_rxtx_reg99 END *****/

/*****ch1_rxtx_reg100 START *****/
#define FIELD_CH1_RXTX_REG100_MU_PHASE4_LSB		11
#define FIELD_CH1_RXTX_REG100_MU_PHASE4_MSB		15
#define FIELD_CH1_RXTX_REG100_MU_PHASE4_WIDTH		5
#define FIELD_CH1_RXTX_REG100_MU_PHASE4_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG100_MU_PHASE4_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG100_MU_PHASE4_RD(src)	((FIELD_CH1_RXTX_REG100_MU_PHASE4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG100_MU_PHASE4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG100_MU_PHASE4_WR(dst)	(FIELD_CH1_RXTX_REG100_MU_PHASE4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG100_MU_PHASE4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG100_MU_PHASE4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG100_MU_PHASE4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG100_MU_PHASE4_SHIFT_MASK) & FIELD_CH1_RXTX_REG100_MU_PHASE4_MASK))

#define FIELD_CH1_RXTX_REG100_MU_PHASE5_LSB		6
#define FIELD_CH1_RXTX_REG100_MU_PHASE5_MSB		10
#define FIELD_CH1_RXTX_REG100_MU_PHASE5_WIDTH		5
#define FIELD_CH1_RXTX_REG100_MU_PHASE5_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG100_MU_PHASE5_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG100_MU_PHASE5_RD(src)	((FIELD_CH1_RXTX_REG100_MU_PHASE5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG100_MU_PHASE5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG100_MU_PHASE5_WR(dst)	(FIELD_CH1_RXTX_REG100_MU_PHASE5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG100_MU_PHASE5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG100_MU_PHASE5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG100_MU_PHASE5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG100_MU_PHASE5_SHIFT_MASK) & FIELD_CH1_RXTX_REG100_MU_PHASE5_MASK))

#define FIELD_CH1_RXTX_REG100_MU_PHASE6_LSB		1
#define FIELD_CH1_RXTX_REG100_MU_PHASE6_MSB		5
#define FIELD_CH1_RXTX_REG100_MU_PHASE6_WIDTH		5
#define FIELD_CH1_RXTX_REG100_MU_PHASE6_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG100_MU_PHASE6_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG100_MU_PHASE6_RD(src)	((FIELD_CH1_RXTX_REG100_MU_PHASE6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG100_MU_PHASE6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG100_MU_PHASE6_WR(dst)	(FIELD_CH1_RXTX_REG100_MU_PHASE6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG100_MU_PHASE6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG100_MU_PHASE6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG100_MU_PHASE6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG100_MU_PHASE6_SHIFT_MASK) & FIELD_CH1_RXTX_REG100_MU_PHASE6_MASK))

#define FIELD_CH1_RXTX_REG100_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG100_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG100_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG100_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG100_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG100_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG100_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG100_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG100_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG100_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG100_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG100_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG100_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG100_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG100 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG100 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG100 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG100 0x00000000
/****** ch1_rxtx_reg100 END *****/

/*****ch1_rxtx_reg101 START *****/
#define FIELD_CH1_RXTX_REG101_MU_PHASE7_LSB		11
#define FIELD_CH1_RXTX_REG101_MU_PHASE7_MSB		15
#define FIELD_CH1_RXTX_REG101_MU_PHASE7_WIDTH		5
#define FIELD_CH1_RXTX_REG101_MU_PHASE7_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG101_MU_PHASE7_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG101_MU_PHASE7_RD(src)	((FIELD_CH1_RXTX_REG101_MU_PHASE7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG101_MU_PHASE7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG101_MU_PHASE7_WR(dst)	(FIELD_CH1_RXTX_REG101_MU_PHASE7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG101_MU_PHASE7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG101_MU_PHASE7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG101_MU_PHASE7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG101_MU_PHASE7_SHIFT_MASK) & FIELD_CH1_RXTX_REG101_MU_PHASE7_MASK))

#define FIELD_CH1_RXTX_REG101_MU_PHASE8_LSB		6
#define FIELD_CH1_RXTX_REG101_MU_PHASE8_MSB		10
#define FIELD_CH1_RXTX_REG101_MU_PHASE8_WIDTH		5
#define FIELD_CH1_RXTX_REG101_MU_PHASE8_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG101_MU_PHASE8_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG101_MU_PHASE8_RD(src)	((FIELD_CH1_RXTX_REG101_MU_PHASE8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG101_MU_PHASE8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG101_MU_PHASE8_WR(dst)	(FIELD_CH1_RXTX_REG101_MU_PHASE8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG101_MU_PHASE8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG101_MU_PHASE8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG101_MU_PHASE8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG101_MU_PHASE8_SHIFT_MASK) & FIELD_CH1_RXTX_REG101_MU_PHASE8_MASK))

#define FIELD_CH1_RXTX_REG101_MU_PHASE9_LSB		1
#define FIELD_CH1_RXTX_REG101_MU_PHASE9_MSB		5
#define FIELD_CH1_RXTX_REG101_MU_PHASE9_WIDTH		5
#define FIELD_CH1_RXTX_REG101_MU_PHASE9_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG101_MU_PHASE9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG101_MU_PHASE9_RD(src)	((FIELD_CH1_RXTX_REG101_MU_PHASE9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG101_MU_PHASE9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG101_MU_PHASE9_WR(dst)	(FIELD_CH1_RXTX_REG101_MU_PHASE9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG101_MU_PHASE9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG101_MU_PHASE9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG101_MU_PHASE9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG101_MU_PHASE9_SHIFT_MASK) & FIELD_CH1_RXTX_REG101_MU_PHASE9_MASK))

#define FIELD_CH1_RXTX_REG101_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG101_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG101_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG101_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG101_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG101_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG101_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG101_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG101_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG101_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG101_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG101_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG101_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG101_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG101 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG101 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG101 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG101 0x00000000
/****** ch1_rxtx_reg101 END *****/

/*****ch1_rxtx_reg102 START *****/
#define FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_LSB		15
#define FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_MSB		15
#define FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_WIDTH		1
#define FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_MASK		0x00008000
#define FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_RD(src)	((FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_WR(dst)	(FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_SHIFT_MASK) & FIELD_CH1_RXTX_REG102_PIN_OVERRIDE_MASK))

#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_LSB		8
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_MSB		14
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_WIDTH		7
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_MASK		0x00007f00
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_RD(src)	((FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_WR(dst)	(FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG102_PUSH_PIACC_VAL_MASK))

#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_LSB		7
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_MSB		7
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_WIDTH		1
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_MASK		0x00000080
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_RD(src)	((FIELD_CH1_RXTX_REG102_PUSH_PIACC_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG102_PUSH_PIACC_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_WR(dst)	(FIELD_CH1_RXTX_REG102_PUSH_PIACC_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG102_PUSH_PIACC_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG102_PUSH_PIACC_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG102_PUSH_PIACC_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG102_PUSH_PIACC_SHIFT_MASK) & FIELD_CH1_RXTX_REG102_PUSH_PIACC_MASK))

#define FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_LSB		5
#define FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_MSB		6
#define FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_WIDTH		2
#define FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_MASK		0x00000060
#define FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_RD(src)	((FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_WR(dst)	(FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_SHIFT_MASK) & FIELD_CH1_RXTX_REG102_FREQLOOP_LIMIT_MASK))

#define FIELD_CH1_RXTX_REG102_H1_SKEW_LSB		3
#define FIELD_CH1_RXTX_REG102_H1_SKEW_MSB		4
#define FIELD_CH1_RXTX_REG102_H1_SKEW_WIDTH		2
#define FIELD_CH1_RXTX_REG102_H1_SKEW_MASK		0x00000018
#define FIELD_CH1_RXTX_REG102_H1_SKEW_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG102_H1_SKEW_RD(src)	((FIELD_CH1_RXTX_REG102_H1_SKEW_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG102_H1_SKEW_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG102_H1_SKEW_WR(dst)	(FIELD_CH1_RXTX_REG102_H1_SKEW_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG102_H1_SKEW_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG102_H1_SKEW_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG102_H1_SKEW_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG102_H1_SKEW_SHIFT_MASK) & FIELD_CH1_RXTX_REG102_H1_SKEW_MASK))

#define FIELD_CH1_RXTX_REG102_RESERVED_2_LSB		0
#define FIELD_CH1_RXTX_REG102_RESERVED_2_MSB		2
#define FIELD_CH1_RXTX_REG102_RESERVED_2_WIDTH		3
#define FIELD_CH1_RXTX_REG102_RESERVED_2_MASK		0x00000007
#define FIELD_CH1_RXTX_REG102_RESERVED_2_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG102_RESERVED_2_RD(src)	((FIELD_CH1_RXTX_REG102_RESERVED_2_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG102_RESERVED_2_WR(dst)	(FIELD_CH1_RXTX_REG102_RESERVED_2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG102_RESERVED_2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG102_RESERVED_2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG102_RESERVED_2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG102_RESERVED_2_SHIFT_MASK) & FIELD_CH1_RXTX_REG102_RESERVED_2_MASK))

#define RESERVE_BITS_CH1_RXTX_REG102 0x00000007
#define SELF_CLEAR_BITS_CH1_RXTX_REG102 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG102 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG102 0x00000000
/****** ch1_rxtx_reg102 END *****/

/*****ch1_rxtx_reg103 START *****/
#define FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_LSB		0
#define FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_MSB		15
#define FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_RD(src)	((FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_WR(dst)	(FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG103_MU_MAX_TIMER_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG103 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG103 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG103 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG103 0x00000000
/****** ch1_rxtx_reg103 END *****/

/*****ch1_rxtx_reg104 START *****/
#define FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_LSB		0
#define FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_MSB		15
#define FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_RD(src)	((FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_WR(dst)	(FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG104_MU_MAX_TIMER_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG104 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG104 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG104 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG104 0x00000000
/****** ch1_rxtx_reg104 END *****/

/*****ch1_rxtx_reg105 START *****/
#define FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_LSB		0
#define FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MSB		15
#define FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_RD(src)	((FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_WR(dst)	(FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG105_DFE_TAP_SNAP_READOUT_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG105 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG105 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG105 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG105 0x0000ffff
/****** ch1_rxtx_reg105 END *****/

/*****ch1_rxtx_reg106 START *****/
#define FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_LSB		0
#define FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MSB		15
#define FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_RD(src)	((FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_WR(dst)	(FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG106_DFE_TAP_SNAP_READOUT_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG106 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG106 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG106 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG106 0x0000ffff
/****** ch1_rxtx_reg106 END *****/

/*****ch1_rxtx_reg107 START *****/
#define FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_LSB		0
#define FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_MSB		15
#define FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_RD(src)	((FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_WR(dst)	(FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG107_DFE_TAP_WRITE_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG107 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG107 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG107 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG107 0x00000000
/****** ch1_rxtx_reg107 END *****/

/*****ch1_rxtx_reg108 START *****/
#define FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_LSB		0
#define FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_MSB		15
#define FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_RD(src)	((FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_WR(dst)	(FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG108_DFE_TAP_WRITE_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG108 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG108 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG108 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG108 0x00000000
/****** ch1_rxtx_reg108 END *****/

/*****ch1_rxtx_reg109 START *****/
#define FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_LSB		0
#define FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_MSB		15
#define FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_WIDTH		16
#define FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_RD(src)	((FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_WR(dst)	(FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_SHIFT_MASK) & FIELD_CH1_RXTX_REG109_EYE_SCAN_ERROR_MASK))

#define RESERVE_BITS_CH1_RXTX_REG109 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG109 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG109 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG109 0x0000ffff
/****** ch1_rxtx_reg109 END *****/

/*****ch1_rxtx_reg110 START *****/
#define FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_LSB		0
#define FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_MSB		15
#define FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_WIDTH		16
#define FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_RD(src)	((FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_WR(dst)	(FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG110_EYE_SCAN_SAMPLE_MASK))

#define RESERVE_BITS_CH1_RXTX_REG110 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG110 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG110 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG110 0x0000ffff
/****** ch1_rxtx_reg110 END *****/

/*****ch1_rxtx_reg111 START *****/
#define FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_LSB		0
#define FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_MSB		15
#define FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_WIDTH		16
#define FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_RD(src)	((FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_WR(dst)	(FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_SHIFT_MASK) & FIELD_CH1_RXTX_REG111_CDR_BW_MAX_TIMER1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG111 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG111 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG111 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG111 0x00000000
/****** ch1_rxtx_reg111 END *****/

/*****ch1_rxtx_reg112 START *****/
#define FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_LSB		0
#define FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_MSB		15
#define FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_WIDTH		16
#define FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_RD(src)	((FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_WR(dst)	(FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_SHIFT_MASK) & FIELD_CH1_RXTX_REG112_CDR_BW_MAX_TIMER0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG112 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG112 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG112 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG112 0x00000000
/****** ch1_rxtx_reg112 END *****/

/*****ch1_rxtx_reg113 START *****/
#define FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_LSB		0
#define FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_MSB		15
#define FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_WIDTH		16
#define FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_RD(src)	((FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_WR(dst)	(FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_SHIFT_MASK) & FIELD_CH1_RXTX_REG113_FT_SEARCH_TIMER_MASK))

#define RESERVE_BITS_CH1_RXTX_REG113 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG113 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG113 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG113 0x00000000
/****** ch1_rxtx_reg113 END *****/

/*****ch1_rxtx_reg114 START *****/
#define FIELD_CH1_RXTX_REG114_FLOAT_SELECT_LSB		15
#define FIELD_CH1_RXTX_REG114_FLOAT_SELECT_MSB		15
#define FIELD_CH1_RXTX_REG114_FLOAT_SELECT_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FLOAT_SELECT_MASK		0x00008000
#define FIELD_CH1_RXTX_REG114_FLOAT_SELECT_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG114_FLOAT_SELECT_RD(src)	((FIELD_CH1_RXTX_REG114_FLOAT_SELECT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FLOAT_SELECT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FLOAT_SELECT_WR(dst)	(FIELD_CH1_RXTX_REG114_FLOAT_SELECT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FLOAT_SELECT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FLOAT_SELECT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FLOAT_SELECT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FLOAT_SELECT_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FLOAT_SELECT_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_LSB		14
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_MSB		14
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_MASK		0x00004000
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_POS0_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_LSB		13
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_MSB		13
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_MASK		0x00002000
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_SHIFT_MASK		0xd
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_POS1_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_LSB		12
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_MSB		12
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_MASK		0x00001000
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_POS2_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_LSB		11
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_MSB		11
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_MASK		0x00000800
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_POS3_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_LSB		10
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_MSB		10
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_MASK		0x00000400
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_POS4_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_LSB		9
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_MSB		9
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_MASK		0x00000200
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_WGT0_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_LSB		8
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_MSB		8
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_MASK		0x00000100
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_WGT1_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_LSB		7
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_MSB		7
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_MASK		0x00000080
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_WGT2_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_LSB		6
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_MSB		6
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_MASK		0x00000040
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_WGT3_MASK))

#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_LSB		5
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_MSB		5
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_WIDTH		1
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_MASK		0x00000020
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_RD(src)	((FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_WR(dst)	(FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_FORCE_FT_WGT4_MASK))

#define FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_LSB		1
#define FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_MSB		4
#define FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_WIDTH		4
#define FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_MASK		0x0000001e
#define FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_RD(src)	((FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_WR(dst)	(FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_MAN_WEIGHT_FT0_MASK))

#define FIELD_CH1_RXTX_REG114_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG114_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG114_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG114_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG114_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG114_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG114_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG114_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG114_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG114_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG114_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG114_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG114_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG114_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG114 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG114 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG114 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG114 0x00000000
/****** ch1_rxtx_reg114 END *****/

/*****ch1_rxtx_reg115 START *****/
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_LSB		10
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_MSB		15
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_WIDTH		6
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_RD(src)	((FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_WR(dst)	(FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_SHIFT_MASK) & FIELD_CH1_RXTX_REG115_MAN_POSITION_FT0_MASK))

#define FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_LSB		6
#define FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_MSB		9
#define FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_WIDTH		4
#define FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_MASK		0x000003c0
#define FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_RD(src)	((FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_WR(dst)	(FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_SHIFT_MASK) & FIELD_CH1_RXTX_REG115_MAN_WEIGHT_FT1_MASK))

#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_LSB		0
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_MSB		5
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_WIDTH		6
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_MASK		0x0000003f
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_RD(src)	((FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_WR(dst)	(FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_SHIFT_MASK) & FIELD_CH1_RXTX_REG115_MAN_POSITION_FT1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG115 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG115 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG115 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG115 0x00000000
/****** ch1_rxtx_reg115 END *****/

/*****ch1_rxtx_reg116 START *****/
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_LSB		12
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_MSB		15
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_WIDTH		4
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_MASK		0x0000f000
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_RD(src)	((FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_WR(dst)	(FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_SHIFT_MASK) & FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT2_MASK))

#define FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_LSB		6
#define FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_MSB		11
#define FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_WIDTH		6
#define FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_MASK		0x00000fc0
#define FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_RD(src)	((FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_WR(dst)	(FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_SHIFT_MASK) & FIELD_CH1_RXTX_REG116_MAN_POSITION_FT2_MASK))

#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_LSB		2
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_MSB		5
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_WIDTH		4
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_MASK		0x0000003c
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_RD(src)	((FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_WR(dst)	(FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_SHIFT_MASK) & FIELD_CH1_RXTX_REG116_MAN_WEIGHT_FT3_MASK))

#define FIELD_CH1_RXTX_REG116_RESERVED_1_LSB		0
#define FIELD_CH1_RXTX_REG116_RESERVED_1_MSB		1
#define FIELD_CH1_RXTX_REG116_RESERVED_1_WIDTH		2
#define FIELD_CH1_RXTX_REG116_RESERVED_1_MASK		0x00000003
#define FIELD_CH1_RXTX_REG116_RESERVED_1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG116_RESERVED_1_RD(src)	((FIELD_CH1_RXTX_REG116_RESERVED_1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG116_RESERVED_1_WR(dst)	(FIELD_CH1_RXTX_REG116_RESERVED_1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG116_RESERVED_1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG116_RESERVED_1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG116_RESERVED_1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG116_RESERVED_1_SHIFT_MASK) & FIELD_CH1_RXTX_REG116_RESERVED_1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG116 0x00000003
#define SELF_CLEAR_BITS_CH1_RXTX_REG116 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG116 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG116 0x00000000
/****** ch1_rxtx_reg116 END *****/

/*****ch1_rxtx_reg117 START *****/
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_LSB		10
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_MSB		15
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_WIDTH		6
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_RD(src)	((FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_WR(dst)	(FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_SHIFT_MASK) & FIELD_CH1_RXTX_REG117_MAN_POSITION_FT3_MASK))

#define FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_LSB		6
#define FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_MSB		9
#define FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_WIDTH		4
#define FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_MASK		0x000003c0
#define FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_RD(src)	((FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_WR(dst)	(FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_SHIFT_MASK) & FIELD_CH1_RXTX_REG117_MAN_WEIGHT_FT4_MASK))

#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_LSB		0
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_MSB		5
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_WIDTH		6
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_MASK		0x0000003f
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_RD(src)	((FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_WR(dst)	(FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_SHIFT_MASK) & FIELD_CH1_RXTX_REG117_MAN_POSITION_FT4_MASK))

#define RESERVE_BITS_CH1_RXTX_REG117 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG117 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG117 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG117 0x00000000
/****** ch1_rxtx_reg117 END *****/

/*****ch1_rxtx_reg118 START *****/
#define FIELD_CH1_RXTX_REG118_EYE_COUNT1_LSB		5
#define FIELD_CH1_RXTX_REG118_EYE_COUNT1_MSB		15
#define FIELD_CH1_RXTX_REG118_EYE_COUNT1_WIDTH		11
#define FIELD_CH1_RXTX_REG118_EYE_COUNT1_MASK		0x0000ffe0
#define FIELD_CH1_RXTX_REG118_EYE_COUNT1_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG118_EYE_COUNT1_RD(src)	((FIELD_CH1_RXTX_REG118_EYE_COUNT1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG118_EYE_COUNT1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG118_EYE_COUNT1_WR(dst)	(FIELD_CH1_RXTX_REG118_EYE_COUNT1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG118_EYE_COUNT1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG118_EYE_COUNT1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG118_EYE_COUNT1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG118_EYE_COUNT1_SHIFT_MASK) & FIELD_CH1_RXTX_REG118_EYE_COUNT1_MASK))

#define FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_LSB		4
#define FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_MSB		4
#define FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_WIDTH		1
#define FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_MASK		0x00000010
#define FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_RD(src)	((FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_WR(dst)	(FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_SHIFT_MASK) & FIELD_CH1_RXTX_REG118_ACC_FULL_FLAG_MASK))

#define FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_LSB		3
#define FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_MSB		3
#define FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_WIDTH		1
#define FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_MASK		0x00000008
#define FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_RD(src)	((FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_WR(dst)	(FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_SHIFT_MASK) & FIELD_CH1_RXTX_REG118_RX_BIST_CONT_DONE_MASK))

#define FIELD_CH1_RXTX_REG118_RESERVED_2_LSB		0
#define FIELD_CH1_RXTX_REG118_RESERVED_2_MSB		2
#define FIELD_CH1_RXTX_REG118_RESERVED_2_WIDTH		3
#define FIELD_CH1_RXTX_REG118_RESERVED_2_MASK		0x00000007
#define FIELD_CH1_RXTX_REG118_RESERVED_2_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG118_RESERVED_2_RD(src)	((FIELD_CH1_RXTX_REG118_RESERVED_2_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG118_RESERVED_2_WR(dst)	(FIELD_CH1_RXTX_REG118_RESERVED_2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG118_RESERVED_2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG118_RESERVED_2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG118_RESERVED_2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG118_RESERVED_2_SHIFT_MASK) & FIELD_CH1_RXTX_REG118_RESERVED_2_MASK))

#define RESERVE_BITS_CH1_RXTX_REG118 0x00000007
#define SELF_CLEAR_BITS_CH1_RXTX_REG118 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG118 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG118 0x0000ffff
/****** ch1_rxtx_reg118 END *****/

/*****ch1_rxtx_reg119 START *****/
#define FIELD_CH1_RXTX_REG119_EYE_COUNT0_LSB		0
#define FIELD_CH1_RXTX_REG119_EYE_COUNT0_MSB		15
#define FIELD_CH1_RXTX_REG119_EYE_COUNT0_WIDTH		16
#define FIELD_CH1_RXTX_REG119_EYE_COUNT0_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG119_EYE_COUNT0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG119_EYE_COUNT0_RD(src)	((FIELD_CH1_RXTX_REG119_EYE_COUNT0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG119_EYE_COUNT0_WR(dst)	(FIELD_CH1_RXTX_REG119_EYE_COUNT0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG119_EYE_COUNT0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG119_EYE_COUNT0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG119_EYE_COUNT0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG119_EYE_COUNT0_SHIFT_MASK) & FIELD_CH1_RXTX_REG119_EYE_COUNT0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG119 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG119 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG119 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG119 0x0000ffff
/****** ch1_rxtx_reg119 END *****/

/*****ch1_rxtx_reg120 START *****/
#define FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_LSB		0
#define FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_MSB		15
#define FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_RD(src)	((FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_WR(dst)	(FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG120_CDR_ACCUM_RD_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG120 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG120 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG120 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG120 0x0000ffff
/****** ch1_rxtx_reg120 END *****/

/*****ch1_rxtx_reg121 START *****/
#define FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_LSB		6
#define FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_MSB		15
#define FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_WIDTH		10
#define FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK		0x0000ffc0
#define FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_RD(src)	((FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_WR(dst)	(FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG121_CDR_ACCUM_RD_MSB_MASK))

#define FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_LSB		1
#define FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_MSB		5
#define FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_WIDTH		5
#define FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_RD(src)	((FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_WR(dst)	(FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_SHIFT_MASK) & FIELD_CH1_RXTX_REG121_SUMOS_CAL_CODE_MASK))

#define FIELD_CH1_RXTX_REG121_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG121_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG121_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG121_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG121_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG121_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG121_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG121_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG121_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG121_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG121_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG121_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG121_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG121_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG121 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG121 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG121 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG121 0x0000ffff
/****** ch1_rxtx_reg121 END *****/

/*****ch1_rxtx_reg122 START *****/
#define FIELD_CH1_RXTX_REG122_RESERVED_15_LSB		0
#define FIELD_CH1_RXTX_REG122_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG122_RESERVED_15_WIDTH		16
#define FIELD_CH1_RXTX_REG122_RESERVED_15_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG122_RESERVED_15_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG122_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG122_RESERVED_15_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG122_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG122_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG122_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG122_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG122_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG122_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG122_RESERVED_15_MASK))

#define RESERVE_BITS_CH1_RXTX_REG122 0x0000ffff
#define SELF_CLEAR_BITS_CH1_RXTX_REG122 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG122 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG122 0x00000000
/****** ch1_rxtx_reg122 END *****/

/*****ch1_rxtx_reg123 START *****/
#define FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_LSB		0
#define FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_MSB		15
#define FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_WIDTH		16
#define FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_RD(src)	((FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_WR(dst)	(FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_SHIFT_MASK) & FIELD_CH1_RXTX_REG123_EYE_ACCUMULATOR1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG123 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG123 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG123 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG123 0x0000ffff
/****** ch1_rxtx_reg123 END *****/

/*****ch1_rxtx_reg124 START *****/
#define FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_LSB		0
#define FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_MSB		15
#define FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_WIDTH		16
#define FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_RD(src)	((FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_WR(dst)	(FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_SHIFT_MASK) & FIELD_CH1_RXTX_REG124_EYE_ACCUMULATOR0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG124 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG124 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG124 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG124 0x0000ffff
/****** ch1_rxtx_reg124 END *****/

/*****ch1_rxtx_reg125 START *****/
#define FIELD_CH1_RXTX_REG125_PQ_REG_LSB		9
#define FIELD_CH1_RXTX_REG125_PQ_REG_MSB		15
#define FIELD_CH1_RXTX_REG125_PQ_REG_WIDTH		7
#define FIELD_CH1_RXTX_REG125_PQ_REG_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG125_PQ_REG_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG125_PQ_REG_RD(src)	((FIELD_CH1_RXTX_REG125_PQ_REG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG125_PQ_REG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG125_PQ_REG_WR(dst)	(FIELD_CH1_RXTX_REG125_PQ_REG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG125_PQ_REG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG125_PQ_REG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG125_PQ_REG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG125_PQ_REG_SHIFT_MASK) & FIELD_CH1_RXTX_REG125_PQ_REG_MASK))

#define FIELD_CH1_RXTX_REG125_SIGN_PQ_LSB		8
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_MSB		8
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_WIDTH		1
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_MASK		0x00000100
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_RD(src)	((FIELD_CH1_RXTX_REG125_SIGN_PQ_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG125_SIGN_PQ_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_WR(dst)	(FIELD_CH1_RXTX_REG125_SIGN_PQ_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG125_SIGN_PQ_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG125_SIGN_PQ_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG125_SIGN_PQ_SHIFT_MASK) & FIELD_CH1_RXTX_REG125_SIGN_PQ_MASK))

#define FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_LSB		7
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_MSB		7
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_WIDTH		1
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_MASK		0x00000080
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_RD(src)	((FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_WR(dst)	(FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_SHIFT_MASK) & FIELD_CH1_RXTX_REG125_SIGN_PQ_2C_MASK))

#define FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_LSB		2
#define FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_MSB		6
#define FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_WIDTH		5
#define FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_MASK		0x0000007c
#define FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_RD(src)	((FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_WR(dst)	(FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_SHIFT_MASK) & FIELD_CH1_RXTX_REG125_PHZ_MANUALCODE_MASK))

#define FIELD_CH1_RXTX_REG125_PHZ_MANUAL_LSB		1
#define FIELD_CH1_RXTX_REG125_PHZ_MANUAL_MSB		1
#define FIELD_CH1_RXTX_REG125_PHZ_MANUAL_WIDTH		1
#define FIELD_CH1_RXTX_REG125_PHZ_MANUAL_MASK		0x00000002
#define FIELD_CH1_RXTX_REG125_PHZ_MANUAL_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG125_PHZ_MANUAL_RD(src)	((FIELD_CH1_RXTX_REG125_PHZ_MANUAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG125_PHZ_MANUAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG125_PHZ_MANUAL_WR(dst)	(FIELD_CH1_RXTX_REG125_PHZ_MANUAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG125_PHZ_MANUAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG125_PHZ_MANUAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG125_PHZ_MANUAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG125_PHZ_MANUAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG125_PHZ_MANUAL_MASK))

#define FIELD_CH1_RXTX_REG125_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG125_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG125_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG125_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG125_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG125_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG125_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG125_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG125_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG125_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG125_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG125_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG125_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG125_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG125 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG125 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG125 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG125 0x00000000
/****** ch1_rxtx_reg125 END *****/

/*****ch1_rxtx_reg126 START *****/
#define FIELD_CH1_RXTX_REG126_QI_REG_LSB		9
#define FIELD_CH1_RXTX_REG126_QI_REG_MSB		15
#define FIELD_CH1_RXTX_REG126_QI_REG_WIDTH		7
#define FIELD_CH1_RXTX_REG126_QI_REG_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG126_QI_REG_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG126_QI_REG_RD(src)	((FIELD_CH1_RXTX_REG126_QI_REG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG126_QI_REG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG126_QI_REG_WR(dst)	(FIELD_CH1_RXTX_REG126_QI_REG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG126_QI_REG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG126_QI_REG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG126_QI_REG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG126_QI_REG_SHIFT_MASK) & FIELD_CH1_RXTX_REG126_QI_REG_MASK))

#define FIELD_CH1_RXTX_REG126_RESERVED_8_LSB		2
#define FIELD_CH1_RXTX_REG126_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG126_RESERVED_8_WIDTH		7
#define FIELD_CH1_RXTX_REG126_RESERVED_8_MASK		0x000001fc
#define FIELD_CH1_RXTX_REG126_RESERVED_8_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG126_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG126_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG126_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG126_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG126_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG126_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG126_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG126_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG126_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG126_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG126_SIGN_QI_REG_LSB		1
#define FIELD_CH1_RXTX_REG126_SIGN_QI_REG_MSB		1
#define FIELD_CH1_RXTX_REG126_SIGN_QI_REG_WIDTH		1
#define FIELD_CH1_RXTX_REG126_SIGN_QI_REG_MASK		0x00000002
#define FIELD_CH1_RXTX_REG126_SIGN_QI_REG_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG126_SIGN_QI_REG_RD(src)	((FIELD_CH1_RXTX_REG126_SIGN_QI_REG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG126_SIGN_QI_REG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG126_SIGN_QI_REG_WR(dst)	(FIELD_CH1_RXTX_REG126_SIGN_QI_REG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG126_SIGN_QI_REG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG126_SIGN_QI_REG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG126_SIGN_QI_REG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG126_SIGN_QI_REG_SHIFT_MASK) & FIELD_CH1_RXTX_REG126_SIGN_QI_REG_MASK))

#define FIELD_CH1_RXTX_REG126_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG126_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG126_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG126_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG126_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG126_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG126_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG126_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG126_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG126_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG126_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG126_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG126_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG126_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG126 0x000001fd
#define SELF_CLEAR_BITS_CH1_RXTX_REG126 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG126 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG126 0x00000000
/****** ch1_rxtx_reg126 END *****/

/*****ch1_rxtx_reg127 START *****/
#define FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_LSB		10
#define FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_MSB		15
#define FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_WIDTH		6
#define FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_RD(src)	((FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_WR(dst)	(FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG127_DO_LATCH_MANCAL_MASK))

#define FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_LSB		4
#define FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_MSB		9
#define FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_WIDTH		6
#define FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_RD(src)	((FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_WR(dst)	(FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG127_XO_LATCH_MANCAL_MASK))

#define FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_LSB		3
#define FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_MSB		3
#define FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK		0x00000008
#define FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_RD(src)	((FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_WR(dst)	(FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG127_LATCH_MAN_CAL_ENA_MASK))

#define FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_LSB		2
#define FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_MSB		2
#define FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_WIDTH		1
#define FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_MASK		0x00000004
#define FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_RD(src)	((FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_WR(dst)	(FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_SHIFT_MASK) & FIELD_CH1_RXTX_REG127_FORCE_LAT_CAL_START_MASK))

#define FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_LSB		1
#define FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_MSB		1
#define FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_WIDTH		1
#define FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_MASK		0x00000002
#define FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_RD(src)	((FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_WR(dst)	(FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_SHIFT_MASK) & FIELD_CH1_RXTX_REG127_FORCE_SUM_CAL_START_MASK))

#define FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_LSB		0
#define FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_MSB		0
#define FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_WIDTH		1
#define FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_MASK		0x00000001
#define FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_RD(src)	((FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_WR(dst)	(FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_SHIFT_MASK) & FIELD_CH1_RXTX_REG127_FORCE_CTLE_CAL_START_MASK))

#define RESERVE_BITS_CH1_RXTX_REG127 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG127 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG127 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG127 0x00000000
/****** ch1_rxtx_reg127 END *****/

/*****ch1_rxtx_reg128 START *****/
#define FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_LSB		10
#define FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_MSB		15
#define FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_WIDTH		6
#define FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_RD(src)	((FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_WR(dst)	(FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG128_EO_LATCH_MANCAL_MASK))

#define FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_LSB		4
#define FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_MSB		9
#define FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_WIDTH		6
#define FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_RD(src)	((FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_WR(dst)	(FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG128_SO_LATCH_MANCAL_MASK))

#define FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_LSB		2
#define FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_MSB		3
#define FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_WIDTH		2
#define FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK		0x0000000c
#define FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_RD(src)	((FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_WR(dst)	(FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG128_LATCH_CAL_WAIT_SEL_MASK))

#define FIELD_CH1_RXTX_REG128_RESERVED_1_LSB		0
#define FIELD_CH1_RXTX_REG128_RESERVED_1_MSB		1
#define FIELD_CH1_RXTX_REG128_RESERVED_1_WIDTH		2
#define FIELD_CH1_RXTX_REG128_RESERVED_1_MASK		0x00000003
#define FIELD_CH1_RXTX_REG128_RESERVED_1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG128_RESERVED_1_RD(src)	((FIELD_CH1_RXTX_REG128_RESERVED_1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG128_RESERVED_1_WR(dst)	(FIELD_CH1_RXTX_REG128_RESERVED_1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG128_RESERVED_1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG128_RESERVED_1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG128_RESERVED_1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG128_RESERVED_1_SHIFT_MASK) & FIELD_CH1_RXTX_REG128_RESERVED_1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG128 0x00000003
#define SELF_CLEAR_BITS_CH1_RXTX_REG128 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG128 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG128 0x00000000
/****** ch1_rxtx_reg128 END *****/

/*****ch1_rxtx_reg129 START *****/
#define FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_LSB		10
#define FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_MSB		15
#define FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_WIDTH		6
#define FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_RD(src)	((FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_WR(dst)	(FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG129_DE_LATCH_MANCAL_MASK))

#define FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_LSB		4
#define FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_MSB		9
#define FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_WIDTH		6
#define FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_RD(src)	((FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_WR(dst)	(FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG129_XE_LATCH_MANCAL_MASK))

#define FIELD_CH1_RXTX_REG129_RESERVED_3_LSB		0
#define FIELD_CH1_RXTX_REG129_RESERVED_3_MSB		3
#define FIELD_CH1_RXTX_REG129_RESERVED_3_WIDTH		4
#define FIELD_CH1_RXTX_REG129_RESERVED_3_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG129_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG129_RESERVED_3_RD(src)	((FIELD_CH1_RXTX_REG129_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG129_RESERVED_3_WR(dst)	(FIELD_CH1_RXTX_REG129_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG129_RESERVED_3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG129_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG129_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG129_RESERVED_3_SHIFT_MASK) & FIELD_CH1_RXTX_REG129_RESERVED_3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG129 0x0000000f
#define SELF_CLEAR_BITS_CH1_RXTX_REG129 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG129 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG129 0x00000000
/****** ch1_rxtx_reg129 END *****/

/*****ch1_rxtx_reg130 START *****/
#define FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_LSB		10
#define FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_MSB		15
#define FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_WIDTH		6
#define FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_MASK		0x0000fc00
#define FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_RD(src)	((FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_WR(dst)	(FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG130_EE_LATCH_MANCAL_MASK))

#define FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_LSB		4
#define FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_MSB		9
#define FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_WIDTH		6
#define FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_MASK		0x000003f0
#define FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_RD(src)	((FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_WR(dst)	(FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_SHIFT_MASK) & FIELD_CH1_RXTX_REG130_SE_LATCH_MANCAL_MASK))

#define FIELD_CH1_RXTX_REG130_RESERVED_3_LSB		0
#define FIELD_CH1_RXTX_REG130_RESERVED_3_MSB		3
#define FIELD_CH1_RXTX_REG130_RESERVED_3_WIDTH		4
#define FIELD_CH1_RXTX_REG130_RESERVED_3_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG130_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG130_RESERVED_3_RD(src)	((FIELD_CH1_RXTX_REG130_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG130_RESERVED_3_WR(dst)	(FIELD_CH1_RXTX_REG130_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG130_RESERVED_3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG130_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG130_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG130_RESERVED_3_SHIFT_MASK) & FIELD_CH1_RXTX_REG130_RESERVED_3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG130 0x0000000f
#define SELF_CLEAR_BITS_CH1_RXTX_REG130 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG130 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG130 0x00000000
/****** ch1_rxtx_reg130 END *****/

/*****ch1_rxtx_reg131 START *****/
#define FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_LSB		5
#define FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_MSB		15
#define FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_WIDTH		11
#define FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_MASK		0x0000ffe0
#define FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_RD(src)	((FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_WR(dst)	(FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG131_INITFREQRAMPN_MSB_MASK))

#define FIELD_CH1_RXTX_REG131_LOADFREQRAMP_LSB		4
#define FIELD_CH1_RXTX_REG131_LOADFREQRAMP_MSB		4
#define FIELD_CH1_RXTX_REG131_LOADFREQRAMP_WIDTH		1
#define FIELD_CH1_RXTX_REG131_LOADFREQRAMP_MASK		0x00000010
#define FIELD_CH1_RXTX_REG131_LOADFREQRAMP_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG131_LOADFREQRAMP_RD(src)	((FIELD_CH1_RXTX_REG131_LOADFREQRAMP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG131_LOADFREQRAMP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG131_LOADFREQRAMP_WR(dst)	(FIELD_CH1_RXTX_REG131_LOADFREQRAMP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG131_LOADFREQRAMP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG131_LOADFREQRAMP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG131_LOADFREQRAMP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG131_LOADFREQRAMP_SHIFT_MASK) & FIELD_CH1_RXTX_REG131_LOADFREQRAMP_MASK))

#define FIELD_CH1_RXTX_REG131_RESERVED_3_LSB		0
#define FIELD_CH1_RXTX_REG131_RESERVED_3_MSB		3
#define FIELD_CH1_RXTX_REG131_RESERVED_3_WIDTH		4
#define FIELD_CH1_RXTX_REG131_RESERVED_3_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG131_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG131_RESERVED_3_RD(src)	((FIELD_CH1_RXTX_REG131_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG131_RESERVED_3_WR(dst)	(FIELD_CH1_RXTX_REG131_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG131_RESERVED_3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG131_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG131_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG131_RESERVED_3_SHIFT_MASK) & FIELD_CH1_RXTX_REG131_RESERVED_3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG131 0x0000000f
#define SELF_CLEAR_BITS_CH1_RXTX_REG131 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG131 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG131 0x00000000
/****** ch1_rxtx_reg131 END *****/

/*****ch1_rxtx_reg132 START *****/
#define FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_LSB		0
#define FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_MSB		15
#define FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_RD(src)	((FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_WR(dst)	(FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG132_INITFREQRAMPN_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG132 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG132 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG132 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG132 0x00000000
/****** ch1_rxtx_reg132 END *****/

/*****ch1_rxtx_reg133 START *****/
#define FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_LSB		5
#define FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_MSB		15
#define FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_WIDTH		11
#define FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_MASK		0x0000ffe0
#define FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_RD(src)	((FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_WR(dst)	(FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG133_INITFREQRAMPP_MSB_MASK))

#define FIELD_CH1_RXTX_REG133_RESERVED_4_LSB		0
#define FIELD_CH1_RXTX_REG133_RESERVED_4_MSB		4
#define FIELD_CH1_RXTX_REG133_RESERVED_4_WIDTH		5
#define FIELD_CH1_RXTX_REG133_RESERVED_4_MASK		0x0000001f
#define FIELD_CH1_RXTX_REG133_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG133_RESERVED_4_RD(src)	((FIELD_CH1_RXTX_REG133_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG133_RESERVED_4_WR(dst)	(FIELD_CH1_RXTX_REG133_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG133_RESERVED_4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG133_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG133_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG133_RESERVED_4_SHIFT_MASK) & FIELD_CH1_RXTX_REG133_RESERVED_4_MASK))

#define RESERVE_BITS_CH1_RXTX_REG133 0x0000001f
#define SELF_CLEAR_BITS_CH1_RXTX_REG133 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG133 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG133 0x00000000
/****** ch1_rxtx_reg133 END *****/

/*****ch1_rxtx_reg134 START *****/
#define FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_LSB		0
#define FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_MSB		15
#define FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_RD(src)	((FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_WR(dst)	(FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG134_INITFREQRAMPP_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG134 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG134 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG134 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG134 0x00000000
/****** ch1_rxtx_reg134 END *****/

/*****ch1_rxtx_reg135 START *****/
#define FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_LSB		5
#define FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_MSB		15
#define FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_WIDTH		11
#define FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_MASK		0x0000ffe0
#define FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_RD(src)	((FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_WR(dst)	(FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG135_RAMPREGN_MSB_MASK))

#define FIELD_CH1_RXTX_REG135_RESERVED_4_LSB		0
#define FIELD_CH1_RXTX_REG135_RESERVED_4_MSB		4
#define FIELD_CH1_RXTX_REG135_RESERVED_4_WIDTH		5
#define FIELD_CH1_RXTX_REG135_RESERVED_4_MASK		0x0000001f
#define FIELD_CH1_RXTX_REG135_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG135_RESERVED_4_RD(src)	((FIELD_CH1_RXTX_REG135_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG135_RESERVED_4_WR(dst)	(FIELD_CH1_RXTX_REG135_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG135_RESERVED_4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG135_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG135_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG135_RESERVED_4_SHIFT_MASK) & FIELD_CH1_RXTX_REG135_RESERVED_4_MASK))

#define RESERVE_BITS_CH1_RXTX_REG135 0x0000001f
#define SELF_CLEAR_BITS_CH1_RXTX_REG135 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG135 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG135 0x00000000
/****** ch1_rxtx_reg135 END *****/

/*****ch1_rxtx_reg136 START *****/
#define FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_LSB		0
#define FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_MSB		15
#define FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_RD(src)	((FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_WR(dst)	(FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG136_RAMPREGN_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG136 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG136 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG136 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG136 0x00000000
/****** ch1_rxtx_reg136 END *****/

/*****ch1_rxtx_reg137 START *****/
#define FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_LSB		5
#define FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_MSB		15
#define FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_WIDTH		11
#define FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_MASK		0x0000ffe0
#define FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_RD(src)	((FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_WR(dst)	(FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG137_RAMPREGP_MSB_MASK))

#define FIELD_CH1_RXTX_REG137_RESERVED_4_LSB		0
#define FIELD_CH1_RXTX_REG137_RESERVED_4_MSB		4
#define FIELD_CH1_RXTX_REG137_RESERVED_4_WIDTH		5
#define FIELD_CH1_RXTX_REG137_RESERVED_4_MASK		0x0000001f
#define FIELD_CH1_RXTX_REG137_RESERVED_4_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG137_RESERVED_4_RD(src)	((FIELD_CH1_RXTX_REG137_RESERVED_4_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG137_RESERVED_4_WR(dst)	(FIELD_CH1_RXTX_REG137_RESERVED_4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG137_RESERVED_4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG137_RESERVED_4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG137_RESERVED_4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG137_RESERVED_4_SHIFT_MASK) & FIELD_CH1_RXTX_REG137_RESERVED_4_MASK))

#define RESERVE_BITS_CH1_RXTX_REG137 0x0000001f
#define SELF_CLEAR_BITS_CH1_RXTX_REG137 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG137 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG137 0x00000000
/****** ch1_rxtx_reg137 END *****/

/*****ch1_rxtx_reg138 START *****/
#define FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_LSB		0
#define FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_MSB		15
#define FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_RD(src)	((FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_WR(dst)	(FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG138_RAMPREGP_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG138 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG138 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG138 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG138 0x00000000
/****** ch1_rxtx_reg138 END *****/

/*****ch1_rxtx_reg139 START *****/
#define FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_LSB		15
#define FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_MSB		15
#define FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_WIDTH		1
#define FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_MASK		0x00008000
#define FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_RD(src)	((FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_WR(dst)	(FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_ISCAN_ODD_EVEN_MASK))

#define FIELD_CH1_RXTX_REG139_ISCAN_DSEL_LSB		12
#define FIELD_CH1_RXTX_REG139_ISCAN_DSEL_MSB		14
#define FIELD_CH1_RXTX_REG139_ISCAN_DSEL_WIDTH		3
#define FIELD_CH1_RXTX_REG139_ISCAN_DSEL_MASK		0x00007000
#define FIELD_CH1_RXTX_REG139_ISCAN_DSEL_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG139_ISCAN_DSEL_RD(src)	((FIELD_CH1_RXTX_REG139_ISCAN_DSEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG139_ISCAN_DSEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG139_ISCAN_DSEL_WR(dst)	(FIELD_CH1_RXTX_REG139_ISCAN_DSEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_ISCAN_DSEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_ISCAN_DSEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_ISCAN_DSEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_ISCAN_DSEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_ISCAN_DSEL_MASK))

#define FIELD_CH1_RXTX_REG139_RX_DATA_SEL_LSB		10
#define FIELD_CH1_RXTX_REG139_RX_DATA_SEL_MSB		11
#define FIELD_CH1_RXTX_REG139_RX_DATA_SEL_WIDTH		2
#define FIELD_CH1_RXTX_REG139_RX_DATA_SEL_MASK		0x00000c00
#define FIELD_CH1_RXTX_REG139_RX_DATA_SEL_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG139_RX_DATA_SEL_RD(src)	((FIELD_CH1_RXTX_REG139_RX_DATA_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG139_RX_DATA_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG139_RX_DATA_SEL_WR(dst)	(FIELD_CH1_RXTX_REG139_RX_DATA_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_RX_DATA_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_RX_DATA_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_RX_DATA_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_RX_DATA_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_RX_DATA_SEL_MASK))

#define FIELD_CH1_RXTX_REG139_ISCAN_SEL_LSB		9
#define FIELD_CH1_RXTX_REG139_ISCAN_SEL_MSB		9
#define FIELD_CH1_RXTX_REG139_ISCAN_SEL_WIDTH		1
#define FIELD_CH1_RXTX_REG139_ISCAN_SEL_MASK		0x00000200
#define FIELD_CH1_RXTX_REG139_ISCAN_SEL_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG139_ISCAN_SEL_RD(src)	((FIELD_CH1_RXTX_REG139_ISCAN_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG139_ISCAN_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG139_ISCAN_SEL_WR(dst)	(FIELD_CH1_RXTX_REG139_ISCAN_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_ISCAN_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_ISCAN_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_ISCAN_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_ISCAN_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_ISCAN_SEL_MASK))

#define FIELD_CH1_RXTX_REG139_ISCAN_START_LSB		8
#define FIELD_CH1_RXTX_REG139_ISCAN_START_MSB		8
#define FIELD_CH1_RXTX_REG139_ISCAN_START_WIDTH		1
#define FIELD_CH1_RXTX_REG139_ISCAN_START_MASK		0x00000100
#define FIELD_CH1_RXTX_REG139_ISCAN_START_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG139_ISCAN_START_RD(src)	((FIELD_CH1_RXTX_REG139_ISCAN_START_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG139_ISCAN_START_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG139_ISCAN_START_WR(dst)	(FIELD_CH1_RXTX_REG139_ISCAN_START_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_ISCAN_START_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_ISCAN_START_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_ISCAN_START_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_ISCAN_START_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_ISCAN_START_MASK))

#define FIELD_CH1_RXTX_REG139_ISCAN_STOP_LSB		7
#define FIELD_CH1_RXTX_REG139_ISCAN_STOP_MSB		7
#define FIELD_CH1_RXTX_REG139_ISCAN_STOP_WIDTH		1
#define FIELD_CH1_RXTX_REG139_ISCAN_STOP_MASK		0x00000080
#define FIELD_CH1_RXTX_REG139_ISCAN_STOP_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG139_ISCAN_STOP_RD(src)	((FIELD_CH1_RXTX_REG139_ISCAN_STOP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG139_ISCAN_STOP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG139_ISCAN_STOP_WR(dst)	(FIELD_CH1_RXTX_REG139_ISCAN_STOP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_ISCAN_STOP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_ISCAN_STOP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_ISCAN_STOP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_ISCAN_STOP_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_ISCAN_STOP_MASK))

#define FIELD_CH1_RXTX_REG139_ISCAN_PD_LSB		6
#define FIELD_CH1_RXTX_REG139_ISCAN_PD_MSB		6
#define FIELD_CH1_RXTX_REG139_ISCAN_PD_WIDTH		1
#define FIELD_CH1_RXTX_REG139_ISCAN_PD_MASK		0x00000040
#define FIELD_CH1_RXTX_REG139_ISCAN_PD_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG139_ISCAN_PD_RD(src)	((FIELD_CH1_RXTX_REG139_ISCAN_PD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG139_ISCAN_PD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG139_ISCAN_PD_WR(dst)	(FIELD_CH1_RXTX_REG139_ISCAN_PD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_ISCAN_PD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_ISCAN_PD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_ISCAN_PD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_ISCAN_PD_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_ISCAN_PD_MASK))

#define FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_LSB		5
#define FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_MSB		5
#define FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_WIDTH		1
#define FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_MASK		0x00000020
#define FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_RD(src)	((FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_WR(dst)	(FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_ISCAN_CNT_SEL_MASK))

#define FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_LSB		0
#define FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_MSB		4
#define FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_WIDTH		5
#define FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_MASK		0x0000001f
#define FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_RD(src)	((FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_WR(dst)	(FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_SHIFT_MASK) & FIELD_CH1_RXTX_REG139_ISCAN_RESOLUTION_MASK))

#define RESERVE_BITS_CH1_RXTX_REG139 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG139 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG139 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG139 0x00000000
/****** ch1_rxtx_reg139 END *****/

/*****ch1_rxtx_reg140 START *****/
#define FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_LSB		0
#define FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_MSB		15
#define FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_WIDTH		16
#define FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_RD(src)	((FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_WR(dst)	(FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG140_QUALIFY_SAMPLE_MASK))

#define RESERVE_BITS_CH1_RXTX_REG140 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG140 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG140 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG140 0x00000000
/****** ch1_rxtx_reg140 END *****/

/*****ch1_rxtx_reg141 START *****/
#define FIELD_CH1_RXTX_REG141_MASK_SAMPLE_LSB		0
#define FIELD_CH1_RXTX_REG141_MASK_SAMPLE_MSB		15
#define FIELD_CH1_RXTX_REG141_MASK_SAMPLE_WIDTH		16
#define FIELD_CH1_RXTX_REG141_MASK_SAMPLE_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG141_MASK_SAMPLE_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG141_MASK_SAMPLE_RD(src)	((FIELD_CH1_RXTX_REG141_MASK_SAMPLE_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG141_MASK_SAMPLE_WR(dst)	(FIELD_CH1_RXTX_REG141_MASK_SAMPLE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG141_MASK_SAMPLE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG141_MASK_SAMPLE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG141_MASK_SAMPLE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG141_MASK_SAMPLE_SHIFT_MASK) & FIELD_CH1_RXTX_REG141_MASK_SAMPLE_MASK))

#define RESERVE_BITS_CH1_RXTX_REG141 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG141 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG141 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG141 0x00000000
/****** ch1_rxtx_reg141 END *****/

/*****ch1_rxtx_reg142 START *****/
#define FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_LSB		0
#define FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_MSB		15
#define FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_WIDTH		16
#define FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_RD(src)	((FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_WR(dst)	(FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_SHIFT_MASK) & FIELD_CH1_RXTX_REG142_ISCAN_COMP_DSEL_MASK))

#define RESERVE_BITS_CH1_RXTX_REG142 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG142 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG142 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG142 0x00000000
/****** ch1_rxtx_reg142 END *****/

/*****ch1_rxtx_reg143 START *****/
#define FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_LSB		2
#define FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_MSB		15
#define FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_WIDTH		14
#define FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_MASK		0x0000fffc
#define FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_RD(src)	((FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_WR(dst)	(FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_SHIFT_MASK) & FIELD_CH1_RXTX_REG143_MEANFREQSHIFT_MASK))

#define FIELD_CH1_RXTX_REG143_RESERVED_1_LSB		0
#define FIELD_CH1_RXTX_REG143_RESERVED_1_MSB		1
#define FIELD_CH1_RXTX_REG143_RESERVED_1_WIDTH		2
#define FIELD_CH1_RXTX_REG143_RESERVED_1_MASK		0x00000003
#define FIELD_CH1_RXTX_REG143_RESERVED_1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG143_RESERVED_1_RD(src)	((FIELD_CH1_RXTX_REG143_RESERVED_1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG143_RESERVED_1_WR(dst)	(FIELD_CH1_RXTX_REG143_RESERVED_1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG143_RESERVED_1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG143_RESERVED_1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG143_RESERVED_1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG143_RESERVED_1_SHIFT_MASK) & FIELD_CH1_RXTX_REG143_RESERVED_1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG143 0x00000003
#define SELF_CLEAR_BITS_CH1_RXTX_REG143 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG143 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG143 0x00000000
/****** ch1_rxtx_reg143 END *****/

/*****ch1_rxtx_reg144 START *****/
#define FIELD_CH1_RXTX_REG144_TX_SPARE_LSB		8
#define FIELD_CH1_RXTX_REG144_TX_SPARE_MSB		15
#define FIELD_CH1_RXTX_REG144_TX_SPARE_WIDTH		8
#define FIELD_CH1_RXTX_REG144_TX_SPARE_MASK		0x0000ff00
#define FIELD_CH1_RXTX_REG144_TX_SPARE_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG144_TX_SPARE_RD(src)	((FIELD_CH1_RXTX_REG144_TX_SPARE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG144_TX_SPARE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG144_TX_SPARE_WR(dst)	(FIELD_CH1_RXTX_REG144_TX_SPARE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG144_TX_SPARE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG144_TX_SPARE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG144_TX_SPARE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG144_TX_SPARE_SHIFT_MASK) & FIELD_CH1_RXTX_REG144_TX_SPARE_MASK))

#define FIELD_CH1_RXTX_REG144_FORCE_SD_LSB		7
#define FIELD_CH1_RXTX_REG144_FORCE_SD_MSB		7
#define FIELD_CH1_RXTX_REG144_FORCE_SD_WIDTH		1
#define FIELD_CH1_RXTX_REG144_FORCE_SD_MASK		0x00000080
#define FIELD_CH1_RXTX_REG144_FORCE_SD_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG144_FORCE_SD_RD(src)	((FIELD_CH1_RXTX_REG144_FORCE_SD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG144_FORCE_SD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG144_FORCE_SD_WR(dst)	(FIELD_CH1_RXTX_REG144_FORCE_SD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG144_FORCE_SD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG144_FORCE_SD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG144_FORCE_SD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG144_FORCE_SD_SHIFT_MASK) & FIELD_CH1_RXTX_REG144_FORCE_SD_MASK))

#define FIELD_CH1_RXTX_REG144_SKIP_SD_ON_LSB		6
#define FIELD_CH1_RXTX_REG144_SKIP_SD_ON_MSB		6
#define FIELD_CH1_RXTX_REG144_SKIP_SD_ON_WIDTH		1
#define FIELD_CH1_RXTX_REG144_SKIP_SD_ON_MASK		0x00000040
#define FIELD_CH1_RXTX_REG144_SKIP_SD_ON_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG144_SKIP_SD_ON_RD(src)	((FIELD_CH1_RXTX_REG144_SKIP_SD_ON_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG144_SKIP_SD_ON_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG144_SKIP_SD_ON_WR(dst)	(FIELD_CH1_RXTX_REG144_SKIP_SD_ON_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG144_SKIP_SD_ON_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG144_SKIP_SD_ON_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG144_SKIP_SD_ON_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG144_SKIP_SD_ON_SHIFT_MASK) & FIELD_CH1_RXTX_REG144_SKIP_SD_ON_MASK))

#define FIELD_CH1_RXTX_REG144_USE_RAWSD_LSB		5
#define FIELD_CH1_RXTX_REG144_USE_RAWSD_MSB		5
#define FIELD_CH1_RXTX_REG144_USE_RAWSD_WIDTH		1
#define FIELD_CH1_RXTX_REG144_USE_RAWSD_MASK		0x00000020
#define FIELD_CH1_RXTX_REG144_USE_RAWSD_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG144_USE_RAWSD_RD(src)	((FIELD_CH1_RXTX_REG144_USE_RAWSD_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG144_USE_RAWSD_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG144_USE_RAWSD_WR(dst)	(FIELD_CH1_RXTX_REG144_USE_RAWSD_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG144_USE_RAWSD_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG144_USE_RAWSD_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG144_USE_RAWSD_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG144_USE_RAWSD_SHIFT_MASK) & FIELD_CH1_RXTX_REG144_USE_RAWSD_MASK))

#define FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_LSB		4
#define FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_MSB		4
#define FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_WIDTH		1
#define FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_MASK		0x00000010
#define FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_RD(src)	((FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_WR(dst)	(FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_SHIFT_MASK) & FIELD_CH1_RXTX_REG144_BYPASS_RXLOS_MASK))

#define FIELD_CH1_RXTX_REG144_RXJTAGOS_LSB		2
#define FIELD_CH1_RXTX_REG144_RXJTAGOS_MSB		3
#define FIELD_CH1_RXTX_REG144_RXJTAGOS_WIDTH		2
#define FIELD_CH1_RXTX_REG144_RXJTAGOS_MASK		0x0000000c
#define FIELD_CH1_RXTX_REG144_RXJTAGOS_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG144_RXJTAGOS_RD(src)	((FIELD_CH1_RXTX_REG144_RXJTAGOS_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG144_RXJTAGOS_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG144_RXJTAGOS_WR(dst)	(FIELD_CH1_RXTX_REG144_RXJTAGOS_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG144_RXJTAGOS_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG144_RXJTAGOS_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG144_RXJTAGOS_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG144_RXJTAGOS_SHIFT_MASK) & FIELD_CH1_RXTX_REG144_RXJTAGOS_MASK))

#define FIELD_CH1_RXTX_REG144_RESERVED_1_LSB		0
#define FIELD_CH1_RXTX_REG144_RESERVED_1_MSB		1
#define FIELD_CH1_RXTX_REG144_RESERVED_1_WIDTH		2
#define FIELD_CH1_RXTX_REG144_RESERVED_1_MASK		0x00000003
#define FIELD_CH1_RXTX_REG144_RESERVED_1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG144_RESERVED_1_RD(src)	((FIELD_CH1_RXTX_REG144_RESERVED_1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG144_RESERVED_1_WR(dst)	(FIELD_CH1_RXTX_REG144_RESERVED_1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG144_RESERVED_1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG144_RESERVED_1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG144_RESERVED_1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG144_RESERVED_1_SHIFT_MASK) & FIELD_CH1_RXTX_REG144_RESERVED_1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG144 0x00000003
#define SELF_CLEAR_BITS_CH1_RXTX_REG144 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG144 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG144 0x00000000
/****** ch1_rxtx_reg144 END *****/

/*****ch1_rxtx_reg145 START *****/
#define FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_LSB		14
#define FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_MSB		15
#define FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_WIDTH		2
#define FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_MASK		0x0000c000
#define FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_RD(src)	((FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_WR(dst)	(FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_SHIFT_MASK) & FIELD_CH1_RXTX_REG145_RXDFE_CONFIG_MASK))

#define FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_LSB		10
#define FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_MSB		13
#define FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_WIDTH		4
#define FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_MASK		0x00003c00
#define FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_RD(src)	((FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_WR(dst)	(FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_SHIFT_MASK) & FIELD_CH1_RXTX_REG145_RXDFE_FLT_CONFIG_MASK))

#define FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_LSB		7
#define FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_MSB		9
#define FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_WIDTH		3
#define FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_MASK		0x00000380
#define FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_RD(src)	((FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_WR(dst)	(FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_SHIFT_MASK) & FIELD_CH1_RXTX_REG145_RXDFETAP_ADJ_MASK))

#define FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_LSB		5
#define FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_MSB		6
#define FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_WIDTH		2
#define FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_MASK		0x00000060
#define FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_SHIFT_MASK		0x5
#define FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_RD(src)	((FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_WR(dst)	(FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_SHIFT_MASK) & FIELD_CH1_RXTX_REG145_RXDFEBUF_VCM_MASK))

#define FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_LSB		3
#define FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_MSB		4
#define FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_WIDTH		2
#define FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_MASK		0x00000018
#define FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_SHIFT_MASK		0x3
#define FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_RD(src)	((FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_WR(dst)	(FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_SHIFT_MASK) & FIELD_CH1_RXTX_REG145_RXLATCALIB_ADJ_MASK))

#define FIELD_CH1_RXTX_REG145_RXVWES_LATENA_LSB		2
#define FIELD_CH1_RXTX_REG145_RXVWES_LATENA_MSB		2
#define FIELD_CH1_RXTX_REG145_RXVWES_LATENA_WIDTH		1
#define FIELD_CH1_RXTX_REG145_RXVWES_LATENA_MASK		0x00000004
#define FIELD_CH1_RXTX_REG145_RXVWES_LATENA_SHIFT_MASK		0x2
#define FIELD_CH1_RXTX_REG145_RXVWES_LATENA_RD(src)	((FIELD_CH1_RXTX_REG145_RXVWES_LATENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG145_RXVWES_LATENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG145_RXVWES_LATENA_WR(dst)	(FIELD_CH1_RXTX_REG145_RXVWES_LATENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG145_RXVWES_LATENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG145_RXVWES_LATENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG145_RXVWES_LATENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG145_RXVWES_LATENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG145_RXVWES_LATENA_MASK))

#define FIELD_CH1_RXTX_REG145_RXES_ENA_LSB		1
#define FIELD_CH1_RXTX_REG145_RXES_ENA_MSB		1
#define FIELD_CH1_RXTX_REG145_RXES_ENA_WIDTH		1
#define FIELD_CH1_RXTX_REG145_RXES_ENA_MASK		0x00000002
#define FIELD_CH1_RXTX_REG145_RXES_ENA_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG145_RXES_ENA_RD(src)	((FIELD_CH1_RXTX_REG145_RXES_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG145_RXES_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG145_RXES_ENA_WR(dst)	(FIELD_CH1_RXTX_REG145_RXES_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG145_RXES_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG145_RXES_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG145_RXES_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG145_RXES_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG145_RXES_ENA_MASK))

#define FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_LSB		0
#define FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_MSB		0
#define FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_WIDTH		1
#define FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_MASK		0x00000001
#define FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_RD(src)	((FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_WR(dst)	(FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_SHIFT_MASK) & FIELD_CH1_RXTX_REG145_TX_IDLE_SATA_MASK))

#define RESERVE_BITS_CH1_RXTX_REG145 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG145 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG145 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG145 0x00000000
/****** ch1_rxtx_reg145 END *****/

/*****ch1_rxtx_reg146 START *****/
#define FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_LSB		12
#define FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_MSB		15
#define FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_WIDTH		4
#define FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_MASK		0x0000f000
#define FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_RD(src)	((FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_WR(dst)	(FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_SHIFT_MASK) & FIELD_CH1_RXTX_REG146_CLK_RATE_RXLOSFT_MASK))

#define FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_LSB		8
#define FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_MSB		11
#define FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_WIDTH		4
#define FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK		0x00000f00
#define FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_RD(src)	((FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_WR(dst)	(FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_SHIFT_MASK) & FIELD_CH1_RXTX_REG146_SAMPLERATE_RXLOSFT_MASK))

#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_LSB		4
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_MSB		7
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_WIDTH		4
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK		0x000000f0
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_RD(src)	((FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_WR(dst)	(FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_SHIFT_MASK) & FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_OFF_MASK))

#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_LSB		0
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_MSB		3
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_WIDTH		4
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_RD(src)	((FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_WR(dst)	(FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_SHIFT_MASK) & FIELD_CH1_RXTX_REG146_THRESHOLDCOUNT_ON_MASK))

#define RESERVE_BITS_CH1_RXTX_REG146 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG146 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG146 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG146 0x00000000
/****** ch1_rxtx_reg146 END *****/

/*****ch1_rxtx_reg147 START *****/
#define FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_LSB		0
#define FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_MSB		15
#define FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_WIDTH		16
#define FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_RD(src)	((FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_WR(dst)	(FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_SHIFT_MASK) & FIELD_CH1_RXTX_REG147_STMC_OVERRIDE_MASK))

#define RESERVE_BITS_CH1_RXTX_REG147 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG147 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG147 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG147 0x00000000
/****** ch1_rxtx_reg147 END *****/

/*****ch1_rxtx_reg148 START *****/
#define FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_LSB		0
#define FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_MSB		15
#define FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_WIDTH		16
#define FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_RD(src)	((FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_WR(dst)	(FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG148_RX_BIST_WORD_CNT_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG148 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG148 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG148 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG148 0x00000000
/****** ch1_rxtx_reg148 END *****/

/*****ch1_rxtx_reg149 START *****/
#define FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_LSB		0
#define FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_MSB		15
#define FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_WIDTH		16
#define FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_RD(src)	((FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_WR(dst)	(FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_SHIFT_MASK) & FIELD_CH1_RXTX_REG149_RX_BIST_WORD_CNT_1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG149 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG149 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG149 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG149 0x00000000
/****** ch1_rxtx_reg149 END *****/

/*****ch1_rxtx_reg150 START *****/
#define FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_LSB		0
#define FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_MSB		15
#define FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_WIDTH		16
#define FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_RD(src)	((FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_WR(dst)	(FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_SHIFT_MASK) & FIELD_CH1_RXTX_REG150_RX_BIST_WORD_CNT_2_MASK))

#define RESERVE_BITS_CH1_RXTX_REG150 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG150 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG150 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG150 0x00000000
/****** ch1_rxtx_reg150 END *****/

/*****ch1_rxtx_reg151 START *****/
#define FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_LSB		0
#define FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_MSB		15
#define FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_WIDTH		16
#define FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_RD(src)	((FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_WR(dst)	(FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_SHIFT_MASK) & FIELD_CH1_RXTX_REG151_RX_BIST_WORD_CNT_3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG151 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG151 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG151 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG151 0x00000000
/****** ch1_rxtx_reg151 END *****/

/*****ch1_rxtx_reg152 START *****/
#define FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_LSB		0
#define FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MSB		15
#define FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_WIDTH		16
#define FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_RD(src)	((FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_WR(dst)	(FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG152_RX_BIST_ERR_CNT_MSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG152 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG152 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG152 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG152 0x0000ffff
/****** ch1_rxtx_reg152 END *****/

/*****ch1_rxtx_reg153 START *****/
#define FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_LSB		0
#define FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MSB		15
#define FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_WIDTH		16
#define FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_RD(src)	((FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_WR(dst)	(FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_SHIFT_MASK) & FIELD_CH1_RXTX_REG153_RX_BIST_ERR_CNT_LSB_MASK))

#define RESERVE_BITS_CH1_RXTX_REG153 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG153 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG153 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG153 0x0000ffff
/****** ch1_rxtx_reg153 END *****/

/*****ch1_rxtx_reg154 START *****/
#define FIELD_CH1_RXTX_REG154_RESERVED_15_LSB		15
#define FIELD_CH1_RXTX_REG154_RESERVED_15_MSB		15
#define FIELD_CH1_RXTX_REG154_RESERVED_15_WIDTH		1
#define FIELD_CH1_RXTX_REG154_RESERVED_15_MASK		0x00008000
#define FIELD_CH1_RXTX_REG154_RESERVED_15_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG154_RESERVED_15_RD(src)	((FIELD_CH1_RXTX_REG154_RESERVED_15_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG154_RESERVED_15_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG154_RESERVED_15_WR(dst)	(FIELD_CH1_RXTX_REG154_RESERVED_15_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG154_RESERVED_15_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG154_RESERVED_15_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG154_RESERVED_15_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG154_RESERVED_15_SHIFT_MASK) & FIELD_CH1_RXTX_REG154_RESERVED_15_MASK))

#define FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_LSB		8
#define FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_MSB		14
#define FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_WIDTH		7
#define FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK		0x00007f00
#define FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_RD(src)	((FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_WR(dst)	(FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_SHIFT_MASK) & FIELD_CH1_RXTX_REG154_BLWC_GAIN_MAN_PROG_MASK))

#define FIELD_CH1_RXTX_REG154_BC_TAP_ENA_LSB		4
#define FIELD_CH1_RXTX_REG154_BC_TAP_ENA_MSB		7
#define FIELD_CH1_RXTX_REG154_BC_TAP_ENA_WIDTH		4
#define FIELD_CH1_RXTX_REG154_BC_TAP_ENA_MASK		0x000000f0
#define FIELD_CH1_RXTX_REG154_BC_TAP_ENA_SHIFT_MASK		0x4
#define FIELD_CH1_RXTX_REG154_BC_TAP_ENA_RD(src)	((FIELD_CH1_RXTX_REG154_BC_TAP_ENA_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG154_BC_TAP_ENA_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG154_BC_TAP_ENA_WR(dst)	(FIELD_CH1_RXTX_REG154_BC_TAP_ENA_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG154_BC_TAP_ENA_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG154_BC_TAP_ENA_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG154_BC_TAP_ENA_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG154_BC_TAP_ENA_SHIFT_MASK) & FIELD_CH1_RXTX_REG154_BC_TAP_ENA_MASK))

#define FIELD_CH1_RXTX_REG154_RESERVED_3_LSB		0
#define FIELD_CH1_RXTX_REG154_RESERVED_3_MSB		3
#define FIELD_CH1_RXTX_REG154_RESERVED_3_WIDTH		4
#define FIELD_CH1_RXTX_REG154_RESERVED_3_MASK		0x0000000f
#define FIELD_CH1_RXTX_REG154_RESERVED_3_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG154_RESERVED_3_RD(src)	((FIELD_CH1_RXTX_REG154_RESERVED_3_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG154_RESERVED_3_WR(dst)	(FIELD_CH1_RXTX_REG154_RESERVED_3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG154_RESERVED_3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG154_RESERVED_3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG154_RESERVED_3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG154_RESERVED_3_SHIFT_MASK) & FIELD_CH1_RXTX_REG154_RESERVED_3_MASK))

#define RESERVE_BITS_CH1_RXTX_REG154 0x0000800f
#define SELF_CLEAR_BITS_CH1_RXTX_REG154 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG154 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG154 0x00000000
/****** ch1_rxtx_reg154 END *****/

/*****ch1_rxtx_reg155 START *****/
#define FIELD_CH1_RXTX_REG155_MU_FRAMP1_LSB		11
#define FIELD_CH1_RXTX_REG155_MU_FRAMP1_MSB		15
#define FIELD_CH1_RXTX_REG155_MU_FRAMP1_WIDTH		5
#define FIELD_CH1_RXTX_REG155_MU_FRAMP1_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG155_MU_FRAMP1_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG155_MU_FRAMP1_RD(src)	((FIELD_CH1_RXTX_REG155_MU_FRAMP1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG155_MU_FRAMP1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG155_MU_FRAMP1_WR(dst)	(FIELD_CH1_RXTX_REG155_MU_FRAMP1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG155_MU_FRAMP1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG155_MU_FRAMP1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG155_MU_FRAMP1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG155_MU_FRAMP1_SHIFT_MASK) & FIELD_CH1_RXTX_REG155_MU_FRAMP1_MASK))

#define FIELD_CH1_RXTX_REG155_MU_FRAMP2_LSB		6
#define FIELD_CH1_RXTX_REG155_MU_FRAMP2_MSB		10
#define FIELD_CH1_RXTX_REG155_MU_FRAMP2_WIDTH		5
#define FIELD_CH1_RXTX_REG155_MU_FRAMP2_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG155_MU_FRAMP2_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG155_MU_FRAMP2_RD(src)	((FIELD_CH1_RXTX_REG155_MU_FRAMP2_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG155_MU_FRAMP2_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG155_MU_FRAMP2_WR(dst)	(FIELD_CH1_RXTX_REG155_MU_FRAMP2_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG155_MU_FRAMP2_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG155_MU_FRAMP2_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG155_MU_FRAMP2_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG155_MU_FRAMP2_SHIFT_MASK) & FIELD_CH1_RXTX_REG155_MU_FRAMP2_MASK))

#define FIELD_CH1_RXTX_REG155_MU_FRAMP3_LSB		1
#define FIELD_CH1_RXTX_REG155_MU_FRAMP3_MSB		5
#define FIELD_CH1_RXTX_REG155_MU_FRAMP3_WIDTH		5
#define FIELD_CH1_RXTX_REG155_MU_FRAMP3_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG155_MU_FRAMP3_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG155_MU_FRAMP3_RD(src)	((FIELD_CH1_RXTX_REG155_MU_FRAMP3_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG155_MU_FRAMP3_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG155_MU_FRAMP3_WR(dst)	(FIELD_CH1_RXTX_REG155_MU_FRAMP3_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG155_MU_FRAMP3_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG155_MU_FRAMP3_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG155_MU_FRAMP3_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG155_MU_FRAMP3_SHIFT_MASK) & FIELD_CH1_RXTX_REG155_MU_FRAMP3_MASK))

#define FIELD_CH1_RXTX_REG155_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG155_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG155_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG155_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG155_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG155_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG155_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG155_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG155_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG155_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG155_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG155_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG155_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG155_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG155 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG155 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG155 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG155 0x00000000
/****** ch1_rxtx_reg155 END *****/

/*****ch1_rxtx_reg156 START *****/
#define FIELD_CH1_RXTX_REG156_MU_FRAMP4_LSB		11
#define FIELD_CH1_RXTX_REG156_MU_FRAMP4_MSB		15
#define FIELD_CH1_RXTX_REG156_MU_FRAMP4_WIDTH		5
#define FIELD_CH1_RXTX_REG156_MU_FRAMP4_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG156_MU_FRAMP4_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG156_MU_FRAMP4_RD(src)	((FIELD_CH1_RXTX_REG156_MU_FRAMP4_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG156_MU_FRAMP4_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG156_MU_FRAMP4_WR(dst)	(FIELD_CH1_RXTX_REG156_MU_FRAMP4_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG156_MU_FRAMP4_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG156_MU_FRAMP4_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG156_MU_FRAMP4_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG156_MU_FRAMP4_SHIFT_MASK) & FIELD_CH1_RXTX_REG156_MU_FRAMP4_MASK))

#define FIELD_CH1_RXTX_REG156_MU_FRAMP5_LSB		6
#define FIELD_CH1_RXTX_REG156_MU_FRAMP5_MSB		10
#define FIELD_CH1_RXTX_REG156_MU_FRAMP5_WIDTH		5
#define FIELD_CH1_RXTX_REG156_MU_FRAMP5_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG156_MU_FRAMP5_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG156_MU_FRAMP5_RD(src)	((FIELD_CH1_RXTX_REG156_MU_FRAMP5_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG156_MU_FRAMP5_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG156_MU_FRAMP5_WR(dst)	(FIELD_CH1_RXTX_REG156_MU_FRAMP5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG156_MU_FRAMP5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG156_MU_FRAMP5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG156_MU_FRAMP5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG156_MU_FRAMP5_SHIFT_MASK) & FIELD_CH1_RXTX_REG156_MU_FRAMP5_MASK))

#define FIELD_CH1_RXTX_REG156_MU_FRAMP6_LSB		1
#define FIELD_CH1_RXTX_REG156_MU_FRAMP6_MSB		5
#define FIELD_CH1_RXTX_REG156_MU_FRAMP6_WIDTH		5
#define FIELD_CH1_RXTX_REG156_MU_FRAMP6_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG156_MU_FRAMP6_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG156_MU_FRAMP6_RD(src)	((FIELD_CH1_RXTX_REG156_MU_FRAMP6_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG156_MU_FRAMP6_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG156_MU_FRAMP6_WR(dst)	(FIELD_CH1_RXTX_REG156_MU_FRAMP6_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG156_MU_FRAMP6_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG156_MU_FRAMP6_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG156_MU_FRAMP6_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG156_MU_FRAMP6_SHIFT_MASK) & FIELD_CH1_RXTX_REG156_MU_FRAMP6_MASK))

#define FIELD_CH1_RXTX_REG156_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG156_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG156_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG156_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG156_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG156_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG156_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG156_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG156_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG156_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG156_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG156_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG156_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG156_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG156 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG156 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG156 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG156 0x00000000
/****** ch1_rxtx_reg156 END *****/

/*****ch1_rxtx_reg157 START *****/
#define FIELD_CH1_RXTX_REG157_MU_FRAMP7_LSB		11
#define FIELD_CH1_RXTX_REG157_MU_FRAMP7_MSB		15
#define FIELD_CH1_RXTX_REG157_MU_FRAMP7_WIDTH		5
#define FIELD_CH1_RXTX_REG157_MU_FRAMP7_MASK		0x0000f800
#define FIELD_CH1_RXTX_REG157_MU_FRAMP7_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG157_MU_FRAMP7_RD(src)	((FIELD_CH1_RXTX_REG157_MU_FRAMP7_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG157_MU_FRAMP7_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG157_MU_FRAMP7_WR(dst)	(FIELD_CH1_RXTX_REG157_MU_FRAMP7_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG157_MU_FRAMP7_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG157_MU_FRAMP7_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG157_MU_FRAMP7_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG157_MU_FRAMP7_SHIFT_MASK) & FIELD_CH1_RXTX_REG157_MU_FRAMP7_MASK))

#define FIELD_CH1_RXTX_REG157_MU_FRAMP8_LSB		6
#define FIELD_CH1_RXTX_REG157_MU_FRAMP8_MSB		10
#define FIELD_CH1_RXTX_REG157_MU_FRAMP8_WIDTH		5
#define FIELD_CH1_RXTX_REG157_MU_FRAMP8_MASK		0x000007c0
#define FIELD_CH1_RXTX_REG157_MU_FRAMP8_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG157_MU_FRAMP8_RD(src)	((FIELD_CH1_RXTX_REG157_MU_FRAMP8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG157_MU_FRAMP8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG157_MU_FRAMP8_WR(dst)	(FIELD_CH1_RXTX_REG157_MU_FRAMP8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG157_MU_FRAMP8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG157_MU_FRAMP8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG157_MU_FRAMP8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG157_MU_FRAMP8_SHIFT_MASK) & FIELD_CH1_RXTX_REG157_MU_FRAMP8_MASK))

#define FIELD_CH1_RXTX_REG157_MU_FRAMP9_LSB		1
#define FIELD_CH1_RXTX_REG157_MU_FRAMP9_MSB		5
#define FIELD_CH1_RXTX_REG157_MU_FRAMP9_WIDTH		5
#define FIELD_CH1_RXTX_REG157_MU_FRAMP9_MASK		0x0000003e
#define FIELD_CH1_RXTX_REG157_MU_FRAMP9_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG157_MU_FRAMP9_RD(src)	((FIELD_CH1_RXTX_REG157_MU_FRAMP9_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG157_MU_FRAMP9_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG157_MU_FRAMP9_WR(dst)	(FIELD_CH1_RXTX_REG157_MU_FRAMP9_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG157_MU_FRAMP9_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG157_MU_FRAMP9_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG157_MU_FRAMP9_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG157_MU_FRAMP9_SHIFT_MASK) & FIELD_CH1_RXTX_REG157_MU_FRAMP9_MASK))

#define FIELD_CH1_RXTX_REG157_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG157_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG157_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG157_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG157_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG157_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG157_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG157_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG157_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG157_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG157_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG157_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG157_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG157_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG157 0x00000001
#define SELF_CLEAR_BITS_CH1_RXTX_REG157 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG157 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG157 0x00000000
/****** ch1_rxtx_reg157 END *****/

/*****ch1_rxtx_reg158 START *****/
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_LSB		15
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_MSB		15
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_WIDTH		1
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_MASK		0x00008000
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_SHIFT_MASK		0xf
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_RD(src)	((FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_WR(dst)	(FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_SUM_CALIB_DONE_MASK))

#define FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_LSB		14
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_MSB		14
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_WIDTH		1
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_MASK		0x00004000
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_SHIFT_MASK		0xe
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_RD(src)	((FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_WR(dst)	(FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_SUM_CALIB_ERR_MASK))

#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_LSB		13
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_MSB		13
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_WIDTH		1
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_MASK		0x00002000
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_SHIFT_MASK		0xd
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_RD(src)	((FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_WR(dst)	(FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_CTLE_CALIB_DONE_MASK))

#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_LSB		12
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_MSB		12
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_WIDTH		1
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_MASK		0x00001000
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_SHIFT_MASK		0xc
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_RD(src)	((FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_WR(dst)	(FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_CTLE_CALIB_ERROR_MASK))

#define FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_LSB		11
#define FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_MSB		11
#define FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_WIDTH		1
#define FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_MASK		0x00000800
#define FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_SHIFT_MASK		0xb
#define FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_RD(src)	((FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_WR(dst)	(FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_LAT_CALIB_DONE_MASK))

#define FIELD_CH1_RXTX_REG158_FT_SRC_DONE_LSB		10
#define FIELD_CH1_RXTX_REG158_FT_SRC_DONE_MSB		10
#define FIELD_CH1_RXTX_REG158_FT_SRC_DONE_WIDTH		1
#define FIELD_CH1_RXTX_REG158_FT_SRC_DONE_MASK		0x00000400
#define FIELD_CH1_RXTX_REG158_FT_SRC_DONE_SHIFT_MASK		0xa
#define FIELD_CH1_RXTX_REG158_FT_SRC_DONE_RD(src)	((FIELD_CH1_RXTX_REG158_FT_SRC_DONE_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_FT_SRC_DONE_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_FT_SRC_DONE_WR(dst)	(FIELD_CH1_RXTX_REG158_FT_SRC_DONE_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_FT_SRC_DONE_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_FT_SRC_DONE_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_FT_SRC_DONE_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_FT_SRC_DONE_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_FT_SRC_DONE_MASK))

#define FIELD_CH1_RXTX_REG158_BCK_ACK_CN_LSB		9
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CN_MSB		9
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CN_WIDTH		1
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CN_MASK		0x00000200
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CN_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CN_RD(src)	((FIELD_CH1_RXTX_REG158_BCK_ACK_CN_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_BCK_ACK_CN_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CN_WR(dst)	(FIELD_CH1_RXTX_REG158_BCK_ACK_CN_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_BCK_ACK_CN_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CN_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_BCK_ACK_CN_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_BCK_ACK_CN_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_BCK_ACK_CN_MASK))

#define FIELD_CH1_RXTX_REG158_BCK_ACK_CP_LSB		8
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CP_MSB		8
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CP_WIDTH		1
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CP_MASK		0x00000100
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CP_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CP_RD(src)	((FIELD_CH1_RXTX_REG158_BCK_ACK_CP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_BCK_ACK_CP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CP_WR(dst)	(FIELD_CH1_RXTX_REG158_BCK_ACK_CP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_BCK_ACK_CP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_BCK_ACK_CP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_BCK_ACK_CP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_BCK_ACK_CP_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_BCK_ACK_CP_MASK))

#define FIELD_CH1_RXTX_REG158_RX_BIST_PASS_LSB		7
#define FIELD_CH1_RXTX_REG158_RX_BIST_PASS_MSB		7
#define FIELD_CH1_RXTX_REG158_RX_BIST_PASS_WIDTH		1
#define FIELD_CH1_RXTX_REG158_RX_BIST_PASS_MASK		0x00000080
#define FIELD_CH1_RXTX_REG158_RX_BIST_PASS_SHIFT_MASK		0x7
#define FIELD_CH1_RXTX_REG158_RX_BIST_PASS_RD(src)	((FIELD_CH1_RXTX_REG158_RX_BIST_PASS_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_RX_BIST_PASS_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_RX_BIST_PASS_WR(dst)	(FIELD_CH1_RXTX_REG158_RX_BIST_PASS_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_RX_BIST_PASS_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_RX_BIST_PASS_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_RX_BIST_PASS_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_RX_BIST_PASS_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_RX_BIST_PASS_MASK))

#define FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_LSB		6
#define FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_MSB		6
#define FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_WIDTH		1
#define FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_MASK		0x00000040
#define FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_SHIFT_MASK		0x6
#define FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_RD(src)	((FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_WR(dst)	(FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_RX_BIST_FAIL_MASK))

#define FIELD_CH1_RXTX_REG158_RESERVED_5_LSB		0
#define FIELD_CH1_RXTX_REG158_RESERVED_5_MSB		5
#define FIELD_CH1_RXTX_REG158_RESERVED_5_WIDTH		6
#define FIELD_CH1_RXTX_REG158_RESERVED_5_MASK		0x0000003f
#define FIELD_CH1_RXTX_REG158_RESERVED_5_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG158_RESERVED_5_RD(src)	((FIELD_CH1_RXTX_REG158_RESERVED_5_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG158_RESERVED_5_WR(dst)	(FIELD_CH1_RXTX_REG158_RESERVED_5_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG158_RESERVED_5_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG158_RESERVED_5_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG158_RESERVED_5_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG158_RESERVED_5_SHIFT_MASK) & FIELD_CH1_RXTX_REG158_RESERVED_5_MASK))

#define RESERVE_BITS_CH1_RXTX_REG158 0x0000003f
#define SELF_CLEAR_BITS_CH1_RXTX_REG158 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG158 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG158 0x0000ffff
/****** ch1_rxtx_reg158 END *****/

/*****ch1_rxtx_reg159 START *****/
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_LSB		9
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MSB		15
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_WIDTH		7
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_RD(src)	((FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_WR(dst)	(FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_SHIFT_MASK) & FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP0_MASK))

#define FIELD_CH1_RXTX_REG159_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG159_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG159_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG159_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG159_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG159_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG159_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG159_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG159_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG159_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG159_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG159_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG159_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG159_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG159_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_LSB		1
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MSB		7
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_WIDTH		7
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_RD(src)	((FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_WR(dst)	(FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_SHIFT_MASK) & FIELD_CH1_RXTX_REG159_DFE_PRESET_VALUE_BCTAP1_MASK))

#define FIELD_CH1_RXTX_REG159_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG159_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG159_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG159_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG159_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG159_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG159_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG159_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG159_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG159_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG159_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG159_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG159_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG159_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG159 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG159 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG159 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG159 0x00000000
/****** ch1_rxtx_reg159 END *****/

/*****ch1_rxtx_reg160 START *****/
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_LSB		9
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_MSB		15
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_WIDTH		7
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK		0x0000fe00
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_SHIFT_MASK		0x9
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_RD(src)	((FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_WR(dst)	(FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_SHIFT_MASK) & FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_BLW_MASK))

#define FIELD_CH1_RXTX_REG160_RESERVED_8_LSB		8
#define FIELD_CH1_RXTX_REG160_RESERVED_8_MSB		8
#define FIELD_CH1_RXTX_REG160_RESERVED_8_WIDTH		1
#define FIELD_CH1_RXTX_REG160_RESERVED_8_MASK		0x00000100
#define FIELD_CH1_RXTX_REG160_RESERVED_8_SHIFT_MASK		0x8
#define FIELD_CH1_RXTX_REG160_RESERVED_8_RD(src)	((FIELD_CH1_RXTX_REG160_RESERVED_8_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG160_RESERVED_8_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG160_RESERVED_8_WR(dst)	(FIELD_CH1_RXTX_REG160_RESERVED_8_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG160_RESERVED_8_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG160_RESERVED_8_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG160_RESERVED_8_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG160_RESERVED_8_SHIFT_MASK) & FIELD_CH1_RXTX_REG160_RESERVED_8_MASK))

#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_LSB		1
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MSB		7
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_WIDTH		7
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK		0x000000fe
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SHIFT_MASK		0x1
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_RD(src)	((FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK & (unsigned int)(src)) >> FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SHIFT_MASK)
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_WR(dst)	(FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_SHIFT_MASK) & FIELD_CH1_RXTX_REG160_DFE_PRESET_VALUE_PHTAP_MASK))

#define FIELD_CH1_RXTX_REG160_RESERVED_0_LSB		0
#define FIELD_CH1_RXTX_REG160_RESERVED_0_MSB		0
#define FIELD_CH1_RXTX_REG160_RESERVED_0_WIDTH		1
#define FIELD_CH1_RXTX_REG160_RESERVED_0_MASK		0x00000001
#define FIELD_CH1_RXTX_REG160_RESERVED_0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG160_RESERVED_0_RD(src)	((FIELD_CH1_RXTX_REG160_RESERVED_0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG160_RESERVED_0_WR(dst)	(FIELD_CH1_RXTX_REG160_RESERVED_0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG160_RESERVED_0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG160_RESERVED_0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG160_RESERVED_0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG160_RESERVED_0_SHIFT_MASK) & FIELD_CH1_RXTX_REG160_RESERVED_0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG160 0x00000101
#define SELF_CLEAR_BITS_CH1_RXTX_REG160 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG160 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG160 0x00000000
/****** ch1_rxtx_reg160 END *****/

/*****ch1_rxtx_reg161 START *****/
#define FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_LSB		0
#define FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_MSB		15
#define FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_WIDTH		16
#define FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_RD(src)	((FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_WR(dst)	(FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_SHIFT_MASK) & FIELD_CH1_RXTX_REG161_EYE_T_ACCUMULATOR1_MASK))

#define RESERVE_BITS_CH1_RXTX_REG161 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG161 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG161 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG161 0x0000ffff
/****** ch1_rxtx_reg161 END *****/

/*****ch1_rxtx_reg162 START *****/
#define FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_LSB		0
#define FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_MSB		15
#define FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_WIDTH		16
#define FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK		0x0000ffff
#define FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_SHIFT_MASK		0x0
#define FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_RD(src)	((FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK & (unsigned int)(src)))
#define FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_WR(dst)	(FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK & ((unsigned int)(dst) << FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_SHIFT_MASK))
#define FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_SET(dst, src)	(((dst) & ~FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK) | (((unsigned int)(src) << FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_SHIFT_MASK) & FIELD_CH1_RXTX_REG162_EYE_T_ACCUMULATOR0_MASK))

#define RESERVE_BITS_CH1_RXTX_REG162 0x00000000
#define SELF_CLEAR_BITS_CH1_RXTX_REG162 0x00000000
#define WRITE_ONE_TO_CLEAR_BITS_CH1_RXTX_REG162 0x00000000
#define READ_ONLY_BITS_CH1_RXTX_REG162 0x0000ffff
/****** ch1_rxtx_reg162 END *****/


#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG0__ADDR         0x400
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG1__ADDR         0x402
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG2__ADDR         0x404
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG3__ADDR         0x406
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG4__ADDR         0x408
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG5__ADDR         0x40a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG6__ADDR         0x40c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG7__ADDR         0x40e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG8__ADDR         0x410
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG9__ADDR         0x412
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG10__ADDR        0x414
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG11__ADDR        0x416
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG12__ADDR        0x418
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG13__ADDR        0x41a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG14__ADDR        0x41c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG15__ADDR        0x41e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG16__ADDR        0x420
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG17__ADDR        0x422
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG18__ADDR        0x424
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG19__ADDR        0x426
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG20__ADDR        0x428
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG21__ADDR        0x42a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG22__ADDR        0x42c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG23__ADDR        0x42e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG24__ADDR        0x430
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG25__ADDR        0x432
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG26__ADDR        0x434
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG27__ADDR        0x436
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG28__ADDR        0x438
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG29__ADDR        0x43a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG30__ADDR        0x43c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG31__ADDR        0x43e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG32__ADDR        0x440
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG33__ADDR        0x442
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG34__ADDR        0x444
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG35__ADDR        0x446
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG36__ADDR        0x448
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG37__ADDR        0x44a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG38__ADDR        0x44c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG39__ADDR        0x44e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG40__ADDR        0x450
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG41__ADDR        0x452
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG42__ADDR        0x454
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG43__ADDR        0x456
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG44__ADDR        0x458
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG45__ADDR        0x45a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG46__ADDR        0x45c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG47__ADDR        0x45e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG48__ADDR        0x460
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG49__ADDR        0x462
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG50__ADDR        0x464
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG51__ADDR        0x466
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG52__ADDR        0x468
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG53__ADDR        0x46a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG54__ADDR        0x46c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG55__ADDR        0x46e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG56__ADDR        0x470
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG57__ADDR        0x472
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG58__ADDR        0x474
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG59__ADDR        0x476
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG60__ADDR        0x478
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG61__ADDR        0x47a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG62__ADDR        0x47c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG63__ADDR        0x47e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG64__ADDR        0x480
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG65__ADDR        0x482
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG66__ADDR        0x484
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG67__ADDR        0x486
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG68__ADDR        0x488
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG69__ADDR        0x48a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG70__ADDR        0x48c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG71__ADDR        0x48e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG72__ADDR        0x490
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG73__ADDR        0x492
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG74__ADDR        0x494
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG75__ADDR        0x496
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG76__ADDR        0x498
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG77__ADDR        0x49a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG78__ADDR        0x49c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG79__ADDR        0x49e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG80__ADDR        0x4a0
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG81__ADDR        0x4a2
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG82__ADDR        0x4a4
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG83__ADDR        0x4a6
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG84__ADDR        0x4a8
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG85__ADDR        0x4aa
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG86__ADDR        0x4ac
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG87__ADDR        0x4ae
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG88__ADDR        0x4b0
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG89__ADDR        0x4b2
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG90__ADDR        0x4b4
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG91__ADDR        0x4b6
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG92__ADDR        0x4b8
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG93__ADDR        0x4ba
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG94__ADDR        0x4bc
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG95__ADDR        0x4be
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG96__ADDR        0x4c0
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG97__ADDR        0x4c2
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG98__ADDR        0x4c4
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG99__ADDR        0x4c6
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG100__ADDR       0x4c8
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG101__ADDR       0x4ca
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG102__ADDR       0x4cc
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG103__ADDR       0x4ce
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG104__ADDR       0x4d0
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG105__ADDR       0x4d2
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG106__ADDR       0x4d4
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG107__ADDR       0x4d6
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG108__ADDR       0x4d8
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG109__ADDR       0x4da
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG110__ADDR       0x4dc
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG111__ADDR       0x4de
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG112__ADDR       0x4e0
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG113__ADDR       0x4e2
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG114__ADDR       0x4e4
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG115__ADDR       0x4e6
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG116__ADDR       0x4e8
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG117__ADDR       0x4ea
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG118__ADDR       0x4ec
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG119__ADDR       0x4ee
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG120__ADDR       0x4f0
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG121__ADDR       0x4f2
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG122__ADDR       0x4f4
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG123__ADDR       0x4f6
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG124__ADDR       0x4f8
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG125__ADDR       0x4fa
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG126__ADDR       0x4fc
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG127__ADDR       0x4fe
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG128__ADDR       0x500
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG129__ADDR       0x502
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG130__ADDR       0x504
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG131__ADDR       0x506
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG132__ADDR       0x508
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG133__ADDR       0x50a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG134__ADDR       0x50c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG135__ADDR       0x50e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG136__ADDR       0x510
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG137__ADDR       0x512
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG138__ADDR       0x514
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG139__ADDR       0x516
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG140__ADDR       0x518
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG141__ADDR       0x51a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG142__ADDR       0x51c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG143__ADDR       0x51e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG144__ADDR       0x520
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG145__ADDR       0x522
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG146__ADDR       0x524
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG147__ADDR       0x526
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG148__ADDR       0x528
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG149__ADDR       0x52a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG150__ADDR       0x52c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG151__ADDR       0x52e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG152__ADDR       0x530
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG153__ADDR       0x532
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG154__ADDR       0x534
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG155__ADDR       0x536
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG156__ADDR       0x538
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG157__ADDR       0x53a
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG158__ADDR       0x53c
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG159__ADDR       0x53e
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG160__ADDR       0x540
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG161__ADDR       0x542
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG162__ADDR       0x544
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG0__ADDR         0x600
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG1__ADDR         0x602
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG2__ADDR         0x604
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG3__ADDR         0x606
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG4__ADDR         0x608
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG5__ADDR         0x60a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG6__ADDR         0x60c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG7__ADDR         0x60e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG8__ADDR         0x610
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG9__ADDR         0x612
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG10__ADDR        0x614
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG11__ADDR        0x616
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG12__ADDR        0x618
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG13__ADDR        0x61a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG14__ADDR        0x61c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG15__ADDR        0x61e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG16__ADDR        0x620
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG17__ADDR        0x622
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG18__ADDR        0x624
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG19__ADDR        0x626
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG20__ADDR        0x628
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG21__ADDR        0x62a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG22__ADDR        0x62c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG23__ADDR        0x62e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG24__ADDR        0x630
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG25__ADDR        0x632
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG26__ADDR        0x634
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG27__ADDR        0x636
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG28__ADDR        0x638
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG29__ADDR        0x63a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG30__ADDR        0x63c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG31__ADDR        0x63e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG32__ADDR        0x640
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG33__ADDR        0x642
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG34__ADDR        0x644
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG35__ADDR        0x646
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG36__ADDR        0x648
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG37__ADDR        0x64a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG38__ADDR        0x64c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG39__ADDR        0x64e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG40__ADDR        0x650
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG41__ADDR        0x652
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG42__ADDR        0x654
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG43__ADDR        0x656
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG44__ADDR        0x658
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG45__ADDR        0x65a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG46__ADDR        0x65c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG47__ADDR        0x65e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG48__ADDR        0x660
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG49__ADDR        0x662
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG50__ADDR        0x664
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG51__ADDR        0x666
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG52__ADDR        0x668
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG53__ADDR        0x66a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG54__ADDR        0x66c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG55__ADDR        0x66e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG56__ADDR        0x670
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG57__ADDR        0x672
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG58__ADDR        0x674
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG59__ADDR        0x676
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG60__ADDR        0x678
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG61__ADDR        0x67a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG62__ADDR        0x67c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG63__ADDR        0x67e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG64__ADDR        0x680
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG65__ADDR        0x682
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG66__ADDR        0x684
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG67__ADDR        0x686
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG68__ADDR        0x688
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG69__ADDR        0x68a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG70__ADDR        0x68c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG71__ADDR        0x68e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG72__ADDR        0x690
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG73__ADDR        0x692
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG74__ADDR        0x694
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG75__ADDR        0x696
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG76__ADDR        0x698
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG77__ADDR        0x69a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG78__ADDR        0x69c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG79__ADDR        0x69e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG80__ADDR        0x6a0
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG81__ADDR        0x6a2
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG82__ADDR        0x6a4
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG83__ADDR        0x6a6
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG84__ADDR        0x6a8
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG85__ADDR        0x6aa
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG86__ADDR        0x6ac
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG87__ADDR        0x6ae
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG88__ADDR        0x6b0
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG89__ADDR        0x6b2
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG90__ADDR        0x6b4
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG91__ADDR        0x6b6
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG92__ADDR        0x6b8
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG93__ADDR        0x6ba
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG94__ADDR        0x6bc
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG95__ADDR        0x6be
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG96__ADDR        0x6c0
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG97__ADDR        0x6c2
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG98__ADDR        0x6c4
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG99__ADDR        0x6c6
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG100__ADDR       0x6c8
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG101__ADDR       0x6ca
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG102__ADDR       0x6cc
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG103__ADDR       0x6ce
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG104__ADDR       0x6d0
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG105__ADDR       0x6d2
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG106__ADDR       0x6d4
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG107__ADDR       0x6d6
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG108__ADDR       0x6d8
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG109__ADDR       0x6da
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG110__ADDR       0x6dc
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG111__ADDR       0x6de
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG112__ADDR       0x6e0
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG113__ADDR       0x6e2
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG114__ADDR       0x6e4
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG115__ADDR       0x6e6
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG116__ADDR       0x6e8
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG117__ADDR       0x6ea
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG118__ADDR       0x6ec
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG119__ADDR       0x6ee
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG120__ADDR       0x6f0
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG121__ADDR       0x6f2
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG122__ADDR       0x6f4
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG123__ADDR       0x6f6
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG124__ADDR       0x6f8
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG125__ADDR       0x6fa
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG126__ADDR       0x6fc
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG127__ADDR       0x6fe
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG128__ADDR       0x700
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG129__ADDR       0x702
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG130__ADDR       0x704
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG131__ADDR       0x706
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG132__ADDR       0x708
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG133__ADDR       0x70a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG134__ADDR       0x70c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG135__ADDR       0x70e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG136__ADDR       0x710
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG137__ADDR       0x712
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG138__ADDR       0x714
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG139__ADDR       0x716
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG140__ADDR       0x718
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG141__ADDR       0x71a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG142__ADDR       0x71c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG143__ADDR       0x71e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG144__ADDR       0x720
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG145__ADDR       0x722
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG146__ADDR       0x724
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG147__ADDR       0x726
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG148__ADDR       0x728
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG149__ADDR       0x72a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG150__ADDR       0x72c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG151__ADDR       0x72e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG152__ADDR       0x730
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG153__ADDR       0x732
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG154__ADDR       0x734
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG155__ADDR       0x736
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG156__ADDR       0x738
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG157__ADDR       0x73a
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG158__ADDR       0x73c
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG159__ADDR       0x73e
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG160__ADDR       0x740
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG161__ADDR       0x742
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG162__ADDR       0x744

#define KC_SERDES_X2_RXTX_REGS_RSP__INDEX_START_OFFSET     266
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG0__INDEX        266
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG1__INDEX        267
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG2__INDEX        268
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG3__INDEX        269
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG4__INDEX        270
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG5__INDEX        271
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG6__INDEX        272
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG7__INDEX        273
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG8__INDEX        274
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG9__INDEX        275
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG10__INDEX       276
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG11__INDEX       277
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG12__INDEX       278
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG13__INDEX       279
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG14__INDEX       280
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG15__INDEX       281
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG16__INDEX       282
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG17__INDEX       283
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG18__INDEX       284
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG19__INDEX       285
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG20__INDEX       286
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG21__INDEX       287
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG22__INDEX       288
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG23__INDEX       289
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG24__INDEX       290
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG25__INDEX       291
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG26__INDEX       292
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG27__INDEX       293
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG28__INDEX       294
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG29__INDEX       295
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG30__INDEX       296
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG31__INDEX       297
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG32__INDEX       298
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG33__INDEX       299
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG34__INDEX       300
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG35__INDEX       301
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG36__INDEX       302
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG37__INDEX       303
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG38__INDEX       304
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG39__INDEX       305
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG40__INDEX       306
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG41__INDEX       307
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG42__INDEX       308
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG43__INDEX       309
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG44__INDEX       310
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG45__INDEX       311
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG46__INDEX       312
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG47__INDEX       313
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG48__INDEX       314
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG49__INDEX       315
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG50__INDEX       316
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG51__INDEX       317
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG52__INDEX       318
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG53__INDEX       319
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG54__INDEX       320
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG55__INDEX       321
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG56__INDEX       322
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG57__INDEX       323
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG58__INDEX       324
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG59__INDEX       325
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG60__INDEX       326
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG61__INDEX       327
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG62__INDEX       328
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG63__INDEX       329
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG64__INDEX       330
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG65__INDEX       331
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG66__INDEX       332
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG67__INDEX       333
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG68__INDEX       334
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG69__INDEX       335
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG70__INDEX       336
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG71__INDEX       337
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG72__INDEX       338
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG73__INDEX       339
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG74__INDEX       340
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG75__INDEX       341
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG76__INDEX       342
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG77__INDEX       343
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG78__INDEX       344
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG79__INDEX       345
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG80__INDEX       346
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG81__INDEX       347
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG82__INDEX       348
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG83__INDEX       349
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG84__INDEX       350
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG85__INDEX       351
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG86__INDEX       352
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG87__INDEX       353
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG88__INDEX       354
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG89__INDEX       355
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG90__INDEX       356
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG91__INDEX       357
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG92__INDEX       358
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG93__INDEX       359
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG94__INDEX       360
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG95__INDEX       361
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG96__INDEX       362
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG97__INDEX       363
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG98__INDEX       364
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG99__INDEX       365
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG100__INDEX      366
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG101__INDEX      367
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG102__INDEX      368
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG103__INDEX      369
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG104__INDEX      370
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG105__INDEX      371
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG106__INDEX      372
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG107__INDEX      373
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG108__INDEX      374
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG109__INDEX      375
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG110__INDEX      376
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG111__INDEX      377
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG112__INDEX      378
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG113__INDEX      379
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG114__INDEX      380
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG115__INDEX      381
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG116__INDEX      382
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG117__INDEX      383
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG118__INDEX      384
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG119__INDEX      385
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG120__INDEX      386
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG121__INDEX      387
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG122__INDEX      388
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG123__INDEX      389
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG124__INDEX      390
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG125__INDEX      391
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG126__INDEX      392
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG127__INDEX      393
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG128__INDEX      394
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG129__INDEX      395
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG130__INDEX      396
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG131__INDEX      397
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG132__INDEX      398
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG133__INDEX      399
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG134__INDEX      400
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG135__INDEX      401
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG136__INDEX      402
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG137__INDEX      403
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG138__INDEX      404
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG139__INDEX      405
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG140__INDEX      406
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG141__INDEX      407
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG142__INDEX      408
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG143__INDEX      409
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG144__INDEX      410
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG145__INDEX      411
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG146__INDEX      412
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG147__INDEX      413
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG148__INDEX      414
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG149__INDEX      415
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG150__INDEX      416
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG151__INDEX      417
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG152__INDEX      418
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG153__INDEX      419
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG154__INDEX      420
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG155__INDEX      421
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG156__INDEX      422
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG157__INDEX      423
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG158__INDEX      424
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG159__INDEX      425
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG160__INDEX      426
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG161__INDEX      427
#define KC_SERDES_X2_RXTX_REGS_CH0_RXTX_REG162__INDEX      428
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG0__INDEX        429
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG1__INDEX        430
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG2__INDEX        431
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG3__INDEX        432
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG4__INDEX        433
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG5__INDEX        434
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG6__INDEX        435
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG7__INDEX        436
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG8__INDEX        437
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG9__INDEX        438
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG10__INDEX       439
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG11__INDEX       440
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG12__INDEX       441
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG13__INDEX       442
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG14__INDEX       443
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG15__INDEX       444
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG16__INDEX       445
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG17__INDEX       446
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG18__INDEX       447
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG19__INDEX       448
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG20__INDEX       449
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG21__INDEX       450
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG22__INDEX       451
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG23__INDEX       452
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG24__INDEX       453
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG25__INDEX       454
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG26__INDEX       455
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG27__INDEX       456
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG28__INDEX       457
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG29__INDEX       458
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG30__INDEX       459
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG31__INDEX       460
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG32__INDEX       461
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG33__INDEX       462
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG34__INDEX       463
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG35__INDEX       464
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG36__INDEX       465
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG37__INDEX       466
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG38__INDEX       467
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG39__INDEX       468
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG40__INDEX       469
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG41__INDEX       470
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG42__INDEX       471
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG43__INDEX       472
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG44__INDEX       473
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG45__INDEX       474
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG46__INDEX       475
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG47__INDEX       476
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG48__INDEX       477
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG49__INDEX       478
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG50__INDEX       479
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG51__INDEX       480
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG52__INDEX       481
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG53__INDEX       482
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG54__INDEX       483
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG55__INDEX       484
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG56__INDEX       485
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG57__INDEX       486
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG58__INDEX       487
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG59__INDEX       488
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG60__INDEX       489
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG61__INDEX       490
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG62__INDEX       491
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG63__INDEX       492
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG64__INDEX       493
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG65__INDEX       494
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG66__INDEX       495
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG67__INDEX       496
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG68__INDEX       497
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG69__INDEX       498
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG70__INDEX       499
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG71__INDEX       500
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG72__INDEX       501
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG73__INDEX       502
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG74__INDEX       503
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG75__INDEX       504
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG76__INDEX       505
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG77__INDEX       506
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG78__INDEX       507
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG79__INDEX       508
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG80__INDEX       509
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG81__INDEX       510
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG82__INDEX       511
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG83__INDEX       512
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG84__INDEX       513
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG85__INDEX       514
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG86__INDEX       515
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG87__INDEX       516
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG88__INDEX       517
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG89__INDEX       518
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG90__INDEX       519
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG91__INDEX       520
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG92__INDEX       521
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG93__INDEX       522
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG94__INDEX       523
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG95__INDEX       524
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG96__INDEX       525
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG97__INDEX       526
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG98__INDEX       527
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG99__INDEX       528
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG100__INDEX      529
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG101__INDEX      530
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG102__INDEX      531
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG103__INDEX      532
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG104__INDEX      533
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG105__INDEX      534
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG106__INDEX      535
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG107__INDEX      536
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG108__INDEX      537
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG109__INDEX      538
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG110__INDEX      539
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG111__INDEX      540
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG112__INDEX      541
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG113__INDEX      542
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG114__INDEX      543
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG115__INDEX      544
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG116__INDEX      545
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG117__INDEX      546
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG118__INDEX      547
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG119__INDEX      548
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG120__INDEX      549
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG121__INDEX      550
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG122__INDEX      551
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG123__INDEX      552
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG124__INDEX      553
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG125__INDEX      554
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG126__INDEX      555
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG127__INDEX      556
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG128__INDEX      557
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG129__INDEX      558
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG130__INDEX      559
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG131__INDEX      560
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG132__INDEX      561
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG133__INDEX      562
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG134__INDEX      563
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG135__INDEX      564
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG136__INDEX      565
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG137__INDEX      566
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG138__INDEX      567
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG139__INDEX      568
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG140__INDEX      569
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG141__INDEX      570
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG142__INDEX      571
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG143__INDEX      572
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG144__INDEX      573
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG145__INDEX      574
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG146__INDEX      575
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG147__INDEX      576
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG148__INDEX      577
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG149__INDEX      578
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG150__INDEX      579
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG151__INDEX      580
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG152__INDEX      581
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG153__INDEX      582
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG154__INDEX      583
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG155__INDEX      584
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG156__INDEX      585
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG157__INDEX      586
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG158__INDEX      587
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG159__INDEX      588
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG160__INDEX      589
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG161__INDEX      590
#define KC_SERDES_X2_RXTX_REGS_CH1_RXTX_REG162__INDEX      591
#define KC_SERDES_X2_RXTX_REGS_RSP__INDEX_END_OFFSET       591

//clk Macro registers
#define KC_CLKMACRO_CMU_REGS_CMU_REG0__ADDR                0x20000
#define KC_CLKMACRO_CMU_REGS_CMU_REG1__ADDR                0x20002
#define KC_CLKMACRO_CMU_REGS_CMU_REG2__ADDR                0x20004
#define KC_CLKMACRO_CMU_REGS_CMU_REG3__ADDR                0x20006
#define KC_CLKMACRO_CMU_REGS_CMU_REG4__ADDR                0x20008
#define KC_CLKMACRO_CMU_REGS_CMU_REG5__ADDR                0x2000a
#define KC_CLKMACRO_CMU_REGS_CMU_REG6__ADDR                0x2000c
#define KC_CLKMACRO_CMU_REGS_CMU_REG7__ADDR                0x2000e
#define KC_CLKMACRO_CMU_REGS_CMU_REG8__ADDR                0x20010
#define KC_CLKMACRO_CMU_REGS_CMU_REG9__ADDR                0x20012
#define KC_CLKMACRO_CMU_REGS_CMU_REG10__ADDR               0x20014
#define KC_CLKMACRO_CMU_REGS_CMU_REG11__ADDR               0x20016
#define KC_CLKMACRO_CMU_REGS_CMU_REG12__ADDR               0x20018
#define KC_CLKMACRO_CMU_REGS_CMU_REG13__ADDR               0x2001a
#define KC_CLKMACRO_CMU_REGS_CMU_REG14__ADDR               0x2001c
#define KC_CLKMACRO_CMU_REGS_CMU_REG15__ADDR               0x2001e
#define KC_CLKMACRO_CMU_REGS_CMU_REG16__ADDR               0x20020
#define KC_CLKMACRO_CMU_REGS_CMU_REG17__ADDR               0x20022
#define KC_CLKMACRO_CMU_REGS_CMU_REG18__ADDR               0x20024
#define KC_CLKMACRO_CMU_REGS_CMU_REG19__ADDR               0x20026
#define KC_CLKMACRO_CMU_REGS_CMU_REG20__ADDR               0x20028
#define KC_CLKMACRO_CMU_REGS_CMU_REG21__ADDR               0x2002a
#define KC_CLKMACRO_CMU_REGS_CMU_REG22__ADDR               0x2002c
#define KC_CLKMACRO_CMU_REGS_CMU_REG23__ADDR               0x2002e
#define KC_CLKMACRO_CMU_REGS_CMU_REG24__ADDR               0x20030
#define KC_CLKMACRO_CMU_REGS_CMU_REG25__ADDR               0x20032
#define KC_CLKMACRO_CMU_REGS_CMU_REG26__ADDR               0x20034
#define KC_CLKMACRO_CMU_REGS_CMU_REG27__ADDR               0x20036
#define KC_CLKMACRO_CMU_REGS_CMU_REG28__ADDR               0x20038
#define KC_CLKMACRO_CMU_REGS_CMU_REG29__ADDR               0x2003a
#define KC_CLKMACRO_CMU_REGS_CMU_REG30__ADDR               0x2003c
#define KC_CLKMACRO_CMU_REGS_CMU_REG31__ADDR               0x2003e
#define KC_CLKMACRO_CMU_REGS_CMU_REG32__ADDR               0x20040
#define KC_CLKMACRO_CMU_REGS_CMU_REG33__ADDR               0x20042
#define KC_CLKMACRO_CMU_REGS_CMU_REG34__ADDR               0x20044
#define KC_CLKMACRO_CMU_REGS_CMU_REG35__ADDR               0x20046
#define KC_CLKMACRO_CMU_REGS_CMU_REG36__ADDR               0x20048
#define KC_CLKMACRO_CMU_REGS_CMU_REG37__ADDR               0x2004a
#define KC_CLKMACRO_CMU_REGS_CMU_REG38__ADDR               0x2004c
#define KC_CLKMACRO_CMU_REGS_CMU_REG39__ADDR               0x2004e

#define KC_CLKMACRO_CMU_REGS_RSP__INDEX_START_OFFSET       226
#define KC_CLKMACRO_CMU_REGS_CMU_REG0__INDEX               226
#define KC_CLKMACRO_CMU_REGS_CMU_REG1__INDEX               227
#define KC_CLKMACRO_CMU_REGS_CMU_REG2__INDEX               228
#define KC_CLKMACRO_CMU_REGS_CMU_REG3__INDEX               229
#define KC_CLKMACRO_CMU_REGS_CMU_REG4__INDEX               230
#define KC_CLKMACRO_CMU_REGS_CMU_REG5__INDEX               231
#define KC_CLKMACRO_CMU_REGS_CMU_REG6__INDEX               232
#define KC_CLKMACRO_CMU_REGS_CMU_REG7__INDEX               233
#define KC_CLKMACRO_CMU_REGS_CMU_REG8__INDEX               234
#define KC_CLKMACRO_CMU_REGS_CMU_REG9__INDEX               235
#define KC_CLKMACRO_CMU_REGS_CMU_REG10__INDEX              236
#define KC_CLKMACRO_CMU_REGS_CMU_REG11__INDEX              237
#define KC_CLKMACRO_CMU_REGS_CMU_REG12__INDEX              238
#define KC_CLKMACRO_CMU_REGS_CMU_REG13__INDEX              239
#define KC_CLKMACRO_CMU_REGS_CMU_REG14__INDEX              240
#define KC_CLKMACRO_CMU_REGS_CMU_REG15__INDEX              241
#define KC_CLKMACRO_CMU_REGS_CMU_REG16__INDEX              242
#define KC_CLKMACRO_CMU_REGS_CMU_REG17__INDEX              243
#define KC_CLKMACRO_CMU_REGS_CMU_REG18__INDEX              244
#define KC_CLKMACRO_CMU_REGS_CMU_REG19__INDEX              245
#define KC_CLKMACRO_CMU_REGS_CMU_REG20__INDEX              246
#define KC_CLKMACRO_CMU_REGS_CMU_REG21__INDEX              247
#define KC_CLKMACRO_CMU_REGS_CMU_REG22__INDEX              248
#define KC_CLKMACRO_CMU_REGS_CMU_REG23__INDEX              249
#define KC_CLKMACRO_CMU_REGS_CMU_REG24__INDEX              250
#define KC_CLKMACRO_CMU_REGS_CMU_REG25__INDEX              251
#define KC_CLKMACRO_CMU_REGS_CMU_REG26__INDEX              252
#define KC_CLKMACRO_CMU_REGS_CMU_REG27__INDEX              253
#define KC_CLKMACRO_CMU_REGS_CMU_REG28__INDEX              254
#define KC_CLKMACRO_CMU_REGS_CMU_REG29__INDEX              255
#define KC_CLKMACRO_CMU_REGS_CMU_REG30__INDEX              256
#define KC_CLKMACRO_CMU_REGS_CMU_REG31__INDEX              257
#define KC_CLKMACRO_CMU_REGS_CMU_REG32__INDEX              258
#define KC_CLKMACRO_CMU_REGS_CMU_REG33__INDEX              259
#define KC_CLKMACRO_CMU_REGS_CMU_REG34__INDEX              260
#define KC_CLKMACRO_CMU_REGS_CMU_REG35__INDEX              261
#define KC_CLKMACRO_CMU_REGS_CMU_REG36__INDEX              262
#define KC_CLKMACRO_CMU_REGS_CMU_REG37__INDEX              263
#define KC_CLKMACRO_CMU_REGS_CMU_REG38__INDEX              264
#define KC_CLKMACRO_CMU_REGS_CMU_REG39__INDEX              265
#define KC_CLKMACRO_CMU_REGS_RSP__INDEX_END_OFFSET         265

/* KC clk macro end */
#define SM_SATA_2X_RSPS__USER_INDEX_START_OFFSET           592

#endif
