<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:05.255</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.02.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0021201</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 집적 수동 장치를 갖는 상호연결 브리지 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MAKING AN INTERCONNECT  BRIDGE WITH INTEGRATED PASSIVE DEVICES</inventionTitleEng><openDate>2025.08.27</openDate><openNumber>10-2025-0128258</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치가 제1 기판을 갖는다. 제1 반도체 다이와 제2 반도체 다이가 기판 위에 배치된다. IPD 브리지가 제1 반도체 다이와 제2 반도체 다이 위에 배치된다. 상기 IPD 브리지는 제2 기판을 갖는다. 전도성 트레이스가 제2 기판의 제1 표면 위에 형성된다. 전도성 트레이스는 제1 반도체 다이로부터 제2 반도체 다이에 전기적으로 결합된다. IPDA 전도성 비아도 제2 기판을 통해 형성된다. IPD는 제2 기판의 제2 표면 위에 형성된다. IPD는 전도성 비아를 통해 제1 반도체 다이와 제2 반도체 다이 사이에 전기적으로 결합된다. 인캡슐런트가 제1 기판, 제1 반도체 다이, 제2 반도체 다이 및 IPD 브리지 위에 증착된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서:제1 기판;제1 기판 위에 배치된 제1 반도체 다이;제1 기판 위에 배치된 제2 반도체 다이;제1 반도체 다이 및 제2 반도체 다이 상에 배치되는 상호연결 브리지 - 상기 상호 연결 브리지는 제2 기판, 제2 기판의 제1 표면 상에 형성되고 제1 반도체 다이로부터 제2 반도체 다이에 전기적으로 결합되는 전도성 트레이스, 제2 기판을 통해 형성된 전도성 비아, 및 제2 기판의 제2 표면 상에 형성되고 상기 전도성 비아를 통해 상기 제1 반도체 다이 또는 상기 제2 반도체 다이에 전기적으로 결합된 집적 수동 장치(IPD)를 포함함 -; 및제1 기판, 제1 반도체 다이, 제2 반도체 다이 및 상호연결 브리지 위에 증착된 인캡슐런트를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 상호연결 브리지가 상기 제1 반도체 다이 및 상기 제2 반도체 다이에 하이브리드 결합되는 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 제1 반도체 다이와 상호연결 브리지 사이에 배치된 제1 솔더 범프; 및제2 반도체 다이와 상호연결 브리지 사이에 배치된 제2 솔더 범프를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 상호연결 브리지와 제1 기판 사이에 배치된 제3 솔더 범프를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제2 기판은 고저항 실리콘(HRS) 기판을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 통합 수동 장치는 저항, 커패시터 또는 인덕터를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서:제1 반도체 다이;제2 반도체 다이; 및제1 반도체 다이와 제2 반도체 다이 위에 배치된 상호 연결 브리지를 포함하고, 상호 연결 브리지는:기판,기판의 제1 표면 상에 형성되고 제1 반도체 다이로부터 제2 반도체 다이로 전기적으로 결합되는 전도성 트레이스, 및기판의 제2 표면 위에 형성된 통합 수동 장치(IPD)를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상호연결 브리지가 상기 제1 반도체 다이 및 상기 제2 반도체 다이에 하이브리드 결합되는 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 제1 반도체 다이와 상호연결 브리지 사이에 배치된 제1 솔더 범프; 및 제2 반도체 다이와 상호연결 브리지 사이에 배치된 제2 솔더 범프를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 상기 기판을 통해 형성된 전도성 비아를 더 포함하고, 상기 IPD는 상기 전도성 비아를 통해 상기 전도성 트레이스에 결합되는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치를 제조하는 방법으로서: 상기 방법은:제1 전기 컴포넌트를 제공하는 단계;제1 전기 컴포넌트에 인접한 제2 전기 컴포넌트를 배치하는 단계;기판을 제공하는 단계, 기판의 제1 표면 위에 전도성 트레이스를 형성하는 단계, 및 기판의 제2 표면 상에 통합 수동 장치(IPD)를 형성하는 단계에 의해 상호연결 브리지를 형성하는 단계; 및제1 전기 컴포넌트 및 제2 전기 컴포넌트 위에 상호연결 브리지를 배치하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 하이브리드 결합을 사용하여 제1 전기 컴포넌트 및 제2 전기 컴포넌트에 상호연결 브리지를 부착하는 것을 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 기판을 통해 전도성 비아를 형성하여 IPD를 제1 전기 컴포넌트에 전기적으로 결합하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 기판은 실리콘 기판을 포함하는 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 제1 전기 컴포넌트, 제2 전기 컴포넌트 및 상호연결 브리지를 제2 기판 상에 배치하는 단계; 및제2 기판으로부터 제1 전기 컴포넌트로의 본드 와이어를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국 서울 강동구...</address><code> </code><country>대한민국</country><engName>LEE, YongTaek</engName><name>이용택</name></inventorInfo><inventorInfo><address>대한민국 인천광역시 중구...</address><code> </code><country>대한민국</country><engName>KIM, HeeSu</engName><name>김희수</name></inventorInfo><inventorInfo><address>대한민국 인천광역시 중구...</address><code> </code><country>대한민국</country><engName>KIM, JaeMyeong</engName><name>김재명</name></inventorInfo><inventorInfo><address>대한민국 인천광역시 중구...</address><code> </code><country>대한민국</country><engName>LEE, HeeSoo</engName><name>이희수</name></inventorInfo><inventorInfo><address>대한민국 경기도 안양시 동안구...</address><code> </code><country>대한민국</country><engName>MYUNG, EunHee</engName><name>명은희</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.02.20</priorityApplicationDate><priorityApplicationNumber>18/582,016</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.02.19</receiptDate><receiptNumber>1-1-2025-0190034-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.02.26</receiptDate><receiptNumber>9-1-2025-9002362-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250021201.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9394330b997938db5d2b28e1dca3f7cd02b31b826210e53dcdd7517fd8c186def4054b898963f38dff8baa2bc4f18acb5860de8d10829ba093</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf71cc7457d737c1e6b4c36e83e0c73cea25e50bd939c08363bd4fc3a84ca12a92b334138b79bb253e87e4e43990c7489b81b73c8ea18ca0f9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>