
<!DOCTYPE html>

<html lang="zh-CN">
  <head>
    <meta charset="utf-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0" /><meta name="generator" content="Docutils 0.18.1: http://docutils.sourceforge.net/" />

    <title>《第八章》FPGA 片内 FIFO 读写测试实验 &#8212; ZYNQ MPSoC开发平台FPGA教程 1.0 文档</title>
    <link rel="stylesheet" type="text/css" href="../_static/pygments.css" />
    <link rel="stylesheet" type="text/css" href="../_static/groundwork.css" />
    <script data-url_root="../" id="documentation_options" src="../_static/documentation_options.js"></script>
    <script src="../_static/doctools.js"></script>
    <script src="../_static/sphinx_highlight.js"></script>
    <script src="../_static/translations.js"></script>
    <link rel="index" title="索引" href="../genindex.html" />
    <link rel="search" title="搜索" href="../search.html" />
    <link rel="next" title="《第九章》Vivado 下按键实验" href="key.html" />
    <link rel="prev" title="《第七章》FPGA 片内 ROM 测试实验" href="rom.html" /> 
  </head><body>
    <div class="related" role="navigation" aria-label="related navigation">
      <h3>导航</h3>
      <ul>
        <li class="right" style="margin-right: 10px">
          <a href="../genindex.html" title="总索引"
             accesskey="I">索引</a></li>
        <li class="right" >
          <a href="key.html" title="《第九章》Vivado 下按键实验"
             accesskey="N">下一页</a> |</li>
        <li class="right" >
          <a href="rom.html" title="《第七章》FPGA 片内 ROM 测试实验"
             accesskey="P">上一页</a> |</li>
        <li class="nav-item nav-item-0"><a href="../index.html">ZYNQ MPSoC开发平台FPGA教程 1.0 文档</a> &#187;</li>
        <li class="nav-item nav-item-this"><a href="">《第八章》FPGA 片内 FIFO 读写测试实验</a></li> 
      </ul>
    </div>  

    <div class="document">
      <div class="documentwrapper">
        <div class="bodywrapper">
          <div class="body" role="main">
            
  <img alt="../_images/88.png" src="../_images/88.png" />
<section id="fpga-fifo">
<h1>《第八章》FPGA 片内 FIFO 读写测试实验<a class="headerlink" href="#fpga-fifo" title="此标题的永久链接">¶</a></h1>
<p><strong>实验Vivado工程为“fifo_test”。</strong></p>
<p>FIFO是FPGA应用当中非常重要的模块,广泛用于数据的缓存,跨时钟域数据处理等。学好FIFO是FPGA的关键,灵活运用好FIFO是一个FPGA工程师必备的技能。本章主要介绍利用XILINX提供的FIFO IP进行读写测试。</p>
<section id="id1">
<h2>8.1实验原理<a class="headerlink" href="#id1" title="此标题的永久链接">¶</a></h2>
<p>FIFO: First in, First out代表先进的数据先出,后进的数据后出。Xilinx在VIVADO里为我们已经提供了FIFO的IP核, 我们只需通过IP核例化一个FIFO,根据FIFO的读写时序来写入和读取FIFO中存储的数据。</p>
<p>其实FIFO是也是在RAM的基础上增加了许多功能,FIFO的典型结构如下,主要分为读和写两部分,另外就是状态信号,空和满信号,同时还有数据的数量状态信号,与RAM最大的不同是FIFO没有地址线,不能进行随机地址读取数据,什么是随机读取数据呢,也就是可以任意读取某个地址的数据。而FIFO则不同,不能进行随机读取,这样的好处是不用频繁地控制地址线。</p>
<img alt="../_images/image120.png" class="align-center" src="../_images/image120.png" />
<p>虽然用户看不到地址线,但是在FIFO内部还是有地址的操作的,用来控制RAM的读写接口。其地址在读写操作时如下图所示,其中深度值也就是一个FIFO里最大可以存放多少个数据。初始状态下,读写地址都为0,在向FIFO中写入一个数据后,写地址加1,从FIFO中读出一个数据后,读地址加1。此时FIFO的状态即为空,因为写了一个数据,又读出了一个数据。</p>
<img alt="../_images/image216.png" class="align-center" src="../_images/image216.png" />
<p>可以把FIFO想象成一个水池,写通道即为加水,读通道即为放水,假如不间断的加水和放水,如果加水速度比放水速度快,那么FIFO就会有满的时候,如果满了还继续加水就会溢出overflow,如果放水速度比加水速度快,那么FIFO就会有空的时候,所以把握好加水与放水的时机和速度,保证水池一直有水是一项很艰巨的任务。也就是判断空与满的状态,择机写数据或读数据。</p>
<p>根据读写时钟,可以分为同步FIFO(读写时钟相同)和异步FIFO(读写时钟不同)。同步FIFO控制比较简单,不再介绍,本节实验主要介绍异步FIFO的控制,其中读时钟为75MHz,写时钟为100MHz。实验中会通过VIVADO集成的在想逻辑分析仪ila,我们可以观察FIFO的读写时序和从FIFO中读取的数据。</p>
</section>
<section id="vivado">
<h2>8.2创建Vivado工程<a class="headerlink" href="#vivado" title="此标题的永久链接">¶</a></h2>
<section id="fifo-ip">
<h3>8.2.1 添加FIFO IP核<a class="headerlink" href="#fifo-ip" title="此标题的永久链接">¶</a></h3>
<p>在添加FIFO IP之前先新建一个fifo_test的工程, 然后在工程中添加FIFO IP,方法如下:
1) 点击下图中IP Catalog,在右侧弹出的界面中搜索fifo,找到FIFO Generator,双击打开。</p>
<img alt="../_images/image310.png" class="align-center" src="../_images/image310.png" />
<ol class="arabic simple" start="2">
<li><p>弹出的配置页面中,这里可以选择读写时钟分开还是用同一个,一般来讲我们使用FIFO为了缓存数据,通常两边的时钟速度是不一样的。所以独立时钟是最常用的,我们这里选择“Independent Clocks Block RAM”,然后点击“Next”到下一个配置页面。</p></li>
</ol>
<img alt="../_images/image47.png" class="align-center" src="../_images/image47.png" />
<ol class="arabic simple" start="3">
<li><p>切换到Native Ports栏目下,选择数据位宽16;FIFO深选择512,实际使用大家根据需要自行设置就可以。Read Mode有两种方式,一个Standard FIFO,也就是平时常见的FIFO,数据滞后于读信号一个周期,还有一种方式为First Word Fall Through,数据预取模式,简称FWFT模式。也就是FIFO会预先取出一个数据,当读信号有效时,相应的数据也有效。我们首先做标准FIFO的实验。</p></li>
</ol>
<img alt="../_images/image57.png" class="align-center" src="../_images/image57.png" />
<ol class="arabic simple" start="4">
<li><p>切换到Data Counts栏目下,使能Write Data Count(已经FIFO写入多少数据)和Read Data Count(FIFO中有多少数据可以读),这样我们可以通过这两个值来看FIFO内部的数据多少。点击OK,Generate生成FIFO IP。</p></li>
</ol>
<img alt="../_images/image67.png" class="align-center" src="../_images/image67.png" />
</section>
<section id="fifo">
<h3>8.2.2 FIFO的端口定义与时序<a class="headerlink" href="#fifo" title="此标题的永久链接">¶</a></h3>
<table class="docutils align-default">
<colgroup>
<col style="width: 27%" />
<col style="width: 27%" />
<col style="width: 45%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>信号名称</p></th>
<th class="head"><p>方向</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>rst</p></td>
<td><p>in</p></td>
<td><p>复位信号,高有效</p></td>
</tr>
<tr class="row-odd"><td><p>wr_clk</p></td>
<td><p>in</p></td>
<td><p>写时钟输入</p></td>
</tr>
<tr class="row-even"><td><p>rd_clk</p></td>
<td><p>in</p></td>
<td><p>读时钟输入</p></td>
</tr>
<tr class="row-odd"><td><p>din</p></td>
<td><p>in</p></td>
<td><p>写数据</p></td>
</tr>
<tr class="row-even"><td><p>wr_en</p></td>
<td><p>in</p></td>
<td><p>写使能,高有效</p></td>
</tr>
<tr class="row-odd"><td><p>rd_en</p></td>
<td><p>in</p></td>
<td><p>读使能,高有效</p></td>
</tr>
<tr class="row-even"><td><p>dout</p></td>
<td><p>out</p></td>
<td><p>读数据</p></td>
</tr>
<tr class="row-odd"><td><p>full</p></td>
<td><p>out</p></td>
<td><p>满信号</p></td>
</tr>
<tr class="row-even"><td><p>empty</p></td>
<td><p>out</p></td>
<td><p>空信号</p></td>
</tr>
<tr class="row-odd"><td><p>rd_data_count</p></td>
<td><p>out</p></td>
<td><p>可读数据数量</p></td>
</tr>
<tr class="row-even"><td><p>wr_data_count</p></td>
<td><p>out</p></td>
<td><p>已写入的数据数量</p></td>
</tr>
</tbody>
</table>
<p>FIFO的数据写入和读出都是按时钟的上升沿操作的,当wr_en信号为高时写入FIFO数据,当almost_full信号有效时,表示FIFO只能再写入一个数据,一旦写入一个数据了,full信号就会拉高,如果在full的情况下wr_en仍然有效,也就是继续向FIFO写数据,则FIFO的overflow就会有效,表示溢出。</p>
<img alt="../_images/image77.png" class="align-center" src="../_images/image77.png" />
<p><strong>标准FIFO写时序</strong>
当rd_en信号为高时读FIFO数据,数据在下个周期有效。valid为数据有效信号,almost_empty表示还有一个数据读,当再读一个数据,empty信号有效,如果继续读,则underflow有效,表示下溢,此时读出的数据无效。</p>
<img alt="../_images/image86.png" class="align-center" src="../_images/image86.png" />
<p><strong>标准FIFO读时序</strong></p>
<p>而从FWFT模式读数据时序图可以看出,rd_en信号有效时,有效数据D0已经在数据线上准备好有效了,不会再延后一个周期。这就是与标准FIFO的不同之处。</p>
<img alt="../_images/image96.png" class="align-center" src="../_images/image96.png" />
<p><strong>FWFT FIFO读时序</strong></p>
<p>关于FIFO的详细内容可参考pg057文档,可在xilinx官网下载。</p>
</section>
</section>
<section id="id2">
<h2>8.3FIFO测试程序编写<a class="headerlink" href="#id2" title="此标题的永久链接">¶</a></h2>
<p>我们按照异步FIFO进行设计,用PLL产生出两路时钟,分别是100MHz和75MHz,用于写时钟和读时钟,也就是写时钟频率高于读时钟频率。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>`timescale 1ns / 1ps
module fifo_test
       (
               input      sys_clk_p,            //system clock 200Mhz postive pin
               input      sys_clk_n,            //system clock 200Mhz negetive pin
               input      rst_n                     //复位信号,低电平有效
       );

reg     [15:0]                 w_data                  ;                       //FIFO写数据
wire                           wr_en                   ;                       //FIFO写使能
wire                           rd_en                   ;                       //FIFO读使能
wire [15:0]            r_data                  ;                       //FIFO读数据
wire                           full                    ;                       //FIFO满信号
wire                           empty                   ;                       //FIFO空信号
wire [8:0]             rd_data_count   ;                       //可读数据数量
wire [8:0]             wr_data_count   ;                       //已写入数据数量

wire                           clk_100M                ;                       //PLL产生100MHz时钟
wire                           clk_75M                 ;                       //PLL产生100MHz时钟
wire                           locked                  ;                       //PLL lock信号,可作为系统复位信号,高电平表示lock住
wire                           fifo_rst_n              ;                       //fifo复位信号, 低电平有效

wire                           wr_clk                  ;                       //写FIFO时钟
wire                           rd_clk                  ;                       //读FIFO时钟
reg    [7:0]                   wcnt                    ;                       //写FIFO复位后等待计数器
reg    [7:0]                   rcnt                    ;                       //读FIFO复位后等待计数器

//例化PLL,产生100MHz和75MHz时钟
clk_wiz_0 fifo_pll
 (
  // Clock out ports
  .clk_out1(clk_100M),                 // output clk_out1
  .clk_out2(clk_75M),                  // output clk_out2
  // Status and control signals
  .reset(~rst_n),                              // input reset
  .locked(locked),                     // output locked
  // Clock in ports
  .clk_in1_p(sys_clk_p),                                       // input clk_in1
  .clk_in1_n(sys_clk_n)                                        // input clk_in1
  );

assign fifo_rst_n      = locked        ;       //将PLL的LOCK信号赋值给fifo的复位信号
assign wr_clk          = clk_100M      ;       //将100MHz时钟赋值给写时钟
assign rd_clk          = clk_75M       ;       //将75MHz时钟赋值给读时钟


/* 写FIFO状态机 */
localparam      W_IDLE      = 1        ;
localparam      W_FIFO         = 2     ;

reg[2:0]  write_state;
reg[2:0]  next_write_state;

always@(posedge wr_clk or negedge fifo_rst_n)
begin
       if(!fifo_rst_n)
               write_state &lt;= W_IDLE;
       else
               write_state &lt;= next_write_state;
end

always@(*)
begin
       case(write_state)
               W_IDLE:
                       begin
                               if(wcnt == 8&#39;d79)               //复位后等待一定时间,safety circuit模式下的最慢时钟60个周期
                                       next_write_state &lt;= W_FIFO;
                               else
                                       next_write_state &lt;= W_IDLE;
                       end
               W_FIFO:
                       next_write_state &lt;= W_FIFO;                     //一直在写FIFO状态
               default:
                       next_write_state &lt;= W_IDLE;
       endcase
end
//在IDLE状态下,也就是复位之后,计数器计数
always@(posedge wr_clk or negedge fifo_rst_n)
begin
       if(!fifo_rst_n)
               wcnt &lt;= 8&#39;d0;
       else if (write_state == W_IDLE)
               wcnt &lt;= wcnt + 1&#39;b1 ;
       else
               wcnt &lt;= 8&#39;d0;
end
//在写FIFO状态下,如果不满就向FIFO中写数据
assign wr_en = (write_state == W_FIFO) ? ~full : 1&#39;b0;
//在写使能有效情况下,写数据值加1
always@(posedge wr_clk or negedge fifo_rst_n)
begin
       if(!fifo_rst_n)
               w_data &lt;= 16&#39;d1;
       else if (wr_en)
               w_data &lt;= w_data + 1&#39;b1;
end

/* 读FIFO状态机 */

localparam      R_IDLE      = 1        ;
localparam      R_FIFO         = 2     ;
reg[2:0]  read_state;
reg[2:0]  next_read_state;

///产生FIFO读的数据
always@(posedge rd_clk or negedge fifo_rst_n)
begin
       if(!fifo_rst_n)
               read_state &lt;= R_IDLE;
       else
               read_state &lt;= next_read_state;
end

always@(*)
begin
       case(read_state)
               R_IDLE:
                       begin
                               if (rcnt == 8&#39;d59)              //复位后等待一定时间,safety circuit模式下的最慢时钟60个周期
                                       next_read_state &lt;= R_FIFO;
                               else
                                       next_read_state &lt;= R_IDLE;
                       end
               R_FIFO:
                       next_read_state &lt;= R_FIFO ;                     //一直在读FIFO状态
               default:
                       next_read_state &lt;= R_IDLE;
       endcase
end

//在IDLE状态下,也就是复位之后,计数器计数
always@(posedge rd_clk or negedge fifo_rst_n)
begin
       if(!fifo_rst_n)
               rcnt &lt;= 8&#39;d0;
       else if (write_state == W_IDLE)
               rcnt &lt;= rcnt + 1&#39;b1 ;
       else
               rcnt &lt;= 8&#39;d0;
end
//在读FIFO状态下,如果不空就从FIFO中读数据
assign rd_en = (read_state == R_FIFO) ? ~empty : 1&#39;b0;

//实例化FIFO
fifo_ip fifo_ip_inst
(
  .rst            (~fifo_rst_n         ),   // input rst
  .wr_clk         (wr_clk              ),   // input wr_clk
  .rd_clk         (rd_clk              ),   // input rd_clk
  .din            (w_data              ),   // input [15 : 0] din
  .wr_en          (wr_en               ),   // input wr_en
  .rd_en          (rd_en               ),   // input rd_en
  .dout           (r_data              ),   // output [15 : 0] dout
  .full           (full                ),   // output full
  .empty          (empty               ),   // output empty
  .rd_data_count  (rd_data_count       ),   // output [8 : 0] rd_data_count
  .wr_data_count  (wr_data_count       )    // output [8 : 0] wr_data_count
);

//写通道逻辑分析仪
ila_m0 ila_wfifo (
       .clk(wr_clk),
       .probe0(w_data),
       .probe1(wr_en),
       .probe2(full),
       .probe3(wr_data_count)
);
//读通道逻辑分析仪
ila_m0 ila_rfifo (
       .clk(rd_clk),
       .probe0(r_data),
       .probe1(rd_en),
       .probe2(empty),
       .probe3(rd_data_count)
);

endmodule
</pre></div>
</div>
<p>在程序中采用PLL的lock信号作为fifo的复位,同时将100MHz时钟赋值给写时钟,75MHz时钟赋值给读时钟。</p>
<img alt="../_images/image106.png" class="align-center" src="../_images/image106.png" />
<p>有一点需要注意的是,FIFO设置默认为采用safety circuit,此功能是保证到达内部RAM的输入信号是同步的,在这种情况下,如果异步复位后,则需要等待60个最慢时钟周期,在本实验中也就是75MHz的60个周期,那么100MHz时钟大概需要(100/75)x60=80个周期。</p>
<img alt="../_images/image1111.png" class="align-center" src="../_images/image1111.png" />
<p>因此在写状态机中,等待80个周期进入写FIFO状态</p>
<img alt="../_images/image125.png" class="align-center" src="../_images/image125.png" />
<p>在读状态机中,等待60个周期进入读状态</p>
<img alt="../_images/image135.png" class="align-center" src="../_images/image135.png" />
<p>如果FIFO不满,就一直向FIFO写数据</p>
<img alt="../_images/image144.png" class="align-center" src="../_images/image144.png" />
<p>如果FIFO不空,就一直从FIFO读数据</p>
<img alt="../_images/image153.png" class="align-center" src="../_images/image153.png" />
<p>例化两个逻辑分析仪,分别连接写通道和读通道的信号</p>
<img alt="../_images/image163.png" class="align-center" src="../_images/image163.png" />
</section>
<section id="id3">
<h2>8.4仿真<a class="headerlink" href="#id3" title="此标题的永久链接">¶</a></h2>
<p>以下为仿真结果,可以看到写使能wr_en有效后开始写数据,初始值为0001,从开始写到empty不空,是需要一定周期的,因为内部还要做同步处理。在不空后,开始读数据,读出的数据相对于rd_en滞后一个周期。</p>
<img alt="../_images/image173.png" class="align-center" src="../_images/image173.png" />
<p>在后面可以看到如果FIFO满了,根据程序的设计,满了就不向FIFO写数据了,wr_en也就拉低了。为什么会满呢,就是因为写时钟比读时钟快。如果将写时钟与读时钟调换,也就是读时钟快,就会出现读空的情况,大家可以试一下。</p>
<img alt="../_images/image183.png" class="align-center" src="../_images/image183.png" />
<p>如果将FIFO的Read Mode改成First Word Fall Through</p>
<img alt="../_images/image193.png" class="align-center" src="../_images/image193.png" />
<p>仿真结果如下,可以看到rd_en有效的时候数据也有效,没有相差一个周期</p>
<img alt="../_images/image201.png" class="align-center" src="../_images/image201.png" />
</section>
<section id="id4">
<h2>8.5板上验证<a class="headerlink" href="#id4" title="此标题的永久链接">¶</a></h2>
<p>生成好bit文件,下载bit文件,会出现两个ila,先来看写通道的,可以看到full信号为高电平时,wr_en为低电平,不再向里面写数据。</p>
<img alt="../_images/image217.png" class="align-center" src="../_images/image217.png" />
<p>而读通道也与仿真一致</p>
<img alt="../_images/image221.png" class="align-center" src="../_images/image221.png" />
<p>如果以rd_en上升沿作为触发条件,点击运行,然后按下复位,也就是我们绑定的PL KEY1,会出现下面的结果,与仿真一致,标准FIFO模式下,数据滞后rd_en一个周期。</p>
<img alt="../_images/image231.png" class="align-center" src="../_images/image231.png" />
<img alt="../_images/888.png" src="../_images/888.png" />
<p><em>ZYNQ MPSoC开发平台 FPGA教程</em>    - <a class="reference external" href="http://www.alinx.com">Alinx官方网站</a></p>
</section>
</section>


            <div class="clearer"></div>
          </div>
        </div>
      </div>
      <div class="sphinxsidebar" role="navigation" aria-label="main navigation">
        <div class="sphinxsidebarwrapper">
  <div>
    <h3><a href="../index.html">目录</a></h3>
    <ul>
<li><a class="reference internal" href="#">《第八章》FPGA 片内 FIFO 读写测试实验</a><ul>
<li><a class="reference internal" href="#id1">8.1实验原理</a></li>
<li><a class="reference internal" href="#vivado">8.2创建Vivado工程</a><ul>
<li><a class="reference internal" href="#fifo-ip">8.2.1 添加FIFO IP核</a></li>
<li><a class="reference internal" href="#fifo">8.2.2 FIFO的端口定义与时序</a></li>
</ul>
</li>
<li><a class="reference internal" href="#id2">8.3FIFO测试程序编写</a></li>
<li><a class="reference internal" href="#id3">8.4仿真</a></li>
<li><a class="reference internal" href="#id4">8.5板上验证</a></li>
</ul>
</li>
</ul>

  </div>
  <div>
    <h4>上一主题</h4>
    <p class="topless"><a href="rom.html"
                          title="上一章">《第七章》FPGA 片内 ROM 测试实验</a></p>
  </div>
  <div>
    <h4>下一主题</h4>
    <p class="topless"><a href="key.html"
                          title="下一章">《第九章》Vivado 下按键实验</a></p>
  </div>
  <div role="note" aria-label="source link">
    <h3>本页</h3>
    <ul class="this-page-menu">
      <li><a href="../_sources/src/fifo.rst.txt"
            rel="nofollow">显示源代码</a></li>
    </ul>
   </div>
<div id="searchbox" style="display: none" role="search">
  <h3 id="searchlabel">快速搜索</h3>
    <div class="searchformwrapper">
    <form class="search" action="../search.html" method="get">
      <input type="text" name="q" aria-labelledby="searchlabel" autocomplete="off" autocorrect="off" autocapitalize="off" spellcheck="false"/>
      <input type="submit" value="提交" />
    </form>
    </div>
</div>
<script>document.getElementById('searchbox').style.display = "block"</script>
        </div>
      </div>
      <div class="clearer"></div>
    </div>
    <div class="related" role="navigation" aria-label="related navigation">
      <h3>导航</h3>
      <ul>
        <li class="right" style="margin-right: 10px">
          <a href="../genindex.html" title="总索引"
             >索引</a></li>
        <li class="right" >
          <a href="key.html" title="《第九章》Vivado 下按键实验"
             >下一页</a> |</li>
        <li class="right" >
          <a href="rom.html" title="《第七章》FPGA 片内 ROM 测试实验"
             >上一页</a> |</li>
        <li class="nav-item nav-item-0"><a href="../index.html">ZYNQ MPSoC开发平台FPGA教程 1.0 文档</a> &#187;</li>
        <li class="nav-item nav-item-this"><a href="">《第八章》FPGA 片内 FIFO 读写测试实验</a></li> 
      </ul>
    </div>
    <div class="footer" role="contentinfo">
        &#169; 版权所有 2023, ALINX       http://www.alinx.com.
      由 <a href="https://www.sphinx-doc.org/">Sphinx</a> 6.1.3创建。
    </div>
  </body>
</html>