$date
	Mon Nov 24 22:15:53 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ps
$end
$scope module bc_tb $end
$var wire 1 ! br_l $end
$var wire 1 " br_eq $end
$var reg 1 # br_un $end
$var reg 32 $ d1 [31:0] $end
$var reg 32 % d2 [31:0] $end
$scope module dut $end
$var wire 1 # br_un $end
$var wire 32 & d1 [31:0] $end
$var wire 32 ' d2 [31:0] $end
$var reg 1 " br_eq $end
$var reg 1 ! br_l $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
b1100100 '
b1100100 &
b1100100 %
b1100100 $
0#
1"
0!
$end
#10000
1#
#20000
0"
0#
b110010 %
b110010 '
b11001000 $
b11001000 &
#30000
1#
#40000
1!
0#
b11001000 %
b11001000 '
b110010 $
b110010 &
#50000
1#
#60000
0#
b101 %
b101 '
b11111111111111111111111111110110 $
b11111111111111111111111111110110 &
#70000
0!
b11111111111111111111111111110110 %
b11111111111111111111111111110110 '
b101 $
b101 &
#80000
1!
b11111111111111111111111111001110 %
b11111111111111111111111111001110 '
b11111111111111111111111110011100 $
b11111111111111111111111110011100 &
#90000
0!
b11111111111111111111111110011100 %
b11111111111111111111111110011100 '
b11111111111111111111111111001110 $
b11111111111111111111111111001110 &
#100000
1#
b1 %
b1 '
b11111111111111111111111111111111 $
b11111111111111111111111111111111 &
#110000
1!
b11111111111111111111111111111111 %
b11111111111111111111111111111111 '
b1 $
b1 &
#120000
0#
b1 %
b1 '
b11111111111111111111111111111111 $
b11111111111111111111111111111111 &
#130000
0!
b11111111111111111111111111111111 %
b11111111111111111111111111111111 '
b1 $
b1 &
#140000
1"
b0 %
b0 '
b0 $
b0 &
#150000
1!
0"
b101 %
b101 '
#160000
b0 %
b0 '
b11111111111111111111111111111011 $
b11111111111111111111111111111011 &
#170000
