TimeQuest Timing Analyzer report for watch
Sun Jan 09 13:08:51 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Setup: 'cnt_1s'
 14. Slow 1200mV 85C Model Setup: 'cminh[0]'
 15. Slow 1200mV 85C Model Setup: 'flag.1111'
 16. Slow 1200mV 85C Model Hold: 'cminh[0]'
 17. Slow 1200mV 85C Model Hold: 'cnt_1s'
 18. Slow 1200mV 85C Model Hold: 'sys_clk'
 19. Slow 1200mV 85C Model Hold: 'flag.1111'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'cnt_1s'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'cminh[0]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'flag.1111'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'sys_clk'
 36. Slow 1200mV 0C Model Setup: 'cnt_1s'
 37. Slow 1200mV 0C Model Setup: 'cminh[0]'
 38. Slow 1200mV 0C Model Setup: 'flag.1111'
 39. Slow 1200mV 0C Model Hold: 'cminh[0]'
 40. Slow 1200mV 0C Model Hold: 'cnt_1s'
 41. Slow 1200mV 0C Model Hold: 'sys_clk'
 42. Slow 1200mV 0C Model Hold: 'flag.1111'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'cnt_1s'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'cminh[0]'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'flag.1111'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'sys_clk'
 58. Fast 1200mV 0C Model Setup: 'cnt_1s'
 59. Fast 1200mV 0C Model Setup: 'cminh[0]'
 60. Fast 1200mV 0C Model Setup: 'flag.1111'
 61. Fast 1200mV 0C Model Hold: 'cminh[0]'
 62. Fast 1200mV 0C Model Hold: 'cnt_1s'
 63. Fast 1200mV 0C Model Hold: 'sys_clk'
 64. Fast 1200mV 0C Model Hold: 'flag.1111'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'cnt_1s'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'cminh[0]'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'flag.1111'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Report TCCS
 87. Report RSKM
 88. Unconstrained Paths
 89. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; watch                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6E22C6                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; cminh[0]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cminh[0] }  ;
; cnt_1s     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cnt_1s }    ;
; flag.1111  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { flag.1111 } ;
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                  ;
+------------+-----------------+------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                    ;
+------------+-----------------+------------+-------------------------+
; INF MHz    ; 148.19 MHz      ; cminh[0]   ; limit due to hold check ;
; 144.11 MHz ; 144.11 MHz      ; sys_clk    ;                         ;
; 178.32 MHz ; 178.32 MHz      ; cnt_1s     ;                         ;
+------------+-----------------+------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; sys_clk   ; -5.939 ; -270.678       ;
; cnt_1s    ; -4.608 ; -462.875       ;
; cminh[0]  ; -1.964 ; -12.617        ;
; flag.1111 ; -1.138 ; -4.184         ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; cminh[0]  ; -3.320 ; -19.377       ;
; cnt_1s    ; -0.559 ; -3.340        ;
; sys_clk   ; -0.058 ; -0.058        ;
; flag.1111 ; 0.743  ; 0.000         ;
+-----------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; sys_clk   ; -3.000 ; -73.000                      ;
; cnt_1s    ; -1.000 ; -128.000                     ;
; cminh[0]  ; -0.397 ; -13.648                      ;
; flag.1111 ; 0.407  ; 0.000                        ;
+-----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                               ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -5.939 ; scan[1]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.869      ;
; -5.837 ; scan[0]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.767      ;
; -5.826 ; scan[3]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.756      ;
; -5.725 ; scan[2]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.655      ;
; -5.684 ; scan[5]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.614      ;
; -5.607 ; scan[4]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.537      ;
; -5.573 ; scan[7]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.503      ;
; -5.518 ; scan[6]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.448      ;
; -5.485 ; scan[9]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.415      ;
; -5.446 ; scan[1]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.280      ; 6.721      ;
; -5.427 ; scan[1]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.359      ;
; -5.426 ; scan[1]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.358      ;
; -5.426 ; scan[1]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.358      ;
; -5.425 ; scan[1]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.357      ;
; -5.424 ; scan[1]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.356      ;
; -5.424 ; scan[1]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.356      ;
; -5.424 ; scan[1]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.356      ;
; -5.424 ; scan[1]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.356      ;
; -5.423 ; scan[1]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.355      ;
; -5.418 ; scan[1]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.350      ;
; -5.418 ; scan[1]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.350      ;
; -5.417 ; scan[1]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.349      ;
; -5.415 ; scan[1]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.347      ;
; -5.413 ; scan[1]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.345      ;
; -5.413 ; scan[1]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.345      ;
; -5.413 ; scan[1]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.345      ;
; -5.404 ; scan[8]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.334      ;
; -5.374 ; scan[1]   ; flag.0111 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.609      ;
; -5.370 ; scan[1]   ; flag.1101 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.605      ;
; -5.365 ; scan[11]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.295      ;
; -5.354 ; scan[1]   ; flag.1011 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.589      ;
; -5.344 ; scan[0]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.280      ; 6.619      ;
; -5.333 ; scan[3]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.280      ; 6.608      ;
; -5.325 ; scan[0]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.257      ;
; -5.324 ; scan[0]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.256      ;
; -5.324 ; scan[0]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.256      ;
; -5.323 ; scan[0]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.255      ;
; -5.322 ; scan[0]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.254      ;
; -5.322 ; scan[0]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.254      ;
; -5.322 ; scan[0]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.254      ;
; -5.322 ; scan[0]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.254      ;
; -5.321 ; scan[0]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.253      ;
; -5.316 ; scan[0]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.248      ;
; -5.316 ; scan[0]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.248      ;
; -5.315 ; scan[0]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.247      ;
; -5.314 ; scan[3]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.246      ;
; -5.313 ; scan[3]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.245      ;
; -5.313 ; scan[3]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.245      ;
; -5.313 ; scan[0]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.245      ;
; -5.312 ; scan[3]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.244      ;
; -5.311 ; scan[3]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.243      ;
; -5.311 ; scan[3]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.243      ;
; -5.311 ; scan[3]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.243      ;
; -5.311 ; scan[3]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.243      ;
; -5.311 ; scan[0]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.243      ;
; -5.311 ; scan[0]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.243      ;
; -5.311 ; scan[0]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.243      ;
; -5.310 ; scan[3]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.242      ;
; -5.305 ; scan[3]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.237      ;
; -5.305 ; scan[3]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.237      ;
; -5.304 ; scan[3]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.236      ;
; -5.302 ; scan[3]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.234      ;
; -5.300 ; scan[3]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.232      ;
; -5.300 ; scan[3]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.232      ;
; -5.300 ; scan[3]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.232      ;
; -5.298 ; scan[1]   ; scan[17]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 6.232      ;
; -5.297 ; scan[1]   ; scan[16]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 6.231      ;
; -5.296 ; scan[1]   ; scan[19]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 6.230      ;
; -5.287 ; scan[10]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.217      ;
; -5.272 ; scan[0]   ; flag.0111 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.507      ;
; -5.268 ; scan[0]   ; flag.1101 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.503      ;
; -5.261 ; scan[3]   ; flag.0111 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.496      ;
; -5.257 ; scan[3]   ; flag.1101 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.492      ;
; -5.252 ; scan[0]   ; flag.1011 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.487      ;
; -5.249 ; scan[1]   ; scan[28]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.179      ;
; -5.249 ; scan[1]   ; scan[21]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.179      ;
; -5.248 ; scan[13]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.178      ;
; -5.247 ; scan[1]   ; scan[27]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.177      ;
; -5.246 ; scan[1]   ; scan[29]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.065     ; 6.176      ;
; -5.241 ; scan[3]   ; flag.1011 ; sys_clk      ; sys_clk     ; 1.000        ; 0.240      ; 6.476      ;
; -5.232 ; scan[2]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.280      ; 6.507      ;
; -5.229 ; scan[18]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.457     ; 5.767      ;
; -5.213 ; scan[2]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.145      ;
; -5.212 ; scan[2]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.144      ;
; -5.212 ; scan[2]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.144      ;
; -5.211 ; scan[2]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.143      ;
; -5.210 ; scan[2]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.142      ;
; -5.210 ; scan[2]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.142      ;
; -5.210 ; scan[2]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.142      ;
; -5.210 ; scan[2]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.142      ;
; -5.209 ; scan[2]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.141      ;
; -5.204 ; scan[2]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.136      ;
; -5.204 ; scan[2]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.136      ;
; -5.203 ; scan[2]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.135      ;
; -5.201 ; scan[2]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.133      ;
; -5.199 ; scan[2]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.131      ;
; -5.199 ; scan[2]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.131      ;
; -5.199 ; scan[2]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 6.131      ;
; -5.196 ; scan[0]   ; scan[17]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 6.130      ;
; -5.195 ; scan[0]   ; scan[16]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 6.129      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cnt_1s'                                                                ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -4.608 ; cseh[0]   ; cseh[31]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.694     ; 3.909      ;
; -4.430 ; cseh[0]   ; cseh[28]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.694     ; 3.731      ;
; -4.387 ; cseh[0]   ; cseh[23]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.619     ; 3.763      ;
; -4.340 ; cseh[0]   ; cseh[30]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.694     ; 3.641      ;
; -4.336 ; cseh[0]   ; cseh[29]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.694     ; 3.637      ;
; -4.320 ; cseh[0]   ; cseh[26]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.694     ; 3.621      ;
; -4.268 ; cminl[8]  ; cminh[15] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[14] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[13] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[12] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[11] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[10] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[9]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[8]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[7]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[5]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[4]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[3]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cminl[8]  ; cminh[2]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.317      ;
; -4.268 ; cseh[0]   ; cseh[25]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.694     ; 3.569      ;
; -4.267 ; cminl[9]  ; cminh[15] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[14] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[13] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[12] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[11] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[10] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[9]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[8]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[7]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[5]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[4]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[3]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.267 ; cminl[9]  ; cminh[2]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.316      ;
; -4.259 ; cminl[8]  ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[19] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[18] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[17] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.259 ; cminl[8]  ; cminh[16] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.307      ;
; -4.258 ; cminl[9]  ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[19] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[18] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[17] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cminl[9]  ; cminh[16] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 5.306      ;
; -4.258 ; cseh[0]   ; cseh[19]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.619     ; 3.634      ;
; -4.245 ; cseh[0]   ; cseh[21]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.619     ; 3.621      ;
; -4.220 ; cseh[0]   ; cseh[27]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.694     ; 3.521      ;
; -4.169 ; cminl[8]  ; cminl[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.944      ;
; -4.168 ; cminl[8]  ; cminl[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.943      ;
; -4.168 ; cminl[9]  ; cminl[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.943      ;
; -4.167 ; cminl[8]  ; cminl[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.942      ;
; -4.167 ; cminl[9]  ; cminl[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.942      ;
; -4.166 ; cminl[9]  ; cminl[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.941      ;
; -4.164 ; cminl[8]  ; cminl[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.939      ;
; -4.164 ; cminl[8]  ; cminl[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.939      ;
; -4.163 ; cminl[9]  ; cminl[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.938      ;
; -4.163 ; cminl[9]  ; cminl[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.938      ;
; -4.160 ; cminl[8]  ; cminl[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.935      ;
; -4.159 ; cminl[9]  ; cminl[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.934      ;
; -4.155 ; cseh[0]   ; cseh[20]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.619     ; 3.531      ;
; -4.136 ; cminl[8]  ; cminl[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.911      ;
; -4.135 ; cminl[9]  ; cminl[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.910      ;
; -4.134 ; cminl[8]  ; cminl[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.909      ;
; -4.134 ; cminl[8]  ; cminl[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.909      ;
; -4.133 ; cminl[9]  ; cminl[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.908      ;
; -4.133 ; cminl[9]  ; cminl[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.908      ;
; -4.133 ; cseh[0]   ; cseh[17]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.619     ; 3.509      ;
; -4.132 ; cminl[8]  ; cminl[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.907      ;
; -4.131 ; cminl[9]  ; cminl[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.906      ;
; -4.129 ; cminl[8]  ; cminl[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.904      ;
; -4.129 ; cminl[8]  ; cminl[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.904      ;
; -4.128 ; cminl[9]  ; cminl[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.903      ;
; -4.128 ; cminl[9]  ; cminl[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.220     ; 4.903      ;
; -4.126 ; cminl[14] ; cminh[15] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.175      ;
; -4.126 ; cminl[14] ; cminh[14] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.175      ;
; -4.126 ; cminl[14] ; cminh[13] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.175      ;
; -4.126 ; cminl[14] ; cminh[12] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.054      ; 5.175      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cminh[0]'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.964 ; csel[23]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.984      ;
; -1.857 ; cminh[16] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.841      ;
; -1.836 ; cminh[18] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.820      ;
; -1.823 ; cminh[15] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.806      ;
; -1.818 ; cminh[17] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.802      ;
; -1.815 ; cminh[13] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.798      ;
; -1.810 ; cminh[14] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.793      ;
; -1.807 ; cminh[8]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.790      ;
; -1.802 ; csel[22]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.822      ;
; -1.800 ; cminh[10] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.783      ;
; -1.799 ; csel[23]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.421      ; 4.833      ;
; -1.791 ; cminh[11] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.774      ;
; -1.742 ; csel[23]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.419      ; 4.768      ;
; -1.713 ; csel[20]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.733      ;
; -1.707 ; cminh[16] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.385      ; 4.705      ;
; -1.692 ; cminh[9]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.675      ;
; -1.688 ; cminh[12] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.671      ;
; -1.686 ; cminh[18] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.385      ; 4.684      ;
; -1.684 ; cminh[6]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.667      ;
; -1.677 ; cminh[4]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.660      ;
; -1.673 ; cminh[15] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.670      ;
; -1.668 ; cminh[17] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.385      ; 4.666      ;
; -1.665 ; cminh[13] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.662      ;
; -1.662 ; csel[29]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.682      ;
; -1.660 ; cminh[14] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.657      ;
; -1.657 ; cminh[8]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.654      ;
; -1.653 ; cminl[8]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.758      ;
; -1.652 ; cminl[9]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.757      ;
; -1.650 ; cminh[10] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.647      ;
; -1.649 ; cminl[8]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.525      ; 4.786      ;
; -1.648 ; cminl[9]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.525      ; 4.785      ;
; -1.641 ; cminh[11] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.638      ;
; -1.637 ; csel[22]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.421      ; 4.671      ;
; -1.627 ; csel[23]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.645      ;
; -1.623 ; csel[28]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.643      ;
; -1.615 ; cminh[31] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.599      ;
; -1.602 ; cminh[29] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.586      ;
; -1.595 ; csel[6]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.368      ; 4.573      ;
; -1.593 ; cminh[30] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.577      ;
; -1.591 ; cminh[23] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.575      ;
; -1.587 ; csel[6]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.379      ; 4.579      ;
; -1.580 ; csel[22]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.419      ; 4.606      ;
; -1.576 ; csel[30]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.596      ;
; -1.576 ; cminl[23] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.689      ; 4.877      ;
; -1.575 ; cminl[20] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.689      ; 4.876      ;
; -1.569 ; csel[12]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.368      ; 4.547      ;
; -1.569 ; csel[18]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.589      ;
; -1.563 ; cminl[8]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.666      ;
; -1.562 ; cminh[19] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.546      ;
; -1.562 ; cminl[9]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.665      ;
; -1.561 ; csel[12]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.379      ; 4.553      ;
; -1.561 ; csel[18]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.421      ; 4.595      ;
; -1.548 ; csel[20]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.421      ; 4.582      ;
; -1.542 ; cminh[9]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.539      ;
; -1.538 ; cminh[12] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.535      ;
; -1.531 ; cminh[27] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.515      ;
; -1.526 ; cminh[26] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.510      ;
; -1.519 ; cminh[6]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.516      ;
; -1.519 ; cminh[4]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.384      ; 4.516      ;
; -1.517 ; cminh[7]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.500      ;
; -1.510 ; cminl[14] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.615      ;
; -1.510 ; cminl[16] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.525      ; 4.647      ;
; -1.509 ; cminl[13] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.614      ;
; -1.507 ; cminl[18] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.525      ; 4.644      ;
; -1.506 ; cminl[14] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.525      ; 4.643      ;
; -1.506 ; cminh[24] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.490      ;
; -1.505 ; cminl[13] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.525      ; 4.642      ;
; -1.497 ; csel[29]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.421      ; 4.531      ;
; -1.492 ; cminl[6]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.465      ; 4.567      ;
; -1.492 ; cminl[7]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.465      ; 4.567      ;
; -1.491 ; csel[20]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.419      ; 4.517      ;
; -1.488 ; cminl[6]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.595      ;
; -1.488 ; cminl[7]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.595      ;
; -1.484 ; cminl[10] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.589      ;
; -1.483 ; cminl[8]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.506      ; 4.602      ;
; -1.483 ; csel[31]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.503      ;
; -1.482 ; cminl[9]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.506      ; 4.601      ;
; -1.480 ; cminl[10] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.525      ; 4.617      ;
; -1.473 ; cminl[8]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.504      ; 4.584      ;
; -1.472 ; cminl[9]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.504      ; 4.583      ;
; -1.465 ; csel[22]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.483      ;
; -1.460 ; csel[21]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.480      ;
; -1.458 ; csel[28]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.421      ; 4.492      ;
; -1.453 ; csel[9]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.368      ; 4.431      ;
; -1.447 ; csel[23]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.440      ; 4.499      ;
; -1.445 ; csel[9]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.379      ; 4.437      ;
; -1.440 ; csel[29]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.419      ; 4.466      ;
; -1.428 ; cminl[8]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.526      ; 4.562      ;
; -1.428 ; cminh[16] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.410      ;
; -1.428 ; csel[23]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.441      ; 4.477      ;
; -1.427 ; cminl[9]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.526      ; 4.561      ;
; -1.421 ; cminh[23] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.385      ; 4.419      ;
; -1.420 ; cminl[14] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.523      ;
; -1.419 ; cminh[5]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.373      ; 4.402      ;
; -1.419 ; cminl[13] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.495      ; 4.522      ;
; -1.418 ; cminh[31] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.385      ; 4.416      ;
; -1.415 ; cminh[21] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.399      ;
; -1.414 ; cminh[22] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.374      ; 4.398      ;
; -1.411 ; csel[30]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.421      ; 4.445      ;
; -1.410 ; csel[25]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.410      ; 4.430      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'flag.1111'                                                                    ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.138 ; flag.1011 ; led_bit[2]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.252      ; 0.987      ;
; -1.127 ; flag.0111 ; led_bit[3]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.255      ; 0.983      ;
; -1.115 ; flag.1101 ; led_bit[1]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.254      ; 0.969      ;
; -0.804 ; flag.1110 ; led_bit[0]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.055      ; 0.568      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cminh[0]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -3.320 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.593      ; 2.472      ;
; -3.281 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.593      ; 2.511      ;
; -3.222 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.604      ; 2.581      ;
; -3.075 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.314      ; 2.438      ;
; -3.046 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.314      ; 2.467      ;
; -3.007 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.325      ; 2.517      ;
; -2.874 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.593      ; 2.438      ;
; -2.845 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.593      ; 2.467      ;
; -2.806 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.604      ; 2.517      ;
; -2.561 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.314      ; 2.472      ;
; -2.522 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.314      ; 2.511      ;
; -2.463 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.325      ; 2.581      ;
; -2.323 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.625      ; 3.501      ;
; -2.323 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.603      ; 3.479      ;
; -2.321 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.625      ; 3.503      ;
; -2.321 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.624      ; 3.502      ;
; -2.184 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.324      ; 3.339      ;
; -2.129 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.346      ; 3.416      ;
; -2.127 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.346      ; 3.418      ;
; -2.126 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.345      ; 3.418      ;
; -1.983 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.603      ; 3.339      ;
; -1.928 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.625      ; 3.416      ;
; -1.926 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.625      ; 3.418      ;
; -1.925 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.624      ; 3.418      ;
; -1.844 ; csel[2]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.117      ; 2.293      ;
; -1.844 ; cminl[0]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.210      ; 2.386      ;
; -1.811 ; cminh[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.132      ; 2.341      ;
; -1.786 ; cminh[3]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.122      ; 2.356      ;
; -1.764 ; cminl[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.145      ; 2.401      ;
; -1.764 ; cminl[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.134      ; 2.390      ;
; -1.757 ; cminh[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.122      ; 2.385      ;
; -1.705 ; csel[0]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.117      ; 2.432      ;
; -1.700 ; cminh[3]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.154      ; 2.474      ;
; -1.685 ; cminh[3]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.153      ; 2.488      ;
; -1.676 ; cminh[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.154      ; 2.498      ;
; -1.643 ; cminh[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.951      ; 2.328      ;
; -1.628 ; cminh[2]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.133      ; 2.525      ;
; -1.623 ; csel[2]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.396      ; 2.293      ;
; -1.623 ; cminl[0]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.489      ; 2.386      ;
; -1.615 ; csel[1]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.117      ; 2.522      ;
; -1.604 ; cminh[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.951      ; 2.367      ;
; -1.596 ; cminl[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.210      ; 2.634      ;
; -1.592 ; cminh[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.962      ; 2.390      ;
; -1.590 ; cminh[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.411      ; 2.341      ;
; -1.579 ; csel[2]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.117      ; 2.558      ;
; -1.565 ; cminh[3]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.401      ; 2.356      ;
; -1.564 ; cminl[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.210      ; 2.666      ;
; -1.564 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.346      ; 3.501      ;
; -1.564 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.324      ; 3.479      ;
; -1.562 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.346      ; 3.503      ;
; -1.562 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.345      ; 3.502      ;
; -1.561 ; cminh[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.122      ; 2.581      ;
; -1.543 ; cminl[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.424      ; 2.401      ;
; -1.543 ; cminl[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.413      ; 2.390      ;
; -1.536 ; cminh[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.401      ; 2.385      ;
; -1.530 ; csel[0]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.117      ; 2.607      ;
; -1.509 ; cminl[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.221      ; 2.732      ;
; -1.507 ; cminl[0]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.210      ; 2.723      ;
; -1.491 ; cminh[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.133      ; 2.662      ;
; -1.491 ; csel[1]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.117      ; 2.646      ;
; -1.484 ; csel[0]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.396      ; 2.432      ;
; -1.479 ; cminh[3]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.433      ; 2.474      ;
; -1.466 ; cminl[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.210      ; 2.764      ;
; -1.464 ; cminh[3]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.432      ; 2.488      ;
; -1.457 ; csel[0]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.128      ; 2.691      ;
; -1.457 ; cminl[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.166      ; 2.729      ;
; -1.456 ; cminl[0]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.221      ; 2.785      ;
; -1.455 ; cminh[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.433      ; 2.498      ;
; -1.453 ; cminl[2]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.210      ; 2.777      ;
; -1.425 ; csel[3]   ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.149      ; 2.744      ;
; -1.423 ; csel[2]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.128      ; 2.725      ;
; -1.422 ; cminh[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.230      ; 2.328      ;
; -1.407 ; cminh[2]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.412      ; 2.525      ;
; -1.394 ; csel[1]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.396      ; 2.522      ;
; -1.388 ; csel[1]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.128      ; 2.760      ;
; -1.383 ; cminh[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.230      ; 2.367      ;
; -1.381 ; csel[3]   ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.149      ; 2.788      ;
; -1.375 ; cminl[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.489      ; 2.634      ;
; -1.371 ; cminh[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.241      ; 2.390      ;
; -1.358 ; csel[3]   ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.148      ; 2.810      ;
; -1.358 ; csel[2]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.396      ; 2.558      ;
; -1.343 ; cminl[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.489      ; 2.666      ;
; -1.342 ; cminl[1]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.220      ; 2.898      ;
; -1.340 ; cminh[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.401      ; 2.581      ;
; -1.327 ; cminl[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.144      ; 2.837      ;
; -1.309 ; csel[0]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.396      ; 2.607      ;
; -1.302 ; csel[3]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.128      ; 2.846      ;
; -1.288 ; cminl[2]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.221      ; 2.953      ;
; -1.288 ; cminl[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.500      ; 2.732      ;
; -1.286 ; cminl[0]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.489      ; 2.723      ;
; -1.270 ; cminh[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.412      ; 2.662      ;
; -1.270 ; csel[1]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.396      ; 2.646      ;
; -1.246 ; cminl[0]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.242      ; 3.016      ;
; -1.245 ; cminl[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.489      ; 2.764      ;
; -1.243 ; csel[3]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.117      ; 2.894      ;
; -1.236 ; csel[0]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.407      ; 2.691      ;
; -1.236 ; cminl[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.445      ; 2.729      ;
; -1.235 ; cminl[0]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.500      ; 2.785      ;
; -1.232 ; cminl[2]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 4.489      ; 2.777      ;
; -1.216 ; cminl[0]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 4.220      ; 3.024      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cnt_1s'                                                                 ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.559 ; cminh[0]  ; cminh[2]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.077      ;
; -0.557 ; cminh[0]  ; cminh[3]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.079      ;
; -0.447 ; cminh[0]  ; cminh[4]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.189      ;
; -0.445 ; cminh[0]  ; cminh[5]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.191      ;
; -0.335 ; cminh[0]  ; cminh[6]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.301      ;
; -0.333 ; cminh[0]  ; cminh[7]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.303      ;
; -0.223 ; cminh[0]  ; cminh[8]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.413      ;
; -0.221 ; cminh[0]  ; cminh[9]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.415      ;
; -0.111 ; cminh[0]  ; cminh[10] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.525      ;
; -0.109 ; cminh[0]  ; cminh[11] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.527      ;
; -0.024 ; cminh[0]  ; cminh[2]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.112      ;
; 0.001  ; cminh[0]  ; cminh[12] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.637      ;
; 0.003  ; cminh[0]  ; cminh[13] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.639      ;
; 0.086  ; cminh[0]  ; cminh[3]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.222      ;
; 0.088  ; cminh[0]  ; cminh[4]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.224      ;
; 0.113  ; cminh[0]  ; cminh[14] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.749      ;
; 0.115  ; cminh[0]  ; cminh[15] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.260      ; 1.751      ;
; 0.198  ; cminh[0]  ; cminh[5]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.334      ;
; 0.200  ; cminh[0]  ; cminh[6]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.336      ;
; 0.226  ; cminh[0]  ; cminh[16] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.259      ; 1.861      ;
; 0.228  ; cminh[0]  ; cminh[17] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.259      ; 1.863      ;
; 0.310  ; cminh[0]  ; cminh[7]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.446      ;
; 0.312  ; cminh[0]  ; cminh[8]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.448      ;
; 0.338  ; cminh[0]  ; cminh[18] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.259      ; 1.973      ;
; 0.340  ; cminh[0]  ; cminh[19] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.259      ; 1.975      ;
; 0.357  ; cseh[0]   ; cseh[0]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.063      ; 0.577      ;
; 0.382  ; cseh[1]   ; cseh[1]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[2]   ; cseh[2]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[3]   ; cseh[3]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[4]   ; cseh[4]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[6]   ; cseh[6]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[7]   ; cseh[7]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[5]   ; cseh[5]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[8]   ; cseh[8]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[9]   ; cseh[9]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[11]  ; cseh[11]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[12]  ; cseh[12]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[10]  ; cseh[10]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[13]  ; cseh[13]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[14]  ; cseh[14]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[15]  ; cseh[15]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[16]  ; cseh[16]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[18]  ; cseh[18]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[19]  ; cseh[19]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[20]  ; cseh[20]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[17]  ; cseh[17]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[21]  ; cseh[21]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[23]  ; cseh[23]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[24]  ; cseh[24]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[25]  ; cseh[25]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[26]  ; cseh[26]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[22]  ; cseh[22]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[27]  ; cseh[27]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[29]  ; cseh[29]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[30]  ; cseh[30]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[31]  ; cseh[31]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[0]  ; cminl[0]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cseh[28]  ; cseh[28]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[1]  ; cminl[1]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[3]  ; cminl[3]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[2]  ; cminl[2]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[4]  ; cminl[4]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[6]  ; cminl[6]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[7]  ; cminl[7]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[5]  ; cminl[5]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[8]  ; cminl[8]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[9]  ; cminl[9]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[11] ; cminl[11] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[10] ; cminl[10] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[12] ; cminl[12] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[13] ; cminl[13] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[14] ; cminl[14] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[15] ; cminl[15] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[16] ; cminl[16] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[17] ; cminl[17] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[18] ; cminl[18] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[20] ; cminl[20] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[21] ; cminl[21] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[19] ; cminl[19] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[22] ; cminl[22] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[23] ; cminl[23] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[24] ; cminl[24] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[25] ; cminl[25] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[26] ; cminl[26] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[27] ; cminl[27] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[28] ; cminl[28] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[29] ; cminl[29] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[30] ; cminl[30] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; cminl[31] ; cminl[31] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.577      ;
; 0.414  ; cminh[0]  ; cminh[1]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.437      ; 2.227      ;
; 0.422  ; cminh[0]  ; cminh[9]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.558      ;
; 0.424  ; cminh[0]  ; cminh[10] ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.560      ;
; 0.430  ; cminh[0]  ; cminh[0]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 2.775      ; 3.581      ;
; 0.450  ; cminh[0]  ; cminh[20] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.259      ; 2.085      ;
; 0.452  ; cminh[0]  ; cminh[21] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.259      ; 2.087      ;
; 0.534  ; cminh[0]  ; cminh[11] ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.670      ;
; 0.536  ; cminh[0]  ; cminh[12] ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.260      ; 1.672      ;
; 0.562  ; cminh[0]  ; cminh[22] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.259      ; 2.197      ;
; 0.564  ; cminh[0]  ; cminh[23] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.259      ; 2.199      ;
; 0.581  ; cminh[6]  ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.038      ; 0.776      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.058 ; cnt_1s    ; cnt_1s    ; cnt_1s       ; sys_clk     ; 0.000        ; 2.063      ; 2.391      ;
; 0.382  ; flag.0111 ; flag.0111 ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; flag.1011 ; flag.1011 ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; flag.1101 ; flag.1101 ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.577      ;
; 0.484  ; cnt_1s    ; cnt_1s    ; cnt_1s       ; sys_clk     ; -0.500       ; 2.063      ; 2.433      ;
; 0.545  ; cnt[3]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.766      ;
; 0.545  ; cnt[15]   ; cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.766      ;
; 0.545  ; cnt[29]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.766      ;
; 0.546  ; cnt[1]    ; cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.767      ;
; 0.546  ; cnt[5]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.767      ;
; 0.546  ; cnt[27]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.767      ;
; 0.546  ; cnt[31]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.767      ;
; 0.547  ; cnt[17]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.768      ;
; 0.547  ; scan[31]  ; scan[31]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.767      ;
; 0.548  ; cnt[9]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.769      ;
; 0.549  ; cnt[2]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.770      ;
; 0.549  ; cnt[7]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.770      ;
; 0.549  ; cnt[23]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.770      ;
; 0.549  ; cnt[25]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.770      ;
; 0.549  ; cnt[30]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.770      ;
; 0.550  ; cnt[4]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.771      ;
; 0.550  ; cnt[28]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.771      ;
; 0.551  ; cnt[10]   ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.772      ;
; 0.551  ; cnt[8]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.772      ;
; 0.551  ; cnt[26]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.772      ;
; 0.568  ; cnt[0]    ; cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.789      ;
; 0.820  ; cnt[1]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.041      ;
; 0.820  ; cnt[29]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.041      ;
; 0.820  ; cnt[3]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.041      ;
; 0.821  ; cnt[27]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.042      ;
; 0.822  ; cnt[9]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.043      ;
; 0.823  ; cnt[7]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.044      ;
; 0.823  ; cnt[25]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.044      ;
; 0.835  ; cnt[0]    ; cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.056      ;
; 0.836  ; cnt[2]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.057      ;
; 0.836  ; cnt[30]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.057      ;
; 0.837  ; cnt[28]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.058      ;
; 0.837  ; cnt[4]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.058      ;
; 0.837  ; cnt[0]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.058      ;
; 0.838  ; cnt[26]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.059      ;
; 0.838  ; cnt[8]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.059      ;
; 0.838  ; cnt[2]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.059      ;
; 0.839  ; cnt[28]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.060      ;
; 0.840  ; cnt[26]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.061      ;
; 0.840  ; cnt[8]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.061      ;
; 0.930  ; cnt[1]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.151      ;
; 0.930  ; cnt[29]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.151      ;
; 0.930  ; cnt[3]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.151      ;
; 0.931  ; cnt[15]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.151      ;
; 0.931  ; cnt[5]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.152      ;
; 0.931  ; cnt[27]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.152      ;
; 0.932  ; cnt[1]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.153      ;
; 0.933  ; cnt[23]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.154      ;
; 0.933  ; cnt[5]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.154      ;
; 0.933  ; cnt[25]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.154      ;
; 0.933  ; cnt[7]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.154      ;
; 0.933  ; cnt[27]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.154      ;
; 0.935  ; cnt[23]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.156      ;
; 0.935  ; cnt[25]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.156      ;
; 0.935  ; cnt[7]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.156      ;
; 0.947  ; cnt[0]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.168      ;
; 0.948  ; cnt[2]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.169      ;
; 0.949  ; cnt[28]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.170      ;
; 0.949  ; cnt[4]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.170      ;
; 0.949  ; cnt[0]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.170      ;
; 0.950  ; cnt[26]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.171      ;
; 0.951  ; cnt[4]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.172      ;
; 0.952  ; cnt[26]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.173      ;
; 0.975  ; cnt[16]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.196      ;
; 0.977  ; cnt[24]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.198      ;
; 0.979  ; cnt[24]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.200      ;
; 1.009  ; cnt[22]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.230      ;
; 1.011  ; cnt[6]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.232      ;
; 1.013  ; cnt[6]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.234      ;
; 1.042  ; cnt[1]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.263      ;
; 1.042  ; cnt[3]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.263      ;
; 1.043  ; cnt[5]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.264      ;
; 1.043  ; cnt[27]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.264      ;
; 1.044  ; cnt[3]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.265      ;
; 1.045  ; cnt[23]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.266      ;
; 1.045  ; cnt[5]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.266      ;
; 1.045  ; cnt[25]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.266      ;
; 1.047  ; cnt[23]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.268      ;
; 1.047  ; cnt[25]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.268      ;
; 1.059  ; cnt[0]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.280      ;
; 1.060  ; cnt[2]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.281      ;
; 1.061  ; cnt[4]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.282      ;
; 1.062  ; cnt[10]   ; cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.283      ;
; 1.062  ; cnt[26]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.283      ;
; 1.062  ; cnt[2]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.283      ;
; 1.063  ; cnt[4]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.284      ;
; 1.089  ; cnt[24]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.310      ;
; 1.091  ; cnt[24]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.312      ;
; 1.108  ; cnt[21]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.329      ;
; 1.121  ; cnt[22]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.342      ;
; 1.123  ; cnt[22]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.344      ;
; 1.123  ; cnt[6]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.344      ;
; 1.125  ; cnt[6]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.346      ;
; 1.128  ; cnt[20]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.349      ;
; 1.154  ; cnt[1]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.375      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'flag.1111'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.743 ; flag.1110 ; led_bit[0]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.248      ; 0.521      ;
; 0.898 ; flag.1101 ; led_bit[1]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.452      ; 0.880      ;
; 0.909 ; flag.0111 ; led_bit[3]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.453      ; 0.892      ;
; 0.935 ; flag.1011 ; led_bit[2]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.449      ; 0.914      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                        ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt_1s    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.0111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1101 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[9]   ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[18]  ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[20]  ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[22]  ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[23]  ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[24]  ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[25]  ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[26]  ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[30]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[0]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[10]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[11]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[12]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[13]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[14]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[15]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[16]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[17]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[19]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[1]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[2]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[31]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[3]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[4]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[5]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[6]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[7]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[8]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[9]   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[0]    ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cnt_1s'                                   ;
+--------+--------------+----------------+------------+--------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target    ;
+--------+--------------+----------------+------------+--------+------------+-----------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[12]  ;
+--------+--------------+----------------+------------+--------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cminh[0]'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -0.397 ; -0.397       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[5]$latch             ;
; -0.396 ; -0.396       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[4]$latch             ;
; -0.396 ; -0.396       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[5]$latch|datac       ;
; -0.396 ; -0.396       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[7]$latch|datac       ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[0]$latch             ;
; -0.395 ; -0.395       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[2]$latch             ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[4]$latch|datac       ;
; -0.394 ; -0.394       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[0]$latch|datac       ;
; -0.394 ; -0.394       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[1]$latch             ;
; -0.394 ; -0.394       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[2]$latch|datac       ;
; -0.394 ; -0.394       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[3]$latch             ;
; -0.394 ; -0.394       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[6]$latch             ;
; -0.394 ; -0.394       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[7]$latch             ;
; -0.393 ; -0.393       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[1]$latch|datac       ;
; -0.393 ; -0.393       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[3]$latch|datac       ;
; -0.393 ; -0.393       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[6]$latch|datac       ;
; -0.368 ; -0.368       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4|combout         ;
; -0.354 ; -0.354       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4|datab           ;
; -0.347 ; -0.347       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4clkctrl|inclk[0] ;
; -0.347 ; -0.347       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4clkctrl|outclk   ;
; -0.316 ; -0.316       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~2|datac           ;
; -0.315 ; -0.315       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~2|combout         ;
; -0.298 ; -0.298       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|combout         ;
; -0.268 ; -0.268       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~1|combout         ;
; -0.251 ; -0.251       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~2|combout         ;
; -0.251 ; -0.251       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~2|datac           ;
; -0.250 ; -0.250       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4clkctrl|inclk[0] ;
; -0.250 ; -0.250       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4clkctrl|outclk   ;
; -0.230 ; -0.230       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4|combout         ;
; -0.213 ; -0.213       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4|datab           ;
; -0.206 ; -0.206       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[1]$latch|datac       ;
; -0.206 ; -0.206       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[2]$latch|datac       ;
; -0.206 ; -0.206       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[3]$latch|datac       ;
; -0.206 ; -0.206       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[6]$latch|datac       ;
; -0.206 ; -0.206       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[7]$latch             ;
; -0.205 ; -0.205       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[0]$latch|datac       ;
; -0.205 ; -0.205       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[1]$latch             ;
; -0.205 ; -0.205       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[2]$latch             ;
; -0.205 ; -0.205       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[3]$latch             ;
; -0.205 ; -0.205       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[6]$latch             ;
; -0.204 ; -0.204       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[0]$latch             ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[4]$latch|datac       ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[5]$latch|datac       ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[7]$latch|datac       ;
; -0.203 ; -0.203       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[4]$latch             ;
; -0.203 ; -0.203       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[5]$latch             ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~1|combout         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|datab           ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|datac           ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Equal32~0|combout            ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideOr34~0|combout           ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~2|combout         ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~2|datac           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Equal32~0|datad              ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~0|datad             ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideOr34~0|datad             ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4clkctrl|inclk[0] ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4clkctrl|outclk   ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|datad             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~0|combout           ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~1|combout           ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~1|datab           ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4|datab           ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|datab             ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4|combout         ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|combout           ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[5]$latch             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[4]$latch             ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[5]$latch|datac       ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[7]$latch|datac       ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[0]$latch             ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[2]$latch             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[4]$latch|datac       ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[0]$latch|datac       ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[1]$latch             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[2]$latch|datac       ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[3]$latch             ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[6]$latch             ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[7]$latch             ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[1]$latch|datac       ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[3]$latch|datac       ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[6]$latch|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; cminh[0]|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; cminh[0]|q                   ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[1]$latch|datac       ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[2]$latch|datac       ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[3]$latch|datac       ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[6]$latch|datac       ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[7]$latch             ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[0]$latch|datac       ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[1]$latch             ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[2]$latch             ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[3]$latch             ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[6]$latch             ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[0]$latch             ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[4]$latch|datac       ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[5]$latch|datac       ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[7]$latch|datac       ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[4]$latch             ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[5]$latch             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'flag.1111'                                                         ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[3]$latch|datac     ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[1]$latch|datac     ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[2]$latch|datac     ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[3]$latch           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[1]$latch           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[2]$latch           ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[0]$latch|datad     ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[0]$latch           ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111~clkctrl|inclk[0] ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111|q                ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111~clkctrl|inclk[0] ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111~clkctrl|outclk   ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[0]$latch           ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[0]$latch|datad     ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[1]$latch           ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[2]$latch           ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[3]$latch           ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[1]$latch|datac     ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[2]$latch|datac     ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[3]$latch|datac     ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 4.568 ; 5.137 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sys_rst_n ; sys_clk    ; -1.643 ; -2.088 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_out[*]  ; cminh[0]   ; 10.976 ; 11.052 ; Rise       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 10.052 ; 10.071 ; Rise       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 9.587  ; 9.634  ; Rise       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 10.976 ; 11.052 ; Rise       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 9.736  ; 9.693  ; Rise       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 10.051 ; 10.218 ; Rise       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 9.733  ; 9.714  ; Rise       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 10.176 ; 10.196 ; Rise       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 9.378  ; 9.421  ; Rise       ; cminh[0]        ;
; led_out[*]  ; cminh[0]   ; 11.255 ; 11.331 ; Fall       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 10.331 ; 10.350 ; Fall       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 9.866  ; 9.913  ; Fall       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 11.255 ; 11.331 ; Fall       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 10.015 ; 9.972  ; Fall       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 10.330 ; 10.497 ; Fall       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 10.012 ; 9.993  ; Fall       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 10.455 ; 10.475 ; Fall       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 9.657  ; 9.700  ; Fall       ; cminh[0]        ;
; led_bit[*]  ; flag.1111  ; 6.742  ; 6.723  ; Fall       ; flag.1111       ;
;  led_bit[0] ; flag.1111  ; 6.742  ; 6.723  ; Fall       ; flag.1111       ;
;  led_bit[1] ; flag.1111  ; 6.484  ; 6.490  ; Fall       ; flag.1111       ;
;  led_bit[2] ; flag.1111  ; 6.560  ; 6.547  ; Fall       ; flag.1111       ;
;  led_bit[3] ; flag.1111  ; 6.396  ; 6.389  ; Fall       ; flag.1111       ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_out[*]  ; cminh[0]   ; 8.935  ; 8.975  ; Rise       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 9.583  ; 9.600  ; Rise       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 9.137  ; 9.181  ; Rise       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 10.521 ; 10.597 ; Rise       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 9.279  ; 9.237  ; Rise       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 9.582  ; 9.742  ; Rise       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 9.280  ; 9.261  ; Rise       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 9.701  ; 9.720  ; Rise       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 8.935  ; 8.975  ; Rise       ; cminh[0]        ;
; led_out[*]  ; cminh[0]   ; 8.563  ; 8.603  ; Fall       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 9.211  ; 9.228  ; Fall       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 8.765  ; 8.809  ; Fall       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 10.149 ; 10.225 ; Fall       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 8.907  ; 8.865  ; Fall       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 9.210  ; 9.370  ; Fall       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 8.908  ; 8.889  ; Fall       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 9.329  ; 9.348  ; Fall       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 8.563  ; 8.603  ; Fall       ; cminh[0]        ;
; led_bit[*]  ; flag.1111  ; 6.173  ; 6.165  ; Fall       ; flag.1111       ;
;  led_bit[0] ; flag.1111  ; 6.505  ; 6.486  ; Fall       ; flag.1111       ;
;  led_bit[1] ; flag.1111  ; 6.257  ; 6.262  ; Fall       ; flag.1111       ;
;  led_bit[2] ; flag.1111  ; 6.331  ; 6.317  ; Fall       ; flag.1111       ;
;  led_bit[3] ; flag.1111  ; 6.173  ; 6.165  ; Fall       ; flag.1111       ;
+-------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                     ;
+--------------+-----------------+------------+-------------------------+
; Fmax         ; Restricted Fmax ; Clock Name ; Note                    ;
+--------------+-----------------+------------+-------------------------+
; 160.08 MHz   ; 160.08 MHz      ; sys_clk    ;                         ;
; 199.72 MHz   ; 199.72 MHz      ; cnt_1s     ;                         ;
; 45454.55 MHz ; 168.01 MHz      ; cminh[0]   ; limit due to hold check ;
+--------------+-----------------+------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; sys_clk   ; -5.247 ; -233.711      ;
; cnt_1s    ; -4.007 ; -405.333      ;
; cminh[0]  ; -1.804 ; -11.563       ;
; flag.1111 ; -1.041 ; -3.820        ;
+-----------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; cminh[0]  ; -2.921 ; -16.919       ;
; cnt_1s    ; -0.543 ; -3.594        ;
; sys_clk   ; -0.075 ; -0.075        ;
; flag.1111 ; 0.786  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; sys_clk   ; -3.000 ; -73.000                     ;
; cnt_1s    ; -1.000 ; -128.000                    ;
; cminh[0]  ; -0.244 ; -9.469                      ;
; flag.1111 ; 0.459  ; 0.000                       ;
+-----------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -5.247 ; scan[1]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 6.183      ;
; -5.160 ; scan[0]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 6.096      ;
; -5.151 ; scan[3]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 6.087      ;
; -5.065 ; scan[2]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 6.001      ;
; -5.026 ; scan[5]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.962      ;
; -4.963 ; scan[4]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.899      ;
; -4.932 ; scan[7]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.868      ;
; -4.889 ; scan[6]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.825      ;
; -4.856 ; scan[9]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.792      ;
; -4.791 ; scan[8]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.727      ;
; -4.774 ; scan[1]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.268      ; 6.037      ;
; -4.756 ; scan[1]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.695      ;
; -4.755 ; scan[1]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.694      ;
; -4.755 ; scan[1]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.694      ;
; -4.754 ; scan[1]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.693      ;
; -4.753 ; scan[1]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.692      ;
; -4.753 ; scan[1]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.692      ;
; -4.753 ; scan[1]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.692      ;
; -4.752 ; scan[11]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.688      ;
; -4.751 ; scan[1]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.690      ;
; -4.751 ; scan[1]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.690      ;
; -4.750 ; scan[1]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.689      ;
; -4.750 ; scan[1]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.689      ;
; -4.748 ; scan[1]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.687      ;
; -4.745 ; scan[1]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.684      ;
; -4.744 ; scan[1]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.683      ;
; -4.744 ; scan[1]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.683      ;
; -4.743 ; scan[1]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.682      ;
; -4.690 ; scan[10]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.626      ;
; -4.687 ; scan[0]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.268      ; 5.950      ;
; -4.682 ; scan[1]   ; flag.0111 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.911      ;
; -4.681 ; scan[1]   ; flag.1101 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.910      ;
; -4.678 ; scan[3]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.268      ; 5.941      ;
; -4.669 ; scan[0]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.608      ;
; -4.668 ; scan[0]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.607      ;
; -4.668 ; scan[0]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.607      ;
; -4.667 ; scan[0]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.606      ;
; -4.666 ; scan[0]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.605      ;
; -4.666 ; scan[0]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.605      ;
; -4.666 ; scan[0]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.605      ;
; -4.664 ; scan[0]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.603      ;
; -4.664 ; scan[0]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.603      ;
; -4.663 ; scan[0]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.602      ;
; -4.663 ; scan[0]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.602      ;
; -4.661 ; scan[0]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.600      ;
; -4.660 ; scan[3]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.599      ;
; -4.659 ; scan[3]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.598      ;
; -4.659 ; scan[3]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.598      ;
; -4.658 ; scan[1]   ; flag.1011 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.887      ;
; -4.658 ; scan[3]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.597      ;
; -4.658 ; scan[0]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.597      ;
; -4.657 ; scan[18]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.423     ; 5.229      ;
; -4.657 ; scan[3]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.596      ;
; -4.657 ; scan[3]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.596      ;
; -4.657 ; scan[3]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.596      ;
; -4.657 ; scan[0]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.596      ;
; -4.657 ; scan[0]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.596      ;
; -4.656 ; scan[0]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.595      ;
; -4.655 ; scan[3]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.594      ;
; -4.655 ; scan[3]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.594      ;
; -4.654 ; scan[3]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.593      ;
; -4.654 ; scan[3]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.593      ;
; -4.652 ; scan[13]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.588      ;
; -4.652 ; scan[3]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.591      ;
; -4.649 ; scan[3]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.588      ;
; -4.648 ; scan[3]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.587      ;
; -4.648 ; scan[3]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.587      ;
; -4.647 ; scan[3]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.586      ;
; -4.646 ; scan[1]   ; scan[17]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 5.587      ;
; -4.642 ; scan[1]   ; scan[19]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 5.583      ;
; -4.642 ; scan[1]   ; scan[16]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 5.583      ;
; -4.610 ; scan[1]   ; scan[27]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.546      ;
; -4.610 ; scan[1]   ; scan[29]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.546      ;
; -4.609 ; scan[1]   ; scan[28]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.545      ;
; -4.608 ; scan[1]   ; scan[21]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.544      ;
; -4.595 ; scan[0]   ; flag.0111 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.824      ;
; -4.594 ; scan[0]   ; flag.1101 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.823      ;
; -4.592 ; scan[2]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.268      ; 5.855      ;
; -4.586 ; scan[3]   ; flag.0111 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.815      ;
; -4.585 ; scan[3]   ; flag.1101 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.814      ;
; -4.574 ; scan[2]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.513      ;
; -4.573 ; scan[2]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.512      ;
; -4.573 ; scan[2]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.512      ;
; -4.572 ; scan[2]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.511      ;
; -4.571 ; scan[0]   ; flag.1011 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.800      ;
; -4.571 ; scan[2]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.510      ;
; -4.571 ; scan[2]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.510      ;
; -4.571 ; scan[2]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.510      ;
; -4.569 ; scan[2]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.508      ;
; -4.569 ; scan[2]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.508      ;
; -4.568 ; scan[2]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.507      ;
; -4.568 ; scan[2]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.507      ;
; -4.566 ; scan[2]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.505      ;
; -4.563 ; scan[2]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.502      ;
; -4.562 ; scan[3]   ; flag.1011 ; sys_clk      ; sys_clk     ; 1.000        ; 0.234      ; 5.791      ;
; -4.562 ; scan[2]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.501      ;
; -4.562 ; scan[2]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.501      ;
; -4.561 ; scan[2]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 5.500      ;
; -4.560 ; scan[12]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.059     ; 5.496      ;
; -4.559 ; scan[0]   ; scan[17]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 5.500      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cnt_1s'                                                                 ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -4.007 ; cseh[0]   ; cseh[31]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.527     ; 3.475      ;
; -3.837 ; cseh[0]   ; cseh[28]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.527     ; 3.305      ;
; -3.830 ; cseh[0]   ; cseh[23]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.465     ; 3.360      ;
; -3.783 ; cminl[8]  ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[19] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[18] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[17] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[16] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.830      ;
; -3.783 ; cminl[8]  ; cminh[15] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[14] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[13] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[12] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[11] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[10] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[9]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[8]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[7]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[5]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[4]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[3]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.783 ; cminl[8]  ; cminh[2]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.831      ;
; -3.777 ; cminl[9]  ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[19] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[18] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[17] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[16] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.824      ;
; -3.777 ; cminl[9]  ; cminh[15] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[14] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[13] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[12] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[11] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[10] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[9]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[8]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[7]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[5]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[4]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[3]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.777 ; cminl[9]  ; cminh[2]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.825      ;
; -3.756 ; cseh[0]   ; cseh[29]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.527     ; 3.224      ;
; -3.746 ; cseh[0]   ; cseh[30]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.527     ; 3.214      ;
; -3.738 ; cseh[0]   ; cseh[26]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.527     ; 3.206      ;
; -3.717 ; cseh[0]   ; cseh[25]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.527     ; 3.185      ;
; -3.708 ; cseh[0]   ; cseh[21]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.465     ; 3.238      ;
; -3.679 ; cseh[0]   ; cseh[19]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -1.465     ; 3.209      ;
; -3.675 ; cminl[14] ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[19] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[18] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[17] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[16] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.722      ;
; -3.675 ; cminl[14] ; cminh[15] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[14] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[13] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[12] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[11] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[10] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[9]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[8]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[7]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[5]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[4]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[3]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.675 ; cminl[14] ; cminh[2]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.053      ; 4.723      ;
; -3.669 ; cminl[13] ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.052      ; 4.716      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cminh[0]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.804 ; csel[23]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.503      ;
; -1.726 ; cminh[16] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.390      ;
; -1.707 ; cminh[18] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.371      ;
; -1.699 ; cminh[15] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.361      ;
; -1.686 ; cminh[17] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.350      ;
; -1.681 ; cminh[13] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.343      ;
; -1.676 ; cminh[14] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.338      ;
; -1.674 ; cminh[8]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.336      ;
; -1.672 ; csel[23]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.003      ; 4.381      ;
; -1.667 ; cminh[10] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.329      ;
; -1.664 ; cminh[11] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.326      ;
; -1.659 ; csel[22]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.358      ;
; -1.591 ; csel[23]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.002      ; 4.294      ;
; -1.576 ; cminh[12] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.238      ;
; -1.576 ; cminh[9]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.238      ;
; -1.568 ; csel[20]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.267      ;
; -1.544 ; cminh[6]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.206      ;
; -1.544 ; cminh[16] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.968      ; 4.218      ;
; -1.543 ; cminh[4]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.205      ;
; -1.527 ; csel[22]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.003      ; 4.236      ;
; -1.526 ; csel[29]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.225      ;
; -1.525 ; cminh[18] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.968      ; 4.199      ;
; -1.517 ; cminh[15] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.189      ;
; -1.504 ; cminh[17] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.968      ; 4.178      ;
; -1.499 ; cminh[13] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.171      ;
; -1.497 ; csel[28]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.196      ;
; -1.494 ; cminl[8]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.073      ; 4.271      ;
; -1.494 ; cminh[14] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.166      ;
; -1.493 ; cminl[9]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.073      ; 4.270      ;
; -1.492 ; csel[23]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.994      ; 4.188      ;
; -1.492 ; cminh[8]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.164      ;
; -1.487 ; cminl[8]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.098      ; 4.290      ;
; -1.486 ; cminl[9]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.098      ; 4.289      ;
; -1.485 ; cminh[10] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.157      ;
; -1.482 ; cminh[11] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.154      ;
; -1.475 ; cminh[23] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.139      ;
; -1.469 ; cminh[31] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.133      ;
; -1.456 ; cminh[29] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.120      ;
; -1.454 ; csel[30]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.153      ;
; -1.453 ; csel[6]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.971      ; 4.130      ;
; -1.450 ; csel[6]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.963      ; 4.117      ;
; -1.449 ; csel[18]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.003      ; 4.158      ;
; -1.448 ; cminh[30] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.112      ;
; -1.447 ; csel[12]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.971      ; 4.124      ;
; -1.446 ; csel[22]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.002      ; 4.149      ;
; -1.446 ; csel[18]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.145      ;
; -1.444 ; csel[12]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.963      ; 4.111      ;
; -1.443 ; cminh[19] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.107      ;
; -1.436 ; csel[20]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.003      ; 4.145      ;
; -1.417 ; cminl[8]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.072      ; 4.191      ;
; -1.416 ; cminl[23] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.253      ; 4.374      ;
; -1.416 ; cminl[20] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.253      ; 4.374      ;
; -1.415 ; cminl[9]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.072      ; 4.189      ;
; -1.394 ; csel[29]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.003      ; 4.103      ;
; -1.394 ; cminh[12] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.066      ;
; -1.394 ; cminh[9]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.066      ;
; -1.393 ; cminh[7]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 4.055      ;
; -1.390 ; cminh[27] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.054      ;
; -1.386 ; cminl[8]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.080      ; 4.167      ;
; -1.380 ; cminl[9]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.080      ; 4.161      ;
; -1.378 ; cminh[26] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.042      ;
; -1.373 ; cminh[6]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.045      ;
; -1.370 ; cminl[14] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.073      ; 4.147      ;
; -1.370 ; cminl[16] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.098      ; 4.173      ;
; -1.367 ; cminl[8]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.081      ; 4.154      ;
; -1.367 ; cminl[18] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.098      ; 4.170      ;
; -1.366 ; csel[31]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.065      ;
; -1.366 ; cminh[4]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.966      ; 4.038      ;
; -1.365 ; csel[28]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.003      ; 4.074      ;
; -1.364 ; cminl[13] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.073      ; 4.141      ;
; -1.361 ; cminl[9]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.081      ; 4.148      ;
; -1.360 ; cminh[24] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 4.024      ;
; -1.356 ; cminl[14] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.098      ; 4.159      ;
; -1.356 ; cminl[13] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.098      ; 4.159      ;
; -1.355 ; csel[20]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.002      ; 4.058      ;
; -1.348 ; csel[23]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.020      ; 4.073      ;
; -1.347 ; csel[22]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.994      ; 4.043      ;
; -1.342 ; cminl[7]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.049      ; 4.095      ;
; -1.342 ; cminl[10] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.073      ; 4.119      ;
; -1.341 ; csel[21]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 4.040      ;
; -1.341 ; cminl[6]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.049      ; 4.094      ;
; -1.335 ; cminl[7]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.074      ; 4.114      ;
; -1.335 ; cminl[10] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.098      ; 4.138      ;
; -1.334 ; cminl[6]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.074      ; 4.113      ;
; -1.327 ; csel[9]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.971      ; 4.004      ;
; -1.324 ; csel[9]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.963      ; 3.991      ;
; -1.322 ; csel[30]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.003      ; 4.031      ;
; -1.317 ; csel[23]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.022      ; 4.041      ;
; -1.316 ; cminh[31] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.968      ; 3.990      ;
; -1.313 ; csel[29]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.002      ; 4.016      ;
; -1.309 ; cminh[21] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 3.973      ;
; -1.309 ; cminl[14] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.072      ; 4.083      ;
; -1.303 ; cminl[8]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.100      ; 4.105      ;
; -1.303 ; cminh[29] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.968      ; 3.977      ;
; -1.303 ; cminl[13] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.072      ; 4.077      ;
; -1.302 ; cminl[9]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 3.100      ; 4.104      ;
; -1.300 ; csel[25]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.995      ; 3.999      ;
; -1.300 ; cminh[5]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.958      ; 3.962      ;
; -1.300 ; cminh[22] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.960      ; 3.964      ;
; -1.295 ; cminh[30] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.968      ; 3.969      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'flag.1111'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.041 ; flag.1011 ; led_bit[2]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.154      ; 0.885      ;
; -1.028 ; flag.0111 ; led_bit[3]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.157      ; 0.879      ;
; -1.015 ; flag.1101 ; led_bit[1]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.157      ; 0.865      ;
; -0.736 ; flag.1110 ; led_bit[0]$latch ; sys_clk      ; flag.1111   ; 0.500        ; -0.021     ; 0.505      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cminh[0]'                                                                       ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.921 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.978      ; 2.237      ;
; -2.911 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.977      ; 2.246      ;
; -2.868 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.986      ; 2.298      ;
; -2.737 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.758      ; 2.201      ;
; -2.676 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.759      ; 2.263      ;
; -2.651 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.767      ; 2.296      ;
; -2.476 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.977      ; 2.201      ;
; -2.415 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.978      ; 2.263      ;
; -2.390 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.986      ; 2.296      ;
; -2.222 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.759      ; 2.237      ;
; -2.212 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.758      ; 2.246      ;
; -2.169 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.767      ; 2.298      ;
; -2.038 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.985      ; 3.127      ;
; -2.024 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.005      ; 3.161      ;
; -2.018 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.004      ; 3.166      ;
; -2.016 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 5.005      ; 3.169      ;
; -1.876 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.766      ; 3.070      ;
; -1.832 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.786      ; 3.134      ;
; -1.829 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.786      ; 3.137      ;
; -1.828 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 4.785      ; 3.137      ;
; -1.615 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.985      ; 3.070      ;
; -1.604 ; csel[2]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.663      ; 2.079      ;
; -1.582 ; cminl[0]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.747      ; 2.185      ;
; -1.579 ; cminh[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.667      ; 2.108      ;
; -1.571 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.005      ; 3.134      ;
; -1.568 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.005      ; 3.137      ;
; -1.567 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 5.004      ; 3.137      ;
; -1.563 ; cminh[3]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.659      ; 2.116      ;
; -1.549 ; cminl[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.676      ; 2.147      ;
; -1.523 ; cminl[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.684      ; 2.181      ;
; -1.517 ; cminh[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.660      ; 2.163      ;
; -1.496 ; cminh[3]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.687      ; 2.211      ;
; -1.494 ; csel[0]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.663      ; 2.189      ;
; -1.465 ; cminh[3]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.686      ; 2.241      ;
; -1.461 ; cminh[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.687      ; 2.246      ;
; -1.424 ; cminh[2]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.668      ; 2.264      ;
; -1.403 ; cminh[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.501      ; 2.118      ;
; -1.393 ; cminh[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.500      ; 2.127      ;
; -1.392 ; cminh[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.509      ; 2.137      ;
; -1.389 ; csel[1]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.663      ; 2.294      ;
; -1.389 ; cminl[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.747      ; 2.378      ;
; -1.352 ; csel[2]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.664      ; 2.332      ;
; -1.345 ; csel[0]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.664      ; 2.339      ;
; -1.339 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.766      ; 3.127      ;
; -1.328 ; cminh[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.660      ; 2.352      ;
; -1.325 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.786      ; 3.161      ;
; -1.323 ; cminl[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.747      ; 2.444      ;
; -1.323 ; csel[2]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.882      ; 2.079      ;
; -1.319 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.785      ; 3.166      ;
; -1.317 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 4.786      ; 3.169      ;
; -1.305 ; cminl[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.755      ; 2.470      ;
; -1.301 ; cminl[0]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.966      ; 2.185      ;
; -1.300 ; cminl[0]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.746      ; 2.466      ;
; -1.300 ; cminl[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.703      ; 2.423      ;
; -1.298 ; cminh[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.886      ; 2.108      ;
; -1.282 ; cminh[3]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.878      ; 2.116      ;
; -1.277 ; csel[0]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.672      ; 2.415      ;
; -1.275 ; csel[1]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.664      ; 2.409      ;
; -1.268 ; cminl[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.895      ; 2.147      ;
; -1.262 ; cminh[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.668      ; 2.426      ;
; -1.250 ; cminl[0]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.755      ; 2.525      ;
; -1.250 ; csel[3]   ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.691      ; 2.461      ;
; -1.242 ; cminl[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.903      ; 2.181      ;
; -1.241 ; cminl[2]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.746      ; 2.525      ;
; -1.236 ; cminh[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.879      ; 2.163      ;
; -1.223 ; cminl[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.746      ; 2.543      ;
; -1.221 ; csel[2]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.672      ; 2.471      ;
; -1.215 ; cminh[3]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.906      ; 2.211      ;
; -1.213 ; csel[0]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.882      ; 2.189      ;
; -1.201 ; csel[3]   ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.691      ; 2.510      ;
; -1.186 ; csel[1]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.672      ; 2.506      ;
; -1.184 ; cminh[3]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.905      ; 2.241      ;
; -1.180 ; cminh[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.906      ; 2.246      ;
; -1.170 ; csel[3]   ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.690      ; 2.540      ;
; -1.158 ; cminl[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.683      ; 2.545      ;
; -1.146 ; cminl[1]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.754      ; 2.628      ;
; -1.143 ; cminh[2]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.887      ; 2.264      ;
; -1.127 ; csel[3]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.672      ; 2.565      ;
; -1.122 ; cminh[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.720      ; 2.118      ;
; -1.112 ; cminh[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.719      ; 2.127      ;
; -1.111 ; cminh[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.728      ; 2.137      ;
; -1.108 ; csel[1]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.882      ; 2.294      ;
; -1.108 ; cminl[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.966      ; 2.378      ;
; -1.090 ; cminl[2]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.755      ; 2.685      ;
; -1.071 ; csel[2]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.883      ; 2.332      ;
; -1.064 ; csel[0]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.883      ; 2.339      ;
; -1.063 ; csel[3]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.663      ; 2.620      ;
; -1.058 ; cseh[14]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.709      ; 2.671      ;
; -1.047 ; cminh[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.879      ; 2.352      ;
; -1.044 ; cminl[0]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.754      ; 2.730      ;
; -1.042 ; cminl[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.966      ; 2.444      ;
; -1.037 ; cminl[3]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.702      ; 2.685      ;
; -1.032 ; cminl[0]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.774      ; 2.762      ;
; -1.029 ; csel[3]   ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.671      ; 2.662      ;
; -1.024 ; cminl[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.974      ; 2.470      ;
; -1.019 ; cminl[0]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.965      ; 2.466      ;
; -1.019 ; cminl[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.922      ; 2.423      ;
; -1.017 ; cminl[3]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.703      ; 2.706      ;
; -1.001 ; cseh[14]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 3.729      ; 2.748      ;
; -0.996 ; csel[0]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 3.891      ; 2.415      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cnt_1s'                                                                  ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.543 ; cminh[0]  ; cminh[2]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 0.962      ;
; -0.536 ; cminh[0]  ; cminh[3]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 0.969      ;
; -0.447 ; cminh[0]  ; cminh[4]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.058      ;
; -0.440 ; cminh[0]  ; cminh[5]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.065      ;
; -0.351 ; cminh[0]  ; cminh[6]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.154      ;
; -0.344 ; cminh[0]  ; cminh[7]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.161      ;
; -0.255 ; cminh[0]  ; cminh[8]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.250      ;
; -0.248 ; cminh[0]  ; cminh[9]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.257      ;
; -0.159 ; cminh[0]  ; cminh[10] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.346      ;
; -0.152 ; cminh[0]  ; cminh[11] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.353      ;
; -0.063 ; cminh[0]  ; cminh[12] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.442      ;
; -0.056 ; cminh[0]  ; cminh[13] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.449      ;
; -0.013 ; cminh[0]  ; cminh[2]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 0.992      ;
; 0.033  ; cminh[0]  ; cminh[14] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.538      ;
; 0.040  ; cminh[0]  ; cminh[15] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.161      ; 1.545      ;
; 0.076  ; cminh[0]  ; cminh[3]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.081      ;
; 0.083  ; cminh[0]  ; cminh[4]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.088      ;
; 0.131  ; cminh[0]  ; cminh[16] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 1.634      ;
; 0.138  ; cminh[0]  ; cminh[17] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 1.641      ;
; 0.172  ; cminh[0]  ; cminh[5]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.177      ;
; 0.179  ; cminh[0]  ; cminh[6]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.184      ;
; 0.227  ; cminh[0]  ; cminh[18] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 1.730      ;
; 0.234  ; cminh[0]  ; cminh[19] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 1.737      ;
; 0.268  ; cminh[0]  ; cminh[7]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.273      ;
; 0.275  ; cminh[0]  ; cminh[8]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.280      ;
; 0.311  ; cseh[0]   ; cseh[0]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.056      ; 0.511      ;
; 0.323  ; cminh[0]  ; cminh[20] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 1.826      ;
; 0.325  ; cminh[0]  ; cminh[1]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.327      ; 1.996      ;
; 0.330  ; cminh[0]  ; cminh[21] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 1.833      ;
; 0.333  ; cseh[1]   ; cseh[1]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[2]   ; cseh[2]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[3]   ; cseh[3]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[4]   ; cseh[4]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[5]   ; cseh[5]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[6]   ; cseh[6]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[8]   ; cseh[8]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[7]   ; cseh[7]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[10]  ; cseh[10]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[9]   ; cseh[9]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[11]  ; cseh[11]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[12]  ; cseh[12]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[13]  ; cseh[13]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[14]  ; cseh[14]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[15]  ; cseh[15]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[16]  ; cseh[16]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[17]  ; cseh[17]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[18]  ; cseh[18]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[19]  ; cseh[19]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[20]  ; cseh[20]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[21]  ; cseh[21]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[22]  ; cseh[22]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[23]  ; cseh[23]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[24]  ; cseh[24]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[26]  ; cseh[26]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[25]  ; cseh[25]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[27]  ; cseh[27]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[28]  ; cseh[28]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[29]  ; cseh[29]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[30]  ; cseh[30]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cseh[31]  ; cseh[31]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[0]  ; cminl[0]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[1]  ; cminl[1]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[3]  ; cminl[3]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[2]  ; cminl[2]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[4]  ; cminl[4]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[5]  ; cminl[5]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[6]  ; cminl[6]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[7]  ; cminl[7]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[8]  ; cminl[8]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[9]  ; cminl[9]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[10] ; cminl[10] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[11] ; cminl[11] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[13] ; cminl[13] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[14] ; cminl[14] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[12] ; cminl[12] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[15] ; cminl[15] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[17] ; cminl[17] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[16] ; cminl[16] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[18] ; cminl[18] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[19] ; cminl[19] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[20] ; cminl[20] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[21] ; cminl[21] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[22] ; cminl[22] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[23] ; cminl[23] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[24] ; cminl[24] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[25] ; cminl[25] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[26] ; cminl[26] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[27] ; cminl[27] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[28] ; cminl[28] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[29] ; cminl[29] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[30] ; cminl[30] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; cminl[31] ; cminl[31] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.034      ; 0.511      ;
; 0.364  ; cminh[0]  ; cminh[9]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.369      ;
; 0.371  ; cminh[0]  ; cminh[10] ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.376      ;
; 0.419  ; cminh[0]  ; cminh[22] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 1.922      ;
; 0.426  ; cminh[0]  ; cminh[23] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 1.929      ;
; 0.436  ; cminh[0]  ; cminh[0]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 2.524      ; 3.304      ;
; 0.460  ; cminh[0]  ; cminh[11] ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.465      ;
; 0.467  ; cminh[0]  ; cminh[12] ; cminh[0]     ; cnt_1s      ; -0.500       ; 1.161      ; 1.472      ;
; 0.515  ; cminh[0]  ; cminh[24] ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.159      ; 2.018      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                 ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.075 ; cnt_1s    ; cnt_1s    ; cnt_1s       ; sys_clk     ; 0.000        ; 1.876      ; 2.155      ;
; 0.333  ; flag.0111 ; flag.0111 ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; flag.1011 ; flag.1011 ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; flag.1101 ; flag.1101 ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.511      ;
; 0.456  ; cnt_1s    ; cnt_1s    ; cnt_1s       ; sys_clk     ; -0.500       ; 1.876      ; 2.186      ;
; 0.489  ; cnt[15]   ; cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.690      ;
; 0.489  ; cnt[29]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.690      ;
; 0.490  ; cnt[3]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.691      ;
; 0.490  ; cnt[5]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.691      ;
; 0.490  ; cnt[31]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.691      ;
; 0.491  ; cnt[1]    ; cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.692      ;
; 0.491  ; cnt[17]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.692      ;
; 0.491  ; cnt[27]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.692      ;
; 0.491  ; scan[31]  ; scan[31]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.691      ;
; 0.493  ; cnt[9]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.694      ;
; 0.493  ; cnt[7]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.694      ;
; 0.494  ; cnt[2]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.695      ;
; 0.494  ; cnt[23]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.695      ;
; 0.494  ; cnt[25]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.695      ;
; 0.494  ; cnt[30]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.695      ;
; 0.495  ; cnt[4]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.696      ;
; 0.495  ; cnt[10]   ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.696      ;
; 0.495  ; cnt[8]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.696      ;
; 0.495  ; cnt[28]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.696      ;
; 0.496  ; cnt[26]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.697      ;
; 0.509  ; cnt[0]    ; cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.710      ;
; 0.733  ; cnt[29]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.934      ;
; 0.734  ; cnt[3]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.935      ;
; 0.735  ; cnt[27]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.936      ;
; 0.736  ; cnt[1]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.937      ;
; 0.738  ; cnt[9]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.939      ;
; 0.738  ; cnt[7]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.939      ;
; 0.739  ; cnt[25]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.940      ;
; 0.742  ; cnt[0]    ; cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.943      ;
; 0.743  ; cnt[2]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.944      ;
; 0.743  ; cnt[30]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.944      ;
; 0.744  ; cnt[28]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.945      ;
; 0.744  ; cnt[4]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.945      ;
; 0.744  ; cnt[8]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.945      ;
; 0.745  ; cnt[26]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.946      ;
; 0.749  ; cnt[0]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.950      ;
; 0.750  ; cnt[2]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.951      ;
; 0.751  ; cnt[28]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.952      ;
; 0.751  ; cnt[8]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.952      ;
; 0.752  ; cnt[26]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.953      ;
; 0.822  ; cnt[29]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.023      ;
; 0.823  ; cnt[15]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 1.023      ;
; 0.823  ; cnt[5]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.024      ;
; 0.823  ; cnt[3]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.024      ;
; 0.824  ; cnt[27]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.025      ;
; 0.825  ; cnt[1]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.026      ;
; 0.827  ; cnt[7]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.028      ;
; 0.828  ; cnt[23]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.029      ;
; 0.828  ; cnt[25]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.029      ;
; 0.830  ; cnt[5]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.031      ;
; 0.831  ; cnt[27]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.032      ;
; 0.832  ; cnt[1]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.033      ;
; 0.834  ; cnt[7]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.035      ;
; 0.835  ; cnt[23]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.036      ;
; 0.835  ; cnt[25]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.036      ;
; 0.838  ; cnt[0]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.039      ;
; 0.839  ; cnt[2]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.040      ;
; 0.840  ; cnt[28]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.041      ;
; 0.840  ; cnt[4]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.041      ;
; 0.841  ; cnt[26]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.042      ;
; 0.845  ; cnt[0]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.046      ;
; 0.847  ; cnt[4]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.048      ;
; 0.848  ; cnt[26]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.049      ;
; 0.877  ; cnt[16]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.078      ;
; 0.878  ; cnt[24]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.079      ;
; 0.885  ; cnt[24]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.086      ;
; 0.906  ; cnt[22]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.107      ;
; 0.907  ; cnt[6]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.108      ;
; 0.918  ; cnt[6]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.119      ;
; 0.919  ; cnt[5]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.120      ;
; 0.919  ; cnt[3]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.120      ;
; 0.920  ; cnt[27]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.121      ;
; 0.921  ; cnt[1]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.122      ;
; 0.924  ; cnt[23]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.125      ;
; 0.924  ; cnt[25]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.125      ;
; 0.926  ; cnt[5]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.127      ;
; 0.926  ; cnt[3]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.127      ;
; 0.931  ; cnt[23]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.132      ;
; 0.931  ; cnt[25]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.132      ;
; 0.934  ; cnt[0]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.135      ;
; 0.935  ; cnt[2]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.136      ;
; 0.936  ; cnt[10]   ; cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.137      ;
; 0.936  ; cnt[4]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.137      ;
; 0.937  ; cnt[26]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.138      ;
; 0.942  ; cnt[2]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.143      ;
; 0.943  ; cnt[4]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.144      ;
; 0.974  ; cnt[24]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.175      ;
; 0.980  ; cnt[21]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.181      ;
; 0.981  ; cnt[24]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.182      ;
; 1.002  ; cnt[22]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.203      ;
; 1.003  ; cnt[6]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.204      ;
; 1.012  ; cnt[22]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.213      ;
; 1.012  ; cnt[20]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.213      ;
; 1.014  ; cnt[6]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.215      ;
; 1.015  ; cnt[3]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.216      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'flag.1111'                                                                     ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.786 ; flag.1110 ; led_bit[0]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.150      ; 0.466      ;
; 0.947 ; flag.1101 ; led_bit[1]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.333      ; 0.810      ;
; 0.949 ; flag.0111 ; led_bit[3]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.334      ; 0.813      ;
; 0.976 ; flag.1011 ; led_bit[2]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.331      ; 0.837      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                         ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt_1s    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.0111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1101 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[9]   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[31]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; flag.1111 ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[0]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[10]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[11]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[12]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[13]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[14]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[15]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[16]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[17]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[19]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[1]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[21]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[27]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[28]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[29]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[2]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[3]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[4]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[5]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[6]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[7]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[8]   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[9]   ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[0]    ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[10]   ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[11]   ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[12]   ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cnt_1s'                                    ;
+--------+--------------+----------------+------------+--------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target    ;
+--------+--------------+----------------+------------+--------+------------+-----------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[12]  ;
+--------+--------------+----------------+------------+--------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cminh[0]'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -0.244 ; -0.244       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4clkctrl|inclk[0] ;
; -0.244 ; -0.244       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4clkctrl|outclk   ;
; -0.228 ; -0.228       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[3]$latch             ;
; -0.227 ; -0.227       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[0]$latch             ;
; -0.227 ; -0.227       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[1]$latch             ;
; -0.226 ; -0.226       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[2]$latch             ;
; -0.226 ; -0.226       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[3]$latch|datac       ;
; -0.226 ; -0.226       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[7]$latch             ;
; -0.225 ; -0.225       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[0]$latch|datac       ;
; -0.225 ; -0.225       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[1]$latch|datac       ;
; -0.225 ; -0.225       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[6]$latch             ;
; -0.224 ; -0.224       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[2]$latch|datac       ;
; -0.224 ; -0.224       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[4]$latch             ;
; -0.223 ; -0.223       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[5]$latch             ;
; -0.223 ; -0.223       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[6]$latch|datac       ;
; -0.222 ; -0.222       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[4]$latch|datac       ;
; -0.221 ; -0.221       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[5]$latch|datac       ;
; -0.221 ; -0.221       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[7]$latch|datac       ;
; -0.215 ; -0.215       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4|combout         ;
; -0.214 ; -0.214       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~2|combout         ;
; -0.213 ; -0.213       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~1|combout         ;
; -0.210 ; -0.210       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~2|datac           ;
; -0.210 ; -0.210       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4|datab           ;
; -0.203 ; -0.203       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4|combout         ;
; -0.195 ; -0.195       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[5]$latch|datac       ;
; -0.195 ; -0.195       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[7]$latch|datac       ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[4]$latch|datac       ;
; -0.193 ; -0.193       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[2]$latch|datac       ;
; -0.193 ; -0.193       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[5]$latch             ;
; -0.193 ; -0.193       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[6]$latch|datac       ;
; -0.192 ; -0.192       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[4]$latch             ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[0]$latch|datac       ;
; -0.191 ; -0.191       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[2]$latch             ;
; -0.191 ; -0.191       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[6]$latch             ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[1]$latch|datac       ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[3]$latch|datac       ;
; -0.190 ; -0.190       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[7]$latch             ;
; -0.189 ; -0.189       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[0]$latch             ;
; -0.188 ; -0.188       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[1]$latch             ;
; -0.188 ; -0.188       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[3]$latch             ;
; -0.181 ; -0.181       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~2|datac           ;
; -0.181 ; -0.181       ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4|datab           ;
; -0.178 ; -0.178       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|combout         ;
; -0.178 ; -0.178       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~2|combout         ;
; -0.171 ; -0.171       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4clkctrl|inclk[0] ;
; -0.171 ; -0.171       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4clkctrl|outclk   ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4clkctrl|inclk[0] ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4clkctrl|outclk   ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~1|datab           ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~2|combout         ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~1|combout         ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~2|datac           ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[3]$latch             ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[0]$latch             ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[1]$latch             ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[2]$latch             ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[3]$latch|datac       ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[7]$latch             ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|datab           ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[0]$latch|datac       ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[1]$latch|datac       ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[6]$latch             ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[2]$latch|datac       ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[4]$latch             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Equal32~0|combout            ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[5]$latch             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[6]$latch|datac       ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideOr34~0|combout           ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[4]$latch|datac       ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[5]$latch|datac       ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[7]$latch|datac       ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|datac           ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Equal32~0|datad              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~0|datad             ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideOr34~0|datad             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; WideNor3~1|combout           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~4|datab           ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4|combout         ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4|datab           ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; WideNor3~1|datab             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|datad             ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; WideNor3~0|combout           ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; WideNor3~1|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; cminh[0]|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; cminh[0]|q                   ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~1|combout           ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~0|combout           ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~4|combout         ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|datab             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; WideNor3~1|datad             ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|combout           ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~2|datac           ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Equal32~0|datad              ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; WideNor3~0|datad             ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; WideOr34~0|datad             ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~1|combout         ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~2|combout         ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~1|datac           ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[5]$latch|datac       ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[7]$latch|datac       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'flag.1111'                                                          ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[1]$latch|datac     ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[2]$latch|datac     ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[3]$latch|datac     ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[1]$latch           ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[2]$latch           ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[3]$latch           ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[0]$latch|datad     ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111~clkctrl|inclk[0] ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111~clkctrl|outclk   ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[0]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111|q                ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[0]$latch           ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111~clkctrl|inclk[0] ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111~clkctrl|outclk   ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[0]$latch|datad     ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[2]$latch           ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[1]$latch           ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[3]$latch           ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[2]$latch|datac     ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[1]$latch|datac     ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[3]$latch|datac     ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 4.042 ; 4.481 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sys_rst_n ; sys_clk    ; -1.392 ; -1.754 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_out[*]  ; cminh[0]   ; 9.833  ; 9.782  ; Rise       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 9.017  ; 8.975  ; Rise       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 8.589  ; 8.571  ; Rise       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 9.833  ; 9.782  ; Rise       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 8.727  ; 8.665  ; Rise       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 9.019  ; 9.123  ; Rise       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 8.752  ; 8.666  ; Rise       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 9.139  ; 9.063  ; Rise       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 8.394  ; 8.414  ; Rise       ; cminh[0]        ;
; led_out[*]  ; cminh[0]   ; 10.052 ; 10.001 ; Fall       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 9.236  ; 9.194  ; Fall       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 8.808  ; 8.790  ; Fall       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 10.052 ; 10.001 ; Fall       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 8.946  ; 8.884  ; Fall       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 9.238  ; 9.342  ; Fall       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 8.971  ; 8.885  ; Fall       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 9.358  ; 9.282  ; Fall       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 8.613  ; 8.633  ; Fall       ; cminh[0]        ;
; led_bit[*]  ; flag.1111  ; 6.032  ; 5.954  ; Fall       ; flag.1111       ;
;  led_bit[0] ; flag.1111  ; 6.032  ; 5.954  ; Fall       ; flag.1111       ;
;  led_bit[1] ; flag.1111  ; 5.793  ; 5.764  ; Fall       ; flag.1111       ;
;  led_bit[2] ; flag.1111  ; 5.865  ; 5.795  ; Fall       ; flag.1111       ;
;  led_bit[3] ; flag.1111  ; 5.714  ; 5.661  ; Fall       ; flag.1111       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_out[*]  ; cminh[0]   ; 7.989 ; 8.008 ; Rise       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 8.586 ; 8.546 ; Rise       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 8.177 ; 8.159 ; Rise       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 9.416 ; 9.367 ; Rise       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 8.308 ; 8.248 ; Rise       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 8.589 ; 8.689 ; Rise       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 8.336 ; 8.253 ; Rise       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 8.704 ; 8.630 ; Rise       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 7.989 ; 8.008 ; Rise       ; cminh[0]        ;
; led_out[*]  ; cminh[0]   ; 7.622 ; 7.641 ; Fall       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 8.219 ; 8.179 ; Fall       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 7.810 ; 7.792 ; Fall       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 9.049 ; 9.000 ; Fall       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 7.941 ; 7.881 ; Fall       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 8.222 ; 8.322 ; Fall       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 7.969 ; 7.886 ; Fall       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 8.337 ; 8.263 ; Fall       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 7.622 ; 7.641 ; Fall       ; cminh[0]        ;
; led_bit[*]  ; flag.1111  ; 5.502 ; 5.449 ; Fall       ; flag.1111       ;
;  led_bit[0] ; flag.1111  ; 5.808 ; 5.732 ; Fall       ; flag.1111       ;
;  led_bit[1] ; flag.1111  ; 5.578 ; 5.549 ; Fall       ; flag.1111       ;
;  led_bit[2] ; flag.1111  ; 5.647 ; 5.578 ; Fall       ; flag.1111       ;
;  led_bit[3] ; flag.1111  ; 5.502 ; 5.449 ; Fall       ; flag.1111       ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; sys_clk   ; -2.898 ; -124.035      ;
; cnt_1s    ; -2.209 ; -208.855      ;
; cminh[0]  ; -0.752 ; -4.960        ;
; flag.1111 ; -0.397 ; -1.369        ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; cminh[0]  ; -1.978 ; -10.967       ;
; cnt_1s    ; -0.336 ; -2.034        ;
; sys_clk   ; -0.135 ; -0.135        ;
; flag.1111 ; 0.573  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; sys_clk   ; -3.000 ; -77.479                     ;
; cnt_1s    ; -1.000 ; -128.000                    ;
; cminh[0]  ; -0.136 ; -2.321                      ;
; flag.1111 ; 0.364  ; 0.000                       ;
+-----------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -2.898 ; scan[1]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.847      ;
; -2.841 ; scan[0]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.790      ;
; -2.834 ; scan[3]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.783      ;
; -2.775 ; scan[2]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.724      ;
; -2.750 ; scan[5]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.699      ;
; -2.709 ; scan[4]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.658      ;
; -2.686 ; scan[7]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.635      ;
; -2.653 ; scan[1]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.604      ;
; -2.652 ; scan[1]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.603      ;
; -2.652 ; scan[1]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.603      ;
; -2.651 ; scan[1]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.602      ;
; -2.651 ; scan[6]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.600      ;
; -2.650 ; scan[1]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.601      ;
; -2.650 ; scan[1]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.601      ;
; -2.649 ; scan[1]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.600      ;
; -2.648 ; scan[1]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.599      ;
; -2.647 ; scan[1]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.598      ;
; -2.646 ; scan[1]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.597      ;
; -2.645 ; scan[1]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.596      ;
; -2.645 ; scan[1]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.596      ;
; -2.644 ; scan[1]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.595      ;
; -2.644 ; scan[1]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.595      ;
; -2.643 ; scan[1]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.594      ;
; -2.642 ; scan[1]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.593      ;
; -2.635 ; scan[9]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.584      ;
; -2.596 ; scan[0]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.547      ;
; -2.595 ; scan[0]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.546      ;
; -2.595 ; scan[0]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.546      ;
; -2.594 ; scan[0]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.545      ;
; -2.593 ; scan[0]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.544      ;
; -2.593 ; scan[0]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.544      ;
; -2.592 ; scan[0]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.543      ;
; -2.591 ; scan[0]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.542      ;
; -2.590 ; scan[0]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.541      ;
; -2.589 ; scan[3]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.540      ;
; -2.589 ; scan[0]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.540      ;
; -2.588 ; scan[3]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.539      ;
; -2.588 ; scan[3]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.539      ;
; -2.588 ; scan[0]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.539      ;
; -2.588 ; scan[0]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.539      ;
; -2.587 ; scan[3]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.538      ;
; -2.587 ; scan[0]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.538      ;
; -2.587 ; scan[0]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.538      ;
; -2.586 ; scan[3]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.537      ;
; -2.586 ; scan[3]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.537      ;
; -2.586 ; scan[0]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.537      ;
; -2.585 ; scan[8]   ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.534      ;
; -2.585 ; scan[3]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.536      ;
; -2.585 ; scan[0]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.536      ;
; -2.584 ; scan[1]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.192      ; 3.763      ;
; -2.584 ; scan[3]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.535      ;
; -2.583 ; scan[3]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.534      ;
; -2.582 ; scan[3]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.533      ;
; -2.581 ; scan[3]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.532      ;
; -2.581 ; scan[3]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.532      ;
; -2.580 ; scan[3]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.531      ;
; -2.580 ; scan[3]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.531      ;
; -2.579 ; scan[3]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.530      ;
; -2.578 ; scan[3]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.529      ;
; -2.565 ; scan[11]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.514      ;
; -2.562 ; scan[1]   ; scan[17]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 3.515      ;
; -2.559 ; scan[1]   ; flag.0111 ; sys_clk      ; sys_clk     ; 1.000        ; 0.168      ; 3.714      ;
; -2.559 ; scan[1]   ; scan[16]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 3.512      ;
; -2.558 ; scan[1]   ; scan[19]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 3.511      ;
; -2.556 ; scan[1]   ; flag.1101 ; sys_clk      ; sys_clk     ; 1.000        ; 0.168      ; 3.711      ;
; -2.544 ; scan[1]   ; flag.1011 ; sys_clk      ; sys_clk     ; 1.000        ; 0.168      ; 3.699      ;
; -2.533 ; scan[1]   ; scan[27]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.482      ;
; -2.533 ; scan[1]   ; scan[28]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.482      ;
; -2.533 ; scan[1]   ; scan[29]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.482      ;
; -2.533 ; scan[1]   ; scan[21]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.482      ;
; -2.530 ; scan[2]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.481      ;
; -2.529 ; scan[2]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.480      ;
; -2.529 ; scan[2]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.480      ;
; -2.528 ; scan[2]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.479      ;
; -2.527 ; scan[0]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.192      ; 3.706      ;
; -2.527 ; scan[2]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.478      ;
; -2.527 ; scan[2]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.478      ;
; -2.526 ; scan[2]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.477      ;
; -2.525 ; scan[2]   ; scan[15]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.476      ;
; -2.524 ; scan[2]   ; scan[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.475      ;
; -2.523 ; scan[2]   ; scan[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.474      ;
; -2.522 ; scan[2]   ; scan[8]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.473      ;
; -2.522 ; scan[2]   ; scan[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.473      ;
; -2.521 ; scan[2]   ; scan[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.472      ;
; -2.521 ; scan[2]   ; scan[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.472      ;
; -2.520 ; scan[3]   ; flag.1110 ; sys_clk      ; sys_clk     ; 1.000        ; 0.192      ; 3.699      ;
; -2.520 ; scan[2]   ; scan[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.471      ;
; -2.519 ; scan[2]   ; scan[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.470      ;
; -2.516 ; scan[10]  ; flag.1111 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 3.465      ;
; -2.505 ; scan[5]   ; scan[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.456      ;
; -2.505 ; scan[0]   ; scan[17]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 3.458      ;
; -2.504 ; scan[5]   ; scan[10]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.455      ;
; -2.504 ; scan[5]   ; scan[9]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.455      ;
; -2.503 ; scan[5]   ; scan[13]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.454      ;
; -2.502 ; scan[0]   ; flag.0111 ; sys_clk      ; sys_clk     ; 1.000        ; 0.168      ; 3.657      ;
; -2.502 ; scan[5]   ; scan[11]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.453      ;
; -2.502 ; scan[5]   ; scan[14]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.453      ;
; -2.502 ; scan[0]   ; scan[16]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 3.455      ;
; -2.501 ; scan[5]   ; scan[12]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 3.452      ;
; -2.501 ; scan[0]   ; scan[19]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 3.454      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cnt_1s'                                                                 ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -2.209 ; cseh[0]   ; cseh[31]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.990     ; 2.206      ;
; -2.124 ; cseh[0]   ; cseh[28]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.990     ; 2.121      ;
; -2.102 ; cseh[0]   ; cseh[23]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.955     ; 2.134      ;
; -2.077 ; cseh[0]   ; cseh[30]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.990     ; 2.074      ;
; -2.061 ; cseh[0]   ; cseh[26]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.990     ; 2.058      ;
; -2.049 ; cseh[0]   ; cseh[29]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.990     ; 2.046      ;
; -2.026 ; cseh[0]   ; cseh[19]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.955     ; 2.058      ;
; -2.019 ; cminl[8]  ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[19] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[18] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[17] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cminl[8]  ; cminh[16] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.051      ;
; -2.019 ; cseh[0]   ; cseh[21]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.955     ; 2.051      ;
; -2.018 ; cminl[9]  ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[19] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[18] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[17] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.018 ; cminl[9]  ; cminh[16] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 3.050      ;
; -2.016 ; cminl[8]  ; cminh[15] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[14] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[13] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[12] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[11] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[10] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[9]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[8]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[7]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[5]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[4]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[3]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.016 ; cminl[8]  ; cminh[2]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.053      ;
; -2.015 ; cminl[9]  ; cminh[15] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[14] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[13] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[12] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[11] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[10] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[9]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[8]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[7]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[5]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[4]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[3]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.015 ; cminl[9]  ; cminh[2]  ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.050      ; 3.052      ;
; -2.006 ; cseh[0]   ; cseh[25]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.990     ; 2.003      ;
; -1.991 ; cseh[0]   ; cseh[20]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.955     ; 2.023      ;
; -1.982 ; cseh[0]   ; cseh[27]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.990     ; 1.979      ;
; -1.963 ; cminl[8]  ; cminl[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.830      ;
; -1.962 ; cminl[9]  ; cminl[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.829      ;
; -1.960 ; cminl[8]  ; cminl[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.827      ;
; -1.959 ; cminl[8]  ; cminl[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.826      ;
; -1.959 ; cminl[9]  ; cminl[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.826      ;
; -1.958 ; cminl[9]  ; cminl[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.825      ;
; -1.955 ; cminl[8]  ; cminl[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.822      ;
; -1.954 ; cminl[8]  ; cminl[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.821      ;
; -1.954 ; cminl[9]  ; cminl[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.821      ;
; -1.953 ; cminl[9]  ; cminl[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.820      ;
; -1.952 ; cminl[8]  ; cminl[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.819      ;
; -1.951 ; cminl[9]  ; cminl[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.818      ;
; -1.950 ; cseh[0]   ; cseh[17]  ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.955     ; 1.982      ;
; -1.942 ; cminl[8]  ; cminl[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; -0.120     ; 2.809      ;
; -1.942 ; cminl[14] ; cminh[31] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[30] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[29] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[28] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[27] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[26] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[25] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[24] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[23] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[22] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[21] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[20] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[19] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[18] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
; -1.942 ; cminl[14] ; cminh[17] ; cnt_1s       ; cnt_1s      ; 1.000        ; 0.045      ; 2.974      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cminh[0]'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.752 ; csel[23]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.994      ; 2.744      ;
; -0.714 ; cminh[16] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.686      ;
; -0.712 ; cminh[18] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.684      ;
; -0.702 ; cminh[17] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.674      ;
; -0.670 ; csel[22]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.994      ; 2.662      ;
; -0.668 ; csel[23]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.000      ; 2.666      ;
; -0.657 ; cminh[15] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.624      ;
; -0.654 ; cminh[8]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.621      ;
; -0.652 ; cminh[13] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.619      ;
; -0.649 ; cminl[8]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.076      ; 2.723      ;
; -0.648 ; cminl[9]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.076      ; 2.722      ;
; -0.646 ; cminh[14] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.613      ;
; -0.645 ; cminh[10] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.612      ;
; -0.639 ; cminh[11] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.606      ;
; -0.637 ; csel[23]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.999      ; 2.634      ;
; -0.627 ; cminl[8]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.056      ; 2.681      ;
; -0.627 ; csel[20]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.994      ; 2.619      ;
; -0.626 ; cminl[9]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.056      ; 2.680      ;
; -0.617 ; cminl[23] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.165      ; 2.780      ;
; -0.617 ; cminl[20] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.165      ; 2.780      ;
; -0.612 ; cminh[16] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.980      ; 2.590      ;
; -0.602 ; cminh[18] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.980      ; 2.580      ;
; -0.601 ; cminh[15] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.574      ;
; -0.598 ; flag.1101 ; led_out[4]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.292      ; 1.878      ;
; -0.597 ; cminh[13] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.570      ;
; -0.595 ; cminh[6]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.562      ;
; -0.594 ; cminh[8]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.567      ;
; -0.594 ; cminh[14] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.567      ;
; -0.591 ; cminh[9]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.558      ;
; -0.591 ; cminh[17] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.980      ; 2.569      ;
; -0.591 ; flag.1101 ; led_out[5]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.291      ; 1.870      ;
; -0.590 ; cminh[12] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.557      ;
; -0.590 ; cminh[10] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.563      ;
; -0.588 ; cminh[4]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.969      ; 2.555      ;
; -0.588 ; cminh[11] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.561      ;
; -0.588 ; flag.0111 ; led_out[6]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.286      ; 1.862      ;
; -0.587 ; flag.1011 ; led_out[6]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.286      ; 1.861      ;
; -0.586 ; csel[22]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.000      ; 2.584      ;
; -0.585 ; csel[29]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.994      ; 2.577      ;
; -0.585 ; cminl[8]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.057      ; 2.640      ;
; -0.584 ; cminl[9]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.057      ; 2.639      ;
; -0.583 ; flag.0111 ; led_out[4]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.292      ; 1.863      ;
; -0.582 ; flag.1011 ; led_out[4]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.292      ; 1.862      ;
; -0.580 ; flag.0111 ; led_out[2]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.285      ; 1.853      ;
; -0.579 ; flag.1011 ; led_out[2]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.285      ; 1.852      ;
; -0.576 ; csel[18]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.000      ; 2.574      ;
; -0.574 ; csel[23]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.993      ; 2.565      ;
; -0.573 ; csel[6]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.993      ; 2.564      ;
; -0.573 ; flag.1101 ; led_out[3]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.305      ; 1.866      ;
; -0.572 ; cminl[14] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.076      ; 2.646      ;
; -0.572 ; cminl[13] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.076      ; 2.646      ;
; -0.571 ; flag.1101 ; led_out[0]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.306      ; 1.865      ;
; -0.570 ; flag.1101 ; led_out[1]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.307      ; 1.865      ;
; -0.566 ; cminh[31] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.538      ;
; -0.566 ; csel[28]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.994      ; 2.558      ;
; -0.562 ; cminh[29] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.534      ;
; -0.561 ; cminl[10] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.076      ; 2.635      ;
; -0.559 ; cminh[23] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.531      ;
; -0.556 ; cminh[19] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.528      ;
; -0.555 ; csel[22]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.999      ; 2.552      ;
; -0.555 ; cminh[30] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.527      ;
; -0.552 ; cminl[16] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.076      ; 2.626      ;
; -0.550 ; cminl[14] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.056      ; 2.604      ;
; -0.550 ; cminl[13] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.056      ; 2.604      ;
; -0.548 ; cminl[18] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.076      ; 2.622      ;
; -0.545 ; csel[12]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.993      ; 2.536      ;
; -0.543 ; csel[20]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.000      ; 2.541      ;
; -0.541 ; cminl[7]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.059      ; 2.598      ;
; -0.540 ; cminl[6]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.059      ; 2.597      ;
; -0.539 ; csel[18]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.994      ; 2.531      ;
; -0.539 ; cminl[10] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.056      ; 2.593      ;
; -0.538 ; csel[30]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.994      ; 2.530      ;
; -0.537 ; flag.1011 ; led_out[5]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.291      ; 1.816      ;
; -0.536 ; csel[6]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.987      ; 2.521      ;
; -0.535 ; cminh[9]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.508      ;
; -0.534 ; cminh[12] ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.507      ;
; -0.530 ; cminl[21] ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.165      ; 2.693      ;
; -0.530 ; cminh[6]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.503      ;
; -0.530 ; cminh[4]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.975      ; 2.503      ;
; -0.529 ; cminl[8]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.062      ; 2.589      ;
; -0.528 ; cminl[9]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.062      ; 2.588      ;
; -0.526 ; cminl[8]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.063      ; 2.587      ;
; -0.526 ; flag.0111 ; led_out[5]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.291      ; 1.805      ;
; -0.525 ; cminl[9]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.063      ; 2.586      ;
; -0.524 ; cminl[23] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.145      ; 2.667      ;
; -0.524 ; cminl[20] ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.145      ; 2.667      ;
; -0.519 ; cminl[7]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.039      ; 2.556      ;
; -0.518 ; cminl[6]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.039      ; 2.555      ;
; -0.518 ; flag.1101 ; led_out[2]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.285      ; 1.791      ;
; -0.516 ; flag.1101 ; led_out[6]$latch ; sys_clk      ; cminh[0]    ; 0.500        ; 1.286      ; 1.790      ;
; -0.512 ; csel[20]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.999      ; 2.509      ;
; -0.510 ; cminh[26] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.482      ;
; -0.509 ; cminl[8]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.078      ; 2.585      ;
; -0.509 ; cminh[27] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.974      ; 2.481      ;
; -0.508 ; cminl[8]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.077      ; 2.583      ;
; -0.508 ; cminl[14] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.057      ; 2.563      ;
; -0.508 ; csel[12]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 1.987      ; 2.493      ;
; -0.508 ; cminl[9]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.078      ; 2.584      ;
; -0.508 ; cminl[13] ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.057      ; 2.563      ;
; -0.507 ; cminl[9]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.500        ; 2.077      ; 2.582      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'flag.1111'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.397 ; flag.1011 ; led_bit[2]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.173      ; 0.557      ;
; -0.393 ; flag.0111 ; led_bit[3]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.176      ; 0.557      ;
; -0.382 ; flag.1101 ; led_bit[1]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.175      ; 0.544      ;
; -0.197 ; flag.1110 ; led_bit[0]$latch ; sys_clk      ; flag.1111   ; 0.500        ; 0.064      ; 0.309      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cminh[0]'                                                                       ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.978 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.200      ; 1.327      ;
; -1.897 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.200      ; 1.408      ;
; -1.866 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.208      ; 1.447      ;
; -1.825 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.026      ; 1.306      ;
; -1.791 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.034      ; 1.348      ;
; -1.773 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.026      ; 1.358      ;
; -1.519 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.200      ; 1.306      ;
; -1.485 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.208      ; 1.348      ;
; -1.467 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.200      ; 1.358      ;
; -1.324 ; cminh[0]  ; led_out[2]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.026      ; 1.327      ;
; -1.292 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.032      ; 1.845      ;
; -1.269 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.048      ; 1.884      ;
; -1.268 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.047      ; 1.884      ;
; -1.267 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.048      ; 1.886      ;
; -1.254 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.222      ; 2.073      ;
; -1.254 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.221      ; 2.072      ;
; -1.252 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.222      ; 2.075      ;
; -1.243 ; cminh[0]  ; led_out[6]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.026      ; 1.408      ;
; -1.230 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; 0.000        ; 3.206      ; 2.081      ;
; -1.212 ; cminh[0]  ; led_out[4]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.034      ; 1.447      ;
; -1.163 ; cminl[0]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.421      ; 1.278      ;
; -1.132 ; csel[2]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.370      ; 1.258      ;
; -1.123 ; cminh[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.359      ; 1.256      ;
; -1.113 ; cminh[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.353      ; 1.260      ;
; -1.109 ; cminh[3]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.353      ; 1.264      ;
; -1.099 ; cminl[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.381      ; 1.302      ;
; -1.071 ; cminl[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.373      ; 1.322      ;
; -1.061 ; cminh[3]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.375      ; 1.334      ;
; -1.061 ; cminh[3]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.374      ; 1.333      ;
; -1.061 ; csel[0]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.370      ; 1.329      ;
; -1.057 ; cminh[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.375      ; 1.338      ;
; -1.049 ; cminh[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.266      ; 1.237      ;
; -1.031 ; csel[1]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.370      ; 1.359      ;
; -1.019 ; cminh[2]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.361      ; 1.362      ;
; -1.011 ; csel[2]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.370      ; 1.379      ;
; -1.010 ; cminh[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.353      ; 1.363      ;
; -1.009 ; cminl[2]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.421      ; 1.432      ;
; -1.006 ; cminl[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.421      ; 1.435      ;
; -1.000 ; cminh[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.274      ; 1.294      ;
; -0.986 ; cminh[0]  ; led_out[5]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.206      ; 1.845      ;
; -0.985 ; cminh[1]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.266      ; 1.301      ;
; -0.981 ; csel[0]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.370      ; 1.409      ;
; -0.979 ; cminh[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.361      ; 1.402      ;
; -0.976 ; csel[1]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.370      ; 1.414      ;
; -0.963 ; cminh[0]  ; led_out[0]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.222      ; 1.884      ;
; -0.962 ; cminl[1]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.429      ; 1.487      ;
; -0.962 ; cminh[0]  ; led_out[3]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.221      ; 1.884      ;
; -0.961 ; cminh[0]  ; led_out[1]$latch ; cminh[0]     ; cminh[0]    ; -0.500       ; 3.222      ; 1.886      ;
; -0.953 ; cminl[0]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.429      ; 1.496      ;
; -0.944 ; cminl[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.421      ; 1.497      ;
; -0.931 ; cminl[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.395      ; 1.484      ;
; -0.920 ; csel[0]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.378      ; 1.478      ;
; -0.918 ; csel[2]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.378      ; 1.480      ;
; -0.915 ; cminl[0]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.421      ; 1.526      ;
; -0.906 ; csel[3]   ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.392      ; 1.506      ;
; -0.902 ; csel[1]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.378      ; 1.496      ;
; -0.900 ; cminl[2]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.421      ; 1.541      ;
; -0.894 ; cminl[1]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.427      ; 1.553      ;
; -0.892 ; csel[3]   ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.392      ; 1.520      ;
; -0.881 ; csel[3]   ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.391      ; 1.530      ;
; -0.859 ; cminl[0]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.443      ; 1.604      ;
; -0.837 ; cminl[0]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.595      ; 1.278      ;
; -0.836 ; csel[3]   ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.378      ; 1.562      ;
; -0.834 ; cminl[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.379      ; 1.565      ;
; -0.831 ; cminl[2]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.429      ; 1.618      ;
; -0.830 ; cminl[0]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.427      ; 1.617      ;
; -0.817 ; cseh[14]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.405      ; 1.608      ;
; -0.808 ; csel[3]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.370      ; 1.582      ;
; -0.806 ; csel[2]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.544      ; 1.258      ;
; -0.800 ; cminl[3]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.394      ; 1.614      ;
; -0.797 ; cminh[3]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.533      ; 1.256      ;
; -0.796 ; cminl[2]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.443      ; 1.667      ;
; -0.787 ; cminh[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.527      ; 1.260      ;
; -0.783 ; csel[3]   ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.376      ; 1.613      ;
; -0.783 ; cminh[3]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.527      ; 1.264      ;
; -0.781 ; cseh[14]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.420      ; 1.659      ;
; -0.781 ; csel[3]   ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.370      ; 1.609      ;
; -0.775 ; cseh[14]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.399      ; 1.644      ;
; -0.773 ; cminl[3]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.555      ; 1.302      ;
; -0.772 ; cseh[14]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.421      ; 1.669      ;
; -0.770 ; cseh[15]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.405      ; 1.655      ;
; -0.767 ; cseh[26]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.440      ; 1.693      ;
; -0.757 ; cminl[3]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.395      ; 1.658      ;
; -0.745 ; cminl[3]  ; led_out[6]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.547      ; 1.322      ;
; -0.735 ; cminh[3]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.549      ; 1.334      ;
; -0.735 ; cminh[3]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.548      ; 1.333      ;
; -0.735 ; csel[0]   ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.544      ; 1.329      ;
; -0.734 ; cseh[15]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.420      ; 1.706      ;
; -0.731 ; cseh[26]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.455      ; 1.744      ;
; -0.731 ; cminh[3]  ; led_out[0]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.549      ; 1.338      ;
; -0.728 ; cminl[0]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.442      ; 1.734      ;
; -0.728 ; cseh[15]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.399      ; 1.691      ;
; -0.726 ; cminl[2]  ; led_out[3]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.442      ; 1.736      ;
; -0.725 ; cseh[26]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.434      ; 1.729      ;
; -0.725 ; cseh[15]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.421      ; 1.716      ;
; -0.723 ; cseh[14]  ; led_out[4]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.407      ; 1.704      ;
; -0.723 ; cseh[28]  ; led_out[5]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.440      ; 1.737      ;
; -0.723 ; cminl[2]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.443      ; 1.740      ;
; -0.723 ; cminh[1]  ; led_out[2]$latch ; cnt_1s       ; cminh[0]    ; -0.500       ; 2.440      ; 1.237      ;
; -0.722 ; cseh[26]  ; led_out[1]$latch ; cnt_1s       ; cminh[0]    ; 0.000        ; 2.456      ; 1.754      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cnt_1s'                                                                  ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.336 ; cminh[0]  ; cminh[2]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.584      ;
; -0.333 ; cminh[0]  ; cminh[3]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.587      ;
; -0.270 ; cminh[0]  ; cminh[4]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.650      ;
; -0.267 ; cminh[0]  ; cminh[5]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.653      ;
; -0.204 ; cminh[0]  ; cminh[6]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.716      ;
; -0.201 ; cminh[0]  ; cminh[7]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.719      ;
; -0.138 ; cminh[0]  ; cminh[8]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.782      ;
; -0.135 ; cminh[0]  ; cminh[9]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.785      ;
; -0.072 ; cminh[0]  ; cminh[10] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.848      ;
; -0.069 ; cminh[0]  ; cminh[11] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.851      ;
; -0.006 ; cminh[0]  ; cminh[12] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.914      ;
; -0.003 ; cminh[0]  ; cminh[13] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.917      ;
; 0.060  ; cminh[0]  ; cminh[14] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.980      ;
; 0.063  ; cminh[0]  ; cminh[15] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.711      ; 0.983      ;
; 0.131  ; cminh[0]  ; cminh[16] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.706      ; 1.046      ;
; 0.134  ; cminh[0]  ; cminh[17] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.706      ; 1.049      ;
; 0.175  ; cminh[0]  ; cminh[0]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 1.585      ; 1.969      ;
; 0.181  ; cminh[0]  ; cminh[1]  ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.802      ; 1.192      ;
; 0.187  ; cseh[0]   ; cseh[0]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.036      ; 0.307      ;
; 0.191  ; cminh[0]  ; cminh[2]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 0.711      ; 0.611      ;
; 0.197  ; cminh[0]  ; cminh[18] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.706      ; 1.112      ;
; 0.200  ; cminh[0]  ; cminh[19] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.706      ; 1.115      ;
; 0.201  ; cseh[1]   ; cseh[1]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[2]   ; cseh[2]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[3]   ; cseh[3]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[4]   ; cseh[4]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[5]   ; cseh[5]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[6]   ; cseh[6]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[7]   ; cseh[7]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[9]   ; cseh[9]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[10]  ; cseh[10]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[8]   ; cseh[8]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[11]  ; cseh[11]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[12]  ; cseh[12]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[13]  ; cseh[13]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[14]  ; cseh[14]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[15]  ; cseh[15]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[16]  ; cseh[16]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[17]  ; cseh[17]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[18]  ; cseh[18]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[19]  ; cseh[19]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[20]  ; cseh[20]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[21]  ; cseh[21]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[22]  ; cseh[22]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[23]  ; cseh[23]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[24]  ; cseh[24]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[25]  ; cseh[25]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[26]  ; cseh[26]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[28]  ; cseh[28]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[29]  ; cseh[29]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[27]  ; cseh[27]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[30]  ; cseh[30]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cseh[31]  ; cseh[31]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[1]  ; cminl[1]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[2]  ; cminl[2]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[0]  ; cminl[0]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[3]  ; cminl[3]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[5]  ; cminl[5]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[4]  ; cminl[4]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[7]  ; cminl[7]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[8]  ; cminl[8]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[9]  ; cminl[9]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[10] ; cminl[10] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[11] ; cminl[11] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[6]  ; cminl[6]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[12] ; cminl[12] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[13] ; cminl[13] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[14] ; cminl[14] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[15] ; cminl[15] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[16] ; cminl[16] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[17] ; cminl[17] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[18] ; cminl[18] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[19] ; cminl[19] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[20] ; cminl[20] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[21] ; cminl[21] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[22] ; cminl[22] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[23] ; cminl[23] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[24] ; cminl[24] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[26] ; cminl[26] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[25] ; cminl[25] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[27] ; cminl[27] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[28] ; cminl[28] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[29] ; cminl[29] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[30] ; cminl[30] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cminl[31] ; cminl[31] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.307      ;
; 0.254  ; cminh[0]  ; cminh[3]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 0.711      ; 0.674      ;
; 0.257  ; cminh[0]  ; cminh[4]  ; cminh[0]     ; cnt_1s      ; -0.500       ; 0.711      ; 0.677      ;
; 0.263  ; cminh[0]  ; cminh[20] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.706      ; 1.178      ;
; 0.266  ; cminh[0]  ; cminh[21] ; cminh[0]     ; cnt_1s      ; 0.000        ; 0.706      ; 1.181      ;
; 0.291  ; csel[0]   ; cseh[0]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.926      ; 1.301      ;
; 0.312  ; cminh[5]  ; cminh[5]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.418      ;
; 0.312  ; cminh[6]  ; cminh[6]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.418      ;
; 0.313  ; cminh[4]  ; cminh[4]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.419      ;
; 0.314  ; cminh[7]  ; cminh[7]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.420      ;
; 0.317  ; csel[15]  ; csel[15]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.423      ;
; 0.318  ; csel[3]   ; csel[3]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.424      ;
; 0.318  ; csel[5]   ; csel[5]   ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.424      ;
; 0.318  ; csel[13]  ; csel[13]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.424      ;
; 0.318  ; csel[31]  ; csel[31]  ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.424      ;
; 0.318  ; cminh[15] ; cminh[15] ; cnt_1s       ; cnt_1s      ; 0.000        ; 0.022      ; 0.424      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                 ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.135 ; cnt_1s    ; cnt_1s    ; cnt_1s       ; sys_clk     ; 0.000        ; 1.187      ; 1.271      ;
; 0.201  ; flag.1011 ; flag.1011 ; sys_clk      ; sys_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; flag.1101 ; flag.1101 ; sys_clk      ; sys_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; flag.0111 ; flag.0111 ; sys_clk      ; sys_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.290  ; cnt[15]   ; cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.411      ;
; 0.291  ; cnt[3]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; cnt[5]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; cnt[29]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; cnt[31]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.292  ; cnt[1]    ; cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; cnt[7]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; cnt[17]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; cnt[27]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; scan[31]  ; scan[31]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.412      ;
; 0.293  ; cnt[2]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; cnt[9]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; cnt[8]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; cnt[23]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; cnt[25]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; cnt[30]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; cnt[4]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; cnt[10]   ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; cnt[26]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; cnt[28]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.415      ;
; 0.303  ; cnt[0]    ; cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.439  ; cnt_1s    ; cnt_1s    ; cnt_1s       ; sys_clk     ; -0.500       ; 1.187      ; 1.345      ;
; 0.440  ; cnt[29]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.561      ;
; 0.440  ; cnt[3]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.561      ;
; 0.441  ; cnt[1]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; cnt[7]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; cnt[27]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.562      ;
; 0.442  ; cnt[9]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; cnt[25]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.563      ;
; 0.450  ; cnt[0]    ; cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.571      ;
; 0.451  ; cnt[2]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451  ; cnt[30]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451  ; cnt[8]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; cnt[4]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; cnt[28]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; cnt[26]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; cnt[0]    ; cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; cnt[2]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; cnt[8]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; cnt[28]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; cnt[26]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.576      ;
; 0.502  ; cnt[15]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.623      ;
; 0.503  ; cnt[5]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.624      ;
; 0.503  ; cnt[29]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.624      ;
; 0.503  ; cnt[3]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.624      ;
; 0.504  ; cnt[1]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.625      ;
; 0.504  ; cnt[7]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.625      ;
; 0.504  ; cnt[27]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.625      ;
; 0.505  ; cnt[23]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; cnt[25]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.626      ;
; 0.506  ; cnt[5]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.627      ;
; 0.507  ; cnt[1]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.628      ;
; 0.507  ; cnt[7]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.628      ;
; 0.507  ; cnt[27]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.628      ;
; 0.508  ; cnt[23]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; cnt[25]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.629      ;
; 0.516  ; cnt[0]    ; cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; cnt[2]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; cnt[4]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; cnt[28]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; cnt[26]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.519  ; cnt[0]    ; cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; cnt[16]   ; cnt[17]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.642      ;
; 0.520  ; cnt[24]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.642      ;
; 0.521  ; cnt[4]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.642      ;
; 0.521  ; cnt[26]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.642      ;
; 0.523  ; cnt[24]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.645      ;
; 0.533  ; cnt[22]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.655      ;
; 0.535  ; cnt[6]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.656      ;
; 0.538  ; cnt[6]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.659      ;
; 0.569  ; cnt[5]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.690      ;
; 0.569  ; cnt[3]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.690      ;
; 0.570  ; cnt[1]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.691      ;
; 0.570  ; cnt[27]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.691      ;
; 0.571  ; cnt[23]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.692      ;
; 0.571  ; cnt[25]   ; cnt[29]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.692      ;
; 0.572  ; cnt[5]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.693      ;
; 0.572  ; cnt[3]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.693      ;
; 0.574  ; cnt[23]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.695      ;
; 0.574  ; cnt[25]   ; cnt[30]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.695      ;
; 0.582  ; cnt[0]    ; cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.703      ;
; 0.583  ; cnt[2]    ; cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.704      ;
; 0.584  ; cnt[10]   ; cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.705      ;
; 0.584  ; cnt[4]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.705      ;
; 0.584  ; cnt[26]   ; cnt[31]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.705      ;
; 0.586  ; cnt[24]   ; cnt[27]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.708      ;
; 0.586  ; cnt[2]    ; cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.707      ;
; 0.587  ; cnt[4]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.708      ;
; 0.588  ; cnt[21]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.710      ;
; 0.589  ; cnt[24]   ; cnt[28]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.711      ;
; 0.599  ; cnt[22]   ; cnt[25]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.721      ;
; 0.601  ; cnt[6]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.722      ;
; 0.602  ; cnt[22]   ; cnt[26]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.724      ;
; 0.604  ; cnt[6]    ; cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.725      ;
; 0.606  ; cnt[20]   ; cnt[23]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.728      ;
; 0.635  ; cnt[3]    ; cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.756      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'flag.1111'                                                                     ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.573 ; flag.1110 ; led_bit[0]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.180      ; 0.283      ;
; 0.642 ; flag.1101 ; led_bit[1]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.294      ; 0.466      ;
; 0.650 ; flag.0111 ; led_bit[3]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.295      ; 0.475      ;
; 0.665 ; flag.1011 ; led_bit[2]$latch ; sys_clk      ; flag.1111   ; -0.500       ; 0.292      ; 0.487      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                         ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; cnt_1s    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.0111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1101 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; flag.1111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; scan[9]   ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[18]  ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[20]  ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[22]  ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[23]  ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[24]  ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[25]  ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[26]  ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[30]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[0]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[10]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[11]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[15]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[18]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[1]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[2]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[3]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[4]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[5]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[6]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[7]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[8]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; cnt[9]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; flag.1111 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[16]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[17]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[19]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[21]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[27]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; scan[28]  ;
+--------+--------------+----------------+-----------------+---------+------------+-----------+


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cnt_1s'                                    ;
+--------+--------------+----------------+------------+--------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target    ;
+--------+--------------+----------------+------------+--------+------------+-----------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminh[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cminl[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; cseh[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cnt_1s ; Rise       ; csel[12]  ;
+--------+--------------+----------------+------------+--------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cminh[0]'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -0.136 ; -0.136       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[0]$latch             ;
; -0.135 ; -0.135       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[1]$latch             ;
; -0.135 ; -0.135       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[3]$latch             ;
; -0.133 ; -0.133       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[0]$latch|datac       ;
; -0.133 ; -0.133       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[4]$latch             ;
; -0.133 ; -0.133       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[5]$latch             ;
; -0.133 ; -0.133       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[7]$latch             ;
; -0.132 ; -0.132       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[1]$latch|datac       ;
; -0.132 ; -0.132       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[3]$latch|datac       ;
; -0.131 ; -0.131       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[2]$latch             ;
; -0.130 ; -0.130       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[4]$latch|datac       ;
; -0.130 ; -0.130       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[5]$latch|datac       ;
; -0.130 ; -0.130       ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; led_out[6]$latch             ;
; -0.130 ; -0.130       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[7]$latch|datac       ;
; -0.128 ; -0.128       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[2]$latch|datac       ;
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; led_out[6]$latch|datac       ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4clkctrl|inclk[0] ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4clkctrl|outclk   ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4|combout         ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~4|datab           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~2|combout         ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~2|datac           ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|combout         ;
; 0.089  ; 0.089        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~1|combout         ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~2|datac           ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~2|combout         ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4|combout         ;
; 0.146  ; 0.146        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4|datab           ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4clkctrl|inclk[0] ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Selector46~4clkctrl|outclk   ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[2]$latch|datac       ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[6]$latch|datac       ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[4]$latch|datac       ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[5]$latch|datac       ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[7]$latch|datac       ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[2]$latch             ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[6]$latch             ;
; 0.234  ; 0.234        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[0]$latch|datac       ;
; 0.234  ; 0.234        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[3]$latch|datac       ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[4]$latch             ;
; 0.235  ; 0.235        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[1]$latch|datac       ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[5]$latch             ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[7]$latch             ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[0]$latch             ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[3]$latch             ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[1]$latch             ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[0]$latch             ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[1]$latch             ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[3]$latch             ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[0]$latch|datac       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[4]$latch             ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[5]$latch             ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[7]$latch             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[1]$latch|datac       ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[3]$latch|datac       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[2]$latch             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[4]$latch|datac       ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[5]$latch|datac       ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; led_out[6]$latch             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[7]$latch|datac       ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~1|combout         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[2]$latch|datac       ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; led_out[6]$latch|datac       ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|datac           ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Selector46~1|datab           ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Equal32~0|combout            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideOr34~0|combout           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; Equal32~0|datad              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~0|datad             ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideOr34~0|datad             ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~2|datac           ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~2|combout         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~0|combout           ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|datad             ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; WideNor3~1|combout           ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~4clkctrl|inclk[0] ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~4clkctrl|outclk   ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|datab             ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; WideNor3~1|combout           ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4|datab           ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4|combout         ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~1|datab           ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~1|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; cminh[0]|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Rise       ; cminh[0]|q                   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~4|datab           ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~4|combout         ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; WideNor3~1|combout           ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; cminh[0] ; Fall       ; Selector46~4clkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; WideNor3~1|datab             ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~2|combout         ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Selector46~2|datac           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; WideNor3~1|combout           ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; WideNor3~1|datad             ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; WideNor3~0|combout           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; Equal32~0|datad              ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; WideNor3~0|datad             ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; cminh[0] ; Rise       ; WideOr34~0|datad             ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; cminh[0] ; Fall       ; Equal32~0|combout            ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'flag.1111'                                                          ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[1]$latch           ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[2]$latch           ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[3]$latch           ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[1]$latch|datac     ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[2]$latch|datac     ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[3]$latch|datac     ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; led_bit[0]$latch|datad     ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; flag.1111 ; Fall       ; led_bit[0]$latch           ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111~clkctrl|inclk[0] ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Rise       ; flag.1111|q                ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111~clkctrl|inclk[0] ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; flag.1111~clkctrl|outclk   ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[0]$latch           ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[0]$latch|datad     ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[1]$latch|datac     ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[2]$latch|datac     ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; flag.1111 ; Rise       ; led_bit[3]$latch|datac     ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[1]$latch           ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[2]$latch           ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; flag.1111 ; Fall       ; led_bit[3]$latch           ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 2.631 ; 3.365 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sys_rst_n ; sys_clk    ; -0.962 ; -1.550 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_out[*]  ; cminh[0]   ; 6.533 ; 6.710 ; Rise       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 5.836 ; 5.987 ; Rise       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 5.584 ; 5.707 ; Rise       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 6.533 ; 6.710 ; Rise       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 5.643 ; 5.767 ; Rise       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 5.854 ; 6.068 ; Rise       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 5.648 ; 5.775 ; Rise       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 5.902 ; 6.049 ; Rise       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 5.477 ; 5.599 ; Rise       ; cminh[0]        ;
; led_out[*]  ; cminh[0]   ; 6.707 ; 6.884 ; Fall       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 6.010 ; 6.161 ; Fall       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 5.758 ; 5.881 ; Fall       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 6.707 ; 6.884 ; Fall       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 5.817 ; 5.941 ; Fall       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 6.028 ; 6.242 ; Fall       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 5.822 ; 5.949 ; Fall       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 6.076 ; 6.223 ; Fall       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 5.651 ; 5.773 ; Fall       ; cminh[0]        ;
; led_bit[*]  ; flag.1111  ; 4.021 ; 4.139 ; Fall       ; flag.1111       ;
;  led_bit[0] ; flag.1111  ; 4.021 ; 4.139 ; Fall       ; flag.1111       ;
;  led_bit[1] ; flag.1111  ; 3.889 ; 3.986 ; Fall       ; flag.1111       ;
;  led_bit[2] ; flag.1111  ; 3.914 ; 4.006 ; Fall       ; flag.1111       ;
;  led_bit[3] ; flag.1111  ; 3.829 ; 3.915 ; Fall       ; flag.1111       ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_out[*]  ; cminh[0]   ; 5.225 ; 5.342 ; Rise       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 5.569 ; 5.714 ; Rise       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 5.329 ; 5.446 ; Rise       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 6.275 ; 6.448 ; Rise       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 5.384 ; 5.503 ; Rise       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 5.586 ; 5.791 ; Rise       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 5.391 ; 5.514 ; Rise       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 5.634 ; 5.775 ; Rise       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 5.225 ; 5.342 ; Rise       ; cminh[0]        ;
; led_out[*]  ; cminh[0]   ; 5.053 ; 5.170 ; Fall       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 5.397 ; 5.542 ; Fall       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 5.157 ; 5.274 ; Fall       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 6.103 ; 6.276 ; Fall       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 5.212 ; 5.331 ; Fall       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 5.414 ; 5.619 ; Fall       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 5.219 ; 5.342 ; Fall       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 5.462 ; 5.603 ; Fall       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 5.053 ; 5.170 ; Fall       ; cminh[0]        ;
; led_bit[*]  ; flag.1111  ; 3.698 ; 3.781 ; Fall       ; flag.1111       ;
;  led_bit[0] ; flag.1111  ; 3.883 ; 3.997 ; Fall       ; flag.1111       ;
;  led_bit[1] ; flag.1111  ; 3.755 ; 3.850 ; Fall       ; flag.1111       ;
;  led_bit[2] ; flag.1111  ; 3.779 ; 3.869 ; Fall       ; flag.1111       ;
;  led_bit[3] ; flag.1111  ; 3.698 ; 3.781 ; Fall       ; flag.1111       ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -5.939   ; -3.320  ; N/A      ; N/A     ; -3.000              ;
;  cminh[0]        ; -1.964   ; -3.320  ; N/A      ; N/A     ; -0.397              ;
;  cnt_1s          ; -4.608   ; -0.559  ; N/A      ; N/A     ; -1.000              ;
;  flag.1111       ; -1.138   ; 0.573   ; N/A      ; N/A     ; 0.364               ;
;  sys_clk         ; -5.939   ; -0.135  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -750.354 ; -22.775 ; 0.0      ; 0.0     ; -214.648            ;
;  cminh[0]        ; -12.617  ; -19.377 ; N/A      ; N/A     ; -13.648             ;
;  cnt_1s          ; -462.875 ; -3.594  ; N/A      ; N/A     ; -128.000            ;
;  flag.1111       ; -4.184   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  sys_clk         ; -270.678 ; -0.135  ; N/A      ; N/A     ; -77.479             ;
+------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 4.568 ; 5.137 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sys_rst_n ; sys_clk    ; -0.962 ; -1.550 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_out[*]  ; cminh[0]   ; 10.976 ; 11.052 ; Rise       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 10.052 ; 10.071 ; Rise       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 9.587  ; 9.634  ; Rise       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 10.976 ; 11.052 ; Rise       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 9.736  ; 9.693  ; Rise       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 10.051 ; 10.218 ; Rise       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 9.733  ; 9.714  ; Rise       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 10.176 ; 10.196 ; Rise       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 9.378  ; 9.421  ; Rise       ; cminh[0]        ;
; led_out[*]  ; cminh[0]   ; 11.255 ; 11.331 ; Fall       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 10.331 ; 10.350 ; Fall       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 9.866  ; 9.913  ; Fall       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 11.255 ; 11.331 ; Fall       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 10.015 ; 9.972  ; Fall       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 10.330 ; 10.497 ; Fall       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 10.012 ; 9.993  ; Fall       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 10.455 ; 10.475 ; Fall       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 9.657  ; 9.700  ; Fall       ; cminh[0]        ;
; led_bit[*]  ; flag.1111  ; 6.742  ; 6.723  ; Fall       ; flag.1111       ;
;  led_bit[0] ; flag.1111  ; 6.742  ; 6.723  ; Fall       ; flag.1111       ;
;  led_bit[1] ; flag.1111  ; 6.484  ; 6.490  ; Fall       ; flag.1111       ;
;  led_bit[2] ; flag.1111  ; 6.560  ; 6.547  ; Fall       ; flag.1111       ;
;  led_bit[3] ; flag.1111  ; 6.396  ; 6.389  ; Fall       ; flag.1111       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_out[*]  ; cminh[0]   ; 5.225 ; 5.342 ; Rise       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 5.569 ; 5.714 ; Rise       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 5.329 ; 5.446 ; Rise       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 6.275 ; 6.448 ; Rise       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 5.384 ; 5.503 ; Rise       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 5.586 ; 5.791 ; Rise       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 5.391 ; 5.514 ; Rise       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 5.634 ; 5.775 ; Rise       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 5.225 ; 5.342 ; Rise       ; cminh[0]        ;
; led_out[*]  ; cminh[0]   ; 5.053 ; 5.170 ; Fall       ; cminh[0]        ;
;  led_out[0] ; cminh[0]   ; 5.397 ; 5.542 ; Fall       ; cminh[0]        ;
;  led_out[1] ; cminh[0]   ; 5.157 ; 5.274 ; Fall       ; cminh[0]        ;
;  led_out[2] ; cminh[0]   ; 6.103 ; 6.276 ; Fall       ; cminh[0]        ;
;  led_out[3] ; cminh[0]   ; 5.212 ; 5.331 ; Fall       ; cminh[0]        ;
;  led_out[4] ; cminh[0]   ; 5.414 ; 5.619 ; Fall       ; cminh[0]        ;
;  led_out[5] ; cminh[0]   ; 5.219 ; 5.342 ; Fall       ; cminh[0]        ;
;  led_out[6] ; cminh[0]   ; 5.462 ; 5.603 ; Fall       ; cminh[0]        ;
;  led_out[7] ; cminh[0]   ; 5.053 ; 5.170 ; Fall       ; cminh[0]        ;
; led_bit[*]  ; flag.1111  ; 3.698 ; 3.781 ; Fall       ; flag.1111       ;
;  led_bit[0] ; flag.1111  ; 3.883 ; 3.997 ; Fall       ; flag.1111       ;
;  led_bit[1] ; flag.1111  ; 3.755 ; 3.850 ; Fall       ; flag.1111       ;
;  led_bit[2] ; flag.1111  ; 3.779 ; 3.869 ; Fall       ; flag.1111       ;
;  led_bit[3] ; flag.1111  ; 3.698 ; 3.781 ; Fall       ; flag.1111       ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_bit[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_bit[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_bit[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_bit[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_bit[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_bit[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_bit[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_bit[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_bit[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_bit[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_bit[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_bit[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_bit[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_bit[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_bit[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_bit[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; cminh[0]   ; cminh[0]  ; 20       ; 20       ; 20       ; 20       ;
; cnt_1s     ; cminh[0]  ; 3040     ; 0        ; 3040     ; 0        ;
; sys_clk    ; cminh[0]  ; 106      ; 0        ; 106      ; 0        ;
; cminh[0]   ; cnt_1s    ; 32       ; 32       ; 0        ; 0        ;
; cnt_1s     ; cnt_1s    ; 13408    ; 0        ; 0        ; 0        ;
; sys_clk    ; flag.1111 ; 0        ; 0        ; 4        ; 0        ;
; cnt_1s     ; sys_clk   ; 1        ; 1        ; 0        ; 0        ;
; sys_clk    ; sys_clk   ; 154126   ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; cminh[0]   ; cminh[0]  ; 20       ; 20       ; 20       ; 20       ;
; cnt_1s     ; cminh[0]  ; 3040     ; 0        ; 3040     ; 0        ;
; sys_clk    ; cminh[0]  ; 106      ; 0        ; 106      ; 0        ;
; cminh[0]   ; cnt_1s    ; 32       ; 32       ; 0        ; 0        ;
; cnt_1s     ; cnt_1s    ; 13408    ; 0        ; 0        ; 0        ;
; sys_clk    ; flag.1111 ; 0        ; 0        ; 4        ; 0        ;
; cnt_1s     ; sys_clk   ; 1        ; 1        ; 0        ; 0        ;
; sys_clk    ; sys_clk   ; 154126   ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 198   ; 198  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Jan 09 13:08:49 2022
Info: Command: quartus_sta watch -c watch
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'watch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cnt_1s cnt_1s
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
    Info (332105): create_clock -period 1.000 -name flag.1111 flag.1111
    Info (332105): create_clock -period 1.000 -name cminh[0] cminh[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.939
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.939      -270.678 sys_clk 
    Info (332119):    -4.608      -462.875 cnt_1s 
    Info (332119):    -1.964       -12.617 cminh[0] 
    Info (332119):    -1.138        -4.184 flag.1111 
Info (332146): Worst-case hold slack is -3.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.320       -19.377 cminh[0] 
    Info (332119):    -0.559        -3.340 cnt_1s 
    Info (332119):    -0.058        -0.058 sys_clk 
    Info (332119):     0.743         0.000 flag.1111 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -73.000 sys_clk 
    Info (332119):    -1.000      -128.000 cnt_1s 
    Info (332119):    -0.397       -13.648 cminh[0] 
    Info (332119):     0.407         0.000 flag.1111 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.247      -233.711 sys_clk 
    Info (332119):    -4.007      -405.333 cnt_1s 
    Info (332119):    -1.804       -11.563 cminh[0] 
    Info (332119):    -1.041        -3.820 flag.1111 
Info (332146): Worst-case hold slack is -2.921
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.921       -16.919 cminh[0] 
    Info (332119):    -0.543        -3.594 cnt_1s 
    Info (332119):    -0.075        -0.075 sys_clk 
    Info (332119):     0.786         0.000 flag.1111 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -73.000 sys_clk 
    Info (332119):    -1.000      -128.000 cnt_1s 
    Info (332119):    -0.244        -9.469 cminh[0] 
    Info (332119):     0.459         0.000 flag.1111 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.898
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.898      -124.035 sys_clk 
    Info (332119):    -2.209      -208.855 cnt_1s 
    Info (332119):    -0.752        -4.960 cminh[0] 
    Info (332119):    -0.397        -1.369 flag.1111 
Info (332146): Worst-case hold slack is -1.978
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.978       -10.967 cminh[0] 
    Info (332119):    -0.336        -2.034 cnt_1s 
    Info (332119):    -0.135        -0.135 sys_clk 
    Info (332119):     0.573         0.000 flag.1111 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -77.479 sys_clk 
    Info (332119):    -1.000      -128.000 cnt_1s 
    Info (332119):    -0.136        -2.321 cminh[0] 
    Info (332119):     0.364         0.000 flag.1111 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4708 megabytes
    Info: Processing ended: Sun Jan 09 13:08:51 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


