`timescale 1ns / 1ps
`include "Definition.vh"
//////////////////////////////////////////////////////////////////////////////////
// Company:Tongji University
// Engineer:Mi HD
//
// Create Date: 2018/04/25 16:11:18
// Module Name: RegFiles
// Project Name: MIPS VERILOG CPU
// Target Devices:DIGILENT NEXYS 4 DDR
// Tool Versions:Vivado 2016.2
// Description:MIPS CPU 31æ¡æŒ‡ä»¤å¯„å­˜å™¨å ?

// Revision: 
// Revision 0.01 - File Created
// Additional Comments:
/////
//////////////////////////////////////////////////////////////////////////////////
module regfile (
	input clk, //å¯„å­˜å™¨ç»„æ—¶é’Ÿä¿¡å·ï¼Œä¸‹é™æ²¿å†™å…¥æ•°æ®
	input rst, //reset ä¿¡å·ï¼Œå¼‚æ­¥å¤ä½ï¼Œé«˜ç”µå¹³æ—¶å…¨éƒ¨å¯„å­˜å™¨ç½®é›?
	input we, //å¯„å­˜å™¨è¯»å†™æœ‰æ•ˆä¿¡å·ï¼Œé«˜ç”µå¹³æ—¶å…è®¸å¯„å­˜å™¨å†™å…¥æ•°æ®ï¼Œä½ç”µå¹³æ—¶å…è®¸å¯„å­˜å™¨è¯»å‡ºæ•°æ?
	input [4:0] raddr1, //æ‰?éœ?è¯»å–çš„å¯„å­˜å™¨çš„åœ°å?
	input [4:0] raddr2, //æ‰?éœ?è¯»å–çš„å¯„å­˜å™¨çš„åœ°å?
	input [4:0] waddr, //å†™å¯„å­˜å™¨çš„åœ°å?
	input [31:0] wdata, //å†™å¯„å­˜å™¨æ•°æ®ï¼Œæ•°æ®åœ¨ clk ä¸‹é™æ²¿æ—¶è¢«å†™å…?
	output [31:0] rdata1, //raddr1 æ‰?å¯¹åº”å¯„å­˜å™¨çš„è¾“å‡ºæ•°æ®
	output [31:0] rdata2 //raddr2 æ‰?å¯¹åº”å¯„å­˜å™¨çš„è¾“å‡ºæ•°æ®
);
	reg [31:0] array_reg [31:0];
	integer i;

	always@(posedge  clk or posedge rst) begin
		if(rst)  for(i=0;i<32;i=i+1) begin
			array_reg[i]<=32'b0;
		end
		else begin
			if(we&&waddr!=5'b0) array_reg[waddr]<=wdata;
		end
	end

	assign rdata1 = array_reg[raddr1];
	assign rdata2 = array_reg[raddr2];

endmodule