ARRAY_SIZE,FUNC_0
MG_CLKTOP2_CORECLKCTL1_A_DIVRATIO,FUNC_1
MG_CLKTOP2_HSCLKCTL_CORE_INPUTSEL,FUNC_2
MG_CLKTOP2_HSCLKCTL_DSDIV_RATIO,FUNC_3
MG_CLKTOP2_HSCLKCTL_HSDIV_RATIO_2,VAR_0
MG_CLKTOP2_HSCLKCTL_HSDIV_RATIO_3,VAR_1
MG_CLKTOP2_HSCLKCTL_HSDIV_RATIO_5,VAR_2
MG_CLKTOP2_HSCLKCTL_HSDIV_RATIO_7,VAR_3
MG_CLKTOP2_HSCLKCTL_TLINEDRV_CLKSEL,FUNC_4
MG_REFCLKIN_CTL_OD_2_MUX,FUNC_5
MISSING_CASE,FUNC_6
icl_mg_pll_find_divisors,FUNC_7
clock_khz,VAR_4
is_dp,VAR_5
use_ssc,VAR_6
target_dco_khz,VAR_7
state,VAR_8
dco_min_freq,VAR_9
dco_max_freq,VAR_10
div1_vals,VAR_11
i,VAR_12
div2,VAR_13
div1,VAR_14
dco,VAR_15
a_divratio,VAR_16
tlinedrv,VAR_17
inputsel,VAR_18
hsdiv,VAR_19
