[Inputs]
Clk_In
[Outputs]
Clk_Out
[BiDir]
[ATTRIBUTES]
VeriModel Gen_1Hz

