{
    "hands_on_practices": [
        {
            "introduction": "在追求更高性能的集成电路设计中，一个核心挑战是如何在目标时钟频率下满足时序要求。当一个组合逻辑块的延迟过长，无法在单个时钟周期内完成时，流水线技术便成为一种关键的架构优化手段。通过在长逻辑路径中插入寄存器，我们可以将其分割成多个较短的段，从而提高电路的工作频率。这个练习将指导你根据给定的时序参数，从第一性原理出发，计算出为满足目标频率所需的最小流水线级数，这对于RTL设计和时序收敛至关重要。",
            "id": "4276652",
            "problem": "在一个使用电子设计自动化 (EDA) 工具综合和实现的同步集成电路 (IC) 中，考虑一个单时钟域的组合逻辑块，该逻辑块当前位于上游触发寄存器和单个下游捕获寄存器之间。该逻辑块是纯组合逻辑，并且可以通过插入边沿触发的流水线寄存器进行分割，其布线和插入开销可忽略不计。所有流水线寄存器都是相同的，其特性为建立时间 $t_{\\mathrm{su}}$ 和时钟到Q端延迟 $t_{\\mathrm{cq}}$。全局时钟不确定性 (包括时钟偏斜和抖动) 为 $u$。保持时序通过其他方式得到保证，可以忽略。目标时钟频率为 $f_{\\mathrm{clk}}$ (周期 $T = 1/f_{\\mathrm{clk}}$)。该逻辑块将被流水线化，以便在同一时钟下，每个寄存器间段都满足单周期建立时序。\n\n给定：\n- 目标频率 $f_{\\mathrm{clk}} = 1.25\\,\\text{GHz}$。\n- 寄存器建立时间 $t_{\\mathrm{su}} = 0.03\\,\\text{ns}$。\n- 寄存器时钟到Q端延迟 $t_{\\mathrm{cq}} = 0.05\\,\\text{ns}$。\n- 全局时钟不确定性 $u = 0.04\\,\\text{ns}$。\n- 逻辑块的总组合延迟 $D_{\\mathrm{block}} = 1.65\\,\\text{ns}$。\n- 三个逻辑块输入来自上游触发寄存器，其在逻辑块边界相对于有效时钟沿的已知输入到达时间为：$a_1 = 0.15\\,\\text{ns}$，$a_2 = 0.22\\,\\text{ns}$，$a_3 = 0.18\\,\\text{ns}$。假设逻辑努力和重收敛效应已正确地反向标注到这些到达时间中，并且下游捕获寄存器是该逻辑块后唯一预先存在的寄存器。\n\n假设您可以在逻辑块内的任意切点放置流水线寄存器，使得各段延迟之和等于 $D_{\\mathrm{block}}$，并且第一段由逻辑块输入直接驱动。使用同步时序的基本原理（到达时间加组合延迟加建立时间不得超过减去不确定性和上游寄存器延迟（如适用）后的可用时钟周期），从这些基本原理中推导出每级时序的条件，并计算必须在逻辑块内部插入的最小流水线寄存器数量，以使所有寄存器间段在 $f_{\\mathrm{clk}}$ 频率下满足单周期建立时序。请以等于此最小插入流水线寄存器数量的单个整数形式提供最终答案。无需进行四舍五入，因为答案是整数。最终答案中不要包含任何单位。",
            "solution": "首先将验证用户提供的问题的正确性、一致性和完整性。\n\n### 第1步：提取给定条件\n-   目标时钟频率：$f_{\\mathrm{clk}} = 1.25\\,\\text{GHz}$\n-   寄存器建立时间：$t_{\\mathrm{su}} = 0.03\\,\\text{ns}$\n-   寄存器时钟到Q端延迟：$t_{\\mathrm{cq}} = 0.05\\,\\text{ns}$\n-   全局时钟不确定性：$u = 0.04\\,\\text{ns}$\n-   逻辑块的总组合延迟：$D_{\\mathrm{block}} = 1.65\\,\\text{ns}$\n-   逻辑块边界的输入到达时间：$a_1 = 0.15\\,\\text{ns}$，$a_2 = 0.22\\,\\text{ns}$，$a_3 = 0.18\\,\\text{ns}$\n-   保持时序得到保证，可以忽略。\n-   流水线寄存器可以插入在任意切点。\n-   需要插入的寄存器数量是待确定的量。\n\n### 第2步：使用提取的给定条件进行验证\n1.  **科学依据**：该问题基于同步数字电路时序分析的基本原理，特别是流水线架构中的建立时间约束。所有概念（$f_{\\mathrm{clk}}$、$t_{\\mathrm{su}}$、$t_{\\mathrm{cq}}$、时钟不确定性、流水线技术）在IC设计和EDA领域都是标准概念。\n2.  **适定性**：问题是适定的。它提供了计算最小流水线寄存器数量所需的所有必要参数，答案是唯一的整数值。\n3.  **客观性**：语言精确、量化，没有主观或模糊的术语。\n4.  **完整性与一致性**：问题是自洽的，所有给定值都一致。没有矛盾之处。明确说明了诸如寄存器插入开销可忽略不计等假设。\n\n### 第3步：结论与行动\n问题被判定为**有效**。将提供一个完整的、有理有据的解答。\n\n### 解答推导\n支配同步电路最高工作频率的核心原理是建立时序约束。对于一个触发寄存器和一个捕获寄存器之间的数据路径，路径的总延迟必须小于或等于一个时钟周期内的可用时间。\n\n时钟周期 $T$ 是时钟频率 $f_{\\mathrm{clk}}$ 的倒数：\n$$T = \\frac{1}{f_{\\mathrm{clk}}} = \\frac{1}{1.25 \\times 10^9\\,\\text{Hz}} = 0.8\\,\\text{ns}$$\n\n设 $N$ 为要插入的最小流水线寄存器数量。插入 $N$ 个寄存器会将总延迟为 $D_{\\mathrm{block}}$ 的组合逻辑块分成 $N+1$ 个段。设这些段的延迟为 $D_1, D_2, \\dots, D_{N+1}$，使得：\n$$\\sum_{i=1}^{N+1} D_i = D_{\\mathrm{block}} = 1.65\\,\\text{ns}$$\n\n我们必须推导出每个段的时序约束。\n\n**1. 内部段和最终段的时序约束**\n考虑一个延迟为 $D_i$（对于 $i \\ge 2$）的组合逻辑段，它位于两个寄存器之间（一个插入的流水线寄存器触发数据，另一个寄存器捕获数据）。信号在时钟沿之后从第一个寄存器发出，通过逻辑电路传播，并且必须在下一个时钟沿到来之前到达第二个寄存器的输入端并稳定 $t_{\\mathrm{su}}$ 的建立时间。标准的建立时序方程是：\n$$t_{\\mathrm{cq}} + D_i + t_{\\mathrm{su}} + u \\le T$$\n这里，$t_{\\mathrm{cq}}$ 是触发寄存器的时钟到Q端延迟，$D_i$ 是组合路径延迟，$t_{\\mathrm{su}}$ 是捕获寄存器的建立时间，$u$ 是时钟不确定性，它减少了有效时钟周期。此约束适用于从第一个插入的寄存器开始的所有段，即对于 $i=2, 3, \\dots, N+1$。\n\n由此，我们可以计算出这些段允许的最大组合延迟，我们将其表示为 $D_{\\mathrm{int, max}}$：\n$$D_{\\mathrm{int, max}} = T - t_{\\mathrm{cq}} - t_{\\mathrm{su}} - u$$\n$$D_{\\mathrm{int, max}} = 0.8\\,\\text{ns} - 0.05\\,\\text{ns} - 0.03\\,\\text{ns} - 0.04\\,\\text{ns} = 0.68\\,\\text{ns}$$\n\n**2. 第一段的时序约束**\n延迟为 $D_1$ 的第一段是不同的。它不是由插入的流水线寄存器之一驱动。相反，其输入是逻辑块的主输入，这些输入在时钟沿之后的指定时间到达。逻辑块输入引脚的最坏情况（最晚）到达时间决定了时序约束。设此时间为 $a_{\\max}$。\n$$a_{\\max} = \\max(a_1, a_2, a_3) = \\max(0.15\\,\\text{ns}, 0.22\\,\\text{ns}, 0.18\\,\\text{ns}) = 0.22\\,\\text{ns}$$\n在时序路径计算中，这个到达时间 $a_{\\max}$ 有效地取代了触发寄存器的 $t_{\\mathrm{cq}}$。信号在相对于时钟沿的 $a_{\\max} + D_1$ 时刻到达第一个流水线寄存器的输入端。对此第一个捕获寄存器的建立约束为：\n$$(a_{\\max} + D_1) + t_{\\mathrm{su}} + u \\le T$$\n因此，第一段允许的最大延迟 $D_{1, \\max}$ 为：\n$$D_{1, \\max} = T - a_{\\max} - t_{\\mathrm{su}} - u$$\n$$D_{1, \\max} = 0.8\\,\\text{ns} - 0.22\\,\\text{ns} - 0.03\\,\\text{ns} - 0.04\\,\\text{ns} = 0.51\\,\\text{ns}$$\n\n**3. 计算最小寄存器数量**\n我们需要将总逻辑块延迟 $D_{\\mathrm{block}} = 1.65\\,\\text{ns}$ 分割成 $N+1$ 个段，其中第一段的最大延迟为 $D_{1, \\max} = 0.51\\,\\text{ns}$，随后的 $N$ 个段每个的最大延迟为 $D_{\\mathrm{int, max}} = 0.68\\,\\text{ns}$。\n为了成功地对该块进行流水线处理，这 $N+1$ 个段的最大可能延迟之和必须大于或等于总逻辑块延迟。\n$$D_{\\mathrm{block}} \\le D_{1, \\max} + N \\times D_{\\mathrm{int, max}}$$\n我们现在可以解出最小整数 $N$：\n$$1.65 \\le 0.51 + N \\times 0.68$$\n$$1.65 - 0.51 \\le N \\times 0.68$$\n$$1.14 \\le N \\times 0.68$$\n$$N \\ge \\frac{1.14}{0.68}$$\n$$N \\ge 1.67647...$$\n由于不能插入小数个寄存器，我们必须对该值取上整。所需的最小整数寄存器数量为：\n$$N = \\lceil 1.67647... \\rceil = 2$$\n\n因此，必须至少插入 $2$ 个流水线寄存器。这将创建 $3$ 个组合逻辑段。我们可以验证这是可能的：\n-   第1段延迟：$D_1 \\le 0.51\\,\\text{ns}$\n-   第2段延迟：$D_2 \\le 0.68\\,\\text{ns}$\n-   第3段延迟：$D_3 \\le 0.68\\,\\text{ns}$\n所需总延迟：$D_1+D_2+D_3 = 1.65\\,\\text{ns}$。存在一个有效的划分，例如：$D_1=0.51\\,\\text{ns}$，$D_2=0.68\\,\\text{ns}$，以及 $D_3 = 1.65 - 0.51 - 0.68 = 0.46\\,\\text{ns}$。由于 $0.46\\,\\text{ns} \\le 0.68\\,\\text{ns}$，这是一个有效的解决方案。",
            "answer": "$$\\boxed{2}$$"
        },
        {
            "introduction": "现代片上系统（SoC）通常包含多个时钟域，处理跨时钟域（CDC）信号是确保设计可靠性的关键。当一个异步信号被目标时钟域的触发器采样时，由于采样时刻与数据变化的随机性，可能会导致触发器进入亚稳态，输出不确定的电压，从而引发系统故障。这个练习将带你深入了解亚稳态的物理原理，并推导如何设计一个双触发器同步器以达到特定的平均无故障时间（MTBF）目标。通过这个实践，你将掌握将系统级可靠性要求转化为具体电路参数设计的核心技能。",
            "id": "4276639",
            "problem": "在一个使用电子设计自动化 (EDA) 设计的集成电路中，一个异步信号正在从源时钟域跨越到目标时钟域。该设计要求在系统规范中被捕获，并需在从寄存器传输级 (RTL)、门级、布局到图形数据系统II (GDSII) 的整个流程中得以保持，即要求在该跨越处的亚稳态导致的平均无故障时间 (MTBF) 达到一个特定值。考虑在目标域中的一个标准双触发器同步器：第一个触发器对异步输入进行采样，第二个触发器在一个目标时钟周期后对第一个触发器的输出进行采样。该物理器件在其亚稳态鞍点附近可以通过线性化小信号方程 $dx/dt = x/\\tau$ 进行建模，其中 $\\tau$ 是双稳态元件的亚稳态时间常数。设目标时钟频率为 $f_{c}$，异步数据转换率为 $f_{d}$，采样锁存器的有效亚稳态捕获窗口为 $W$（一个时间窗口，在此期间，相对于时钟沿的输入转换可以将状态注入到足够靠近亚稳态鞍点的位置，从而使决断时间变得显著）。假设数据和时钟的相对相位是独立的，并在时钟周期内均匀分布；从亚稳态点的初始偏移是随机的，其密度在零点附近一个足够小的邻域内近似恒定；并且再生动态过程在穿越阈值之前主要由时间常数为 $\\tau$ 的线性化不稳定模式主导。\n\n从这些物理假设和小信号动态过程出发，推导第一个和第二个触发器之间所需的决断时间 $T_{\\text{res}}$ 的表达式，使得同步器输出端可观测的亚稳态故障的期望平均时间等于给定的目标 $\\mathrm{MTBF}$。然后，对于以下参数进行 $T_{\\text{res}}$ 的数值计算：$\\tau = 12\\,\\text{ps}$，$f_{c} = 600\\,\\text{MHz}$，$f_{d} = 25\\,\\text{MHz}$，$W = 35\\,\\text{ps}$，以及目标 $\\mathrm{MTBF} = 50$ 年（每年使用 $365.25$ 天）。最终的 $T_{\\text{res}}$ 以纳秒为单位表示，并将您的答案四舍五入到四位有效数字。\n\n在您的推导中，基于亚稳态决断物理学和时序预算，明确论证在此 $\\mathrm{MTBF}$ 约束下使用双触发器（而非单触发器）作为同步器的必要性，但最终答案只提供 $T_{\\text{res}}$ 的数值。",
            "solution": "问题要求推导一个双触发器同步器为满足指定的平均无故障时间 ($\\mathrm{MTBF}$) 所需的决断时间 $T_{\\text{res}}$，并为一组给定参数计算其数值。\n\n首先，我们阐述使用双触发器同步器的必要性。当目标时钟域中的单个触发器对异步信号进行采样时，输入数据转换可能发生在非常靠近采样时钟沿的位置。这可能使触发器进入亚稳态，其输出电压会在一个中间的、无效的逻辑电平上徘徊不确定的时间，然后最终决断到稳定的逻辑“$0$”或“$1$”。如果这个亚稳态信号被分配到多个逻辑门（扇出大于$1$），不同的门可能会根据其独特的输入开关阈值对这个模糊的电压电平做出不同的解释。这会导致系统中逻辑一致性的丧失，可能引起灾难性故障。因此，单触发器同步器对于可靠系统来说是不够的，因为在信号被后续逻辑使用之前可用于决断的时间通常只是组合路径延迟，而这个时间不能保证足够长。\n\n双触发器同步器减轻了这种风险。第一个触发器对异步数据进行采样，并允许其进入亚稳态。其输出随后只馈送到第二个触发器的输入端。第二个触发器在延迟一个完整的目标时钟周期 $T_c = 1/f_c$ 后对第一个触发器的输出进行采样。这为第一个触发器的输出决断到稳定的逻辑电平提供了一个定义明确且足够长的持续时间，即决断时间 $T_{\\text{res}} \\approx T_c$。通过适当地选择 $T_{\\text{res}}$，当第二个触发器采样时信号仍未决断的概率可以降低到可接受的水平，从而实现目标 $\\mathrm{MTBF}$。第二个触发器的输出是一个同步到目标时钟域的干净、稳定的信号。\n\n接下来，我们推导 $T_{\\text{res}}$ 的表达式。同步器的 $\\mathrm{MTBF}$ 是故障率 $R_{\\text{fail}}$ 的倒数。\n$$\n\\mathrm{MTBF} = \\frac{1}{R_{\\text{fail}}}\n$$\n如果第一个触发器进入亚稳态并且未能在分配的时间 $T_{\\text{res}}$ 内决断，则发生故障。故障率是触发器进入潜在亚稳态的速率 $R_{\\text{entry}}$ 与在时间 $T_{\\text{res}}$ 内未决断的概率 $P_{\\text{fail}}$ 的乘积。\n$$\nR_{\\text{fail}} = R_{\\text{entry}} \\times P_{\\text{fail}}\n$$\n进入亚稳态的速率 $R_{\\text{entry}}$ 发生在异步数据转换位于采样时钟沿的亚稳态捕获窗口 $W$ 之内时。假设数据转换和时钟沿不相关，这类巧合事件的速率由目标时钟频率 $f_c$、异步数据转换率 $f_d$ 和时间窗口 $W$ 的乘积给出。\n$$\nR_{\\text{entry}} = f_c f_d W\n$$\n触发器从亚稳态决断的动态过程由小信号方程 $dx/dt = x/\\tau$ 建模，其中 $x$ 是与不稳定平衡点的电压偏移。其解为 $x(t) = x_0 \\exp(t/\\tau)$，其中 $x_0$ 是采样时刻的初始偏移。在时间 $T_{\\text{res}}$ 内未能决断意味着电压没有增长到足够大。这对应于初始偏移 $|x_0|$ 小于某个值，而该值本身以 $-T_{\\text{res}}/\\tau$ 的指数形式依赖于时间。在给定的假设下，发生这种情况的概率 $P_{\\text{fail}}$ 由标准模型给出：\n$$\nP_{\\text{fail}} = \\exp\\left(-\\frac{T_{\\text{res}}}{\\tau}\\right)\n$$\n将这些结合起来得到故障率：\n$$\nR_{\\text{fail}} = f_c f_d W \\exp\\left(-\\frac{T_{\\text{res}}}{\\tau}\\right)\n$$\n那么 $\\mathrm{MTBF}$ 为：\n$$\n\\mathrm{MTBF} = \\frac{1}{f_c f_d W \\exp\\left(-\\frac{T_{\\text{res}}}{\\tau}\\right)} = \\frac{\\exp\\left(\\frac{T_{\\text{res}}}{\\tau}\\right)}{f_c f_d W}\n$$\n我们现在可以解这个方程，求出所需的决断时间 $T_{\\text{res}}$。\n$$\n\\mathrm{MTBF} \\cdot f_c f_d W = \\exp\\left(\\frac{T_{\\text{res}}}{\\tau}\\right)\n$$\n对两边取自然对数：\n$$\n\\ln\\left(\\mathrm{MTBF} \\cdot f_c f_d W\\right) = \\frac{T_{\\text{res}}}{\\tau}\n$$\n最终，$T_{\\text{res}}$ 的表达式为：\n$$\nT_{\\text{res}} = \\tau \\ln\\left(\\mathrm{MTBF} \\cdot f_c f_d W\\right)\n$$\n现在，我们使用提供的参数对 $T_{\\text{res}}$ 进行数值计算。所有参数都必须使用国际单位制基本单位（秒，赫兹）。\n给定：\n$\\tau = 12\\,\\text{ps} = 12 \\times 10^{-12}\\,\\text{s}$\n$f_c = 600\\,\\text{MHz} = 600 \\times 10^6\\,\\text{s}^{-1}$\n$f_d = 25\\,\\text{MHz} = 25 \\times 10^6\\,\\text{s}^{-1}$\n$W = 35\\,\\text{ps} = 35 \\times 10^{-12}\\,\\text{s}$\n$\\mathrm{MTBF}_{\\text{target}} = 50\\,\\text{years}$\n\n首先，我们将目标 $\\mathrm{MTBF}$ 转换为秒：\n$\\mathrm{MTBF} = 50\\,\\text{years} \\times 365.25\\,\\frac{\\text{days}}{\\text{year}} \\times 24\\,\\frac{\\text{hours}}{\\text{day}} \\times 3600\\,\\frac{\\text{s}}{\\text{hour}} = 1\\,577\\,880\\,000\\,\\text{s} \\approx 1.57788 \\times 10^9\\,\\text{s}$。\n\n接下来，我们计算自然对数的参数：\n$$\n\\mathrm{MTBF} \\cdot f_c f_d W = (1.57788 \\times 10^9\\,\\text{s}) \\cdot (600 \\times 10^6\\,\\text{s}^{-1}) \\cdot (25 \\times 10^6\\,\\text{s}^{-1}) \\cdot (35 \\times 10^{-12}\\,\\text{s})\n$$\n$$\n= (1.57788 \\times 10^9) \\cdot (6 \\times 10^8) \\cdot (2.5 \\times 10^7) \\cdot (3.5 \\times 10^{-11})\n$$\n$$\n= 1.57788 \\times 6 \\times 2.5 \\times 3.5 \\times 10^{(9+8+7-11)}\n$$\n$$\n= 82.8387 \\times 10^{13} = 8.28387 \\times 10^{14}\n$$\n现在，我们计算该值的自然对数：\n$$\n\\ln(8.28387 \\times 10^{14}) \\approx 34.350493\n$$\n最后，我们计算 $T_{\\text{res}}$：\n$$\nT_{\\text{res}} = (12 \\times 10^{-12}\\,\\text{s}) \\times 34.350493\n$$\n$$\nT_{\\text{res}} \\approx 412.205916 \\times 10^{-12}\\,\\text{s} = 412.205916\\,\\text{ps}\n$$\n问题要求答案以纳秒为单位，并四舍五入到四位有效数字。\n$$\nT_{\\text{res}} = 0.412205916\\,\\text{ns}\n$$\n四舍五入到四位有效数字得到：\n$$\nT_{\\text{res}} \\approx 0.4122\\,\\text{ns}\n$$\n目标时钟周期为 $T_c = 1/f_c = 1/(600 \\times 10^6\\,\\text{Hz}) \\approx 1.667\\,\\text{ns}$。计算出的 $T_{\\text{res}} = 0.4122\\,\\text{ns}$ 远小于 $T_c$，这在物理上是现实的，因为 $T_{\\text{res}}$ 必须考虑到第二个触发器的建立时间和任何时钟偏斜。所选参数导出了一个可行的设计。",
            "answer": "$$\\boxed{0.4122}$$"
        },
        {
            "introduction": "在IC设计流程的后端，从逻辑综合到物理实现，导线不再是理想连接，其寄生的电阻和电容会引入显著的延迟。静态时序分析（STA）工具必须精确地评估这种互连延迟，以验证整个设计的时序。Elmore延迟模型为RC树网络提供了一种高效且直观的延迟估算方法。本练习将让你实践如何基于一个电路的寄生参数提取结果，计算其Elmore延迟，并将其与逻辑单元本身的固有延迟进行比较，从而深刻理解互连线在当今高性能设计中对时序的关键影响。",
            "id": "4276646",
            "problem": "在电子设计自动化 (EDA) 中，一个通向图形数据系统 II (GDSII) 投片的集成电路 (IC) 设计流程的布线后静态时序分析 (STA) 阶段，考虑一个单源、单汇的互连，它被建模为一个线性的电阻-电容树，由一个逻辑门驱动，该逻辑门被抽象为一个具有输出电阻的戴维南源。用于该互连的延迟度量被定义为该线性时不变网络汇节点处冲激响应的一阶矩。布线后的网络是一条链，在中间节点和汇输入端具有串联电阻和到地的并联电容。\n\n假设以下模型和数据是从签核寄生参数提取中获得的：\n- 驱动器由源节点处的一个等效戴维南电阻 $R_{0}$ 建模，其中 $R_{0} = 120\\,\\Omega$。\n- 导线沿通往汇的唯一路径被分段为三个串联电阻 $R_{1}$、$R_{2}$、$R_{3}$，其值分别为 $R_{1} = 35\\,\\Omega$、$R_{2} = 50\\,\\Omega$、$R_{3} = 20\\,\\Omega$。\n- 在 $R_{1}$ 之后、$R_{2}$ 之后以及汇节点处的到地并联电容分别为 $C_{1} = 15 \\times 10^{-15}\\,\\text{F}$、$C_{2} = 28 \\times 10^{-15}\\,\\text{F}$ 和 $C_{3} = 52 \\times 10^{-15}\\,\\text{F}$。\n- 驱动逻辑单元的固有输入到输出传播延迟为 $t_{\\text{drv,int}} = 23 \\times 10^{-12}\\,\\text{s}$，接收逻辑单元的固有传播延迟（从其输入引脚到其输出引脚，不包括互连）为 $t_{\\text{snk,int}} = 21 \\times 10^{-12}\\,\\text{s}$。\n\n从线性电阻-电容网络在汇节点处冲激响应一阶矩的定义出发（在问题陈述中不得使用任何简化公式），仅使用线性时不变网络的基本性质和互连的树形结构，推导该拓扑结构互连延迟的解析表达式。然后，以秒为单位数值计算该互连延迟，并通过构建比率\n$$\n\\rho \\equiv \\frac{t_{\\text{wire}}}{t_{\\text{drv,int}} + t_{\\text{snk,int}}}.\n$$\n将其与关键路径上两个单元固有延迟之和进行比较。\n仅报告无量纲小数 $\\rho$ 这一个数字，并四舍五入到四位有效数字。",
            "solution": "该问题要求计算一个比率 $\\rho$，该比率涉及一个特定 RC 网络的互连延迟。互连延迟 $t_{\\text{wire}}$ 被定义为汇节点处冲激响应的一阶矩。这个问题有科学依据，定义明确，客观，并包含获得唯一解所需的所有信息。因此，该问题是有效的。\n\n该互连被建模为一个由戴维南等效源驱动的线性电阻-电容 (RC) 链。该网络由一个源电阻 $R_{0}$ 和三段电阻分别为 $R_{1}$、$R_{2}$ 和 $R_{3}$ 的导线组成。并联电容 $C_{1}$、$C_{2}$ 和 $C_{3}$ 分别位于 $R_{1}$、$R_{2}$ 和 $R_{3}$（汇节点）之后的节点上。\n\n将互连的节点编号如下：节点 1 是 $R_{1}$ 和 $R_{2}$ 之间的连接点（连接 $C_{1}$ 的地方），节点 2 是 $R_{2}$ 和 $R_{3}$ 之间的连接点（连接 $C_{2}$ 的地方），节点 3 是汇节点（连接 $C_{3}$ 的地方）。输入源连接到链的起始端，其电阻 $R_{0}$ 被视为信号路径的一部分。\n\n互连延迟 $t_{\\text{wire}}$ 被定义为在汇节点（节点 3）处冲激响应 $h_3(t)$ 的一阶矩。在数学上，这表示为：\n$$\nt_{\\text{wire}} = \\int_{0}^{\\infty} t h_3(t) dt\n$$\n对于一个线性时不变 (LTI) 系统，冲激响应的一阶矩可以从其拉普拉斯域传递函数 $H(s)$ 计算得出。如果 $H_3(s)$ 是从网络输入到节点 3 电压的传递函数，那么一阶矩由下式给出：\n$$\nt_{\\text{wire}} = - \\frac{dH_3(s)}{ds} \\bigg|_{s=0}\n$$\n这个量被称为 Elmore 延迟。由 W. C. Elmore 建立的 RC 树网络的一个基本结果表明，特定节点 $i$ 的延迟由网络中每个电容与从源到该电容节点和节点 $i$ 的公共路径电阻的乘积之和给出。\n\n对于给定的线性链拓扑（树的一种特殊情况），汇节点是节点 3。我们应用 Elmore 延迟公式来求解 $t_{\\text{wire}}$。节点 $i$ 的延迟公式为 $\\tau_i = \\sum_{k} R_{ik} C_k$，其中 $C_k$ 是节点 $k$ 的电容，$R_{ik}$ 是从源到节点 $i$ 和节点 $k$ 的公共路径的电阻。在我们的情况下，$i=3$。\n\n每个电容的路径电阻如下：\n1. 电容是位于节点 1 的 $C_{1}$。从源到节点 3 的路径经过电阻 $R_{0}$、$R_{1}$、$R_{2}$ 和 $R_{3}$。从源到节点 1 的路径经过电阻 $R_{0}$ 和 $R_{1}$。公共路径电阻为 $R_{31} = R_{0} + R_{1}$。\n2. 电容是位于节点 2 的 $C_{2}$。从源到节点 3 的路径经过 $R_{0}$、$R_{1}$、$R_{2}$ 和 $R_{3}$。从源到节点 2 的路径经过 $R_{0}$、$R_{1}$ 和 $R_{2}$。公共路径电阻为 $R_{32} = R_{0} + R_{1} + R_{2}$。\n3. 电容是位于节点 3 的 $C_{3}$。从源到节点 3 的路径经过 $R_{0}$、$R_{1}$、$R_{2}$ 和 $R_{3}$。从源到节点 3 的路径就是它本身。公共路径电阻为 $R_{33} = R_{0} + R_{1} + R_{2} + R_{3}$。\n\n因此，互连延迟 $t_{\\text{wire}}$ 的解析表达式为：\n$$\nt_{\\text{wire}} = R_{31} C_{1} + R_{32} C_{2} + R_{33} C_{3}\n$$\n$$\nt_{\\text{wire}} = (R_{0} + R_{1})C_{1} + (R_{0} + R_{1} + R_{2})C_{2} + (R_{0} + R_{1} + R_{2} + R_{3})C_{3}\n$$\n现在我们代入给定的数值。所有计算都将以国际单位制 (SI) 的基本单位（欧姆、法拉、秒）进行。\n已知：\n$R_{0} = 120\\,\\Omega$\n$R_{1} = 35\\,\\Omega$\n$R_{2} = 50\\,\\Omega$\n$R_{3} = 20\\,\\Omega$\n$C_{1} = 15 \\times 10^{-15}\\,\\text{F}$\n$C_{2} = 28 \\times 10^{-15}\\,\\text{F}$\n$C_{3} = 52 \\times 10^{-15}\\,\\text{F}$\n$t_{\\text{drv,int}} = 23 \\times 10^{-12}\\,\\text{s}$\n$t_{\\text{snk,int}} = 21 \\times 10^{-12}\\,\\text{s}$\n\n首先，计算路径电阻：\n$R_{31} = R_{0} + R_{1} = 120\\,\\Omega + 35\\,\\Omega = 155\\,\\Omega$\n$R_{32} = R_{0} + R_{1} + R_{2} = 120\\,\\Omega + 35\\,\\Omega + 50\\,\\Omega = 205\\,\\Omega$\n$R_{33} = R_{0} + R_{1} + R_{2} + R_{3} = 120\\,\\Omega + 35\\,\\Omega + 50\\,\\Omega + 20\\,\\Omega = 225\\,\\Omega$\n\n接下来，计算各个延迟分量：\n第 1 项：$(155\\,\\Omega) \\times (15 \\times 10^{-15}\\,\\text{F}) = 2325 \\times 10^{-15}\\,\\text{s} = 2.325 \\times 10^{-12}\\,\\text{s}$\n第 2 项：$(205\\,\\Omega) \\times (28 \\times 10^{-15}\\,\\text{F}) = 5740 \\times 10^{-15}\\,\\text{s} = 5.740 \\times 10^{-12}\\,\\text{s}$\n第 3 项：$(225\\,\\Omega) \\times (52 \\times 10^{-15}\\,\\text{F}) = 11700 \\times 10^{-15}\\,\\text{s} = 11.700 \\times 10^{-12}\\,\\text{s}$\n\n将这些分量相加，得到总的互连延迟 $t_{\\text{wire}}$：\n$$\nt_{\\text{wire}} = (2.325 + 5.740 + 11.700) \\times 10^{-12}\\,\\text{s} = 19.765 \\times 10^{-12}\\,\\text{s}\n$$\n问题要求计算比率 $\\rho = \\frac{t_{\\text{wire}}}{t_{\\text{drv,int}} + t_{\\text{snk,int}}}$。\n首先，计算分母，即固有单元延迟之和：\n$$\nt_{\\text{drv,int}} + t_{\\text{snk,int}} = (23 \\times 10^{-12}\\,\\text{s}) + (21 \\times 10^{-12}\\,\\text{s}) = 44 \\times 10^{-12}\\,\\text{s}\n$$\n现在，计算比率 $\\rho$：\n$$\n\\rho = \\frac{19.765 \\times 10^{-12}\\,\\text{s}}{44 \\times 10^{-12}\\,\\text{s}} = \\frac{19.765}{44} \\approx 0.449204545...\n$$\n按照要求，将结果四舍五入到四位有效数字，得到：\n$$\n\\rho \\approx 0.4492\n$$\n这个无量纲比率将物理互连造成的延迟损失与逻辑单元本身的固有开关速度进行比较。小于 1 的值表示在该路径段上，导线延迟小于组合的固有单元延迟。",
            "answer": "$$\\boxed{0.4492}$$"
        }
    ]
}