fpganes说明文档：

最终成果：
·完成了register，将register与标程连接后若使背景不断输出，将会不断输出全屏幕的马赛克；
·尝试完成了background，但是没有测试正确性；

附加文件：
·其中的note.txt中在所有的寄存器旁都有中文注释，是我对于寄存器的所有理解；
·pdf中我加了黄色高亮的部分是我认为比较重要的关于verilog的知识点；

心路历程：
·在开始的两周，我一直在了解有关verilog的相关知识点；
·在之后的一段时间我主要在完成出题的相关事宜；
·对于大作业的完成主要集中在最后一周，时间上还是比较紧的，优先完成了寄存器，主要还是想要依照自己的想法去写，
  但是在对接标程之后只能显示绿色的一片，后来在助教的帮助下，将背景的输出设置为一直输出，这种情况下会输出一堆马赛克；
·最后尝试写了下背景；

总结：
·还是比较努力的，在最后一周几乎是每天晚上在机房工作到10点多，但是可惜时间比较紧张，没有能够学习到有关verilog的调试方法，
  最后也没能够使得屏幕正常输出；
·其实晚上呆在机房还是很开心的，大家在一起调试程序，出现了一些很有意思的bug；
·最后还是求情多给些分啦，毕竟是很认真的在对待这次大作业，也挺辛苦的。