CHIP_RV770,VAR_0
R600_BUF_SWAP_32BIT,VAR_1
R600_CP_DEBUG,VAR_2
R600_CP_ME_CNTL,VAR_3
R600_CP_RB_BASE,VAR_4
R600_CP_RB_CNTL,VAR_5
R600_CP_RB_RPTR_ADDR,VAR_6
R600_CP_RB_RPTR_ADDR_HI,VAR_7
R600_CP_RB_RPTR_WR,VAR_8
R600_CP_RB_WPTR,VAR_9
R600_CP_RB_WPTR_DELAY,VAR_10
R600_CP_SEM_WAIT_TIMER,VAR_11
R600_GRBM_SOFT_RESET,VAR_12
R600_LAST_CLEAR_REG,VAR_13
R600_LAST_DISPATCH_REG,VAR_14
R600_LAST_FRAME_REG,VAR_15
R600_RB_NO_UPDATE,VAR_16
R600_RB_RPTR_WR_ENA,VAR_17
R600_SCRATCHOFF,FUNC_0
R600_SCRATCH_ADDR,VAR_18
R600_SCRATCH_REG_OFFSET,VAR_19
R600_SCRATCH_UMSK,VAR_20
R600_SOFT_RESET_CP,VAR_21
RADEON_BUF_SWAP_32BIT,VAR_22
RADEON_FAMILY_MASK,VAR_23
RADEON_IS_AGP,VAR_24
RADEON_RB_NO_UPDATE,VAR_25
RADEON_READ,FUNC_1
RADEON_WRITE,FUNC_2
SET_RING_HEAD,FUNC_3
mdelay,FUNC_4
r600_do_wait_for_idle,FUNC_5
r600_gfx_init,FUNC_6
r700_gfx_init,FUNC_7
radeon_enable_bm,FUNC_8
radeon_write_agp_base,FUNC_9
radeon_write_agp_location,FUNC_10
radeon_write_ring_rptr,FUNC_11
upper_32_bits,FUNC_12
r600_cp_init_ring_buffer,FUNC_13
dev,VAR_26
dev_priv,VAR_27
file_priv,VAR_28
master_priv,VAR_29
ring_start,VAR_30
rptr_addr,VAR_31
scratch_addr,VAR_32
