\subsection{Pasaje a modo protegido y segmentación}
En esta sección explicaremos como realizamos la creación de la \textit{Global Descriptor Table} (GDT) y como, una vez hecho esto, pasamos a modo protegido.

\subsubsection{Inicialización de la GDT}
Del código que viene dado se deben agregar en principio cinco segmentos (Para la parte de tareas tuvimos que agregar algunos mas los cuales serán explicados en su correspondiente sección), estos estan conformados por dos de datos, dos de código y uno de la pantalla de video, con niveles de privilegio de 0 o 3.

Para esto seteamos cada segmento, a partir del indice 8 de la gdt por restricciones del trabajo práctico. Las posiciones anteriores a la 8 quedan en 0. Los cuatro primeros segmentos direccionan los primeros 500 MB de memoria, desde la posición 0 hasta el megabyte número 500, en ese espacio entran 128.000 (0x1F400) bloques de 4 KB por lo tanto el limite sera 0x1F3FF ya que contamos desde el 0, los de codigo son del tipo 10 (0x0A) y los de datos del tipo (0x01), el limite es (0xF3FF) y el nivel de privilegio 0 o 3 segun corresponda. La granularidad esta activada (0x01). Los bits P, L, D/B y AVL se ponen en 1, 0, 1 y 0 respectivamente para todas las entradas.

\subsubsection{Pasaje a modo protegido}

Antes de pasar a modo protegido el sistema operativo necesita saber donde esta la gdt y cual es su tamaño para esto cargamos a traves de lgdt el registro gdtr el cual tiene esta información. También habilitamos A20 para permitir el acceso a direcciones superiores a $2^{20}$ bits.

Luego realizamos un salto con la instruccion \textit{jmp 0x40:modoprotegido} para poner a cs en el valor correcto, el 0x40 es para posicionarnos en el segmento de codigo de nivel 0 (indice 8 en la gdt). Una vez hecho esto estamos listos para pasar a modo protegido poniendo el bit PE de cr0 en 1. 

Luego debemos establecer los selectores de segmentos de datos de nivel 0 y la base de la pila la cual se requirió que estuviera en la posición 0x27000

\begin{lstlisting}
	mov ax, 0x50	
	mov ds, ax
	mov es, ax
	mov gs, ax
	mov fs, ax
	mov ss, ax
	mov ebp, 0x27000
	mov esp, ebp
\end{lstlisting}

Hay un segmento mas que seteamos con el único objetivo de verificar el buen funcionamiento de la segmentación, este es \textit{GDT\_ID12\_SCREEN\_DESC}, en la funcion \textit{pintar\_esquina\_superior\_izquierda} definida en \textit{kernelasm} se puede ver como accedemos al segmento y luego reescribimos los dos primeros pixels de la pantalla

\begin{lstlisting}
	pintar_esquina_superior_izquierda:
	mov ax, 0x60	; Offset de SCREEN
	mov ds, ax
	mov byte [0x0], 'X'
	mov byte [0x1], 0x4
	mov ax, 0x50	; Offset de KERNEL_DATA
	mov ds, ax
	ret	
\end{lstlisting}

\subsection{Excepciones}
\label{subsec:excepciones}
En esta sección explicaremos como realizamos la creación de la \textit{Interrupt Descriptors Table} (IDT) y su posterior carga en el \textit{kernel}.

\subsubsection{Inicialización de la IDT}
La IDT es un arreglo de tamaño 255 de \texttt{idt\_entry}, la cual posee los campos a setear de una \textit{interrupt gate}. Como en este apartado solo nos interesa asociar las excepciones internas del procesador, únicamente generamos las primeras 20 entradas de la tabla, siguiendo la tabla 6-1 del tercer volumen del manual de Intel \footnote{Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 3: System programming guide, Chapter 6}. Para inicializarla, utilizamos la función \texttt{idt\_inicializar} definida en \texttt{idt.c}, y cuya implementación se basa en llamar 20 veces al macro \texttt{IDT\_ENTRY}, definido en el mismo archivo, con los respectivos números de la excepción y el privilegio del descriptor (que en este caso querremos que sea siempre 0, pues es el \textit{kernel} quien manejará estas excepciones).

La principal tarea de esta sección es, entonces, configurar correctamente la macro \texttt{IDT\_ENTRY}. También tendremos definidas 20 rutinas de atención para cada excepción, aunque de momento lo único que harán es mover el número de la excepción a \texttt{eax} y detener la ejecución del sistema. En el futuro, la rutina se encargará de desalojar la tarea que produjo la excepción y continuar con la ejecución.
En la figura (\ref{fig:interrupt-gate}) mostramos como seteamos la entrada de la IDT correspondiente a la excepción $n$ del procesador.
\vspace{1em}

\begin{figure}[H]
\begin{center}
\begin{bytefield}[endianness=big,bitwidth=0.03125\linewidth]{32}
	\bitheader{0,4,5,7,8,12,13,14,15,16,31}\\
	\bitbox{16}{\texttt{\&\_isr}\emph{n}[31:16]} & \bitbox{1}{1} & \bitbox{2}{00} & \bitbox{1}{0} & \bitbox{1}{1} & \bitbox{3}{110} & \bitbox{3}{000} & \bitbox{5}{00000} \\
  	\bitbox{16}{Offset (parte alta)} & \bitbox{1}{P} & \bitbox{2}{DPL} & \bitbox{1}{M} & \bitbox{1}{D} & \bitbox{3}{\footnotesize Interrupt gate} & \bitbox{3}{M} & \bitbox{5}{Reserved} \\
\end{bytefield}

\begin{bytefield}[endianness=big,bitwidth=0.03125\linewidth]{32}
	\bitheader{0,16,31}\\
	\bitbox{16}{0x40} & \bitbox{16}{\texttt{\&\_isr}\emph{n}[15:0]}\\
  	\bitbox{16}{Segment Selector} & \bitbox{16}{Offset (parte baja)}\\
\end{bytefield}
\end{center}
\caption{Interrupt gate correspondiente a la excepción $n$ del procesador. \texttt{\_isr}$n$ es la rutina de atención de la interrupción $n$, mientras que \&\texttt{\_isr}$n$ es la dirección donde se encuentra alojada la misma; el bit D en 1 indica que el gate es de 32bits. La M implica que el manual pide que esos bits estén seteados de esa forma.}  
\label{fig:interrupt-gate}
\end{figure}

Es importante destacar que el selector de segmento 0x40 corresponde a un segmento de código, pues recordemos que lo que esperamos encontrar en la dirección 0x40:\texttt{\&\_isr}\emph{n} es el código de un \textit{handler} de interrupción.
Además, el segmento requiere privilegio de \textit{kernel}, lo cual es razonable pues esperamos que sea este quien resuelva las excepciones. 

\subsubsection{Carga de la IDT}
Para cargar el descriptor de la IDT (compuesto por su posición base y su tamaño) al IDTR usamos la operación \texttt{lidt} de la siguiente forma desde \texttt{kernel.asm}
\begin{lstlisting}
	lidt [IDT_DESC]
\end{lstlisting}

\subsection{Paginación básica}

Aquí contaremos los pasos necesarios para poder activar la paginación y que esta
esté configurada para realizar \textit{identity mapping}. Este término se
utiliza para describir un direccionamiento de memoria donde la dirección virtual
coincide uno a uno con la física.

Las páginas que definimos nos mapean las direcciones
\texttt{0x00000000} a \texttt{0x003FFFFF}, el directorio de páginas se encuentra
en la dirección \texttt{0x27000} y la tabla de páginas en \texttt{0x28000}.

\subsubsection{Rutinas de mapeado y desmapeado}

Escribimos dos rutinas para realizar la tarea, la de mapeado que nos permite
asociar una dirección virtual con una física, y la de desmapeado que dada una
dirección virtual la desasocia de memoria.

\subsubsection*{Mapeado}

La función \texttt{mmu\_mapear\_pagina} toma como parámetros la dirección \texttt{virtual}, el contenido del
registro \texttt{cr3}, la dirección \texttt{física} y por último los atributos
\texttt{attrs}.

\begin{enumerate}
	\item Extraemos la dirección del directorio de tablas de \texttt{cr3}.
	\begin{lstlisting}
	base_directorio_tablas = 0xFFFFF000 AND cr3
	\end{lstlisting}

	\item Calculamos el offset dentro del directorio de tablas en base a \texttt{virtual}.
	\begin{lstlisting}
	offset_directorio_tablas = ((0xFFC00000 AND virtual) >> 22) << 2
	\end{lstlisting}

	\item Obtenemos el Page Directory Entry correspondiente.\label{mapping_step3}
	\begin{lstlisting}
	pde = *(base_directorio_tablas + offset_directorio_tablas)
	\end{lstlisting}

	\item Extraemos la dirección del directorio de páginas de \texttt{pde}.
	\begin{lstlisting}
	base_directorio_paginas = 0xFFFFF000 AND pde
	\end{lstlisting}

	\item Calculamos el offset dentro del directorio de páginas en base a
	\texttt{virtual}.
	\begin{lstlisting}
	offset_directorio_paginas = ((0x003FF000 AND virtual) >> 12) << 2
	\end{lstlisting}

	\item Obtenemos el puntero al Page Table Entry correspondiente.
	\begin{lstlisting}
	ptr_pte = base_directorio_paginas + offset_directorio_paginas
	\end{lstlisting}

	\item Asignamos al Page Table Entry la dirección de la \texttt{física} y los
	atributos \texttt{attrs} y forzamos que se limpien las tablas cacheadas para
	evitar la posibilidad de estar leyendo una entrada desactualizada.
	\begin{lstlisting}
	*ptr_pte = (0xFFFFF000 AND fisica) OR attrs
	Limpio cache de tablas
	\end{lstlisting}
\end{enumerate}

\subsubsection*{Desmapeado}

La función \texttt{mmu\_unmapear\_pagina} toma como parámetros la dirección
\texttt{virtual} y el contenido del registro \texttt{cr3}. Los primeros 6 pasos
serán idénticos a los de \texttt{mmu\_mapear\_pagina}.

\begin{enumerate}
	\setcounter{enumi}{6}
	\item Seteamos en el Page Table Entry el bit de \texttt{present} en 0 y
		limpamos las tablas cacheadas para reflejar los cambios.
	\begin{lstlisting}
	*ptr_pte = *ptr_pte AND 0xFFFFFFFE
	Limpio cache de tablas
	\end{lstlisting}
\end{enumerate}

\subsubsection{Generación del directorio de páginas}

Para mapear las direcciones solicitadas, desarrollamos la función
\texttt{mmu\_inicializar\_dir\_kernel} que se encarga de generar la primer
entrada en el directorio de tablas y su tabla de páginas asociada.

\begin{enumerate}
	\item Primero creamos nuestro Page Directory Entry en la dirección
		\texttt{0x27000}.
	\begin{lstlisting}
	ptr_pd = 0x27000
	*ptr_pd = 0 // Limpiamos la entrada
	*ptr_pd = *ptr_pd OR 0x3 // Asignamos atributos
	\end{lstlisting}
	El número \texttt{0x3} equivale en binario a \texttt{11}. Estos dos primeros
	bits encendidos corresponden dentro del Page Directory Entry a que el
	directorio de páginas estará presente y que además podrá ser leído y
	escrito.
	\begin{lstlisting}
	*ptr_pd = *ptr_pd OR 0x28000 // Asignamos direccion
	\end{lstlisting}

	\item Llenamos el directorio de páginas aplicándole a cada entrada los
		mismos atributos descritos en el punto anterior.
	\begin{lstlisting}
	Para i de 0 a 1024
		direccion_pagina = i << 12
		mmu_mapear_pagina(direccion_pagina, 0x27000, direccion_pagina, 0x3)
	Fin para
	\end{lstlisting}
\end{enumerate}

\subsubsection{Activación de la paginación}

Finalmente, teniendo las rutinas explicadas previamente, procedimos a activar la
paginación en el procesador. El código siguiente corresponde a una sección del
kernel.

\begin{enumerate}
	\item Llamamos a nuestra rutina de inicialización del directorio de tablas
	\begin{lstlisting}
	call mmu_inicializar_dir_kernel
	\end{lstlisting}

	\item Cargamos la dirección del directorio de tablas en el registro
		\texttt{cr3}.
	\begin{lstlisting}
	mov eax, 0x00027000
	mov cr3, eax
	\end{lstlisting}

	\item Activamos la paginación encendiendo el bit más significativo del
		registro \texttt{cr0}.
	\begin{lstlisting}
	mov eax, cr0
	or eax, 0x80000000
	mov cr0, eax
	\end{lstlisting}
\end{enumerate}

\subsection{Paginación dinámica}

Procedemos a explicar la segunda parte de lo que es la paginación en el sistema.
Con paginación dinámica lo que realizamos es un administrador básico de la
memoria libre y generamos la rutina que se encarga de construirle el mapeo de
memoria a una tarea perro.

\subsubsection{Adminsitrador de memoria libre}

Para adminsitrar la memoria libre del sistema, necesaria para inicializar
las diversas estructuras del mismo, lo que realizamos es un simple contador que
comienza en la dirección \texttt{0x102000}.

Su funcionamiento es el siguiente, cuando el sistema necesita memoria, pide la
siguiente página libre que corresponde al valor actual del contador y luego a
este se lo incrementa en \texttt{0x1000}, que es el tamaño de una página.

\subsubsection{Modificaciones en rutina de mapeado}

Dado que ahora tenemos la posibilidad de utilizar memoria dinámica, nuestra
rutina de mapeado debió ser actualizada para la eventualidad en que se quisiera
mapear una dirección que no se encontrase en nuestro directorio de tablas.

Luego del paso \ref{mapping_step3} de la rutina de mapeo, realizamos las siguientes
operaciones:

	\begin{lstlisting}
	Si pde AND 0x1 == 0 // Si no esta presente
		nueva_pagina_memoria = mmu_proxima_pagina_fisica_libre
		inicializamos la pagina (la llenamos de cero)
		*ptr_pde = nueva_pagina_memoria
	Fin si

	*ptr_pde = *ptr_pde OR attrs_pde // Seteamos sus atributos
	pde = *ptr_pde // Cargamos nuestro page directory entry
	\end{lstlisting}

\subsubsection{Inicialización de memoria para tarea perro}

Para crear el mapa de memoria de una tarea perro debemos tener en consideración
varias cuestiones:

\begin{enumerate}
	\item Debe tener su propio directorio de tablas y a su vez tablas de
		páginas.
	\item Debe realizar identity mapping con permisos restringidos al
		kernel.
	\item Deberá tener su código copiado a la dirección física que corresponde a
		su posición en el mapa del juego en modo de sólo lectura.
	\item Tendrá la dirección \texttt{0x400000} mapeada en modo lectura/escritura a una página de memoria que compartirá
		con los perros del mismo jugador (\texttt{0x100000} jugador A,
		\texttt{0x101000} jugador B).
	\item Tendrá la dirección \texttt{0x401000} mapeada en modo lectura/escritura que llevará a
		la dirección física donde se encuentra su código.
\end{enumerate}

Es así entonces que para lograr esto realizamos la siguiente secuencia de pasos:

\begin{enumerate}
	\item Generamos nuestro nuevo directorio y realizamos identity mapping.
	\begin{lstlisting}
	base_directorio_tablas_perro = mmu_proxima_pagina_fisica_libre
	base_directorio_paginas_perro = mmu_proxima_pagina_fisica_libre
	incializamos ambas paginas (las llenamos de ceros)
	incializamos el primer page directory entry asignandole la direccion del
	directorio de paginas y atributos de kernel
	realizamos identity mapping igual que con el mapa del kernel
	\end{lstlisting}
	\item Dependiendo del tipo de perro que se lanzó, mapeamos su código de la
		dirección correspondiente.
	\begin{lstlisting}
	mapeamos direccion virtual del codigo en el mapa con la fisica
	mapeamos direccion de codigo de tarea con la fisica correspondiente
	\end{lstlisting}
	\item Dependiendo del jugador, mapeamos la memoria compartida
	\begin{lstlisting}
	mapeamos la direccion virtual de memoria compartida con la fisica
	correspondiente dependiendo del jugador
	\end{lstlisting}
	\item Copiamos el código a la dirección física donde está mapeado
	\begin{lstlisting}
	mapeamos direccion donde copiar el codigo en mapa de memoria actual
	copiamos el codigo a la direccion mapeada
	desmapeamos la direccion del mapa de memoria actual
	\end{lstlisting}
\end{enumerate}

\subsection{Interrupciones externas}

En la sección \ref{subsec:excepciones}, cargamos las entradas de la IDT y generamos las rutinas de atención correspondientes a las excepciones internas del procesador. A continuación, haremos lo propio para las tres interrupciones externas que podrá recibir nuestro sistema: el reloj, el teclado, y una rutina encargada de proveer los servicios del sistema. Las dos primeras serán requeridas por el PIC, mientras que la última será para uso  del usuario.

Dado que por defecto el mapeado del PIC entra en conflicto con las excepciones del procesador de la 8 a la 15, es necesario hacer previamente un remapeo. Para eso, la cátedra ya proporciona la función \texttt{resetear\_pic} que se encarga de remapear las \textit{interrupt's requests} (IRQs) de reloj y de teclado a las interrupciones 32 (0x20) y 33 (0x21) respectivamente. Basta entonces llamar a esta función desde el kernel y luego reactivar el PIC con la función \texttt{habilitar\_pic}, también provista por la cátedra.

La interrupción para solicitar servicios del sistema será la 0x46.

Las entradas de la IDT se agregarán, al igual que antes, con el macro \texttt{IDT\_ENTRY}. Las de reloj y teclado tendrán DPL de kernel (0), mientras que para la 0x46 será de usuario (3).

A continuación explicamos que es lo que hace cada una de las rutinas de atención.

	\subsubsection{Reloj}
	Esencialmente, el código de esta rutina es el mismo que el sugerido en la clase práctica de scheduler. La única diferencia real es que se agregan algunas líneas usadas para implementar el modo debug.

	Como primer paso, tras salvaguardar todos los registros para mantener la transparencia de la interrupción, llamamos a la función \texttt{fin\_intr\_pic1} que se encarga de avisarle al PIC que el IRQ del reloj ya ha sido atendido, y por lo tanto el PIC nuevamente está disponible para recibir IRQs. 

	Luego se hace la comparación 

	\texttt{cmp dword [debug\_screen\_on], 1}

	para ver si la pantalla especial que salta cuando se produce una excepción en modo debug está activada. En caso afirmativo, simplemente se salta al final de la rutina, sin actualizar el juego ni intercambiar tareas. Esto significa que se seguirá ejecutando la tarea idle hasta que hasta que \texttt{debug\_screen\_on == 0}.

	A continuación se llama a la función \texttt{sched\_atender\_tick} \footnote{La explicación correspondiente a la implementación de esta función se desarrolla en la sección del scheduler.} la cual se encargará de actualizar todo lo que sea necesario respecto del juego: posición del perro que está corriendo actualmente; removerlo del scheduler en caso de que deje de estar libre, ya sea porque volvió a la cucha y descargó todos sus huesos, o bien porque provocó una excepción; y finalmente setear la siguiente tarea a ejecutar, devolviendo el índice de su TSS en la GDT como output.

	Como dicho output se recibe por el registro ax, se lo compara contra cx (al que previamente le cargamos el valor actual del \textit{task register} con \texttt{str}) y en caso de ser iguales simplemente se sigue ejecutando la misma tarea. Caso contrario debe realizarse el \textit{task switching}, haciendo un jump far con el selector de segmento correspondiente al tss de la siguiente tarea.

	Finalmente, restauramos los registros con los valores que tenían antes de la interrupción.

	\subsubsection{Teclado}
	Nuevamente salvamos los valores de todos los registros y llamamos a \texttt{fin\_intr\_pic1}. Luego limpiamos eax, y leemos el \textit{scan code} que se encuentra en el puerto 0x60. Llamamos a la función \texttt{game\_atender\_teclado} pasándole como parámetro dicho \textit{scan code}. 

	Esta función lo que hará es considerar dos posibles situaciones: una en la que el juego se encuentra pausado pues se ha cometido una excepción en modo debug, provocando que se active la pantalla especial, y por lo tanto la única tecla que tiene validez es la ``y'', que permitirá salir de dicha pantalla. La otra es que el juego este en modo normal y por lo tanto todas las teclas asociadas a alguna función del juego (según se señala en el enunciado) activan la misma al ser presionadas.

	Al volver de \texttt{game\_atender\_teclado}, se restauran los registros y se finaliza la rutina.

	\subsubsection{Servicios del sistema}
	Esta función toma hasta dos parámetros por registro. Por eax siempre recibe el tipo de pedido requerido (moverse, cavar, olfatear, recibir orden). En caso de que el servicio solicitado sea mover al perro, se tomará un parámetro adicional por ecx con alguno de los cuatro códigos de dirección válidos. También para recibir orden se tomará un parámetro más, para determinar de que jugador se desea oir la última orden.

	Lo primero que hace la rutina, antes del \texttt{pushad} es pushear eax. En un instante veremos la justificación de esto. Se llama a \texttt{game\_syscall\_manejar} pasándole los dos parámetros recibidos (en caso de que el servicio sea cavar u olfatear en ecx habrá basura pero se ignorará completamente). Esta función no hace más que realizar un switch para determinar cuál será la función que resuelva efectivamente el pedido. Dichas funciones ya venían dadas por la cátedra, salvo \texttt{game\_perro\_recibir\_orden} cuya implementación, como puede verse, es muy simple.

	Al retornar a la rutina de atención, si el servicio solicitado era olfatear o recibir orden, entonces se retornará un valor por eax. Aquí es donde entra en juego el \texttt{push eax} que habíamos hecho al principio de todo. Como \texttt mete 8 registros de 4 bytes cada uno en la pila, sabemos que nuestro primer \texttt{push} está en esp+32. Copiamos el actual valor de eax ahí. La razón por la que hacemos esto es que  al realizar el \texttt{popad} se pisa el valor de eax, perdiendo el resultado de la función. Pero por lo que hicimos, simplemente hace falta realizar un \texttt{pop eax} al finalizar la rutina para recuperarlo.

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

\subsection{Tareas}

\subsubsection{Entradas de la GDT}

Al llegar a esta parte del trabajo tuvimos que agregar 18 entradas nuevas a la GDT, estas describen las TSS's de tarea\_inicial, IDLE, los 8 perros posibles que puede tener el jugador A simultaneamente y lo mismo para el jugador B. Estos segmentos van del numero 13 al 30

Para configurar las entradas de la gdt se pone como base el 0, esto será luego seteado correctamente por \textit{tss\_inicializar} la cual pone la dirección de la ubicación de la tss correspondiente, cada segmento tendrá como limite 104 Bytes (0x0067) para que la GDT interprete eso como bytes ponemos la granularidad en 0. El nivel de privilegio para las tareas de los jugadores será de 3. Las tareas que serán manejadas unicamente por el sistema, \textit{tarea\_inicial} y IDLE tendran el DPL en 0. El bit de present va en 1 para todos los segmentos y todo lo demás quedara en 0.

\subsubsection{Inicialización de las TSS}
Para completar las TSS's esta la función \textbf{tss\_inicializar}, esta como se dijo previamente pone la base correcta a los 18 segmentos descriptores de TSS's. En el codigo se puede ver el macro TSS\_PERRO\_ENTRY el cual esta definido en \textit{tss.h} y realiza dicha operación de seteo de base para los segmentos de los perros.

Para la configuración de las opciones de la TSS IDLE pusimos la dirección de la pila en el mismo lugar que la del kernel (0x27000), aunque las pilas de menores privilegios, esp1 y esp2 estan en 0, cr3 vale igual que el cr3 del kernel, iomap vale 0xFFFF, y los selectores de segmentos se pusieronsegun correspondian. En eip ponemos la dirección de la tarea la cual se aclara en la consigna que es la 0x16000.

Una vez que esta todo configurado, inicializamos las tss y cargamos la tarea inicial en kernel.asm

\begin{lstlisting}
	; Cargar tarea inicial
	mov ax, 0x68
	ltr ax
\end{lstlisting}

\subsubsection{Construcción de Tareas}


\subsubsection{La Interrupción 0x46}
En nuestro sistema operativo la interrupción 0x46 es la rutina de atención de servicios, es ejecutada por los jugadores para decidir las acciones de los perros. Estas pueden variar entre  \textit{game\_perro\_mover}, \textit{game\_perro\_cavar}, \textit{game\_perro\_olfatear} y \textit{game\_perro\_recibir\_orden} todos estos métodos estan definidos en \textit{perro.c} por la catedra. Una vez hecha la acción si todavia el quantum no se acabo se llama a la tarea idle para que esta espere hasta el turno del siguiente jugador.